JP2015038643A - Auxiliary power supply control circuit, storage device, auxiliary power supply control method - Google Patents

Auxiliary power supply control circuit, storage device, auxiliary power supply control method Download PDF

Info

Publication number
JP2015038643A
JP2015038643A JP2010148279A JP2010148279A JP2015038643A JP 2015038643 A JP2015038643 A JP 2015038643A JP 2010148279 A JP2010148279 A JP 2010148279A JP 2010148279 A JP2010148279 A JP 2010148279A JP 2015038643 A JP2015038643 A JP 2015038643A
Authority
JP
Japan
Prior art keywords
power supply
charging
output voltage
voltage
predetermined voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010148279A
Other languages
Japanese (ja)
Inventor
弘樹 松下
Hiroki Matsushita
弘樹 松下
武彦 加藤
Takehiko Kato
武彦 加藤
修 川島
Osamu Kawashima
修 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010148279A priority Critical patent/JP2015038643A/en
Publication of JP2015038643A publication Critical patent/JP2015038643A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an auxiliary power supply control circuit, a storage device, and an auxiliary power supply control method capable of extending a life of an electrical double layer capacitor adopted as a backup power supply for an enterprise storage.SOLUTION: The auxiliary power supply control circuit according to an embodiment includes: a charging unit; and a control unit. The charging unit charges a chargeable/dischargeable capacitor for applying an output voltage to a volatile memory retaining therein data to be written to a nonvolatile memory when application of a power supply voltage to the volatile memory is cut off. The control unit controls a charging operation performed by the charging unit. The control unit controls the charging unit to start charging the capacitor if the output voltage is below a first predetermined voltage, and controls the charging unit to stop charging the capacitor if the output voltage is beyond a second predetermined voltage higher than the first predetermined voltage.

Description

本発明の実施形態は、補助電源制御回路、記憶装置、および補助電源制御方法に関する。   Embodiments described herein relate generally to an auxiliary power supply control circuit, a storage device, and an auxiliary power supply control method.

ＳＳＤ（Solid State Device）が、ホスト装置から受信したデータの不揮発性メモリへの書き込みが完了するまでの間にホスト装置から受信したデータを保持する揮発性メモリ、および当該揮発性メモリへの主電源からの電源電圧の印加が遮断された場合に当該揮発性メモリに出力電圧を印加するバックアップ電源を備えることが知られている。   A volatile memory that holds data received from the host device until the SSD (Solid State Device) completes writing of the data received from the host device to the nonvolatile memory, and a main power supply to the volatile memory It is known to include a backup power supply that applies an output voltage to the volatile memory when the application of the power supply voltage from the volatile memory is interrupted.

特開昭６２−２５６２９６号公報Japanese Patent Laid-Open No. 62-256296

ところで、ＳＳＤは、電源が投入された後、バックアップ電源への充電を素早く完了してホストから受信するデータに対して準備する必要があるため、充電に要する時間が長いリチウムイオン電池をバックアップ電源として使用することが困難である。また、ＳＳＤが備えるバックアップ電源は、揮発性メモリに対して電圧を印加する際、短時間で大きな電力が必要となるため、ある程度大きな電気容量を持ち、かつ急速充電特性を備えたものである必要がある。そのため、ＳＳＤのバックアップ電源には、一般に、大きな電気容量を持ちかつ急速充電特性を備えた電気二重層コンデンサが採用されている。   By the way, since the SSD needs to quickly complete the charging to the backup power supply after the power is turned on and prepare for the data received from the host, a lithium ion battery that takes a long time to charge is used as the backup power supply. Difficult to use. In addition, the backup power source provided in the SSD requires a large amount of electric power in a short time when a voltage is applied to the volatile memory. Therefore, the backup power source needs to have a certain amount of electric capacity and quick charge characteristics. There is. For this reason, an electric double layer capacitor having a large electric capacity and a rapid charging characteristic is generally used for the backup power source of the SSD.

しかしながら、電気二重層コンデンサは、高温下および連続充電下において著しい寿命の低下を招くことが知られており、その寿命の向上がエンタープライズ用ストレージの課題となっている。具体的には、電気二重層コンデンサの寿命は、単純な充電制御では、７０℃で１０００時間程度の寿命が一般的であり、エンタープライズ用ストレージ装置に要求される６０℃で５年保証には及ばず、大きなブレークスルーが必要である。   However, it is known that the electric double layer capacitor causes a significant decrease in life under high temperature and continuous charging, and the improvement of the life is an issue for enterprise storage. Specifically, the life of an electric double layer capacitor is generally about 1000 hours at 70 ° C. in simple charge control, and it is 5 years at 60 ° C. required for enterprise storage devices. A big breakthrough is necessary.

本発明は、上記に鑑みてなされたものであって、エンタープライズ用ストレージのバックアップ電源として採用された電気二重層コンデンサの寿命を延伸することができる補助電源制御装置、記憶装置、および補助電源制御方法を提供することを目的とする。   The present invention has been made in view of the above, and an auxiliary power control device, a storage device, and an auxiliary power control method capable of extending the life of an electric double layer capacitor employed as a backup power source for enterprise storage The purpose is to provide.

実施形態の補助電源制御回路は、充電部と、制御部と、を備える。前記充電部は、不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する。前記制御部は、前記充電部による充電を制御するものであり、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する。   The auxiliary power supply control circuit according to the embodiment includes a charging unit and a control unit. The charging unit charges a chargeable / dischargeable capacitor that applies an output voltage to the volatile memory when application of a power supply voltage to the volatile memory that holds data to be written to the nonvolatile memory is cut off. The control unit controls charging by the charging unit, and starts charging the capacitor when the output voltage falls below a first predetermined voltage, and the output voltage is higher than the first predetermined voltage. When the second predetermined voltage is exceeded, charging of the capacitor is stopped.

図１は、本実施形態にかかるＳＳＤの構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of the SSD according to the present embodiment. 図２は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of an auxiliary power control circuit included in the SSD according to the present embodiment. 図３は、バックアップ電源の出力電圧の変化を示す図である。FIG. 3 is a diagram illustrating a change in the output voltage of the backup power supply. 図４は、従来のＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。FIG. 4 is a diagram showing a change in the output voltage of the backup power supply in the conventional SSD. 図５は、従来のＳＳＤにおけるバックアップ電源の電気容量の変化を示す図である。FIG. 5 is a diagram showing a change in electric capacity of a backup power source in a conventional SSD. 図６は、本実施形態にかかるＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。FIG. 6 is a diagram showing a change in the output voltage of the backup power supply in the SSD according to the present embodiment. 図７は、本実施形態にかかるＳＳＤにおけるバックアップ電源の電気容量の変化を示す図である。FIG. 7 is a diagram showing a change in the electric capacity of the backup power supply in the SSD according to the present embodiment. 図８は、バックアップ電源の電気容量が減少した場合における従来のＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。FIG. 8 is a diagram showing a change in the output voltage of the backup power supply in the conventional SSD when the electric capacity of the backup power supply is reduced. 図９は、バックアップ電源の電気容量が減少した場合における本実施形態にかかるＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。FIG. 9 is a diagram showing a change in the output voltage of the backup power supply in the SSD according to the present embodiment when the electric capacity of the backup power supply decreases. 図１０は、連続充電および間欠充電によるバックアップ電源の電気容量の減少を示す図である。FIG. 10 is a diagram showing a decrease in the electric capacity of the backup power supply due to continuous charging and intermittent charging. 図１１は、充電後直ぐに強制放電する必要があるバックアップ電源の出力電圧の変化を示す図である。FIG. 11 is a diagram illustrating a change in the output voltage of the backup power source that needs to be forcibly discharged immediately after charging. 図１２は、強制放電の頻度が少ないバックアップ電源の出力電圧の変化を示す図である。FIG. 12 is a diagram illustrating a change in the output voltage of the backup power supply with a low frequency of forced discharge. 図１３は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。FIG. 13 is a block diagram illustrating a configuration of an auxiliary power supply control circuit included in the SSD according to the present embodiment. 図１４は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。FIG. 14 is a block diagram illustrating a configuration of an auxiliary power supply control circuit included in the SSD according to the present embodiment. 図１５は、ファームウェアによる間欠充電処理の流れを示すフローチャートである。FIG. 15 is a flowchart showing a flow of intermittent charging processing by firmware. 図１６は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。FIG. 16 is a block diagram illustrating a configuration of an auxiliary power supply control circuit included in the SSD according to the present embodiment. 図１７は、ハードウェアおよびファームウェアによる間欠充電処理の流れを示すフローチャートである。FIG. 17 is a flowchart showing a flow of intermittent charging processing by hardware and firmware.

（第１の実施形態）
図１は、本実施形態にかかるＳＳＤの構成を示すブロック図である。図２は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるＳＳＤ（Solid State Device）１０は、ＡＴＡインタフェースなどのメモリ接続インタフェースを介してＣＰＵ（Central Processing Unit）コアなどのホストシステム２０と接続され、ホストシステム２０の外部メモリとして機能する。ＳＳＤ１０は、コントローラとしてのドライバ制御回路１１、揮発性メモリ１２、複数の不揮発性メモリ１３、および補助電源制御回路１４などを備えている。 (First embodiment)
FIG. 1 is a block diagram showing the configuration of the SSD according to the present embodiment. FIG. 2 is a block diagram illustrating a configuration of an auxiliary power control circuit included in the SSD according to the present embodiment. An SSD (Solid State Device) 10 according to the present embodiment is connected to a host system 20 such as a CPU (Central Processing Unit) core via a memory connection interface such as an ATA interface, and functions as an external memory of the host system 20. The SSD 10 includes a driver control circuit 11 as a controller, a volatile memory 12, a plurality of nonvolatile memories 13, an auxiliary power supply control circuit 14, and the like.

各不揮発性メモリ１３は、チャネル前面でＦＮ（Fowler Nordheim）電流を流して、シリコン基板と浮遊ゲートとの間で電荷の出し入れを行うメモリセルトランジスタ構造を有するものであり、データやアプリケーションプログラムなどが書き込まれるものである。本実施形態では、１つの不揮発性メモリ１３は、並列動作を行うブロックを示しており、４つのブロックによって４並列動作を行う。例えば、１つの不揮発性メモリ１３には、１６個のＮＡＮＤフラッシュメモリチップが搭載されている。   Each non-volatile memory 13 has a memory cell transistor structure in which an FN (Fowler Nordheim) current flows in front of the channel, and charges are taken in and out between the silicon substrate and the floating gate. It is what is written. In the present embodiment, one non-volatile memory 13 shows a block that performs parallel operation, and four blocks perform four parallel operations. For example, 16 NAND flash memory chips are mounted on one nonvolatile memory 13.

揮発性メモリ１２は、ＤＲＡＭ（Dynamic Random Access Memory）などにより構成され、ホストシステム２０からのデータが不揮発性メモリ１３に書き込まれるまでの間、当該ホスト装置２０からのデータを保持するデータ転送用キャッシュ、および作業領域用メモリとして機能する。   The volatile memory 12 is configured by a DRAM (Dynamic Random Access Memory) or the like, and is a data transfer cache that holds data from the host device 20 until data from the host system 20 is written to the nonvolatile memory 13. And function as a work area memory.

ドライバ制御回路１１は、ＳＳＤ１０全体の動作を制御するものであり、メインコントローラ１１ａ、揮発性メモリコントローラ１１ｂ、および不揮発性メモリコントローラ１１ｃなどを備えている。   The driver control circuit 11 controls the overall operation of the SSD 10, and includes a main controller 11a, a volatile memory controller 11b, a nonvolatile memory controller 11c, and the like.

メインコントローラ１１ａは、ホストシステム２０との間でのデータ転送を制御するとともに、ＳＳＤ１０内の各構成要素を制御する。また、メインコントローラ１１ａは、補助電源制御回路１４からのパワーオン／オフリセット信号を受けて、リセット信号およびクロック信号を自回路内およびＳＳＤ１０内の各部に供給する機能も有している。   The main controller 11 a controls data transfer with the host system 20 and controls each component in the SSD 10. The main controller 11a also has a function of receiving a power-on / off reset signal from the auxiliary power supply control circuit 14 and supplying a reset signal and a clock signal to each part in the own circuit and the SSD 10.

揮発性メモリコントローラ１１ｂは、メインコントローラ１１ａが受けたホストシステム２０からのデータの揮発性メモリ１２への書き込みおよび読み出しを制御する。   The volatile memory controller 11b controls writing and reading of data from the host system 20 received by the main controller 11a to the volatile memory 12.

不揮発性メモリコントローラ１１ｃは、揮発性メモリコントローラ１１ｂにより揮発性メモリ１２から読み出されたデータの不揮発性メモリ１３への書き込み、および不揮発性メモリ１３からデータの読み出しを制御する。   The nonvolatile memory controller 11 c controls writing of data read from the volatile memory 12 by the volatile memory controller 11 b to the nonvolatile memory 13 and reading of data from the nonvolatile memory 13.

補助電源制御回路１４は、ＳＳＤ１０内の各回路に電圧を印加するものであり、電源回路１４ａ、制御部１４ｂ、およびバックアップ電源１４ｃなどを備えている。   The auxiliary power supply control circuit 14 applies a voltage to each circuit in the SSD 10, and includes a power supply circuit 14a, a control unit 14b, a backup power supply 14c, and the like.

電源回路１４ａは、ホストシステム２０側のホスト電源３０から印加される外部電圧ＶＣＣから、複数の異なる電源電圧を生成する。そして、電源回路１４ａは、生成した複数の電源電圧を複数の内部電源電圧ライン１５〜１７を介してＳＳＤ１０内の各部に、当該生成した複数の電源電圧を印加する。   The power supply circuit 14a generates a plurality of different power supply voltages from the external voltage VCC applied from the host power supply 30 on the host system 20 side. Then, the power supply circuit 14a applies the generated plurality of power supply voltages to each part in the SSD 10 via the plurality of internal power supply voltage lines 15 to 17.

また、電源回路１４ａは、制御部１４ｂにより制御され、外部電圧ＶＣＣからバックアップ電源１４ｃに印加する電源電圧Ｖｃを生成し、生成した電源電圧Ｖｃを内部電源電圧ライン１８を介してバックアップ電源１４ｃに印加して当該バックアップ電源１４ｃを充電する。本実施形態では、電源回路１４ａは、制御部１４ｂからイネーブル信号ＥＮが入力された場合には、バックアップ電源１４ｃの充電を停止する。   The power supply circuit 14 a is controlled by the control unit 14 b, generates a power supply voltage Vc to be applied to the backup power supply 14 c from the external voltage VCC, and applies the generated power supply voltage Vc to the backup power supply 14 c via the internal power supply voltage line 18. Then, the backup power source 14c is charged. In the present embodiment, the power supply circuit 14a stops charging the backup power supply 14c when the enable signal EN is input from the control unit 14b.

さらに、電源回路１４ａは、ホスト電源３０の立ち上がりまたは立ち下がりを検知して、パワーオンリセット信号またはパワーオフリセット信号を生成して、メインコントローラ１１ａに供給する。   Further, the power supply circuit 14a detects the rise or fall of the host power supply 30, generates a power-on reset signal or a power-off reset signal, and supplies it to the main controller 11a.

バックアップ電源１４ｃは、ホスト電源３０からの外部電圧ＶＣＣの電圧が停止して、電源回路１４ａから揮発性メモリ１２に対する電源電圧の印加が遮断された際に、電源回路１４ａを介して揮発性メモリ１２に出力電圧Ｖｏを印加する充放電が可能な電気二重層コンデンサである。本実施形態では、バックアップ電源１４ｃとして電気二重層コンデンサを用いているが、ある程度大きな電気容量を持ち、かつ急速充電特性を備えたコンデンサであれば、これに限定するものではなく、例えば、電界コンデンサをバックアップ電源１４ｃとして用いても良い。   The backup power supply 14c is connected to the volatile memory 12 via the power supply circuit 14a when the voltage of the external voltage VCC from the host power supply 30 is stopped and the application of the power supply voltage to the volatile memory 12 is cut off from the power supply circuit 14a. This is an electric double layer capacitor that can be charged and discharged by applying an output voltage Vo. In the present embodiment, an electric double layer capacitor is used as the backup power source 14c. However, the capacitor is not limited to this as long as it has a certain amount of electric capacity and has quick charge characteristics. May be used as the backup power source 14c.

制御部１４ｂは、イネーブル信号ＥＮを出力して電源回路１４ａによるバックアップ電源１４ｃへの充電を制御するものである。   The controller 14b outputs an enable signal EN to control charging of the backup power supply 14c by the power supply circuit 14a.

ここで、図３を用いて、制御部１４ｂによるバックアップ電源１４ｃへの充電の制御について詳細に説明する。図３は、バックアップ電源の出力電圧の変化を示す図である。制御部１４ｂは、バックアップ電源１４ｃの出力電圧Ｖｏを検出する。そして、制御部１４ｂは、図３に示すように、バックアップ電源１４ｃの自由放電により出力電圧Ｖｏが第１所定電圧ＶＬを下回った場合に、イネーブル信号ＥＮ（Ｈｉｇｈ）を出力してバックアップ電源１４ｃへの充電を開始する。その後、制御部１４ｂは、出力電圧Ｖｏが第１所定電圧ＶＬよりも高い第２所定電圧ＶＨを超えた場合に、イネーブル信号ＥＮ（Ｌｏｗ）を出力してバックアップ電源１４ｃへの充電を停止する。以下、制御部１４ｂによるバックアップ電源１４ｃへの充電の制御を間欠充電と称する。   Here, the control of charging the backup power supply 14c by the control unit 14b will be described in detail with reference to FIG. FIG. 3 is a diagram illustrating a change in the output voltage of the backup power supply. The control unit 14b detects the output voltage Vo of the backup power supply 14c. Then, as shown in FIG. 3, when the output voltage Vo falls below the first predetermined voltage VL due to free discharge of the backup power supply 14c, the control unit 14b outputs an enable signal EN (High) to the backup power supply 14c. Start charging. Thereafter, when the output voltage Vo exceeds a second predetermined voltage VH that is higher than the first predetermined voltage VL, the control unit 14b outputs an enable signal EN (Low) and stops charging the backup power supply 14c. Hereinafter, the control of charging the backup power source 14c by the control unit 14b is referred to as intermittent charging.

次に、図４〜９を用いて、従来のＳＳＤにおけるバックアップ電源１４ｃへの充電、および本実施形態にかかるＳＳＤ１０におけるバックアップ電源１４ｃへの間欠充電に違いについて説明する。図４は、従来のＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。図５は、従来のＳＳＤにおけるバックアップ電源の電気容量の変化を示す図である。図６は、本実施形態にかかるＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。図７は、本実施形態にかかるＳＳＤにおけるバックアップ電源の電気容量の変化を示す図である。図８は、バックアップ電源の電気容量が減少した場合における従来のＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。図９は、バックアップ電源の電気容量が減少した場合における本実施形態にかかるＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。   Next, differences between charging of the backup power supply 14c in the conventional SSD and intermittent charging of the backup power supply 14c in the SSD 10 according to the present embodiment will be described with reference to FIGS. FIG. 4 is a diagram showing a change in the output voltage of the backup power supply in the conventional SSD. FIG. 5 is a diagram showing a change in electric capacity of a backup power source in a conventional SSD. FIG. 6 is a diagram showing a change in the output voltage of the backup power supply in the SSD according to the present embodiment. FIG. 7 is a diagram showing a change in the electric capacity of the backup power supply in the SSD according to the present embodiment. FIG. 8 is a diagram showing a change in the output voltage of the backup power supply in the conventional SSD when the electric capacity of the backup power supply is reduced. FIG. 9 is a diagram showing a change in the output voltage of the backup power supply in the SSD according to the present embodiment when the electric capacity of the backup power supply decreases.

従来のＳＳＤにおいては、図４に示すように、バックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬを下回ったか否かに関わらず、常にバックアップ電源１４ｃに対して充電（以下、連続充電とする）が行われ、バックアップ電源１４ｃの出力電圧Ｖｏは常に第２所定電圧ＶＨ以上に維持されていた。しかしながら、バックアップ電源１４ｃとして用いている電気二重層コンデンサは、高温下や連続充電下では寿命低下を招くことが知られている。そのため、従来のＳＳＤにおいては、図５に示すように、バックアップ電源１４ｃの電気容量が急激に減少していた。   In the conventional SSD, as shown in FIG. 4, the backup power supply 14c is always charged regardless of whether or not the output voltage Vo of the backup power supply 14c is lower than the first predetermined voltage VL (hereinafter referred to as continuous charging). ), And the output voltage Vo of the backup power source 14c was always maintained at the second predetermined voltage VH or higher. However, it is known that the electric double layer capacitor used as the backup power source 14c causes a decrease in life under high temperature or continuous charging. Therefore, in the conventional SSD, as shown in FIG. 5, the electric capacity of the backup power supply 14c has been rapidly reduced.

一方、本実施形態にかかるＳＳＤ１０においては、図６に示すように、バックアップ電源１４ｃの出力電圧Ｖｏが自由放電により第１所定電圧ＶＬを下回った場合にバックアップ電源１４ｃへの充電が行われ、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨを超えた場合にバックアップ電源１４ｃへの充電が停止する。そのため、本実施形態にかかるＳＳＤ１０においては、バックアップ電源１４ｃに充電が行われている時間を全体の１０％に抑えかつ充電が行われていない時間を全体の９０％にして、バックアップ電源１４ｃの温度が高温になることを防止できるので、バックアップ電源１４ｃの電気容量の減少を緩やかにすることができる（図７参照）。   On the other hand, in the SSD 10 according to the present embodiment, as shown in FIG. 6, the backup power supply 14c is charged when the output voltage Vo of the backup power supply 14c falls below the first predetermined voltage VL due to free discharge. When the output voltage Vo of the power supply 14c exceeds the second predetermined voltage VH, charging to the backup power supply 14c is stopped. Therefore, in the SSD 10 according to the present embodiment, the time during which the backup power supply 14c is charged is suppressed to 10% of the entire time, and the time during which charging is not performed is set to 90% of the entire time. Can be prevented from becoming a high temperature, so that the decrease in the electric capacity of the backup power supply 14c can be moderated (see FIG. 7).

また、従来のＳＳＤにおいてはバックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬを下回ると、その時点から一定時間Ｘ、バックアップ電源１４ｃへの充電を行っていた。そのため、従来のＳＳＤにおいては、図８に示すように、バックアップ電源１４ｃが劣化して電気容量が少なくなり、一定時間Ｘ経過する前にバックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨに達しても、バックアップ電源１４ｃの充電が行われ、バックアップ電源１４ｃへの充電時間が長くなるので、バックアップ電源１４の電気容量の低下にさらに促進させていた。   In the conventional SSD, when the output voltage Vo of the backup power supply 14c falls below the first predetermined voltage VL, the backup power supply 14c is charged for a certain time X from that point. Therefore, in the conventional SSD, as shown in FIG. 8, the backup power supply 14c deteriorates and the electric capacity decreases, and the output voltage Vo of the backup power supply 14c reaches the second predetermined voltage VH before the predetermined time X elapses. However, since the backup power supply 14c is charged and the charge time to the backup power supply 14c is increased, the electric capacity of the backup power supply 14 is further reduced.

一方、本実施形態にかかるＳＳＤ１０においては、図９に示すように、バックアップ電源１４ｃが劣化して電気容量が少なくなった場合、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨに達した時点で、バックアップ電源１４への充電が停止される。これにより、本実施形態にかかるＳＳＤ１０においては、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨに達した後も、バックアップ電源１４ｃへの充電が行われることがなくなり、バックアップ電源１４ｃの充電時間を短くすることができるので、バックアップ電源１４ｃの電気容量の低下を最小限に抑えることができる。   On the other hand, in the SSD 10 according to this embodiment, as shown in FIG. 9, when the backup power supply 14c deteriorates and the electric capacity decreases, the output voltage Vo of the backup power supply 14c reaches the second predetermined voltage VH. Thus, the charging of the backup power source 14 is stopped. As a result, in the SSD 10 according to the present embodiment, the backup power supply 14c is not charged even after the output voltage Vo of the backup power supply 14c reaches the second predetermined voltage VH, and the backup power supply 14c is charged. Therefore, a reduction in the electric capacity of the backup power supply 14c can be minimized.

図１０は、連続充電および間欠充電によるバックアップ電源の電気容量の減少を示す図である。連続充電を行った場合（具体的には、充電を行っている時間（ＯｎＤｕｔｙ）が全体の１００％）、バックアップ電源１４ｃの電気容量が５８％まで減少するまでの時間が約１，０５５時間である。一方、間欠充電を行った場合（具体的には、充電を行っている時間（ＯｎＤｕｔｙ）が全体の０．６６％）、バックアップ電源１４ｃの電気容量が５８％まで減少するまでの時間が約１６０，０００時間である。つまり、間欠充電は、連続充電と比較すると、約１５０倍、バックアップ電源１４ｃの寿命を延伸することができる。   FIG. 10 is a diagram showing a decrease in the electric capacity of the backup power supply due to continuous charging and intermittent charging. When continuous charging is performed (specifically, the charging time (OnDuty) is 100% of the total), the time until the electric capacity of the backup power supply 14c decreases to 58% is approximately 1,055 hours. is there. On the other hand, when intermittent charging is performed (specifically, the charging time (OnDuty) is 0.66% of the total), the time until the electric capacity of the backup power supply 14c decreases to 58% is about 160. 1,000 hours. That is, intermittent charging can extend the life of the backup power supply 14c by about 150 times compared to continuous charging.

高い信頼性が要求されるシステムに採用されるエンタープライズ用ストレージ装置においては、ホスト装置から受信したデータを一時的に保持する機能が不可欠な機能となっている。そして、エンタープライズ用ストレージ装置におけるデータの保持方法としては、高速不揮発性メモリにデータを保持する方法、低速記憶媒体にデータを保持する方法、高速揮発性メモリにデータを保持する方法などがある。   In an enterprise storage apparatus used in a system that requires high reliability, a function of temporarily holding data received from a host apparatus is an indispensable function. As a data holding method in the enterprise storage apparatus, there are a method of holding data in a high-speed nonvolatile memory, a method of holding data in a low-speed storage medium, a method of holding data in a high-speed volatile memory, and the like.

しかしながら、高速不揮発性メモリにデータを保持する方法は、現在、データの書き込みスピード、コスト、および容量の三拍子揃ったメモリ素子が存在しないため、主流とはなっていない。低速記憶媒体にデータを保持する方法は、現在、エンタープライズ用ストレージ装置におけるデータの保持方法として採用されているが、データの書き込みの終了を待つ必要があり、エンタープライズ用ストレージ装置のパフォーマンスダウンが著しい。   However, a method for retaining data in a high-speed nonvolatile memory has not become mainstream because there are currently no memory elements having a triple speed of data writing speed, cost, and capacity. A method for retaining data in a low-speed storage medium is currently employed as a method for retaining data in an enterprise storage apparatus. However, it is necessary to wait for the end of data writing, and the performance of the enterprise storage apparatus is significantly reduced.

その一方で、高速揮発性メモリにデータを保持する方法は、高速揮発性メモリへの主電源からの電圧の印加が遮断された際に高速揮発性メモリに電荷を供給するバックアップ電源等の冗長回路の装備が必要となるものの、データの保持とエンタープライズ用ストレージ装置のパフォーマンスの向上を両立可能なシステム構成として注目を浴びていた。その結果、近年、エンタープライズ用ストレージ装置においては、ホスト装置から受信したデータの保持方法として、高速揮発性メモリおよびバックアップ電源を採用する製品が存在する。   On the other hand, the method of retaining data in the high-speed volatile memory is a redundant circuit such as a backup power supply that supplies electric charge to the high-speed volatile memory when voltage application from the main power supply to the high-speed volatile memory is cut off. However, the system configuration attracted attention as a system that can both maintain data and improve the performance of enterprise storage devices. As a result, in recent years, there are products that employ a high-speed volatile memory and a backup power source as a method for holding data received from a host device in an enterprise storage device.

ところで、従来のエンタープライズ用ストレージ装置においては、高速揮発性メモリに電圧を印加するバックアップ電源に電気二重層コンデンサを用いた場合に、高温下および連続充電により著しい寿命の低下を招き、その寿命の向上がエンタープライズ用ストレージ装置の課題となっていた。   By the way, in a conventional enterprise storage device, when an electric double layer capacitor is used as a backup power source for applying a voltage to a high-speed volatile memory, the lifetime is significantly reduced due to high temperature and continuous charging, and the lifetime is improved. Was an issue for enterprise storage devices.

しかし、本実施形態にかかるＳＳＤ１０によれば、上述したように、バックアップ電源１４ｃの寿命を約１５０倍、延伸することができるので、エンタープライズ用ストレージ装置（Flash Solid State Device）において要求される最大６０℃で５年（約４３，８００時間）の保証が可能となる。   However, according to the SSD 10 according to the present embodiment, as described above, the life of the backup power supply 14c can be extended by about 150 times, so that a maximum of 60 required in an enterprise storage device (Flash Solid State Device) is required. A guarantee of 5 years (about 43,800 hours) at ℃ is possible.

次に、図１１および図１２を用いて、本実施形態にかかるＳＳＤ１０における間欠充電を実施可能な条件について説明する。図１１は、充電後直ぐに強制放電する必要があるバックアップ電源の出力電圧の変化を示す図である。図１２は、強制放電の頻度が少ないバックアップ電源の出力電圧の変化を示す図である。   Next, the conditions under which intermittent charging can be performed in the SSD 10 according to the present embodiment will be described with reference to FIGS. 11 and 12. FIG. 11 is a diagram illustrating a change in the output voltage of the backup power source that needs to be forcibly discharged immediately after charging. FIG. 12 is a diagram illustrating a change in the output voltage of the backup power supply with a low frequency of forced discharge.

本実施形態にかかるＳＳＤ１０におけるバックアップ電源１４ｃへの充電の制御が実施可能な条件としては、バックアップ電源１４ｃの強制放電の頻度が少ない機器である必要である。例えば、図１１に示すように、バックアップ電源１４ｃへの充電が行われる時間が全体の９１％を占め、バックアップ電源１４ｃへの充電が行われていない時間が全体の９％に留まる装置は、バックアップ電源１４ｃの出力電圧Ｖｏが自由放電により第１所定電圧ＶＬを下回ることが無いため、本実施形態にかかるＳＳＤ１０における間欠充電の実施条件としては適さない。   As a condition under which charging of the backup power supply 14c in the SSD 10 according to the present embodiment can be controlled, it is necessary that the backup power supply 14c has a low frequency of forced discharge. For example, as shown in FIG. 11, a device in which the backup power supply 14c is charged for 91% of the total time and the backup power supply 14c is not charged for 9% of the total is a backup device. Since the output voltage Vo of the power supply 14c does not fall below the first predetermined voltage VL due to free discharge, it is not suitable as a condition for performing intermittent charging in the SSD 10 according to the present embodiment.

一方、図１２に示すように、バックアップ電源１４ｃへの充電が行われる時間が全体の１５％に留まり、バックアップ電源１４ｃへの充電が行われていない時間が全体の８５％を占める装置は、バックアップ電源１４ｃの出力電圧Ｖｏが自由放電により第１所定電圧ＶＬを下回ることが頻繁に生じるため、本実施形態にかかるＳＳＤ１０における間欠充電の実施条件に適している。   On the other hand, as shown in FIG. 12, an apparatus in which the backup power supply 14c is charged for 15% of the total time and the backup power supply 14c is not charged for 85% of the total Since the output voltage Vo of the power supply 14c frequently falls below the first predetermined voltage VL due to free discharge, it is suitable for the intermittent charging execution conditions in the SSD 10 according to the present embodiment.

このように本実施形態にかかるＳＳＤ１０によれば、バックアップ電源１４ｃの出力電圧Ｖｏが自由放電により第１所定電圧ＶＬを下回った場合にバックアップ電源１４ｃへの充電を行い、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨを超えた場合にバックアップ電源１４ｃへの充電が停止することにより、バックアップ電源１４ｃへの充電が行われている時間を減少させ、バックアップ電源１４ｃの温度が高温になることを防止できるので、バックアップ電源１４ｃの劣化を緩やかにすることができる。   As described above, according to the SSD 10 according to the present embodiment, when the output voltage Vo of the backup power supply 14c falls below the first predetermined voltage VL due to free discharge, the backup power supply 14c is charged, and the output voltage Vo of the backup power supply 14c. When charging exceeds the second predetermined voltage VH, charging to the backup power supply 14c is stopped, thereby reducing the time during which the backup power supply 14c is being charged and increasing the temperature of the backup power supply 14c. Therefore, the deterioration of the backup power source 14c can be moderated.

（第２の実施形態）
本実施形態は、第１の実施形態にかかるＳＳＤ１０における間欠充電をハードウェアにより実現した例である。なお、以下の説明では、第１の実施形態と異なる箇所について説明し、第１の実施形態と同様の箇所については説明を省略する。 (Second Embodiment)
The present embodiment is an example in which intermittent charging in the SSD 10 according to the first embodiment is realized by hardware. In the following description, portions different from those in the first embodiment will be described, and description of portions similar to those in the first embodiment will be omitted.

図１３は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるＳＳＤ１０が備える補助電源制御回路１１０２は、電源回路１４ａ、バックアップ電源１４ｃ、およびシュミットトリガー回路１１０１などを備えている。   FIG. 13 is a block diagram illustrating a configuration of an auxiliary power supply control circuit included in the SSD according to the present embodiment. The auxiliary power supply control circuit 1102 included in the SSD 10 according to the present embodiment includes a power supply circuit 14a, a backup power supply 14c, a Schmitt trigger circuit 1101, and the like.

シュミットトリガー回路１１０１は、自由放電により下降するバックアップ電源１４ｃ出力電圧Ｖｏが第１所定電圧ＶＬを下回った場合に、電源回路１４ａへのイネーブル信号ＥＮ（Ｈｉｇｈ）を出力して、バックアップ電源１４ｃへの充電を開始する。そして、シュミットトリガー回路１１０１は、充電により上昇するバックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨを超えた場合、電源回路１４ａにイネーブル信号ＥＮ（Ｌｏｗ）を出力して、バックアップ電源１４ｃへの充電を停止する。   The Schmitt trigger circuit 1101 outputs an enable signal EN (High) to the power supply circuit 14a when the backup power supply 14c output voltage Vo, which drops due to free discharge, falls below the first predetermined voltage VL, and supplies the backup power supply 14c to the backup power supply 14c. Start charging. Then, the Schmitt trigger circuit 1101 outputs an enable signal EN (Low) to the power supply circuit 14a when the output voltage Vo of the backup power supply 14c rising due to charging exceeds the second predetermined voltage VH, to the backup power supply 14c. Stop charging.

このように本実施形態にかかるＳＳＤ１０によれば、第１の実施形態にかかるＳＳＤ１０における間欠充電をシュミットトリガー回路１１０１などのハードウェアにより実現することにより、間欠充電を安価な回路で実現することができる。   As described above, according to the SSD 10 according to the present embodiment, the intermittent charging in the SSD 10 according to the first embodiment is realized by hardware such as the Schmitt trigger circuit 1101, so that the intermittent charging can be realized by an inexpensive circuit. it can.

（第３の実施形態）
本実施形態は、第１の実施形態にかかるＳＳＤ１０における間欠充電をソフトウェアにより実現した例である。なお、以下の説明では、第１の実施形態と異なる箇所について説明し、第１の実施形態と同様の箇所については説明を省略する。 (Third embodiment)
The present embodiment is an example in which intermittent charging in the SSD 10 according to the first embodiment is realized by software. In the following description, portions different from those in the first embodiment will be described, and description of portions similar to those in the first embodiment will be omitted.

図１４は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるＳＳＤ１０が備える補助電源制御回路１２００は、電源回路１４ａ、バックアップ電源１４ｃ、および制御部１２０１などを備えている。   FIG. 14 is a block diagram illustrating a configuration of an auxiliary power supply control circuit included in the SSD according to the present embodiment. The auxiliary power supply control circuit 1200 included in the SSD 10 according to the present embodiment includes a power supply circuit 14a, a backup power supply 14c, a control unit 1201, and the like.

制御部１２０１は、ＡＤＣ（Analog/Digital Converter）１２０２およびファームウェアＦＷ１２０３を備えている。ＡＤＣ１２０２は、バックアップ電源１４ｃの出力電圧Ｖｏを示すアナログ信号をデジタル信号に変換してファームウェア１２０３に出力する。   The control unit 1201 includes an ADC (Analog / Digital Converter) 1202 and firmware FW 1203. The ADC 1202 converts an analog signal indicating the output voltage Vo of the backup power supply 14 c into a digital signal and outputs the digital signal to the firmware 1203.

ファームウェア１２０３は、ＡＤＣ１２０２から出力されたデジタル信号が示す出力電圧Ｖｏが第１所定電圧ＶＬを下回ったこと、および当該出力電圧Ｖｏが第２所定電圧ＶＨを超えたことを検出する。また、ファームウェア１２０３は、出力電圧Ｖｏが第１所定電圧ＶＬを下回ったことが検出された場合に、電源回路１４ａへのイネーブル信号ＥＮ（Ｈｉｇｈ）を出力して、バックアップ電源１４ｃへの充電を開始し、出力電圧Ｖｏが第２所定電圧ＶＨを超えたことが検出された場合に、電源電圧１４ａにイネーブル信号ＥＮ（Ｌｏｗ）を出力して、バックアップ電源１４ｃへの充電を停止する。なお、ファームウェア１２０３は、図示しないＲＯＭ（Read Only Memory）などに記憶され、図示しないＣＰＵ（Central Processing Unit）により実行されることにより、上述した機能を実現する。   The firmware 1203 detects that the output voltage Vo indicated by the digital signal output from the ADC 1202 is lower than the first predetermined voltage VL, and that the output voltage Vo exceeds the second predetermined voltage VH. Further, when it is detected that the output voltage Vo is lower than the first predetermined voltage VL, the firmware 1203 outputs an enable signal EN (High) to the power supply circuit 14a and starts charging the backup power supply 14c. When it is detected that the output voltage Vo exceeds the second predetermined voltage VH, the enable signal EN (Low) is output to the power supply voltage 14a, and charging to the backup power supply 14c is stopped. The firmware 1203 is stored in a ROM (Read Only Memory) or the like (not shown), and is executed by a CPU (Central Processing Unit) (not shown), thereby realizing the above-described functions.

図１５は、ファームウェアによる間欠充電処理の流れを示すフローチャートである。ホスト電源３０から外部電圧ＶＣＣが印加され、ＳＤＤ１０が起動すると、ファームウェア１２０３は、電源回路１４ａへのイネーブル信号ＥＮ（Ｈｉｇｈ）を出力して、バックアップ電源１４ｃへの充電を開始する（ステップＳ１３０１）。そして、ファームウェア１２０３は、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨを超えると（ステップＳ１３０２：Ｙｅｓ）、電源回路１４ａにイネーブル信号ＥＮ（Ｌｏｗ）を出力して、バックアップ電源１４ｃへの充電を停止する（ステップＳ１３０３）。その後、自由放電によりバックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬを下回ると（ステップＳ１３０４：Ｙｅｓ）、ファームウェア１２０３は、再び、電源回路１４ａへのイネーブル信号ＥＮ（Ｈｉｇｈ）を出力して、バックアップ電源１４ｃへの充電を開始する（ステップＳ１３０１）。   FIG. 15 is a flowchart showing a flow of intermittent charging processing by firmware. When the external voltage VCC is applied from the host power supply 30 and the SDD 10 is activated, the firmware 1203 outputs an enable signal EN (High) to the power supply circuit 14a and starts charging the backup power supply 14c (step S1301). Then, when the output voltage Vo of the backup power supply 14c exceeds the second predetermined voltage VH (step S1302: Yes), the firmware 1203 outputs an enable signal EN (Low) to the power supply circuit 14a to charge the backup power supply 14c. Is stopped (step S1303). Thereafter, when the output voltage Vo of the backup power supply 14c falls below the first predetermined voltage VL due to free discharge (step S1304: Yes), the firmware 1203 outputs the enable signal EN (High) to the power supply circuit 14a again, Charging to the backup power supply 14c is started (step S1301).

このように本実施形態にかかるＳＳＤ１０によれば、第１の実施形態にかかるＳＳＤ１０における間欠充電をソフトウェアにより実現することにより、第１，２の実施形態にかかるＳＳＤ１０と同様の効果を得ることができる。   Thus, according to SSD10 concerning this embodiment, the same effect as SSD10 concerning the 1st and 2nd embodiment can be acquired by realizing intermittent charge in SSD10 concerning 1st embodiment by software. it can.

（第４の実施形態）
本実施形態は、第１の実施形態にかかるＳＳＤ１０における間欠充電をハードウェアおよびソフトウェアにより実現した例である。なお、以下の説明では、第１の実施形態と異なる箇所について説明し、第１の実施形態と同様の箇所については説明を省略する。 (Fourth embodiment)
The present embodiment is an example in which intermittent charging in the SSD 10 according to the first embodiment is realized by hardware and software. In the following description, portions different from those in the first embodiment will be described, and description of portions similar to those in the first embodiment will be omitted.

図１６は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるＳＳＤ１０が備える補助電源制御回路１４００は、バックアップ電源１４ｃ、電源回路１４０１、比較回路１４０２、ＯＲ回路１４０３、制御部１４０４、および容量測定回路１４０７などを備えている。   FIG. 16 is a block diagram illustrating a configuration of an auxiliary power supply control circuit included in the SSD according to the present embodiment. The auxiliary power supply control circuit 1400 provided in the SSD 10 according to the present embodiment includes a backup power supply 14c, a power supply circuit 1401, a comparison circuit 1402, an OR circuit 1403, a control unit 1404, a capacity measurement circuit 1407, and the like.

電源回路１４０１は、ホスト電源３０から印加される外部電圧ＶＣＣから、一定電流Ｉ（０．１Ａ）（または一定電圧ＣＶＣＣ（８Ｖ））を生成して、生成した一定電流Ｉ（または一定電圧ＣＶＣＣ）をバックアップ電源１４ｃに印加して当該バックアップ電源１４ｃを充電する。   The power supply circuit 1401 generates a constant current I (0.1 A) (or constant voltage CVCC (8 V)) from the external voltage VCC applied from the host power supply 30, and generates the constant current I (or constant voltage CVCC). Is applied to the backup power supply 14c to charge the backup power supply 14c.

比較回路１４０２は、基準電圧としての第１所定電圧ＶＬとバックアップ電源１４ｃの出力電圧Ｖｏとを比較して、出力電圧Ｖｏが第１所定電圧ＶＬを下回ったことを検出する。そして、比較回路１４０２は、出力電圧Ｖｏが第１所定電圧ＶＬを下回ったことを検出した場合に、Ｌｏｗを示す信号を反転させたＨｉｇｈを示す信号Ａを出力し、出力電圧Ｖｏが第１所定電圧ＶＬより高い場合に、Ｈｉｇｈを示す信号を反転させたＬｏｗを示す信号Ｂを出力する。   The comparison circuit 1402 compares the first predetermined voltage VL as the reference voltage with the output voltage Vo of the backup power supply 14c, and detects that the output voltage Vo has dropped below the first predetermined voltage VL. When the comparison circuit 1402 detects that the output voltage Vo is lower than the first predetermined voltage VL, the comparison circuit 1402 outputs a signal A indicating High that is obtained by inverting the signal indicating Low, and the output voltage Vo is the first predetermined voltage. When the voltage is higher than the voltage VL, a signal B indicating Low obtained by inverting a signal indicating High is output.

容量測定回路１４０７は、ＦＥＴ（Field Effect Transistor）など、バックアップ電源１４ｃの電気容量Ｃを測定する測定部であり、測定した電気容量Ｃを制御部１４０４に入力する。なお、本実施形態では、容量測定回路１４０７にＦＥＴを用いたが、バックアップ電源１４ｃの電気容量を測定可能なものであれば、これに限定するものではない。   The capacitance measurement circuit 1407 is a measurement unit that measures the electric capacitance C of the backup power source 14c, such as an FET (Field Effect Transistor), and inputs the measured electric capacitance C to the control unit 1404. In the present embodiment, an FET is used for the capacitance measuring circuit 1407. However, the present invention is not limited to this as long as the electric capacitance of the backup power supply 14c can be measured.

制御部１４０４は、ＧＰＩＯ（General Purpose Input/Output）１４０５およびファームウェア１４０６を備えている。ＧＰＩＯ１４０５は、比較回路１４０２の信号Ａをファームウェア１４０６に入力する。   The control unit 1404 includes a GPIO (General Purpose Input / Output) 1405 and firmware 1406. The GPIO 1405 inputs the signal A of the comparison circuit 1402 to the firmware 1406.

ファームウェア１４０６は、ＧＰＩＯ１４０５から入力された信号ＡがＨｉｇｈを示した場合に、容量測定回路１４０７により測定された電気容量Ｃ、第１所定電圧ＶＬ、第２所定電圧ＶＨ、および電源回路１４０１によりバックアップ電源１４ｃに流される電流Ｉから、出力電圧Ｖｏが第２所定電圧ＶＨを超えるまでの充電時間ｔを算出する。以下に、充電時間ｔを算出する式（１）を示す。
ｔ＝Ｃ＊（ＶＨ−ＶＬ）／Ｉ・・・式（１） When the signal A input from the GPIO 1405 indicates High, the firmware 1406 uses the electrical capacity C measured by the capacity measurement circuit 1407, the first predetermined voltage VL, the second predetermined voltage VH, and the power supply circuit 1401 as a backup power source. The charging time t until the output voltage Vo exceeds the second predetermined voltage VH is calculated from the current I flowing through 14c. Below, the formula (1) for calculating the charging time t is shown.
t = C * (VH−VL) / I (1)

ファームウェア１４０６は、信号ＡがＨｉｇｈを示してから経過した経過時間Ｔが、算出した充電時間ｔ以上であるか否かを判断する。そして、ファームウェア１４０６は、経過時間Ｔが充電時間ｔ以上であると、Ｈｉｇｈを示す信号ＢをＯＲ回路１４０４に出力する。なお、ファームウェア１４０６は、図示しないＲＯＭ（Read Only Memory）などに記憶され、図示しないＣＰＵ（Central Processing Unit）により実行されることにより、上述した機能を実現する。   The firmware 1406 determines whether or not the elapsed time T that has elapsed since the signal A indicates High is equal to or greater than the calculated charging time t. Then, when the elapsed time T is equal to or longer than the charging time t, the firmware 1406 outputs a signal B indicating High to the OR circuit 1404. The firmware 1406 is stored in a ROM (Read Only Memory) or the like (not shown), and is executed by a CPU (Central Processing Unit) (not shown), thereby realizing the above-described functions.

ＯＲ回路１４０３は、信号Ａおよび信号Ｂのいずれか一方がＨｉｇｈである場合に、電源回路１４０１に対して、Ｈｉｇｈを示す信号Ｃを出力して、バックアップ電源１４ｃへの充電を行う。一方、ＯＲ回路１４０３は、信号Ａおよび信号Ｂが共にＬｏｗである場合、電源回路１４０１に対して、Ｌｏｗを示す信号Ｃ（イネーブル信号ＥＮ）を出力する。   When either one of the signal A and the signal B is High, the OR circuit 1403 outputs a signal C indicating High to the power supply circuit 1401 to charge the backup power supply 14c. On the other hand, when both the signal A and the signal B are Low, the OR circuit 1403 outputs a signal C (enable signal EN) indicating Low to the power supply circuit 1401.

つまり、本実施形態にかかるＳＳＤ１０においては、ファームウェア１４０６およびＯＲ回路１４０３が、出力電圧Ｖｏが第１所定電圧ＶＬを下回ったことが検出された場合に、測定された電気容量Ｃ、第１所定電圧ＶＬ、第２所定電圧ＶＨ、および電源回路１４０１により流される一定電流Ｉの電流値から、出力電圧Ｖｏが第２所定電圧ＶＨを超えるまでの充電時間ｔを算出するとともに、電源回路１４０１を制御して算出した充電時間ｔ充電する制御部として機能する。   That is, in the SSD 10 according to the present embodiment, when the firmware 1406 and the OR circuit 1403 detect that the output voltage Vo is lower than the first predetermined voltage VL, the measured electric capacity C and the first predetermined voltage The charging time t until the output voltage Vo exceeds the second predetermined voltage VH is calculated from VL, the second predetermined voltage VH, and the current value of the constant current I supplied by the power circuit 1401, and the power circuit 1401 is controlled. It functions as a control unit that charges the charging time t calculated in the above.

図１７は、ハードウェアおよびファームウェアによる間欠充電処理の流れを示すフローチャートである。バックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬよりも大きい間、比較回路１４０２から出力された信号ＡがＬｏｗを示し、ファームウェア１４０６から出力された信号ＢがＬｏｗを示すため、ＯＲ回路１４０３から出力された信号Ｃは、Ｌｏｗを示す。その後、自由放電によりバックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬを下回り、比較回路１４０２から出力された信号ＡがＨｉｇｈを示し、ファームウェア１４０６から出力された信号ＢがＨｉｇｈを示すと、ＯＲ回路１４０３は、Ｈｉｇｈを示す信号Ｃを出力して、バックアップ電源１４ｃへの充電を開始する（ステップＳ１７０１、ステップＳ１７０２）。その間、ファームウェア１４０６は、信号ＡがＨｉｇｈを示してから経過した経過時間Ｔが、算出した充電時間ｔ以上であるか否かを判断する（ステップＳ１７０３）。経過時間Ｔが充電時間ｔより短いと判断した場合（ステップＳ１７０３：Ｎｏ）、比較回路１４０２から出力された信号ＡがＬｏｗを示し、ファームウェア１４０６から出力された信号ＢがＨｉｇｈを示すため、ＯＲ回路１４０３から出力された信号Ｃは、Ｈｉｇｈを示してバックアップ電源１４ｃへの充電を行う（ステップＳ１７０６）。   FIG. 17 is a flowchart showing a flow of intermittent charging processing by hardware and firmware. While the output voltage Vo of the backup power supply 14c is higher than the first predetermined voltage VL, the signal A output from the comparison circuit 1402 indicates Low, and the signal B output from the firmware 1406 indicates Low. The output signal C indicates Low. Thereafter, when the output voltage Vo of the backup power supply 14c falls below the first predetermined voltage VL due to free discharge, the signal A output from the comparison circuit 1402 indicates High, and the signal B output from the firmware 1406 indicates High. The circuit 1403 outputs a signal C indicating High, and starts charging the backup power supply 14c (Steps S1701 and S1702). Meanwhile, the firmware 1406 determines whether or not an elapsed time T that has elapsed since the signal A indicates High is equal to or longer than the calculated charging time t (step S1703). When it is determined that the elapsed time T is shorter than the charging time t (step S1703: No), the signal A output from the comparison circuit 1402 indicates Low, and the signal B output from the firmware 1406 indicates High. The signal C output from 1403 indicates High and charges the backup power supply 14c (step S1706).

そして、経過時間Ｔが充電時間ｔ以上であると判断した場合（ステップＳ１７０３：Ｙｅｓ）、比較回路１４０２から出力された信号ＡがＬｏｗを示し、ファームウェア１４０６から出力された信号ＢがＬｏｗを示すため、ＯＲ回路１４０３は、Ｌｏｗを示す信号Ｃ（イネーブル信号ＥＮ）を出力するとともに、バックアップ電源１４ｃへの充電を停止する（ステップＳ１７０４、ステップＳ１７０５）。   If it is determined that the elapsed time T is equal to or longer than the charging time t (step S1703: Yes), the signal A output from the comparison circuit 1402 indicates Low, and the signal B output from the firmware 1406 indicates Low. The OR circuit 1403 outputs a signal C (enable signal EN) indicating Low and stops charging the backup power supply 14c (steps S1704 and S1705).

このように本実施形態にかかるＳＳＤ１０によれば、第１の実施形態にかかるＳＳＤ１０における間欠充電をソフトウェアおよびハードウェアにより実現することにより、第１〜３の実施形態にかかるＳＳＤ１０と同様の効果を得ることができる。   Thus, according to SSD10 concerning this embodiment, the same effect as SSD10 concerning the 1st-3rd embodiment is realized by realizing intermittent charge in SSD10 concerning 1st embodiment by software and hardware. Can be obtained.

なお、上述した実施形態のＳＳＤ１０で実行されるファームウェア１２０３，１４０６は、ＲＯＭ等に予め組み込まれて提供されるが、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。   Note that the firmware 1203 and 1406 executed by the SSD 10 of the above-described embodiment is provided by being incorporated in advance in a ROM or the like. However, the file can be installed in an executable format or an executable format, and can be a CD-ROM, a flexible disk (FD). ), A CD-R, a DVD (Digital Versatile Disk), or other computer-readable recording medium.

さらに、本実施形態のＳＳＤ１０で実行されるファームウェア１２０３，１４０６を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態のＳＳＤ１０で実行されるファームウェア１２０３，１４０６をインターネット等のネットワーク経由で提供または配布するように構成しても良い。   Furthermore, the firmware 1203 and 1406 executed by the SSD 10 of the present embodiment may be provided by being stored on a computer connected to a network such as the Internet and downloaded via the network. In addition, the firmware 1203 and 1406 executed by the SSD 10 of the present embodiment may be configured to be provided or distributed via a network such as the Internet.

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, the constituent elements over different embodiments may be appropriately combined.

１０ ＳＳＤ
１２ 揮発性メモリ
１３ 不揮発性メモリ
１４，１１０２，１２００，１４００ 補助電源制御回路
１４ａ，１４０１ 電源回路
１４ｂ，１２０１，１４０４ 制御部
１４ｃ バックアップ電源
Ｖｃ 電源電圧
Ｖｏ 出力電圧
１１０１ シュミットトリガー回路
１２０２ ＡＤＣ
１２０３，１４０６ ＦＷ
１４０２ 比較回路
１４０３ ＯＲ回路 10 SSD
12 Volatile memory 13 Nonvolatile memory 14, 1102, 1200, 1400 Auxiliary power supply control circuit 14a, 1401 Power supply circuit 14b, 1201, 1404 Control unit 14c Backup power supply Vc Power supply voltage Vo Output voltage 1101 Schmitt trigger circuit 1202 ADC
1203, 1406 FW
1402 Comparison circuit 1403 OR circuit

Claims (6)

不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する充電部と、
前記充電部による充電を制御するものであり、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する制御部と、
を備えたことを特徴とする補助電源制御回路。 A charging unit that charges a chargeable / dischargeable capacitor that applies an output voltage to the volatile memory when application of a power supply voltage to the volatile memory that holds data to be written to the nonvolatile memory is interrupted;
The charging unit controls charging, and when the output voltage falls below a first predetermined voltage, charging of the capacitor is started, and a second predetermined voltage higher than the first predetermined voltage is set. A control unit that stops charging the capacitor when exceeded,
An auxiliary power supply control circuit comprising: 前記制御部は、下降する前記出力電圧が前記第１所定電圧を下回った場合に前記コンデンサの充電を開始し、上昇する前記出力電圧が前記第２所定電圧を超えた場合に前記コンデンサの充電を停止するシュミットトリガー回路であることを特徴とする補助電源制御回路。   The controller starts charging the capacitor when the falling output voltage falls below the first predetermined voltage, and charges the capacitor when the rising output voltage exceeds the second predetermined voltage. An auxiliary power supply control circuit, which is a Schmitt trigger circuit that stops. 前記制御部は、
前記出力電圧を示すアナログ信号をデジタル信号に変換する変換回路と、
前記デジタル信号が示す出力電圧が前記第１所定電圧を下回ったことが検出された場合に前記コンデンサの充電を開始し、前記デジタル信号が示す出力電圧が前記第２所定電圧を超えたことが検出された場合に前記コンデンサの充電を停止することを特徴とする請求項１に記載の補助電源制御回路。 The controller is
A conversion circuit that converts an analog signal indicating the output voltage into a digital signal;
When it is detected that the output voltage indicated by the digital signal is lower than the first predetermined voltage, charging of the capacitor is started, and it is detected that the output voltage indicated by the digital signal exceeds the second predetermined voltage. 2. The auxiliary power supply control circuit according to claim 1, wherein charging of the capacitor is stopped when it is performed. 前記コンデンサの電気容量を測定する測定部と、
前記出力電圧と前記第１所定電圧とを比較して、前記出力電圧が前記第１所定電圧を下回ったことを検出する比較回路と、
をさらに備え、
前記制御部は、
前記出力電圧が前記第１所定電圧を下回ったことが検出された場合に、前記測定された電気容量、前記第１所定電圧、前記第２所定電圧、および前記充電手段により流される電流の電流値から、前記出力電圧が前記第２所定電圧を超えるまでの充電時間を算出する算出部と、
前記比較回路により前記出力電圧が前記第１所定電圧を下回ったことが検出された場合または前記出力電圧が前記第１所定電圧を下回ってからの経過時間が前記算出した充電時間より短い場合に、前記充電手段を制御して前記算出した充電時間充電する論理和回路と、
を備えたことを特徴とする請求項１に記載の補助電源制御回路。 A measurement unit for measuring the capacitance of the capacitor;
A comparison circuit that compares the output voltage with the first predetermined voltage and detects that the output voltage has fallen below the first predetermined voltage;
Further comprising
The controller is
When it is detected that the output voltage is lower than the first predetermined voltage, the measured electric capacity, the first predetermined voltage, the second predetermined voltage, and a current value of a current passed by the charging means To calculate a charging time until the output voltage exceeds the second predetermined voltage;
When the comparison circuit detects that the output voltage has fallen below the first predetermined voltage, or when the elapsed time since the output voltage has fallen below the first predetermined voltage is shorter than the calculated charging time, An OR circuit for controlling the charging means to charge the calculated charging time;
The auxiliary power supply control circuit according to claim 1, further comprising: 不揮発性メモリと、
前記不揮発性メモリに書き込むデータを保持する揮発性メモリと、
前記揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサと、
前記コンデンサを充電する充電部と、
前記充電部による充電を制御するものであり、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する制御部と、
を備えたことを特徴とする記憶装置。 Non-volatile memory;
A volatile memory that holds data to be written to the nonvolatile memory;
A capacitor capable of charging and discharging to apply an output voltage to the volatile memory when application of a power supply voltage to the volatile memory is interrupted;
A charging unit for charging the capacitor;
The charging unit controls charging, and when the output voltage falls below a first predetermined voltage, charging of the capacitor is started, and a second predetermined voltage higher than the first predetermined voltage is set. A control unit that stops charging the capacitor when exceeded,
A storage device comprising: 補助電源制御回路の補助電源制御方法であって、
前記補助電源制御回路は、記憶部と制御部とを備え、
前記制御部は、
充電部が、不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する工程と、
制御部が、前記充電部による充電を制御して、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する工程と、
を含むことを特徴とする補助電源制御方法。 An auxiliary power control method for an auxiliary power control circuit,
The auxiliary power control circuit includes a storage unit and a control unit,
The controller is
Charging a chargeable / dischargeable capacitor that applies an output voltage to the volatile memory when application of a power supply voltage to the volatile memory that holds data to be written in the nonvolatile memory is interrupted;
The control unit controls charging by the charging unit and starts charging the capacitor when the output voltage falls below a first predetermined voltage, and the second predetermined higher than the first predetermined voltage. Stopping charging of the capacitor when a voltage is exceeded;
An auxiliary power control method comprising:
JP2010148279A 2010-06-29 2010-06-29 Auxiliary power supply control circuit, storage device, auxiliary power supply control method Pending JP2015038643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010148279A JP2015038643A (en) 2010-06-29 2010-06-29 Auxiliary power supply control circuit, storage device, auxiliary power supply control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010148279A JP2015038643A (en) 2010-06-29 2010-06-29 Auxiliary power supply control circuit, storage device, auxiliary power supply control method

Publications (1)

Publication Number Publication Date
JP2015038643A true JP2015038643A (en) 2015-02-26

Family

ID=52631695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010148279A Pending JP2015038643A (en) 2010-06-29 2010-06-29 Auxiliary power supply control circuit, storage device, auxiliary power supply control method

Country Status (1)

Country Link
JP (1) JP2015038643A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629263B2 (en) 2017-12-12 2020-04-21 Toshiba Memory Corporation Semiconductor memory device
CN115291101A (en) * 2022-10-08 2022-11-04 浙江正泰电器股份有限公司 Abnormality detection method, apparatus, system, and computer-readable storage medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09117074A (en) * 1995-10-17 1997-05-02 Nippon Telegr & Teleph Corp <Ntt> Intermittent charging circuit for secondary battery
JPH09322420A (en) * 1996-05-27 1997-12-12 Sony Corp Charge time operation method and battery pack
JPH1028337A (en) * 1996-07-10 1998-01-27 Matsushita Electric Ind Co Ltd Quick battery charger
JPH11225445A (en) * 1998-02-05 1999-08-17 Nippon Telegr & Teleph Corp <Ntt> Intermittent charging method and intermittent charging circuit for secondary battery
JP2003189498A (en) * 2001-12-14 2003-07-04 Sogo Keikaku Kenkyusho:Kk Charging method and charger of secondary battery

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09117074A (en) * 1995-10-17 1997-05-02 Nippon Telegr & Teleph Corp <Ntt> Intermittent charging circuit for secondary battery
JPH09322420A (en) * 1996-05-27 1997-12-12 Sony Corp Charge time operation method and battery pack
JPH1028337A (en) * 1996-07-10 1998-01-27 Matsushita Electric Ind Co Ltd Quick battery charger
JPH11225445A (en) * 1998-02-05 1999-08-17 Nippon Telegr & Teleph Corp <Ntt> Intermittent charging method and intermittent charging circuit for secondary battery
JP2003189498A (en) * 2001-12-14 2003-07-04 Sogo Keikaku Kenkyusho:Kk Charging method and charger of secondary battery

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629263B2 (en) 2017-12-12 2020-04-21 Toshiba Memory Corporation Semiconductor memory device
US11158372B2 (en) 2017-12-12 2021-10-26 Toshiba Memory Corporation Semiconductor memory device
CN115291101A (en) * 2022-10-08 2022-11-04 浙江正泰电器股份有限公司 Abnormality detection method, apparatus, system, and computer-readable storage medium

Similar Documents

Publication Publication Date Title
US9250676B2 (en) Power failure architecture and verification
AU2011203893B2 (en) Controlling and staggering operations to limit current spikes
US10094887B2 (en) Auxiliary power supply test methods and electronic apparatus using the same
CN108733537B (en) Method and apparatus for intelligent backup capacitor management
JP6195489B2 (en) Semiconductor device, battery pack, and portable terminal
US9575527B2 (en) Power delivery circuitry
US9652377B2 (en) Memory system
JP2012069100A (en) Dynamic allocation of electric power budget of system having nonvolatile memory
JP5633580B2 (en) Storage device, control device, and control method
JP2013225297A (en) Control apparatus, control method, program and semiconductor device
TW201030505A (en) Power management for processing unit
JP2012137341A (en) Electronic apparatus and capacitance detection method for capacitor in electronic apparatus
US9742220B2 (en) Auxiliary power supply devices and electronic systems employing the same
US20240096427A1 (en) Method and circuit for providing auxiliary power and storage device including the same
JP2009519697A (en) Battery recharge prevention method for short-term battery voltage drop
JP2015038643A (en) Auxiliary power supply control circuit, storage device, auxiliary power supply control method
US10489227B2 (en) Memory system
JP6374067B2 (en) Semiconductor device, battery pack, and portable terminal
JP5914960B2 (en) Use of reference bit lines in memory
US20230307939A1 (en) Auxiliary power circuit, electronic device, and method for operating auxiliary power circuit
JP5419805B2 (en) Storage device and charge control method
US20150100824A1 (en) Power Sequencing and Data Hardening Architecture
US11380407B2 (en) Memory system and method for measuring capacitance value
JP2017153286A (en) Power supply device, storage device, and power supply device control method
JP2013021874A (en) Memory system

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108