JP2015019117A - Taping electronic part series and method of manufacturing taping electronic part series - Google Patents
Taping electronic part series and method of manufacturing taping electronic part series Download PDFInfo
- Publication number
- JP2015019117A JP2015019117A JP2014219900A JP2014219900A JP2015019117A JP 2015019117 A JP2015019117 A JP 2015019117A JP 2014219900 A JP2014219900 A JP 2014219900A JP 2014219900 A JP2014219900 A JP 2014219900A JP 2015019117 A JP2015019117 A JP 2015019117A
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- thickness
- electronic component
- electrode
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、テーピング電子部品連及びテーピング電子部品連の製造方法に関する。 The present invention relates to a taping electronic component series and a method for manufacturing a taping electronic component series.
従来、種々の電子装置に、積層セラミックコンデンサ等の電子部品が多数使用されている。例えば、特許文献１には、電子部品の一例として、セラミック素体の第１及び第２の端面のそれぞれの上に信号端子電極が設けられている一方、第１及び第２の側面のそれぞれの上に接地用端子電極が設けられている積層セラミックコンデンサが記載されている。 Conventionally, many electronic parts such as multilayer ceramic capacitors are used in various electronic devices. For example, in Patent Document 1, as an example of an electronic component, a signal terminal electrode is provided on each of the first and second end faces of a ceramic body, while each of the first and second side faces is provided. A multilayer ceramic capacitor having a grounding terminal electrode provided thereon is described.
通常、積層セラミックコンデンサは、はんだ等の接合材を用いて実装基板に実装される。このため、積層セラミックコンデンサの実装構造体において、積層セラミックコンデンサの耐湿信頼性が高いことが要求される。 Usually, a multilayer ceramic capacitor is mounted on a mounting board using a bonding material such as solder. For this reason, in the mounting structure of a multilayer ceramic capacitor, the moisture resistance reliability of the multilayer ceramic capacitor is required to be high.
本発明の主な目的は、電子部品の実装構造体において、電子部品の耐湿信頼性を向上することにある。 A main object of the present invention is to improve moisture resistance reliability of an electronic component in a mounting structure for the electronic component.
本発明に係るテーピング電子部品連は、テープと、電子部品とを備える。テープは、長尺状のキャリアテープと、カバーテープとを有する。キャリアテープには、複数の凹部が長手方向に沿って設けられている。カバーテープは、キャリアテープの上に、複数の凹部を覆うように設けられている。電子部品は、複数の凹部のそれぞれに配されている。電子部品は、電子部品本体と、第１の内部電極と、第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを備える。電子部品本体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。第１の内部電極は、電子部品本体内に設けられている。第１の内部電極は、第１及び第２の側面に引き出されている。第２の内部電極は、電子部品本体内に設けられている。第２の内部電極は、第１及び第２の端面に引き出されている。第１の端子電極は、第１の側面の上に配されている。第１の端子電極は、第１の内部電極と電気的に接続されている。第２の端子電極は、第２の側面の上に配されている。第２の端子電極は、第１の内部電極と電気的に接続されている。第３の端子電極は、第１の端面の上に配されている。第３の端子電極は、第２の内部電極と電気的に接続されている。第４の端子電極は、第２の端面の上に配されている。第４の端子電極は、第２の内部電極と電気的に接続されている。第１の側面上において、第１の端子電極の第１の主面側の厚みが、第１の端子電極の第２の主面側の厚みより小さい。第２の側面上において、第２の端子電極の第１の主面側の厚みが、第２の端子電極の第２の主面側の厚みより小さい。複数の電子部品のそれぞれは、第１の主面が凹部の底面と対向するように配されている。 The taping electronic component series according to the present invention includes a tape and an electronic component. The tape has a long carrier tape and a cover tape. The carrier tape is provided with a plurality of recesses along the longitudinal direction. The cover tape is provided on the carrier tape so as to cover the plurality of recesses. The electronic component is disposed in each of the plurality of recesses. The electronic component includes an electronic component body, a first internal electrode, a second internal electrode, a first terminal electrode, a second terminal electrode, a third terminal electrode, and a fourth terminal electrode. Is provided. The electronic component main body has first and second main surfaces, first and second side surfaces, and first and second end surfaces. The first and second main surfaces extend along the length direction and the width direction. The first and second side surfaces extend along the length direction and the thickness direction. The first and second end faces extend along the width direction and the thickness direction. The first internal electrode is provided in the electronic component main body. The first internal electrode is drawn out to the first and second side surfaces. The second internal electrode is provided in the electronic component main body. The second internal electrode is drawn out to the first and second end faces. The first terminal electrode is disposed on the first side surface. The first terminal electrode is electrically connected to the first internal electrode. The second terminal electrode is disposed on the second side surface. The second terminal electrode is electrically connected to the first internal electrode. The third terminal electrode is disposed on the first end face. The third terminal electrode is electrically connected to the second internal electrode. The fourth terminal electrode is disposed on the second end surface. The fourth terminal electrode is electrically connected to the second internal electrode. On the first side surface, the thickness on the first main surface side of the first terminal electrode is smaller than the thickness on the second main surface side of the first terminal electrode. On the second side surface, the thickness of the second terminal electrode on the first main surface side is smaller than the thickness of the second terminal electrode on the second main surface side. Each of the plurality of electronic components is arranged such that the first main surface faces the bottom surface of the recess.
本発明に係るテーピング電子部品において、第１及び第２の端子電極が、焼成電極層を含むことが好ましい。 In the taping electronic component according to the present invention, it is preferable that the first and second terminal electrodes include a fired electrode layer.
本発明に係るテーピング電子部品の製造方法は、複数の凹部が長手方向に沿って設けられた長尺状のキャリアテープと、キャリアテープの上に、複数の凹部を覆うように設けられたカバーテープとを有するテープと、複数の凹部のそれぞれに配された電子部品とを備え、電子部品は、長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する電子部品本体と、電子部品本体内に設けられており、第１及び第２の側面に引き出された第１の内部電極と、電子部品本体内に設けられており、第１及び第２の端面に引き出された第２の内部電極と、第１の側面の上に配されており、第１の内部電極と電気的に接続された第１の端子電極と、第２の側面の上に配されており、第１の内部電極と電気的に接続された第２の端子電極と、第１の端面の上に配されており、第２の内部電極と電気的に接続された第３の端子電極と、第２の端面の上に配されており、第２の内部電極と電気的に接続された第４の端子電極と、を備え、第１の側面上において、第１の端子電極の第１の主面側の厚みが、第１の端子電極の第２の主面側の厚みより小さく、第２の側面上において、第２の端子電極の第１の主面側の厚みが、第２の端子電極の第２の主面側の厚みより小さいテーピング電子部品連の製造方法である。本発明に係るテーピング電子部品連の製造方法は、複数の電子部品のそれぞれを、第１の主面が凹部の底面と対向するように配する工程を備える。 The taping electronic component manufacturing method according to the present invention includes a long carrier tape in which a plurality of recesses are provided along the longitudinal direction, and a cover tape provided on the carrier tape so as to cover the plurality of recesses. And an electronic component disposed in each of the plurality of recesses, the electronic component including first and second main surfaces extending in the length direction and the width direction, the length direction and the thickness. An electronic component main body having first and second side surfaces extending in the direction, and first and second end surfaces extending in the width direction and the thickness direction; and provided in the electronic component main body. And the first internal electrode drawn out to the second side surface, the second internal electrode provided in the electronic component main body and drawn out to the first and second end faces, and the first side electrode And is electrically connected to the first internal electrode. A first terminal electrode, disposed on the second side surface, a second terminal electrode electrically connected to the first internal electrode, and a first end surface; A third terminal electrode electrically connected to the second internal electrode; a fourth terminal electrode disposed on the second end face; and electrically connected to the second internal electrode; On the first side surface, the first main surface side thickness of the first terminal electrode is smaller than the second main surface side thickness of the first terminal electrode, and on the second side surface, In this method, the thickness of the second terminal electrode on the first main surface side is smaller than the thickness of the second terminal electrode on the second main surface side. The manufacturing method of the taping electronic component series according to the present invention includes a step of arranging each of the plurality of electronic components such that the first main surface faces the bottom surface of the recess.
本発明によれば、電子部品の実装構造体において、電子部品の耐湿信頼性を向上することができる。 ADVANTAGE OF THE INVENTION According to this invention, the moisture-proof reliability of an electronic component can be improved in the mounting structure of an electronic component.
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。 Hereinafter, an example of the preferable form which implemented this invention is demonstrated. However, the following embodiment is merely an example. The present invention is not limited to the following embodiments.
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。 Moreover, in each drawing referred in embodiment etc., the member which has a substantially the same function shall be referred with the same code | symbol. The drawings referred to in the embodiments and the like are schematically described. A ratio of dimensions of an object drawn in a drawing may be different from a ratio of dimensions of an actual object. The dimensional ratio of the object may be different between the drawings. The specific dimensional ratio of the object should be determined in consideration of the following description.
図１は、本発明に係るテーピング電子部品連の模式的平面図である。図２は、図１のＩＩ−ＩＩにおける模式的断面図である。図１及び図２に示すように、テーピング電子部品連３は、複数の電子部品がテーピングにより固定されたものである。 FIG. 1 is a schematic plan view of a series of taping electronic components according to the present invention. FIG. 2 is a schematic cross-sectional view taken along the line II-II in FIG. As shown in FIGS. 1 and 2, the taping electronic component series 3 is obtained by fixing a plurality of electronic components by taping.
テーピング電子部品連３は、送り孔３４を有する長尺状のテープ３３を有する。テープ３３は、長尺状のキャリアテープ３０と、長尺状のカバーテープ３２とを有する。キャリアテープ３０には、複数の凹部３１が長さ方向に等間隔に設けられている。各凹部３１は、本実施形態では、矩形の平面形状を有する。凹部３１は、キャリアテープ３０の一方面に開いている。凹部３１内のそれぞれに、電子部品として、積層セラミックコンデンサ１が収納されている。凹部３１の大きさは、積層セラミックコンデンサ１が収納される大きさとされている。凹部３１の大きさは、収納される積層セラミックコンデンサ１の形状寸法に応じて定められている。凹部３１と積層セラミックコンデンサ１との間のクリアランスは、通常、積層セラミックコンデンサ１の寸法の１０％以上３５％以下である。凹部３１の大きさは、積層セラミックコンデンサ１が凹部３１内において回転しないような大きさに設定されている。 The taping electronic component series 3 includes a long tape 33 having a feed hole 34. The tape 33 includes a long carrier tape 30 and a long cover tape 32. The carrier tape 30 is provided with a plurality of recesses 31 at equal intervals in the length direction. Each recess 31 has a rectangular planar shape in the present embodiment. The recess 31 is open on one side of the carrier tape 30. The multilayer ceramic capacitor 1 is housed as an electronic component in each of the recesses 31. The size of the recess 31 is set to a size that accommodates the multilayer ceramic capacitor 1. The size of the recess 31 is determined according to the shape and dimension of the multilayer ceramic capacitor 1 to be accommodated. The clearance between the recess 31 and the multilayer ceramic capacitor 1 is usually 10% to 35% of the dimension of the multilayer ceramic capacitor 1. The size of the recess 31 is set such that the multilayer ceramic capacitor 1 does not rotate in the recess 31.
キャリアテープ３０の上には、凹部３１を覆うように、カバーテープ３２が設けられている。具体的には、カバーテープ３２は、適宜の合成樹脂フィルム等で構成されている。カバーテープ３２は、接着剤を用いてキャリアテープ３０に貼り合わされている。これにより、凹部３１が封鎖されている。積層セラミックコンデンサ１をテーピング電子部品連３から取り出す際には、カバーテープ３２が剥離される。 A cover tape 32 is provided on the carrier tape 30 so as to cover the recess 31. Specifically, the cover tape 32 is made of an appropriate synthetic resin film or the like. The cover tape 32 is bonded to the carrier tape 30 using an adhesive. Thereby, the recessed part 31 is sealed. When taking out the multilayer ceramic capacitor 1 from the taping electronic component series 3, the cover tape 32 is peeled off.
上記キャリアテープ３０は、紙、合成樹脂等の適宜の材料で構成されている。キャリアテープ３０は、積層材により構成されていてもよい。キャリアテープ３０は、凹部３１を構成するための貫通孔が形成されている部材と、該凹部３１の底面を形成するための他の部材との積層体であってもよい。 The carrier tape 30 is made of an appropriate material such as paper or synthetic resin. The carrier tape 30 may be made of a laminated material. The carrier tape 30 may be a laminate of a member in which a through hole for forming the recess 31 is formed and another member for forming the bottom surface of the recess 31.
なお、本実施形態では、凹部３１に収納される電子部品が積層セラミックコンデンサである例について説明する。但し、本発明において、凹部に収納される電子部品は、積層セラミックコンデンサに限定されない。本発明において、凹部３１には、例えば、積層セラミックコンデンサ以外のコンデンサ、圧電部品、サーミスタ、インダクタ等が収納されていてもよい。すなわち、電子部品は、コンデンサ、圧電部品、サーミスタ、インダクタ等であってもよい。 In the present embodiment, an example in which the electronic component housed in the recess 31 is a multilayer ceramic capacitor will be described. However, in the present invention, the electronic component housed in the recess is not limited to the multilayer ceramic capacitor. In the present invention, the recess 31 may contain, for example, a capacitor other than a multilayer ceramic capacitor, a piezoelectric component, a thermistor, an inductor or the like. That is, the electronic component may be a capacitor, a piezoelectric component, a thermistor, an inductor, or the like.
次に、凹部３１に収容された積層セラミックコンデンサ１の構成について説明する。以下に説明する積層セラミックコンデンサ１は、単なる一例である。本発明において、凹部３１に、積層セラミックコンデンサ１以外の構成を有するコンデンサが収納されていてもよい。 Next, the configuration of the multilayer ceramic capacitor 1 accommodated in the recess 31 will be described. The laminated ceramic capacitor 1 described below is merely an example. In the present invention, a capacitor having a configuration other than the multilayer ceramic capacitor 1 may be accommodated in the recess 31.
図３は、本実施形態における積層セラミックコンデンサの模式的斜視図である。図４は、本実施形態における積層セラミックコンデンサの模式的平面図である。図５は、本実施形態における積層セラミックコンデンサの模式的側面図である。図６は、図３の線ＩＶ−ＩＶにおける模式的断面図である。図７は、図3の線Ｖ−Ｖにおける模式的断面図である。図８は、図７の線ＶＩ−ＶＩにおける模式的断面図である。図９は、図７の線ＶＩＩ−ＶＩＩにおける模式的断面図である。 FIG. 3 is a schematic perspective view of the multilayer ceramic capacitor in the present embodiment. FIG. 4 is a schematic plan view of the multilayer ceramic capacitor in the present embodiment. FIG. 5 is a schematic side view of the multilayer ceramic capacitor in the present embodiment. 6 is a schematic cross-sectional view taken along line IV-IV in FIG. FIG. 7 is a schematic cross-sectional view taken along line VV in FIG. 8 is a schematic cross-sectional view taken along line VI-VI in FIG. 9 is a schematic cross-sectional view taken along line VII-VII in FIG.
図３〜図５に示すように、積層セラミックコンデンサ１は、セラミック素体１０を備えている。セラミック素体１０は、略直方体状である。セラミック素体１０の角部や稜線部は、面取り状に設けられていてもよいし、丸められた形状を有していてもよい。また、主面、側面には、凹凸が設けられていてもよい。 As shown in FIGS. 3 to 5, the multilayer ceramic capacitor 1 includes a ceramic body 10. The ceramic body 10 has a substantially rectangular parallelepiped shape. The corners and ridgelines of the ceramic body 10 may be chamfered or may have a rounded shape. Moreover, the main surface and the side surface may be provided with unevenness.
セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。 The ceramic body 10 has first and second main faces 10a and 10b, first and second side faces 10c and 10d, and first and second end faces 10e and 10f.
第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ、幅方向Ｗとに沿って延びている。長さ方向Ｌは、幅方向Ｗに対して垂直である。第１の主面１０ａと第２の主面１０ｂとは、厚み方向Ｔにおいて対向している。厚み方向Ｔは、長さ方向Ｌと幅方向Ｗとのそれぞれに対して垂直である。 The first and second main surfaces 10a and 10b extend along the length direction L and the width direction W, respectively. The length direction L is perpendicular to the width direction W. The first main surface 10a and the second main surface 10b face each other in the thickness direction T. The thickness direction T is perpendicular to the length direction L and the width direction W.
第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌと、厚み方向Ｔとに沿って延びている。第１の側面１０ｃと第２の側面１０ｄとは、幅方向Ｗにおいて対向している。 The first and second side surfaces 10c and 10d extend along the length direction L and the thickness direction T, respectively. The first side surface 10c and the second side surface 10d face each other in the width direction W.
第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗと、厚み方向Ｔとに沿って延びている。第１の端面１０ｅと第２の端面１０ｆとは、幅方向Ｗに沿って対向している。 The first and second end faces 10e and 10f extend along the width direction W and the thickness direction T, respectively. The first end face 10 e and the second end face 10 f are opposed along the width direction W.
セラミック素体１０は、例えば、誘電体セラミックスにより構成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などが添加されていてもよい。 The ceramic body 10 can be made of, for example, dielectric ceramics. Specific examples of the dielectric ceramic include BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 and the like. For example, a Mn compound, Mg compound, Si compound, Fe compound, Cr compound, Co compound, Ni compound, rare earth compound, or the like may be added to the ceramic body 10.
図６〜図９に示すように、セラミック素体１０の内部には、第１の内部電極１１と第２の内部電極１２とが設けられている。 As shown in FIGS. 6 to 9, a first internal electrode 11 and a second internal electrode 12 are provided inside the ceramic body 10.
図６及び図７に示すように、第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔにおいてセラミック部１０ｇを介して対向している。 As shown in FIGS. 6 and 7, the first internal electrode 11 and the second internal electrode 12 are opposed to each other through the ceramic portion 10 g in the thickness direction T.
図７及び図８に示すように、第１の内部電極１１は、第１の端面１０ｅと第２の端面１０ｆとのそれぞれに引き出されている。第１の内部電極１１は、第１及び第２の側面１０ｃ、１０ｄとは離間している。図６及び図９に示すように、第２の内部電極１２は、第１の側面１０ｃと第２の側面１０ｄとのそれぞれに引き出されている。第２の内部電極１２は、第１の端面１０ｅと第２の端面１０ｆとには引き出されていない。 As shown in FIGS. 7 and 8, the first internal electrode 11 is drawn out to each of the first end face 10e and the second end face 10f. The first internal electrode 11 is separated from the first and second side surfaces 10c and 10d. As shown in FIGS. 6 and 9, the second internal electrode 12 is drawn out to each of the first side surface 10 c and the second side surface 10 d. The second internal electrode 12 is not drawn out to the first end face 10e and the second end face 10f.
第１及び第２の内部電極１１，１２は、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの金属により構成することができる。 The 1st and 2nd internal electrodes 11 and 12 can be comprised with metals, such as Ni, Cu, Ag, Pd, Au, and Ag-Pd alloy.
図３及び図４に示すように、第１の側面１０ｃの上には、第１の端子電極１５が設けられている。具体的には、第１の端子電極１５は、第１の側面１０ｃの長さ方向Ｌにおける中央部に設けられている。図６に示すように、第１の端子電極１５は、第１の側面１０ｃの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上に至っている。 As shown in FIGS. 3 and 4, the first terminal electrode 15 is provided on the first side surface 10 c. Specifically, the 1st terminal electrode 15 is provided in the center part in the length direction L of the 1st side surface 10c. As shown in FIG. 6, the first terminal electrode 15 extends from the first side surface 10c to the first and second main surfaces 10a and 10b.
第１の側面１０ｃ上において、第１の端子電極１５の第１の主面１０ａ側の厚みは、第１の端子電極１５の第２の主面１０ｂ側の厚みより小さい。 On the first side surface 10 c, the thickness of the first terminal electrode 15 on the first main surface 10 a side is smaller than the thickness of the first terminal electrode 15 on the second main surface 10 b side.
図３〜図５に示すように、第２の側面１０ｄの上には、第２の端子電極１６が設けられている。 As shown in FIGS. 3 to 5, the second terminal electrode 16 is provided on the second side surface 10 d.
具体的には、第２の端子電極１６は、第２の側面１０ｄの長さ方向Ｌにおける中央部に設けられている。図６に示すように、第２の端子電極１６は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上に至っている。 Specifically, the second terminal electrode 16 is provided at the center in the length direction L of the second side surface 10d. As shown in FIG. 6, the second terminal electrode 16 extends from the second side surface 10d to the first and second main surfaces 10a and 10b.
第２の側面１０ｄ上において、第２の端子電極１６の第１の主面１０ａ側の厚みは、第２の端子電極１６の第２の主面１０ｂ側の厚みより小さい。 On the second side surface 10d, the thickness of the second terminal electrode 16 on the first main surface 10a side is smaller than the thickness of the second terminal electrode 16 on the second main surface 10b side.
図７〜図９に示すように、第１の端面１０ｅの上には、第３の端子電極１７が設けられている。第３の端子電極１７は、第１の端面１０ｅの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの上とに至っている。 As shown in FIGS. 7-9, the 3rd terminal electrode 17 is provided on the 1st end surface 10e. The third terminal electrode 17 is formed on the first end surface 10e, on each of the first and second main surfaces 10a, 10b, and on each of the first and second side surfaces 10c, 10d. Has reached.
第２の端面１０ｆの上には、第４の端子電極１８が設けられている。第２の端子電極１８は、第２の端面１０ｆの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの上とに至っている。 A fourth terminal electrode 18 is provided on the second end face 10f. The second terminal electrode 18 is formed on the second end face 10f, on each of the first and second main faces 10a, 10b, and on each of the first and second side faces 10c, 10d. Has reached.
なお、端子電極１５〜１８は、それぞれ、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金等の適宜の導電剤等により構成することができる。各端子電極１５〜１８は、例えば、ガラスを含む焼成電極層と、その上に形成されためっき層との積層体により構成されていてもよい。 Each of the terminal electrodes 15 to 18 can be made of an appropriate conductive agent such as Ni, Cu, Ag, Pd, Au, or Ag—Pd alloy. Each terminal electrode 15-18 may be comprised by the laminated body of the baking electrode layer containing glass, and the plating layer formed on it, for example.
端子電極１５〜１８の厚みは、セラミック素体の側面又は端面を、厚みが１／２となるまで研磨することにより得られた断面を走査型電子顕微鏡を用いて３０μｍ□の範囲を観察することにより測定することができる。 The thickness of the terminal electrodes 15 to 18 is to observe a range of 30 μm □ using a scanning electron microscope for the cross section obtained by polishing the side surface or end surface of the ceramic body until the thickness becomes 1/2. Can be measured.
次に、積層セラミックコンデンサ１の製造方法の一例について説明する。積層セラミックコンデンサ１は、例えば、以下の要領で製造することができる。 Next, an example of a method for manufacturing the multilayer ceramic capacitor 1 will be described. The multilayer ceramic capacitor 1 can be manufactured, for example, in the following manner.
まず、セラミック粉末を含むセラミックグリーンシートを用意する。セラミックグリーンシートは、例えば、セラミック粉末等を含むセラミックペーストを印刷することにより作製することができる。 First, a ceramic green sheet containing ceramic powder is prepared. The ceramic green sheet can be produced, for example, by printing a ceramic paste containing ceramic powder or the like.
次に、セラミックグリーンシートの上に導電性ペーストを塗布することにより、第１及び第２の内部電極１１，１２を構成するための導電性ペースト層を形成する。導電性ペーストの塗布は、例えば、スクリーン印刷法等の各種印刷法により行うことができる。 Next, a conductive paste layer for forming the first and second internal electrodes 11 and 12 is formed by applying a conductive paste on the ceramic green sheet. The conductive paste can be applied by various printing methods such as a screen printing method.
次に、導電性ペースト層が印刷されていないセラミックグリーンシートと、導電性ペースト層が印刷されたセラミックグリーンシートとを適宜積層し、プレスすることによりマザー積層体を作製する。 Next, a ceramic green sheet on which the conductive paste layer is not printed and a ceramic green sheet on which the conductive paste layer is printed are appropriately laminated and pressed to produce a mother laminate.
次に、仮想のカットラインに沿ってマザー積層体をカッティングすることにより、マザー積層体から複数の生のセラミック素体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切により行うことができる。 Next, a plurality of raw ceramic bodies are produced from the mother laminate by cutting the mother laminate along an imaginary cut line. Note that the cutting of the mother laminate can be performed by dicing or pressing.
生のセラミック素体作成後、バレル研磨などにより、生のセラミック素体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。 After the raw ceramic body is created, the raw ceramic body may be chamfered or chamfered or rounded and the surface layer polished by barrel polishing or the like.
次に、生のセラミック素体の焼成を行う。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。 Next, the raw ceramic body is fired. The firing temperature can be appropriately set depending on the type of ceramic material and conductive paste used.
次に、端子電極１５〜１８を形成する。端子電極１５〜１８は、例えば、セラミック素体の上に導電性ペーストを焼き付けることにより形成することができる。端子電極１５〜１８が焼成電極層と、焼成電極層の上に形成されためっき層との積層体とにより構成されている場合は、導電性ペースト層の焼き付け後にめっきを行うことによりめっき層を形成することができる。 Next, terminal electrodes 15 to 18 are formed. The terminal electrodes 15 to 18 can be formed, for example, by baking a conductive paste on a ceramic body. When the terminal electrodes 15 to 18 are composed of a fired electrode layer and a laminate of a plated layer formed on the fired electrode layer, the plated layer is formed by plating after baking of the conductive paste layer. Can be formed.
本実施形態では、第１の側面１０ｃ上において、第１の端子電極１５の第１の主面１０ａ側の厚みは、第１の端子電極１５の第２の主面１０ｂ側の厚みより小さい。第２の側面１０ｄ上において、第２の端子電極１６の第１の主面１０ａ側の厚みは、第２の端子電極１６の第２の主面１０ｂ側の厚みより小さい。このような端子電極１５，１６は、例えば、導電性ペーストを塗布した後に、第２の主面１０ｂ側が鉛直方向の下方を向くようにした状態で導電性ペーストを乾燥させることにより形成することができる。 In the present embodiment, on the first side surface 10 c, the thickness of the first terminal electrode 15 on the first main surface 10 a side is smaller than the thickness of the first terminal electrode 15 on the second main surface 10 b side. On the second side surface 10d, the thickness of the second terminal electrode 16 on the first main surface 10a side is smaller than the thickness of the second terminal electrode 16 on the second main surface 10b side. Such terminal electrodes 15 and 16 may be formed by, for example, drying the conductive paste in a state where the second main surface 10b faces downward in the vertical direction after applying the conductive paste. it can.
以上の要領で積層セラミックコンデンサ１を製造することができる。 The multilayer ceramic capacitor 1 can be manufactured in the manner described above.
製造された積層セラミックコンデンサ１は、テープ３３に収容され、テーピング電子部品連３を作製する。具体的には、まず、キャリアテープ３０の凹部３１のそれぞれに積層セラミックコンデンサ１を順次振り込んでいく。その際に、積層セラミックコンデンサ１の第１の主面１０ａが凹部３１の底面と対向するように、積層セラミックコンデンサ１を凹部３１に振り込んでいく。その後、キャリアテープ３０の上面にカバーテープ３２を貼り合わせていくことにより凹部３１を封鎖していく。これにより、テーピング電子部品連３を作製することができる。 The manufactured multilayer ceramic capacitor 1 is accommodated in a tape 33 to produce the taping electronic component series 3. Specifically, first, the multilayer ceramic capacitor 1 is sequentially transferred into each of the recesses 31 of the carrier tape 30. At that time, the multilayer ceramic capacitor 1 is transferred into the recess 31 so that the first main surface 10 a of the multilayer ceramic capacitor 1 faces the bottom surface of the recess 31. Thereafter, the cover tape 32 is bonded to the upper surface of the carrier tape 30 to seal the recess 31. Thereby, the taping electronic component series 3 can be produced.
積層セラミックコンデンサ１を実装基板４０に実装する際には、キャリアテープ３０からカバーテープ３２が剥離され、凹部３１が露出する。次に、吸着ノズルを有するマウンターが、凹部３１内の積層セラミックコンデンサ１を吸着保持する。積層セラミックコンデンサ１は、第１の主面１０ａが凹部３１の底面と対向するように配されている。このため、マウンターは、第２の主面１０ｂを吸着する。次に、マウンターを移動させて、積層セラミックコンデンサ１を凹部３１から取り出す。マウンターは、実装基板４０の実装面の積層セラミックコンデンサ１を実装しようとする位置に積層セラミックコンデンサ１を移動させ、配置する。従って、配置された積層セラミックコンデンサ１は、第１の主面１０ａ側が実装面を向くように配置される。本実施形態では、凹部３１の底面側を向いている第１の主面１０ａが実装面と対向する。次に、実装基板４０上に配された積層セラミックコンデンサ１は、はんだ等の接合材により、実装基板４０に実装される。以上の工程により、積層セラミックコンデンサ１の実装構造体が作製される。 When the multilayer ceramic capacitor 1 is mounted on the mounting substrate 40, the cover tape 32 is peeled from the carrier tape 30, and the recess 31 is exposed. Next, a mounter having an adsorption nozzle adsorbs and holds the multilayer ceramic capacitor 1 in the recess 31. The multilayer ceramic capacitor 1 is arranged such that the first main surface 10 a faces the bottom surface of the recess 31. For this reason, the mounter adsorbs the second main surface 10b. Next, the mounter is moved to take out the multilayer ceramic capacitor 1 from the recess 31. The mounter moves the multilayer ceramic capacitor 1 to a position where the multilayer ceramic capacitor 1 is to be mounted on the mounting surface of the mounting substrate 40 and arranges it. Therefore, the arranged multilayer ceramic capacitor 1 is arranged such that the first main surface 10a side faces the mounting surface. In this embodiment, the 1st main surface 10a which has faced the bottom face side of the recessed part 31 opposes a mounting surface. Next, the multilayer ceramic capacitor 1 disposed on the mounting substrate 40 is mounted on the mounting substrate 40 with a bonding material such as solder. Through the above steps, the mounting structure of the multilayer ceramic capacitor 1 is produced.
図１０に示すように、積層セラミックコンデンサ１の実装構造体では、端子電極１５，１６の第１の主面１０ａ側の相対的に薄い部分がはんだ等の接合体４１と接合されており、第２の主面１０ｂ側の相対的に厚い部分が接合体４１から露出している。よって、端子電極１５，１６の第１の主面１０ａ側の相対的に薄い部分が接合体４１により覆われているため、実装された積層セラミックコンデンサ１は、優れた耐湿信頼性を有する。 As shown in FIG. 10, in the mounting structure of the multilayer ceramic capacitor 1, relatively thin portions of the terminal electrodes 15 and 16 on the first main surface 10a side are joined to a joined body 41 such as solder. A relatively thick portion on the main surface 10 b side of 2 is exposed from the joined body 41. Therefore, since the relatively thin portion of the terminal electrodes 15 and 16 on the first main surface 10a side is covered with the bonded body 41, the mounted multilayer ceramic capacitor 1 has excellent moisture resistance reliability.
積層セラミックコンデンサは、厚み方向Ｔに垂直な対称面を有する。このため、積層セラミックコンデンサは、厚み方向を識別する必要が必ずしもない。よって、通常は、厚み方向を識別することなく積層セラミックコンデンサがテープの凹部に振り込まれていく。このため、振り込まれた積層セラミックコンデンサには、第１の主面が凹部３１の底面と対向するものと、第２の主面が凹部３１の底面と対向するものとが含まれる。従って、第１の主面側が実装面を向くように実装される積層セラミックコンデンサと、第２の主面側が実装面を向くように実装される積層セラミックコンデンサとが混在する。 The multilayer ceramic capacitor has a symmetry plane perpendicular to the thickness direction T. For this reason, the multilayer ceramic capacitor does not necessarily need to identify the thickness direction. Therefore, normally, the multilayer ceramic capacitor is transferred into the concave portion of the tape without identifying the thickness direction. For this reason, the transferred multilayer ceramic capacitor includes one in which the first main surface faces the bottom surface of the recess 31 and one in which the second main surface faces the bottom surface of the recess 31. Therefore, a monolithic ceramic capacitor mounted so that the first main surface side faces the mounting surface and a multi-layer ceramic capacitor mounted so that the second main surface side faces the mounting surface are mixed.
本発明者らは、側面上において端子電極の一主面側の厚みが他主面側の厚みよりも薄い場合に、実装された積層セラミックコンデンサに耐湿信頼性のむらが生じることを見出した。本発明者らは、さらに鋭意研究の結果、端子電極の相対的に薄い部分が接合材により覆われている場合に優れた耐湿信頼性が得られ、端子電極の相対的に薄い部分が接合材により覆われていない場合に耐湿信頼性が悪化することを見出した。そこで、本発明者らは、第１の主面１０ａが凹部３１の底面と対向するように凹部３１に収容することにより、端子電極１５，１６の相対的に薄い第１の主面１０ａ側の部分を接合材により確実に被覆することに想到した。このようにすることにより、端子電極１５，１６の相対的に薄い第１の主面１０ａ側の部分が接合材により確実に被覆されるため、実装後の積層セラミックコンデンサ１の耐湿信頼性を向上することができる。 The present inventors have found that when the thickness of one main surface side of the terminal electrode is thinner on the side surface than the thickness of the other main surface side, the mounted multilayer ceramic capacitor has uneven reliability in moisture resistance. As a result of further intensive studies, the inventors have obtained excellent moisture resistance reliability when a relatively thin portion of the terminal electrode is covered with the bonding material, and the relatively thin portion of the terminal electrode is the bonding material. It has been found that the moisture resistance reliability deteriorates when not covered by. Therefore, the present inventors accommodate the first main surface 10a in the recess 31 so that the first main surface 10a faces the bottom surface of the recess 31, so that the terminal electrodes 15 and 16 are relatively thin on the first main surface 10a side. It was conceived that the part was reliably covered with the bonding material. By doing in this way, since the relatively thin part of the first main surface 10a side of the terminal electrodes 15 and 16 is reliably covered with the bonding material, the moisture resistance reliability of the multilayer ceramic capacitor 1 after mounting is improved. can do.
なお、第１の主面１０ａが、凹部３１の底面と対向していることは、以下の方法で確認することができる。凹部３１に配された積層セラミックコンデンサ１の姿勢を維持したまま、凹部３１から積層セラミックコンデンサ１を取り出す。積層セラミックコンデンサ１の姿勢を維持したまま、セラミック素体１０の端面を、長さが１／２となるまで研磨する。得られた断面の３０μｍ□の範囲を、走査型電子顕微鏡を用いて観察する。第１及び第２の端子電極１５，１６のそれぞれの、最も第１の主面１０ａ側に位置する内部電極を覆っている部分の厚みと、最も第２の主面１０ｂ側に位置する内部電極を覆っている部分の厚みとを測定する。端子電極の最も第１の主面１０ａ側に位置する内部電極を覆っている部分の厚みを、側面において、端子電極の前記第１の主面１０ａ側の厚みとする。端子電極の最も第２の主面１０ｂ側に位置する内部電極を覆っている部分の厚みを、側面において、端子電極の前記第２の主面１０ｂ側の厚みとする。すなわち、本発明において、「側面において、端子電極の第１の主面１０ａ側の厚み」とは、端子電極の最も第１の主面１０ａ側に位置する内部電極を覆っている部分の厚みを意味する。「側面において、端子電極の第２の主面１０ｂ側の厚み」とは、端子電極の最も第２の主面１０ｂ側に位置する内部電極を覆っている部分の厚みを意味する。 In addition, it can confirm that the 1st main surface 10a is facing the bottom face of the recessed part 31 with the following method. The multilayer ceramic capacitor 1 is taken out from the recess 31 while maintaining the posture of the multilayer ceramic capacitor 1 disposed in the recess 31. While maintaining the posture of the multilayer ceramic capacitor 1, the end face of the ceramic body 10 is polished until the length becomes 1/2. The range of 30 μm □ of the obtained cross section is observed using a scanning electron microscope. The thickness of the portion of each of the first and second terminal electrodes 15 and 16 covering the internal electrode located closest to the first main surface 10a and the internal electrode positioned closest to the second main surface 10b Measure the thickness of the part covering The thickness of the portion of the terminal electrode that covers the internal electrode located closest to the first main surface 10a is the thickness of the terminal electrode on the first main surface 10a side on the side surface. The thickness of the portion of the terminal electrode that covers the internal electrode located closest to the second main surface 10b is the thickness of the terminal electrode on the second main surface 10b side. That is, in the present invention, the “thickness of the terminal electrode on the first main surface 10a side in the side surface” means the thickness of the portion of the terminal electrode that covers the inner electrode located closest to the first main surface 10a. means. “The thickness of the terminal electrode on the second main surface 10b side” means the thickness of the portion of the terminal electrode that covers the internal electrode located closest to the second main surface 10b.
キャリアテープ３０に配された積層セラミックコンデンサ１の全てにおいて、第１の主面１０ａが凹部３１の底面と対向していなくてもよい。テーピング電子部品連３に配された積層セラミックコンデンサ１のうち、５０％以上の積層セラミックコンデンサ１において、第１の主面１０ａが凹部３１の底面と対向するように配されていればよい。テーピング電子部品連３に配された積層セラミックコンデンサ１のうち、７０％以上の積層セラミックコンデンサ１において、第１の主面１０ａが凹部３１の底面と対向するように配されていることが好ましく、９０％以上の積層セラミックコンデンサ１において、第１の主面１０ａが凹部３１の底面と対向するように配されていることがより好ましい。 In all of the multilayer ceramic capacitors 1 disposed on the carrier tape 30, the first main surface 10 a may not face the bottom surface of the recess 31. Of the multilayer ceramic capacitors 1 disposed in the taping electronic component series 3, 50% or more of the multilayer ceramic capacitors 1 may be disposed so that the first main surface 10 a faces the bottom surface of the recess 31. Of the multilayer ceramic capacitors 1 disposed in the taping electronic component series 3, 70% or more of the multilayer ceramic capacitors 1 are preferably disposed such that the first main surface 10a faces the bottom surface of the recess 31. In the multilayer ceramic capacitor 1 of 90% or more, it is more preferable that the first main surface 10 a is arranged so as to face the bottom surface of the recess 31.
１ 積層セラミックコンデンサ
３ テーピング電子部品連
１０ セラミック素体
１０ａ 第１の主面
１０ｂ 第２の主面
１０ｃ 第１の側面
１０ｄ 第２の側面
１０ｅ 第１の端面
１０ｆ 第２の端面
１０ｇ セラミック部
１１ 第１の内部電極
１２ 第２の内部電極
１５ 第１の端子電極
１６ 第２の端子電極
１７ 第３の端子電極
１８ 第４の端子電極
３０ キャリアテープ
３１ 凹部
３２ カバーテープ
３３ テープ
３４ 送り孔
４０ 実装基板
４１ 接合体
DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor 3 Taping electronic component series 10 Ceramic body 10a 1st main surface 10b 2nd main surface 10c 1st side surface 10d 2nd side surface 10e 1st end surface 10f 2nd end surface 10g Ceramic part 11 1st 1 internal electrode 12 2nd internal electrode 15 1st terminal electrode 16 2nd terminal electrode 17 3rd terminal electrode 18 4th terminal electrode 30 Carrier tape 31 Recess 32 Cover tape 33 Tape 34 Feed hole 40 Mounting substrate 41 Conjugate
Claims (3)
を備えるテーピング電子部品連であって、
前記電子部品は、
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する電子部品本体と、
前記電子部品本体内に設けられており、前記第１及び第２の側面に引き出された第１の内部電極と、
前記電子部品本体内に設けられており、前記第１及び第２の端面に引き出された第２の内部電極と、
前記第１の側面の上に配されており、前記第１の内部電極と電気的に接続された第１の端子電極と、
前記第２の側面の上に配されており、前記第１の内部電極と電気的に接続された第２の端子電極と、
前記第１の端面の上に配されており、前記第２の内部電極と電気的に接続された第３の端子電極と、
前記第２の端面の上に配されており、前記第２の内部電極と電気的に接続された第４の端子電極と、
を備え、
前記第１の側面上において、前記第１の端子電極の前記第１の主面側の厚みが、前記第１の端子電極の前記第２の主面側の厚みより小さく、
前記第２の側面上において、前記第２の端子電極の前記第１の主面側の厚みが、前記第２の端子電極の前記第２の主面側の厚みより小さく、
前記複数の電子部品のそれぞれは、前記第１の主面が前記凹部の底面と対向するように配されている、テーピング電子部品連。 A tape having a long carrier tape provided with a plurality of recesses along the longitudinal direction; a cover tape provided on the carrier tape so as to cover the plurality of recesses; and the plurality of recesses. Electronic components arranged in each of the
A taping electronic component series comprising:
The electronic component is
First and second main surfaces extending along the length direction and the width direction, first and second side surfaces extending along the length direction and the thickness direction, and first extending along the width direction and the thickness direction And an electronic component body having a second end surface;
A first internal electrode provided in the electronic component body and drawn out to the first and second side surfaces;
A second internal electrode provided in the electronic component main body and led out to the first and second end faces;
A first terminal electrode disposed on the first side surface and electrically connected to the first internal electrode;
A second terminal electrode disposed on the second side surface and electrically connected to the first internal electrode;
A third terminal electrode disposed on the first end surface and electrically connected to the second internal electrode;
A fourth terminal electrode disposed on the second end surface and electrically connected to the second internal electrode;
With
On the first side surface, a thickness on the first main surface side of the first terminal electrode is smaller than a thickness on the second main surface side of the first terminal electrode,
On the second side surface, a thickness of the second main electrode side of the second terminal electrode is smaller than a thickness of the second main electrode side of the second terminal electrode,
Each of the plurality of electronic components is a taping electronic component series arranged such that the first main surface faces the bottom surface of the recess.
を備え、
前記電子部品は、
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する電子部品本体と、
前記電子部品本体内に設けられており、前記第１及び第２の側面に引き出された第１の内部電極と、
前記電子部品本体内に設けられており、前記第１及び第２の端面に引き出された第２の内部電極と、
前記第１の側面の上に配されており、前記第１の内部電極と電気的に接続された第１の端子電極と、
前記第２の側面の上に配されており、前記第１の内部電極と電気的に接続された第２の端子電極と、
前記第１の端面の上に配されており、前記第２の内部電極と電気的に接続された第３の端子電極と、
前記第２の端面の上に配されており、前記第２の内部電極と電気的に接続された第４の端子電極と、
を備え、
前記第１の側面上において、前記第１の端子電極の前記第１の主面側の厚みが、前記第１の端子電極の前記第２の主面側の厚みより小さく、
前記第２の側面上において、前記第２の端子電極の前記第１の主面側の厚みが、前記第２の端子電極の前記第２の主面側の厚みより小さいテーピング電子部品連の製造方法であって、
前記複数の電子部品のそれぞれを、前記第１の主面が前記凹部の底面と対向するように配する工程を備える、テーピング電子部品連の製造方法。 A tape having a long carrier tape provided with a plurality of recesses along the longitudinal direction; a cover tape provided on the carrier tape so as to cover the plurality of recesses; and the plurality of recesses. Electronic components arranged in each of the
With
The electronic component is
First and second main surfaces extending along the length direction and the width direction, first and second side surfaces extending along the length direction and the thickness direction, and first extending along the width direction and the thickness direction And an electronic component body having a second end surface;
A first internal electrode provided in the electronic component body and drawn out to the first and second side surfaces;
A second internal electrode provided in the electronic component main body and led out to the first and second end faces;
A first terminal electrode disposed on the first side surface and electrically connected to the first internal electrode;
A second terminal electrode disposed on the second side surface and electrically connected to the first internal electrode;
A third terminal electrode disposed on the first end surface and electrically connected to the second internal electrode;
A fourth terminal electrode disposed on the second end surface and electrically connected to the second internal electrode;
With
On the first side surface, a thickness on the first main surface side of the first terminal electrode is smaller than a thickness on the second main surface side of the first terminal electrode,
On the second side surface, the taping electronic component series is manufactured such that the thickness of the second main surface side of the second terminal electrode is smaller than the thickness of the second main surface side of the second terminal electrode. A method,
A method of manufacturing a series of taping electronic components, comprising a step of arranging each of the plurality of electronic components such that the first main surface faces the bottom surface of the recess.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014219900A JP2015019117A (en) | 2014-10-29 | 2014-10-29 | Taping electronic part series and method of manufacturing taping electronic part series |
| JP2015112294A JP2016092395A (en) | 2014-10-29 | 2015-06-02 | Taping electronic component train, manufacturing method of taping electronic component train, and electronic component |
| US14/872,375 US9961815B2 (en) | 2014-10-29 | 2015-10-01 | Series of electronic components stored in a tape, manufacturing method for series of electronic components stored in a tape, and electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014219900A JP2015019117A (en) | 2014-10-29 | 2014-10-29 | Taping electronic part series and method of manufacturing taping electronic part series |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015019117A true JP2015019117A (en) | 2015-01-29 |
Family
ID=52439784
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014219900A Pending JP2015019117A (en) | 2014-10-29 | 2014-10-29 | Taping electronic part series and method of manufacturing taping electronic part series |
| JP2015112294A Pending JP2016092395A (en) | 2014-10-29 | 2015-06-02 | Taping electronic component train, manufacturing method of taping electronic component train, and electronic component |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015112294A Pending JP2016092395A (en) | 2014-10-29 | 2015-06-02 | Taping electronic component train, manufacturing method of taping electronic component train, and electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2015019117A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10755858B2 (en) | 2017-05-12 | 2020-08-25 | Murata Manufacturing Co., Ltd. | Taping electronic component array |
-
2014
- 2014-10-29 JP JP2014219900A patent/JP2015019117A/en active Pending
-
2015
- 2015-06-02 JP JP2015112294A patent/JP2016092395A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10755858B2 (en) | 2017-05-12 | 2020-08-25 | Murata Manufacturing Co., Ltd. | Taping electronic component array |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016092395A (en) | 2016-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6806035B2 (en) | Multilayer ceramic capacitors | |
| US10236124B2 (en) | Electronic component mount structure, electronic component, and method for manufacturing electronic component | |
| KR101107236B1 (en) | Ceramic electronic component | |
| KR101634598B1 (en) | Multilayer ceramic electronic component, series of electronic components stored in a tape, and method of manufacturing multilayer ceramic electronic component | |
| JP7196732B2 (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
| JP2006237078A (en) | Laminated electronic component and laminated ceramic capacitor | |
| JP7275951B2 (en) | Multilayer ceramic capacitor | |
| CN110875136B (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| CN110931254B (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR20160038764A (en) | Ceramic electronic component and manufacturing method therefor | |
| JP2020064945A (en) | Multilayer ceramic electronic component | |
| KR20120000529A (en) | Ceramic electronic component and method thereof | |
| JP2017175105A (en) | Capacitor and manufacturing method for the same | |
| JP2017028240A (en) | Laminated ceramic electronic component and manufacturing method for the same | |
| US20160128244A1 (en) | Series of electronic components stored in a tape, manufacturing method for series of electronic components stored in a tape, and electronic component | |
| KR101452127B1 (en) | Multi-layered ceramic electronic part, manufacturing method thereof and board for mounting the same | |
| JP5724262B2 (en) | Electronic components | |
| JP2015043448A (en) | Multilayer ceramic capacitor | |
| JP2020027927A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2015109409A (en) | Electronic component | |
| JP2015109413A (en) | Method for manufacturing electronic component | |
| JP7040534B2 (en) | Multilayer ceramic capacitors, monolithic ceramic capacitor mounting structures and electronic component series | |
| JP2021048261A (en) | Multilayer capacitor and multilayer capacitor group | |
| JP2016092395A (en) | Taping electronic component train, manufacturing method of taping electronic component train, and electronic component | |
| CN111755247B (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor |