JP2015012018A - Semiconductor laser element - Google Patents

Semiconductor laser element Download PDF

Info

Publication number
JP2015012018A
JP2015012018A JP2013133949A JP2013133949A JP2015012018A JP 2015012018 A JP2015012018 A JP 2015012018A JP 2013133949 A JP2013133949 A JP 2013133949A JP 2013133949 A JP2013133949 A JP 2013133949A JP 2015012018 A JP2015012018 A JP 2015012018A
Authority
JP
Japan
Prior art keywords
semiconductor laser
layer
stripe
laser element
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013133949A
Other languages
Japanese (ja)
Inventor
川上 俊之
Toshiyuki Kawakami
俊之 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013133949A priority Critical patent/JP2015012018A/en
Publication of JP2015012018A publication Critical patent/JP2015012018A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the reliability of a semiconductor laser element emitting multimode laser light.SOLUTION: In a semiconductor laser element 1, an active layer 6 is arranged between a first conductivity type semiconductor layer 4 and a second conductivity type semiconductor layer 5 that has a stripe-shaped stripe part 10 extending in one direction. The semiconductor laser element 1 emits multimode laser light from an end surface 15a of the active layer 6 to which a current is injected from an electrode 8 provided on the stripe part 10 via the stripe part 10. The semiconductor laser element 1 is provided with a modulator 12 for reducing a current injection amount of the active layer 6 smaller than that at the circumference.

Description

本発明は、マルチモードのレーザ光を出射する半導体レーザ素子に関する。   The present invention relates to a semiconductor laser element that emits multimode laser light.

光学式情報記録再生装置(光ディスク)用のピックアップ光源として、レーザ光を出射する半導体レーザ素子が広く利用されている。例えば、DVD用にはAlGaInP系の波長650nmの赤色レーザが使用され、Blu−ray(登録商標)disk用には波長405nmの青紫色レーザが使用される。このような用途の半導体レーザ素子は単一横モード(シングルモード)のレーザ光を出射することが求められる。   Semiconductor laser elements that emit laser light are widely used as pickup light sources for optical information recording / reproducing apparatuses (optical disks). For example, an AlGaInP-based red laser with a wavelength of 650 nm is used for DVD, and a blue-violet laser with a wavelength of 405 nm is used for Blu-ray (registered trademark) disk. A semiconductor laser element for such an application is required to emit a laser beam of a single transverse mode (single mode).

一方、半導体レーザ素子は光密度の高い光を出射できることや、純度の高い色を出射できることから、照明用や加工用の励起光源としての用途が注目されている。このような用途の半導体レーザ素子は一般に数ワットから数十ワットといった非常に大出力のレーザ光を出射することが求められる。このため、複数横モード(マルチモード)のレーザ光を出射するワイドストライプ型の半導体レーザ素子が使用されることが一般的である。   On the other hand, since a semiconductor laser element can emit light having a high light density and emit a high-purity color, it is attracting attention as an excitation light source for illumination and processing. A semiconductor laser element for such applications is generally required to emit a laser beam with a very high output such as several watts to several tens of watts. For this reason, a wide stripe type semiconductor laser element that emits a plurality of transverse mode (multi-mode) laser beams is generally used.

ワイドストライプ型のマルチモードの半導体レーザ素子はシングルモードの半導体レーザ素子と比較して光出射部の面積が数倍から数十倍大きいため、高い出力が得られる。例えば、半導体レーザ素子の出力のスペックは光ディスクの光源用途では数百mWであるのに対し、励起光源用途ではその10〜100倍である。   A wide stripe type multi-mode semiconductor laser device has a light output portion that is several to several tens times larger than a single-mode semiconductor laser device, so that a high output can be obtained. For example, the output specification of the semiconductor laser element is several hundreds mW for optical disk light source use, but 10 to 100 times that for excitation light source use.

この時、半導体レーザ素子の寿命のスペックは光ディスクの光源用途では数千時間〜1万時間程度であるのに対し、励起光源用途では数万時間〜10万時間である。このため、励起光源用途の半導体レーザ素子はワイドストライプ型の構造によって長寿命化に有利であるが、発熱等による破壊を防止してより高い信頼性が求められる。   At this time, the specification of the lifetime of the semiconductor laser element is about several thousand hours to 10,000 hours for the light source application of the optical disc, whereas it is tens of thousands to 100,000 hours for the excitation light source application. For this reason, a semiconductor laser element for use as an excitation light source is advantageous in extending the life due to the wide stripe structure, but is required to have higher reliability by preventing destruction due to heat generation or the like.

放熱性を改善した従来の半導体レーザ素子は特許文献1に開示される。図15はこの半導体レーザ素子の概略斜視図を示している。半導体レーザ素子101は基板102上にレーザ発振に必要な窒化物系半導体から成る半導体積層膜103が形成されている。半導体積層膜103はn型半導体層104とp型半導体層105との間に配された活性層106を有している。   A conventional semiconductor laser element with improved heat dissipation is disclosed in Patent Document 1. FIG. 15 is a schematic perspective view of the semiconductor laser device. In the semiconductor laser element 101, a semiconductor laminated film 103 made of a nitride semiconductor necessary for laser oscillation is formed on a substrate. The semiconductor stacked film 103 has an active layer 106 disposed between the n-type semiconductor layer 104 and the p-type semiconductor layer 105.

半導体積層膜103の上面にはp側電極108が形成される。n型半導体層104の下部を側方に突出した突出部104a上にはn側電極109が形成される。p側電極108にはワイヤ110が接続され、n側電極109にはワイヤ111が接続される。   A p-side electrode 108 is formed on the upper surface of the semiconductor stacked film 103. An n-side electrode 109 is formed on the protruding portion 104 a that protrudes laterally from the lower portion of the n-type semiconductor layer 104. A wire 110 is connected to the p-side electrode 108, and a wire 111 is connected to the n-side electrode 109.

活性層106よりも上層の半導体積層膜103にはストライプ状(細長状)のストライプ部(不図示)が形成される。活性層106はp側電極108からストライプ部を介して電流が注入され、活性層106内にストライプ状の光導波路115(発振領域)が形成される。光導波路115の端面の出射部115aからレーザ光が出射される。   A striped (elongated) stripe portion (not shown) is formed in the semiconductor laminated film 103 above the active layer 106. Current is injected into the active layer 106 from the p-side electrode 108 through the stripe portion, and a stripe-shaped optical waveguide 115 (oscillation region) is formed in the active layer 106. Laser light is emitted from the emission portion 115 a on the end face of the optical waveguide 115.

この時、複数のワイヤ110がストライプ状の光導波路115に沿ってp側電極109上に接続される。これにより、光導波路115で発生した熱を複数のワイヤ110を介して放熱することができる。従って、半導体レーザ素子101の熱に起因する破壊を防ぐことができ、信頼性を向上することができる。   At this time, the plurality of wires 110 are connected to the p-side electrode 109 along the striped optical waveguide 115. Thereby, the heat generated in the optical waveguide 115 can be radiated through the plurality of wires 110. Therefore, destruction due to heat of the semiconductor laser element 101 can be prevented, and reliability can be improved.

特許第3618989号公報(第3頁〜第8頁、第1図)Japanese Patent No. 3618989 (pages 3 to 8, FIG. 1)

しかしながら、上記従来の半導体レーザ素子101によると、励起光源用途のワイドストライプ型に作成した際に寿命のスペックを満たさない場合があり、信頼性を十分向上できない問題があった。   However, according to the conventional semiconductor laser device 101 described above, there is a case where the lifetime specification is not satisfied when the wide stripe type is used for the excitation light source, and the reliability cannot be sufficiently improved.

本発明は、信頼性を確実に向上できるマルチモードの半導体レーザ素子を提供することを目的とする。   It is an object of the present invention to provide a multimode semiconductor laser device that can reliably improve reliability.

上記目的を達成するために本発明は、第1導電型半導体層と一方向に延びるストライプ状のストライプ部を有した第2導電型半導体層との間に活性層を配し、前記ストライプ部上に設けた電極から前記ストライプ部を介して電流を注入される前記活性層の端面からマルチモードのレーザ光を出射する半導体レーザ素子において、前記活性層の電流注入量を周囲よりも減少させる変調部を設けたことを特徴としている。   In order to achieve the above object, the present invention provides an active layer disposed between a first conductivity type semiconductor layer and a second conductivity type semiconductor layer having a stripe-like stripe portion extending in one direction, on the stripe portion. In a semiconductor laser device that emits multimode laser light from the end face of the active layer into which current is injected from the electrode provided on the stripe portion through the stripe portion, the modulation unit that reduces the current injection amount of the active layer from the surroundings It is characterized by providing.

また本発明は上記構成の半導体レーザ素子において、前記変調部が前記ストライプ部上の前記半導体積層膜を掘り込む溝部により形成されることを特徴としている。   According to the present invention, in the semiconductor laser device configured as described above, the modulation portion is formed by a groove portion for digging the semiconductor laminated film on the stripe portion.

また本発明は上記構成の半導体レーザ素子において、前記溝部の深さが前記ストライプ部の高さよりも小さいことを特徴としている。   According to the present invention, in the semiconductor laser device configured as described above, the depth of the groove is smaller than the height of the stripe portion.

また本発明は上記構成の半導体レーザ素子において、前記溝部に誘電体を埋め込んだことを特徴としている。   According to the present invention, in the semiconductor laser device configured as described above, a dielectric is embedded in the groove.

また本発明は上記構成の半導体レーザ素子において、前記変調部が前記ストライプ部の両端面に対して離れて形成されることを特徴としている。   According to the present invention, in the semiconductor laser device having the above configuration, the modulation section is formed away from both end faces of the stripe section.

また本発明は上記構成の半導体レーザ素子において、前記変調部が前記電極を貫通して前記ストライプ部に臨む貫通孔により形成されることを特徴としている。   According to the present invention, in the semiconductor laser device configured as described above, the modulation portion is formed by a through-hole penetrating the electrode and facing the stripe portion.

また本発明は上記構成の半導体レーザ素子において、前記変調部が前記ストライプ部の幅方向を二分する中心線に対して対称に配置されることを特徴としている。   According to the present invention, in the semiconductor laser device configured as described above, the modulation section is arranged symmetrically with respect to a center line that bisects the width direction of the stripe section.

また本発明は上記構成の半導体レーザ素子において、前記ストライプ部上で前記変調部により幅方向に分割される複数の領域を等間隔に形成したことを特徴としている。   According to the present invention, in the semiconductor laser device configured as described above, a plurality of regions divided in the width direction by the modulation unit are formed at equal intervals on the stripe unit.

また本発明は上記構成の半導体レーザ素子において、前記ストライプ部の長手方向において前記変調部が前記ストライプ部に対して5%以上の長さを有することを特徴としている。   According to the present invention, in the semiconductor laser device configured as described above, the modulation section has a length of 5% or more with respect to the stripe section in the longitudinal direction of the stripe section.

本発明によると、活性層の電流注入量を周囲よりも減少させる変調部を設けたので、変調部により仕切られた導波領域内で水平横モードの高次モードが制限されて低次モードが強調される。これにより、高次モードの重畳による出射面上での局所的な光強度の高い領域の形成が防止される。従って、CODの発生を防止して半導体レーザ素子の信頼性を向上することができる。   According to the present invention, the modulation unit that reduces the current injection amount of the active layer is provided below the surroundings. Therefore, the high-order mode of the horizontal transverse mode is limited in the waveguide region partitioned by the modulation unit, and the low-order mode is changed. To be emphasized. This prevents the formation of a region having a high local light intensity on the emission surface due to the superposition of higher-order modes. Therefore, the generation of COD can be prevented and the reliability of the semiconductor laser element can be improved.

本発明の第1実施形態の半導体レーザ素子を示す斜視図The perspective view which shows the semiconductor laser element of 1st Embodiment of this invention. 本発明の第1実施形態の半導体レーザ素子を示す上面図The top view which shows the semiconductor laser element of 1st Embodiment of this invention 本発明の第1実施形態の半導体レーザ素子のエピタキシャル成長工程を示す正面図The front view which shows the epitaxial growth process of the semiconductor laser element of 1st Embodiment of this invention 本発明の第1実施形態の半導体レーザ素子のリッジ部形成工程のレジスト形成時の状態を示す正面図The front view which shows the state at the time of the resist formation of the ridge part formation process of the semiconductor laser element of 1st Embodiment of this invention 本発明の第1実施形態の半導体レーザ素子のリッジ部形成工程のエッチング時の状態を示す正面図The front view which shows the state at the time of the etching of the ridge part formation process of the semiconductor laser element of 1st Embodiment of this invention 本発明の第1実施形態の半導体レーザ素子の製造方法の埋め込み層形成工程の成膜時の状態を示す正面図The front view which shows the state at the time of film-forming of the embedded layer formation process of the manufacturing method of the semiconductor laser element of 1st Embodiment of this invention 本発明の第1実施形態の半導体レーザ素子の製造方法の埋め込み層形成工程のエッチングマスク除去時の状態を示す正面図The front view which shows the state at the time of the etching mask removal of the embedded layer formation process of the manufacturing method of the semiconductor laser element of 1st Embodiment of this invention 本発明の第1実施形態の半導体レーザ素子の製造方法の溝部形成工程のエッチングマスク形成時の状態を示す正面断面図Front sectional drawing which shows the state at the time of the etching mask formation of the groove part formation process of the manufacturing method of the semiconductor laser element of 1st Embodiment of this invention 本発明の第1実施形態の半導体レーザ素子の製造方法の溝部形成工程のエッチング時の状態を示す正面断面図Front sectional drawing which shows the state at the time of the etching of the groove part formation process of the manufacturing method of the semiconductor laser element of 1st Embodiment of this invention 本発明の第1実施形態の半導体レーザ素子の製造方法の電極形成工程を示す正面断面図Front sectional drawing which shows the electrode formation process of the manufacturing method of the semiconductor laser element of 1st Embodiment of this invention 本発明の第2実施形態の半導体レーザ素子を示す正面断面図Front sectional view showing a semiconductor laser device according to a second embodiment of the present invention. 本発明の第2実施形態の半導体レーザ素子を示す上面図The top view which shows the semiconductor laser element of 2nd Embodiment of this invention 本発明の第3実施形態の半導体レーザ素子を示す正面断面図Front sectional view showing a semiconductor laser device according to a third embodiment of the present invention. 本発明の第4実施形態の半導体レーザ素子を示す上面図The top view which shows the semiconductor laser element of 4th Embodiment of this invention 従来の半導体レーザ素子を示す斜視図A perspective view showing a conventional semiconductor laser device

<第1実施形態>
本発明の実施形態の説明に際し、前述の図15に示す従来の半導体レーザ素子101の不良解析の結果について説明する。ワイドストライプ型に作成したマルチモードの半導体レーザ素子101の信頼性試験を行った結果、約千時間で破壊される半導体レーザ素子101が含まれていた。
<First Embodiment>
In describing the embodiment of the present invention, the result of failure analysis of the conventional semiconductor laser device 101 shown in FIG. 15 will be described. As a result of performing a reliability test of the multimode semiconductor laser device 101 formed in the wide stripe type, the semiconductor laser device 101 that was destroyed in about 1000 hours was included.

破壊された半導体レーザ素子101を解析すると、出射部115aにCOD(catastrophic optical damage:光学損傷)が発生していた。また、CODは光導波路115の幅方向の全体ではなく一部の領域で発生しており、各半導体レーザ素子101によって異なる位置に発生していた。CODは出射部115aでの光強度がきわめて強い場合に発生する。   When the destroyed semiconductor laser device 101 is analyzed, COD (catastrophic optical damage) is generated in the emitting portion 115a. Further, COD is generated not in the entire width direction of the optical waveguide 115 but in a part of the region, and is generated in different positions depending on each semiconductor laser element 101. COD occurs when the light intensity at the emitting portion 115a is extremely strong.

一方、シングルモードの半導体レーザ素子を同様に作成して信頼性試験を行った結果、千時間程度では破壊が発生しなかった。   On the other hand, as a result of producing a single-mode semiconductor laser element in the same manner and conducting a reliability test, no breakdown occurred in about 1000 hours.

このため、出射部115aの光強度が光導波路115の幅内で一定であると仮定して光密度を計算し、シングルモードとマルチモードの半導体レーザ素子の光密度を比較した。その結果、マルチモードの半導体レーザ素子101はシングルモードの半導体レーザ素子に比して光密度が小さいことが解った。   Therefore, the light density was calculated on the assumption that the light intensity of the emitting portion 115a is constant within the width of the optical waveguide 115, and the light densities of the single mode and multimode semiconductor laser elements were compared. As a result, it was found that the optical density of the multimode semiconductor laser device 101 is lower than that of the single mode semiconductor laser device.

従って、マルチモードの半導体レーザ素子101の出射部115a上に光強度が部分的に高い領域が存在し、その部分で破壊が発生していると考えられる。また、CODの発生位置が一定でないため、光強度の高い領域が熱のバランスや光導波路内の状況(光散乱やゲインのばらつき)等の種々条件により変化すると考えられる。   Therefore, it is considered that there is a region where the light intensity is partially high on the emission portion 115a of the multimode semiconductor laser element 101, and the portion is broken. In addition, since the COD generation position is not constant, it is considered that the region where the light intensity is high changes depending on various conditions such as the heat balance and the situation in the optical waveguide (light scattering and gain variation).

上記の解析結果に基づいて至った本発明の実施形態を以下に図面を参照して説明する。図1、図2は第1実施形態の半導体レーザ素子の斜視図及び上面図を示している。半導体レーザ素子1は例えば、100μmの厚みのn型GaN等の半導体から成る基板2の上面2aにエピタキシャル成長した窒化物系の半導体積層膜3を有している。   An embodiment of the present invention based on the above analysis results will be described below with reference to the drawings. 1 and 2 are a perspective view and a top view of the semiconductor laser device of the first embodiment. The semiconductor laser device 1 has a nitride-based semiconductor multilayer film 3 epitaxially grown on the upper surface 2a of a substrate 2 made of a semiconductor such as n-type GaN having a thickness of 100 μm, for example.

基板2を他の材料により形成してもよく、GaN、InN及びAlNの二以上から成る混晶半導体により形成してもよい。また、基板2をサファイア、スピネル、SiC、Si、窒化物以外のIII−V族化合物(例えばGaAs、GaP等)等により形成してもよい。   The substrate 2 may be formed of other materials, or may be formed of a mixed crystal semiconductor composed of two or more of GaN, InN, and AlN. Further, the substrate 2 may be formed of a III-V group compound (for example, GaAs, GaP, etc.) other than sapphire, spinel, SiC, Si, and nitride.

半導体積層膜3はn型半導体層4(第1導電型半導体層)とp型半導体層5(第2導電型半導体層)との間に活性層6を配して形成される。n型半導体層4は基板2の(001)面上に下部コンタクト層4a、下部クラッド層4b、下部ガイド層4cを順に積層して形成される。   The semiconductor multilayer film 3 is formed by disposing an active layer 6 between an n-type semiconductor layer 4 (first conductive semiconductor layer) and a p-type semiconductor layer 5 (second conductive semiconductor layer). The n-type semiconductor layer 4 is formed by sequentially laminating a lower contact layer 4a, a lower cladding layer 4b, and a lower guide layer 4c on the (001) plane of the substrate 2.

基板2上に設けられる下部コンタクト層4aは約0.1μm〜約10μm(例えば、約4μm)の厚みを有するn型GaNにより形成される。下部コンタクト層4a上に設けられる下部クラッド層4bは約0.5μm〜約3.0μm(例えば、約2μm)の厚みを有するn型Al0.05Ga0.95Nにより形成される。下部クラッド層4b上に設けられる下部ガイド層4cは約0.2μm以下(例えば、約0.1μm)の厚みを有するn型GaNにより形成される。 The lower contact layer 4a provided on the substrate 2 is formed of n-type GaN having a thickness of about 0.1 μm to about 10 μm (for example, about 4 μm). The lower cladding layer 4b provided on the lower contact layer 4a is formed of n-type Al 0.05 Ga 0.95 N having a thickness of about 0.5 μm to about 3.0 μm (for example, about 2 μm). The lower guide layer 4c provided on the lower cladding layer 4b is formed of n-type GaN having a thickness of about 0.2 μm or less (for example, about 0.1 μm).

活性層6は下部ガイド層4c上に設けられ、例えば、3つの量子井戸層(不図示)と4つの障壁層(不図示)とが交互に積層された多重量子井戸(MQW)構造を有する。量子井戸層は例えば約6nmの厚みを有するInx1Ga1-x1Nにより形成される。障壁層は、例えば約8nmの厚みを有するInx2Ga1-x2N(但し、x1>x2)により形成される。x1、x2の例としてx1=0.05〜0.15、x2=0〜0.1とすることができる。 The active layer 6 is provided on the lower guide layer 4c and has, for example, a multiple quantum well (MQW) structure in which three quantum well layers (not shown) and four barrier layers (not shown) are alternately stacked. The quantum well layer is made of, for example, In x1 Ga 1-x1 N having a thickness of about 6 nm. The barrier layer is made of, for example, In x2 Ga 1 -x2 N (x1> x2) having a thickness of about 8 nm. As examples of x1 and x2, x1 = 0.05 to 0.15 and x2 = 0 to 0.1.

p型半導体層5は活性層6上に設けられ、基板2側から順に蒸発防止層5a、上部ガイド層5b、上部クラッド層5c、上部コンタクト層5dを積層して形成される。活性層6上に設けられる蒸発防止層5aは約0.02μm以下(例えば、約0.01μm)の厚みを有するp型Al0.3Ga0.7Nにより形成される。蒸発防止層5a上に設けられる上部ガイド層5bは約0.2μm以下(例えば、0.01μm)のp型GaNにより形成される。 The p-type semiconductor layer 5 is provided on the active layer 6, and is formed by laminating an evaporation preventing layer 5a, an upper guide layer 5b, an upper cladding layer 5c, and an upper contact layer 5d in order from the substrate 2 side. The evaporation preventing layer 5a provided on the active layer 6 is formed of p-type Al 0.3 Ga 0.7 N having a thickness of about 0.02 μm or less (for example, about 0.01 μm). The upper guide layer 5b provided on the evaporation prevention layer 5a is formed of p-type GaN having a thickness of about 0.2 μm or less (for example, 0.01 μm).

上部ガイド層5b上に設けられる上部クラッド層5cはp型Al0.05Ga0.95Nにより形成される。上部コンタクト層5dは後述するリッジ部10を形成する上部クラッド層5cの凸部上に設けられ、約0.01μm〜1μm(例えば、0.05μm)の厚みを有するp型GaNにより形成される。 The upper cladding layer 5c provided on the upper guide layer 5b is made of p-type Al 0.05 Ga 0.95 N. The upper contact layer 5d is provided on the convex portion of the upper cladding layer 5c that forms the ridge portion 10 described later, and is formed of p-type GaN having a thickness of about 0.01 μm to 1 μm (for example, 0.05 μm).

p型半導体層5の上部には出射面1aに垂直な方向に延びるストライプ状(細長状)のリッジ部10(ストライプ部)が設けられる。リッジ部10は上部クラッド層5cの厚み方向の中間位置まで掘り込まれて形成される。活性層6のリッジ部10に面したストライプ状の領域によって共振器から成る光導波路15が形成され、光導波路15の出射面1a上に露出した出射部15aからレーザ光が出射される。   A striped (elongated) ridge portion 10 (stripe portion) extending in a direction perpendicular to the emission surface 1 a is provided on the p-type semiconductor layer 5. The ridge portion 10 is formed by being dug up to an intermediate position in the thickness direction of the upper cladding layer 5c. An optical waveguide 15 made of a resonator is formed by a stripe-shaped region facing the ridge portion 10 of the active layer 6, and laser light is emitted from the emission portion 15 a exposed on the emission surface 1 a of the optical waveguide 15.

半導体レーザ素子1はリッジ部10の幅W、レーザ光の波長、光導波路15の屈折率により、水平横モードについてシングルモードまたはマルチモードのいずれで駆動するかが決められる。例えば、波長405nmの窒化物系の半導体レーザ素子1ではリッジ部10の幅Wが約2μm以下の場合にシングルモードで駆動され、約2μmを超えるとマルチモードで駆動される。本実施形態の半導体レーザ素子1はリッジ部10の幅Wが底部において5〜200μm(例えば、15μm)のワイドストライプ型に形成され、マルチモードのレーザ光を出射する。   Whether the semiconductor laser device 1 is driven in a single horizontal mode or a multi-mode in the horizontal transverse mode is determined by the width W of the ridge portion 10, the wavelength of the laser light, and the refractive index of the optical waveguide 15. For example, the nitride semiconductor laser device 1 having a wavelength of 405 nm is driven in a single mode when the width W of the ridge portion 10 is about 2 μm or less, and is driven in a multimode when the width exceeds about 2 μm. The semiconductor laser device 1 of the present embodiment is formed in a wide stripe type in which the width W of the ridge portion 10 is 5 to 200 μm (for example, 15 μm) at the bottom, and emits multimode laser light.

リッジ部10の上面にはリッジ部10の長手方向に延びる溝部12が凹設される。溝部12によりリッジ部10が幅方向に分割される。溝部12をリッジ部10の幅方向に複数設けているが1個でもよく、リッジ部10の長手方向に複数分割して設けてもよい。また、溝部12内に誘電体膜を埋め込んでもよい。   A groove 12 extending in the longitudinal direction of the ridge 10 is formed in the upper surface of the ridge 10. The ridge portion 10 is divided in the width direction by the groove portion 12. A plurality of groove portions 12 are provided in the width direction of the ridge portion 10, but one groove portion 12 may be provided, or a plurality of groove portions 12 may be provided in the longitudinal direction of the ridge portion 10. Further, a dielectric film may be embedded in the groove 12.

リッジ部10の上面を除く半導体積層膜3上には埋め込み層7が設けられる。埋め込み層7は例えば、SiO2、SiN、Al23、ZrO2等の絶縁性材料により形成される。埋め込み層7によりリッジ部10の両側面が覆われ、水平横モード及び垂直横モードの光閉じ込めを行うことができる。 A buried layer 7 is provided on the semiconductor laminated film 3 excluding the upper surface of the ridge portion 10. The buried layer 7 is formed of an insulating material such as SiO 2 , SiN, Al 2 O 3 , or ZrO 2 . Both side surfaces of the ridge portion 10 are covered with the buried layer 7, and light confinement in the horizontal transverse mode and the vertical transverse mode can be performed.

上部コンタクト層5d及び埋め込み層7上にはリッジ部10の上面からキャリアを注入するためのp側電極8が形成されている。p側電極8は上部コンタクト層5dに対してオーム性接触している。p側電極8の形成材料として、Ni、Pd、Pt、Au等の金属や、これらの金属を含む積層体を使用することができる。   A p-side electrode 8 for injecting carriers from the upper surface of the ridge portion 10 is formed on the upper contact layer 5 d and the buried layer 7. The p-side electrode 8 is in ohmic contact with the upper contact layer 5d. As a material for forming the p-side electrode 8, a metal such as Ni, Pd, Pt, or Au, or a laminate including these metals can be used.

基板2の下面2bにはキャリアを注入するためのn側電極9が形成されている。n側電極9は基板2に対してオーム性接触されている。n側電極9の形成材料として、Hf、Ti、Al、W等の金属や、これらの金属を含む積層体を使用することができる。   An n-side electrode 9 for injecting carriers is formed on the lower surface 2 b of the substrate 2. The n-side electrode 9 is in ohmic contact with the substrate 2. As a material for forming the n-side electrode 9, a metal such as Hf, Ti, Al, W, or a laminate including these metals can be used.

次に、半導体レーザ素子1の製造方法について説明する。半導体レーザ素子1はエピタキシャル成長工程、リッジ部形成工程、埋め込み層形成工程、溝部形成工程、電極形成工程、端面コート膜形成工程、切断工程を順に行って形成される。   Next, a method for manufacturing the semiconductor laser element 1 will be described. The semiconductor laser device 1 is formed by sequentially performing an epitaxial growth step, a ridge portion forming step, a buried layer forming step, a groove portion forming step, an electrode forming step, an end face coat film forming step, and a cutting step.

図3はエピタキシャル形成工程を示す正面図である。エピタキシャル成長工程ではn型GaNから成るウェハ状の基板2上に有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)等により半導体積層膜3をエピタキシャル成長させる。   FIG. 3 is a front view showing an epitaxial formation step. In the epitaxial growth step, the semiconductor multilayer film 3 is epitaxially grown on the wafer-like substrate 2 made of n-type GaN by MOCVD (Metal Organic Chemical Vapor Deposition) or the like.

即ち、基板2の上面2aに、下部コンタクト層4a、下部クラッド層4b、下部ガイド層4cを順次成長させる。そして、下部ガイド層4cの上に4つの障壁層(不図示)と3つの量子井戸層(不図示)とを交互に成長させて活性層6を得る。続いて、活性層6の上に蒸発防止層5a、上部ガイド層5b、上部クラッド層5c、上部コンタクト層5dを順次成長させる。   That is, the lower contact layer 4a, the lower cladding layer 4b, and the lower guide layer 4c are sequentially grown on the upper surface 2a of the substrate 2. Then, four barrier layers (not shown) and three quantum well layers (not shown) are alternately grown on the lower guide layer 4c to obtain the active layer 6. Subsequently, an evaporation preventing layer 5a, an upper guide layer 5b, an upper cladding layer 5c, and an upper contact layer 5d are sequentially grown on the active layer 6.

次に、例えば低速電子線照射(LEEBI:Low-Energy Electron Beam Irradiation)処理や熱処理によって、p型半導体層5(蒸発防止層5a、上部ガイド層5b、上部クラッド層5c、上部コンタクト層5d)のH濃度を調整し、抵抗率を下げる。   Next, the p-type semiconductor layer 5 (evaporation preventing layer 5a, upper guide layer 5b, upper cladding layer 5c, upper contact layer 5d) is formed by, for example, low-energy electron beam irradiation (LEEBI) treatment or heat treatment. Adjust the H concentration and lower the resistivity.

図4、図5はリッジ部形成工程を示す正面図である。リッジ部形成工程では図4に示すように例えばフォトリソグラフィ技術を用いて、上部コンタクト層5d上にレジスト21を形成する。レジスト21は出射面1a(図1参照)に垂直な方向(図4の紙面に垂直な方向)に延びるストライプ状に形成される。   4 and 5 are front views showing the ridge portion forming step. In the ridge portion forming step, as shown in FIG. 4, a resist 21 is formed on the upper contact layer 5d by using, for example, a photolithography technique. The resist 21 is formed in a stripe shape extending in a direction perpendicular to the emission surface 1a (see FIG. 1) (direction perpendicular to the paper surface in FIG. 4).

次に、図5に示すように、例えば反応性エッチング法を用いてレジスト21をマスクとして上部クラッド層5cの途中の深さまでエッチングを行う。これにより、上部クラッド層5cの凸部と上部コンタクト層5dとによって構成されるリッジ部10が得られる。リッジ部10の形成により、リッジ部10下方にストライプ状の光導波路15(図1参照)が得られる。   Next, as shown in FIG. 5, for example, a reactive etching method is used to etch the resist 21 as a mask to a depth in the middle of the upper cladding layer 5c. Thereby, the ridge portion 10 constituted by the convex portion of the upper cladding layer 5c and the upper contact layer 5d is obtained. By forming the ridge portion 10, a striped optical waveguide 15 (see FIG. 1) is obtained below the ridge portion 10.

図6、図7は埋め込み層形成工程を示す正面図である。埋め込み層形成工程では図6に示すように、リッジ部10上にレジスト21を残した状態でSiO2等の埋め込み層7をスパッタ等により形成する。埋め込み層7は例えば約0.1μm〜約0.3μm(例えば、約0.15μm)の厚みに形成される。 6 and 7 are front views showing the buried layer forming step. In the buried layer forming step, as shown in FIG. 6, a buried layer 7 such as SiO 2 is formed by sputtering or the like with the resist 21 left on the ridge portion 10. The buried layer 7 is formed to a thickness of about 0.1 μm to about 0.3 μm (for example, about 0.15 μm), for example.

次に、図7に示すように、レジスト21を除去し、上部コンタクト層5dの上面(リッジ部10の上面)を露出させる。これより、リッジ部10が埋め込み層7によって埋め込まれる。   Next, as shown in FIG. 7, the resist 21 is removed, and the upper surface of the upper contact layer 5d (the upper surface of the ridge portion 10) is exposed. As a result, the ridge portion 10 is buried by the buried layer 7.

図8、図9は溝部形成工程を示す正面断面図である。溝部形成工程では図8に示すように、例えばフォトリソグラフィ技術を用いて、リッジ部10及び埋め込み層7上にレジスト22を形成する。レジスト22は溝部12(図1参照)の形状に応じた開口部22aをリッジ部10の上面に有する。この時、開口部22aの側壁をテーパ状に加工するなどの工夫を行ってもよい。   8 and 9 are front sectional views showing the groove forming step. In the groove forming step, as shown in FIG. 8, a resist 22 is formed on the ridge 10 and the buried layer 7 by using, for example, a photolithography technique. The resist 22 has an opening 22 a corresponding to the shape of the groove 12 (see FIG. 1) on the upper surface of the ridge 10. At this time, you may devise, such as processing the side wall of the opening part 22a into a taper shape.

次に、図9に示すようにエッチングを行って開口部22aの下方の半導体積層膜3が掘り込まれて溝部12を形成した後、レジスト22が除去される。尚、レジスト22上に誘電体膜を成膜した後にレジスト22を除去して、溝部12内に誘電体膜を埋め込んでもよい。これにより、後述する電極形成工程においてp側電極8(図10参照)の溝部12内への進入が防止される。従って、溝部12の側壁を介した上部クラッド層5c及び上部コンタクト層5dに対する電流の同時注入を防止することができる。   Next, as shown in FIG. 9, etching is performed to dig the semiconductor laminated film 3 below the opening 22a to form the groove 12, and then the resist 22 is removed. Alternatively, after the dielectric film is formed on the resist 22, the resist 22 may be removed and the dielectric film may be embedded in the groove 12. This prevents the p-side electrode 8 (see FIG. 10) from entering the groove portion 12 in an electrode forming process described later. Accordingly, simultaneous injection of current to the upper cladding layer 5c and the upper contact layer 5d through the sidewall of the groove 12 can be prevented.

図10は電極形成工程を示す正面断面図である。電極形成工程ではフォトリソグラフィ技術及び蒸着法の組み合わせ等によって、リッジ部10及び埋め込み層7の上面にパターン化されたp側電極8を形成する。   FIG. 10 is a front sectional view showing the electrode forming step. In the electrode formation step, the patterned p-side electrode 8 is formed on the top surfaces of the ridge portion 10 and the buried layer 7 by a combination of photolithography and vapor deposition.

次に、基板2の下面2bに例えば蒸着法等によってn側電極9が作成される。n側電極9の形成前に基板2の下面2bの研磨等によって基板2の厚みを適宜調整してもよい。即ち、基板2を約80μm〜約150μm(例えば、100μm)の厚みに形成することにより、半導体レーザ素子1を個片化する際に分割を容易に行うことができる。   Next, the n-side electrode 9 is formed on the lower surface 2b of the substrate 2 by, for example, vapor deposition. Before the n-side electrode 9 is formed, the thickness of the substrate 2 may be appropriately adjusted by polishing the lower surface 2b of the substrate 2 or the like. That is, by forming the substrate 2 to a thickness of about 80 μm to about 150 μm (for example, 100 μm), the semiconductor laser element 1 can be easily divided when it is separated into individual pieces.

端面コート膜形成工程では出射面1a及び出射面1aに対向する対向面1b(図2参照)上に端面コート膜(不図示)が形成される。端面コート膜によって半導体レーザ素子1の端面を保護するとともに端面の反射率を調整する。   In the end face coat film forming step, an end face coat film (not shown) is formed on the exit face 1a and the opposing face 1b (see FIG. 2) facing the exit face 1a. The end face of the semiconductor laser device 1 is protected by the end face coat film and the reflectance of the end face is adjusted.

切断工程ではウェハ状の基板2を切断して半導体レーザ素子1が個片化され、前述の図1に示すチップ形状の半導体レーザ素子1が得られる。   In the cutting process, the wafer-like substrate 2 is cut and the semiconductor laser element 1 is separated into pieces, and the chip-shaped semiconductor laser element 1 shown in FIG. 1 is obtained.

半導体レーザ素子1は例えばリードフレームやステム等にマウントしてワイヤ形成を行った後に金属ケースに封止される。これにより、CANパッケージタイプの半導体レーザ装置が得られる。   The semiconductor laser device 1 is mounted on, for example, a lead frame or a stem and wire formation is performed, and then sealed in a metal case. As a result, a CAN package type semiconductor laser device is obtained.

上記構成の半導体レーザ素子1において、p側電極8とn側電極9との間に電圧が印加されると、p側電極8からリッジ部10を介して活性層6に電流が注入される。これにより、活性層6にはリッジ部10に沿ったストライプ状の光導波路15が形成され、光導波路15の端面の出射部15aからレーザ光を出射する。リッジ部10はワイドストライプ型に形成されるため、出射部15aからマルチモードのレーザ光が出射される。   In the semiconductor laser device 1 having the above configuration, when a voltage is applied between the p-side electrode 8 and the n-side electrode 9, a current is injected from the p-side electrode 8 into the active layer 6 through the ridge portion 10. Thus, a stripe-shaped optical waveguide 15 is formed in the active layer 6 along the ridge portion 10, and laser light is emitted from the emission portion 15 a on the end face of the optical waveguide 15. Since the ridge portion 10 is formed in a wide stripe type, multimode laser light is emitted from the emission portion 15a.

この時、溝部12は活性層6に電流注入を行わないため、活性層6に注入される電流注入量を周囲よりも減少させる変調部を構成する。リッジ部10は溝部12により幅方向に分割される。リッジ部10の溝部12により仕切られた導波領域内で水平横モードの高次モードが制限されて弱められ、低次モードが強調される。   At this time, since the groove portion 12 does not inject current into the active layer 6, it constitutes a modulation portion that reduces the amount of current injection injected into the active layer 6 from the surroundings. The ridge portion 10 is divided in the width direction by the groove portion 12. In the waveguide region partitioned by the groove portion 12 of the ridge portion 10, the high-order mode of the horizontal transverse mode is limited and weakened, and the low-order mode is emphasized.

これにより、強制的にモードが選択されて高次モードの重畳による出射面1a上の局所的な光強度の高い領域の形成が防止される。従って、半導体レーザ素子1のリッジ部10の内部において熱やゲインのばらつきがあったとしても、CODを防止することができる。   As a result, the mode is forcibly selected and the formation of a locally high light intensity region on the emission surface 1a due to the superposition of the higher-order modes is prevented. Therefore, even if there are variations in heat and gain within the ridge portion 10 of the semiconductor laser element 1, COD can be prevented.

溝部12はリッジ部10の長手方向においてリッジ部10の長さに対して5%以上の長さを有すると、高次モードを確実に弱めることができるためより望ましい。溝部12が長手方向に分割される場合は溝部12の長さの合計がリッジ部10に対して5%以上あればよい。   It is more desirable that the groove portion 12 has a length of 5% or more with respect to the length of the ridge portion 10 in the longitudinal direction of the ridge portion 10 because the higher mode can be weakened with certainty. When the groove portion 12 is divided in the longitudinal direction, the total length of the groove portion 12 may be 5% or more with respect to the ridge portion 10.

溝部12はリッジ部10上を幅方向に複数の領域に分割し、幅方向を二分する中心線C(図2参照)に対して対称に配置される。この時、各領域が等間隔になるように溝部12が配置される。これにより、溝部12により分割される各領域の活性層6に対する電流注入量を均一化することができる。   The groove portion 12 divides the ridge portion 10 into a plurality of regions in the width direction and is disposed symmetrically with respect to a center line C (see FIG. 2) that bisects the width direction. At this time, the grooves 12 are arranged so that the respective regions are equally spaced. Thereby, the amount of current injected into the active layer 6 in each region divided by the groove 12 can be made uniform.

溝部12は共振器端面を形成する出射面1a及び対向面1bに対して接していてもよいが、本実施形態のように所定距離離れて設けられるとより望ましい。これにより、リッジ部10内部で導波されるレーザ光を完全に分離するのではなく、弱く結合させながらモード制御が行われる。従って、リッジ部10内で同次元のモードが独立に存在することを防止し、干渉縞の発生等を回避することができる。   The groove portion 12 may be in contact with the emission surface 1a and the opposing surface 1b forming the resonator end face, but it is more desirable that the groove portion 12 be provided at a predetermined distance as in this embodiment. Thereby, the mode control is performed while the laser light guided inside the ridge portion 10 is not completely separated but is weakly coupled. Therefore, it is possible to prevent the same-dimensional mode from existing independently in the ridge portion 10 and to avoid the generation of interference fringes.

また、溝部12の深さD(図9参照)はリッジ部10の高さH(図9参照)よりも小さく形成される。これにより、上記と同様に、リッジ部10内で同次元のモードが独立に存在することを防止することができる。   Further, the depth D (see FIG. 9) of the groove 12 is formed to be smaller than the height H (see FIG. 9) of the ridge 10. As a result, it is possible to prevent the same-dimensional mode from existing independently in the ridge portion 10 as described above.

尚、溝部12の大きさによっては、溝部12の深さDをリッジ部10の高さHに対して同じまたは大きく形成してもよい。溝部12の深さDとリッジ部10の高さHとを同じに形成する場合は、図4、図5に示すリッジ部形成工程で溝部12に対応する開口部をレジスト21に形成してもよい。これにより、リッジ部10と溝部12とを同時に形成することができ、溝部形成工程を省いて工数を削減することができる。   Depending on the size of the groove 12, the depth D of the groove 12 may be the same or larger than the height H of the ridge 10. In the case where the depth D of the groove 12 and the height H of the ridge 10 are formed to be the same, even if the opening corresponding to the groove 12 is formed in the resist 21 in the ridge formation process shown in FIGS. Good. Thereby, the ridge part 10 and the groove part 12 can be formed simultaneously, and a man-hour can be reduced by omitting a groove part formation process.

本実施形態によると、活性層6の電流注入量を周囲よりも減少させる溝部12(変調部)を設けたので、溝部12により仕切られた導波領域内で水平横モードの高次モードが制限されて弱められ、低次モードが強調される。これにより、高次モードの重畳による出射面1a上での局所的な光強度の高い領域の形成が防止される。従って、CODの発生を防止して半導体レーザ素子1の信頼性を向上することができる。   According to the present embodiment, since the groove portion 12 (modulation portion) for reducing the current injection amount of the active layer 6 is provided from the surroundings, the high-order mode of the horizontal transverse mode is limited in the waveguide region partitioned by the groove portion 12. It is weakened and the low-order mode is emphasized. This prevents the formation of a region having a high local light intensity on the emission surface 1a due to the superposition of higher order modes. Therefore, the generation of COD can be prevented and the reliability of the semiconductor laser device 1 can be improved.

また、リッジ部10(ストライプ部)上の半導体積層膜3を掘り込む溝部12により、活性層6の電流注入量を周囲よりも減少させる変調部を容易に実現することができる。   Also, the groove 12 that digs the semiconductor laminated film 3 on the ridge portion 10 (stripe portion) can easily realize a modulation portion that reduces the current injection amount of the active layer 6 from the surroundings.

また、溝部12の深さDがリッジ部10の高さHよりも小さいので、リッジ部10内で同次元のモードが独立に存在することを防止し、干渉縞の発生等を回避することができる。   Further, since the depth D of the groove portion 12 is smaller than the height H of the ridge portion 10, it is possible to prevent the same-dimensional mode from independently existing in the ridge portion 10, and to avoid generation of interference fringes and the like. it can.

また、溝部12に誘電体を埋め込むと、p側電極8の溝部12内への進入が防止される。従って、溝部12の側壁を介した上部クラッド層5c及び上部コンタクト層5dに対する電流の同時注入を防止することができる。   Further, when a dielectric is embedded in the groove 12, the p-side electrode 8 is prevented from entering the groove 12. Accordingly, simultaneous injection of current to the upper cladding layer 5c and the upper contact layer 5d through the sidewall of the groove 12 can be prevented.

また、溝部12がリッジ部10の両端面に対して離れて形成されるので、リッジ部10内で同次元のモードが独立に存在することを更に防止することができる。   Further, since the groove portion 12 is formed away from both end faces of the ridge portion 10, it is possible to further prevent the same-dimensional mode from existing independently in the ridge portion 10.

また、溝部12がリッジ部10の幅方向を二分する中心線Cに対して対称に配置されるので、溝部12により分割される各領域の活性層6に対する電流注入量を均一化することができる。   Further, since the groove portion 12 is arranged symmetrically with respect to the center line C that bisects the width direction of the ridge portion 10, the amount of current injected into the active layer 6 in each region divided by the groove portion 12 can be made uniform. .

また、リッジ部10上で溝部12により幅方向に分割される複数の領域を等間隔に形成したので、各領域の活性層6に対する電流注入量をより均一化することができる。   Further, since the plurality of regions divided in the width direction by the groove 12 on the ridge portion 10 are formed at equal intervals, the amount of current injected into the active layer 6 in each region can be made more uniform.

また、リッジ部10の長手方向において溝部12がリッジ部10に対して5%以上の長さを有するので、導波領域内で水平横モードの高次モードを確実に弱めることができる。   Further, since the groove portion 12 has a length of 5% or more with respect to the ridge portion 10 in the longitudinal direction of the ridge portion 10, it is possible to surely weaken the higher-order mode of the horizontal transverse mode in the waveguide region.

<第2実施形態>
次に、図11、図12は第2実施形態の半導体レーザ素子1の正面断面図及び上面図を示している。説明の便宜上、前述の図1〜図10に示す第1実施形態と同様の部分には同一の符号を付している。本実施形態は第1実施形態に対してリッジ部10上の溝部12(図1参照)が省かれ、p側電極8に貫通孔8aが設けられる。その他の部分は第1実施形態と同様である。
Second Embodiment
Next, FIGS. 11 and 12 show a front sectional view and a top view of the semiconductor laser device 1 of the second embodiment. For convenience of explanation, the same reference numerals are assigned to the same parts as those in the first embodiment shown in FIGS. In the present embodiment, the groove portion 12 (see FIG. 1) on the ridge portion 10 is omitted from the first embodiment, and the through-hole 8a is provided in the p-side electrode 8. Other parts are the same as those in the first embodiment.

貫通孔8aはp側電極8のパターン形成によってp側電極8を貫通してリッジ部10の上面に臨むように形成され、リッジ部10の長手方向に延びる。貫通孔8aは活性層6に電流注入を行わないため、活性層6に注入される電流注入量を周囲よりも減少させる変調部を構成する。   The through-hole 8 a is formed so as to penetrate the p-side electrode 8 and face the upper surface of the ridge portion 10 by pattern formation of the p-side electrode 8, and extends in the longitudinal direction of the ridge portion 10. Since the through hole 8a does not inject current into the active layer 6, it constitutes a modulation unit that reduces the amount of current injected into the active layer 6 below the surroundings.

リッジ部10の上面は貫通孔8aにより幅方向に分割され、リッジ部10の貫通孔8aにより仕切られた導波領域内で水平横モードの高次モードが制限されて弱められ、低次モードが強調される。従って、第1実施形態と同様に、出射面1a上の局所的な光強度の高い領域の形成を防止してCODを防止することができる。   The upper surface of the ridge portion 10 is divided in the width direction by the through hole 8a, and the high-order mode of the horizontal transverse mode is limited and weakened in the waveguide region partitioned by the through-hole 8a of the ridge portion 10, and the low-order mode is reduced. To be emphasized. Therefore, as in the first embodiment, it is possible to prevent the formation of a region having a high local light intensity on the emission surface 1a, thereby preventing COD.

貫通孔8aをリッジ部10の幅方向に複数設けているが1個でもよく、リッジ部10の長手方向に複数分割して設けてもよい。また、貫通孔8aがリッジ部10の長手方向においてリッジ部10の長さに対して5%以上の長さを有するとより望ましい。貫通孔8aが長手方向に分割される場合は貫通孔8aの長さの合計がリッジ部10に対して5%以上あればよい。   A plurality of through holes 8 a are provided in the width direction of the ridge portion 10, but one may be provided, or a plurality of through holes 8 a may be provided in the longitudinal direction of the ridge portion 10. Further, it is more preferable that the through hole 8 a has a length of 5% or more with respect to the length of the ridge portion 10 in the longitudinal direction of the ridge portion 10. When the through hole 8 a is divided in the longitudinal direction, the total length of the through holes 8 a may be 5% or more with respect to the ridge portion 10.

また、貫通孔8aはリッジ部10の幅方向を二分する中心線Cに対して対称に配置される。この時、貫通孔8aにより分割される各領域が等間隔になるように貫通孔8aが配置される。また、貫通孔8aは共振器端面を形成する出射面1a及び対向面1bに対して接していてもよいが、本実施形態のように所定距離離れて設けられるとより望ましい。   The through hole 8a is arranged symmetrically with respect to the center line C that bisects the width direction of the ridge portion 10. At this time, the through holes 8a are arranged so that the regions divided by the through holes 8a are equally spaced. Further, the through hole 8a may be in contact with the emission surface 1a and the opposing surface 1b forming the resonator end face, but it is more desirable that the through hole 8a is provided at a predetermined distance as in the present embodiment.

本実施形態によると、第1実施形態と同様に、活性層6の電流注入量を周囲よりも減少させる貫通孔8a(変調部)を設けたので、貫通孔8aにより仕切られた導波領域内で水平横モードの高次モードが制限されて低次モードが強調される。これにより、高次モードの重畳による出射面1a上での局所的な光強度の高い領域の形成が防止される。従って、CODの発生を防止して半導体レーザ素子1の信頼性を向上することができる。   According to the present embodiment, as in the first embodiment, since the through hole 8a (modulation unit) that reduces the current injection amount of the active layer 6 than the surroundings is provided, in the waveguide region partitioned by the through hole 8a. The high-order mode of the horizontal / horizontal mode is limited to emphasize the low-order mode. This prevents the formation of a region having a high local light intensity on the emission surface 1a due to the superposition of higher order modes. Therefore, the generation of COD can be prevented and the reliability of the semiconductor laser device 1 can be improved.

また、p側電極8を貫通してリッジ部10に臨む貫通孔8aにより、活性層6の電流注入量を周囲よりも減少させる変調部を容易に実現することができる。   Further, the through-hole 8a that penetrates the p-side electrode 8 and faces the ridge portion 10 can easily realize a modulation section that reduces the amount of current injection of the active layer 6 from the surroundings.

<第3実施形態>
次に、図13は第3実施形態の半導体レーザ素子1の正面断面図を示している。説明の便宜上、前述の図1〜図12に示す第1、第2実施形態と同様の部分には同一の符号を付している。本実施形態は第1実施形態と同様の半導体レーザ素子1に対して第2実施形態のp側電極8の貫通孔8aが設けられる。
<Third Embodiment>
Next, FIG. 13 shows a front sectional view of the semiconductor laser device 1 of the third embodiment. For convenience of explanation, the same parts as those in the first and second embodiments shown in FIGS. In the present embodiment, a through-hole 8a of the p-side electrode 8 of the second embodiment is provided for the semiconductor laser element 1 similar to the first embodiment.

貫通孔8aは溝部12と重なるように形成され、貫通孔8a及び溝部12は活性層6に注入される電流注入量を周囲よりも減少させる変調部を構成する。従って、第1、第2実施形態と同様の効果を得ることができる。   The through hole 8a is formed so as to overlap the groove 12, and the through hole 8a and the groove 12 constitute a modulation unit that reduces the amount of current injected into the active layer 6 from the surroundings. Therefore, the same effects as those of the first and second embodiments can be obtained.

<第4実施形態>
次に、図14は第4実施形態の半導体レーザ素子1の上面図を示している。説明の便宜上、前述の図1〜図10に示す第1実施形態と同様の部分には同一の符号を付している。本実施形態は第1実施形態に対して溝部12の形状が異なっている。その他の部分は第1実施形態と同様である。
<Fourth embodiment>
Next, FIG. 14 shows a top view of the semiconductor laser device 1 of the fourth embodiment. For convenience of explanation, the same reference numerals are assigned to the same parts as those in the first embodiment shown in FIGS. This embodiment differs in the shape of the groove part 12 with respect to 1st Embodiment. Other parts are the same as those in the first embodiment.

溝部12はリッジ部10の幅方向に複数並設されるとともに、長手方向に分割して複数設けられる。また、溝部12は出射面1a及び対向面1bに接するように形成される。   A plurality of groove portions 12 are provided in parallel in the width direction of the ridge portion 10, and a plurality of groove portions 12 are provided in the longitudinal direction. Moreover, the groove part 12 is formed so that the output surface 1a and the opposing surface 1b may be contact | connected.

このような構成においても第1実施形態と同様の効果を得ることができる。また、溝部12は出射面1a及び対向面1bに接するが、長手方向に分割することによってレーザ光を弱く結合させながらモード制御が行われる。従って、リッジ部10内で同次元のモードが独立に存在することを防止することができる。   Even in such a configuration, the same effect as in the first embodiment can be obtained. Further, the groove portion 12 is in contact with the emission surface 1a and the opposing surface 1b, but mode control is performed while the laser beam is weakly coupled by being divided in the longitudinal direction. Therefore, it is possible to prevent the same-dimensional mode from existing independently in the ridge portion 10.

第1〜第4実施形態において、溝部12及び貫通孔8aにより形成される変調部は活性層6に電流を注入しないが、電流注入量を周囲よりも減少させて弱い電流を注入する変調部であってもよい。   In the first to fourth embodiments, the modulation unit formed by the groove 12 and the through hole 8a does not inject current into the active layer 6, but is a modulation unit that injects weak current by reducing the amount of current injection from the surroundings. There may be.

また、半導体レーザ素子1がストライプ状のリッジ部10を有するリッジ型に形成されるが、活性層6に電流を注入するストライプ状のストライプ部を有する構造であれば他の構造の半導体レーザ素子1であってもよい。例えば、BH(Buried Heterostructure:埋め込みへテロ構造)型の半導体レーザ素子等であってもよい。   The semiconductor laser element 1 is formed in a ridge type having the stripe-shaped ridge portion 10. However, the semiconductor laser element 1 having another structure as long as it has a stripe-shaped stripe portion for injecting current into the active layer 6. It may be. For example, a BH (Buried Heterostructure) type semiconductor laser element or the like may be used.

また、n型半導体層4、活性層6、p型半導体層5の順に積層してリッジ部10をp型半導体層5に形成しているが、p型半導体層、活性層6、n型半導体層の順に積層してリッジ部10をn型半導体層に形成してもよい。   In addition, the n-type semiconductor layer 4, the active layer 6, and the p-type semiconductor layer 5 are stacked in this order to form the ridge portion 10 in the p-type semiconductor layer 5. However, the p-type semiconductor layer, the active layer 6, and the n-type semiconductor are formed. The ridge portion 10 may be formed in the n-type semiconductor layer by stacking layers in order.

また、半導体積層膜3を他の材料系に応用することも可能である。一例として赤外領域のレーザ光を放出する半導体レーザ素子の場合、n型GaAs基板上にGaAs系半導体が有機金属気相成長(MOCVD)法や分子線結晶成長(MBE)法により順にエピタキシャル成長される。   Further, the semiconductor laminated film 3 can be applied to other material systems. For example, in the case of a semiconductor laser element that emits laser light in the infrared region, a GaAs-based semiconductor is epitaxially grown on an n-type GaAs substrate in order by metal organic chemical vapor deposition (MOCVD) or molecular beam crystal growth (MBE). .

この時、半導体積層膜3は基板側から順に、n型GaAsバッファ層、n型GaInPバッファ層、n型AlGaInPクラッド層、AlGaAsから成るn側光ガイド層、AlGaAs正孔障壁層、InGaAs/AlGaAs多重量子井戸活性層、AlGaAsから成るp側光ガイド層、p型AlGaInP第一クラッド層、p型GaInPエッチストップ層、p型AlGaInP第二クラッド層、p型GaInP中間層、p型GaAsキャップ層により構成される。各層の順序や組成は、それぞれのレーザの設計に最適な内容に適宜変更可能である。   At this time, the semiconductor laminated film 3 is formed in order from the substrate side: an n-type GaAs buffer layer, an n-type GaInP buffer layer, an n-type AlGaInP cladding layer, an n-side light guide layer made of AlGaAs, an AlGaAs hole barrier layer, an InGaAs / AlGaAs multiple layer. Consists of a quantum well active layer, a p-side light guide layer made of AlGaAs, a p-type AlGaInP first cladding layer, a p-type GaInP etch stop layer, a p-type AlGaInP second cladding layer, a p-type GaInP intermediate layer, and a p-type GaAs cap layer Is done. The order and composition of each layer can be appropriately changed to the optimum content for the design of each laser.

そして、p型AlGaInP第二クラッド層、p型GaInP中間層、p型GaAsキャップ層をストライプ状に加工してリッジ部10を得ることができる。リッジ部10及び変調部の形成は上記と同様にエッチング等により行うことができる。   Then, the ridge portion 10 can be obtained by processing the p-type AlGaInP second clad layer, the p-type GaInP intermediate layer, and the p-type GaAs cap layer into a stripe shape. The ridge portion 10 and the modulation portion can be formed by etching or the like as described above.

本発明によると、照明用や加工用の励起光源に利用することができる。   According to the present invention, it can be used as an excitation light source for illumination or processing.

1、101 半導体レーザ素子
1a 出射面
2、102 基板
3、103 半導体積層膜
4 n型半導体層
5 p型半導体層
6 活性層
7 埋め込み層
8、108 p側電極
8a 貫通孔
9、109 n側電極
10 リッジ部
12 溝部
15 光導波路
15a 出射部
21、22 レジスト
DESCRIPTION OF SYMBOLS 1,101 Semiconductor laser element 1a Emission surface 2,102 Substrate 3,103 Semiconductor laminated film 4 N-type semiconductor layer 5 P-type semiconductor layer 6 Active layer 7 Buried layer 8, 108 p-side electrode 8a Through-hole 9, 109 N-side electrode 10 Ridge part 12 Groove part 15 Optical waveguide 15a Output part 21, 22 Resist

Claims (5)

第1導電型半導体層と一方向に延びるストライプ状のストライプ部を有した第2導電型半導体層との間に活性層を配し、前記ストライプ部上に設けた電極から前記ストライプ部を介して電流を注入される前記活性層の端面からマルチモードのレーザ光を出射する半導体レーザ素子において、前記活性層の電流注入量を周囲よりも減少させる変調部を設けたことを特徴とする半導体レーザ素子。   An active layer is disposed between the first conductivity type semiconductor layer and a second conductivity type semiconductor layer having a stripe-shaped stripe portion extending in one direction, and an electrode provided on the stripe portion is interposed through the stripe portion. A semiconductor laser element that emits multimode laser light from an end face of the active layer into which a current is injected, wherein a semiconductor laser element is provided that includes a modulation unit that reduces the amount of current injection of the active layer from the surroundings . 前記変調部が前記ストライプ部上の前記半導体積層膜を掘り込む溝部により形成されることを特徴とする請求項1に記載の半導体レーザ素子。   2. The semiconductor laser device according to claim 1, wherein the modulation part is formed by a groove part that digs the semiconductor laminated film on the stripe part. 前記溝部の深さが前記ストライプ部の高さよりも小さいことを特徴とする請求項2に記載の半導体レーザ素子。   The semiconductor laser device according to claim 2, wherein a depth of the groove is smaller than a height of the stripe portion. 前記変調部が前記電極を貫通して前記ストライプ部に臨む貫通孔により形成されることを特徴とする請求項1に記載の半導体レーザ素子。   2. The semiconductor laser device according to claim 1, wherein the modulation portion is formed by a through hole that penetrates the electrode and faces the stripe portion. 前記変調部が前記ストライプ部の両端面に対して離れて形成されることを特徴とする請求項1〜請求項4のいずれかに記載の半導体レーザ素子。   5. The semiconductor laser device according to claim 1, wherein the modulation portion is formed away from both end faces of the stripe portion.
JP2013133949A 2013-06-26 2013-06-26 Semiconductor laser element Pending JP2015012018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013133949A JP2015012018A (en) 2013-06-26 2013-06-26 Semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013133949A JP2015012018A (en) 2013-06-26 2013-06-26 Semiconductor laser element

Publications (1)

Publication Number Publication Date
JP2015012018A true JP2015012018A (en) 2015-01-19

Family

ID=52304963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013133949A Pending JP2015012018A (en) 2013-06-26 2013-06-26 Semiconductor laser element

Country Status (1)

Country Link
JP (1) JP2015012018A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016129618A1 (en) * 2015-02-12 2017-11-24 古河電気工業株式会社 Semiconductor laser element and laser beam irradiation apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066614A1 (en) * 1998-06-18 1999-12-23 University College Cork A semi-conductor device and a method for varying current density in an active region of a junction of the semi-conductor device
JP2009088425A (en) * 2007-10-03 2009-04-23 Sony Corp Semiconductor laser, and manufacturing method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066614A1 (en) * 1998-06-18 1999-12-23 University College Cork A semi-conductor device and a method for varying current density in an active region of a junction of the semi-conductor device
JP2009088425A (en) * 2007-10-03 2009-04-23 Sony Corp Semiconductor laser, and manufacturing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016129618A1 (en) * 2015-02-12 2017-11-24 古河電気工業株式会社 Semiconductor laser element and laser beam irradiation apparatus
EP3258555B1 (en) * 2015-02-12 2022-03-30 Furukawa Electric Co. Ltd. Semiconductor laser element and laser light irradiation device

Similar Documents

Publication Publication Date Title
JP4011569B2 (en) Semiconductor light emitting device
KR100991064B1 (en) Vertical cavity surface emitting laser
JP5005300B2 (en) Semiconductor laser device
WO2018003551A1 (en) Semiconductor laser device, semiconductor laser module and laser light source system for welding
JP5247444B2 (en) Semiconductor laser device
JP2007095758A (en) Semiconductor laser
JP4295776B2 (en) Semiconductor laser device and manufacturing method thereof
US7436874B2 (en) Laser device
US20110286487A1 (en) Semiconductor laser device
JP2009158647A (en) Nitride semiconductor laser element and method of fabricating the same
JP2000349397A (en) Semiconductor light emitting element
JP2009224480A (en) Two-wavelength semiconductor laser device
JP4047358B2 (en) Self-excited semiconductor laser device
JP2005012178A (en) Semiconductor laser
JP2015012018A (en) Semiconductor laser element
JP2007201390A (en) Semiconductor laser device, and method for manufacturing same
JP2004311964A (en) Nitride semiconductor element and its manufacturing method
JP2009295761A (en) Semiconductor laser element
JP2005129686A (en) Semiconductor light emitting element
JP2005243998A (en) Semiconductor laser
JP2001144373A (en) Method of manufacturing semiconductor laser
JP2005302843A (en) Semiconductor laser
JP2006108225A (en) Semiconductor laser
JP2006332713A (en) Nitride-based semiconductor laser element
JP3872627B2 (en) Multi-beam type semiconductor optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170322

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606