JP2015008362A - Imaging apparatus, image reader, image formation apparatus, and driving method of imaging apparatus - Google Patents
Imaging apparatus, image reader, image formation apparatus, and driving method of imaging apparatus Download PDFInfo
- Publication number
- JP2015008362A JP2015008362A JP2013132022A JP2013132022A JP2015008362A JP 2015008362 A JP2015008362 A JP 2015008362A JP 2013132022 A JP2013132022 A JP 2013132022A JP 2013132022 A JP2013132022 A JP 2013132022A JP 2015008362 A JP2015008362 A JP 2015008362A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- unit
- pixel
- switch transistor
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims description 10
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims abstract description 98
- 238000012546 transfer Methods 0.000 claims description 38
- 238000001514 detection method Methods 0.000 claims description 18
- 230000002265 prevention Effects 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000002829 reductive effect Effects 0.000 abstract description 10
- 230000000052 comparative effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 20
- 239000011521 glass Substances 0.000 description 19
- 230000008859 change Effects 0.000 description 18
- 230000003321 amplification Effects 0.000 description 14
- 238000003199 nucleic acid amplification method Methods 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 239000003086 colorant Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 4
- 238000003705 background correction Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 108091008695 photoreceptors Proteins 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
Description
本発明は、撮像装置、画像読取装置、画像形成装置、および撮像装置の駆動方法に関する。 The present invention relates to an imaging apparatus, an image reading apparatus, an image forming apparatus, and a driving method of the imaging apparatus.
今日において、一括露光方式の撮像装置が知られている。この一括露光方式の撮像装置は、全画素を一度に露光し、その後、容量に蓄積された画素毎に、順番にリセット電圧および光電変換した電荷を読み出す。そして、カラム毎に設けられたCDS回路およびA/D変換回路で、CDS処理およびA/D変換処理を施して出力する。なお、CDSは、「correlated double sampling(相関二重サンプリング)」の略記である。また、A/Dは、「Analog/Digital」の略記である。 Today, a batch exposure type imaging apparatus is known. This collective exposure type imaging apparatus exposes all pixels at once, and then reads out the reset voltage and the photoelectrically converted charges in order for each pixel accumulated in the capacitor. Then, CDS processing and A / D conversion processing are performed by the CDS circuit and A / D conversion circuit provided for each column and output. CDS is an abbreviation for “correlated double sampling”. A / D is an abbreviation for “Analog / Digital”.
また、特許文献1(特許第4846076号公報)に、低ノイズの画像信号を得ることを目的とした増幅型固体撮像装置が開示されている。この増幅型固体撮像装置は、複数の容量を有する画素が行列状に複数配置されて構成される画素アレイと、画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えている。各画素は、受光した光に応じた信号を生成して出力する光電変換部と、光電変換部からゲートに入力される信号を増幅して出力する第1の増幅トランジスタと、第1の増幅トランジスタのゲート電圧をリセットするリセットトランジスタとを備えている。 Patent Document 1 (Japanese Patent No. 4846076) discloses an amplification type solid-state imaging device for the purpose of obtaining a low-noise image signal. This amplification type solid-state imaging device includes a pixel array configured by arranging a plurality of pixels having a plurality of capacitors in a matrix, and a control circuit that performs operation control on each pixel constituting the pixel array. Each pixel includes a photoelectric conversion unit that generates and outputs a signal corresponding to received light, a first amplification transistor that amplifies and outputs a signal input to the gate from the photoelectric conversion unit, and a first amplification transistor And a reset transistor for resetting the gate voltage.
また、増幅型固体撮像装置は、第1の増幅トランジスタから第1の信号線に出力された信号を保持する複数の容量と、複数の容量に対応してかつ第1の信号線と複数の容量との間にそれぞれ設けられ、第1の信号線と複数の容量との間の入出力制御を行う各容量当り1個からなる複数の容量スイッチとを備えている。さらに、第1の信号線からゲートに入力される信号を増幅して第2の信号線に出力する第2の増幅トランジスタと、第1の信号線に接続され、所定の第1の電圧を第1の信号線に出力する初期化トランジスタとを備えている。 In addition, the amplification type solid-state imaging device includes a plurality of capacitors for holding a signal output from the first amplification transistor to the first signal line, a plurality of capacitors corresponding to the plurality of capacitors, and the first signal line and the plurality of capacitors. And a plurality of capacitance switches each including one capacitor for performing input / output control between the first signal line and the plurality of capacitors. In addition, a second amplification transistor that amplifies a signal input to the gate from the first signal line and outputs the amplified signal to the second signal line, and a first signal line connected to the first signal line, And an initialization transistor that outputs to one signal line.
このような増幅型固体撮像装置は、画素アレイの各画素内の2つの容量の一方にリセット信号の書き込み動作を、また、他方に光信号の書き込み動作をそれぞれ行わせる。この後、各画素の各容量から第2の増幅トランジスタのゲートへの読み出しを順次行うようにして、全画素一括かつ同時に、各容量に書き込む動作および各容量から順次読み出す動作を行う。読み出し時には、第1の増幅トランジスタのゲートに第3の電圧を与えて不活性とし、または、第1の増幅トランジスタと第1の信号線の間に設けた出力スイッチをオフとする。これにより、第1の増幅トランジスタが影響を与える不都合を防止することができる。 Such an amplification type solid-state imaging device causes one of two capacitors in each pixel of the pixel array to perform a reset signal writing operation and the other to perform an optical signal writing operation. Thereafter, reading from each capacitor of each pixel to the gate of the second amplification transistor is sequentially performed, and all pixels are simultaneously and simultaneously written to each capacitor and sequentially read from each capacitor. At the time of reading, a third voltage is applied to the gate of the first amplification transistor to make it inactive, or an output switch provided between the first amplification transistor and the first signal line is turned off. As a result, it is possible to prevent inconvenience that the first amplifying transistor affects.
また、順次読み出された画素毎のリセット信号と光信号の間で差を取ることにより、CDS処理を行う。これにより、第1および第2の各増幅トランジスタにおけるしきい値電圧のばらつきに起因する固定パターンノイズ、および、第1の増幅トランジスタにおけるゲートへのリセットノイズを抑制することができ、低ノイズの画像信号を得ることができる。 Further, CDS processing is performed by taking a difference between the reset signal and the optical signal for each pixel read out sequentially. Thereby, it is possible to suppress fixed pattern noise caused by variations in threshold voltage in each of the first and second amplification transistors and reset noise to the gate of the first amplification transistor, and a low noise image. A signal can be obtained.
しかし、特許文献1に開示されている増幅型固体撮像装置等の従来の一括露光方式の撮像装置は、カラム毎に共通の出力部(CDS回路およびA/D変換回路等)を介して画像信号を出力しているため、電荷を蓄積した容量から読み出す電荷量について、以下の問題があった。
However, the conventional batch exposure type imaging device such as the amplification type solid-state imaging device disclosed in
すなわち、対象画素部の電荷読み出し時に、対象画素部の各トランジスタのゲート入力信号の変化分が、対象画素部および他画素部のトランジスタの寄生容量を介して、電荷として他の画素部に入り込む可能性がある。この電圧変動分によって、本来の電荷の出力レベルにはならず、画素部間のクロストークが発生する。 In other words, when the charge is read out from the target pixel unit, the change in the gate input signal of each transistor in the target pixel unit can enter other pixel units as charges via the parasitic capacitance of the transistors in the target pixel unit and other pixel units. There is sex. Due to this voltage variation, the original charge output level is not achieved, but crosstalk occurs between the pixel portions.
また、前の画素部が低いレベルだった場合に、次の画素部の読み出しが高いレベルであると、出力部において電位変動が大きくなり、応答性を確保していないと、本来のレベルの検出が困難となる。つまり、直前のチャンネルのレベル次第で、本来読み出されるべきレベルからずれを生ずる画素部間のクロストークも発生する。また、本来の出力レベルを検出するために読み出し期間を長くすると、動作スピードが遅くなる不都合を生ずる。 In addition, when the previous pixel portion is at a low level, if the readout of the next pixel portion is at a high level, the potential fluctuation increases at the output portion, and if the responsiveness is not secured, the original level is detected. It becomes difficult. That is, depending on the level of the immediately preceding channel, crosstalk between pixel portions that deviates from the level that should be read out also occurs. Further, if the reading period is lengthened in order to detect the original output level, there arises a disadvantage that the operation speed becomes slow.
本発明は、上述の課題に鑑みてなされたものであり、画素部間のクロストークを防止可能とした撮像装置、画像読取装置、画像形成装置、および撮像装置の駆動方法の提供を目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides an imaging apparatus, an image reading apparatus, an image forming apparatus, and a driving method of the imaging apparatus that can prevent crosstalk between pixel units. .
上述した課題を解決し、目的を達成するために、本発明は、入射光に応じた電荷を蓄積する電荷蓄積部と、電荷蓄積部に蓄積された電荷を検出する電荷検出部と、電荷蓄積部から電荷検出部に電荷を転送する転送トランジスタと、電荷検出部をリセットするリセットトランジスタとを少なくとも備えた複数の画素部と、画素部からの電荷を処理し、順次、後段回路に転送する画素出力部と、画素出力部に設けられ、電荷検出部で検出された電荷を蓄積する電荷蓄積用キャパシタと、画素出力部に設けられ、電荷検出部で検出された電荷を電荷蓄積用キャパシタに書き込むタイミングを制御するための複数の書き込みスイッチトランジスタと、画素出力部に設けられ、電荷蓄積用キャパシタに蓄積された電荷を読み出すタイミングを制御するための複数の読み出しスイッチトランジスタと、画素出力部に設けられ、書き込み、および読み出しのタイミングで、電荷蓄積用キャパシタの電荷の入出力を制御する複数の接続スイッチトランジスタと、画素部間のクロストークを防止するクロストーク防止部とを有する。 In order to solve the above-described problems and achieve the object, the present invention provides a charge accumulation unit that accumulates charges according to incident light, a charge detection unit that detects charges accumulated in the charge accumulation unit, and a charge accumulation A plurality of pixel units each including at least a transfer transistor that transfers charge from the unit to the charge detection unit and a reset transistor that resets the charge detection unit, and a pixel that processes the charges from the pixel unit and sequentially transfers them to a subsequent circuit An output unit, a charge storage capacitor provided in the pixel output unit and configured to store charges detected by the charge detection unit, and a charge provided in the pixel output unit and detected by the charge detection unit are written into the charge storage capacitor. A plurality of write switch transistors for controlling the timing and the timing for reading the charge accumulated in the charge storage capacitor provided in the pixel output unit The cross-talk between the pixel unit and multiple connection switch transistors that are provided at the pixel output unit and control the charge input / output of the charge storage capacitor at the timing of writing and reading And a crosstalk prevention unit.
本発明によれば、各画素部間のクロストークを防止することができるという効果を奏する。 According to the present invention, it is possible to prevent crosstalk between the pixel units.
以下に添付図面を参照して、撮像装置、画像読取装置、画像形成装置、および撮像装置の駆動方法の実施の形態を詳細に説明する。 Hereinafter, embodiments of an imaging apparatus, an image reading apparatus, an image forming apparatus, and a driving method of the imaging apparatus will be described in detail with reference to the accompanying drawings.
(第1の実施の形態)
図1に、比較例となる一括露光方式の撮像装置のR(赤)用の画素部Rの回路図を示す。なお、G(緑)用の画素部GおよびB(青)用の画素部Bも同様の構成となっている。また、図2に、比較例となる一括露光方式の撮像装置において、各画素部R,G,Bからの信号を書き込み、読み出して出力する画素出力部1の回路図を示す。この比較例となる撮像装置の場合、電荷蓄積用キャパシタとして、リセット電荷蓄積用キャパシタCRnおよび信号電荷蓄積用キャパシタCSnを有している。このため、比較例となる撮像装置は、図2に示すように書き込みスイッチトランジスタSLの他に、接続スイッチトランジスタCS_*、および接続スイッチトランジスタCR_*を備えている(*:R,G,B)。各接続スイッチトランジスタCS_*、CR_*は、RGBの各画素部(各チャンネル)の各電荷を所定のタイミングで書き込み、読み出すために、信号電荷蓄積用キャパシタCSnまたはリセット電荷蓄積用キャパシタCRnの電荷の入出力を制御する。
(First embodiment)
FIG. 1 is a circuit diagram of a pixel unit R for R (red) of a batch exposure type imaging apparatus as a comparative example. The G (green) pixel portion G and the B (blue) pixel portion B have the same configuration. FIG. 2 is a circuit diagram of the
図3は、比較例となる撮像装置の画素出力部1、後段処理部2および信号発生部3の接続関係を示したブロック図である。信号発生部3から出力されている各種制御信号は、同一名の各トランジスタをオンオフ制御する。また、図4は、図2の構成の画素出力部1を有する比較例となる撮像装置の、1回あたりの露光から信号読み出しまでの各種信号のタイミングを示すタイミングチャートである。
FIG. 3 is a block diagram illustrating a connection relationship between the
図1において、電荷蓄積部である受光素子PDは、通常、埋め込み受光素子で構成される。受光素子PDは、蓄積時間内で受光した光に応じた電荷を生成する。フローティングディフュージョン領域FDは、図4の時間T80において、受光素子PDから信号電荷が転送される前に、リセットトランジスタRTによって、リセットトランジスタRTのドレイン電圧である電源電圧Vddにリセットされる。または、フローティングディフュージョン領域FDは、図示しないそれに対応するリセットトランジスタRTのソース電圧にリセットされる。 In FIG. 1, a light receiving element PD which is a charge storage unit is usually composed of an embedded light receiving element. The light receiving element PD generates a charge corresponding to the light received within the accumulation time. The floating diffusion region FD is reset to the power supply voltage Vdd which is the drain voltage of the reset transistor RT by the reset transistor RT before the signal charge is transferred from the light receiving element PD at time T80 in FIG. Alternatively, the floating diffusion region FD is reset to the source voltage of the corresponding reset transistor RT (not shown).
その後、図4の時間T81において、書き込みスイッチトランジスタSL、接続スイッチトランジスタCR_*を全画素部一斉にオンする。これにより、図2のリセット電荷蓄積用キャパシタCRn(*)に、リセット時のフローティングディフュージョン領域FDのリセット電荷が、全画素一斉に転送される。次に、図4の時間T82において、接続スイッチトランジスタCR_*が全画素部一斉にオフされると共に、転送トランジスタTXがオンされる。これにより、受光素子PDからの信号電荷が、リセット電荷転送後のフローティングディフュージョン領域FDに転送される。 Thereafter, at time T81 in FIG. 4, the writing switch transistor SL and the connection switch transistor CR_ * are turned on all at once. As a result, the reset charges in the floating diffusion region FD at the time of reset are transferred to the reset charge storage capacitor CRn (*) in FIG. 2 at the same time. Next, at time T82 in FIG. 4, the connection switch transistors CR_ * are turned off all at once, and the transfer transistor TX is turned on. As a result, the signal charge from the light receiving element PD is transferred to the floating diffusion region FD after the reset charge transfer.
次に、図4の時間T83において、転送トランジスタTXがオフされると共に、接続スイッチトランジスタCS_*が全画素部一斉にオンされ、信号電荷蓄積用キャパシタCSn(*)に転送される。次に、接続スイッチトランジスタCS_*が全画素部一斉にオフされ、リセット電荷および信号電荷の各電荷蓄積用キャパシタCRn(*)、CSn(*)の一括書き込みが終了する。 Next, at time T83 in FIG. 4, the transfer transistor TX is turned off, and the connection switch transistors CS_ * are turned on all at once and transferred to the signal charge storage capacitor CSn (*). Next, the connection switch transistors CS_ * are all turned off at the same time, and the batch writing of the charge storage capacitors CRn (*) and CSn (*) of the reset charge and the signal charge is completed.
次に、図4の時間T84において、読み出しスイッチトランジスタSWがオンされると同時に、接続スイッチトランジスタCR_Rがオンされる。これにより、画素部Rのリセット電荷蓄積用キャパシタCRn(R)に蓄積されているリセット電荷が、画素出力部1の出力端PIXOUTnに転送される。転送後、接続スイッチトランジスタCR_Rがオフされ、同様に今度は、図4の時間T85において、接続スイッチトランジスタCS_Rがオンされ、画素部Rの信号電荷蓄積用キャパシタCSn(R)に蓄積されている信号電荷が画素出力部1の出力端PIXOUTnに転送される。転送後、接続スイッチトランジスタCS_Rをオフする。次の画素部Gおよび画素部Bにおいても、それぞれの各電荷蓄積用キャパシタ(CRn(G),CSn(G),CRn(B),CSn(B))に蓄積されている各電荷について同様の処理が行われる(図4の時間T86、T87)。
Next, at time T84 in FIG. 4, the read switch transistor SW is turned on, and at the same time, the connection switch transistor CR_R is turned on. As a result, the reset charge stored in the reset charge storage capacitor CRn (R) of the pixel unit R is transferred to the output terminal PIXOUTn of the
このように、出力端PIXOUTnの電荷は、図4の時間T80〜T87までの間、読み出し画素部順に電位変動する(Rのリセット電荷→Rの信号電荷→Gのリセット電荷→Gの信号電荷→Bのリセット電荷→Bの信号電荷)。この読み出し期間の間は、読み出しスイッチトランジスタSWは全画素部共通の制御であり、読み出し画素部以外の読み出しスイッチトランジスタSWもオンしている。これは電荷の読み出しが、最終的に接続スイッチトランジスタCR_*、CS_*がオンされて制御されるためである。このため、読み出しを行わない画素部の場合、読み出しスイッチトランジスタSWがオンしていても、接続スイッチトランジスタCR_*、CS_*がオフしていれば、リセット電荷または信号電荷の読み出しは行われない。 As described above, the electric charge of the output terminal PIXOUTn varies in the order of the readout pixel portion from time T80 to T87 in FIG. 4 (R reset charge → R signal charge → G reset charge → G signal charge → B reset charge → B signal charge). During this readout period, the readout switch transistor SW is common to all the pixel units, and the readout switch transistors SW other than the readout pixel unit are also turned on. This is because the charge reading is finally controlled by turning on the connection switch transistors CR_ * and CS_ *. Therefore, in the case of a pixel portion that does not perform readout, even if the readout switch transistor SW is on, readout of reset charge or signal charge is not performed if the connection switch transistors CR_ * and CS_ * are off.
ところで、上述の各トランジスタはnMOS(negative-channel metal oxide semiconductor)等の半導体のため、オンおよびオフの際にノイズを発生する様々な要因を含んでいる。例えば、チャージインジェクションは、トランジスタ(スイッチング素子)がオンのときに画素部を形成していた電荷(電子または正孔)がオフすることによって、そのトランジスタのソースまたはドレインに移動する現象である。また、クロックフィードスルーは、ゲート電位がオンからオフ、またはオフからオンに変化するのに伴って、ゲート−ドレイン間またはゲート−ソース間の寄生容量に起因した静電効果により電位に影響を及ぼす現象である。 By the way, each of the above-described transistors is a semiconductor such as a negative-channel metal oxide semiconductor (nMOS), and therefore includes various factors that generate noise when turned on and off. For example, charge injection is a phenomenon in which, when a transistor (switching element) is on, charges (electrons or holes) that form a pixel portion are turned off, so that the transistor moves to the source or drain of the transistor. In addition, clock feedthrough affects the potential due to the electrostatic effect due to the parasitic capacitance between the gate and the drain or between the gate and the source as the gate potential changes from on to off or from off to on. It is a phenomenon.
特に、クロックフィードスルーは、トランジスタのゲート入力の変化スピード、つまり撮像装置の動作速度に依存しているため、高速性の妨げとなる。このため、この発生した電荷が、後から読み出される画素部に影響を与えてしまい、その分だけ、余計に電荷が出力端PIXOUTnに伝わり、結果として画素部間のクロストークが発生する。 In particular, the clock feedthrough hinders the high speed because it depends on the change speed of the gate input of the transistor, that is, the operation speed of the imaging device. For this reason, the generated charge affects the pixel portion to be read later, and the charge is transmitted to the output terminal PIXOUTn as much as that, and as a result, crosstalk occurs between the pixel portions.
図5に、クロックフィードスルーの現象を説明するために、画素出力部1の簡略化した回路図を示す。例えば、リセット電荷蓄積用キャパシタCRn(R)の電荷を接続スイッチトランジスタCR_R、および読み出しスイッチトランジスタSWをオンして読み出す際に、電荷は全て読みだされる。しかし、上述のクロックフィードスルーにより、ゲート電圧の変化分も各トランジスタの寄生容量を介して出力される。この変化分による電荷は、回路構成によって変化する割合で、出力端PIXOUTn、画素部Gおよび画素部Bへ伝達する。この例では、理解容易とするために、この電荷は全て次の画素部Gのリセット電荷蓄積用キャパシタCRn(G)に回り込むものとする。すなわち、図5の実線の矢印が、読み出し時にリセット電荷蓄積用キャパシタCRn(R)から出力される正規の電荷分、点線の矢印が寄生容量を介して回り込むノイズによる電荷である。
FIG. 5 shows a simplified circuit diagram of the
比較例となる撮像装置の場合、図4および図5に示すようにリセット電荷蓄積用キャパシタCRn(R)の電荷を、接続スイッチトランジスタCR_R、および読み出しスイッチトランジスタSWをオンにして読み出す。このため、図5に示すように、読み出しスイッチトランジスタSWが2箇所+接続スイッチトランジスタCR_Rが1箇所の計3箇所のクロックフィードスルー発生源がある。また、このとき、接続スイッチトランジスタCR_Gはオフだが、ドレイン−ソース間の反転層で形成された容量によって、寄生容量が形成されている。これらのことを等価回路で表すと、図6のようになる。例えば、ノイズによる画素部Gの信号電荷蓄積用キャパシタCSn(G)の電圧の変化分をΔVc1、図6の等価回路の各寄生容量値をC、リセット電荷蓄積用キャパシタCRn(G)の容量値を10Cとする。この場合、容量分圧により、「ΔVc1=0.070C」となる。よって、この後、画素部Gが読み出されるときに、この変化分の電荷も合わせて出力端PIXOUTnに出力されてしまう。 In the case of an imaging device as a comparative example, as shown in FIGS. 4 and 5, the charge of the reset charge storage capacitor CRn (R) is read by turning on the connection switch transistor CR_R and the read switch transistor SW. For this reason, as shown in FIG. 5, there are a total of three clock feedthrough generation sources including two read switch transistors SW and one connection switch transistor CR_R. At this time, the connection switch transistor CR_G is off, but a parasitic capacitance is formed by the capacitance formed by the inversion layer between the drain and the source. These things are represented by an equivalent circuit as shown in FIG. For example, the change in voltage of the signal charge storage capacitor CSn (G) of the pixel portion G due to noise is ΔVc1, each parasitic capacitance value of the equivalent circuit of FIG. 6 is C, and the capacitance value of the reset charge storage capacitor CRn (G). Is 10C. In this case, “ΔVc1 = 0.070C” due to the capacity partial pressure. Therefore, after that, when the pixel portion G is read, the charge corresponding to the change is also output to the output terminal PIXOUTn.
この例の構成では、電荷蓄積用キャパシタが、信号電荷蓄積用キャパシタCSnおよびリセット電荷蓄積用キャパシタCRnに分かれている。この場合でも、画素部Gの各電荷蓄積用キャパシタCSn、CRnにかかる変化分が均一でないと、図3の後段処理部2のCDS回路(相関二重サンプリング回路)11で差分演算されるため、最終的な出力値に影響を与えてしまう。画素部Gの読み出し時でも、画素部Bに対して同様の現象が起こる。よって、最終的な出力端PIXOUTnは、図4の時間T86,T87の実線に示すように、画素部G,Bのリセット電圧として、本来の出力レベル(点線の波形)から外れた値が出力されてしまう。
In the configuration of this example, the charge storage capacitor is divided into a signal charge storage capacitor CSn and a reset charge storage capacitor CRn. Even in this case, if the amount of change applied to each of the charge storage capacitors CSn and CRn of the pixel unit G is not uniform, the difference calculation is performed in the CDS circuit (correlated double sampling circuit) 11 of the
一方、出力端PIXOUTnの電位変化のスピードは、各電荷蓄積用キャパシタCRn(*)、CSn(*)の容量値に依存する。なお、各電荷蓄積用キャパシタCRn(*)、CSn(*)に電圧を印加すると、微少ではあるが漏れ電流が発生する。このため、各電荷蓄積用キャパシタCRn(*)、CSn(*)の容量値は、その影響が無視できる程度の容量の大きさにしておく必要がある。 On the other hand, the speed of potential change at the output terminal PIXOUTn depends on the capacitance values of the charge storage capacitors CRn (*) and CSn (*). Note that when a voltage is applied to each of the charge storage capacitors CRn (*) and CSn (*), a slight leakage current is generated. For this reason, it is necessary to set the capacitance values of the charge storage capacitors CRn (*) and CSn (*) so that the influence can be ignored.
しかしながら、各電荷蓄積用キャパシタCRn(*)、CSn(*)の容量値を大きくした場合、漏れ電流による影響は軽減されるが、出力端PIXOUTnの電位変動については、電荷蓄積用キャパシタCRn(*)、CSn(*)の放電スピードが遅くなる。各電荷蓄積用キャパシタCRn(*)、CSn(*)の放電スピードを高速化するために、接続スイッチトランジスタCR_*,CS_*のオン時間を短くすると、以下の問題が生ずる。この場合、各電荷蓄積用キャパシタCRn(*)、CSn(*)に蓄積された電荷が全て放電されずに残り、本来の出力レベルに対して外れた値が出力される。図4の出力端PIXOUTnの点線の波形および実線の波形は、RおよびBの各画素部における、明時出力(電荷量に比例してフローティングディフュージョン領域FDの電位が下降するため、電位は下がる)の場合の各波形を示している。このような問題は、電荷の読み出しの際に、前チャンネル(前に読み出しを行った画素部)と次のチャンネル(次に読み出しを行った画素部)の電荷量の差が大きいほど顕著になる。 However, when the capacitance values of the charge storage capacitors CRn (*) and CSn (*) are increased, the influence of the leakage current is reduced. However, regarding the potential fluctuation of the output terminal PIXOUTn, the charge storage capacitor CRn (* ), The discharge speed of CSn (*) is slow. If the on-time of the connection switch transistors CR_ * and CS_ * is shortened in order to increase the discharge speed of the charge storage capacitors CRn (*) and CSn (*), the following problems occur. In this case, all charges stored in the charge storage capacitors CRn (*) and CSn (*) remain without being discharged, and a value deviating from the original output level is output. The dotted line waveform and solid line waveform at the output terminal PIXOUTn in FIG. 4 indicate the light output in each of the R and B pixel portions (the potential decreases because the potential of the floating diffusion region FD decreases in proportion to the amount of charge). Each waveform in the case of is shown. Such a problem becomes more prominent when the charge is read, as the difference in charge amount between the previous channel (the pixel portion that has been read before) and the next channel (the pixel portion that has been read next) is larger. .
この場合、信号電荷読み出しの後、次の画素部のリセット電荷の読み出しだが、同様の原理で、図3の後段処理部2において、ADC回路10でアナログ/デジタル変換を行い、CDS回路11でCDS処理等を行うことで最終的な信号レベル出力に影響が出る。ADCは、アナログ/デジタル変換の略記である。結果的に、この前後の画素部(読み出し順に隣接する画素部)の関係が色であると、前の色のレベルに次のレベルがつられ、撮像装置の出力として色間のクロストークとなる。読み出しスイッチトランジスタSWをオンする時間を、電荷の放電が十分にできるくらい長い時間確保すると、色間のクロストークを防止することができる。しかし、電荷の放電時間を確保することで、撮像装置の高速駆動が困難となる。
In this case, after the signal charge is read out, the reset charge of the next pixel portion is read out. On the same principle, analog / digital conversion is performed by the
このようなことから、第1の実施の形態の撮像装置は、クロストーク防止部の一例として、読み出しスイッチトランジスタSW_*(*:R,G,B)を、各画素部独立に制御する構成を有している。図7に、第1の実施の形態の撮像装置の画素出力部1のブロック図を示す。また、図8に、第1の実施の形態の撮像装置の各種信号のタイミングチャートを示す。
For this reason, the imaging apparatus according to the first embodiment has a configuration in which the readout switch transistor SW_ * (*: R, G, B) is controlled independently for each pixel unit as an example of the crosstalk prevention unit. Have. FIG. 7 is a block diagram of the
図8において、第1の実施の形態の撮像装置は、上述の比較例の撮像装置と同様に、時間T80〜時間T83において、リセット電荷、信号電荷の各電荷蓄積用キャパシタCRn、CSnの一括書き込みを実施する。なお、フローティングディフュージョン領域FDは、電荷検出部の一例である。次に、第1の実施の形態の撮像装置では、読み出しスイッチトランジスタSW_R、SW_G、SW_Bを独立に制御する。 In FIG. 8, the imaging device of the first embodiment performs batch writing of the charge storage capacitors CRn and CSn for reset charge and signal charge from time T80 to time T83, as in the imaging device of the comparative example described above. To implement. The floating diffusion region FD is an example of a charge detection unit. Next, in the imaging device of the first embodiment, the readout switch transistors SW_R, SW_G, and SW_B are controlled independently.
まず、図3に示す信号発生部3は、図8の時間T84〜時間T86の間、読み出しスイッチトランジスタSW_Rをオンにする。この間の時間T84において、信号発生部3は、接続スイッチトランジスタCR_Rをオンする。これにより、画素部Rのリセット電荷蓄積用キャパシタCRn(R)に蓄積されているリセット電荷が、画素出力部1の出力端PIXOUTnに転送される。
First, the signal generator 3 shown in FIG. 3 turns on the read switch transistor SW_R during the time T84 to the time T86 in FIG. At time T84 during this period, the signal generator 3 turns on the connection switch transistor CR_R. As a result, the reset charge stored in the reset charge storage capacitor CRn (R) of the pixel unit R is transferred to the output terminal PIXOUTn of the
このリセット電荷の転送後、信号発生部3は、接続スイッチトランジスタCR_Rをオフして、同様に今度は、図8の時間T85において、接続スイッチトランジスタCS_Rをオンする。これにより、画素部Rの信号電荷蓄積用キャパシタCSn(R)に蓄積されている信号電荷が、画素出力部1の出力端PIXOUTnに転送される。転送後、信号発生部3は、接続スイッチトランジスタCS_Rをオフする。
After the transfer of the reset charge, the signal generator 3 turns off the connection switch transistor CR_R, and similarly turns on the connection switch transistor CS_R at time T85 in FIG. As a result, the signal charge stored in the signal charge storage capacitor CSn (R) of the pixel unit R is transferred to the output terminal PIXOUTn of the
画素部Gの場合も同様に、信号発生部3は、図8の時間T86〜T88の間、読み出しスイッチトランジスタSW_Gをオンし、この間の時間T86で接続スイッチトランジスタCR_Gをオンする。これにより、画素部Gのリセット電荷蓄積用キャパシタCRn(G)に蓄積されているリセット電荷が、画素出力部1の出力端PIXOUTnに転送される。また、信号発生部3は、図8の時間T86〜T88の間、時間T87において、接続スイッチトランジスタCS_Gをオンする。これにより、画素部Gの信号電荷蓄積用キャパシタCSn(G)に蓄積されている信号電荷が、画素出力部1の出力端PIXOUTnに転送される。
Similarly, in the case of the pixel portion G, the signal generator 3 turns on the read switch transistor SW_G during the time T86 to T88 in FIG. 8, and turns on the connection switch transistor CR_G at the time T86 during this time. As a result, the reset charge stored in the reset charge storage capacitor CRn (G) of the pixel unit G is transferred to the output terminal PIXOUTn of the
画素部Bの場合も同様に、信号発生部3は、図8の時間T88〜T90の間、読み出しスイッチトランジスタSW_Bをオンし、この間の時間T88で接続スイッチトランジスタCR_Bをオンする。これにより、画素部Bのリセット電荷蓄積用キャパシタCRn(B)に蓄積されているリセット電荷が、画素出力部1の出力端PIXOUTnに転送される。また、信号発生部3は、図8の時間T88〜T90の間、時間T89において、接続スイッチトランジスタCS_Bをオンする。これにより、画素部Gの信号電荷蓄積用キャパシタCSn(B)に蓄積されている信号電荷が、画素出力部1の出力端PIXOUTnに転送される。
Similarly, in the case of the pixel portion B, the signal generating portion 3 turns on the read switch transistor SW_B during the time T88 to T90 in FIG. 8, and turns on the connection switch transistor CR_B at the time T88 during this time. As a result, the reset charge stored in the reset charge storage capacitor CRn (B) of the pixel unit B is transferred to the output terminal PIXOUTn of the
次に、図9に、第1の実施の形態の撮像装置の画素出力部1の簡略化した回路図を示す。図5と同様に画素部Rの読み出し時の画素部Gへの影響について説明する。信号電荷蓄積用キャパシタCRn(R)の電荷を、接続スイッチトランジスタCR_R、および読み出しスイッチトランジスタSW_Rをオンして読み出す際に、電荷は全て読み出されるが、このとき読み出しスイッチトランジスタSW_Gはオフしているため、ドレイン−ソース間の寄生容量とみなすことができる。このため、クロックフィードスルー発生源を、接続スイッチトランジスタCR_R、および読み出しスイッチトランジスタSW_Rの計2箇所とすることができる。この場合、等価回路としては図10のようになる。
Next, FIG. 9 shows a simplified circuit diagram of the
実際に、このノイズによる画素部Gの信号電荷蓄積用キャパシタCSn(G)の電圧の変化分をΔVc2とすると、容量分圧により、「ΔVc2=0.038C」となり、従来構成での変化分のΔVc1=0.070Cから大幅に低減される。結果、この後画素部Gが読み出されるときの出力に対するクロストーク量を低減することができる。 Actually, if the change in the voltage of the signal charge storage capacitor CSn (G) of the pixel portion G due to this noise is ΔVc2, it becomes “ΔVc2 = 0.038C” due to the capacitance division, and the change in the conventional configuration It is greatly reduced from ΔVc1 = 0.070C. As a result, it is possible to reduce the amount of crosstalk with respect to the output when the pixel portion G is subsequently read out.
以上の説明から明らかなように、第1の実施の形態の撮像装置は、読み出しスイッチトランジスタSW_*(*:R,G,B)を、各画素部独立に制御する。これにより、トランジスタのクロックフィードスルーのスイッチングノイズによる他画素部への電圧変動を、他画素部の読み出しトランジスタ(オフ)の寄生容量で容量分圧して低減することができる。このため、画素部間のクロストークを防止することができる。 As is apparent from the above description, the imaging apparatus according to the first embodiment controls the read switch transistor SW_ * (*: R, G, B) independently for each pixel unit. As a result, the voltage fluctuation to the other pixel portion due to the switching noise of the clock feedthrough of the transistor can be reduced by dividing the capacitance by the parasitic capacitance of the readout transistor (off) of the other pixel portion. For this reason, crosstalk between pixel portions can be prevented.
(第2の実施の形態)
次に、第2の実施の形態の撮像装置の説明をする。図11に、第2の実施の形態の一括露光方式の撮像装置の画素出力部1の回路図を示す。また、図12に、第2の実施の形態の撮像装置の露光→信号読み出しまでの各種信号のタイミングチャートを示す。この第2の実施の形態の撮像装置は、クロストーク防止部の一例として、各画素部RGBそれぞれにおいて、読み出しスイッチトランジスタSWの制御を画素部毎に独立制御する構成と共に、以下の構成を有する。すなわち、この撮像装置は、各画素部RGBそれぞれにおいて、各電荷蓄積用キャパシタCRn(*)、CSn(*)とグランドGND間にスイッチトランジスタGSW_*を設けた構成を有している。
(Second Embodiment)
Next, an imaging apparatus according to the second embodiment will be described. FIG. 11 is a circuit diagram of the
上述の第1の実施の形態の撮像装置の場合、応答性不足による画素部間クロストークの防止は困難である。これに対して、この第2の実施の形態の撮像装置は、以下に説明するように、トランジスタの寄生容量起因のクロストークと共に、応答不足によるクロストークの発生も防止している。 In the case of the imaging apparatus according to the first embodiment described above, it is difficult to prevent crosstalk between pixel units due to insufficient responsiveness. On the other hand, the image pickup apparatus according to the second embodiment prevents crosstalk due to insufficient response as well as crosstalk due to parasitic capacitance of the transistor, as will be described below.
すなわち、第2の実施の形態の撮像装置は、信号発生部3が、図12の時間T120において、受光素子PDから信号電荷が転送される前に、リセットトランジスタRTをオンする。これにより、フローティングディフュージョン領域FDが、リセットトランジスタRTのドレイン電圧である電源電圧Vdd、またはそれに対応するリセットトランジスタRTのソース電圧にリセットされる。その後、信号発生部3が、図12の時間T121において、書き込みスイッチトランジスタSL、接続スイッチトランジスタCR_*、およびスイッチトランジスタGSW_*をオンする。これにより、リセット時のフローティングディフュージョン領域FDのリセット電荷が、リセット電荷蓄積用キャパシタCRn(*)に、全画素一斉に転送される。 That is, in the imaging device according to the second embodiment, the signal generator 3 turns on the reset transistor RT before the signal charge is transferred from the light receiving element PD at time T120 in FIG. As a result, the floating diffusion region FD is reset to the power supply voltage Vdd that is the drain voltage of the reset transistor RT or the source voltage of the reset transistor RT corresponding thereto. Thereafter, the signal generating unit 3 turns on the write switch transistor SL, the connection switch transistor CR_ *, and the switch transistor GSW_ * at time T121 in FIG. As a result, the reset charges in the floating diffusion region FD at the time of resetting are transferred to all the pixels all at once to the reset charge storage capacitor CRn (*).
なお、上述したように、一般的にMOSスイッチは、オンオフ時にチャージインジェクションおよびクロックフィードスルー等のスイッチングノイズが発生する。しかし、第2の実施の形態の撮像装置は、図13に示すように、接続スイッチトランジスタCR_*およびスイッチトランジスタGSW_*を同時にオンしている。このため、リセット電荷蓄積用キャパシタCRn(*)の両端の電位差は変わらず、ノイズを相殺することができ、出力線形性の劣化等を防止できる。 As described above, generally, a MOS switch generates switching noise such as charge injection and clock feedthrough when it is turned on and off. However, in the imaging device of the second embodiment, as shown in FIG. 13, the connection switch transistor CR_ * and the switch transistor GSW_ * are simultaneously turned on. Therefore, the potential difference between both ends of the reset charge storage capacitor CRn (*) does not change, noise can be canceled out, and output linearity deterioration and the like can be prevented.
また、第2の実施の形態の撮像装置の場合、リセット電荷蓄積用キャパシタCRn(*)および後述する信号電荷蓄積用キャパシタCSn(*)の容量値は、比較例の撮像装置と比較して小さな容量値となっている。このため、リセット電荷蓄積用キャパシタCRn(*)および信号電荷蓄積用キャパシタCSn(*)は、上述の比較例の撮像装置と同様に電荷は蓄積されるが、容量値が小さくなっている分、充電のスピードが速くなっている。 In the case of the imaging device of the second embodiment, the capacitance values of the reset charge storage capacitor CRn (*) and the signal charge storage capacitor CSn (*) described later are smaller than those of the imaging device of the comparative example. It is a capacity value. For this reason, the reset charge storage capacitor CRn (*) and the signal charge storage capacitor CSn (*) store charges in the same manner as the imaging device of the comparative example described above, but the capacitance value is small. Charging speed is getting faster.
次に、信号発生部3は、図12の時間T122において、接続スイッチトランジスタCRn_*、およびスイッチトランジスタGSW_*をオフにし、比較例の撮像装置と同じく転送トランジスタTXをオンする。これにより、受光素子PDからの信号電荷が、リセット電荷転送後のフローティングディフュージョン領域FDに転送される。 Next, the signal generator 3 turns off the connection switch transistor CRn_ * and the switch transistor GSW_ * at time T122 in FIG. 12, and turns on the transfer transistor TX as in the imaging device of the comparative example. As a result, the signal charge from the light receiving element PD is transferred to the floating diffusion region FD after the reset charge transfer.
次に、信号発生部3は、図12の時間T123において、転送トランジスタTXをオフし、接続スイッチトランジスタCS_*、およびスイッチトランジスタGSW_*を同時にオンして、信号電荷蓄積用キャパシタCSn(*)に信号電荷を転送する。 Next, at time T123 in FIG. 12, the signal generator 3 turns off the transfer transistor TX, turns on the connection switch transistor CS_ * and the switch transistor GSW_ * at the same time, and sets the signal charge storage capacitor CSn (*). Transfer signal charge.
次に、信号発生部3は、図12の時間T124において、接続スイッチトランジスタCS_*およびスイッチトランジスタGSW_*を同時にオフすると共に、書き込みスイッチトランジスタSLをオフにする。これにより、リセット電荷、信号電荷の各電荷蓄積用キャパシタCRn(*),CSn(*)の一括書き込みが終了する。 Next, the signal generator 3 simultaneously turns off the connection switch transistor CS_ * and the switch transistor GSW_ * and turns off the write switch transistor SL at time T124 in FIG. Thus, the batch writing of the reset charge and signal charge capacitors CRn (*) and CSn (*) is completed.
次に、信号発生部3は、図12の時間T125〜T126の間、読み出しスイッチトランジスタSW_Rをオンする。また、信号発生部3は、読み出しスイッチトランジスタSW_Rがオンしている間の時間T125において、接続スイッチトランジスタCR_RおよびスイッチトランジスタGSW_Rを同時にオンする。これにより、時間T125において、画素部Rのリセット電荷蓄積用キャパシタCRn(R)に蓄積されているリセット電荷が、画素出力部1の出力端PIXOUTnに転送される。このときも、接続スイッチトランジスタCR_RとスイッチトランジスタGSW_Rを同時にオンしているため、リセット電荷蓄積用キャパシタCRn(R)の両端の電位差は変わらず、図13に示すようにノイズを相殺することができる。
Next, the signal generator 3 turns on the read switch transistor SW_R during the time T125 to T126 in FIG. Further, the signal generator 3 simultaneously turns on the connection switch transistor CR_R and the switch transistor GSW_R at time T125 while the read switch transistor SW_R is on. Thereby, at time T125, the reset charge stored in the reset charge storage capacitor CRn (R) of the pixel unit R is transferred to the output terminal PIXOUTn of the
次に、信号発生部3は、接続スイッチトランジスタCR_RおよびスイッチトランジスタGSW_Rを同時にオフする。また、信号発生部3は、読み出しスイッチトランジスタSW_Rがオンしている間の時間T126において、接続スイッチトランジスタCS_RおよびスイッチトランジスタGSW_Rを同時にオンする。これにより、時間T126において、画素部Rの信号電荷蓄積用キャパシタCSn(R)に蓄積されている信号電荷が、画素出力部1の出力端PIXOUTnに転送される。転送後、信号発生部3は、接続スイッチトランジスタCS_RおよびスイッチトランジスタGSW_Rを同時にオフする。
Next, the signal generator 3 simultaneously turns off the connection switch transistor CR_R and the switch transistor GSW_R. Further, the signal generator 3 simultaneously turns on the connection switch transistor CS_R and the switch transistor GSW_R at time T126 while the read switch transistor SW_R is on. Thereby, at time T126, the signal charge stored in the signal charge storage capacitor CSn (R) of the pixel unit R is transferred to the output terminal PIXOUTn of the
次に、信号発生部3は、図12の時間T127〜T128の間、読み出しスイッチトランジスタSW_Gをオンする。また、信号発生部3は、読み出しスイッチトランジスタSW_Gがオンしている間の時間T127において、接続スイッチトランジスタCR_GおよびスイッチトランジスタGSW_Gを同時にオンする。これにより、時間T127において、画素部Gのリセット電荷蓄積用キャパシタCRn(G)に蓄積されているリセット電荷が、画素出力部1の出力端PIXOUTnに転送される。このときも、接続スイッチトランジスタCR_GとスイッチトランジスタGSW_Gを同時にオンしているため、リセット電荷蓄積用キャパシタCRn(G)の両端の電位差は変わらず、図13に示すようにノイズを相殺することができる。
Next, the signal generator 3 turns on the read switch transistor SW_G during the time T127 to T128 in FIG. Further, the signal generating unit 3 simultaneously turns on the connection switch transistor CR_G and the switch transistor GSW_G at time T127 while the read switch transistor SW_G is on. Thereby, at time T127, the reset charge stored in the reset charge storage capacitor CRn (G) of the pixel unit G is transferred to the output terminal PIXOUTn of the
次に、信号発生部3は、接続スイッチトランジスタCR_GおよびスイッチトランジスタGSW_Gを同時にオフする。また、信号発生部3は、読み出しスイッチトランジスタSW_Gがオンしている間の時間T128において、接続スイッチトランジスタCS_GおよびスイッチトランジスタGSW_Gを同時にオンする。これにより、時間T128において、画素部Gの信号電荷蓄積用キャパシタCSn(G)に蓄積されている信号電荷が、画素出力部1の出力端PIXOUTnに転送される。転送後、信号発生部3は、接続スイッチトランジスタCS_GおよびスイッチトランジスタGSW_Gを同時にオフする。
Next, the signal generator 3 simultaneously turns off the connection switch transistor CR_G and the switch transistor GSW_G. Further, the signal generator 3 simultaneously turns on the connection switch transistor CS_G and the switch transistor GSW_G at time T128 while the read switch transistor SW_G is on. Thereby, at time T128, the signal charge stored in the signal charge storage capacitor CSn (G) of the pixel unit G is transferred to the output terminal PIXOUTn of the
次に、信号発生部3は、図12の時間T129〜T130の間、読み出しスイッチトランジスタSW_Bをオンする。また、信号発生部3は、読み出しスイッチトランジスタSW_Bがオンしている間の時間T129において、接続スイッチトランジスタCR_BおよびスイッチトランジスタGSW_Bを同時にオンする。これにより、時間T129において、画素部Bのリセット電荷蓄積用キャパシタCRn(B)に蓄積されているリセット電荷が、画素出力部1の出力端PIXOUTnに転送される。このときも、接続スイッチトランジスタCR_BとスイッチトランジスタGSW_Bを同時にオンしているため、リセット電荷蓄積用キャパシタCRn(B)の両端の電位差は変わらず、図13に示すようにノイズを相殺することができる。
Next, the signal generator 3 turns on the read switch transistor SW_B during the time T129 to T130 in FIG. Further, the signal generator 3 simultaneously turns on the connection switch transistor CR_B and the switch transistor GSW_B at time T129 while the read switch transistor SW_B is on. Thereby, at time T129, the reset charge stored in the reset charge storage capacitor CRn (B) of the pixel unit B is transferred to the output terminal PIXOUTn of the
次に、信号発生部3は、接続スイッチトランジスタCR_BおよびスイッチトランジスタGSW_Bを同時にオフする。また、信号発生部3は、読み出しスイッチトランジスタSW_Bがオンしている間の時間T130において、接続スイッチトランジスタCS_BおよびスイッチトランジスタGSW_Bを同時にオンする。これにより、時間T130において、画素部Bの信号電荷蓄積用キャパシタCSn(B)に蓄積されている信号電荷が、画素出力部1の出力端PIXOUTnに転送される。転送後、信号発生部3は、接続スイッチトランジスタCS_BおよびスイッチトランジスタGSW_Bを同時にオフする。
Next, the signal generator 3 simultaneously turns off the connection switch transistor CR_B and the switch transistor GSW_B. Further, the signal generating unit 3 simultaneously turns on the connection switch transistor CS_B and the switch transistor GSW_B at time T130 while the read switch transistor SW_B is on. Thereby, at time T130, the signal charge stored in the signal charge storage capacitor CSn (B) of the pixel unit B is transferred to the output terminal PIXOUTn of the
次に、トランジスタの寄生容量起因のクロストークについて、図14に示す画素出力部1の簡略化した回路図を用いて説明する。なお、画素部Rの読み出し時の画素部Gへの影響について説明する。リセット電荷蓄積用キャパシタCRn(R)の電荷を、接続スイッチトランジスタCR_R、スイッチトランジスタGSW_R、および読み出しスイッチトランジスタSW_Rをオンして読み出す際に、電荷は全て読みだされる。このとき、読み出しスイッチトランジスタSW_G、スイッチトランジスタGSW_Gはオフしているため、これらはドレイン−ソース間の寄生容量とみなすことができる。このため、クロックフィードスルー発生源は2箇所となり、等価回路としては図15のようになる。
Next, crosstalk caused by parasitic capacitance of a transistor will be described with reference to a simplified circuit diagram of the
実際に、このノイズによる画素部Gの信号電荷蓄積用キャパシタCSn(G)の電圧の変化分をΔVc3とすると、容量分圧により、「ΔVc3=0.028C」となり、比較例の撮像装置の変化分の「ΔVc1=0.070C」から見て大幅に低減される。このため、この後に画素部Gが読み出されるときの出力に対するクロストーク量を低減することができる。 Actually, if the change in the voltage of the signal charge storage capacitor CSn (G) of the pixel portion G due to this noise is ΔVc3, “ΔVc3 = 0.028C” due to the capacitance division, and the change in the imaging device of the comparative example As seen from “ΔVc1 = 0.070C” of the minute, it is greatly reduced. For this reason, it is possible to reduce the amount of crosstalk with respect to the output when the pixel portion G is subsequently read out.
次に、信号発生部3は、各電荷蓄積用キャパシタCRn(*),CSn(*)とグランドGNDとの間のスイッチトランジスタGSW_*を、書き込みおよび読み出し以外の電荷保持期間では、全てオフにする。これにより、漏れ電流を防止することが可能となるため、各電荷蓄積用キャパシタCRn(*)、CSn(*)の容量値を、比較例の撮像装置よりもそれぞれ小さくする(CRn(*)、CSn(*)の容量値は同じ)ことが可能となる。このため、比較例の撮像装置と比較して、漏れ電流を増大させることなく、電位変動のスピードを速めることができる。従って、接続スイッチトランジスタCR_*,CS_*のオン期間を長くしなくても、期間内に各電荷蓄積用キャパシタCRn(*)、CSn(*)に蓄積された電荷量に相当する電圧の信号を出力することができる。そして、各画素部間で急激な出力レベルの変化が発生しても、これに対応することができる。 Next, the signal generator 3 turns off all the switch transistors GSW_ * between the charge storage capacitors CRn (*) and CSn (*) and the ground GND in the charge holding period other than writing and reading. . As a result, leakage current can be prevented, and the capacitance values of the charge storage capacitors CRn (*) and CSn (*) are made smaller than those of the imaging device of the comparative example (CRn (*), CSn (*) has the same capacitance value). For this reason, compared with the imaging device of the comparative example, the potential fluctuation speed can be increased without increasing the leakage current. Therefore, even if the ON period of the connection switch transistors CR_ * and CS_ * is not lengthened, a signal of a voltage corresponding to the amount of charge accumulated in each of the charge storage capacitors CRn (*) and CSn (*) within the period. Can be output. Then, even if a sudden change in output level occurs between the pixel portions, it can be dealt with.
以上の説明から明らかなように、この第2の実施の形態の撮像装置は、各画素部RGBそれぞれにおいて、読み出しスイッチトランジスタSWの制御を画素部毎に独立制御する。また、これと共に、各画素部RGBそれぞれにおいて、各電荷蓄積用キャパシタCRn(*)、CSn(*)とグランドGNDとの間にスイッチトランジスタGSW_*を設ける。そして、各電荷蓄積用キャパシタCRn(*),CSn(*)とグランドGNDとの間のスイッチトランジスタGSW_*を、書き込みおよび読み出し以外の電荷保持期間は、全てオフにする。 As is apparent from the above description, the image pickup apparatus according to the second embodiment independently controls the readout switch transistor SW for each pixel unit RGB in each pixel unit RGB. At the same time, in each pixel portion RGB, a switch transistor GSW_ * is provided between each charge storage capacitor CRn (*), CSn (*) and the ground GND. The switch transistors GSW_ * between the charge storage capacitors CRn (*) and CSn (*) and the ground GND are all turned off during the charge holding period other than writing and reading.
これにより、漏れ電流を防止することができ、各電荷蓄積用キャパシタCRn(*)、CSn(*)の容量値をそれぞれ小さくすることができる。このため、漏れ電流を増大させることなく、電位変動のスピードを速めることができる。従って、接続スイッチトランジスタCR_*,CS_*のオン期間を長くしなくても、期間内に各電荷蓄積用キャパシタCRn(*)、CSn(*)に蓄積された電荷量に相当する電圧の信号を出力することができる。このため、各画素部間で急激な出力レベルの変化があった場合でも、これに対応することができる(追従性を高めることができる)。 As a result, leakage current can be prevented, and the capacitance values of the charge storage capacitors CRn (*) and CSn (*) can be reduced. For this reason, the speed of potential fluctuation can be increased without increasing the leakage current. Therefore, even if the ON period of the connection switch transistors CR_ * and CS_ * is not lengthened, a signal of a voltage corresponding to the amount of charge accumulated in each of the charge storage capacitors CRn (*) and CSn (*) within the period. Can be output. For this reason, even when there is a sudden change in the output level between the pixel portions, it is possible to cope with this (followability can be improved).
なお、この第2の実施の形態の説明では、各電荷蓄積用キャパシタCRn(*)、CSn(*)をグランドGNDに接続することとしたが、グランドGND以外の所定の電圧(Vdd以下の電圧が好ましい)に接続しても上述と同様の効果を得ることができる。 In the description of the second embodiment, the charge storage capacitors CRn (*) and CSn (*) are connected to the ground GND. However, a predetermined voltage other than the ground GND (a voltage equal to or lower than Vdd) is used. It is possible to obtain the same effect as described above even if it is connected to (preferably).
また、この第2の実施の形態の説明では、各画素部間を色間とした場合について説明したが、色でなくとも同カラム内の画素部間の干渉全般に対して同じ原理で同様の効果を得ることができる。 In the description of the second embodiment, the case where the pixel portions are between colors has been described. However, the same principle is applied to the overall interference between the pixel portions in the same column even if it is not a color. An effect can be obtained.
(第3の実施の形態)
次に、上述の撮像装置を適用した第3の実施の形態の画像読取装置を説明する。図16は、第3の実施の形態の画像読取装置の機構部の構成例を示す模式的な断面図である。この図16において、画像読取装置100は、デジタル複写機、デジタル複合機、ファクシミリ装置等の画像形成装置に設けられるスキャナ装置または単体のスキャナ装置であり、上述の各実施の形態で説明したいずれかの撮像装置を備えている。
(Third embodiment)
Next, an image reading apparatus according to a third embodiment to which the above-described imaging apparatus is applied will be described. FIG. 16 is a schematic cross-sectional view illustrating a configuration example of a mechanism unit of the image reading apparatus according to the third embodiment. In FIG. 16, an
この画像読取装置100は、上面に原稿を載置するコンタクトガラス101を備えている。さらに、この画像読取装置100は、原稿露光用の光源102および第1反射ミラー103からなる第1キャリッジ106と、第2反射ミラー104および第3反射ミラー105からなる第2キャリッジ107とを備えている。
The
また、この画像読取装置100は、第3反射ミラー105で反射された光を、撮像装置109の受光領域(撮像素子)上に結像させるためのレンズユニット108を備えている。さらに、この画像読取装置100は、読み取り光学系等による各種の歪み補正等に用いる基準白板等の基準濃度を有する基準部材110と、シートスルー読取用スリット111も備えている。
In addition, the
基準部材110は、光源102によって照明可能であり、原稿照明位置となるコンタクトガラス101およびシートスルー読取用スリット111とは、異なる位置に設けられている。撮像装置109に対しては、コンタクトガラス101上に載置された原稿またはシートスルー読取用スリット111を通過する原稿と、基準部材110のいずれからの反射光も入射光とすることができる。
The
この画像読取装置100の上部には、自動原稿給送手段である自動原稿給送装置(以下「ADF」と略称する)200が設けられており、このADF200をコンタクトガラス101に対して開閉できるように、図示しないヒンジ等を介して連結している。ADF200は、複数枚の原稿からなる原稿束を載置可能な原稿載置台としての原稿トレイ201を備えている。また、このADF200は、原稿トレイ201に載置された原稿束から原稿を1枚ずつ分離して、シートスルー読取用スリット111へ向けて自動給送する、給送ローラ202を含む分離・給送手段も備えている。
An automatic document feeder (hereinafter abbreviated as “ADF”) 200, which is an automatic document feeder, is provided above the
このように構成された画像読取装置100において、コンタクトガラス101上に載置された原稿の画像面をスキャン(走査)して、原稿の画像を読み取るスキャンモードの動作について説明する。スキャンモードの時には、第1キャリッジ106および第2キャリッジ107が、図示しないステッピングモータによって、矢示A方向(副走査方向)に移動して原稿を走査する。このとき、コンタクトガラス101から撮像装置109の受光領域(撮像素子)までの光路長を一定に維持するために、第2キャリッジ107は第1キャリッジ106の1/2の速度で移動する。
In the
同時に、コンタクトガラス101上にセットされた原稿の下面である画像面が、第1キャリッジ106の光源102によって照明(露光)される。すると、その画像面からの反射光が、第1キャリッジ106の第1反射ミラー103、第2キャリッジ107の第2反射ミラー104および第3反射ミラー105によって順次反射される。そして、第3反射ミラー105による反射光束が、レンズユニット108によって集束され、撮像装置109の受光領域(撮像素子)上に結像される。
At the same time, an image surface that is the lower surface of the document set on the
撮像装置109は、その受光領域の撮像素子によって、1ライン分ずつの各画素の受光量を光電変換したアナログの電気信号を生成する。その電気信号を撮像装置109内の各部によって、デジタル信号に変換して調整したゲインで増幅し、原稿の画像を読み取った画像データとして出力する。
The
次に、ADF200によって原稿を自動給送して、その移動する原稿の画像を読み取るシートスルーモードの動作について説明する。このシートスルーモードの時には、第1キャリッジ106および第2キャリッジ107が、シートスルー読取用スリット111の下側へ移動して停止する。その後、原稿トレイ201上に載置された原稿束の最下位の原稿から順次、給送ローラ202によって矢示B方向(副走査方向)へ自動給送され、シートスルー読取用スリット111の位置を通過する際に、その原稿が走査される。
Next, the operation of the sheet through mode in which an original is automatically fed by the
このとき、自動給送される原稿の下面(画像面)が第1キャリッジ106の光源102によって照明される。すると、その画像面からの反射光が、第1キャリッジ106の第1反射ミラー103、第2キャリッジ107の第2反射ミラー104および第3反射ミラー105によって順次反射される。そして、第3反射ミラー105による反射光束が、レンズユニット108よって集束され、撮像装置109上に結像される。
At this time, the lower surface (image surface) of the automatically fed document is illuminated by the
撮像装置109が、その受光領域の撮像素子によって1ライン分ずつの各画素の受光量を光電変換したアナログの電気信号を出力する。その電気信号を撮像装置109内の各部によって、前述したようにデジタル信号に変換し調整したゲインで増幅し、原稿の画像を読み取った画像データとして出力する。このようにして画像の読み取りが完了した原稿は、図示しない排出口に排出される。
The
なお、スキャンモード時又はシートスルーモード時の画像読み取り前に、点灯された光源102によって照明される、基準部材110からの反射光による画像を撮像装置109によって読み取る。そして、その1ライン分の画像データの各画素のレベルが均一な所定のレベルになるように、撮像装置109内でシェーディング補正用データを生成して記憶する。その後、原稿の画像を読み取る際には、撮像装置109が読み取った画像データに対して、先に記憶したシェーディング補正用データに基づいて、シェーディング補正を行う。
Note that an image obtained by reflected light from the
また、ADF200に搬送ベルトを備えている場合には、スキャンモードであっても、ADF200によって原稿をコンタクトガラス101上の読み取り位置に自動給送して、その原稿の画像を読み取ることもできる。よって、対象原稿が、RGB間で濃度に差がある原稿を読ませても、色間のクロストークを抑制し、高画質な画像を取得することができる。
Further, when the
(第4の実施の形態)
次に、上述の第1及び第2の実施の形態で説明したいずれかの撮像装置、および上述の第3の実施の形態で説明した画像読取装置を適用した第4の実施の形態の画像形成装置の説明をする。図17は、第4の実施の形態の画像形成装置の機構部の構成例を示す模式的な断面図である。
(Fourth embodiment)
Next, image formation according to the fourth embodiment to which any of the imaging devices described in the first and second embodiments and the image reading device described in the third embodiment are applied. The device will be described. FIG. 17 is a schematic cross-sectional view illustrating a configuration example of a mechanism unit of the image forming apparatus according to the fourth embodiment.
この画像形成装置300には、第3の実施の形態で説明した画像読取装置100が設けられている。図17において、図16と同じ部分には同一符号を付している。ただし、画像読取装置100の上に設けられているADF400は、図16に示したADF200と幾分異なっている。
This
この画像形成装置300は、画像読取装置100が設けられたデジタル複写機である。画像読取装置100の原稿を載置するコンタクトガラス101の上部に、自動原稿給送装置(ADF)400が設けられている。そのADF400を、画像読取装置100のコンタクトガラス101に対して開閉できるように、図示しないヒンジ等によって連結している。
The
ADF400は、複数の原稿からなる原稿束を載置可能な原稿載置台としての原稿トレイ401を備えている。このADF400は、図示しない操作部上のプリントキーの押下により、原稿トレイ401に画像面を上にして載置された原稿束から原稿を1枚ずつ分離して自動給送する。そして、その原稿をシートスルー読取用スリット111またはコンタクトガラス101へ向けて搬送するために、このADF400は給送ローラ402および搬送ベルト403を含む分離・給送手段も備えている。給送ローラ402または搬送ベルト403によって給送された原稿は、その画像読み取りが行われた後、搬送ベルト403および排送ローラ404によってADF400の上面に排出される。
The
ここで、ADF400によって原稿をコンタクトガラス101の読み取り位置に搬送する場合の図示しないコントローラおよびADF400の動作について説明する。ADF400の給送モータは、コントローラからの出力信号によって駆動されるようになっており、コントローラは、操作部上のプリントキーの押下によって発生した給送スタート信号が入力されると、給送モータを正・逆転駆動するようになっている。
Here, the operation of the controller (not shown) and the
給送モータが正転駆動されると、給送ローラ402が時計方向に回転して、原稿トレイ401上の原稿束から最上位に位置する原稿を自動給送させ、シートスルー読取用スリット111またはコンタクトガラス101へ向けて搬送する。その原稿の後端が原稿セット検知センサ405によって検知されると、コントローラは原稿セット検知センサ405からの出力信号に基づいて給送モータを逆転駆動させる。それにより、後続する原稿が進入するのを防止する。
When the feed motor is driven in the forward direction, the
コントローラは、また、原稿セット検知センサ405が原稿の後端を検知したとき、この検知時点からの図示しない搬送ベルトモータの回転パルスを計数し、回転パルスが所定値に達したときに、搬送ベルト403の駆動を停止する。搬送ベルト403を停止することにより、原稿をコンタクトガラス101上の読み取り位置に停止させる。
When the document set
また、原稿セット検知センサ405によって原稿の後端が検知された時点で、給送モータを再び正転駆動して、後続する原稿を上述したように分離して自動給送させる。そして、コンタクトガラス101に向けて搬送させ、この原稿が原稿セット検知センサ405によって検知された時点からの給送モータのパルスが所定パルスに到達したときに、給送モータを停止させて次の原稿を先出し待機させる。
Further, when the trailing edge of the document is detected by the document set
そして、原稿がコンタクトガラス101上の読み取り位置に停止したとき、原稿の画像読み取りが行なわれる。この画像読み取りが終了すると、その旨を示す信号がコントローラに入力されるため、コントローラは、その信号により、搬送ベルトモータを正転駆動して、原稿を搬送ベルト403によってコンタクトガラス101上から排送ローラ404へ向けて搬出させる。
When the document stops at the reading position on the
このように、ADF400の原稿トレイ401上に画像面を上にして置かれた原稿束は、プリントキーの押下によって一番上の原稿から自動給送され、コンタクトガラス101上の読み取り位置に画像面を下にして搬送される。その読み取り位置に搬送されて停止した原稿は、画像の読み取りがなされた後、搬送ベルト403等によって排出口から排出される。原稿トレイ401上に次の原稿が有ることが検知された場合は、前の原稿と同様に次の原稿が自動給送され、コンタクトガラス101上に搬送される。
As described above, the original bundle placed on the
一方、この画像形成装置300内の下部には、給紙トレイである第1トレイ301、第2トレイ302、および第3トレイ303が設けられている。その各給紙トレイに積載された転写紙(記録媒体)は、各々第1給紙ユニット311、第2給紙ユニット312、第3給紙ユニット313によって給紙される。そして、その転写紙は、縦搬送ユニット314によって像担持体であるドラム状の感光体(感光体ドラム)315に当接する位置まで搬送される。なお、実際には各トレイ301〜303のうちのいずれか1つが選択され、そこから転写紙が給紙される。また、転写紙以外の記録媒体を使用することもできる。
On the other hand, a
画像読取装置100によって読み取られた画像データは、一旦図示していない画像メモリに記憶される。そして、その画像データによって書き込みユニット350で発生するレーザ光を変調し、そのレーザ光で図示していない帯電ユニットによって予め帯電された感光体315の表面を露光して、画像データに応じた静電潜像を形成する。その静電潜像が形成された感光体315の表面が現像ユニット327を通過することにより、トナーによって現像されたトナー画像が形成される。
Image data read by the
選択された給紙トレイから給紙された記録媒体である転写紙は、感光体315の回転と等速で搬送ベルト316によって搬送されながら、感光体315上のトナー画像が転写される。その転写紙は、定着ユニット317に搬送され、そこでトナー画像を定着された後、排紙ユニット318によって機外の排紙トレイ319へ排紙される。
The transfer sheet, which is a recording medium fed from the selected paper feed tray, is transferred by the
ここで、排紙ユニット318の機能について説明する。例えばフェースダウン(転写紙をページ順に揃えるため画像面を下向きにする)排紙のために、一方の面にトナー画像が形成された転写紙を反転したい場合は、画像が形成された転写紙は、排紙ユニット318により両面入紙搬送路320に搬送される。そして、反転ユニット321でスイッチバック反転された後、反転排紙搬送路322を通って排紙トレイ319に排出される。また、転写紙の両面に画像を形成する場合には、一方の面に画像が形成された転写紙は排紙ユニット318により両面入紙搬送路320に搬送され、反転ユニット321でスイッチバック反転された後、両面搬送ユニット323に送られる。
Here, the function of the
両面搬送ユニット323に送られた転写紙は、再び感光体315に作像されたトナー画像を転写するために、両面搬送ユニット323から再給紙され、再度、縦搬送ユニット314によって感光体315に当接する位置まで搬送される。そして、他方の面にトナー画像が転写された後、定着ユニット317によってトナー画像が定着され、排紙ユニット318によって排紙トレイ319に排出される。
The transfer paper sent to the double-
感光体315、搬送ベルト316、定着ユニット317、排紙ユニット318、現像ユニット327は、図示しないメインモータによって駆動され、各給紙ユニット311〜313はメインモータの駆動力が各々給紙クラッチによって伝達されて駆動される。縦搬送ユニット314は、そのメインモータの駆動力が中間クラッチを介して伝達されて駆動される。
The
書き込みユニット350は、レーザ出力ユニット351、結像レンズ352、ミラー353で構成される。レーザ出力ユニット351の内部には、レーザ光源であるレーザダイオードと、レーザ光を走査する回転多面鏡(ポリゴンミラー)又は振動ミラーを備えている。レーザ出力ユニット351より照射されるレーザ光は、ポリゴンミラー又は振動ミラーで偏向され、結像レンズ352を通り、ミラー353で折り返されて感光体315の表面上に集光結像する。
The
このような図17に示す第4の実施の形態の画像形成装置によれば、図16に示した第3の実施の形態の画像読取装置を備えているため、複写画像において、読み取り時に色間クロストークを低減することができ、高画質な画像をプリントすることができる。 The image forming apparatus according to the fourth embodiment shown in FIG. 17 includes the image reading apparatus according to the third embodiment shown in FIG. Crosstalk can be reduced and high-quality images can be printed.
上述の各実施の形態は、例として提示したものであり、本発明の範囲を限定することは意図していない。この新規な各実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことも可能である。各実施の形態および各実施の形態の変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Each above-mentioned embodiment is shown as an example and is not intending limiting the range of the present invention. Each of the novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. Each embodiment and modifications of each embodiment are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1 画素出力部
2 後段処理部
3 信号発生部
10 ADC回路(アナログ/デジタル変換回路)
11 CDS回路(相関二重サンプリング回路)
Vdd 電源電圧
RT リセットトランジスタ
TX 転送トランジスタ
FD フローティングディフュージョン領域
PD 受光素子
CS_* 接続スイッチトランジスタ
CSn(*) 信号電荷蓄積用キャパシタ
CR_* 接続スイッチトランジスタ
CRn(*) リセット電荷蓄積用キャパシタ
SL 書き込みスイッチトランジスタ
SW 読み出しスイッチトランジスタ
PIXOUTn 出力端
GSW_* スイッチトランジスタ
DESCRIPTION OF
11 CDS circuit (correlated double sampling circuit)
Vdd power supply voltage RT reset transistor TX transfer transistor FD floating diffusion region PD light receiving element CS_ * connection switch transistor CSn (*) signal charge storage capacitor CR_ * connection switch transistor CRn (*) reset charge storage capacitor SL write switch transistor SW read Switch transistor PIXOUTn Output terminal GSW_ * Switch transistor
Claims (9)
前記画素部からの電荷を処理し、順次、後段回路に転送する画素出力部と、
前記画素出力部に設けられ、前記電荷検出部で検出された電荷を蓄積する電荷蓄積用キャパシタと、
前記画素出力部に設けられ、前記電荷検出部で検出された電荷を前記電荷蓄積用キャパシタに書き込むタイミングを制御するための複数の書き込みスイッチトランジスタと、
前記画素出力部に設けられ、前記電荷蓄積用キャパシタに蓄積された電荷を読み出すタイミングを制御するための複数の読み出しスイッチトランジスタと、
前記画素出力部に設けられ、前記書き込み、および読み出しのタイミングで、前記電荷蓄積用キャパシタの電荷の入出力を制御する複数の接続スイッチトランジスタと、
前記画素部間のクロストークを防止するクロストーク防止部と
を有する撮像装置。 A charge accumulator that accumulates charges according to incident light; a charge detector that detects charges accumulated in the charge accumulator; a transfer transistor that transfers charges from the charge accumulator to the charge detector; and A plurality of pixel units including at least a reset transistor for resetting the charge detection unit;
A pixel output unit that processes charges from the pixel unit and sequentially transfers them to a subsequent circuit;
A charge storage capacitor provided in the pixel output unit for storing the charge detected by the charge detection unit;
A plurality of write switch transistors provided in the pixel output unit for controlling the timing of writing the charge detected by the charge detection unit into the charge storage capacitor;
A plurality of readout switch transistors provided in the pixel output section for controlling the timing of reading out the charges accumulated in the charge accumulation capacitor;
A plurality of connection switch transistors that are provided in the pixel output unit and that control charge input / output of the charge storage capacitor at the timing of writing and reading;
An imaging apparatus comprising: a crosstalk prevention unit that prevents crosstalk between the pixel units.
を特徴とする請求項1に記載の撮像装置。 The imaging apparatus according to claim 1, wherein the crosstalk prevention unit prevents the crosstalk by controlling the readout switch transistor independently of each pixel unit.
を特徴とする請求項1または請求項2に記載の撮像装置。 The imaging apparatus according to claim 1, wherein the crosstalk prevention unit includes a switch transistor that connects the charge storage capacitor to a predetermined potential.
を特徴とする請求項3に記載の撮像装置。 The imaging apparatus according to claim 3, further comprising on / off control means for performing on / off control of the connection switch transistor and the switch transistor at the time of writing at a timing of canceling switching noise.
を特徴とする請求項4に記載の撮像装置。 The imaging apparatus according to claim 4, wherein the on / off control unit performs on / off control of the connection switch transistor and the switch transistor at the time of reading at a timing of canceling switching noise.
を特徴とする画像読取装置。 An image reading apparatus comprising the imaging device according to any one of claims 1 to 5.
を特徴とする画像形成装置。 An image forming apparatus comprising the imaging device according to any one of claims 1 to 5.
前記画素出力部に設けられ、前記電荷検出部で検出された電荷を蓄積する電荷蓄積用キャパシタと、前記画素出力部に設けられ、前記電荷検出部で検出された電荷を前記電荷蓄積用キャパシタに書き込むタイミングを制御するための複数の書き込みスイッチトランジスタと、前記画素出力部に設けられ、前記電荷蓄積用キャパシタに蓄積された電荷を読み出すタイミングを制御するための複数の読み出しスイッチトランジスタと、前記画素出力部に設けられ、前記書き込み、および読み出しのタイミングで、前記電荷蓄積用キャパシタの電荷の入出力を制御する複数の接続スイッチトランジスタとを備えた撮像装置の駆動方法であって、
クロストーク防止部が、前記各画素部独立に前記読み出しスイッチトランジスタの制御を行うことでクロストークを防止するクロストーク防止工程を備えたこと
を特徴とする撮像装置の駆動方法。 A charge accumulator that accumulates charges according to incident light; a charge detector that detects charges accumulated in the charge accumulator; a transfer transistor that transfers charges from the charge accumulator to the charge detector; and A plurality of pixel units each including at least a reset transistor that resets the charge detection unit; a pixel output unit that processes charges from the pixel units and sequentially transfers them to a subsequent circuit;
A charge storage capacitor provided in the pixel output unit for storing the charge detected by the charge detection unit, and a charge provided in the pixel output unit and detected by the charge detection unit in the charge storage capacitor. A plurality of write switch transistors for controlling the write timing, a plurality of read switch transistors provided in the pixel output unit for controlling the timing of reading the charge accumulated in the charge storage capacitor, and the pixel output And a plurality of connection switch transistors for controlling charge input / output of the charge storage capacitor at the timing of writing and reading,
A method for driving an imaging apparatus, comprising: a crosstalk prevention unit that prevents the crosstalk by the crosstalk prevention unit controlling the readout switch transistor independently of each pixel unit.
を特徴とする請求項8に記載の撮像装置の駆動方法。 In the crosstalk prevention step, the crosstalk prevention unit controls the readout switch transistor independently of each pixel unit, and controls the switch transistor that connects the charge storage capacitor to a predetermined potential. The method for driving an imaging apparatus according to claim 8, wherein crosstalk is prevented.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013132022A JP6232772B2 (en) | 2013-06-24 | 2013-06-24 | Imaging apparatus, image reading apparatus, image forming apparatus, and driving method of imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013132022A JP6232772B2 (en) | 2013-06-24 | 2013-06-24 | Imaging apparatus, image reading apparatus, image forming apparatus, and driving method of imaging apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015008362A true JP2015008362A (en) | 2015-01-15 |
JP6232772B2 JP6232772B2 (en) | 2017-11-22 |
Family
ID=52338390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013132022A Active JP6232772B2 (en) | 2013-06-24 | 2013-06-24 | Imaging apparatus, image reading apparatus, image forming apparatus, and driving method of imaging apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6232772B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017175454A (en) * | 2016-03-24 | 2017-09-28 | 株式会社リコー | Photoelectric conversion element, image reader and image forming apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002357624A (en) * | 2001-03-27 | 2002-12-13 | Denso Corp | Flying capacitor type voltage detecting circuit |
JP2007336519A (en) * | 2006-05-16 | 2007-12-27 | Konica Minolta Holdings Inc | Solid-state image pickup device |
JP2010199989A (en) * | 2009-02-25 | 2010-09-09 | Konica Minolta Business Technologies Inc | Solid-state image sensor and image sensing apparatus with the same |
-
2013
- 2013-06-24 JP JP2013132022A patent/JP6232772B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002357624A (en) * | 2001-03-27 | 2002-12-13 | Denso Corp | Flying capacitor type voltage detecting circuit |
JP2007336519A (en) * | 2006-05-16 | 2007-12-27 | Konica Minolta Holdings Inc | Solid-state image pickup device |
JP2010199989A (en) * | 2009-02-25 | 2010-09-09 | Konica Minolta Business Technologies Inc | Solid-state image sensor and image sensing apparatus with the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017175454A (en) * | 2016-03-24 | 2017-09-28 | 株式会社リコー | Photoelectric conversion element, image reader and image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP6232772B2 (en) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6880709B2 (en) | Photoelectric conversion device, photoelectric conversion method and image forming device | |
US10182177B2 (en) | Signal processing device, image scanning device, image forming apparatus, and method of controlling the same | |
US9118873B2 (en) | Imaging device, image reading apparatus, image forming apparatus, and image reading method | |
US10542184B2 (en) | Photoelectric conversion device, defective pixel determining method, image forming apparatus, and recording medium | |
US8149473B2 (en) | Image reading apparatus | |
US8400689B2 (en) | Image reading apparatus | |
US11290669B2 (en) | Image reading apparatus and image forming apparatus | |
JP6232772B2 (en) | Imaging apparatus, image reading apparatus, image forming apparatus, and driving method of imaging apparatus | |
JP6089716B2 (en) | Photoelectric conversion apparatus, image reading apparatus, and image forming apparatus | |
JP2011244057A (en) | Image reading device and image forming device | |
JP6349775B2 (en) | Image sensor, image reading apparatus, and image forming apparatus | |
JP2008113170A (en) | Image reading apparatus, image forming apparatus, image reading method, and image forming method | |
JP6295529B2 (en) | Imaging apparatus, image reading apparatus, and image forming apparatus | |
JP6303504B2 (en) | Photoelectric conversion element, image reading apparatus, and image forming apparatus | |
JP6098173B2 (en) | Imaging apparatus, image reading apparatus, and image forming apparatus | |
JP6197412B2 (en) | Imaging apparatus, image reading apparatus, image forming apparatus, and driving method of imaging apparatus | |
JP6477283B2 (en) | Photoelectric conversion element, image reading apparatus, image forming apparatus, and photoelectric conversion element control method | |
JP2014060631A (en) | Image reading device, image forming apparatus, and black level correction method | |
JP5652058B2 (en) | Image reading apparatus and image forming apparatus having the same | |
JP2014027536A (en) | Image reader and image forming apparatus | |
JP5807326B2 (en) | Image reading apparatus and image forming apparatus | |
JP2018120892A (en) | Photoelectric conversion device, method for forming photoelectric conversion device, and image forming apparatus | |
JP2019088028A (en) | Imaging element, image reading device, image formation device, and image reading method | |
JP2013102321A (en) | Image reader and image forming apparatus | |
JP2017195593A (en) | Signal processor, image reader, image formation apparatus and control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171009 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6232772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |