JP2014236181A - Photoelectric conversion element - Google Patents

Photoelectric conversion element Download PDF

Info

Publication number
JP2014236181A
JP2014236181A JP2013118718A JP2013118718A JP2014236181A JP 2014236181 A JP2014236181 A JP 2014236181A JP 2013118718 A JP2013118718 A JP 2013118718A JP 2013118718 A JP2013118718 A JP 2013118718A JP 2014236181 A JP2014236181 A JP 2014236181A
Authority
JP
Japan
Prior art keywords
electrode
compound semiconductor
photoelectric conversion
conversion element
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013118718A
Other languages
Japanese (ja)
Inventor
朋宏 野澤
Tomohiro Nozawa
朋宏 野澤
恭崇 葛本
Yasutaka Kuzumoto
恭崇 葛本
弘文 吉川
Hirofumi Yoshikawa
弘文 吉川
真 和泉
Makoto Izumi
真 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013118718A priority Critical patent/JP2014236181A/en
Publication of JP2014236181A publication Critical patent/JP2014236181A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photoelectric conversion element having excellent carrier extraction efficiency and capable of being relatively simply manufactured.SOLUTION: A photoelectric conversion element comprises: a substrate having a recess; a first electrode provided on the substrate; a compound semiconductor layer provided on the first electrode; and a second electrode provided on the compound semiconductor layer. The compound semiconductor layer is provided on the substrate across the first electrode in the recess.

Description

本発明は、光電変換素子に関する。   The present invention relates to a photoelectric conversion element.

化合物半導体層を光吸収層として含む光電変換素子（たとえばＣＩＧＳ太陽電池またはＣＺＴＳ太陽電池）には、化合物半導体層の材料特性による高性能化および化合物半導体層の数μｍオーダーへの薄膜化による低コスト化が見込める。そのため、近年、化合物半導体層を光吸収層として含む光電変換素子の開発が活発に進められている。   For photoelectric conversion elements including a compound semiconductor layer as a light absorption layer (for example, CIGS solar cell or CZTS solar cell), high performance due to the material characteristics of the compound semiconductor layer and low cost due to the thinning of the compound semiconductor layer to the order of several μm Can be expected. Therefore, in recent years, development of a photoelectric conversion element including a compound semiconductor layer as a light absorption layer has been actively promoted.

たとえば、特許文献１（特開２０１１−９２８５号公報）には、キャリアの取り出し効率が改善された光電変換素子が開示されている。特許文献１に開示の光電変換素子は、平坦面を有する基板と、平坦面上に配列され、平坦面から先細り状に延びる複数の半導体ナノワイヤーと、複数の半導体ナノワイヤー同士の間隙を充填し、半導体ナノワイヤーとは異なるキャリアタイプの半導体層とを備える。   For example, Patent Document 1 (Japanese Patent Laid-Open No. 2011-9285) discloses a photoelectric conversion element with improved carrier extraction efficiency. The photoelectric conversion element disclosed in Patent Literature 1 fills a gap between a plurality of semiconductor nanowires, a substrate having a flat surface, a plurality of semiconductor nanowires arranged on the flat surface and extending in a tapered manner from the flat surface. And a semiconductor layer of a carrier type different from the semiconductor nanowire.

特開２０１１−９２８５号公報JP 2011-9285 A

しかしながら、特許文献１に記載の半導体ナノワイヤーの製造には手間がかかる。また、化合物半導体層の材料によってはワイヤー形状に成形し難いことがある。   However, it takes time to manufacture the semiconductor nanowire described in Patent Document 1. Further, depending on the material of the compound semiconductor layer, it may be difficult to form into a wire shape.

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、キャリアの取り出し効率に優れ、比較的に簡便に製造可能な光電変換素子を提供することである。   This invention is made | formed in view of this point, The place made into the objective is providing the photoelectric conversion element which is excellent in the taking-out efficiency of a carrier, and can be manufactured comparatively simply.

本発明の第１の光電変換素子は、凹部を有する基板と、基板上に設けられた第１電極と、第１電極上に設けられた化合物半導体層と、化合物半導体層上に設けられた第２電極とを備える。化合物半導体層は、凹部内において、第１電極を挟んで基板上に設けられている。   A first photoelectric conversion element of the present invention includes a substrate having a recess, a first electrode provided on the substrate, a compound semiconductor layer provided on the first electrode, and a first electrode provided on the compound semiconductor layer. 2 electrodes. The compound semiconductor layer is provided on the substrate in the recess with the first electrode interposed therebetween.

本発明の第２の光電変換素子は、基板と、基板上に設けられ、凹部を有する第３電極と、少なくとも凹部内に設けられた化合物半導体層と、化合物半導体層上に設けられた第４電極とを備える。   The second photoelectric conversion element of the present invention includes a substrate, a third electrode provided on the substrate and having a recess, a compound semiconductor layer provided at least in the recess, and a fourth electrode provided on the compound semiconductor layer. An electrode.

本発明の第１または第２の光電変換素子では、凹部は、その深さが深くなるほど細くなるように形成されていることが好ましく、凹部の側壁とその底面とがなす角度のうちの小さい方の角度は、４５度よりも大きく８５度未満であることが好ましい。   In the 1st or 2nd photoelectric conversion element of this invention, it is preferable that the recessed part is formed so that it may become so thin that the depth becomes deep, and the smaller one of the angles which the side wall of a recessed part and the bottom face make | form. Is preferably greater than 45 degrees and less than 85 degrees.

本発明の第１または第２の光電変換素子では、凹部内の化合物半導体層のアスペクト比は、０．３以上６以下であることが好ましい。   In the 1st or 2nd photoelectric conversion element of this invention, it is preferable that the aspect-ratio of the compound semiconductor layer in a recessed part is 0.3-6.

本発明の第２の光電変換素子では、凹部は、その深さが深くなるほど細くなるように形成されていることが好ましく、凹部の側壁の開き角度は、４５度以上８５度以下であることが好ましい。   In the second photoelectric conversion element of the present invention, it is preferable that the recess is formed so as to become thinner as the depth increases, and the opening angle of the side wall of the recess is 45 degrees or more and 85 degrees or less. preferable.

本発明の第３の光電変換素子は、基板と、基板上に設けられ、細線状、粒子状または柱形状の第５電極と、第５電極を挟んで基板上に設けられた化合物半導体層と、化合物半導体層上に設けられた第６電極とを備える。   A third photoelectric conversion element of the present invention includes a substrate, a fifth electrode having a thin line shape, a particle shape, or a column shape provided on the substrate, and a compound semiconductor layer provided on the substrate with the fifth electrode interposed therebetween. And a sixth electrode provided on the compound semiconductor layer.

本発明の第３の光電変換素子では、化合物半導体層は、隣り合う第５電極の間に設けられていることが好ましい。   In the third photoelectric conversion element of the present invention, the compound semiconductor layer is preferably provided between the adjacent fifth electrodes.

本発明に係る光電変換素子は、キャリアの取り出し効率に優れ、比較的に簡便に製造可能である。   The photoelectric conversion element according to the present invention is excellent in carrier extraction efficiency and can be manufactured relatively easily.

本発明の一実施形態に係る光電変換素子の断面図である。It is sectional drawing of the photoelectric conversion element which concerns on one Embodiment of this invention. 図１に示す光電変換素子の要部拡大図である。It is a principal part enlarged view of the photoelectric conversion element shown in FIG. （ａ）〜（ｈ）は、図１に示す光電変換素子の製造方法を工程順に示す断面図である。(A)-(h) is sectional drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 1 in order of a process. （ａ）〜（ｂ）は、図１に示す光電変換素子の別の製造方法の工程の一部を工程順に示す断面図である。(A)-(b) is sectional drawing which shows a part of process of another manufacturing method of the photoelectric conversion element shown in FIG. 1 in process order. 本発明の別の実施形態に係る光電変換素子の断面図である。It is sectional drawing of the photoelectric conversion element which concerns on another embodiment of this invention. 本発明のまた別の実施形態に係る光電変換素子の断面図である。It is sectional drawing of the photoelectric conversion element which concerns on another embodiment of this invention. 図６に示す光電変換素子が備える粒子状の第５電極の一例を模式的に示す断面図である。It is sectional drawing which shows typically an example of the particulate 5th electrode with which the photoelectric conversion element shown in FIG. 6 is provided. 図６におけるｚ方向から化合物半導体層を見た平面図である。It is the top view which looked at the compound semiconductor layer from the z direction in FIG. 図６に示す光電変換素子が備える柱状の第５電極の一例を模式的に示す斜視図である。It is a perspective view which shows typically an example of the columnar 5th electrode with which the photoelectric conversion element shown in FIG. 6 is provided. 図６におけるｚ方向から化合物半導体層を見た別の平面図である。It is another top view which looked at the compound semiconductor layer from the z direction in FIG. 本発明の別の一実施形態に係る光電変換素子の断面図である。It is sectional drawing of the photoelectric conversion element which concerns on another one Embodiment of this invention. （ａ）〜（ｇ）は、図１１に示す光電変換素子の製造方法を工程順に示す断面図である。(A)-(g) is sectional drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 11 in order of a process. 本発明のまた別の実施形態に係る光電変換素子の断面図である。It is sectional drawing of the photoelectric conversion element which concerns on another embodiment of this invention.

以下、本発明の光電変換素子について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。また、本発明の光電変換素子には、化合物薄膜太陽電池だけでなく、フォトディデクターも含まれる。   Hereinafter, the photoelectric conversion element of the present invention will be described with reference to the drawings. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts. In addition, dimensional relationships such as length, width, thickness, and depth are changed as appropriate for clarity and simplification of the drawings, and do not represent actual dimensional relationships. The photoelectric conversion element of the present invention includes not only a compound thin film solar cell but also a photodetector.

＜第１の実施形態＞
＜光電変換素子の構成＞
図１は、本発明の第１の実施形態に係る光電変換素子の断面図である。図２は、図１に示す光電変換素子の要部拡大図である。 <First Embodiment>
<Configuration of photoelectric conversion element>
FIG. 1 is a cross-sectional view of the photoelectric conversion element according to the first embodiment of the present invention. FIG. 2 is an enlarged view of a main part of the photoelectric conversion element shown in FIG.

本実施形態に係る光電変換素子は、基板１と、第１電極３と、第１バッファ層５Ａと、第２バッファ層５Ｂと、化合物半導体層７と、第２電極９とを備える。基板１は凹部１ａを有しており、化合物半導体層７は基板１の凹部１ａ内において第１電極３と第１バッファ層５Ａと第２バッファ層５Ｂとを挟んで基板１上に設けられている。これにより、凹部が形成されていない基板上に第１電極および化合物半導体層などを形成した場合に比べて、第１バッファ層５Ａおよび第２バッファ層５Ｂを挟んで第１電極３と化合物半導体層７とが接触する面積（以下では単に「第１電極３と化合物半導体層７との接触面積」と記す）を稼ぐことができる。よって、第１電極３と化合物半導体層７との間の抵抗を小さく抑えることができる。また、化合物半導体層７は基板１の凹部１ａ内にも設けられるので、化合物半導体層７のうち膜状部分の厚さを薄くしても太陽光の吸収量の低下を防止することができる。よって、少数キャリア（本実施形態の場合、電子）の移動距離が短くなるので、少数キャリアを素早く取り出すことができるとともに、少数キャリアが第１電極３に到達する前に再結合して電流が低減するということを防止することができる。さらに、凹部１ａが形成されたことに因る凹凸形状に起因して、太陽光の散乱頻度が増大する。よって、太陽光を効率良く吸収することができる。これらのことから、本実施形態では、キャリアの取り出し効率に優れた光電変換素子を提供することができる。それだけでなく、後述のように、基板１に凹部１ａを形成してから、第１電極３、第１バッファ層５Ａ、第２バッファ層５Ｂ、化合物半導体層７および第２電極９を順に形成すれば、本実施形態に係る光電変換素子を得ることができる。また、化合物半導体層７の材料に限定されることなく本実施形態に係る光電変換素子を製造することができる。これらのことから、本実施形態では、キャリアの取り出し効率に優れた光電変換素子を比較的簡便に製造することができる。   The photoelectric conversion element according to this embodiment includes a substrate 1, a first electrode 3, a first buffer layer 5 </ b> A, a second buffer layer 5 </ b> B, a compound semiconductor layer 7, and a second electrode 9. The substrate 1 has a recess 1a, and the compound semiconductor layer 7 is provided on the substrate 1 with the first electrode 3, the first buffer layer 5A, and the second buffer layer 5B sandwiched in the recess 1a of the substrate 1. Yes. As a result, the first electrode 3 and the compound semiconductor layer are sandwiched between the first buffer layer 5A and the second buffer layer 5B, as compared with the case where the first electrode and the compound semiconductor layer are formed on the substrate on which no recess is formed. 7 (hereinafter simply referred to as “contact area between the first electrode 3 and the compound semiconductor layer 7”) can be earned. Therefore, the resistance between the first electrode 3 and the compound semiconductor layer 7 can be kept small. Further, since the compound semiconductor layer 7 is also provided in the recess 1a of the substrate 1, it is possible to prevent a decrease in the amount of absorbed sunlight even if the thickness of the film-like portion of the compound semiconductor layer 7 is reduced. Therefore, since the movement distance of minority carriers (electrons in the present embodiment) is shortened, minority carriers can be taken out quickly, and the current is reduced by recombination before the minority carriers reach the first electrode 3. Can be prevented. Furthermore, the scattering frequency of sunlight increases due to the uneven shape resulting from the formation of the recess 1a. Therefore, sunlight can be absorbed efficiently. From these things, in this embodiment, the photoelectric conversion element excellent in the extraction efficiency of a carrier can be provided. In addition, as described later, after forming the recess 1a in the substrate 1, the first electrode 3, the first buffer layer 5A, the second buffer layer 5B, the compound semiconductor layer 7 and the second electrode 9 are formed in order. Thus, the photoelectric conversion element according to this embodiment can be obtained. Further, the photoelectric conversion element according to this embodiment can be manufactured without being limited to the material of the compound semiconductor layer 7. From these things, in this embodiment, the photoelectric conversion element excellent in the taking-out efficiency of a carrier can be manufactured comparatively simply.

本実施形態に係る光電変換素子では、凹部１ａは、その深さが深くなるほど細くなるように形成されていることが好ましい。これにより、凹部１ａの側壁上に第１電極３などを形成し易くなるので、第１電極３と化合物半導体層７との接触面積を十分に稼ぐことができる。また、凹部１ａを基板１に形成し易くなり、第１電極３などを凹部１ａの側壁上に形成し易くなる。よって、キャリアの取り出し効率がさらに優れた光電変換素子をより簡便に製造することができる。   In the photoelectric conversion element according to the present embodiment, the recess 1a is preferably formed so as to become thinner as the depth thereof becomes deeper. Thereby, since it becomes easy to form the 1st electrode 3 etc. on the side wall of the recessed part 1a, the contact area of the 1st electrode 3 and the compound semiconductor layer 7 can fully be earned. Moreover, it becomes easy to form the recessed part 1a in the board | substrate 1, and it becomes easy to form the 1st electrode 3 etc. on the side wall of the recessed part 1a. Therefore, it is possible to more easily manufacture a photoelectric conversion element having further excellent carrier extraction efficiency.

凹部１ａがその深さが深くなるほど細くなるように形成されている場合、基板１の凹部１ａの側壁とその底面とがなす角度のうちの小さい方の角度θ1は（以下では単に「角度θ1」と記す）４５度よりも大きく８５度未満であることが好ましい。角度θ1が４５度よりも大きければ、基板１の凹部１ａ内の化合物半導体層７のアスペクト比（以下では単に「化合物半導体層７のアスペクト比」と記す）を最適な値（後述）とすることができる。よって、後述のように、キャリアの取り出し効率がさらに向上する。角度θ1が８５度未満であれば、第１電極３などを基板１の凹部１ａの側壁上に形成し易くなる。角度θ1が４５度よりも大きく８５度未満である場合、基板１における凹部１ａの密度にも依存するため一概には言えないが、第１電極３と化合物半導体層７との接触面積は基板１に凹部１ａが形成されていない場合の１．５倍〜１１倍程度になる。よって、第１電極３と化合物半導体層７との接触面積を十分に稼ぐことができるので、キャリアの取り出し効率がさらに向上する。角度θ1は、６５度以上８０度以下であることがより好ましい。角度θ1が６５度以上であれば、化合物半導体層７のアスペクト比を最適化し易い。角度θ1が８０度以下であれば、第１電極３などの形成がさらに容易となるので、第１電極３と化合物半導体層７との接触面積をさらに大きくすることができる。角度θ1が６５度以上８０度以下である場合、基板１における凹部１ａの密度にも依存するため一概には言えないが、第１電極３と化合物半導体層７との接触面積は基板１に凹部１ａが形成されていない場合の２倍〜６倍程度になる。よって、角度θ1が６５度以上８０度以下であれば、キャリアの取り出し効率のさらなる向上を図ることができる。また、凹部１ａを形成し易いという効果も得られる。角度θ1は、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）などを用いて測定可能である。 When the concave portion 1a is formed so as to become deeper as the depth thereof becomes deeper, the smaller angle θ 1 of the angles formed by the side wall of the concave portion 1a of the substrate 1 and the bottom surface thereof is simply referred to as “angle θ” hereinafter. 1 ”) and preferably greater than 45 degrees and less than 85 degrees. If the angle θ 1 is greater than 45 degrees, the aspect ratio of the compound semiconductor layer 7 in the recess 1a of the substrate 1 (hereinafter simply referred to as “aspect ratio of the compound semiconductor layer 7”) is set to an optimum value (described later). be able to. Therefore, as will be described later, the carrier extraction efficiency is further improved. If the angle θ 1 is less than 85 degrees, the first electrode 3 and the like can be easily formed on the side wall of the recess 1 a of the substrate 1. When the angle θ 1 is greater than 45 degrees and less than 85 degrees, the contact area between the first electrode 3 and the compound semiconductor layer 7 is not uniform because it depends on the density of the recesses 1 a in the substrate 1. 1 is about 1.5 to 11 times that when the recess 1a is not formed. Therefore, since the contact area between the first electrode 3 and the compound semiconductor layer 7 can be sufficiently obtained, the carrier extraction efficiency is further improved. The angle θ 1 is more preferably not less than 65 degrees and not more than 80 degrees. If the angle θ 1 is 65 degrees or more, the aspect ratio of the compound semiconductor layer 7 can be easily optimized. If the angle θ 1 is 80 degrees or less, the formation of the first electrode 3 and the like is further facilitated, so that the contact area between the first electrode 3 and the compound semiconductor layer 7 can be further increased. When the angle θ 1 is not less than 65 degrees and not more than 80 degrees, the contact area between the first electrode 3 and the compound semiconductor layer 7 depends on the substrate 1 although it depends on the density of the recesses 1 a in the substrate 1. This is about 2 to 6 times that when the recess 1a is not formed. Therefore, if the angle θ 1 is not less than 65 degrees and not more than 80 degrees, the carrier extraction efficiency can be further improved. Moreover, the effect that it is easy to form the recessed part 1a is also acquired. The angle θ 1 can be measured using a scanning electron microscope (SEM) or a transmission electron microscope (TEM).

本実施形態に係る光電変換素子では、化合物半導体層７のアスペクト比は、０．３以上６以下であることが好ましい。ここで、化合物半導体層７のアスペクト比はＹ／Ｘで表わされ、Ｘは基板１の凹部１ａ内の化合物半導体層７の基端側の幅を示し、Ｙは基板１の凹部１ａ内の化合物半導体層７の深さを示す。化合物半導体層７のアスペクト比が０．３以上であれば、凹部１ａのアスペクト比が０．２以上であると考えられる。よって、凹部１ａを基板１に形成し易くなり、第１電極３などを凹部１ａの側壁上に形成し易くなる。したがって、光電変換素子をより簡便に製造することができる。化合物半導体層７のアスペクト比が６以下であれば、第１電極３と化合物半導体層７との接触面積をさらに稼ぐことができるので、キャリアの取り出し効率がさらに向上する。一方、化合物半導体層７のアスペクト比が６よりも大きいと、凹部１ａの形成が著しく困難になる。化合物半導体層７のアスペクト比は、１以上６以下であることがより好ましい。化合物半導体層７のアスペクト比が１以上であれば、凹部１ａのアスペクト比が０．８以上であると考えられる。よって、凹部１ａを基板１にさらに形成し易くなり、第１電極３などを凹部１ａの側壁上にさらに形成し易くなる。したがって、光電変換素子をさらに簡便に製造することができる。また、キャリアの取り出し効率を向上させることもできる。化合物半導体層７のアスペクト比は、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）などを用いて測定可能である。以下では、本実施形態に係る化合物半導体層の構成を具体的に示す。   In the photoelectric conversion element according to this embodiment, the aspect ratio of the compound semiconductor layer 7 is preferably 0.3 or more and 6 or less. Here, the aspect ratio of the compound semiconductor layer 7 is represented by Y / X, X indicates the width of the base end side of the compound semiconductor layer 7 in the recess 1 a of the substrate 1, and Y indicates the width in the recess 1 a of the substrate 1. The depth of the compound semiconductor layer 7 is shown. If the aspect ratio of the compound semiconductor layer 7 is 0.3 or more, it is considered that the aspect ratio of the recess 1a is 0.2 or more. Therefore, it becomes easy to form the recess 1a on the substrate 1, and the first electrode 3 and the like are easily formed on the side wall of the recess 1a. Therefore, a photoelectric conversion element can be manufactured more simply. If the aspect ratio of the compound semiconductor layer 7 is 6 or less, the contact area between the first electrode 3 and the compound semiconductor layer 7 can be further increased, so that the carrier extraction efficiency is further improved. On the other hand, when the aspect ratio of the compound semiconductor layer 7 is larger than 6, the formation of the recess 1a becomes extremely difficult. The aspect ratio of the compound semiconductor layer 7 is more preferably 1 or more and 6 or less. If the aspect ratio of the compound semiconductor layer 7 is 1 or more, it is considered that the aspect ratio of the recess 1a is 0.8 or more. Therefore, it becomes easier to form the recess 1a on the substrate 1, and it becomes easier to form the first electrode 3 and the like on the side wall of the recess 1a. Therefore, a photoelectric conversion element can be manufactured more simply. In addition, the carrier extraction efficiency can be improved. The aspect ratio of the compound semiconductor layer 7 can be measured using a scanning electron microscope (SEM) or a transmission electron microscope (TEM). Below, the structure of the compound semiconductor layer which concerns on this embodiment is shown concretely.

＜基板＞
基板１は、たとえば、ガラス板、ポリイミド箔またはステンレス箔などであることが好ましく、５００μｍ以上２ｍｍ以下の厚さを有することが好ましい。太陽光を基板１側から入射させる場合は、基板１としてガラス板などの透明基板を用いる必要がある。縦断面における凹部１ａの形状は特に限定されず、三角形であっても良いし、図１に示すように台形であっても良いし、それ以外の多角形であっても良い。凹部１ａの深さは、０．５μｍ以上５．０μｍ以下であることが好ましい。凹部１ａの深さが０．５μｍ以上であれば、第１電極３と化合物半導体層７との接触面積を十分に稼ぐことができるので、キャリアの取り出し効率がさらに向上する。凹部１ａの深さが５．０μｍ以下であれば、凹部１ａを形成したことに起因する基板１の破損を防止することができる。基板１の凹部１ａのアスペクト比（凹部１ａの深さ／凹部１ａの開口幅）は、０．３以上６以下であることが好ましくい。第１電極３、第１バッファ層５Ａおよび第２バッファ層５Ｂのそれぞれの厚さが薄いことを考慮すれば、基板１の凹部１ａのアスペクト比は化合物半導体層７のアスペクト比と同一であっても良い。 <Board>
The substrate 1 is preferably a glass plate, polyimide foil, stainless steel foil, or the like, for example, and preferably has a thickness of 500 μm or more and 2 mm or less. When sunlight is incident from the substrate 1 side, it is necessary to use a transparent substrate such as a glass plate as the substrate 1. The shape of the concave portion 1a in the longitudinal section is not particularly limited, and may be a triangle, a trapezoid as shown in FIG. 1, or another polygon. The depth of the recess 1a is preferably 0.5 μm or more and 5.0 μm or less. When the depth of the recess 1a is 0.5 μm or more, the contact area between the first electrode 3 and the compound semiconductor layer 7 can be sufficiently obtained, and the carrier extraction efficiency is further improved. If the depth of the recessed part 1a is 5.0 micrometers or less, the damage of the board | substrate 1 resulting from forming the recessed part 1a can be prevented. The aspect ratio of the recess 1a of the substrate 1 (depth of the recess 1a / opening width of the recess 1a) is preferably 0.3 or more and 6 or less. Considering that the thickness of each of the first electrode 3, the first buffer layer 5A, and the second buffer layer 5B is thin, the aspect ratio of the recess 1a of the substrate 1 is the same as the aspect ratio of the compound semiconductor layer 7. Also good.

＜第１電極＞
第１電極３は、基板１の凹部１ａに充填されることなく当該凹部１ａ上に設けられているので、凹部１ａに対応する凹部を有している。第１電極３は、たとえば、スズドープ酸化インジウム(Indium Tin Oxide）またはアルミニウムドープ酸化亜鉛などからなる透明電極であることが好ましいが、Ｍｏ、Ａｕ、Ａｇ、Ｃｕ、ＡｌまたはＮｉＣｒ／Ａｌなどの金属電極であってもよい。また、第１電極３は、透明電極と、透明電極上の一部の領域にグリッド電極として設けられた金属電極とで構成されていても良い。太陽光を基板１側から入射させる場合は、第１電極３として、透明電極、または、非常に薄い金属電極（２０ｎｍ以下）に透明電極が積層された電極を用いることが好ましい。このような第１電極３は、１００ｎｍ以上５００ｎｍ以下の厚さを有することが好ましい。これにより、第１電極３と第１バッファ層５Ａとの間には良好なオーミック接触が形成され、よって、キャリアの輸送損失を防ぐことができる。ここで、透明電極は、本明細書では可視領域の光の平均透過率が８０％以上である電極を意味し、可視領域の光の平均透過率が９０％以上である電極であることが好ましい。 <First electrode>
Since the first electrode 3 is provided on the recess 1a without filling the recess 1a of the substrate 1, the first electrode 3 has a recess corresponding to the recess 1a. The first electrode 3 is preferably a transparent electrode made of, for example, tin-doped indium oxide or aluminum-doped zinc oxide, but a metal electrode such as Mo, Au, Ag, Cu, Al, or NiCr / Al. It may be. Moreover, the 1st electrode 3 may be comprised with the transparent electrode and the metal electrode provided as a grid electrode in the one part area | region on the transparent electrode. When sunlight is incident from the substrate 1 side, the first electrode 3 is preferably a transparent electrode or an electrode in which a transparent electrode is laminated on a very thin metal electrode (20 nm or less). Such a first electrode 3 preferably has a thickness of 100 nm to 500 nm. As a result, a good ohmic contact is formed between the first electrode 3 and the first buffer layer 5A, thereby preventing carrier transport loss. Here, the transparent electrode means an electrode having an average visible light transmittance of 80% or more in the present specification, and is preferably an electrode having an average visible light transmittance of 90% or more. .

＜第１バッファ層＞
第１バッファ層５Ａは、基板１の凹部１ａに充填されることなく当該凹部１ａ上に設けられているので、凹部１ａに対応する凹部を有している。第１バッファ層５Ａは、たとえば、ＩＴＯ（Indium Tin Oxide）またはＺｎＯなどの酸化物からなることが好ましい。このように第１バッファ層５Ａが高抵抗であり、且つ、化合物半導体層７の吸収波長領域における吸収が少ない材料からなれば、第１バッファ層５Ａを窓層として機能させることができる。よって、化合物半導体層７と第１電極３とにおける電子と正孔とのキャリア再結合の発生を低減させることができる。第１バッファ層５Ａの厚さは、５０ｎｍ以上３００ｎｍ以下であることが好ましい。「第１バッファ層５Ａが化合物半導体層７の吸収波長領域における吸収が少ない材料からなる」とは、第１バッファ層５Ａが、化合物半導体層７が吸収する光を吸収し難い材料からなることを意味する。 <First buffer layer>
Since the first buffer layer 5A is provided on the recess 1a without filling the recess 1a of the substrate 1, it has a recess corresponding to the recess 1a. The first buffer layer 5A is preferably made of an oxide such as ITO (Indium Tin Oxide) or ZnO. Thus, if the first buffer layer 5A is made of a material having high resistance and low absorption in the absorption wavelength region of the compound semiconductor layer 7, the first buffer layer 5A can function as a window layer. Therefore, occurrence of carrier recombination of electrons and holes in the compound semiconductor layer 7 and the first electrode 3 can be reduced. The thickness of the first buffer layer 5A is preferably 50 nm or more and 300 nm or less. “The first buffer layer 5A is made of a material that absorbs less in the absorption wavelength region of the compound semiconductor layer 7” means that the first buffer layer 5A is made of a material that hardly absorbs light absorbed by the compound semiconductor layer 7. means.

＜第２バッファ層＞
第２バッファ層５Ｂも、基板１の凹部１ａに充填されることなく当該凹部１ａ上に設けられているので、凹部１ａに対応する凹部を有している。第２バッファ層５Ｂは、たとえば、ＣｄＳ、ＺｎＯ、ＺｎＳ、ＺｎＭｇＯまたはＺｎＩｎＳｅ2などからなることが好ましい。これにより、第１電極３と化合物半導体層７との間の接合を緩衝させることができ、よって、シャント抵抗を増大させることができるとともにキャリア再結合の発生を低減させることができる。第２バッファ層５Ｂの厚さは、３０ｎｍ以上２００ｎｍ以下であることが好ましい。 <Second buffer layer>
Since the second buffer layer 5B is also provided on the recess 1a without being filled in the recess 1a of the substrate 1, it has a recess corresponding to the recess 1a. The second buffer layer 5B is preferably made of, for example, CdS, ZnO, ZnS, ZnMgO, ZnInSe 2 or the like. Thereby, the junction between the first electrode 3 and the compound semiconductor layer 7 can be buffered, so that the shunt resistance can be increased and the occurrence of carrier recombination can be reduced. The thickness of the second buffer layer 5B is preferably 30 nm or more and 200 nm or less.

＜化合物半導体層＞
化合物半導体層７は、光電変換素子に入射された太陽光を吸収してキャリアを発生させる。化合物半導体層７は、化合物半導体材料からなることが好ましく、化合物半導体材料からなる複数の結晶粒子を含むことが好ましく、その結晶粒子のサイズはたとえば１〜５０００ｎｍであることが好ましい。化合物半導体材料とは、２種以上の原子が共有結合またはイオン結合により結合された半導体材料を意味し、本発明ではＣｕとＩｎおよびＧａの少なくとも一方とＳｅおよびＳの少なくとも一方とがイオン結合により結合された半導体材料であっても良く、ＣｕとＺｎとＳｎとＳｅおよびＳの少なくとも一方とがイオン結合により結合された半導体材料であっても良い。化合物半導体材料は、たとえば、ＣｕＩｎxＧａ1-x（ＳｅyＳ1-y）2（０≦ｘ≦１、０≦ｙ≦１）、ＣｕＡｌxＩｎ1-x（ＳｅyＳ1-y）2（０≦ｘ≦１、０≦ｙ≦１）、ＣｕＡｌxＧａ1-x（ＳｅyＳ1-y）2（０≦ｘ≦１、０≦ｙ≦１）、ＡｇＩｎxＧａ1-x（ＳｅyＳ1-y）2（０≦ｘ≦１、０≦ｙ≦１）、ＡｇＡｌxＩｎ1-x（ＳｅyＳ1-y）2（０≦ｘ≦１、０≦ｙ≦１）、ＡｇＡｌxＧａ1-x（ＳｅyＳ1-y）2（０≦ｘ≦１、０≦ｙ≦１）、Ｃｕ2ＺｎＳｎ（ＳｅxＳ1-x）4（０≦ｘ≦１）、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＰｂＳｅ、ＰｂＳ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＣｄＳｅＳ、ＣｄＳｅＴｅ、ＣｄＳＴｅ、ＺｎＳｅＳ、ＺｎＳｅＴｅ、ＺｎＳＴｅ、ＨｇＳｅＳ、ＨｇＳｅＴｅ、ＨｇＳＴｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＺｎＴｅ、ＣｄＨｇＳ、ＣｄＨｇＳｅ、ＣｄＨｇＴｅ、ＨｇＺｎＳ、ＨｇＺｎＳｅ、ＨｇＺｎＴｅ、ＣｄＺｎＳｅＳ、ＣｄＺｎＳｅＴｅ、ＣｄＺｎＳＴｅ、ＣｄＨｇＳｅＳ、ＣｄＨｇＳｅＴｅ、ＣｄＨｇＳＴｅ、ＨｇＺｎＳｅＳ、ＨｇＺｎＳｅＴｅ、ＨｇＺｎＳＴｅ、ＧａＮＰ、ＧａＮＡｓ、ＧａＰＡｓ、ＡｌＮＰ、ＡｌＮＡｓ、ＡｌＰＡｓ、ＩｎＮＰ、ＩｎＮＡｓ、ＩｎＰＡｓ、ＩｎＧａＮ、ＧａＡｌＮＰ、ＧａＡｌＮＡｓ、ＧａＡｌＰＡｓ、ＧａＩｎＮＰ、ＧａＩｎＮＡｓ、ＧａＩｎＰＡｓ、ＩｎＡｌＮＰ、ＩｎＡｌＮＡｓまたはＩｎＡｌＰＡｓなどであることが好ましい。結晶粒子のサイズの測定方法としては、たとえば、走査型電子顕微鏡（ＳＥＭ（Scanning Electron Microscope））または透過型電子顕微鏡（ＴＥＭ）などで化合物半導体層７を観察する方法を挙げることができる。化合物半導体層７は、上記化合物半導体材料のうちの１つの化合物半導体材料からなる単一層であっても良いし、上記化合物半導体材料のうちの２つの化合物半導体材料が混合されてなる単一層であっても良いし、化合物半導体材料が互いに異なる２以上の層が積層されてなっても良い。化合物半導体層７の厚さは、１μｍ以上３μｍ以下の厚さを有することが好ましい。一般に、光電変換素子で主に使用される紫外領域から近赤外領域までの波長領域において、上記化合物半導体材料の光吸収係数は凡そ１０4ｃｍ-1以上である。よって、化合物半導体層７の厚さが１μｍであれば、化合物半導体層７は入射光の約９０％以上を吸収する。したがって、化合物半導体層７の厚さが１μｍ以上であれば、化合物半導体層７は光電変換素子に入射された光のほとんどを吸収することができる。 <Compound semiconductor layer>
The compound semiconductor layer 7 absorbs sunlight incident on the photoelectric conversion element and generates carriers. The compound semiconductor layer 7 is preferably made of a compound semiconductor material, preferably includes a plurality of crystal particles made of the compound semiconductor material, and the size of the crystal particles is preferably 1 to 5000 nm, for example. The compound semiconductor material means a semiconductor material in which two or more kinds of atoms are bonded by a covalent bond or an ionic bond. In the present invention, Cu, at least one of In and Ga, and at least one of Se and S are formed by an ionic bond. The semiconductor material may be a bonded semiconductor material, or may be a semiconductor material in which Cu, Zn, Sn, Se, and S are bonded by an ionic bond. The compound semiconductor material is, for example, CuIn x Ga 1-x (Se y S 1-y ) 2 (0 ≦ x ≦ 1, 0 ≦ y ≦ 1), CuAl x In 1-x (Se y S 1-y ). 2 (0 ≦ x ≦ 1, 0 ≦ y ≦ 1), CuAl x Ga 1-x (Se y S 1-y ) 2 (0 ≦ x ≦ 1, 0 ≦ y ≦ 1), AgIn x Ga 1-x (Se y S 1-y ) 2 (0 ≦ x ≦ 1, 0 ≦ y ≦ 1), AgAl x In 1-x (Se y S 1-y ) 2 (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) ), AgAl x Ga 1-x (Se y S 1-y) 2 (0 ≦ x ≦ 1,0 ≦ y ≦ 1), Cu 2 ZnSn (Se x S 1-x) 4 (0 ≦ x ≦ 1) , CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, HgS, HgSe, HgTe, PbSe, PbS, GaN, GaP, GaAs, AlN, AlP, AlAs, InN, InP, InAs, CdSeTe, CdSeTe, CdS e, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe, It is preferably GaNP, GaNAs, GaPAs, AlNP, AlNAs, AlPAs, InNP, InNAs, InPAs, InGaN, GaAlNP, GaAlNAs, GaAlPAs, GaInNP, GaInNAs, GaInPAs, InAlNP, InAlNAs or InAlPAs. Examples of the method for measuring the size of the crystal particles include a method of observing the compound semiconductor layer 7 with a scanning electron microscope (SEM) or a transmission electron microscope (TEM). The compound semiconductor layer 7 may be a single layer made of one compound semiconductor material of the compound semiconductor materials or a single layer formed by mixing two compound semiconductor materials of the compound semiconductor materials. Alternatively, two or more layers having different compound semiconductor materials may be stacked. The thickness of the compound semiconductor layer 7 is preferably 1 μm or more and 3 μm or less. Generally, the light absorption coefficient of the compound semiconductor material is approximately 10 4 cm −1 or more in a wavelength region from an ultraviolet region to a near infrared region mainly used in a photoelectric conversion element. Therefore, when the thickness of the compound semiconductor layer 7 is 1 μm, the compound semiconductor layer 7 absorbs about 90% or more of incident light. Therefore, if the thickness of the compound semiconductor layer 7 is 1 μm or more, the compound semiconductor layer 7 can absorb most of the light incident on the photoelectric conversion element.

＜第２電極＞
化合物半導体層７は、基板１の凹部１ａに充填されている。そのため、第２電極９は、凹部１ａに対応する凹部を有していない。なお、化合物半導体層７が凹部形状を有する場合には、化合物半導体層７の凹部形状に沿うように第２電極９が凹部形状を有することが好ましい。これにより、化合物半導体層７と第２電極９との接触面積が増大するので、キャリアの取り出し効率をさらに向上させることができる。第２電極９は、たとえば、Ｍｏ、Ａｕ、Ａｇ、ＣｕまたはＡｌなどからなる金属電極であることが好ましい。これにより、化合物半導体層７と第２電極９との間に良好なオーミック接触を形成することができるので、キャリアの輸送損失をできるだけ小さく抑えることができる。第２電極９の厚さは、５０ｎｍ以上１０００ｎｍ以下であることが好ましい。 <Second electrode>
The compound semiconductor layer 7 is filled in the recess 1 a of the substrate 1. Therefore, the second electrode 9 does not have a recess corresponding to the recess 1a. When the compound semiconductor layer 7 has a concave shape, the second electrode 9 preferably has a concave shape so as to follow the concave shape of the compound semiconductor layer 7. Thereby, the contact area between the compound semiconductor layer 7 and the second electrode 9 is increased, so that the carrier extraction efficiency can be further improved. The second electrode 9 is preferably a metal electrode made of, for example, Mo, Au, Ag, Cu, or Al. Thereby, since a favorable ohmic contact can be formed between the compound semiconductor layer 7 and the second electrode 9, the carrier transport loss can be suppressed as small as possible. The thickness of the second electrode 9 is preferably 50 nm or more and 1000 nm or less.

本実施形態に係る光電変換素子の構成は上記構成に限定されない。たとえば、本実施形態に係る光電変換素子は、バッファ層を１層のみ備えていても良いし、バッファ層を３層以上備えていても良いし、バッファ層を備えていなくても良い。しかし、本実施形態に係る光電変換素子が１層以上のバッファ層を備えていれば、シャント抵抗の増大を図ることができ、キャリア再結合の発生の低減を図ることもできる。   The configuration of the photoelectric conversion element according to this embodiment is not limited to the above configuration. For example, the photoelectric conversion element according to this embodiment may include only one buffer layer, may include three or more buffer layers, or may not include a buffer layer. However, if the photoelectric conversion element according to this embodiment includes one or more buffer layers, the shunt resistance can be increased and the occurrence of carrier recombination can be reduced.

＜光電変換素子の製造＞
図３（ａ）〜（ｈ）は、本実施形態に係る光電変換素子の製造方法を工程順に示す断面図である。なお、基板１、第１電極３、第１バッファ層５Ａ、第２バッファ層５Ｂ、化合物半導体層７および第２電極９の各材料については、上述した通りである。 <Manufacture of photoelectric conversion elements>
FIG. 3A to FIG. 3H are cross-sectional views illustrating a method for manufacturing a photoelectric conversion element according to this embodiment in the order of steps. The materials of the substrate 1, the first electrode 3, the first buffer layer 5A, the second buffer layer 5B, the compound semiconductor layer 7 and the second electrode 9 are as described above.

まず、図３（ａ）に示す工程では、基板１となる基板１０１を準備する。
次に、図３（ｂ）に示す工程では、基板１０１上にレジストパターン１０３を形成する。レジストパターン１０３の形成方法としては、レジストパターンの形成方法として公知な方法を特に限定されることなく用いることができる。 First, in the step shown in FIG. 3A, a substrate 101 to be the substrate 1 is prepared.
Next, in the step shown in FIG. 3B, a resist pattern 103 is formed on the substrate 101. As a method for forming the resist pattern 103, a method known as a method for forming a resist pattern can be used without any particular limitation.

次に、図３（ｃ）に示す工程では、レジストパターン１０３をマスクとして基板１０１をドライエッチングまたはウエットエッチングする。ドライエッチングの条件としては、ドライエッチングの条件として公知な条件を特に限定されることなく用いることができるが、所望の形状を有する凹部１ａを形成可能な条件とすることが好ましい。ウエットエッチングの条件についても同様のことが言える。これにより、凹部１ａが形成された基板１を得ることができる。   Next, in the step shown in FIG. 3C, the substrate 101 is dry etched or wet etched using the resist pattern 103 as a mask. As conditions for dry etching, known conditions can be used as the conditions for dry etching without any particular limitation, but it is preferable that the conditions allow formation of recesses 1a having a desired shape. The same can be said for wet etching conditions. Thereby, the board | substrate 1 in which the recessed part 1a was formed can be obtained.

次に、図３（ｄ）に示す工程では、レジストパターン１０３を除去する。レジストパターン１０３の除去方法としては、レジストパターンの除去方法として公知な方法を特に限定されることなく用いることができる。   Next, in the step shown in FIG. 3D, the resist pattern 103 is removed. As a method for removing the resist pattern 103, a method known as a method for removing the resist pattern can be used without any particular limitation.

次に、図３（ｅ）に示す工程では、基板１上に第１電極３および第１バッファ層５Ａを順に形成する。第１電極３の形成方法としては、電極の形成方法として公知な方法を特に限定されることなく用いることができるが、基板１の凹部１ａに充填されないように第１電極３を形成可能な方法を用いることが好ましく、たとえばスパッタ法などを用いることができる。第１バッファ層５Ａの形成方法としては、窓層の形成方法として公知な方法を特に限定されることなく用いることができるが、基板１の凹部１ａに充填されないように第１バッファ層５Ａを形成可能な方法を用いることが好ましく、たとえばスパッタ法などを用いることができる。このようにして形成された第１電極３および第１バッファ層５Ａは、凹部１ａに対応する凹部を有することとなる。   Next, in the step shown in FIG. 3E, the first electrode 3 and the first buffer layer 5A are sequentially formed on the substrate 1. As a method for forming the first electrode 3, a known method can be used without any particular limitation as a method for forming the electrode, but a method capable of forming the first electrode 3 so as not to fill the concave portion 1 a of the substrate 1. It is preferable to use, for example, sputtering. As a method for forming the first buffer layer 5A, a method known as a method for forming the window layer can be used without any particular limitation, but the first buffer layer 5A is formed so as not to fill the concave portion 1a of the substrate 1. It is preferable to use a possible method, for example, a sputtering method or the like can be used. The first electrode 3 and the first buffer layer 5A thus formed have a recess corresponding to the recess 1a.

次に、図３（ｆ）に示す工程では、第１バッファ層５Ａ上に第２バッファ層５Ｂを形成する。第２バッファ層５Ｂの形成方法としては、バッファ層の形成方法として公知な方法を特に限定されることなく用いることができるが、基板１の凹部１ａに充填されないように第２バッファ層５Ｂを形成可能な方法を用いることが好ましく、たとえば、ＣＢＤ（Chemical bath deposition）法、スパッタ法またはＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを用いることができる。   Next, in the step shown in FIG. 3F, the second buffer layer 5B is formed on the first buffer layer 5A. As a method for forming the second buffer layer 5B, a method known as a method for forming the buffer layer can be used without any particular limitation, but the second buffer layer 5B is formed so as not to fill the recess 1a of the substrate 1. It is preferable to use a possible method. For example, a CBD (Chemical bath deposition) method, a sputtering method, or a MOCVD (Metal Organic Chemical Vapor Deposition) method can be used.

次に、図３（ｇ）に示す工程では、第２バッファ層５Ｂ上に化合物半導体層７を形成する。化合物半導体層７の形成方法としては、上記化合物半導体材料からなる層の形成方法として公知な方法を特に限定されることなく用いることができるが、基板１の凹部１ａに充填されるように化合物半導体層７を形成可能な方法を用いることが好ましく、たとえば、多元蒸着法、セレン化法または硫化法などを用いることができる。これにより、化合物半導体層７は、基板１の凹部１ａ内では、第１電極３、第１バッファ層５Ａおよび第２バッファ層５Ｂを挟んで基板１上に形成されることとなる。   Next, in the step shown in FIG. 3G, the compound semiconductor layer 7 is formed on the second buffer layer 5B. As a method for forming the compound semiconductor layer 7, a method known as a method for forming a layer made of the above compound semiconductor material can be used without particular limitation, but the compound semiconductor is filled in the recess 1 a of the substrate 1. A method capable of forming the layer 7 is preferably used. For example, a multi-source deposition method, a selenization method, a sulfurization method, or the like can be used. Thereby, the compound semiconductor layer 7 is formed on the substrate 1 with the first electrode 3, the first buffer layer 5 </ b> A, and the second buffer layer 5 </ b> B sandwiched in the recess 1 a of the substrate 1.

次に、図３（ｈ）に示す工程では、化合物半導体層７上に第２電極９を形成する。第２電極９の形成方法としては、電極の形成方法として公知な方法を特に限定されることなく用いることができ、たとえば真空蒸着法などを用いることができる。このようにして本実施形態に係る光電変換素子が製造される。   Next, in the step shown in FIG. 3H, the second electrode 9 is formed on the compound semiconductor layer 7. As a method for forming the second electrode 9, a known method can be used without particular limitation as a method for forming the electrode. For example, a vacuum deposition method or the like can be used. In this way, the photoelectric conversion element according to this embodiment is manufactured.

本実施形態に係る光電変換素子の製造方法は図３（ａ）〜（ｈ）に示す方法に限定されない。図３（ｇ）に示す工程の代わりに図４（ａ）〜（ｂ）に示す工程を行えば、化合物半導体層７を第２バッファ層５Ｂに形成された凹部の底部上に形成し易くなる。よって、太陽光の吸収効率がさらに優れた光電変換素子を製造することができる。図４（ａ）〜（ｂ）は、本実施形態に係る光電変換素子の別の製造方法の工程の一部を工程順に示す断面図である。   The manufacturing method of the photoelectric conversion element according to this embodiment is not limited to the method shown in FIGS. If the steps shown in FIGS. 4A to 4B are performed instead of the step shown in FIG. 3G, the compound semiconductor layer 7 can be easily formed on the bottom of the recess formed in the second buffer layer 5B. . Therefore, it is possible to manufacture a photoelectric conversion element having further excellent sunlight absorption efficiency. 4A to 4B are cross-sectional views illustrating a part of steps of another method for manufacturing the photoelectric conversion element according to this embodiment in the order of steps.

図４（ａ）に示す工程では、まず、化合物半導体材料からなる核部分と核部分の周囲を取り囲む配位子部分とを含む粒子（以下では「化合物半導体粒子」と記す）６を調製する。たとえば、化合物半導体粒子６の原料となる各プリカーサ（前駆体）を使って溶媒中で化合物半導体粒子６を化学合成する方法であってもよいし、化合物半導体粒子６を物理的に粉砕して微細化する方法であっても良いし、化合物半導体材料と配位子材料とを溶媒中で反応させてもよいし、化合物半導体材料を配位子材料の蒸気と反応させても良い。配位子材料は、配位子を構成する有機材料を意味し、たとえば、ｎ−ヘキサンセレノールなどのセレノール基を有する材料であっても良いし、ｎ−ヘキサンチオールなどのチオール基を有する材料であっても良いし、ｎ−プロピルトリメトキシシランなどのアルコキシシリル基またはクロロシリル基を有する材料であっても良いし、ｎ−オクタデシルフォスフォニックアシッドなどのホスホン酸基を有する材料であっても良い。調製された化合物半導体粒子６の直径は、好ましくは１ｎｍ以上１０００ｎｍ以下であり、より好ましくは１ｎｍ以上１００ｎｍ以下であり、さらに好ましくは１ｎｍ以上２０ｎｍ以下である。化合物半導体粒子６の直径が１ｎｍ以上１００ｎｍ以下であれば、化合物半導体粒子６を第２バッファ層５Ｂに形成された凹部の底部上に設け易くなり、よって、化合物半導体層７を第２バッファ層５Ｂに形成された凹部の底部に接するように形成し易くなる。「化合物半導体粒子６の直径」は、核部分の中心と配位子部分のうち核部分の中心から最も遠くに位置する部分との径方向における距離の２倍の距離を意味し、透過型電子顕微鏡（ＴＥＭ（Transmission Electron Microscope））で化合物半導体粒子６を観察することにより求められる。   In the step shown in FIG. 4A, first, particles (hereinafter referred to as “compound semiconductor particles”) 6 including a core portion made of a compound semiconductor material and a ligand portion surrounding the periphery of the core portion are prepared. For example, a method of chemically synthesizing the compound semiconductor particles 6 in a solvent using each precursor (precursor) that is a raw material of the compound semiconductor particles 6 may be used, or the compound semiconductor particles 6 may be physically pulverized to be fine. Alternatively, the compound semiconductor material and the ligand material may be reacted in a solvent, or the compound semiconductor material may be reacted with the vapor of the ligand material. The ligand material means an organic material constituting the ligand. For example, the ligand material may be a material having a selenol group such as n-hexaneselenol, or a material having a thiol group such as n-hexanethiol. It may be a material having an alkoxysilyl group or a chlorosilyl group such as n-propyltrimethoxysilane, or a material having a phosphonic acid group such as n-octadecylphosphonic acid. . The diameter of the prepared compound semiconductor particles 6 is preferably 1 nm to 1000 nm, more preferably 1 nm to 100 nm, and still more preferably 1 nm to 20 nm. If the diameter of the compound semiconductor particles 6 is 1 nm or more and 100 nm or less, the compound semiconductor particles 6 can be easily provided on the bottom of the recess formed in the second buffer layer 5B, and thus the compound semiconductor layer 7 is formed on the second buffer layer 5B. It becomes easy to form so that it may touch the bottom part of the recessed part formed in this. The “diameter of the compound semiconductor particle 6” means a distance twice the distance in the radial direction between the center of the core part and the part of the ligand part farthest from the center of the core part. It is calculated | required by observing the compound semiconductor particle 6 with a microscope (TEM (Transmission Electron Microscope)).

次に、調製された化合物半導体粒子６を有機溶媒中または無機溶媒中に分散させる。有機溶媒は、たとえば、メタノールまたはエタノールなどのアルコール系溶媒であっても良いし、ヘキサン、オクタン、デカンまたはドデカンなどのアルキル系溶媒であっても良いし、ベンゼンまたはトルエンなどの芳香族系溶媒であってもよい。無機溶媒は、酸性、中性または塩基性を示す水系溶媒であってもよい。   Next, the prepared compound semiconductor particles 6 are dispersed in an organic solvent or an inorganic solvent. The organic solvent may be, for example, an alcohol solvent such as methanol or ethanol, an alkyl solvent such as hexane, octane, decane or dodecane, or an aromatic solvent such as benzene or toluene. There may be. The inorganic solvent may be an aqueous solvent showing acidity, neutrality, or basicity.

次に、調製された分散液を第２バッファ層５Ｂ上に塗布して塗布膜を形成する。これにより、第２バッファ層５Ｂに形成された凹部の底部上に化合物半導体粒子６を設け易くなる。なお、後述の焼成工程を行うと塗布膜の体積が減少するということを考慮して、上記分散液を第２バッファ層５Ｂ上に塗布することが好ましい。上記分散液を塗布する方法としては、たとえば、スクリーン印刷法、キャスト法、ドクターブレードコート法、ディップ法またはスピンコート法などを挙げることができる。なお、塗布膜と凹部の底部との間に空気が入った場合には、超音波洗浄などにより空気を除去すればよい。   Next, the prepared dispersion is applied onto the second buffer layer 5B to form a coating film. Thereby, it becomes easy to provide the compound semiconductor particles 6 on the bottom of the recess formed in the second buffer layer 5B. Note that it is preferable to apply the dispersion onto the second buffer layer 5B in consideration of the fact that the volume of the coating film decreases when the baking process described later is performed. Examples of the method for applying the dispersion include a screen printing method, a casting method, a doctor blade coating method, a dip method, or a spin coating method. If air enters between the coating film and the bottom of the recess, the air may be removed by ultrasonic cleaning or the like.

次に、必要に応じて、塗布膜から有機溶媒または無機溶媒を除去する。そののち、焼成を行う。焼成温度は１５０℃以上であることが好ましく、５００℃以上であることがより好ましい。焼成を行うと、化合物半導体粒子６では、配位子部分が核部分から脱離される。配位子部分の脱離に伴って塗布膜内には空隙が形成され、核部分がこの空隙を埋めるように結晶成長する。ここで、化合物半導体粒子６は第２バッファ層５Ｂに形成された凹部の底部上にも設けられていたため、第２バッファ層５Ｂに形成された凹部の底部に接するように化合物半導体層７を形成することができる。したがって、太陽光の吸収効率がさらに優れ、さらに低い接触抵抗を有する光電変換素子を製造することができる。このようにして、図４（ｂ）に示す構成が得られる。   Next, the organic solvent or the inorganic solvent is removed from the coating film as necessary. After that, firing is performed. The firing temperature is preferably 150 ° C. or higher, and more preferably 500 ° C. or higher. When the firing is performed, in the compound semiconductor particles 6, the ligand portion is detached from the nucleus portion. A void is formed in the coating film with the elimination of the ligand portion, and the crystal grows so that the core portion fills this void. Here, since the compound semiconductor particles 6 are also provided on the bottom of the recess formed in the second buffer layer 5B, the compound semiconductor layer 7 is formed so as to be in contact with the bottom of the recess formed in the second buffer layer 5B. can do. Therefore, it is possible to manufacture a photoelectric conversion element that is more excellent in sunlight absorption efficiency and has a lower contact resistance. In this way, the configuration shown in FIG. 4B is obtained.

なお、上記分散液を２回以上に分けて第２バッファ層５Ｂ上に塗布しても良い。このとき、各塗布工程において、塗布条件または化合物半導体粒子６の大きさを変更しても良い。好ましくは、第２バッファ層５Ｂに形成された凹部が化合物半導体粒子６で埋められるまでと、第２バッファ層５Ｂに形成された凹部が化合物半導体粒子６で埋められた後とで、塗布条件または化合物半導体粒子６の大きさなどを変えることである。たとえば、第２バッファ層５Ｂに形成された凹部が化合物半導体粒子６で埋められるまでは、直径が１ｎｍ以上２０ｎｍ以下の化合物半導体粒子６を用いることが好ましい。これにより、化合物半導体粒子６を第２バッファ層５Ｂに形成された凹部の底部上に設け易くなるので、化合物半導体層７を第２バッファ層５Ｂに形成された凹部の底部上に形成し易くなる。第２バッファ層５Ｂに形成された凹部が化合物半導体粒子６で埋められた後は、直径が２０ｎｍ以上１０００ｎｍ以下の化合物半導体粒子６を用いれば良い。   The dispersion liquid may be applied to the second buffer layer 5B in two or more times. At this time, in each coating process, the coating conditions or the size of the compound semiconductor particles 6 may be changed. Preferably, the coating conditions or until the recess formed in the second buffer layer 5B is filled with the compound semiconductor particles 6 and after the recess formed in the second buffer layer 5B is filled with the compound semiconductor particles 6 The size of the compound semiconductor particles 6 is changed. For example, it is preferable to use the compound semiconductor particles 6 having a diameter of 1 nm or more and 20 nm or less until the concave portion formed in the second buffer layer 5B is filled with the compound semiconductor particles 6. As a result, the compound semiconductor particles 6 can be easily provided on the bottom of the recess formed in the second buffer layer 5B, so that the compound semiconductor layer 7 can be easily formed on the bottom of the recess formed in the second buffer layer 5B. . After the recess formed in the second buffer layer 5B is filled with the compound semiconductor particles 6, the compound semiconductor particles 6 having a diameter of 20 nm or more and 1000 nm or less may be used.

＜第２の実施形態＞
＜光電変換素子の構成＞
図５は、本発明の第２の実施形態に係る光電変換素子の断面図である。以下では、上記第１の実施形態に係る光電変換素子との相違点を主に示す。 <Second Embodiment>
<Configuration of photoelectric conversion element>
FIG. 5 is a cross-sectional view of a photoelectric conversion element according to the second embodiment of the present invention. Hereinafter, differences from the photoelectric conversion element according to the first embodiment will be mainly described.

本実施形態に係る光電変換素子では、基板１１は凹部を有していないのに対し、第３電極１３は凹部１３ａを有している。化合物半導体層７は、凹部１３ａ内において、第１バッファ層５Ａおよび第２バッファ層５Ｂを挟んで第３電極１３上に設けられている。このように、本実施形態では、凹部が形成されていない電極上などに化合物半導体層などを形成した場合に比べて、第３電極１３と化合物半導体層７との接触面積を稼ぐことができる。また、化合物半導体層７は第３電極１３の凹部１３ａ内にも設けられるので、化合物半導体層７のうち膜状部分の厚さを薄くしても太陽光の吸収量の低下を防止することができる。さらに、第３電極１３に凹部１３ａを形成してから、第１バッファ層５Ａ、第２バッファ層５Ｂ、化合物半導体層７および第４電極１９を順に形成すれば、本実施形態に係る光電変換素子を得ることができる。以上のことから、本実施形態においても、上記第１の実施形態において得られる効果を得ることができる。   In the photoelectric conversion element according to this embodiment, the substrate 11 does not have a recess, whereas the third electrode 13 has a recess 13a. The compound semiconductor layer 7 is provided on the third electrode 13 across the first buffer layer 5A and the second buffer layer 5B in the recess 13a. Thus, in this embodiment, the contact area of the 3rd electrode 13 and the compound semiconductor layer 7 can be earned compared with the case where a compound semiconductor layer etc. are formed on the electrode etc. in which the recessed part is not formed. In addition, since the compound semiconductor layer 7 is also provided in the recess 13a of the third electrode 13, it is possible to prevent a decrease in the amount of absorbed sunlight even if the thickness of the film-like portion of the compound semiconductor layer 7 is reduced. it can. Furthermore, if the first buffer layer 5A, the second buffer layer 5B, the compound semiconductor layer 7 and the fourth electrode 19 are formed in this order after forming the recess 13a in the third electrode 13, the photoelectric conversion element according to this embodiment Can be obtained. From the above, also in this embodiment, the effect obtained in the first embodiment can be obtained.

本実施形態に係る光電変換素子では、第３電極１３の凹部１３ａはその深さが深くなるほど細くなるように形成されていることが好ましく、凹部１３ａの側壁とその底面とがなす角度のうちの小さい方の角度（上記第１の実施形態におけるθ1に相当）は４５度よりも大きく８５度未満であることが好ましい。これにより、上記第１の実施形態におけるθ1を４５度よりも大きく８５度未満としたことにより得られる効果と同様の効果を得ることができる。より好ましくは、凹部１３ａの側壁とその底面とがなす角度のうちの小さい方の角度が６５度以上８０度以下であることである。 In the photoelectric conversion element according to the present embodiment, it is preferable that the recess 13a of the third electrode 13 is formed so as to become thinner as the depth thereof becomes deeper. Of the angles formed by the side wall of the recess 13a and the bottom surface thereof, The smaller angle (corresponding to θ 1 in the first embodiment) is preferably greater than 45 degrees and less than 85 degrees. Thereby, the same effect as that obtained by setting θ 1 in the first embodiment to be greater than 45 degrees and less than 85 degrees can be obtained. More preferably, the smaller one of the angles formed by the side wall and the bottom surface of the recess 13a is 65 degrees or more and 80 degrees or less.

本実施形態に係る光電変換素子でも、化合物半導体層７のアスペクト比は０．３以上６以下であることが好ましい。これにより、上記第１の実施形態で記載した効果と同様の効果を得ることができる。   Also in the photoelectric conversion element according to the present embodiment, the aspect ratio of the compound semiconductor layer 7 is preferably 0.3 or more and 6 or less. Thereby, the effect similar to the effect described in the said 1st Embodiment can be acquired.

本実施形態では、凹部は基板１１ではなく第３電極１３に形成される。そのため、基板１１の厚さは、上記第１の実施形態における基板１の厚さよりも小さくても良い。一方、第３電極１３の厚さは、上記第１の実施形態における第３電極１３の厚さよりも大きいことが好ましく、たとえば０．５μｍ以上２μｍ以下であることが好ましい。なお、基板１１は、凹部が形成されていないことを除いては上記第１の実施形態における基板１と同様に構成されていることが好ましい。第３電極１３は、凹部１３ａが形成されていることを除いては上記第１の実施形態における第１電極３と同様に構成されていることが好ましい。第４電極１９は、上記第１の実施形態における第２電極９と同様に構成されていることが好ましい。   In the present embodiment, the recess is formed in the third electrode 13 instead of the substrate 11. Therefore, the thickness of the substrate 11 may be smaller than the thickness of the substrate 1 in the first embodiment. On the other hand, the thickness of the third electrode 13 is preferably larger than the thickness of the third electrode 13 in the first embodiment, and is preferably 0.5 μm or more and 2 μm or less, for example. In addition, it is preferable that the board | substrate 11 is comprised similarly to the board | substrate 1 in the said 1st Embodiment except the recessed part being not formed. The third electrode 13 is preferably configured in the same manner as the first electrode 3 in the first embodiment except that the recess 13a is formed. It is preferable that the 4th electrode 19 is comprised similarly to the 2nd electrode 9 in the said 1st Embodiment.

＜光電変換素子の製造＞
本実施形態に係る光電変換素子の製造方法は、基板１０１に凹部１ａを形成する代わりに第３電極１３となる電極に凹部１３ａを形成することを除いては上記第１の実施形態に係る光電変換素子の製造方法と同一であることが好ましい。具体的には、まず、凹部が形成されていない基板１１上に第３電極１３となる電極を形成する。次に、その電極上にレジストパターンを形成してから、その電極をエッチングする。または、第３電極１３の表面のうち第１バッファ層５Ａが設けられる面の粗さが非常に大きくなるような条件下において第３電極１３を形成しても良い。これにより、凹部１３ａを有する第３電極１３が形成される。その後は、図３（ｅ）〜図３（ｈ）に示す工程を順に行えば良く、図３（ｇ）の工程の代わりに図４（ａ）〜図４（ｂ）に示す工程を順に行うことが好ましい。図３（ｇ）の工程の代わりに図４（ａ）〜図４（ｂ）に示す工程を順に行えば、第２バッファ層５Ｂに形成された凹部の底部上に化合物半導体粒子６を設け易くなる。よって、第２バッファ層５Ｂに形成された凹部の底部に接するように化合物半導体層７を形成し易くなる。したがって、太陽光の吸収効率がさらに優れ、さらに低い接触抵抗を有する光電変換素子を製造することができる。 <Manufacture of photoelectric conversion elements>
The manufacturing method of the photoelectric conversion element according to the present embodiment is the same as that of the photoelectric conversion element according to the first embodiment except that the recess 13a is formed in the electrode to be the third electrode 13 instead of forming the recess 1a in the substrate 101. It is preferable that it is the same as the manufacturing method of a conversion element. Specifically, first, an electrode to be the third electrode 13 is formed on the substrate 11 on which no recess is formed. Next, after forming a resist pattern on the electrode, the electrode is etched. Alternatively, the third electrode 13 may be formed under conditions where the roughness of the surface of the third electrode 13 on which the first buffer layer 5A is provided becomes very large. Thereby, the 3rd electrode 13 which has the crevice 13a is formed. Thereafter, the steps shown in FIGS. 3E to 3H may be performed in order, and the steps shown in FIGS. 4A to 4B are sequentially performed instead of the step of FIG. It is preferable. If the steps shown in FIGS. 4A to 4B are sequentially performed instead of the step of FIG. 3G, the compound semiconductor particles 6 can be easily provided on the bottom of the concave portion formed in the second buffer layer 5B. Become. Therefore, it becomes easy to form the compound semiconductor layer 7 so as to be in contact with the bottom of the recess formed in the second buffer layer 5B. Therefore, it is possible to manufacture a photoelectric conversion element that is more excellent in sunlight absorption efficiency and has a lower contact resistance.

＜第３の実施形態＞
＜光電変換素子の構成＞
図６は、本発明の第３の実施形態に係る光電変換素子の断面図である。図７は、本実施形態における粒子状の第５電極の一例を模式的に示す断面図である。図８は、本実施形態に係る光電変換素子が図７に示す粒子状の第５電極を備えている場合に図６におけるｚ方向から化合物半導体層を見た平面図である。図９は、本実施形態における柱状の第５電極の一例を模式的に示す斜視図である。図１０は、本実施形態に係る光電変換素子が図９に示す柱状の第５電極を備えている場合に図６におけるｚ方向から化合物半導体層を見た平面図である。以下では、上記第１の実施形態に係る光電変換素子との相違点を主に示す。 <Third Embodiment>
<Configuration of photoelectric conversion element>
FIG. 6 is a cross-sectional view of a photoelectric conversion element according to the third embodiment of the present invention. FIG. 7 is a cross-sectional view schematically showing an example of a particulate fifth electrode in the present embodiment. FIG. 8 is a plan view of the compound semiconductor layer viewed from the z direction in FIG. 6 when the photoelectric conversion element according to the present embodiment includes the particulate fifth electrode illustrated in FIG. 7. FIG. 9 is a perspective view schematically showing an example of a columnar fifth electrode in the present embodiment. FIG. 10 is a plan view of the compound semiconductor layer as viewed from the z direction in FIG. 6 when the photoelectric conversion element according to this embodiment includes the columnar fifth electrode shown in FIG. Hereinafter, differences from the photoelectric conversion element according to the first embodiment will be mainly described.

本実施形態に係る光電変換素子は、凹部を有する基板を備えていないが、粒子状の第５電極２３、柱状の第５電極３３または細線状の第５電極（不図示）を備えている。このように、本実施形態では、膜状の電極、第１バッファ層および第２バッファ層を備え、基板または膜状の電極などに凹部が形成されていない光電変換素子に比べて、粒子状の第５電極２３などと化合物半導体層７との接触面積を稼ぐことができる。また、基板１１上に粒子状の第５電極２３などを配置してからバッファ層２５で粒子状の第５電極２３を被覆し、化合物半導体層７および第６電極２９を順に形成すれば、本実施形態に係る光電変換素子を得ることができる。以上のことから、本実施形態においても、上記第１の実施形態において得られる効果を得ることができる。なお、粒子状の第５電極２３、柱状の第５電極３３または細線状の第５電極は、上記第１の実施形態における第１電極３と同様の材料からなることが好ましい。第６電極２９は、上記第１の実施形態における第２電極９と同様に構成されていることが好ましい。   The photoelectric conversion element according to this embodiment does not include a substrate having a recess, but includes a particulate fifth electrode 23, a columnar fifth electrode 33, or a thin line-like fifth electrode (not shown). As described above, in the present embodiment, the particle-shaped electrode, the first buffer layer, and the second buffer layer are provided in a particle shape as compared with the photoelectric conversion element in which the substrate or the film-shaped electrode has no recess. A contact area between the fifth electrode 23 and the like and the compound semiconductor layer 7 can be increased. If the particulate fifth electrode 23 and the like are arranged on the substrate 11 and then the particulate fifth electrode 23 is covered with the buffer layer 25 and the compound semiconductor layer 7 and the sixth electrode 29 are sequentially formed, The photoelectric conversion element according to the embodiment can be obtained. From the above, also in this embodiment, the effect obtained in the first embodiment can be obtained. The particulate fifth electrode 23, the columnar fifth electrode 33, or the thin line-like fifth electrode is preferably made of the same material as the first electrode 3 in the first embodiment. The sixth electrode 29 is preferably configured similarly to the second electrode 9 in the first embodiment.

「粒子状の第５電極２３」は、第５電極２３の互いに向かい合う２点間の距離の最大値（第５電極２３の外形が真球である場合には真球の直径に相当する）が２０ｎｍ以上１μｍ以下であることを意味する。「粒子状の第５電極２３」には、第５電極２３の外形が真球である場合だけでなく、第５電極２３の外形が歪な球状である場合も含まれる。ここで、第５電極２３の互いに向かい合う２点間の距離の最大値は走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）で第５電極２３を観察することにより求められたものであり、後述の「柱状の第５電極３３」および「細線状の第５電極」においても同様の方法で測定することができる。粒子状の第５電極２３は、たとえば、ゾル・ゲル方法もしくはソルボサーマル方法などの化学合成法、または、液相レーザーアブレーション法などにより、製造可能である。   The “particulate fifth electrode 23” has a maximum distance between two points of the fifth electrode 23 facing each other (corresponding to the diameter of the true sphere when the outer shape of the fifth electrode 23 is a true sphere). It means 20 nm or more and 1 μm or less. The “particulate fifth electrode 23” includes not only the case where the outer shape of the fifth electrode 23 is a true sphere but also the case where the outer shape of the fifth electrode 23 is a distorted spherical shape. Here, the maximum value of the distance between two opposing points of the fifth electrode 23 is obtained by observing the fifth electrode 23 with a scanning electron microscope (SEM) or a transmission electron microscope (TEM). The measurement can be performed by the same method in “columnar fifth electrode 33” and “thin wire-like fifth electrode” described later. The particulate fifth electrode 23 can be manufactured by, for example, a chemical synthesis method such as a sol-gel method or a solvothermal method, or a liquid phase laser ablation method.

「柱状の第５電極３３」は、第５電極３３の底面における互いに向かい合う２点間の距離の最大値（第５電極３３の底面の外形が真円である場合には真円の直径に相当する）が２０ｎｍ以上１μｍ以下であり、第５電極３３の長さが１００ｎｍ以上４μｍ以下であることを意味する。「柱状の第５電極３３」には、第５電極３３の外形が円柱である場合だけでなく、第５電極３３の外形が四角柱などの多角柱である場合も含まれる。また、「柱状の第５電極３３」には、第５電極３３の底面または横断面の大きさが第５電極３３の長手方向において変化する場合も含まれる。ここで、柱状の第５電極３３の長さは走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）で第５電極２３を観察することにより求められたものであり、後述の「細線状の第５電極３３」においても同様の方法で測定することができる。柱状の第５電極３３は、たとえば、ゾル・ゲル方法もしくはソルボサーマル方法などの化学合成法、または、液相レーザーアブレーション法などにより、製造可能である。   The “columnar fifth electrode 33” is the maximum distance between two points facing each other on the bottom surface of the fifth electrode 33 (corresponding to the diameter of a perfect circle when the outer shape of the bottom surface of the fifth electrode 33 is a perfect circle). Is) 20 nm or more and 1 μm or less, and the length of the fifth electrode 33 is 100 nm or more and 4 μm or less. The “columnar fifth electrode 33” includes not only the case where the outer shape of the fifth electrode 33 is a cylinder but also the case where the outer shape of the fifth electrode 33 is a polygonal column such as a quadrangular column. Further, the “columnar fifth electrode 33” includes a case where the size of the bottom surface or the cross section of the fifth electrode 33 changes in the longitudinal direction of the fifth electrode 33. Here, the length of the columnar fifth electrode 33 is obtained by observing the fifth electrode 23 with a scanning electron microscope (SEM) or a transmission electron microscope (TEM). The fifth electrode 33 "can be measured by the same method. The columnar fifth electrode 33 can be manufactured by, for example, a chemical synthesis method such as a sol-gel method or a solvothermal method, or a liquid phase laser ablation method.

「細線状の第５電極」は、第５電極の底面における互いに向かい合う２点間の距離の最大値（第５電極の底面の外形が真球である場合には底面の直径に相当する）が２０ｎｍ以上５μｍ以下であり、第５電極の長さが５００ｎｍ以上１０μｍ以下であることを意味する。「第５電極の長さ」は、細線状の第５電極の一端からその他端までの長さを意味し、たとえば細線状の第５電極が折れ曲がっている場合には折れ曲がった状態での第５電極の一端からその他端までの長さを意味する。細線状の第５電極は、たとえばゾル・ゲル方法もしくはソルボサーマル方法などの化学合成法または液相レーザーアブレーション法などにより製造可能である。   The “thin wire-like fifth electrode” has a maximum distance between two points facing each other on the bottom surface of the fifth electrode (corresponding to the diameter of the bottom surface when the bottom surface of the fifth electrode is a true sphere). It means that it is 20 nm or more and 5 μm or less, and the length of the fifth electrode is 500 nm or more and 10 μm or less. The “length of the fifth electrode” means the length from one end of the thin line-shaped fifth electrode to the other end. For example, when the thin line-shaped fifth electrode is bent, the fifth line is bent in the fifth state. It means the length from one end of the electrode to the other end. The thin wire-like fifth electrode can be manufactured by, for example, a chemical synthesis method such as a sol-gel method or a solvothermal method, or a liquid phase laser ablation method.

粒子状の第５電極２３、柱状の第５電極３３または細線状の第５電極は、高密度電極２２を挟んで基板１１上に設けられていることが好ましい。高密度電極２２は、粒子で構成されていても良いし、薄膜であっても良い。高密度電極２２は、粒子状の第５電極２３、柱状の第５電極３３または細線状の第５電極よりも高密度であることが好ましい。このような高密度電極２２が基板１１と粒子状の第５電極２３などとの間に設けられていれば、キャリアが粒子状の第５電極２３などから取り出され易くなる。高密度電極２２を構成する材料は、上記第１の実施形態で挙げられた第１電極３の材料のいずれかであることが好ましい。   The particulate fifth electrode 23, the columnar fifth electrode 33, or the thin line-shaped fifth electrode is preferably provided on the substrate 11 with the high-density electrode 22 interposed therebetween. The high-density electrode 22 may be composed of particles or a thin film. The high-density electrode 22 preferably has a higher density than the particulate fifth electrode 23, the columnar fifth electrode 33, or the fine wire-like fifth electrode. If such a high-density electrode 22 is provided between the substrate 11 and the particulate fifth electrode 23 and the like, carriers can be easily taken out from the particulate fifth electrode 23 and the like. The material constituting the high-density electrode 22 is preferably one of the materials of the first electrode 3 mentioned in the first embodiment.

バッファ層２５は、粒子状の第５電極２３、柱状の第５電極３３または細線状の第５電極の少なくとも一部を被覆する第１バッファ層と、第１バッファ層の少なくとも一部を被覆する第２バッファ層とで構成されていることが好ましい。第１バッファ層は粒子状の第５電極２３などの上に均一に設けられていなくても良く、第１バッファ層のうち最も薄い部分の厚さが５０ｎｍ以上３００ｎｍ以下であることが好ましい。同様に、第２バッファ層は第１バッファ層上に均一に設けられていなくても良く、第２バッファ層のうち最も薄い部分の厚さが３０ｎｍ以上２００ｎｍ以下であることが好ましい。第１バッファ層および第２バッファ層は、それぞれ、ＣＢＤ法または電気化学析出法（電析法）などを用いて形成できる。なお、第１バッファ層および第２バッファ層は、それぞれ、上記第１の実施形態における第１バッファ層５Ａおよび第２バッファ層５Ｂの各材料として記載した材料のいずれかからなることが好ましい。   The buffer layer 25 covers the first buffer layer covering at least a part of the particulate fifth electrode 23, the columnar fifth electrode 33 or the thin line-like fifth electrode, and at least a part of the first buffer layer. The second buffer layer is preferably configured. The first buffer layer may not be provided uniformly on the particulate fifth electrode 23 and the like, and the thickness of the thinnest portion of the first buffer layer is preferably 50 nm or more and 300 nm or less. Similarly, the second buffer layer may not be provided uniformly on the first buffer layer, and the thickness of the thinnest portion of the second buffer layer is preferably 30 nm or more and 200 nm or less. The first buffer layer and the second buffer layer can be formed using a CBD method or an electrochemical deposition method (electrodeposition method), respectively. The first buffer layer and the second buffer layer are preferably made of any of the materials described as the materials of the first buffer layer 5A and the second buffer layer 5B in the first embodiment.

粒子状の第５電極２３は、基板１１上において、図８に示すようにランダムに配置されていても良いし、特定の方向に整列するように配置されていても良い。いずれの場合であっても、上記効果と同様の効果を得ることができる。柱状の第５電極３３（図１０参照）および細線状の第５電極についても同様のことが言える。   The particulate fifth electrodes 23 may be arranged randomly on the substrate 11 as shown in FIG. 8, or may be arranged so as to align in a specific direction. In any case, the same effect as the above can be obtained. The same applies to the columnar fifth electrode 33 (see FIG. 10) and the thin line-shaped fifth electrode.

化合物半導体層７は、粒子状の第５電極２３の間、柱状の第５電極３３の間または細線状の第５電極の間にも設けられていることが好ましい。これにより、粒子状の第５電極２３、柱状の第５電極３３または細線状の第５電極と化合物半導体層７との接触面積をさらに稼ぐことができる。よって、光電変換素子のキャリアの取り出し効率がさらに向上する。   The compound semiconductor layer 7 is preferably provided also between the particulate fifth electrodes 23, between the columnar fifth electrodes 33, or between the thin wire-like fifth electrodes. Thereby, the contact area between the particulate fifth electrode 23, the columnar fifth electrode 33, or the thin line-like fifth electrode and the compound semiconductor layer 7 can be further increased. Therefore, the carrier extraction efficiency of the photoelectric conversion element is further improved.

なお、本実施形態では、第５電極の形状は、粒子状、柱状または細線状に限定されず、第５電極を膜で形成した場合に比べて第５電極の比表面積が大きくなるような形状であれば良い。また、本実施形態に係る光電変換素子は、粒子状の第５電極２３、柱状の第５電極３３および細線状の第５電極の少なくとも１つを含んでいれば良く、たとえば粒子状の第５電極２３と柱状の第５電極３３とを含んでいても良い。さらに、本実施形態に係る光電変換素子は、互いに大きさの異なる２種以上の粒子状の第５電極２３を含んでいても良いし、互いに大きさの異なる２種以上の柱状の第５電極３３を含んでいても良いし、互いに大きさの異なる２種以上の細線状の第５電極を含んでいても良い。   In the present embodiment, the shape of the fifth electrode is not limited to a particle shape, a columnar shape, or a fine wire shape, and a shape in which the specific surface area of the fifth electrode is larger than when the fifth electrode is formed of a film. If it is good. In addition, the photoelectric conversion element according to the present embodiment only needs to include at least one of the particulate fifth electrode 23, the columnar fifth electrode 33, and the fine wire-like fifth electrode. For example, the particulate fifth electrode The electrode 23 and the columnar fifth electrode 33 may be included. Furthermore, the photoelectric conversion element according to the present embodiment may include two or more kinds of particulate fifth electrodes 23 having different sizes, and two or more kinds of columnar fifth electrodes having different sizes. 33 may be included, or two or more thin wire-like fifth electrodes having different sizes may be included.

＜光電変換素子の製造＞
本実施形態に係る光電変換素子の製造方法は、基板１０１に凹部１ａを形成する代わりに粒子状の第５電極２３などを調製してから基板１１上に設けることを除いては上記第１の実施形態に係る光電変換素子の製造方法と同一であることが好ましい。以下では、本実施形態に係る光電変換素子が粒子状の第５電極２３を含んでいる場合を説明するが、以下に示す方法と同様の方法にしたがって柱状の第５電極３３または細線状の第５電極を含む光電変換素子を製造することができる。 <Manufacture of photoelectric conversion elements>
The manufacturing method of the photoelectric conversion element according to the present embodiment is the same as the first method except that the particulate fifth electrode 23 and the like are prepared on the substrate 11 instead of forming the recess 1a on the substrate 101. It is preferable to be the same as the manufacturing method of the photoelectric conversion element according to the embodiment. Hereinafter, a case where the photoelectric conversion element according to the present embodiment includes the particulate fifth electrode 23 will be described. However, the columnar fifth electrode 33 or the thin line-shaped fifth electrode 23 is performed according to the same method as described below. A photoelectric conversion element including five electrodes can be manufactured.

まず、基板１１上に高密度電極２２を形成する。上記第１の実施形態における図３（ｇ）に示す工程にしたがって高密度電極２２を形成しても良い。高密度電極２２を形成することが好ましいが、高密度電極２２を形成しなくても良い。   First, the high-density electrode 22 is formed on the substrate 11. The high-density electrode 22 may be formed according to the process shown in FIG. 3G in the first embodiment. Although the high-density electrode 22 is preferably formed, the high-density electrode 22 may not be formed.

次に、粒子状の第５電極２３を調製する。粒子状の第５電極２３の調製方法としては、たとえば以下に示す２つの方法を挙げることができる。粒子状の第５電極２３の第１の調製方法は、たとえば、ゾル・ゲル法もしくはソルボサーマル法などの化学合成法または液相レーザーアブレーション法などにより粒子状の第５電極２３を調製するというものである。   Next, the particulate fifth electrode 23 is prepared. Examples of the method for preparing the particulate fifth electrode 23 include the following two methods. The first method for preparing the particulate fifth electrode 23 is to prepare the particulate fifth electrode 23 by, for example, a chemical synthesis method such as a sol-gel method or a solvothermal method, or a liquid phase laser ablation method. It is.

粒子状の第５電極２３の第２の調製方法は、基材（基材は基板１１とは異なる部材である）上に形成された積層膜を粒子状に切り取るというものである。たとえばＣＶＤ法またはＭＯＣＶＤ法により基材上に粒子状の第５電極２３を形成し、その後、たとえば超音波洗浄により粒子状に切り取る。これにより、粒子状の第５電極２３が得られる。   A second method for preparing the particulate fifth electrode 23 is to cut a laminated film formed on a base material (the base material is a member different from the substrate 11) into a particulate shape. For example, the particulate fifth electrode 23 is formed on the substrate by, for example, the CVD method or the MOCVD method, and then cut into the particulate shape by, for example, ultrasonic cleaning. Thereby, the particulate fifth electrode 23 is obtained.

なお、第１の調製方法にしたがって粒子状の第５電極２３などを調製すれば、第２の調製方法にしたがって粒子状の第５電極２３などを調製する場合に比べて、製造コストを低く抑えることができ、製造時間を短縮することができる。   In addition, if the particulate fifth electrode 23 and the like are prepared according to the first preparation method, the manufacturing cost can be suppressed lower than the case where the particulate fifth electrode 23 and the like are prepared according to the second preparation method. Manufacturing time can be shortened.

得られた粒子状の第５電極２３を、たとえば、スクリーン印刷法、キャスト法、ドクターブレードコート法、ディップ法またはスピンコート法などにより、高密度電極２２上に設ける。その後、焼成する。焼成条件としては、たとえば、焼成温度は２００℃以上４００℃以下であることが好ましく、焼成時間は３０分以上３時間以下であることが好ましい。焼成が終了したら、ＣＢＤ法または電気化学析出法（電析法）などにより粒子状の第５電極２３の少なくとも一部を第１バッファ層で被覆し、ＣＢＤ法または電気化学析出法（電析法）などにより第１バッファ層の少なくとも一部を第２バッファ層で被覆する。その後、上記第１の実施形態における図３（ｇ）に示す工程および図３（ｈ）に示す工程を順に行えば良く、好ましくは、上記第１の実施形態における図３（ｇ）に示す工程の代わりに上記第１の実施形態における図４（ａ）〜図４（ｂ）に示す工程を順に行うことである。図３（ｇ）の工程の代わりに図４（ａ）〜図４（ｂ）に示す工程を順に行えば、粒子状の第５電極２３の間に化合物半導体粒子６を設け易くなる。よって、粒子状の第５電極２３と化合物半導体層７との接触面積をさらに稼ぐことができるので、光電変換素子のキャリアの取り出し効率がさらに向上する。   The obtained particulate fifth electrode 23 is provided on the high-density electrode 22 by, for example, a screen printing method, a casting method, a doctor blade coating method, a dip method, or a spin coating method. Thereafter, it is fired. As firing conditions, for example, the firing temperature is preferably 200 ° C. or higher and 400 ° C. or lower, and the firing time is preferably 30 minutes or longer and 3 hours or shorter. When the firing is completed, at least a part of the particulate fifth electrode 23 is covered with the first buffer layer by CBD method or electrochemical deposition method (electrodeposition method), and the CBD method or electrochemical deposition method (electrodeposition method). ) Or the like to cover at least a part of the first buffer layer with the second buffer layer. Thereafter, the step shown in FIG. 3G and the step shown in FIG. 3H in the first embodiment may be performed in order, and preferably the step shown in FIG. 3G in the first embodiment. Instead, the steps shown in FIGS. 4A to 4B in the first embodiment are sequentially performed. If the steps shown in FIGS. 4A to 4B are sequentially performed instead of the step of FIG. 3G, the compound semiconductor particles 6 can be easily provided between the particulate fifth electrodes 23. Therefore, the contact area between the particulate fifth electrode 23 and the compound semiconductor layer 7 can be further increased, so that the carrier extraction efficiency of the photoelectric conversion element is further improved.

＜第４の実施形態＞
＜光電変換素子の構成＞
図１１は、本発明の第４の実施形態に係る光電変換素子の断面図である。本実施形態は上記第２の実施形態の変形であり、本実施形態と上記第２の実施形態とでは積層順序が異なる。具体的には、上記第２の実施形態では、化合物半導体層７は、第１バッファ層５Ａおよび第２バッファ層５Ｂを挟んで第３電極１３上に設けられており、第４電極１９に接している。一方、本実施形態では、化合物半導体層４５は、第３電極４３上に設けられており、化合物半導体層４５上には、第１バッファ層４７Ａと第２バッファ層４７Ｂと透明導電膜４９とを挟んで第４電極５１が設けられている。以下では、上記第１〜第２の実施形態とは異なる点について主に示す。 <Fourth Embodiment>
<Configuration of photoelectric conversion element>
FIG. 11 is a cross-sectional view of a photoelectric conversion element according to the fourth embodiment of the present invention. This embodiment is a modification of the second embodiment, and the stacking order is different between the present embodiment and the second embodiment. Specifically, in the second embodiment, the compound semiconductor layer 7 is provided on the third electrode 13 with the first buffer layer 5A and the second buffer layer 5B interposed therebetween, and is in contact with the fourth electrode 19. ing. On the other hand, in this embodiment, the compound semiconductor layer 45 is provided on the third electrode 43, and the first buffer layer 47A, the second buffer layer 47B, and the transparent conductive film 49 are provided on the compound semiconductor layer 45. A fourth electrode 51 is provided on both sides. Hereinafter, points different from the first to second embodiments will be mainly described.

本実施形態に係る光電変換素子は、基板４１と、第３電極４３と、化合物半導体層４５と、第１バッファ層４７Ａと、第２バッファ層４７Ｂと、透明導電膜４９と、第４電極５１と、反射防止膜５３とを備える。第３電極４３は凹部４３ａを有しており、化合物半導体層４５は凹部４３ａ内において第１バッファ層４７Ａと第２バッファ層４７Ｂとを挟むことなく第３電極４３上に設けられている。これにより、凹部が形成されていない電極上に化合物半導体層などを形成した場合に比べて、第３電極４３と化合物半導体層４５との接触面積を稼ぐことができる。また、後述のように、第３電極４３に凹部４３ａを形成してから、化合物半導体層４５、第１バッファ層４７Ａ、第２バッファ層４７Ｂ、透明導電膜４９、第４電極５１および反射防止膜５３を順に形成すれば、本実施形態に係る光電変換素子を得ることができる。以上のことから、本実施形態においても、上記第１の実施形態において得られる効果を得ることができる。それだけでなく、本実施形態では、凹部４３ａが形成されたことに因る凹凸形状に起因して、太陽光の散乱頻度が増大する。よって、太陽光を効率良く吸収することができる。これにより、光電変換素子のキャリアの取り出し効率がさらに向上する。   The photoelectric conversion element according to this embodiment includes a substrate 41, a third electrode 43, a compound semiconductor layer 45, a first buffer layer 47A, a second buffer layer 47B, a transparent conductive film 49, and a fourth electrode 51. And an antireflection film 53. The third electrode 43 has a recess 43a, and the compound semiconductor layer 45 is provided on the third electrode 43 without sandwiching the first buffer layer 47A and the second buffer layer 47B in the recess 43a. Thereby, the contact area of the 3rd electrode 43 and the compound semiconductor layer 45 can be earned compared with the case where a compound semiconductor layer etc. are formed on the electrode in which the recessed part is not formed. Further, as described later, after forming the recess 43a in the third electrode 43, the compound semiconductor layer 45, the first buffer layer 47A, the second buffer layer 47B, the transparent conductive film 49, the fourth electrode 51, and the antireflection film. If 53 is formed in order, the photoelectric conversion element which concerns on this embodiment can be obtained. From the above, also in this embodiment, the effect obtained in the first embodiment can be obtained. In addition, in this embodiment, the scattering frequency of sunlight increases due to the uneven shape resulting from the formation of the recess 43a. Therefore, sunlight can be absorbed efficiently. Thereby, the carrier extraction efficiency of the photoelectric conversion element is further improved.

本実施形態に係る光電変換素子では、第３電極４３の凹部４３ａは、その深さが深くなるほど細くなるように形成されていることが好ましい。これにより、凹部４３ａ内に化合物半導体層４５を形成し易くなるので、第３電極４３と化合物半導体層４５との接触面積を十分に稼ぐことができる。また、凹部４３ａを第３電極４３に形成し易くなり、化合物半導体層４５を凹部４３ａ内に形成し易くなる。よって、キャリアの取り出し効率がさらに優れた光電変換素子をより簡便に製造することができる。   In the photoelectric conversion element according to the present embodiment, it is preferable that the concave portion 43a of the third electrode 43 is formed so as to become thinner as the depth increases. Thereby, since it becomes easy to form the compound semiconductor layer 45 in the recessed part 43a, the contact area of the 3rd electrode 43 and the compound semiconductor layer 45 can fully be earned. Further, the recess 43a can be easily formed in the third electrode 43, and the compound semiconductor layer 45 can be easily formed in the recess 43a. Therefore, it is possible to more easily manufacture a photoelectric conversion element having further excellent carrier extraction efficiency.

第３電極４３の凹部４３ａがその深さが深くなるほど細くなるように形成されている場合、凹部４３ａの側壁の開き角度θ2は、４５度以上８５度以下であることが好ましい。凹部４３ａの側壁の開き角度θ2が４５度以上８５度以下であれば、第３電極４３と化合物半導体層４５との接触面積を稼ぐことができるので、第３電極４３と化合物半導体層４５との間の抵抗を小さく抑えることができる。凹部４３ａの側壁の開き角度θ2が大きければ大きいほどプラズモン効果が得られるということも考えられるので、凹部４３ａの側壁の開き角度θ2は７０度以上８５度以下であることがより好ましい。なお、凹部４３ａの側壁の開き角度θ2は、上記第１の実施形態に記載の角度θ1の測定方法にしたがって測定可能である。 When the concave portion 43a of the third electrode 43 is formed so as to be thinner, the opening angle θ 2 of the side wall of the concave portion 43a is preferably not less than 45 degrees and not more than 85 degrees. If the opening angle θ 2 of the side wall of the recess 43a is not less than 45 degrees and not more than 85 degrees, the contact area between the third electrode 43 and the compound semiconductor layer 45 can be increased. The resistance between the two can be kept small. Since it is conceivable that the larger the opening angle θ 2 of the side wall of the recess 43a is, the more the plasmon effect can be obtained. Therefore, the opening angle θ 2 of the side wall of the recess 43a is more preferably 70 ° to 85 °. The opening angle θ 2 of the side wall of the recess 43a can be measured according to the method for measuring the angle θ 1 described in the first embodiment.

基板４１は、上記第１の実施形態における基板１の材料として記載した材料のいずれかからなることが好ましく、その厚さは、上記第１の実施形態における基板１の厚さよりも小さくても良く、たとえば５００μｍ以上２ｍｍ以下であることが好ましい。   The substrate 41 is preferably made of any of the materials described as the material of the substrate 1 in the first embodiment, and the thickness thereof may be smaller than the thickness of the substrate 1 in the first embodiment. For example, it is preferably 500 μm or more and 2 mm or less.

第３電極４３は、基板４１上に設けられており、たとえば、Ｍｏ、Ａｕ、Ａｇ、ＣｕまたはＡｌなどからなる金属電極であることが好ましい。これにより、第３電極４３と化合物半導体層４５との間に良好なオーミック接触を形成することができるので、キャリアの輸送損失をできるだけ小さく抑えることができる。第３電極４３の厚さは、５００ｎｍ以上１０００ｎｍ以下であることが好ましい。   The third electrode 43 is provided on the substrate 41 and is preferably a metal electrode made of, for example, Mo, Au, Ag, Cu, or Al. Thereby, since a favorable ohmic contact can be formed between the third electrode 43 and the compound semiconductor layer 45, the carrier transport loss can be suppressed as small as possible. The thickness of the third electrode 43 is preferably 500 nm or more and 1000 nm or less.

化合物半導体層４５は、上記第１の実施形態における化合物半導体層７の材料として記載した材料のいずれかからなることが好ましい。第１バッファ層４７Ａは、化合物半導体層４５上に設けられており、上記第１の実施形態における第１バッファ層５Ａと同様に構成されていることが好ましい。第２バッファ層４７Ｂは、第１バッファ層４７Ａ上に設けられており、上記第１の実施形態における第２バッファ層５Ｂと同様に構成されていることが好ましい。   The compound semiconductor layer 45 is preferably made of any of the materials described as the material of the compound semiconductor layer 7 in the first embodiment. The first buffer layer 47A is provided on the compound semiconductor layer 45, and is preferably configured in the same manner as the first buffer layer 5A in the first embodiment. The second buffer layer 47B is provided on the first buffer layer 47A, and is preferably configured similarly to the second buffer layer 5B in the first embodiment.

透明導電膜４９は、第２バッファ層４７Ｂ上に設けられており、たとえば、スズドープ酸化インジウム(Indium Tin Oxide）またはアルミニウムドープ酸化亜鉛などからなることが好ましく、１００ｎｍ以上５００ｎｍ以下の厚さを有することが好ましい。   The transparent conductive film 49 is provided on the second buffer layer 47B, and is preferably made of, for example, tin-doped indium oxide (Indium Tin Oxide) or aluminum-doped zinc oxide, and has a thickness of 100 nm to 500 nm. Is preferred.

第４電極５１および反射防止膜５３は、互いに重なり合うことなく透明導電膜４９上に設けられている。第４電極５１は、上記第１の実施形態における第２電極９と同様に構成されていることが好ましい。反射防止膜５３は、たとえば、ＭｇＦ2膜、ＺｎＳ膜またはＭｇＦ2膜とＺｎＳ膜との積層膜などであることが好ましく、５０ｎｍ以上５００ｎｍ以下の厚さを有することが好ましい。 The fourth electrode 51 and the antireflection film 53 are provided on the transparent conductive film 49 without overlapping each other. It is preferable that the 4th electrode 51 is comprised similarly to the 2nd electrode 9 in the said 1st Embodiment. The antireflection film 53 is preferably, for example, an MgF 2 film, a ZnS film, or a laminated film of an MgF 2 film and a ZnS film, and preferably has a thickness of 50 nm to 500 nm.

＜光電変換素子の製造＞
図１２（ａ）〜（ｇ）は、本実施形態に係る光電変換素子の製造方法を工程順に示す断面図である。 <Manufacture of photoelectric conversion elements>
12A to 12G are cross-sectional views illustrating the method of manufacturing the photoelectric conversion element according to this embodiment in the order of steps.

まず、図１２（ａ）に示す工程では、基板４１上に第３電極４３となる層４０３を形成する。第３電極４３となる層４０３の形成方法としては、電極の形成方法として公知な方法を特に限定されることなく用いることができ、たとえばスパッタ法などを用いることができる。   First, in the step shown in FIG. 12A, a layer 403 to be the third electrode 43 is formed on the substrate 41. As a method for forming the layer 403 to be the third electrode 43, a known method can be used without particular limitation as the electrode forming method, and for example, a sputtering method or the like can be used.

次に、図１２（ｂ）に示す工程では、第３電極４３となる層４０３上にレジストパターン４０５を形成する。レジストパターン４０５の形成方法としては、レジストパターンの形成方法として公知な方法を特に限定されることなく用いることができる。   Next, in the step shown in FIG. 12B, a resist pattern 405 is formed on the layer 403 to be the third electrode 43. As a method for forming the resist pattern 405, a method known as a method for forming a resist pattern can be used without any particular limitation.

次に、図１２（ｃ）に示す工程では、レジストパターン４０５をマスクとして第３電極４３となる層４０３をドライエッチングまたはウエットエッチングする。ドライエッチングの条件としては、ドライエッチングの条件として公知な条件を特に限定されることなく用いることができるが、所望の形状を有する凹部４３ａを形成可能な条件とすることが好ましい。ウエットエッチングの条件についても同様のことが言える。これにより、凹部４３ａが形成された第３電極４３を得ることができる。   Next, in the step shown in FIG. 12C, the layer 403 to be the third electrode 43 is dry-etched or wet-etched using the resist pattern 405 as a mask. As dry etching conditions, known conditions for dry etching can be used without any particular limitation. However, it is preferable that the conditions allow formation of a recess 43a having a desired shape. The same can be said for wet etching conditions. Thereby, the 3rd electrode 43 in which the recessed part 43a was formed can be obtained.

次に、図１２（ｄ）に示す工程では、レジストパターン４０５を除去する。レジストパターン４０５の除去方法としては、レジストパターンの除去方法として公知な方法を特に限定されることなく用いることができる。   Next, in the step shown in FIG. 12D, the resist pattern 405 is removed. As a method for removing the resist pattern 405, a method known as a method for removing the resist pattern can be used without any particular limitation.

次に、図１２（ｅ）に示す工程では、上記第１の実施形態における図４（ａ）に示す工程にしたがって、少なくとも第３電極４３の凹部４３ａ内に化合物半導体粒子４６を設け、化合物半導体粒子４６が凹部４３ａ内に設けられた基板を焼成する。これにより、図１２（ｆ）に示す構成が得られる。化合物半導体粒子４６は、上記第１の実施形態における化合物半導体粒子６と同様に構成されていることが好ましい。   Next, in the step shown in FIG. 12E, compound semiconductor particles 46 are provided at least in the recesses 43a of the third electrode 43 in accordance with the step shown in FIG. The substrate in which the particles 46 are provided in the recesses 43a is fired. Thereby, the configuration shown in FIG. The compound semiconductor particles 46 are preferably configured in the same manner as the compound semiconductor particles 6 in the first embodiment.

次に、図１２（ｇ）に示す工程では、化合物半導体層４５上に第１バッファ層４７Ａと第２バッファ層４７Ｂと透明導電膜４９とを順に形成し、透明導電膜４９上に第４電極５１と反射防止膜５３とを形成する。第１バッファ層４７Ａの形成方法としては、窓層の形成方法として公知な方法を特に限定されることなく用いることができ、たとえばスパッタ法などを用いることができる。第２バッファ層４７Ｂの形成方法としては、バッファ層の形成方法として公知な方法を特に限定されることなく用いることができ、たとえば、ＣＢＤ法、スパッタ法またはＭＯＣＶＤ法などを用いることができる。透明導電膜４９の形成方法としては、透明電極の形成方法として公知な方法を特に限定されることなく用いることができ、たとえばスパッタ法などを用いることができる。第４電極５１の形成方法としては、電極の形成方法として公知な方法を特に限定されることなく用いることができ、たとえば真空蒸着法などを用いることができる。反射防止膜５３の形成方法としては、反射防止膜の形成方法として公知な方法を特に限定されることなく用いることができ、たとえばスパッタ法などを用いることができる。このようにして本実施形態に係る光電変換素子が製造される。   Next, in the step shown in FIG. 12G, the first buffer layer 47 </ b> A, the second buffer layer 47 </ b> B, and the transparent conductive film 49 are sequentially formed on the compound semiconductor layer 45, and the fourth electrode is formed on the transparent conductive film 49. 51 and an antireflection film 53 are formed. As a method for forming the first buffer layer 47A, a known method as a method for forming the window layer can be used without particular limitation, and for example, a sputtering method or the like can be used. As a method for forming the second buffer layer 47B, a method known as a method for forming the buffer layer can be used without particular limitation, and for example, a CBD method, a sputtering method, an MOCVD method, or the like can be used. As a method for forming the transparent conductive film 49, a method known as a method for forming a transparent electrode can be used without particular limitation, and for example, a sputtering method or the like can be used. As a method for forming the fourth electrode 51, a known method can be used without particular limitation as a method for forming the electrode. For example, a vacuum deposition method or the like can be used. As a method for forming the antireflection film 53, a known method can be used without particular limitation as a method for forming the antireflection film, and for example, a sputtering method or the like can be used. In this way, the photoelectric conversion element according to this embodiment is manufactured.

本実施形態に係る光電変換素子の製造方法は図１２（ａ）〜（ｇ）に示す方法に限定されない。たとえば、図１２（ｅ）〜（ｆ）に示す工程の代わりに上記第１の実施形態の図３（ｇ）に示す工程を行っても良い。   The manufacturing method of the photoelectric conversion element according to this embodiment is not limited to the method shown in FIGS. For example, instead of the steps shown in FIGS. 12E to 12F, the step shown in FIG. 3G of the first embodiment may be performed.

＜第５の実施形態＞
＜光電変換素子の構成＞
図１３は、本発明の第５の実施形態に係る光電変換素子の断面図である。本実施形態は上記第３の実施形態の変形であり、本実施形態と上記第３の実施形態とでは積層順序が異なる。具体的には、上記第３の実施形態では、化合物半導体層７は、高密度電極２２を挟んで粒子状の第５電極２３などの上に設けられており、第６電極２９に接している。一方、本実施形態では、化合物半導体層６５は、粒子状の第５電極６３などを被覆しており、化合物半導体層６５上には、第１バッファ層６７Ａと第２バッファ層６７Ｂと透明導電膜６９とを挟んで第６電極７１が設けられている。本実施形態に係る光電変換素子は、第３電極４３の代わりに粒子状の第５電極６３などが設けられていることを除いては上記第４の実施形態に係る光電変換素子と同様であると規定することもできる。以下では、上記第１〜第２、第４の実施形態とは異なる点について主に示す。 <Fifth Embodiment>
<Configuration of photoelectric conversion element>
FIG. 13 is a cross-sectional view of a photoelectric conversion element according to the fifth embodiment of the present invention. The present embodiment is a modification of the third embodiment, and the stacking order is different between the present embodiment and the third embodiment. Specifically, in the third embodiment, the compound semiconductor layer 7 is provided on the particle-like fifth electrode 23 and the like with the high-density electrode 22 interposed therebetween, and is in contact with the sixth electrode 29. . On the other hand, in this embodiment, the compound semiconductor layer 65 covers the particulate fifth electrode 63 and the like, and the first buffer layer 67A, the second buffer layer 67B, and the transparent conductive film are formed on the compound semiconductor layer 65. A sixth electrode 71 is provided with 69 therebetween. The photoelectric conversion element according to this embodiment is the same as the photoelectric conversion element according to the fourth embodiment except that a particulate fifth electrode 63 is provided instead of the third electrode 43. It can also be prescribed. In the following, differences from the first to second and fourth embodiments will be mainly described.

本実施形態に係る光電変換素子は、基板６１と、粒子状の第５電極６３、柱状の第５電極（不図示）または細線状の第５電極（不図示）と、化合物半導体層６５と、第１バッファ層６７Ａと、第２バッファ層６７Ｂと、透明導電膜６９と、第６電極７１と、反射防止膜７３とを備える。これにより、本実施形態では、膜状の電極、第１バッファ層および第２バッファ層を備え、基板または膜状の電極などに凹部が形成されていない光電変換素子に比べて、粒子状の第５電極６３などと化合物半導体層６５との接触面積を稼ぐことができる。また、基板６１上に粒子状の第５電極６３などを配置してから化合物半導体層６５で粒子状の第５電極６３などを被覆し、第１バッファ層６７Ａ、第２バッファ層６７Ｂ、透明導電膜６９、第６電極７１および反射防止膜７３を順に形成すれば、本実施形態に係る光電変換素子を得ることができる。以上のことから、本実施形態においても、上記第１の実施形態において得られる効果を得ることができる。それだけでなく、本実施形態では、化合物半導体層６５は、粒子状の第５電極６３などの間にも設けられるので、粒子状の第５電極６３などと化合物半導体層７との接触面積をさらに稼ぐことができる。これにより、光電変換素子のキャリアの取り出し効率がさらに向上する。   The photoelectric conversion element according to the present embodiment includes a substrate 61, a particulate fifth electrode 63, a columnar fifth electrode (not shown) or a thin line-like fifth electrode (not shown), a compound semiconductor layer 65, The first buffer layer 67A, the second buffer layer 67B, the transparent conductive film 69, the sixth electrode 71, and the antireflection film 73 are provided. As a result, in the present embodiment, the first electrode is more granular than the photoelectric conversion element that includes the film-like electrode, the first buffer layer, and the second buffer layer, and has no recess formed on the substrate or the film-like electrode. A contact area between the five electrodes 63 and the compound semiconductor layer 65 can be increased. In addition, the particulate fifth electrode 63 and the like are disposed on the substrate 61, and then the particulate fifth electrode 63 and the like are covered with the compound semiconductor layer 65, and the first buffer layer 67A, the second buffer layer 67B, and the transparent conductive material are covered. If the film 69, the sixth electrode 71, and the antireflection film 73 are formed in this order, the photoelectric conversion element according to this embodiment can be obtained. From the above, also in this embodiment, the effect obtained in the first embodiment can be obtained. In addition, in this embodiment, since the compound semiconductor layer 65 is provided between the particulate fifth electrode 63 and the like, the contact area between the particulate fifth electrode 63 and the compound semiconductor layer 7 is further increased. You can earn. Thereby, the carrier extraction efficiency of the photoelectric conversion element is further improved.

粒子状の第５電極６３、柱状の第５電極または細線状の第５電極は、上記第１の実施形態における第１電極３と同様の材料からなることが好ましいが、たとえばＣＶＤ法または熱プラズマ法などにより製造可能である。粒子状の第５電極６３、柱状の第５電極または細線状の第５電極の定義については、上記第３の実施形態で記載のとおりである。   The particle-like fifth electrode 63, the columnar fifth electrode, or the fine wire-like fifth electrode is preferably made of the same material as that of the first electrode 3 in the first embodiment. For example, the CVD method or the thermal plasma is used. It can be manufactured by the law. The definition of the particle-like fifth electrode 63, the columnar fifth electrode, or the fine wire-like fifth electrode is as described in the third embodiment.

＜光電変換素子の製造＞
本実施形態に係る光電変換素子の製造方法は、基板４１上に第３電極４３となる層４０３を形成する代わりに粒子状の第５電極６３などを基板６１上に塗布することを除いては上記第４の実施形態に係る光電変換素子の製造方法と同一であることが好ましい。 <Manufacture of photoelectric conversion elements>
The manufacturing method of the photoelectric conversion element according to this embodiment, except that the fifth electrode 63 in the form of particles is applied on the substrate 61 instead of forming the layer 403 to be the third electrode 43 on the substrate 41. It is preferable to be the same as the manufacturing method of the photoelectric conversion element according to the fourth embodiment.

まず、粒子状の第５電極６３などを調製する。たとえばＣＶＤ法または熱プラズマ法などにより粒子状の第５電極６３などを調製することが好ましい。   First, the particulate fifth electrode 63 and the like are prepared. For example, it is preferable to prepare the particulate fifth electrode 63 by the CVD method or the thermal plasma method.

次に、上記第３の実施形態に記載の方法にしたがって、調製された粒子状の第５電極６３を基板６１上に塗布してから焼成する。粒子状の第５電極６３がモリブデンからなる場合、焼成温度は５００℃以上９００℃以下であることが好ましく、焼成時間は１０分以上３時間以下であることが好ましい。その後は、上記第４の実施形態に記載の方法にしたがって本実施形態に係る光電変換素子を製造することができる。   Next, according to the method described in the third embodiment, the prepared particulate fifth electrode 63 is applied onto the substrate 61 and then baked. When the particulate fifth electrode 63 is made of molybdenum, the firing temperature is preferably 500 ° C. or more and 900 ° C. or less, and the firing time is preferably 10 minutes or more and 3 hours or less. Thereafter, the photoelectric conversion element according to this embodiment can be manufactured according to the method described in the fourth embodiment.

以上、第１〜第５の実施形態において本発明に係る光電変換素子を説明したが、本発明に係る光電変換素子は第１〜第５の実施形態で示す形態に限定されない。各実施形態の特徴を適宜組み合わせることは当初から予定されている。   As mentioned above, although the photoelectric conversion element which concerns on this invention was demonstrated in the 1st-5th embodiment, the photoelectric conversion element which concerns on this invention is not limited to the form shown in the 1st-5th embodiment. Combining the features of each embodiment as appropriate is planned from the beginning.

ところで、電極と化合物半導体層との接触面積を稼ぐ方法として、たとえば、特許文献１に示すように化合物半導体層をワイヤー形状に形成するという方法が考えられる。しかし、この方法では、化合物半導体層を構成する材料によっては、化合物半導体層をワイヤー形状に成形することが難しい場合がある。また、化合物半導体層となる層を形成してから、その層をエッチングすることにより化合物半導体層を形成するという方法も考えられる。しかし、この方法では、ウエットエッチングまたはドライエッチングによりダメージが化合物半導体層に残存するおそれがあり、エネルギー変換効率の低下などを招くことがある。一方、上記第１〜第５の実施形態に係る光電変換素子では、化合物半導体層を構成する材料に依存することなく、また、エッチングによるダメージが化合物半導体層に残存することなく、電極と化合物半導体層との接触面積を稼ぐことができる。よって、上記第１〜第５の実施形態では、キャリアの取り出し効率に優れた光電変換素子を歩留まり良く且つ比較的簡便に製造することができる。   By the way, as a method of increasing the contact area between the electrode and the compound semiconductor layer, for example, as shown in Patent Document 1, a method of forming the compound semiconductor layer in a wire shape is conceivable. However, in this method, depending on the material constituting the compound semiconductor layer, it may be difficult to form the compound semiconductor layer into a wire shape. Another possible method is to form a compound semiconductor layer by forming a layer to be a compound semiconductor layer and then etching the layer. However, in this method, damage may remain in the compound semiconductor layer due to wet etching or dry etching, which may cause a decrease in energy conversion efficiency. On the other hand, in the photoelectric conversion elements according to the first to fifth embodiments, the electrode and the compound semiconductor can be used without depending on the material constituting the compound semiconductor layer and without damage caused by etching remaining in the compound semiconductor layer. The contact area with the layer can be earned. Therefore, in the said 1st-5th embodiment, the photoelectric conversion element excellent in the taking-out efficiency of a carrier can be manufactured comparatively simply with a sufficient yield.

以上説明したように、図１に示す光電変換素子は、基板１と、基板１上に設けられた第１電極３と、第１電極３上に設けられた化合物半導体層７と、化合物半導体層７上に設けられた第２電極９とを備える。基板１は凹部１ａを有しており、化合物半導体層７は基板１の凹部１ａ内において第１電極３と第１バッファ層５Ａと第２バッファ層５Ｂとを挟んで基板１上に設けられている。これにより、キャリアの取り出し効率に優れた光電変換素子を比較的簡便に製造することができる。   As described above, the photoelectric conversion element shown in FIG. 1 includes the substrate 1, the first electrode 3 provided on the substrate 1, the compound semiconductor layer 7 provided on the first electrode 3, and the compound semiconductor layer. 7 and a second electrode 9 provided on the upper surface. The substrate 1 has a recess 1a, and the compound semiconductor layer 7 is provided on the substrate 1 with the first electrode 3, the first buffer layer 5A, and the second buffer layer 5B sandwiched in the recess 1a of the substrate 1. Yes. Thereby, the photoelectric conversion element excellent in the taking-out efficiency of a carrier can be manufactured comparatively simply.

図５および図１１に示す光電変換素子は、基板１１，４１と、基板１１，４１上に設けられ、凹部１３ａ，４３ａを有する第３電極１３，４３と、少なくとも凹部１３ａ，４３ａ内に設けられた化合物半導体層７，４５と、化合物半導体層７，４５上に設けられた第４電極１９，５１とを備える。これによっても、キャリアの取り出し効率に優れた光電変換素子を比較的簡便に製造することができる。   The photoelectric conversion elements shown in FIGS. 5 and 11 are provided on the substrates 11 and 41, the third electrodes 13 and 43 provided on the substrates 11 and 41, and having the recesses 13a and 43a, and at least in the recesses 13a and 43a. The compound semiconductor layers 7 and 45 and the fourth electrodes 19 and 51 provided on the compound semiconductor layers 7 and 45 are provided. This also makes it possible to relatively easily manufacture a photoelectric conversion element having excellent carrier extraction efficiency.

図１、図５に示す光電変換素子では、凹部１ａ，１３ａは、その深さが深くなるほど細くなるように形成されていることが好ましく、凹部１ａ，１３ａの側壁とその底面とがなす角度のうちの小さい方の角度は６５度よりも大きく８０度未満であることが好ましい。これにより、キャリアの取り出し効率がさらに向上する。   In the photoelectric conversion element shown in FIGS. 1 and 5, the recesses 1 a and 13 a are preferably formed so as to become thinner as the depth thereof becomes deeper, and the angle formed between the side wall of the recesses 1 a and 13 a and the bottom surface thereof is preferable. Of these, the smaller angle is preferably greater than 65 degrees and less than 80 degrees. This further improves the carrier take-out efficiency.

図１、図５および図１１に示す光電変換素子では、化合物半導体層７のアスペクト比は、０．３以上６以下であることが好ましい。これにより、キャリアの取り出し効率にさらに優れた光電変換素子をより簡便に製造することができる。   In the photoelectric conversion elements shown in FIGS. 1, 5, and 11, the aspect ratio of the compound semiconductor layer 7 is preferably 0.3 or more and 6 or less. Thereby, the photoelectric conversion element which was further excellent in the extraction efficiency of a carrier can be manufactured more simply.

図１１に示す光電変換素子では、第３電極４３の凹部４３ａは、その深さが深くなるほど細くなるように形成されていることが好ましく、凹部４３ａの側壁の開き角度は、４５度以上８５度以下であることが好ましい。これにより、キャリアの取り出し効率にさらに優れた光電変換素子をより簡便に製造することができる。   In the photoelectric conversion element shown in FIG. 11, it is preferable that the concave portion 43a of the third electrode 43 is formed so as to become thinner as the depth thereof becomes deeper, and the opening angle of the side wall of the concave portion 43a is 45 degrees or more and 85 degrees. The following is preferable. Thereby, the photoelectric conversion element which was further excellent in the extraction efficiency of a carrier can be manufactured more simply.

図６および図１３に示す光電変換素子では、基板１１，６１と、基板１１，６１上に設けられ、細線状、粒子状または柱形状の第５電極２３，３３，６３と、第５電極２３，３３，６３を挟んで基板１１，６１上に設けられた化合物半導体層７，６５と、化合物半導体層７，６５上に設けられた第６電極２９，７１とを備える。これによっても、キャリアの取り出し効率に優れた光電変換素子を比較的簡便に製造することができる。   In the photoelectric conversion elements shown in FIGS. 6 and 13, the substrates 11 and 61, the fifth electrodes 23, 33, and 63 that are provided on the substrates 11 and 61 and have a thin line shape, a particle shape, or a column shape, and the fifth electrode 23. , 33, and 63, compound semiconductor layers 7 and 65 provided on the substrates 11 and 61, and sixth electrodes 29 and 71 provided on the compound semiconductor layers 7 and 65, respectively. This also makes it possible to relatively easily manufacture a photoelectric conversion element having excellent carrier extraction efficiency.

図６に示す光電変換素子では、化合物半導体層７は、隣り合う第５電極２３，２３，６３，６３の間に設けられていることが好ましい。これにより、光電変換素子のキャリアの取り出し効率がさらに向上する。   In the photoelectric conversion element shown in FIG. 6, the compound semiconductor layer 7 is preferably provided between the adjacent fifth electrodes 23, 23, 63, 63. Thereby, the carrier extraction efficiency of the photoelectric conversion element is further improved.

以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.

＜実施例１＞
実施例１では、図３（ａ）〜（ｈ）に示す工程にしたがって図１に示す光電変換素子を製造した。まず、ガラス基板（厚さが２ｍｍ）上にレジストパターンを形成し、ＣＨＦ3ガスおよびＣｌ2ガスを用いてガラス基板をドライエッチングした。これにより、凹部が形成された基板を得た。ここで、角度θ1は７０度であり、凹部の深さは５００ｎｍであり、凹部のアスペクト比は２であった。 <Example 1>
In Example 1, the photoelectric conversion element shown in FIG. 1 was manufactured according to the steps shown in FIGS. First, a resist pattern was formed on a glass substrate (thickness 2 mm), and the glass substrate was dry etched using CHF 3 gas and Cl 2 gas. Thereby, the board | substrate with which the recessed part was formed was obtained. Here, the angle θ 1 was 70 degrees, the depth of the recess was 500 nm, and the aspect ratio of the recess was 2.

レジストパターンを除去した。その後、アルミニウムドープ酸化亜鉛からなる第１電極（厚さが２００ｎｍ）をスパッタ法により形成し、ＺｎＯからなる第１バッファ層（厚さが１００ｎｍ）をスパッタ法により形成し、ＣｄＳからなる第２バッファ層（厚さが５０ｎｍ）をＣＢＤ法により形成した。基板の凹部を充填することなく第１電極、第１バッファ層および第２バッファ層を形成したため、第１電極、第１バッファ層および第２バッファ層にはいずれも基板の凹部に対応する凹部が形成された。   The resist pattern was removed. Thereafter, a first electrode (thickness: 200 nm) made of aluminum-doped zinc oxide is formed by sputtering, a first buffer layer (thickness: 100 nm) made of ZnO is formed by sputtering, and a second buffer made of CdS. A layer (thickness 50 nm) was formed by the CBD method. Since the first electrode, the first buffer layer, and the second buffer layer are formed without filling the concave portion of the substrate, the first electrode, the first buffer layer, and the second buffer layer all have a concave portion corresponding to the concave portion of the substrate. Been formed.

続いて、ＣｕＩｎＳｅ2からなる化合物半導体層（層状部分の厚さが２μｍ）を多元蒸着法により形成した。このとき、第２バッファ層に形成された凹部を充填するように化合物半導体層を形成した。形成された化合物半導体層のアスペクト比は２であった。その後、Ｍｏからなる第２電極（厚さが１μｍ）を真空蒸着法により形成した。このようにして実施例１の光電変換素子を製造した。 Subsequently, a compound semiconductor layer (the thickness of the layered portion was 2 μm) made of CuInSe 2 was formed by a multi-source deposition method. At this time, the compound semiconductor layer was formed so as to fill the recess formed in the second buffer layer. The aspect ratio of the formed compound semiconductor layer was 2. Then, the 2nd electrode (thickness of 1 micrometer) which consists of Mo was formed by the vacuum evaporation method. Thus, the photoelectric conversion element of Example 1 was manufactured.

＜実施例２＞
角度θ1が４３度であることを除いては上記実施例１の方法にしたがって、実施例２の光電変換素子を製造した。 <Example 2>
A photoelectric conversion element of Example 2 was manufactured according to the method of Example 1 except that the angle θ 1 was 43 degrees.

＜実施例３＞
角度θ1が８８度であることを除いては上記実施例１の方法にしたがって、実施例３の光電変換素子を製造した。 <Example 3>
A photoelectric conversion element of Example 3 was manufactured according to the method of Example 1 except that the angle θ 1 was 88 degrees.

＜実施例４＞
凹部のアスペクト比が０．２であることを除いては上記実施例１の方法にしたがって、実施例４の光電変換素子を製造した。形成された化合物半導体層のアスペクト比は０．２であった。 <Example 4>
A photoelectric conversion element of Example 4 was manufactured according to the method of Example 1 except that the aspect ratio of the recess was 0.2. The aspect ratio of the formed compound semiconductor layer was 0.2.

＜実施例５＞
凹部のアスペクト比が８であることを除いては上記実施例１の方法にしたがって、実施例５の光電変換素子を製造した。形成された化合物半導体層のアスペクト比は８であった。 <Example 5>
A photoelectric conversion element of Example 5 was manufactured according to the method of Example 1 except that the aspect ratio of the recesses was 8. The aspect ratio of the formed compound semiconductor layer was 8.

＜実施例６＞
実施例６では、図３（ｇ）に示す工程の代わりに図４（ａ）〜（ｂ）に示す工程を行って図１に示す光電変換素子を製造した。具体的には、上記実施例１の方法にしたがって、第１電極、第１バッファ層および第２バッファ層を形成した。次に、ＣｕＩｎＳｅ2からなる核部分とｎ−オクタンセレノールからなる配位子部分とからなる化合物半導体粒子（直径が約１０ｎｍである）を準備した。この化合物半導体粒子を無水トルエン溶媒に加えて３０分間撹拌した。これにより、化合物半導体粒子の濃度が１０ｗｔ％である無水トルエン溶液が得られた。得られた無水トルエン溶液を第２バッファ層上に塗布した。基板を窒素雰囲気下で１５分静置してからホットプレート上で１２０℃で１時間加熱した。これにより、無水トルエン溶媒が完全に除去された。その基板を窒素雰囲気下でホットプレート上で２５０℃で１時間加熱した。このようにして化合物半導体層が形成された。その後、上記実施例１の方法にしたがって第２電極を形成した。 <Example 6>
In Example 6, the photoelectric conversion element shown in FIG. 1 was manufactured by performing the steps shown in FIGS. 4A to 4B instead of the step shown in FIG. Specifically, the first electrode, the first buffer layer, and the second buffer layer were formed according to the method of Example 1 above. Next, compound semiconductor particles (having a diameter of about 10 nm) composed of a core portion made of CuInSe 2 and a ligand portion made of n-octane selenol were prepared. The compound semiconductor particles were added to anhydrous toluene solvent and stirred for 30 minutes. As a result, an anhydrous toluene solution having a concentration of compound semiconductor particles of 10 wt% was obtained. The obtained anhydrous toluene solution was applied on the second buffer layer. The substrate was allowed to stand for 15 minutes in a nitrogen atmosphere and then heated on a hot plate at 120 ° C. for 1 hour. Thereby, the anhydrous toluene solvent was completely removed. The substrate was heated on a hot plate at 250 ° C. for 1 hour under a nitrogen atmosphere. In this way, a compound semiconductor layer was formed. Thereafter, a second electrode was formed according to the method of Example 1 above.

＜実施例７＞
実施例７では、図５に示す光電変換素子を製造した。具体的には、スパッタ法により、アルミニウムドープ酸化亜鉛層（厚さが０．４μｍ）をガラス基板（厚さが１μｍ）上に形成した。アルミニウムドープ酸化亜鉛層上にレジストパターンを形成し、ＣＨＦ3ガスおよびＣｌ2ガスを用いてアルミニウムドープ酸化亜鉛層をドライエッチングした。これにより、凹部が形成された第３電極を得た。ここで、角度θ1は８０度であり、凹部の深さは２００ｎｍであり、凹部のアスペクト比は３であった。その後、上記実施例１の方法にしたがって第１バッファ層および第２バッファ層を形成し、上記実施例６の方法にしたがって化合物半導体層を形成し、上記実施例１の方法にしたがって第４電極を形成した。形成された化合物半導体層のアスペクト比は３であった。 <Example 7>
In Example 7, the photoelectric conversion element shown in FIG. 5 was manufactured. Specifically, an aluminum-doped zinc oxide layer (thickness: 0.4 μm) was formed on a glass substrate (thickness: 1 μm) by sputtering. A resist pattern was formed on the aluminum-doped zinc oxide layer, and the aluminum-doped zinc oxide layer was dry etched using CHF 3 gas and Cl 2 gas. Thereby, the 3rd electrode in which the recessed part was formed was obtained. Here, the angle θ 1 was 80 degrees, the depth of the recess was 200 nm, and the aspect ratio of the recess was 3. Thereafter, the first buffer layer and the second buffer layer are formed according to the method of Example 1, the compound semiconductor layer is formed according to the method of Example 6, and the fourth electrode is formed according to the method of Example 1. Formed. The aspect ratio of the formed compound semiconductor layer was 3.

＜実施例８＞
実施例８では、図６に示す光電変換素子を製造した。具体的には、まず、スパッタ法により、アルミニウムドープ酸化亜鉛からなる高密度電極（厚さが１００ｎｍ）をガラス基板（厚さが１ｍｍ）上に形成した。次に、アルミニウムドープ酸化亜鉛からなる粒子状の第５電極（直径が５００ｎｍ）を含む第１分散液を準備し、その第１分散液をスピンコート法により高密度電極上に塗布した。アルミニウムドープ酸化亜鉛からなる粒子状の第５電極（直径が１００ｎｍ）を含む第２分散液を準備し、その第２分散液をスピンコート法により高密度電極上に塗布した。その後、２３０℃で１時間、焼成を行った。その後、ＣＢＤ法により、ＺｎＯからなる第１バッファ層で粒子状の第５電極の少なくとも一部を被覆し、同じくＣＢＤ法により、ＣｄＳからなる第２バッファ層で第１バッファ層の少なくとも一部を被覆した。その後、上記実施例６の方法にしたがって化合物半導体層を形成してから、上記実施例１の方法にしたがって第６電極を形成した。 <Example 8>
In Example 8, the photoelectric conversion element shown in FIG. 6 was manufactured. Specifically, first, a high-density electrode (thickness: 100 nm) made of aluminum-doped zinc oxide was formed on a glass substrate (thickness: 1 mm) by sputtering. Next, a first dispersion liquid containing a particulate fifth electrode (diameter: 500 nm) made of aluminum-doped zinc oxide was prepared, and the first dispersion liquid was applied on the high-density electrode by a spin coating method. A second dispersion liquid containing a particulate fifth electrode (diameter: 100 nm) made of aluminum-doped zinc oxide was prepared, and the second dispersion liquid was applied on the high-density electrode by a spin coating method. Thereafter, baking was performed at 230 ° C. for 1 hour. Thereafter, at least a part of the particulate fifth electrode is covered with a first buffer layer made of ZnO by the CBD method, and at least a part of the first buffer layer is covered with a second buffer layer made of CdS by the CBD method. Covered. Then, after forming a compound semiconductor layer according to the method of Example 6, the sixth electrode was formed according to the method of Example 1.

＜実施例９＞
実施例９では、直径が２００ｎｍであり長さが１０００ｎｍである円柱状の第５電極を用いたことを除いては上記実施例８の方法にしたがって、実施例９の光電変換素子を製造した。 <Example 9>
In Example 9, the photoelectric conversion element of Example 9 was produced according to the method of Example 8 except that a cylindrical fifth electrode having a diameter of 200 nm and a length of 1000 nm was used.

＜実施例１０＞
実施例１０では、直径が５００ｎｍであり長さが３０００ｎｍである細線状の第５電極を用いたことを除いては上記実施例８の方法にしたがって、実施例１０の光電変換素子を製造した。 <Example 10>
In Example 10, the photoelectric conversion element of Example 10 was manufactured according to the method of Example 8 except that a thin fifth electrode having a diameter of 500 nm and a length of 3000 nm was used.

＜実施例１１＞
実施例１１では、図１１に示す光電変換素子を製造した。具体的には、上記実施例７の方法にしたがって、凹部が形成された第３電極を得た。ここで、第３電極の凹部の側壁の開き角度θ2は７５度であり、凹部の深さは５００ｎｍであった。その後、上記実施例６の方法にしたがって化合物半導体層を形成してから、ＣＢＤ法によりＣｄＳからなる第１バッファ層を形成し、スパッタ法によりＺｎＯからなる第２バッファ層を形成し、スパッタ法によりＩＴＯからなる透明導電膜を形成した。透明導電膜上に、真空蒸着法によりＮｉＣｒ／Ａｌからなる第４電極を形成するとともにスパッタ法によりＭｇＦ2からなる反射防止膜とを形成した。 <Example 11>
In Example 11, the photoelectric conversion element shown in FIG. 11 was manufactured. Specifically, according to the method of Example 7, a third electrode having a recess was obtained. Here, the opening angle θ 2 of the side wall of the recess of the third electrode was 75 degrees, and the depth of the recess was 500 nm. Then, after forming a compound semiconductor layer according to the method of Example 6, the first buffer layer made of CdS is formed by the CBD method, the second buffer layer made of ZnO is formed by the sputtering method, and the sputtering method is used. A transparent conductive film made of ITO was formed. On the transparent conductive film, a fourth electrode made of NiCr / Al was formed by vacuum deposition, and an antireflection film made of MgF 2 was formed by sputtering.

＜実施例１２＞
第３電極の凹部の側壁の開き角度θ2が４０度であることを除いては上記実施例１１の方法にしたがって、実施例１２の光電変換素子を製造した。 <Example 12>
A photoelectric conversion element of Example 12 was manufactured according to the method of Example 11 except that the opening angle θ 2 of the side wall of the concave portion of the third electrode was 40 degrees.

＜実施例１３＞
第３電極の凹部の側壁の開き角度θ2が８７度であることを除いては上記実施例１１の方法にしたがって、実施例１３の光電変換素子を製造した。 <Example 13>
A photoelectric conversion element of Example 13 was manufactured according to the method of Example 11 except that the opening angle θ 2 of the side wall of the concave portion of the third electrode was 87 degrees.

＜比較例１＞
比較例１では、特許文献１に記載の光電変換素子の製造を試みたが、ＣｕＩｎＳｅ2からなる半導体ナノワイヤーを製造することができず、よって、比較例１の光電変換素子を製造することはできなかった。 <Comparative Example 1>
In Comparative Example 1, an attempt was made to manufacture the photoelectric conversion element described in Patent Document 1, but it was not possible to manufacture a semiconductor nanowire made of CuInSe 2 , and thus manufacturing the photoelectric conversion element of Comparative Example 1 was not possible. could not.

＜考察＞
実施例１〜１３では光電変換素子を製造できたが、比較例１の光電変換素子を製造することはできなかった。よって、実施例１〜１３の方法は光電変換素子を容易に製造可能な方法であることが分かった。 <Discussion>
In Examples 1-13, although the photoelectric conversion element was able to be manufactured, the photoelectric conversion element of the comparative example 1 was not able to be manufactured. Therefore, it turned out that the method of Examples 1-13 is a method which can manufacture a photoelectric conversion element easily.

実施例１〜１３の光電変換素子のキャリアの取り出し効率を測定したところ、いずれのキャリアの取り出し効率も従来よりも高かった。よって、実施例１〜１３の光電変換素子はキャリアの取り出し効率に優れていることが分かった。特に、実施例１と実施例６〜１１とではキャリアの取り出し効率が非常に優れていた。   When the carrier extraction efficiency of the photoelectric conversion elements of Examples 1 to 13 was measured, the carrier extraction efficiency was higher than before. Therefore, it turned out that the photoelectric conversion element of Examples 1-13 is excellent in the extraction efficiency of a carrier. In particular, in Example 1 and Examples 6 to 11, the carrier extraction efficiency was very excellent.

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１，１１，１０１ 基板、１ａ，１３ａ，４３ａ 凹部、３ 第１電極、５Ａ，４７Ａ 第１バッファ層、５Ｂ，４７Ｂ 第２バッファ層、６，４６ 化合物半導体粒子、７，４５，６５ 化合物半導体層、９ 第２電極、１３，４３ 第３電極、１９，５１ 第４電極、２２ 高密度電極、２３，６３ 粒子状の第５電極、２５ バッファ層、３３ 柱状の第５電極、２９，７１ 第６電極、４９，６９ 透明導電膜、５３，７３ 反射防止膜。   1, 11, 101 Substrate, 1a, 13a, 43a Recess, 3 First electrode, 5A, 47A First buffer layer, 5B, 47B Second buffer layer, 6,46 Compound semiconductor particle, 7, 45, 65 Compound semiconductor layer , 9 Second electrode, 13, 43 Third electrode, 19, 51 Fourth electrode, 22 High-density electrode, 23, 63 Particulate fifth electrode, 25 Buffer layer, 33 Columnar fifth electrode, 29, 71 First 6 electrodes, 49, 69 Transparent conductive film, 53, 73 Antireflection film.

Claims (5)

凹部を有する基板と、
前記基板上に設けられた第１電極と、
前記第１電極上に設けられた化合物半導体層と、
前記化合物半導体層上に設けられた第２電極とを備え、
前記化合物半導体層は、前記凹部内において、前記第１電極を挟んで前記基板上に設けられている光電変換素子。 A substrate having a recess;
A first electrode provided on the substrate;
A compound semiconductor layer provided on the first electrode;
A second electrode provided on the compound semiconductor layer,
The compound semiconductor layer is a photoelectric conversion element provided on the substrate with the first electrode interposed in the recess. 基板と、
前記基板上に設けられ、凹部を有する第３電極と、
少なくとも前記凹部内に設けられた化合物半導体層と、
前記化合物半導体層上に設けられた第４電極とを備える光電変換素子。 A substrate,
A third electrode provided on the substrate and having a recess;
A compound semiconductor layer provided in at least the recess,
A photoelectric conversion element provided with the 4th electrode provided on the said compound semiconductor layer. 前記凹部は、その深さが深くなるほど細くなるように形成され、
前記凹部の側壁とその底面とがなす角度のうちの小さい方の角度は、４５度よりも大きく８５度未満である請求項１または２に記載の光電変換素子。 The concave portion is formed so as to become thinner as the depth increases,
3. The photoelectric conversion element according to claim 1, wherein a smaller one of angles formed by the side wall and the bottom surface of the recess is greater than 45 degrees and less than 85 degrees. 前記凹部内の前記化合物半導体層のアスペクト比は、０．３以上６以下である請求項１〜３のいずれかに記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein an aspect ratio of the compound semiconductor layer in the recess is 0.3 or more and 6 or less. 基板と、
前記基板上に設けられ、細線状、粒子状または柱形状の第５電極と、
前記第５電極を挟んで前記基板上に設けられた化合物半導体層と、
前記化合物半導体層上に設けられた第６電極とを備える光電変換素子。 A substrate,
A fifth electrode having a thin line shape, a particle shape, or a column shape provided on the substrate;
A compound semiconductor layer provided on the substrate across the fifth electrode;
A photoelectric conversion element provided with the 6th electrode provided on the said compound semiconductor layer.
JP2013118718A 2013-06-05 2013-06-05 Photoelectric conversion element Pending JP2014236181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013118718A JP2014236181A (en) 2013-06-05 2013-06-05 Photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013118718A JP2014236181A (en) 2013-06-05 2013-06-05 Photoelectric conversion element

Publications (1)

Publication Number Publication Date
JP2014236181A true JP2014236181A (en) 2014-12-15

Family

ID=52138645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013118718A Pending JP2014236181A (en) 2013-06-05 2013-06-05 Photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP2014236181A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018045236A (en) * 2016-09-08 2018-03-22 グッドリッチ コーポレイション Apparatus and methods of electrically conductive optical semiconductor coating

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06511603A (en) * 1992-07-29 1994-12-22 アスラブ　ソシエテ　アノニム photocell
JP2003249499A (en) * 2002-02-26 2003-09-05 Nec Electronics Corp Method for fabricating semiconductor device
JP2003298085A (en) * 2002-03-29 2003-10-17 Tdk Corp Solar cell and its fabricating method
JP2005310388A (en) * 2004-04-16 2005-11-04 Ebara Corp Photoelectric conversion device
WO2008114685A1 (en) * 2007-03-14 2008-09-25 Omron Corporation Method for manufacturing solar cell and solar cell
WO2009110092A1 (en) * 2008-03-07 2009-09-11 昭和シェル石油株式会社 Laminated structuer of cis-type solar battery and integrated structure
JP2010507199A (en) * 2006-10-12 2010-03-04 カンブリオス テクノロジーズ コーポレイション Nanowire-based transparent conductor and its application
US20100186816A1 (en) * 2009-01-23 2010-07-29 Samsung Electronics Co., Ltd. Solar cell
JP2010255028A (en) * 2009-04-22 2010-11-11 Ebara Corp Plating method and plating apparatus
US20100288350A1 (en) * 2009-05-12 2010-11-18 Shih-Wei Lee Solar cell and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06511603A (en) * 1992-07-29 1994-12-22 アスラブ　ソシエテ　アノニム photocell
JP2003249499A (en) * 2002-02-26 2003-09-05 Nec Electronics Corp Method for fabricating semiconductor device
JP2003298085A (en) * 2002-03-29 2003-10-17 Tdk Corp Solar cell and its fabricating method
JP2005310388A (en) * 2004-04-16 2005-11-04 Ebara Corp Photoelectric conversion device
JP2010507199A (en) * 2006-10-12 2010-03-04 カンブリオス テクノロジーズ コーポレイション Nanowire-based transparent conductor and its application
WO2008114685A1 (en) * 2007-03-14 2008-09-25 Omron Corporation Method for manufacturing solar cell and solar cell
WO2009110092A1 (en) * 2008-03-07 2009-09-11 昭和シェル石油株式会社 Laminated structuer of cis-type solar battery and integrated structure
US20100186816A1 (en) * 2009-01-23 2010-07-29 Samsung Electronics Co., Ltd. Solar cell
JP2010255028A (en) * 2009-04-22 2010-11-11 Ebara Corp Plating method and plating apparatus
US20100288350A1 (en) * 2009-05-12 2010-11-18 Shih-Wei Lee Solar cell and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018045236A (en) * 2016-09-08 2018-03-22 グッドリッチ コーポレイション Apparatus and methods of electrically conductive optical semiconductor coating
JP7160526B2 (en) 2016-09-08 2022-10-25 グッドリッチ コーポレイション Apparatus and method for conductive photo-semiconductor coating

Similar Documents

Publication Publication Date Title
US8043942B2 (en) Method for producing core-shell nanowires, nanowires produced by the method and nanowire device comprising the nanowires
EP3447572B1 (en) Display device
JP6243035B2 (en) Quantum dot thin film formation method
EP2602825A2 (en) Quantum Dot Device including Different Kinds of Quantum Dot layers
US12082431B2 (en) Display device
KR20190072967A (en) Photoelectric conversion device including quantum dot layers
US20150311379A1 (en) Method of manufacturing quantum dot device, quantum dot device manufactured by using the method, and method of measuring electron mobility of quantum dot device
KR101489776B1 (en) Manufacturing method of quantum dot solar cell
KR20200119946A (en) Display device
KR101689663B1 (en) Quantun dot light emitting device using graphene
US20220158043A1 (en) Display panel and electronic device
JP6027738B2 (en) COMPOUND SEMICONDUCTOR LAYER AND METHOD FOR PRODUCING SAME, COMPOUND THIN FILM SOLAR CELL AND METHOD FOR PRODUCING SAME
KR101489777B1 (en) Manufacturing method of quantum dot solar cell
JP2014236181A (en) Photoelectric conversion element
US8344395B2 (en) Light-emitting diode and manufacturing method thereof
KR101710659B1 (en) Graphene light emitting device and method for manufacturing the same
CN111061083A (en) Display device
US20220231087A1 (en) Display apparatus
KR20230053174A (en) 2d-od-2d heterojunction structure and manufacturing method by the same, perovskite optoelectric device comprising the same
US20210126159A1 (en) Optoelectric device
JP6140977B2 (en) Compound thin film solar cell and manufacturing method thereof
KR101536995B1 (en) Nano Structure having quantum structures, Method for manufacturing thereof and photon-emitting devices having the same
KR102632464B1 (en) Method for manufacturing flexible solar cell module and flexible solar cell module manufactured by using the same
JP2014003131A (en) Compound thin film solar cell and method for manufacturing the same
KR102317848B1 (en) Light-condensing solar cell and manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170718