JP2014225575A - Semiconductor laminate structure, surface emitting laser array and optical apparatus - Google Patents

Semiconductor laminate structure, surface emitting laser array and optical apparatus Download PDF

Info

Publication number
JP2014225575A
JP2014225575A JP2013104310A JP2013104310A JP2014225575A JP 2014225575 A JP2014225575 A JP 2014225575A JP 2013104310 A JP2013104310 A JP 2013104310A JP 2013104310 A JP2013104310 A JP 2013104310A JP 2014225575 A JP2014225575 A JP 2014225575A
Authority
JP
Japan
Prior art keywords
strain
layer
semiconductor
semiconductor multilayer
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013104310A
Other languages
Japanese (ja)
Inventor
内田 達朗
Tatsuro Uchida
達朗 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013104310A priority Critical patent/JP2014225575A/en
Publication of JP2014225575A publication Critical patent/JP2014225575A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor laminate structure which can inhibit warpage of a substrate and inhibit deterioration in basic characteristics caused by increase in heat resistance and heat.SOLUTION: A semiconductor laminate structure of the present invention comprises: a semiconductor substrate; a semiconductor multilayer film arranged on the semiconductor substrate; a strain compensation layer arranged between the semiconductor substrate and the semiconductor multilayer film. The semiconductor multilayer film includes a stacked plurality of paired layers of a layer having first strain and a layer having second strain, in which a sum of the first strain and the second strain is a sum of compression strain or extensional strain and strain of the strain compensation layer has a sign opposite to a sign of the sum of the first strain and the second strain.

Description

本発明は、半導体積層構造、面発光レーザアレイ、および光学機器に関する。   The present invention relates to a semiconductor multilayer structure, a surface emitting laser array, and an optical apparatus.

面発光レーザの一つとして、垂直共振器型面発光レーザ(Vartical Cavity Surface Emitting Laser:VCSEL)が知られている。この面発光レーザにおいては、半導体基板表面に対して垂直方向に光を取り出すことができるため、二次元アレイの形成が素子形成時のマスクパターンの変更のみで容易に可能となる。
この二次元アレイから出射される複数のビームを用いた並列処理により、高密度化および高速化が可能となり、様々な産業上の応用が期待される。例えば、電子写真プリンタの露光光源として面発光レーザアレイを用いると、複数のビームによる印字工程の高速・高精細化が可能となる。
As one of surface emitting lasers, a vertical cavity surface emitting laser (VCSEL) is known. In this surface emitting laser, light can be extracted in a direction perpendicular to the surface of the semiconductor substrate, so that a two-dimensional array can be easily formed only by changing a mask pattern at the time of element formation.
Parallel processing using a plurality of beams emitted from the two-dimensional array enables high density and high speed, and various industrial applications are expected. For example, when a surface emitting laser array is used as an exposure light source of an electrophotographic printer, a printing process using a plurality of beams can be performed at high speed and with high definition.

このような垂直共振器型面発光レーザ(以下、面発光レーザと記す。)は、活性層とそれを上下に挟む少なくとも一対の多層膜反射鏡から構成される。
多層膜反射鏡は、屈折率が異なる二種類の層からなるペアの繰返しで構成され、これらの各々の層の厚さは、発振波長の1/4の光学的厚さである。
一般的に多層膜反射鏡としては誘電体や半導体が使用される。このように半導体を使用した場合、半導体基板上に結晶成長させながら不純物をドープすることで電流を流すことが可能な層を形成でき、活性層への電流注入が容易となる。
しかしながら、結晶成長させて単結晶層を得る必要があることから、多層膜半導体の構成層としては基板に格子整合する材料に限定される。
また、そのような格子整合する半導体の組み合わせにおいては、屈折率差が誘電体で形成する場合ほど大きな値が得られないため、面発光レーザの発振に必要な反射率を得るためには繰返しペア数を多くする必要がある。
Such a vertical cavity surface emitting laser (hereinafter referred to as a surface emitting laser) is composed of an active layer and at least a pair of multilayer reflectors sandwiching the active layer vertically.
The multilayer-film reflective mirror is configured by repeating pairs of two kinds of layers having different refractive indexes, and the thickness of each of these layers is an optical thickness that is ¼ of the oscillation wavelength.
Generally, a dielectric or a semiconductor is used as the multilayer film reflecting mirror. When a semiconductor is used in this way, a layer capable of passing a current can be formed by doping impurities while growing a crystal on a semiconductor substrate, and current injection into the active layer is facilitated.
However, since it is necessary to obtain a single crystal layer by crystal growth, the constituent layers of the multilayer semiconductor are limited to materials that lattice-match with the substrate.
In addition, in such a combination of lattice-matching semiconductors, the refractive index difference cannot be as large as when formed by a dielectric, so that a repetitive pair is required to obtain the reflectance necessary for oscillation of a surface emitting laser. It is necessary to increase the number.

実際に実用化されている面発光レーザの例としては、850nmや780nm帯で発振する赤外面発光レーザがある。
その多層膜反射鏡はGaAs基板上に、Al組成の高いAlGaAs層とAl組成の低いAlGaAs層とのペアで構成される。
AlGaAsはGaAsに比べ格子定数がわずかに大きく、例えばAl組成が最も多いAlAsの場合でも、GaAs基板との格子不整合は0.143%である。この程度の歪であれば一般的には格子整合系の材料とみなされ、歪の影響は少ない。
しかしながら、面発光レーザでは多層膜反射鏡を数10ペア積層する必要があるため、例え小さい歪の単層であっても、その歪をもつ単層の繰返しにより累積層厚の合計が極めて厚くなることから、累積される歪み量として大きな影響を及ぼす。
As an example of a surface emitting laser that is actually put into practical use, there is an infrared surface emitting laser that oscillates in the 850 nm or 780 nm band.
The multilayer mirror is composed of a pair of an AlGaAs layer having a high Al composition and an AlGaAs layer having a low Al composition on a GaAs substrate.
AlGaAs has a slightly larger lattice constant than GaAs. For example, even when AlAs has the largest Al composition, the lattice mismatch with the GaAs substrate is 0.143%. Such a strain is generally regarded as a lattice-matched material, and the effect of strain is small.
However, in the surface emitting laser, it is necessary to stack several tens of pairs of multilayer reflectors. Therefore, even if a single layer has a small strain, the total accumulated layer thickness becomes extremely thick by repeating the single layer having the strain. For this reason, the accumulated distortion amount has a great influence.

680nm帯で発振する赤色面発光レーザを例に挙げると、この素子ではGaAs基板上にほぼ格子整合するAlGaAsが多層膜反射鏡に用いられる。発振波長で吸収しないAl組成をもつAlGaAsを選択する必要があるため、組み合わせとしては、例えば、Al0.5Ga0.5As/Al0.9Ga0.1AsやAl0.5Ga0.5As/AlAsが選択される。
これらの多層膜反射鏡の平均Al組成は0.7以上であり、赤外域で発振する面発光レーザの場合にくらべて大きくなっている。これは平均歪みに換算すると0.1%程度である。
また、680nm帯では多層膜反射鏡を構成する二つの半導体材料の屈折率差が小さいた
め、発振に至る反射率を確保するためにペア数を多くする必要が生じる。
具体的には、光を取り出す側で30ペア程度、取り出さない側では60ペア程度必要となり、合計10μm近い厚さとなる。
この場合、歪み量とそれが内在する全層厚の積算量である累積歪み量は0.1%×10μm=1%・μmという大きな値になる。
Taking a red surface emitting laser that oscillates in the 680 nm band as an example, in this element, AlGaAs substantially lattice-matched on a GaAs substrate is used for the multilayer reflector. Since AlGaAs having an Al composition that does not absorb at the oscillation wavelength needs to be selected, examples of the combination include Al 0.5 Ga 0.5 As / Al 0.9 Ga 0.1 As and Al 0.5 Ga 0. .5 As / AlAs is selected.
These multilayer mirrors have an average Al composition of 0.7 or more, which is larger than that of a surface emitting laser that oscillates in the infrared region. This is about 0.1% in terms of average strain.
In the 680 nm band, since the difference in refractive index between the two semiconductor materials constituting the multilayer mirror is small, it is necessary to increase the number of pairs in order to ensure the reflectance leading to oscillation.
Specifically, about 30 pairs are required on the side where light is extracted, and about 60 pairs are required on the side where light is not extracted, for a total thickness of approximately 10 μm.
In this case, the cumulative amount of strain, which is the cumulative amount of strain and the total thickness of the underlying layer, is a large value of 0.1% × 10 μm = 1% · μm.

この大きな累積歪み量に起因してエピウエハに反りが生じるが、650μm厚のGaAs基板の場合には、計算では曲率半径7mまで反ることが見積もられる。
AlGaAs層はGaAs基板に対してわずかに大きな格子定数を持つことからエピウエハは凸型に反る。
曲率半径7mという値は、3インチウエハの中央において70μm近いギャップが生じることに相当する。実際、エピウエハの反りを測定すると、70〜80μmのギャップが生じており、累積歪み量により基板が凸型に反ってしまうことが確認される。
このように、エピウエハに反りが生じると、フォトリソグラフィー工程におけるパターンアライメント時にズレが発生する要因となる。
また、素子作製工程においてウエハ加熱工程を要する際に、温度分布の面内ムラを生じ、加工の面内バラツキが発生する。
これらの結果、素子形成における歩留まりの低下に繋がるという問題が生じる。さらに累積歪み量が内在することによる素子の信頼性への影響も大きな懸念点である。
The epitaxial wafer is warped due to the large amount of accumulated strain, but in the case of a 650 μm-thick GaAs substrate, it is estimated that the warp is up to a radius of curvature of 7 m.
Since the AlGaAs layer has a slightly larger lattice constant than the GaAs substrate, the epi-wafer warps in a convex shape.
A value of a radius of curvature of 7 m corresponds to the generation of a gap close to 70 μm at the center of a 3-inch wafer. Actually, when the warpage of the epi-wafer is measured, a gap of 70 to 80 μm is generated, and it is confirmed that the substrate warps in a convex shape due to the accumulated strain amount.
Thus, when the warp occurs in the epi-wafer, it becomes a cause of deviation during pattern alignment in the photolithography process.
Further, when a wafer heating process is required in the element manufacturing process, in-plane unevenness of the temperature distribution occurs, resulting in in-plane variations in processing.
As a result, there arises a problem that the yield in element formation is reduced. Furthermore, the influence on the reliability of the element due to the existence of the accumulated strain amount is also a major concern.

このような基板の反りに対する解決策として、いくつかの方法が開示されている。
例えば、特許文献1では、多層膜反射鏡を構成するペアにおいて、そのペア同士で歪みを補償する材料を選択する手法が開示されている。
この開示された手法では、GaAs基板上のAlGaAsのような圧縮性の歪みをもつ層をペアの一層に選んだ場合には、残りのもう一層には引張性の歪みを持つ層を用いる手法が採られる。
具体的には、多層膜反射鏡はその構成層の厚さが発振波長の1/4の光学的厚さに揃えられるため、正確には屈折率の大きさに応じて層厚が異なるが、半導体材料の場合、それほど大きな屈折率差はないため、各層厚はほとんど等しくなっている。
例えば、赤色面発光レーザの場合、発振波長の1/4光学的厚さは、およそ50nmになる。
ゆえに、歪みを補償するためには、ペアを構成する層において、各々の歪みの絶対値はほぼ等しいことから、特許文献1では、その符号、すなわち向きが互いに逆である歪みを採ることにより、そのペア同士で歪みを補償するようにされている。
Several methods have been disclosed as solutions to such substrate warpage.
For example, Patent Document 1 discloses a method of selecting a material that compensates for distortion between pairs of multilayer reflectors.
In this disclosed method, when a layer having compressive strain such as AlGaAs on a GaAs substrate is selected as one layer of the pair, a method using a layer having tensile strain is used for the remaining layer. Taken.
Specifically, since the thickness of the constituent layer of the multilayer mirror is adjusted to an optical thickness that is ¼ of the oscillation wavelength, the layer thickness differs according to the magnitude of the refractive index, In the case of a semiconductor material, since the refractive index difference is not so large, each layer thickness is almost equal.
For example, in the case of a red surface emitting laser, the ¼ optical thickness of the oscillation wavelength is approximately 50 nm.
Therefore, in order to compensate for the distortion, in the layers constituting the pair, the absolute values of the respective distortions are approximately equal. Thus, in Patent Document 1, by taking distortions whose signs, that is, directions are opposite to each other, The pair compensates for distortion.

特開2006−310534号公報JP 2006-310534 A

しかしながら、上記従来例の特許文献1のようにペア同士で歪みを補償する材料を選択する手法では、つぎのような課題を有している。
すなわち、上記従来例のように、単に値がほぼ等しく、符号が逆の歪みをもつ層をもってくるだけでは、必ずしも十分ではない。
半導体積層構造を構成する層は、発振波長において吸収が無く、十分な屈折率差が確保でき、さらに、ドーピングによって良好な電気伝導性を示す材料であることが望まれる。
このような条件を同時に満たす材料としては、二元化合物(混晶半導体)や三元の混晶半導体では限りがある。
However, the method of selecting a material that compensates for distortion between pairs as in Patent Document 1 of the conventional example has the following problems.
That is, it is not always sufficient to simply provide a layer having substantially the same value and opposite signs as in the conventional example.
It is desired that the layer constituting the semiconductor multilayer structure is a material that does not absorb at the oscillation wavelength, can ensure a sufficient difference in refractive index, and exhibits good electrical conductivity by doping.
As a material that satisfies these conditions at the same time, a binary compound (mixed crystal semiconductor) or a ternary mixed crystal semiconductor is limited.

以下に、これらについて更に説明すると、図5は、二元、三元および四元混晶半導体における屈折率と格子定数の関係を説明する模式的である。
図5において、縦軸は屈折率を示し、横軸はGaAs基板に対する歪みを示す。なお、ここでは正符号を持つ歪みを引張性歪み、負符号を持つ歪みを圧縮性歪みとしている。
図5に示すように、二元化合物は屈折率と歪みが点の関係であって一意に決まってしまう。
また、三元混晶半導体であっても屈折率と歪みは線の関係であって独立に制御できない。四元以上の混晶半導体を用いると、初めて屈折率と歪みは面の関係になり、それぞれを独立に制御することが可能となる。
しかし、四元以上の混晶半導体を用いた場合は、屈折率と歪みを独立に制御することが可能となるが、二元化合物や三元混晶半導体と比較して熱抵抗が増大する。
そのため、四元以上の混晶半導体を多層膜反射鏡に適用し、活性領域に隣接して配置すると、熱放散が阻害され素子内部温度が上昇し、それに伴い素子特性が低下するという課題を有する。
These will be further described below. FIG. 5 is a schematic diagram illustrating the relationship between the refractive index and the lattice constant in binary, ternary and quaternary mixed crystal semiconductors.
In FIG. 5, the vertical axis indicates the refractive index, and the horizontal axis indicates the strain with respect to the GaAs substrate. Here, a strain having a positive sign is a tensile strain, and a strain having a negative sign is a compressive strain.
As shown in FIG. 5, the binary compound has a refractive index and a strain that have a point relationship and is uniquely determined.
Even in the case of a ternary mixed crystal semiconductor, the refractive index and the strain are in a line relationship and cannot be controlled independently. When a quaternary or more mixed crystal semiconductor is used, the refractive index and the strain are in a plane relationship for the first time, and each can be controlled independently.
However, when a quaternary or higher mixed crystal semiconductor is used, the refractive index and strain can be controlled independently, but the thermal resistance increases as compared with binary compounds and ternary mixed crystal semiconductors.
Therefore, when a mixed crystal semiconductor of quaternary or higher is applied to the multilayer film reflector and arranged adjacent to the active region, heat dissipation is hindered and the element internal temperature rises, and the element characteristics are lowered accordingly. .

本発明は、上記課題に鑑み、基板の反りを抑制し、熱抵抗の増大および熱による素子の基本特性の劣化を抑制することが可能となる半導体積層構造の提供を目的とする。   In view of the above-described problems, an object of the present invention is to provide a semiconductor multilayer structure that can suppress warping of a substrate, increase thermal resistance, and suppress deterioration of basic characteristics of an element due to heat.

本発明の半導体積層構造は、半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板と前記半導体多層膜との間に配置された歪み補償層とを有する半導体積層構造であって、前記半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び前記第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と逆の符号である。
また、本発明の別の半導体積層構造は、半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板の前記半導体多層膜が配置されている面側とは対向する面側に配置された歪み補償層とを有する半導体積層構造であって、前記半導体多層膜構成層は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と同じ符号である。
The semiconductor multilayer structure of the present invention includes a semiconductor substrate, a semiconductor multilayer film disposed on the semiconductor substrate, and a strain compensation layer disposed between the semiconductor substrate and the semiconductor multilayer film. In the semiconductor multilayer film, a plurality of pair layers of a layer having a first strain and a layer having a second strain are stacked, and a sum of the first strain and the second strain is compressed. The strain of the strain compensation layer has a sign opposite to the sum of the first strain and the second strain.
Another semiconductor laminated structure of the present invention is a semiconductor substrate, a semiconductor multilayer film disposed on the semiconductor substrate, and a surface facing the surface side of the semiconductor substrate on which the semiconductor multilayer film is disposed. A semiconductor multilayer structure having a strain compensation layer disposed on the side, wherein the semiconductor multilayer structure layer is formed by laminating a plurality of pair layers of a layer having a first strain and a layer having a second strain, A sum of the first strain and the second strain is a sum of compressive or tensile strains, and the strain of the strain compensation layer is the strain of the first strain and the second strain. It is the same sign as the sum.

本発明によれば、基板の反りを抑制し、熱抵抗の増大および熱による素子の基本特性の劣化を抑制することが可能となる半導体積層構造を実現することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor laminated structure which can suppress the curvature of a board | substrate and can suppress the increase in thermal resistance and the deterioration of the basic characteristic of an element by a heat | fever can be implement | achieved.

本発明の実施例1における垂直共振器型面発光レーザの構成例を説明するための断面模式図。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic cross-sectional view for explaining a configuration example of a vertical cavity surface emitting laser in Example 1 of the present invention. 本発明の実施例1における二元化合物、三元および四元混晶半導体における屈折率とGaN基板に対する歪みの関係を示す概念図。The conceptual diagram which shows the relationship between the refractive index in the binary compound in Example 1 of this invention, a ternary, and a quaternary mixed crystal semiconductor, and the distortion with respect to a GaN board | substrate. 本発明の実施例2における垂直共振器型面発光レーザの構成例を説明するための断面模式図。Sectional schematic diagram for demonstrating the structural example of the vertical cavity surface emitting laser in Example 2 of this invention. 本発明の実施例3における垂直共振器型面発光レーザにより構成された面発光レーザアレイを光源として備えた光学機器(電子写真記録方式の画像形成装置)を説明するための概略図。Schematic for demonstrating the optical apparatus (electrophotographic recording type image forming apparatus) provided with the surface emitting laser array comprised by the vertical cavity surface emitting laser in Example 3 of this invention as a light source. 本発明の技術的課題を説明するための、二元化合物、三元および四元混晶半導体における屈折率とGaAs基板に対する歪みの関係を示す概念図。The conceptual diagram which shows the relationship between the refractive index and the distortion with respect to a GaAs substrate in a binary compound, a ternary, and a quaternary mixed crystal semiconductor for demonstrating the technical subject of this invention.

つぎに、本発明の実施形態における構成例について説明する。
本実施形態の半導体積層構造は、半導体基板の上に、半導体多層膜を有し、四元以上の混晶半導体のペアからなる歪み補償層を活性層から離れた領域に挿入することにより、安定性・再現性良く基板の反りを抑制することが可能に構成される。また、これによれば、熱抵抗の増大を防ぎ、熱による素子の基本特性の劣化を抑制することが可能となる。
具体的には、例えば、基板の反りを抑制し、熱による素子特性の劣化を抑制するに際し、従来例とは異なり、歪み補償層を用いた、次のような半導体積層構造が構成される。
すなわち、この半導体積層構造は、半導体基板の上に配置された半導体多層膜と、半導体基板と半導体多層膜との間に配置された歪み補償層を有する。
その際、半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層を複数積層して形成される。
そして、これらの第一の歪み及び第二の歪みの和は、圧縮性または引張性の歪みの和とされる。
歪み補償層の歪みは、
第一の歪みと第二の歪みの和と逆の符号である。
また歪み補償層は、第三の歪みを有する層と第四の歪みを有する層とのペア層が複数積層され、第三の歪みと第四の歪みの和が、第一の歪みと第二の歪みの和と逆の符号となるように構成される。
また、上記形態と異なる形態として、半導体積層構造は、半導体基板上に配置された半導体多層膜と、半導体基板の半導体多層膜が配置されている面側とは対向する面側に配置された歪み補償層を有する構成を採ることができる。
この際の歪み補償層の歪みは、第一の歪みと第二の歪みの和と同じ符号である。
また歪み補償層は、第三の歪みを有する層と第四の歪みを有する層とのペア層が複数積層され、第三の歪みと第四の歪みの和が、第一の歪みと第二の歪みの和と同じ符号となるように構成される。
いずれの形態においても、第三の歪みと第四の歪みの和の絶対値は、第一の歪みと第二の歪みの和の絶対値よりも大きいという構成が採られる。
Next, a configuration example in the embodiment of the present invention will be described.
The semiconductor multilayer structure of the present embodiment has a semiconductor multilayer film on a semiconductor substrate, and is stable by inserting a strain compensation layer composed of a pair of quaternary or more mixed crystal semiconductors in a region away from the active layer. It is possible to suppress the warpage of the substrate with good reproducibility. In addition, according to this, it is possible to prevent an increase in thermal resistance and suppress deterioration of the basic characteristics of the element due to heat.
Specifically, for example, when suppressing warpage of a substrate and suppressing deterioration of element characteristics due to heat, unlike the conventional example, the following semiconductor stacked structure using a strain compensation layer is configured.
That is, this semiconductor multilayer structure includes a semiconductor multilayer film disposed on a semiconductor substrate, and a strain compensation layer disposed between the semiconductor substrate and the semiconductor multilayer film.
At that time, the semiconductor multilayer film is formed by stacking a plurality of pair layers of a layer having a first strain and a layer having a second strain.
The sum of the first strain and the second strain is the sum of compressive or tensile strains.
The strain of the strain compensation layer is
The sign is opposite to the sum of the first distortion and the second distortion.
The strain compensation layer is formed by stacking a plurality of pair layers of a third strain layer and a fourth strain layer, and the sum of the third strain and the fourth strain is the first strain and the second strain. It is comprised so that it may become a code | symbol opposite to the sum of distortion of.
Further, as a form different from the above form, the semiconductor multilayer structure has a semiconductor multi-layer film disposed on a semiconductor substrate and a strain disposed on the surface side of the semiconductor substrate opposite to the surface side on which the semiconductor multi-layer film is disposed. A configuration having a compensation layer can be employed.
The strain of the strain compensation layer at this time has the same sign as the sum of the first strain and the second strain.
The strain compensation layer is formed by stacking a plurality of pair layers of a third strain layer and a fourth strain layer, and the sum of the third strain and the fourth strain is the first strain and the second strain. It is comprised so that it may become the same code | symbol as the sum of distortion.
In any form, the absolute value of the sum of the third distortion and the fourth distortion is larger than the absolute value of the sum of the first distortion and the second distortion.

以上の構成により、基板の反りを抑制することが可能となり、熱による素子の基本特性の劣化を抑制することが可能な半導体積層構造を得ることが可能となる。
なお、半導体積層構造は活性層を有してもよい。特に、活性層を有する半導体積層構造として、半導体基板の上に、活性層を挟んで対向して配置された上部反射鏡および下部反射鏡を有し、上部反射鏡および下部反射鏡の少なくとも一つが半導体多層膜で構成される面発光レーザを得ることが可能である。
また、このような面発光レーザを、複数個配列して面発光レーザアレイを構成することが可能となる。
また、このような面発光レーザアレイを光源として備えた光学機器を構成することが可能となる。
With the above configuration, it is possible to suppress the warpage of the substrate, and it is possible to obtain a semiconductor multilayer structure that can suppress the deterioration of the basic characteristics of the element due to heat.
Note that the semiconductor stacked structure may have an active layer. In particular, the semiconductor laminated structure having an active layer has an upper reflecting mirror and a lower reflecting mirror disposed on the semiconductor substrate so as to face each other with the active layer interposed therebetween, and at least one of the upper reflecting mirror and the lower reflecting mirror is provided. It is possible to obtain a surface emitting laser composed of a semiconductor multilayer film.
In addition, a surface emitting laser array can be configured by arranging a plurality of such surface emitting lasers.
Moreover, it becomes possible to constitute an optical apparatus provided with such a surface emitting laser array as a light source.

以下に本発明の実施例について説明する。
[実施例1]
実施例1においては、歪み補償層が、半導体基板と半導体多層膜反射鏡との間に形成されている場合について説明する。
また、実施例1においては、GaAs半導体基板上に、活性層を挟んで対向して配置された半導体多層膜反射鏡から構成される半導体積層構造である680nmで発振する垂直共振器型面発光レーザの構成について説明する。
なお、ここでは、半導体基板に近い反射鏡を下部反射鏡としている。
Examples of the present invention will be described below.
[Example 1]
In the first embodiment, a case will be described in which a strain compensation layer is formed between a semiconductor substrate and a semiconductor multilayer mirror.
Further, in Example 1, a vertical cavity surface emitting laser that oscillates at 680 nm, which is a semiconductor multilayer structure composed of semiconductor multilayer reflectors disposed opposite to each other across an active layer on a GaAs semiconductor substrate. The configuration of will be described.
Here, the reflecting mirror close to the semiconductor substrate is the lower reflecting mirror.

図1に、本実施例における垂直共振器型面発光レーザの構成を説明する模式図を示す。
100はn型GaAs基板、102はn型歪み補償層、104はn型半導体多層膜反射鏡、106はn型スペーサ層、108は量子井戸活性層、110はp型スペーサ層、112はp型半導体多層膜反射鏡である。
また、114はp型コンタクト層、116は電流狭窄部(酸化領域)、118は電流狭窄部(選択酸化層、非酸化領域)、120は絶縁層、122はp側電極、及び124はn側電極である。
FIG. 1 is a schematic diagram for explaining the configuration of a vertical cavity surface emitting laser according to this embodiment.
100 is an n-type GaAs substrate, 102 is an n-type strain compensation layer, 104 is an n-type semiconductor multilayer reflector, 106 is an n-type spacer layer, 108 is a quantum well active layer, 110 is a p-type spacer layer, and 112 is a p-type This is a semiconductor multilayer mirror.
Also, 114 is a p-type contact layer, 116 is a current confinement portion (oxidized region), 118 is a current confinement portion (selective oxide layer, non-oxidized region), 120 is an insulating layer, 122 is a p-side electrode, and 124 is an n-side Electrode.

本実施例の面発光レーザは、MOCVD結晶成長技術を用いて、n型の(111)A面方向に10度傾いた(100)GaAsオフ基板100上に、38ペアのn型Al0.1Ga0.5In0.4P/Al0.15Ga0.5In0.35P歪み補償層102、60ペアのn型Al0.5Ga0.5As/AlAs半導体多層膜反射鏡104を成長させる。
更に、その上にn型AlGaInPスペーサ層106、GaInP/AlGaInP量子井戸活性層108を順次成長させる。そしてこの量子井戸活性層108上に、p型AlGaInPスペーサ層110、p型Al0.98Ga0.02As選択酸化層118を成長させる。更にその上に35ペアのp型Al0.5Ga0.5As/Al0.9Ga0.1As半導体多層膜反射鏡112、p型GaAsコンタクト層114を成長させる。
The surface emitting laser of this example is obtained by using 38 pairs of n-type Al 0.1 on a (100) GaAs off-substrate 100 tilted by 10 degrees in the n-type (111) A plane direction using MOCVD crystal growth technology. Ga 0.5 In 0.4 P / Al 0.15 Ga 0.5 In 0.35 P strain compensation layer 102, 60 pairs of n-type Al 0.5 Ga 0.5 As / AlAs semiconductor multilayer reflector 104 Grow.
Further, an n-type AlGaInP spacer layer 106 and a GaInP / AlGaInP quantum well active layer 108 are sequentially grown thereon. Then, a p-type AlGaInP spacer layer 110 and a p-type Al 0.98 Ga 0.02 As selective oxide layer 118 are grown on the quantum well active layer 108. Further, 35 pairs of p-type Al 0.5 Ga 0.5 As / Al 0.9 Ga 0.1 As semiconductor multilayer mirror 112 and p-type GaAs contact layer 114 are grown thereon.

続いてn型及びp型半導体多層膜反射鏡が生じる歪みについて説明する。
n型多層膜反射鏡は、高屈折率層であるAl0.5Ga0.5As層と低屈折率層であるAlAs層とが、交互に発振波長の1/4の光学的厚さで60ペアの繰返しで構成されている。また、p型半導体多層膜反射鏡は、高屈折率層であるAl0.5Ga0.5As層と低屈折率層であるAl0.9Ga0.1As層とが、交互に発振波長の1/4の光学的厚さで35ペアの繰返しで構成されている。本実施例における半導体多層膜反射鏡を構成する各層のGaAs基板に対する歪みと発振波長(680nm)の1/4の光学的厚さを次の表1に示す。なお、ここでは正符号を持つ歪みを引張性歪み、負符号を持つ歪みを圧縮性歪みとしている。
Next, the distortion that occurs in the n-type and p-type semiconductor multilayer mirrors will be described.
In an n-type multilayer mirror, an Al 0.5 Ga 0.5 As layer that is a high refractive index layer and an AlAs layer that is a low refractive index layer alternately have an optical thickness of ¼ of the oscillation wavelength. It consists of 60 pairs of repetitions. In addition, the p-type semiconductor multilayer mirror has an Al 0.5 Ga 0.5 As layer that is a high refractive index layer and an Al 0.9 Ga 0.1 As layer that is a low refractive index layer alternately oscillating. It consists of 35 pairs of repetitions with an optical thickness of 1/4 wavelength. Table 1 below shows the distortion of each layer constituting the semiconductor multilayer film reflecting mirror in this example with respect to the GaAs substrate and the optical thickness of ¼ of the oscillation wavelength (680 nm). Here, a strain having a positive sign is a tensile strain, and a strain having a negative sign is a compressive strain.

[表1]


[Table 1]


n型及びp型半導体多層膜反射鏡を構成する各層のGaAs基板に対する歪みは僅かであるが、半導体多層膜反射鏡においては各層の繰返しにより累積層厚の合計が極めて厚くなることから、累積される歪み量として大きなものとなる。 Although the distortion of each layer constituting the n-type and p-type semiconductor multilayer reflector with respect to the GaAs substrate is slight, in the semiconductor multilayer reflector, the total accumulated layer thickness becomes extremely thick due to repetition of each layer. The amount of distortion is large.

次に、n型(60ペア)及びp型(35ペア)半導体多層膜反射鏡のそれぞれの累積歪み量を見積る。累積歪み量は以下の式で求めることができる。

累積歪み量(μ・%)=(構成層の厚さ)×(構成層の歪み)×(構成層の繰返し数)

表1に示した各層の値を上記式に代入すると、各半導体多層膜反射鏡の累積歪み量は、次の表2に示す値となる。
[表2]


Next, the amount of accumulated strain of each of the n-type (60 pairs) and p-type (35 pairs) semiconductor multilayer mirrors is estimated. The accumulated distortion amount can be obtained by the following equation.

Cumulative strain (μ%) = (thickness of constituent layer) x (strain of constituent layer) x (number of repetitions of constituent layer)

When the values of the respective layers shown in Table 1 are substituted into the above formula, the accumulated strain amount of each semiconductor multilayer film reflecting mirror becomes the values shown in the following Table 2.
[Table 2]


表2に示すように、n型及びp型半導体多層膜反射鏡の合計累積歪み量は−1.04μm・%と大きな値となる。
このような累積歪み量を有する半導体多層膜反射鏡を構成要素とする面発光レーザを650μm厚のGaAs基板上に形成した場合には、ウエハの中心において約70μmの凸型で反ることとなる。
As shown in Table 2, the total accumulated strain amount of the n-type and p-type semiconductor multilayer mirrors is a large value of −1.04 μm ·%.
When a surface emitting laser having a semiconductor multilayer film reflecting mirror having such a cumulative strain amount as a constituent element is formed on a 650 μm thick GaAs substrate, it warps with a convex shape of about 70 μm at the center of the wafer. .

つぎに、n型及びp型半導体多層膜反射鏡が生じる歪みを補償する歪み補償層について説明する。
先に述べたような、n型及びp型半導体多層膜反射鏡が生じる大きな累積歪み量を打ち消すように歪み補償層を構成することにより、ウエハ全体での累積歪み量を抑制し、基板の反りの問題を解消することが可能となる。
この際に、ウエハ全体での累積歪み量をゼロμm・%にすることができれば、基板の反りの発生を抑制することができる。
一方で、ウエハ全体での累積歪み量をゼロμm・%にしなくても、例えば、n型半導体多層膜反射鏡が生じる累積歪み量−0.68μm・%を打ち消す0.68μm・%のエピタキシャル多層膜を形成する場合においても、基板の反りを約1/3に抑制することができ、素子形成における歩留まりの低下の抑制などに効果を奏する。
Next, a distortion compensation layer that compensates for distortion generated by the n-type and p-type semiconductor multilayer mirrors will be described.
By constructing the strain compensation layer so as to cancel out the large amount of accumulated strain generated by the n-type and p-type semiconductor multilayer mirrors as described above, the amount of accumulated strain in the entire wafer is suppressed, and the warpage of the substrate is suppressed. It becomes possible to solve the problem.
At this time, if the accumulated strain amount in the entire wafer can be reduced to zero μm ·%, the occurrence of warpage of the substrate can be suppressed.
On the other hand, even if the accumulated strain amount in the entire wafer is not reduced to zero μm ·%, for example, an epitaxial multilayer of 0.68 μm ·% cancels the accumulated strain amount −0.68 μm ·% generated by the n-type semiconductor multilayer mirror. Even in the case of forming a film, the warpage of the substrate can be suppressed to about 1/3, which is effective in suppressing a decrease in yield in element formation.

例えば、エピタキシャル多層膜としてn−Al0.1Ga0.5In0.4P/Al0.15Ga0.5In0.35Pを35ペア形成することで、ウエハ全体での累積歪み量をほぼゼロにでき、23ペア形成することで、n型半導体多層膜反射鏡が生じる累積歪み量を打ち消すことが可能となる。
この場合の歪み補償層を構成する各層の層厚及びGaAs基板に対する歪みを次の表3に示す。
なお、本実施例のn型及びp型半導体多層膜反射鏡が生じる累積歪み量は負符号(圧縮性)であるため、その歪み量を打ち消すためのエピタキシャル多層膜の累積歪み量は正符号(引張性)となる。
一方で、n型及びp型半導体多層膜反射鏡が生じる累積歪み量が正符号(引張性)である場合は、歪み補償層の累積歪み量は負符号(圧縮性)となる。
For example, by 35 pairs form the n-Al 0.1 Ga 0.5 In 0.4 P / Al 0.15 Ga 0.5 In 0.35 P as an epitaxial multilayer film, the cumulative amount of distortion in the whole wafer Can be made almost zero, and by forming 23 pairs, it becomes possible to cancel the accumulated strain produced by the n-type semiconductor multilayer mirror.
The thickness of each layer constituting the strain compensation layer in this case and the strain on the GaAs substrate are shown in Table 3 below.
Note that the accumulated strain amount generated by the n-type and p-type semiconductor multilayer mirrors of the present embodiment has a negative sign (compressibility), so the accumulated strain amount of the epitaxial multilayer film for canceling the strain amount is a positive sign ( Tensile properties).
On the other hand, when the accumulated strain amount generated by the n-type and p-type semiconductor multilayer mirrors has a positive sign (tensile property), the accumulated strain amount of the strain compensation layer has a negative sign (compressibility).

上記した表1と、この表3より、第三の歪み(例えば0.55(%))と第四の歪み(1.1(%))の和の絶対値は、第一の歪み(例えば−0.0716(%))と第二の歪
み(例えば−0.143(%))の和の絶対値よりも大きいことが分かる。
また、第三の歪みの絶対値(例えば0.55(%))は、第一の歪み(例えば−0.0716(%))と第二の歪み(例えば−0.143(%))のいずれの絶対値よりも大きいことが分かる。
また、第四の歪み(1.1(%))の絶対値は、第一の歪み(例えば−0.0716(%))と第二の歪み(例えば−0.143(%))のいずれの絶対値よりも大きいことが分かる。
[表3]


From Table 1 and Table 3, the absolute value of the sum of the third strain (for example, 0.55 (%)) and the fourth strain (1.1 (%)) is the first strain (for example, It can be seen that it is larger than the absolute value of the sum of −0.0716 (%)) and the second distortion (for example, −0.143 (%)).
The absolute value of the third strain (for example, 0.55 (%)) is the first strain (for example, -0.0716 (%)) and the second strain (for example, -0.143 (%)). It turns out that it is larger than any absolute value.
The absolute value of the fourth strain (1.1 (%)) is either the first strain (for example, -0.0716 (%)) or the second strain (for example, -0.143 (%)). It can be seen that it is larger than the absolute value of.
[Table 3]


なお、歪み補償層の上には、レーザ発振に必要となる反射率を有するn型半導体多層膜反射鏡が形成されているため、歪み補償層は反射鏡である必要はなく、エピタキシャル成長可能な層厚で構成されていればよい。
本実施例では、良好な結晶性を有した層を得るために、各層(第三の歪みを有する層と第四の歪みを有する層)の歪み量を0.02μm・%以下になるように各層の厚さを設定している。
本実施例では、各層厚を0.018μmとしたが、これに限定されるものではなく、また、各層厚を同じにする必要もない。
例えば、表3のAl0.1Ga0.5In0.4P層厚を0.036μmとすると、26ペア形成する。これにより、n型及びp型半導体多層膜反射鏡の累積歪み量の絶対値と、歪み補償層の累積歪み量の絶対値をほぼ等しくし、ウエハ全体での累積歪み量をほぼゼロにできる。
なお、歪み補償層の累積歪み量εは、次式で求めることができる。

ε=(ε×d×n)+(ε×d×n

但し、
ε:第三の歪み量、d:第三の歪み層の層厚、n:第三の歪み層の層数
ε:第四の歪み量、d:第四の歪み層の層厚、n:第四の歪み層の層数

本実施例では、上記式で求められた歪み補償層の累積歪み量εの絶対値は、少なくとも0.25μm・%以上とされる。
Since the n-type semiconductor multilayer mirror having the reflectance necessary for laser oscillation is formed on the strain compensation layer, the strain compensation layer does not need to be a reflector and can be epitaxially grown. What is necessary is just to be comprised by thickness.
In this example, in order to obtain a layer having good crystallinity, the strain amount of each layer (the layer having the third strain and the layer having the fourth strain) is set to 0.02 μm ·% or less. The thickness of each layer is set.
In this embodiment, the thickness of each layer is set to 0.018 μm. However, the thickness is not limited to this, and it is not necessary that the thickness of each layer is the same.
For example, if the Al 0.1 Ga 0.5 In 0.4 P layer thickness in Table 3 is 0.036 μm, 26 pairs are formed. As a result, the absolute value of the accumulated strain amount of the n-type and p-type semiconductor multilayer mirror and the absolute value of the accumulated strain amount of the strain compensation layer can be made substantially equal, and the accumulated strain amount in the entire wafer can be made substantially zero.
The accumulated strain amount ε of the strain compensation layer can be obtained by the following equation.

ε = (ε 3 × d 3 × n 3 ) + (ε 4 × d 4 × n 4 )

However,
ε 3 : third strain amount, d 3 : layer thickness of the third strain layer, n 3 : number of layers of the third strain layer ε 4 : fourth strain amount, d 4 : of the fourth strain layer Layer thickness, n 4 : number of fourth strain layers

In the present embodiment, the absolute value of the accumulated strain amount ε of the strain compensation layer obtained by the above formula is at least 0.25 μm ·%.

また、四元混晶半導体のAl、Ga、In、Pの組成比は、表3に示したものに限定されるものではなく、GaAs基板に対して引張性の歪みを発生する組成比であれば良い。その際には、各層の歪み量が0.02μm・%以下になるように層厚やGaAs基板に対する歪みを選択するとより好適である。
また、本実施例で用いた四元混晶半導体であるAlGaInP混晶は、混晶散乱の影響により特にp型化が困難である。
一方で、AlGaInP混晶は、Siをドープすることで良好なn型伝導が得られるため、歪み補償層はn型とし、n型のGaAs基板上に形成している。
In addition, the composition ratio of Al, Ga, In, and P of the quaternary mixed crystal semiconductor is not limited to that shown in Table 3, but may be a composition ratio that generates tensile strain on the GaAs substrate. It ’s fine. In that case, it is more preferable to select the layer thickness and the strain on the GaAs substrate so that the strain amount of each layer is 0.02 μm ·% or less.
In addition, the AlGaInP mixed crystal, which is a quaternary mixed crystal semiconductor used in this example, is particularly difficult to be p-type due to the influence of mixed crystal scattering.
On the other hand, since AlGaInP mixed crystals can obtain good n-type conduction by doping Si, the strain compensation layer is n-type and formed on an n-type GaAs substrate.

図1に示すように、p型Al0.5Ga0.5As/Al0.9Ga0.1As半導体多層膜反射鏡112内には量子井戸活性層108に近いp型Al0.9Ga0.1As低屈折率層の一つをp型Al0.98Ga0.02As選択酸化層118に置き換えてある。
この層を高温水蒸気雰囲気下で選択酸化させて素子周辺部から絶縁させることにより、中央部のみに電流が流れる電流狭窄構造116を形成する。
108の量子井戸活性層は、複数のGaInP量子井戸層と複数のAlGaInP障壁層で構成された多重量子井戸構造としている。その多重量子井戸構造が内部光定在波の腹に位置するように、n型AlGaInPスペーサ層106、p型AlGaInPスペーサ層110の層厚を調整する。これらで構成される共振器としては発振波長である680nmに対して、その波長の整数倍の光学的厚さを持つように層厚を調整する。
As shown in FIG. 1, the p-type Al 0.5 Ga 0.5 As / Al 0.9 Ga 0.1 As semiconductor multilayer mirror 112 has a p-type Al 0.9 close to the quantum well active layer 108. One of the Ga 0.1 As low refractive index layers is replaced with a p-type Al 0.98 Ga 0.02 As selective oxidation layer 118.
This layer is selectively oxidized in a high-temperature steam atmosphere and insulated from the periphery of the element, thereby forming a current confinement structure 116 in which a current flows only in the central portion.
The 108 quantum well active layers have a multiple quantum well structure composed of a plurality of GaInP quantum well layers and a plurality of AlGaInP barrier layers. The layer thicknesses of the n-type AlGaInP spacer layer 106 and the p-type AlGaInP spacer layer 110 are adjusted so that the multiple quantum well structure is positioned at the antinode of the internal optical standing wave. For the resonator constituted by these, the layer thickness is adjusted so as to have an optical thickness that is an integral multiple of the wavelength with respect to the oscillation wavelength of 680 nm.

なお、活性層自体の発光波長は面発光レーザ共振器の共振波長より短波側に発光ピーク波長(例えば660〜670nm)を持つように作製される。
メサ構造を形成の後に水蒸気酸化により電流狭窄構造を形成し、絶縁膜120を堆積し、再度パターニングしてp型GaAsコンタクト層114の一部を露出させ、その上部にリング状のTi/Auを蒸着してp側電極122を形成する。
その後、必要に応じて基板研磨を行い、n型GaAs基板100の裏面にAuGe/Ni/Auを蒸着し、400℃前後でアニールすることでn側電極124を形成する。
最後に、必要な大きさのチップに切り出して、パッケージにダイボンディングし、p側電極をワイヤーボンディングして素子が完成する。
また、フォトマスクをアレイ用に適切に設計することで、単一素子のみならず、素子が複数個二次元に配置されたアレイを作製することができる。このように、フォトマスクのみの変更で、比較的容易にアレイ構造が得られる点が面発光レーザの利点である。
The emission wavelength of the active layer itself is fabricated so as to have an emission peak wavelength (for example, 660 to 670 nm) on the shorter wavelength side than the resonance wavelength of the surface emitting laser resonator.
After forming the mesa structure, a current confinement structure is formed by steam oxidation, an insulating film 120 is deposited, and patterning is performed again to expose a part of the p-type GaAs contact layer 114, and a ring-shaped Ti / Au is formed thereon. The p-side electrode 122 is formed by vapor deposition.
Thereafter, the substrate is polished as necessary, AuGe / Ni / Au is vapor-deposited on the back surface of the n-type GaAs substrate 100, and annealed at around 400 ° C. to form the n-side electrode 124.
Finally, the chip is cut into a required size, die-bonded to the package, and the p-side electrode is wire-bonded to complete the device.
In addition, by appropriately designing the photomask for the array, not only a single element but also an array in which a plurality of elements are two-dimensionally arranged can be manufactured. Thus, the advantage of the surface emitting laser is that the array structure can be obtained relatively easily by changing only the photomask.

上記説明した本実施例の構成によれば、基板の反りを解消しつつ素子の熱抵抗の増大を抑えることができ、熱による特性劣化の少ない素子が高い歩留まりで形成することができる。
なお、本実施例ではGaAs基板上に形成した680nmで発振する垂直共振器型面発光レーザについて説明したため、四元以上の混晶半導体層としてAlGaInP層を用いたが、バンドギャップ(屈折率)と格子定数が独立に制御できる四元以上の混晶半導体層であれば、どのようなもの(例えば、AlGaInPAsやAlGaInPAsNなど)であってもよい。
また、GaAs基板上に形成した780nm帯、850nm帯や1300nm帯などの垂直共振器型面発光レーザにも本実施例で説明した内容は適用可能である。
また、図2に示すように、AlGaInN等の四元混晶半導体を用いれば、GaN基板上に形成したより短波長帯のGaN系垂直共振器型面発光レーザに対しても本実施例で説明した内容を適用することが可能となる。
また、本実施例では面発光レーザの上部反射鏡及び下部反射鏡として、n型及びp型半導体多層膜反射鏡を採用したが、これに限定されるものではない。例えば上部反射鏡として誘電体多層膜やフォトニック結晶ミラー等を採用してもよく、この場合、下部反射鏡が半導体多層膜反射鏡であれば、本実施例で説明した内容は適用可能である。
また、本実施例では面発光レーザについて説明したが、面発光レーザと類似の構造の活性層と半導体多層膜を有する共振器型発光ダイオード(Resonant Cavity Light Emitting Diode:RCLED)等の半導体多層膜を有する半導体積層構造においても、本実施例で説明した内容は適用可能である。
According to the configuration of this embodiment described above, it is possible to suppress an increase in the thermal resistance of the element while eliminating the warp of the substrate, and it is possible to form an element with little deterioration in characteristics due to heat with a high yield.
In this embodiment, a vertical cavity surface emitting laser oscillating at 680 nm formed on a GaAs substrate has been described. Therefore, although an AlGaInP layer is used as a quaternary or more mixed crystal semiconductor layer, a band gap (refractive index) and Any quaternary or higher mixed crystal semiconductor layer whose lattice constant can be controlled independently (for example, AlGaInPAs or AlGaInPAsN) may be used.
The contents described in this embodiment are also applicable to vertical cavity surface emitting lasers such as 780 nm band, 850 nm band, and 1300 nm band formed on a GaAs substrate.
In addition, as shown in FIG. 2, when a quaternary mixed crystal semiconductor such as AlGaInN is used, this embodiment also explains a GaN-based vertical cavity surface emitting laser having a shorter wavelength band formed on a GaN substrate. The contents can be applied.
In this embodiment, the n-type and p-type semiconductor multilayer film reflecting mirrors are employed as the upper reflecting mirror and the lower reflecting mirror of the surface emitting laser. However, the present invention is not limited to this. For example, a dielectric multilayer film or a photonic crystal mirror may be employed as the upper reflector. In this case, if the lower reflector is a semiconductor multilayer reflector, the contents described in this embodiment are applicable. .
Further, although the surface emitting laser is described in this embodiment, a semiconductor multilayer film such as a resonator type light emitting diode (RCLED) having an active layer having a structure similar to that of the surface emitting laser and a semiconductor multilayer film is used. The contents described in this embodiment can be applied to the semiconductor stacked structure.

[実施例2]
実施例2においては、実施例1とは異なり、歪み補償層が、半導体多層膜反射鏡が形成されている面とは逆の基板面に接して形成されている場合について説明する。
本実施例は、基板を研磨する必要がない場合には、基板の反りを抑制する有効な手法である。
[Example 2]
In the second embodiment, unlike the first embodiment, a case where the strain compensation layer is formed in contact with the substrate surface opposite to the surface on which the semiconductor multilayer mirror is formed will be described.
This embodiment is an effective technique for suppressing the warpage of the substrate when it is not necessary to polish the substrate.

図3に、本発明における垂直共振器型面発光レーザの構成を説明する模式図を示す。
200はn型GaAs基板、202はn型歪み補償層、204はn型半導体多層膜反射鏡、206はn型スペーサ層、208は量子井戸活性層、210はp型スペーサ層、212はp型半導体多層膜反射鏡である。
また、214はp型コンタクト層、216は電流狭窄部(酸化領域)、218は電流狭窄部(選択酸化層、非酸化領域)、220は絶縁層、222はp側電極、及び224はn側電極である。
FIG. 3 is a schematic diagram for explaining the configuration of a vertical cavity surface emitting laser according to the present invention.
200 is an n-type GaAs substrate, 202 is an n-type strain compensation layer, 204 is an n-type semiconductor multilayer reflector, 206 is an n-type spacer layer, 208 is a quantum well active layer, 210 is a p-type spacer layer, and 212 is a p-type This is a semiconductor multilayer mirror.
214 is a p-type contact layer, 216 is a current confinement portion (oxidized region), 218 is a current confinement portion (selective oxide layer, non-oxidized region), 220 is an insulating layer, 222 is a p-side electrode, and 224 is an n-side. Electrode.

以下、実施例1と異なる点について説明する。
実施例1にて説明しているが、以下に説明していない点については、実施例2においても同様である。
n型204及びp型212半導体多層膜反射鏡が生じる歪み量については実施例1で説明した通りである。
一方、歪み補償層202が、半導体基板上に配置された半導体多層膜反射鏡が配置されている面側とは対向する面側に配置されているため、実施例1とは異なりn型204及びp型半導体多層膜反射鏡212が生じる歪み量と、歪み補償層202が生じる歪み量とは同符号となる。
実施例1と同様に680nm帯の垂直共振器型面発光レーザの場合で説明すると、n型204及びp型212半導体多層膜反射鏡の生じる累積歪み量は同じである。
一方、歪み補償層は、n−Al0.1Ga0.25In0.65P/Al0.1Ga0.35In0.55Pを35ペア形成することで、ウエハ全体での累積歪み量をほぼゼロにでき、23ペア形成することで、n側半導体多層膜反射鏡が生じる累積歪み量を打ち消すことが可能となる。
次の表4に、歪み補償層を構成するn型半導体層の層厚とGaAs基板に対する歪みの関係を示す。
なお、本実施例のn型及びp型半導体多層膜反射鏡が生じる累積歪み量は負符号(圧縮性)であるため、その歪み量を打ち消すための歪み補償層の累積歪み量は負符号(圧縮性)となる。
一方で、n型及びp型半導体多層膜反射鏡が生じる累積歪み量が正符号(引張性)である場合は、歪み補償層の累積歪み量は正符号(引張性)となる。
[表4]


Hereinafter, differences from the first embodiment will be described.
Although described in the first embodiment, the points not described below are the same in the second embodiment.
The amount of distortion generated by the n-type 204 and p-type 212 semiconductor multilayer mirror is as described in the first embodiment.
On the other hand, unlike the first embodiment, the strain compensation layer 202 is disposed on the surface opposite to the surface on which the semiconductor multilayer mirror disposed on the semiconductor substrate is disposed. The strain amount generated by the p-type semiconductor multilayer mirror 212 and the strain amount generated by the strain compensation layer 202 have the same sign.
In the case of a vertical cavity surface emitting laser in the 680 nm band as in the first embodiment, the accumulated strain amount generated by the n-type 204 and p-type 212 semiconductor multilayer reflectors is the same.
On the other hand, the distortion compensation layer, an n-Al 0.1 Ga 0.25 In 0.65 P / Al 0.1 Ga 0.35 In 0.55 P by 35 pair formation, cumulative distortion for the entire wafer The amount can be made almost zero, and by forming 23 pairs, it becomes possible to cancel the accumulated strain amount generated by the n-side semiconductor multilayer mirror.
Table 4 below shows the relationship between the thickness of the n-type semiconductor layer constituting the strain compensation layer and the strain on the GaAs substrate.
Note that the accumulated strain amount generated by the n-type and p-type semiconductor multilayer mirrors of this embodiment has a negative sign (compressibility), so the accumulated strain amount of the strain compensation layer for canceling the strain amount is a negative sign ( Compressibility).
On the other hand, when the accumulated strain amount generated by the n-type and p-type semiconductor multilayer mirrors is a plus sign (tensile property), the accumulated strain amount of the strain compensation layer becomes a plus sign (tensile property).
[Table 4]


以上に説明した本実施例の構成によれば、基板の反りを解消しつつ素子の熱抵抗の増大を抑えることができ、熱による特性劣化の少ない素子が高い歩留まりで形成することができる。   According to the configuration of the present embodiment described above, an increase in the thermal resistance of the element can be suppressed while eliminating the warpage of the substrate, and an element with less characteristic deterioration due to heat can be formed with a high yield.

[実施例3]
実施例3として、図4を用いて、実施例1及び実施例2で説明した垂直共振器型面発光レーザがアレイ状に配列して構成された面発光レーザアレイを、光源として備えられている光学機器の構成例について説明する。
ここでは、光学機器として、上記面発光レーザによるレーザアレイを用いて構成した画像形成装置の構成例について説明する。
図4(a)は画像形成装置の平面図であり、図4(b)は同装置の側面図である。
図4において、2000は感光ドラム(感光体)、2002は帯電器、2004は現像器、2006は転写帯電器、2008は定着器、2010は回転多面鏡、2012はモータである。
また、2014は面発光レーザアレイ、2016は反射鏡、2018はコリメータレンズ及び2020はf−θレンズである。
本実施例においては、図4(b)に示されるモータ2012によって、回転多面鏡2010が回転駆動するように構成されている。
面発光レーザアレイ2014は、記録用光源となるものであり、レーザドライバ(図示せず)により画像信号に応じて点灯または消灯するように構成されている。
[Example 3]
As a third embodiment, a surface emitting laser array in which the vertical cavity surface emitting lasers described in the first and second embodiments are arranged in an array using FIG. 4 is provided as a light source. A configuration example of the optical apparatus will be described.
Here, a configuration example of an image forming apparatus configured using a laser array using the surface emitting laser as an optical apparatus will be described.
4A is a plan view of the image forming apparatus, and FIG. 4B is a side view of the apparatus.
In FIG. 4, reference numeral 2000 denotes a photosensitive drum (photoconductor), 2002 denotes a charger, 2004 denotes a developing unit, 2006 denotes a transfer charger, 2008 denotes a fixing unit, 2010 denotes a rotating polygon mirror, and 2012 denotes a motor.
Reference numeral 2014 denotes a surface emitting laser array, 2016 denotes a reflecting mirror, 2018 denotes a collimator lens, and 2020 denotes an f-θ lens.
In this embodiment, the rotary polygon mirror 2010 is rotationally driven by a motor 2012 shown in FIG. 4B.
The surface emitting laser array 2014 serves as a recording light source, and is configured to be turned on or off according to an image signal by a laser driver (not shown).

こうして光変調されたレーザ光は、面発光レーザアレイ2014からコリメータレンズ2018を介し回転多面鏡2010に向けて照射される。
回転多面鏡2010は矢印方向に回転していて、面発光レーザアレイ2014から出力されたレーザ光は、回転多面鏡2010の回転に伴い、その反射面で連続的に出射角度を変える偏向ビームとして反射される。
この反射光は、f−θレンズ2020により歪曲収差の補正等を受け、反射鏡2016を経て感光ドラム2000に照射され、感光ドラム2000上で主走査方向に走査される。このとき、回転多面鏡2010の1面を介したビーム光の反射により、感光ドラ2000の主走査方向に面発光レーザアレイ2014に対応した複数のライン分の画像が形成される。
感光ドラム2000は、予め帯電器2002により帯電されており、レーザ光の走査により順次露光され、静電潜像が形成される。
また、感光ドラム2000は矢印方向に回転していて、形成された静電潜像は現像器2004により現像され、現像された可視像は転写帯電器2006により、転写紙に転写される。
可視像が転写された転写紙は、定着器2008に搬送され、定着を行った後に機外に排出される。
The laser light thus modulated is irradiated from the surface emitting laser array 2014 to the rotary polygon mirror 2010 via the collimator lens 2018.
The rotating polygon mirror 2010 rotates in the direction of the arrow, and the laser light output from the surface emitting laser array 2014 is reflected as a deflected beam that continuously changes the emission angle on the reflecting surface as the rotating polygon mirror 2010 rotates. Is done.
The reflected light is subjected to correction of distortion and the like by the f-θ lens 2020, irradiated to the photosensitive drum 2000 through the reflecting mirror 2016, and scanned on the photosensitive drum 2000 in the main scanning direction. At this time, images of a plurality of lines corresponding to the surface emitting laser array 2014 are formed in the main scanning direction of the photosensitive drum 2000 by the reflection of the beam light through one surface of the rotating polygon mirror 2010.
The photosensitive drum 2000 is charged in advance by a charger 2002 and sequentially exposed by scanning with a laser beam to form an electrostatic latent image.
Further, the photosensitive drum 2000 is rotated in the direction of the arrow, and the formed electrostatic latent image is developed by the developing device 2004, and the developed visible image is transferred to the transfer paper by the transfer charger 2006.
The transfer paper on which the visible image is transferred is conveyed to a fixing device 2008, and after fixing, the transfer paper is discharged out of the apparatus.

なお、以上の説明では、光学機器として画像形成装置を構成した例について説明したが、本発明はこのような構成に限定されるものではない。
例えば、本発明のレーザアレイを光源として用い、画像表示体と、光偏向器と、を有する構成として、前記光源からの光を前記光偏向器により偏向した光を、前記画像表示体上に入射可能としてプロジェクションディスプレイを構成するようにしてもよい。
In the above description, an example in which an image forming apparatus is configured as an optical apparatus has been described. However, the present invention is not limited to such a configuration.
For example, the laser array of the present invention is used as a light source, and an image display body and an optical deflector are used, and light obtained by deflecting light from the light source by the optical deflector is incident on the image display body. A projection display may be configured as possible.

100:n型GaAs基板
102:n型歪み補償層
104:n型半導体多層膜反射鏡
106:n型スペーサ層
108:量子井戸活性層
110:p型スペーサ層
112:p型半導体多層膜反射鏡
114:p型コンタクト層
116:電流狭窄部(酸化領域)
118:電流狭窄部(選択酸化層、非酸化領域)
120:絶縁層
122:p側電極
124:n側電極
100: n-type GaAs substrate 102: n-type strain compensation layer 104: n-type semiconductor multilayer reflector 106: n-type spacer layer 108: quantum well active layer 110: p-type spacer layer 112: p-type semiconductor multilayer reflector 114 : P-type contact layer 116: current constriction (oxidized region)
118: Current confinement portion (selective oxide layer, non-oxidized region)
120: Insulating layer 122: p-side electrode 124: n-side electrode

Claims (17)

半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板と前記半導体多層膜との間に配置された歪み補償層とを有する半導体積層構造であって、
前記半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び前記第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、
前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と逆の符号であることを特徴とする半導体積層構造。
A semiconductor multilayer structure comprising: a semiconductor substrate; a semiconductor multilayer film disposed on the semiconductor substrate; and a strain compensation layer disposed between the semiconductor substrate and the semiconductor multilayer film,
The semiconductor multilayer film is formed by laminating a plurality of pair layers of a layer having a first strain and a layer having a second strain, and the sum of the first strain and the second strain is compressive or tensile. Having a configuration that is the sum of the distortions of
The semiconductor multilayer structure, wherein the strain of the strain compensation layer has a sign opposite to a sum of the first strain and the second strain.
前記歪み補償層は、第三の歪みを有する層と第四の歪みを有する層とのペア層が複数積層され、前記第三の歪みと前記第四の歪みの和が、前記第一の歪みと前記第二の歪みの和と逆の符号であることを特徴とする請求項1に記載の半導体積層構造。   The strain compensation layer includes a plurality of pairs of a layer having a third strain and a layer having a fourth strain, and the sum of the third strain and the fourth strain is the first strain. The semiconductor multilayer structure according to claim 1, wherein the semiconductor multilayer structure has a sign opposite to that of the sum of the second distortion and the second distortion. 半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板の前記半導体多層膜が配置されている面側とは対向する面側に配置された歪み補償層とを有する半導体積層構造であって、
前記半導体多層膜構成層は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、
前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と同じ符号であることを特徴とする半導体積層構造。
A semiconductor having a semiconductor substrate, a semiconductor multilayer film disposed on the semiconductor substrate, and a strain compensation layer disposed on a surface side of the semiconductor substrate opposite to a surface side on which the semiconductor multilayer film is disposed A laminated structure,
In the semiconductor multilayer film constituting layer, a plurality of pair layers of a layer having a first strain and a layer having a second strain are stacked, and the sum of the first strain and the second strain is compressive or tensile. Having a configuration that is the sum of sex distortion,
The semiconductor multilayer structure, wherein the strain of the strain compensation layer has the same sign as the sum of the first strain and the second strain.
前記歪み補償層は、第三の歪みを有する層と第四の歪みを有する層とのペア層が複数積層され、前記第三の歪みと前記第四の歪みの和が、前記第一の歪みと前記第二の歪みの和と同じ符号であることを特徴とする請求項3に記載の半導体積層構造。   The strain compensation layer includes a plurality of pairs of a layer having a third strain and a layer having a fourth strain, and the sum of the third strain and the fourth strain is the first strain. The semiconductor multilayer structure according to claim 3, wherein the same sign as that of the sum of the second distortion and the second distortion is used. 前記半導体基板がGaAsであり、
前記半導体多層膜がGa、Asの構成元素から成る二元半導体材料、ないしはAl、Ga、Asの構成元素から成る三元半導体材料で構成されており、
前記第一の歪み及び第二の歪みの和が圧縮性であり、
前記歪補償層を構成する層は、Al、Ga、In、Pを含む四元以上の混晶半導体であることを特徴とする請求項1から4のいずれか1項に記載の半導体積層構造。
The semiconductor substrate is GaAs;
The semiconductor multilayer film is composed of a binary semiconductor material composed of Ga, As constituent elements, or a ternary semiconductor material composed of Al, Ga, As constituent elements,
The sum of the first strain and the second strain is compressive,
5. The semiconductor multilayer structure according to claim 1, wherein the layer constituting the strain compensation layer is a quaternary or more mixed crystal semiconductor containing Al, Ga, In, and P. 6.
前記半導体基板がGaNであり、
前記半導体多層膜構成層がGa、Nの構成元素から成る二元半導体材料、ないしはAl、Ga、Nの構成元素から成る三元半導体材料で構成されており、
前記第一の歪み及び第二の歪みの和が引張性であり、
前記歪み補償層を構成する層は、Al、Ga、In、Nを含む四元以上の混晶半導体であることを特徴とする請求項1から4のいずれか1項に記載の半導体積層構造。
The semiconductor substrate is GaN;
The semiconductor multilayer film constituting layer is composed of a binary semiconductor material composed of Ga, N constituent elements or a ternary semiconductor material composed of Al, Ga, N constituent elements,
The sum of the first strain and the second strain is tensile,
5. The semiconductor multilayer structure according to claim 1, wherein the layer constituting the strain compensation layer is a quaternary or more mixed crystal semiconductor containing Al, Ga, In, and N. 6.
前記第三の歪みと前記第四の歪みの和の絶対値は、前記第一の歪みと第二の歪みの和の絶対値よりも大きいことを特徴とする請求項1から6のいずれか1項に記載の半導体積層構造。   The absolute value of the sum of the third strain and the fourth strain is larger than the absolute value of the sum of the first strain and the second strain. The semiconductor laminated structure according to item. 前記第三の歪みの絶対値は、前記第一の歪み及び前記第二の歪みのいずれの絶対値よりも大きいことを特徴とする請求項1から6のいずれか1項に記載の半導体積層構造。   7. The semiconductor multilayer structure according to claim 1, wherein an absolute value of the third strain is larger than any one of the first strain and the second strain. . 前記第四の歪みの絶対値は、前記第一の歪み及び前記第二の歪みのいずれの絶対値よりも大きいことを特徴とする請求項1から6のいずれか1項に記載の半導体積層構造。   7. The semiconductor multilayer structure according to claim 1, wherein an absolute value of the fourth strain is larger than any one of the first strain and the second strain. . 前記第三の歪み量または前記第四の歪み量の絶対値が、0.02μm・%以下であることを特徴とする請求項1から9のいずれか1項に記載の半導体積層構造。   The semiconductor multilayer structure according to claim 1, wherein an absolute value of the third strain amount or the fourth strain amount is 0.02 μm ·% or less. 前記歪み補償層の累積歪み量εは、その絶対値が、少なくとも0.25μm・%以上であることを特徴とする請求項1から10のいずれか1項に記載の半導体積層構造。   11. The semiconductor multilayer structure according to claim 1, wherein the accumulated strain amount ε of the strain compensation layer has an absolute value of at least 0.25 μm ·% or more. 前記半導体積層構造における全体の累積歪み量の絶対値と、前記歪み補償層の累積歪み量の絶対値がほぼ等しいことを特徴とする請求項1から11のいずれか1項に記載の半導体積層構造。   12. The semiconductor multilayer structure according to claim 1, wherein the absolute value of the total cumulative strain amount in the semiconductor multilayer structure is substantially equal to the absolute value of the cumulative strain amount of the strain compensation layer. . 前記第三の歪みを有する層と、前記第四の歪みを有する層とがn型半導体で構成されていることを特徴とする請求項1から12のいずれか1項に記載の半導体積層構造。   13. The semiconductor multilayer structure according to claim 1, wherein the layer having the third strain and the layer having the fourth strain are formed of an n-type semiconductor. 前記半導体基板の上に配置された活性層を更に有することを特徴とする請求項1から13のいずれか1項に記載の半導体積層構造。   The semiconductor multilayer structure according to claim 1, further comprising an active layer disposed on the semiconductor substrate. 請求項14に記載の半導体積層構造が、
前記半導体基板の上に前記活性層を挟んで対向して配置された上部反射鏡および下部反射鏡を有する面発光レーザであり、
前記上部反射鏡および前記下部反射鏡の少なくとも一つが、前記半導体多層膜で構成されていることを特徴とする半導体積層構造。
The semiconductor multilayer structure according to claim 14,
A surface-emitting laser having an upper reflecting mirror and a lower reflecting mirror disposed opposite to each other across the active layer on the semiconductor substrate;
At least one of the upper reflecting mirror and the lower reflecting mirror is composed of the semiconductor multilayer film.
請求項15に記載の半導体積層構造が、複数個配列して構成されていることを特徴とする面発光レーザアレイ。   A surface emitting laser array comprising a plurality of the semiconductor laminated structures according to claim 15 arranged in an array. 請求項16に記載の面発光レーザアレイが、光源として備えられていることを特徴とする光学機器。   An optical apparatus comprising the surface emitting laser array according to claim 16 as a light source.
JP2013104310A 2013-05-16 2013-05-16 Semiconductor laminate structure, surface emitting laser array and optical apparatus Pending JP2014225575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013104310A JP2014225575A (en) 2013-05-16 2013-05-16 Semiconductor laminate structure, surface emitting laser array and optical apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013104310A JP2014225575A (en) 2013-05-16 2013-05-16 Semiconductor laminate structure, surface emitting laser array and optical apparatus

Publications (1)

Publication Number Publication Date
JP2014225575A true JP2014225575A (en) 2014-12-04

Family

ID=52124042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013104310A Pending JP2014225575A (en) 2013-05-16 2013-05-16 Semiconductor laminate structure, surface emitting laser array and optical apparatus

Country Status (1)

Country Link
JP (1) JP2014225575A (en)

Similar Documents

Publication Publication Date Title
JP5489576B2 (en) Surface emitting laser, surface emitting laser array, and optical instrument
KR101012260B1 (en) Surface emitting laser, surface emitting laser array, and image forming apparatus including surface emitting laser
JP4300245B2 (en) Optical element equipped with multilayer reflector, surface emitting laser
KR100970324B1 (en) Red surface emitting laser element, image forming device, and image display apparatus
EP1959529B1 (en) Red surface emitting laser element, image forming device, and image display apparatus
JP5261754B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
JP4494501B2 (en) Image forming apparatus using surface emitting laser, surface emitting laser array, and surface emitting laser
JP7452739B2 (en) Surface emitting laser, light source device
JP2006310534A (en) Semiconductor laminated structure and semiconductor optical element
JP5532239B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
JP2015005541A (en) Semiconductor dbr, semiconductor light emitting element, solid laser, photoacoustic device, image forming apparatus, and manufacturing method for semiconductor dbr
US8649409B2 (en) Surface-emitting laser device, optical scanner device, and image forming apparatus
JP2011181786A (en) Surface emitting laser element, surface emitting laser array, optical scanner, and image forming apparatus
JP4943052B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, image forming apparatus, and optical communication system
JP5445806B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
JP2014225575A (en) Semiconductor laminate structure, surface emitting laser array and optical apparatus
JP2007299895A (en) Surface emitted laser element, surface emitted laser array having the same, electronic photographing system having surface emitted laser element or surface emitted laser array, optical interconnection system having surface emitted laser element or surface emitted laser array, and optical communication system having surface emitted laser element or surface emitted laser array
JP2012015364A (en) Method of manufacturing surface-emitting laser element, surface-emitting laser element, surface-emitting laser array element, optical scanner, and image forming device
WO2021157431A1 (en) Light-emitting device
JP5911003B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus