JP2014170199A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2014170199A JP2014170199A JP2013043329A JP2013043329A JP2014170199A JP 2014170199 A JP2014170199 A JP 2014170199A JP 2013043329 A JP2013043329 A JP 2013043329A JP 2013043329 A JP2013043329 A JP 2013043329A JP 2014170199 A JP2014170199 A JP 2014170199A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- voltage
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】表示ムラを回避し、表示品位の良好な液晶表示装置10を提供する。
【解決手段】自段の前記画素の前記画素スイッチをオフしてから、次段の前記画素の前記画素スイッチがオンされている全ての期間にわたり前記第1のオフ電圧を、前記自段の前記走査線に継続して印加し、前記次段の前記画素スイッチがオンからオフに切り替わるタイミングから、次フレームで前記自段の前記画素の前記画素スイッチが再びオンになるまでの間、前記第2のオフ電圧を、継続して前記第2のオフ電圧を印加する。
【選択図】 図1
【解決手段】自段の前記画素の前記画素スイッチをオフしてから、次段の前記画素の前記画素スイッチがオンされている全ての期間にわたり前記第1のオフ電圧を、前記自段の前記走査線に継続して印加し、前記次段の前記画素スイッチがオンからオフに切り替わるタイミングから、次フレームで前記自段の前記画素の前記画素スイッチが再びオンになるまでの間、前記第2のオフ電圧を、継続して前記第2のオフ電圧を印加する。
【選択図】 図1
Description
本発明の実施形態は、液晶表示装置及びその駆動方法に関するものである。
アクティブマトリクス型の液晶表示装置は、互いに対向する一対の基板と、この一対の基板間に挟持された液晶層と、マトリクス状に配置された複数の画素からなる表示部とを備えている。上記一対の基板の一方は、表示部において、複数の画素が配列する行に沿って配置された走査線と、複数の画素が配列する列に沿って配置された信号線とを備えている。液晶層に含まれる液晶分子は、液晶層に印加される電界によって、その配向状態が制御される。
中でも、IPS(In-Plane Switching)方式やFFS(Fringe Field Switching)方式の液晶表示装置は、一対の基板の一方にマトリクス状に配置された複数の画素電極(画素電極)と、複数の画素電極と対向するコモン電極とを有し、画素電極とコモン電極との間に生じる横電界によって液晶層に含まれる液晶分子の配向状態を制御する。そして、これら液晶表示装置は、広視野角や低消費電力などの優れた特徴を有し、テレビや携帯電話などのディスプレイ用途などに広く適用されている。
また、近年、操作性を向上させるためのタッチパネルなどのユーザーインターフェースを表示面に備える要求が強くなっており、上記液晶表示装置の表示面に接触感知要素を備えた製品が市場に拡がりつつある。例えば、特許文献1によれば、接触感知要素を液晶表示装置と一体形成でき、接触検出機能を兼ね備えた液晶表示装置を低コストで提供することが可能である。
そして、上記液晶表示装置では、コモン電極に供給される電圧と、画素電極に順次書き込まれる映像信号とにより液晶層に含まれる液晶分子の配向が制御される。
また、特許文献1の構成では、コモン電極は表示面の接触による静電容量の変化を検出するための配線も兼ねており、表示面内には複数個のコモン電極が電気的に独立して配されている。
以下、従来例の液晶表示装置及びその駆動方法について図4〜図7に基づいて説明する。なお、この液晶表示装置は、ノーマリブラックであってFFS方式の液晶表示装置であるとする。
(1)従来例に係る液晶表示装置の構造
従来例に係る液晶表示装置10の構造について図4〜図6に基づいて説明する。
従来例に係る液晶表示装置10の構造について図4〜図6に基づいて説明する。
液晶表示装置10は、図4に示すように、互いに対向したアレイ基板12及び対向基板(不図示)と、アレイ基板12と対向基板との間に挟持された液晶層と、マトリクス状に配置された画素PXからなる表示部と、走査線駆動回路14と、信号線駆動回路16を備えている。走査線駆動回路14は、画素PXが配列される行に沿って延びる走査線GLにゲート信号を供給する。信号線駆動回路16は、画素PXが配列される列に沿って延びる信号線SLに映像信号を供給する。
図5は、画素PXの模式図である。画素スイッチSWPは、スイッチング素子としてTFT(薄膜トランジスタ:Thin Film Transistor)を備えている。TFTのゲート電極は、対応する走査線GLに電気的に接続されている。TFTのソース電極は、対応する信号線SLに電気的に接続されている。TFTのドレイン電極は、対応する画素電極PEに電気的に接続されている。
TFTのゲート電極にオン電圧が印加されると、ソース電極とドレイン電極との間が導通し、対応する信号線SLから画素電極PEに映像信号が供給される。画素電極PEに印加される映像信号とコモン電極COMに印加されるコモン電圧とにより液晶容量が形成される。
画素電極PEには例えば所定の間隔を置いてスリットが設けられ、絶縁層を介して配置されたコモン電極COMとの間に横電界が生じる。この横電界によって、液晶層LQに含まれる液晶分子の配向状態が制御される。各画素PXは液晶容量と結合する補助容量CSをさらに備えている。液晶容量は、液晶層に印加される電界によって液晶層に蓄えられる。補助容量CSは、画素電極PEとコモン電極COMとの間に生じる容量である。また走査線GLとコモン電極COMの間には、寄生容量Cgcomが存在している。
図6は、画素PXからなる表示部の模式図である。なお、画素スイッチSWP、信号線SL、補助容量CSは記載を省略している。そして、説明をわかりやすくするために、この液晶表示装置10は、6本の走査線GL1、GL2・・・、GL6と、画素電極PEが配列する列に沿った列コモン電極COM_Columnと、画素電極PEが配列する行に沿った行コモン電極COM_Rowを備えている。ここで、列コモン電極COM_Columnと行コモン電極COM_Rowは、それぞれが電気に独立したコモン電極COMの配線であって、表示面の接触による静電容量の変化を検出するための配線を兼ねている。
列コモン電極COM_Columnと行コモン電極COM_Rowには、表示期間においてそれぞれに共通のコモン電圧が供給され、また、表示面の接触を検出する期間において、それぞれに独立した検出信号が供給される。なお、1フレームの中で、液晶表示の書き換えは通常の液晶表示装置10と同様に順次行スキャンにおいて行い、表示面の接触の検出は垂直ブランキング期間において行うことで、液晶の表示と、表示面の接触の検出とを、両立させることができる。表示面の接触を検出は、特許文献1に示すように、検出信号に基づいて行う。
(2)従来例に係る液晶表示装置10の駆動方法
従来例に係る液晶表示装置10の表示期間における駆動方法について図6と図7に基づいて説明する。
従来例に係る液晶表示装置10の表示期間における駆動方法について図6と図7に基づいて説明する。
図7に示すように、走査線駆動回路14によって、走査線GL1、GL2、GL3・・・のゲート信号が、一水平期間毎に順次駆動される。なお、ゲート信号のVGHは画素スイッチSWPのオン電圧、VGLは画素スイッチSWPのオフ電圧である。
信号線駆動回路16から各信号線に供給された映像信号は、画素スイッチSWPを介して画素電極PEに供給される。画素電極PEに充電される電位の極性を、コモン電圧に対し、1フレーム毎に正負交互に入れ替えることにより、液晶の交流駆動を行う。
画素電極PEに映像信号の電位が充電された後、走査線GLの電位はオン電圧VGHからオフ電圧VGLに変化し、画素スイッチSWPをオフさせる。しかし、走査線GLの電位が変動する際、寄生容量Cgcomの容量結合によりコモン電極COMの電位変動も同時に発生する。この図7の例では、一つの走査線GL2に着目すると、画素電極PEが配列する列に沿った列コモン電極COM_Column(図7では点線で表示)は3画素分のCgcomと容量結合して電位が変動するのに対し、画素電極PEが配列する行に沿った行コモン電極COM_Row(図7では実線で表示)は、9画素分の寄生容量Cgcomと容量結合しているので、行コモン電極COM_Row(図7では実線で表示)の方が電位の振られ量は大きくなる。
また、列コモン電極COM_Columnと行コモン電極COM_Rowは、上記のように表示面の接触による静電容量の変化を検出するための配線として、表示面内に電気的に独立した配線として設けられている。そのために、それぞれに異なった固有の時定数を有しており、それぞれの時定数に応じて独立して本来のコモン電位に向かって収束する。画素電極PEの電位は、画素スイッチSWPがオフ状態になってから後はフローティングであり、コモン電極COMの電位変化に追従する。故に、等しい映像信号電圧が、列コモン電極COM_Columnに属する画素と行コモン電極COM_Rowに属する画素にそれぞれ書き込まれても、画素スイッチSWPがオフになってからは、それらの画素電位は分離し、異なった電位で保持される。
この例では、行コモン電極COM_Rowに属する画素電位は、列コモン電極COM_Columnに属する画素電位よりも高い電位となっている。一方、列コモン電極COM_Columnも行コモン電極COM_Rowも、どちらも同じコモン電位に収束するため、列コモン電極COM_Columnに属する画素と行コモン電極COM_Rowに属する画素で輝度差が生じ、表示ムラとなるという問題点がある。
このようなケースでは、コモン電圧にオフセットを加えても、面内で一様にオフセットがかかってしまうため、列コモン電極COM_COlumnの領域と行コモン電極COM_Rowの領域の輝度差を埋めることはできない。
一般に、容量結合による電位変動を抑えるために駆動波形をなまらせる方法が知られているが、走査線GLの駆動波形をなまらせてしまうと実効的なオン期間が短くなってしまい駆動マージンが削られるという問題点がある。
また、駆動波形をなまらせることは、CMOSロジック回路からなるバッファ部の貫通電流を引き起こし、消費電流が増加するという問題点もある。
また、前後の走査線で駆動波形をオーバーラップさせて、前段の走査線の立ち下がりと容量結合した電位振られを、次段の走査線の立ち上がりによる容量結合で補償する方法も知られている。しかし、前段の走査線につながる画素スイッチがオフする前に後段の映像信号が干渉してしまうおそれがあり、駆動マージンが狭く、タイミング設計が難しいという問題点がある。
本発明の実施形態は、上記問題点に鑑みて成されたものであって、表示ムラの発生を回避し、良好な品位の液晶表示装置及びその駆動方法を提供することを目的とする。
本発明の実施形態は、基板上にマトリクス状に配置された画素と、前記各画素にそれぞれ配置された画素電極と、前記画素が配列される行に沿って延びる走査線と、前記画素が配列される列に沿って延びる信号線と、前記走査線にゲート信号を順次供給する走査線駆動回路と、前記信号線に映像信号を供給する信号線駆動回路と、前記走査線と前記信号線との交差部近傍に配置され、前記走査線に供給されたゲート信号により前記信号線と前記画素電極との接続を切り替える画素スイッチと、前記行方向に並ぶ複数の前記画素電極と絶縁層を介して少なくとも配線された複数のコモン電極と、を有する液晶表示装置であって、前記走査線駆動回路は、(1)前記走査線に供給するゲート信号の電位が、前記画素スイッチをオン状態にするオン電圧と、オフ状態にする際の第1のオフ電圧と第2のオフ電圧からなり、前記第2のオフ電圧は前記オン電圧と前記第1のオフ電圧の間の電圧であり、(2)自段の前記画素の前記画素スイッチをオフしてから、次段の前記画素の前記画素スイッチがオンされている全ての期間にわたり前記第1のオフ電圧を、前記自段の前記走査線に継続して印加し、(3)前記次段の前記画素スイッチがオンからオフに切り替わるタイミングから、次フレームで前記自段の前記画素の前記画素スイッチが再びオンになるまでの間、前記第2のオフ電圧を、継続して前記第2のオフ電圧を印加する、液晶表示装置である。
また、本発明の実施形態は、基板上にマトリクス状に配置された画素と、前記各画素にそれぞれ配置された画素電極と、前記画素が配列される行に沿って延びる走査線と、前記画素が配列される列に沿って延びる信号線と、前記走査線にゲート信号を順次供給する走査線駆動回路と、前記信号線に映像信号を供給する信号線駆動回路と、前記走査線と前記信号線との交差部近傍に配置され、前記走査線に供給されたゲート信号により前記信号線と前記画素電極との接続を切り替える画素スイッチと、前記行方向に並ぶ複数の前記画素電極と絶縁層を介して少なくとも配線された複数のコモン電極と、を有する液晶表示装置の駆動方法であって、前記走査線駆動回路は、(1)前記走査線に供給するゲート信号の電位が、前記画素スイッチをオン状態にするオン電圧と、オフ状態にする際の第1のオフ電圧と第2のオフ電圧からなり、前記第2のオフ電圧は前記オン電圧と前記第1のオフ電圧の間の電圧であり、(2)自段の前記画素の前記画素スイッチをオフしてから、次段の前記画素の前記画素スイッチがオンされている全ての期間にわたり前記第1のオフ電圧を、前記自段の前記走査線に継続して印加し、(3)前記次段の前記画素スイッチがオンからオフに切り替わるタイミングから、次フレームで前記自段の前記画素の前記画素スイッチが再びオンになるまでの間、前記第2のオフ電圧を、継続して前記第2のオフ電圧を印加する、液晶表示装置の駆動方法である。
以下、本発明の一実施形態に係る液晶表示装置10について、図1〜図3を参照して説明する。
本実施形態に係る液晶表示装置10も従来技術の場合と同様に、ノーマリブラックであってFFS方式の液晶表示装置10である。また、従来例と同じ部分については同一の符号を付与し、詳細な説明は省略する。
(1)走査線駆動回路14の構成
本実施形態の液晶表示装置の走査線駆動回路14は、図2に示すように、第1のスイッチ素子、第2のスイッチ素子、第3のスイッチ素子を有し、第1のスイッチ素子、第2のスイッチ素子、第3のスイッチ素子に電圧VGH、VGL1、VGL2がそれぞれ印加されている。
本実施形態の液晶表示装置の走査線駆動回路14は、図2に示すように、第1のスイッチ素子、第2のスイッチ素子、第3のスイッチ素子を有し、第1のスイッチ素子、第2のスイッチ素子、第3のスイッチ素子に電圧VGH、VGL1、VGL2がそれぞれ印加されている。
図3に示すように、第1のスイッチ素子のゲート電極のA点、第2のスイッチ素子のゲート電極のB点、第3のスイッチ素子のゲート電極のC点にそれそれの所定のタイミングで信号が入力して、出力端子D点から各段の走査線GLにゲート信号がそれぞれ順番に出力される。したがって、走査線駆動回路14から各段の走査線GLに供給するゲート信号の電位は、図1に示すように、画素スイッチSWPをオンにするオン電圧VGH、オフにする第1のオフ電圧VGL1、第2のオフ電圧VGL2からなる。第2のオフ電圧VGL2は、画素スイッチSWPのオン電圧VGHと第1のオフ電圧VGL1の間の電圧である。すなわち、VGH>VGL2>VGL1である。
(2)画素電位の状態
次に、画素電位の状態について、図1に基づいて説明する。
次に、画素電位の状態について、図1に基づいて説明する。
第1のオフ電圧VGL1は、自段の画素PXの画素スイッチSWPをオフにしてから、次段の画素PXの画素スイッチSWPがオンとなってオフになるまでの全ての期間にわたって、走査線駆動回路14から継続して印加される。
第2のオフ電圧VGL2は、次段の画素PXの画素スイッチSWPがオンしてからオフに切り替わるタイミングから、次フレームで自段の画素PXの画素スイッチSWPが再びオンになるまでの間を継続して走査線駆動回路14から印加される。
自段の走査線(例えば、図1において走査線GL2とする)の電位に関して、オン電圧VGHから第1のオフ電圧VGL1に変化して画素スイッチSWPがオフになるタイミングで、前段の走査線GL1の電位が、第1のオフ電圧VGL1から第2のオフ電圧VGL2に切り替わる。その際の容量結合でコモン電極COMの電位を押し戻してから自段の画素電位が確定し、その時点で画素電位とコモン電極COMの電位との間の相対電位も確定する。そのため、画素電位に関して、行コモン電極COM_Rowに属する画素電位(図1では実線で表示)と、列コモン電極COM_Columnに属する画素電位(図1では点線で表示)とは、ほぼ等しい。したがって、画素電位は、画素スイッチSWPがオフになった後のコモン電極COMの電位の変化の影響を受けない。
(3)効果
本実施形態によれば、補償動作において前段の画素スイッチSWPはオフのままであるから、次段の映像信号が前段に干渉することはない。
本実施形態によれば、補償動作において前段の画素スイッチSWPはオフのままであるから、次段の映像信号が前段に干渉することはない。
また、本実施形態によれば、列コモン電極COM_Column、行コモン電極COM_Rowのそれぞれの領域で走査線GLとコモン電極COM間の寄生容量Cgcomに応じた重み付けで補償動作がなされる。そのため、寄生容量Cgcomが異なる領域であっても、面内で均一な補正が得られ、良好な画質の液晶表示装置10を実現できる。
また、本実施形態によれば、走査線駆動回路14を簡素な構成で実施でき、表示ムラを回避した良好な品位の液晶表示装置10を安価に実現できる。
したがって、本実施形態によれば、表示ムラの発生を回避し、表示品位が良好となる。
(4)変更例
上記実施形態のFFS方式の液晶表示装置10に代えて、IPS方式の液晶表示装置10でもよい。
上記実施形態のFFS方式の液晶表示装置10に代えて、IPS方式の液晶表示装置10でもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10・・・液晶表示装置、12・・・アレイ基板、14・・・走査線駆動回路、16・・・信号線駆動回路、LQ・・・液晶層、PX・・・画素、PE・・・画素電極、GL・・・走査線、SL・・・信号線、SWP・・・画素スイッチ、COM・・・コモン電極
Claims (4)
- 基板上にマトリクス状に配置された画素と、
前記各画素にそれぞれ配置された画素電極と、
前記画素が配列される行に沿って延びる走査線と、
前記画素が配列される列に沿って延びる信号線と、
前記走査線にゲート信号を順次供給する走査線駆動回路と、
前記信号線に映像信号を供給する信号線駆動回路と、
前記走査線と前記信号線との交差部近傍に配置され、前記走査線に供給されたゲート信号により前記信号線と前記画素電極との接続を切り替える画素スイッチと、
前記行方向に並ぶ複数の前記画素電極と絶縁層を介して少なくとも配線された複数のコモン電極と、
を有する液晶表示装置であって、
前記走査線駆動回路は、
(1)前記走査線に供給するゲート信号の電位が、前記画素スイッチをオン状態にするオン電圧と、オフ状態にする際の第1のオフ電圧と第2のオフ電圧からなり、前記第2のオフ電圧は前記オン電圧と前記第1のオフ電圧の間の電圧であり、
(2)自段の前記画素の前記画素スイッチをオフしてから、次段の前記画素の前記画素スイッチがオンされている全ての期間にわたり前記第1のオフ電圧を、前記自段の前記走査線に継続して印加し、
(3)前記次段の前記画素スイッチがオンからオフに切り替わるタイミングから、次フレームで前記自段の前記画素の前記画素スイッチが再びオンになるまでの間、前記第2のオフ電圧を、継続して前記第2のオフ電圧を印加する、
液晶表示装置。 - 前記列方向に並ぶ複数の前記画素電極と絶縁層を介して配線された複数のコモン電極もさらに有する、
請求項1に記載の液晶表示装置。 - 基板上にマトリクス状に配置された画素と、
前記各画素にそれぞれ配置された画素電極と、
前記画素が配列される行に沿って延びる走査線と、
前記画素が配列される列に沿って延びる信号線と、
前記走査線にゲート信号を順次供給する走査線駆動回路と、
前記信号線に映像信号を供給する信号線駆動回路と、
前記走査線と前記信号線との交差部近傍に配置され、前記走査線に供給されたゲート信号により前記信号線と前記画素電極との接続を切り替える画素スイッチと、
前記行方向に並ぶ複数の前記画素電極と絶縁層を介して少なくとも配線された複数のコモン電極と、
を有する液晶表示装置の駆動方法であって、
前記走査線駆動回路は、
(1)前記走査線に供給するゲート信号の電位が、前記画素スイッチをオン状態にするオン電圧と、オフ状態にする際の第1のオフ電圧と第2のオフ電圧からなり、前記第2のオフ電圧は前記オン電圧と前記第1のオフ電圧の間の電圧であり、
(2)自段の前記画素の前記画素スイッチをオフしてから、次段の前記画素の前記画素スイッチがオンされている全ての期間にわたり前記第1のオフ電圧を、前記自段の前記走査線に継続して印加し、
(3)前記次段の前記画素スイッチがオンからオフに切り替わるタイミングから、次フレームで前記自段の前記画素の前記画素スイッチが再びオンになるまでの間、前記第2のオフ電圧を、継続して前記第2のオフ電圧を印加する、
液晶表示装置の駆動方法。 - 前記列方向に並ぶ複数の前記画素電極と絶縁層を介して配線された複数のコモン電極もさらに有する、
請求項3に記載の液晶表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013043329A JP2014170199A (ja) | 2013-03-05 | 2013-03-05 | 液晶表示装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013043329A JP2014170199A (ja) | 2013-03-05 | 2013-03-05 | 液晶表示装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014170199A true JP2014170199A (ja) | 2014-09-18 |
Family
ID=51692606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013043329A Pending JP2014170199A (ja) | 2013-03-05 | 2013-03-05 | 液晶表示装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014170199A (ja) |
-
2013
- 2013-03-05 JP JP2013043329A patent/JP2014170199A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10073556B2 (en) | Liquid crystal display device with touch panel | |
US9965063B2 (en) | Display circuitry with reduced pixel parasitic capacitor coupling | |
US9916801B2 (en) | Pixel structure and display device for dot inversion, and driving method of display device | |
US9659541B2 (en) | Display panel, display device, and driving method of display device | |
US20140333862A1 (en) | Liquid crystal display device and method of driving the same | |
JP2013171369A (ja) | エンベディッド型タッチスクリーン | |
US10121440B2 (en) | Display device | |
WO2013143195A1 (zh) | 馈通电压补偿电路、液晶显示装置和馈通电压补偿方法 | |
US8077128B2 (en) | Liquid crystal display device | |
US9146635B2 (en) | Touch panel equipped display device and control method for same | |
JP2010230842A (ja) | 液晶表示装置 | |
US9733535B2 (en) | Array substrate, liquid crystal display panel and display device | |
US20120280968A1 (en) | Display device | |
US20170229077A1 (en) | Liquid crystal display panel and electronic device adopting liquid crystal display panel thereof | |
JP2017040881A (ja) | 駆動回路、表示装置及び駆動方法 | |
WO2013152515A1 (zh) | 液晶显示装置及其显示面板 | |
KR102039410B1 (ko) | 액정 디스플레이 장치와 이의 구동방법 | |
JP5823603B2 (ja) | 駆動装置および表示装置 | |
US7859502B2 (en) | Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus | |
JP2005189614A (ja) | 液晶表示装置 | |
US9905178B2 (en) | Liquid crystal display apparatus and method of driving thereof | |
KR102076839B1 (ko) | 액정표시장치 | |
JP2014170199A (ja) | 液晶表示装置及びその駆動方法 | |
JP2017146438A (ja) | 液晶表示装置 | |
CN104614901A (zh) | 一种用于液晶显示器的像素结构 |