JP2014154570A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2014154570A JP2014154570A JP2013020011A JP2013020011A JP2014154570A JP 2014154570 A JP2014154570 A JP 2014154570A JP 2013020011 A JP2013020011 A JP 2013020011A JP 2013020011 A JP2013020011 A JP 2013020011A JP 2014154570 A JP2014154570 A JP 2014154570A
- Authority
- JP
- Japan
- Prior art keywords
- laser chip
- sheet
- submount
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体チップがサブマウント上に搭載されてなる半導体装置に関するものである。 The present invention relates to a semiconductor device in which a semiconductor chip is mounted on a submount.
半導体装置においては、その使用時に半導体チップに発熱が生じ、この発熱による温度変化によって、当該半導体チップの特性が変化する。例えば半導体レーザ装置においては、温度変化によって、発振波長が変化したり発光強度が変化したりする。そして、半導体レーザ装置においては、その使用時にレーザチップに生じる発熱を高い効率で放熱するために、当該レーザチップが搭載されるサブマウントを構成する材料として、熱伝導率の高い材料を用いる技術が知られている。例えば特許文献1には、ダイヤモンドよりなるサブマウントを有する半導体レーザ装置が開示されている。また、特許文献2には、複数のシート状グラファイトがレーザチップとの接触面と交差する面に沿って積層されてなるサブマウントを有する半導体レーザ装置が開示されている。 In a semiconductor device, heat is generated in the semiconductor chip during use, and the characteristics of the semiconductor chip change due to temperature changes caused by the heat generation. For example, in a semiconductor laser device, the oscillation wavelength changes or the emission intensity changes due to temperature changes. In the semiconductor laser device, in order to dissipate the heat generated in the laser chip at the time of use with high efficiency, there is a technology that uses a material having high thermal conductivity as a material constituting the submount on which the laser chip is mounted. Are known. For example, Patent Document 1 discloses a semiconductor laser device having a submount made of diamond. Patent Document 2 discloses a semiconductor laser device having a submount in which a plurality of sheet-like graphites are stacked along a plane intersecting a contact surface with a laser chip.
しかしながら、サブマウントを構成する材料としてダイヤモンドを用いる場合には、当該ダイヤモンドは、その線熱膨張係数がレーザチップを構成する材料、例えばヒ化ガリウム系化合物や窒化ガリウム系化合物の線熱膨張係数に対して差が大きいものである。そのため、半導体レーザ装置の製造工程において、例えばAuSnハンダによってレーザチップをサブマウントに接合する際の加熱によって、当該レーザチップには大きな熱応力が生ずる。
また、サブマウントを構成する材料としてシート状グラファイトの積層体を用いる場合においても、当該シート状グラファイトと、その面方向の線熱膨張係数と厚み方向の線熱膨張係数とが大きく異なるものであるため、レーザチップには大きな熱応力が生ずる。
そして、レーザチップに熱応力が生じると、レーザチップにクラックが生じたり、レーザ特性が損なわれたりする、という問題がある。
However, when diamond is used as the material constituting the submount, the diamond has a linear thermal expansion coefficient that is equal to that of the material constituting the laser chip, such as a gallium arsenide compound or a gallium nitride compound. On the other hand, the difference is large. Therefore, in the manufacturing process of the semiconductor laser device, for example, a large thermal stress is generated in the laser chip by heating when the laser chip is bonded to the submount by AuSn solder.
Further, even when a laminate of sheet-like graphite is used as the material constituting the submount, the sheet-like graphite and the linear thermal expansion coefficient in the plane direction and the linear thermal expansion coefficient in the thickness direction are greatly different. Therefore, a large thermal stress is generated in the laser chip.
And when a thermal stress arises in a laser chip, there exists a problem that a crack will arise in a laser chip or a laser characteristic will be impaired.
本発明は、以上のような事情に基づいてなされたものであって、その目的は、半導体チップの発熱を除熱することができ、しかも、半導体チップに生ずる熱応力を抑制することができる半導体装置を提供することにある。 The present invention has been made based on the above circumstances, and an object thereof is a semiconductor capable of removing heat generated by a semiconductor chip and suppressing thermal stress generated in the semiconductor chip. To provide an apparatus.
本発明の半導体装置は、平面形状が矩形の半導体チップと、この半導体チップが搭載されたサブマウントとを備えてなる半導体装置であって、
前記サブマウントは、複数のシート状グラファイトが、前記半導体チップの厚み方向に略直交する方向に沿って積層されてなり、当該シート状グラファイトの積層面の面方向の線熱膨張係数α1と積層面の法線方向の線熱膨張係数α2とが互いに異なる値のものであり、
前記半導体チップの平面における長辺方向と前記シート状グラファイトの積層面の法線方向とのなす角度θが、35〜65°であることを特徴とする。
The semiconductor device of the present invention is a semiconductor device comprising a semiconductor chip having a rectangular planar shape and a submount on which the semiconductor chip is mounted,
The submount is formed by laminating a plurality of sheet-like graphites along a direction substantially orthogonal to the thickness direction of the semiconductor chip, and a linear thermal expansion coefficient α1 in the surface direction of the lamination surface of the sheet-like graphite and the lamination surface. And the linear thermal expansion coefficient α2 in the normal direction are different from each other,
An angle θ between a long side direction in the plane of the semiconductor chip and a normal direction of the laminated surface of the sheet-like graphite is 35 to 65 °.
本発明の半導体装置においては、前記半導体チップの主材料がヒ化ガリウム(GaAs)または窒化ガリウム(GaN)である場合には、前記半導体チップの平面における長辺方向と前記シート状グラファイトの積層面の法線方向とのなす角度θが、40〜55°であることが好ましい。
また、前記半導体チップの主材料がシリコン(Si)であってもよい。
In the semiconductor device of the present invention, when the main material of the semiconductor chip is gallium arsenide (GaAs) or gallium nitride (GaN), the long side direction in the plane of the semiconductor chip and the laminated surface of the sheet-like graphite The angle θ formed with the normal direction is preferably 40 to 55 °.
The main material of the semiconductor chip may be silicon (Si).
本発明の半導体装置によれば、サブマウントは、面方向の熱伝導率が高いシート状グラファイトが、半導体チップの厚み方向に略直交する方向に沿って積層されてなるものであるため、半導体チップの発熱を除熱することができる。
また、サブマウントは、シート状グラファイトの積層面の面方向の線熱膨張係数α1と積層面の法線方向の線熱膨張係数α2とが互いに異なる値のものであり、しかも、半導体チップの平面における長辺方向とシート状グラファイトの積層面の法線方向とのなす角度θが特定の範囲にあるため、半導体チップに生ずる熱応力を抑制することができる。従って、半導体チップにクラックが生じたり、半導体チップの特性が損なわれたりすることを防止することができる。
According to the semiconductor device of the present invention, the submount is formed by laminating sheet-like graphite having a high thermal conductivity in the plane direction along a direction substantially orthogonal to the thickness direction of the semiconductor chip. The exotherm can be removed.
The submount has a linear thermal expansion coefficient α1 in the plane direction of the laminated surface of the sheet-like graphite and a linear thermal expansion coefficient α2 in the normal direction of the laminated surface, and the plane of the semiconductor chip. Since the angle θ formed by the long side direction and the normal direction of the laminated surface of the sheet-like graphite is in a specific range, the thermal stress generated in the semiconductor chip can be suppressed. Therefore, it is possible to prevent the semiconductor chip from being cracked or from damaging the characteristics of the semiconductor chip.
以下、本発明の半導体装置の実施の形態について、半導体レーザ装置として実施した場合を例に挙げて説明する。
図1は、本発明に係る半導体レーザ装置の一例における構成を示す斜視図、図2は、図1に示す半導体レーザ装置の平面図、図3は、図2に示す半導体レーザ装置のA−A断面図である。
この半導体レーザ装置は、平面形状が矩形の板状のレーザチップ10を有する。このレーザチップ10は、矩形の板状のサブマウント20の表面上に、例えばAuSn共晶ハンダよりなる第1の接合層25を介して接合されることによって搭載されている。サブマウント20の裏面上には、例えば銅よりなるヒートシンク30が、例えばSnAgCu共晶ハンダよりなる第2の接合層26を介して接合されている。
Hereinafter, embodiments of a semiconductor device according to the present invention will be described by taking as an example a case where the semiconductor device is implemented as a semiconductor laser device.
1 is a perspective view showing a configuration of an example of a semiconductor laser device according to the present invention, FIG. 2 is a plan view of the semiconductor laser device shown in FIG. 1, and FIG. 3 is an AA view of the semiconductor laser device shown in FIG. It is sectional drawing.
This semiconductor laser device has a plate-
レーザチップ10においては、平面形状が矩形の板状の基体11の内部に、それぞれ光を出射する複数の平面円形の光エミッタ15が、当該レーザチップ10の長手方向に沿って一列に直線状に並ぶよう配置されている。このレーザチップ10における基体11の表面には、光エミッタ15から出射される光を外部に取り出すための複数の光取り出し部12が形成されている。これらの光取り出し部12は、光エミッタ15の各々に対応して、基体11の長手方向に沿って一列に直線状に並ぶよう配置されている。
基体11を構成する材料としては、ヒ化ガリウム(GaAs)、窒化ガリウム(GaN)、シリコン(Si)などの半導体材料を用いることができる。
In the
As a material constituting the
サブマウント20は、複数のシート状グラファイト21が半導体チップの厚み方向に略直交する方向に沿って積層されることによって構成されている。
サブマウント20の厚みは、0.5〜1.2mmであることが好ましい。
サブマウント20におけるシート状グラファイト21の面方向の熱伝導率は、1500W/m℃以上であることが好ましい。この熱伝導率が過小である場合には、レーザチップ10の発熱を高い効率で除熱することが困難となることがある。
サブマウント20におけるシート状グラファイト21の厚み方向の熱伝導率は、例えば5〜9W/m℃である。
The
The thickness of the
The thermal conductivity in the surface direction of the sheet-
The thermal conductivity in the thickness direction of the sheet-
サブマウント20は、シート状グラファイト21の積層面の面方向の線熱膨張係数α1と積層面の法線方向の線熱膨張係数α2とが互いに異なる値のものである。
サブマウント20におけるシート状グラファイト21の積層面の面方向の線熱膨張係数α1は、例えば−1×10-6〜1×10-6K-1である。
また、サブマウント20におけるシート状グラファイト21の積層面の法線方向の線熱膨張係数α2は、例えば20×10-6〜35×10-6K-1である。
そして、レーザチップ10の基体11を構成する材料、例えばヒ化ガリウム(GaAs)、窒化ガリウム(GaN)、シリコン(Si)などの線熱膨張係数は、上記線熱膨張係数α1より大きく、上記線熱膨張係数α2より小さい。
In the
The linear thermal expansion coefficient α1 in the surface direction of the laminated surface of the sheet-
The linear thermal expansion coefficient α2 in the normal direction of the laminated surface of the sheet-
The linear thermal expansion coefficient of the material constituting the
そして、本発明の半導体レーザ装置においては、レーザチップ10の平面における長辺方向Xとシート状グラファイトの積層面の法線方向(以下、「積層方向」ともいう。)Sとのなす角度θが、35〜65°とされる。特に、レーザチップ10の主材料、具体的には基体11を構成する材料が、ヒ化ガリウム(GaAs)または窒化ガリウム(GaN)である場合には、レーザチップ10の平面における長辺方向Xとシート状グラファイト21の積層方向Sとのなす角度θが、40〜55°であることが好ましい。このなす角度θが過小または過大である場合には、レーザチップ10に生ずる熱応力を抑制することが困難となる。その結果、レーザチップ10に生ずる熱応力によって、レーザチップ10にクラックが生じたり、レーザ特性が損なわれたりする。
In the semiconductor laser device of the present invention, the angle θ formed by the long side direction X in the plane of the
このような半導体レーザ装置は、例えば以下のようにして製造することができる。
多数のシート状グラファイトが積層されてなる直方体状の積層体材料を作製する。次いで、この積層体材料における積層面に垂直な一側面を表面として、形成すべきサブマウント20における積層方向Sと長手方向とが所要の角度、すなわちサブマウント20上にレーザチップ10を搭載したときに積層方向Sとレーザチップ10の長辺方向Xとのなす角度θとなるよう、当該積層体材料を矩形の板状に切断する。その後、切断された積層体材料を研磨することにより、目的とするサブマウント20が得られる。
Such a semiconductor laser device can be manufactured, for example, as follows.
A rectangular parallelepiped laminate material in which a large number of sheet-like graphites are laminated is produced. Next, when the
次いで、サブマウント20の表面上に、例えばAuSn共晶ハンダ材料を介してレーザチップ10を配置する。そして、AuSn共晶ハンダ材料を、その融点以上の温度例えば320℃に加熱して溶融した後、当該AuSn共晶ハンダ材料を冷却して固化することにより、サブマウント20の表面上に第1接合層25を介してレーザチップ10を接合する。その後、サブマウント20の裏面上に、SnAgCu共晶ハンダ材料を介してヒートシンク30を配置する。そして、SnAgCu共晶ハンダ材料を、その融点以上の温度に加熱して溶融した後、当該SnAgCu共晶ハンダ材料を冷却して固化することにより、サブマウント20の裏面上に第2接合層26を介してヒートシンク30を接合し、以て、図1に示す半導体レーザ装置が製造される。
Next, the
以上において、サブマウント20に対するレーザチップ10の接合は、リフローあるいはダイボンディングなどの公知の方法によって行うことができる。
そして、レーザチップ10の接合においては、AuSn共晶ハンダ材料と共に、レーザチップ10およびサブマウント20も加熱された後冷却される。このとき、レーザチップ10およびサブマウント20は、それぞれの熱膨張係数に応じて変形(膨張および収縮)する。そのため、冷却後のレーザチップ10には、サブマウント20との熱膨張係数の差に起因して熱応力が生じる。然るに、本発明に係る半導体レーザ装置によれば、レーザチップ10の長辺方向Xとシート状グラファイト21の積層方向Sとのなす角度θが特定の範囲にあるため、レーザチップ10に生ずる熱応力が抑制される。
In the above, the
In joining the
そして、本発明に係る半導体レーザ装置においては、レーザチップ10に電気エネルギーが供給されることにより、当該電気エネルギーの一部が光エネルギーに変換され、各光エミッタ15から光が出射される。また、レーザチップ10に供給された電気エネルギーの一部は熱エネルギーに変換され、これにより、レーザチップ10に発熱が生じる。而して、シート状グラファイト21は面方向の熱伝導率が高く、サブマウント20は、シート状グラファイト21が半導体チップの厚み方向に略直交する方向に沿って積層されてなるものである。そのため、レーザチップ10に生じた熱は、サブマウント20の厚み方向に伝導され、第2の接合層26を介してヒートシンク30に伝わり、当該ヒートシンク30の底部から外部へ除熱される。
In the semiconductor laser device according to the present invention, when electric energy is supplied to the
以上のように、本発明に係る半導体レーザ装置によれば、サブマウント20は、面方向の熱電導率が高いシート状グラファイト21が、レーザチップ10の厚み方向に略直交する方向に沿って積層されてなるものであるため、レーザチップ10に生じた熱を除熱することができる。
また、シート状グラファイト21は、積層面の面方向の線熱膨張係数α1と積層面の法線方向の線熱膨張係数α2とが互いに異なる値であり、しかも、レーザチップ10の平面における長辺方向とシート状グラファイト21の積層面の法線方向とのなす角度θが特定の範囲にあるため、レーザチップ10に生ずる熱応力を抑制することができる。従って、レーザチップ10にクラックが生じたり、レーザチップ10の特性が損なわれたりすることを防止することができる。
As described above, according to the semiconductor laser device according to the present invention, the
Further, in the sheet-
以上、本発明の半導体装置の実施の形態について、半導体レーザ装置として実施した場合を例に挙げて説明したが、本発明は、半導体レーザ装置に限定されず、例えばLEDチップを備えた半導体装置、パワーMOSFETやIGBTなどのパワー半導体チップを備えた半導体装置に適用することができる。 As described above, the embodiments of the semiconductor device according to the present invention have been described by taking the case where the semiconductor device is implemented as a semiconductor laser device. However, the present invention is not limited to the semiconductor laser device, for example, a semiconductor device including an LED chip, The present invention can be applied to a semiconductor device including a power semiconductor chip such as a power MOSFET or IGBT.
〈実験例1〉
複数のシート状グラファイトが厚み方向に略直交する方向に沿って積層されてなるサブマウント上に、金とスズとの質量比が80:20のAuSn共晶ハンダよりなる厚みが5μmの層を介して、寸法が8mm×1mm×0.07mmで、寸法が12mm×3.5mm×0.8mmで、基体の材質がヒ化ガリウム(GaAs)であるレーザチップを配置した。
次いで、AuSn共晶ハンダを280℃(AuSn共晶ハンダの共晶点)に加熱した後、−40℃に冷却にすることにより、レーザチップをサブマウント上に接合した。
以上において、サブマウントとしては、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θが、0°、10°、20°、30°、40°、45°、50°、60°、70°、80°および90°となるものを用いた。
また、レーザチップの基体を構成するヒ化ガリウム(GaAs)、サブマウントおよびAuSn共晶ハンダの物性を下記表1に示す。
そして、レーザチップにおけるサブマウントとの接合面において、280℃における応力を0として、−40℃に冷却したときに当該レーザチップの長辺方向および短辺方向の各々に生ずる垂直応力を、有限要素法による構造解析から求めた。レーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θとの関係を図4に示す。
<Experimental example 1>
On a submount in which a plurality of sheet-like graphites are laminated along a direction substantially perpendicular to the thickness direction, a thickness of 5 μm made of AuSn eutectic solder having a mass ratio of gold to tin of 80:20 is interposed. Then, a laser chip having a size of 8 mm × 1 mm × 0.07 mm, a size of 12 mm × 3.5 mm × 0.8 mm, and a base material of gallium arsenide (GaAs) was disposed.
Next, the AuSn eutectic solder was heated to 280 ° C. (eutectic point of the AuSn eutectic solder) and then cooled to −40 ° C., whereby the laser chip was bonded onto the submount.
In the above, as the submount, the angle θ between the long side direction of the laser chip and the lamination direction of the sheet-like graphite is 0 °, 10 °, 20 °, 30 °, 40 °, 45 °, 50 °, 60 Those having angles of 70, 80, and 90 degrees were used.
The physical properties of gallium arsenide (GaAs), submount and AuSn eutectic solder constituting the base of the laser chip are shown in Table 1 below.
The vertical stress generated in each of the long side direction and the short side direction of the laser chip when cooled to −40 ° C. with the stress at 280 ° C. being 0 at the joint surface of the laser chip with the submount is defined as a finite element. It was obtained from the structural analysis by the method. FIG. 4 shows the relationship between the vertical stress generated in the laser chip and the angle θ between the long side direction of the laser chip and the stacking direction of the sheet-like graphite.
〈実験例2〉
レーザチップとして、寸法が12mm×3.5mm×0.8mmで、基体の材質が窒化ガリウム(窒化ガリウム(GaN))であるものを用いたこと以外は実験例1と同様にして、レーザチップをサブマウント上に接合し、レーザチップの長辺方向および短辺方向の各々に生ずる垂直応力を求めた。レーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θとの関係を図5に示す。
また、レーザチップの基体を構成する窒化ガリウム(GaN)の物性を下記表1に示す。
<Experimental example 2>
A laser chip was obtained in the same manner as in Experimental Example 1 except that a laser chip having a size of 12 mm × 3.5 mm × 0.8 mm and a base material of gallium nitride (gallium nitride (GaN)) was used. The vertical stress generated in each of the long side direction and the short side direction of the laser chip was obtained by bonding on the submount. FIG. 5 shows the relationship between the vertical stress generated in the laser chip and the angle θ between the long side direction of the laser chip and the stacking direction of the sheet-like graphite.
The physical properties of gallium nitride (GaN) constituting the base of the laser chip are shown in Table 1 below.
〈実験例3〉
レーザチップとして、寸法が12mm×3.5mm×0.8mmで、基体の材質がシリコン(Si)であるものを用いたこと以外は実験例1と同様にして、レーザチップをサブマウント上に接合し、レーザチップの長辺方向および短辺方向の各々に生ずる垂直応力を求めた。レーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θとの関係を図6に示す。
また、レーザチップの基体を構成するシリコン(Si)の物性を下記表1に示す。
<Experimental example 3>
The laser chip was bonded onto the submount in the same manner as in Experimental Example 1 except that a laser chip having a size of 12 mm × 3.5 mm × 0.8 mm and a base material of silicon (Si) was used. The normal stress generated in each of the long side direction and the short side direction of the laser chip was obtained. FIG. 6 shows the relationship between the vertical stress generated in the laser chip and the angle θ between the long side direction of the laser chip and the stacking direction of the sheet-like graphite.
The physical properties of silicon (Si) constituting the base of the laser chip are shown in Table 1 below.
〈実験例4〉
レーザチップとして、寸法が6mm×3.5mm×0.8mmで、基体の材質がヒ化ガリウム(ヒ化ガリウム(GaAs))であるものを用いたこと以外は実験例1と同様にして、レーザチップをサブマウント上に接合し、レーザチップの長辺方向および短辺方向の各々に生ずる垂直応力を求めた。レーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θとの関係を図7に示す。
<Experimental example 4>
A laser chip was used in the same manner as in Experimental Example 1 except that a laser chip having a size of 6 mm × 3.5 mm × 0.8 mm and a base material of gallium arsenide (gallium arsenide (GaAs)) was used. The chip was bonded onto the submount, and the normal stress generated in each of the long side direction and the short side direction of the laser chip was determined. FIG. 7 shows the relationship between the vertical stress generated in the laser chip and the angle θ between the long side direction of the laser chip and the stacking direction of the sheet-like graphite.
図4〜図7に示すグラフにおいて、横軸はレーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θを示し、縦軸は垂直応力の値を示す。
これらの図に示す結果から明らかなように、レーザチップの接合面の長辺方向においては、θの値が0°のときには、マイナスの垂直応力すなわち圧縮応力が生じる。これは、280℃から−40℃に冷却したときに、レーザチップの基体における長辺方向の収縮率が、サブマウントにおける長辺方向(シート状グラファイトの積層方向)の収縮率より小さいからである。一方、レーザチップの接合面の短辺方向においては、θの値が0°のときは、プラスの垂直応力すなわち引張応力が生じる。これは、280℃から−40℃に冷却したときに、レーザチップの基体における短辺方向の収縮率が、サブマウントにおける短辺方向(シート状グラファイトの面方向)の収縮率より大きいからである。
In the graphs shown in FIGS. 4 to 7, the horizontal axis indicates the angle θ between the long side direction of the laser chip and the lamination direction of the sheet-like graphite, and the vertical axis indicates the value of the vertical stress.
As is apparent from the results shown in these drawings, in the long side direction of the bonding surface of the laser chip, when the value of θ is 0 °, negative vertical stress, that is, compressive stress is generated. This is because, when cooled from 280 ° C. to −40 ° C., the contraction rate in the long side direction of the base of the laser chip is smaller than the contraction rate in the long side direction (sheet-like graphite lamination direction) of the submount. . On the other hand, in the short side direction of the bonding surface of the laser chip, when the value of θ is 0 °, positive vertical stress, that is, tensile stress is generated. This is because, when cooled from 280 ° C. to −40 ° C., the shrinkage rate in the short side direction of the laser chip substrate is larger than the shrinkage rate in the short side direction (surface direction of the sheet-like graphite) in the submount. .
そして、θの値が0°から大きくなるに連れて、レーザチップの接合面の長辺方向に生ずる圧縮応力が小さくなり、その後、プラスの垂直応力すなわち引張応力が生じる。そして、θの値が90°に近づくに連れて、レーザチップの接合面の長辺方向に生ずる引張応力が大きくなる。
また、θの値が0°から大きくなるに連れて、レーザチップの接合面の短辺方向に生ずる引張応力が小さくなり、その後、マイナスの垂直応力すなわち圧縮応力が生じる。そして、θの値が90°に近づくに連れて、レーザチップの接合面の短辺方向に生ずる圧縮応力が大きくなる。
As the value of θ increases from 0 °, the compressive stress generated in the long side direction of the laser chip bonding surface decreases, and then a positive normal stress, that is, tensile stress occurs. And as the value of θ approaches 90 °, the tensile stress generated in the long side direction of the joining surface of the laser chip increases.
Further, as the value of θ increases from 0 °, the tensile stress generated in the short side direction of the bonding surface of the laser chip decreases, and thereafter negative vertical stress, that is, compressive stress occurs. As the value of θ approaches 90 °, the compressive stress generated in the short side direction of the bonding surface of the laser chip increases.
そして、図4に示す結果から、基体がヒ化ガリウム(GaAs)よりなるレーザチップをサブマウント上に搭載した場合には、θの値が約40°のときに、レーザチップの接合面の長辺方向に生じる垂直応力が0となる。また、θの値が約55°のとき、レーザチップの接合面の短辺方向に生じる垂直応力が0となる。従って、θの値が35〜65°、特に40〜55°の範囲であれば、レーザチップに生ずる応力が抑制され、レーザチップにクラックが生じたり、レーザチップの特性が損なわれたりすることを防止することができることが理解される。 From the results shown in FIG. 4, when the laser chip whose substrate is made of gallium arsenide (GaAs) is mounted on the submount, the length of the bonding surface of the laser chip when the value of θ is about 40 °. The normal stress generated in the side direction is zero. Further, when the value of θ is about 55 °, the vertical stress generated in the short side direction of the bonding surface of the laser chip is zero. Accordingly, if the value of θ is in the range of 35 to 65 °, particularly 40 to 55 °, the stress generated in the laser chip is suppressed, and the laser chip is cracked or the characteristics of the laser chip are impaired. It is understood that it can be prevented.
また、図5に示す結果から、基体が窒化ガリウム(GaN)よりなるレーザチップをサブマウント上に搭載した場合には、基体がヒ化ガリウム(GaAs)よりなるレーザチップを搭載した場合と同様に、θの値が35〜65°、特に40〜55°の範囲であれば、レーザチップに生ずる応力が抑制され、レーザチップにクラックが生じたり、レーザチップの特性が損なわれたりすることを防止することができることが理解される。 Further, from the results shown in FIG. 5, when a laser chip whose base is made of gallium nitride (GaN) is mounted on the submount, it is the same as when a laser chip whose base is made of gallium arsenide (GaAs) is mounted. If the value of θ is in the range of 35 ° to 65 °, particularly 40 ° to 55 °, the stress generated in the laser chip is suppressed, and the laser chip is prevented from cracking or from damaging the characteristics of the laser chip. It is understood that you can.
また、図6に示す結果から、基体がシリコン(Si)よりなるレーザチップをサブマウント上に搭載した場合には、θの値が約35°のときに、レーザチップの接合面の長辺方向に生じる垂直応力が0となる。また、θの値が約65°のとき、レーザチップの接合面の短辺方向に生じる垂直応力が0となる。従って、θの値が35〜65°の範囲であれば、レーザチップに生ずる応力が抑制され、レーザチップにクラックが生じたり、レーザチップの特性が損なわれたりすることを防止することができることが理解される。 Further, from the results shown in FIG. 6, when a laser chip whose substrate is made of silicon (Si) is mounted on the submount, when the value of θ is about 35 °, the long side direction of the bonding surface of the laser chip The normal stress generated in is zero. Further, when the value of θ is about 65 °, the vertical stress generated in the short side direction of the bonding surface of the laser chip is zero. Accordingly, when the value of θ is in the range of 35 to 65 °, the stress generated in the laser chip is suppressed, and it is possible to prevent the laser chip from being cracked or from damaging the characteristics of the laser chip. Understood.
また、図4および図7に示す結果から、レーザチップにおける長辺の寸法と短辺の寸法の比が異なる場合でも、θの値が35〜65°、特に40〜55°の範囲であれば、レーザチップに生ずる応力が抑制され、レーザチップにクラックが生じたり、レーザチップの特性が損なわれたりすることを防止することができることが理解される。 4 and 7, even when the ratio of the long side dimension to the short side dimension in the laser chip is different, the value of θ is in the range of 35 to 65 °, particularly 40 to 55 °. It is understood that the stress generated in the laser chip can be suppressed, and it is possible to prevent the laser chip from being cracked or from damaging the characteristics of the laser chip.
10 レーザチップ
11 基体
12 光取り出し部
15 光エミッタ
20 サブマウント
21 シート状グラファイト
25 第1の接合層
26 第2の接合層
30 ヒートシンク
DESCRIPTION OF
Claims (3)
前記サブマウントは、複数のシート状グラファイトが、前記半導体チップの厚み方向に略直交する方向に沿って積層されてなり、当該シート状グラファイトの積層面の面方向の線熱膨張係数α1と積層面の法線方向の線熱膨張係数α2とが互いに異なる値のものであり、
前記半導体チップの平面における長辺方向と前記シート状グラファイトの積層面の法線方向とのなす角度θが、35〜65°であることを特徴とする半導体装置。 A semiconductor device comprising a semiconductor chip having a rectangular planar shape and a submount on which the semiconductor chip is mounted,
The submount is formed by laminating a plurality of sheet-like graphites along a direction substantially orthogonal to the thickness direction of the semiconductor chip, and a linear thermal expansion coefficient α1 in the surface direction of the lamination surface of the sheet-like graphite and the lamination surface. And the linear thermal expansion coefficient α2 in the normal direction are different from each other,
An angle θ formed by a long side direction in a plane of the semiconductor chip and a normal direction of a laminated surface of the sheet-like graphite is 35 to 65 °.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020011A JP2014154570A (en) | 2013-02-05 | 2013-02-05 | Semiconductor device |
PCT/JP2014/052648 WO2014123146A1 (en) | 2013-02-05 | 2014-02-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020011A JP2014154570A (en) | 2013-02-05 | 2013-02-05 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014154570A true JP2014154570A (en) | 2014-08-25 |
Family
ID=51299738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013020011A Pending JP2014154570A (en) | 2013-02-05 | 2013-02-05 | Semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2014154570A (en) |
WO (1) | WO2014123146A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10079194B1 (en) * | 2017-03-07 | 2018-09-18 | Novatek Microelectronics Corp. | Chip on film package |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5397340B2 (en) * | 2010-07-22 | 2014-01-22 | 株式会社デンソー | Semiconductor cooling device |
JP5621698B2 (en) * | 2011-04-08 | 2014-11-12 | 株式会社日本自動車部品総合研究所 | Heating element module and manufacturing method thereof |
JP5930604B2 (en) * | 2011-05-12 | 2016-06-08 | 株式会社サーモグラフィティクス | Method for manufacturing anisotropic heat conduction element |
JP2012248568A (en) * | 2011-05-25 | 2012-12-13 | Sanken Electric Co Ltd | Heat dissipation substrate, method for manufacturing the same, and semiconductor module |
-
2013
- 2013-02-05 JP JP2013020011A patent/JP2014154570A/en active Pending
-
2014
- 2014-02-05 WO PCT/JP2014/052648 patent/WO2014123146A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2014123146A1 (en) | 2014-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9496680B2 (en) | Semiconductor laser device and manufacturing method thereof, and submount manufacturing method | |
JP2010219524A (en) | Millichannel substrate, cooling device using the same, and method of manufacturing device | |
US20200343405A1 (en) | Optical device layer transferring method | |
JP2013004752A5 (en) | Laser module and manufacturing method thereof | |
CN107293936A (en) | A kind of semiconductor laser array encapsulating structure | |
WO2016152297A1 (en) | Fluorescent light source device | |
JP2009252897A (en) | Manufacturing method of junction structure, and manufacturing apparatus of junction structure | |
JP2017017297A (en) | Semiconductor device and laser equipment | |
JP7092496B2 (en) | Structure of vertical light emitting diode die and its manufacturing method | |
WO2014123146A1 (en) | Semiconductor device | |
JP5652494B2 (en) | Semiconductor laser device | |
WO2017064951A1 (en) | Light source device | |
JP2008193092A (en) | Light emitting diode chip support and utilization method thereof | |
JP6020496B2 (en) | Junction structure and manufacturing method thereof | |
JP2015191950A (en) | semiconductor device | |
WO2016117539A1 (en) | Laser light source device and method for manufacturing same | |
JP2015179759A (en) | semiconductor device | |
JP6472683B2 (en) | Semiconductor laser module | |
WO2013118800A1 (en) | Semiconductor device | |
JP6631502B2 (en) | Laser package manufacturing method | |
JP2016048774A (en) | Substrate for power module and method for manufacturing the same | |
JP6678427B2 (en) | Laser light source device | |
JP2014146727A (en) | Semiconductor laser device | |
JP2014183155A (en) | Semiconductor laser device | |
KR101219078B1 (en) | Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same |