JP2014110323A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2014110323A JP2014110323A JP2012264068A JP2012264068A JP2014110323A JP 2014110323 A JP2014110323 A JP 2014110323A JP 2012264068 A JP2012264068 A JP 2012264068A JP 2012264068 A JP2012264068 A JP 2012264068A JP 2014110323 A JP2014110323 A JP 2014110323A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain electrode
- source electrode
- display device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、表示装置に関する。 The present invention relates to a display device.
液晶表示パネル又は有機エレクトロルミネッセンスパネルなどのパネルディスプレイは、画像信号を薄膜トランジスタで制御(オン/オフ)して画素電極に入力するようになっている。薄膜トランジスタのゲートには、走査回路(ゲート回路)に設けられた他の薄膜トランジスタによって制御(オン/オフ)された走査信号が入力される(特許文献1)。 In a panel display such as a liquid crystal display panel or an organic electroluminescence panel, an image signal is controlled (on / off) by a thin film transistor and input to a pixel electrode. A scanning signal controlled (on / off) by another thin film transistor provided in a scanning circuit (gate circuit) is input to the gate of the thin film transistor (Patent Document 1).
近年、パネルディスプレイに要求される性能として低消費電力化が挙げられるようになってきた。薄膜トランジスタは、ゲート−ドレイン間に形成される寄生容量の充放電で電力が消費されるので、その消費電力を抑えることが望まれる。 In recent years, low power consumption has been cited as a performance required for panel displays. A thin film transistor consumes power by charging and discharging a parasitic capacitance formed between a gate and a drain. Therefore, it is desired to suppress the power consumption.
本発明は、低消費電力の薄膜トランジスタを備えた表示装置を提供することを目的とする。 An object of the present invention is to provide a display device including a thin film transistor with low power consumption.
(1)本発明に係る表示装置は、ゲート電極、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを備え、前記ドレイン電極及び前記ソース電極は、それぞれ、凹及び凸からなる凹凸の輪郭形状の側縁を有し、前記ドレイン電極の前記凹と前記ソース電極の前記凸が対向し、前記ドレイン電極の前記凸と前記ソース電極の前記凹が対向し、前記ドレイン電極及び前記ソース電極の少なくとも一方は、前記凹凸の輪郭形状の前記側縁とは反対側の側縁に、前記凸と隣り合うように窪みを有することを特徴とする。本発明によれば、ドレイン電極及びソース電極の少なくとも一方に窪みが形成されることでその面積が小さくなる。これにより、ゲート電極との間に形成される寄生容量を小さくすることができるので、充放電電流を減らして、消費電力を低減することができる。 (1) A display device according to the present invention includes a thin film transistor having a gate electrode, a semiconductor layer, a drain electrode, and a source electrode, and the drain electrode and the source electrode have concave and convex contour sides, respectively. Having an edge, the concave portion of the drain electrode and the convex portion of the source electrode are opposed, the convex portion of the drain electrode and the concave portion of the source electrode are opposed, and at least one of the drain electrode and the source electrode is The concave and convex outlines have depressions on the side edges opposite to the side edges so as to be adjacent to the projections. According to the present invention, the depression is formed in at least one of the drain electrode and the source electrode, thereby reducing the area. Thereby, since the parasitic capacitance formed between the gate electrodes can be reduced, the charge / discharge current can be reduced and the power consumption can be reduced.
(2)(1)に記載された表示装置において、前記ドレイン電極及び前記ソース電極は、それぞれ、間隔をあけて相互に対向するように配置されていることを特徴としてもよい。 (2) In the display device described in (1), the drain electrode and the source electrode may be arranged so as to face each other with a gap therebetween.
(3)(1)に記載された表示装置において、前記ドレイン電極及び前記ソース電極の一方である第1電極は、他方である第2電極を囲むように配置され、前記第2電極は、前記凹凸の輪郭形状の前記側縁及び前記窪みを有する前記側縁を相互に反対側に有し、前記第1電極は、前記第2電極の前記凹凸の輪郭形状の前記側縁と対向するように、前記凹凸の輪郭形状の前記側縁を有することを特徴としてもよい。 (3) In the display device described in (1), the first electrode which is one of the drain electrode and the source electrode is disposed so as to surround the second electrode which is the other, and the second electrode is The side edge having the concave and convex contour shape and the side edge having the depression are opposite to each other, and the first electrode faces the side edge of the concave and convex contour shape of the second electrode. It is good also as having the said side edge of the contour shape of the above-mentioned unevenness.
(4)(1)から(3)のいずれか1項に記載された表示装置において、前記窪みの窪む方向は、前記凸の突出する方向であることを特徴としてもよい。 (4) In the display device described in any one of (1) to (3), a direction in which the recess is recessed may be a direction in which the protrusion protrudes.
(5)本発明に係る表示装置は、ゲート電極、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを備え、前記ドレイン電極及び前記ソース電極は、それぞれ、基幹部と、前記基幹部から分岐する複数の分岐部と、を有し、前記ドレイン電極及び前記ソース電極の前記基幹部は、それぞれ、間隔をあけて並列し、前記ドレイン電極の前記複数の分岐部は、前記ソース電極の前記基幹部に近づく方向に延び、前記ソース電極の前記複数の分岐部は、前記ドレイン電極の前記基幹部に近づく方向に延び、前記ドレイン電極の前記複数の分岐部と前記ソース電極の前記複数の分岐部は交互に配列され、前記ドレイン電極及び前記ソース電極の少なくとも一方の前記基幹部は、前記複数の分岐部が設けられる部分で前記複数の分岐部とは反対側に窪みを有する平面形状になっていることを特徴とする。本発明によれば、ドレイン電極及びソース電極の少なくとも一方に窪みが形成されることでその面積が小さくなる。これにより、ゲート電極との間に形成される寄生容量を小さくすることができるので、充放電電流を減らして、消費電力を低減することができる。 (5) A display device according to the present invention includes a thin film transistor having a gate electrode, a semiconductor layer, a drain electrode, and a source electrode, and the drain electrode and the source electrode each have a backbone portion and a plurality of branches branched from the backbone portion. A branch portion of the drain electrode, and the backbone portions of the drain electrode and the source electrode are respectively arranged in parallel with a space therebetween, and the plurality of branch portions of the drain electrode are connected to the backbone portion of the source electrode. The plurality of branch portions of the source electrode extend in a direction approaching the backbone portion of the drain electrode, and the plurality of branch portions of the drain electrode and the plurality of branch portions of the source electrode are alternately arranged. The at least one backbone portion of the drain electrode and the source electrode is a portion where the plurality of branch portions are provided and the plurality of branch portions. Characterized in that it is in a plane shape having a recess on the other side. According to the present invention, the depression is formed in at least one of the drain electrode and the source electrode, thereby reducing the area. Thereby, since the parasitic capacitance formed between the gate electrodes can be reduced, the charge / discharge current can be reduced and the power consumption can be reduced.
(6)(5)に記載された表示装置において、前記窪みの窪む方向は、前記複数の分岐部が前記基幹部から延びる方向であることを特徴としてもよい。 (6) In the display device described in (5), the direction in which the recess is recessed may be a direction in which the plurality of branch portions extend from the backbone portion.
(7)(1)から(6)のいずれか1項に記載された表示装置において、前記ドレイン電極及び前記ソース電極の一方のみが前記窪みを有することを特徴としてもよい。 (7) In the display device described in any one of (1) to (6), only one of the drain electrode and the source electrode may have the depression.
(8)(7)に記載された表示装置において、薄膜トランジスタは、キャリアが電子であるように構成され、前記キャリアは、前記ソース電極から前記ドレイン電極に移動し、前記ドレイン電極が前記窪みを有することを特徴としてもよい。 (8) In the display device described in (7), the thin film transistor is configured such that a carrier is an electron, the carrier moves from the source electrode to the drain electrode, and the drain electrode has the depression. This may be a feature.
以下、本発明の実施形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の実施形態に係る表示装置を示す断面図である。図1に示す表示装置は液晶表示装置であるが、それ以外の有機エレクトロルミネッセンス表示装置などにも本発明に係る表示装置は適用可能である。 FIG. 1 is a cross-sectional view showing a display device according to an embodiment of the present invention. The display device shown in FIG. 1 is a liquid crystal display device, but the display device according to the present invention can be applied to other organic electroluminescence display devices.
表示装置は、第1基板10を有する。第1基板10には、ブラックマトリクス12、カラーフィルタ14、平坦化層16及び第1配向膜18が積層されており、カラーフィルタ基板を構成している。第1配向膜18に対向して、セルギャップをあけて、第2配向膜20が配置されている。第1配向膜18及び第2配向膜20の間に液晶材料22が配置されている。
The display device includes a
図2は、本実施形態に係る表示装置の回路の一部を示す図である。表示装置は、画像を表示するための画像表示領域24を有する。画像表示領域24には、液晶材料22への電圧の印加を制御するための薄膜トランジスタ26が設けられている。詳しくは、薄膜トランジスタ26のゲート電極28(図1参照)に接続された走査線30に印加される走査信号(クロック信号)によって、信号線32に印加される映像信号が制御される。そして、映像信号の電圧によって液晶材料22が駆動される。
FIG. 2 is a diagram illustrating a part of the circuit of the display device according to the present embodiment. The display device has an
図1に示すように、第2基板34には、薄膜トランジスタ26のゲート電極28が形成されている。薄膜トランジスタ26は、ボトムゲート型である。薄膜トランジスタ26が形成された第2基板34は、TFT(Thin Film Transistor)基板とよばれる。ゲート電極28は、アルミニウム、モリブデン、クロム、銅、タングステン、チタン、ジルコニウム、タンタル、銀及びマンガンから選ばれた元素、またはこれらの元素を組み合わせた合金などで形成する。また、チタンの上にアルミニウムを積層する、もしくはアルミニウムの上層と下層をチタンではさむなどの積層構造を採用しても良い。
As shown in FIG. 1, the
表示装置は、ゲート絶縁膜36を有する。ゲート絶縁膜36は、ゲート電極28を覆うように第2基板34の上に設けられている。ゲート絶縁膜36は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜で形成することができ、これらの絶縁膜を積層した構造でもよい。
The display device has a
ゲート絶縁膜36の上に半導体層38が設けられている。半導体層38のソース領域及びドレイン領域にそれぞれ接するように、ソース電極40及びドレイン電極42が設けられている。ソース電極40及びドレイン電極42は、上述したゲート電極28として選択可能な材料から形成されており、ゲート電極28と同じ材料から形成してもよい。
A
表示装置は、パッシベーション層44を有する。パッシベーション層44は、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜などの絶縁膜で形成してもよいし、これらの絶縁膜を積層して形成してもよい。パッシベーション層44は、ソース電極40及びドレイン電極42の上に設けられている。パッシベーション層44の上に第2配向膜20が形成されている。
The display device has a
図2に示すように、画素表示領域の外側にある周辺領域には、走査線30に印加される走査信号(クロック信号)を制御(オン/オフ)するための薄膜トランジスタ46が設けられている。複数の薄膜トランジスタ46を有するように走査回路48が構成される。
As shown in FIG. 2, a
図3は、走査回路48の薄膜トランジスタ46を示す位置での表示装置の断面図である。図2に示したように走査回路48は画像表示領域24の外側にあり、図1に示す液晶材料22を封止するためのシール材50(図3参照)が走査回路48(図2参照)に重なるように設けられている。シール材50は、第1配向膜18及び第2配向膜20の間に設けられている。
FIG. 3 is a cross-sectional view of the display device at a position showing the
図4は、走査回路48の薄膜トランジスタ46の平面図である。薄膜トランジスタ46は、ゲート電極52、半導体層54、ドレイン電極56及びソース電極58を有する。
FIG. 4 is a plan view of the
ドレイン電極56及びソース電極58は、それぞれ、間隔をあけて相互に対向するように配置されている。ドレイン電極56は、基幹部56aを有する。ソース電極58は、基幹部58aを有する。ドレイン電極56及びソース電極58の基幹部56a,56bは、それぞれ、間隔をあけて並列している。
The
ドレイン電極56は、基幹部56aから分岐する複数の分岐部56bを有する。ドレイン電極56の複数の分岐部56bは、ソース電極58の基幹部58aに近づく方向に延びている。ドレイン電極56は、分岐部56bが凸となり、基幹部56aの分岐部56bが存在しない部分が凹となるように、凹凸の輪郭形状の側縁56cを有する。
The
ソース電極58は、基幹部58aから分岐する複数の分岐部58bを有する。ソース電極58の複数の分岐部58bは、ドレイン電極56の基幹部56aに近づく方向に延びている。ソース電極58は、分岐部58bが凸となり、基幹部58aの分岐部58bが存在しない部分が凹となるように、凹凸の輪郭形状の側縁58cを有する。
The
ドレイン電極56の複数の分岐部56bとソース電極58の複数の分岐部58bは交互に配列されている。そのため、ドレイン電極56の凹とソース電極58の凸が対向し、ドレイン電極56の凸とソース電極58の凹が対向する。
The plurality of
ドレイン電極56及びソース電極58の少なくとも一方(図4ではドレイン電極56のみ)は、凹凸の輪郭形状の側縁56cとは反対側の側縁56dに、その凸(分岐部56b)と隣り合うように窪み60(あるいは切り込み)を有する。ドレイン電極56及びソース電極58の一方のみが窪み60を有する。窪み60の窪む方向は、凸の突出する方向である。言い換えると、ドレイン電極56及びソース電極58の少なくとも一方(図4ではドレイン電極56のみ)の基幹部56aは、複数の分岐部56bが設けられる部分で複数の分岐部56bとは反対側に窪み60を有する平面形状になっている。窪み60の窪む方向は、複数の分岐部56bが基幹部56aから延びる方向である。
At least one of the
本実施形態によれば、ドレイン電極56及びソース電極58の少なくとも一方に窪み60が形成されることでその面積が小さくなる。これにより、ゲート電極52との間に形成される寄生容量を小さくすることができるので、充放電電流を減らして、消費電力を低減することができる。
According to the present embodiment, the depression 60 is formed in at least one of the
本実施形態では、ソース電極58からドレイン電極56に移動するキャリアが電子となるように薄膜トランジスタ46が構成されている。逆に、電流の流れは、ドレイン電極56からソース電極58の方向であり、HIGHの走査信号(クロック信号)が走査線30に入力されるようになっている。
In the present embodiment, the
本実施形態では、ドレイン電極56が窪み60を有し、ソース電極58が窪み60を有していない。ドレイン電極56に窪み60を形成することで、ドレイン電極56と半導体層54の接触抵抗が大きくなるため、半導体層54に形成されるチャネルに加えられるゲート−ドレイン間の実効電圧が低くなる。これに対して、ソース電極58には窪み60を形成しないので、ソース電極58と半導体層54の接触抵抗が大きくならない(比較的小さい)ので、チャネルに加えられるゲート−ソース間の実効電圧が低くならない(比較的高い)。ゲート−ドレイン間の実効電圧が、ゲート−ソース間の実効電圧よりも高いので、ドレイン電極56からソース電極58の方向に電流(クロック信号)が流れやすくなる。また、ソース−ドレイン間の実効電圧を大きくすることができるので、電圧変化がなまるのを抑えることができる。
In the present embodiment, the
図5は、本発明の実施形態に係る表示装置の変形例を示す図である。本変形例では、ソース電極158は、ドレイン電極156を囲むように配置されている。ドレイン電極156は、凹凸の輪郭形状の側縁156c及び窪み160を有する側縁156dを相互に反対側に有する。ソース電極158の凹凸の輪郭形状の側縁158cは、ドレイン電極156の凹凸の輪郭形状の側縁156cと対向する。本変形例でも、窪み160を形成することによって上述した効果を達成する。なお、ソース電極158及びドレイン電極156は、逆に、ドレイン電極がソース電極を囲むように入れ替えてもよい。その他の詳細は、上述した実施形態で説明した内容が該当する。
FIG. 5 is a diagram showing a modification of the display device according to the embodiment of the present invention. In this modification, the
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the configuration described in the embodiment can be replaced with substantially the same configuration, a configuration that exhibits the same operational effects, or a configuration that can achieve the same purpose.
10 第1基板、12 ブラックマトリクス、14 カラーフィルタ、16 平坦化層、18 第1配向膜、20 第2配向膜、22 液晶材料、24 画像表示領域、26 薄膜トランジスタ、28 ゲート電極、30 走査線、32 信号線、34 第2基板、36 ゲート絶縁膜、38 半導体層、40 ソース電極、42 ドレイン電極、44 パッシベーション層、46 薄膜トランジスタ、48 走査回路、50 シール材、52 ゲート電極、54 半導体層、56 ドレイン電極、56a 基幹部、56b 分岐部、56c 凹凸の輪郭形状の側縁、56d 反対側の側縁、58 ソース電極、58a 基幹部、58b 複数の分岐部、58c 凹凸の輪郭形状の側縁、60 窪み、156 ドレイン電極、156c 凹凸の輪郭形状の側縁、156d 反対側の側縁、158 ソース電極、158c の凹凸の輪郭形状の側縁、160 窪み。 10 First substrate, 12 Black matrix, 14 Color filter, 16 Planarization layer, 18 First alignment film, 20 Second alignment film, 22 Liquid crystal material, 24 Image display area, 26 Thin film transistor, 28 Gate electrode, 30 Scan line, 32 signal lines, 34 second substrate, 36 gate insulating film, 38 semiconductor layer, 40 source electrode, 42 drain electrode, 44 passivation layer, 46 thin film transistor, 48 scanning circuit, 50 sealing material, 52 gate electrode, 54 semiconductor layer, 56 Drain electrode, 56a backbone, 56b branch, 56c uneven side edge, 56d opposite side edge, 58 source electrode, 58a backbone, 58b multiple branches, 58c uneven side edge, 60 Depression, 156 Drain electrode, 156c Side edge of concave / convex contour shape, 156 d Side edge of opposite side, 158 source electrode, side edge of contoured shape of 158 c, 160 depression.
Claims (8)
前記ドレイン電極及び前記ソース電極は、それぞれ、凹及び凸からなる凹凸の輪郭形状の側縁を有し、
前記ドレイン電極の前記凹と前記ソース電極の前記凸が対向し、
前記ドレイン電極の前記凸と前記ソース電極の前記凹が対向し、
前記ドレイン電極及び前記ソース電極の少なくとも一方は、前記凹凸の輪郭形状の前記側縁とは反対側の側縁に、前記凸と隣り合うように窪みを有することを特徴とする表示装置。 A thin film transistor having a gate electrode, a semiconductor layer, a drain electrode and a source electrode;
The drain electrode and the source electrode each have a concave and convex contoured side edge that is concave and convex,
The concave portion of the drain electrode and the convex portion of the source electrode are opposed to each other,
The projection of the drain electrode and the recess of the source electrode are opposed to each other;
At least one of the drain electrode and the source electrode has a depression at a side edge opposite to the side edge of the uneven contour shape so as to be adjacent to the projection.
前記ドレイン電極及び前記ソース電極は、それぞれ、間隔をあけて相互に対向するように配置されていることを特徴とする表示装置。 The display device according to claim 1,
The display device, wherein the drain electrode and the source electrode are disposed so as to face each other with a space therebetween.
前記ドレイン電極及び前記ソース電極の一方である第1電極は、他方である第2電極を囲むように配置され、
前記第2電極は、前記凹凸の輪郭形状の前記側縁及び前記窪みを有する前記側縁を相互に反対側に有し、
前記第1電極は、前記第2電極の前記凹凸の輪郭形状の前記側縁と対向するように、前記凹凸の輪郭形状の前記側縁を有することを特徴とする表示装置。 The display device according to claim 1,
The first electrode which is one of the drain electrode and the source electrode is disposed so as to surround the second electrode which is the other,
The second electrode has the side edges of the uneven contour shape and the side edges having the depressions on opposite sides,
The display device according to claim 1, wherein the first electrode has the side edge of the concave / convex contour shape so as to face the side edge of the concave / convex contour shape of the second electrode.
前記窪みの窪む方向は、前記凸の突出する方向であることを特徴とする表示装置。 The display device according to any one of claims 1 to 3,
The direction in which the dent is recessed is the direction in which the protrusion protrudes.
前記ドレイン電極及び前記ソース電極は、それぞれ、基幹部と、前記基幹部から分岐する複数の分岐部と、を有し、
前記ドレイン電極及び前記ソース電極の前記基幹部は、それぞれ、間隔をあけて並列し、
前記ドレイン電極の前記複数の分岐部は、前記ソース電極の前記基幹部に近づく方向に延び、
前記ソース電極の前記複数の分岐部は、前記ドレイン電極の前記基幹部に近づく方向に延び、
前記ドレイン電極の前記複数の分岐部と前記ソース電極の前記複数の分岐部は交互に配列され、
前記ドレイン電極及び前記ソース電極の少なくとも一方の前記基幹部は、前記複数の分岐部が設けられる部分で前記複数の分岐部とは反対側に窪みを有する平面形状になっていることを特徴とする表示装置。 A thin film transistor having a gate electrode, a semiconductor layer, a drain electrode and a source electrode;
Each of the drain electrode and the source electrode has a backbone portion and a plurality of branch portions branching from the backbone portion,
The backbone portions of the drain electrode and the source electrode are respectively arranged in parallel with a gap therebetween,
The plurality of branch portions of the drain electrode extend in a direction approaching the backbone portion of the source electrode,
The plurality of branch portions of the source electrode extend in a direction approaching the backbone portion of the drain electrode,
The plurality of branches of the drain electrode and the plurality of branches of the source electrode are alternately arranged,
The trunk portion of at least one of the drain electrode and the source electrode has a planar shape having depressions on a side opposite to the plurality of branch portions at a portion where the plurality of branch portions are provided. Display device.
前記窪みの窪む方向は、前記複数の分岐部が前記基幹部から延びる方向であることを特徴とする表示装置。 The display device according to claim 5,
The direction in which the dent is recessed is a direction in which the plurality of branch parts extend from the backbone part.
前記ドレイン電極及び前記ソース電極の一方のみが前記窪みを有することを特徴とする表示装置。 The display device according to any one of claims 1 to 6,
Only one of the drain electrode and the source electrode has the depression.
薄膜トランジスタは、キャリアが電子であるように構成され、
前記キャリアは、前記ソース電極から前記ドレイン電極に移動し、
前記ドレイン電極が前記窪みを有することを特徴とする表示装置。 The display device according to claim 7,
The thin film transistor is configured such that the carrier is an electron,
The carriers move from the source electrode to the drain electrode;
The display device, wherein the drain electrode has the depression.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012264068A JP2014110323A (en) | 2012-12-03 | 2012-12-03 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012264068A JP2014110323A (en) | 2012-12-03 | 2012-12-03 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014110323A true JP2014110323A (en) | 2014-06-12 |
Family
ID=51030791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012264068A Pending JP2014110323A (en) | 2012-12-03 | 2012-12-03 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014110323A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104600124A (en) * | 2015-01-21 | 2015-05-06 | 重庆京东方光电科技有限公司 | Thin film transistor structure, manufacturing method thereof, array substrate and mask plate |
DE102015108141A1 (en) | 2014-05-28 | 2015-12-03 | Aisin Aw Co., Ltd. | hybrid vehicle |
JP2023526571A (en) * | 2021-03-29 | 2023-06-22 | 綿陽恵科光電科技有限公司 | Drive circuit control switches, array substrates and display panels |
-
2012
- 2012-12-03 JP JP2012264068A patent/JP2014110323A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015108141A1 (en) | 2014-05-28 | 2015-12-03 | Aisin Aw Co., Ltd. | hybrid vehicle |
CN104600124A (en) * | 2015-01-21 | 2015-05-06 | 重庆京东方光电科技有限公司 | Thin film transistor structure, manufacturing method thereof, array substrate and mask plate |
WO2016115783A1 (en) * | 2015-01-21 | 2016-07-28 | 京东方科技集团股份有限公司 | Thin film transistor structure and preparation method therefor, array substrate and mask plate |
JP2023526571A (en) * | 2021-03-29 | 2023-06-22 | 綿陽恵科光電科技有限公司 | Drive circuit control switches, array substrates and display panels |
JP7372476B2 (en) | 2021-03-29 | 2023-10-31 | 綿陽恵科光電科技有限公司 | Drive circuit control switches, array substrates and display panels |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431599B2 (en) | Substrate for display device and display device including the same | |
US10340320B2 (en) | Substrate for display device and display device including the same | |
US10050097B2 (en) | Organic light-emitting diode display | |
US9960194B1 (en) | Display device | |
US9825140B2 (en) | Metal oxide thin film transistor | |
US20140175445A1 (en) | Thin film transistor array substrate | |
US10644120B2 (en) | Thin film transistor, GOA circuit, display substrate and display device | |
WO2016165189A1 (en) | Tft layout structure | |
US20120112181A1 (en) | Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same | |
WO2019033812A1 (en) | Display substrate, display panel and display apparatus | |
TWI423448B (en) | System for displaying images | |
US20150303307A1 (en) | Semiconductor device and display device | |
KR20180049371A (en) | Ultra High Resolution Liquid Crystal Display | |
WO2016165183A1 (en) | Tft layout structure | |
WO2017118103A1 (en) | Thin-film transistor, driving method therefor, array substrate, and display device | |
US20110157527A1 (en) | Liquid crystal display device | |
CN107623008B (en) | Display device | |
JP6433169B2 (en) | Thin film semiconductor device | |
US20150138475A1 (en) | Array substrate and liquid crystal display panel provided with same | |
JP2014110323A (en) | Display device | |
JP2008165029A (en) | Liquid crystal display | |
JP3203749U (en) | Display panel | |
CN116169148A (en) | Array substrate, manufacturing method thereof and display device | |
US8890155B2 (en) | Display device | |
US8456582B2 (en) | Active device, pixel structure and display panel |