JP2014099970A - Power factor improvement circuit - Google Patents

Power factor improvement circuit Download PDF

Info

Publication number
JP2014099970A
JP2014099970A JP2012249722A JP2012249722A JP2014099970A JP 2014099970 A JP2014099970 A JP 2014099970A JP 2012249722 A JP2012249722 A JP 2012249722A JP 2012249722 A JP2012249722 A JP 2012249722A JP 2014099970 A JP2014099970 A JP 2014099970A
Authority
JP
Japan
Prior art keywords
power factor
voltage
factor correction
phase compensation
correction circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012249722A
Other languages
Japanese (ja)
Inventor
Hajime Yokoo
甫 横尾
Takayuki Hamada
貴之 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP2012249722A priority Critical patent/JP2014099970A/en
Publication of JP2014099970A publication Critical patent/JP2014099970A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a booster type power factor improvement circuit capable of suppressing pulsation of an output voltage of a boost circuit by temporarily increasing a response speed of a voltage error amplifier even when a load suddenly changes.SOLUTION: The power factor improvement circuit, improving a power factor, includes a phase compensation section that increases a phase compensation impedance of a voltage error amplifier to increase a response speed of the voltage error amplifier when an output voltage of a boost circuit is out of a predetermined range.

Description

本発明は、負荷急変時でも出力電圧の脈動を低減させる昇圧型力率改善回路等に関する。   The present invention relates to a boost type power factor correction circuit that reduces pulsation of an output voltage even when a load suddenly changes.

下記特許文献１には、スイッチング電源装置の制御回路に関する発明であって、交流入力の電圧と電流の整流波形を比較増幅する第１の増幅器、第１の増幅器の出力を三角波形と比較して第１のＰＷＭ信号に変換する第１のコンパレータ、ＤＣ／ＤＣコンバーターの出力電圧を基準電圧と比較増幅する第２の増幅器、第２の増幅器の出力を第１のＰＷＭ信号でチョッピングするスイッチ素子、及び、そのチョッピング出力の平滑出力と三角波形を比較して第２のＰＷＭ信号に変換する第２のコンパレータを設け、第２のＰＷＭ信号により、前記ＤＣ／ＤＣコンバーターを制御するスイッチング電源装置の制御回路が記載されている。   The following Patent Document 1 is an invention relating to a control circuit for a switching power supply apparatus, which compares a voltage of an AC input and a rectified waveform of a current with a first amplifier, and compares the output of the first amplifier with a triangular waveform. A first comparator for converting to a first PWM signal, a second amplifier for comparing and amplifying the output voltage of the DC / DC converter with a reference voltage, a switch element for chopping the output of the second amplifier with the first PWM signal, And a second comparator for comparing the smoothed output of the chopping output with the triangular waveform and converting it to a second PWM signal, and controlling the DC / DC converter by the second PWM signal. A circuit is described.

さらに具体的には、図１２に示すように、コンパレータＭ５、スイッチ素子Ｑ２、ダイオードＤ２、抵抗Ｒ６，Ｒ７、コンデンサＣ３で構成される掛算回路を備える回路構成とすることが提案されている。図１２は、従来のスイッチング電源装置の制御回路を説明する図である。   More specifically, as shown in FIG. 12, it is proposed to have a circuit configuration including a multiplication circuit including a comparator M5, a switching element Q2, a diode D2, resistors R6 and R7, and a capacitor C3. FIG. 12 is a diagram for explaining a control circuit of a conventional switching power supply device.

また、整流器ＲＦ１の出力電圧のＲ１とＲ２分圧値と入力電流検出電流の全波整流後の電圧変換値の差分を増幅する第１の増幅器Ｍ１の出力ＶＢが第１のコンパレータＭ５で三角波と比較され第１のＰＷＭ信号となりスイッチ素子Ｑ２を駆動する。また、出力電圧のＲ４、Ｒ５の分圧値と基準電圧Ｖｒの差分を増幅する第２の増幅器Ｍ２の出力ＶｃはＱ２でチョッピングされ、Ｄ２、Ｃ３、Ｒ７で平滑化される。また、その平滑出力は第２のコンパレータＭ３で三角波と比較され第２のＰＷＭ信号に変換され、スイッチング素子Ｑ１を制御する技術思想が開示されている。   In addition, the output VB of the first amplifier M1 that amplifies the difference between the R1 and R2 divided values of the output voltage of the rectifier RF1 and the voltage conversion value after full-wave rectification of the input current detection current is converted into a triangular wave by the first comparator M5. The comparison results in a first PWM signal that drives the switch element Q2. The output Vc of the second amplifier M2 that amplifies the difference between the divided values of the output voltages R4 and R5 and the reference voltage Vr is chopped by Q2 and smoothed by D2, C3, and R7. Further, the technical idea is disclosed in which the smooth output is compared with a triangular wave by the second comparator M3 and converted into a second PWM signal to control the switching element Q1.

特許文献１の発明によれば、入力力率改善用のスイッチング電源装置の制御回路を安価な部品で、簡単な構成により実現できる為、コンピュータやその端末装置、通信機等に使用される高力率のスイッチング装置に適用して、その産業上の利用効果が極めて大なるものであることが示されている。   According to the invention of Patent Document 1, since the control circuit of the switching power supply device for improving the input power factor can be realized with a simple configuration with an inexpensive component, high power used for a computer, its terminal device, a communication device, etc. When applied to a rate switching device, its industrial utilization effect is shown to be extremely large.

特開平０５−０３８１３７号公報Japanese Patent Laid-Open No. 05-038137

昇圧型力率改善回路（ＰＦＣ：Power Factor Correction）では、負荷急変時に、出力電圧に脈動が生じることがある。脈動した出力電圧は正常時の出力電圧よりも大きな電圧値を含むため、脈動した大きな電圧値が負荷や回路素子等に印加されて耐圧オーバー等により損傷が生じることが懸念される。   In the step-up power factor correction circuit (PFC), pulsation may occur in the output voltage when the load suddenly changes. Since the pulsating output voltage includes a voltage value larger than the normal output voltage, there is a concern that the pulsating large voltage value may be applied to a load, a circuit element, or the like and damage may occur due to overvoltage or the like.

本発明は、上述した問題点に鑑み為された発明であって、負荷急変時においても、電圧エラーアンプの応答速度を一時的に増大させることにより、ブースト回路の出力電圧の脈動を低減させる昇圧型力率改善回路等を実現することを目的とする。   The present invention has been made in view of the above-described problems, and is a booster that reduces the pulsation of the output voltage of the boost circuit by temporarily increasing the response speed of the voltage error amplifier even during a sudden load change. The purpose is to realize a mold power factor correction circuit.

本発明の昇圧型力率改善回路は、力率を改善する昇圧型力率改善回路であって、ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを増大させて電圧エラーアンプの応答速度を速くする位相補償部を備えることを特徴とする。   The boost type power factor correction circuit of the present invention is a boost type power factor correction circuit for improving the power factor, and when the output voltage of the boost circuit is out of a predetermined range, the phase compensation impedance of the voltage error amplifier is set. A phase compensator that increases the response speed of the voltage error amplifier by increasing the voltage error amplifier is provided.

また、本発明の昇圧型力率改善回路は、ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの出力端子−マイナス端子間の負荷に並列に追加されたコンデンサの接続を解除し、電圧エラーアンプの応答速度を速くする位相補償部を備えることを特徴とする。   In addition, the boost type power factor correction circuit of the present invention connects a capacitor added in parallel to the load between the output terminal and the negative terminal of the voltage error amplifier when the output voltage of the boost circuit is out of a predetermined range. And a phase compensator for increasing the response speed of the voltage error amplifier.

負荷急変時においても、電圧エラーアンプの応答速度を一時的に増大させることにより、ブースト回路の出力電圧の脈動を低減させる昇圧型力率改善回路等を実現できる。   Even during a sudden load change, it is possible to realize a boost type power factor correction circuit that reduces the pulsation of the output voltage of the boost circuit by temporarily increasing the response speed of the voltage error amplifier.

第一の実施形態にかかる昇圧型力率改善回路の構成概要を説明するブロック図である。It is a block diagram explaining the structure outline | summary of the pressure | voltage rise type power factor improvement circuit concerning 1st embodiment. 第一の実施形態にかかる昇圧型力率改善回路の位相補償部による位相補償インピーダンスの増大処理を説明するタイムチャートであり、（ａ）がブースト回路の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図である。It is a time chart explaining the increase process of the phase compensation impedance by the phase compensation part of the step-up type power factor correction circuit according to the first embodiment, (a) is a diagram for explaining the output current Iout of the boost circuit, FIG. 6B is a diagram for explaining the output voltage Vout of the boost circuit, and FIG. 6C is a diagram for explaining an increase process at the time of load fluctuation of the phase compensation impedance. 第二の実施形態にかかる昇圧型力率改善回路の構成概要を説明する概念図である。It is a conceptual diagram explaining the structure outline | summary of the pressure | voltage rise type power factor improvement circuit concerning 2nd embodiment. 第三の実施形態にかかる昇圧型力率改善回路の構成概要を説明する概念図である。It is a conceptual diagram explaining the structure outline | summary of the pressure | voltage rise type power factor improvement circuit concerning 3rd embodiment. 第三の実施形態にかかる昇圧型力率改善回路の位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作を順次説明するフロー図である。FIG. 10 is a flowchart for sequentially explaining operations for temporarily increasing the response speed of the voltage error amplifier by changing the phase compensation impedance of the step-up power factor correction circuit according to the third embodiment. 第四の実施形態にかかる昇圧型力率改善回路の構成概要を説明する概念図である。It is a conceptual diagram explaining the structure outline | summary of the pressure | voltage rise type | mold power factor improvement circuit concerning 4th embodiment. 第四の実施形態にかかる昇圧型力率改善回路の位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作を順次説明するフロー図である。FIG. 10 is a flowchart for sequentially explaining operations for temporarily increasing a response speed of a voltage error amplifier by changing a phase compensation impedance of a boost type power factor correction circuit according to a fourth embodiment. 第四の実施形態にかかる昇圧型力率改善回路の出力電流と出力電圧の波形及び位相補償インピーダンスを増大させる動作処理のタイムチャートを説明する図であり、（ａ）がブースト回路の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図であり、（ｄ）がシャントレギュレータ（Ｍ１）の動作を説明する図であり、（ｅ）がＭＯＳＦＥＴ（Ｑ２）の動作を説明する図である。It is a figure explaining the time chart of the operation process which increases the waveform of output current and the output voltage of a step-up type power factor improvement circuit concerning a fourth embodiment, and phase compensation impedance, and (a) is output current Iout of a boost circuit. (B) is a diagram for explaining the output voltage Vout of the boost circuit, (c) is a diagram for explaining an increase process at the time of load variation of the phase compensation impedance, and (d) is a shunt. It is a figure explaining operation | movement of a regulator (M1), (e) is a figure explaining operation | movement of MOSFET (Q2). 第五の実施形態にかかる一定時間のみ位相補償インピーダンスを増大させる昇圧型力率改善回路の構成概要を説明する概念図である。It is a conceptual diagram explaining the structure outline | summary of the pressure | voltage rise type | mold power factor improvement circuit which increases phase compensation impedance only for the fixed time concerning 5th embodiment. 第五の実施形態にかかる昇圧型力率改善回路の出力電流と出力電圧の波形及び位相補償インピーダンスを増大させる動作処理のタイムチャートを説明する図であり、（ａ）がブースト回路の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図であり、（ｄ）がシャントレギュレータ（Ｍ１）の動作を説明する図であり、（ｅ）がタイマーＩＣの動作を説明する図であり、（ｆ）がＭＯＳＦＥＴ（Ｑ２）の動作を説明する図である。It is a figure explaining the time chart of the operation process which increases the waveform of output current and the output voltage of a step-up type power factor improvement circuit concerning a 5th embodiment, and phase compensation impedance, and (a) is output current Iout of a boost circuit. (B) is a diagram for explaining the output voltage Vout of the boost circuit, (c) is a diagram for explaining an increase process at the time of load variation of the phase compensation impedance, and (d) is a shunt. It is a figure explaining operation | movement of a regulator (M1), (e) is a figure explaining operation | movement of timer IC, (f) is a figure explaining operation | movement of MOSFET (Q2). 第五の実施形態にかかる昇圧型力率改善回路が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を所定期間（Ｔ）だけ一時的に増大させる動作を順次説明するフロー図である。FIG. 10 is a flowchart for sequentially explaining the operation of the step-up power factor correction circuit according to the fifth embodiment to temporarily increase the response speed of the voltage error amplifier by a predetermined period (T) by changing the phase compensation impedance. 従来のスイッチング電源装置の制御回路を説明する図である。It is a figure explaining the control circuit of the conventional switching power supply device. 第六の実施形態にかかる昇圧型力率改善回路を説明する概念図である。It is a conceptual diagram explaining the pressure | voltage rise type | mold power factor improvement circuit concerning 6th embodiment. 第七の実施形態にかかる昇圧型力率改善回路を説明する概念図である。It is a conceptual diagram explaining the pressure | voltage rise type | mold power factor improvement circuit concerning 7th embodiment.

本実施形態で説明する昇圧型力率改善回路は、負荷急変時において発生するブースト回路の出力電圧の変動（典型的にはオーバーシュート）を抑制する機能を有する位相補償部を備える。   The step-up power factor correction circuit described in the present embodiment includes a phase compensator having a function of suppressing fluctuation (typically overshoot) of the output voltage of the boost circuit that occurs during a sudden load change.

負荷急変時において発生する出力電圧の変動を検知すると、本実施形態の位相補償部は、電圧エラーアンプの位相補償インピーダンスを一時的に増大させることにより、時定数を一時的に低減させて、電圧エラーアンプの応答速度を一時的に増大させる。   When a change in the output voltage that occurs during a sudden load change is detected, the phase compensation unit of the present embodiment temporarily decreases the time constant by temporarily increasing the phase compensation impedance of the voltage error amplifier, thereby reducing the voltage. Temporarily increase the response speed of the error amplifier.

従って、負荷急変時において発生する出力電圧の変動は、電圧エラーアンプが有する応答速度が増大された出力電圧安定化作用により迅速に終息し、出力電圧の脈動やリップルに伴うオーバーシュート等が速やかに低減される昇圧型力率改善回路とできる。   Therefore, the fluctuation of the output voltage that occurs at the time of sudden change of load is quickly terminated by the output voltage stabilization action that the response speed of the voltage error amplifier is increased, and the overshoot accompanying the pulsation of the output voltage and the ripple etc. The boosted power factor correction circuit can be reduced.

昇圧型力率改善回路（ＰＦＣ回路）の出力電圧には入力周波数の高調波を含まれることが知られており、特にＡＣラインの通常周波数である５０または６０ヘルツの２倍の周波数である１００または１２０ヘルツのリップルを多く含む。   It is known that the output voltage of the step-up power factor correction circuit (PFC circuit) includes harmonics of the input frequency, and in particular, the frequency is 100 times that of 50 or 60 hertz which is the normal frequency of the AC line. Or it contains a lot of ripples of 120 Hz.

電圧エラーアンプには当該出力電圧が分圧入力されるが、電圧エラーアンプの出力に上述した高調波のリップル成分が多く含まれると入力電流が歪むこととなり、力率の悪化を招来する。このため、電圧エラーアンプにおける１００または１２０ヘルツのゲインを可能な限り低減させることが好ましい。   Although the output voltage is divided and input to the voltage error amplifier, if the output of the voltage error amplifier contains a large amount of the above-described harmonic ripple component, the input current will be distorted, leading to deterioration of the power factor. For this reason, it is preferable to reduce the gain of 100 or 120 hertz in the voltage error amplifier as much as possible.

一般に昇圧型力率改善回路は、力率の改善を優先する観点から、応答速度を極めて遅く設定している。このため、仮に急激かつ変化量の大きな負荷変動が生じた場合には、昇圧型力率改善回路の出力電圧に、オーバーシュートまたはアンダーシュートが顕著に生じることとなる。具体的には、重負荷から軽負荷に負荷急変した場合にはオーバーシュートが発生し、軽負荷から重負荷に負荷急変した場合にはアンダーシュートが発生する。   In general, the boost type power factor correction circuit sets the response speed very slow from the viewpoint of giving priority to the improvement of the power factor. For this reason, if a sudden and large change in load occurs, an overshoot or undershoot is noticeably generated in the output voltage of the boost type power factor correction circuit. Specifically, overshoot occurs when the load suddenly changes from heavy load to light load, and undershoot occurs when the load suddenly changes from light load to heavy load.

オーバーシュートやアンダーシュートを含む出力電圧の脈動やリップルは好ましいものではないところ、特にオーバーシュートは、負荷を含めた回路素子の耐圧オーバーによる素子破壊や回路破壊を招来し、回路寿命を著しく低減させることが懸念される。   Output voltage pulsations and ripples, including overshoot and undershoot, are not desirable. In particular, overshoot leads to element breakdown and circuit breakdown due to overvoltage resistance of circuit elements including loads, and significantly reduces circuit life. There is concern.

本実施形態においては、負荷急変があった場合に生じる出力電圧の変動を迅速に検出して、一時的に電圧エラーアンプの応答速度を速くすることで、当該負荷変動に起因するオーバーシュートやアンダーシュートを低減させる技術思想を提案する。   In this embodiment, the output voltage fluctuation that occurs when there is a sudden load change is detected quickly, and the response speed of the voltage error amplifier is temporarily increased, so that overshoot or undershoot caused by the load fluctuation occurs. A technical idea to reduce the chute is proposed.

電圧エラーアンプの応答速度を速くするのは一時的でありオーバーシュート等の低減に伴い速やかに電圧エラーアンプの応答速度を元に戻すことから、昇圧型力率改善回路が本来有する力率への悪影響は、全体としては考慮に値しない程度とできる。   Increasing the response speed of the voltage error amplifier is temporary, and since the response speed of the voltage error amplifier is quickly restored with the reduction of overshoot, etc., the boost type power factor correction circuit has the original power factor. Adverse effects can be considered to be unacceptable as a whole.

より具体的には、実施形態の昇圧型力率改善回路は、出力電圧の変動に対応して位相補償インピーダンスをスイッチ操作により一時的に増大させることが可能な位相補償部を、出力電圧のフィードバックループ内に設ける。   More specifically, the step-up power factor correction circuit according to the embodiment includes a phase compensation unit capable of temporarily increasing the phase compensation impedance by a switch operation in response to a change in the output voltage, and provides feedback of the output voltage. Provide in the loop.

スイッチ素子はＭＯＳＦＥＴで構成することができ、電圧エラーアンプ出力の位相補償インピーダンスを増大させることで、電圧エラーアンプに迅速な応答作用を生起させて、オーバーシュート等を速やかに終息させる。   The switch element can be composed of a MOSFET, and by increasing the phase compensation impedance of the voltage error amplifier output, a rapid response action is caused in the voltage error amplifier and an overshoot or the like is quickly terminated.

さらに具体的には、容量素子とスイッチ素子とを並列接続し、通常時にはスイッチ素子の導通によりスルーパスされていた容量素子を、出力電圧変動時にはスイッチ素子を遮断することができる。   More specifically, the capacitor element and the switch element can be connected in parallel, and the capacitor element that is normally passed through by the conduction of the switch element can be shut off when the output voltage varies.

これにより、当該容量素子と他の容量素子との直列接続が形成されるので、結合容量が低減されて、位相補償インピーダンスが増大して電圧エラーアンプの応答速度が速くなる。従って、オーバーシュートが迅速に低減される。   As a result, a series connection is formed between the capacitive element and another capacitive element, so that the coupling capacitance is reduced, the phase compensation impedance is increased, and the response speed of the voltage error amplifier is increased. Therefore, overshoot is quickly reduced.

また、負荷急変がない通常時においては、当該容量素子は直列挿入されずにスルーされるので、電圧エラーアンプの位相補償インピーダンスは増大されず、昇圧型力率改善回路の動作全体として力率の悪化を招くことはない。   Further, in normal times when there is no sudden load change, the capacitive element is passed through without being inserted in series, so the phase compensation impedance of the voltage error amplifier is not increased, and the power factor of the boost type power factor correction circuit as a whole is increased. There is no deterioration.

（第一の実施形態）
図１は、第一の実施形態にかかる昇圧型力率改善回路１０００の構成概要を説明するブロック図である。図１に示すように、昇圧型力率改善回路１０００は、交流電源１０１０からのＡＣ入力を全波整流する全波整流回路１０２０と、全波整流回路１０２０からの入力を昇圧するブースト回路１０３０とを備える。 (First embodiment)
FIG. 1 is a block diagram illustrating an outline of the configuration of a boost type power factor correction circuit 1000 according to the first embodiment. As shown in FIG. 1, the boost type power factor correction circuit 1000 includes a full wave rectification circuit 1020 that full-wave rectifies the AC input from the AC power supply 1010, and a boost circuit 1030 that boosts the input from the full-wave rectification circuit 1020. Is provided.

また、昇圧型力率改善回路１０００は、ブースト回路１０３０への入力電圧を検出する入力検出回路１０５０と、ブースト回路１０３０からの出力電圧がフィードバック入力される電圧エラーアンプ（誤差増幅器）１０８０とを備える。また、昇圧型力率改善回路１０００は、ブースト回路１０３０からの出力電圧に対応して、電圧エラーアンプ１０８０の位相を所定の適切な位相補償インピーダンスで補償する位相補償部１０９０を備える。   The step-up power factor correction circuit 1000 includes an input detection circuit 1050 that detects an input voltage to the boost circuit 1030, and a voltage error amplifier (error amplifier) 1080 to which the output voltage from the boost circuit 1030 is input in a feedback manner. . Further, the boost type power factor correction circuit 1000 includes a phase compensation unit 1090 that compensates the phase of the voltage error amplifier 1080 with a predetermined appropriate phase compensation impedance corresponding to the output voltage from the boost circuit 1030.

また、入力検出回路１０５０の出力と電圧エラーアンプ１０８０の出力とは乗算器１０６０で掛け合わされ、コンパレータ１０７０において三角波と比較されてＰＷＭ信号に変換される。また、ブースト回路１０３０のスイッチ素子１０３１は、当該ＰＷＭ信号で駆動される。   Further, the output of the input detection circuit 1050 and the output of the voltage error amplifier 1080 are multiplied by a multiplier 1060, compared with a triangular wave by a comparator 1070, and converted into a PWM signal. Further, the switch element 1031 of the boost circuit 1030 is driven by the PWM signal.

また、ブースト回路１０３０は、スイッチング素子（Ｑ１）１０３１とインダクタ（Ｌ１）１０３２と整流ダイオード（Ｄ１）１０３３と平滑コンデンサ１０３４（Ｃ１）とを備え、ＤＣ−ＤＣコンバーターーと称される場合もある。また、ブースト回路１０３０の高圧側出力端Ｖｏ＋と低圧側出力端Ｖｏ−との間には、不図示の負荷が接続される。   The boost circuit 1030 includes a switching element (Q1) 1031, an inductor (L1) 1032, a rectifier diode (D1) 1033, and a smoothing capacitor 1034 (C1), and may be referred to as a DC-DC converter. Further, a load (not shown) is connected between the high voltage side output terminal Vo + and the low voltage side output terminal Vo− of the boost circuit 1030.

図２は、第一の実施形態にかかる昇圧型力率改善回路１０００の位相補償部１０９０による位相補償インピーダンスの増大処理を説明するタイムチャートである。図２（ａ）がブースト回路１０３０の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路１０３０の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図である。   FIG. 2 is a time chart for explaining the process of increasing the phase compensation impedance by the phase compensation unit 1090 of the boost type power factor correction circuit 1000 according to the first embodiment. 2A is a diagram for explaining the output current Iout of the boost circuit 1030, FIG. 2B is a diagram for explaining the output voltage Vout of the boost circuit 1030, and FIG. 2C is a diagram at the time of load fluctuation of the phase compensation impedance. It is a figure explaining an increase process.

図２から理解できるように、ブースト回路１０３０の高圧側出力端Ｖｏ＋と低圧側出力端Ｖｏ−との間に接続される負荷には、負荷の変動がなければ一定の出力電圧Ｖｏｕｔが印加される。また、この場合の出力電流Ｉｏｕｔは一定である。   As can be understood from FIG. 2, a constant output voltage Vout is applied to the load connected between the high-voltage side output terminal Vo + and the low-voltage side output terminal Vo− of the boost circuit 1030 if there is no variation in the load. . In this case, the output current Iout is constant.

ここで、図２に示すように重負荷から軽負荷への負荷急変が生じると、出力電流Ｉｏｕｔが一気に低減するとともに、出力電圧Ｖｏｕｔが破線で示すように脈動し、大きなオーバーシュートが生じる。   Here, when a sudden load change from a heavy load to a light load occurs as shown in FIG. 2, the output current Iout is reduced at once, and the output voltage Vout pulsates as indicated by a broken line, resulting in a large overshoot.

位相補償部１０９０は、出力電圧Ｖｏｕｔのオーバーシュートを予め設定された上限電圧にて早い段階で検出し、位相補償インピーダンスを一時的に増大させる。すなわち、位相補償部１０９０は、所定の上限電圧を超える出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスを増大させて、所定の上限電圧以下の出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスの増大処理を解除して元に戻す。   The phase compensation unit 1090 detects an overshoot of the output voltage Vout at an early stage with a preset upper limit voltage, and temporarily increases the phase compensation impedance. That is, the phase compensation unit 1090 increases the phase compensation impedance when the output voltage Vout exceeds the predetermined upper limit voltage, and when the output voltage Vout is equal to or lower than the predetermined upper limit voltage, the phase compensation unit 1090 Cancel the impedance increase process and restore it.

上述の動作処理により、電圧エラーアンプ１０８０が一時的に迅速な応答速度で機能することとなり、ブースト回路１０３０の出力電圧Ｖｏｕｔは、オーバーシュートが図２に実線で示すように低減されることとなる。   With the above-described operation processing, the voltage error amplifier 1080 temporarily functions at a quick response speed, and the output voltage Vout of the boost circuit 1030 is reduced as shown by the solid line in FIG. .

上述の第一の実施形態においては、オーバーシュートの場合すなわち重負荷から軽負荷に負荷変動した場合を典型例として説明したが、アンダーシュートの場合すなわち軽負荷から重負荷に負荷変動した場合においても、同様に処理可能である。   In the first embodiment described above, the case of overshoot, that is, a load change from a heavy load to a light load has been described as a typical example, but even in the case of an undershoot, that is, a load change from a light load to a heavy load. Can be processed in the same manner.

アンダーシュートを低減させる場合には、図２に示す上限電圧に換えてまたはこれと共に、負側に下限電圧を設定することにより、これを超えて低い出力電圧Ｖｏｕｔとなった場合に、位相補償部１０９０の位相補償インピーダンスを増大させる処理とできる。   When reducing the undershoot, the phase compensator is used when the lower output voltage Vout is exceeded by setting the lower limit voltage on the negative side instead of or together with the upper limit voltage shown in FIG. 1090 phase compensation impedance can be increased.

第一の実施形態で示した昇圧型力率改善回路１０００においては、位相補償部１０９０の位相補償インピーダンスを増大させる具体的な回路構成と、出力電圧Ｖｏｕｔを検出する具体的な回路構成とは明示していないが、周知の各種回路素子や各種ＩＣを用いて構成できることは自明である。   In the step-up power factor correction circuit 1000 shown in the first embodiment, a specific circuit configuration for increasing the phase compensation impedance of the phase compensation unit 1090 and a specific circuit configuration for detecting the output voltage Vout are clearly shown. However, it is obvious that it can be constructed using various known circuit elements and various ICs.

（第二の実施形態）
図３は、第二の実施形態にかかる昇圧型力率改善回路３０００の構成概要を説明する概念図である。図３においては、昇圧型力率改善回路３０００の関連箇所のみを示しており、その他の箇所については記載を省略している。 (Second embodiment)
FIG. 3 is a conceptual diagram illustrating an outline of the configuration of the boost type power factor correction circuit 3000 according to the second embodiment. In FIG. 3, only the relevant part of the boost type power factor correction circuit 3000 is shown, and the other parts are not shown.

図３から理解できるように、昇圧型力率改善回路３０００は、ブースト回路３０３０を備える。ブースト回路３０３０の構成および動作は、図１で示した第一の実施形態のブースト回路１０３０と同一であるのでここでは説明を省略する。   As can be understood from FIG. 3, the boost type power factor correction circuit 3000 includes a boost circuit 3030. Since the configuration and operation of the boost circuit 3030 are the same as those of the boost circuit 1030 of the first embodiment shown in FIG. 1, the description thereof is omitted here.

また、昇圧型力率改善回路３０００は、電圧エラーアンプ３０８０を含んでパルス駆動スイッチング信号を出力する制御ＩＣ３１００を備える。すなわち、図３においては図示していないが、図１で示した第一の実施形態の乗算器１０６０とコンパレータ１０７０との機能は、制御ＩＣ３１００内に納められているものとする。   The step-up type power factor correction circuit 3000 includes a control IC 3100 that includes a voltage error amplifier 3080 and outputs a pulse drive switching signal. That is, although not shown in FIG. 3, it is assumed that the functions of the multiplier 1060 and the comparator 1070 of the first embodiment shown in FIG. 1 are stored in the control IC 3100.

図３において、電圧エラーアンプ３０８０のマイナス側入力端子には、ブースト回路３０３０の出力電圧Ｖｏｕｔが、抵抗（Ｒ１）と抵抗（Ｒ２）とにより分圧検出されて入力される。また、電圧エラーアンプ３０８０のプラス側入力端子には、リファレンス電圧ＶＲＥＦが入力される。 In FIG. 3, the output voltage Vout of the boost circuit 3030 is divided and detected by a resistor (R1) and a resistor (R2) and input to the negative input terminal of the voltage error amplifier 3080. The reference voltage V REF is input to the positive side input terminal of the voltage error amplifier 3080.

また、図３に示すように、昇圧型力率改善回路３０００は、ブースト回路３０３０の出力電圧Ｖｏｕｔを検出する電圧検出部３２００を備える。また、昇圧型力率改善回路３０００は、電圧検出部３２００による出力電圧Ｖｏｕｔの検出結果に対応して位相補償インピーダンスを適切に変更処理する位相補償部３０９０を備える。   As shown in FIG. 3, the boost power factor correction circuit 3000 includes a voltage detection unit 3200 that detects the output voltage Vout of the boost circuit 3030. The step-up power factor correction circuit 3000 includes a phase compensation unit 3090 that appropriately changes the phase compensation impedance in accordance with the detection result of the output voltage Vout by the voltage detection unit 3200.

なお、図３においては、説明の便宜上、電圧検出部３２００と位相補償部３０９０とを分離して説明しているが、電圧検出部３２００の回路構成等を位相補償部３０９０に一体的に含め、位相補償部３０９０で電圧を検出する回路構成等としても良い。   In FIG. 3, for convenience of explanation, the voltage detection unit 3200 and the phase compensation unit 3090 are described separately, but the circuit configuration of the voltage detection unit 3200 and the like are integrally included in the phase compensation unit 3090. A circuit configuration in which a voltage is detected by the phase compensation unit 3090 may be employed.

また、位相補償部３０９０は、電圧エラーアンプ３０８０の出力端子と接地との間に直列接続されたキャパシタ（Ｃ５）３５００及びキャパシタ（Ｃ３）３４００と、キャパシタ（Ｃ３）３４００と並列に接続されたスイッチ素子（ＳＷ）３３００とを備える。   The phase compensation unit 3090 includes a capacitor (C5) 3500 and a capacitor (C3) 3400 connected in series between the output terminal of the voltage error amplifier 3080 and the ground, and a switch connected in parallel to the capacitor (C3) 3400. And an element (SW) 3300.

また、位相補償部３０９０は、電圧エラーアンプ３０８０の出力端子と接地との間に、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）とを、備える。   The phase compensation unit 3090 includes a capacitor (C2) and a resistor (R3) connected in series between the output terminal of the voltage error amplifier 3080 and the ground.

第二の実施形態にかかる昇圧型力率改善回路３０００は、負荷急変がない場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲内であって所定の変動範囲内である通常時には、位相補償部３０９０がスイッチ素子（ＳＷ）３３００を導通させる。   The step-up type power factor correction circuit 3000 according to the second embodiment performs phase compensation when there is no sudden load change, that is, when the output voltage Vout is within the range of the upper limit voltage and the lower limit voltage and within a predetermined fluctuation range. The unit 3090 makes the switch element (SW) 3300 conductive.

スイッチ素子（ＳＷ）３３００が導通されることにより、スイッチ素子（ＳＷ）３３００と並列に接続されたキャパシタ（Ｃ３）３４００は電気的にスルーされることとなり電気的には無視できるものとなる。   When the switch element (SW) 3300 is turned on, the capacitor (C3) 3400 connected in parallel with the switch element (SW) 3300 is electrically passed through and becomes electrically negligible.

これにより、電圧エラーアンプ３０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスとなる。また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスは、昇圧型力率改善回路３０００の力率を所望の値に改善するのに十分満足な設定値である。この場合の電圧エラーアンプ３０８０の応答速度は、一般的には比較的遅いものとなる。   Thereby, the phase compensation impedance of the voltage error amplifier 3080 is an impedance formed by parallel connection of the capacitor (C2) and the resistor (R3) connected in series with the capacitor (C5) 3500. Further, the impedance formed by the parallel connection of the capacitor (C2) and resistor (R3) connected in series and the capacitor (C5) 3500 improves the power factor of the boost type power factor correction circuit 3000 to a desired value. This setting is sufficiently satisfactory to In this case, the response speed of the voltage error amplifier 3080 is generally relatively slow.

一方、昇圧型力率改善回路３０００は、負荷急変があった場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲外となり所定の変動範囲外であることが電圧検出部３２００で検出されると、位相補償部３０９０がスイッチ素子（ＳＷ）３３００を遮断させる。   On the other hand, when the load type power factor improvement circuit 3000 has a sudden load change, that is, when the voltage detection unit 3200 detects that the output voltage Vout is outside the range of the upper limit voltage and the lower limit voltage and is outside the predetermined fluctuation range. The phase compensation unit 3090 blocks the switch element (SW) 3300.

スイッチ素子（ＳＷ）３３００が遮断されることにより、スイッチ素子（ＳＷ）３３００と並列に接続されたキャパシタ（Ｃ３）３４００は電気的に活性化されることとなり、直列接続されたキャパシタ（Ｃ５）３５００及びキャパシタ（Ｃ３）３４００が、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、並列に接続されることとなる。   When the switch element (SW) 3300 is cut off, the capacitor (C3) 3400 connected in parallel with the switch element (SW) 3300 is electrically activated, and the capacitor (C5) 3500 connected in series is activated. The capacitor (C3) 3400 is connected in parallel with the capacitor (C2) and the resistor (R3) connected in series.

これにより、電圧エラーアンプ３０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）３５００及びキャパシタ（Ｃ３）３４００と、の並列接続により形成されるインピーダンスとなる。   Thereby, the phase compensation impedance of the voltage error amplifier 3080 is formed by parallel connection of the capacitor (C2) and the resistor (R3) connected in series, and the capacitor (C5) 3500 and the capacitor (C3) 3400 connected in series. Impedance.

また、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）３５００及びキャパシタ（Ｃ３）３４００と、の並列接続により形成されるインピーダンスは、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスに比較して大きい。従って、時定数が小さくなって、電圧エラーアンプ３０８０の応答速度が一時的に増大する。このため、出力電圧Ｖｏｕｔに生じたオーバーシュートやアンダーシュートは速やかに低減されるものとなる。この場合においても、電圧エラーアンプ３０８０の応答速度が増大するのは一時的であるので、全体としての力率の効率悪化を招来することはない。   In addition, the impedance formed by the parallel connection of the capacitor (C2) and the resistor (R3) connected in series, and the capacitor (C5) 3500 and the capacitor (C3) 3400 connected in series is the capacitor (C It is larger than the impedance formed by the parallel connection of C2), resistor (R3), and capacitor (C5) 3500. Accordingly, the time constant becomes small, and the response speed of the voltage error amplifier 3080 temporarily increases. For this reason, the overshoot and undershoot generated in the output voltage Vout are quickly reduced. Even in this case, the increase in the response speed of the voltage error amplifier 3080 is temporary, so that the efficiency of the power factor as a whole is not deteriorated.

（第三の実施形態）
図４は、第三の実施形態にかかる昇圧型力率改善回路４０００の構成概要を説明する概念図である。図４においては、昇圧型力率改善回路４０００の関連箇所のみを示しており、その他の箇所については記載を省略している。また、図３に示した第二の実施形態と同一の箇所には同一の符号を付している。 (Third embodiment)
FIG. 4 is a conceptual diagram illustrating an outline of the configuration of the step-up power factor correction circuit 4000 according to the third embodiment. In FIG. 4, only the relevant part of the boost type power factor correction circuit 4000 is shown, and the other parts are not shown. Moreover, the same code | symbol is attached | subjected to the location same as 2nd embodiment shown in FIG.

図４から理解できるように、昇圧型力率改善回路４０００は、ブースト回路３０３０を備える。ブースト回路３０３０の構成および動作は、図１で示した第一の実施形態のブースト回路１０３０と同一であるのでここでは説明を省略する。   As can be understood from FIG. 4, the boost type power factor correction circuit 4000 includes a boost circuit 3030. Since the configuration and operation of the boost circuit 3030 are the same as those of the boost circuit 1030 of the first embodiment shown in FIG. 1, the description thereof is omitted here.

また、昇圧型力率改善回路４０００は、電圧エラーアンプ３０８０を含んでパルス駆動スイッチング信号を出力する制御ＩＣ３１００を備える。すなわち、図４においては図示していないが、図１で示した第一の実施形態の乗算器１０６０とコンパレータ１０７０との機能は、制御ＩＣ３１００内に納められているものとする。   The step-up type power factor correction circuit 4000 includes a control IC 3100 that includes a voltage error amplifier 3080 and outputs a pulse drive switching signal. That is, although not shown in FIG. 4, it is assumed that the functions of the multiplier 1060 and the comparator 1070 of the first embodiment shown in FIG. 1 are stored in the control IC 3100.

図４において、電圧エラーアンプ３０８０のマイナス側入力端子には、ブースト回路３０３０の出力電圧Ｖｏｕｔが、抵抗（Ｒ１）と抵抗（Ｒ２）とにより分圧検出されて入力される。また、電圧エラーアンプ３０８０のプラス側入力端子には、リファレンス電圧ＶＲＥＦが入力される。 In FIG. 4, the output voltage Vout of the boost circuit 3030 is divided and detected by the resistor (R1) and the resistor (R2) and input to the negative input terminal of the voltage error amplifier 3080. The reference voltage V REF is input to the positive side input terminal of the voltage error amplifier 3080.

また、図４に示すように、昇圧型力率改善回路４０００は、ブースト回路３０３０の出力電圧Ｖｏｕｔを検出する電圧検出部３２００を備える。また、昇圧型力率改善回路４０００は、電圧検出部３２００による出力電圧Ｖｏｕｔの検出結果に対応して位相補償インピーダンスを適切に変更処理する位相補償部３０９０を備える。   Also, as shown in FIG. 4, the boost type power factor correction circuit 4000 includes a voltage detection unit 3200 that detects the output voltage Vout of the boost circuit 3030. The step-up type power factor correction circuit 4000 includes a phase compensation unit 3090 that appropriately changes the phase compensation impedance in accordance with the detection result of the output voltage Vout by the voltage detection unit 3200.

なお、図４においては、説明の便宜上、電圧検出部３２００と位相補償部３０９０とを分離して示したが、電圧検出部３２００の回路構成等を位相補償部３０９０に例えばワンチップ化等により一体的に含め、位相補償部３０９０で電圧を検出する回路構成等としても良い。   In FIG. 4, for convenience of explanation, the voltage detection unit 3200 and the phase compensation unit 3090 are shown separately. However, the circuit configuration of the voltage detection unit 3200 is integrated with the phase compensation unit 3090 by, for example, integration into one chip. For example, a circuit configuration in which a voltage is detected by the phase compensation unit 3090 may be used.

また、位相補償部３０９０は、電圧エラーアンプ３０８０の出力端子と接地との間に直列に接続されたキャパシタ（Ｃ５）３５００とスイッチ素子（ＳＷ）３３００とを備える。   The phase compensation unit 3090 includes a capacitor (C5) 3500 and a switch element (SW) 3300 connected in series between the output terminal of the voltage error amplifier 3080 and the ground.

また、位相補償部３０９０は、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）とを、電圧エラーアンプ３０８０の出力端子と接地との間に備え、また、直列接続されたキャパシタ（Ｃ５）３５００及びスイッチ素子（ＳＷ）３３００と、並列に接続される。   The phase compensation unit 3090 includes a capacitor (C2) and a resistor (R3) connected in series between the output terminal of the voltage error amplifier 3080 and the ground, and a capacitor (C5) 3500 connected in series. And the switch element (SW) 3300 are connected in parallel.

第三の実施形態にかかる昇圧型力率改善回路４０００は、負荷急変がない場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲内であって所定の変動範囲内である通常時には、位相補償部３０９０がスイッチ素子（ＳＷ）３３００を導通させる。   The step-up power factor correction circuit 4000 according to the third embodiment performs phase compensation when there is no sudden load change, that is, when the output voltage Vout is within the range of the upper limit voltage and the lower limit voltage and within a predetermined fluctuation range. The unit 3090 makes the switch element (SW) 3300 conductive.

スイッチ素子（ＳＷ）３３００が導通されることにより、スイッチ素子（ＳＷ）３３００と直列に接続されたキャパシタ（Ｃ５）３５００は、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と並列に電気的に接続形成される。   When the switch element (SW) 3300 is turned on, the capacitor (C5) 3500 connected in series with the switch element (SW) 3300 is electrically connected in parallel with the capacitor (C2) and resistor (R3) connected in series. Connected to.

これにより、電圧エラーアンプ３０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスとなる。また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスは、昇圧型力率改善回路３０００の力率を所望の値に改善するのに十分満足な設定値である。この場合の電圧エラーアンプ３０８０の応答速度は、一般的には比較的遅いものとなる。   As a result, the phase compensation impedance of the voltage error amplifier 3080 is an impedance formed by parallel connection of the capacitor (C2), the resistor (R3), and the capacitor (C5) 3500 connected in series. Further, the impedance formed by the parallel connection of the capacitor (C2) and resistor (R3) connected in series and the capacitor (C5) 3500 improves the power factor of the boost type power factor correction circuit 3000 to a desired value. This setting is sufficiently satisfactory to In this case, the response speed of the voltage error amplifier 3080 is generally relatively slow.

一方、昇圧型力率改善回路４０００は、負荷急変があった場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲外となり所定の変動範囲外であることが電圧検出部３２００で検出されると、位相補償部３０９０がスイッチ素子（ＳＷ）３３００を遮断させる。   On the other hand, the boost type power factor correction circuit 4000 detects that when the load suddenly changes, that is, when the voltage detection unit 3200 detects that the output voltage Vout is outside the range of the upper limit voltage and the lower limit voltage and is outside the predetermined fluctuation range. The phase compensation unit 3090 blocks the switch element (SW) 3300.

スイッチ素子（ＳＷ）３３００が遮断されることにより、スイッチ素子（ＳＷ）３３００と直列に接続されたキャパシタ（Ｃ５）３５００は電気的に接続が遮断されることとなり、いわば電気的に非活性化され、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみが位相補償インピーダンスを形成することとなる。   When the switch element (SW) 3300 is cut off, the capacitor (C5) 3500 connected in series with the switch element (SW) 3300 is cut off electrically, so to speak, it is electrically deactivated. Only the capacitor (C2) and the resistor (R3) connected in series form a phase compensation impedance.

すなわち、電圧エラーアンプ３０８０の位相補償インピーダンスは、電圧エラーアンプ３０８０の出力端子と接地との間に直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみにより形成されるインピーダンスとなる。   That is, the phase compensation impedance of the voltage error amplifier 3080 is an impedance formed only by the capacitor (C2) and the resistor (R3) connected in series between the output terminal of the voltage error amplifier 3080 and the ground.

また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみにより形成されるインピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスに比較して大きい。従って、時定数が小さくなって、電圧エラーアンプ３０８０の応答速度が一時的に増大する。このため、出力電圧Ｖｏｕｔに生じたオーバーシュートやアンダーシュートは速やかに低減されるものとなる。   The impedance formed only by the capacitor (C2) and the resistor (R3) connected in series is formed by parallel connection of the capacitor (C2) and resistor (R3) connected in series and the capacitor (C5) 3500. Greater than the impedance to be done. Accordingly, the time constant becomes small, and the response speed of the voltage error amplifier 3080 temporarily increases. For this reason, the overshoot and undershoot generated in the output voltage Vout are quickly reduced.

図５は、第三の実施形態にかかる昇圧型力率改善回路４０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作を順次説明するフロー図である。   FIG. 5 is a flowchart for sequentially explaining the operation of the step-up power factor correction circuit 4000 according to the third embodiment to temporarily increase the response speed of the voltage error amplifier by changing the phase compensation impedance.

そこで、第三の実施形態にかかる昇圧型力率改善回路４０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作について、図５に示す各ステップに基づいて順次以下に説明する。なお、図５に示した動作フローのスイッチ処理については、第二の実施形態で説明した昇圧型力率改善回路３０００においてもそのまま適用することができる。また、以下の説明においては上限電圧を超えるオーバーシュートが生じた具体例について説明する。   Therefore, the step-up power factor correction circuit 4000 according to the third embodiment sequentially changes the phase compensation impedance to temporarily increase the response speed of the voltage error amplifier based on the steps shown in FIG. This will be described below. Note that the switching process of the operation flow shown in FIG. 5 can be applied as it is to the step-up power factor correction circuit 3000 described in the second embodiment. In the following description, a specific example in which overshoot exceeding the upper limit voltage has occurred will be described.

（ステップＳ５００）
昇圧型力率改善回路の動作を開始するか否かをオペレータが判断する。動作を開始する場合にはステップＳ５１０へと進み、動作を開始しない場合にはステップＳ５００で待機する。 (Step S500)
The operator determines whether to start the operation of the boost type power factor correction circuit. When the operation is started, the process proceeds to step S510, and when the operation is not started, the process waits in step S500.

（ステップＳ５１０）
昇圧型力率改善回路４０００の電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以上であるか否かを判断する。電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以上であると判断した場合は、ステップＳ５２０へと進む。また、電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以上ではないと判断した場合は、ステップＳ５６０へと進む。 (Step S510)
Voltage detection unit 3200 of boost type power factor correction circuit 4000 determines whether or not the output of boost circuit 3030 is equal to or higher than a preset upper limit voltage. When the voltage detection unit 3200 determines that the output of the boost circuit 3030 is equal to or higher than a preset upper limit voltage, the process proceeds to step S520. If the voltage detection unit 3200 determines that the output of the boost circuit 3030 is not equal to or higher than the preset upper limit voltage, the process proceeds to step S560.

（ステップＳ５２０）
昇圧型力率改善回路４０００の位相補償部３０９０は、スイッチ素子（ＳＷ）３３００を遮断する。スイッチ素子（ＳＷ）３３００を遮断すると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみにより形成されることとなり、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成される位相補償インピーダンスよりも増大する。従って、電圧エラーアンプ３０８０の応答速度が一時的に速くなり、出力電圧Ｖｏｕｔのオーバーシュートが速やかに低減されて安定化されるような補償処理が迅速に遂行される。 (Step S520)
The phase compensation unit 3090 of the boost type power factor correction circuit 4000 blocks the switch element (SW) 3300. When the switch element (SW) 3300 is cut off, the phase compensation impedance is formed only by the capacitor (C2) and the resistor (R3) connected in series, and the capacitor (C2) and the resistor (R3) connected in series are connected. , The phase compensation impedance formed by the parallel connection with the capacitor (C5) 3500 increases. Therefore, the response speed of the voltage error amplifier 3080 is temporarily increased, and the compensation process is quickly performed so that the overshoot of the output voltage Vout is quickly reduced and stabilized.

（ステップＳ５３０）
昇圧型力率改善回路４０００の電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以下であるか否かを判断する。電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以下であると判断した場合は、ステップＳ５４０へと進む。また、電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以下ではないと判断した場合は、ステップＳ５２０に戻る。 (Step S530)
Voltage detection unit 3200 of boost type power factor correction circuit 4000 determines whether the output of boost circuit 3030 is equal to or lower than a preset upper limit voltage. When the voltage detection unit 3200 determines that the output of the boost circuit 3030 is equal to or lower than the preset upper limit voltage, the process proceeds to step S540. If the voltage detection unit 3200 determines that the output of the boost circuit 3030 is not less than or equal to the preset upper limit voltage, the process returns to step S520.

（ステップＳ５４０）
昇圧型力率改善回路４０００の位相補償部３０９０は、スイッチ素子（ＳＷ）３３００を導通させる。スイッチ素子（ＳＷ）３３００を導通させると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されることとなり、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみにより形成される位相補償インピーダンスよりも低減される。従って、電圧エラーアンプ３０８０の応答速度が通常時に戻って遅くなり、昇圧型力率改善回路４０００の力率が所望の高い効率に維持される。 (Step S540)
The phase compensation unit 3090 of the boost type power factor correction circuit 4000 makes the switch element (SW) 3300 conductive. When the switch element (SW) 3300 is turned on, the phase compensation impedance is formed by parallel connection of the capacitor (C2) and the resistor (R3) connected in series with the capacitor (C5) 3500. The phase compensation impedance formed by only the capacitor (C2) and the resistor (R3) is reduced. Accordingly, the response speed of the voltage error amplifier 3080 returns to normal and slows down, and the power factor of the boost type power factor correction circuit 4000 is maintained at a desired high efficiency.

（ステップＳ５５０）
昇圧型力率改善回路４０００の動作を終了する場合には、このフローを終了する。また、昇圧型力率改善回路４０００の動作を終了しない場合には、ステップＳ５１０へと戻る。 (Step S550)
When the operation of the boost type power factor correction circuit 4000 is finished, this flow is finished. If the operation of the boost type power factor correction circuit 4000 is not terminated, the process returns to step S510.

（ステップＳ５６０）
昇圧型力率改善回路は、公知の通常動作を遂行する。 (Step S560)
The boost type power factor correction circuit performs a known normal operation.

上述の説明においては、オーバーフローを低減させる動作について典型例として説明したが、これに限定されるものではなく、アンダーフローを低減させる構成としてもよいことは自明である。また、オーバーフローとアンダーフローとを共に低減させる回路構成としてもよい。   In the above description, the operation for reducing overflow has been described as a typical example. However, the present invention is not limited to this, and it is obvious that a configuration for reducing underflow may be used. Moreover, it is good also as a circuit structure which reduces both overflow and underflow.

（第四の実施形態）
図６は、第四の実施形態にかかる昇圧型力率改善回路６０００の構成概要を説明する概念図である。図６においては、昇圧型力率改善回路６０００の関連箇所のみを示しており、その他の箇所については記載を省略している。 (Fourth embodiment)
FIG. 6 is a conceptual diagram illustrating an outline of the configuration of the boost type power factor correction circuit 6000 according to the fourth embodiment. In FIG. 6, only relevant parts of the boost type power factor correction circuit 6000 are shown, and the other parts are not shown.

図６から理解できるように、昇圧型力率改善回路６０００は、ブースト回路６０３０を備える。ブースト回路６０３０の構成および動作は、図１で示した第一の実施形態のブースト回路１０３０と同一であるのでここでは説明を省略する。   As can be understood from FIG. 6, the boost type power factor correction circuit 6000 includes a boost circuit 6030. The configuration and operation of the boost circuit 6030 are the same as those of the boost circuit 1030 of the first embodiment shown in FIG.

また、昇圧型力率改善回路６０００は、電圧エラーアンプ６０８０を含んでパルス駆動スイッチング信号を出力する制御ＩＣ６１００を備える。すなわち、図６においては示していないが、図１で示した第一の実施形態の乗算器１０６０とコンパレータ１０７０との機能は、制御ＩＣ６１００内に納められているものとする。   The step-up power factor correction circuit 6000 includes a control IC 6100 that includes a voltage error amplifier 6080 and outputs a pulse drive switching signal. That is, although not shown in FIG. 6, it is assumed that the functions of the multiplier 1060 and the comparator 1070 of the first embodiment shown in FIG. 1 are stored in the control IC 6100.

図６において、電圧エラーアンプ６０８０のマイナス側入力端子には、ブースト回路６０３０の出力電圧Ｖｏｕｔが、抵抗（Ｒ１）と抵抗（Ｒ２）とにより分圧検出されて入力される。また、電圧エラーアンプ６０８０のプラス側入力端子には、リファレンス電圧ＶＲＥＦが入力される。 In FIG. 6, the output voltage Vout of the boost circuit 6030 is divided and detected by the resistors (R1) and (R2) and input to the negative input terminal of the voltage error amplifier 6080. The reference voltage V REF is input to the positive side input terminal of the voltage error amplifier 6080.

また、図６に示すように、昇圧型力率改善回路６０００は、ブースト回路６０３０の出力電圧Ｖｏｕｔを検出する電圧検出部６２００を備える。また、昇圧型力率改善回路６０００は、電圧検出部６２００による出力電圧Ｖｏｕｔの検出結果に対応して位相補償インピーダンスを適切に変更処理する位相補償部６０９０を備える。   As shown in FIG. 6, the boost type power factor correction circuit 6000 includes a voltage detection unit 6200 that detects the output voltage Vout of the boost circuit 6030. The step-up type power factor correction circuit 6000 includes a phase compensation unit 6090 that appropriately changes the phase compensation impedance in accordance with the detection result of the output voltage Vout by the voltage detection unit 6200.

なお、図６においては、説明の便宜上、電圧検出部６２００と位相補償部６０９０とを分離して示したが、電圧検出部６２００の回路構成等を位相補償部６０９０に例えばワンチップ化等により一体的に含め、位相補償部６０９０で電圧を検出する回路構成等としても良い。   In FIG. 6, for convenience of explanation, the voltage detection unit 6200 and the phase compensation unit 6090 are shown separately. However, the circuit configuration of the voltage detection unit 6200 is integrated with the phase compensation unit 6090 by, for example, integration into one chip. For example, a circuit configuration in which a voltage is detected by the phase compensation unit 6090 may be used.

電圧検出部６２００は、ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とで分圧検出した電圧値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０を備える。シャントレギュレータ（Ｍ１）６２３０は、アノードが接地されておりカソードが抵抗（Ｒ５）６２４０を介して基準電圧１２Ｖに接続されている。   The voltage detection unit 6200 includes a shunt regulator (M1) 6230 in which a voltage value obtained by detecting the voltage division of the output voltage Vout of the boost circuit 6030 by the resistor (R6) 6210 and the resistor (R7) 6220 is input to the reference. The shunt regulator (M1) 6230 has an anode grounded and a cathode connected to a reference voltage 12V via a resistor (R5) 6240.

また、電圧検出部６２００の抵抗（Ｒ５）６２４０とシャントレギュレータ（Ｍ１）６２３０のカソードとの接続点が、位相補償部６０９０のＭＯＳＦＥＴ６３００のゲートに接続されている。また、抵抗（Ｒ５）６２４０とシャントレギュレータ（Ｍ１）６２３０のカソードとの接続点は、抵抗（Ｒ４）６２５０を介して接地されている。   In addition, a connection point between the resistor (R5) 6240 of the voltage detection unit 6200 and the cathode of the shunt regulator (M1) 6230 is connected to the gate of the MOSFET 6300 of the phase compensation unit 6090. The connection point between the resistor (R5) 6240 and the cathode of the shunt regulator (M1) 6230 is grounded via the resistor (R4) 6250.

また、位相補償部６０９０は、電圧エラーアンプ６０８０の出力端子と接地との間に直列に接続されたキャパシタ（Ｃ５）６５００とＭＯＳＦＥＴ６３００とを備える。ＭＯＳＦＥＴ６３００のドレインはキャパシタ（Ｃ５）６５００に接続され、ＭＯＳＦＥＴ６３００のソースは接地される。   The phase compensation unit 6090 includes a capacitor (C5) 6500 and a MOSFET 6300 connected in series between the output terminal of the voltage error amplifier 6080 and the ground. The drain of the MOSFET 6300 is connected to the capacitor (C5) 6500, and the source of the MOSFET 6300 is grounded.

また、位相補償部６０９０は、電圧エラーアンプ６０８０の出力端子と接地との間に、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）とを備え、またこれらは、直列接続されたキャパシタ（Ｃ５）６５００及びＭＯＳＦＥＴ６３００と並列に接続される。また、位相補償部６０９０は、ＭＯＳＦＥＴ６３００に並列に接続されたコンデンサ（Ｃ３）を備える。   The phase compensation unit 6090 includes a capacitor (C2) and a resistor (R3) connected in series between the output terminal of the voltage error amplifier 6080 and the ground, and these are connected to the capacitor (C5) connected in series. ) 6500 and MOSFET 6300 are connected in parallel. The phase compensation unit 6090 includes a capacitor (C3) connected in parallel to the MOSFET 6300.

第四の実施形態にかかる昇圧型力率改善回路６０００は、負荷急変がない場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲内であって所定の変動範囲内である通常時には、位相補償部６０９０がＭＯＳＦＥＴ６３００を導通させる。   The step-up power factor correction circuit 6000 according to the fourth embodiment performs phase compensation when there is no sudden load change, that is, when the output voltage Vout is within the range of the upper limit voltage and the lower limit voltage and within a predetermined fluctuation range. Part 6090 makes MOSFET 6300 conductive.

ＭＯＳＦＥＴ６３００が導通されることにより、ＭＯＳＦＥＴ６３００と並列に接続されたキャパシタ（Ｃ３）は、電気的にスルーされて、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、コンデンサ（Ｃ５）６５００と、の並列接続が電気的に形成される。   When the MOSFET 6300 is turned on, the capacitor (C3) connected in parallel with the MOSFET 6300 is electrically passed through, and the capacitor (C2) and the resistor (R3) connected in series, the capacitor (C5) 6500, Are connected electrically.

これにより、電圧エラーアンプ６０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）と、の並列接続により形成されるインピーダンスとなる。   Thereby, the phase compensation impedance of the voltage error amplifier 6080 becomes an impedance formed by parallel connection of the capacitor (C2) and resistor (R3) connected in series with the capacitor (C5).

また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）と、の並列接続により形成されるインピーダンスは、昇圧型力率改善回路６０００の力率を所望の値に改善するのに十分満足な設定値である。この場合の電圧エラーアンプ６０８０の応答速度は、力率を稼ぐために一般的には比較的遅いものとなる。   Further, the impedance formed by the parallel connection of the capacitor (C2) and resistor (R3) connected in series and the capacitor (C5) improves the power factor of the boost type power factor correction circuit 6000 to a desired value. This is a sufficiently satisfactory setting value. In this case, the response speed of the voltage error amplifier 6080 is generally relatively slow in order to increase the power factor.

一方、昇圧型力率改善回路６０００は、負荷急変があった場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲外となり所定の変動範囲外であることが電圧検出部６２００で検出されると、位相補償部６０９０がＭＯＳＦＥＴ６３００を遮断させる。   On the other hand, the boost type power factor correction circuit 6000 detects a sudden load change, that is, when the voltage detection unit 6200 detects that the output voltage Vout is outside the range of the upper limit voltage and the lower limit voltage and is outside the predetermined fluctuation range. The phase compensation unit 6090 blocks the MOSFET 6300.

ＭＯＳＦＥＴ６３００が遮断されることにより、ＭＯＳＦＥＴ６３００と並列に接続されたキャパシタ（Ｃ３）は電気的に経路が形成されることとなり、いわば電気的に活性化される。従って、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により位相補償インピーダンスが形成されることとなる。   When the MOSFET 6300 is cut off, the capacitor (C3) connected in parallel with the MOSFET 6300 is electrically routed, so to speak, it is electrically activated. Therefore, the phase compensation impedance is formed by the parallel connection of the capacitor (C2) and the resistor (R3) connected in series with the capacitor (C5) 6500 and the capacitor (C3) connected in series.

すなわち、電圧エラーアンプ６０８０の位相補償インピーダンスは、電圧エラーアンプ６０８０の出力端子と接地との間に直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により形成されるインピーダンスとなる。   That is, the phase compensation impedance of the voltage error amplifier 6080 includes a capacitor (C2) and a resistor (R3) connected in series between the output terminal of the voltage error amplifier 6080 and the ground, a capacitor (C5) 6500 connected in series, and The impedance is formed by parallel connection with the capacitor (C3).

また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により形成されるインピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）６５００と、の並列接続により形成されるインピーダンスに比較して大きい。   Further, the impedance formed by the parallel connection of the capacitor (C2) and the resistor (R3) connected in series with the capacitor (C5) 6500 and the capacitor (C3) connected in series is the capacitor (C2 connected in series). ) And the resistor (R3) and the capacitor (C5) 6500, the impedance is larger than that formed by parallel connection.

従って、時定数が小さくなって、電圧エラーアンプ６０８０の応答速度が一時的に増大する。このため、出力電圧Ｖｏｕｔに生じたオーバーシュートやアンダーシュートは速やかに低減されるものとなる。   Accordingly, the time constant becomes small, and the response speed of the voltage error amplifier 6080 temporarily increases. For this reason, the overshoot and undershoot generated in the output voltage Vout are quickly reduced.

図７は、第四の実施形態にかかる昇圧型力率改善回路６０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作を順次説明するフロー図である。   FIG. 7 is a flowchart for sequentially explaining the operation of the step-up power factor correction circuit 6000 according to the fourth embodiment to temporarily increase the response speed of the voltage error amplifier by changing the phase compensation impedance.

そこで、第四の実施形態にかかる昇圧型力率改善回路６０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作について、図７に示す各ステップに基づいて順次以下に説明する。   Accordingly, the step-up power factor correction circuit 6000 according to the fourth embodiment sequentially changes the phase compensation impedance and temporarily increases the response speed of the voltage error amplifier based on the steps shown in FIG. This will be described below.

（ステップＳ７００）
昇圧型力率改善回路の動作を開始するか否かをオペレータが判断する。動作を開始する場合にはステップＳ７１０へと進み、動作を開始しない場合にはステップＳ７００で待機する。 (Step S700)
The operator determines whether to start the operation of the boost type power factor correction circuit. If the operation is started, the process proceeds to step S710. If the operation is not started, the process waits in step S700.

（ステップＳ７１０）
昇圧型力率改善回路６０００の電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以上であるか否かを判断する。電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以上であると判断した場合は、ステップＳ７２０へと進む。また、電圧検出部７２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以上ではないと判断した場合は、ステップＳ７８０へと進む。 (Step S710)
Voltage detection unit 6200 of boost type power factor correction circuit 6000 determines whether the detected divided voltage output of boost circuit 6030 is equal to or higher than a reference value of shunt regulator (M1) 6230 set in advance. If the voltage detection unit 6200 determines that the detected divided voltage output of the boost circuit 6030 is greater than or equal to the preset reference value of the shunt regulator (M1) 6230, the process proceeds to step S720. If voltage detection unit 7200 determines that the detected divided voltage output of boost circuit 6030 is not equal to or greater than the reference value of shunt regulator (M1) 6230 set in advance, the process proceeds to step S780.

（ステップＳ７２０）
ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０は、リファレンス入力が所定の設定値を超えると、アノードとカソードとを短絡する。これにより、シャントレギュレータ（Ｍ１）６２３０のカソード及びカソードに接続されるＭＯＳＦＥＴ（Ｑ２）６３００のゲートは、接地電圧となり、ゲートオフとされる。 (Step S720)
The shunt regulator (M1) 6230 in which the value obtained by dividing the output voltage Vout of the boost circuit 6030 by the resistor (R6) 6210 and the resistor (R7) 6220 is input to the reference is used when the reference input exceeds a predetermined set value. Short-circuit the anode and cathode. As a result, the cathode of the shunt regulator (M1) 6230 and the gate of the MOSFET (Q2) 6300 connected to the cathode become the ground voltage and the gate is turned off.

（ステップＳ７３０）
昇圧型力率改善回路６０００の位相補償部６０９０は、ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間を遮断する。ＭＯＳＦＥＴ（Ｑ２）６３００を遮断すると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により形成されることとなる。 (Step S730)
The phase compensation unit 6090 of the boost type power factor correction circuit 6000 blocks the source and drain of the MOSFET (Q2) 6300. When MOSFET (Q2) 6300 is cut off, the phase compensation impedance is formed by parallel connection of capacitor (C2) and resistor (R3) connected in series, and capacitor (C5) 6500 and capacitor (C3) connected in series. Will be.

（ステップＳ７４０）
このインピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）６５００と、の並列接続により形成される位相補償インピーダンスよりも増大する。従って、電圧エラーアンプ６０８０の応答速度が一時的に速くなり、出力電圧Ｖｏｕｔのオーバーシュートが速やかに低減されて安定化されるような補償処理が迅速に遂行される。 (Step S740)
This impedance is higher than the phase compensation impedance formed by the parallel connection of the capacitor (C2) and the resistor (R3) connected in series with the capacitor (C5) 6500. Therefore, the response speed of the voltage error amplifier 6080 is temporarily increased, and compensation processing is quickly performed so that the overshoot of the output voltage Vout is quickly reduced and stabilized.

（ステップＳ７５０）
昇圧型力率改善回路６０００の電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以下であるか否かを判断する。電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以下であると判断した場合は、ステップＳ７６０へと進む。また、電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以下ではないと判断した場合は、ステップ７２０に戻る。 (Step S750)
Voltage detection unit 6200 of boost type power factor correction circuit 6000 determines whether or not the detected divided voltage output of boost circuit 6030 is equal to or less than a reference value of shunt regulator (M1) 6230 set in advance. If the voltage detection unit 6200 determines that the detected divided voltage output of the boost circuit 6030 is equal to or less than the reference value of the preset shunt regulator (M1) 6230, the process proceeds to step S760. If the voltage detection unit 6200 determines that the detected divided voltage output of the boost circuit 6030 is not less than the reference value of the shunt regulator (M1) 6230 set in advance, the process returns to step 720.

（ステップＳ７６０）
昇圧型力率改善回路６０００の位相補償部６０９０は、ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間を導通させる。ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間を導通させると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）６５００のみと、の並列接続により形成されることとなる。 (Step S760)
The phase compensation unit 6090 of the boost type power factor correction circuit 6000 makes the source (drain) of the MOSFET (Q2) 6300 conductive. When the source and drain of the MOSFET (Q2) 6300 is conducted, the phase compensation impedance is formed by parallel connection of the capacitor (C2) and the resistor (R3) connected in series and only the capacitor (C5) 6500. It will be.

このため、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により形成される位相補償インピーダンスよりも低減される。従って、電圧エラーアンプ６０８０の応答速度が通常時に戻って遅くなり、昇圧型力率改善回路６０００の力率が所望の高い効率に維持される。   For this reason, it is reduced from the phase compensation impedance formed by the parallel connection of the capacitor (C2) and the resistor (R3) connected in series, and the capacitor (C5) 6500 and the capacitor (C3) connected in series. Therefore, the response speed of the voltage error amplifier 6080 returns to normal and slows down, and the power factor of the boost type power factor correction circuit 6000 is maintained at a desired high efficiency.

より具体的には、ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０は、リファレンス入力が所定の設定値を超えなければ、アノードとカソードとの間を遮断する。これにより、シャントレギュレータ（Ｍ１）６２３０のカソード及び当該カソードに接続されるＭＯＳＦＥＴ（Ｑ２）６３００のゲートは、ゲートオン電圧となる。   More specifically, the shunt regulator (M1) 6230 in which the value obtained by detecting the voltage division of the output voltage Vout of the boost circuit 6030 by the resistor (R6) 6210 and the resistor (R7) 6220 is input to the reference is a reference input. If the set value is not exceeded, the anode and cathode are disconnected. As a result, the cathode of the shunt regulator (M1) 6230 and the gate of the MOSFET (Q2) 6300 connected to the cathode become the gate-on voltage.

（ステップＳ７７０）
昇圧型力率改善回路６０００の動作を終了する場合には、このフローを終了する。また、昇圧型力率改善回路６０００の動作を終了しない場合には、ステップＳ７１０へと戻る。 (Step S770)
When the operation of the boost type power factor correction circuit 6000 is finished, this flow is finished. If the operation of the boost type power factor correction circuit 6000 is not terminated, the process returns to step S710.

（ステップＳ７８０）
昇圧型力率改善回路は、公知の通常動作を遂行する。 (Step S780)
The boost type power factor correction circuit performs a known normal operation.

上述の説明においては、オーバーフローを低減させる動作について典型例として説明したが、これに限定されるものではなく、アンダーフローを低減させる構成としてもよいことは自明である。また、オーバーフローとアンダーフローとを共に低減させる回路構成としてもよい。   In the above description, the operation for reducing overflow has been described as a typical example. However, the present invention is not limited to this, and it is obvious that a configuration for reducing underflow may be used. Moreover, it is good also as a circuit structure which reduces both overflow and underflow.

図８は、第四の実施形態にかかる昇圧型力率改善回路６０００の出力電流と出力電圧の波形及び位相補償インピーダンスを増大させる動作処理のタイムチャートを説明する図である。   FIG. 8 is a diagram illustrating a time chart of an operation process for increasing the output current and output voltage waveforms and the phase compensation impedance of the boost type power factor correction circuit 6000 according to the fourth embodiment.

図８（ａ）がブースト回路６０３０の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路６０３０の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図である。   FIG. 8A is a diagram for explaining the output current Iout of the boost circuit 6030, FIG. 8B is a diagram for explaining the output voltage Vout of the boost circuit 6030, and FIG. It is a figure explaining an increase process.

また、図８（ｄ）がシャントレギュレータ（Ｍ１）６２３０の動作を説明する図であり、図８（ｅ）がＭＯＳＦＥＴ（Ｑ２）６３００の動作を説明する図である。   FIG. 8D is a diagram for explaining the operation of the shunt regulator (M1) 6230, and FIG. 8E is a diagram for explaining the operation of the MOSFET (Q2) 6300.

図８から理解できるように、ブースト回路６０３０の高圧側出力端Ｖｏ＋と低圧側出力端Ｖｏ−との間に接続される負荷には、負荷の変動がなければ一定の出力電圧Ｖｏｕｔが印加される。また、この場合の出力電流Ｉｏｕｔは一定である。   As can be understood from FIG. 8, a constant output voltage Vout is applied to the load connected between the high-voltage side output terminal Vo + and the low-voltage side output terminal Vo− of the boost circuit 6030 if there is no variation in the load. . In this case, the output current Iout is constant.

ここで、図８に示すように重負荷から軽負荷への負荷急変が生じると、出力電流Ｉｏｕｔが一気に低減するとともに、出力電圧Ｖｏｕｔが破線で示すように脈動し、大きなオーバーシュートが生じる。   Here, when a sudden load change from a heavy load to a light load occurs as shown in FIG. 8, the output current Iout is reduced at once, and the output voltage Vout pulsates as indicated by a broken line, resulting in a large overshoot.

電圧検出部６２００は、出力電圧Ｖｏｕｔのオーバーシュートを予め設定された上限電圧にて早い段階で検出し、位相補償部６０９０が位相補償インピーダンスを一時的に増大させる。すなわち、位相補償部６０９０は、所定の上限電圧を超える出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスを増大させて、所定の上限電圧以下の出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスの増大処理を解除して元に戻す。   The voltage detection unit 6200 detects an overshoot of the output voltage Vout at an early stage with a preset upper limit voltage, and the phase compensation unit 6090 temporarily increases the phase compensation impedance. That is, the phase compensation unit 6090 increases the phase compensation impedance when the output voltage Vout exceeds the predetermined upper limit voltage, and when the output voltage Vout is equal to or lower than the predetermined upper limit voltage, the phase compensation unit 6090 performs phase compensation. Cancel the impedance increase process and restore it.

より詳細には、ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０が、検出分圧出力が所定電圧値を超えるとオンとなりアノード−カソード間を短絡する。   More specifically, the shunt regulator (M1) 6230 in which the value obtained by dividing the output voltage Vout of the boost circuit 6030 by the resistor (R6) 6210 and the resistor (R7) 6220 is input to the reference is detected by the shunt regulator (M1) 6230. When it exceeds a predetermined voltage value, it is turned on and the anode and cathode are short-circuited.

これにより、ＭＯＳＦＥＴ（Ｑ２）６３００のゲート電圧は接地電圧となり、ＭＯＳＦＥＴ（Ｑ２）６３００がオフされる。従って、ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間が遮断されて、キャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）が電気的に直列に接続される。   Thereby, the gate voltage of MOSFET (Q2) 6300 becomes the ground voltage, and MOSFET (Q2) 6300 is turned off. Therefore, the source-drain of the MOSFET (Q2) 6300 is cut off, and the capacitor (C5) 6500 and the capacitor (C3) are electrically connected in series.

一方、ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０が、検出分圧出力が所定電圧値を超えない場合にはオフとなりアノード−カソード間を遮断する。   On the other hand, the shunt regulator (M1) 6230 in which the value obtained by dividing the output voltage Vout of the boost circuit 6030 by the resistor (R6) 6210 and the resistor (R7) 6220 is input to the reference is detected, and the detected divided output is a predetermined voltage value. If it does not exceed, it is turned off and the anode-cathode is cut off.

これにより、ＭＯＳＦＥＴ（Ｑ２）６３００のゲート電圧は例えば１２Ｖとなり、ＭＯＳＦＥＴ（Ｑ２）６３００がオンされる。従って、ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間が短絡されて、キャパシタ（Ｃ３）が電気的に無視されるものとなる。   Thereby, the gate voltage of the MOSFET (Q2) 6300 becomes, for example, 12V, and the MOSFET (Q2) 6300 is turned on. Accordingly, the source and drain of the MOSFET (Q2) 6300 are short-circuited, and the capacitor (C3) is electrically ignored.

上述の動作処理により、電圧エラーアンプ６０８０が一時的に迅速な応答速度で機能することとなり、ブースト回路６０３０の出力電圧Ｖｏｕｔは、オーバーシュートが図８に実線で示すように低減されることとなる。   With the above-described operation processing, the voltage error amplifier 6080 temporarily functions at a quick response speed, and the output voltage Vout of the boost circuit 6030 is reduced as shown by the solid line in FIG. .

上述の第四の実施形態においては、オーバーシュートの場合すなわち重負荷から軽負荷に負荷変動した場合を典型例として説明したが、アンダーシュートの場合すなわち軽負荷から重負荷に負荷変動した場合においても、同様に処理可能である。   In the fourth embodiment described above, the case of overshoot, that is, a load change from heavy load to light load has been described as a typical example. Can be processed in the same manner.

アンダーシュートを低減させる場合には、図８に示す上限電圧に換えてまたはこれと共に、負側に下限電圧を設定することにより、これを超えて低い出力電圧Ｖｏｕｔとなった場合に、位相補償部６０９０の位相補償インピーダンスを増大させる処理とできる。   In the case of reducing the undershoot, the phase compensator is used when the lower output voltage Vout is exceeded by setting the lower limit voltage on the negative side instead of or together with the upper limit voltage shown in FIG. 6090 phase compensation impedance can be increased.

第四の実施形態で示した昇圧型力率改善回路６０００においては、位相補償部６０９０の位相補償インピーダンスを増大させる具体的な回路構成と、出力電圧Ｖｏｕｔを検出する具体的な回路構成とは明示しているが、周知の各種回路素子や各種ＩＣを用いた他の構成とできることは自明である。   In the step-up power factor correction circuit 6000 shown in the fourth embodiment, a specific circuit configuration for increasing the phase compensation impedance of the phase compensation unit 6090 and a specific circuit configuration for detecting the output voltage Vout are clearly shown. However, it is obvious that other configurations using various known circuit elements and various ICs can be used.

（第五の実施形態）
図９は、第五の実施形態にかかる一定時間のみ位相補償インピーダンスを増大させる昇圧型力率改善回路９０００の構成概要を説明する概念図である。図９においては、昇圧型力率改善回路９０００の関連箇所のみを示しており、その他の箇所については記載を省略している。 (Fifth embodiment)
FIG. 9 is a conceptual diagram for explaining the outline of the configuration of the boost type power factor correction circuit 9000 that increases the phase compensation impedance only for a certain period of time according to the fifth embodiment. In FIG. 9, only relevant parts of the boost type power factor correction circuit 9000 are shown, and the other parts are not shown.

図９から理解できるように、昇圧型力率改善回路９０００は、ブースト回路９０３０を備える。ブースト回路９０３０の構成および動作は、図１で示した第一の実施形態のブースト回路１０３０と同一であるのでここでは説明を省略する。   As can be understood from FIG. 9, the boost type power factor correction circuit 9000 includes a boost circuit 9030. Since the configuration and operation of the boost circuit 9030 are the same as those of the boost circuit 1030 of the first embodiment shown in FIG. 1, the description thereof is omitted here.

また、昇圧型力率改善回路９０００は、電圧エラーアンプ９０８０を含んでパルス駆動スイッチング信号を出力する制御ＩＣ９１００を備える。すなわち、図９においては示していないが、図１で示した第一の実施形態の乗算器１０６０とコンパレータ１０７０との機能は、制御ＩＣ９１００内に納められているものとする。   The step-up power factor correction circuit 9000 includes a control IC 9100 that includes a voltage error amplifier 9080 and outputs a pulse drive switching signal. That is, although not shown in FIG. 9, the functions of the multiplier 1060 and the comparator 1070 of the first embodiment shown in FIG. 1 are stored in the control IC 9100.

図９において、電圧エラーアンプ９０８０のマイナス側入力端子には、ブースト回路９０３０の出力電圧Ｖｏｕｔが、抵抗（Ｒ１）と抵抗（Ｒ２）とにより分圧検出されて入力される。また、電圧エラーアンプ９０８０のプラス側入力端子には、リファレンス電圧ＶＲＥＦが入力される。 In FIG. 9, the output voltage Vout of the boost circuit 9030 is divided and detected by the resistors (R1) and (R2) and input to the negative input terminal of the voltage error amplifier 9080. The reference voltage V REF is input to the positive side input terminal of the voltage error amplifier 9080.

また、図９に示すように、昇圧型力率改善回路９０００は、ブースト回路９０３０の出力電圧Ｖｏｕｔを検出する電圧検出部９２００を備える。また、昇圧型力率改善回路９０００は、電圧検出部９２００による出力電圧Ｖｏｕｔの検出結果に対応して位相補償インピーダンスを一定時間だけ適切に変更処理するようにゲート信号を出力するタイマー部９４００と、位相補償部９０９０を備える。   As shown in FIG. 9, the boost type power factor correction circuit 9000 includes a voltage detection unit 9200 that detects the output voltage Vout of the boost circuit 9030. In addition, the boost type power factor correction circuit 9000 includes a timer unit 9400 that outputs a gate signal so as to appropriately change the phase compensation impedance for a predetermined time in accordance with the detection result of the output voltage Vout by the voltage detection unit 9200. A phase compensation unit 9090 is provided.

なお、図９においては、説明の便宜上、電圧検出部９２００とタイマー部９４００と位相補償部９０９０とを分離して示したが、電圧検出部９２００及びタイマー部９４００の回路構成等を位相補償部９０９０に例えばワンチップ化等により一体的に含め、位相補償部９０９０で電圧を検出する回路構成等としても良い。   In FIG. 9, for convenience of description, the voltage detection unit 9200, the timer unit 9400, and the phase compensation unit 9090 are shown separately. However, the circuit configuration of the voltage detection unit 9200 and the timer unit 9400 is shown as a phase compensation unit 9090. For example, a circuit configuration in which a voltage is detected by the phase compensation unit 9090 may be included, for example, as a single chip.

電圧検出部９２００は、ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とで分圧検出した電圧値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０を備える。シャントレギュレータ（Ｍ１）９２３０は、アノードが接地されておりカソードが抵抗（Ｒ５）９２４０を介して基準電圧１２Ｖに接続されている。   The voltage detection unit 9200 includes a shunt regulator (M1) 9230 into which a voltage value obtained by dividing the output voltage Vout of the boost circuit 9030 with a resistor (R6) 9210 and a resistor (R7) 9220 is input to a reference. The shunt regulator (M1) 9230 has an anode grounded and a cathode connected to a reference voltage 12V via a resistor (R5) 9240.

また、電圧検出部９２００の抵抗（Ｒ５）９２４０とシャントレギュレータ（Ｍ１）９２３０のカソードとの接続点が、タイマー部９４００のタイマーＩＣ９４１０を介して位相補償部９０９０のＭＯＳＦＥＴ９３００のゲートに接続されている。また、抵抗（Ｒ５）９２４０とシャントレギュレータ（Ｍ１）９２３０のカソードとの接続点は、抵抗（Ｒ４）９２５０を介して接地されている。   A connection point between the resistor (R5) 9240 of the voltage detection unit 9200 and the cathode of the shunt regulator (M1) 9230 is connected to the gate of the MOSFET 9300 of the phase compensation unit 9090 via the timer IC 9410 of the timer unit 9400. The connection point between the resistor (R5) 9240 and the cathode of the shunt regulator (M1) 9230 is grounded via the resistor (R4) 9250.

タイマー部９４００のタイマーＩＣ９４１０は、入力端子（ＩＮ）に、電圧検出部９２００の抵抗（Ｒ５）９２４０とシャントレギュレータ（Ｍ１）９２３０のカソードとの接続点が接続される。また、タイマー部９４００のタイマーＩＣ９４１０は、出力端子（ＯＵＴ）に、ＭＯＳＦＥＴ９３００のゲートが接続される。 In the timer IC 9410 of the timer unit 9400, a connection point between the resistor (R5) 9240 of the voltage detection unit 9200 and the cathode of the shunt regulator (M1) 9230 is connected to the input terminal (IN). In the timer IC 9410 of the timer unit 9400, the gate of the MOSFET 9300 is connected to the output terminal ( OUT ).

タイマーＩＣ９４１０の（ＲＸ／ＣＸ）端子には抵抗を介して基準電圧が入力され、（ＣＸ）端子は接地される。また、タイマーＩＣ９４１０の（ＲＸ／ＣＸ）端子はコンデンサを介して接地及び（ＣＸ）端子に接続される。   A reference voltage is input to the (RX / CX) terminal of the timer IC 9410 via a resistor, and the (CX) terminal is grounded. The (RX / CX) terminal of the timer IC 9410 is connected to the ground and the (CX) terminal via a capacitor.

タイマー部９４００のタイマーＩＣ９４１０は、その入力端子（ＩＮ）に信号入力があると、（ＲＸ／ＣＸ）端子に接続される抵抗及びコンデンサで決定される所定の期間だけ、出力信号（ＯＵＴ）に継続して信号出力が維持される。すなわち、ＭＯＳＦＥＴ９３００が一旦オフされると、出力電圧Ｖｏｕｔの値に関係なく、予め定められた所定の期間だけ継続してオフ状態が継続されることとなる。 When there is a signal input to its input terminal (IN), the timer IC 9410 of the timer unit 9400 continues the output signal ( OUT ) for a predetermined period determined by a resistor and a capacitor connected to the (RX / CX) terminal. Thus, the signal output is maintained. That is, once MOSFET 9300 is turned off, the off state is continued for a predetermined time period regardless of the value of output voltage Vout.

また、位相補償部９０９０は、電圧エラーアンプ９０８０の出力端子と接地との間に直列に接続されたキャパシタ（Ｃ５）９５００とＭＯＳＦＥＴ９３００とを備える。ＭＯＳＦＥＴ９３００のドレインはキャパシタ（Ｃ５）９５００に接続され、ＭＯＳＦＥＴ９３００のソースは接地される。   The phase compensation unit 9090 includes a capacitor (C5) 9500 and a MOSFET 9300 connected in series between the output terminal of the voltage error amplifier 9080 and the ground. The drain of the MOSFET 9300 is connected to the capacitor (C5) 9500, and the source of the MOSFET 9300 is grounded.

また、位相補償部９０９０は、電圧エラーアンプ９０８０の出力端子と接地との間に、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）とを備え、またこれらは、直列接続されたキャパシタ（Ｃ５）９５００及びＭＯＳＦＥＴ９３００と並列に接続される。また、位相補償部９０９０は、ＭＯＳＦＥＴ９３００に並列に接続されたコンデンサ（Ｃ３）を備える。   The phase compensation unit 9090 includes a capacitor (C2) and a resistor (R3) connected in series between the output terminal of the voltage error amplifier 9080 and the ground, and these are connected to the capacitor (C5) connected in series. ) 9500 and MOSFET 9300 are connected in parallel. The phase compensation unit 9090 includes a capacitor (C3) connected in parallel to the MOSFET 9300.

第五の実施形態にかかる昇圧型力率改善回路９０００は、負荷急変がない場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲内であって所定の変動範囲内である通常時には、位相補償部９０９０がＭＯＳＦＥＴ９３００を導通させる。   The step-up power factor correction circuit 9000 according to the fifth embodiment performs phase compensation when there is no sudden load change, that is, when the output voltage Vout is within the range of the upper limit voltage and the lower limit voltage and within a predetermined fluctuation range. The part 9090 makes the MOSFET 9300 conductive.

ＭＯＳＦＥＴ９３００が導通されることにより、ＭＯＳＦＥＴ９３００と並列に接続されたキャパシタ（Ｃ３）は、電気的にスルーされて、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、コンデンサ（Ｃ５）９５００と、の並列接続が電気的に形成される。   When the MOSFET 9300 is turned on, the capacitor (C3) connected in parallel with the MOSFET 9300 is electrically passed through, and the capacitor (C2) and the resistor (R3) connected in series, the capacitor (C5) 9500, Are connected electrically.

これにより、電圧エラーアンプ９０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）と、の並列接続により形成されるインピーダンスとなる。   Thereby, the phase compensation impedance of the voltage error amplifier 9080 is an impedance formed by parallel connection of the capacitor (C2) and the resistor (R3) connected in series with the capacitor (C5).

また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）と、の並列接続により形成されるインピーダンスは、昇圧型力率改善回路９０００の力率を所望の値に改善するのに十分満足な設定値である。この場合の電圧エラーアンプ９０８０の応答速度は、力率を稼ぐために一般的には比較的遅いものとなる。   Further, the impedance formed by the parallel connection of the capacitor (C2) and resistor (R3) connected in series and the capacitor (C5) improves the power factor of the boost type power factor correction circuit 9000 to a desired value. This is a sufficiently satisfactory setting value. In this case, the response speed of the voltage error amplifier 9080 is generally relatively slow in order to increase the power factor.

一方、昇圧型力率改善回路９０００は、負荷急変があった場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲外となり所定の変動範囲外であることが電圧検出部９２００で検出されると、位相補償部９０９０がＭＯＳＦＥＴ９３００をタイマー部９４００で予め定められる所定期間だけ遮断させる。   On the other hand, the boost type power factor correction circuit 9000 detects, when the load suddenly changes, that is, when the voltage detection unit 9200 detects that the output voltage Vout is outside the upper limit voltage and the lower limit voltage and is outside the predetermined fluctuation range. The phase compensator 9090 blocks the MOSFET 9300 by the timer unit 9400 for a predetermined period.

ＭＯＳＦＥＴ９３００がタイマー部９４００で予め定められる所定期間だけ遮断されることにより、ＭＯＳＦＥＴ９３００と並列に接続されたキャパシタ（Ｃ３）は、タイマー部９４００で予め定められる所定期間だけ、電気的に経路が形成されることとなり、いわば電気的に活性化される。従って、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により、タイマー部９４００で予め定められる所定期間だけ位相補償インピーダンスが形成されることとなる。   When the MOSFET 9300 is cut off for a predetermined period determined in advance by the timer unit 9400, the capacitor (C3) connected in parallel with the MOSFET 9300 is electrically routed only for the predetermined period determined by the timer unit 9400. In other words, it is electrically activated. Therefore, the phase compensation is performed only for a predetermined period determined by the timer unit 9400 by parallel connection of the capacitor (C2) and the resistor (R3) connected in series with the capacitor (C5) 9500 and the capacitor (C3) connected in series. Impedance is formed.

すなわち、電圧エラーアンプ９０８０の位相補償インピーダンスは、タイマー部９４００で予め定められる所定期間だけ、電圧エラーアンプ９０８０の出力端子と接地との間に直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により形成されるインピーダンスとなる。   That is, the phase compensation impedance of the voltage error amplifier 9080 is a capacitor (C2) and a resistor (R3) connected in series between the output terminal of the voltage error amplifier 9080 and the ground for a predetermined period predetermined by the timer unit 9400. The impedance is formed by the parallel connection of the capacitor (C5) 9500 and the capacitor (C3) connected in series.

また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により形成されるインピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）９５００と、の並列接続により形成されるインピーダンスに比較して大きい。   Further, the impedance formed by the parallel connection of the capacitor (C2) and the resistor (R3) connected in series and the capacitor (C5) 9500 and the capacitor (C3) connected in series is the capacitor (C2 connected in series). ) And the resistor (R3) and the capacitor (C5) 9500, the impedance is larger than that formed by parallel connection.

従って、タイマー部９４００で予め定められる所定期間だけ、時定数が小さくなって、電圧エラーアンプ９０８０の応答速度が一時的に増大する。このため、出力電圧Ｖｏｕｔに生じたオーバーシュートやアンダーシュートは速やかに低減されるものとなる。   Therefore, the time constant decreases for a predetermined period predetermined by the timer unit 9400, and the response speed of the voltage error amplifier 9080 temporarily increases. For this reason, the overshoot and undershoot generated in the output voltage Vout are quickly reduced.

図１０は、第五の実施形態にかかる昇圧型力率改善回路９０００の出力電流と出力電圧の波形及び位相補償インピーダンスを増大させる動作処理のタイムチャートを説明する図である。   FIG. 10 is a diagram illustrating a time chart of an operation process for increasing the output current and output voltage waveforms and the phase compensation impedance of the boost type power factor correction circuit 9000 according to the fifth embodiment.

図１０（ａ）がブースト回路９０３０の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路９０３０の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図である。   FIG. 10A is a diagram illustrating the output current Iout of the boost circuit 9030, FIG. 10B is a diagram illustrating the output voltage Vout of the boost circuit 9030, and FIG. It is a figure explaining an increase process.

また、図１０（ｄ）がシャントレギュレータ（Ｍ１）９２３０の動作を説明する図であり、図１０（ｅ）がタイマーＩＣ９４１０の動作を説明する図であり、図１０（ｆ）がＭＯＳＦＥＴ（Ｑ２）９３００の動作を説明する図である。   10D is a diagram for explaining the operation of the shunt regulator (M1) 9230, FIG. 10E is a diagram for explaining the operation of the timer IC 9410, and FIG. 10F is the MOSFET (Q2). FIG. 10 is a diagram illustrating the operation of 9300.

図１０から理解できるように、ブースト回路９０３０の高圧側出力端Ｖｏ＋と低圧側出力端Ｖｏ−との間に接続される負荷には、負荷の変動がなければ一定の出力電圧Ｖｏｕｔが印加される。また、この場合の出力電流Ｉｏｕｔは一定である。   As can be understood from FIG. 10, a constant output voltage Vout is applied to the load connected between the high-voltage side output terminal Vo + and the low-voltage side output terminal Vo− of the boost circuit 9030 if there is no variation in the load. . In this case, the output current Iout is constant.

ここで、図１０に示すように重負荷から軽負荷への負荷急変が生じると、出力電流Ｉｏｕｔが一気に低減するとともに、出力電圧Ｖｏｕｔが破線で示すように脈動し、大きなオーバーシュートが生じる。   Here, when a sudden load change from a heavy load to a light load occurs as shown in FIG. 10, the output current Iout is reduced at once, and the output voltage Vout pulsates as indicated by a broken line, resulting in a large overshoot.

電圧検出部９２００は、出力電圧Ｖｏｕｔのオーバーシュートを予め設定された上限電圧にて早い段階で検出し、位相補償部９０９０が位相補償インピーダンスを、タイマーＩＣ９４１０で定められた所定期間（Ｔ）だけ、一時的に増大させる。すなわち、位相補償部９０９０は、所定の上限電圧を超える出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスを所定期間（Ｔ）だけ増大させて、期間経過後位相補償インピーダンスの増大処理を解除して元に戻す。   The voltage detection unit 9200 detects an overshoot of the output voltage Vout at an early stage with a preset upper limit voltage, and the phase compensation unit 9090 detects the phase compensation impedance for a predetermined period (T) determined by the timer IC 9410. Increase temporarily. That is, when the output voltage Vout exceeds the predetermined upper limit voltage, the phase compensation unit 9090 increases the phase compensation impedance by a predetermined period (T), and cancels the phase compensation impedance increasing process after the period has elapsed. To restore.

より詳細には、ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０が、検出分圧出力が所定電圧値を超えるとオンとなりアノード−カソード間を短絡する。   More specifically, the shunt regulator (M1) 9230 in which the value obtained by dividing the output voltage Vout of the boost circuit 9030 by the resistor (R6) 9210 and the resistor (R7) 9220 is input to the reference is detected by the shunt regulator (M1) 9230. When it exceeds a predetermined voltage value, it is turned on and the anode and cathode are short-circuited.

シャントレギュレータ（Ｍ１）９２３０のアノード−カソード間が短絡されると、タイマーＩＣ９４１０の入力端子（ＩＮ）が接地電圧（ＯＦＦ）となる。タイマーＩＣ９４１０は、（ＲＸ／ＣＸ）端子及び（ＣＸ）端子に接続される抵抗とコンデンサとの回路定数に基づいて定められた所定期間（Ｔ）のみ、接地出力（オフ信号）を出力端子（ＯＵＴ）から出力する。 When the anode-cathode of the shunt regulator (M1) 9230 is short-circuited, the input terminal (IN) of the timer IC 9410 becomes the ground voltage (OFF). The timer IC 9410 outputs a ground output (off signal) to an output terminal ( OUT ) only for a predetermined period (T) determined based on circuit constants of a resistor and a capacitor connected to the (RX / CX) terminal and the (CX) terminal. ).

これにより、ＭＯＳＦＥＴ（Ｑ２）９３００のゲート電圧は、出力電圧Ｖｏｕｔの変動に拘わらず所定期間（Ｔ）だけ接地電圧となり、ＭＯＳＦＥＴ（Ｑ２）９３００がオフされる。従って、ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間が遮断されて、キャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）が電気的に直列に接続される。   Thereby, the gate voltage of the MOSFET (Q2) 9300 becomes the ground voltage for a predetermined period (T) regardless of the fluctuation of the output voltage Vout, and the MOSFET (Q2) 9300 is turned off. Therefore, the source-drain of the MOSFET (Q2) 9300 is cut off, and the capacitor (C5) 9500 and the capacitor (C3) are electrically connected in series.

一方、ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０が、検出分圧出力が所定電圧値を超えない場合にはオフとなりアノード−カソード間を遮断する。   On the other hand, the shunt regulator (M1) 9230, in which a value obtained by dividing the output voltage Vout of the boost circuit 9030 by the resistor (R6) 9210 and the resistor (R7) 9220 is input to the reference, the detected divided output is a predetermined voltage value. If it does not exceed, it is turned off and the anode-cathode is cut off.

これにより、ＭＯＳＦＥＴ（Ｑ２）９３００のゲート電圧は例えば１２Ｖとなり、ＭＯＳＦＥＴ（Ｑ２）９３００がオンされる。従って、ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間が短絡されて、キャパシタ（Ｃ３）が電気的に無視されるものとなる。   Thereby, the gate voltage of the MOSFET (Q2) 9300 becomes, for example, 12V, and the MOSFET (Q2) 9300 is turned on. Accordingly, the source and drain of the MOSFET (Q2) 9300 are short-circuited, and the capacitor (C3) is electrically ignored.

上述の動作処理により、電圧エラーアンプ９０８０が一時的に迅速な応答速度で機能することとなり、ブースト回路９０３０の出力電圧Ｖｏｕｔは、オーバーシュートが図１０に実線で示すように低減されることとなる。   Through the above-described operation process, the voltage error amplifier 9080 temporarily functions at a quick response speed, and the output voltage Vout of the boost circuit 9030 is reduced as shown by the solid line in FIG. .

上述の第五の実施形態においては、オーバーシュートの場合すなわち重負荷から軽負荷に負荷変動した場合を典型例として説明したが、アンダーシュートの場合すなわち軽負荷から重負荷に負荷変動した場合においても、同様に処理可能である。   In the fifth embodiment described above, the case of overshoot, that is, the case where the load fluctuates from a heavy load to a light load has been described as a typical example. Can be processed in the same manner.

アンダーシュートを低減させる場合には、図１０に示す上限電圧に換えてまたはこれと共に、負側に下限電圧を設定することにより、これを超えて低い出力電圧Ｖｏｕｔとなった場合に、位相補償部９０９０の位相補償インピーダンスを増大させる処理とできる。   In the case of reducing the undershoot, the phase compensator is used when the lower output voltage Vout is exceeded by setting the lower limit voltage on the negative side instead of or together with the upper limit voltage shown in FIG. 9090 phase compensation impedance can be increased.

第五の実施形態で示した昇圧型力率改善回路９０００においては、位相補償部９０９０の位相補償インピーダンスを増大させる具体的な回路構成と、タイマー部９４００の構成出力電圧Ｖｏｕｔを検出する具体的な回路構成とを明示しているが、周知の各種回路素子や各種ＩＣを用いた他の構成とできることは自明である。   In the boost type power factor correction circuit 9000 shown in the fifth embodiment, a specific circuit configuration for increasing the phase compensation impedance of the phase compensation unit 9090 and a specific output voltage Vout of the timer unit 9400 are detected. Although the circuit configuration is clearly shown, it is obvious that other configurations using various known circuit elements and various ICs can be used.

図１１は、第五の実施形態にかかる昇圧型力率改善回路９０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を所定期間（Ｔ）だけ一時的に増大させる動作を順次説明するフロー図である。   FIG. 11 sequentially illustrates the operation of the step-up power factor correction circuit 9000 according to the fifth embodiment to temporarily increase the response speed of the voltage error amplifier by a predetermined period (T) by changing the phase compensation impedance. FIG.

そこで、第五の実施形態にかかる昇圧型力率改善回路９０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作について、図１１に示す各ステップに基づいて順次以下に説明する。   Therefore, the step-up power factor correction circuit 9000 according to the fifth embodiment sequentially changes the phase compensation impedance and temporarily increases the response speed of the voltage error amplifier based on the steps shown in FIG. This will be described below.

（ステップＳ１０００）
昇圧型力率改善回路の動作を開始するか否かをオペレータが判断する。動作を開始する場合にはステップＳ１１００へと進み、動作を開始しない場合にはステップＳ１０００で待機する。 (Step S1000)
The operator determines whether to start the operation of the boost type power factor correction circuit. If the operation is started, the process proceeds to step S1100. If the operation is not started, the process waits in step S1000.

（ステップＳ１１００）
昇圧型力率改善回路９０００の電圧検出部９２００が、ブースト回路９０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）９２３０のリファレンス値以上であるか否かを判断する。 (Step S1100)
Voltage detection unit 9200 of boost type power factor correction circuit 9000 determines whether or not the detected divided voltage output of boost circuit 9030 is equal to or greater than a reference value of shunt regulator (M1) 9230 set in advance.

電圧検出部９２００が、ブースト回路９０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）９２３０のリファレンス値以上であると判断した場合は、ステップＳ１１１０へと進む。また、電圧検出部９２００が、ブースト回路９０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）９２３０のリファレンス値以上ではないと判断した場合は、ステップＳ１１８０へと進む。   When the voltage detection unit 9200 determines that the detected divided voltage output of the boost circuit 9030 is greater than or equal to the preset reference value of the shunt regulator (M1) 9230, the process proceeds to step S1110. If voltage detection unit 9200 determines that the detected divided voltage output of boost circuit 9030 is not equal to or greater than the reference value of shunt regulator (M1) 9230 set in advance, the process proceeds to step S1180.

（ステップＳ１１１０）
ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０は、リファレンス入力が所定の設定値を超えると、アノードとカソードとを短絡する。これにより、シャントレギュレータ（Ｍ１）９２３０のカソードは、接地電圧となり、タイマーＩＣ９４１０が作動する。
（ステップＳ１１２０）
タイマーＩＣ９４１０が作動するとともに、タイマーＩＣ９４１０の出力（ＯＵＴ）からオフ信号（接地電圧）が出力されて、すなわちＭＯＳＦＥＴ９３００のゲートが接地電圧となりオフとなる。 (Step S1110)
The shunt regulator (M1) 9230 in which the value obtained by dividing the output voltage Vout of the boost circuit 9030 by the resistor (R6) 9210 and the resistor (R7) 9220 is input to the reference is used when the reference input exceeds a predetermined set value. Short-circuit the anode and cathode. As a result, the cathode of the shunt regulator (M1) 9230 becomes the ground voltage, and the timer IC 9410 operates.
(Step S1120)
The timer IC 9410 operates and an off signal (ground voltage) is output from the output ( OUT ) of the timer IC 9410. That is, the gate of the MOSFET 9300 becomes the ground voltage and is turned off.

（ステップＳ１１３０）
昇圧型力率改善回路９０００の位相補償部９０９０は、ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間を遮断する。ＭＯＳＦＥＴ（Ｑ２）９３００を遮断すると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により形成されることとなる。 (Step S1130)
The phase compensation unit 9090 of the boost type power factor correction circuit 9000 blocks the source and drain of the MOSFET (Q2) 9300. When MOSFET (Q2) 9300 is cut off, the phase compensation impedance is formed by parallel connection of capacitor (C2) and resistor (R3) connected in series, and capacitor (C5) 9500 and capacitor (C3) connected in series. Will be.

（ステップＳ１１４０）
この位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）９５００と、の並列接続により形成される位相補償インピーダンスよりも増大する。従って、電圧エラーアンプ９０８０の応答速度が一時的に速くなり、出力電圧Ｖｏｕｔのオーバーシュートが速やかに低減されて安定化されるような補償処理が迅速に遂行される。 (Step S1140)
This phase compensation impedance is larger than the phase compensation impedance formed by the parallel connection of the capacitor (C2) and the resistor (R3) connected in series with the capacitor (C5) 9500. Accordingly, the response speed of the voltage error amplifier 9080 is temporarily increased, and the compensation process is quickly performed so that the overshoot of the output voltage Vout is quickly reduced and stabilized.

（ステップＳ１１５０）
昇圧型力率改善回路９０００のタイマー部９４００において、タイマーＩＣ９４１０が作動した後、所定の一定期間（Ｔ）が経過したか否かを判断する。所定の一定期間（Ｔ）は、タイマーＩＣ９４１０の（ＲＸ／ＣＸ）端子及び（ＣＸ）端子に接続される抵抗とコンデンサとの回路定数に基づいて予め定められる。 (Step S1150)
In the timer unit 9400 of the boost type power factor correction circuit 9000, it is determined whether or not a predetermined fixed period (T) has elapsed after the timer IC 9410 is activated. The predetermined fixed period (T) is determined in advance based on circuit constants of a resistor and a capacitor connected to the (RX / CX) terminal and the (CX) terminal of the timer IC 9410.

タイマーＩＣ９４１０が作動開始した後、所定の一定期間（Ｔ）が経過した場合にはステップＳ１１６０へと進み、タイマーＩＣ９４１０が作動した後、所定の一定期間（Ｔ）が経過した場合でなければステップＳ１１５０で待機する。   If the predetermined period (T) has elapsed after the timer IC 9410 has started operating, the process proceeds to step S1160. If the predetermined period (T) has not elapsed since the timer IC 9410 has been operated, step S1150 is performed. Wait at.

第五の実施形態においては、一旦タイマーＩＣ９４１０が作動開始した後は、仮に、電圧検出部９２００がブースト回路９０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）９２３０のリファレンス値以下であると検出した場合であっても、所定の期間（Ｔ）が経過するまでの間は、ＭＯＳＦＥＴ９３００のゲートオフを継続させる動作となる。   In the fifth embodiment, once the timer IC 9410 has started to operate, the voltage detection unit 9200 temporarily detects the divided voltage output of the boost circuit 9030 that is equal to or less than the reference value of the shunt regulator (M1) 9230 set in advance. Is detected, the gate operation of the MOSFET 9300 is continued until the predetermined period (T) elapses.

（ステップＳ１１６０）
タイマーＩＣ９４１０が作動終了するとともに、タイマーＩＣ９４１０の出力（ＯＵＴ）からオン信号（ゲートオン電圧）が出力され、すなわちＭＯＳＦＥＴ９３００のゲートがオンとなる。
昇圧型力率改善回路９０００の位相補償部９０９０は、ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間を導通させる。ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間を導通させると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）９５００のみと、の並列接続により形成されることとなる。 (Step S1160)
When the timer IC 9410 ends, an on signal (gate on voltage) is output from the output ( OUT ) of the timer IC 9410, that is, the gate of the MOSFET 9300 is turned on.
The phase compensation unit 9090 of the boost type power factor correction circuit 9000 makes the source (drain) of the MOSFET (Q2) 9300 conductive. When the source and drain of the MOSFET (Q2) 9300 is conducted, the phase compensation impedance is formed by parallel connection of the capacitor (C2) and the resistor (R3) connected in series and only the capacitor (C5) 9500. It will be.

このため、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により形成される位相補償インピーダンスよりも低減される。従って、電圧エラーアンプ９０８０の応答速度が通常時に戻って遅くなり、昇圧型力率改善回路９０００の力率が所望の高い効率に維持される。   For this reason, it is reduced from the phase compensation impedance formed by the parallel connection of the capacitor (C2) and the resistor (R3) connected in series, and the capacitor (C5) 9500 and the capacitor (C3) connected in series. Therefore, the response speed of the voltage error amplifier 9080 returns to normal and slows down, and the power factor of the boost type power factor correction circuit 9000 is maintained at a desired high efficiency.

より具体的には、ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０は、リファレンス入力が所定の設定値を超えなければ、アノードとカソードとの間を遮断する。これにより、シャントレギュレータ（Ｍ１）６２３０のカソードが接地電圧（オフ）となり、当該カソードに接続されるタイマーＩＣ９４１０が作動停止した状態に維持されて出力（ＯＵＴ）からオン信号が出力されるので、ＭＯＳＦＥＴ（Ｑ２）９３００のゲートは、オン状態を維持する。 More specifically, the shunt regulator (M1) 9230, in which the value obtained by dividing the output voltage Vout of the boost circuit 9030 by the resistor (R6) 9210 and the resistor (R7) 9220 is input to the reference, has a predetermined reference input. If the set value is not exceeded, the anode and cathode are disconnected. As a result, the cathode of the shunt regulator (M1) 6230 becomes the ground voltage (off), the timer IC 9410 connected to the cathode is maintained in a stopped state, and the on signal is output from the output ( OUT ). (Q2) The gate of 9300 is kept on.

（ステップＳ１１７０）
昇圧型力率改善回路９０００の動作を終了する場合には、このフローを終了する。また、昇圧型力率改善回路９０００の動作を終了しない場合には、ステップＳ１１００へと戻る。 (Step S1170)
When the operation of the boost type power factor correction circuit 9000 is finished, this flow is finished. If the operation of the boost type power factor correction circuit 9000 is not terminated, the process returns to step S1100.

（ステップＳ１１８０）
昇圧型力率改善回路は、公知の通常動作を遂行する。 (Step S1180)
The boost type power factor correction circuit performs a known normal operation.

上述の説明においては、オーバーフローを低減させる動作について典型例として説明したが、これに限定されるものではなく、アンダーフローを低減させる構成としてもよいことは自明である。また、オーバーフローとアンダーフローとを共に低減させる回路構成としてもよい。   In the above description, the operation for reducing overflow has been described as a typical example. However, the present invention is not limited to this, and it is obvious that a configuration for reducing underflow may be used. Moreover, it is good also as a circuit structure which reduces both overflow and underflow.

第五の実施形態の昇圧型力率改善回路９０００は、オーバーシュートが発生した後、所定の一定期間（Ｔ）が経過するまでの間は、継続して位相補償インピーダンスを増大させることにより応答速度を高く維持する。従って、所定の一定期間（Ｔ）を確実に脈動電圧が消滅する期間に設定しておくことにより、その間の脈動電圧の状況如何に何ら影響されることなく、安定して迅速な脈動電圧低減効果を得ることが可能となるので好ましい。   The step-up power factor correction circuit 9000 of the fifth embodiment increases the response speed by continuously increasing the phase compensation impedance until a predetermined period (T) elapses after the overshoot occurs. Keep it high. Therefore, by setting the predetermined fixed period (T) as the period during which the pulsation voltage disappears reliably, the effect of reducing the pulsation voltage stably and quickly without being affected by the situation of the pulsation voltage during that period. Can be obtained, which is preferable.

（第六の実施形態）
図１３は、第六の実施形態にかかる昇圧型力率改善回路１３０００を説明する概念図である。図１３においては、第三の実施形態にかかる昇圧型力率改善回路４０００の構成と同一の部位には同一の符号を付してその説明を省略する。 (Sixth embodiment)
FIG. 13 is a conceptual diagram illustrating a step-up power factor correction circuit 13000 according to the sixth embodiment. In FIG. 13, the same parts as those of the boost type power factor correction circuit 4000 according to the third embodiment are denoted by the same reference numerals, and the description thereof is omitted.

図１３に示すように、昇圧型力率改善回路１３０００は、電圧エラーアンプ３０８０のフィードバックループに入る位相補償回路を切り替えて応答速度を制御することができる。   As shown in FIG. 13, the step-up power factor correction circuit 13000 can control the response speed by switching the phase compensation circuit that enters the feedback loop of the voltage error amplifier 3080.

すなわち、図１３に示すスイッチ素子（ＳＷ）１３１００をオンにするかオフにするかにより、電圧エラーアンプ３０８０の負荷（位相補償インピーダンス）が異なるものとなり、これに対応して電圧エラーアンプ３０８０の応答速度が相違なるものとできる。   That is, the load (phase compensation impedance) of the voltage error amplifier 3080 differs depending on whether the switch element (SW) 13100 shown in FIG. 13 is turned on or off, and the response of the voltage error amplifier 3080 corresponds to this. The speed can be different.

昇圧型力率改善回路１３０００は、電圧検出部３２００における脈動成分による過大な電圧または過小な負電圧の検出有無に対応して、スイッチ素子（ＳＷ）１３１００を適宜オンまたは適宜オフとすることにより、電圧エラーアンプ３０８０の負荷を変更する。   The step-up power factor correction circuit 13000 appropriately turns on or off the switch element (SW) 13100 in response to the presence or absence of detection of an excessive voltage or an excessively negative voltage due to a pulsating component in the voltage detection unit 3200. The load of the voltage error amplifier 3080 is changed.

例えば電圧検出部３２００が脈動成分による過大な電圧を検出した場合には、スイッチ素子（ＳＷ）１３１００をオフとして電圧エラーアンプ３０８０の応答速度を向上（速く）させる。また、例えば電圧検出部３２００が脈動成分による過小な負電圧を検出した場合には、スイッチ素子（ＳＷ）１３１００をオフとして電圧エラーアンプ３０８０の応答速度を向上（速く）させる。   For example, when the voltage detection unit 3200 detects an excessive voltage due to a pulsating component, the switch element (SW) 13100 is turned off to improve (fasten) the response speed of the voltage error amplifier 3080. For example, when the voltage detection unit 3200 detects an excessively negative voltage due to a pulsating component, the switch element (SW) 13100 is turned off to improve (fasten) the response speed of the voltage error amplifier 3080.

一方、昇圧型力率改善回路１３０００は、電圧検出部３２００において脈動成分による過大な電圧または過小な負電圧のいずれも検出しない場合には、スイッチ素子（ＳＷ）１３１００をオンとして電圧エラーアンプ３０８０の応答速度を通常状態のように遅くする。これにより、通常状態においては力率の悪化を招くことはない。   On the other hand, when the voltage detection unit 3200 detects neither an excessive voltage due to a pulsating component nor an excessively negative voltage, the boosting power factor correction circuit 13000 turns on the switch element (SW) 13100 to turn on the voltage error amplifier 3080. Decrease the response speed as usual. As a result, the power factor is not deteriorated in the normal state.

（第七の実施形態）
図１４は、第七の実施形態にかかる昇圧型力率改善回路１４０００を説明する概念図である。図１４においては、第四の実施形態にかかる昇圧型力率改善回路６０００の構成と同一の部位には同一の符号を付してその説明を省略する。 (Seventh embodiment)
FIG. 14 is a conceptual diagram for explaining a boost type power factor correction circuit 14000 according to the seventh embodiment. In FIG. 14, the same components as those of the boost type power factor correction circuit 6000 according to the fourth embodiment are denoted by the same reference numerals, and the description thereof is omitted.

図１４に示すように、昇圧型力率改善回路１４０００は、電圧エラーアンプ６０８０のフィードバックループに入る位相補償回路を切り替えて応答速度を制御することができる。   As shown in FIG. 14, the step-up power factor correction circuit 14000 can control the response speed by switching the phase compensation circuit that enters the feedback loop of the voltage error amplifier 6080.

すなわち、図１４に示すフォトモスリレー１４１００をオンにするかオフにするかにより、電圧エラーアンプ６０８０の負荷（位相補償インピーダンス）が異なるものとなり、これに対応して電圧エラーアンプ６０８０の応答速度が相違なるものとできる。   That is, the load (phase compensation impedance) of the voltage error amplifier 6080 differs depending on whether the photoMOS relay 14100 shown in FIG. 14 is turned on or off, and the response speed of the voltage error amplifier 6080 is corresponding to this. It can be different.

昇圧型力率改善回路１４０００は、電圧検出部６２００における脈動成分による過大な電圧または過小な負電圧の検出有無に対応して、フォトモスリレー１４１００を適宜オンまたは適宜オフとすることにより、電圧エラーアンプ６０８０の負荷を変更する。   The step-up power factor correction circuit 14000 appropriately turns on or off the photo MOS relay 14100 in response to the presence or absence of detection of an excessive voltage or an excessive negative voltage due to a pulsating component in the voltage detection unit 6200, thereby causing a voltage error. The load of the amplifier 6080 is changed.

例えば電圧検出部６２００が脈動成分による過大な電圧を検出した場合には、フォトモスリレー１４１００をオフとして電圧エラーアンプ６０８０の応答速度を向上（速く）させる。また、例えば電圧検出部６２００が脈動成分による過小な負電圧を検出した場合には、フォトモスリレー１４１００をオフとして電圧エラーアンプ６０８０の応答速度を向上（速く）させる。   For example, when the voltage detection unit 6200 detects an excessive voltage due to a pulsating component, the photoMOS relay 14100 is turned off to improve (fasten) the response speed of the voltage error amplifier 6080. For example, when the voltage detection unit 6200 detects an excessively negative voltage due to a pulsating component, the photoMOS relay 14100 is turned off to improve (fasten) the response speed of the voltage error amplifier 6080.

一方、昇圧型力率改善回路１４０００は、電圧検出部６２００において脈動成分による過大な電圧または過小な負電圧のいずれも検出しない場合（すなわち検出電圧が所定の範囲内の場合）には、フォトモスリレー１４１００をオンとして電圧エラーアンプ６０８０の応答速度を通常状態のように遅くする。これにより、通常状態においては力率の悪化を招くことはない。   On the other hand, when the voltage detection unit 6200 does not detect either an excessive voltage or an excessively negative voltage due to the pulsation component (that is, when the detected voltage is within a predetermined range), the boost type power factor correction circuit 14000 The relay 14100 is turned on to reduce the response speed of the voltage error amplifier 6080 as in the normal state. As a result, the power factor is not deteriorated in the normal state.

上述の各実施形態で例示した昇圧型力率改善回路１０００，３０００，４０００，６０００，９０００等は、各実施形態での説明に限定されるものではなく、各実施形態で説明する技術思想の範囲内かつ自明な範囲内で、適宜その構成や動作及び動作方法等を変更することができる。また、説明の便宜上各実施形態ごとに個別に説明しているが、各実施形態の構成を適宜組み合わせて適用し、またその動作も適宜組み合わせてアレンジしてもよい。   The boost type power factor correction circuits 1000, 3000, 4000, 6000, 9000 and the like exemplified in the above embodiments are not limited to the description in each embodiment, and the scope of the technical idea described in each embodiment. The configuration, operation, operation method, and the like can be changed as appropriate within the obvious range. In addition, for convenience of explanation, each embodiment has been described individually. However, the configurations of the embodiments may be applied in an appropriate combination, and operations thereof may be arranged in an appropriate combination.

本発明の昇圧型力率改善回路は、各種の電源装置として広く適用できる。   The boost type power factor correction circuit of the present invention can be widely applied as various power supply devices.

１０００・・昇圧型力率改善回路、１０１０・・交流電源、１０２０・・全波整流回路、１０３０・・ブースト回路、１０３１・・スイッチ素子、１０３２・・インダクタ（Ｌ１）、１０３３・・整流ダイオード（Ｄ１）、１０３４・・平滑コンデンサ（Ｃ１）、１０５０・・入力検出回路、１０６０・・乗算器、１０７０・・コンパレータ、１０８０・・電圧エラーアンプ（誤差増幅器）、１０９０・・位相補償部。


1000 ... Boost power factor correction circuit 1010 ... AC power supply 1020 ... Full wave rectifier circuit 1030 ... Boost circuit 1031 ... Switch element 1032 ... Inductor (L1) 1033 ... Rectifier diode ( D1), 1034... Smoothing capacitor (C1), 1050... Input detection circuit, 1060 .. Multiplier, 1070 .. Comparator, 1080 .. Voltage error amplifier (error amplifier), 1090.


Claims (8)

力率を改善する昇圧型力率改善回路において、
ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを増大させて前記電圧エラーアンプの応答速度を速くする位相補償部を備える
ことを特徴とする昇圧型力率改善回路。 In the boost type power factor correction circuit that improves the power factor,
A step-up type force characterized by comprising a phase compensator that increases the phase compensation impedance of the voltage error amplifier to increase the response speed of the voltage error amplifier when the output voltage of the boost circuit falls outside a predetermined range. Rate improvement circuit. 請求項１に記載の昇圧型力率改善回路において、
前記位相補償部は、前記電圧エラーアンプの出力とグランドとの間に配置されたスイッチ素子を備え、前記出力電圧が所定の範囲外になった場合に、前記スイッチ素子を切り替えて前記位相補償インピーダンスを増大させる
ことを特徴とする昇圧型力率改善回路。 The step-up power factor correction circuit according to claim 1,
The phase compensation unit includes a switch element disposed between the output of the voltage error amplifier and the ground, and switches the switch element when the output voltage is out of a predetermined range to switch the phase compensation impedance. Boost type power factor correction circuit characterized by increasing 請求項２に記載の昇圧型力率改善回路において、
前記位相補償部は、前記スイッチ素子に直列に接続されたコンデンサを備え、前記出力電圧が所定の範囲内である場合に前記スイッチ素子を導通させ、前記出力電圧が所定の範囲外になった場合に前記スイッチ素子を遮断して、前記位相補償インピーダンスを増大させる
ことを特徴とする昇圧型力率改善回路。 The step-up power factor correction circuit according to claim 2,
The phase compensation unit includes a capacitor connected in series to the switch element, and conducts the switch element when the output voltage is within a predetermined range, and the output voltage is out of the predetermined range. The step-up power factor correction circuit is characterized in that the phase compensation impedance is increased by shutting off the switch element. 請求項３に記載の昇圧型力率改善回路において、
前記位相補償部は、前記スイッチ素子に並列に接続されたコンデンサを備え、前記出力電圧が所定の範囲内である場合に前記スイッチ素子を導通させ、前記出力電圧が所定の範囲外になった場合に前記スイッチ素子を遮断して、前記位相補償インピーダンスを増大させる
ことを特徴とする昇圧型力率改善回路。 The step-up power factor correction circuit according to claim 3,
The phase compensation unit includes a capacitor connected in parallel to the switch element, and conducts the switch element when the output voltage is within a predetermined range, and the output voltage is out of the predetermined range. The step-up power factor correction circuit is characterized in that the phase compensation impedance is increased by shutting off the switch element. 請求項１乃至請求項４のいずれか一項に記載の昇圧型力率改善回路において、
前記ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを所定の一定時間だけ増大させて、前記電圧エラーアンプの応答速度を前記所定の一定時間だけ速くするように時間計測するタイマー部を備える
ことを特徴とする昇圧型力率改善回路。 The step-up power factor correction circuit according to any one of claims 1 to 4,
When the output voltage of the boost circuit is outside a predetermined range, the phase compensation impedance of the voltage error amplifier is increased by a predetermined constant time, and the response speed of the voltage error amplifier is increased by the predetermined constant time. A booster type power factor correction circuit comprising a timer unit for measuring time as described above. 力率を改善する昇圧型力率改善回路において、
ブースト回路の出力電圧が所定の範囲外となった場合に、電圧エラーアンプの出力端子−マイナス端子間の負荷に並列に追加されているコンデンサの接続を解除し、前記電圧エラーアンプの応答速度を速くする位相補償部を備える
ことを特徴とする昇圧型力率改善回路。 In the boost type power factor correction circuit that improves the power factor,
When the output voltage of the boost circuit is outside the specified range, disconnect the capacitor added in parallel to the load between the output terminal and the negative terminal of the voltage error amplifier, and the response speed of the voltage error amplifier A step-up type power factor correction circuit comprising a phase compensation unit for speeding up. 請求項６に記載の昇圧型力率改善回路において、
前記位相補償部は、
前記コンデンサに直列接続されて、前記ブースト回路の出力電圧が所定の範囲外になった場合にオフ動作して前記コンデンサの並列接続を解除することで前記電圧エラーアンプの応答速度を速くし、前記ブースト回路の出力電圧が所定の範囲内である場合にオン動作して前記コンデンサの並列接続を確立することで前記電圧エラーアンプの応答速度を遅くするフォトモスリレーを備える
ことを特徴とする昇圧型力率改善回路。 The step-up power factor correction circuit according to claim 6,
The phase compensation unit includes:
When the output voltage of the boost circuit is out of a predetermined range when connected in series with the capacitor, the response speed of the voltage error amplifier is increased by releasing the parallel connection of the capacitor by turning off the capacitor. A step-up type comprising a photo MOS relay that turns on when the output voltage of the boost circuit is within a predetermined range and establishes parallel connection of the capacitors to slow down the response speed of the voltage error amplifier. Power factor correction circuit. 請求項６または請求項７のいずれか一項に記載の昇圧型力率改善回路において、
前記ブースト回路の出力電圧が所定の範囲外となった場合に、電圧エラーアンプの出力端子−マイナス端子間の負荷に並列に追加されているコンデンサの接続を所定の一定時間だけ解除させるタイマー部を備える
ことを特徴とする昇圧型力率改善回路。 In the boost type power factor correction circuit according to any one of claims 6 and 7,
A timer unit for releasing the connection of the capacitor added in parallel to the load between the output terminal and the minus terminal of the voltage error amplifier for a predetermined fixed time when the output voltage of the boost circuit is out of the predetermined range; A boost type power factor correction circuit comprising:
JP2012249722A 2012-11-13 2012-11-13 Power factor improvement circuit Withdrawn JP2014099970A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012249722A JP2014099970A (en) 2012-11-13 2012-11-13 Power factor improvement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249722A JP2014099970A (en) 2012-11-13 2012-11-13 Power factor improvement circuit

Publications (1)

Publication Number Publication Date
JP2014099970A true JP2014099970A (en) 2014-05-29

Family

ID=50941533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249722A Withdrawn JP2014099970A (en) 2012-11-13 2012-11-13 Power factor improvement circuit

Country Status (1)

Country Link
JP (1) JP2014099970A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101773111B1 (en) 2016-12-09 2017-08-31 주식회사 현대에너지 Device for controlling automatic power factor
JP2017175893A (en) * 2016-03-25 2017-09-28 東芝ライテック株式会社 Power supply device and lighting system including power supply device
JP2018067986A (en) * 2016-10-17 2018-04-26 コーセル株式会社 Switching power supply device
KR20190095806A (en) * 2018-02-07 2019-08-16 삼성전자주식회사 Apparatus for Power Conversion and AC to DC Conversion
EP3594774A1 (en) * 2018-07-12 2020-01-15 Infineon Technologies Austria AG Pole-zero tracking compensation network for voltage regulators

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175893A (en) * 2016-03-25 2017-09-28 東芝ライテック株式会社 Power supply device and lighting system including power supply device
JP2018067986A (en) * 2016-10-17 2018-04-26 コーセル株式会社 Switching power supply device
KR101773111B1 (en) 2016-12-09 2017-08-31 주식회사 현대에너지 Device for controlling automatic power factor
KR20190095806A (en) * 2018-02-07 2019-08-16 삼성전자주식회사 Apparatus for Power Conversion and AC to DC Conversion
KR102579291B1 (en) 2018-02-07 2023-09-18 삼성전자주식회사 Apparatus for Power Conversion and AC to DC Conversion
EP3594774A1 (en) * 2018-07-12 2020-01-15 Infineon Technologies Austria AG Pole-zero tracking compensation network for voltage regulators
CN110716602A (en) * 2018-07-12 2020-01-21 英飞凌科技奥地利有限公司 Pole-zero tracking compensation network for voltage regulators

Similar Documents

Publication Publication Date Title
JP6528561B2 (en) High efficiency power factor correction circuit and switching power supply
US9716426B2 (en) Switching power supply circuit
US8248040B2 (en) Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter
JP4774987B2 (en) Switching power supply
US9543839B2 (en) Voltage stabilizing circuit
US8248041B2 (en) Frequency compression for an interleaved power factor correction (PFC) converter
US20080049452A1 (en) Ultralow Power stan-By Supply
US9362832B2 (en) Intermediate bus architecture power supply
US10050517B1 (en) Power supply apparatus converting input voltage to predetermined output voltage and controlling output voltage based on feedback signal corresponding to output voltage
WO2012027719A1 (en) Power converter with boost-buck-buck configuration
KR20160061907A (en) Power factor improvement circuit
JP2014099970A (en) Power factor improvement circuit
JPH07322602A (en) Power supply device
KR101851930B1 (en) Ac-dc converter
KR20150067510A (en) Apparatus and Method for controlling charge for battery
JP2011109788A (en) Rush current limiting circuit
JP4806455B2 (en) Switching power supply and switching method
US20110210710A1 (en) Step-up dc-dc converter and semiconductor integrated circuit device
JP2013063003A (en) Boost circuit, dc-dc converter having the same, power supply device, and operation method of boost circuit
US9337733B2 (en) Adaptive pre-charge voltage converter
KR101804773B1 (en) Ac-dc converter circuit with ripple eliminating function
WO2021027675A1 (en) Switching power supply device
US20140092644A1 (en) Switching power supply device and method for circuit design of the switching power supply device
JP2008099395A (en) Dc-dc converter
JP6692168B2 (en) Power storage device having UPS function and method of controlling power storage device having UPS function

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150303

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150303

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150722