JP2014099434A - Semiconductor light-emitting element - Google Patents
Semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2014099434A JP2014099434A JP2012248904A JP2012248904A JP2014099434A JP 2014099434 A JP2014099434 A JP 2014099434A JP 2012248904 A JP2012248904 A JP 2012248904A JP 2012248904 A JP2012248904 A JP 2012248904A JP 2014099434 A JP2014099434 A JP 2014099434A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- electrode
- high resistance
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、発光ダイオード(LED:Light Emitting Diode)等の半導体発光素子に関する。 The present invention relates to a semiconductor light emitting element such as a light emitting diode (LED).
近年、発光効率等の素子特性を向上させたLED素子等の半導体発光素子が求められている。例えば、いわゆるシン・フィルム構造又は貼り替え構造のLEDが開発されている。かかるLEDにおいては、半導体層を成長後、成長基板を除去し、露出したn型半導体層上に部分的にn電極が形成される。このような素子では、n電極の直下の半導体膜に電流が集中し、n電極の直下の発光層における発光効率が最も高くなる。ところが、n電極の直下の発光層から発せられた光は、その上方にあるn電極に遮られてしまうので、光取り出し効率が低下する。例えば、特許文献1には、電極による光の遮蔽を回避し、光取り出し効率を向上させるために、p電極とn電極とが半導体膜に平行な方向に関して互いにずれた位置に配置されていることが開示されている。 In recent years, there has been a demand for semiconductor light emitting devices such as LED devices with improved device characteristics such as luminous efficiency. For example, an LED having a so-called thin film structure or a paste structure has been developed. In such an LED, after growing the semiconductor layer, the growth substrate is removed, and an n-electrode is partially formed on the exposed n-type semiconductor layer. In such an element, current concentrates on the semiconductor film immediately below the n electrode, and the light emission efficiency in the light emitting layer immediately below the n electrode is the highest. However, the light emitted from the light emitting layer immediately below the n-electrode is blocked by the n-electrode above it, so that the light extraction efficiency is lowered. For example, in Patent Document 1, the p-electrode and the n-electrode are arranged at positions shifted from each other in the direction parallel to the semiconductor film in order to avoid light shielding by the electrode and improve the light extraction efficiency. Is disclosed.
上記した問題点を解決するために、例えば、ITOなどのp電極(透明電極)がn電極と対向しない位置となるようにp電極をパターニングし、パターン化されたp電極上に反射金属層を形成することも考えられる。このような構成により、電流集中及び光の遮蔽を回避することはできるが、種々の問題点があることが分かった。例えば、ITOなどの透明導電性膜は成膜条件によって膜質が大きく変化し、エッチング時において残渣が残り易く、また、パターニング時においてレジスト残渣が残る場合があり、これらの残渣により反射層の反射率が低下するという問題がある。さらに、Ag(銀)などの反射金属層と半導体層との間の接合界面の密着性が悪く、当該接合界面にAgが凝集しやすくなり、不良が起こりやすい。従って、反射層の反射率が低下するという問題があることが分かった。また、p型半導体層とAgとの界面に例えばTiやNiなどを添加して、当該接合界面の密着性を向上させたとしても、透明電極を介した反射層からの反射率が低下するという問題がある。 In order to solve the above-described problems, for example, the p electrode is patterned so that the p electrode (transparent electrode) such as ITO does not face the n electrode, and a reflective metal layer is formed on the patterned p electrode. Forming is also conceivable. Although such a configuration can avoid current concentration and light shielding, it has been found that there are various problems. For example, the film quality of transparent conductive films such as ITO varies greatly depending on the film formation conditions, and residues are likely to remain during etching. In addition, resist residues may remain during patterning. There is a problem that decreases. Furthermore, the adhesiveness of the bonding interface between the reflective metal layer such as Ag (silver) and the semiconductor layer is poor, and Ag tends to aggregate at the bonding interface, which tends to cause defects. Therefore, it has been found that there is a problem that the reflectance of the reflective layer is lowered. Moreover, even if Ti, Ni, or the like is added to the interface between the p-type semiconductor layer and Ag to improve the adhesion at the junction interface, the reflectance from the reflective layer via the transparent electrode is reduced. There's a problem.
本発明は、上記した点に鑑みてなされたものであり、電流集中及び光の遮蔽を回避でき、良好な反射率が得られる、高発光効率で信頼性に優れるなどの高性能な半導体発光素子を提供することを目的としている。 The present invention has been made in view of the above points, and is capable of avoiding current concentration and light shielding, obtaining good reflectivity, high luminous efficiency and high reliability, and the like. The purpose is to provide.
本発明による半導体発光素子は、第1導電型の第1の半導体層、第2導電型の第2の半導体層、第1の半導体層と第2の半導体層との間に設けられた発光層、を含む半導体膜と、
第1の半導体層上に設けられた第1の電極と、
第2の半導体層上に形成された透明電極層と、
透明電極層上に形成された反射電極層と、
接合層を介して反射電極層に接合された支持基板と、を有し、
接合層は接合層に埋設された高抵抗部を有し、高抵抗部は接合層よりも高い電気抵抗を有し、半導体膜を挟んで第1の電極に対向する領域に設けられていることを特徴としている。
The semiconductor light emitting device according to the present invention includes a first conductive type first semiconductor layer, a second conductive type second semiconductor layer, and a light emitting layer provided between the first semiconductor layer and the second semiconductor layer. And a semiconductor film containing
A first electrode provided on the first semiconductor layer;
A transparent electrode layer formed on the second semiconductor layer;
A reflective electrode layer formed on the transparent electrode layer;
A support substrate bonded to the reflective electrode layer via the bonding layer,
The bonding layer has a high resistance portion embedded in the bonding layer, and the high resistance portion has a higher electric resistance than the bonding layer and is provided in a region facing the first electrode with the semiconductor film interposed therebetween. It is characterized by.
以下、本発明の実施例について図面を参照しつつ説明する。尚、各図において、実質的に同一又は等価な構成要素および部分には同一の参照符を付している。以下の説明では、AlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる半導体膜を含む半導体発光素子に本発明を適用した場合を例に説明するが、半導体膜は、他の材料により構成されていてもよい。 Embodiments of the present invention will be described below with reference to the drawings. In the drawings, substantially the same or equivalent components and parts are denoted by the same reference numerals. In the following description, the present invention is applied to a semiconductor light emitting device including a semiconductor film made of Al x In y Ga z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1). Although the case where the invention is applied will be described as an example, the semiconductor film may be made of another material.
図1に本発明の実施例である半導体発光素子10を示す。図1(a)は半導体膜20、支持基板60、電極70の配置を模式的に示す平面図である。図1(b)は接合層50と支持基板60との界面において、半導体膜20に向かって垂直方向から見た場合の接合層50及び高抵抗部51の配置を模式的に示す平面図である。図1(c)は図1(a)のW−W線に沿った断面図である。
FIG. 1 shows a semiconductor
図1(a)〜(c)に示すように半導体発光素子10は、半導体膜20と、半導体膜20上に形成された第2の電極30と、第2の電極30上に形成された反射電極層40と、反射電極層40上に形成された接合層50と、接合層50上に形成された支持基板60とを含んだ構造を有している。半導体膜20は、第1導電型の第1の半導体層21、第2導電型の第2の半導体層22、第1の半導体層21と第2の半導体層22との間に設けられた発光層23を有している。半導体膜20の第1の半導体層21側の表面の一部には、第1の電極70が形成されている。なお、以下においては、第1導電型、第2導電型がそれぞれn型、p型であり、第1の電極70、第2の電極30がそれぞれn電極、p電極(透明電極)である場合について説明する。また、第1の電極70、第2の電極30、反射電極層40及び半導体膜20の全体を素子構造体25、接合層50及び支持基板60の全体を支持体55とも称する。
As shown in FIGS. 1A to 1C, the semiconductor
上記したように、半導体膜20は、n型半導体層21、p型半導体層22、n型半導体層21とp型半導体層22との間に設けられた発光層23を含んだ構造を有している。n型半導体層21は、例えばSiのようなn型ドーパントが添加され、例えば厚さ3〜7μmを有している。p型半導体層22は、例えばMgのようなp型ドーパントが添加され、例えば厚さ50〜300nmを有している。発光層23は、例えば厚さ2.2nmのInGaN井戸層および厚さ15nmのGaN障壁層を3〜10周期分繰り返して積層した多重量子井戸構造を有している。
As described above, the
図1(a)に示すように、n型半導体層21上に幅a(図1(c))を有する細片(ストリップ)状のn電極70が形成されている。n電極70は、例えばTi/Al/Pt/AuまたはTi/Ni/Auが順次積層された構造を有している。n電極70は、n型半導体層21との間でオーミック接合を形成している。なお、図1においては、n電極70が複数(4つ)配置されている場合を示しているが、n電極70の数はこれに限定されず、少なくとも1つ以上のn電極70がn型半導体層21上に設けられていれば良い。
As shown in FIG. 1A, a strip-shaped n-
透明電極層(p電極)30は、半導体膜20のp型半導体層22上に形成されている。透明電極層30は、インジウムスズ酸化物(ITO:Indium Tin Oxide)からなる。なお、透明電極層30は、導電性金属酸化膜からなり、ITOの他に、例えばインジウム亜鉛酸化物(IZO:Indium Zinc Oxide)などを用いることができる。透明電極層30は、例えば厚さ約1〜30nmを有する。透明電極層30は、p型半導体層22との間でオーミック接合を形成している。
The transparent electrode layer (p electrode) 30 is formed on the p-
反射電極層40は、高反射特性の金属からなり、例えばAgからなる。また、反射電極層40としてAgを含む合金、Al、Rh、Pt等、もしくはこれらの複合材を用いることができる。上記した透明電極層30は、p型半導体層22を露出させる開口部を有さず、p型半導体層22を被覆している。すなわち、反射電極層40は透明電極層30を介してp型半導体層22に非接触の状態で形成されている。
The
高い反射率を得るため、透明電極層30(ITO)の膜厚は1〜30nmが好ましい。反射電極層40(Ag)の膜厚は40nm以上が好ましい。しかし、透明電極層(p電極)30での電流拡散を防ぐために、反射電極層40(Ag)の膜厚は300nm以下が好ましい。反射電極層40は、例えばスパッタ法により形成される。なお、反射電極層40は、透明電極層30の側面を覆っていても良い。
In order to obtain a high reflectance, the film thickness of the transparent electrode layer 30 (ITO) is preferably 1 to 30 nm. The thickness of the reflective electrode layer 40 (Ag) is preferably 40 nm or more. However, in order to prevent current diffusion in the transparent electrode layer (p electrode) 30, the thickness of the reflective electrode layer 40 (Ag) is preferably 300 nm or less. The
接合層50は、半導体膜20と支持基板60とを接合し、例えばAu/Sn接合などの共晶接合、Au/Au接合などの金属/金属接合などを用いることができる。そして、接合層50には、図1(c)に示すように、高抵抗部51が埋設されている。高抵抗部51は、少なくとも接合層50よりも高い電気抵抗を有する高抵抗体であり、電流阻止部あるいは電流制限部として機能する。例えば、高抵抗部51にはSiO2またはSiNを用いることができる。また、高抵抗部51は、絶縁性または高抵抗性を有する他の材料によって構成されていても良く、あるいは、空隙であっても良い。
As the
より詳細には、高抵抗部51は、半導体膜20を挟んでn電極70に対向する領域に設けられている。より具体的には、複数のn電極70の各々に対応する複数の高抵抗部(高抵抗体)51が設けられている。また、高抵抗部51は、半導体発光素子10の上面視において、すなわち半導体膜20に垂直な方向から見たときに、対向するn電極70を包含するような大きさ及び形状で形成されていることが好ましい。この点について、さらに図2を参照して説明する。図2は、半導体膜20に平行な平面Pに高抵抗部51及びn電極70を投影した場合を模式的に示している。なお、高抵抗部51及びn電極70の投影形状を同一の参照符を用いて示している。図2に示すように、半導体膜20に平行な平面Pに高抵抗部51及びこれに対向するn電極70を投影したとき、高抵抗部51がn電極70を包含するように形成されていることが好ましい。具体的には、n電極70は、例えば長方形状(幅a=10μm)を有し、高抵抗部51は、半導体膜20に平行な面における断面が長方形状(幅b=40μm)を有し、n電極70よりも長さが長い。
More specifically, the
以下に、高抵抗部51の形成方法並びに素子構造体25と支持体55との接合について説明する。まず、支持基板60上に接合金属を成膜し、接合層50を形成する。接合層50をエッチングによって部分的に除去して高抵抗部51の形成領域を形成する。なお、以下においては、高抵抗部51の形成領域として、接合層50に凹部を形成する場合について説明するが、接合層50を貫通して支持基板60に至る溝を形成してもよい。
Below, the formation method of the
次に、フォトリソグラフィ法によって高抵抗部51の形成領域以外の接合層50上にレジストを形成する。そして、スパッタ法、蒸着法などにより高抵抗材料を堆積した後、リフトオフ法などにより当該形成領域(凹部)内に高抵抗材料を埋設し、高抵抗部51を形成する。なお、高抵抗部51の形成方法はこれに限らない。例えば、接合層50に凹部又は溝を形成した後、スパッタ法、蒸着法などにより高抵抗材料を堆積させ、接合層50上に堆積した高抵抗材料を研磨により除去し、高抵抗部51を形成しても良い。なお、素子構造体25を支持体55に接合する際に、接合層50上に素子構造体25が載置されるために、高抵抗部51の上面が接合層50よりも低くなるように形成される。
Next, a resist is formed on the
次に、高抵抗部51が形成された接合層50を有する支持体55と素子構造体25とを接合する。図3(a)は、素子構造体25を支持体55に接合したときの高抵抗部51及びその近傍(図1(c)の破線で示す)を模式的に示す部分拡大断面図である。
Next, the support body 55 having the
上記したように、高抵抗部51の上面の高さcが接合層50の高さdよりも低い場合、高抵抗部51の上部に空隙52(ギャップ:e)が形成される。高抵抗部51の形成プロセスによっては、高抵抗部51の側部にも空隙52が形成される場合がある。また、このような空隙が形成されず、高抵抗部51が反射電極層40に接していても良い。また、接合層50に凹部を形成し、凹部内に高抵抗部51を埋設する場合について説明したが、図3(b)に示すように、高抵抗部51が支持基板60上に設けられるように埋設されていてもよい。あるいは、図4に示すように、高抵抗部51が素子構造体25(すなわち、反射電極層40)に接するように埋設されていてもよい。
As described above, when the height c of the upper surface of the
なお、図4に示すように、支持体55との接合時に、融解した接合層45の金属によって、高抵抗部51が形成された凹部上を含む素子構造体25(すなわち、反射電極層40)の全体を覆う接合層45が形成されてもよい。あるいは、予め反射電極層40上に接合層45を形成し、接合層45と接合層50とを接合してもよい。より詳細には、この場合、接合層45は、例えばTi/Pt/Auが順次積層された構造を有している。通常、接合層としてこのような構成の金属層を500〜2000nm形成するが、本発明においては、電流の拡散を抑制するため、透明電極層(p電極)30及び反射電極層40の合計層厚、又は接合層45を用いる場合には、透明電極層(p電極)30、反射電極層40及び接合層45の合計層厚が、50〜300nmの厚さの範囲内で形成されている。なお、接合層45は、反射電極層40の金属(Ag)のマイグレーションを防止するマイグレーション防止層としても機能させるため、透明電極層(p電極)30及び反射電極層40の側面を覆っていても良い。
As shown in FIG. 4, the
支持体55と素子構造体25とは、例えば熱圧着により反射電極層40に接合される。支持基板60には、半導体膜20(例えば、GaNからなる半導体膜)との熱膨張係数のマッチングなどの諸物性及びコストの観点からSiを用いることが望ましい。また、支持基板60には、Ge、CuW、AlN、SiC、Cuなどを用いても良い。
The support body 55 and the
なお、上記においては、複数のn電極70が分離して形成されている場合について説明したが、これらを互いに接続するn電極又は配線電極がn型半導体層21上に設けられていても良い。そして、当該n電極に対応した高抵抗体が接合層50内に埋設されていても良い。さらに、当該配線電極は、n型半導体層21にオーミック接触していても良く、あるいはオーミック接触していなくても良い。
In the above description, the case where the plurality of n-
図5に、実施例の半導体発光素子10との比較のための比較例の半導体発光素子110を示す。半導体発光素子110は、接合層50に高抵抗部51が設けられていない点で半導体発光素子10と異なっている。
FIG. 5 shows a comparative semiconductor
次に、図6(a)、(b)、図7(a)、(b)を参照して本発明による実施例の半導体発光素子10と比較例の半導体発光素子110との電流経路及び電流分布について説明する。図6(a)は、本実施例の半導体発光素子10の電極間に流れる電流の経路を模式的に示す断面図であり、図6(b)は、半導体発光素子10の簡易等価回路である。また、図7(a)は、比較例の半導体発光素子10の電極間に流れる電流の経路を模式的に示す断面図であり、図7(b)は、半導体発光素子110の簡易等価回路である。より詳細には、実施例の半導体発光素子10における、接合層50から反射電極層40、透明電極層30及び半導体膜20を経てn電極70に至る4つの電流経路1A〜4Aについて、等価回路に基づくシミュレーションを行った。また、同様に、比較例の半導体発光素子110における、接合層50から反射電極層40、透明電極層30及び半導体膜20を経てn電極70に至る4つの電流経路1B〜4Bに流れる電流について、簡易等価回路に基づくシミュレーションを行った。なお、上記等価回路において、R(Ag1)、R(Ag2)はそれぞれ反射電極層40(Ag)の横方向及び縦方向(半導体膜20に平行方向及び垂直方向)の抵抗、R(pc)は透明電極層30(ITO)の抵抗、R(epi1)、R(epi2)はそれぞれ横方向及び縦方向の半導体膜20の抵抗である。
Next, referring to FIGS. 6A, 6B, 7A, and 7B, current paths and currents between the semiconductor
より詳細には、半導体発光素子10及び110にI=350mAの電流を流した場合の電流経路1A〜4A及び1B〜4Bの各々の電流値を求めた。また、透明電極層30及び反射電極層40の合計膜厚tが10〜300nmの範囲において10nm刻みでシミュレーションを行った。
More specifically, the current values of the
その結果、比較例の半導体発光素子110の電流経路1B,2B,3B,4Bに流れる電流は、それぞれ61mA、74mA、92mA、123mA(t=10〜300nm)であった。すなわち、膜厚t(10〜300nm)を変化させても、各経路の電流値はほぼ一定であるが、電流経路1B,2B,3B,4B間の電流値の差は大きい。例えば、電流値最小の電流経路1Bに対し、電流値最大の電流経路4Bでは約2倍の電流が流れることが分かった。
As a result, the currents flowing in the
これに対し、実施例の半導体発光素子10の電流経路1A,2A,3A,4Aに流れる電流は、それぞれ82〜80mA、86〜85mA、89〜90mA、93〜95mA(t=10〜300nm)であった。すなわち、膜厚t(10〜300nm)を変化させても、各経路の電流値はほぼ一定であり、かつ電流経路1A,2A,3A,4A間の電流値の差は小さい。例えば、電流値最小の電流経路1Aに対し、電流値最大の電流経路4Aでは約16%だけ電流値が増加するに過ぎない。
On the other hand, the currents flowing in the
かかるシミュレーションから、比較例の半導体発光素子110の電流分布において、n電極70の直下の経路4Bに電流が集中するため、経路4Bに流れる電流が最も大きく、経路3B、経路2B、経路1Bにいくほど電流が次第に低下することが明確である。つまり、経路4B上の発光層23における発光効率が最も高く、その発光は、その上方にあるn電極70に遮られるので、光取り出し効率が低下し、半導体発光素子110の発光効率が低下する。
From this simulation, in the current distribution of the semiconductor
これに対し、実施例の半導体発光素子10においては、比較例の半導体発光素子110に比べて電流集中が大きく抑制されている。すなわち、実施例の半導体発光素子10においては、電流拡散が向上し、面内の電流分布の均一性が高くなっている。従って、n電極70による光の遮蔽が低減され、光取り出し効率、発光効率が高い半導体発光素子を提供することができる。
On the other hand, in the semiconductor
以上説明したように、実施例の半導体発光素子10においては、p型半導体層22上に反射電極層40(Ag)を直接形成することはしていない。従って、p型半導体層22上に反射電極層40(Ag)を直接形成する場合に生じる、p型半導体層22と反射電極層40との間の接合界面における密着性の低下、及び密着性の低下に起因する反射率の低下などの問題を回避することができる。つまり、透明電極層30上の全面に反射電極層40を形成しつつ(すなわち、透明電極層30をパターニングすることなく)、反射率の低下及び電流集中を抑制できるので、発光効率の高い半導体発光素子を提供することができる。また、信頼性の高い半導体発光素子を提供することができる。
As described above, in the semiconductor
図8に上記実施例の変形例である半導体発光素子10を示す。図8(a)は半導体膜20、支持基板60、n電極70の配置を模式的に示す平面図である。図8(b)は接合層50と支持基板60との界面において、半導体膜20に向かって垂直方向から見た場合の接合層50及び高抵抗部51の配置を模式的に示す平面図である。
FIG. 8 shows a semiconductor
図8(a)に示すように、くし型形状(櫛歯形状)を有するn電極70が形成されている。この場合には、図8(b)に示すように半導体膜20に平行な平面における断面がくし型形状を有する高抵抗部51が形成される。より詳細には、図9に示すように高抵抗部51は、半導体膜20に平行な平面Pに高抵抗部51及びこれに対向するn電極70を投影したとき、高抵抗部51がn電極70を包含するように形成されていることが好ましい。あるいは、n電極70は、細片状を有する複数の電極が合成又は結合されることによって、くし型形状を有し、高抵抗部51は、直方体形状を有する複数の高抵抗体からなり、それらが合成又は結合されることによって、くし型形状を有しているとも言いうる。
As shown in FIG. 8A, an n-
なお、上記した実施例においては、シン・フィルム構造の素子を例として説明したが、フリップ・チップ構造の素子にも適用することができる。また、半導体膜20、高抵抗部51、支持基板60、第1の電極70(n電極)の形状は、上記した実施例の形状に限定されず、例えば多角形、円形、楕円形であっても良い。
In the above-described embodiments, the thin film structure element has been described as an example. However, the present invention can also be applied to a flip chip structure element. Further, the shapes of the
10 半導体発光素子
20 半導体膜
21 第1の半導体層
22 第2の半導体層
23 発光層
30 第2の電極(透明電極層)
40 反射電極層
50 接合層
51 高抵抗部
52 空隙
60 支持基板
70 第1の電極
DESCRIPTION OF
40
Claims (6)
前記第1の半導体層上に設けられた第1の電極と、
前記第2の半導体層上に形成された透明電極層と、
前記透明電極層上に形成された反射電極層と、
接合層を介して前記反射電極層に接合された支持基板と、を有し、
前記接合層は前記接合層に埋設された高抵抗部を有し、前記高抵抗部は前記接合層よりも高い電気抵抗を有し、前記半導体膜を挟んで前記第1の電極に対向する領域に設けられていることを特徴とする半導体発光素子。 A semiconductor film including a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, and a light emitting layer provided between the first semiconductor layer and the second semiconductor layer; ,
A first electrode provided on the first semiconductor layer;
A transparent electrode layer formed on the second semiconductor layer;
A reflective electrode layer formed on the transparent electrode layer;
A support substrate bonded to the reflective electrode layer via a bonding layer,
The bonding layer has a high resistance portion embedded in the bonding layer, the high resistance portion has a higher electric resistance than the bonding layer, and is a region facing the first electrode with the semiconductor film interposed therebetween A semiconductor light emitting element provided in the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248904A JP2014099434A (en) | 2012-11-13 | 2012-11-13 | Semiconductor light-emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248904A JP2014099434A (en) | 2012-11-13 | 2012-11-13 | Semiconductor light-emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014099434A true JP2014099434A (en) | 2014-05-29 |
Family
ID=50941232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012248904A Pending JP2014099434A (en) | 2012-11-13 | 2012-11-13 | Semiconductor light-emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014099434A (en) |
-
2012
- 2012-11-13 JP JP2012248904A patent/JP2014099434A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7505057B2 (en) | Light emitting element | |
CN105009311B (en) | The light emitting diode of light extraction efficiency with raising | |
KR102135624B1 (en) | Light emitting diode and led module having the same | |
KR101039896B1 (en) | Light emitting device and fabrication method thereof | |
US20140175493A1 (en) | Light-Emitting Device | |
US9117973B2 (en) | Semiconductor light emitting element | |
US20100283070A1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
JP2007335793A (en) | Semiconductor light emitting device and its manufacturing method | |
JP5589812B2 (en) | Semiconductor light emitting device | |
KR20130120615A (en) | Light emitting device and light emitting device package | |
JP5258853B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
TWI602323B (en) | Light emitting device | |
JP2011181597A (en) | Semiconductor light emitting element | |
JP2011216524A (en) | Group iii nitride semiconductor light emitting element | |
JPWO2009057311A1 (en) | Semiconductor light emitting element and semiconductor light emitting device using the same | |
JP2014158001A (en) | Group iii nitride semiconductor light-emitting element and manufacturing method of the same | |
KR20150078296A (en) | Light emitting device with excellent reliability | |
CN102694101B (en) | Group III nitride semiconductor light-emitting device | |
KR20120037266A (en) | Light emitting device | |
CN103811608B (en) | A kind of manufacture method of light emitting diode | |
JP5806608B2 (en) | Semiconductor light emitting device | |
KR20120067782A (en) | Light emitting device | |
US9293673B2 (en) | Semiconductor light-emitting device preventing metal migration | |
JP4622426B2 (en) | Semiconductor light emitting device | |
JP2012253074A (en) | Nitride based light-emitting diode element |