JP2014099434A - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
JP2014099434A
JP2014099434A JP2012248904A JP2012248904A JP2014099434A JP 2014099434 A JP2014099434 A JP 2014099434A JP 2012248904 A JP2012248904 A JP 2012248904A JP 2012248904 A JP2012248904 A JP 2012248904A JP 2014099434 A JP2014099434 A JP 2014099434A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
electrode
high resistance
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012248904A
Other languages
Japanese (ja)
Inventor
Koji Matsumoto
孝治 松本
Yuji Takehara
優志 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012248904A priority Critical patent/JP2014099434A/en
Publication of JP2014099434A publication Critical patent/JP2014099434A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting element which can avoid current concentration and light shielding thereby to obtain good reflectance and achieve high performance such as high luminous efficiency and excellent reliability.SOLUTION: A semiconductor light-emitting element comprises: a semiconductor film including a first conductivity type first semiconductor layer, a second conductivity type second semiconductor layer and a luminescent layer provided between the first semiconductor layer and the second semiconductor layer; a first electrode provided on the first semiconductor layer; a transparent electrode layer formed on the second semiconductor layer; a reflection electrode layer formed on the transparent electrode layer; and a support substrate bonded to the reflection electrode layer via a bonding layer. The bonding layer includes a high resistance part buried in the bonding layer. The high resistance part has electric resistance higher than that of the bonding layer and is provided in a region opposite to the first electrode across the semiconductor film.

Description

本発明は、発光ダイオード(LED:Light Emitting Diode)等の半導体発光素子に関する。   The present invention relates to a semiconductor light emitting element such as a light emitting diode (LED).

近年、発光効率等の素子特性を向上させたLED素子等の半導体発光素子が求められている。例えば、いわゆるシン・フィルム構造又は貼り替え構造のLEDが開発されている。かかるLEDにおいては、半導体層を成長後、成長基板を除去し、露出したn型半導体層上に部分的にn電極が形成される。このような素子では、n電極の直下の半導体膜に電流が集中し、n電極の直下の発光層における発光効率が最も高くなる。ところが、n電極の直下の発光層から発せられた光は、その上方にあるn電極に遮られてしまうので、光取り出し効率が低下する。例えば、特許文献1には、電極による光の遮蔽を回避し、光取り出し効率を向上させるために、p電極とn電極とが半導体膜に平行な方向に関して互いにずれた位置に配置されていることが開示されている。   In recent years, there has been a demand for semiconductor light emitting devices such as LED devices with improved device characteristics such as luminous efficiency. For example, an LED having a so-called thin film structure or a paste structure has been developed. In such an LED, after growing the semiconductor layer, the growth substrate is removed, and an n-electrode is partially formed on the exposed n-type semiconductor layer. In such an element, current concentrates on the semiconductor film immediately below the n electrode, and the light emission efficiency in the light emitting layer immediately below the n electrode is the highest. However, the light emitted from the light emitting layer immediately below the n-electrode is blocked by the n-electrode above it, so that the light extraction efficiency is lowered. For example, in Patent Document 1, the p-electrode and the n-electrode are arranged at positions shifted from each other in the direction parallel to the semiconductor film in order to avoid light shielding by the electrode and improve the light extraction efficiency. Is disclosed.

特開平8−125225号公報JP-A-8-125225

上記した問題点を解決するために、例えば、ITOなどのp電極(透明電極)がn電極と対向しない位置となるようにp電極をパターニングし、パターン化されたp電極上に反射金属層を形成することも考えられる。このような構成により、電流集中及び光の遮蔽を回避することはできるが、種々の問題点があることが分かった。例えば、ITOなどの透明導電性膜は成膜条件によって膜質が大きく変化し、エッチング時において残渣が残り易く、また、パターニング時においてレジスト残渣が残る場合があり、これらの残渣により反射層の反射率が低下するという問題がある。さらに、Ag(銀)などの反射金属層と半導体層との間の接合界面の密着性が悪く、当該接合界面にAgが凝集しやすくなり、不良が起こりやすい。従って、反射層の反射率が低下するという問題があることが分かった。また、p型半導体層とAgとの界面に例えばTiやNiなどを添加して、当該接合界面の密着性を向上させたとしても、透明電極を介した反射層からの反射率が低下するという問題がある。   In order to solve the above-described problems, for example, the p electrode is patterned so that the p electrode (transparent electrode) such as ITO does not face the n electrode, and a reflective metal layer is formed on the patterned p electrode. Forming is also conceivable. Although such a configuration can avoid current concentration and light shielding, it has been found that there are various problems. For example, the film quality of transparent conductive films such as ITO varies greatly depending on the film formation conditions, and residues are likely to remain during etching. In addition, resist residues may remain during patterning. There is a problem that decreases. Furthermore, the adhesiveness of the bonding interface between the reflective metal layer such as Ag (silver) and the semiconductor layer is poor, and Ag tends to aggregate at the bonding interface, which tends to cause defects. Therefore, it has been found that there is a problem that the reflectance of the reflective layer is lowered. Moreover, even if Ti, Ni, or the like is added to the interface between the p-type semiconductor layer and Ag to improve the adhesion at the junction interface, the reflectance from the reflective layer via the transparent electrode is reduced. There's a problem.

本発明は、上記した点に鑑みてなされたものであり、電流集中及び光の遮蔽を回避でき、良好な反射率が得られる、高発光効率で信頼性に優れるなどの高性能な半導体発光素子を提供することを目的としている。   The present invention has been made in view of the above points, and is capable of avoiding current concentration and light shielding, obtaining good reflectivity, high luminous efficiency and high reliability, and the like. The purpose is to provide.

本発明による半導体発光素子は、第1導電型の第1の半導体層、第2導電型の第2の半導体層、第1の半導体層と第2の半導体層との間に設けられた発光層、を含む半導体膜と、
第1の半導体層上に設けられた第1の電極と、
第2の半導体層上に形成された透明電極層と、
透明電極層上に形成された反射電極層と、
接合層を介して反射電極層に接合された支持基板と、を有し、
接合層は接合層に埋設された高抵抗部を有し、高抵抗部は接合層よりも高い電気抵抗を有し、半導体膜を挟んで第1の電極に対向する領域に設けられていることを特徴としている。
The semiconductor light emitting device according to the present invention includes a first conductive type first semiconductor layer, a second conductive type second semiconductor layer, and a light emitting layer provided between the first semiconductor layer and the second semiconductor layer. And a semiconductor film containing
A first electrode provided on the first semiconductor layer;
A transparent electrode layer formed on the second semiconductor layer;
A reflective electrode layer formed on the transparent electrode layer;
A support substrate bonded to the reflective electrode layer via the bonding layer,
The bonding layer has a high resistance portion embedded in the bonding layer, and the high resistance portion has a higher electric resistance than the bonding layer and is provided in a region facing the first electrode with the semiconductor film interposed therebetween. It is characterized by.

本発明の実施例である半導体発光素子の平面図及び断面図である。It is the top view and sectional drawing of the semiconductor light-emitting device which are the Examples of this invention. 半導体膜に平行な平面に高抵抗部及びn電極を投影した場合を模式的に示す図である。It is a figure which shows typically the case where a high resistance part and n electrode are projected on the plane parallel to a semiconductor film. 素子構造体を支持体に接合したときの高抵抗部及びその近傍を模式的に示す部分拡大断面図である。It is a partial expanded sectional view which shows typically the high resistance part and its vicinity when an element structure is joined to a support body. 高抵抗部が素子構造体に接する場合を模式的に示す部分拡大断面図である。It is a partial expanded sectional view which shows typically the case where a high resistance part contacts an element structure. 比較例の半導体発光素子の断面図である。It is sectional drawing of the semiconductor light-emitting device of a comparative example. (a)は、実施例の半導体発光素子の電流経路を模式的に示す断面図であり、(b)はその簡易等価回路である。(A) is sectional drawing which shows typically the current pathway of the semiconductor light-emitting device of an Example, (b) is the simple equivalent circuit. (a)は、比較例の半導体発光素子の電流経路を模式的に示す断面図であり、(b)はその簡易等価回路である。(A) is sectional drawing which shows typically the electric current path | route of the semiconductor light-emitting device of a comparative example, (b) is the simple equivalent circuit. 本発明の変形例である半導体発光素子の平面図である。It is a top view of the semiconductor light-emitting device which is a modification of this invention. 変形例の高抵抗部及びn電極を半導体膜に平行な平面に投影した場合を模式的に示す図である。It is a figure which shows typically the case where the high resistance part and n electrode of a modification are projected on the plane parallel to a semiconductor film.

以下、本発明の実施例について図面を参照しつつ説明する。尚、各図において、実質的に同一又は等価な構成要素および部分には同一の参照符を付している。以下の説明では、AlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる半導体膜を含む半導体発光素子に本発明を適用した場合を例に説明するが、半導体膜は、他の材料により構成されていてもよい。 Embodiments of the present invention will be described below with reference to the drawings. In the drawings, substantially the same or equivalent components and parts are denoted by the same reference numerals. In the following description, the present invention is applied to a semiconductor light emitting device including a semiconductor film made of Al x In y Ga z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1). Although the case where the invention is applied will be described as an example, the semiconductor film may be made of another material.

図1に本発明の実施例である半導体発光素子10を示す。図1(a)は半導体膜20、支持基板60、電極70の配置を模式的に示す平面図である。図1(b)は接合層50と支持基板60との界面において、半導体膜20に向かって垂直方向から見た場合の接合層50及び高抵抗部51の配置を模式的に示す平面図である。図1(c)は図1(a)のW−W線に沿った断面図である。   FIG. 1 shows a semiconductor light emitting device 10 which is an embodiment of the present invention. FIG. 1A is a plan view schematically showing the arrangement of the semiconductor film 20, the support substrate 60, and the electrode 70. FIG. 1B is a plan view schematically showing the arrangement of the bonding layer 50 and the high resistance portion 51 when viewed from the vertical direction toward the semiconductor film 20 at the interface between the bonding layer 50 and the support substrate 60. . FIG.1 (c) is sectional drawing along the WW line of Fig.1 (a).

図1(a)〜(c)に示すように半導体発光素子10は、半導体膜20と、半導体膜20上に形成された第2の電極30と、第2の電極30上に形成された反射電極層40と、反射電極層40上に形成された接合層50と、接合層50上に形成された支持基板60とを含んだ構造を有している。半導体膜20は、第1導電型の第1の半導体層21、第2導電型の第2の半導体層22、第1の半導体層21と第2の半導体層22との間に設けられた発光層23を有している。半導体膜20の第1の半導体層21側の表面の一部には、第1の電極70が形成されている。なお、以下においては、第1導電型、第2導電型がそれぞれn型、p型であり、第1の電極70、第2の電極30がそれぞれn電極、p電極(透明電極)である場合について説明する。また、第1の電極70、第2の電極30、反射電極層40及び半導体膜20の全体を素子構造体25、接合層50及び支持基板60の全体を支持体55とも称する。   As shown in FIGS. 1A to 1C, the semiconductor light emitting device 10 includes a semiconductor film 20, a second electrode 30 formed on the semiconductor film 20, and a reflection formed on the second electrode 30. The structure includes an electrode layer 40, a bonding layer 50 formed on the reflective electrode layer 40, and a support substrate 60 formed on the bonding layer 50. The semiconductor film 20 includes a first conductivity type first semiconductor layer 21, a second conductivity type second semiconductor layer 22, and a light emission provided between the first semiconductor layer 21 and the second semiconductor layer 22. It has a layer 23. A first electrode 70 is formed on a part of the surface of the semiconductor film 20 on the first semiconductor layer 21 side. In the following, the first conductivity type and the second conductivity type are n-type and p-type, respectively, and the first electrode 70 and the second electrode 30 are n-electrode and p-electrode (transparent electrode), respectively. Will be described. The entire first electrode 70, second electrode 30, reflective electrode layer 40, and semiconductor film 20 are also referred to as an element structure 25, the bonding layer 50, and the entire support substrate 60 are also referred to as a support 55.

上記したように、半導体膜20は、n型半導体層21、p型半導体層22、n型半導体層21とp型半導体層22との間に設けられた発光層23を含んだ構造を有している。n型半導体層21は、例えばSiのようなn型ドーパントが添加され、例えば厚さ3〜7μmを有している。p型半導体層22は、例えばMgのようなp型ドーパントが添加され、例えば厚さ50〜300nmを有している。発光層23は、例えば厚さ2.2nmのInGaN井戸層および厚さ15nmのGaN障壁層を3〜10周期分繰り返して積層した多重量子井戸構造を有している。   As described above, the semiconductor film 20 has a structure including the n-type semiconductor layer 21, the p-type semiconductor layer 22, and the light emitting layer 23 provided between the n-type semiconductor layer 21 and the p-type semiconductor layer 22. ing. The n-type semiconductor layer 21 is doped with an n-type dopant such as Si, and has a thickness of 3 to 7 μm, for example. The p-type semiconductor layer 22 is added with a p-type dopant such as Mg, and has a thickness of 50 to 300 nm, for example. The light emitting layer 23 has a multiple quantum well structure in which, for example, an InGaN well layer having a thickness of 2.2 nm and a GaN barrier layer having a thickness of 15 nm are repeatedly stacked for 3 to 10 periods.

図1(a)に示すように、n型半導体層21上に幅a(図1(c))を有する細片(ストリップ)状のn電極70が形成されている。n電極70は、例えばTi/Al/Pt/AuまたはTi/Ni/Auが順次積層された構造を有している。n電極70は、n型半導体層21との間でオーミック接合を形成している。なお、図1においては、n電極70が複数(4つ)配置されている場合を示しているが、n電極70の数はこれに限定されず、少なくとも1つ以上のn電極70がn型半導体層21上に設けられていれば良い。   As shown in FIG. 1A, a strip-shaped n-electrode 70 having a width a (FIG. 1C) is formed on the n-type semiconductor layer 21. As shown in FIG. The n-electrode 70 has a structure in which, for example, Ti / Al / Pt / Au or Ti / Ni / Au are sequentially stacked. The n electrode 70 forms an ohmic junction with the n-type semiconductor layer 21. FIG. 1 shows a case where a plurality (four) of n electrodes 70 are arranged, but the number of n electrodes 70 is not limited to this, and at least one n electrode 70 is an n-type. What is necessary is just to be provided on the semiconductor layer 21.

透明電極層(p電極)30は、半導体膜20のp型半導体層22上に形成されている。透明電極層30は、インジウムスズ酸化物(ITO:Indium Tin Oxide)からなる。なお、透明電極層30は、導電性金属酸化膜からなり、ITOの他に、例えばインジウム亜鉛酸化物(IZO:Indium Zinc Oxide)などを用いることができる。透明電極層30は、例えば厚さ約1〜30nmを有する。透明電極層30は、p型半導体層22との間でオーミック接合を形成している。   The transparent electrode layer (p electrode) 30 is formed on the p-type semiconductor layer 22 of the semiconductor film 20. The transparent electrode layer 30 is made of indium tin oxide (ITO). The transparent electrode layer 30 is made of a conductive metal oxide film, and in addition to ITO, for example, indium zinc oxide (IZO) can be used. The transparent electrode layer 30 has a thickness of about 1 to 30 nm, for example. The transparent electrode layer 30 forms an ohmic junction with the p-type semiconductor layer 22.

反射電極層40は、高反射特性の金属からなり、例えばAgからなる。また、反射電極層40としてAgを含む合金、Al、Rh、Pt等、もしくはこれらの複合材を用いることができる。上記した透明電極層30は、p型半導体層22を露出させる開口部を有さず、p型半導体層22を被覆している。すなわち、反射電極層40は透明電極層30を介してp型半導体層22に非接触の状態で形成されている。   The reflective electrode layer 40 is made of a highly reflective metal, for example, Ag. Further, an alloy containing Ag, Al, Rh, Pt, or a composite material thereof can be used as the reflective electrode layer 40. The transparent electrode layer 30 described above does not have an opening that exposes the p-type semiconductor layer 22 and covers the p-type semiconductor layer 22. That is, the reflective electrode layer 40 is formed in a non-contact state with the p-type semiconductor layer 22 via the transparent electrode layer 30.

高い反射率を得るため、透明電極層30(ITO)の膜厚は1〜30nmが好ましい。反射電極層40(Ag)の膜厚は40nm以上が好ましい。しかし、透明電極層(p電極)30での電流拡散を防ぐために、反射電極層40(Ag)の膜厚は300nm以下が好ましい。反射電極層40は、例えばスパッタ法により形成される。なお、反射電極層40は、透明電極層30の側面を覆っていても良い。   In order to obtain a high reflectance, the film thickness of the transparent electrode layer 30 (ITO) is preferably 1 to 30 nm. The thickness of the reflective electrode layer 40 (Ag) is preferably 40 nm or more. However, in order to prevent current diffusion in the transparent electrode layer (p electrode) 30, the thickness of the reflective electrode layer 40 (Ag) is preferably 300 nm or less. The reflective electrode layer 40 is formed by sputtering, for example. The reflective electrode layer 40 may cover the side surface of the transparent electrode layer 30.

接合層50は、半導体膜20と支持基板60とを接合し、例えばAu/Sn接合などの共晶接合、Au/Au接合などの金属/金属接合などを用いることができる。そして、接合層50には、図1(c)に示すように、高抵抗部51が埋設されている。高抵抗部51は、少なくとも接合層50よりも高い電気抵抗を有する高抵抗体であり、電流阻止部あるいは電流制限部として機能する。例えば、高抵抗部51にはSiO2またはSiNを用いることができる。また、高抵抗部51は、絶縁性または高抵抗性を有する他の材料によって構成されていても良く、あるいは、空隙であっても良い。 As the bonding layer 50, the semiconductor film 20 and the support substrate 60 are bonded, and eutectic bonding such as Au / Sn bonding or metal / metal bonding such as Au / Au bonding can be used. Then, as shown in FIG. 1C, a high resistance portion 51 is embedded in the bonding layer 50. The high resistance portion 51 is a high resistance body having an electric resistance higher than that of at least the bonding layer 50, and functions as a current blocking portion or a current limiting portion. For example, SiO 2 or SiN can be used for the high resistance portion 51. Moreover, the high resistance part 51 may be comprised with the other material which has insulation or high resistance, or may be a space | gap.

より詳細には、高抵抗部51は、半導体膜20を挟んでn電極70に対向する領域に設けられている。より具体的には、複数のn電極70の各々に対応する複数の高抵抗部(高抵抗体)51が設けられている。また、高抵抗部51は、半導体発光素子10の上面視において、すなわち半導体膜20に垂直な方向から見たときに、対向するn電極70を包含するような大きさ及び形状で形成されていることが好ましい。この点について、さらに図2を参照して説明する。図2は、半導体膜20に平行な平面Pに高抵抗部51及びn電極70を投影した場合を模式的に示している。なお、高抵抗部51及びn電極70の投影形状を同一の参照符を用いて示している。図2に示すように、半導体膜20に平行な平面Pに高抵抗部51及びこれに対向するn電極70を投影したとき、高抵抗部51がn電極70を包含するように形成されていることが好ましい。具体的には、n電極70は、例えば長方形状(幅a=10μm)を有し、高抵抗部51は、半導体膜20に平行な面における断面が長方形状(幅b=40μm)を有し、n電極70よりも長さが長い。   More specifically, the high resistance portion 51 is provided in a region facing the n electrode 70 with the semiconductor film 20 interposed therebetween. More specifically, a plurality of high resistance portions (high resistance bodies) 51 corresponding to each of the plurality of n electrodes 70 are provided. Further, the high resistance portion 51 is formed in such a size and shape as to include the opposing n-electrode 70 when viewed from the top of the semiconductor light emitting element 10, that is, when viewed from a direction perpendicular to the semiconductor film 20. It is preferable. This point will be further described with reference to FIG. FIG. 2 schematically shows a case where the high resistance part 51 and the n-electrode 70 are projected onto the plane P parallel to the semiconductor film 20. The projected shapes of the high resistance part 51 and the n electrode 70 are indicated using the same reference numerals. As shown in FIG. 2, when the high resistance portion 51 and the n electrode 70 facing the high resistance portion 51 are projected onto the plane P parallel to the semiconductor film 20, the high resistance portion 51 is formed so as to include the n electrode 70. It is preferable. Specifically, the n-electrode 70 has, for example, a rectangular shape (width a = 10 μm), and the high resistance portion 51 has a rectangular shape (width b = 40 μm) in a cross section parallel to the semiconductor film 20. The length is longer than that of the n-electrode 70.

以下に、高抵抗部51の形成方法並びに素子構造体25と支持体55との接合について説明する。まず、支持基板60上に接合金属を成膜し、接合層50を形成する。接合層50をエッチングによって部分的に除去して高抵抗部51の形成領域を形成する。なお、以下においては、高抵抗部51の形成領域として、接合層50に凹部を形成する場合について説明するが、接合層50を貫通して支持基板60に至る溝を形成してもよい。   Below, the formation method of the high resistance part 51 and joining of the element structure 25 and the support body 55 are demonstrated. First, a bonding metal is formed on the support substrate 60 to form the bonding layer 50. The bonding layer 50 is partially removed by etching to form a formation region of the high resistance portion 51. In the following, a case where a concave portion is formed in the bonding layer 50 as a formation region of the high resistance portion 51 will be described. However, a groove that penetrates the bonding layer 50 and reaches the support substrate 60 may be formed.

次に、フォトリソグラフィ法によって高抵抗部51の形成領域以外の接合層50上にレジストを形成する。そして、スパッタ法、蒸着法などにより高抵抗材料を堆積した後、リフトオフ法などにより当該形成領域(凹部)内に高抵抗材料を埋設し、高抵抗部51を形成する。なお、高抵抗部51の形成方法はこれに限らない。例えば、接合層50に凹部又は溝を形成した後、スパッタ法、蒸着法などにより高抵抗材料を堆積させ、接合層50上に堆積した高抵抗材料を研磨により除去し、高抵抗部51を形成しても良い。なお、素子構造体25を支持体55に接合する際に、接合層50上に素子構造体25が載置されるために、高抵抗部51の上面が接合層50よりも低くなるように形成される。   Next, a resist is formed on the bonding layer 50 other than the formation region of the high resistance portion 51 by photolithography. Then, after depositing a high resistance material by a sputtering method, a vapor deposition method or the like, the high resistance material is buried in the formation region (concave portion) by a lift-off method or the like to form the high resistance portion 51. In addition, the formation method of the high resistance part 51 is not restricted to this. For example, after forming a recess or groove in the bonding layer 50, a high resistance material is deposited by sputtering, vapor deposition, or the like, and the high resistance material deposited on the bonding layer 50 is removed by polishing to form the high resistance portion 51. You may do it. In addition, when the element structure 25 is bonded to the support body 55, the element structure 25 is placed on the bonding layer 50, and thus the upper surface of the high resistance portion 51 is formed to be lower than the bonding layer 50. Is done.

次に、高抵抗部51が形成された接合層50を有する支持体55と素子構造体25とを接合する。図3(a)は、素子構造体25を支持体55に接合したときの高抵抗部51及びその近傍(図1(c)の破線で示す)を模式的に示す部分拡大断面図である。   Next, the support body 55 having the bonding layer 50 in which the high resistance portion 51 is formed and the element structure 25 are bonded. FIG. 3A is a partial enlarged cross-sectional view schematically showing the high resistance portion 51 and its vicinity (indicated by a broken line in FIG. 1C) when the element structure 25 is bonded to the support body 55.

上記したように、高抵抗部51の上面の高さcが接合層50の高さdよりも低い場合、高抵抗部51の上部に空隙52(ギャップ:e)が形成される。高抵抗部51の形成プロセスによっては、高抵抗部51の側部にも空隙52が形成される場合がある。また、このような空隙が形成されず、高抵抗部51が反射電極層40に接していても良い。また、接合層50に凹部を形成し、凹部内に高抵抗部51を埋設する場合について説明したが、図3(b)に示すように、高抵抗部51が支持基板60上に設けられるように埋設されていてもよい。あるいは、図4に示すように、高抵抗部51が素子構造体25(すなわち、反射電極層40)に接するように埋設されていてもよい。   As described above, when the height c of the upper surface of the high resistance portion 51 is lower than the height d of the bonding layer 50, a gap 52 (gap: e) is formed above the high resistance portion 51. Depending on the formation process of the high resistance part 51, the gap 52 may be formed also on the side part of the high resistance part 51. Further, such a gap may not be formed, and the high resistance portion 51 may be in contact with the reflective electrode layer 40. Moreover, although the case where the concave portion is formed in the bonding layer 50 and the high resistance portion 51 is embedded in the concave portion has been described, the high resistance portion 51 is provided on the support substrate 60 as shown in FIG. It may be embedded in. Or as shown in FIG. 4, the high resistance part 51 may be embed | buried so that the element structure 25 (namely, reflective electrode layer 40) may be contact | connected.

なお、図4に示すように、支持体55との接合時に、融解した接合層45の金属によって、高抵抗部51が形成された凹部上を含む素子構造体25(すなわち、反射電極層40)の全体を覆う接合層45が形成されてもよい。あるいは、予め反射電極層40上に接合層45を形成し、接合層45と接合層50とを接合してもよい。より詳細には、この場合、接合層45は、例えばTi/Pt/Auが順次積層された構造を有している。通常、接合層としてこのような構成の金属層を500〜2000nm形成するが、本発明においては、電流の拡散を抑制するため、透明電極層(p電極)30及び反射電極層40の合計層厚、又は接合層45を用いる場合には、透明電極層(p電極)30、反射電極層40及び接合層45の合計層厚が、50〜300nmの厚さの範囲内で形成されている。なお、接合層45は、反射電極層40の金属(Ag)のマイグレーションを防止するマイグレーション防止層としても機能させるため、透明電極層(p電極)30及び反射電極層40の側面を覆っていても良い。   As shown in FIG. 4, the element structure 25 including the concave portion in which the high resistance portion 51 is formed by the molten metal of the bonding layer 45 at the time of bonding to the support body 55 (that is, the reflective electrode layer 40). A bonding layer 45 may be formed so as to cover the whole. Alternatively, the bonding layer 45 may be formed on the reflective electrode layer 40 in advance, and the bonding layer 45 and the bonding layer 50 may be bonded. More specifically, in this case, the bonding layer 45 has a structure in which, for example, Ti / Pt / Au are sequentially stacked. Normally, a metal layer having such a structure is formed as a bonding layer in a thickness of 500 to 2000 nm. In the present invention, the total thickness of the transparent electrode layer (p electrode) 30 and the reflective electrode layer 40 is used to suppress current diffusion. When the bonding layer 45 is used, the total layer thickness of the transparent electrode layer (p electrode) 30, the reflective electrode layer 40, and the bonding layer 45 is formed within a thickness range of 50 to 300 nm. Note that the bonding layer 45 may also function as a migration preventing layer that prevents migration of the metal (Ag) of the reflective electrode layer 40, so that it covers the side surfaces of the transparent electrode layer (p electrode) 30 and the reflective electrode layer 40. good.

支持体55と素子構造体25とは、例えば熱圧着により反射電極層40に接合される。支持基板60には、半導体膜20(例えば、GaNからなる半導体膜)との熱膨張係数のマッチングなどの諸物性及びコストの観点からSiを用いることが望ましい。また、支持基板60には、Ge、CuW、AlN、SiC、Cuなどを用いても良い。   The support body 55 and the element structure 25 are bonded to the reflective electrode layer 40 by, for example, thermocompression bonding. It is desirable to use Si for the support substrate 60 from the viewpoints of various physical properties such as matching of the thermal expansion coefficient with the semiconductor film 20 (for example, a semiconductor film made of GaN) and cost. Further, Ge, CuW, AlN, SiC, Cu or the like may be used for the support substrate 60.

なお、上記においては、複数のn電極70が分離して形成されている場合について説明したが、これらを互いに接続するn電極又は配線電極がn型半導体層21上に設けられていても良い。そして、当該n電極に対応した高抵抗体が接合層50内に埋設されていても良い。さらに、当該配線電極は、n型半導体層21にオーミック接触していても良く、あるいはオーミック接触していなくても良い。   In the above description, the case where the plurality of n-electrodes 70 are formed separately has been described. However, an n-electrode or a wiring electrode that connects these electrodes may be provided on the n-type semiconductor layer 21. In addition, a high resistance corresponding to the n electrode may be embedded in the bonding layer 50. Furthermore, the wiring electrode may be in ohmic contact with the n-type semiconductor layer 21 or may not be in ohmic contact.

図5に、実施例の半導体発光素子10との比較のための比較例の半導体発光素子110を示す。半導体発光素子110は、接合層50に高抵抗部51が設けられていない点で半導体発光素子10と異なっている。   FIG. 5 shows a comparative semiconductor light emitting device 110 for comparison with the semiconductor light emitting device 10 of the example. The semiconductor light emitting device 110 is different from the semiconductor light emitting device 10 in that the high resistance portion 51 is not provided in the bonding layer 50.

次に、図6(a)、(b)、図7(a)、(b)を参照して本発明による実施例の半導体発光素子10と比較例の半導体発光素子110との電流経路及び電流分布について説明する。図6(a)は、本実施例の半導体発光素子10の電極間に流れる電流の経路を模式的に示す断面図であり、図6(b)は、半導体発光素子10の簡易等価回路である。また、図7(a)は、比較例の半導体発光素子10の電極間に流れる電流の経路を模式的に示す断面図であり、図7(b)は、半導体発光素子110の簡易等価回路である。より詳細には、実施例の半導体発光素子10における、接合層50から反射電極層40、透明電極層30及び半導体膜20を経てn電極70に至る4つの電流経路1A〜4Aについて、等価回路に基づくシミュレーションを行った。また、同様に、比較例の半導体発光素子110における、接合層50から反射電極層40、透明電極層30及び半導体膜20を経てn電極70に至る4つの電流経路1B〜4Bに流れる電流について、簡易等価回路に基づくシミュレーションを行った。なお、上記等価回路において、R(Ag1)、R(Ag2)はそれぞれ反射電極層40(Ag)の横方向及び縦方向(半導体膜20に平行方向及び垂直方向)の抵抗、R(pc)は透明電極層30(ITO)の抵抗、R(epi1)、R(epi2)はそれぞれ横方向及び縦方向の半導体膜20の抵抗である。   Next, referring to FIGS. 6A, 6B, 7A, and 7B, current paths and currents between the semiconductor light emitting device 10 of the example according to the present invention and the semiconductor light emitting device 110 of the comparative example. The distribution will be described. FIG. 6A is a cross-sectional view schematically showing a path of a current flowing between the electrodes of the semiconductor light emitting device 10 of this example, and FIG. 6B is a simple equivalent circuit of the semiconductor light emitting device 10. . 7A is a cross-sectional view schematically showing a path of a current flowing between the electrodes of the semiconductor light emitting device 10 of the comparative example, and FIG. 7B is a simple equivalent circuit of the semiconductor light emitting device 110. is there. More specifically, in the semiconductor light emitting device 10 of the example, four current paths 1A to 4A from the bonding layer 50 to the n electrode 70 through the reflective electrode layer 40, the transparent electrode layer 30, and the semiconductor film 20 are equivalent circuits. Based on the simulation. Similarly, in the semiconductor light emitting device 110 of the comparative example, the current flowing through the four current paths 1B to 4B from the bonding layer 50 to the n electrode 70 through the reflective electrode layer 40, the transparent electrode layer 30, and the semiconductor film 20 is as follows. A simulation based on a simple equivalent circuit was performed. In the equivalent circuit, R (Ag1) and R (Ag2) are resistances in the horizontal and vertical directions (parallel and vertical to the semiconductor film 20) of the reflective electrode layer 40 (Ag), and R (pc) is R (pc). The resistances R (epi1) and R (epi2) of the transparent electrode layer 30 (ITO) are the resistances of the semiconductor film 20 in the horizontal direction and the vertical direction, respectively.

より詳細には、半導体発光素子10及び110にI=350mAの電流を流した場合の電流経路1A〜4A及び1B〜4Bの各々の電流値を求めた。また、透明電極層30及び反射電極層40の合計膜厚tが10〜300nmの範囲において10nm刻みでシミュレーションを行った。   More specifically, the current values of the current paths 1A to 4A and 1B to 4B in the case where a current of I = 350 mA was passed through the semiconductor light emitting devices 10 and 110 were obtained. Further, the simulation was performed in increments of 10 nm in the range where the total film thickness t of the transparent electrode layer 30 and the reflective electrode layer 40 was 10 to 300 nm.

その結果、比較例の半導体発光素子110の電流経路1B,2B,3B,4Bに流れる電流は、それぞれ61mA、74mA、92mA、123mA(t=10〜300nm)であった。すなわち、膜厚t(10〜300nm)を変化させても、各経路の電流値はほぼ一定であるが、電流経路1B,2B,3B,4B間の電流値の差は大きい。例えば、電流値最小の電流経路1Bに対し、電流値最大の電流経路4Bでは約2倍の電流が流れることが分かった。   As a result, the currents flowing in the current paths 1B, 2B, 3B, and 4B of the semiconductor light emitting device 110 of the comparative example were 61 mA, 74 mA, 92 mA, and 123 mA (t = 10 to 300 nm), respectively. That is, even if the film thickness t (10 to 300 nm) is changed, the current value of each path is substantially constant, but the difference in current value between the current paths 1B, 2B, 3B, and 4B is large. For example, it was found that about twice as much current flows in the current path 4B having the maximum current value as compared to the current path 1B having the minimum current value.

これに対し、実施例の半導体発光素子10の電流経路1A,2A,3A,4Aに流れる電流は、それぞれ82〜80mA、86〜85mA、89〜90mA、93〜95mA(t=10〜300nm)であった。すなわち、膜厚t(10〜300nm)を変化させても、各経路の電流値はほぼ一定であり、かつ電流経路1A,2A,3A,4A間の電流値の差は小さい。例えば、電流値最小の電流経路1Aに対し、電流値最大の電流経路4Aでは約16%だけ電流値が増加するに過ぎない。   On the other hand, the currents flowing in the current paths 1A, 2A, 3A, and 4A of the semiconductor light emitting device 10 of the example are 82 to 80 mA, 86 to 85 mA, 89 to 90 mA, and 93 to 95 mA (t = 10 to 300 nm), respectively. there were. That is, even if the film thickness t (10 to 300 nm) is changed, the current value of each path is substantially constant, and the difference in current value between the current paths 1A, 2A, 3A, and 4A is small. For example, the current value increases only by about 16% in the current path 4A having the maximum current value compared to the current path 1A having the minimum current value.

かかるシミュレーションから、比較例の半導体発光素子110の電流分布において、n電極70の直下の経路4Bに電流が集中するため、経路4Bに流れる電流が最も大きく、経路3B、経路2B、経路1Bにいくほど電流が次第に低下することが明確である。つまり、経路4B上の発光層23における発光効率が最も高く、その発光は、その上方にあるn電極70に遮られるので、光取り出し効率が低下し、半導体発光素子110の発光効率が低下する。   From this simulation, in the current distribution of the semiconductor light emitting device 110 of the comparative example, the current concentrates on the path 4B immediately below the n-electrode 70, so that the current flowing through the path 4B is the largest and goes to the path 3B, path 2B, and path 1B. It is clear that the current gradually decreases. That is, the light emission efficiency in the light emitting layer 23 on the path 4B is the highest, and the light emission is blocked by the n electrode 70 thereabove, so that the light extraction efficiency is lowered, and the light emission efficiency of the semiconductor light emitting device 110 is lowered.

これに対し、実施例の半導体発光素子10においては、比較例の半導体発光素子110に比べて電流集中が大きく抑制されている。すなわち、実施例の半導体発光素子10においては、電流拡散が向上し、面内の電流分布の均一性が高くなっている。従って、n電極70による光の遮蔽が低減され、光取り出し効率、発光効率が高い半導体発光素子を提供することができる。   On the other hand, in the semiconductor light emitting device 10 of the example, current concentration is greatly suppressed as compared with the semiconductor light emitting device 110 of the comparative example. That is, in the semiconductor light emitting device 10 of the example, the current diffusion is improved and the uniformity of the in-plane current distribution is high. Therefore, light shielding by the n-electrode 70 is reduced, and a semiconductor light emitting device with high light extraction efficiency and high light emission efficiency can be provided.

以上説明したように、実施例の半導体発光素子10においては、p型半導体層22上に反射電極層40(Ag)を直接形成することはしていない。従って、p型半導体層22上に反射電極層40(Ag)を直接形成する場合に生じる、p型半導体層22と反射電極層40との間の接合界面における密着性の低下、及び密着性の低下に起因する反射率の低下などの問題を回避することができる。つまり、透明電極層30上の全面に反射電極層40を形成しつつ(すなわち、透明電極層30をパターニングすることなく)、反射率の低下及び電流集中を抑制できるので、発光効率の高い半導体発光素子を提供することができる。また、信頼性の高い半導体発光素子を提供することができる。   As described above, in the semiconductor light emitting device 10 of the example, the reflective electrode layer 40 (Ag) is not directly formed on the p-type semiconductor layer 22. Therefore, when the reflective electrode layer 40 (Ag) is directly formed on the p-type semiconductor layer 22, the adhesiveness at the bonding interface between the p-type semiconductor layer 22 and the reflective electrode layer 40 is reduced, and the adhesiveness is reduced. Problems such as a decrease in reflectance due to the decrease can be avoided. That is, while the reflective electrode layer 40 is formed on the entire surface of the transparent electrode layer 30 (that is, without patterning the transparent electrode layer 30), it is possible to suppress a decrease in reflectance and current concentration, so that semiconductor light emission with high emission efficiency can be achieved. An element can be provided. In addition, a highly reliable semiconductor light emitting element can be provided.

図8に上記実施例の変形例である半導体発光素子10を示す。図8(a)は半導体膜20、支持基板60、n電極70の配置を模式的に示す平面図である。図8(b)は接合層50と支持基板60との界面において、半導体膜20に向かって垂直方向から見た場合の接合層50及び高抵抗部51の配置を模式的に示す平面図である。   FIG. 8 shows a semiconductor light emitting device 10 which is a modification of the above embodiment. FIG. 8A is a plan view schematically showing the arrangement of the semiconductor film 20, the support substrate 60, and the n electrode 70. FIG. 8B is a plan view schematically showing the arrangement of the bonding layer 50 and the high resistance portion 51 when viewed from the vertical direction toward the semiconductor film 20 at the interface between the bonding layer 50 and the support substrate 60. .

図8(a)に示すように、くし型形状(櫛歯形状)を有するn電極70が形成されている。この場合には、図8(b)に示すように半導体膜20に平行な平面における断面がくし型形状を有する高抵抗部51が形成される。より詳細には、図9に示すように高抵抗部51は、半導体膜20に平行な平面Pに高抵抗部51及びこれに対向するn電極70を投影したとき、高抵抗部51がn電極70を包含するように形成されていることが好ましい。あるいは、n電極70は、細片状を有する複数の電極が合成又は結合されることによって、くし型形状を有し、高抵抗部51は、直方体形状を有する複数の高抵抗体からなり、それらが合成又は結合されることによって、くし型形状を有しているとも言いうる。   As shown in FIG. 8A, an n-electrode 70 having a comb shape (comb shape) is formed. In this case, as shown in FIG. 8B, a high resistance portion 51 having a comb-shaped cross section in a plane parallel to the semiconductor film 20 is formed. More specifically, as illustrated in FIG. 9, when the high resistance portion 51 projects the high resistance portion 51 and the n electrode 70 facing the high resistance portion 51 onto the plane P parallel to the semiconductor film 20, the high resistance portion 51 is 70 is preferably included. Alternatively, the n-electrode 70 has a comb shape by combining or combining a plurality of electrodes having a strip shape, and the high resistance portion 51 includes a plurality of high resistance bodies having a rectangular parallelepiped shape. Can be said to have a comb shape by being synthesized or combined.

なお、上記した実施例においては、シン・フィルム構造の素子を例として説明したが、フリップ・チップ構造の素子にも適用することができる。また、半導体膜20、高抵抗部51、支持基板60、第1の電極70(n電極)の形状は、上記した実施例の形状に限定されず、例えば多角形、円形、楕円形であっても良い。   In the above-described embodiments, the thin film structure element has been described as an example. However, the present invention can also be applied to a flip chip structure element. Further, the shapes of the semiconductor film 20, the high resistance portion 51, the support substrate 60, and the first electrode 70 (n electrode) are not limited to the shapes of the above-described embodiments, and are, for example, polygonal, circular, and elliptical. Also good.

10 半導体発光素子
20 半導体膜
21 第1の半導体層
22 第2の半導体層
23 発光層
30 第2の電極(透明電極層)
40 反射電極層
50 接合層
51 高抵抗部
52 空隙
60 支持基板
70 第1の電極
DESCRIPTION OF SYMBOLS 10 Semiconductor light emitting element 20 Semiconductor film 21 1st semiconductor layer 22 2nd semiconductor layer 23 Light emitting layer 30 2nd electrode (transparent electrode layer)
40 reflective electrode layer 50 bonding layer 51 high resistance part 52 gap 60 support substrate 70 first electrode

Claims (6)

第1導電型の第1の半導体層、第2導電型の第2の半導体層、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層、を含む半導体膜と、
前記第1の半導体層上に設けられた第1の電極と、
前記第2の半導体層上に形成された透明電極層と、
前記透明電極層上に形成された反射電極層と、
接合層を介して前記反射電極層に接合された支持基板と、を有し、
前記接合層は前記接合層に埋設された高抵抗部を有し、前記高抵抗部は前記接合層よりも高い電気抵抗を有し、前記半導体膜を挟んで前記第1の電極に対向する領域に設けられていることを特徴とする半導体発光素子。
A semiconductor film including a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, and a light emitting layer provided between the first semiconductor layer and the second semiconductor layer; ,
A first electrode provided on the first semiconductor layer;
A transparent electrode layer formed on the second semiconductor layer;
A reflective electrode layer formed on the transparent electrode layer;
A support substrate bonded to the reflective electrode layer via a bonding layer,
The bonding layer has a high resistance portion embedded in the bonding layer, the high resistance portion has a higher electric resistance than the bonding layer, and is a region facing the first electrode with the semiconductor film interposed therebetween A semiconductor light emitting element provided in the above.
前記高抵抗部は、前記半導体膜に垂直な方向から見たときに、対向する前記第1の電極を包含する形状を有することを特徴とする請求項1に記載の半導体発光素子。   2. The semiconductor light emitting element according to claim 1, wherein the high resistance portion has a shape including the first electrodes facing each other when viewed from a direction perpendicular to the semiconductor film. 前記第1の電極は複数の細片状電極として形成され、前記高抵抗部は、各々が前記複数の細片状電極の各々に対応して設けられた複数の高抵抗体からなることを特徴とする請求項1又は2に記載の半導体発光素子。   The first electrode is formed as a plurality of strip-shaped electrodes, and the high-resistance portion is formed of a plurality of high-resistance bodies each provided corresponding to each of the plurality of strip-shaped electrodes. The semiconductor light emitting device according to claim 1 or 2. 前記第1の電極は、くし型形状を有することを特徴とする請求項1又は2に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the first electrode has a comb shape. 前記反射電極層は、前記透明電極層を介して前記第2の半導体層に非接触に形成されていることを特徴とする請求項1ないし4のいずれか1項に記載の半導体発光素子。   5. The semiconductor light emitting element according to claim 1, wherein the reflective electrode layer is formed in contact with the second semiconductor layer via the transparent electrode layer. 6. 前記高抵抗部は、前記支持基板から前記支持基板内部に至る溝内に埋設されていることを特徴とする請求項1ないし5のいずれか1項に記載の半導体発光素子。   6. The semiconductor light emitting element according to claim 1, wherein the high resistance portion is embedded in a groove extending from the support substrate to the inside of the support substrate.
JP2012248904A 2012-11-13 2012-11-13 Semiconductor light-emitting element Pending JP2014099434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012248904A JP2014099434A (en) 2012-11-13 2012-11-13 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012248904A JP2014099434A (en) 2012-11-13 2012-11-13 Semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2014099434A true JP2014099434A (en) 2014-05-29

Family

ID=50941232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012248904A Pending JP2014099434A (en) 2012-11-13 2012-11-13 Semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2014099434A (en)

Similar Documents

Publication Publication Date Title
JP7505057B2 (en) Light emitting element
CN105009311B (en) The light emitting diode of light extraction efficiency with raising
KR102135624B1 (en) Light emitting diode and led module having the same
KR101039896B1 (en) Light emitting device and fabrication method thereof
US20140175493A1 (en) Light-Emitting Device
US9117973B2 (en) Semiconductor light emitting element
US20100283070A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2007335793A (en) Semiconductor light emitting device and its manufacturing method
JP5589812B2 (en) Semiconductor light emitting device
KR20130120615A (en) Light emitting device and light emitting device package
JP5258853B2 (en) Semiconductor light emitting device and manufacturing method thereof
TWI602323B (en) Light emitting device
JP2011181597A (en) Semiconductor light emitting element
JP2011216524A (en) Group iii nitride semiconductor light emitting element
JPWO2009057311A1 (en) Semiconductor light emitting element and semiconductor light emitting device using the same
JP2014158001A (en) Group iii nitride semiconductor light-emitting element and manufacturing method of the same
KR20150078296A (en) Light emitting device with excellent reliability
CN102694101B (en) Group III nitride semiconductor light-emitting device
KR20120037266A (en) Light emitting device
CN103811608B (en) A kind of manufacture method of light emitting diode
JP5806608B2 (en) Semiconductor light emitting device
KR20120067782A (en) Light emitting device
US9293673B2 (en) Semiconductor light-emitting device preventing metal migration
JP4622426B2 (en) Semiconductor light emitting device
JP2012253074A (en) Nitride based light-emitting diode element