JP2014096493A - Target laminate for oxide semiconductor - Google Patents

Target laminate for oxide semiconductor Download PDF

Info

Publication number
JP2014096493A
JP2014096493A JP2012247633A JP2012247633A JP2014096493A JP 2014096493 A JP2014096493 A JP 2014096493A JP 2012247633 A JP2012247633 A JP 2012247633A JP 2012247633 A JP2012247633 A JP 2012247633A JP 2014096493 A JP2014096493 A JP 2014096493A
Authority
JP
Japan
Prior art keywords
target
backing plate
oxide semiconductor
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012247633A
Other languages
Japanese (ja)
Inventor
Shigeo Matsuzaki
滋夫 松崎
Masatoshi Shibata
雅敏 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2012247633A priority Critical patent/JP2014096493A/en
Publication of JP2014096493A publication Critical patent/JP2014096493A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a target laminate for an oxide semiconductor, in which contamination of Cu can be suppressed, the contamination of Cu being a cause of light emission unevenness generated when a TFT using an oxide semiconductor material is applied to an OLED.SOLUTION: The laminate includes: a copper-made backing plate; and a split type target for an oxide semiconductor composed of a plurality of target members. An In layer is provided between the backing plate and the target for the oxide semiconductor, and metal layers containing at least one kind selected from a group composed of Al, Ag, and Pd are provided at gaps between each of the target members on the backing plate.

Description

本発明は、銅製のバッキングプレートと酸化物半導体用ターゲットからなる積層体に関する。   The present invention relates to a laminate including a copper backing plate and an oxide semiconductor target.

例えば、有機エレクトロルミネッセンス素子ディスプレイ(OLED)に適用される有機エレクトロルミネッセンス(EL)発光素子を駆動するための薄膜トランジスタ(TFT)には、電流駆動であるが故に移動度の高い半導体材料が求められており、従来のα−Si材料より移動度の高い酸化物半導体が注目されている。酸化物半導体材料は、大面積均一性に優れることからスパッタ法が適用されている。スパッタ法に適用されるターゲットは、通常導電性に優れ、熱伝導率もよい銅製のバッキングプレートにボンディングして用いられる。このボンディングには、通常In金属がのり剤として使用されて積層体が構成される。   For example, a thin film transistor (TFT) for driving an organic electroluminescence (EL) light emitting element applied to an organic electroluminescence element display (OLED) requires a semiconductor material having high mobility because it is current driven. Thus, an oxide semiconductor having higher mobility than a conventional α-Si material has attracted attention. A sputtering method is applied to oxide semiconductor materials because they have excellent large area uniformity. A target applied to the sputtering method is usually used by bonding to a copper backing plate having excellent conductivity and good thermal conductivity. In this bonding, a laminated body is usually formed by using In metal as a paste.

通常、ターゲットは、複数のターゲット部材を突き合わせてボンディングされた分割型が用いられる。分割のないターゲットでは一片当たりのピースが大きく、ターゲットのそりや割れによる歩留まり低下が発生し、著しくコストアップするためである。この分割型のターゲットでは、熱膨張時の突合せによる破損を防ぐ目的で継ぎ目に隙間(ギャップ)を維持してボンディングされる。   Usually, a split type in which a plurality of target members are abutted and bonded is used as the target. This is because in a target without division, a piece per piece is large, yield decreases due to warping or cracking of the target, and the cost is remarkably increased. In this split type target, bonding is performed while maintaining a gap (gap) at the seam for the purpose of preventing damage due to butt during thermal expansion.

半導体材料をスパッタ法で製造する場合、この隙間からもスパッタリング粒子が飛び成膜される。隙間に存在するIn金属のり剤には、バッキングプレート(銅製)からCu元素が拡散することが知られており、成膜して得られる半導体膜にCu元素が混入するおそれがある。そうなると、半導体膜中の微量の不純物の影響によりTFTにおける閾値電圧シフト等が発生する。   When a semiconductor material is manufactured by a sputtering method, sputtered particles are sputtered from this gap to form a film. It is known that the Cu element diffuses from the backing plate (made of copper) into the In metal paste present in the gap, and there is a possibility that the Cu element is mixed into the semiconductor film obtained by film formation. Then, a threshold voltage shift or the like occurs in the TFT due to the influence of a small amount of impurities in the semiconductor film.

その結果、各ターゲット部材の継ぎ目に対応するTFTの部分においてOLEDの発光ムラが発生し、問題となっている。この問題は、大型のTFT基板の場合に特に顕著である。   As a result, the uneven emission of the OLED occurs in the TFT portion corresponding to the joint of each target member, which is a problem. This problem is particularly remarkable in the case of a large TFT substrate.

上記バッキングプレートからのCu元素の混入に由来する発光ムラの問題に対して、バッキングプレート表面を無電解メッキによりFeコートする方法(特許文献1)が提案されている。しかしながら、Feメッキする方法では、バッキングプレート上のメッキ状態を一定化する必要があり、都度、研磨清浄化とメッキを繰り返さなければならず、現在までの検討では必ずしも十分に満足のいくものではなかった。   In order to solve the problem of uneven light emission resulting from the mixing of Cu element from the backing plate, a method (Patent Document 1) is proposed in which the backing plate surface is Fe-coated by electroless plating. However, in the Fe plating method, it is necessary to make the plating state on the backing plate constant, and polishing cleaning and plating must be repeated each time, and the examination up to now is not always satisfactory. It was.

特開2012−52174号公報JP 2012-52174 A

本発明は、酸化物半導体材料を用いたTFTをOLEDに適用した場合に生じる発光ムラを解決するため、発光ムラの原因となるCuの混入を抑制できる酸化物半導体用ターゲット積層体を提供することを目的とする。   The present invention provides a target laminated body for an oxide semiconductor that can suppress the mixing of Cu that causes light emission unevenness in order to solve the light emission unevenness that occurs when a TFT using an oxide semiconductor material is applied to an OLED. With the goal.

本発明によれば、以下の酸化物半導体用ターゲット積層体等が提供される。
1.銅製のバッキングプレートと、複数のターゲット部材からなる分割型の酸化物半導体用ターゲットと、を有する積層体であって、
前記バッキングプレートと前記酸化物半導体用ターゲットとの間にIn層を備え、
各ターゲット部材間の隙間の前記バッキングプレート上に、Al、Ag及びPdからなる群より選択される1種以上を含む金属層を備える積層体。
2.各ターゲット部材間の隙間において前記金属層が露出している1記載の積層体。
3.各ターゲット部材間の隙間において前記In層が露出していない1又は2記載の積層体。
4.前記金属層の厚みが0.1〜1.0mmである1〜3のいずれか記載の積層体。
5.前記金属層が金属箔の圧着によりバッキングプレート上に形成された1〜4のいずれか記載の積層体。
6.前記金属層がスパッタ法、加熱蒸着法、又はイオンプレーティング法により形成された1〜4のいずれか記載の積層体。
7.前記酸化物半導体用ターゲットがIn、Ga、Zn、Sn、Al、及びMgからなる群より選択される1以上の元素を含有する酸化物である1〜6のいずれか記載の積層体。
8.有機EL素子ディスプレイ用の薄膜トランジスタを構成する酸化物半導体薄膜の成膜に用いられる1〜7のいずれか記載の積層体。
According to the present invention, the following target laminated body for oxide semiconductors and the like are provided.
1. A laminated body having a copper backing plate and a split-type oxide semiconductor target composed of a plurality of target members,
An In layer is provided between the backing plate and the oxide semiconductor target,
A laminate comprising a metal layer containing at least one selected from the group consisting of Al, Ag, and Pd on the backing plate in the gap between the target members.
2. The laminate according to 1, wherein the metal layer is exposed in a gap between the target members.
3. 3. The laminate according to 1 or 2, wherein the In layer is not exposed in the gap between the target members.
4). The laminated body in any one of 1-3 whose thickness of the said metal layer is 0.1-1.0 mm.
5. The laminated body in any one of 1-4 in which the said metal layer was formed on the backing plate by crimping | bonding of metal foil.
6). The laminate according to any one of 1 to 4, wherein the metal layer is formed by a sputtering method, a heat deposition method, or an ion plating method.
7). The laminate according to any one of 1 to 6, wherein the oxide semiconductor target is an oxide containing one or more elements selected from the group consisting of In, Ga, Zn, Sn, Al, and Mg.
8). The laminated body in any one of 1-7 used for film-forming of the oxide semiconductor thin film which comprises the thin-film transistor for organic EL element displays.

本発明によれば、酸化物半導体材料を用いたTFTをOLEDに適用した場合に生じる発光ムラの原因となるCuの混入を抑制できる酸化物半導体用ターゲット積層体を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the target laminated body for oxide semiconductors which can suppress mixing of Cu which causes the light emission nonuniformity produced when TFT using an oxide semiconductor material is applied to OLED can be provided.

本発明の酸化物半導体用ターゲット積層体の一態様を示す断面図である。It is sectional drawing which shows the one aspect | mode of the oxide semiconductor target laminated body of this invention. 本発明の酸化物半導体用ターゲット積層体の別の態様を示す断面図である。It is sectional drawing which shows another aspect of the target laminated body for oxide semiconductors of this invention. 実施例で作製したTFTの概略図である。It is the schematic of TFT produced in the Example.

本発明の積層体は、銅製のバッキングプレートと、複数のターゲット部材からなる分割型の酸化物半導体用ターゲットとを有し、バッキングプレートと酸化物半導体用ターゲットとの間にIn層を備え、各ターゲット部材間の隙間のバッキングプレート上に、Al、Ag及びPdからなる群より選択される1種以上を含む金属層を備える。
これにより、ターゲットをスパッタリングする際、バッキングプレートからIn層に拡散したCuが、成膜して得られる半導体膜に混入するのを抑制できる。
The laminate of the present invention has a copper backing plate and a split-type oxide semiconductor target composed of a plurality of target members, each including an In layer between the backing plate and the oxide semiconductor target, A metal layer including at least one selected from the group consisting of Al, Ag, and Pd is provided on a backing plate in a gap between target members.
Thereby, when sputtering the target, Cu diffused from the backing plate to the In layer can be prevented from being mixed into the semiconductor film obtained by film formation.

本発明の積層体は、各ターゲット部材間の隙間において金属層が露出していることが好ましい。
これにより、各ターゲット部材間の隙間においてIn層の露出が抑えられるので、成膜して得られる半導体膜へのCuの混入をよりよく抑制できる。
また、本発明の積層体は、各ターゲット部材間の隙間においてIn層が露出していないことが好ましい。
これにより、各ターゲット部材間の隙間においてIn層が露出していないので、成膜して得られる半導体膜へのCuの混入をよりよく抑制できる。
In the laminate of the present invention, the metal layer is preferably exposed in the gaps between the target members.
Thereby, since the exposure of the In layer is suppressed in the gaps between the target members, it is possible to better suppress the mixing of Cu into the semiconductor film obtained by film formation.
In the laminate of the present invention, the In layer is preferably not exposed in the gaps between the target members.
Thereby, since the In layer is not exposed in the gaps between the target members, it is possible to better suppress the mixing of Cu into the semiconductor film obtained by film formation.

バッキングプレートは銅製であり、当技術分野において既知のものを使用することができる。具体的には、各成膜装置に付随する銅製バッキングプレートを使用でき、無酸素銅から作られたものが好ましい。   The backing plate is made of copper, and those known in the art can be used. Specifically, a copper backing plate associated with each film forming apparatus can be used, and those made of oxygen-free copper are preferable.

分割型の酸化物半導体用ターゲットの形状、寸法等は特に限定されない。
ターゲットの材質は、特に限定されないが、例えば、In、Ga、Zn、Sn、Al及びMgからなる群より選択される1以上の元素を含有する酸化物を用いることができる。
例えば、酸化インジウム、酸化ガリウム及び酸化亜鉛を適用したIn−Ga−Zn系(IGZO系)酸化物半導体としては、InGaZnO、InGaZnO等で示されるホモロガス系結晶、Inで示されるビックスバイト構造の結晶、スピネル構造の結晶を含有するものや、InGaO(ZnO)等のInGaO(ZnO)(m=1〜20)で表される酸化物を含有するものを用いることができる。
また、酸化インジウム、酸化スズ及び酸化亜鉛を適用したIn−Sn−Zn系(ITZO系)酸化物半導体、酸化インジウム及び酸化ガリウムからなるIn−Ga系(IGO系)の酸化物半導体を用いることができる。
The shape, dimensions, etc. of the split-type oxide semiconductor target are not particularly limited.
The material of the target is not particularly limited. For example, an oxide containing one or more elements selected from the group consisting of In, Ga, Zn, Sn, Al, and Mg can be used.
For example, as an In—Ga—Zn-based (IGZO-based) oxide semiconductor to which indium oxide, gallium oxide, and zinc oxide are applied, a homologous crystal represented by InGaZnO 4 , In 2 Ga 2 ZnO 7, or In 2 O 3 can be used. crystal bixbite structure shown in those containing crystals of spinel structure and those containing an oxide represented by InGaO 3 (ZnO) InGaO 3 of 2, etc. (ZnO) m (m = 1~20 ) Can be used.
Alternatively, an In—Sn—Zn-based (ITZO-based) oxide semiconductor to which indium oxide, tin oxide, and zinc oxide are applied, or an In—Ga-based (IGO-based) oxide semiconductor including indium oxide and gallium oxide is used. it can.

本発明の積層体は、分割型の各ターゲット部材間の隙間のバッキングプレート上に金属層を備える。金属層はCu拡散防止層として機能し、ターゲットをスパッタリングして製造される膜におけるCu元素の混入を簡便かつ効率的に抑制することができる。
金属層は、Al、Ag及びPdからなる群より選択される1種以上を含む。単一金属の他、Al、Ag及びPdからなる群より選択される一種以上を含む合金であってもよい。
金属層の厚みは、0.1〜1.0mmであることが好ましい。また、In層と同等かそれより厚い厚みであれば、分割型の酸化物半導体用ターゲットの各ターゲット部材間の隙間においてIn層の露出を防ぐことができるため好ましい。金属層の厚みがIn層よりも薄い場合であっても、金属層が隙間に露出することによりIn層の露出が抑えられるので、成膜して得られる半導体膜へのCuの混入を抑制することができる。
The laminated body of this invention is equipped with a metal layer on the backing plate of the clearance gap between each split-type target member. The metal layer functions as a Cu diffusion preventing layer and can easily and efficiently suppress the mixing of Cu element in the film produced by sputtering the target.
The metal layer includes one or more selected from the group consisting of Al, Ag, and Pd. In addition to a single metal, an alloy containing one or more selected from the group consisting of Al, Ag, and Pd may be used.
The thickness of the metal layer is preferably 0.1 to 1.0 mm. A thickness equal to or greater than that of the In layer is preferable because the In layer can be prevented from being exposed in the gaps between the target members of the split oxide semiconductor target. Even when the thickness of the metal layer is thinner than the In layer, the exposure of the In layer is suppressed by exposing the metal layer to the gap, so that Cu contamination into the semiconductor film obtained by deposition is suppressed. be able to.

In層は、バッキングプレートと分割型の酸化物半導体ターゲットを接着するためののり剤として機能する。In層の厚みは適宜決定することができるが、金属層の厚みより薄いことが好ましい。これにより、分割型の酸化物半導体用ターゲットの各ターゲット部材間の隙間においてIn層の露出を防ぐことができる。   The In layer functions as a paste for bonding the backing plate and the split-type oxide semiconductor target. The thickness of the In layer can be determined as appropriate, but is preferably thinner than the thickness of the metal layer. This can prevent the In layer from being exposed in the gaps between the target members of the split type oxide semiconductor target.

本発明の酸化物半導体用ターゲット積層体について図面を参照しながらさらに説明する。図1は、本発明の酸化物半導体用ターゲット積層体の一の態様を示す断面図である。
図1に示す酸化物半導体用ターゲット積層体1は、バッキングプレート2と、複数のターゲット部材からなる分割型の酸化物半導体ターゲット3とを有する。バッキングプレート2の同一面上に複数のターゲット部材3が隙間を空けて配置される。図1のターゲットは4つのターゲット部材から構成されるが、本発明の積層体はターゲット部材の数により限定されるものではない。ターゲット3はIn層4によりバッキングプレート2上にボンディングされる。各ターゲット部材の隙間のバッキングプレート2上には、金属層5を備える。図1に示す態様において、金属層5はIn層4より厚いので、In層4の厚み方向の面は金属層5により覆われており、各ターゲット部材間の隙間においては金属層5のみが露出する。
The target laminated body for oxide semiconductors of this invention is further demonstrated, referring drawings. FIG. 1 is a cross-sectional view illustrating one embodiment of a target stacked body for oxide semiconductors according to the present invention.
An oxide semiconductor target stacked body 1 illustrated in FIG. 1 includes a backing plate 2 and a split-type oxide semiconductor target 3 including a plurality of target members. A plurality of target members 3 are arranged on the same surface of the backing plate 2 with a gap therebetween. Although the target of FIG. 1 is comprised from four target members, the laminated body of this invention is not limited by the number of target members. The target 3 is bonded onto the backing plate 2 by the In layer 4. A metal layer 5 is provided on the backing plate 2 in the gap between the target members. In the embodiment shown in FIG. 1, since the metal layer 5 is thicker than the In layer 4, the surface in the thickness direction of the In layer 4 is covered with the metal layer 5, and only the metal layer 5 is exposed in the gaps between the target members. To do.

また、図2は、本発明の酸化物半導体用ターゲット積層体の別の態様を示す断面図である。図2に示す態様は、金属層15がIn層14より薄い。金属層の厚みがIn層よりも薄い場合であっても、金属層15が複数のターゲット部材13の隙間に露出することによりIn層14の露出が抑えられるので、成膜して得られる半導体膜へのCuの混入を抑制することができる。その他の点については図1に示す態様と同様である。   Moreover, FIG. 2 is sectional drawing which shows another aspect of the target laminated body for oxide semiconductors of this invention. In the embodiment shown in FIG. 2, the metal layer 15 is thinner than the In layer 14. Even when the thickness of the metal layer is thinner than the In layer, the exposure of the In layer 14 can be suppressed by exposing the metal layer 15 to the gaps between the plurality of target members 13, so that the semiconductor film obtained by film formation Cu can be prevented from being mixed. The other points are the same as the embodiment shown in FIG.

本発明の積層体は、例えば、各成膜装置に付随する銅製バッキングプレートの表面を洗浄した後、Al、Ag及びPdからなる群より選択される1種以上を含む金属層を、バッキングプレート上の、分割型酸化物半導体用ターゲットの各ターゲット部材間の隙間となる位置に形成し、次いで各ターゲット部材をバッキングプレート上にボンディング(接着)することで製造できる。
金属層の形成は、具体的には、金属箔を圧着する方法、マスクを用いたスパッタ成膜法、金属ペーストを用いたスクリーン印刷法、無電解メッキ法等を好適に使用することができる。
更に、WやMo製の蒸着用ボートやフィラメントを用いた加熱蒸着や金属タブレットに電子線等を照射するイオンプレーティング法もマスクを用いて好適に使用することができる。
The laminate of the present invention, for example, after cleaning the surface of a copper backing plate associated with each film forming apparatus, a metal layer containing at least one selected from the group consisting of Al, Ag, and Pd is disposed on the backing plate. It can be manufactured by forming the gap between the target members of the split oxide semiconductor target and then bonding (adhering) each target member onto the backing plate.
Specifically, the metal layer can be suitably formed by a method of pressure bonding a metal foil, a sputtering film forming method using a mask, a screen printing method using a metal paste, an electroless plating method, or the like.
Further, heat deposition using W or Mo vapor deposition boats or filaments, or an ion plating method of irradiating a metal tablet with an electron beam or the like can be suitably used using a mask.

以下、各工程について具体的に説明する。
(1)バッキングプレートの洗浄工程
洗浄工程はバッキングプレートを再利用する場合に行う。洗浄工程では、従来使用していた(既にスパッタリングを行った)バッキングプレートからターゲットを脱ボンディングした後、バッキングプレートの表面に残存したIn金属のり剤を除去し、サンドブラスト法等により洗浄、研磨する。
バッキングプレートは、複数回適用されるが、都度反りの状態等を確認する。反りが大きい場合は新しいバッキングプレートを準備する必要がある。
新しいバッキングプレートを使用する場合は、次の金属層形成工程から実施すればよい。
Hereinafter, each step will be specifically described.
(1) Cleaning process of backing plate The cleaning process is performed when the backing plate is reused. In the cleaning step, after the target is debonded from the conventionally used backing plate (which has already been sputtered), the In metal paste remaining on the surface of the backing plate is removed, and cleaning and polishing are performed by a sandblast method or the like.
The backing plate is applied a plurality of times, but the state of warpage is checked each time. If the warpage is large, it is necessary to prepare a new backing plate.
When a new backing plate is used, it may be carried out from the next metal layer forming step.

(2)金属層形成工程
金属層形成工程では、例えば、上記洗浄後のバッキングプレート上に、金属箔を分割ターゲット継ぎ目の幅に合わせて配置し、100kg/cm以上の圧力で平面プレスすることで圧着する。このように、ターゲットの継ぎ目の幅に合わせて金属層を形成することから、バッキングプレートの全面研磨清浄が不要となり、研磨清浄化と金属層の形成が容易になる。
(2) Metal layer forming step In the metal layer forming step, for example, a metal foil is arranged on the backing plate after the cleaning in accordance with the width of the split target seam, and plane pressing is performed at a pressure of 100 kg / cm 2 or more. Crimp with. Thus, since the metal layer is formed in accordance with the width of the seam of the target, it is not necessary to clean and clean the entire surface of the backing plate, and it becomes easy to clean and form the metal layer.

上記方法以外に、マスクを用いたスパッタ成膜法、金属ペーストを用いたスクリーン印刷法、無電解メッキ法等を使用できるが、処理を施すバッキングプレートの大きさ等により適宜選択することができる。また、各方法は適宜行うことができる。   In addition to the above method, a sputtering film forming method using a mask, a screen printing method using a metal paste, an electroless plating method, or the like can be used, but can be appropriately selected depending on the size of the backing plate to be treated. Moreover, each method can be performed suitably.

(3)ボンディング工程
各ターゲット部材をバッキングプレート上にボンディングするためには、当技術分野において既知の方法を使用することができる。例えば、In金属のり剤を用いて各ターゲット部材をバッキングプレートにボンディングすることができる。
ボンディング後に、分割ターゲットの継ぎ目部分の隙間にIn金属のり剤が存在する場合には、In金属のり剤を除去することで金属層が直接露出するようにする。
(3) Bonding process In order to bond each target member on the backing plate, a method known in the art can be used. For example, each target member can be bonded to the backing plate using an In metal glue.
After bonding, when an In metal paste is present in the gap at the joint portion of the split target, the metal layer is exposed directly by removing the In metal paste.

本発明の積層体は、半導体膜の製造に好適に用いることができる。特に、有機EL素子ディスプレイ用の薄膜トランジスタを構成する酸化物半導体薄膜の成膜に好適に用いることができる。薄膜トランジスタの構成や有機EL素子ディスプレイの構成は従来使用されているものを適用することができる。   The laminated body of this invention can be used suitably for manufacture of a semiconductor film. In particular, it can be suitably used for forming an oxide semiconductor thin film constituting a thin film transistor for an organic EL element display. Conventionally used thin film transistors and organic EL element displays can be used.

本発明による酸化物半導体用ターゲット積層体の例を以下に示す。以下の例は、本発明を実施するにあたり適用できる一例であり、本目的を損なわない限りにおいて特に限定されるものではない。   Examples of target stacks for oxide semiconductors according to the present invention are shown below. The following examples are examples that can be applied in carrying out the present invention, and are not particularly limited as long as the object is not impaired.

実施例1
(1)酸化物焼結体の作製
原料として、In(純度4N、アジア物性材料社製)、Ga(純度4N、アジア物性材料社製)及びZnO(純度4N、高純度化学社製)を使用し、原子比でIn:Ga:Zn=1:1:1となるように秤量した。In、Ga、ZnOを遊星ボールミルにおいて積算動力500kWhrで混合粉砕した後、媒体に0.5mmφのジルコニアビーズを使用した湿式媒体撹拌ミルにより微粉化した。次に、スプレードライヤにより乾燥し、造粒した。得られた造粒粉末を金型に充填し、一軸プレス後、さらに冷間静水圧(CIP)にて面圧2200kgf/cm、5分保持にて加圧成形し、成形体を作製した。
Example 1
(1) Production of oxide sintered body As raw materials, In 2 O 3 (purity 4N, manufactured by Asian Physical Materials Company), Ga 2 O 3 (purity 4N, manufactured by Asian Physical Materials Company) and ZnO (purity 4N, high purity) Chemical Co., Ltd.) was used and weighed so that the atomic ratio was In: Ga: Zn = 1: 1: 1. In 2 O 3 , Ga 2 O 3 , and ZnO were mixed and ground in a planetary ball mill at an integrated power of 500 kWhr, and then pulverized by a wet medium stirring mill using 0.5 mmφ zirconia beads as the medium. Next, it was dried by a spray dryer and granulated. The obtained granulated powder was filled into a mold, uniaxially pressed, and further press-molded with a cold isostatic pressure (CIP) at a surface pressure of 2200 kgf / cm 2 for 5 minutes to prepare a molded body.

その後、成形体を電気炉にて焼結した。焼結条件は以下の通りとした。
昇温速度:2℃/分
焼結温度:1400℃
焼結時間:5時間
焼結雰囲気:酸素流入
降温時間:72時間
Thereafter, the compact was sintered in an electric furnace. The sintering conditions were as follows.
Temperature increase rate: 2 ° C / min Sintering temperature: 1400 ° C
Sintering time: 5 hours Sintering atmosphere: Oxygen inflow Temperature drop time: 72 hours

(2)スパッタリングターゲットの作製
焼結後、厚さ6mmの焼結体を厚さ5mm直径8インチに研削、研磨した。この焼結体を4分割したターゲット用焼結体を切り出した。焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さRaを0.5μm以下とした。
(2) Production of Sputtering Target After sintering, a sintered body having a thickness of 6 mm was ground and polished to a thickness of 5 mm and a diameter of 8 inches. A target sintered body obtained by dividing the sintered body into four parts was cut out. The side of the sintered body was cut with a diamond cutter, and the surface was ground with a surface grinder so that the surface roughness Ra was 0.5 μm or less.

次に、表面をエアーブローし、さらに周波数25〜300kHzの間で25kHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄し、スパッタリングターゲットを得た。   Next, the surface was blown with air, and further, 12 types of frequencies were oscillated in 25 kHz increments between frequencies 25 to 300 kHz and ultrasonically cleaned for 3 minutes to obtain a sputtering target.

(3)ターゲットのボンディング
得られた4分割ターゲットのボンディングを行った。
使用済みのターゲット積層体から焼結体を脱ボンディングした8インチ用無酸素銅バッキングプレートを準備し、サンドブラスト法によりプレートの表面を洗浄、研磨した。その後、幅3mm、厚さ0.2mmのAl金属箔を、4分割ターゲットを配置したとき継ぎ目となる位置のバッキングプレート上に150kg/cmの圧力で圧着した。その後、金属Inのり剤を用いてターゲットをバッキングプレート上にボンディングして酸化物半導体用ターゲット積層体を得た。Inはプレート一面に塗布してから、Al金属箔上のInを除去した。In層の厚みは0.15mmであった。
(3) Bonding of target Bonding of the obtained quadrant target was performed.
An 8-inch oxygen-free copper backing plate was prepared by debonding the sintered body from the used target laminate, and the surface of the plate was cleaned and polished by sandblasting. Thereafter, an Al metal foil having a width of 3 mm and a thickness of 0.2 mm was pressure-bonded at a pressure of 150 kg / cm 2 on a backing plate at a position where a seam is formed when the four-division target is arranged. Then, the target was bonded on the backing plate using a metal In paste, and an oxide semiconductor target laminate was obtained. After In was applied to the entire surface of the plate, In on the Al metal foil was removed. The thickness of the In layer was 0.15 mm.

(4)積層体の評価
上記方法により作製した積層体を用いて、単膜、TFT基板、有機EL素子を作製し、不純物分析と発光ムラ測定を実施した。
不純物分析は、具体的には、上記積層体をスパッタリングしてガラス基板上に単膜を成膜し、この単膜について誘導結合プラズマ発光分析装置(ICP−AES、島津製作所社製)により微量分析を実施した。単膜において分割ターゲットの継ぎ目部分(各ターゲット部材間の隙間)直上の位置におけるCu含有量を確認した。
スパッタリングは、Ar95%、O5%の流速20sccmの混合雰囲気下で、DC100W、TS間隔(ターゲットと基板の間隔)10cm、スパッタ圧0.65Pa、基板温度は室温で行った。
(4) Evaluation of laminated body Using the laminated body produced by the above method, a single film, a TFT substrate, and an organic EL element were produced, and impurity analysis and emission unevenness measurement were performed.
Specifically, for the impurity analysis, a single film is formed on a glass substrate by sputtering the above laminate, and the single film is analyzed by a microscopic analysis using an inductively coupled plasma emission spectrometer (ICP-AES, manufactured by Shimadzu Corporation). Carried out. Cu content in the position just above the joint part (gap between each target member) of a division | segmentation target in a single film was confirmed.
Sputtering was performed in a mixed atmosphere of Ar 95% and O 2 5% flow rate 20 sccm, DC 100 W, TS interval (target-substrate interval) 10 cm, sputtering pressure 0.65 Pa, and substrate temperature at room temperature.

また、発光ムラ測定は、上記積層体をスパッタリングして得た膜をチャネル層として図3に示すようなTFTを構成し、さらにこのTFTを基板上に配置し、下部電極、有機発光媒体、上部電極を配置し、有機EL素子を構成して発光ムラを確認した。
図3において、薄膜トランジスタ21は、ゲート電極(基板)22上に絶縁膜23を有し、絶縁膜23上にチャネル層24、及び間隔をあけてソース電極25及びドレイン電極26を有する。ソース電極25及びドレイン電極26の間にチャネル層24を形成している。基板がゲート電極を兼ねており、基板に印加される電圧によってソース電極25とドレイン電極26の間のチャネル層24に流れる電極が制御されることで、薄膜トランジスタ21がオン/オフ動作する。チャネル層24、ソース電極25及びドレイン電極26を覆うように保護膜27を設けている。
有機EL素子は発光ムラが確認しやすい白色発光構成とした。発光ムラの確認は、電圧を掃引した時に生じる発光ムラの有無を目視で確認した。
結果を表1に示す。
In addition, the measurement of unevenness in light emission is performed by forming a TFT as shown in FIG. 3 using a film obtained by sputtering the above laminate as a channel layer, and further disposing the TFT on a substrate, and forming a lower electrode, an organic light emitting medium, An electrode was arranged to constitute an organic EL element, and uneven emission was confirmed.
In FIG. 3, a thin film transistor 21 has an insulating film 23 on a gate electrode (substrate) 22, a channel layer 24 on the insulating film 23, and a source electrode 25 and a drain electrode 26 with a space therebetween. A channel layer 24 is formed between the source electrode 25 and the drain electrode 26. The substrate also serves as the gate electrode, and the thin film transistor 21 is turned on / off by controlling the electrode flowing in the channel layer 24 between the source electrode 25 and the drain electrode 26 by the voltage applied to the substrate. A protective film 27 is provided so as to cover the channel layer 24, the source electrode 25, and the drain electrode 26.
The organic EL element has a white light emission configuration in which uneven light emission can be easily confirmed. The light emission unevenness was confirmed by visually confirming the presence or absence of light emission unevenness that occurred when the voltage was swept.
The results are shown in Table 1.

実施例2
実施例1においてAl金属箔の代わりにPd金属箔を適用した以外は同様に行ない評価した。
Example 2
Evaluation was performed in the same manner except that Pd metal foil was used instead of Al metal foil in Example 1.

実施例3
実施例1においてAl金属箔の代わりにAg金属箔を適用した以外は同様に行ない評価した。
Example 3
Evaluation was performed in the same manner as in Example 1 except that Ag metal foil was used instead of Al metal foil.

実施例4
実施例1においてAl金属箔の厚みを0.2mmから0.8mmとした以外は同様に行ない評価した。
Example 4
Evaluation was performed in the same manner as in Example 1 except that the thickness of the Al metal foil was changed from 0.2 mm to 0.8 mm.

実施例5
実施例1においてAl金属箔を圧着する代わりに、所定マスクによるスパッタ成膜法によりAl金属層を形成した以外は同様に行ない評価した。スパッタリングは、Ar100%の流速20sccmの雰囲気下で、DC100W、TS間隔10cm、スパッタ圧0.65Pa、基板温度は室温で行った。
Example 5
Evaluation was performed in the same manner as in Example 1 except that an Al metal layer was formed by a sputtering film forming method using a predetermined mask instead of pressure bonding the Al metal foil. Sputtering was performed in an atmosphere of 100% Ar with a flow rate of 20 sccm, DC 100 W, TS interval 10 cm, sputtering pressure 0.65 Pa, and substrate temperature at room temperature.

比較例1
実施例1においてAl金属箔を適用しなかった以外は同様に行ない評価した。
Comparative Example 1
Evaluation was performed in the same manner as in Example 1 except that the Al metal foil was not applied.

Figure 2014096493
Figure 2014096493

本発明の積層体は、半導体膜の製造に好適に用いることができる。特に、有機EL素子ディスプレイ用の薄膜トランジスタを構成する酸化物半導体薄膜の成膜に好適に用いることができる。   The laminated body of this invention can be used suitably for manufacture of a semiconductor film. In particular, it can be suitably used for forming an oxide semiconductor thin film constituting a thin film transistor for an organic EL element display.

1、11 積層体
2、12 バッキングプレート
3、13 酸化物半導体用ターゲット
4、14 In層
5、15 金属層
21 薄膜トランジスタ
22 ゲート電極(基板)
23 絶縁膜
24 チャネル層
25 ソース電極
26 ドレイン電極
27 保護膜
DESCRIPTION OF SYMBOLS 1,11 Laminated body 2,12 Backing plate 3,13 Target for oxide semiconductors 4,14 In layer 5,15 Metal layer 21 Thin-film transistor 22 Gate electrode (substrate)
23 Insulating film 24 Channel layer 25 Source electrode 26 Drain electrode 27 Protective film

Claims (8)

銅製のバッキングプレートと、複数のターゲット部材からなる分割型の酸化物半導体用ターゲットと、を有する積層体であって、
前記バッキングプレートと前記酸化物半導体用ターゲットとの間にIn層を備え、
各ターゲット部材間の隙間の前記バッキングプレート上に、Al、Ag及びPdからなる群より選択される1種以上を含む金属層を備える積層体。
A laminated body having a copper backing plate and a split-type oxide semiconductor target composed of a plurality of target members,
An In layer is provided between the backing plate and the oxide semiconductor target,
A laminate comprising a metal layer containing at least one selected from the group consisting of Al, Ag, and Pd on the backing plate in the gap between the target members.
各ターゲット部材間の隙間において前記金属層が露出している請求項1記載の積層体。   The laminate according to claim 1, wherein the metal layer is exposed in a gap between the target members. 各ターゲット部材間の隙間において前記In層が露出していない請求項1又は2記載の積層体。   The laminate according to claim 1 or 2, wherein the In layer is not exposed in a gap between the target members. 前記金属層の厚みが0.1〜1.0mmである請求項1〜3のいずれか記載の積層体。   The laminate according to any one of claims 1 to 3, wherein the metal layer has a thickness of 0.1 to 1.0 mm. 前記金属層が金属箔の圧着によりバッキングプレート上に形成された請求項1〜4のいずれか記載の積層体。   The laminate according to any one of claims 1 to 4, wherein the metal layer is formed on a backing plate by pressure bonding of a metal foil. 前記金属層がスパッタ法、加熱蒸着法、又はイオンプレーティング法により形成された請求項1〜4のいずれか記載の積層体。   The laminate according to any one of claims 1 to 4, wherein the metal layer is formed by a sputtering method, a heat deposition method, or an ion plating method. 前記酸化物半導体用ターゲットがIn、Ga、Zn、Sn、Al、及びMgからなる群より選択される1以上の元素を含有する酸化物である請求項1〜6のいずれか記載の積層体。   The laminate according to any one of claims 1 to 6, wherein the oxide semiconductor target is an oxide containing one or more elements selected from the group consisting of In, Ga, Zn, Sn, Al, and Mg. 有機EL素子ディスプレイ用の薄膜トランジスタを構成する酸化物半導体薄膜の成膜に用いられる請求項1〜7のいずれか記載の積層体。   The laminate according to any one of claims 1 to 7, which is used for forming an oxide semiconductor thin film constituting a thin film transistor for an organic EL element display.
JP2012247633A 2012-11-09 2012-11-09 Target laminate for oxide semiconductor Pending JP2014096493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012247633A JP2014096493A (en) 2012-11-09 2012-11-09 Target laminate for oxide semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012247633A JP2014096493A (en) 2012-11-09 2012-11-09 Target laminate for oxide semiconductor

Publications (1)

Publication Number Publication Date
JP2014096493A true JP2014096493A (en) 2014-05-22

Family

ID=50939343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012247633A Pending JP2014096493A (en) 2012-11-09 2012-11-09 Target laminate for oxide semiconductor

Country Status (1)

Country Link
JP (1) JP2014096493A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014129559A (en) * 2012-12-28 2014-07-10 Tosoh Corp Multi-divided sputtering target and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014129559A (en) * 2012-12-28 2014-07-10 Tosoh Corp Multi-divided sputtering target and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP6314198B2 (en) Composite oxide sintered body and sputtering target comprising the same
TWI469345B (en) A field effect transistor using an oxide semiconductor, and a method for manufacturing the same
JP5894015B2 (en) Composite oxide sintered body and sputtering target comprising the same
JP5977893B2 (en) Oxide sintered body, manufacturing method thereof and sputtering target
TWI570808B (en) Sputtering target and method for manufacturing semiconductor device
TWI546400B (en) Sputtering target
TWI585227B (en) A sputtering target, an oxide semiconductor thin film, and the like
TWI636959B (en) Sputtering target, oxide semiconductor film, and the like
TW201434788A (en) Sputtering target, oxide semiconductor thin film, and methods for producing these products
KR20140057318A (en) Sputtering target
JP2011108873A (en) In-Ga-Zn-BASED OXIDE SINTERED COMPACT SPUTTERING TARGET AND THIN-FILM TRANSISTOR
WO2008100039A1 (en) Oxide semiconductor target, method of forming the same, method of forming oxide semiconductor layer using the same and method of manufacturing semiconductor device using the same
US11443943B2 (en) Sputtering target, oxide semiconductor thin film, and method for producing these
TWI557254B (en) Sputtering target
TW201815681A (en) Novel garnet compound, sintered body containing same, and sputtering target
JP2014096493A (en) Target laminate for oxide semiconductor
TW201435120A (en) Sputtering target, oxide semiconductor thin film and process for manufacturing same
JP2014095144A (en) Sputtering target
TW201413023A (en) Target assembly
TWI607104B (en) Sputtering target, oxide semiconductor film and their manufacturing method
JP2013185160A (en) Sputtering target
JP2017014562A (en) Sputtering target assembly
TWI591197B (en) Sputtering target
TWI620826B (en) Sputter target