JP2014075486A - Light emitting element and stereoscopic image display apparatus - Google Patents

Light emitting element and stereoscopic image display apparatus Download PDF

Info

Publication number
JP2014075486A
JP2014075486A JP2012222287A JP2012222287A JP2014075486A JP 2014075486 A JP2014075486 A JP 2014075486A JP 2012222287 A JP2012222287 A JP 2012222287A JP 2012222287 A JP2012222287 A JP 2012222287A JP 2014075486 A JP2014075486 A JP 2014075486A
Authority
JP
Japan
Prior art keywords
light emitting
light
columnar
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012222287A
Other languages
Japanese (ja)
Other versions
JP6010417B2 (en
Inventor
Katsu Tanaka
克 田中
Yoshikuni Hirano
芳邦 平野
Keiji Ishii
啓二 石井
Yasushi Motoyama
靖 本山
Nobuo Saito
信雄 斎藤
Naoki Shimizu
直樹 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2012222287A priority Critical patent/JP6010417B2/en
Publication of JP2014075486A publication Critical patent/JP2014075486A/en
Application granted granted Critical
Publication of JP6010417B2 publication Critical patent/JP6010417B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/10Internal combustion engine [ICE] based vehicles
    • Y02T10/12Improving ICE efficiencies

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting element including a structure specifying an emission direction of light, and having a variable emission direction.SOLUTION: A light emitting element 1 includes: a light emitting structure part 2 having a semiconductor laminate in which a p-type semiconductor layer 21 comprising an InGaAlN semiconductor, a light emitting layer 22, and an n-type semiconductor layer 23 are laminated in the order; and an emission direction specification part 3 having a structure 3a for specifying the direction of light emitted from the light emitting structure part 2, on the upper face of the n-type semiconductor layer 23. Lower electrodes 41a, 41b and upper electrodes 44a, 44b are provided via lower insulating layers 42a, 42b and upper insulating layers 43a, 43b on the upper face and the lower face of the light emitting structure part 2, respectively, at the end parts of the light emitting structure part 2 in a plane view, and, by applying voltage between the lower electrodes 41a, 41b and the upper electrodes 44a, 44b, the light emitting structure part 2 is deformed to tilt the emission direction specification part 3, and thereby the emission direction is changed.

Description

本発明は、光線指向型の発光素子及びこの発光素子を用いた立体画像表示装置に関する。   The present invention relates to a light-directional light emitting element and a stereoscopic image display device using the light emitting element.

従来、像再生型立体表示の代表的な方式として、ホログラフィ、パララクスステレオグラム、レンチキュラシート、インテグラル・フォトグラフィ(以下IPと称す)などが知られている。ホログラフィを除く、これらの方式の実用化に関しては、コヒーレント光を必要としない簡易な方式で早期に実現可能と考えられている。また、IPは水平方向に加え、垂直方向の視差情報も表現することができるため、自然な立体表示が可能な装置の早期実現に有望であると考えられている(例えば非特許文献1参照)。   Conventionally, holography, parallax stereogram, lenticular sheet, integral photography (hereinafter referred to as IP) and the like are known as representative methods of image reproduction type stereoscopic display. Regarding the practical application of these methods, excluding holography, it is thought that it can be realized at an early stage with a simple method that does not require coherent light. Moreover, since IP can express parallax information in the vertical direction in addition to the horizontal direction, it is considered promising for early realization of a device capable of natural stereoscopic display (see, for example, Non-Patent Document 1). .

IPの表示システムは、光線を再生する多数の微小なレンズ(要素レンズ)を配列したレンズアレイと、各レンズに対応した画像(要素画像)を多数並べて表示するディスプレイとによって構成される。観察者は、1つの要素レンズに対応する1つの要素画像の内の1画素だけを観測することができ、各要素画像の内の1画素が作る光線が要素レンズの数だけ集まることにより、ある視点における再生像を観測する。そして、観察者は、観察者の視点位置に応じた再生像から立体像を観察する。IPの表示システムにおいて、立体像の解像度は、要素レンズの解像度と、要素画像の解像度と、観視距離とで決まる。また、IPの表示システムの視域角については、要素レンズの性能が支配的な要因になる。このような事情から、実用的な立体像をIP方式で生成するには、発光素子と光学素子の高精細化・高機能化が不可欠である(例えば非特許文献2参照)。   The IP display system includes a lens array in which a large number of minute lenses (element lenses) that reproduce light rays are arranged, and a display that displays a large number of images (element images) corresponding to each lens. The observer can observe only one pixel in one element image corresponding to one element lens, and the number of light rays produced by one pixel in each element image is collected by the number of element lenses. Observe the reconstructed image at the viewpoint. Then, the observer observes the stereoscopic image from the reproduced image corresponding to the viewpoint position of the observer. In the IP display system, the resolution of the stereoscopic image is determined by the resolution of the element lens, the resolution of the element image, and the viewing distance. Further, regarding the viewing zone angle of the IP display system, the performance of the element lens is a dominant factor. Under such circumstances, in order to generate a practical stereoscopic image by the IP method, it is indispensable to increase the definition and function of the light emitting element and the optical element (for example, see Non-Patent Document 2).

しかし、発光素子と光学素子の高精細化が進んでも、レンズを使用する光学系には、レンズの回折限界、焦点距離、収差のようにレンズ固有の原理的に取り除くことができない性能限界が存在する。例えばディスプレイの画素サイズが、要素レンズの最小スポットサイズより小さくなると、映像ボケが発生するため、同時にスポットサイズも小さくする必要があるが、スポットサイズをAbbeの回折限界より小さくすることは原理的に不可能である。   However, even as the resolution of light emitting elements and optical elements increases, optical systems that use lenses have performance limitations that cannot be removed in principle, such as lens diffraction limits, focal lengths, and aberrations. To do. For example, if the pixel size of the display is smaller than the minimum spot size of the element lens, image blurring occurs, so it is necessary to reduce the spot size at the same time, but in principle it is necessary to make the spot size smaller than the Abbe diffraction limit. Impossible.

また、レンズを用いたシステムでの視域角は、要素レンズの焦点距離に反比例するが、視域角を大きくするために要素レンズの焦点距離を無限に小さくすることはできない。更に、視域角は、要素レンズのピッチに比例もするため、要素レンズのピッチを大きくすれば視域角の拡大が可能であるが解像度が劣化するので、レンズを用いた光学系における解像度と視域角には、トレードオフの関係がある。   The viewing zone angle in a system using a lens is inversely proportional to the focal length of the element lens, but the focal length of the element lens cannot be made infinitely small in order to increase the viewing zone angle. Furthermore, since the viewing zone angle is proportional to the pitch of the element lens, if the pitch of the element lens is increased, the viewing zone angle can be enlarged, but the resolution deteriorates. There is a trade-off relationship between viewing zone angles.

一方、発光素子の分野においては、自発光素子であるLED(Light Emitting Diode:発光ダイオード)は、近年、その発光特性が飛躍的に進歩したことから、各種用途で注目を集めている。LEDは、照明器具などへの応用においては光を拡散させる仕組みが必要となるほど放射光の直進性が強く、色純度の高さなど発光特性にも優れることから、ディスプレイの用途に有望なデバイスと考えられる。   On the other hand, in the field of light-emitting elements, LEDs (Light Emitting Diodes), which are self-light-emitting elements, have attracted attention in various applications since their light-emitting characteristics have advanced dramatically in recent years. LED is a promising device for display applications because it has a high degree of light emission characteristics such as high color purity, as the light diffusivity is so strong that it needs a mechanism for diffusing light in applications such as lighting fixtures. Conceivable.

また、本願の発明者らは別途に、LEDの表面に複数個の微細な柱状構造やホール(孔)を有する構造物を形成することにより、ある特定の方向のみに光線を射出する性質(光線指向性)を利用して、かかる構造物を表面に備えたLEDを配列したIP方式の立体ディスプレイを提案している(例えば、特願2011−182138号)。
このIP方式の立体ディスプレイの特徴は、コヒーレント光を用いずに水平、垂直の両方の視差表示が可能となることである。このため、眼精疲労の少なく、しかもメガネをかける必要のない自然な立体映像を表示可能な立体ディスプレイとしての実現が望まれている。
In addition, the inventors of the present application separately formed a structure having a plurality of fine columnar structures or holes (holes) on the surface of the LED, thereby emitting light only in a specific direction (light rays). An IP-type three-dimensional display in which LEDs having such structures on the surface are arrayed is proposed (for example, Japanese Patent Application No. 2011-182138).
The feature of this IP system stereoscopic display is that both horizontal and vertical parallax display is possible without using coherent light. For this reason, realization as a three-dimensional display capable of displaying a natural three-dimensional image with little eye strain and without the need for wearing glasses is desired.

ここで、IP方式立体ディスプレイに必要な画素数について考えてみる。例えば、ハイビジョン相当の画像を水平と垂直方向に60画像を重畳したIP方式の立体ディスプレイについて、柱状構造やホールを形成した光線指向性を有する微細なLEDによって作製した場合、そのディスプレイに必要な画素数は[1920レンズ相当数(水平)×60画像数]×[1080レンズ相当数(垂直)×60画像数]=7.47×10画素である。この画素数は、現在、2次元の平面型ディスプレイ(FPD:フラット・パネル・ディスプレイ)で実現されている(最大画素数を有する)スーパーハイビジョンの画素数の226倍にもなる。このような膨大な画素数をもつFPDを作製することは、現在の製造プロセス技術では困難である。 Now consider the number of pixels required for an IP 3D display. For example, when an IP-type stereoscopic display in which 60 images are superimposed in the horizontal and vertical directions on an image equivalent to a high-definition image is produced by a minute LED having a light beam directivity in which a columnar structure or a hole is formed, the pixels necessary for the display The number is [1920 lens equivalent number (horizontal) × 60 image number] × [1080 lens equivalent number (vertical) × 60 image number] = 7.47 × 10 9 pixels. This number of pixels is 226 times the number of pixels of Super Hi-Vision (having the maximum number of pixels) that is currently realized in a two-dimensional flat panel display (FPD: flat panel display). It is difficult to manufacture an FPD having such a large number of pixels with the current manufacturing process technology.

一方、LED光やレーザ光を走査して、スクリーン上に映像を表示させる装置が実用化されている。現在までに実用化されているものとしては、小型プロジェクタとして携帯電話機に搭載されたLEDディスプレイや色再現範囲が広いレーザディスプレイなどがある。
また、LED光やレーザ光を走査する素子として、EO(Electro-Optic:電気光学)効果を使った方式が提案されている。EO効果は、印加電界で物質の屈折率が変化する現象で、マイクロ波領域までの高速応答性が実現できる。このEO効果を利用する方式では、可動ミラー(ポリゴンミラーやガルバノミラー)方式で課題となっている素子サイズの小型化や動作の高速化について、1桁以上向上させることができるため注目されている。
On the other hand, an apparatus for displaying an image on a screen by scanning LED light or laser light has been put into practical use. Examples of devices that have been put to practical use to date include LED displays mounted on mobile phones as small projectors and laser displays with a wide color reproduction range.
Further, a method using an EO (Electro-Optic) effect has been proposed as an element for scanning LED light or laser light. The EO effect is a phenomenon in which the refractive index of a substance changes with an applied electric field, and high-speed response up to the microwave region can be realized. The method using the EO effect is attracting attention because it can improve the element size and the operation speed, which are problems in the movable mirror (polygon mirror or galvano mirror) method, by one or more digits. .

例えば、特許文献1には、EO効果を有するEO結晶としてKTN結晶(KTaOとKNbOとの固溶体)を用いた光学素子を備え、EO結晶に印加する電圧に応じて屈折率勾配が変化するEO効果を利用してレーザ光を走査する走査装置が記載されている。
そこで、前記した膨大な画素数を有するディスプレイの作製を容易化する手法として、光線指向性LEDとEO結晶とを組み合わせることで発光素子に光の走査性(光線の出射方向の可変性)を持たせて、FPDに搭載する発光素子の数を低減することが考えられる。
For example, Patent Document 1 includes an optical element using a KTN crystal (a solid solution of KTaO 3 and KNbO 3 ) as an EO crystal having an EO effect, and a refractive index gradient changes according to a voltage applied to the EO crystal. A scanning device that scans laser light using the EO effect is described.
Therefore, as a technique for facilitating the production of the display having the enormous number of pixels described above, the light emitting element has light scanning property (variability in the light emitting direction) by combining the light-directional LED and the EO crystal. Therefore, it is conceivable to reduce the number of light-emitting elements mounted on the FPD.

特許第4356736号公報Japanese Patent No. 4356636

「超高精細映像技術・立体映像技術」、電子情報通信学会誌、2010年5月、Vol.93,No.5,p.372−381“Ultra-high-definition video technology / stereoscopic video technology”, Journal of the Institute of Electronics, Information and Communication Engineers, May 2010, Vol. 93, no. 5, p. 372-381 財団法人機械システム振興協会・財団法人光産業技術振興協会、「自然な立体視を可能とする空間像の形成に関する調査研究報告書−要旨−」、システム技術開発調査研究19−R−5,2008年3月,p.14−16Association for Promotion of Mechanical Systems and Optoelectronics Technology Promotion Association, “Survey Report on Formation of Spatial Image that Enables Natural Stereoscopic Vision—Summary”, Research Survey on System Technology Development 19-R-5, 2008 March, p. 14-16

しかしながら、EO結晶は、光変調用に最も幅広く使用されているLN(LiNbO:ニオブ酸リチウム)結晶の場合、その動作に例えば2mmの標準結晶厚で、数kVもの高電圧を印加する必要がある。
特許文献1に記載されたKTN結晶は、LN結晶に比べて20倍の性能指数があるが、それでも2mmの結晶厚で120Vの電圧を印加する必要がある。しかも、これらの結晶は、あくまでも光を走査する機能しかもたず、光源(LEDやレーザ発光素子)と分離して構成されるため、デバイスの構造やコストの点で大きな問題となる。この組み合わせは、原理的には可能であり、単一画素のみの走査は可能であるものの、それらを多数配列した構造は、LEDとEO結晶との位置合わせやそれらの配置構成の点、EO結晶を高電圧で動作させる必要がある点などから困難である。
However, in the case of an LN (LiNbO 3 : lithium niobate) crystal that is most widely used for light modulation, an EO crystal needs to be applied with a high voltage of several kV, for example, with a standard crystal thickness of 2 mm. is there.
The KTN crystal described in Patent Document 1 has a performance index 20 times that of an LN crystal, but it is still necessary to apply a voltage of 120 V with a crystal thickness of 2 mm. In addition, these crystals have only a function of scanning light and are configured separately from the light source (LED or laser light emitting element), which poses a serious problem in terms of device structure and cost. This combination is possible in principle, and scanning of only a single pixel is possible, but the structure in which a large number of them are arranged is the alignment of LED and EO crystal, the point of their arrangement configuration, EO crystal Is difficult because it is necessary to operate at a high voltage.

そこで、本発明は、光の出射方向が可変で、低電圧で駆動でき、小型化が可能な発光素子を提供することを課題とする。また、解像度を低下させることなく、発光素子の数を削減した立体画像表示装置を提供することを他の課題とする。   In view of the above, an object of the present invention is to provide a light-emitting element that has a variable light emission direction, can be driven at a low voltage, and can be downsized. Another object is to provide a stereoscopic image display device in which the number of light-emitting elements is reduced without reducing the resolution.

前記した課題を解決するために、本発明の請求項1に記載の発光素子は、第1半導体層と、発光層と、第2半導体層とがこの順で積層された半導体の積層体を備えた発光構造部を有する発光素子であって、前記第2半導体層の一部又は前記第2半導体層の上面に、前記発光層が発した光の前記発光素子からの出射方向を特定するための構造物を有する出射方向特定部を備え、前記発光構造部の上面及び下面の平面視における端部に、それぞれ絶縁層を介して下部電極及び上部電極を、少なくとも一部が互いに対向するように備えるように構成した。
なお、第1半導体層と第2半導体層とは互いに導電型が異なる半導体層であって、第1半導体層をn型半導体層とする場合は、第2半導体層はp型半導体層であり、第1半導体層をp型半導体層とする場合は、第2半導体層はn型半導体層である。
In order to solve the above-described problem, a light-emitting element according to claim 1 of the present invention includes a semiconductor stacked body in which a first semiconductor layer, a light-emitting layer, and a second semiconductor layer are stacked in this order. A light emitting device having a light emitting structure, wherein the light emitted from the light emitting layer is specified on a part of the second semiconductor layer or on the upper surface of the second semiconductor layer. An emission direction specifying portion having a structure is provided, and at the ends of the upper surface and the lower surface of the light emitting structure portion in plan view, a lower electrode and an upper electrode are provided so that at least a part thereof is opposed to each other through an insulating layer. It was configured as follows.
The first semiconductor layer and the second semiconductor layer are semiconductor layers having different conductivity types, and when the first semiconductor layer is an n-type semiconductor layer, the second semiconductor layer is a p-type semiconductor layer, When the first semiconductor layer is a p-type semiconductor layer, the second semiconductor layer is an n-type semiconductor layer.

かかる構成によれば、発光素子は、発光構造部によって光を放射し、出射方向特定部によって発光構造部が放射した光を、特定の方向に出射する。このとき、発光素子は、下部電極と上部電極との間に電圧を印加することで、半導体の積層体である発光構造部の内部に電界を発生させ、この電界による逆圧電効果により発光構造部を変形させる。この変形とは、下部電極と上部電極との間の発光構造部を、例えば、伸縮又は圧縮させる歪である。このとき、発光構造部の底面を基板に固定した場合には、この基板面を基準として、発光構造部の上面が傾斜することになる。このため、発光構造部の上面側に設けられた出射方向特定部の構造物も傾斜する。そして、構造物が傾斜した分だけ、光の出射方向が変化する。   According to this configuration, the light emitting element emits light by the light emitting structure and emits light emitted by the light emitting structure by the emission direction specifying unit in a specific direction. At this time, the light emitting element generates an electric field inside the light emitting structure which is a stacked body of semiconductors by applying a voltage between the lower electrode and the upper electrode, and the light emitting structure is generated by an inverse piezoelectric effect due to the electric field. Deform. This deformation is, for example, a strain that expands or contracts or compresses the light emitting structure between the lower electrode and the upper electrode. At this time, when the bottom surface of the light emitting structure portion is fixed to the substrate, the upper surface of the light emitting structure portion is inclined with respect to the substrate surface. For this reason, the structure of the emission direction specifying part provided on the upper surface side of the light emitting structure part is also inclined. Then, the light emission direction changes by the amount the structure is inclined.

請求項2に記載の発光素子は、請求項1に記載の発光素子において、前記半導体の積層体が、一般式がIn1−x−yGaAlN(但し、0≦x≦1,0≦y≦1,0≦x+y≦1)で表される半導体材料から構成される。
かかる構成によれば、発光素子の発光構造部は、可視光領域の光を発する良好な半導体発光素子として機能するとともに、半導体層が六方晶系の結晶構造を有するため、大きな逆圧電効果を得られる圧電素子として機能する。
The light emitting device according to claim 2, in light emitting device according to claim 1, the laminate of the semiconductor has the general formula In 1-x-y Ga x Al y N ( where, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).
According to such a configuration, the light-emitting structure portion of the light-emitting element functions as a good semiconductor light-emitting element that emits light in the visible light region, and the semiconductor layer has a hexagonal crystal structure, thereby obtaining a large inverse piezoelectric effect. It functions as a piezoelectric element.

請求項3に記載の発光素子は、請求項2に記載の発光素子において、前記発光層が、量子井戸構造を有するように構成した。ここで量子井戸構造とは、例えば、GaNからなる障壁層と、InNからなる井戸層とを積層した構造である。
かかる構成によれば、発光素子としての輝度や色純度が高くなるとともに、量子井戸構造における格子不整合によって、逆圧電効果が増強される。このため、低い印加電圧で発光層を変形させることができる。
A light-emitting device according to a third aspect is the light-emitting device according to the second aspect, wherein the light-emitting layer has a quantum well structure. Here, the quantum well structure is, for example, a structure in which a barrier layer made of GaN and a well layer made of InN are stacked.
According to such a configuration, the luminance and color purity of the light emitting element are increased, and the inverse piezoelectric effect is enhanced due to lattice mismatch in the quantum well structure. For this reason, the light emitting layer can be deformed with a low applied voltage.

請求項4に記載の発光素子は、請求項1乃至請求項3の何れか一項に記載の発光素子において、前記構造物が、柱頭の出射面から光を出射するN本(Nは3以上の整数)の柱状部からなり、前記N本の柱状部は、平面視で前記発光層から放射される光が干渉可能な範囲内に環状に配置され、前記N本の柱状部の内、少なくとも1本の柱の高さが他の柱の高さと異なるように構成した。   The light-emitting element according to claim 4 is the light-emitting element according to any one of claims 1 to 3, wherein the structure emits light from the emission surface of the stigma (N is 3 or more). The N columnar portions are annularly arranged in a range in which light emitted from the light emitting layer can interfere in a plan view, and at least of the N columnar portions. The height of one pillar was different from the height of the other pillars.

かかる構成によれば、発光層からの光が構造物に入射され、複数の柱状部の出射面である柱頭から出射される。これらの出射面から出射された光は、発光素子の性質に基づいた低い干渉性を持っているため、複数の柱状部から出射される光が互いに干渉して合成され光線が形成される。また、発光素子は、複数の柱状部のうちの少なくとも1本の高さをその他の柱状部の高さと異なるように構成することで、それぞれの出射面から出射された光に位相差を設け、当該位相差に応じた方向に光線を出射する。すなわち、発光素子は、予め設定された柱状部の高さの差に応じた特定の方向に光線を出射する。   According to this configuration, light from the light emitting layer is incident on the structure and is emitted from the stigma which is the emission surface of the plurality of columnar portions. Since the light emitted from these emission surfaces has low coherence based on the properties of the light emitting element, the light emitted from the plurality of columnar portions interferes with each other and is combined to form a light beam. Further, the light emitting element is configured such that the height of at least one of the plurality of columnar portions is different from the height of the other columnar portions, thereby providing a phase difference in the light emitted from each emission surface, A light beam is emitted in a direction corresponding to the phase difference. That is, the light emitting element emits a light beam in a specific direction corresponding to a preset height difference of the columnar part.

請求項5に記載の発光素子は、請求項1乃至請求項3の何れか一項に記載の発光素子において、前記構造物が、上面から柱状に凹んだN本(Nは3以上の整数)の柱状凹部からなり、前記N本の柱状凹部は、平面視で前記発光層から放射される光が干渉可能な範囲内に環状に設けられ、前記N本の柱状凹部の内、少なくとも1本の柱状凹部の深さが他の柱状凹部の深さと異なるように構成した。   The light-emitting element according to claim 5 is the light-emitting element according to any one of claims 1 to 3, wherein the structure has N columns (N is an integer of 3 or more) recessed in a columnar shape from the upper surface. The N columnar recesses are provided in a ring shape within a range in which light emitted from the light emitting layer can interfere in a plan view, and at least one of the N columnar recesses is provided. The depth of the columnar recess was configured to be different from the depth of the other columnar recess.

かかる構成によれば、発光層からの光が構造物に入射され、複数の柱状凹部の出射面である底面から出射される。これらの出射面から出射された光は、発光素子の性質に基づいた低い干渉性を持っているため、複数の柱状部から出射される光が互いに干渉して合成され光線が形成される。また、発光素子は、複数の柱状凹部のうちの少なくとも1つの深さをその他の柱状凹部の深さと異なるように構成することで、それぞれの出射面から出射された光に位相差を設け、当該位相差に応じた方向に光線を出射する。すなわち、発光素子は、予め設定された柱状凹部の深さの差に応じた特定の方向に光線を出射する。   According to such a configuration, light from the light emitting layer enters the structure and is emitted from the bottom surface, which is the emission surface of the plurality of columnar recesses. Since the light emitted from these emission surfaces has low coherence based on the properties of the light emitting element, the light emitted from the plurality of columnar portions interferes with each other and is combined to form a light beam. Further, the light emitting element is configured such that the depth of at least one of the plurality of columnar recesses is different from the depth of the other columnar recesses, thereby providing a phase difference in the light emitted from each emission surface, A light beam is emitted in a direction corresponding to the phase difference. That is, the light emitting element emits a light beam in a specific direction corresponding to a preset difference in the depth of the columnar recess.

請求項6に記載の立体画像表示装置は、基板上に、請求項1乃至請求項5の何れか一項に記載の発光素子を画素として2次元アレイ状に配列して設けた表示パネルを備えたインテグラル・フォトグラフィ方式の立体画像表示装置であって、発光制御部と、出射方向制御部と、を備える構成とした。   A stereoscopic image display apparatus according to a sixth aspect includes a display panel in which the light-emitting elements according to any one of the first to fifth aspects are arranged as a pixel in a two-dimensional array on a substrate. The integral photography stereoscopic image display apparatus includes a light emission control unit and an emission direction control unit.

かかる構成によれば、立体画像表示装置は、発光制御部によって、各画素に対して、それぞれ2以上の出射方向に対応する画像信号を時分割で切り替えて出力し、当該画素の発光と非発光とを制御する。また、立体画像表示装置は、例えば、複数の柱状部や複数の柱状凹部で構成された出射方向特定部によって、光の干渉を利用して各画素からの光線の出射方向を特定する。このとき、立体画像表示装置は、出射方向制御部によって、発光制御部が2以上の出射方向に対応して各画素に出力する画像信号を切り替えるタイミングに同期して、各画素として設けられた発光素子の出射方向を変調する。これによって、立体画像表示装置は、インテグラル・フォトグラフィ方式の立体画像を表示する。   According to such a configuration, the stereoscopic image display device outputs, by time-division, image signals corresponding to two or more emission directions to each pixel by the light emission control unit, and outputs the light signals and non-light emission of the pixels. And control. In addition, the stereoscopic image display device specifies the emission direction of the light beam from each pixel by using the interference of light by using, for example, an emission direction specifying unit including a plurality of columnar portions and a plurality of columnar concave portions. At this time, in the stereoscopic image display apparatus, the emission direction control unit emits light provided as each pixel in synchronization with the timing at which the light emission control unit switches the image signal output to each pixel corresponding to two or more emission directions. Modulates the emission direction of the element. Accordingly, the stereoscopic image display device displays an integral photography stereoscopic image.

請求項1に記載の発明によれば、発光構造部の上下に設けた電極間に電圧を印加するという簡単な構成で出射方向を変調するため、出射方向が変調可能な光線指向型の発光素子を小型化することができる。
請求項2に記載の発明によれば、InGaAlN系の半導体材料を用いて発光素子及び圧電素子として機能させるため、低電圧で発光と出射方向の変調とを行うことができる。
請求項3に記載の発明によれば、大きな逆圧電効果を利用できるため、出射方向の変調度を向上することができる。また、一定の出射方向の変調度を得るための印加電圧を低減することができる。
According to the first aspect of the present invention, since the emission direction is modulated with a simple configuration in which a voltage is applied between the electrodes provided on the upper and lower sides of the light emitting structure, the light emitting element that can modulate the emission direction. Can be miniaturized.
According to the second aspect of the present invention, since the InGaAlN-based semiconductor material is used as a light emitting element and a piezoelectric element, light emission and emission direction modulation can be performed at a low voltage.
According to the invention described in claim 3, since a large inverse piezoelectric effect can be used, the modulation degree in the emission direction can be improved. In addition, the applied voltage for obtaining a certain degree of modulation in the emission direction can be reduced.

請求項4又は請求項5に記載の発明によれば、複数の柱状部又は複数の柱状凹部を設けるという簡単な構成の構造物で光の干渉を利用して光線の出射方向を特定することができるため、発光素子の微細化・高密度化を容易にすることができる。
請求項6に記載の発明によれば、光の干渉を利用した出射方向特定部によって各画素からの光線の方向が特定されるため、レンズを用いた立体画像表示装置に比べて、高精細化することができる。また、1つの発光素子が複数の出射方向に対応する画素として機能するため、立体画像表示装置に搭載する発光素子の数を削減することができる。
According to the invention described in claim 4 or claim 5, it is possible to specify the light emitting direction by utilizing interference of light in a structure having a simple configuration in which a plurality of columnar portions or a plurality of columnar concave portions are provided. Therefore, miniaturization and high density of the light emitting element can be facilitated.
According to the invention described in claim 6, since the direction of the light beam from each pixel is specified by the emission direction specifying unit using the interference of light, the definition is higher than that of a stereoscopic image display device using a lens. can do. In addition, since one light emitting element functions as a pixel corresponding to a plurality of emission directions, the number of light emitting elements mounted on the stereoscopic image display device can be reduced.

本発明の第1実施形態に係る発光素子の構成を示す模式的斜視図である。It is a typical perspective view which shows the structure of the light emitting element which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る発光素子の構成を示す模式図であり、(a)は平面図、(b)は断面図を示す。It is a schematic diagram which shows the structure of the light emitting element which concerns on 1st Embodiment of this invention, (a) is a top view, (b) shows sectional drawing. 本発明で用いる窒化ガリウム結晶の逆圧電効果を説明するための図であり、(a)は圧縮歪が生じる場合、(b)は引っ張り歪が生じる場合を示す。It is a figure for demonstrating the reverse piezoelectric effect of the gallium nitride crystal used by this invention, (a) shows the case where a compressive strain arises, (b) shows the case where a tensile strain arises. 本発明における発光構造部から外部に光が放射される領域を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the area | region where light is radiated | emitted outside from the light emission structure part in this invention. 本発明の第1実施形態に係る発光素子の柱状部の配置を説明するための模式的平面図である。It is a typical top view for demonstrating arrangement | positioning of the columnar part of the light emitting element which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る発光素子の柱状部の配置と発光領域との関係を説明するための模式的平面図である。It is a typical top view for demonstrating the relationship between arrangement | positioning of the columnar part of the light emitting element which concerns on 1st Embodiment of this invention, and a light emission area | region. 本発明の第1実施形態に係る発光素子による出射方向を特定する原理を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the principle which pinpoints the output direction by the light emitting element which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る発光素子において、出射方向を変える原理を説明するための模式的断面図であり、(a)は発光構造部上面が基板面と平行な場合、(b)、(c)は発光構造部上面が基板面に対してそれぞれ異なる方向に傾いている場合を示す。FIG. 4 is a schematic cross-sectional view for explaining the principle of changing the emission direction in the light-emitting element according to the first embodiment of the present invention, where (a) shows a case where the upper surface of the light-emitting structure part is parallel to the substrate surface; (C) shows the case where the upper surface of the light emitting structure is inclined in different directions with respect to the substrate surface. 本発明の第1実施形態に係る発光素子の製造方法における工程の一部を説明するための模式図であり、(a)〜(h)は各工程における模式的断面図である。It is a schematic diagram for demonstrating a part of process in the manufacturing method of the light emitting element which concerns on 1st Embodiment of this invention, (a)-(h) is typical sectional drawing in each process. 本発明の第1実施形態に係る発光素子の製造方法における工程の一部を説明するための模式図であり、(a)〜(f)は各工程における模式的断面図である。It is a schematic diagram for demonstrating a part of process in the manufacturing method of the light emitting element which concerns on 1st Embodiment of this invention, (a)-(f) is typical sectional drawing in each process. 本発明の第1実施形態に係る発光素子の製造方法における工程の一部を説明するための模式図であり、(a)〜(f)は各工程における模式的断面図である。It is a schematic diagram for demonstrating a part of process in the manufacturing method of the light emitting element which concerns on 1st Embodiment of this invention, (a)-(f) is typical sectional drawing in each process. 本発明の第2実施形態に係る発光素子の構成を示す模式的斜視図である。It is a typical perspective view which shows the structure of the light emitting element which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る発光素子の構成を示す模式的斜視図である。It is a typical perspective view which shows the structure of the light emitting element which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る発光素子の構成を示す模式図であり、(a)は平面図、(b)は断面図を示す。It is a schematic diagram which shows the structure of the light emitting element which concerns on 3rd Embodiment of this invention, (a) is a top view, (b) shows sectional drawing. 本発明の第4実施形態に係るIP立体ディスプレイの概念図であり、(a)は正面図、(b)は斜視図である。It is a conceptual diagram of the IP stereoscopic display which concerns on 4th Embodiment of this invention, (a) is a front view, (b) is a perspective view. 本発明の第4実施形態に係るIP立体ディスプレイの構成を示す構成図である。It is a block diagram which shows the structure of the IP stereoscopic display which concerns on 4th Embodiment of this invention.

以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図面に示される部材等のサイズや位置関係等は、説明を明確にするため誇張していることがある。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that the size and positional relationship of members and the like shown in the drawings may be exaggerated for clarity of explanation.

<第1実施形態>
[発光素子の構造の概要]
まず、第1実施形態に係る発光素子1の構造について、図1及び図2を参照して説明する。なお、図2(b)は、破断線より下の部分は図2(a)のA−A線における断面を示し、破断線より上の部分は図2(a)のB−B線における断面を示す。
<First Embodiment>
[Outline of light emitting device structure]
First, the structure of the light emitting device 1 according to the first embodiment will be described with reference to FIGS. 1 and 2. In FIG. 2 (b), the part below the break line shows a cross section taken along the line AA in FIG. 2 (a), and the part above the break line shows a cross section taken along the line BB in FIG. 2 (a). Indicates.

本実施形態に係る発光素子1は、指向性の高い光線を発する素子であって、特定の方向に光線を出射する光線指向型の発光素子である。また、発光素子1は、発光構造部2を構成する半導体層の逆圧電効果(逆ピエゾ効果)を利用して、光線を出射する方向を変調するものである。
図1及び図2に示すように、本実施形態に係る発光素子1は、光を放射する発光構造部2と、発光構造部2から放射された光を特定の方向に出射させる出射方向特定部3と、を積層して構成されている。
The light-emitting element 1 according to the present embodiment is an element that emits light with high directivity, and is a light-directional light-emitting element that emits light in a specific direction. In addition, the light emitting element 1 modulates the direction of emitting light using the inverse piezoelectric effect (inverse piezo effect) of the semiconductor layer constituting the light emitting structure 2.
As shown in FIGS. 1 and 2, the light emitting device 1 according to the present embodiment includes a light emitting structure 2 that emits light and an emission direction specifying unit that emits light emitted from the light emitting structure 2 in a specific direction. 3 is laminated.

この発光構造部2は、LED構造を有する半導体結晶の積層体であり、p側電極24及びn側電極25を介して電力が供給されて発光する。また、発光構造部2の下面側には、X軸方向の両端(図2(a)において左端及び右端)にそれぞれ下部絶縁層42a及び下部絶縁層42bを介して下部電極41a及び下部電極41bが設けられ、上面側には、Y軸方向の両端(図2(a)において上端及び下端)にそれぞれ上部絶縁層43a及び上部絶縁層43bを介して上部電極44a及び上部電極44bが設けられている。これらの下部電極41a,41b及び上部電極44a,44bの間に適宜電圧を印加することで、逆圧電効果により発光構造部2の半導体結晶に歪が生じ、出射方向特定部3が載置された発光構造部2の上面が傾斜する。そして、この傾斜により、光の出射方向を変調する(変化させる)ものである。逆圧電効果による発光構造部2の上面の傾斜と光の出射方向の変調との関係については後記する。   The light emitting structure 2 is a stacked body of semiconductor crystals having an LED structure, and emits light when power is supplied through the p-side electrode 24 and the n-side electrode 25. Further, on the lower surface side of the light emitting structure portion 2, a lower electrode 41 a and a lower electrode 41 b are provided at both ends in the X-axis direction (left end and right end in FIG. 2A) via a lower insulating layer 42 a and a lower insulating layer 42 b, respectively. The upper electrode 44a and the upper electrode 44b are provided on the upper surface side through the upper insulating layer 43a and the upper insulating layer 43b, respectively, at both ends in the Y-axis direction (upper and lower ends in FIG. 2A). . By applying an appropriate voltage between the lower electrodes 41a and 41b and the upper electrodes 44a and 44b, the semiconductor crystal of the light emitting structure 2 is distorted by the inverse piezoelectric effect, and the emission direction specifying unit 3 is placed. The upper surface of the light emitting structure 2 is inclined. Then, the light emission direction is modulated (changed) by this inclination. The relationship between the inclination of the upper surface of the light emitting structure 2 due to the inverse piezoelectric effect and the modulation of the light emission direction will be described later.

発光構造部2は、p型半導体層(第1半導体層)21と、発光層22と、n型半導体層(第2半導体層)23と、がこの順で積層され、p型半導体層21と電気的に接続するp側電極(第1電極)24と、n型半導体層23と電気的に接続するn側電極(第2電極)25とを備えて構成されている。発光構造部2は、陽極であるp側電極24と陰極であるn側電極25の間に所定のレベルの電圧パルスを印加することで、p型半導体層21に正孔が注入され、n型半導体層23に電子が注入され、発光層22で正孔と電子とが再結合して発光するLED素子である。p側電極24は、p型半導体層21の下面側の一部である中央部と接触するように設けられ、p型半導体層21との接触面が円形状となるように設けられている。また、n側電極25は、n型半導体層23の上面の一部と接触するように設けられている。   In the light emitting structure 2, a p-type semiconductor layer (first semiconductor layer) 21, a light emitting layer 22, and an n-type semiconductor layer (second semiconductor layer) 23 are stacked in this order. A p-side electrode (first electrode) 24 that is electrically connected and an n-side electrode (second electrode) 25 that is electrically connected to the n-type semiconductor layer 23 are provided. The light emitting structure 2 applies a voltage pulse of a predetermined level between the p-side electrode 24 that is an anode and the n-side electrode 25 that is a cathode, so that holes are injected into the p-type semiconductor layer 21 and the n-type electrode. The LED element emits light when electrons are injected into the semiconductor layer 23 and holes and electrons are recombined in the light emitting layer 22. The p-side electrode 24 is provided so as to be in contact with a central portion that is a part on the lower surface side of the p-type semiconductor layer 21, and is provided so that the contact surface with the p-type semiconductor layer 21 has a circular shape. The n-side electrode 25 is provided so as to be in contact with a part of the upper surface of the n-type semiconductor layer 23.

本実施形態においては、n型半導体層23におけるキャリアである電子の移動度(キャリア移動度)は、p型半導体層21におけるキャリアである正孔の移動度(キャリア移動度)よりも十分に大きく、また発光層22におけるキャリアの再結合時間が、キャリアの拡散時間に比べて十分に短い半導体材料を用いて構成されている。このため、発光層22においては、電子と正孔とが再結合し、発光して消滅すると、移動度の大きな電子は速やかに補充される。一方、移動度の小さな正孔が補充されると、正孔と先に補充された電子とは即座に再結合し、発光して消滅する。このため、発光層22は、p側電極24とp型半導体層21との接触面の直上であって、当該接触面と略同じ平面形状の発光領域22aでキャリアの再結合が頻繁に生じて光を発光する。   In the present embodiment, the mobility of electrons that are carriers (carrier mobility) in the n-type semiconductor layer 23 is sufficiently larger than the mobility of carriers that are carriers in the p-type semiconductor layer 21 (carrier mobility). In addition, the recombination time of carriers in the light emitting layer 22 is configured using a semiconductor material that is sufficiently shorter than the diffusion time of carriers. For this reason, in the light emitting layer 22, when electrons and holes recombine and emit light and disappear, electrons with high mobility are quickly replenished. On the other hand, when holes with low mobility are replenished, the holes and the previously replenished electrons are immediately recombined, and light is emitted and disappears. For this reason, the light emitting layer 22 is directly above the contact surface between the p-side electrode 24 and the p-type semiconductor layer 21, and carrier recombination frequently occurs in the light emitting region 22 a having substantially the same planar shape as the contact surface. Emits light.

p型半導体層(第1半導体層)21は、p側電極24から注入されるキャリアである正孔を輸送する輸送層であり、下面の中央部に平面視で円形状に接触するp側電極24が設けられている。
n型半導体層(第2半導体層)23は、n側電極25から注入されるキャリアである電子を輸送する輸送層であり、上面の一部に接触するn側電極25が設けられている。また、n型半導体層23の上面には、出射方向特定部3が設けられており、発光層22の発光領域22aから放射された光を出射方向特定部3に導光する。n型半導体層23におけるキャリア移動度は、p型半導体層21におけるキャリア移動度よりも大きくなるように半導体材料が選択されている。
p型半導体層21及びn型半導体層23は、それぞれ単層構成とすることができるが、多層構造とすることもできる。
The p-type semiconductor layer (first semiconductor layer) 21 is a transport layer that transports holes that are carriers injected from the p-side electrode 24, and is a p-side electrode that contacts the center of the lower surface in a circular shape in plan view 24 is provided.
The n-type semiconductor layer (second semiconductor layer) 23 is a transport layer that transports electrons that are carriers injected from the n-side electrode 25, and is provided with the n-side electrode 25 in contact with part of the upper surface. In addition, an emission direction specifying unit 3 is provided on the upper surface of the n-type semiconductor layer 23, and guides light emitted from the light emitting region 22 a of the light emitting layer 22 to the emission direction specifying unit 3. The semiconductor material is selected such that the carrier mobility in the n-type semiconductor layer 23 is larger than the carrier mobility in the p-type semiconductor layer 21.
Each of the p-type semiconductor layer 21 and the n-type semiconductor layer 23 can have a single layer structure, but can also have a multilayer structure.

発光層22は、p型半導体層21とn型半導体層23との間に設けられ、p型半導体層21を介して輸送されるキャリアである正孔と、n型半導体層23を介して輸送されるキャリアである電子とが再結合して発光する層である。発光層22は、p型半導体層21及びn型半導体層23におけるキャリア移動度と再結合時間との関係により、p側電極24とp型半導体層21との接触面の直上領域及びその近傍である発光領域22aが発光し、他の領域は発光しないように構成されている。   The light-emitting layer 22 is provided between the p-type semiconductor layer 21 and the n-type semiconductor layer 23, and transports holes that are carriers transported via the p-type semiconductor layer 21 and the n-type semiconductor layer 23. This layer emits light by recombination with electrons as carriers. The light emitting layer 22 is formed in the region immediately above the contact surface between the p-side electrode 24 and the p-type semiconductor layer 21 and in the vicinity thereof depending on the relationship between the carrier mobility and the recombination time in the p-type semiconductor layer 21 and the n-type semiconductor layer 23. A certain light emitting area 22a emits light, and other areas do not emit light.

また、半導体結晶の積層体である発光構造部2は、下面の左端及び右端に設けられた下部電極41a,41bと、上面の前端及び後端に設けられた上部電極44a,44bとの間に印加される電圧により生じる電界により、半導体結晶が逆圧電効果により上下方向に伸縮する。本実施形態では、例えば図8に示すように、上下方向に伸縮する半導体結晶の左右端の厚さの差を変化させることで、基板40の上面(XY平面に平行な面)に対する発光構造部2の上面の傾斜角を変化させる。そして、発光構造部2の上面に設けられた出射方向特定部3を傾斜させることにより、光線の出射方向を変調する。なお、光線の出射方向を変調する原理については後記する。   Further, the light emitting structure 2 which is a stacked body of semiconductor crystals is provided between the lower electrodes 41a and 41b provided at the left and right ends of the lower surface and the upper electrodes 44a and 44b provided at the front and rear ends of the upper surface. Due to the electric field generated by the applied voltage, the semiconductor crystal expands and contracts in the vertical direction by the inverse piezoelectric effect. In the present embodiment, for example, as shown in FIG. 8, the light emitting structure portion with respect to the upper surface of the substrate 40 (surface parallel to the XY plane) is changed by changing the thickness difference between the left and right ends of the semiconductor crystal that expands and contracts in the vertical direction. 2 is changed. Then, the emission direction of the light beam is modulated by inclining the emission direction specifying unit 3 provided on the upper surface of the light emitting structure unit 2. The principle of modulating the light emission direction will be described later.

このように、LED素子及び圧電素子としての機能を発揮する半導体材料として、GaN(窒化ガリウム)系の化合物半導体を用いることができる。また、半導体材料として、一般式がIn1−x−yGaAlN(但し、0≦x≦1,0≦y≦1,0≦x+y≦1)で表されるGaN(窒化ガリウム)、InN(窒化インジウム)、AlN(窒化アルミニウム)の固溶体を用いることもできる。
特に、AlNは、この母体材料自身が有する歪が大きいため、GaNとの固溶体であるAlGaN系の半導体材料を用いることで、大きな逆圧電効果を得ることができる。
また、前記化学式において、組成(x、y)を調整することで、可視光のほぼ全域の波長の光を発光することができ、画像表示用の発光素子の半導体材料として好ましい。
Thus, a GaN (gallium nitride) based compound semiconductor can be used as a semiconductor material that functions as an LED element and a piezoelectric element. Further, as the semiconductor material, the general formula In 1-x-y Ga x Al y N ( where, 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) GaN ( gallium nitride) represented by A solid solution of InN (indium nitride) or AlN (aluminum nitride) can also be used.
In particular, since AlN has a large strain of the base material itself, a large inverse piezoelectric effect can be obtained by using an AlGaN-based semiconductor material that is a solid solution with GaN.
In addition, by adjusting the composition (x, y) in the chemical formula, light having almost all wavelengths of visible light can be emitted, which is preferable as a semiconductor material of a light-emitting element for image display.

ここで、図3を参照して、逆圧電効果について説明する。
ここでは、GaN結晶を例として説明する。GaN系の半導体結晶は、六方晶系の結晶構造を有し、結晶のc軸方向に成長した結晶である。また、発光素子1において、この半導体結晶は、c軸がZ軸に平行になるように設けられている。
Here, the inverse piezoelectric effect will be described with reference to FIG.
Here, a GaN crystal will be described as an example. A GaN-based semiconductor crystal is a crystal having a hexagonal crystal structure and growing in the c-axis direction of the crystal. In the light emitting element 1, the semiconductor crystal is provided so that the c-axis is parallel to the Z-axis.

ここで、GaN結晶は、強いイオン性により分極電界が発生している。更に、このGaN結晶に電界が印加されると、水平方法(XY平面に平行な方向)の結晶の変形(引っ張り歪又は圧縮歪)により、上下方向(Z軸方向)に伸縮する。C面を主面とするサファイアなどの基板上にMOCVD(有機金属化学気相成長)法によりGaNをエピタキシャル成長させて作製したLEDでは、基板との界面がGa極性面となる結晶膜が成長する。
この場合、図3(a)に示すように、−Z軸方向(GaN結晶の[000−1]方向)に電界Ezが印加されると、面内圧縮歪が生じて、c軸方向に引っ張り応力が作用してGaN結晶が伸張する。この電界Ezの向きとc軸方向の伸縮との関係は反転させることができる。すなわち、図3(b)に示すように、電界Ezの向きを+Z軸方向(GaN結晶の[0001]方向)とすることで、面内引っ張り歪が生じて、c軸方向に圧縮応力が作用してGaN結晶が圧縮される。
Here, the GaN crystal generates a polarization electric field due to its strong ionicity. Furthermore, when an electric field is applied to the GaN crystal, it expands and contracts in the vertical direction (Z-axis direction) due to crystal deformation (tensile strain or compression strain) in a horizontal manner (direction parallel to the XY plane). In an LED manufactured by epitaxially growing GaN on a substrate such as sapphire having a C-plane as a main surface by MOCVD (metal organic chemical vapor deposition), a crystal film whose interface with the substrate is a Ga polar plane grows.
In this case, as shown in FIG. 3A, when an electric field Ez is applied in the −Z-axis direction (the [000-1] direction of the GaN crystal), in-plane compressive strain is generated and the film is pulled in the c-axis direction. The GaN crystal expands due to the stress. The relationship between the direction of the electric field Ez and the expansion and contraction in the c-axis direction can be reversed. That is, as shown in FIG. 3B, by setting the direction of the electric field Ez to the + Z-axis direction (the [0001] direction of the GaN crystal), in-plane tensile strain occurs, and compressive stress acts in the c-axis direction. Thus, the GaN crystal is compressed.

逆圧電効果によりGaN結晶が伸縮する要因は、GaNの結晶構造が六方晶系の対称性が低い結晶構造からなり、その結晶構造に中心対称性を含まないためと考えられる。このような対称性が低く、中心対称性を持たない結晶構造を有する結晶に圧力を加えた場合には、圧力によって分極が起こり、結晶表面には電荷が生じて、結晶内には前記したように電界が発生する(圧電効果)。伸縮歪の大きさはこの分極の大きさに比例する。同様の効果は、GaNの成長基板として用いられるサファイアにもある。逆圧電効果は、この圧電効果と表裏の関係の効果である。すなわち、逆圧電効果は、このような、中心対称性を持たない結晶に電界を印加した場合に、電界に比例した歪が生じる効果である。   The cause of the expansion and contraction of the GaN crystal due to the inverse piezoelectric effect is considered to be that the crystal structure of GaN is a hexagonal crystal structure with low symmetry, and the crystal structure does not include central symmetry. When pressure is applied to a crystal having such a low symmetry and a crystal structure that does not have central symmetry, polarization occurs due to the pressure, and a charge is generated on the crystal surface. An electric field is generated (piezoelectric effect). The magnitude of the stretching strain is proportional to the magnitude of this polarization. A similar effect is also present in sapphire used as a growth substrate for GaN. The inverse piezoelectric effect is an effect having a relation between the piezoelectric effect and the front and back. That is, the inverse piezoelectric effect is an effect in which a strain proportional to the electric field is generated when an electric field is applied to a crystal having no central symmetry.

また、このような大きな分極歪が、GaN結晶からなる半導体層に、特にInNの量子井戸を有するLEDでは増強され、2〜10V程度の低い電圧で、大きな逆圧電効果を発現する。GaN結晶の水平方向(a軸)の格子定数は0.3189nmであり、InN結晶の同方向の格子定数は0.3548nmである。従って、両者の間の格子不整合が11%ある。この格子不整合によって、面内圧縮歪は更に増長されて、Z軸方向に電界Ezが印加されると、電界Ezによるc軸方向(Z軸方向)のGaNの伸縮が更に増強される。
GaNを用いたLEDの場合、InNの固溶比率によって異なるが、GaNとInNとのヘテロ結合部における電界強度は、10V/mに達する。この電界により電子と正孔とが引き離されるため、LEDの発光効率は低下するものの、大きな逆圧電効果を利用することができる。
In addition, such a large polarization strain is enhanced in a semiconductor layer made of a GaN crystal, particularly in an LED having an InN quantum well, and exhibits a large inverse piezoelectric effect at a low voltage of about 2 to 10V. The lattice constant in the horizontal direction (a-axis) of the GaN crystal is 0.3189 nm, and the lattice constant in the same direction of the InN crystal is 0.3548 nm. Therefore, there is 11% lattice mismatch between the two. Due to this lattice mismatch, the in-plane compressive strain is further increased, and when an electric field Ez is applied in the Z-axis direction, the expansion and contraction of GaN in the c-axis direction (Z-axis direction) by the electric field Ez is further enhanced.
In the case of an LED using GaN, the electric field strength at the heterojunction portion between GaN and InN reaches 10 8 V / m, although it varies depending on the solid solution ratio of InN. Since electrons and holes are separated by this electric field, the luminous efficiency of the LED is reduced, but a large reverse piezoelectric effect can be used.

そこで、発光層22は、InNからなる量子井戸をヘテロ成長させることが好ましい。前記した効果を利用することで、2〜10V程度以下の低い電圧で結晶を伸縮させることができる。
また、AlGaNのa軸方向の格子定数はGaNの格子定数よりも小さいため、半導体層中にAlGaNとGaNとの接合構造を有するように構成することでも、大きな逆圧電効果を得ることができて好ましい。
Therefore, the light emitting layer 22 is preferably hetero-grown with a quantum well made of InN. By utilizing the effect described above, the crystal can be expanded and contracted at a low voltage of about 2 to 10 V or less.
In addition, since the lattice constant of AlGaN in the a-axis direction is smaller than that of GaN, a large reverse piezoelectric effect can be obtained even by configuring the semiconductor layer to have a junction structure of AlGaN and GaN. preferable.

図1及び図2に戻って、発光素子1の構成について説明を続ける。
発光領域22aは、発光層22の、p側電極24とp型半導体層21との接触面の直上領域及びその近傍に位置する領域である。前記したように、発光領域22aは、p型半導体層21及びn型半導体層23におけるキャリア移動度と再結合時間との関係により、発光層22において選択的に発光する領域である。
Returning to FIGS. 1 and 2, the description of the configuration of the light-emitting element 1 will be continued.
The light emitting region 22 a is a region located immediately above and in the vicinity of the contact surface of the light emitting layer 22 between the p-side electrode 24 and the p-type semiconductor layer 21. As described above, the light emitting region 22 a is a region that selectively emits light in the light emitting layer 22 due to the relationship between carrier mobility and recombination time in the p-type semiconductor layer 21 and the n-type semiconductor layer 23.

p側電極(第1電極)24は、構造物3aの直下であって、p型半導体層21の下面に設けられ、p型半導体層21にキャリアを注入するための正電極である。p側電極24は、円柱形状をしており、その円形の上面がp型半導体層21の下面の一部と接触するように設けられている。p側電極24は、金属又はITO(インジウム・スズ酸化物)などの導電性化合物で構成される。また、p側電極24は、複数種類の導電材料を積層した多層構造としてもよい。
なお、p側電極24の形状は円柱状に限定されず、角柱状、針状、球状、半球状など、任意の形状とすることができる。また、p型半導体層21との接触面の形状は、円形状に限定されず、楕円形や多角形とすることもでき、接触面の形状及び大きさは、構造物3aの構造に応じて定めることができる。
The p-side electrode (first electrode) 24 is a positive electrode provided directly below the structure 3 a and on the lower surface of the p-type semiconductor layer 21 to inject carriers into the p-type semiconductor layer 21. The p-side electrode 24 has a cylindrical shape, and is provided so that the circular upper surface is in contact with a part of the lower surface of the p-type semiconductor layer 21. The p-side electrode 24 is made of a conductive compound such as metal or ITO (indium tin oxide). The p-side electrode 24 may have a multilayer structure in which a plurality of types of conductive materials are stacked.
Note that the shape of the p-side electrode 24 is not limited to a cylindrical shape, and may be an arbitrary shape such as a prismatic shape, a needle shape, a spherical shape, or a hemispherical shape. In addition, the shape of the contact surface with the p-type semiconductor layer 21 is not limited to a circular shape, and may be an ellipse or a polygon. The shape and size of the contact surface depends on the structure of the structure 3a. Can be determined.

n側電極(第2電極)25は、n型半導体層23の上面の一部に設けられ、n型半導体層23にキャリアを注入するための負電極である。n側電極25は、n型半導体層23の一部と接触するように設けられればよく、上面の一部に限定されず、側面に設けたり、平面視で構造物3aが設けられた領域を除く上面の外縁部に設けたりしてもよい。何れにしても、n型半導体層23の上面に構造物3aを設ける上で、障害とならない箇所に設けることが好ましい。n側電極25は、前記したp側電極と同様に、金属や導電性化合物を用いて構成することができる。   The n-side electrode (second electrode) 25 is a negative electrode that is provided on a part of the upper surface of the n-type semiconductor layer 23 and injects carriers into the n-type semiconductor layer 23. The n-side electrode 25 only needs to be provided so as to be in contact with a part of the n-type semiconductor layer 23, and is not limited to a part of the upper surface. The n-side electrode 25 is provided on a side surface or a region where the structure 3a is provided in plan view. You may provide in the outer edge part of an upper surface except. In any case, it is preferable to provide the structure 3a on the upper surface of the n-type semiconductor layer 23 so as not to become an obstacle. The n-side electrode 25 can be configured using a metal or a conductive compound, similarly to the above-described p-side electrode.

ここで、図4を参照して、所望の発光領域22aの直径(用途によっては画素サイズ)を100μmとした場合の、p側電極24の許容し得る最大の直径の求め方について説明する。なお、平面視における発光領域22aの形状及びp側電極24の形状は円として説明するが、四角や楕円など、他の形状であっても同様にして求めることができる。   Here, with reference to FIG. 4, a description will be given of how to obtain the maximum allowable diameter of the p-side electrode 24 when the diameter of the desired light emitting region 22a (pixel size depending on the application) is 100 μm. Although the shape of the light emitting region 22a and the shape of the p-side electrode 24 in plan view are described as circles, other shapes such as squares and ellipses can be obtained in the same manner.

図4に示すように、平面視におけるp側電極24の直径をLe、発光領域22aの直径をLp、発光構造部2の上面から出射する出射光の直径をLsとする。
前記したように、半導体としてGaNを用いた場合は、キャリア移動度と再結合時間との関係から、p側電極24の直径Leと、発光領域22aの直径Lpとは、略同じとなる(Lp≒Le)。発光領域22aから放射された光は、n型半導体層23を伝搬する際に広がりを生じるが、n型半導体層23から外部に放射される際に、n型半導体層23の屈折率(誘電率)と外部の屈折率とで決まる臨界角θcによる制限を受けるため、外部に取り出される光の直径も制限される。すなわち、臨界角θcよりも大きな入射角でn型半導体層23と外部との界面に入射する光は、界面で全反射するため外部には取り出されない。この臨界角θcとなるときの発光領域22aの直上領域からの広がりをwとする。また、n型半導体層23の厚さをdとする。
このとき、これらのパラメータの間には、式(1)の関係がある。
Ls=Lp+2w
=Lp+2d・tanθc …式(1)
As shown in FIG. 4, let the diameter of the p-side electrode 24 in plan view be Le, the diameter of the light emitting region 22 a be Lp, and the diameter of outgoing light emitted from the upper surface of the light emitting structure 2 be Ls.
As described above, when GaN is used as a semiconductor, the diameter Le of the p-side electrode 24 and the diameter Lp of the light emitting region 22a are substantially the same (Lp) due to the relationship between carrier mobility and recombination time. ≒ Le). The light emitted from the light emitting region 22a spreads when propagating through the n-type semiconductor layer 23, but when emitted from the n-type semiconductor layer 23 to the outside, the refractive index (dielectric constant) of the n-type semiconductor layer 23 is generated. ) And the critical angle θc determined by the external refractive index, the diameter of the light extracted outside is also limited. That is, light incident on the interface between the n-type semiconductor layer 23 and the outside at an incident angle larger than the critical angle θc is totally reflected at the interface and is not extracted outside. Let w be the spread from the region immediately above the light emitting region 22a when the critical angle θc is reached. The thickness of the n-type semiconductor layer 23 is d.
At this time, there is a relationship of Equation (1) between these parameters.
Ls = Lp + 2w
= Lp + 2d · tan θc (1)

ここで、例えば、d=5μm、θc=19°とすると、外部に取り出される光の直径Lsは、Le+3.4μmとなる。従って、外部に取り出される光の直径Lsを100μmとするために、p側電極24の直径が93μmとすることが求められる。   Here, for example, when d = 5 μm and θc = 19 °, the diameter Ls of the light extracted to the outside is Le + 3.4 μm. Therefore, the diameter of the p-side electrode 24 is required to be 93 μm in order to set the diameter Ls of the light extracted outside to 100 μm.

図1及び図2に戻って、発光素子1の構成について説明を続ける。
出射方向特定部3は、発光構造部2の上面に設けられ、発光構造部2の発光層22が発光する光を、光の干渉作用を利用して発光素子1から出射する光の方向を特定する構造物3aを有している。本実施形態では、出射方向特定部3は、平坦面であるn型半導体層23の上面に構造物3aを有している。また、構造物3aは、所定領域を取り囲むように、3つの柱状部31,32,33を有し、少なくとも一つの柱状部のn型半導体層23の上面からの高さ(以下、単に「柱状部の高さ」という)が、他の柱状部の高さと異なり、これらすべての柱状部31,32,33の上面から光を射出する。そして、これらの柱状部31,32,33の上面から出射する光同士の干渉を利用して、特定の方向に強度を有するようにするものである。
Returning to FIG. 1 and FIG. 2, the description of the configuration of the light emitting element 1 will be continued.
The emission direction specifying part 3 is provided on the upper surface of the light emitting structure part 2 and specifies the direction of the light emitted from the light emitting element 1 by using the light interference action of the light emitted from the light emitting layer 22 of the light emitting structure part 2. It has a structure 3a. In the present embodiment, the emission direction specifying part 3 has a structure 3a on the upper surface of the n-type semiconductor layer 23 which is a flat surface. Further, the structure 3a has three columnar portions 31, 32, 33 so as to surround a predetermined region, and the height of at least one columnar portion from the upper surface of the n-type semiconductor layer 23 (hereinafter simply referred to as “columnar”). Unlike the height of the other columnar portions, the height of the portion is called “the height of the portion”, and light is emitted from the upper surfaces of all the columnar portions 31, 32, 33. And it makes it have intensity | strength in a specific direction using the interference of the lights radiate | emitted from the upper surface of these columnar parts 31,32,33.

構造物3aは、発光構造部2の発光層22が発光する光を、光の干渉作用を利用して発光素子1から出射する光の方向を特定するものである。本実施形態においては、構造物3aは、横断面が円形状の3つの柱状部31,32,33から構成されている。なお、本実施形態においては、柱状部33が柱状部31,32よりも低いものとして説明する。   The structure 3a specifies the direction of the light emitted from the light emitting element 1 by using the light interference action of the light emitted from the light emitting layer 22 of the light emitting structure section 2. In the present embodiment, the structure 3a is composed of three columnar portions 31, 32, 33 having a circular cross section. In the present embodiment, the columnar portion 33 is described as being lower than the columnar portions 31 and 32.

柱状部31,32,33は、発光構造部2から入射される光を伝搬させ、それぞれの上面31a,32a(不図示),33aから出射する導光部材である。柱状部33の高さは、柱状部31,32の高さより低くなるように形成されている。柱状部31,32,33の上面31a,32a(不図示),33aから出射された光は干渉し合い、柱状部31,32,33の配置に応じた方向(n型半導体層23の上面に平行な平面内の方位、及びその平面に対する仰角)に強度を有する光線が出射方向特定部3から出射される。
なお、出射方向特定部3により光の出射方向を特定する原理の詳細については、後記する。
The columnar portions 31, 32, and 33 are light guide members that propagate light incident from the light emitting structure portion 2 and emit the light from the upper surfaces 31a, 32a (not shown) and 33a. The height of the columnar portion 33 is formed to be lower than the height of the columnar portions 31 and 32. The light emitted from the upper surfaces 31 a, 32 a (not shown) and 33 a of the columnar parts 31, 32 and 33 interfere with each other, and the direction according to the arrangement of the columnar parts 31, 32 and 33 (on the upper surface of the n-type semiconductor layer 23). A light beam having intensity in a parallel plane orientation and an elevation angle with respect to the plane is emitted from the emission direction specifying unit 3.
The details of the principle of specifying the light emission direction by the emission direction specifying unit 3 will be described later.

出射方向特定部3は、入射される光に対して透光性を有する材料で構成することができる。例えば、SiOやAlなどの誘電体材料を用いることができる。また、n型半導体層23と同様の半導体材料を用いて構成することもできる。
また、本実施形態における出射方向特定部3は、n型半導体層23の上面に直接に柱状部31,32,33を設けるように構成したが、これに限定されるものではない。例えば、n型半導体層23の上面に均一な厚さの層を土台として設け、構造物3aである柱状部31,32,33を、この土台の上面に設けるようにしてもよい。また、発光構造部2の上面に出射方向特定部3を設けるのではなく、発光構造部2の上部であるn型半導体層23の一部(例えば、n型バッファ層)を加工して、柱状部31,32,33を形成するようにしてもよい。
また、柱状部31,32,33は、円柱形状に限定されるものではなく、多角柱であってもよい。また、柱状部の数は、3本以上であればよく、例えば、6本とすることもできる。
The emission direction specifying unit 3 can be made of a material having translucency with respect to incident light. For example, a dielectric material such as SiO 2 or Al 2 O 3 can be used. Further, the semiconductor material similar to that of the n-type semiconductor layer 23 can be used.
Moreover, although the output direction specifying part 3 in the present embodiment is configured to provide the columnar parts 31, 32, 33 directly on the upper surface of the n-type semiconductor layer 23, the present invention is not limited to this. For example, a layer having a uniform thickness may be provided as a base on the upper surface of the n-type semiconductor layer 23, and the columnar portions 31, 32, and 33 that are the structures 3a may be provided on the upper surface of the base. Further, instead of providing the emission direction specifying portion 3 on the upper surface of the light emitting structure portion 2, a part of the n-type semiconductor layer 23 (for example, an n-type buffer layer) that is an upper portion of the light emitting structure portion 2 is processed to form a columnar shape. The portions 31, 32, and 33 may be formed.
Moreover, the columnar parts 31, 32, and 33 are not limited to a cylindrical shape, and may be polygonal columns. Moreover, the number of columnar parts should just be three or more, for example, can also be set to six.

次に、図5及び図6を参照して、出射方向特定部3の構造物3aを構成する3つの柱状部31,32,33及び発光領域22aの形状と配置とについて説明する。   Next, with reference to FIG.5 and FIG.6, the shape and arrangement | positioning of the three columnar parts 31,32,33 and the light emission area | region 22a which comprise the structure 3a of the emission direction specific | specification part 3 are demonstrated.

(柱状部の間隔)
柱状部31,32,33は、発光素子1の発光領域22aから放出される光の波長λ程度以上の径を有する。ここで、波長λは、自由空間における放射光の波長を示す。図5及び図6では柱状部31,32,33の平面視での形状を円形で示した。各柱状部31,32,33の太さは等しいものとした(半径をφとする)。柱状部31,32,33は、図5に示すように、発光素子1の光の出射面において、所定の原点Mの周囲に均等な角度α(この例では、α=120度)の方位に、互いに間隔pだけ離間して配置されている。また、柱状部31,32,33の間隔pは、隣り合った柱状部31,32,33から出射される光が干渉可能な程度に設定されている。すなわち、柱状部31,32,33は、出射光の可干渉長以下であることが好ましい。なお、光の可干渉長は、光源である発光構造部2(図1参照)が放射する光の発光スペクトルの中心波長と半値幅とに依存する。光源がLEDの場合は、例えば真空中において10〜数十μm程度の長さとなる。
(Space between columnar parts)
The columnar portions 31, 32, and 33 have a diameter that is approximately equal to or greater than the wavelength λ 0 of light emitted from the light emitting region 22 a of the light emitting element 1. Here, the wavelength λ 0 indicates the wavelength of the emitted light in free space. 5 and 6, the shapes of the columnar portions 31, 32, and 33 in plan view are shown as circles. The thickness of each columnar part 31, 32, 33 was made equal (radius is set to φ). As shown in FIG. 5, the columnar portions 31, 32, and 33 are oriented at a uniform angle α (α = 120 degrees in this example) around a predetermined origin M on the light emission surface of the light emitting element 1. Are spaced apart from each other by a distance p. Further, the interval p between the columnar portions 31, 32, 33 is set to such an extent that light emitted from the adjacent columnar portions 31, 32, 33 can interfere. That is, it is preferable that the columnar portions 31, 32, and 33 are not longer than the coherence length of the emitted light. The coherence length of light depends on the center wavelength and the half width of the emission spectrum of light emitted from the light emitting structure 2 (see FIG. 1) that is a light source. When the light source is an LED, for example, the length is about 10 to several tens of μm in a vacuum.

(複数の柱状部の配置の原点M)
図5に示した例では、所定の原点Mとは、発光構造部2(図1及び図2参照)の上面において3つの柱状部31,32,33により環状に取り囲まれた所定領域の中央に位置する点である。また、この原点は、柱状部33の中心O3と、柱状部32の中心O2と、柱状部31の中心O1とから等距離にある点であり、中心O1,O2,O3を頂点とする正三角形の重心のことである。ここで、3つの柱状部31,32,33は、円環状かつ均等に配置されることが好ましい。なお、柱状部31,32,33により取り囲まれた所定領域の形状やサイズは、柱状部31,32,33の直径とバランスを取りながら所望のものとして適宜設計できる。例えば柱状部31,32,33の直径が、発光波長λの数波長程度分であれば、所定領域のサイズは、数分の1波長〜数波長程度とすることができる。
(The origin M of the arrangement of the plurality of columnar portions)
In the example shown in FIG. 5, the predetermined origin M is the center of a predetermined region that is annularly surrounded by three columnar portions 31, 32, 33 on the upper surface of the light emitting structure 2 (see FIGS. 1 and 2). It is a point to be located. Further, the origin is the center O 3 of the columnar portion 33 and the center O 2 of the columnar portion 32, is a point from the center O 1 Metropolitan columnar portion 31 at equal distances, the center O 1, O 2, O 3 Is the center of gravity of an equilateral triangle with the apex at. Here, it is preferable that the three columnar parts 31, 32, and 33 are arranged in an annular shape and equally. The shape and size of the predetermined region surrounded by the columnar parts 31, 32, 33 can be appropriately designed as desired while balancing the diameter of the columnar parts 31, 32, 33. For example the diameter of the columnar portion 31, 32 and 33, if the number wavelengths about partial emission wavelength lambda 0, the size of the predetermined area may be a fraction of the wavelength to several order of the wavelength.

また、原点Mと柱状部31,32,33の中心O1,O2,O3とをそれぞれ結んだ線上にある、原点Mから柱状部31,32,33までの距離ρは、自由空間における放射光の波長λ以下、例えば、1/4〜1波長程度であることが好ましい。特に距離ρを、柱状部31,32,33の直径2φの1/4程度となるように設定すると、柱状部31,32,33の出射面である上面31a,32a,33a(図7参照)から出射する光を互いに干渉させて良好に成形し、十分な強度の光線を出射することができるため好ましい。 The distance ρ from the origin M to the columnar portions 31, 32, 33 on the lines connecting the origin M and the centers O 1 , O 2 , O 3 of the columnar portions 31, 32, 33, respectively, is in free space. It is preferable that the wavelength of the emitted light is λ 0 or less, for example, about ¼ to 1 wavelength. In particular, when the distance ρ is set to be about ¼ of the diameter 2φ of the columnar parts 31, 32, 33, the upper surfaces 31a, 32a, 33a that are the emission surfaces of the columnar parts 31, 32, 33 (see FIG. 7). It is preferable because the light emitted from each other can interfere with each other and can be molded well and a sufficiently strong light beam can be emitted.

図7に示すように、柱状部31,32,33の内で、2つの柱状部31,32の、基準面である底部30の上面30aからの高さを、それぞれ基準となる高さHとする。そして、柱状部33の高さと他の柱状部31,32の高さとの差をδとするすると、柱状部33の高さは(H−δ)となる。本実施形態においては、光の干渉によって指向性の良好な光線に成形するためには、高さの差δは、柱状部31,32,33中における放射光の波長λ以下とすることが好ましく、波長λの半分以下とすることがより好ましいことが、実験の結果として得られている。 As shown in FIG. 7, of the columnar portions 31, 32, 33, the heights of the two columnar portions 31, 32 from the upper surface 30 a of the bottom 30 that is a reference surface are respectively set as a reference height H and To do. If the difference between the height of the columnar portion 33 and the height of the other columnar portions 31 and 32 is δ, the height of the columnar portion 33 is (H−δ). In the present embodiment, the height difference δ is set to be equal to or less than the wavelength λ 1 of the radiated light in the columnar portions 31, 32, 33 in order to form a light beam with good directivity by light interference. preferably, it is more preferably half or less of the wavelength lambda 1 is obtained as the result of the experiment.

ここで、波長λは、自由空間において波長λの光が、柱状部31,32,33を光導波路として伝搬するときの波長である。一般に、半導体や誘電体などの誘電率は空気中(又は真空中)の誘電率よりも高いため、半導体や誘電体中を伝搬する際の光の速度は、空気中を伝搬する速度に比べて遅くなる。具体的には、空気中(又は真空中)の光の速度をc、柱状部31,32,33を構成する半導体や誘電体などの材料の屈折率をnとすると、柱状部31,32,33中を伝搬する光の速度は、c/nで与えられる。 Here, the wavelength λ 1 is a wavelength when light having the wavelength λ 0 propagates in the free space through the columnar portions 31, 32, and 33 as an optical waveguide. In general, the dielectric constant of semiconductors and dielectrics is higher than that of air (or vacuum), so the speed of light when propagating in semiconductors and dielectrics is faster than the speed of propagation in air. Become slow. Specifically, when the velocity of light in the air (or in vacuum) is c, and the refractive index of a material such as a semiconductor or a dielectric constituting the columnar portions 31, 32, 33 is n, the columnar portions 31, 32, The speed of light propagating through 33 is given by c / n.

従って、波長λは、波長λの値を柱状部31,32,33の内部の屈折率nで除することにより求めることができる。例えば、発光構造部2(図1参照)をGaN系の半導体で構成して波長λが405nmの青色光を放射し、柱状部31,32,33を、屈折率n=2.6のGaNで構成する場合、柱状部31,32,33を伝搬する光の波長λは、約156nmである。
また、以下の説明において、柱状部31,32,33によって出射方向を特定するに際して、機能の違いから、柱状部31,32を導波柱、柱状部33を制御柱と呼ぶことがある。
Therefore, the wavelength λ 1 can be obtained by dividing the value of the wavelength λ 0 by the refractive index n inside the columnar portions 31, 32, 33. For example, the light emitting structure 2 (see FIG. 1) is made of a GaN-based semiconductor, emits blue light having a wavelength λ 0 of 405 nm, and the columnar portions 31, 32, and 33 are made of GaN having a refractive index n = 2.6. In this case, the wavelength λ 1 of the light propagating through the columnar parts 31, 32, 33 is about 156 nm.
In the following description, when the emission direction is specified by the columnar portions 31, 32, 33, the columnar portions 31, 32 may be referred to as a waveguide column and the columnar portion 33 may be referred to as a control column due to a difference in function.

(発光領域と柱状部との相互関係)
次に、図6を参照(適宜図1及び図2参照)して、発光領域22aの寸法と、柱状部31,32,33の寸法との相互関係について説明する。
なお、以下の説明では、簡便のため、n型半導体層23及び出射方向特定部3は、同じ屈折率の材料で構成されているものとして説明する。異なる屈折率の材料で構成されている場合は、発光領域22aの寸法として、直径Lpに代えて、前記した式(1)で算出されるLsを用いるものとする。
(Reciprocal relationship between light emitting region and columnar part)
Next, referring to FIG. 6 (refer to FIGS. 1 and 2 as appropriate), the mutual relationship between the dimensions of the light emitting region 22a and the dimensions of the columnar portions 31, 32, 33 will be described.
In the following description, for the sake of simplicity, the n-type semiconductor layer 23 and the emission direction specifying portion 3 will be described as being made of a material having the same refractive index. In the case of being made of materials having different refractive indexes, Ls calculated by the above-described equation (1) is used as the dimension of the light emitting region 22a instead of the diameter Lp.

発光素子1は、前記したように、発光領域22aで発光した光が、n型半導体層23を介して柱状部31,32,33に入射し、柱状部31,32,33の内部を伝搬して、出射面である上面31a,32a,33aから出射した光の干渉によって光線を成形するものである。よって、柱状部31,32,33の上面31a,32a,33aから出射した光の干渉によって成形される光線の強度は、発光領域22aで発光した光が、柱状部31,32,33の内部に取り入れられる量によって変化する。そして、発光領域22aで発光した光が、柱状部31,32,33の内部に取り入れられる量が一定量より少ないと、柱状部31,32,33の上面31a,32a,33aから十分な強度の光が出射されず、これらの光の干渉によって明瞭な光線を成形することが困難となる。   As described above, in the light emitting element 1, the light emitted from the light emitting region 22 a enters the columnar portions 31, 32, 33 through the n-type semiconductor layer 23 and propagates through the columnar portions 31, 32, 33. Thus, a light beam is formed by interference of light emitted from the upper surfaces 31a, 32a, and 33a that are emission surfaces. Therefore, the intensity of the light beam formed by the interference of the light emitted from the upper surfaces 31a, 32a, 33a of the columnar portions 31, 32, 33 is such that the light emitted from the light emitting region 22a is inside the columnar portions 31, 32, 33. It depends on the amount taken. If the amount of light emitted from the light emitting region 22a is taken into the columnar portions 31, 32, and 33 is less than a certain amount, sufficient intensity from the upper surfaces 31a, 32a, 33a of the columnar portions 31, 32, 33 is obtained. Light is not emitted, and it becomes difficult to form a clear light beam due to interference of these lights.

一方、柱状部31,32,33の上面31a,32a,33aから出射した光線の方向制御の任意性を向上させるためには、発光領域22aで発光し、柱状部31,32,33の入射せずに素子表面(n型半導体層23の上面)から漏れ出た光と、柱状部31,32,33に入射して上面31a,32a,33aから出射した光とが、余分な干渉を引き起こすことを抑制することが必要である。   On the other hand, in order to improve the arbitrary control of the direction of the light beam emitted from the upper surfaces 31a, 32a, 33a of the columnar portions 31, 32, 33, light is emitted from the light emitting region 22a and the columnar portions 31, 32, 33 are made incident. The light leaking from the element surface (the upper surface of the n-type semiconductor layer 23) and the light incident on the columnar portions 31, 32, 33 and emitted from the upper surfaces 31a, 32a, 33a cause extra interference. It is necessary to suppress this.

これらを両立するためには、発光領域22aと、柱状部31,32,33との間に、以下に説明する関係が成立するように、発光領域22aの寸法と柱状部31,32,33の寸法とを規定することが望ましい。   In order to achieve both of these, the dimensions of the light emitting region 22a and the columnar portions 31, 32, 33 are set so that the relationship described below is established between the light emitting region 22a and the columnar portions 31, 32, 33. It is desirable to define the dimensions.

図6に示すように、まず、3つの柱状部31,32,33のすべてを囲むように、柱状部31,32,33の外縁の一部に接するように描いた平面図形を想定する。ここでは、平面図形として、図6において二点差線で示したように、柱状部31,32,33のすべてを囲む円形状の図形を想定する。この円の中心は、柱状部31,32,33の中心O1,O2,O3を頂点とする正三角形の重心である原点Mと一致する(図5参照)。ここで、柱状部31,32,33をすべて囲む最小の円の半径rSOは、原点Mから柱状部31,32,33までの距離ρに、柱状部31,32,33の直径2φを加えたものとなる。 As shown in FIG. 6, first, a planar figure drawn so as to be in contact with a part of the outer edges of the columnar portions 31, 32, 33 so as to surround all three columnar portions 31, 32, 33 is assumed. Here, a circular figure surrounding all of the columnar parts 31, 32, 33 is assumed as a planar figure as shown by a two-dot chain line in FIG. 6. The center of this circle coincides with the origin M, which is the center of gravity of an equilateral triangle having vertices at the centers O 1 , O 2 , and O 3 of the columnar parts 31, 32, and 33 (see FIG. 5). Here, the radius r SO of the smallest circle enclosing all the columnar portion 31, 32, the distance ρ from the origin M to the columnar portion 31, 32, 33, the diameter 2φ of the columnar portion 31, 32, 33 added It will be.

従って、図6に示すように、柱状部31,32,33をすべて囲む最小の円(二点差線で描画)の面積SOと、発光領域22a(破線で描画)の面積SLと、柱状部31,32,33の各面積SPとは、それぞれ式(2)〜式(4)により求めることができる。
SL = πΨ …式(2)
SO = π(2φ+ρ) …式(3)
SP = πφ …式(4)
Therefore, as shown in FIG. 6, the area SO of the smallest circle (drawn with a two-dot chain line) surrounding all the columnar parts 31, 32, 33, the area SL of the light emitting region 22a (drawn with a broken line), and the columnar part 31 , 32, 33 can be obtained from the equations (2) to (4), respectively.
SL = πΨ 2 ... Formula (2)
SO = π (2φ + ρ) 2 Formula (3)
SP = πφ 2 Formula (4)

ここで、式(2)におけるΨは、発光領域22aの半径である。
このとき、発光領域22aの面積SLと、柱状部31,32,33をすべて囲む最小の円の面積SOとの間に、式(5)の関係が成立することが望ましい。
SL ≦ SO …式(5)
Here, Ψ in formula (2) is the radius of the light emitting region 22a.
At this time, it is desirable that the relationship of the formula (5) is established between the area SL of the light emitting region 22a and the area SO of the smallest circle surrounding all the columnar portions 31, 32, and 33.
SL ≦ SO (5)

また、発光領域22aの面積SLと、柱状部31,32,33の各面積SPの総和である面積3SPとの間に、式(6)の関係が成立することが望ましい。
3SP ≦ SL …式(6)
Further, it is desirable that the relationship of Expression (6) is established between the area SL of the light emitting region 22a and the area 3SP that is the sum of the areas SP of the columnar portions 31, 32, and 33.
3SP ≦ SL (6)

なお、式(6)において、面積SPに乗ずる数は、柱状部の設置数に応じて変わるものである。
よって、これらをまとめると、光線の明瞭性の向上と、光線の方向制御の任意性の向上とを両立させるためには、式(7)に示す関係が成立することが望ましい。
N×SP ≦ SL ≦ SO …式(7)
但し、Nは柱状部の設置数を示し、3以上の整数である。
In Equation (6), the number to be multiplied by the area SP varies depending on the number of columnar portions installed.
Therefore, when these are put together, it is desirable that the relationship shown in Expression (7) is satisfied in order to achieve both the improvement of the clarity of the light beam and the improvement of the arbitrary control of the light beam direction.
N × SP ≦ SL ≦ SO (7)
However, N shows the installation number of the columnar part and is an integer of 3 or more.

前記した式(7)に示したように、発光領域22aの面積SLを、柱状部31,32,33をすべて囲む最小の円の面積SO以下とすることで、発光領域22aで発光した光が、柱状部31,32,33以外の素子表面(n型半導体層23の上面)から漏れ出して、柱状部31,32,33の上面から出射した光と余分な干渉を引き起こすのを抑制することができるので、光線の方向制御の任意性を向上させることができる。
なお、平面視において、発光領域22aの面積SLは、前記したようにp側電極24の面積、より正確にはp側電極24の上面とp型半導体層21の下面とが接触する面積と同じであるとみなすことができる。
As shown in the equation (7), by setting the area SL of the light emitting region 22a to be equal to or smaller than the area SO of the smallest circle that surrounds all the columnar parts 31, 32, 33, the light emitted from the light emitting region 22a can be obtained. Leakage from the element surface (upper surface of the n-type semiconductor layer 23) other than the columnar portions 31, 32, 33, and suppression of unnecessary interference with light emitted from the upper surfaces of the columnar portions 31, 32, 33 Therefore, it is possible to improve the arbitrary control of the direction of the light beam.
In plan view, the area SL of the light emitting region 22a is the same as the area of the p-side electrode 24 as described above, more precisely the area where the upper surface of the p-side electrode 24 and the lower surface of the p-type semiconductor layer 21 are in contact with each other. Can be considered.

また、式(7)に示したように、発光領域22aの面積SLを、柱状部31,32,33の各面積SPの総和である面積3SP以上とすることで、発光領域22aで発光した光のほとんどを柱状部31,32,33の内部に入射させることができる。このため、柱状部31,32,33の内部を伝搬して上面から出射される光の強度を高くすることができる。これによって、これらの光の干渉によって成形される光線の明瞭性を向上することができる。   Further, as shown in the equation (7), the light emitted from the light emitting region 22a is obtained by setting the area SL of the light emitting region 22a to an area 3SP or more which is the sum of the areas SP of the columnar portions 31, 32, 33. Most of the light can enter the columnar portions 31, 32, and 33. For this reason, the intensity | strength of the light which propagates the inside of the columnar parts 31, 32, 33, and is radiate | emitted from an upper surface can be made high. Thereby, the clarity of the light beam formed by the interference of these lights can be improved.

[発光素子の柱状部から出射される光の干渉の原理]
次に、発光素子1から出射される光線の方向を特定する原理である、発光素子1の柱状部31,32,33から出射される光の干渉の原理について図7を参照しつつ、適宜数式を用いて説明する。なお、柱状部31及び柱状部32は高さが同じであるので、図7及び数式を用いた説明では、簡便のため、高さの異なる2つの柱状部32と柱状部33とから出射される光の干渉を例に説明する。
[Principle of interference of light emitted from columnar portion of light emitting element]
Next, the principle of interference of light emitted from the columnar portions 31, 32, 33 of the light emitting element 1, which is a principle for specifying the direction of the light emitted from the light emitting element 1, is appropriately expressed with reference to FIG. Will be described. Since the columnar part 31 and the columnar part 32 have the same height, in the description using FIG. 7 and the mathematical formula, for convenience, the columnar part 31 and the columnar part 32 are emitted from the two columnar parts 32 and the columnar part 33 having different heights. An example of light interference will be described.

図7に示した発光素子1において、n型半導体層23の上面を基準の位置(高度h)とする。また、柱状部33の光の出射面である上面33aの位置を高度h、柱状部32の光の出射面である上面32aの位置を高度hとし、柱状部32と柱状部33との水平方向の間隔をpとする。また、柱状部32,33の中心軸から等距離の水平位置において、n型半導体層23の上面に垂直な軸方向(一点差線で描画)の所定地点Cの高度をhとする。このとき、柱状部32の高さH=h−hであり、柱状部33の高さ(H−δ)=h−hである。これより、柱状部32と柱状部33との高さの差δ=h−hである。 In the light emitting device 1 shown in FIG. 7, the upper surface of the n-type semiconductor layer 23 is set as a reference position (altitude h 0 ). Further, altitude h 1 the position of the upper surface 33a which is the light exit surface of the columnar portion 33, the position of the upper surface 32a which is the light exit surface of the columnar portion 32 and altitude h 2, the columnar portion 32 and the columnar portion 33 Let p be the horizontal interval. Further, in the horizontal position equidistant from the central axis of the columnar portions 32 and 33, and altitude h 3 of the predetermined point C of the upper surface perpendicular to the axial direction of the n-type semiconductor layer 23 (drawn with dashed-dotted lines). At this time, the height H of the columnar part 32 is h 2 −h 0 , and the height (H−δ) of the columnar part 33 is h 1 −h 0 . Accordingly, the difference in height between the columnar portion 32 and the columnar portion 33 is δ = h 2 −h 1 .

図7に示すように、発光素子1において発光領域22aから放射された光は、高い柱状部32と低い柱状部33とに分岐してそれぞれの柱状部32,33の上面32a,33aから射出される。ここで、高い柱状部32を通る場合に、1つの光路(以下、光路Aという)として、柱状部32中の点A1と、柱状部32の上面32aの中心点A2とを経由して地点Cに達する光路を想定する。また、低い柱状部33を通る場合に、1つの光路(以下、光路Bという)として、柱状部33の上面33aの中心点B1と、点B1からδだけ高い位置B2とを経由して地点Cに達する光路を想定する。   As shown in FIG. 7, the light emitted from the light emitting region 22 a in the light emitting element 1 branches into a high columnar portion 32 and a low columnar portion 33 and is emitted from the upper surfaces 32 a and 33 a of the respective columnar portions 32 and 33. The Here, when passing through the high columnar portion 32, the point C passes through the point A1 in the columnar portion 32 and the center point A2 of the upper surface 32a of the columnar portion 32 as one optical path (hereinafter referred to as optical path A). Assume an optical path to reach. Further, when passing through the low columnar portion 33, as one optical path (hereinafter referred to as “optical path B”), the point C passes through the center point B 1 of the upper surface 33 a of the columnar portion 33 and the position B 2 higher than the point B 1 by δ. Assume an optical path to reach.

光路Aを通る光と光路Bを通る光とは、高度h1までは屈折率が同じ媒質(出射方向特定部3)を同じ距離だけ進むので同位相のままである。このときの位相を初期位相θとすると、光路Aでは点A1において位相はθであり、光路Bでは点B1において位相はθである。 The light passing through the optical path A and the light passing through the optical path B stay in the same phase because they travel through the medium having the same refractive index (exit direction specifying unit 3) by the same distance up to the height h 1 . When the phase of the time the initial phase theta 0, the phase in the optical path A point A1 is theta 0, the phase in the optical path point B1 B, is theta 0.

これら光路Aを通る光と光路Bを通る光とは、高度hから高度hまで異なる媒質を進む。このとき、光路Aでは媒質は柱状部32(例えば、半導体や誘電体)であり、光路Bでは媒質は空気である。一般に、半導体や誘電体の誘電率は空気中(又は真空中)より高いため、半導体や誘電体中を伝搬する際の光の速度は、空気中を伝搬する速度に比べて遅くなる。具体的には、大気中(又は真空中)の光の速度をc、半導体や誘電体の屈折率をnとすると、半導体や誘電体中の速度は、c/nで与えられる(例えばGaNであれば例えばn=2.6)。このため、半導体や誘電体からなる発光素子1中で発生した光を2つに分岐して、一方をそのまま大気中(又は真空中)に射出し、かつ、他方を半導体や誘電体中を伝搬させてから射出した場合、それら2つの光が射出された後に出会うと、光路が異なるため、光の位相は異なるようになる。従って、図7に示した発光素子1からの光の自由空間中の波長をλとし、光路Aでは高度hから高度hまでの区間の半導体や誘電体中で位相がαだけ進むとすると、光路Aでは点A2において位相は式(8)で表される。 The light passing through the optical path A and the light passing through the optical path B travel through different media from the altitude h 1 to the altitude h 2 . At this time, in the optical path A, the medium is a columnar portion 32 (for example, a semiconductor or a dielectric), and in the optical path B, the medium is air. Generally, since the dielectric constant of a semiconductor or a dielectric is higher than that in air (or in a vacuum), the speed of light when propagating in the semiconductor or dielectric is slower than the speed of propagating in air. Specifically, if the velocity of light in the atmosphere (or vacuum) is c and the refractive index of the semiconductor or dielectric is n, the velocity in the semiconductor or dielectric is given by c / n (for example, with GaN). For example, n = 2.6). For this reason, the light generated in the light emitting element 1 made of a semiconductor or a dielectric material is split into two, one is directly emitted into the atmosphere (or in a vacuum), and the other is propagated in the semiconductor or the dielectric. When the light is emitted after the two light beams are emitted, the optical paths are different when they are encountered after the two light beams have been emitted, so that the phases of the light beams are different. Therefore, when the wavelength in the free space of the light from the light emitting element 1 shown in FIG. 7 is λ 0 and the phase advances by α in the semiconductor or the dielectric in the section from the height h 1 to the height h 2 in the optical path A. Then, in the optical path A, the phase is represented by Expression (8) at the point A2.

Figure 2014075486
Figure 2014075486

また、光路Bでは高度hから高度hまでの自由空間中で位相がβだけ進むとすると、光路Bでは点B2において位相は式(9)で表される。 Further, assuming that the phase advances by β in the free space from the height h 1 to the height h 2 in the optical path B, the phase in the optical path B is expressed by Expression (9) at the point B2.

Figure 2014075486
Figure 2014075486

さらに高度hから高度hまで自由空間なので、光路Aを通る光と光路Bを通る光とは同じ媒質(自由空間)を進む。また、このとき、光路Aの点A2から点Cまでの距離と、光路Bの点B2から点Cまでの距離とは同じである。従って、光路Aを通る光の点A2における位相と、光路Bを通る光の点B2における位相との差は、点Cにおいても保存されることとなる。この位相差τは式(10)で表される。すなわち、柱状部32と柱状部33の高さの差δによって光路Aと光路Bとの位相差τを制御することができる。式(10)を変形すると、高さの差δは、式(11)で表される。 Since more free space from the altitude h 2 to advanced h 3, the light passing through the light and the optical path B passing through the optical path A travels the same medium (free space). At this time, the distance from the point A2 to the point C on the optical path A and the distance from the point B2 to the point C on the optical path B are the same. Therefore, the difference between the phase at the point A2 of the light passing through the optical path A and the phase at the point B2 of the light passing through the optical path B is also preserved at the point C. This phase difference τ is expressed by equation (10). That is, the phase difference τ between the optical path A and the optical path B can be controlled by the height difference δ between the columnar section 32 and the columnar section 33. When the equation (10) is transformed, the height difference δ is expressed by the equation (11).

Figure 2014075486
Figure 2014075486

そして、柱状部32を通る光は、柱状部33を通る光に比べて遅延するため、両者が混合されると、それら2つの光の波面とは全く異なる波面をもつ波が生成される。すなわち、柱状部32,33から放出される光の波面は互いに干渉し、これら2つの柱状部32,33の相対的な位置(3次元空間の位置)によって決定される方位(方向)に、光が射出されることになる。   Since the light passing through the columnar part 32 is delayed as compared with the light passing through the columnar part 33, when both are mixed, a wave having a completely different wavefront from the wavefront of the two lights is generated. That is, the wave fronts of the light emitted from the columnar portions 32 and 33 interfere with each other, and light is transmitted in an azimuth (direction) determined by the relative position (position in the three-dimensional space) of the two columnar portions 32 and 33. Will be injected.

続いて、3次元空間の位置rにある波源としての柱状部32と、3次元空間の位置rにある波源としての柱状部33から射出された光の干渉について説明する。
位置rにある波源と、位置rにある波源とからそれぞれ射出された光によって、3次元空間の位置rに時刻tにおいて合成される光の強度I(r)は、次の式(12)で与えられる。
Next, interference of light emitted from the columnar part 32 as the wave source at the position r 1 in the three-dimensional space and the columnar part 33 as the wave source at the position r 2 in the three-dimensional space will be described.
The intensity I (r) of the light synthesized at the time r in the three-dimensional space r by the light emitted from the wave source at the position r 1 and the wave source at the position r 2 is expressed by the following equation (12 ).

Figure 2014075486
Figure 2014075486

式(12)において、光の干渉を表す第3項が存在するために、発光領域22aから射出された光が、2つの波源からそれぞれ射出された後に重畳されて、波面を変えて波の進行方向を変えることが可能となる。式(12)では、式(13)のγの実部を利用する。式(13)のEは、Eの複素共役であることを示す。γは、式(13)で示すように、0から1までの値をとり、2つの波源から射出された光が時間的・空間的にどのくらい相関を持っているのかを示している。よって、γは、次の式(14)〜式(16)のように場合分けすることができる。 In Equation (12), since there is a third term representing the interference of light, the light emitted from the light emitting region 22a is superimposed after being emitted from the two wave sources, and the wave travels by changing the wavefront. The direction can be changed. In Expression (12), the real part of γ in Expression (13) is used. E * in the formula (13) indicates a complex conjugate of E. As shown in Equation (13), γ takes a value from 0 to 1, and indicates how much the light emitted from the two wave sources is correlated in time and space. Therefore, γ can be divided into cases as shown in the following equations (14) to (16).

Figure 2014075486
Figure 2014075486

式(14)の場合を完全コヒーレント、式(15)の場合をインコヒーレント、式(16)の場合を部分的なコヒーレントと呼ぶ。ここでは、発光素子1として、LEDの光源を使用しているため、部分的なコヒーレントになっている。したがって、図7に示した発光素子1においては、光の強度において、前記した式(12)の第3項の寄与が大きいため、光の進行方向を大きく曲げられる。
なお、柱状部32,33間の水平方向の間隔pが微小であるときには、光の進行方向が曲げられる大きさは、柱状部32と柱状部33との高さの差δが支配的な要因となる。
The case of Equation (14) is called fully coherent, the case of Equation (15) is called incoherent, and the case of Equation (16) is called partial coherent. Here, since the light source of LED is used as the light emitting element 1, it is partially coherent. Therefore, in the light-emitting element 1 shown in FIG. 7, the contribution of the third term of the above-described formula (12) is large in the light intensity, so that the light traveling direction is greatly bent.
When the horizontal interval p between the columnar portions 32 and 33 is very small, the magnitude of the bending of the light traveling direction is a factor that is dominant due to the height difference δ between the columnar portion 32 and the columnar portion 33. It becomes.

図7では、簡単のため、高さの異なる2つの柱状部から出射される光の干渉による光線の方向について説明した。波源としての柱状部が3つある場合についても、前記した式(12)を拡張することが可能である。例えば、第1の柱状部31と第2の柱状部32との組み合わせを2つの波源として前記した式(12)を適用し、第2の柱状部32と第3の柱状部33との組み合わせを2つの波源として前記した式(12)を適用し、第3の柱状部33と第1の柱状部31との組み合わせを2つの波源として前記した式(12)を適用し、これら3つの組み合わせを加算することで、波源としての柱状部が3つある場合についての関係式を求めることができる。   In FIG. 7, for the sake of simplicity, the direction of the light beam due to the interference of the light emitted from the two columnar portions having different heights has been described. Even when there are three columnar portions as wave sources, it is possible to extend the above-described equation (12). For example, the combination of the first columnar part 31 and the second columnar part 32 is applied to the two wave sources, and the above-described formula (12) is applied, and the combination of the second columnar part 32 and the third columnar part 33 is determined. The above-described equation (12) is applied as two wave sources, the above-described equation (12) is applied using the combination of the third columnar portion 33 and the first columnar portion 31 as two wave sources, and these three combinations are By adding, a relational expression for the case where there are three columnar portions as wave sources can be obtained.

なお、図7に示した出射方向は、出射方向特定部3から出射される光線の様子を説明するために模式的に示したものである。すなわち、図7に示した柱状構造の場合に、常に短い方の柱状部側に傾斜して出射されることを示したものではない。出射方向がどの方向となるかは、柱の本数や配置、柱の間隔などにより異なり、長い柱状部側に傾いて出射される場合もある。   Note that the emission direction shown in FIG. 7 is schematically shown in order to explain the state of the light beam emitted from the emission direction specifying unit 3. That is, the columnar structure shown in FIG. 7 does not always indicate that the light is emitted while being inclined toward the shorter columnar part. The direction of the emission direction depends on the number and arrangement of the columns, the interval between the columns, and the like, and there are cases where the emission direction is inclined toward the long columnar part.

図1及び図2に戻って、発光素子1の構成について説明を続ける。
下部電極41a及び下部電極41bは、それぞれ下部絶縁層42a及び下部絶縁層42bを介して、発光構造部2の下面の左端及び右端に沿って設けられた帯状の電極である。
また、上部電極44a及び上部電極44bは、それぞれ上部絶縁層43a及び上部絶縁層43bを介して、発光構造部2の上面の前端及び後端に沿って設けられた帯状の電極である。下部電極41aと上部電極44aと、及び下部電極41bと上部電極44bとは、それぞれ発光構造部2を挟んで、一部が対向するように設けられている。
下部電極41a,41b及び上部電極44a,44bは、逆圧電効果を利用して発光構造部2の半導体結晶に歪を生じさせることで、発光構造部2の上面を傾斜させ、発光構造部2の上面に設けられた出射方向特定部3によって特定される光の出射方向を、発光構造部2の上面の傾斜角の分だけ変化させるための出射方向可変用の電極である。
Returning to FIGS. 1 and 2, the description of the configuration of the light-emitting element 1 will be continued.
The lower electrode 41a and the lower electrode 41b are band-like electrodes provided along the left end and the right end of the lower surface of the light emitting structure 2 via the lower insulating layer 42a and the lower insulating layer 42b, respectively.
Further, the upper electrode 44a and the upper electrode 44b are band-like electrodes provided along the front end and the rear end of the upper surface of the light emitting structure portion 2 through the upper insulating layer 43a and the upper insulating layer 43b, respectively. The lower electrode 41a and the upper electrode 44a, and the lower electrode 41b and the upper electrode 44b are provided so as to partially face each other with the light emitting structure 2 interposed therebetween.
The lower electrodes 41a and 41b and the upper electrodes 44a and 44b cause distortion of the semiconductor crystal of the light emitting structure 2 using the inverse piezoelectric effect, thereby tilting the upper surface of the light emitting structure 2 and This is an electrode for changing the emission direction for changing the emission direction of the light specified by the emission direction specification unit 3 provided on the upper surface by the inclination angle of the upper surface of the light emitting structure unit 2.

ここで、図8を参照(適宜図1及び図2参照)して、光線の出射方向を変調する原理について説明する。なお、図8においては、上部電極44a,44bの記載は省略している。
ここでは、発光構造部2の上面を、左右方向(X軸方向)に傾斜させる場合を例として、光線の出射方向の変調について説明する。
図8(a)に示すように、発光構造部2の下部電極41a,41bと上部電極44a,44b(図2参照)との間に電圧が印加されない場合は、発光構造部2の上面は、基板40の上面(XY平面に平行な面)と平行である。このとき、出射方向特定部3によって特定される光線の出射方向が、発光構造部2の上面の法線に対してθxであるとする。
Here, with reference to FIG. 8 (refer to FIGS. 1 and 2 as appropriate), the principle of modulating the emission direction of the light beam will be described. In FIG. 8, the upper electrodes 44a and 44b are not shown.
Here, the modulation of the light emission direction will be described by taking as an example the case where the upper surface of the light emitting structure 2 is inclined in the left-right direction (X-axis direction).
As shown in FIG. 8A, when no voltage is applied between the lower electrodes 41a and 41b and the upper electrodes 44a and 44b (see FIG. 2) of the light emitting structure 2, the upper surface of the light emitting structure 2 is It is parallel to the upper surface of the substrate 40 (a surface parallel to the XY plane). At this time, it is assumed that the emission direction of the light beam specified by the emission direction specification unit 3 is θx with respect to the normal line of the upper surface of the light emitting structure unit 2.

次に、図8(b)に示すように、下部電極41aと上部電極44a(図2参照)との間に電圧を印加して、発光構造部2の右端部に上下方向に引っ張り応力が作用するように電界をかける。これによって、発光構造部2の上面は、右上がりに傾斜する。ここで、基板40の上面に対するこの傾斜角をφxとする。出射方向特定部3は、発光構造部2の上面の法線に対してθxの方向に光線を出射するため、基板40の上面の法線に対して、(θx+φx)の方向に光線が出射されることになる。   Next, as shown in FIG. 8B, a voltage is applied between the lower electrode 41a and the upper electrode 44a (see FIG. 2), and a tensile stress acts on the right end of the light emitting structure 2 in the vertical direction. Apply an electric field to Thereby, the upper surface of the light emitting structure 2 is inclined upward. Here, this inclination angle with respect to the upper surface of the substrate 40 is defined as φx. Since the emission direction specifying unit 3 emits light rays in the direction of θx with respect to the normal line of the upper surface of the light emitting structure unit 2, the light rays are emitted in the direction of (θx + φx) with respect to the normal line of the upper surface of the substrate 40. Will be.

また、図8(c)に示すように、下部電極41bと上部電極44b(図2参照)との間に電圧を印加して、発光構造部2の左端部に上下方向に引っ張り応力が作用するように電界をかける。これによって、発光構造部2の上面は、左上がりに傾斜する。ここで、基板40の上面に対するこの傾斜角を−φxとする。出射方向特定部3は、発光構造部2の上面の法線に対してθxの方向に光線を出射するため、基板40の上面の法線に対して、(θx−φx)の方向に光線が出射されることになる。   Further, as shown in FIG. 8C, a voltage is applied between the lower electrode 41b and the upper electrode 44b (see FIG. 2), and a tensile stress acts on the left end of the light emitting structure 2 in the vertical direction. Apply an electric field. As a result, the upper surface of the light emitting structure 2 is inclined upward. Here, this inclination angle with respect to the upper surface of the substrate 40 is defined as −φx. Since the emission direction specifying unit 3 emits a light beam in the direction of θx with respect to the normal line of the upper surface of the light emitting structure unit 2, the light beam is emitted in the direction of (θx−φx) with respect to the normal line of the upper surface of the substrate 40. It will be emitted.

以上のように、逆圧電効果を利用して、発光構造部2の上面を傾斜させることにより、これと連動して傾斜する出射方向特定部3から出射される光線の方向を変調することができる。
なお、本例では、電圧の印加のさせ方により、3方向に変調が可能であるが、印加電圧を細かく制御することで、更に多段階に変調することも可能である。逆に、左又は右に傾斜した2状態、すなわち、(θx+φx)と(θx−φx)との2段階に変調するようにしてもよい。この場合は、変調度は、左右の傾斜角の差である2φxとすることができる。
As described above, by tilting the upper surface of the light emitting structure portion 2 using the inverse piezoelectric effect, the direction of the light beam emitted from the emission direction specifying portion 3 that is tilted in conjunction with this can be modulated. .
In this example, modulation is possible in three directions depending on how the voltage is applied, but it is also possible to modulate in more stages by finely controlling the applied voltage. Conversely, the modulation may be performed in two states inclined to the left or right, that is, in two stages of (θx + φx) and (θx−φx). In this case, the degree of modulation can be 2φx, which is the difference between the left and right tilt angles.

また、本例では、左端又は右端の何れか一方に択一的に電圧を印加して伸張させるように構成した。発光構造部2の半導体結晶を伸張させる場合に印加する電圧(順方向のバイアス)に比べて、半導体結晶を圧縮させる場合に印加する電圧(逆方向のバイアス)は、高電圧を印加する必要がある。このため、伸張する側のみ電圧を印加することで、印加電圧を低圧化でき、また、伸張する方が圧縮する方よりも高速変調が可能である。   In this example, the voltage is applied to one of the left end and the right end to expand it. Compared to the voltage applied when the semiconductor crystal of the light emitting structure 2 is stretched (forward bias), the voltage applied when compressing the semiconductor crystal (reverse bias) needs to be high. is there. For this reason, by applying a voltage only to the expansion side, the applied voltage can be lowered, and the expansion can be performed at a higher speed than the compression.

また、伸張モードのみを利用する構成に限定されず、左端及び右端に同時に逆向きに電圧を印加するように構成してもよい。これにより、傾斜角をより多くすることができる。
また、左端又は右端の一方にのみ電極を設けて電圧を印加して、伸張又は/及び圧縮するように構成してもよい。
また、上部電極及び下部電極を、それぞれ平面視で四辺に分離して設け、X軸方向だけでなく、Y軸方向についても、光線の出射方向を変調するようにしてもよい。
Further, the present invention is not limited to the configuration using only the expansion mode, and the voltage may be applied to the left end and the right end in the opposite direction at the same time. Thereby, an inclination angle can be increased more.
Alternatively, an electrode may be provided only at one of the left end and the right end, and a voltage may be applied to expand or / and compress.
In addition, the upper electrode and the lower electrode may be provided separately on four sides in plan view, and the light emission direction may be modulated not only in the X-axis direction but also in the Y-axis direction.

なお、本発明の発光素子1を、IP立体ディスプレイの画素として用いる場合は、前記した傾斜角φxは、0.1°程度以下であってもよく、0.3°程度以上であることが好ましい。
例えば、IP立体ディスプレイの要素画像が60×60画素相当の要素画素群であって、立体視が可能となる視野角を40°と想定した場合について考える。このとき、1つの発光素子1が出射方向を変調して、要素画像の隣接画素相当の刻みで、隣接する方向の光線を一定の角度刻みで出射する場合の角度ピッチ(角度分解能)は、
40°/60=0.66667°
となる。
In addition, when using the light emitting element 1 of this invention as a pixel of an IP solid display, the above-mentioned inclination | tilt angle (phi) x may be about 0.1 degree or less, and it is preferable that it is about 0.3 degree or more. .
For example, consider a case where the element image of the IP stereoscopic display is an element pixel group corresponding to 60 × 60 pixels and the viewing angle at which stereoscopic viewing is possible is assumed to be 40 °. At this time, the angle pitch (angular resolution) when one light emitting element 1 modulates the emission direction and emits the light beam in the adjacent direction at a constant angle unit in the unit corresponding to the adjacent pixel of the element image is
40 ° / 60 = 0.66667 °
It becomes.

以上は、要素画像が60×60画素相当の要素画素群で構成されている場合であるが、更に要素画像が多画素相当の構成となる場合には、この角度分解能は更に細かくなる。すなわち、要素画素の画素数が1桁増えた600×600の要素画素群で構成されている場合、その角度ピッチ(角度分解能)は、
40°/600=0.06667°
となる。
このような多数の要素画素数相当のIP立体ディスプレイを構成する場合は、逆圧電効果を利用して、出射方向を角度分解能の刻みで連続的に変えながら、LEDの発光輝度についても連続的に輝度変調することになる。
The above is a case where the element image is composed of an element pixel group corresponding to 60 × 60 pixels. However, when the element image has a structure corresponding to multiple pixels, this angular resolution becomes even finer. That is, in the case of a 600 × 600 element pixel group in which the number of element pixels is increased by one digit, the angle pitch (angle resolution) is
40 ° / 600 = 0.06667 °
It becomes.
When configuring such an IP stereoscopic display corresponding to a large number of element pixels, the inverse luminance effect is used to continuously change the emission luminance of the LED while changing the emission direction in increments of angular resolution. The luminance is modulated.

前記した例(要素画素が60×60画素相当)において、1つの発光素子1を左右に傾斜させることで出射方向を変調し、2つの出射方向の光線を出射するように構成する場合は、傾斜角の差(2φx)が0.66°となるようにすればよい。従って、傾斜角φx≒0.3°とすることができる。
なお、前記した傾斜角φxは一例を示すものであり、表示パネルからの観察距離や出射方向の密度に応じて、適宜定めることができる。
In the above-described example (element pixel is equivalent to 60 × 60 pixels), if one light emitting element 1 is tilted to the left and right to modulate the emission direction and emit light in two emission directions, The angle difference (2φx) may be set to 0.66 °. Therefore, the inclination angle φx≈0.3 ° can be set.
The tilt angle φx described above is an example, and can be appropriately determined according to the observation distance from the display panel and the density in the emission direction.

なお、図8に示した出射方向は、図7に示した出射方向と同様に、出射方向特定部3から出射される光線の様子を説明するために模式的に示したものである。すなわち、図8に示した柱状構造の場合に、常に短い方の柱状部側に傾斜して出射されることを示したものではない。出射方向がどの方向となるかは、柱の本数や配置、柱の間隔などにより異なり、長い柱状部側に傾いて出射される場合もある。   Note that the emission direction shown in FIG. 8 is schematically shown in order to explain the state of the light beam emitted from the emission direction specifying unit 3, similarly to the emission direction shown in FIG. 7. That is, the columnar structure shown in FIG. 8 does not always indicate that the light is emitted while being inclined toward the shorter columnar part. The direction of the emission direction depends on the number and arrangement of the columns, the interval between the columns, and the like, and there are cases where the emission direction is inclined toward the long columnar part.

[発光素子の動作]
次に、図1及び図2を参照して第1実施形態にかかる発光素子1の動作について説明する。
第1実施形態に係る発光素子1は、n側電極25及びp側電極24間に電力を供給することにより発光構造部2の発光層22が発光し、その光が出射方向特定部3に入射される。発光構造部2から出射方向特定部3に入射された光は、出射方向特定部3の構造物である柱状部31,32,33の構成によって特定される方向に出射される。また、下部電極41a,41b及び上部電極44a,44b間に電圧が印加されると、発光構造部2を構成する半導体層が逆圧電効果により印加された電圧に応じて変形する。そして、印加された電圧に応じて、発光構造部2の上面が傾斜し、これに連動して、出射方向特定部3が傾斜する。このとき、出射方向特定部3から出射される光線の方向は、出射方向特定部3が傾斜した分だけ変調される。
[Operation of light emitting element]
Next, the operation of the light emitting device 1 according to the first embodiment will be described with reference to FIGS. 1 and 2.
In the light-emitting element 1 according to the first embodiment, by supplying power between the n-side electrode 25 and the p-side electrode 24, the light-emitting layer 22 of the light-emitting structure unit 2 emits light, and the light enters the emission direction specifying unit 3. Is done. Light incident on the emission direction specifying unit 3 from the light emitting structure unit 2 is output in a direction specified by the configuration of the columnar parts 31, 32, and 33 that are structures of the emission direction specifying unit 3. When a voltage is applied between the lower electrodes 41a and 41b and the upper electrodes 44a and 44b, the semiconductor layer constituting the light emitting structure 2 is deformed according to the applied voltage due to the inverse piezoelectric effect. And according to the applied voltage, the upper surface of the light emission structure part 2 inclines, and the emission direction specific | specification part 3 inclines in response to this. At this time, the direction of the light beam emitted from the emission direction specifying unit 3 is modulated by the amount by which the emission direction specifying unit 3 is inclined.

[発光素子の製造方法]
次に、図9から図11を参照(適宜図1及び図2参照)して、本実施形態に係る発光素子の製造方法について説明する。
なお、本例では、発光構造部2として、GaN系の化合物半導体を用いてLED構造を形成する場合について説明する。
[Method for Manufacturing Light-Emitting Element]
Next, with reference to FIG. 9 to FIG. 11 (refer to FIG. 1 and FIG. 2 as appropriate), a method for manufacturing the light emitting device according to this embodiment will be described.
In this example, the case where an LED structure is formed using a GaN-based compound semiconductor as the light emitting structure 2 will be described.

(発光構造部準備工程)
まず、発光構造部準備工程において、図9(a)に示すように、発光構造部2を準備する。
発光構造部2は、サファイア、GaN、AlN、GaAs、SiC、Si、ZnO等からなる基板50上に、例えば、MBE(分子線エピタキシー)法、MOCVD(有機金属化学気相成長)法などの成膜方法により、剥離層51、n型半導体層23、発光層22及びp型半導体層21を順次に積層して形成することができる。
(Light emitting structure preparation process)
First, in the light emitting structure preparing step, the light emitting structure 2 is prepared as shown in FIG.
The light emitting structure 2 is formed on a substrate 50 made of sapphire, GaN, AlN, GaAs, SiC, Si, ZnO or the like, for example, by MBE (molecular beam epitaxy) method, MOCVD (metal organic chemical vapor deposition) method or the like. The peeling layer 51, the n-type semiconductor layer 23, the light emitting layer 22, and the p-type semiconductor layer 21 can be sequentially stacked by a film method.

更に詳細に説明すると、n型半導体層23は、ノンドープのGaNなどからなる下地層(バッファ層)などを介してn型不純物であるSiをドープしたGaNからなる結晶を成長させて形成する。また、n型半導体層23は、例えば、GaNからなるn型コンタクト層とAlGaNからなるn型クラッド層との2層構造にして形成してもよい。なお、下地層は、基板1とn型半導体層23との材料の組み合わせによっては省略することもできる。   More specifically, the n-type semiconductor layer 23 is formed by growing a crystal made of GaN doped with Si, which is an n-type impurity, through an underlayer (buffer layer) made of non-doped GaN or the like. The n-type semiconductor layer 23 may be formed in a two-layer structure of, for example, an n-type contact layer made of GaN and an n-type clad layer made of AlGaN. The underlayer can be omitted depending on the combination of materials of the substrate 1 and the n-type semiconductor layer 23.

発光層22は、n型半導体層23及びp型半導体層21の間に設けられ、n型半導体層23に、例えば、InGaNなどを積層して形成する。なお、発光層22としてInGaNからなる活性層を形成し、ダブルへテロ構造とすることもできるし、n型半導体層22とp型半導体層21との間に異なる材料の活性層を設けずに、n型半導体層23とp型半導体層21とを直接に接合し、このpn接合面(界面)を発光層22とした構造としてもよい。また、発光層3として、例えば、ノンドープのGaNからなる障壁層とノンドープのInN又はInGaNからなる井戸層とを交互に積層した量子井戸構造、好ましくは多重量子井戸構造の活性層を形成してもよい。   The light emitting layer 22 is provided between the n-type semiconductor layer 23 and the p-type semiconductor layer 21 and is formed by stacking, for example, InGaN or the like on the n-type semiconductor layer 23. Note that an active layer made of InGaN can be formed as the light emitting layer 22 to form a double hetero structure, or an active layer made of a different material is not provided between the n-type semiconductor layer 22 and the p-type semiconductor layer 21. The n-type semiconductor layer 23 and the p-type semiconductor layer 21 may be directly joined, and the pn junction surface (interface) may be the light emitting layer 22. Further, as the light emitting layer 3, for example, an active layer having a quantum well structure, preferably a multiple quantum well structure, in which barrier layers made of non-doped GaN and well layers made of non-doped InN or InGaN are alternately stacked may be formed. Good.

p型半導体層21は、発光層22上に、p型不純物であるMgをドープしたGaNからなる結晶を成長させて形成する。p型半導体層21も、n型半導体層23と同様に、例えば、GaNからなるp型クラッド層とAlGaNからなるp型コンタクト層との2層構造にして形成してもよい。
なお、各半導体層において、格子不整合となる接合面を設けると、大きな逆圧電効果を利用することができるため好ましい。
The p-type semiconductor layer 21 is formed on the light emitting layer 22 by growing a crystal made of GaN doped with Mg, which is a p-type impurity. Similarly to the n-type semiconductor layer 23, the p-type semiconductor layer 21 may be formed, for example, in a two-layer structure of a p-type cladding layer made of GaN and a p-type contact layer made of AlGaN.
Note that it is preferable to provide a bonding surface that is lattice-mismatched in each semiconductor layer because a large inverse piezoelectric effect can be used.

剥離層51は、後記する貼り合せ工程で、基板40と発光構造部2とを貼り合せた後に、後記する剥離工程で半導体層である発光構造部2を成長させるために用いた基板50を剥離するための層である。例えば、レーザリフトオフ法により基板50を剥離する場合には、例えば、n型半導体層23を形成する際の下地層を剥離層51とすることができる(例えば、参考文献1参照)。この剥離層51は、後記する剥離工程において、レーザ照射により分解され、基板50を発光構造部2から剥離することができる。
(参考文献1):特許第4653804号公報
The peeling layer 51 peels off the substrate 50 used for growing the light emitting structure 2 which is a semiconductor layer in the peeling process described later after bonding the substrate 40 and the light emitting structure 2 in the bonding process described later. It is a layer to do. For example, when the substrate 50 is peeled off by the laser lift-off method, for example, the base layer when forming the n-type semiconductor layer 23 can be used as the peeling layer 51 (see, for example, Reference 1). This peeling layer 51 is decomposed by laser irradiation in a peeling process described later, and the substrate 50 can be peeled from the light emitting structure 2.
(Reference 1): Japanese Patent No. 4653804

また、ケミカルリフトオフ法により基板50を剥離する場合には、剥離層51として、基板50上に、例えば、Crなどの金属層の窒化物の層を形成することができる(例えば、参考文献2参照)。この金属窒化物からなる剥離層51は、後記する剥離工程において、液剤を用いた化学エッチングにより除去され、基板50を発光構造部2から剥離することができる。ケミカルリフトオフ法は、レーザリフトオフ法に比べ、多数のウェハを同時に処理することができるために生産性が高く、また、剥離の際に半導体層に対するストレスが少なくクラックの発生が抑制されるために歩留まりが高い。
なお、金属窒化物からなる剥離層51は、基板50上にMOCVD法により形成することができる。また、他の方法として、基板50上にスパッタリング法や蒸着法などにより金属膜を成膜した後、この金属膜をアンモニア含有ガス雰囲気で1040℃以上の温度として窒化させて金属窒化物膜を形成することもできる。
(参考文献2):特開2009−54888号公報
When the substrate 50 is peeled off by the chemical lift-off method, a nitride layer of a metal layer such as Cr can be formed on the substrate 50 as the peeling layer 51 (see, for example, Reference 2). ). The peeling layer 51 made of the metal nitride is removed by chemical etching using a liquid agent in a peeling process described later, and the substrate 50 can be peeled from the light emitting structure 2. Compared with the laser lift-off method, the chemical lift-off method is high in productivity because it can process a large number of wafers at the same time. Also, the yield is high because there is less stress on the semiconductor layer during peeling and the generation of cracks is suppressed. Is expensive.
The release layer 51 made of metal nitride can be formed on the substrate 50 by MOCVD. As another method, after forming a metal film on the substrate 50 by sputtering or vapor deposition, the metal film is nitrided in an ammonia-containing gas atmosphere at a temperature of 1040 ° C. or more to form a metal nitride film. You can also
(Reference Document 2): JP 2009-54888 A

(下部絶縁層形成工程)
次に、下部絶縁層形成工程において、フォトリソグラフィ法によって、下部絶縁層42a,42bを形成する。
この工程においては、まず、図9(b)に示すように、p型半導体層21の表面全体に絶縁層42を形成する。絶縁層42は、SiOやAlなどの絶縁材料を用いて、例えば、スパッタリング法やCVD法などにより形成することができる。
次に、図9(c)に示すように、絶縁層42をパターニングするためのマスク52を形成する。マスク52は、フォトレジストを絶縁層42の表面に塗布し、所望の形状にUV光を照射した後、現像することで形成する。次に、図9(d)に示すように、マスク52を用いて絶縁層42をp型半導体層21が露出するまでエッチングし、残った絶縁層42が、下部絶縁層42a,42bとなる。絶縁層42の絶縁材料としてSiOを用いる場合は、エッチング法として、例えば、HF(フッ化水素)やKOH(水酸化カリウム)の水溶液を用いたウェットエッチングや、SF,CHFガスプラズマを用いたドライエッチングを用いることができる。
なお、本実施形態では、マスク52は、次工程であるp側電極形成工程において用いるため、ここでは除去しない。
(Lower insulation layer formation process)
Next, in the lower insulating layer forming step, the lower insulating layers 42a and 42b are formed by photolithography.
In this step, first, as shown in FIG. 9B, an insulating layer 42 is formed on the entire surface of the p-type semiconductor layer 21. The insulating layer 42 can be formed using an insulating material such as SiO 2 or Al 2 O 3 by, for example, a sputtering method or a CVD method.
Next, as shown in FIG. 9C, a mask 52 for patterning the insulating layer 42 is formed. The mask 52 is formed by applying a photoresist to the surface of the insulating layer 42, irradiating it with UV light in a desired shape, and developing it. Next, as shown in FIG. 9D, the insulating layer 42 is etched using the mask 52 until the p-type semiconductor layer 21 is exposed, and the remaining insulating layer 42 becomes lower insulating layers 42a and 42b. When SiO 2 is used as the insulating material of the insulating layer 42, as an etching method, for example, wet etching using an aqueous solution of HF (hydrogen fluoride) or KOH (potassium hydroxide), SF 6 , CHF 3 gas plasma is used. The dry etching used can be used.
In the present embodiment, the mask 52 is not removed here because it is used in the p-side electrode forming process which is the next process.

(p側電極形成工程)
次に、下部絶縁層形成工程において、リフトオフ法により、下部絶縁層42a,42bから露出したp型半導体層21の表面にp側電極24を形成する。
この工程においては、まず、図9(e)に示すように、AlやCuなどの導電性材料を用いて導電層53を形成する。このとき、マスク52上にも導電層53が形成される。
次に、図9(f)に示すように、マスク52上に形成された不要な導電層53とともにマスク52を除去することで、導電層53がパターニングされ、p側電極24が形成される。
(P-side electrode formation process)
Next, in the lower insulating layer forming step, the p-side electrode 24 is formed on the surface of the p-type semiconductor layer 21 exposed from the lower insulating layers 42a and 42b by a lift-off method.
In this step, first, as shown in FIG. 9E, a conductive layer 53 is formed using a conductive material such as Al or Cu. At this time, the conductive layer 53 is also formed on the mask 52.
Next, as shown in FIG. 9F, the conductive layer 53 is patterned by removing the mask 52 together with the unnecessary conductive layer 53 formed on the mask 52, and the p-side electrode 24 is formed.

(下部電極形成工程)
次に、下部電極形成製工程において、リフトオフ法によって、下部絶縁層42a,42b上に下部電極41a,41bを形成する。
この工程では、まず、図9(g)に示すように、p側電極24及びその周辺である下部絶縁層42a,42bの一部を被覆するマスク54を形成する。下部絶縁層42a,42bの一部まで被覆するのは、p側電極24と、この工程で形成される下部電極41a,41bとの短絡を防止するためである。マスク54は、フォトレジストをp側電極24及び下部絶縁層42a,42bの表面全体に塗布し、所望の形状にUV光を照射した後、現像することで形成する。次に、図9(h)に示すように、下部絶縁層42a,42b及びマスク54上にAlやCuなどの導電層55を、例えば、蒸着法により形成する。そして、図10(a)に示すように、マスク54上に形成された不要な導電層55とともにマスク54を除去することで、導電層55がパターニングされ、下部電極41a,41bが形成される。
(Lower electrode formation process)
Next, in the lower electrode formation manufacturing process, lower electrodes 41a and 41b are formed on the lower insulating layers 42a and 42b by a lift-off method.
In this step, first, as shown in FIG. 9G, a mask 54 is formed to cover the p-side electrode 24 and a part of the lower insulating layers 42a and 42b which are the periphery thereof. The reason why the lower insulating layers 42a and 42b are partially covered is to prevent a short circuit between the p-side electrode 24 and the lower electrodes 41a and 41b formed in this step. The mask 54 is formed by applying a photoresist to the entire surface of the p-side electrode 24 and the lower insulating layers 42a and 42b, irradiating UV light in a desired shape, and developing. Next, as shown in FIG. 9H, a conductive layer 55 such as Al or Cu is formed on the lower insulating layers 42a and 42b and the mask 54 by, for example, a vapor deposition method. Then, as shown in FIG. 10A, by removing the mask 54 together with the unnecessary conductive layer 55 formed on the mask 54, the conductive layer 55 is patterned, and the lower electrodes 41a and 41b are formed.

(貼り合せ工程)
次に、貼り合せ工程において、図10(b)に示すように、下部電極形成工程までの工程で作製したp側電極24及び下部電極41a,41bが設けられた発光構造部2を、p型半導体層12側で基板40と貼り合せる。基板40は、基体40aに、発光構造部2と融着するための接合層40bが設けられている。基体40aは、ガラス板や、Cu,Alなどの金属板を用いることができる。また、接合層40bは、300℃程度で溶融する樹脂を用いることができる。貼り合せ工程では、基板40と基板50との間に圧力をかけながら300℃程度に加熱することでp側電極24及び下部電極41a,41bを備えた発光構造部2と基板40とを融着させる。
なお、基板40を、例えば、IP立体ディスプレイの表示パネルの基板として、複数の発光素子1を配列して支持する場合は、複数の発光素子1のp側電極24、下部電極41a,41bとそれぞれ電気的に接続するための配線パターンを設けるようにしてもよい。
(Lamination process)
Next, in the bonding step, as shown in FIG. 10B, the light emitting structure 2 provided with the p-side electrode 24 and the lower electrodes 41a and 41b manufactured in the steps up to the lower electrode formation step is formed into a p-type. The substrate 40 is bonded to the semiconductor layer 12 side. The substrate 40 is provided with a bonding layer 40b for fusing to the light emitting structure 2 on a base body 40a. The substrate 40a can be a glass plate or a metal plate such as Cu or Al. The bonding layer 40b can be made of a resin that melts at about 300 ° C. In the bonding process, the substrate 40 is fused to the light emitting structure 2 including the p-side electrode 24 and the lower electrodes 41a and 41b by heating to about 300 ° C. while applying pressure between the substrate 40 and the substrate 50. Let
When the substrate 40 is, for example, a display panel substrate of an IP stereoscopic display and the plurality of light emitting elements 1 are arranged and supported, the p-side electrode 24 and the lower electrodes 41a and 41b of the plurality of light emitting elements 1 are respectively provided. A wiring pattern for electrical connection may be provided.

(剥離工程)
次に、剥離工程において、図10(c)に示すように、基板50を、発光構造部2から剥離する。
前記したレーザリフトオフ法により剥離する場合は、剥離層51であるGaNの下地層に、例えば、近紫外光のエキシマレーザのナノ秒パルス照射をしてGaNを分解し、基板50を発光構造部2から剥離することができる。
また、前記したケミカルリフトオフ法により剥離する場合は、剥離層51である金属窒化物層を、液剤を用いて化学エッチングすることで除去し、基板50を発光構造部2から剥離することができる。例えば、金属窒化物がCrNの場合は、エッチング用の液剤として、過塩素酸と硝酸二セリウムアンモニウムの混合液を用いることができる。
その他に、ボイド剥離法を利用して基板50と発光構造部2とを剥離することもできる。ボイド剥離法とは、基板50と半導体層である発光構造部2との間の下地層として、微細なボイド(孔)を高密度に有し、機械強度の小さい層を剥離層51として形成し、半導体層形成し後の温度降下時に生じる熱応力を利用して、発光構造部2と基板50とを自然剥離させる方法である。
(Peeling process)
Next, in the peeling step, the substrate 50 is peeled from the light emitting structure 2 as shown in FIG.
In the case of peeling by the laser lift-off method described above, the GaN underlayer of the peeling layer 51 is irradiated with, for example, a nanosecond pulse of an excimer laser of near-ultraviolet light to decompose GaN, and the substrate 50 is separated from the light emitting structure 2. Can be peeled off.
Moreover, when peeling by the above-described chemical lift-off method, the metal nitride layer which is the peeling layer 51 can be removed by chemical etching using a liquid agent, and the substrate 50 can be peeled from the light emitting structure 2. For example, when the metal nitride is CrN, a mixed liquid of perchloric acid and dicerium ammonium nitrate can be used as an etching liquid.
In addition, the substrate 50 and the light emitting structure 2 can be peeled using a void peeling method. In the void peeling method, a layer having fine voids (holes) at a high density and a low mechanical strength is formed as a peeling layer 51 as a base layer between the substrate 50 and the light emitting structure 2 that is a semiconductor layer. In this method, the light emitting structure 2 and the substrate 50 are naturally peeled off using the thermal stress generated when the temperature drops after the semiconductor layer is formed.

また、貼り合せ工程及び剥離工程を行うことにより、発光構造部2は、基板50から基板40に転写され、基板40に近い下層側から順に、p型半導体層21、発光層22及びn型半導体層23が積層された構成となっている。   Further, by performing the bonding process and the peeling process, the light emitting structure 2 is transferred from the substrate 50 to the substrate 40, and sequentially from the lower layer side close to the substrate 40, the p-type semiconductor layer 21, the light emitting layer 22, and the n-type semiconductor. The layer 23 is laminated.

(上部絶縁層形成工程)
次に、上部絶縁層形成工程において、図10(d)に示すように、発光構造部2の最上層であるn型半導体層23上に、上部絶縁層43a,43b及び出射方向特定部3(図1及び図2参照)を形成するための層である、絶縁層43を形成する。絶縁層43は、SiOやAlなどの誘電体を用い、スパッタリング法やCVD法などにより形成することができる。
なお、図10(d)から図10(f)及び図11(a)から図11(f)においては、図に記載された破断線より上部は、図2(b)と同様に、YZ平面(図2参照)による断面を示す。
(Upper insulating layer formation process)
Next, in the upper insulating layer forming step, as shown in FIG. 10D, the upper insulating layers 43a and 43b and the emission direction specifying portion 3 (on the upper layer of the light emitting structure portion 2 are formed on the n-type semiconductor layer 23. An insulating layer 43, which is a layer for forming (see FIGS. 1 and 2), is formed. The insulating layer 43 can be formed by using a dielectric such as SiO 2 or Al 2 O 3 by sputtering or CVD.
10 (d) to 10 (f) and FIGS. 11 (a) to 11 (f), the upper portion from the broken line described in the drawing is the YZ plane as in FIG. 2 (b). The cross section by (refer FIG. 2) is shown.

(n側電極形成工程)
次に、フォトリソグラフィ法及びリフトオフ法を用いて、n型半導体層23の上面に電気的に接続されるn側電極25を形成する。
この工程では、まず、図10(e)に示すように、絶縁層43をパターニングするための、n側電極25を形成する領域に開口を有するマスク56を形成する。マスク56は、フォトレジストを絶縁層43の表面に塗布し、所望の形状にUV光を照射した後、現像することで形成する。
(N-side electrode forming step)
Next, the n-side electrode 25 that is electrically connected to the upper surface of the n-type semiconductor layer 23 is formed using a photolithography method and a lift-off method.
In this step, first, as shown in FIG. 10E, a mask 56 having an opening in a region for forming the n-side electrode 25 for patterning the insulating layer 43 is formed. The mask 56 is formed by applying a photoresist to the surface of the insulating layer 43, irradiating it with UV light in a desired shape, and developing it.

次に、図10(f)に示すように、マスク56を用いて絶縁層43をn型半導体層23が露出するまでエッチングする。絶縁層43の絶縁材料としてSiOを用いる場合は、エッチング法として、例えば、HF(フッ化水素)やKOH(水酸化カリウム)の水溶液を用いたウェットエッチングや、SF,CHFガスプラズマを用いたドライエッチングを用いることができる。 Next, as shown in FIG. 10F, the insulating layer 43 is etched using the mask 56 until the n-type semiconductor layer 23 is exposed. When SiO 2 is used as the insulating material of the insulating layer 43, as an etching method, for example, wet etching using an aqueous solution of HF (hydrogen fluoride) or KOH (potassium hydroxide), SF 6 , CHF 3 gas plasma is used. The dry etching used can be used.

次に、図11(a)に示すように、AlやCuなどの導電性材料を用いて、導電層57を形成する。このとき、マスク56上にも導電層57が形成される。
次に、図11(b)に示すように、マスク56上に形成された不要な導電層57とともにマスク56を除去することで、導電層57がパターニングされ、n側電極25が形成される。
Next, as shown in FIG. 11A, a conductive layer 57 is formed using a conductive material such as Al or Cu. At this time, the conductive layer 57 is also formed on the mask 56.
Next, as shown in FIG. 11B, by removing the mask 56 together with the unnecessary conductive layer 57 formed on the mask 56, the conductive layer 57 is patterned and the n-side electrode 25 is formed.

(出射方向特定部形成工程)
次に、出射方向特定部形成工程において、絶縁層43を加工して、出射方向特定部3を形成する。
出射方向特定部形成工程では、図11(c)に示すように、FIB(Focused Ion Beam:集中イオンビーム)法などにより絶縁層43を加工して、出射方向特定部3の構造物である柱状部31,32,33(図2参照)を形成する。また、出射方向特定部3の形成は、柱状部31,32,33を形成する領域をマスクし、他の領域をRIE(反応性イオンエッチング)などのドライエッチングや、薬液を用いたウェットエッチングを用いて形成することもできる。このとき、柱状部31,32を形成する領域に形成するマスクと、柱状部33に形成するマスクとの厚さを異なるようにし、一方のマスクがエッチングにより速く除去されるようにし、絶縁層43の一部がエッチングされるようにすることで、柱状部31,32と、柱状部33との高さを異なるように形成することができる。
また、出射方向特定部形成工程を行うことにより、図11(c)に示すように、n型半導体層23の上面の端部に残った絶縁層43が、上部絶縁層43a,43bとなる。
(Exit direction specific part forming process)
Next, in the emission direction specifying part forming step, the insulating layer 43 is processed to form the emission direction specifying part 3.
In the emission direction specifying portion forming step, as shown in FIG. 11C, the insulating layer 43 is processed by an FIB (Focused Ion Beam) method or the like to form a columnar structure that is a structure of the emission direction specifying portion 3. Portions 31, 32 and 33 (see FIG. 2) are formed. In addition, the emission direction specifying portion 3 is formed by masking regions where the columnar portions 31, 32, 33 are formed, and performing dry etching such as RIE (reactive ion etching) or wet etching using a chemical solution on the other regions. It can also be formed. At this time, the mask formed in the region where the columnar portions 31 and 32 are formed and the mask formed in the columnar portion 33 are made different in thickness so that one of the masks can be quickly removed by etching, and the insulating layer 43 By etching a part of the columnar parts 31, 32 and the columnar part 33 can be formed to have different heights.
Further, by performing the emission direction specifying portion forming step, as shown in FIG. 11C, the insulating layer 43 remaining at the end of the upper surface of the n-type semiconductor layer 23 becomes the upper insulating layers 43a and 43b.

本実施形態では、出射方向特定部3は、絶縁層43を加工して形成するが、これに限定されるものではなく、上部絶縁層43a,43bを形成する工程とは別工程とし、GaN系半導体層を積層して加工するようにしてもよい。また、基板40に転写された後の発光構造部2の最上層に該当するn型半導体層23の一部を加工して出射方向特定部3を形成するようにしてもよい。
なお、SiOのように、GaN系の半導体材料からなるn型半導体層23よりも屈折率の小さい材料を用いて出射方向特定部3を形成する場合は、柱状部31,32,33の高さの精度を緩和することができる。
In the present embodiment, the emission direction specifying portion 3 is formed by processing the insulating layer 43, but is not limited to this, and is a step separate from the step of forming the upper insulating layers 43a and 43b. A semiconductor layer may be stacked and processed. Alternatively, a part of the n-type semiconductor layer 23 corresponding to the uppermost layer of the light emitting structure part 2 after being transferred to the substrate 40 may be processed to form the emission direction specifying part 3.
Note that when the emission direction specifying portion 3 is formed using a material having a refractive index smaller than that of the n-type semiconductor layer 23 made of a GaN-based semiconductor material, such as SiO 2 , the height of the columnar portions 31, 32, 33 is high. The accuracy can be relaxed.

(上部電極形成工程)
次に、上部絶縁層43a,44b上に、リフトオフ法により、上部電極44a,44bを形成する。
この工程では、まず、図11(d)に示すように、n側電極25、出射方向特定部3及びこれらの周辺である上部絶縁層43a,43bの一部を被覆するマスク58を形成する。上部絶縁層43a,43bの一部まで被覆するのは、n側電極25と、この工程で形成される上部電極44a,44bとの短絡を防止するためである。マスク58は、フォトレジストをn側電極25、出射方向特定部3及び上部絶縁層43a,43bの表面全体に塗布し、所望の形状にUV光を照射した後、現像することで形成する。次に、図11(e)に示すように、上部絶縁層43a,43b及びマスク58上に、AlやCuなどの導電性材料を用いて導電層59を、例えば、蒸着法により形成する。そして、図11(f)に示すように、マスク54上に形成された不要な導電層59とともにマスク58を除去することで、導電層59がパターニングされ、上部電極44a,44bが形成される。
以上の工程により、発光素子1が完成する。
(Upper electrode formation process)
Next, upper electrodes 44a and 44b are formed on the upper insulating layers 43a and 44b by a lift-off method.
In this step, first, as shown in FIG. 11D, a mask 58 is formed to cover the n-side electrode 25, the emission direction specifying portion 3, and a part of the upper insulating layers 43a and 43b which are the periphery thereof. The reason why the upper insulating layers 43a and 43b are partially covered is to prevent a short circuit between the n-side electrode 25 and the upper electrodes 44a and 44b formed in this step. The mask 58 is formed by applying a photoresist to the entire surface of the n-side electrode 25, the emission direction specifying portion 3, and the upper insulating layers 43a and 43b, irradiating UV light in a desired shape, and developing. Next, as shown in FIG. 11E, a conductive layer 59 is formed on the upper insulating layers 43a and 43b and the mask 58 using a conductive material such as Al or Cu, for example, by vapor deposition. Then, as shown in FIG. 11F, by removing the mask 58 together with the unnecessary conductive layer 59 formed on the mask 54, the conductive layer 59 is patterned, and the upper electrodes 44a and 44b are formed.
The light emitting element 1 is completed through the above steps.

以上説明したように、本発明の実施形態に係る発光素子1は、表面に3個以上の柱状部を形成することで光の干渉効果により光線を成形できる。また、発光素子1は、出射方向特定部3における柱状部31,32,33の配置と、制御柱である柱状部33と導波柱である柱状部31,32との高さの差を適切に選んで形成することで、表示パネル面に対して垂直な方向を含む任意方向へ放射する光線を成形することが可能となる。また、発光素子1は、表面に柱状部31,32,33を形成するだけで光線の方向を制御できるため、その構造が簡単である。更に、下部電極41a,41bと上部電極44a,44bとを形成し、これらの電極間に電圧を印加することで、柱状部31,32,33が形成された発光素子1の表面を傾斜させて、光線の出射方向を変えることができる。   As described above, the light emitting element 1 according to the embodiment of the present invention can form a light beam by the light interference effect by forming three or more columnar portions on the surface. In addition, the light emitting element 1 appropriately adjusts the arrangement of the columnar portions 31, 32, and 33 in the emission direction specifying portion 3 and the height difference between the columnar portion 33 that is the control column and the columnar portions 31 and 32 that are the waveguide columns. Thus, it is possible to form a light beam radiating in an arbitrary direction including a direction perpendicular to the display panel surface. Moreover, since the light emitting element 1 can control the direction of the light beam only by forming the columnar portions 31, 32, 33 on the surface, the structure thereof is simple. Furthermore, the lower electrodes 41a and 41b and the upper electrodes 44a and 44b are formed, and by applying a voltage between these electrodes, the surface of the light emitting element 1 on which the columnar portions 31, 32, and 33 are formed is inclined. The direction of light emission can be changed.

<第2実施形態>
次に、本発明の第2実施形態に係る発光素子について、図12を参照して説明する。
図12に示す第2実施形態に係る発光素子1Aは、図1及び図2に示した第1実施形態に係る発光素子1において、発光構造部2に代えて基板50上に形成された発光構造部2Aを備え、n側電極25に代えてn側電極25Aを備え、p側電極24に代えてp側電極24A及び透明電極24Aaを備え、上部電極44a,44b及び上部絶縁層43a,44bに代えて、それぞれ上部電極44Aa,44Ab及び上部絶縁層43Aa,44Abを備えて構成されている。
第2実施形態に係る発光素子1Aは、発光構造部2Aが、半導体層の成長基板である基板50上にn型半導体層23、発光層22及びp型半導体層21が積層された構成となっている。すなわち、第1実施形態と異なり、半導体の積層体を反転せず、基板50を剥離せずに用いるものである。
Second Embodiment
Next, a light emitting device according to a second embodiment of the invention will be described with reference to FIG.
The light emitting device 1A according to the second embodiment shown in FIG. 12 is a light emitting structure formed on the substrate 50 in place of the light emitting structure 2 in the light emitting device 1 according to the first embodiment shown in FIGS. 2A, an n-side electrode 25A instead of the n-side electrode 25, a p-side electrode 24A and a transparent electrode 24Aa instead of the p-side electrode 24, and the upper electrodes 44a and 44b and the upper insulating layers 43a and 44b. Instead, upper electrodes 44Aa and 44Ab and upper insulating layers 43Aa and 44Ab are provided.
In the light emitting element 1A according to the second embodiment, the light emitting structure 2A has a configuration in which an n-type semiconductor layer 23, a light emitting layer 22, and a p-type semiconductor layer 21 are stacked on a substrate 50, which is a growth substrate of a semiconductor layer. ing. That is, unlike the first embodiment, the semiconductor stacked body is used without being inverted and without peeling off the substrate 50.

このために、下部電極41a,42bは、下部絶縁層42a,42bを介して、基板50の下面に設けられている。また、n側電極25Aは、n型半導体層23の側面の一部に設けられている。なお、基板5としてサファイアなどの絶縁性基板を用いる場合は、下部絶縁層42a,42bは省略することができる。
また、p側電極24Aは、p型半導体層21の上面に、透明電極24Aaを介して設けられている。透明電極24Aaは、平面視で出射方向特定部3が設けられる領域に設けられ、金属等の電気良導体からなるp側電極24Aから供給される電流をp型半導体層21に拡散して、出射方向特定部3の直下の発光層22を良好に発光させるための電流拡散層である。透明電極24Aaは、ITOなどの透光性の導電材料を用いて形成することができる。
なお、透明電極24Aaを、p型半導体層21の上面のほぼ全面に設け、p側電極24Aは、平面視で、出射方向特定部3の構造物が設けられる領域を除く領域の透明電極24Aaの上面全域に設けるようにしてもよい。
For this purpose, the lower electrodes 41a and 42b are provided on the lower surface of the substrate 50 via the lower insulating layers 42a and 42b. The n-side electrode 25 </ b> A is provided on a part of the side surface of the n-type semiconductor layer 23. In the case where an insulating substrate such as sapphire is used as the substrate 5, the lower insulating layers 42a and 42b can be omitted.
The p-side electrode 24A is provided on the upper surface of the p-type semiconductor layer 21 via the transparent electrode 24Aa. The transparent electrode 24Aa is provided in a region where the emission direction specifying portion 3 is provided in a plan view, and diffuses a current supplied from the p-side electrode 24A made of a good electric conductor such as a metal into the p-type semiconductor layer 21 so that the emission direction This is a current diffusion layer for causing the light emitting layer 22 immediately below the specific portion 3 to emit light satisfactorily. The transparent electrode 24Aa can be formed using a light-transmitting conductive material such as ITO.
The transparent electrode 24Aa is provided on almost the entire upper surface of the p-type semiconductor layer 21, and the p-side electrode 24A is a plan view of the transparent electrode 24Aa in the region excluding the region where the structure of the emission direction specifying portion 3 is provided. You may make it provide in the whole upper surface.

また、上部電極44Aa,44Abは、上部絶縁層43Aa,43Abを介して、発光構造部2Aの上面の左端及び右端に、Y軸方向に延伸する帯状に形成されている。すなわち、上部電極44Aa,44Abは、下部電極41a,41bと、ほぼ全面が対向するように配置されている。このため、発光構造部2の半導体層に効果的に電界を印加することができる。
なお、上部電極44Aa,44Abは、図1及び図2に示した第1実施形態における上部電極44a,44bと同様に、発光構造部2Aの上面の前端及び後端に、X軸方向に延伸するように設けてもよい。また、第1実施形態における上部電極44a,44bは、本実施形態における上部電極44Aa,44Abと同様に、発光構造部2の上面の左端及び右端に、Y軸方向に延伸するように設けてもよい。
なお、他の構成については、第1実施形態に係る発光素子1と同様であるから、同じ符号を付して説明は省略する。
The upper electrodes 44Aa and 44Ab are formed in a strip shape extending in the Y-axis direction on the left end and the right end of the upper surface of the light emitting structure portion 2A via the upper insulating layers 43Aa and 43Ab. That is, the upper electrodes 44Aa and 44Ab are disposed so that the entire surfaces thereof face the lower electrodes 41a and 41b. For this reason, an electric field can be effectively applied to the semiconductor layer of the light emitting structure 2.
The upper electrodes 44Aa and 44Ab extend in the X-axis direction to the front end and the rear end of the upper surface of the light emitting structure portion 2A, similarly to the upper electrodes 44a and 44b in the first embodiment shown in FIGS. It may be provided as follows. Further, the upper electrodes 44a and 44b in the first embodiment may be provided at the left end and the right end of the upper surface of the light emitting structure 2 so as to extend in the Y-axis direction, similarly to the upper electrodes 44Aa and 44Ab in the present embodiment. Good.
Since other configurations are the same as those of the light-emitting element 1 according to the first embodiment, the same reference numerals are given and description thereof is omitted.

また、基板50として、発光構造部2Aを構成するGaN形半導体結晶と同じ六方晶系の、サファイアやGaN系半導体を用いると、基板50も逆圧電効果によって発光構造部2と同様に伸縮するため、出射方向の変調に寄与することができる。
なお、大きな逆圧電効果が得られる半導体層に効果的に電界を印加するためには、基板50は薄いほど好ましい。従って、製造工程において、半導体層を成長した後に、基板50の裏面を研磨して薄肉化することが好ましい。
なお、第2実施形態に係る発光素子1Aは、第1実施形態に係る発光素子1の製造方法において、貼り合せ工程で発光構造部2Aを基板50側で基板40と貼り合せ、基板50を剥離しないようにする。他の工程は、第1実施形態と同様であるから製造方法の説明は省略する。
Further, when the same hexagonal sapphire or GaN-based semiconductor as the GaN-type semiconductor crystal constituting the light emitting structure 2A is used as the substrate 50, the substrate 50 also expands and contracts similarly to the light emitting structure 2 due to the inverse piezoelectric effect. This can contribute to modulation in the emission direction.
In order to effectively apply an electric field to a semiconductor layer that can obtain a large reverse piezoelectric effect, the thinner the substrate 50 is, the better. Therefore, in the manufacturing process, it is preferable that the back surface of the substrate 50 is polished and thinned after the semiconductor layer is grown.
The light emitting element 1A according to the second embodiment is a method of manufacturing the light emitting element 1 according to the first embodiment. In the bonding process, the light emitting structure 2A is bonded to the substrate 40 on the substrate 50 side, and the substrate 50 is peeled off. Do not. Since the other steps are the same as those in the first embodiment, description of the manufacturing method is omitted.

次に、第2実施形態にかかる発光素子1Aの動作について説明する。
第2実施形態に係る発光素子1Aは、n側電極25A及びp側電極24A間に電力を供給することにより発光構造部2Aの発光層22が発光し、その光が出射方向特定部3に入射される。発光構造部2Aから出射方向特定部3に入射された光は、出射方向特定部3の構造物である柱状部31,32,33(図1及び図2参照)の構成によって特定される方向に出射される。
また、下部電極41a,41b及び上部電極44Aa,44Ab間に電圧が印加されると、発光構造部2Aを構成する半導体層が逆圧電効果により変形する。そして、印加された電圧に応じて、発光構造部2Aの上面が傾斜し、これに連動して、出射方向特定部3が傾斜する。このとき、出射方向特定部3から出射される光線の方向は、出射方向特定部3が傾斜した分だけ変調される。
Next, the operation of the light emitting device 1A according to the second embodiment will be described.
In the light emitting element 1A according to the second embodiment, by supplying power between the n-side electrode 25A and the p-side electrode 24A, the light emitting layer 22 of the light emitting structure 2A emits light, and the light enters the emission direction specifying unit 3 Is done. The light incident on the emission direction specifying unit 3 from the light emitting structure 2A is in a direction specified by the configuration of the columnar parts 31, 32, 33 (see FIGS. 1 and 2) that are structures of the emission direction specifying unit 3. Emitted.
Further, when a voltage is applied between the lower electrodes 41a and 41b and the upper electrodes 44Aa and 44Ab, the semiconductor layer constituting the light emitting structure 2A is deformed by the inverse piezoelectric effect. And according to the applied voltage, the upper surface of 2 A of light emission structure parts inclines, and the output direction specific | specification part 3 inclines in response to this. At this time, the direction of the light beam emitted from the emission direction specifying unit 3 is modulated by the amount by which the emission direction specifying unit 3 is inclined.

<第3実施形態>
次に、図13及び図14を参照して、第3実施形態に係る発光素子について説明する。
図13及び図14に示すように、第3実施形態に係る発光素子1Bは、図1及び図2に示した第1実施形態に係る発光素子1において、出射方向特定部3に代えて、出射方向特定部3Bを備えるものである。第1実施形態に係る発光素子1と同様の構成については、同じ符号を付して説明は適宜省略する。
なお、図14(b)において、破断線より下部は図14(a)のA−A線における断面を示し、破断線より上部は図14(a)のB−B線における断面を示す。
<Third Embodiment>
Next, with reference to FIG.13 and FIG.14, the light emitting element which concerns on 3rd Embodiment is demonstrated.
As shown in FIGS. 13 and 14, the light emitting device 1B according to the third embodiment is different from the light emitting device 1 according to the first embodiment shown in FIGS. The direction specifying unit 3B is provided. About the structure similar to the light emitting element 1 which concerns on 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted suitably.
In FIG. 14B, the part below the break line shows a cross section taken along line AA in FIG. 14A, and the part above the break line shows a cross section taken along line BB in FIG.

図13及び図14に示すように、発光素子1Bは、構造物3Baとして、平坦な上面30Baにおいて所定領域を取り囲むように、3つ以上の孔(柱状凹部)を有し、少なくとも1つの孔の深さが他と異なり、これらすべての孔から光を射出する点に特徴がある。以下では、一例として発光素子1Bが3つの孔31B,32B,33Bを有し、孔33Bが孔31B,32Bよりも浅いものとして説明する。   As shown in FIGS. 13 and 14, the light emitting element 1 </ b> B has three or more holes (columnar recesses) as the structure 3 </ b> Ba so as to surround a predetermined region on the flat upper surface 30 </ b> Ba, and has at least one hole. The depth is different from others, and it is characterized in that light is emitted from all these holes. In the following description, it is assumed that the light emitting element 1B has three holes 31B, 32B, and 33B, and the hole 33B is shallower than the holes 31B and 32B as an example.

本実施形態に係る発光素子1Bは、出射方向特定部3Bとして、3つの柱状の凹部である孔(柱状凹部)31B,32B,33Bを構造物3Baとして有するものである。孔31B,32B,33Bは、第1実施形態における出射方向特定部3の柱状部31,32,33に代わる構造物である。前記したように、出射方向特定部3Bの上面30Baに対して、孔33Bの底面33Baの深さが、孔31B,32Bの底面31Ba,32Baの深さよりも浅く形成されている。
なお、本実施形態では、孔31B,32B,33Bの形状は、横断面が円形の円柱状としたが、これに限定されず、横断面が多角形、楕円などの他の形状の柱状とすることもできる。
The light emitting element 1B according to the present embodiment has three columnar recesses (columnar recesses) 31B, 32B, and 33B as the structure 3Ba as the emission direction specifying portion 3B. The holes 31 </ b> B, 32 </ b> B, 33 </ b> B are structures that replace the columnar parts 31, 32, 33 of the emission direction specifying part 3 in the first embodiment. As described above, the depth of the bottom surface 33Ba of the hole 33B is smaller than the depth of the bottom surfaces 31Ba and 32Ba of the holes 31B and 32B with respect to the upper surface 30Ba of the emission direction specifying portion 3B.
In the present embodiment, the shape of the holes 31B, 32B, and 33B is a columnar shape with a circular cross section, but is not limited to this, and the cross section is a columnar shape with another shape such as a polygon or an ellipse. You can also

発光構造部2の発光領域22aから放射された光は、孔31B,32B,33Bに入射し、孔31B,32B,33Bの底面31Ba,32Ba,33Baから出射し、これらの出射光は干渉し合い、孔31B,32B,33Bの配置に応じた方向に強度を有する光線が出射方向特定部3Bから出射される。出射方向特定部3Bは、各孔31B,32B,33Bの深さを異なるようにし、その深さの差により、各孔31B,32B,33Bの底面31Ba,32Ba,33Baから出射する光に位相差を生じさせるものである。
なお、出射方向特定部3Bにより光の出射方向を特定する原理は、第1実施形態における出射方向特定部3と同様であるから、説明は省略する。また、発光構造部2の動作も、第1実施形態における発光構造部2と同様であるから、説明は省略する。
The light emitted from the light emitting region 22a of the light emitting structure 2 enters the holes 31B, 32B, and 33B, and exits from the bottom surfaces 31Ba, 32Ba, and 33Ba of the holes 31B, 32B, and 33B, and these emitted lights interfere with each other. A light beam having intensity in a direction corresponding to the arrangement of the holes 31B, 32B, 33B is emitted from the emission direction specifying unit 3B. The emission direction specifying portion 3B is configured such that the depths of the holes 31B, 32B, and 33B are different from each other, and the phase difference between the light emitted from the bottom surfaces 31Ba, 32Ba, and 33Ba of the holes 31B, 32B, and 33B due to the difference in depth. It will cause.
The principle of specifying the light emission direction by the emission direction specifying unit 3B is the same as that of the emission direction specifying unit 3 in the first embodiment, and thus the description thereof is omitted. The operation of the light emitting structure 2 is also the same as that of the light emitting structure 2 in the first embodiment, and a description thereof will be omitted.

また、平面視における発光領域22aと、孔31B,32B,33Bの配置との好ましい関係は、第1実施形態に係る発光素子1における発光領域22aと、柱状部31,32,33と同様である。すなわち、発光領域22aの面積をSL、孔31B,32B,33Bの面積をSP、孔31B,32B,33Bを含む外接円の面積をSOとすると、光線の明瞭性の向上と、光線の方向制御の任意性の向上を両立させるために、前記した式(7)の関係が成立することが望ましい。
但し、式(7)において、Nは孔の設置数を示すものとし、3以上の整数である。
Further, the preferable relationship between the light emitting region 22a in the plan view and the arrangement of the holes 31B, 32B, and 33B is the same as that of the light emitting region 22a and the columnar portions 31, 32, and 33 in the light emitting element 1 according to the first embodiment. . That is, if the area of the light emitting region 22a is SL, the area of the holes 31B, 32B, 33B is SP, and the area of the circumscribed circle including the holes 31B, 32B, 33B is SO, the clarity of the light beam is improved and the direction control of the light beam is performed. In order to achieve both improvement in the arbitraryness of the above, it is desirable that the relationship of the above-described formula (7) is satisfied.
However, in Formula (7), N shall show the installation number of a hole, and is an integer greater than or equal to 3.

また、本実施形態に係る発光素子1Bは、第1実施形態に係る発光素子1の製造方法において、出射方向特定部形成工程において、柱状部31,32,33を形成する代わりに、孔31B,32B,33Bを形成するように絶縁層43(図11(c)参照)を加工することで製造することができる。他の工程については、第1実施形態と同様であるから、説明は省略する。   In addition, the light emitting device 1B according to the present embodiment is different from the method of manufacturing the light emitting device 1 according to the first embodiment in that the holes 31B, 31B, It can be manufactured by processing the insulating layer 43 (see FIG. 11C) so as to form 32B and 33B. The other steps are the same as those in the first embodiment, and thus description thereof is omitted.

<第4実施形態>
[IP立体ディスプレイの概念]
次に、図15を参照して、第4実施形態として、本発明の発光素子を用いたIP立体ディスプレイ(立体画像表示装置)について説明する。
図15(a)及び図15(b)に示すように、本実施形態に係るIP立体ディスプレイは、第1実施形態に係る発光素子1を基板11上に多数並べることにより、IP方式のディスプレイであるIP立体ディスプレイ100を構成するものである。図示は省略するが、IP立体ディスプレイ100に対応したIP立体撮影装置がレンズ板を介して図15(b)に示す円柱や立方体等の被写体を予め撮影した要素画像群を取得しておくことが、立体を表示(再生)するためには簡便であるが、多視点映像もしくは3次元モデルのレンダリング処理などによって作成し、IP立体ディスプレイ100における発光素子1の配列に合わせてデータを構成したものを用いても構わない。
<Fourth embodiment>
[Concept of IP stereoscopic display]
Next, with reference to FIG. 15, an IP stereoscopic display (stereoscopic image display device) using the light emitting element of the present invention will be described as a fourth embodiment.
As shown in FIG. 15A and FIG. 15B, the IP stereoscopic display according to the present embodiment is an IP display by arranging a large number of light emitting elements 1 according to the first embodiment on the substrate 11. A certain IP stereoscopic display 100 is configured. Although illustration is omitted, the IP stereoscopic imaging apparatus corresponding to the IP stereoscopic display 100 may acquire an element image group in which a subject such as a cylinder or a cube illustrated in FIG. Although it is convenient for displaying (reproducing) a three-dimensional object, it is created by multi-view video or a three-dimensional model rendering process, and the data is configured according to the arrangement of the light emitting elements 1 in the IP three-dimensional display 100. You may use.

従来のIP方式のディスプレイでは、例えば液晶パネルに要素画像群を表示して、簡便には、撮影時と同様の要素レンズアレイの各要素レンズを介して各要素画像を投影し、それらを集積した像を、被写体に対応した立体再生像として観察することができる。
本発明によるIP立体ディスプレイ100の場合は、密集して配置された複数の発光素子1が1単位の要素画素群として要素画像を形成し、従来のIP立体ディスプレイの個々の要素レンズに相当する領域に、それぞれ対応する要素画素群(1つの単位構造)が並置される構造となる。
In a conventional IP display, for example, an element image group is displayed on a liquid crystal panel, and each element image is simply projected through each element lens of an element lens array similar to that at the time of photographing and accumulated. The image can be observed as a stereoscopic reproduction image corresponding to the subject.
In the case of the IP stereoscopic display 100 according to the present invention, a plurality of light emitting elements 1 arranged densely form an element image as a unit pixel group, and correspond to individual element lenses of a conventional IP stereoscopic display. The corresponding element pixel groups (one unit structure) are arranged side by side.

ここで、要素画像とは、微小な光学レンズの集合体である要素レンズアレイを用いた従来のIP方式のディスプレイにおいて、1つの要素レンズに対応して投影される画像のことである。従来のIP方式のディスプレイにおいて1つの要素画像を構成する要素画素群の各画素から発せられる光線は、各画素位置と要素レンズの中心とを結ぶ方向に出射される。このため、1組の要素画素群を構成する各画素から発せられる光線は、それぞれ異なる方向に出射される。   Here, the element image is an image projected in correspondence with one element lens in a conventional IP system display using an element lens array which is an assembly of minute optical lenses. In a conventional IP display, light rays emitted from each pixel of the element pixel group constituting one element image are emitted in a direction connecting each pixel position and the center of the element lens. For this reason, the light rays emitted from each pixel constituting one set of element pixel groups are emitted in different directions.

本発明では、従来のIP方式のディスプレイにおける要素レンズに代えて、画素として用いる発光素子1ごとに出射方向を設定するものである。そのために、図15(a)に示したIP立体ディスプレイ100は、発光素子1ごとに、それぞれが定められた方向に光線を出射するように出射方向特定部3として柱状部31,32,33(図1及び図2参照)などの構造物が設置される。
また、本発明の発光素子1は、前記したように、下部電極41a,41bと上部電極44a,44b(図1及び図2参照)との間に電圧を印加することで、出射方向が変調できるように構成されている。
なお、前記したように、発光素子1を基板11上に多数並べることでIP立体ディスプレイ100を提供することが可能であるが、その際に発光素子1自体を基板11に対して傾斜させて配置することで、出射方向をより広範囲に設定することができる。
In the present invention, in place of the element lens in the conventional IP display, the emission direction is set for each light emitting element 1 used as a pixel. For this purpose, the IP stereoscopic display 100 shown in FIG. 15A has the columnar portions 31, 32, 33 (as the emission direction specifying portion 3 so that each light emitting element 1 emits a light beam in a predetermined direction. Structures such as FIG. 1 and FIG. 2) are installed.
In addition, as described above, the light emitting element 1 of the present invention can modulate the emission direction by applying a voltage between the lower electrodes 41a and 41b and the upper electrodes 44a and 44b (see FIGS. 1 and 2). It is configured as follows.
As described above, it is possible to provide the IP three-dimensional display 100 by arranging a large number of the light emitting elements 1 on the substrate 11. In this case, the light emitting elements 1 themselves are inclined with respect to the substrate 11. By doing so, the emission direction can be set in a wider range.

ここで、1組の要素画素群は、ある画素位置におけるすべての方向に対応する光線を出射する画素の集合を示すものである。例えば、IP立体ディスプレイ100が、各要素画素群から出射する光線の方向数を、横(水平)方向に60、縦(垂直)方向に60とすると、全部で60×60=3600個の方向に対応した光線を出射することになる。
本発明の1つの発光素子1が、出射方向を変調して、2つの方向に光線を出射することができる場合は、1組の要素画素群当たりに、3600個の方向に光線を出射するために、3600/2=1800個の発光素子1を備えることでIP立体ディスプレイ100を実現することができる。1つの発光素子1が、更に多くの方向に変調可能な場合は、IP立体ディスプレイ100は、光線の全出射方向数を変調数で除した数の発光素子1を備えることで実現することができる。
Here, one set of element pixel groups indicates a set of pixels that emit light rays corresponding to all directions at a certain pixel position. For example, if the number of directions of light emitted from each element pixel group in the IP stereoscopic display 100 is 60 in the horizontal (horizontal) direction and 60 in the vertical (vertical) direction, the total number of directions is 60 × 60 = 3600. The corresponding light beam is emitted.
When one light emitting element 1 of the present invention can emit light in two directions by modulating the emission direction, it emits light in 3600 directions per set of element pixel groups. In addition, by providing 3600/2 = 1800 light-emitting elements 1, the IP stereoscopic display 100 can be realized. When one light-emitting element 1 can be modulated in more directions, the IP stereoscopic display 100 can be realized by including the number of light-emitting elements 1 obtained by dividing the total number of light emission directions by the modulation number. .

図15(b)は、ある観察点において、IP立体ディスプレイ100からこの観察点の方向に出射される光線の様子の一例を示したものである。観察点1では、各要素画素群の内でこの観察点1の方向に出射される光線(実線の矢印線)が集積され、例えば、円柱や立方体のような画像を観察することができる。また、観察点1の近傍の観察点2では、観察点1の方向に光線を出射する発光素子1から、他の方向に変調されて出射された光線(点線の矢印線)が集積され、その方向に対応する画像が観察される。
このように、発光素子1の出射方向を変調することで、出射方向数よりも少ない発光素子1により立体画像を投影することができる。
FIG. 15B shows an example of the state of light rays emitted from the IP stereoscopic display 100 in the direction of the observation point at a certain observation point. At the observation point 1, light rays (solid arrow lines) emitted in the direction of the observation point 1 in each element pixel group are accumulated, and an image such as a cylinder or a cube can be observed, for example. At observation point 2 near observation point 1, light rays (dotted arrow lines) modulated and emitted in other directions from light emitting element 1 that emits light rays in the direction of observation point 1 are accumulated. An image corresponding to the direction is observed.
In this way, by modulating the emission direction of the light emitting element 1, it is possible to project a stereoscopic image by the light emitting elements 1 that are fewer than the number of emission directions.

なお、IP立体ディスプレイ100の発光素子1,1間、すなわち、画素間においては、互いに可干渉長以上の距離を持って配置されるため、異なる画素から出射された光の間で干渉波が生成されることはない。そのため、例えば、3つの画素から射出される光が合成される光の強度は、3つの画素から射出されたそれぞれの光の強度の単なる加算となる。つまり、画素間において合成される光の強度は、3つの画素を3つの波源とみなしたときに、前記した式(17)の第1項と第2項に相当する演算で求められることとなる。   In addition, since the light emitting elements 1 and 1 of the IP stereoscopic display 100, that is, between the pixels, are arranged with a distance equal to or longer than the coherence length, an interference wave is generated between lights emitted from different pixels. It will never be done. Therefore, for example, the intensity of the light synthesized from the light emitted from the three pixels is simply an addition of the intensity of each light emitted from the three pixels. That is, the intensity of the light synthesized between the pixels is obtained by an operation corresponding to the first term and the second term of Equation (17) when the three pixels are regarded as three wave sources. .

このような微細構造を有する発光素子1を多数個並べた表示パネルは、従来技術においてレンズ板と発光面とを接合させた装置と同じ働きを有するようになる。このようにして作成したIP立体ディスプレイ100においては、立体表示の解像度は、発光素子1の精細度にのみ依存し、光学系の解像度不足による映像ボケが生じない。また、発光素子1を用いたIP表示における視域角の最大値は、素子表面と垂直な方向に対する放射光の成す角(制御角)の最大値にのみ依存し、解像度と視域角とを独立に改善することが可能である。   A display panel in which a large number of light emitting elements 1 having such a fine structure are arranged has the same function as a device in which a lens plate and a light emitting surface are joined in the prior art. In the IP stereoscopic display 100 created in this way, the resolution of the stereoscopic display depends only on the definition of the light emitting element 1, and image blur due to insufficient resolution of the optical system does not occur. Further, the maximum value of the viewing zone angle in the IP display using the light emitting element 1 depends only on the maximum value of the angle (control angle) of the radiated light with respect to the direction perpendicular to the element surface, and the resolution and the viewing zone angle are determined. It is possible to improve independently.

[IP立体ディスプレイの構成]
次に、図16を参照して、本実施形態に係るIP立体ディスプレイ100の構成について詳細に説明する。
図16に示すように、本実施形態に係るIP立体ディスプレイ100は、表示パネル(表示素子)10と、発光制御部60と、出射方向制御部63とを備えて構成されている。IP立体ディスプレイ100は、外部の表示制御部70を介して入力される画像信号を、表示パネル10にIP方式の立体画像として表示する立体画像表示装置である。
[Configuration of IP stereoscopic display]
Next, the configuration of the IP stereoscopic display 100 according to the present embodiment will be described in detail with reference to FIG.
As shown in FIG. 16, the IP stereoscopic display 100 according to the present embodiment includes a display panel (display element) 10, a light emission control unit 60, and an emission direction control unit 63. The IP stereoscopic display 100 is a stereoscopic image display device that displays an image signal input via the external display control unit 70 on the display panel 10 as an IP stereoscopic image.

表示パネル(表示素子)10は、発光素子1を画素として、基板11上に2次元(図16では、3×3)に配列して設けられており、IP方式の立体画像を表示する表示素子である。なお、基板11は、図1及び図2における基板40に代わるものであり、各発光素子1は、この共通基板11上に配列して設けられる。
基板11の表面には、列方向(縦方向)に配列された発光素子1ごとに、p側電極24と電気的に接続する配線用電極12と、下部電極41aと電気的に接続する配線用電極13aと、下部電極41bと電気的に接続する配線用電極13bとが設けられている。同じ列に属する発光素子1のp側電極24、下部電極41a及び下部電極41bは、それぞれ配線用電極12、配線用電極13a及び配線用電極13bを介して、導通している。
また、同じ行(横方向)に配列された発光素子1は、n側電極25同士が互いにワイヤ15で電気的に接続され、上部電極44a同士が互いにワイヤ14aで電気的に接続され、上部電極44b同士が互いにワイヤ14bで電気的に接続されている。
なお、ワイヤ14a,14b,15としては、例えば、金ワイヤやカーボンテープを用いることができる。
また、これらの電極間の接続は、ワイヤやテープに限定されず、多層配線基板に形成したAlやCuなどからなる金属配線パターンを用いて行うこともできる。
The display panel (display element) 10 is provided in two dimensions (3 × 3 in FIG. 16) on the substrate 11 with the light emitting element 1 as a pixel, and is a display element that displays an IP stereoscopic image. It is. The substrate 11 is an alternative to the substrate 40 in FIGS. 1 and 2, and the light emitting elements 1 are arranged on the common substrate 11.
On the surface of the substrate 11, for each of the light emitting elements 1 arranged in the column direction (vertical direction), the wiring electrode 12 electrically connected to the p-side electrode 24 and the wiring electrode electrically connected to the lower electrode 41a An electrode 13a and a wiring electrode 13b that is electrically connected to the lower electrode 41b are provided. The p-side electrode 24, the lower electrode 41a, and the lower electrode 41b of the light emitting elements 1 belonging to the same column are electrically connected via the wiring electrode 12, the wiring electrode 13a, and the wiring electrode 13b, respectively.
Further, in the light emitting elements 1 arranged in the same row (lateral direction), the n-side electrodes 25 are electrically connected to each other by the wire 15, the upper electrodes 44 a are electrically connected to each other by the wire 14 a, and the upper electrode 44b is electrically connected to each other by a wire 14b.
For example, gold wires or carbon tape can be used as the wires 14a, 14b, and 15.
Moreover, the connection between these electrodes is not limited to a wire or a tape, but can also be performed using a metal wiring pattern made of Al, Cu or the like formed on a multilayer wiring board.

また、列ごとに、p側電極24には配線用電極12を介して列選択部62から画像信号が列選択信号として入力され、各行ごとに、n側電極25には、各行の右端の発光素子1のn側電極25を介して行選択部61から走査信号が行選択信号として入力される。表示パネル10において、行選択信号が入力されたn側電極25と、列選択信号が入力された配線用電極12に接続された発光素子1が選択され、その発光時間(発光/非発光)が制御される。   Further, for each column, an image signal is input as a column selection signal from the column selection unit 62 to the p-side electrode 24 via the wiring electrode 12, and for each row, the right side light emission of each row is emitted to the n-side electrode 25. A scanning signal is input as a row selection signal from the row selection unit 61 via the n-side electrode 25 of the element 1. In the display panel 10, the n-side electrode 25 to which the row selection signal is input and the light emitting element 1 connected to the wiring electrode 12 to which the column selection signal is input are selected, and the light emission time (light emission / non-light emission) is selected. Be controlled.

また、各発光素子1の下部電極41aには、配線用電極13aを介して、下部電極制御部64から出射方向を制御するための信号が入力され、下部電極41bには、配線用電極13bを介して、下部電極制御部64から出射方向を制御するための信号が入力される。
また、各発光素子1の上部電極44aには、左端の発光素子1の上部電極44aを介して、上部電極制御部65から出射方向を制御するための信号が入力され、上部電極44bには、左端の発光素子1の上部電極44bを介して、上部電極制御部65から出射方向を制御するための信号が入力される。表示パネル10において、下部電極41a,41bと上部電極44a,44bとの間に印加される電圧に応じて、発光素子1が出射する光線の方向が左右に変調される。
In addition, a signal for controlling the emission direction is input from the lower electrode control unit 64 to the lower electrode 41a of each light emitting element 1 via the wiring electrode 13a, and the wiring electrode 13b is connected to the lower electrode 41b. Then, a signal for controlling the emission direction is input from the lower electrode control unit 64.
In addition, a signal for controlling the emission direction is input to the upper electrode 44a of each light emitting element 1 from the upper electrode control unit 65 via the upper electrode 44a of the leftmost light emitting element 1, and the upper electrode 44b includes A signal for controlling the emission direction is input from the upper electrode control unit 65 via the upper electrode 44b of the light emitting element 1 at the left end. In the display panel 10, the direction of the light beam emitted from the light emitting element 1 is modulated left and right in accordance with the voltage applied between the lower electrodes 41a and 41b and the upper electrodes 44a and 44b.

発光制御部60は、行選択部61と列選択部62とを備え、外部の表示制御部70を介して入力される画像信号に基づいて、表示パネル10に画素として配置された発光素子1を順次選択し、その発光時間を制御するものである。
行選択部61は、表示制御部70から画像信号の行に同期した走査信号を入力し、その行に対応するn側電極(行電極)25に出力する。選択されたことを示す所定の電位(例えば0V)の行選択信号が入力された行が、発光時間を制御される対象となる。
列選択部62は、表示制御部70から画像信号を入力し、各列に対応する画像信号に分割して、各列に対応する配線用電極12に分割した画像信号を列選択信号として並行して出力する。
また、このときに列選択部62は、出射方向制御部63が発光素子1の出射方向を変更するタイミングに同期して、列選択信号として、2つの方向に対応する画像信号を時分割で切り替えて出力する。
The light emission control unit 60 includes a row selection unit 61 and a column selection unit 62, and the light emitting elements 1 arranged as pixels on the display panel 10 based on an image signal input via the external display control unit 70. The light emission time is controlled by selecting sequentially.
The row selection unit 61 receives a scanning signal synchronized with the row of the image signal from the display control unit 70, and outputs it to the n-side electrode (row electrode) 25 corresponding to the row. A row to which a row selection signal having a predetermined potential (for example, 0 V) indicating selection is input is a target whose light emission time is controlled.
The column selection unit 62 receives the image signal from the display control unit 70, divides it into image signals corresponding to each column, and uses the image signals divided into the wiring electrodes 12 corresponding to each column in parallel as column selection signals. Output.
At this time, the column selection unit 62 switches the image signals corresponding to the two directions in a time division manner as column selection signals in synchronization with the timing when the emission direction control unit 63 changes the emission direction of the light emitting element 1. Output.

選択されたことを示す所定レベルの電位(例えば5V)の列選択信号が入力されている期間、発光素子1が発光する。従って、行選択信号が入力されている期間であって、所定のレベルの列選択信号が入力されている期間に発光素子1が発光し、それ以外の期間に発光素子1は非発光となる。列選択信号において所定レベルとなる期間を、画像信号中の対応する画素データに応じて増減することで、発光素子1の画素として表示する輝度を変調することができる。   The light emitting element 1 emits light during a period in which a column selection signal having a predetermined level potential (for example, 5 V) indicating that it has been selected is input. Therefore, the light-emitting element 1 emits light during a period in which the row selection signal is input and a column selection signal of a predetermined level is input, and the light-emitting element 1 does not emit light in other periods. By increasing / decreasing the period of the predetermined level in the column selection signal according to the corresponding pixel data in the image signal, the luminance displayed as the pixel of the light emitting element 1 can be modulated.

出射方向制御部63は、下部電極制御部64と上部電極制御部65とを備え、下部電極41a,41bと上部電極44a,44bとの間に印加する電圧を制御して、各発光素子1の出射方向を左右何れか寄りに傾斜した方向に変調するものである。このとき、出射方向制御部63は、表示制御部70から入力される同期信号に基づいて、発光制御部60が、各画素に対して出力する2つの方向についての画像信号の切り替えタイミングに同期して、出射方向が切り替わるように、下部電極41a,41bと上部電極44a,44bとの間に印加する電圧を制御する。   The emission direction control unit 63 includes a lower electrode control unit 64 and an upper electrode control unit 65, and controls the voltage applied between the lower electrodes 41 a and 41 b and the upper electrodes 44 a and 44 b to control the light emitting elements 1. The emission direction is modulated in a direction inclined to the left or right. At this time, the emission direction control unit 63 synchronizes with the switching timing of the image signals for the two directions output from the light emission control unit 60 to each pixel based on the synchronization signal input from the display control unit 70. Thus, the voltage applied between the lower electrodes 41a and 41b and the upper electrodes 44a and 44b is controlled so that the emission direction is switched.

下部電極制御部64は、各発光素子1の下部電極41aと電気的に接続された配線用電極13a、及び下部電極41bと電気的に接続された配線用電極13bに対して、下部電極41aと上部電極44aとの間、及び下部電極41bと上部電極44bとの間が、それぞれ所定の電圧となるように、所定レベルの信号(例えば、0V)を出力するものである。
上部電極制御部65は、各発光素子1の上部電極44a及び上部電極44bに対して、下部電極41aと上部電極44aとの間、及び下部電極41bと上部電極44bとの間がそれぞれ所定の電圧となるように、所定レベルの信号(例えば、4V)を出力するものである。
The lower electrode control unit 64 is connected to the lower electrode 41a with respect to the wiring electrode 13a electrically connected to the lower electrode 41a of each light emitting element 1 and the wiring electrode 13b electrically connected to the lower electrode 41b. A predetermined level signal (for example, 0 V) is output so that a predetermined voltage is obtained between the upper electrode 44a and between the lower electrode 41b and the upper electrode 44b.
The upper electrode control unit 65 has a predetermined voltage between the lower electrode 41a and the upper electrode 44a and between the lower electrode 41b and the upper electrode 44b with respect to the upper electrode 44a and the upper electrode 44b of each light emitting element 1. A signal of a predetermined level (for example, 4V) is output so that

例えば、下部電極41aの電位を0Vとし、上部電極44aを4Vとし、下部電極41bと上部電極44bとの間には電圧を印加しないようにすることで、発光素子1の発光構造部2(図2参照)の左端には紙面に下向き(−Z軸方向)の電界が生じて半導体層が伸張される。その結果、出射方向特定部3は左上がりに傾くため、発光素子1の出射方向は右方向に変調される。
また、下部電極極41bの電位を0Vとし、上部電極44bを4Vとし、下部電極41aと上部電極44aとの間に電圧を印加しないようにすることで、発光素子1の発光構造部2(図2参照)の右端には紙面に下向き(−Z軸方向)の電界が生じて半導体層が伸張される。その結果、出射方向特定部3は右上がりに傾くため、発光素子1の出射方向は左方向に変調される。
For example, the potential of the lower electrode 41a is set to 0V, the upper electrode 44a is set to 4V, and no voltage is applied between the lower electrode 41b and the upper electrode 44b, whereby the light emitting structure portion 2 (see FIG. 2)), a downward electric field (−Z axis direction) is generated on the paper surface, and the semiconductor layer is stretched. As a result, the emission direction specifying unit 3 is inclined upward to the left, and the emission direction of the light emitting element 1 is modulated rightward.
Further, the potential of the lower electrode electrode 41b is set to 0V, the upper electrode 44b is set to 4V, and no voltage is applied between the lower electrode 41a and the upper electrode 44a, so that the light emitting structure portion 2 (see FIG. 2)), a downward electric field (−Z axis direction) is generated on the paper surface, and the semiconductor layer is stretched. As a result, the emission direction specifying unit 3 is tilted upward to the right, so that the emission direction of the light emitting element 1 is modulated leftward.

表示制御部70は、画像信号を入力し、入力した画像信号を、列選択部62に出力すると共に、この画像信号に同期した走査信号を行選択信号として行選択部61に出力するものである。また、表示制御部70は、画素クロックなどの同期信号を出射方向制御部63にも出力し、発光制御部60における2つの方向についての画像信号の表示の切り替えタイミングと、出射方向制御部63における出射方向の切り替えタイミングとを同期させる。   The display control unit 70 inputs an image signal, outputs the input image signal to the column selection unit 62, and outputs a scanning signal synchronized with the image signal to the row selection unit 61 as a row selection signal. . The display control unit 70 also outputs a synchronization signal such as a pixel clock to the emission direction control unit 63, the image signal display switching timing in the two directions in the light emission control unit 60, and the emission direction control unit 63. The output direction switching timing is synchronized.

[IP立体ディスプレイの動作]
次に、引き続き図16を参照して、本実施形態に係るIP立体ディスプレイ100の動作について説明する。
IP立体ディスプレイ100は、表示制御部70から、画像信号と共に画像信号の行に同期した走査信号を入力する。IP立体ディスプレイ100は、行選択部61によって、n側電極25を順次に選択して、表示制御部70から入力した走査信号を行選択信号として出力する。これと並行して、IP立体ディスプレイ100は、列選択部62によって、表示制御部70から入力される1行の画像信号を、列に対応するデータ信号に分割し、分割したデータ信号を、それぞれ対応する列の配線用電極12に出力する。また、このときIP立体ディスプレイ100は、列選択部62によって、1つの列について、2つの方向に対応する画像信号を入力して、これら2つの方向に対応するデータ信号に変換し、時分割で配線用電極12に出力する。
IP立体ディスプレイ100の表示パネル10において、行選択部61によって選択された行に属する各発光素子1は、列選択部62から入力されるデータ信号に応じて発光時間が制御される。
また、IP立体ディスプレイ100は、列選択部62により2つの方向に対応するデータ信号の出力を切り替えるタイミングに同期させて、出射方向制御部63によって、発光素子1の出射方向を左右の所定の方向から他方に切り替わるように下部電極41a,41bと上部電極44a,44bとの間に印加される電圧を切り替える。
これによって、各発光素子1は、2つの方向に対応する画像の画素を表示することができる。
[Operation of IP stereoscopic display]
Next, the operation of the IP stereoscopic display 100 according to the present embodiment will be described with reference to FIG.
The IP stereoscopic display 100 receives a scanning signal synchronized with the row of the image signal together with the image signal from the display control unit 70. In the IP stereoscopic display 100, the row selection unit 61 sequentially selects the n-side electrode 25 and outputs the scanning signal input from the display control unit 70 as a row selection signal. In parallel with this, the IP stereoscopic display 100 divides the image signal of one row input from the display control unit 70 into the data signals corresponding to the columns by the column selection unit 62, and the divided data signals are respectively Output to the wiring electrode 12 in the corresponding column. At this time, the IP stereoscopic display 100 receives image signals corresponding to two directions for one column by the column selection unit 62, converts the image signals into data signals corresponding to these two directions, and performs time division. Output to the wiring electrode 12.
In the display panel 10 of the IP stereoscopic display 100, the light emitting time of each light emitting element 1 belonging to the row selected by the row selecting unit 61 is controlled according to the data signal input from the column selecting unit 62.
In addition, the IP stereoscopic display 100 synchronizes with the timing of switching the output of the data signal corresponding to the two directions by the column selection unit 62, and the emission direction control unit 63 changes the emission direction of the light emitting element 1 to a predetermined left and right direction. The voltage applied between the lower electrodes 41a and 41b and the upper electrodes 44a and 44b is switched so as to switch from one to the other.
Thereby, each light emitting element 1 can display the pixel of the image corresponding to two directions.

IP立体ディスプレイ100は、表示制御部70から次の行についての走査信号を入力すると、行選択部61によって次の行を選択する行選択信号を、対応するn側電極25に出力する。これと並行して、IP立体ディスプレイ100は、列選択部62によって、表示制御部70から入力される次の行の画像信号を、列に対応するデータ信号に分割し、分割したデータ信号を、それぞれ対応する列の配線用電極12に出力する。また、このときIP立体ディスプレイ100は、列選択部62によって、1つの列について、2つの方向に対応する画像信号を入力して2つに方向に対応するデータ信号に変換し、時分割で配線用電極12に出力する。これによって、次の行に属する発光素子1の発光時間が制御される。
以下、IP立体ディスプレイ100は、順次に選択する行を変えて、選択した行に属する発光素子1の発光時間を制御する。これを繰り返すことによって、IP立体ディスプレイ100は、表示制御部70を介して入力される画像信号を、表示パネル10から立体画像として投影することができる。
When the IP stereoscopic display 100 receives a scanning signal for the next row from the display control unit 70, the IP stereoscopic display 100 outputs a row selection signal for selecting the next row by the row selection unit 61 to the corresponding n-side electrode 25. In parallel with this, the IP stereoscopic display 100 uses the column selection unit 62 to divide the image signal of the next row input from the display control unit 70 into data signals corresponding to the columns, Each is output to the wiring electrode 12 in the corresponding column. At this time, the IP stereoscopic display 100 receives the image signals corresponding to the two directions for one column by the column selection unit 62, converts the image signals into the data signals corresponding to the two directions, and performs wiring in a time division manner. Output to the working electrode 12. Thereby, the light emission time of the light emitting elements 1 belonging to the next row is controlled.
Hereinafter, the IP stereoscopic display 100 controls the light emission times of the light emitting elements 1 belonging to the selected row by sequentially changing the selected row. By repeating this, the IP stereoscopic display 100 can project an image signal input via the display control unit 70 from the display panel 10 as a stereoscopic image.

なお、本実施形態では、第1実施形態に係る発光素子1を画素として用いたが、第2実施形態に係る発光素子1A、第3実施形態に係る発光素子1B又はこれらを変形した発光素子を画素として用いることもできる。
また、変調する出射方向は横方向に限定されず、縦方向又は横方向及び縦方向とすることもできる。また、変調数も3以上とすることも可能である。
更にまた、発光素子1ごとに下部電極41a,41bと上部電極44a,44bとの間に印加する電圧を変えることで、発光素子1ごとに出射方向の変調度(傾斜角)が異なるようにしてもよい。また、印加電圧を一定として、下部絶縁層42a,42b又は/及び上部絶縁層43a,43bの厚さを発光素子1ごとに変えて発光構造部2にかかる電界強度を変えることで、発光素子1ごとに変調度(傾斜角)が異なるようにしてもよい。
In the present embodiment, the light-emitting element 1 according to the first embodiment is used as a pixel. However, the light-emitting element 1A according to the second embodiment, the light-emitting element 1B according to the third embodiment, or a light-emitting element obtained by modifying these elements is used. It can also be used as a pixel.
Further, the emission direction to be modulated is not limited to the horizontal direction, and may be the vertical direction or the horizontal direction and the vertical direction. Also, the number of modulations can be 3 or more.
Furthermore, by changing the voltage applied between the lower electrodes 41 a and 41 b and the upper electrodes 44 a and 44 b for each light emitting element 1, the modulation degree (tilt angle) in the emission direction differs for each light emitting element 1. Also good. Further, by changing the thickness of the lower insulating layers 42a and 42b and / or the upper insulating layers 43a and 43b for each light emitting element 1 and changing the electric field strength applied to the light emitting structure 2, the applied voltage is constant. The degree of modulation (tilt angle) may be different for each.

[発光素子の利用可能性]
本発明の発光素子1,1A,1Bは、光線の成形と方向制御を必要とするデバイス一般に応用することが可能である。例えば、プロジェクタ用光源、空間光インターコネクションに用いる接続器、拡散板を必要としない照明用光源などに好適である。
[Possibility of using light emitting elements]
The light-emitting elements 1, 1A, 1B of the present invention can be applied to general devices that require light beam shaping and direction control. For example, it is suitable for a light source for a projector, a connector used for spatial light interconnection, an illumination light source that does not require a diffuser.

1、1A、1B 発光素子
2、2A 発光構造部
3、3B 出射方向特定部
3a、3Ba 構造物
10 表示パネル
11 基板
12 配線用電極
13a、13b 配線用電極
14a、14b ワイヤ
15 ワイヤ
21 p型半導体層(第1半導体層、第2半導体層)
22 発光層
22a 発光領域
23 n型半導体層(第2半導体層、第1半導体層)
24 p側電極(第1電極、第2電極)
25、25A、25C n側電極(第2電極、第1電極)
31、32 柱状部
33 柱状部
31a、32a、33a 上面
34 構造部形成層
30Ba 上面
31B、32B 孔(柱状凹部)
33B 孔(柱状凹部)
31Ba、32Ba、33Ba 底面
40 基板
40a 基体
40b 接合層
41a、41b 下部電極(電極)
42 絶縁層
42a、42b 下部絶縁層(絶縁層)
43 絶縁層
43a、43b、43Aa、43Ab 上部絶縁層(絶縁層)
44a、44b、44Aa、44Ab 上部電極(電極)
50 基板
51 剥離層
52、54、56、58 マスク
53、55、57、59 導電層
60 発光制御部
61 行選択部
62 列選択部
63 出射方向制御部
64 下部電極制御部
65 上部電極制御部
70 表示制御部
100 IP立体ディスプレイ(立体画像表示装置)
DESCRIPTION OF SYMBOLS 1, 1A, 1B Light emitting element 2, 2A Light emission structure part 3, 3B Output direction specific | specification part 3a, 3Ba Structure 10 Display panel 11 Substrate 12 Wiring electrode 13a, 13b Wiring electrode 14a, 14b Wire 15 Wire 21 P-type semiconductor Layer (first semiconductor layer, second semiconductor layer)
22 light emitting layer 22a light emitting region 23 n-type semiconductor layer (second semiconductor layer, first semiconductor layer)
24 p-side electrode (first electrode, second electrode)
25, 25A, 25C n-side electrode (second electrode, first electrode)
31, 32 Columnar part 33 Columnar part 31a, 32a, 33a Upper surface 34 Structure part formation layer 30Ba Upper surface 31B, 32B Hole (columnar recessed part)
33B hole (columnar recess)
31Ba, 32Ba, 33Ba Bottom 40 Substrate 40a Base 40b Bonding layer 41a, 41b Lower electrode (electrode)
42 Insulating layer 42a, 42b Lower insulating layer (insulating layer)
43 Insulating layer 43a, 43b, 43Aa, 43Ab Upper insulating layer (insulating layer)
44a, 44b, 44Aa, 44Ab Upper electrode (electrode)
50 substrate 51 peeling layer 52, 54, 56, 58 mask 53, 55, 57, 59 conductive layer 60 light emission control unit 61 row selection unit 62 column selection unit 63 emission direction control unit 64 lower electrode control unit 65 upper electrode control unit 70 Display control unit 100 IP stereoscopic display (stereoscopic image display device)

Claims (6)

第1半導体層と、発光層と、第2半導体層とがこの順で積層された半導体の積層体を備えた発光構造部を有する発光素子であって、
前記第2半導体層の一部又は前記第2半導体層の上面に、前記発光層が発した光の前記発光素子からの出射方向を特定するための構造物を有する出射方向特定部を備え、
前記発光構造部の上面及び下面の平面視における端部に、それぞれ絶縁層を介して下部電極及び上部電極を、少なくとも一部が互いに対向するように備え、
前記下部電極と前記上部電極との間に電圧を印加することで前記発光構造部を変形させ、前記出射方向を変化させることを特徴とする発光素子。
A light emitting device having a light emitting structure including a semiconductor laminate in which a first semiconductor layer, a light emitting layer, and a second semiconductor layer are laminated in this order,
An emission direction specifying part having a structure for specifying the emission direction of the light emitted from the light emitting layer from the light emitting element on a part of the second semiconductor layer or the upper surface of the second semiconductor layer;
The lower electrode and the upper electrode are provided at the end portions in plan view of the upper surface and the lower surface of the light emitting structure portion, respectively, with an insulating layer interposed therebetween so that at least a part thereof faces each other.
A light emitting element, wherein a voltage is applied between the lower electrode and the upper electrode to deform the light emitting structure and change the emission direction.
前記半導体の積層体が、一般式がIn1−x−yGaAlN(但し、0≦x≦1,0≦y≦1,0≦x+y≦1)で表される半導体材料から構成されることを特徴とする請求項1に記載の発光素子。 Laminate of the semiconductor is configured formula from In 1-x-y Ga x Al y N ( where, 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) semiconductor material represented by The light-emitting element according to claim 1. 前記発光層が、量子井戸構造を有することを特徴とする請求項2に記載の発光素子。   The light emitting device according to claim 2, wherein the light emitting layer has a quantum well structure. 前記構造物が、柱頭の出射面から光を出射するN本(Nは3以上の整数)の柱状部からなり、
前記N本の柱状部は、平面視で前記発光層から放射される光が干渉可能な範囲内に環状に配置され、前記N本の柱状部の内、少なくとも1本の柱の高さが他の柱の高さと異なることを特徴とする請求項1乃至請求項3の何れか一項に記載の発光素子。
The structure includes N (N is an integer of 3 or more) columnar portions that emit light from the emission surface of the stigma.
The N columnar portions are arranged in a ring shape within a range in which light emitted from the light emitting layer can interfere in a plan view, and at least one of the N columnar portions has a height other than that. The light-emitting element according to claim 1, wherein the light-emitting element has a height different from that of the column.
前記構造物が、上面から柱状に凹んだN本(Nは3以上の整数)の柱状凹部からなり、
前記N本の柱状凹部は、平面視で前記発光層から放射される光が干渉可能な範囲内に環状に設けられ、前記N本の柱状凹部の内、少なくとも1本の柱状凹部の深さが他の柱状凹部の深さと異なることを特徴とする請求項1乃至請求項3の何れか一項に記載の発光素子。
The structure is composed of N (N is an integer of 3 or more) columnar recesses recessed in a columnar shape from the upper surface,
The N columnar recesses are provided in a ring shape within a range in which light emitted from the light emitting layer can interfere in a plan view, and the depth of at least one columnar recess among the N columnar recesses is The light emitting device according to any one of claims 1 to 3, wherein the light emitting device has a depth different from that of the other columnar recesses.
基板上に、請求項1乃至請求項5の何れか一項に記載の発光素子を画素として2次元アレイ状に配列して設けた表示パネルを備えたインテグラル・フォトグラフィ方式の立体画像表示装置であって、
前記画素に対して、それぞれ前記立体画像表示装置が表示する2以上の出射方向に対応する画像信号を時分割で切り替えて出力し、当該画素の発光と非発光とを制御する発光制御部と、
前記発光制御部が前記2以上の出射方向に対応して前記画素に出力する画像信号を切り替えるタイミングに同期して、前記画素の出射方向を変調する出射方向制御部と、を備えることを特徴とする立体画像表示装置。
An integral photography type stereoscopic image display device comprising a display panel provided with the light emitting elements according to any one of claims 1 to 5 as pixels arranged in a two-dimensional array on a substrate. Because
A light emission control unit that controls time-division switching and output of image signals corresponding to two or more emission directions displayed by the stereoscopic image display device to the pixels, and controls light emission and non-light emission of the pixels;
An emission direction control unit that modulates an emission direction of the pixel in synchronization with a timing of switching an image signal output to the pixel corresponding to the two or more emission directions. 3D image display device.
JP2012222287A 2012-10-04 2012-10-04 Light emitting element and stereoscopic image display device Expired - Fee Related JP6010417B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012222287A JP6010417B2 (en) 2012-10-04 2012-10-04 Light emitting element and stereoscopic image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012222287A JP6010417B2 (en) 2012-10-04 2012-10-04 Light emitting element and stereoscopic image display device

Publications (2)

Publication Number Publication Date
JP2014075486A true JP2014075486A (en) 2014-04-24
JP6010417B2 JP6010417B2 (en) 2016-10-19

Family

ID=50749437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012222287A Expired - Fee Related JP6010417B2 (en) 2012-10-04 2012-10-04 Light emitting element and stereoscopic image display device

Country Status (1)

Country Link
JP (1) JP6010417B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019508725A (en) * 2015-12-28 2019-03-28 オステンド・テクノロジーズ・インコーポレーテッド Non-telecentric light emitting micro pixel array light modulator and method of manufacturing the same
US10810969B2 (en) 2017-01-16 2020-10-20 Mitsubishi Electric Corporation Texture display device, texture display method, and texture display program
CN114389149A (en) * 2020-10-06 2022-04-22 精工爱普生株式会社 Light emitting device and projector

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6272715B2 (en) * 2014-03-25 2018-01-31 日本放送協会 Stereoscopic image display device
JP6310291B2 (en) * 2014-03-25 2018-04-11 日本放送協会 Stereoscopic image display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134983A (en) * 1984-07-25 1986-02-19 Fujitsu Ltd Optical semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134983A (en) * 1984-07-25 1986-02-19 Fujitsu Ltd Optical semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019508725A (en) * 2015-12-28 2019-03-28 オステンド・テクノロジーズ・インコーポレーテッド Non-telecentric light emitting micro pixel array light modulator and method of manufacturing the same
US11598954B2 (en) 2015-12-28 2023-03-07 Ostendo Technologies, Inc. Non-telecentric emissive micro-pixel array light modulators and methods for making the same
US10810969B2 (en) 2017-01-16 2020-10-20 Mitsubishi Electric Corporation Texture display device, texture display method, and texture display program
CN114389149A (en) * 2020-10-06 2022-04-22 精工爱普生株式会社 Light emitting device and projector
CN114389149B (en) * 2020-10-06 2023-09-01 精工爱普生株式会社 Light emitting device and projector

Also Published As

Publication number Publication date
JP6010417B2 (en) 2016-10-19

Similar Documents

Publication Publication Date Title
US10878732B2 (en) Directional light emitters and electronic displays featuring the same
US10559630B2 (en) Light emitting devices featuring optical mode enhancement
US10923630B1 (en) P—GaN-down micro-LED on semi-polar oriented GaN
JP6010417B2 (en) Light emitting element and stereoscopic image display device
KR20220105649A (en) Light extraction for micro-LEDs
US10616562B2 (en) Directional light emitters and electronic displays featuring the same
JP7017761B2 (en) Luminous device, projector, and display
US20190199982A1 (en) Directional light emitters and electronic displays featuring the same
WO2022146896A1 (en) Engineered substrate architecture for ingan red micro-leds
KR20220092560A (en) Red micro-LED with dopants in active region
JP2020161623A (en) Light emitting device and projector
US20230352466A1 (en) Stepped micro-lens on micro-led
WO2022146567A1 (en) Engineered wafer with selective porosification for multi-color light emission
WO2023163917A1 (en) Microdisplay architecture with light extraction efficiency enhancement
US11848194B2 (en) Lateral micro-LED
JP6272715B2 (en) Stereoscopic image display device
JP6310291B2 (en) Stereoscopic image display device
JP5906102B2 (en) Light-oriented light emitting device
JP6010420B2 (en) Light emitting element and stereoscopic image display device
US20230197693A1 (en) Micro led display apparatus and method of manufacturing the same
JP2014027009A (en) Light-emitting element
US20230155074A1 (en) Red light-emitting diode with phosphide epitaxial heterostructure grown on silicon
US20230335518A1 (en) Aln-based hybrid bonding
US20230369535A1 (en) Nanowire architecture for micro-displays
WO2023091693A1 (en) Red light-emitting diode with phosphide epitaxial heterostructure grown on silicon

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160916

R150 Certificate of patent or registration of utility model

Ref document number: 6010417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees