JP2014072547A - Error rate measurement and display device and method - Google Patents
Error rate measurement and display device and method Download PDFInfo
- Publication number
- JP2014072547A JP2014072547A JP2012214602A JP2012214602A JP2014072547A JP 2014072547 A JP2014072547 A JP 2014072547A JP 2012214602 A JP2012214602 A JP 2012214602A JP 2012214602 A JP2012214602 A JP 2012214602A JP 2014072547 A JP2014072547 A JP 2014072547A
- Authority
- JP
- Japan
- Prior art keywords
- display
- measurement
- under test
- device under
- bit error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
本発明は、被試験デバイスを介して入力される被測定信号のビット誤り率測定を行う誤り率測定表示装置に係り、特に複数台の被試験デバイスや複数のポートを有する被試験デバイスからの入力データのビットエラー結果や任意に選択した入力データを多重化した際のビットエラー結果を一画面上に閲覧可能に表示する誤り率測定表示装置及び方法に関するものである。 The present invention relates to an error rate measurement display device for measuring a bit error rate of a signal under measurement input via a device under test, and more particularly to an input from a device under test having a plurality of devices under test and a plurality of ports. The present invention relates to an error rate measurement display apparatus and method for displaying a bit error result of data and a bit error result when arbitrarily selected input data is multiplexed so as to be viewable on one screen.
近年、各種のディジタル通信装置は、利用者数の増加やマルチメディア通信の普及に伴い、より大容量の伝送能力が求められている。そして、これらのディジタル通信装置におけるディジタル信号の品質評価の指標として、受信データのうち符号誤りが発生した数と受信データの総数との比較として定義されるビット誤り率（Bit Error Rate）が知られている。 In recent years, various digital communication apparatuses are required to have a larger capacity transmission capability with the increase in the number of users and the spread of multimedia communication. As an index for evaluating the quality of digital signals in these digital communication devices, a bit error rate defined as a comparison between the number of received code errors and the total number of received data is known. ing.
また、試験対象となる光変換部品等の被試験デバイス（Device Under Test ：ＤＵＴ）に対して固定データを含むテスト信号を送信し、被試験デバイスを介して入力される被測定信号と基準となる参照信号とをビット単位で比較して、被測定信号の誤り率を検出する装置として、例えば下記特許文献１に開示されるような装置が公知である。 In addition, a test signal including fixed data is transmitted to a device under test (Device Under Test: DUT) such as a light conversion component to be tested, and becomes a reference to the signal under measurement input via the device under test. As an apparatus for comparing the reference signal with the bit unit and detecting the error rate of the signal under measurement, for example, an apparatus as disclosed in Patent Document 1 below is known.
ところで、次世代の光通信の実現には、大容量の通信データを高速に扱う技術が必要であり、これらを満足するために被試験デバイスも多チャネル化してきている。このような流れの中、近年では１波長あたり１００Ｇｂｉｔ／ｓ級の大容量光通信の実現に向けた多値位相変調ディジタルコヒーレント伝送技術として偏波直交多重多値デジタル信号の変調方式の１つであるＤＰ−ＱＰＳＫ（Dual Polarization Differential Quadrature Phase Shift Keying）方式の変調を行う光変調器として、Ｘ／Ｙ偏波用の２つのＱＰＳＫ変調回路（それぞれ２値の位相変調を行うＩポート、Ｑポートを有する）と、偏波直交合成のための空間光学系部を備えるＬＮ光交換器が開発されている。 By the way, in order to realize the next generation optical communication, a technology for handling high-capacity communication data at high speed is required, and in order to satisfy these, devices under test have become multichannel. In this trend, in recent years, as a multi-level phase modulation digital coherent transmission technology for realizing a large capacity optical communication of 100 Gbit / s class per wavelength, one of the modulation systems of polarization orthogonal multiplexing multi-level digital signals. As an optical modulator that performs modulation of a certain DP-QPSK (Dual Polarization Differential Quadrature Phase Shift Keying) system, two QPSK modulation circuits for X / Y polarization (I port and Q port that respectively perform binary phase modulation) And an LN optical exchanger having a spatial optical system for polarization orthogonal synthesis has been developed.
しかしながら、特許文献１を含む従来の誤り率測定装置では、１つのポートを有する被試験デバイスとの接続を前提とした装置構成であるため、上記のような複数のポートを有する被試験デバイスのビット誤り測定試験をすることができなかった。また、この種の被試験デバイスに対し、複数台の誤り率測定装置を接続することで試験を行うことは可能であるが、データを多重化する試験を行うには各ポートのデータの位相合わせ等を行う必要があるため、非常に困難であった。 However, since the conventional error rate measuring apparatus including Patent Document 1 is configured to be connected to a device under test having one port, the bit of the device under test having a plurality of ports as described above is used. An error measurement test could not be performed. In addition, it is possible to perform a test on this type of device under test by connecting multiple error rate measurement devices. It was very difficult to do so.
さらに、上述した複数ポートを有する被試験デバイスや複数台の被試験デバイスにおける測定結果を表示部に表示した場合、例えば複数ポートのデータを多重化した測定結果の表示と、複数あるポートの測定結果のうち何れか１つの測定結果しか表示できないため、多重化したデータにビット誤りが存在した場合、被試験デバイスのどのポートにビット誤りが存在するのか、その都度、表示画面を切り換えて見比べなければならず確認作業が煩雑であった。 Further, when the measurement results of the device under test having a plurality of ports or the plurality of devices under test are displayed on the display unit, for example, display of measurement results obtained by multiplexing data of a plurality of ports and measurement results of a plurality of ports Since only one of the measurement results can be displayed, if there is a bit error in the multiplexed data, it is necessary to switch and compare the display screen each time to determine which port of the device under test has the bit error. The confirmation work was complicated.
そこで、本発明は上記問題点に鑑みてなされたものであり、複数台の被試験デバイスや複数のポートを有する被試験デバイスの測定試験に対応し、且つ測定結果を一画面上に閲覧可能として利便性の向上を図ることのできる誤り率測定表示装置及び方法を提供することを目的とするものである。 Therefore, the present invention has been made in view of the above problems, and corresponds to a measurement test of a plurality of devices under test and a device under test having a plurality of ports, and the measurement results can be viewed on one screen. It is an object of the present invention to provide an error rate measurement display device and method capable of improving convenience.
上記した目的を達成するため、請求項１記載の誤り率測定表示装置は、複数台の被試験デバイスに対してビット誤り測定試験用の基準データを表す信号を送信し、前記各被試験デバイスから送信された信号の入力データと前記基準データとから前記各被試験デバイスにおけるビット誤り測定試験を行う複数のビット誤り測定部１９と、
前記各ビット誤り測定部と接続される前記被試験デバイス毎のポートに対応する入力データの簡易的な測定結果を当該入力データ毎に全て表示する簡易表示エリアＥ３と、前記ビット誤り測定部で測定された前記被試験デバイス毎の測定結果のうち任意に選択された前記被試験デバイスの測定結果の詳細内容を表示する詳細表示エリアＥ２と、を少なくとも一画面上にエリア分けした状態で有する測定結果画面Ｓを表示部１６の表示画面上に表示制御する表示制御部１５と、
を備えたことを特徴とする。
In order to achieve the above object, the error rate measurement display apparatus according to claim 1 transmits a signal representing reference data for a bit error measurement test to a plurality of devices under test, from each of the devices under test. A plurality of bit error measurement units 19 for performing a bit error measurement test in each device under test from input data of the transmitted signal and the reference data;
A simple display area E3 that displays all the simple measurement results of input data corresponding to the port of each device under test connected to each bit error measurement unit for each input data, and measurement by the bit error measurement unit Measurement results having a detailed display area E2 for displaying the detailed contents of the measurement results of the device under test arbitrarily selected from the measurement results for each of the devices under test in a state of being divided into areas on at least one screen A display control unit 15 for controlling the display of the screen S on the display screen of the display unit 16;
It is provided with.
請求項２記載の誤り率測定表示装置は、複数のポートを有する被試験デバイスに対してビット誤り測定試験用の基準データを表す信号を送信し、該被試験デバイスの各ポートから送信された信号の入力データと前記基準データとから前記被試験デバイスにおけるビット誤り測定試験を行う複数のビット誤り測定部１９と、
前記各ビット誤り測定部と接続される前記被試験デバイスが有する複数のポートに対応する入力データの簡易的な測定結果を当該入力データ毎に全て表示する簡易表示エリアＥ３と、前記ビット誤り測定部で測定された前記ポート毎の測定結果のうち任意に選択された入力データを多重化した測定結果の詳細内容を表示する詳細表示エリアＥ２と、を少なくとも一画面上にエリア分けした状態で有する測定結果表示画面Ｓを表示部１６の表示画面上に表示制御する表示制御部１５と、
を備えたことを特徴とする。
3. The error rate measurement display apparatus according to claim 2, wherein a signal representing reference data for bit error measurement test is transmitted to a device under test having a plurality of ports, and the signal transmitted from each port of the device under test. A plurality of bit error measurement units 19 for performing a bit error measurement test in the device under test from the input data and the reference data;
A simple display area E3 for displaying, for each input data, simple measurement results of input data corresponding to a plurality of ports of the device under test connected to each of the bit error measuring units, and the bit error measuring unit Measurement display area E2 for displaying the detailed contents of the measurement result obtained by multiplexing the input data arbitrarily selected from the measurement results for each port measured in step 1, in a state of being divided into areas on at least one screen. A display control unit 15 for controlling the display of the result display screen S on the display screen of the display unit 16;
It is provided with.
請求項３記載の誤り率測定表示方法は、複数台の被試験デバイスと接続して前記各被試験デバイスに対して実施したビット誤り測定試験の測定結果を表示部１６に表示する誤り率測定表示方法であって、
ビット誤り測定試験用の基準データを表す信号を前記各被試験デバイスに送信し、前記各被試験デバイスから送信された信号の入力データと前記基準データとから前記各被試験デバイスにおけるビット誤り測定試験を行うステップと、
前記各被試験デバイスからの入力データの簡易的な測定結果を前記被試験デバイス毎に全て表示する簡易表示エリアＥ３と、前記測定された前記被試験デバイス毎の測定結果のうち任意に選択された前記被試験デバイスの測定結果の詳細内容を表示する詳細表示エリアＥ２と、を少なくとも一画面上にエリア分けした状態で有する測定結果表示画面Ｓを前記表示部１６の表示画面上に表示制御するステップと、
を含むことを特徴とする。
5. The error rate measurement display method according to claim 3, wherein a measurement result of a bit error measurement test performed on each device under test connected to a plurality of devices under test is displayed on the display unit 16. A method,
A signal representing reference data for a bit error measurement test is transmitted to each device under test, and a bit error measurement test in each device under test is input from the input data of the signal transmitted from each device under test and the reference data. The steps of
A simple display area E3 for displaying all the simple measurement results of the input data from each device under test for each of the devices under test, and any one of the measured measurement results for each device under test was arbitrarily selected. A step of controlling display on the display screen of the display unit 16 of a measurement result display screen S having a detailed display area E2 for displaying the detailed contents of the measurement result of the device under test in an area divided on at least one screen. When,
It is characterized by including.
請求項４記載の誤り率測定表示方法は、複数のポートを有する被試験デバイスと接続して前記各ポートに対して実施したビット誤り測定試験の測定結果を表示部１６に表示する誤り率測定表示方法であって、
ビット誤り測定試験用の基準データを表す信号を前記被試験デバイスに送信し、前記被試験デバイスの各ポートから送信された信号の入力データと前記基準データとから前記被試験デバイスにおける各ポートに応じたビット誤り測定試験を行うステップと、
前記被試験デバイスが有する複数のポートに対応する入力データの簡易的な測定結果を当該入力データ毎に全て表示する簡易表示エリアＥ３と、前記測定された前記ポート毎の測定結果のうち任意に選択された入力データを多重化した測定結果の詳細内容を表示する詳細表示エリアＥ２と、を少なくとも一画面上にエリア分けした状態で有する測定結果表示画面Ｓを表示部１６の表示画面上に表示制御するステップと、
を含むことを特徴とする。
5. The error rate measurement display method according to claim 4, wherein a measurement result of a bit error measurement test performed on each port connected to a device under test having a plurality of ports is displayed on the display unit 16. A method,
A signal representing reference data for a bit error measurement test is transmitted to the device under test, and the input data of the signal transmitted from each port of the device under test and the reference data are used in accordance with each port of the device under test. Performing a bit error measurement test,
A simple display area E3 that displays all the simple measurement results of input data corresponding to a plurality of ports of the device under test for each input data, and an arbitrary selection from the measured measurement results for each of the ports Display control of the measurement result display screen S having a detailed display area E2 for displaying the detailed content of the measurement result obtained by multiplexing the input data, in a divided state on at least one screen on the display screen of the display unit 16 And steps to
It is characterized by including.
本発明の誤り率測定表示装置によれば、複数のポートを有する被試験デバイス又は複数台の被試験デバイスに対するビット誤り測定試験を実施することができ、さらに各ポートにおける入力データの測定結果や入力データを多重化したときの測定結果等を見比べる際に、測定結果表示画面上に全て表示されているため、表示画面を切り替えることなく被試験デバイスのビット誤り測定試験の測定結果を容易に把握することができる。 According to the error rate measurement display apparatus of the present invention, it is possible to perform a bit error measurement test on a device under test having a plurality of ports or a plurality of devices under test, and further, input data measurement results and inputs at each port. When comparing the measurement results when the data is multiplexed, all the results are displayed on the measurement result display screen, so you can easily grasp the measurement results of the bit error measurement test of the device under test without switching the display screen. be able to.
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。また、この実施の形態によりこの発明が限定されるものではなく、この形態に基づいて当業者などによりなされる実施可能な他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれる。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings. In addition, the present invention is not limited by this embodiment, and all other forms, examples, operation techniques, and the like that can be implemented by those skilled in the art based on this form are included in the scope of the present invention. .
本発明の誤り率測定表示装置は、被試験デバイスの品質を評価するための測定試験を実施するにあたり、基準になるデータを表す信号を被試験デバイスに送信し、被試験デバイスが受信した信号を再度受信することで、被試験デバイスの測定試験として実施される被試験デバイスからの入力信号と基準になるデータとを比較してビット誤りの検出と、入力信号のデータのビット数に対するビット誤り率等の測定試験結果を表示部に表示する装置である。 The error rate measurement display apparatus of the present invention transmits a signal representing data serving as a reference to the device under test when performing a measurement test for evaluating the quality of the device under test, and the signal received by the device under test is transmitted. By receiving the data again, the input signal from the device under test, which is implemented as a measurement test of the device under test, is compared with the reference data to detect the bit error, and the bit error rate relative to the number of bits of the input signal data It is a device for displaying the measurement test results such as on the display unit.
そして、本装置では、被試験デバイスと接続するポートを複数有し、複数台の被試験デバイスからの各入力信号の測定結果と多重化した信号の測定試験結果や、複数ポートを有する被試験デバイスにおける各ポートの入力信号の測定結果と各入力信号を多重化した測定試験結果を一画面上に一覧表示してユーザの利便性を図っている。 In this apparatus, the device under test has a plurality of ports connected to the device under test, the measurement test result of the signal multiplexed with the measurement result of each input signal from the plurality of devices under test, and the device under test having a plurality of ports. The measurement results of the input signals at each port and the measurement test results obtained by multiplexing the input signals are displayed in a list on one screen for the convenience of the user.
なお、被試験デバイスは、ビット列からなるデータを表す信号を送信するものであれば如何なるものでもよい。また、誤り率測定表示装置と被試験デバイスとの間で送受信されるデータは、電気信号でもよく、又は光信号でもよい。 The device under test may be any device that transmits a signal representing data consisting of a bit string. The data transmitted and received between the error rate measurement display device and the device under test may be an electrical signal or an optical signal.
また、本装置の測定対象となる被試験デバイスとしては、従来から周知のポートが１つの光変換器の他、複数のポートを有する例えば１００Ｇｂｉｔ／ｓのシステムに適用するＤＰ−ＱＰＳＫ型ＬＮ光変調器等の各種光部品を対象としている。 Further, as a device under test to be measured by this apparatus, a DP-QPSK type LN optical modulation applied to, for example, a system of 100 Gbit / s having a plurality of ports in addition to an optical converter having a conventionally well-known port. It is intended for various optical parts such as containers.
まず、本発明に係る誤り率測定表示装置の構成について説明する。
図１に示すように、本例の誤り率測定表示装置１は、記憶部１１と、信号送信部１２と、信号受信部１３と、測定処理部１４、表示制御部１５と、表示部１６と、設定操作部１７とで構成されている。図示の例では、本装置が複数のポートを有する被試験デバイスと接続して測定試験を行う際の構成例である。
First, the configuration of the error rate measurement display device according to the present invention will be described.
As shown in FIG. 1, the error rate measurement display device 1 of this example includes a storage unit 11, a signal transmission unit 12, a signal reception unit 13, a measurement processing unit 14, a display control unit 15, and a display unit 16. And a setting operation unit 17. In the illustrated example, this apparatus is a configuration example when a measurement test is performed by connecting to a device under test having a plurality of ports.
また、本例の誤り率測定表示装置１は、図中点線で示すように記憶部１１と、信号送信部１２と、信号受信部１３との構成を「信号送受信部１８」とし、複数台の被試験デバイスや複数のポートを有する被試験デバイスの測定を可能とするため、図中二点鎖線で示すようにこの信号送受信部１８と測定処理部１４と一組としたビット誤り測定部１９を、１ユニット内に複数組（本例では４組）備えた構成となっている。 In addition, the error rate measurement display device 1 of this example has a configuration of a storage unit 11, a signal transmission unit 12, and a signal reception unit 13 as a "signal transmission / reception unit 18" as shown by a dotted line in the figure, and a plurality of units. In order to enable measurement of a device under test or a device under test having a plurality of ports, a bit error measuring unit 19 including a set of the signal transmitting / receiving unit 18 and the measurement processing unit 14 as shown by a two-dot chain line in FIG. One unit has a plurality of sets (four sets in this example).
なお、図１に示したように、誤り率測定表示装置１は、各部を一体化したものとして構成して説明するが、表示制御部１５、表示部１６及び設定操作部１７を別構成であるＰＣ等の情報処理端末で代用してもよい。 As shown in FIG. 1, the error rate measurement display device 1 is described as configured by integrating each unit, but the display control unit 15, the display unit 16, and the setting operation unit 17 are configured separately. An information processing terminal such as a PC may be substituted.
記憶部１１は、例えば書き換え可能なＲＯＭやＲＡＭなどの半導体メモリやＨＤＤなどで構成され、被試験デバイスに送信する基準となる試験用データ（以下、「基準データ」という）を予め記憶している。記憶部１１は、被試験デバイスの測定を行う際に信号送信部１２によって基準データが読み込まれる。また、記憶部１１は、信号受信部１２が受信した信号の入力データのビット誤り測定を行う際に、測定処理部１５によって基準データが読み込まれる。 The storage unit 11 is composed of, for example, a rewritable semiconductor memory such as ROM or RAM, an HDD, or the like, and stores in advance test data (hereinafter referred to as “reference data”) that serves as a reference to be transmitted to the device under test. . In the storage unit 11, the reference data is read by the signal transmission unit 12 when measuring the device under test. In the storage unit 11, reference data is read by the measurement processing unit 15 when performing bit error measurement of input data of the signal received by the signal receiving unit 12.
信号送信部１２は、記憶部１１に記憶される基準データを読み込み、この読み込んだデータを表す信号を被試験デバイスに送信している。 The signal transmission unit 12 reads the reference data stored in the storage unit 11 and transmits a signal representing the read data to the device under test.
信号受信部１３は、被試験デバイスから送信された信号を受信し、受信した信号の入力データを測定処理部１４に出力している。 The signal receiving unit 13 receives a signal transmitted from the device under test, and outputs input data of the received signal to the measurement processing unit 14.
測定処理部１４は、設定操作部１７からの測定試験に応じた操作指示により、記憶部１１から読み込んだ基準データと、信号受信部１３が受信した入力データとの同期を取り、測定試験を開始する位置にある記憶部１１の基準となるデータのビットから順に、信号受信部１３から出力されたビットと比較してビット誤りやビット誤り率等の測定試験内容に則した処理を行う。そして、測定処理部１４は、測定した結果を測定結果データとして表示制御部１５に出力している。 The measurement processing unit 14 synchronizes the reference data read from the storage unit 11 and the input data received by the signal receiving unit 13 in accordance with an operation instruction corresponding to the measurement test from the setting operation unit 17 and starts the measurement test. Compared with the bit output from the signal receiving unit 13 in order from the bit of the data serving as the reference of the storage unit 11 at the position to be processed, processing according to the content of the measurement test such as bit error and bit error rate is performed. And the measurement process part 14 is outputting the measured result to the display control part 15 as measurement result data.
表示制御部１５は、測定処理部１４からの測定結果データと設定操作部１７からの設定情報とに応じた表示制御情報を表示部１６に出力し、表示部１６の画面上に表示制御情報に応じた測定結果表示画面Ｓを表示させている。詳述すると、表示制御部１５は、設定操作部１７で設定された測定試験の設定条件内容を、測定結果表示画面Ｓ上の設定条件表示エリアＥ１内の対応する項目に反映させるための設定条件表示情報を表示部１６に出力している。また、表示制御部１５は、誤り率測定表示装置１に接続される被試験デバイス（又は複数の被試験デバイス）の各ポートから入力した信号の入力データのうち選択された入力データの詳細内容を、測定結果表示画面Ｓ上の詳細表示エリアＥ２に表示するための詳細表示情報を表示部１６に出力している。 The display control unit 15 outputs display control information corresponding to the measurement result data from the measurement processing unit 14 and the setting information from the setting operation unit 17 to the display unit 16, and displays the display control information on the screen of the display unit 16. A corresponding measurement result display screen S is displayed. Specifically, the display control unit 15 reflects the setting conditions of the measurement test set by the setting operation unit 17 on the corresponding items in the setting condition display area E1 on the measurement result display screen S. Display information is output to the display unit 16. Further, the display control unit 15 displays the detailed contents of the input data selected from the input data of the signals input from each port of the device under test (or a plurality of devices under test) connected to the error rate measurement display device 1. The detailed display information to be displayed in the detailed display area E2 on the measurement result display screen S is output to the display unit 16.
さらに、表示制御部１５は、被試験デバイスから受信した信号の入力データを多重化した表示を、測定結果表示画面Ｓ上の詳細表示エリアＥ２に表示するための多重化表示情報を表示部１６に出力している。また、表示制御部１５は、誤り率測定表示装置１に接続される被試験デバイス（又は複数の被試験デバイス）の各ポートから入力した信号の全入力データの簡易内容を、測定結果表示画面Ｓ上の簡易表示エリアＥ３に表示するための簡易表示情報を表示部１６に出力している。 Further, the display control unit 15 provides the display unit 16 with multiplexed display information for displaying a display in which the input data of the signal received from the device under test is multiplexed in the detailed display area E2 on the measurement result display screen S. Output. In addition, the display control unit 15 displays the simple contents of all input data of the signals input from each port of the device under test (or a plurality of devices under test) connected to the error rate measurement display device 1 as the measurement result display screen S. Simple display information to be displayed in the upper simple display area E3 is output to the display unit 16.
表示部１６は、液晶ディスプレイやＣＲＴ等の表示機器で構成され、表示制御部１５からの表示制御に応じて測定処理部１４で測定された測定結果を測定結果表示画面Ｓとして表示出力している。 The display unit 16 is composed of a display device such as a liquid crystal display or a CRT, and displays and outputs a measurement result measured by the measurement processing unit 14 as a measurement result display screen S in accordance with display control from the display control unit 15. .
ここで、表示部１６に表示される測定結果表示画面Ｓの表示例について、図２〜図５を参照しながら説明する。
なお、図３、図４に示す表示例１は、図２（ａ）に示す本例の誤り率測定表示装置１に４つの光変調器（ポート数：１つ）を被試験デバイスとして接続してビット誤り検出等の測定を行った際の表示例である。また、図５に示す表示例２は、図２（ｂ）に示す本例の誤り率測定表示装置１に複数のポート（ポート数：４つ）を有する変調方式がＤＰ−ＱＰＳＫ方式のＬＮ光変調器を被試験デバイスとして接続してビット誤り検出等の測定を行った際の表示例である。
Here, display examples of the measurement result display screen S displayed on the display unit 16 will be described with reference to FIGS.
The display example 1 shown in FIG. 3 and FIG. 4 has four optical modulators (number of ports: 1) connected to the error rate measurement display device 1 of this example shown in FIG. This is a display example when measurement such as bit error detection is performed. In addition, the display example 2 shown in FIG. 5 is an LN light whose modulation method having a plurality of ports (number of ports: 4) in the error rate measurement display device 1 of this example shown in FIG. This is a display example when measurement such as bit error detection is performed by connecting a modulator as a device under test.
（表示例１−１）
図３に示すように、本例の誤り率測定表示装置１に被試験デバイスとして４つの光変調器を接続して測定試験を行ったときに表示される測定結果表示画面Ｓである。この測定結果表示画面Ｓには、設定条件表示エリアＥ１と、詳細表示エリアＥ２と、簡易表示エリアＥ３の３つの表示エリアに大別される。なお、各表示エリア内の表示項目については主要なものについてのみ説明する。
(Display Example 1-1)
As shown in FIG. 3, it is a measurement result display screen S displayed when a measurement test is performed by connecting four optical modulators as devices under test to the error rate measurement display device 1 of this example. The measurement result display screen S is roughly divided into three display areas: a setting condition display area E1, a detailed display area E2, and a simple display area E3. Only the main display items in each display area will be described.
設定条件表示エリアＥ１は、被試験デバイスの測定試験を実施する際に必要な測定サイクルの設定に必要な各項目が表示されるエリアである。表示内容としては、測定サイクルを繰り返し行うかを設定する表示項目（図中「Ｃｙｃｌｅ」）と、測定サイクルの間隔を設定する表示項目（図中「Ｕｎｉｔ」）と、カレント表示のＯＮ／ＯＦＦを設定する表示項目（図中「Ｃｕｒｅｎｔ」）と、表示周期を設定する表示項目（図中「Ｃａｌｃｕｌａｔｉｏｎ」）とがエリア内に表示されている。 The setting condition display area E1 is an area in which each item necessary for setting a measurement cycle necessary for performing a measurement test of the device under test is displayed. The display contents include a display item (“Cycle” in the figure) for setting whether to repeat the measurement cycle, a display item for setting the measurement cycle interval (“Unit” in the figure), and ON / OFF of the current display. A display item to be set (“Current” in the figure) and a display item to set a display cycle (“Calculation” in the figure) are displayed in the area.
詳細表示エリアＥ２は、複数の被試験デバイスにおける各ポートからの入力データを多重化したときの測定結果や、被試験デバイスの各ポートからの入力データの中から任意に選択された１つの測定結果について詳細な測定結果を表示するエリアである。表示内容としては、「Ｄａｔｅ２」についての詳細表示であり、ビット誤り率を表示する表示項目（図中「ＥＲ」）と、ビットのエラー個数を表示する表示項目（図中「ＥＣ」）との各項目について、合計値の表示項目（図中「Ｔｏｔａｌ」）と、正側パルスを［０］の正しいビット値が［１］の誤ったビット値に変化するインサーションエラー（Insertion Error ）を表示する表示項目（図中「ＩＮＳ」）と、負側パルスを［１］の正しいビット値が［０］の誤ったビット値に変化するオミッションエラー（Omision Error ）表示する表示項目（図中「ＯＭＩ」）とが表示されている。 The detailed display area E2 is a measurement result when input data from each port in a plurality of devices under test is multiplexed, or one measurement result arbitrarily selected from input data from each port of the device under test This is an area for displaying detailed measurement results. The display content is a detailed display for “Date2” and includes a display item for displaying the bit error rate (“ER” in the figure) and a display item for displaying the number of bit errors (“EC” in the figure). For each item, the total value display item ("Total" in the figure) and the insertion error (Insertion Error) that changes the correct bit value of [0] to the incorrect bit value of [1] are displayed for the positive pulse. Display item to display (“INS” in the figure) and display item to display a negative pulse (Omision Error) in which the correct bit value of [1] changes to an incorrect bit value of [0] (“OMI” in the figure) ) And are displayed.
また、詳細表示エリアＥ２内には、測定区間（時間）中のエラーフリーの率を表示する表示項目（図中「％ＥＦＩ」）と、測定区間（時間）中にエラーが発生したインターバル数を表示する表示項目（図中「ＥＩ」）とが表示されている。さらに、詳細表示エリアＥ２内には、入力データの周波数（ＫＨｚ）を表示する表示項目（図中「Ｆｒｅｑｕｅｎｃｙ」）、クロックカウント数と表示する表示項目（図中「Ｃｌｏｃｋ Ｃｏｕｎｔ」）、クロックロスインターバル数を表示する表示項目（図中「Ｃｌｏｃｋ Ｌｏｓｓ」）と、シンクロロスインターバル数を表示する表示項目（図中「Ｓｙｎｃ Ｌｏｓｓ」）、入力データ内にエラーの有無を直感的に識別可能な表示項目（図中「Ｅｒｒｏｒ」）とが表示されている。また、上記「Ｃｌｏｃｋ Ｌｏｓｓ」、「Ｓｙｎｃ Ｌｏｓｓ」及び「Ｅｒｒｏｒ」の項目には、それぞれカレントデータ又はヒストリカルデータによる測定結果であることが識別可能な表示アイコン（例えば、カレントデータを「赤」、ヒストリカルデータを「黄」のような色別表示）が連動表示されている。 Further, in the detailed display area E2, a display item (“% EFI” in the figure) for displaying the error-free rate during the measurement section (time) and the number of intervals in which an error occurred during the measurement section (time) are displayed. Display items to be displayed (“EI” in the figure) are displayed. Further, in the detailed display area E2, a display item for displaying the frequency (KHz) of the input data (“Frequency” in the figure), a display item for displaying the clock count number (“Clock Count” in the figure), and a clock loss interval Display item that displays the number (“Clock Loss” in the figure), display item that displays the number of synchros intervals (“Sync Loss” in the figure), and display item that can intuitively identify whether there is an error in the input data ("Error" in the figure) is displayed. In addition, in the items of “Clock Loss”, “Sync Loss”, and “Error”, display icons (for example, “red”, historical data that indicates current data or historical data) can be identified. Data is displayed in a linked manner (displayed by color such as “yellow”).
（表示例１−２）
なお、詳細表示エリアＥ２には、複数の被試験デバイスからの信号を任意に選択し、これらの信号の入力データを多重化した測定結果を表示することもできる。この場合、図４に示すように、任意に選択した信号の入力データを多重化した測定結果の詳細内容を詳細表示エリアＥ２に表示するようになっている。ここでは、図例ではＤｅｔａ１とＤｅｔａ２を多重化したデータの詳細内容を詳細表示エリアＥ２に表示した例である。
(Display example 1-2)
In the detailed display area E2, it is also possible to arbitrarily select signals from a plurality of devices under test and display measurement results obtained by multiplexing the input data of these signals. In this case, as shown in FIG. 4, the detailed content of the measurement result obtained by multiplexing the input data of the arbitrarily selected signal is displayed in the detailed display area E2. Here, in the illustrated example, the detailed contents of the data obtained by multiplexing Data1 and Data2 are displayed in the detail display area E2.
（表示例２）
図５に示すように、本例の誤り率測定表示装置１に被試験デバイスとして変調方式がＤＰ−ＱＰＳＫ方式のＬＮ光変調器を接続して測定試験を行ったときに表示される測定結果表示画面Ｓである。この測定結果表示画面Ｓには、設定条件表示エリアＥ１と、詳細表示エリアＥ２と、簡易表示エリアＥ３の３つの表示エリアに大別される。なお、各表示エリア内の表示項目については主要なものについてのみ説明する。
(Display example 2)
As shown in FIG. 5, a measurement result display displayed when a measurement test is performed by connecting an LN optical modulator whose modulation method is a DP-QPSK method as a device under test to the error rate measurement display device 1 of this example. Screen S. The measurement result display screen S is roughly divided into three display areas: a setting condition display area E1, a detailed display area E2, and a simple display area E3. Only the main display items in each display area will be described.
設定条件表示エリアＥ１は、被試験デバイスの測定試験を実施する際に必要な測定サイクルの設定に必要な各項目が表示されるエリアである。表示内容としては、測定サイクルを繰り返し行うかを設定する表示項目（図中「Ｃｙｃｌｅ」）と、測定サイクルの間隔を設定する表示項目（図中「Ｕｎｉｔ」）と、カレント表示のＯＮ／ＯＦＦを設定する表示項目（図中「Ｃｕｒｅｎｔ」）と、表示周期を設定する表示項目（図中「Ｃａｌｃｕｌａｔｉｏｎ」）とがエリア内に表示されている。 The setting condition display area E1 is an area in which each item necessary for setting a measurement cycle necessary for performing a measurement test of the device under test is displayed. The display contents include a display item (“Cycle” in the figure) for setting whether to repeat the measurement cycle, a display item for setting the measurement cycle interval (“Unit” in the figure), and ON / OFF of the current display. A display item to be set (“Current” in the figure) and a display item to set a display cycle (“Calculation” in the figure) are displayed in the area.
詳細表示エリアＥ２は、被試験デバイスから直交する偏波成分（Ｘ偏波、Ｙ偏波）と直交する位相成分（Ｉ／Ｑチャネル）を分離した状態で信号を入力し、位相成分毎に多重化した入力データの測定結果を詳細表示するエリアである。表示内容としては、多重化した入力データ毎に２つの表示エリア（本例では、Ｉ変調の２つの入力データを多重化したデータの測定結果を表示するエリアと、Ｑ変調した２つの入力データを多重化したデータの測定結果を表示するエリア）に区分けされており、各エリアにはビット誤り率を表示する表示項目（図中「ＥＲ」）と、ビットのエラー個数を表示する表示項目（図中「ＥＣ」）との各項目について、合計値の表示項目（図中「Ｔｏｔａｌ」）と、正側パルスを［０］の正しいビット値が［１］の誤ったビット値に変化するインサーションエラー（Insertion Error ）を表示する表示項目（図中「ＩＮＳ」）と、負側パルスを［１］の正しいビット値が［０］の誤ったビット値に変化するオミッションエラー（Omision Error ）表示する表示項目（図中「ＯＭＩ」）とが表示されている。 The detailed display area E2 inputs a signal in a state in which the orthogonal polarization component (X polarization, Y polarization) and the orthogonal phase component (I / Q channel) are separated from the device under test, and is multiplexed for each phase component. This is an area for detailed display of the measurement results of the input data. The display contents include two display areas for each multiplexed input data (in this example, an area for displaying measurement results of data obtained by multiplexing two I-modulated input data and two Q-modulated input data. It is divided into areas that display the measurement results of multiplexed data). Each area has a display item that displays the bit error rate (“ER” in the figure) and a display item that displays the number of bit errors (see the figure). For each item with “EC” in the middle, a display item of the total value (“Total” in the figure) and an insertion in which the correct bit value of [0] is changed to an incorrect bit value of [1] on the positive pulse Display item for displaying an error (Insertion Error) (“INS” in the figure), and a display for displaying an omission error (Omision Error) for changing the negative pulse to a correct bit value of [1] to an incorrect bit value of [0] Term (In the figure "OMI") are displayed.
また、詳細表示エリアＥ２内には、測定区間（時間）中のエラーフリーの率を表示する表示項目（図中「％ＥＦＩ」）と、測定区間（時間）中にエラーが発生したインターバル数を表示する表示項目（図中「ＥＩ」）とが表示されている。さらに、詳細表示エリアＥ２内には、入力データの周波数（ＫＨｚ）を表示する表示項目（図中「Ｆｒｅｑｕｅｎｃｙ」）、クロックカウント数と表示する表示項目（図中「Ｃｌｏｃｋ Ｃｏｕｎｔ」）、クロックロスインターバル数を表示する表示項目（図中「Ｃｌｏｃｋ Ｌｏｓｓ」）と、シンクロロスインターバル数を表示する表示項目（図中「Ｓｙｎｃ Ｌｏｓｓ」）、入力データ内にエラーの有無を直感的に識別可能な表示項目（図中「Ｅｒｒｏｒ」）とが表示されている。また、上記「Ｃｌｏｃｋ Ｌｏｓｓ」、「Ｓｙｎｃ Ｌｏｓｓ」及び「Ｅｒｒｏｒ」の項目は、それぞれカレントデータ又はヒストリカルデータによる測定結果であることが識別可能な表示アイコン（例えば、カレントデータを「赤」、ヒストリカルデータを「黄」のような色別表示）が連動表示されている。 Further, in the detailed display area E2, a display item (“% EFI” in the figure) for displaying the error-free rate during the measurement section (time) and the number of intervals in which an error occurred during the measurement section (time) are displayed. Display items to be displayed (“EI” in the figure) are displayed. Further, in the detailed display area E2, a display item for displaying the frequency (KHz) of the input data (“Frequency” in the figure), a display item for displaying the clock count number (“Clock Count” in the figure), and a clock loss interval Display item that displays the number (“Clock Loss” in the figure), display item that displays the number of synchros intervals (“Sync Loss” in the figure), and display item that can intuitively identify whether there is an error in the input data ("Error" in the figure) is displayed. The items “Clock Loss”, “Sync Loss”, and “Error” are display icons (for example, “red” for current data, historical data for identifying current data or historical data). Are displayed in conjunction with each other (color display such as “yellow”).
簡易表示エリアＥ３は、直交する偏波成分（Ｘ／Ｙ偏波）と位相成分（Ｉ／Ｑチャネル）とで分けられた４つの入力データ毎の簡易的な測定結果を全て表示するエリアである。表示内容としては、表示内容としては、ビット誤り率を表示する表示項目（図中「ＥＲ」）と、ビットのエラー個数を表示する表示項目（図中「ＥＣ」）と、クロックロスインターバル数を表示する表示項目（図中「Ｃｌｏｃｋ Ｌｏｓｓ」）と、シンクロロスインターバル数を表示する表示項目（図中「Ｓｙｎｃ Ｌｏｓｓ」）、入力データ内にエラーの有無を直感的に識別可能な表示項目（図中「Ｅｒｒｏｒ」）とが表示され、各項目にはカレントデータ又はヒストリカルデータによる測定結果であることが識別可能な表示アイコン（例えば、カレントデータを「赤」、ヒストリカルデータを「黄」のような色別表示）が連動表示されている。 The simple display area E3 is an area for displaying all the simple measurement results for each of the four input data divided by the orthogonal polarization component (X / Y polarization) and the phase component (I / Q channel). . The display contents include a display item for displaying the bit error rate (“ER” in the figure), a display item for displaying the number of bit errors (“EC” in the figure), and the number of clock loss intervals. Display items to be displayed ("Clock Loss" in the figure), display items to display the number of synchros intervals ("Sync Loss" in the figure), and display items that can intuitively identify the presence or absence of errors in the input data (figure "Error") is displayed, and each item has a display icon (for example, "red" for current data and "yellow" for historical data) that can be identified as a measurement result based on current data or historical data. Color display) is displayed in conjunction with the display.
設定操作部１７は、テンキーや各種操作キー、表示部１６の表示画面上に表示された表示要素の画像領域を操作するマウス又はタッチパネル等のポインティングデバイスで構成される。設定操作部１７は、ユーザが被試験デバイスの評価試験を行う際に所望の試験条件を設定や、表示部１６に表示する表示内容の切り替え時に操作され、操作した内容に応じた設定情報が設定対象となる設定先に出力される。 The setting operation unit 17 includes a numeric keypad, various operation keys, and a pointing device such as a mouse or a touch panel that operates an image area of a display element displayed on the display screen of the display unit 16. The setting operation unit 17 is operated when setting a desired test condition when the user conducts an evaluation test of the device under test or when switching display contents displayed on the display unit 16, and setting information according to the operated contents is set. Output to the target setting destination.
そして、上述した誤り率測定表示装置１では、まず測定対象となる被試験デバイスに対するビット誤り測定試験を実施する。次に、接続される複数台の被試験デバイス又は複数のポートを有する被試験デバイスからの入力データに応じた簡易的な測定結果を全て表示する簡易表示エリアＥ３と、複数台の被試験デバイスからの入力データに対する測定結果のうち任意に選択された被試験デバイスの測定結果の詳細表示又は被試験デバイスが有する複数のポートに対応する入力データの測定結果のうち任意に選択された入力データを多重化した測定結果の詳細内容を表示する詳細表示エリアＥ２と、を少なくとも一画面上にエリア分けした状態で有する測定結果表示画面Ｓを表示部１６の表示画面上に表示制御している。 In the error rate measurement display device 1 described above, first, a bit error measurement test is performed on a device under test to be measured. Next, a simple display area E3 for displaying all simple measurement results according to input data from a plurality of devices under test or devices under test having a plurality of ports, and a plurality of devices under test Detailed display of the measurement result of the device under test arbitrarily selected from the measurement results for the input data of the input or the input data arbitrarily selected from the measurement results of the input data corresponding to multiple ports of the device under test A measurement result display screen S having a detailed display area E2 for displaying detailed contents of the converted measurement results in a state of being divided into areas on at least one screen is displayed on the display screen of the display unit 16.
以上説明したように、上述した誤り率測定表示装置１は、複数のポートを有する被試験デバイス又は複数台の被試験デバイスに対するビット誤り測定試験を実施するため、ビット誤り測定試験用の基準データを表す信号を被試験デバイスに送信し、被試験デバイスから送信された信号の入力データと基準データとから被試験デバイスにおけるビット誤り測定試験を行うビット誤り測定部１９を複数備えた構成とする。そして、ビット誤り測定部１９で測定した被試験デバイスからの各入力データにおける簡易的な測定結果を全て表示する簡易表示エリアＥ３と、ビット誤り測定部１９で測定されたポート毎の測定結果のうち、任意に選択された入力データ又は任意に選択して多重化した測定結果の詳細内容を表示する詳細表示エリアＥ２とを少なくとも一画面上にエリア分けした状態の表示画面を測定結果表示画面Ｓとして表示部１６の表示画面上に表示制御している。 As described above, the error rate measurement display apparatus 1 described above uses the bit error measurement test reference data for performing a bit error measurement test on a device under test having a plurality of ports or a plurality of devices under test. It is configured to include a plurality of bit error measurement units 19 that transmit a signal to be expressed to the device under test and perform a bit error measurement test on the device under test from the input data and reference data of the signal transmitted from the device under test. Then, a simple display area E3 for displaying all simple measurement results in each input data from the device under test measured by the bit error measuring unit 19, and among the measurement results for each port measured by the bit error measuring unit 19 The measurement result display screen S is a display screen in which the input data selected arbitrarily or the detailed display area E2 displaying the detailed contents of the measurement results arbitrarily selected and multiplexed are divided into at least one area. Display control is performed on the display screen of the display unit 16.
これにより、複数のポートを有する被試験デバイス又は複数台の被試験デバイスに対するビット誤り測定試験を実施することができ、さらに各ポートにおける入力データの測定結果や入力データを多重化したときの測定結果等を見比べる際に、測定結果表示画面Ｓ上に全て表示されているため、表示画面を切り替えることなく被試験デバイスのビット誤り測定試験の測定結果を容易に把握することができる。 As a result, it is possible to perform a bit error measurement test on a device under test having a plurality of ports or a plurality of devices under test, and furthermore, measurement results of input data at each port and measurement results when the input data are multiplexed Etc., since all are displayed on the measurement result display screen S, the measurement result of the bit error measurement test of the device under test can be easily grasped without switching the display screen.
１…誤り率測定表示装置
１１…記憶部
１２…信号送信部
１３…信号受信部
１４…測定処理部
１５…表示制御部
１６…表示部
１７…設定操作部
１８…信号送受信部
１９…ビット誤り測定部
Ｓ…測定結果表示画面
Ｅ１…設定条件表示エリア
Ｅ２…詳細表示エリア
Ｅ３…簡易表示エリア
DESCRIPTION OF SYMBOLS 1 ... Error rate measurement display apparatus 11 ... Memory | storage part 12 ... Signal transmission part 13 ... Signal reception part 14 ... Measurement processing part 15 ... Display control part 16 ... Display part 17 ... Setting operation part 18 ... Signal transmission / reception part 19 ... Bit error measurement Part S ... Measurement result display screen E1 ... Setting condition display area E2 ... Detail display area E3 ... Simple display area
Claims (4)
前記各ビット誤り測定部と接続される前記被試験デバイス毎のポートに対応する入力データの簡易的な測定結果を当該入力データ毎に全て表示する簡易表示エリア（Ｅ３）と、前記ビット誤り測定部で測定された前記被試験デバイス毎の測定結果のうち任意に選択された前記被試験デバイスの測定結果の詳細内容を表示する詳細表示エリア（Ｅ２）と、を少なくとも一画面上にエリア分けした状態で有する測定結果画面（Ｓ）を表示部（１６）の表示画面上に表示制御する表示制御部（１５）と、
を備えたことを特徴とする。 A signal representing the reference data for the bit error measurement test is transmitted to a plurality of devices under test, and the bit in each device under test is input from the input data of the signal transmitted from each device under test and the reference data. A plurality of bit error measurement units (19) for performing an error measurement test;
A simple display area (E3) for displaying, for each input data, a simple measurement result of input data corresponding to a port of each device under test connected to each of the bit error measuring units, and the bit error measuring unit A detailed display area (E2) for displaying the detailed contents of the measurement result of the device under test arbitrarily selected from the measurement results for each device under test measured in (1) at least on one screen A display control unit (15) for controlling the display of the measurement result screen (S) on the display screen of the display unit (16),
It is provided with.
前記各ビット誤り測定部と接続される前記被試験デバイスが有する複数のポートに対応する入力データの簡易的な測定結果を当該入力データ毎に全て表示する簡易表示エリア（Ｅ３）と、前記ビット誤り測定部で測定された前記ポート毎の測定結果のうち任意に選択された入力データを多重化した測定結果の詳細内容を表示する詳細表示エリア（Ｅ２）と、を少なくとも一画面上にエリア分けした状態で有する測定結果表示画面（Ｓ）を表示部（１６）の表示画面上に表示制御する表示制御部（１５）と、
を備えたことを特徴とする。 A signal representing reference data for a bit error measurement test is transmitted to a device under test having a plurality of ports, and the device under test is obtained from input data of the signal transmitted from each port of the device under test and the reference data. A plurality of bit error measurement units (19) for performing a bit error measurement test in the device;
A simple display area (E3) for displaying, for each input data, simple measurement results of input data corresponding to a plurality of ports of the device under test connected to each of the bit error measuring units; and the bit error The detailed display area (E2) for displaying the detailed content of the measurement result obtained by multiplexing the input data arbitrarily selected from the measurement results for each port measured by the measurement unit is divided into at least one screen. A display control unit (15) for controlling display of the measurement result display screen (S) in the state on the display screen of the display unit (16);
It is provided with.
ビット誤り測定試験用の基準データを表す信号を前記各被試験デバイスに送信し、前記各被試験デバイスから送信された信号の入力データと前記基準データとから前記各被試験デバイスにおけるビット誤り測定試験を行うステップと、
前記各被試験デバイスからの入力データの簡易的な測定結果を前記被試験デバイス毎に全て表示する簡易表示エリア（Ｅ３）と、前記測定された前記被試験デバイス毎の測定結果のうち任意に選択された前記被試験デバイスの測定結果の詳細内容を表示する詳細表示エリア（Ｅ２）と、を少なくとも一画面上にエリア分けした状態で有する測定結果表示画面（Ｓ）を前記表示部（１６）の表示画面上に表示制御するステップと、
を含むことを特徴とする。 An error rate measurement display method for displaying a measurement result of a bit error measurement test performed on each of the devices under test by connecting to a plurality of devices under test on the display unit (16),
A signal representing reference data for a bit error measurement test is transmitted to each device under test, and a bit error measurement test in each device under test is input from the input data of the signal transmitted from each device under test and the reference data. The steps of
A simple display area (E3) for displaying all the simple measurement results of input data from each device under test for each device under test, and an arbitrary selection from the measured measurement results for each device under test The display unit (16) has a measurement result display screen (S) having a detailed display area (E2) for displaying the detailed content of the measurement result of the device under test in a state of being divided into areas on at least one screen. A step of controlling display on the display screen;
It is characterized by including.
ビット誤り測定試験用の基準データを表す信号を前記被試験デバイスに送信し、前記被試験デバイスの各ポートから送信された信号の入力データと前記基準データとから前記被試験デバイスにおける各ポートに応じたビット誤り測定試験を行うステップと、
前記被試験デバイスが有する複数のポートに対応する入力データの簡易的な測定結果を当該入力データ毎に全て表示する簡易表示エリア（Ｅ３）と、前記測定された前記ポート毎の測定結果のうち任意に選択された入力データを多重化した測定結果の詳細内容を表示する詳細表示エリア（Ｅ２）と、を少なくとも一画面上にエリア分けした状態で有する測定結果表示画面（Ｓ）を表示部（１６）の表示画面上に表示制御するステップと、
を含むことを特徴とする。 An error rate measurement display method for displaying a measurement result of a bit error measurement test performed on each port connected to a device under test having a plurality of ports on a display unit (16),
A signal representing reference data for a bit error measurement test is transmitted to the device under test, and the input data of the signal transmitted from each port of the device under test and the reference data are used in accordance with each port of the device under test. Performing a bit error measurement test,
A simple display area (E3) for displaying all the simple measurement results of input data corresponding to a plurality of ports of the device under test for each input data, and any of the measurement results for each of the measured ports The display unit (16) includes a measurement result display screen (S) having a detailed display area (E2) for displaying the detailed content of the measurement result obtained by multiplexing the selected input data, and at least one screen divided into areas. ) Display control on the display screen;
It is characterized by including.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012214602A JP5580862B2 (en) | 2012-09-27 | 2012-09-27 | Error rate measurement display apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012214602A JP5580862B2 (en) | 2012-09-27 | 2012-09-27 | Error rate measurement display apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014072547A true JP2014072547A (en) | 2014-04-21 |
| JP5580862B2 JP5580862B2 (en) | 2014-08-27 |
Family
ID=50747423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012214602A Active JP5580862B2 (en) | 2012-09-27 | 2012-09-27 | Error rate measurement display apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5580862B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017220757A (en) * | 2016-06-06 | 2017-12-14 | アンリツ株式会社 | Error rate measurement device and error rate measurement method |
| JP2017220756A (en) * | 2016-06-06 | 2017-12-14 | アンリツ株式会社 | Error rate measurement device and error rate measurement method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001086102A (en) * | 1999-09-10 | 2001-03-30 | Matsushita Electric Ind Co Ltd | Bulk transmitter and method |
| JP2003224624A (en) * | 2002-01-29 | 2003-08-08 | Sharp Corp | Bit error inspecting device |
| JP2010074326A (en) * | 2008-09-17 | 2010-04-02 | Yokogawa Electric Corp | Transport analyzer |
| JP2012009976A (en) * | 2010-06-23 | 2012-01-12 | Anritsu Corp | Optical coherent detector evaluation device and optical coherent detector evaluation method |
-
2012
- 2012-09-27 JP JP2012214602A patent/JP5580862B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001086102A (en) * | 1999-09-10 | 2001-03-30 | Matsushita Electric Ind Co Ltd | Bulk transmitter and method |
| JP2003224624A (en) * | 2002-01-29 | 2003-08-08 | Sharp Corp | Bit error inspecting device |
| JP2010074326A (en) * | 2008-09-17 | 2010-04-02 | Yokogawa Electric Corp | Transport analyzer |
| JP2012009976A (en) * | 2010-06-23 | 2012-01-12 | Anritsu Corp | Optical coherent detector evaluation device and optical coherent detector evaluation method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017220757A (en) * | 2016-06-06 | 2017-12-14 | アンリツ株式会社 | Error rate measurement device and error rate measurement method |
| JP2017220756A (en) * | 2016-06-06 | 2017-12-14 | アンリツ株式会社 | Error rate measurement device and error rate measurement method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5580862B2 (en) | 2014-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4468322B2 (en) | Bit error measuring device | |
| KR101890656B1 (en) | Apparatus and method for setting display panel id of multi screen system | |
| CN101893941A (en) | Information processing apparatus and KVM switch | |
| JP5580862B2 (en) | Error rate measurement display apparatus and method | |
| CN104871488A (en) | Method of testing multiple data packet signal transceivers concurrently | |
| WO2014055889A1 (en) | Providing channel health for a wdm system | |
| JP6818055B2 (en) | Error rate measuring device and error rate measuring method | |
| US11588479B2 (en) | Spread spectrum clock generator and spread spectrum clock generation method, pulse pattern generator and pulse pattern generation method, and error rate measuring device and error rate measuring method | |
| JP2020535451A (en) | Polarity detector for patch cord | |
| JP2016146535A (en) | Error rate measuring apparatus and error rate measuring method | |
| CN109542296A (en) | A kind of switching method of title, device, electronic equipment and readable medium | |
| JP4973476B2 (en) | Optical signal quality monitoring device | |
| JP6827484B2 (en) | Error rate measuring device and error rate measuring method | |
| US11687429B2 (en) | Error rate measuring apparatus and codeword position display method | |
| US11442801B2 (en) | Error rate measuring apparatus and error counting method | |
| JP7046882B2 (en) | Error rate measuring instrument and error search method | |
| CN114614890A (en) | Error code tester and error code testing system | |
| JP7142046B2 (en) | Network test device and network test method | |
| US20110299398A1 (en) | Transmission control apparatus and transmission control method | |
| KR100477688B1 (en) | Apparatus and method for identification of a paper cassette | |
| JP2017106784A (en) | Optical pulse tester and display method thereof | |
| JP6043560B2 (en) | Measurement parameter setting control device and measurement parameter setting control method | |
| JP7162629B2 (en) | NETWORK TESTING DEVICE AND NETWORK TESTING METHOD | |
| CN104038758A (en) | HDMI (high-definition multimedia interface) port detecting device and method | |
| WO2009153849A1 (en) | Diagnosis result display system/display device and diagnosis result display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5580862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |