JP2014064282A - 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化 - Google Patents

1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化 Download PDF

Info

Publication number
JP2014064282A
JP2014064282A JP2013213965A JP2013213965A JP2014064282A JP 2014064282 A JP2014064282 A JP 2014064282A JP 2013213965 A JP2013213965 A JP 2013213965A JP 2013213965 A JP2013213965 A JP 2013213965A JP 2014064282 A JP2014064282 A JP 2014064282A
Authority
JP
Japan
Prior art keywords
filter coefficients
processing system
filter
digital filters
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013213965A
Other languages
English (en)
Inventor
B Mcanally Craig
クレイグ ビー. マカナリー,
J Hays Paul
ポール ジェイ. ヘイズ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Motion Inc
Original Assignee
Micro Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Motion Inc filed Critical Micro Motion Inc
Priority to JP2013213965A priority Critical patent/JP2014064282A/ja
Publication of JP2014064282A publication Critical patent/JP2014064282A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Abstract

【課題】1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を最適化するための方法を提供する。
【解決手段】1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を最適化するための方法を示すフローチャート200で、ステップ201では、処理システムの1つ以上のデジタルフィルタの初期のフィルタ係数を作成し、ステップ202では、1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上の初期のフィルタ係数を求め、ステップ203では、この1つ以上の初期のフィルタ係数を除去し、さらに、ステップ204では、適切な電子機器にプログラムされる。1つ以上の初期のフィルタ係数を除去することにより、処理システムによって用いられるフィルタ係数の総数が削減されることになる。
【選択図】図2

Description

本発明は、処理システムに関するものであり、特に、1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化に関するものである。
振動式フローメータは、通常、処理システムを備えており、その処理システムは、フローチューブ組立体を振動させるようにドライバを動作させ、その応答としてピックオフセンサ信号を受信し、そのピックオフセンサ応答信号を処理し、外部デバイスに通知するようになっている。また、その処理システムは、そのピックオフセンサ応答信号を処理し、1つ以上の流れ特性の如き1つ以上の測定値を作成する。その1つ以上の流れ特性には、振動数、フローチューブの進み部と遅れ部との間の位相差又は時間差、質量流量、密度、粘度、圧力などが含まれ得る。
その処理システムは、アナログ入力を受信してデジタル化することができる。デジタル化には、アナログ信号のサンプリングが必要となる。その処理システムは、一定のクロック速度で動作し、一定のサンプリングレートでそのピックオフセンサ応答信号をサンプリングするようになっている。ナイキストの定理によれば、サンプリングレートはサンプリングされる周波数の少なくとも2倍でなければならない。
その処理システムの一つの用途は、振動式フローメータの如きフローメータである。ここでは、その処理システムは、アナログ振動信号を受信し、とりわけ振動信号の周波数特性及び位相特性を求めるものとする。従来、サンプリングレートは、低周波フローメータ及び高周波フローメータを有する様々なモデルのフローメータに適応させるために十分に高い周波数に設定されていた。なお、このことは、複数のモデルのフローメータ電子機器の製造及び追跡を回避するような経済的理由のために行われる場合もある。通常、サンプリングレートは2,000ヘルツ(すなわち、2kHz)に設定されており、従ってほとんどの振動式フローメータは1kHz未満の周波数で動作するようになっている。
従来技術では、処理システムの速度は通常問題とはならなかった。従来の処理システムは、耐久性及びキャパシティーの点で選択されるのが一般的である。その処理システムは、それが十分に高いクロック速度を有していれば、2kHzのサンプルを適切に処理して1つ以上の流れ特性を生成することができる(そして、さらなる処理機能、通信機能及び制御機能を遂行することができる)。フローメータ電子機器のクロック速度及びサンプリングレートは、広範囲な用途に用いることができるように通常構成されているので、フローメータの振動速度を著しく超えるように選択されてきた。なお、従来技術では、処理システムの電力消費量は懸念されていなかったので、サンプリングレートを高く設定することは許容可能な慣習ではあった。
高いサンプリングレートを用いる欠点は、高い処理システムクロック速度を必要とするということである。そして、高いクロック速度を用いると、電力消費量が多くなる。
用途によっては、電力消費量をできるだけ少なく維持することが望まれている。したがって、処理システムによる電力消費量が多くなるのは問題である。
発明の態様
本発明の1つの態様では、1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を最適化するための方法は、1つ以上のデジタルフィルタの初期のフィルタ係数を作成することと、1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上の初期のフィルタ係数を求めることと、1つ以上の初期のフィルタ係数を除去することと、を有しており、1つ以上の初期のフィルタ係数を除去することが、処理システムにより用いられるフィルタ係数の総数を減らすこととなる。
好ましくは、かかる方法は、フィルタ係数を処理システムにプログラミングする次のステップをさらに有する。
好ましくは、除去することが、1つ以上のあらかじめ定められたデジタルフィルタから1つ以上の初期のフィルタ係数を除去することをさらに有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが非対称なフィルタ係数を有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが対称なフィルタ係数を有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つデジタルフィルタが対称なフィルタ係数を有しており、対称なフィルタ係数が単独で又は対で除去される。
好ましくは、かかる方法は、動作中、1つ以上の処理システム測定値をあらかじめ定められた電力使用量しきい値と比較することと、1つ以上の処理システム測定値があらかじめ定められた電力使用量しきい値を超えている場合、1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上の動作中のフィルタ係数を求めることと、1つ以上の動作中のフィルタ係数を除去することと、を有しており、1つ以上のフィルタ係数を除去することが、少なくとも現行のメインループ処理の繰り返し中、処理システムにより用いられるフィルタ係数の総数を減らすこととなる。
本発明の1つの態様では、1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を適応的に最適化するための方法は、動作中、1つ以上の処理システム測定値をあらかじめ定められた電力使用量しきい値と比較することと、1つ以上の処理システム測定値があらかじめ定められた電力使用量しきい値を超えている場合、1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上のフィルタ係数を求めることと、1つ以上のフィルタ係数を除去することと、を有しており、1つ以上のフィルタ係数を除去することが、処理システムにより用いられるフィルタ係数の総数を減らすこととなる。
好ましくは、除去することが、1つ以上のあらかじめ定められたデジタルフィルタから1つ以上のフィルタ係数を除去することをさらに有する。
好ましくは、かかる方法が、比較ステップ、求めるステップ及び処理ステップを繰り返して実行することをさらに有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが非対称なフィルタ係数を有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが対称なフィルタ係数を有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが対称なフィルタ係数を有しており、対称なフィルタ係数が単独で又は対で除去される。
好ましくは、かかる方法は、1つ以上の処理システム測定値があらかじめ定められた電力使用量しきい値を超えた量に基づいて、除去される動作中のフィルタ係数の数を求めることをさらに有する。
好ましくは、かかる方法は、1つ以上のデジタルフィルタの初期のフィルタ係数の作成する準備ステップと、1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上の初期のフィルタ係数を求める準備ステップと、1つ以上の初期のフィルタ係数を除去する準備ステップとを有しており、1つ以上の初期のフィルタ係数を除去することが、処理システムにより用いられるフィルタ係数の総数を減らすこととなる。
本発明の1つの態様では、1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を最適化するための方法は、1つ以上のデジタルフィルタの初期のフィルタ係数を作成することと、1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上の初期のフィルタ係数及び1つ以上の動作中のフィルタ係数を求めることと、1つ以上の初期のフィルタ係数を除去することと、を有しており、1つ以上の初期のフィルタ係数を除去することが、処理システムにより用いられるフィルタ係数の総数を減らすこととなり、さらに、処理システムの中へフィルタ係数をプログラミングすることと、動作中、1つ以上の処理システム測定値をあらかじめ定められた電力使用量しきい値と比較することと、1つ以上の処理システム測定値があらかじめ定められた電力使用量しきい値を超えている場合、1つ以上の動作中のフィルタ係数を除去することと、を有しており、1つ以上のフィルタ係数を除去することが、処理システムにより用いられるフィルタ係数の総数を減らすこととなる。
好ましくは、除去することが、1つ以上のあらかじめ定められたデジタルフィルタから1つ以上の初期のフィルタ係数を除去することをさらに有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが非対称なフィルタ係数を有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが対称なフィルタ係数を有する。
好ましくは、1つ以上のデジタルフィルタのうちの1つデジタルフィルタが対称なフィルタ係数を有しており、対称なフィルタ係数が単独で又は対で除去される。
好ましくは、1つ以上の動作中のフィルタ係数に対して比較ステップ及び除去ステップを繰り返して行なう。
好ましくは、かかる方法は、1つ以上の処理システム測定値があらかじめ定められた電力使用量しきい値を超えた量に基づいて、除去される動作中のフィルタ係数の数を求めることをさらに有する。
同一の参照番号はすべての図面上において同一の部品を表わしている。図面は必ずしも同一の縮尺ではないことはいうまでもない。
本発明の実施の形態にかかる処理システムを示す図である。 本発明のある実施の形態にかかる1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を最適化するための方法を示すフローチャートである。 150個のフィルタ係数で形成されている標準ヒルベルトデジタルフィルタのフィルタ応答特性を示す図である。 本発明の実施の形態に従ってフィルタ係数のうちのいくつかが除去されている図3のフィルタ応答特性を示す図である。 本発明のある実施の形態に従ってフィルタ係数が除去されている処理システムを示す図である。 本発明の実施の形態にかかる1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を適応的に最適化する方法を示すフローチャートである。
図1乃至図6及び下記の記載には、本発明の最良のモードを作成及び利用する方法を当業者に教示する特定の実施の形態が示されている。本発明の原理を教示するために、従来技術の一部が単純化又は省略されている。当業者にとって明らかなように、これらの実施の形態の変形例も本発明の技術範囲内に含まれる。また、当業者にとって明らかなように、下記の記載の構成要件を様々な方法で組み合わせて本発明の複数の変形例を形成することができる。したがって、本発明は、下記の記載の特定の実施の形態に限定されるのではなく、特許請求の範囲及びその均等物によりのみ限定されるものである。
図1には、本発明のある実施の形態にかかる処理システム103が示されている。処理システム103は例えばインターフェイス101を有する。処理システム103は、なんらかのセンサからセンサ信号を受信する。例えば、1つの実施の形態では、このようなセンサは、フローメータ組立体の振動応答を感知して、それに対応したアナログ式振動応答信号を生成するピックオフ/速度センサ信号を備えた振動式フローメータ組立体であってもよい。処理システム103は、例えばフローメータ組立体を流れる流動物質の流れ特性112の如き1つ以上の処理システム測定値を得るためにセンサ信号を処理する。したがって、処理システム103は、位相差、周波数、時間差(Δt)、密度、質量流量、粘性、及び体積流量のうちの1つ以上を例えばフローメータ組立体のセンサ信号から求めることができる。
処理システム103は、汎用コンピュータであってもよいし、マイクロプロセッシングシステムであってもよいし、論理回路であってもよいし、又は他のなんらかの汎用のもしくはカスタム化された処理デバイスであってもよい。処理システム103は複数の処理デバイスの間で分散されるようになっていてもよい。処理システム103は、格納システム104の如きいかなる統合された又は独立した電子格納媒体を有していてもよい。
格納システム104は、パラメータ、データ、ソフトウェアルーチン、定数値及び変数値を格納することができる。それに加えて、格納システム104は、処理ルーチン110によって用いられる1つ以上のデジタルフィルタを格納することができる。ここで、一つのデジタルフィルタは一連の係数を有する。
図示されている実施の形態では、格納システム104は、第一のデジタルフィルタA120と、第二のデジタルフィルタB121と、第三のデジタルフィルタC122と、第四のデジタルフィルタD123とを格納している。図示されているフィルタセットは、例示のみを目的としたものである。いうまでもなく、処理システム103は、いかなる数のデジタルフィルタ及びいかなるタイプのデジタルフィルタを有していてもよい。
デジタルフィルタは、有限インパルス応答(FIR)フィルタ及び無限インパルス応答(IIR)フィルタを有するいかなるデジタルフィルタであってもよい。デジタルフィルタは、低域通過フィルタであってもよいし、帯域通過フィルタであってもよいし、又は高域通過フィルタであってもよい。デジタルフィルタは、とりわけフィルタ処理、移相シフト及び窓関数(windowing function)を実行することができる。他のフィルタタイプ及びフィルタ用途も考えられており、それらもまた本明細書及び特許請求の範囲に含まれる。
デジタルフィルタについていえば、任意の種類の低域通過フィルタ、帯域通過フィルタス又は高域通過フィルタを用いて対象の周波数帯の外側にある周波数を除去することができる。
さらにデジタルフィルタについていえば、サンプリングレートを小さくするためにいくつかのサンプルを除去するデシメーションに用いることができる。デシメーションは、例えば処理する周波数帯の数を変更するために用いることができる。
さらに、デジタルフィルタについていえば、ヒルベルト変換又はヒルベルトフィルタを用いてデジタル信号波形を移相シフト(phase shift)することができる。ヒルベルト変換又はヒルベルトフィルタは、例えば90度だけ入力波形を位相シフトすることができる。移相シフトは、1つ以上の流れ特性を求める際に用いることができる。
さらに、デジタルフィルタについていえば、ウィンドウの外側にある周波数を除去する窓関数(windowing)に用いることができる。フーリエ処理により生成されるテイル部(tails)を切り取るような処理ステージの後に窓関数を実行することができる。
実施の形態によっては、1つ以上の受信信号を移相シフトすることにより測定結果を導出するようになっている場合もある。このことは、必要な処理時間を短縮するという効果がある。
デジタルフィルタは、デジタル式にサンプリングされた対象の波形に対応する又は適用される一組の又は一続きの係数を有する。そのフィルタは、入力波形から得られる所望の出力に基づいて設計される。デジタルフィルタの係数を用いて、デジタル入力波形がフィルタリングされる場合、フィルタリング工程は、対象の周波数又は周波数帯のうちの少なくとも一部を通過させ、所望ではない周波数又は周波数帯を除去するようになっている。
一連のフィルタ係数は対称であってもよい。例えば、第一のデジタルフィルタA120の最初の係数及び最後の係数(A1及びA100)が同一で、第二の係数及び最後から二つ目の係数(A2及びA99)が同一で、それ以降の係数が同様な関係を有するようになっていてもよい。
この一連の係数は非対称であってもよい。第二のデジタルフィルタB121に示されているように、各係数が固有の値であってもよい。
フィルタ係数の数は、様々な要因に依存して異なるようになっていてもよい。例えば、フィルタ係数の数を、入力波形の周波数スパン、フィルタ後の結果の周波数スパン(すなわち、フィルタ伝達関数の幅)、フィルタ伝達関数の所望の形状、伝達関数の鋭さ又はロールオフに応じて選択することができる。
用いるフィルタ係数の数が多いと、一般的に、フィルタ性能を改善することができ、及び/又は、変換関数をより複雑な形状に形成することができる。しかしながら、係数の数が増すことにより必要とされる乗法(又は、他のフィルタリング演算)の数が増えると、必要な処理時間が増えることになる。したがって、所望の解像度及び精度には、周波数弁別と処理時間との間のトレードオフが必要とされる。
加えて、処理システム103は複数のデジタルフィルタを実装することができる。一回の反復回数で複数のデジタルフィルタを通じて入力波形を処理すると、相当な処理時間を消費してしまう場合もある。
サンプリングレートが高いと、フィルタリング処理の数が増える。フィルタリング処理の数が増えると、ループ時間が不必要に長くなって、処理システム103による応答が遅くなる。しかしながら、振動周波数を提供するフローメータの如き処理システム103に結合されている装置が、サンプリング周波数を下げてもナイキスト基準を満足させることができるほど十分に低い振動周波数を提供している場合には、サンプリング周波数を制限することができる。
ループ時間が長いと、入って来るサンプルをすべて処理することはできない場合もある。さらに、ループ時間が長いと、処理システム103による電力消費レベルが高くなる。処理システム103が主なループ反復毎にあまりにも長い処理時間を費やす場合、他の演算ルーチン及び/又は処理ルーチンが影響を受ける場合もある。このことによって生じる結果というものは不正確でかつ信頼性の低いものであって、場合によっては、処理システム103がリセット又は停止されることになる。
図2は、本発明のある実施の形態に従って1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を最適化するための方法を示すフローチャート200を示す図である。この方法は応答時間を最適化するために用いることができる。この方法は電力消費を最適化するために用いることができる。ステップ201では、初期のフィルタ係数を有する1つ以上のデジタルフィルタを処理システムで用いるために作成される。
ステップ202では、少なくとも1つのデジタルフィルタの1つ以上の初期のフィルタ係数が除去可能であると判断される。フィルタリング動作に承諾しがたいほど影響を与えることなくこの1つ以上の初期のフィルタ係数を除去することができると判断される。フィルタ係数を除去すると、フィルタ出力のノイズが増える。フィルタ係数を除去すると、プロセッサ帯域幅が減少する。したがって、係数の除去は、処理速度及び電力消費対ノイズ及びプロセッサ帯域幅のトレードオフである。
1つ以上の初期のフィルタ係数は、処理システムのデジタルフィルタのうちのいずれの係数であってもよい。1つ以上の初期のフィルタ係数は、あらかじめ定められたフィルタをターゲットとしたものであってもよい。
ステップ203では、特定された1つ以上の初期のフィルタ係数がそれぞれのフィルタから除去される。1つ以上の初期のフィルタ係数を除去すると、処理システムによって用いられているフィルタ係数の総数が減少する。したがって、1つ以上の初期のフィルタ係数を1つ以上のデジタルフィルタから除去することができる。実施の形態によっては、除去する係数は、デジタルフィルタを構成する一連の係数の一方の(又は両方の)端から除去される場合もある。しかしながら、除去するフィルタ係数は、一連のフィルタ係数のうちのいかなる位置から除去するようになっていてもよい。その他の初期のフィルタ係数は、処理システムにプログラムされる。
図3は、150個のフィルタ係数で構成された標準ヒルベルトデジタルフィルタのフィルタ応答特性を示す図である。この図では、フィルタ応答特性は、150個のフィルタ係数すべてによって形付けされ、定められた。係数の数を増やすことにより、フィルタエンベロープの一方の端部に向けた信号のロールオフ率が大きくなり、周波数応答特性の形状を変更することができる。したがって、フィルタ係数の数を増やすと、処理時間が長くなることの代償として、フィルタリング結果を改善することができる。
図4には、本発明の実施の形態に従ってフィルタ係数のうちのいくつかが除去されている図3のフィルタが示されている。この具体例では、30個の係数が除去されている。図から明らかなように、この効果はフィルタ伝達関数の左側エッジ部及び右側エッジ部に限定されており、フィルタ伝達関数の中央領域は比較的平坦になっており変化が無い。中央領域の変化は、フィルタリング処理の最終結果になんらかの影響を与えうる。それとは対照的に、フィルタの両端の係数を除去すると、フィルタ応答特性の周囲で影響を主として与え、所望の信号に対しては最小限の影響しか与えない。
1つ以上のフィルタ係数が、単一のデジタルフィルタから除去される2つ以上の係数である場合もある。例えば、デジタルフィルタが対称又は部分的に対称な係数を有する場合、一対の係数を除去することができる。さらに、デジタルフィルタが対称な係数を有していない場合でさえ、フィルタの端部の複数の隣接する係数の如き複数のフィルタ係数を除去することができる。
フィルタ係数を除去することの欠点といえば、ノイズの上昇に起因するフィルタリング結果の再現性の低下を挙げることが可能である。しかしながら、このことは常にそうだというわけではない。最小数の係数しか除去しないような場合には、振動波形のフィルタリング処理に対してなんら影響を与えない場合もある。
さらに図2を参照すると、ステップ204では、図1に示されている処理システム103内のデジタルフィルタ120〜123の如き1つ以上のデジタルフィルタが、適切な電子機器にプログラムされる。例えば、1つ以上のデジタルフィルタが格納システム104にプログラムされている。そして、処理ルーチン110が1つ以上のデジタルフィルタ120〜123を用いることができる。いうまでもなく、これらのデジタルフィルタは、図示されているように処理システムに内蔵されたメモリー内を有するいかなる方法で格納されてもよい。あるいは、これらのデジタルフィルタは、処理システム103に結合されている外部格納装置にいかなる方法で格納されてもよい。
図5には、本発明の実施の形態に従ってフィルタ係数が除去された後の処理システム103が示されている。この図には、図1の処理システム103と比較して、除去するフィルタ係数のいくつかの具体例が示されている。
第一のデジタルフィルタA120については、変更されていない。第二のデジタルフィルタB121については、最後のフィルタ係数である係数B50がフィルタから除去されている。第三のデジタルフィルタC122については、最初のフィルタ係数及び最後のフィルタ係数であるC1及びC100がフィルタから除去されている。第四のデジタルフィルタD123については、最初の2つの係数であるD1及びD2と、最後の2つの係数であるD99及びD100がフィルタからり除かれている。結果として、変更されたフィルタの各々に対して必要なフィルタリング処理がより少なくなる。
図6は、1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を本発明に従って適応的に最適化するための方法を示すフローチャート600である。前述のように、処理システムの応答時間を短縮させるために及び/又は電力消費量を低減させるために、フィルタ係数を除去することができる。ステップ601では、前述のように、1つ以上のデジタルフィルタが作成され、処理システム内で用いられる。
ステップ602では、前述のように、少なくとも1つのデジタルフィルタの1つ以上のフィルタ係数を除去することが可能であると判断される。除去するフィルタ係数は、初期のフィルタ係数であってもよいし、動作中のフィルタ係数であってもよいし、又は、初期のフィルタ係数及び動作中のフィルタ係数の両方であってもよい。初期のフィルタ係数については、処理システムをプログラミングする前に除去され、また、動作中のフィルタ係数については、処理システムの動作中に一時的に又は永続的に除去される。
ステップ603では、1つ以上のデジタルフィルタが処理システムにプログラムされる。除去可能な動作中のフィルタ係数は、動作中又は将来のある時点において、デジタルフィルタ内に依然として有していてもよいし、また、適応的に除去されることになっているフィルタ係数を指定する情報を有していてもよい。
あるいは、指し示された除去可能なフィルタ係数の第一の(初期の)部分が電子機器のプログラム前に除去されるようになっていてもよいし、また、第二の(動作)部分が動作中に適応的に除去されるようになっていてもよい。したがって、この図のステップ603の前に図2のステップ203を含めるように、このフローチャートが修正されてもよい。ステップ604では、処理システムの動作が開始される。
ステップ605では、動作状態が処理システムによって監視される。1つ以上の処理システムの測定値の変化の如き動作変化が存在する場合、当該方法はステップ606へ進む。そうでなければ、動作が正常な境界(下記参照)内にある場合、当該方法は、ステップ605へと元に戻り、動作状態の変化を監視する。
この監視は、1つ以上の処理システムの測定値をあらかじめ定められた動作しきい値と比較することを有していてもよい。ここで、あらかじめ定められた動作しきい値は、望ましくない電力使用レベルを反映又はそれに関連したものである。あらかじめ定められた動作しきい値は、固定しきい値又は動的しきい値であってよく、また、処理システム内の内部変数にリンク又は制御されるようになっていてもよい。
振動式フローメータの実施の形態によっては、あらかじめ定められた動作しきい値が、時間差(Δt)しきい値から構成されている場合もある。この時間差(Δt)は、複数のピックオフセンサからの信号の時間差、すなわち振動式フローメータのフロー導管の進んでいる部分と遅れている部分との間の時間差から構成されている。したがって、時間差(Δt)が大きくなりすぎる場合には、振動式フローメータにより生成されている振幅が過剰になっており、高レベルの電力消費量を必要としている可能性が高い。この電力消費量は、フィルタ係数のうちのいくつかを一時的に又は不特定時間にわたって除去することにより減らすことができる。実施の形態によっては、あらかじめ定められた動作しきい値は、あらかじめ定められた値からの時間差(Δt)の標準偏差から構成されている場合もある。
また、振動式フローメータの実施の形態によっては、あらかじめ定められた動作しきい値が、周波数(f)しきい値から構成されている場合もある。周波数(f)は、ピックオフセンサから受信される周波数応答から構成されている。したがって、周波数(f)が正常範囲又は期待範囲の外側にある場合、振動式フローメータの動作は異常であり、高レベルの電力消費量を必要としている可能性が高い。実施の形態によっては、あらかじめ定められた動作しきい値は、あらかじめ定められた値からの周波数(f)の標準偏差から構成されている場合もある。
また、振動式フローメータの実施の形態によっては、あらかじめ定められた動作しきい値が、位相差(Δθ)しきい値から構成されている場合もある。位相差(Δθ)は、振動式フローメータのピックオフセンサから受信される振動応答信号の位相差から構成されている。したがって、位相差(Δθ)が正常範囲又は期待範囲の外側にある場合、振動式フローメータの動作は異常であり、高レベルの電力消費量を必要としている可能性が高い。実施の形態によっては、あらかじめ定められた動作しきい値は、あらかじめ定められた値からの位相差(Δθ)の標準偏差から構成されている場合もある。
ステップ606では、処理システムが処理システムの1つ以上の測定値が正常な動作範囲からズレていると判断した場合、以前に指し示された除去可能な動作中のフィルタ係数が除去される。除去は、無期限を有するいかなる所望の時間にわたって行われてもよい。例えば、除去は、処理システムの一回以上の主要なループの反復の間に行われてもよい。しかしながら、他の時間も考えられており、それも本明細書及び特許請求項の範囲に含まれる。
ステップ607では、当該方法は、さらなる動作中のフィルタ係数が除去されるべきか否かを判断することができる(ここでは、いくつかの動作中のフィルタ係数が既に除去されている)。当該方法により、処理システムの1つ以上の測定値があらかじめ定められた電力使用しきい値を超えている量に基づいて、除去される動作中のフィルタ係数の数が求められる。このステップでは、電力消費の厳しさを評価し、動作係数が除去される段階的レベルを求めることができる。例えば、以前に除去した動作中のフィルタ係数が十分な効果を有していなかった場合、当該方法は、必要に応じて、さらなる動作中のフィルタ係数を除去することができる。さらに除去すること必要な場合、当該方法は、ステップ606に戻り、さらなる動作係数を除去することができる。このようにして、フィルタリング処理に対する不必要な影響を回避するために、動作中のフィルタ係数を漸増的に除去することができる。さらなる動作中のフィルタ係数を除去しない場合、当該方法はステップ605に戻り、動作変化の有無の監視を続ける。
実施の形態によっては、除去される初期のフィルタ係数及び/又は動作中のフィルタ係数の選択にユーザが参加するようになっている場合もある。フィルタ係数を除去することによって、ユーザは、処理システム及びそれに付随する装置又は計量器の応答速度を著しく上げることができる。例えば、ユーザは除去可能な動作中のフィルタ係数を指定することができる。付随の装置は、ある条件下で正常に動作することができる。ユーザによって指定されうる意にそぐわない状態又は異常状態では、処理システムは、あらかじめ定められた数のフィルタ係数を除去し、多くのノイズの代償として、応答速度を上昇させることができる。このことにより、制御の向上及び操作の柔軟性がユーザに対して提供される。このことにより、ユーザは、個々の用途において、最適な応答時間、及び/又は電力対許容可能なノイズ、及び/又はプロセッサ帯域幅を求めることが可能となる。このことを、処理システム又は装置の中の複数のフィルタを切り替えることなく達成することができる。

Claims (22)

  1. 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を最適化するための方法であって、
    前記1つ以上のデジタルフィルタの初期のフィルタ係数を作成することと、
    前記1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上の初期のフィルタ係数を求めることと、
    前記1つ以上の初期のフィルタ係数を除去することと、を有しており、
    前記1つ以上の初期のフィルタ係数を除去することが、前記処理システムにより用いられるフィルタ係数の総数を減らす、方法。
  2. 前記フィルタ係数を前記処理システムにプログラミングする次のステップをさらに有する、請求項1に記載の方法。
  3. 前記除去することが、1つ以上のあらかじめ定められたデジタルフィルタから前記1つ以上の初期のフィルタ係数を除去することをさらに有する、請求項1に記載の方法。
  4. 前記1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが非対称なフィルタ係数を有する、請求項1に記載の方法。
  5. 前記1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが対称なフィルタ係数を有する、請求項1に記載の方法。
  6. 前記1つ以上のデジタルフィルタのうちの1つデジタルフィルタが対称なフィルタ係数を有しており、対称なフィルタ係数が単独で又は対で除去される、請求項1に記載の方法。
  7. 動作中、1つ以上の処理システム測定値をあらかじめ定められた電力使用量しきい値と比較することと、
    前記1つ以上の処理システム測定値が前記あらかじめ定められた電力使用量しきい値を超えている場合、前記1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上の動作中のフィルタ係数を求めることと、
    前記1つ以上の動作中のフィルタ係数を除去することと、を有しており、
    前記1つ以上のフィルタ係数を除去することが、少なくとも現行のメインループ処理の繰り返し中、前記処理システムにより用いられるフィルタ係数の総数を減らす、請求項1に記載の方法。
  8. 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を適応的に最適化するための方法であって、
    動作中、1つ以上の処理システム測定値をあらかじめ定められた電力使用量しきい値と比較することと、
    前記1つ以上の処理システム測定値が前記あらかじめ定められた電力使用量しきい値を超えている場合、前記1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上のフィルタ係数を求めることと、
    前記1つ以上のフィルタ係数を除去することと、を有しており、
    前記1つ以上のフィルタ係数を除去することが、前記処理システムにより用いられるフィルタ係数の総数を減らす、方法。
  9. 前記除去することが、1つ以上のあらかじめ定められたデジタルフィルタから1つ以上のフィルタ係数を除去することをさらに有する、請求項8に記載の方法。
  10. 前記比較ステップ、前記求めるステップ及び前記処理ステップを繰り返して実行する、請求項8に記載の方法。
  11. 前記1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが非対称なフィルタ係数を有する、請求項8に記載の方法。
  12. 前記1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが対称なフィルタ係数を有する、請求項8に記載の方法。
  13. 前記1つ以上のデジタルフィルタのうちの1つデジタルフィルタが対称なフィルタ係数を有しており、対称なフィルタ係数が単独で又は対で除去される、請求項8に記載の方法。
  14. 前記1つ以上の処理システム測定値が前記あらかじめ定められた電力使用量しきい値を超えた量に基づいて、除去される動作中のフィルタ係数の数を求めることをさらに有する、請求項8に記載の方法。
  15. 準備ステップをさらに備え、
    前記準備ステップは、
    前記1つ以上のデジタルフィルタの初期のフィルタ係数を作成することと、
    前記1つ以上のデジタルフィルタのうちの少なくとも1つのデジタルフィルタの除去し得る1つ以上の初期のフィルタ係数を求めることと、
    前記1つ以上の初期のフィルタ係数を除去することと、を有しており、
    前記1つ以上の初期のフィルタ係数を除去することが、前記処理システムにより用いられるフィルタ係数の総数を減らす、請求項8に記載の方法。
  16. 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作を最適化するための方法であって、
    前記方法が、
    前記1つ以上のデジタルフィルタのフィルタ係数を作成することと、
    前記1つ以上のデジタルフィルタのうちの1つ以上のデジタルフィルタの除去し得る1つ以上の初期のフィルタ係数及び1つ以上の動作中のフィルタ係数を求めることと、
    前記1つ以上の初期のフィルタ係数を除去することと、を有しており、
    前記1つ以上の初期のフィルタ係数を除去することが、前記処理システムにより用いられるフィルタ係数の総数を減らし、
    さらに、前記方法が、
    前記処理システムの中へ前記フィルタ係数をプログラミングすることと、
    動作中、1つ以上の処理システム測定値をあらかじめ定められた電力使用量しきい値と比較することと、
    前記1つ以上の処理システム測定値が前記あらかじめ定められた電力使用量しきい値を超えている場合、前記1つ以上の動作中のフィルタ係数を除去することと、を有しており、
    前記1つ以上のフィルタ係数を除去することが、前記処理システムにより用いられるフィルタ係数の総数を減らす、方法。
  17. 前記除去することが、1つ以上のあらかじめ定められたデジタルフィルタから前記1つ以上の初期のフィルタ係数を除去することをさらに有する、請求項16に記載の方法。
  18. 前記1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが非対称なフィルタ係数を有する、請求項16に記載の方法。
  19. 前記1つ以上のデジタルフィルタのうちの1つのデジタルフィルタが対称なフィルタ係数を有する、請求項16に記載の方法。
  20. 前記1つ以上のデジタルフィルタのうちの1つデジタルフィルタが対称なフィルタ係数を有しており、対称なフィルタ係数が単独で又は対で除去される、請求項16に記載の方法。
  21. 前記1つ以上の動作中のフィルタ係数に対して前記比較ステップ及び前記除去ステップを繰り返して行なう、請求項16に記載の方法。
  22. 前記1つ以上の処理システム測定値が前記あらかじめ定められた電力使用量しきい値を超えた量に基づいて、除去される動作中のフィルタ係数の数を求めることをさらに有する、請求項16に記載の方法。
JP2013213965A 2013-10-11 2013-10-11 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化 Withdrawn JP2014064282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013213965A JP2014064282A (ja) 2013-10-11 2013-10-11 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013213965A JP2014064282A (ja) 2013-10-11 2013-10-11 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011521077A Division JP5659157B2 (ja) 2008-07-30 2008-07-30 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化

Publications (1)

Publication Number Publication Date
JP2014064282A true JP2014064282A (ja) 2014-04-10

Family

ID=50619098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013213965A Withdrawn JP2014064282A (ja) 2013-10-11 2013-10-11 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化

Country Status (1)

Country Link
JP (1) JP2014064282A (ja)

Similar Documents

Publication Publication Date Title
JP5659157B2 (ja) 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化
CN107003176B (zh) 电子振动传感器
US10401215B2 (en) Method and device for monitoring a process variable with vibronic sensor
JP2003337062A (ja) 重量測定用ノイズ除去装置および重量測定用ノイズ除去方法
JP4546926B2 (ja) 流量計フィルタ・システム及び方法
CN110914649B (zh) 用于确定液体的质量流量的测量传感器
CN109997340B (zh) 用于样本流的采样率转换的方法和设备
Li et al. Complex signal processing for Coriolis mass flow metering in two-phase flow
CN108011615A (zh) 一种信号处理的方法和装置
JP2014064282A (ja) 1つ以上のデジタルフィルタを有する処理システム内のプロセッサの動作の最適化
AU2013205299B2 (en) Optimizing processor operation in a processing system including one or more digital filters
JP5812774B2 (ja) 半導体装置
CN107038437B (zh) 滤波器通带宽度调整方法及系统
BRPI0822971B1 (pt) Métodos para otimizar a operação do processador, e, para adaptativamente otimizar a operação do processador em um sistema de processamento de um medidor de fluxo vibratório, o sistema de processamento incluindo um ou mais filtros digitais
WO2018163364A1 (ja) フィルタリング装置及びフィルタリング方法
KR20200014411A (ko) 진동 유량계의 노치 필터
JP5570787B2 (ja) 流量計フィルタ・システム及び方法
US11502884B2 (en) Phase prediction demodulator circuits and related method
JP2008131066A (ja) レベル測定回路

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20141120