JP2014060184A - Method of forming low temperature polysilicon film and method of manufacturing thin film transistor - Google Patents

Method of forming low temperature polysilicon film and method of manufacturing thin film transistor Download PDF

Info

Publication number
JP2014060184A
JP2014060184A JP2012202597A JP2012202597A JP2014060184A JP 2014060184 A JP2014060184 A JP 2014060184A JP 2012202597 A JP2012202597 A JP 2012202597A JP 2012202597 A JP2012202597 A JP 2012202597A JP 2014060184 A JP2014060184 A JP 2014060184A
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
channel region
forming
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012202597A
Other languages
Japanese (ja)
Inventor
Michinobu Mizumura
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2012202597A priority Critical patent/JP2014060184A/en
Publication of JP2014060184A publication Critical patent/JP2014060184A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of forming a low temperature polysilicon film which allows for elongation of the grain growth direction in a desired direction depending on the direction of movement of carriers, even if the planar shape of a channel region is complicated, and allows for formation of a channel region of high speed operation at an arbitrary position, and to provide a method of manufacturing a thin film transistor.SOLUTION: On an insulator film formed on a substrate 1, amorphous silicon films 3a, 3b are patterned in a predetermined channel shape. Subsequently, in a region 4 including the amorphous silicon films 3a, 3b, the amorphous silicon films 3a, 3b are irradiated with laser light and fused temporarily, before being solidified. Solidification of a fusion part is started from the edge of a channel region, and a polysilicon film having a grain boundary extending from the edge toward the central part is formed. When forming a source-drain electrode, and the like, by using the polysilicon film as a channel region, a transistor of high speed operation having a high carrier mobility can be obtained.

Description

本発明は、アモルファスシリコン膜(以下、a−Si膜という)にレーザ光を照射してアニールすることにより、a−Siを多結晶シリコン(以下、ポリシリコンという)に結晶化させる低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法に関する。   The present invention relates to a low-temperature polysilicon film that crystallizes a-Si into polycrystalline silicon (hereinafter referred to as polysilicon) by irradiating an amorphous silicon film (hereinafter referred to as a-Si film) with laser light and annealing. And a method for manufacturing a thin film transistor.

低温ポリシリコン薄膜トランジスタは、一旦、チャネル領域にa−Si:H膜を形成し、その後、このa−Si:H膜にYAGレーザ又はエキシマレーザ等のレーザ光を照射してレーザアニールすることにより、極短時間での溶融凝固の相転移により、a−Si:H膜をポリシリコン膜に結晶化させる低温ポリシリコンプロセスにより、製造されている。このa−Si膜をレーザ光の照射によりアニールしてポリシリコン膜に結晶化させる結晶成長方法として、ELA(excimer laser annealing)法と、SLS(sequential lateral solidification)法とがある。ELA方式では、低エネルギのレーザ光をa−Si膜に複数回(20回程度)照射して、均一に結晶成長させる。一方、SLS方式では、高いエネルギのレーザ光を1回照射して、一方向に長い結晶を形成する。このように、SLS方式では、一方向に結晶粒が延びた結晶組織を得ることができるため、この方向にチャネル電流を流すことにより、電子移動のための障害となる結晶粒界が少ない経路でチャネル電流を流すことができ、電子移動度を速くすることができ、トランジスタの高速化及び高性能化が可能となる。このためには、結晶粒の成長方向を制御する必要がある。   The low-temperature polysilicon thin film transistor once forms an a-Si: H film in the channel region, and then irradiates the a-Si: H film with a laser beam such as a YAG laser or an excimer laser to perform laser annealing. It is manufactured by a low-temperature polysilicon process in which an a-Si: H film is crystallized into a polysilicon film by a phase transition of melt solidification in an extremely short time. As a crystal growth method in which the a-Si film is annealed by laser light irradiation and crystallized into a polysilicon film, there are an ELA (excimer laser annealing) method and an SLS (sequential lateral solidification) method. In the ELA method, a-Si film is irradiated a plurality of times (about 20 times) with a low energy laser beam to uniformly grow crystals. On the other hand, in the SLS method, a high-energy laser beam is irradiated once to form a crystal that is long in one direction. As described above, in the SLS method, a crystal structure in which crystal grains extend in one direction can be obtained. Therefore, by passing a channel current in this direction, a path with few crystal grain boundaries that become an obstacle for electron movement can be obtained. Channel current can flow, electron mobility can be increased, and the speed and performance of the transistor can be increased. For this purpose, it is necessary to control the growth direction of the crystal grains.

そこで、本願出願人は、結晶粒の成長方向が一定の方向に揃った低温ポリシリコン膜を得る方法を既に提案した(特許文献1)。この方法においては、先ず、マスクを介して、マイクロレンズによりレーザ光をアモルファスシリコン膜に照射することにより、マスクの透過領域を透過したレーザ光を前記アモルファスシリコン膜に照射して、ポリシリコン領域を形成し、次いで、前記マスクを使用しないでマイクロレンズによりレーザ光をアモルファスシリコン膜に照射することにより、前記ポリシリコン領域を結晶の核として残部のアモルファスシリコン膜を多結晶化する。これにより、最初のポリシリコン領域を結晶の核として、結晶化が進行し、結晶粒の主たる成長方向が揃った低温ポリシリコン膜が得られる。また、特許文献1に記載の他の方法は、レーザ光の照射条件を、前記マスクの遮光領域に対応するアモルファスシリコン膜の部分が溶融して多結晶化するに十分なものとし、多結晶化に際し、前記アモルファスシリコン膜における前記遮光領域に対応する部分と前記透過領域に対応する部分とで温度差が存在するようにするものである。この方法でも、結晶粒の主たる成長方向が揃った低温ポリシリコン膜が得られる。   Therefore, the applicant of the present application has already proposed a method for obtaining a low-temperature polysilicon film in which the growth direction of crystal grains is aligned in a certain direction (Patent Document 1). In this method, first, an amorphous silicon film is irradiated with laser light through a mask by a microlens, so that the amorphous silicon film is irradiated with laser light that has passed through the transmission region of the mask to Then, the amorphous silicon film is irradiated with laser light by a microlens without using the mask, so that the remaining amorphous silicon film is polycrystallized using the polysilicon region as a crystal nucleus. As a result, crystallization proceeds using the first polysilicon region as a crystal nucleus, and a low-temperature polysilicon film in which the main growth direction of crystal grains is aligned is obtained. In another method described in Patent Document 1, the irradiation condition of the laser light is sufficient to melt and crystallize the portion of the amorphous silicon film corresponding to the light shielding region of the mask. At this time, a temperature difference exists between the portion corresponding to the light shielding region and the portion corresponding to the transmission region in the amorphous silicon film. This method also provides a low-temperature polysilicon film in which the main growth direction of crystal grains is aligned.

特開2012−4250号公報JP 2012-4250 A

しかしながら、上述の従来の低温ポリシリコン膜の形成方法は、チャネル領域が、湾曲している等の理由により、複雑な平面形状を有している場合、電極間のキャリアの移動方向と、結晶粒の成長方向とが一致するように、結晶の成長を制御することが、煩雑であるという問題点がある。   However, in the conventional low-temperature polysilicon film forming method described above, when the channel region has a complicated planar shape, for example, because the channel region is curved, the carrier moving direction between the electrodes and the crystal grains There is a problem that it is complicated to control the growth of the crystal so that the growth direction coincides.

本発明はかかる問題点に鑑みてなされたものであって、チャネル領域の平面形状が複雑であっても、結晶粒の成長方向をキャリアの移動方向に応じて所望の方向に伸ばすことができ、高速動作のチャネル領域を任意の位置に形成することができる低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法を提供することを目的とする。   The present invention has been made in view of such problems, and even if the planar shape of the channel region is complicated, the growth direction of crystal grains can be extended in a desired direction according to the moving direction of carriers, It is an object of the present invention to provide a method for forming a low-temperature polysilicon film and a method for manufacturing a thin film transistor capable of forming a channel region for high-speed operation at an arbitrary position.

本発明に係る低温ポリシリコン膜の形成方法は、基板上にアモルファスシリコン膜を形成する工程と、このアモルファスシリコン膜を所定のアイランド形状の複数個のパターンにパターニングする工程と、前記1又は複数個のパターンを包絡する領域にレーザ光を照射して前記アモルファスシリコン膜をポリシリコン膜に結晶化させる工程と、前記ポリシリコン膜に対して電極を形成する工程と、を有することを特徴とする。   The method for forming a low-temperature polysilicon film according to the present invention includes a step of forming an amorphous silicon film on a substrate, a step of patterning the amorphous silicon film into a plurality of patterns having a predetermined island shape, And a step of crystallizing the amorphous silicon film into a polysilicon film by irradiating a region enveloping the pattern with laser light, and a step of forming an electrode on the polysilicon film.

本発明に係る薄膜トランジスタの製造方法は、基板上に絶縁膜を形成する工程と、前記絶縁膜上にゲート電極をパターン形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、全面にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜をパターニングして前記ゲート絶縁膜を挟んで前記ゲート電極と対向する領域に所定のチャネル領域の形状の複数個のアイランドパターンを形成する工程と、前記1又は複数個のパターンを包含する領域にレーザ光を照射して前記アモルファスシリコン膜をポリシリコン膜に結晶化させる工程と、前記ポリシリコン膜に対してソースドレイン電極を形成する工程と、を有することを特徴とする。   A method of manufacturing a thin film transistor according to the present invention includes a step of forming an insulating film on a substrate, a step of patterning a gate electrode on the insulating film, a step of forming a gate insulating film on the gate electrode, Forming an amorphous silicon film, and patterning the amorphous silicon film to form a plurality of island patterns having a predetermined channel region shape in a region facing the gate electrode with the gate insulating film interposed therebetween, Irradiating a region including the one or a plurality of patterns with laser light to crystallize the amorphous silicon film into a polysilicon film; and forming a source / drain electrode on the polysilicon film; It is characterized by having.

本発明によれば、チャネル領域等の所定の形状にアモルファスシリコン膜を形成しておき、その後、SLS法により、このチャネル領域上にレーザ光を照射して、アモファスシリコン膜を一旦溶融させる。その後、このチャネル領域の形状の溶融領域が、その下層の膜への熱伝達により冷却されるが、このとき、先ず、チャネル領域の縁部から冷却が開始され、チャネル領域の中心部に向けて冷却が進行する。このため、チャネル領域の形状のアモルファスシリコン膜が溶融凝固した後、形成されるポリシリコン膜は、結晶粒が、チャネル領域の中心部から縁部に向かって長く延びる形状になる。このため、キャリアが流れる方向に結晶粒が延びる結晶組織のチャネル領域が形成され、キャリアの移動経路に結晶粒界は少なく、キャリアの移動度が高いものとなる。従って、本発明により、トランジスタの駆動の高速化及び低消費電力化が可能となる。また、チャネル領域等の所望の形状のアモルファスシリコン膜を形成するだけで、その結晶粒の成長方向を制御することができるので、トランジスタの設計が容易になる。   According to the present invention, an amorphous silicon film is formed in a predetermined shape such as a channel region, and then the amorphous silicon film is once melted by irradiating the channel region with laser light by the SLS method. Thereafter, the molten region in the shape of the channel region is cooled by heat transfer to the lower layer film. At this time, first, cooling is started from the edge of the channel region toward the center of the channel region. Cooling proceeds. For this reason, after the amorphous silicon film in the shape of the channel region is melted and solidified, the formed polysilicon film has a shape in which crystal grains extend from the center of the channel region toward the edge. For this reason, a channel region of a crystal structure in which crystal grains extend in the direction in which carriers flow is formed, and there are few crystal grain boundaries in the carrier movement path, and the carrier mobility is high. Therefore, according to the present invention, it is possible to increase the driving speed and reduce the power consumption of the transistor. Further, since the growth direction of the crystal grains can be controlled only by forming an amorphous silicon film having a desired shape such as a channel region, the transistor design is facilitated.

本発明の第1実施形態に係る低温ポリシリコン膜の形成方法を示す模式図であり、アモルファスシリコン膜をパターニングする工程を示す。It is a schematic diagram which shows the formation method of the low-temperature polysilicon film which concerns on 1st Embodiment of this invention, and shows the process of patterning an amorphous silicon film. パターニングされたアモルファスシリコン膜を、レーザアニールする工程を示す図である。It is a figure which shows the process of laser-annealing the patterned amorphous silicon film. レーザアニールにより、結晶化したポリシリコン膜を示す図である。It is a figure which shows the polysilicon film | membrane crystallized by laser annealing. ポリシリコン膜をチャネル領域として、トランジスタの各電極を形成する工程を示す図である。It is a figure which shows the process of forming each electrode of a transistor by using a polysilicon film as a channel region. レーザ照射による溶融部の温度分布を示す図である。It is a figure which shows the temperature distribution of the fusion | melting part by laser irradiation. マイクロレンズアレイを使用したレーザアニール装置を示す図である。It is a figure which shows the laser annealing apparatus using a micro lens array. 本実施形態の低温ポリシリコン膜の形成方法が適用された薄膜トランジスタの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the thin-film transistor to which the formation method of the low-temperature polysilicon film of this embodiment was applied.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図1は、本発明の実施形態に係る低温ポリシリコン膜の形成方法を示す平面図であり、この低温ポリシリコン膜を薄膜トランジスタのチャネル領域の形成に適用したものである。なお、図1の右図は、基板1上の領域2を拡大して示すものである。ガラス基板等の基板1上に、SiO膜等の絶縁膜を全面に形成し、この絶縁膜(図示せず)上に、アモルファスシリコン膜を全面に形成する。そして、レジスト膜を全面にコーティングした後、このレジスト膜に対し、露光及び現像により、チャネル領域に対応するパターンを形成し、その後、このレジストパターンをマスクとして、アモルファスシリコン膜をエッチング除去することにより、アモルファスシリコン膜をチャネル領域の形状にパターニングする。これにより、基板1上の所定の位置に、複数個のアモルファスシリコン膜3a、3bが、チャネル領域を配置すべき位置に点在するように、そのチャネル領域の形状を有するアイランドパターンとして、形成される。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. FIG. 1 is a plan view showing a method for forming a low-temperature polysilicon film according to an embodiment of the present invention. This low-temperature polysilicon film is applied to formation of a channel region of a thin film transistor. The right view of FIG. 1 shows the region 2 on the substrate 1 in an enlarged manner. An insulating film such as a SiO 2 film is formed on the entire surface of the substrate 1 such as a glass substrate, and an amorphous silicon film is formed on the entire surface of the insulating film (not shown). Then, after coating the resist film on the entire surface, a pattern corresponding to the channel region is formed on the resist film by exposure and development, and then the amorphous silicon film is etched away using the resist pattern as a mask. Then, the amorphous silicon film is patterned into the shape of the channel region. Thereby, a plurality of amorphous silicon films 3a and 3b are formed at predetermined positions on the substrate 1 as island patterns having the shape of the channel region so as to be scattered at positions where the channel region is to be disposed. The

このアモルファスシリコン膜3a、3bは、例えば、図1に示すように、U字形をなす。これは、図4にて後述するように、後工程において、ソース電極15が直線状に形成され、このソース電極15をその両側から取り囲むようにドレイン電極14が形成される予定であるために、このソース電極15とドレイン電極14とが対向する領域として、チャネル領域は、U字形に形成されるからである。   The amorphous silicon films 3a and 3b have, for example, a U shape as shown in FIG. As will be described later with reference to FIG. 4, the source electrode 15 is formed in a straight line in a later process, and the drain electrode 14 is scheduled to be formed so as to surround the source electrode 15 from both sides. This is because the channel region is formed in a U shape as a region where the source electrode 15 and the drain electrode 14 face each other.

このアモルファスシリコン膜3a、3bをチャネル形状に形成した後、図2に示すように、1個又は複数個のアモルファスシリコン膜3a、3bを包含する領域4に、レーザ光を照射する。このレーザ光は、SLS方式による高エネルギのものであり、例えば、エキシマレーザ光である。このアモルファスシリコン膜3a、3bを含む矩形の領域4の全体に、レーザ光を照射する。そうすると、アモルファスシリコン膜3a、3bは高エネルギのレーザ光の照射を受け、そのレーザ光のエネルギを吸収して温度が上昇し、溶融するが、その下層の絶縁膜は、レーザ光の照射を受けてもレーザ光のエネルギを吸収しないので、温度が上昇することはない。   After the amorphous silicon films 3a and 3b are formed in a channel shape, the region 4 including one or a plurality of amorphous silicon films 3a and 3b is irradiated with laser light as shown in FIG. This laser light is of high energy according to the SLS method, for example, excimer laser light. The entire rectangular region 4 including the amorphous silicon films 3a and 3b is irradiated with laser light. As a result, the amorphous silicon films 3a and 3b are irradiated with high-energy laser light and absorb the energy of the laser light to rise in temperature and melt, but the underlying insulating film is irradiated with laser light. However, since the laser beam energy is not absorbed, the temperature does not increase.

このように、絶縁膜は、アモルファスシリコン膜3a、3bの下層の部分はもとより、露出している部分もレーザ光のエネルギを吸収しないので、殆ど、温度が上昇しない。主として、アモルファスシリコン膜3a、3bのみが、レーザ光の照射を受けて温度が上昇し、一旦溶融する。その後、例えば、約20nsの間に、この溶融シリコンが冷却されて凝固するが、このとき、U字形のチャネル領域の縁部から冷却が開始して凝固が開始し、U字形の中心部の凝固が最後まで残る。即ち、U字形のチャネル領域の中心部は、溶融部が凝固する際に、凝固が完了する最後まで溶け残る部分である。これにより、図3に示すように、結晶粒が前記中心部から縁部に向かうように長く延びて形成されたポリシリコン膜13a、13bが形成される。   As described above, the insulating film absorbs the energy of the laser beam not only in the lower layer portions of the amorphous silicon films 3a and 3b but also in the exposed portion, so that the temperature hardly increases. Mainly, only the amorphous silicon films 3a and 3b are irradiated with laser light, and the temperature rises and is once melted. Thereafter, for example, in about 20 ns, the molten silicon is cooled and solidified, but at this time, cooling starts from the edge of the U-shaped channel region and solidification starts, and solidification of the U-shaped center portion is performed. Remains until the end. That is, the central portion of the U-shaped channel region is a portion that remains undissolved until the end of solidification when the melted portion solidifies. As a result, as shown in FIG. 3, polysilicon films 13a and 13b are formed in which the crystal grains extend so as to extend from the center to the edge.

その後、図4に示すように、このポリシリコン膜13a、13bをチャネル領域として、直線状に延びるソース電極15と、このソース電極15の両側を取り囲むドレイン電極14とを、これらのソース電極15とドレイン電極14とが対向する領域が、ポリシリコン膜13a、13bの形成領域に整合するようにして、形成する。そして、これらのソース電極15,ドレイン電極14及びチャネル領域(ポリシリコン膜13a、13b)の上に、ゲート絶縁膜(図示せず)を形成し、このゲート絶縁膜の上に、ゲート電極16を形成する。   Thereafter, as shown in FIG. 4, the source electrode 15 extending linearly with the polysilicon films 13 a and 13 b as channel regions, and the drain electrode 14 surrounding both sides of the source electrode 15, the source electrode 15 and A region facing the drain electrode 14 is formed so as to be aligned with a region where the polysilicon films 13a and 13b are formed. Then, a gate insulating film (not shown) is formed on the source electrode 15, the drain electrode 14, and the channel region (polysilicon films 13a and 13b), and the gate electrode 16 is formed on the gate insulating film. Form.

次に、レーザ光の照射によるアニーリング装置の一例について説明する。図6はマイクロレンズアレイにより、レーザ光を基板1上に照射して、アモルファスシリコン膜をアニールする装置を示す図である。このマイクロレンズを使用したレーザアニール装置は、光源21から出射されたレーザ光を、レンズ群22により平行ビームに整形し、多数のマイクロレンズ27からなるマイクロレンズアレイ25を介して基板1に照射する。レーザ光源21は、例えば、波長が308nm又は353nmのレーザ光を例えば50Hzの繰り返し周期で放射するエキシマレーザである。マイクロレンズアレイ25は、透明基板に多数のマイクロレンズ27が配置されたものであり、この透明基板の上面にはマイクロレンズ27に対応して迷光を遮断するための遮光膜26が形成されていて、この遮光膜26を通過したレーザ光を、マイクロレンズ27により、基板1に設定された薄膜トランジスタのチャネル領域の形成予定領域に集光させるものである。このマイクロレンズアレイ25の上方には、マスク23が配置されており、このマスク23に設けられた遮光膜24の開口部を介して、レーザ光が基板1上の領域4に照射される。従って、マスク23の遮光膜24の開口部は、基板1上のチャネル領域(アモルファスシリコン膜3a、3b)を包含する領域4に対応する大きさ及び位置に形成されている。   Next, an example of an annealing apparatus using laser light irradiation will be described. FIG. 6 is a view showing an apparatus for irradiating an amorphous silicon film by irradiating the substrate 1 with laser light using a microlens array. In the laser annealing apparatus using the microlens, the laser light emitted from the light source 21 is shaped into a parallel beam by the lens group 22 and irradiated onto the substrate 1 through the microlens array 25 including a large number of microlenses 27. . The laser light source 21 is, for example, an excimer laser that emits laser light having a wavelength of 308 nm or 353 nm at a repetition period of 50 Hz, for example. The microlens array 25 has a large number of microlenses 27 arranged on a transparent substrate, and a light shielding film 26 for blocking stray light is formed on the upper surface of the transparent substrate corresponding to the microlenses 27. The laser light that has passed through the light-shielding film 26 is condensed by the microlens 27 onto a region to be formed of the channel region of the thin film transistor set on the substrate 1. A mask 23 is disposed above the microlens array 25, and the region 4 on the substrate 1 is irradiated with laser light through an opening of a light shielding film 24 provided on the mask 23. Accordingly, the opening of the light shielding film 24 of the mask 23 is formed in a size and position corresponding to the region 4 including the channel regions (amorphous silicon films 3a and 3b) on the substrate 1.

次に、上述のごとく構成された低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法の動作について説明する。先ず、図1に示すように、基板1上に絶縁膜(図示せず)を形成し、その上に、アモルファスシリコン膜を形成する。そして、このアモルファスシリコン膜に対し、所定のチャネル領域の形状にレジストパターンを形成し、このレジストパターンをマスクとして、アモルファスシリコン膜をエッチングして、図1に示すように、チャネル領域の形状を有するアモルファスシリコン膜3a、3bを形成する。   Next, the operation of the method for forming a low-temperature polysilicon film and the method for manufacturing a thin film transistor configured as described above will be described. First, as shown in FIG. 1, an insulating film (not shown) is formed on the substrate 1, and an amorphous silicon film is formed thereon. Then, a resist pattern is formed in the shape of a predetermined channel region on the amorphous silicon film, and the amorphous silicon film is etched using the resist pattern as a mask to have the shape of the channel region as shown in FIG. Amorphous silicon films 3a and 3b are formed.

具体的には、図7に示すような薄膜トランジスタの製造に本発明が適用される。図7は、一例として、AMOLED(Active-Matrix Organic Light-Emitting Diode:アクティブマトリックス有機LED)の一般的なパネル構造のおけるトランジスタを示す断面図である。この図7は、図4に示すトランジスタのソース電極15とドレイン電極14の長手方向に垂直の方向の断面図である。基板1としてのガラス基板上に、絶縁膜としてのバッファ層31を形成し、このバッファ層31の上に、アモルファスシリコン膜を形成し、後述するようにして、このアモルファスシリコン膜をパターニングして、チャネル領域の形状を得る。そして、後述するようにして、このパターニングされたアモルファスシリコン膜にレーザ光を照射してアニールし、このアモルファスシリコン膜を結晶化して、ポリシリコン膜13a(13b)を形成する。その後、絶縁膜33の下層部分を全面に形成し、この絶縁膜下層部分上にゲート電極16をパターン形成する。この絶縁膜33の下層部分は、ゲート絶縁膜となる部分である。その後、絶縁膜33の上層部分(層間絶縁膜)を全面に形成し、絶縁膜33にコンタクトホールを形成し、ポリシリコン膜13a(13b)に接続するソース電極15及びドレイン電極14を形成する。その後、全面にパッシベーション膜としての絶縁膜38を形成し、この絶縁膜38の上に、配線層39a、39bを形成する。配線層39a、39bは、絶縁膜38に形成したコンタクトホールを介してドレイン電極14に接続される。符号40は絶縁膜38上に形成される有機ELの色素子を分離するスペーサである。図7において、ソース電極15が中央に配置され、その両側にソース電極14が配置され、ソース電極15と、その両側のドレイン電極14との間に、夫々、ポリシリコン膜13a(13b)が配置されている。これは、図4に示すように、U字形のポリシリコン膜13a,13bと、U字形のドレイン電極14と、その中央の直線状のソース電極15とが配置されている状態を、ソースドレイン電極の長手方向に垂直の方向に断面をみているからであり、図7において、2個のポリシリコン膜13a(13b)と2個のドレイン領域14とは、夫々、紙面の奥又は手前で、共通に接続されている。   Specifically, the present invention is applied to the manufacture of a thin film transistor as shown in FIG. FIG. 7 is a cross-sectional view showing a transistor in a general panel structure of an AMOLED (Active-Matrix Organic Light-Emitting Diode) as an example. FIG. 7 is a cross-sectional view in the direction perpendicular to the longitudinal direction of the source electrode 15 and the drain electrode 14 of the transistor shown in FIG. A buffer layer 31 as an insulating film is formed on a glass substrate as the substrate 1, an amorphous silicon film is formed on the buffer layer 31, and this amorphous silicon film is patterned as described later, Get the shape of the channel region. Then, as will be described later, this patterned amorphous silicon film is irradiated with laser light and annealed, and the amorphous silicon film is crystallized to form a polysilicon film 13a (13b). Thereafter, the lower layer portion of the insulating film 33 is formed on the entire surface, and the gate electrode 16 is patterned on the lower layer portion of the insulating film. The lower layer portion of the insulating film 33 is a portion that becomes a gate insulating film. Thereafter, the upper layer portion (interlayer insulating film) of the insulating film 33 is formed on the entire surface, contact holes are formed in the insulating film 33, and the source electrode 15 and the drain electrode 14 connected to the polysilicon film 13a (13b) are formed. Thereafter, an insulating film 38 as a passivation film is formed on the entire surface, and wiring layers 39 a and 39 b are formed on the insulating film 38. The wiring layers 39 a and 39 b are connected to the drain electrode 14 through a contact hole formed in the insulating film 38. Reference numeral 40 denotes a spacer for separating an organic EL color element formed on the insulating film 38. In FIG. 7, the source electrode 15 is disposed in the center, the source electrode 14 is disposed on both sides thereof, and the polysilicon film 13a (13b) is disposed between the source electrode 15 and the drain electrode 14 on both sides thereof. Has been. As shown in FIG. 4, the U-shaped polysilicon films 13a and 13b, the U-shaped drain electrode 14, and the linear source electrode 15 at the center thereof are arranged. This is because the two polysilicon films 13a (13b) and the two drain regions 14 are common to each other at the back or in front of the paper surface in FIG. It is connected to the.

次に、アモルファスシリコン膜に対するレーザアニーリングについて詳細に説明する。図6に示すマイクロレンズアレイを使用したレーザアニール装置を使用して、1又は複数個のアモルファスシリコン膜3a、3b毎に、これらのアモルファスシリコン膜3a、3bを包含する領域4にレーザ光を照射する。このレーザ光のエネルギの強度は、1回のレーザ光の照射で、各アモルファスシリコン膜3a、3bを溶融させることができる程度のものであり、所謂SLS方式のアニール処理を行う。このアニール処理においては、アモルファスシリコン膜3a、3bのみが、実質的にレーザ光のエネルギを吸収し、その下層の絶縁膜及びガラス基板1はレーザ光を吸収しない。よって、図5(a)に示すように、例えば、アモルファスシリコン膜3bの長手方向に垂直の方向について、温度分布をみると、図5(b)に示すように、アモルファスシリコン膜3bのみが昇温して、基板1及び絶縁膜は昇温せず、基板1及び絶縁膜の温度はレーザ光の照射前と変わらず、約30℃であり、アモルファスシリコン膜3bのみが約2000℃と高温になる温度パターンが得られる。従って、アモルファスシリコン膜3bの部分は溶融する。但し、この図5(b)に示すように、この温度パターンは、アモルファスシリコン膜3bの幅方向の中心部と、縁部とで対比した場合、アモルファスシリコン膜3bの中心部ではレーザ光の投入エネルギに対応して2000℃という高温となっているが、アモルファスシリコン膜3bの縁部では、比較的低温となっており、基板1及び絶縁膜の温度(約30℃)から、アモルファスシリコン膜3bの中心部の2000℃まで、温度勾配が形成されている。このため、レーザ光の照射が停止して、溶融部が冷却された場合、溶融部の熱は、下層の絶縁膜及び基板1に流れて冷却されるが、この冷却期間の20nsの間に、チャネル領域の縁部から冷却が開始されて進行し、チャネル領域の縁部から凝固が開始されて、この凝固が、チャネル領域の縁部から、チャネル領域の中心部(アモルファスシリコン膜3a、3bであった領域の中心部)まで進行する。従って、図3に示すように、溶融部の凝固が、チャネル領域の縁部からその中心部に向かって進行するため、チャネル領域の縁部から中心部に向かって延びるように結晶粒が成長する。最終的に、チャネル領域の中心部が凝固して、凝固過程が終了する。これにより、チャネル領域の幅方向(長手方向に垂直の方向)に結晶粒が延びるポリシリコン膜13a、13bが形成される。   Next, laser annealing for the amorphous silicon film will be described in detail. Using the laser annealing apparatus using the microlens array shown in FIG. 6, the region 4 including these amorphous silicon films 3a and 3b is irradiated with laser light for each of one or a plurality of amorphous silicon films 3a and 3b. To do. The intensity of the energy of the laser beam is such that the amorphous silicon films 3a and 3b can be melted by one laser beam irradiation, and so-called SLS annealing is performed. In this annealing process, only the amorphous silicon films 3a and 3b substantially absorb the energy of the laser beam, and the underlying insulating film and the glass substrate 1 do not absorb the laser beam. Therefore, as shown in FIG. 5A, for example, when the temperature distribution is observed in the direction perpendicular to the longitudinal direction of the amorphous silicon film 3b, only the amorphous silicon film 3b rises as shown in FIG. 5B. The temperature of the substrate 1 and the insulating film is not raised, and the temperature of the substrate 1 and the insulating film is about 30 ° C., which is the same as before the laser light irradiation, and only the amorphous silicon film 3b is about 2000 ° C. A temperature pattern is obtained. Accordingly, the amorphous silicon film 3b is melted. However, as shown in FIG. 5B, when this temperature pattern is compared between the center portion in the width direction of the amorphous silicon film 3b and the edge portion, the laser beam is input at the center portion of the amorphous silicon film 3b. Although the temperature is as high as 2000 ° C. corresponding to the energy, the temperature is relatively low at the edge of the amorphous silicon film 3b. From the temperature of the substrate 1 and the insulating film (about 30 ° C.), the amorphous silicon film 3b A temperature gradient is formed up to 2000 ° C. at the center of the substrate. For this reason, when the irradiation of the laser beam is stopped and the melted part is cooled, the heat of the melted part flows and cools to the lower insulating film and the substrate 1, but during this cooling period of 20 ns, Cooling starts from the edge of the channel region and progresses, and solidification starts from the edge of the channel region. This solidification starts from the edge of the channel region to the center of the channel region (in the amorphous silicon films 3a and 3b). Go to the center of the area). Therefore, as shown in FIG. 3, the solidification of the molten portion proceeds from the edge of the channel region toward the center thereof, so that the crystal grains grow so as to extend from the edge of the channel region toward the center. . Eventually, the central portion of the channel region is solidified, and the solidification process is completed. Thereby, polysilicon films 13a and 13b in which crystal grains extend in the width direction of the channel region (direction perpendicular to the longitudinal direction) are formed.

その後、図4に示すようにして、直線状のソース電極15と、このソース電極15を取り囲むような形状のドレイン電極14とを、ソース電極15とドレイン電極14との間の領域がポリシリコン膜13a、13bに整合するように、形成する。更に、このソース電極15,ドレイン電極14及びポリシリコン膜13a、13bの上に、ゲート絶縁膜を形成した後、ゲート電極16を形成する。これにより、キャリアが流れる方向に結晶粒界が延びたチャネル領域を有する薄膜トランジスタを得ることができる。   Thereafter, as shown in FIG. 4, the linear source electrode 15 and the drain electrode 14 having a shape surrounding the source electrode 15 are formed, and the region between the source electrode 15 and the drain electrode 14 is a polysilicon film. It is formed so as to match with 13a and 13b. Further, a gate insulating film is formed on the source electrode 15, the drain electrode 14, and the polysilicon films 13a and 13b, and then a gate electrode 16 is formed. Thus, a thin film transistor having a channel region in which a crystal grain boundary extends in a direction in which carriers flow can be obtained.

このような結晶組織のポリシリコン膜13a、13bをチャネル領域とするトランジスタは、チャネル領域のキャリアの移動域において通過すべき結晶粒界が少なく、キャリアの移動度が速い。このため、高速動作のトランジスタを得ることができる。また、キャリアが通過する結晶粒界が少ないため、電流の易導度が高く、低抵抗であるため、低消費電力化が可能である。   A transistor having the polysilicon films 13a and 13b having such a crystal structure as a channel region has few crystal grain boundaries to be passed in the carrier movement region of the channel region, and has high carrier mobility. Therefore, a transistor operating at high speed can be obtained. In addition, since there are few crystal grain boundaries through which carriers pass, current conductivity is high and resistance is low, so that power consumption can be reduced.

従来の低温ポリシリコン膜の形成方法は、先ず、アモルファスシリコン膜を形成した後、エキシマレーザ光の照射により、このアモルファスシリコン膜を一旦溶融させた後、凝固させることにより、ポリシリコン膜を形成し、その後、このポリシリコン膜をエッチングして、所定形状のチャネル領域を形成していた。このため、レーザアニール時の結晶成長方向の制御が煩雑であった。しかし、本発明においては、アモルファスシリコン膜を形成した後、このアモルファスシリコン膜をパターニングして、チャネル領域の形状にしておき、その後、このパターニングされたアモルファスシリコン膜を包含する領域にレーザ光を照射して、ポリシリコン膜に結晶化する。   A conventional method for forming a low-temperature polysilicon film is to first form an amorphous silicon film, and then melt the amorphous silicon film once by excimer laser light irradiation, and then solidify to form a polysilicon film. Thereafter, the polysilicon film is etched to form a channel region having a predetermined shape. For this reason, control of the crystal growth direction at the time of laser annealing was complicated. However, in the present invention, after an amorphous silicon film is formed, the amorphous silicon film is patterned to form a channel region, and then the region including the patterned amorphous silicon film is irradiated with laser light. Then, it is crystallized into a polysilicon film.

本発明においては、アモルファスシリコン膜をパターニングして、幅が長さよりも十分に短い形状にすることにより、アニーリングに際しては、このアモルファスシリコン膜のパターンを包含する領域にレーザ光を照射するだけで、前記パターンの縁部から中心部に向かって延びる結晶粒界を有するポリシリコン膜を形成することができる。従って、アモルファスシリコン膜を所定形状にパターニングするだけで、その形状に応じて、自己整合的に、アニーリング後に結晶粒界が延びる方向を制御することができ、高速動作のチャネル領域を任意の位置に、且つ高速動作のキャリアの流れる方向を任意の方向に制御することができる。このため、トランジスタの設計が容易になる。   In the present invention, by patterning the amorphous silicon film so that the width is sufficiently shorter than the length, for annealing, simply irradiating the region including the pattern of the amorphous silicon film with laser light, A polysilicon film having a crystal grain boundary extending from the edge of the pattern toward the center can be formed. Therefore, by simply patterning the amorphous silicon film into a predetermined shape, the direction in which the crystal grain boundary extends after annealing can be controlled in a self-aligned manner according to the shape, and the channel region for high-speed operation can be placed at an arbitrary position. In addition, it is possible to control the flow direction of the high-speed operation carrier in an arbitrary direction. This facilitates transistor design.

なお、ソース電極、ドレイン電極及びゲート電極の形状は、上記実施形態にて示した形状に限らないことは勿論である。また、トランジスタの構造も、上記実施形態に限るものではない。   Needless to say, the shapes of the source electrode, the drain electrode, and the gate electrode are not limited to those shown in the above embodiment. Further, the structure of the transistor is not limited to the above embodiment.

本発明は、高速動作及び低消費電力であるトランジスタ特性を有し、設計が容易な薄膜トランジスタの製造に有益である。   INDUSTRIAL APPLICABILITY The present invention is useful for manufacturing a thin film transistor that has transistor characteristics with high speed operation and low power consumption and is easy to design.

1:基板
2:領域
3a、3b:アモルファスシリコン膜
4:領域
13a、13b:ポリシリコン膜
14:ドレイン電極
15:ソース電極
16:ゲート電極
1: substrate 2: regions 3a, 3b: amorphous silicon film 4: regions 13a, 13b: polysilicon film 14: drain electrode 15: source electrode 16: gate electrode

Claims (2)

基板上にアモルファスシリコン膜を形成する工程と、このアモルファスシリコン膜を所定のアイランド形状の複数個のパターンにパターニングする工程と、前記1又は複数個のパターンを包絡する領域にレーザ光を照射して前記アモルファスシリコン膜をポリシリコン膜に結晶化させる工程と、前記ポリシリコン膜に対して電極を形成する工程と、を有することを特徴とする低温ポリシリコン膜の形成方法。 A step of forming an amorphous silicon film on the substrate; a step of patterning the amorphous silicon film into a plurality of patterns of a predetermined island shape; and irradiating a region enclosing the one or more patterns with laser light. A method for forming a low-temperature polysilicon film, comprising: a step of crystallizing the amorphous silicon film into a polysilicon film; and a step of forming an electrode on the polysilicon film. 基板上に絶縁膜を形成する工程と、前記絶縁膜上にゲート電極をパターン形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、全面にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜をパターニングして前記ゲート絶縁膜を挟んで前記ゲート電極と対向する領域に所定のチャネル領域の形状の複数個のアイランドパターンを形成する工程と、前記1又は複数個のパターンを包含する領域にレーザ光を照射して前記アモルファスシリコン膜をポリシリコン膜に結晶化させる工程と、前記ポリシリコン膜に対してソースドレイン電極を形成する工程と、を有することを特徴とする薄膜トランジスタの製造方法。 Forming an insulating film on the substrate; patterning a gate electrode on the insulating film; forming a gate insulating film on the gate electrode; forming an amorphous silicon film on the entire surface; Including a step of patterning the amorphous silicon film to form a plurality of island patterns having a predetermined channel region shape in a region facing the gate electrode with the gate insulating film interposed therebetween, and the one or more patterns included A thin film transistor comprising: a step of crystallizing the amorphous silicon film into a polysilicon film by irradiating a region to be irradiated with laser light; and a step of forming a source / drain electrode on the polysilicon film. Method.
JP2012202597A 2012-09-14 2012-09-14 Method of forming low temperature polysilicon film and method of manufacturing thin film transistor Pending JP2014060184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012202597A JP2014060184A (en) 2012-09-14 2012-09-14 Method of forming low temperature polysilicon film and method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012202597A JP2014060184A (en) 2012-09-14 2012-09-14 Method of forming low temperature polysilicon film and method of manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
JP2014060184A true JP2014060184A (en) 2014-04-03

Family

ID=50616424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012202597A Pending JP2014060184A (en) 2012-09-14 2012-09-14 Method of forming low temperature polysilicon film and method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP2014060184A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021015142A1 (en) * 2019-07-24 2021-01-28 東京エレクトロン株式会社 Substrate processing method, substrate processing device, and wiring pattern forming system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021015142A1 (en) * 2019-07-24 2021-01-28 東京エレクトロン株式会社 Substrate processing method, substrate processing device, and wiring pattern forming system

Similar Documents

Publication Publication Date Title
KR101645770B1 (en) Apparatus and method for formation of low-temperature polysilicon film
JP2006237270A (en) Thin-film semiconductor device and its manufacturing method, and indicating device
WO2011158612A1 (en) Device and method for forming low-temperature polysilicon film
KR101015844B1 (en) Thin Film Transistor, The Fabricating Method of The Same and Organic Light Emitted Desplay Device Comprising The Same
KR20140018081A (en) Method of manufacturing thin film semiconductor device, method of manufacturing thin film semiconductor array substrate, method of forming crystalline silicon thin film and apparatus for forming crystalline silicon thin film
JP4169073B2 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
KR100915073B1 (en) Method for crystallizing semiconductor film and semiconductor film crystallized by the method
KR20070093337A (en) Method for crystallizing a semiconductor thin film
JP2007208180A (en) Laser annealing technique, semiconductor film, semiconductor device, and electro-optical device
JP6221088B2 (en) Laser annealing apparatus and laser annealing method
JP2008227077A (en) Masking structure for laser light, laser processing method, tft element, and laser processing apparatus
JP2007281420A (en) Method for crystallizing semiconductor thin film
KR100785019B1 (en) A bottom gate thin film transistor and method of manufacturing thereof
JP2014060184A (en) Method of forming low temperature polysilicon film and method of manufacturing thin film transistor
JP2009289874A (en) Thin-film transistor and display unit
JP2009016667A (en) Thin film semiconductor device, method of manufacturing the same, and display device
JP4013074B2 (en) Method for forming polycrystalline silicon thin film transistor
JP2007281465A (en) Method of forming polycrystalline film
KR102219343B1 (en) Method of thin film semiconductor device
JP4035019B2 (en) Manufacturing method of semiconductor device
KR100860007B1 (en) Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device
US11791160B2 (en) Polycrystalline film, method for forming polycrystalline film, laser crystallization device and semiconductor device
JP3845569B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP2010186967A (en) Thin-film transistor and method of manufacturing same
JP2009224706A (en) Manufacturing method of semiconductor device and semiconductor device