JP2014049661A - Semiconductor quantum device - Google Patents

Semiconductor quantum device Download PDF

Info

Publication number
JP2014049661A
JP2014049661A JP2012192665A JP2012192665A JP2014049661A JP 2014049661 A JP2014049661 A JP 2014049661A JP 2012192665 A JP2012192665 A JP 2012192665A JP 2012192665 A JP2012192665 A JP 2012192665A JP 2014049661 A JP2014049661 A JP 2014049661A
Authority
JP
Japan
Prior art keywords
semiconductor
electric field
quantum
exciton
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012192665A
Other languages
Japanese (ja)
Other versions
JP6114934B2 (en
Inventor
Tadashi Fukuzawa
董 福澤
Satoru Shimomura
哲 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ehime University NUC
Original Assignee
Ehime University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ehime University NUC filed Critical Ehime University NUC
Priority to JP2012192665A priority Critical patent/JP6114934B2/en
Publication of JP2014049661A publication Critical patent/JP2014049661A/en
Application granted granted Critical
Publication of JP6114934B2 publication Critical patent/JP6114934B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor exciton system which is available as a semiconductor quantum device for a quantum computer and in which Bose-Einstein condensate is performed within a macro region.SOLUTION: A semiconductor quantum device 1 comprises a semiconductor hetero interface which is constituted in the order of a semiconductor I2, a semiconductor II3, a semiconductor III4, and a semiconductor IV05, and an exciton comprised of quantum levels of electrons and positive holes in a triangular potential formed by applying an electric field is used for a semiconductor hetero structure including a staggered hetero interface, thereby reducing influences of hetero interface roughness upon the exciton. Further, by using a substrate for which an orientation of a GaAs substrate where AlGaAs/AlAs staggered hetero interface is grown is made off from (100) to 23.8°, the staggered hetero interface grown thereon is made into super flat surface and decoherence of the exciton in which Bose-Einstein condensate is performed is reduced, thereby obtaining a semiconductor quantum device 1 of which the computing time is long.

Description

本発明は、ボーズ粒子のボーズ・アインシュタイン(B-Eと呼ぶ。)凝縮による巨視的量子効果を利用した半導体量子素子に関する。さらに詳しくは、本発明は、半導体ヘテロ構造に電界を印加し生じた三角ポテンシャル中の励起子をB-E凝縮させた半導体量子素子に関する。   The present invention relates to a semiconductor quantum device using a macroscopic quantum effect caused by Bose Einstein (B-E) condensation of Bose particles. More specifically, the present invention relates to a semiconductor quantum device in which excitons in a triangular potential generated by applying an electric field to a semiconductor heterostructure are B-E condensed.

ノイマン型コンピュータは、半導体加工の微細化技術が、長期にわたりムーアの法則に従って進んできたことにより、演算能力を飛躍的に発展させてきた。しかしながら微細化が限界に近づき、超LSIを形成する個々の素子が、量子的な揺らぎの影響が出始めることと、演算能力を上げるために、多数の計算機を並列化した際、消費する電力が膨大であることから、更なる能力向上は限界に近づきつつある。   Neumann computers have dramatically improved their computing capabilities as semiconductor processing miniaturization technology has progressed according to Moore's Law for a long time. However, miniaturization is approaching the limit, and the individual elements forming the VLSI start to be affected by quantum fluctuations, and the power consumed when many computers are parallelized in order to increase computing power. Due to the enormous volume, further capacity building is approaching its limits.

これに対して、新たに提案された量子コンピュータは、全く新しいアルゴリズムによる計算方法として、量子状態間の重ね合わせ(量子もつれ)を利用することで、ノイマン型コンピュータでは時間が掛かり過ぎて解けない計算を、瞬時に解くことが可能になるとされ、多くの研究者がそれを実現する系を提案し実験を行っている。   On the other hand, the newly proposed quantum computer uses a superposition (quantum entanglement) between quantum states as a calculation method based on a completely new algorithm, which makes it difficult for a Neumann computer to solve. Can be solved instantly, and many researchers have proposed and experimented with a system that realizes it.

ボーズ粒子のB-E凝縮状態では、粒子の熱的ド・ブロイ波長が、低温になるに従い、長くなり、粒子間でその波が重なりあうことで、系全体がコヒーレント状態となる。熱的ド・ブロイ波長は、ボーズ粒子の質量と温度の積の2分の1乗に逆比例するため、質量の重い原子では、ナノ・ケルビン・オーダーまで冷却する必要がある。
ノーベル物理学賞の受賞対象となった、Rb原子のB-E凝縮では、原子が重いため170nKという極低温が必要であった(非特許文献1参照)。このような極低温を得るには、レーザによる冷却と磁場による冷却が必要であり、特許文献1に記載されている量子コンピュータのような多数のビットを実現するには、装置が大掛かり過ぎて実用化は困難である。
In the BE condensed state of the Bose particle, the thermal de Broglie wavelength of the particle becomes longer as the temperature becomes lower, and the waves overlap each other, so that the entire system becomes a coherent state. Since the thermal de Broglie wavelength is inversely proportional to the half power of the product of the mass and temperature of the Bose particle, it is necessary to cool the heavy mass to the nano Kelvin order.
The BE condensation of Rb atoms, which was awarded the Nobel Prize in Physics, required a cryogenic temperature of 170 nK because the atoms were heavy (see Non-Patent Document 1). In order to obtain such an extremely low temperature, cooling by a laser and cooling by a magnetic field are necessary. To realize a large number of bits like the quantum computer described in Patent Document 1, the apparatus is too large and practical. Is difficult.

これに対して、半導体中の励起子は、電子と正孔がクーロン力で互いに引き合い、水素原子様の状態となり、半導体中を自由に動き回ることが可能な準粒子で、有限の寿命で再結合発光し消滅するボーズ粒子であり、その質量は原子と比べ100万分の1程度の軽さであるため、凝縮に必要な温度も原子の場合の100万倍高温となる。   On the other hand, excitons in semiconductors are quasiparticles in which electrons and holes are attracted to each other by Coulomb force, become like hydrogen atoms, and can move freely around the semiconductor, and recombine with a finite lifetime. Bose particles that emit light and disappear, and their mass is about 1 / 1,000,000 lighter than atoms. Therefore, the temperature required for condensation is one million times higher than that of atoms.

従って、Keldyshが1965年に励起子のB-E凝縮の可能性を理論的に示して以来、数多くの研究者が世界初の「B-E凝縮の観測」を目指して研究を進めてきた。しかしながら、従来研究されてきた多くの励起子系は、再結合発光の寿命が短いものが多く、光学的に励起されて電子温度が高い状態から、格子温度まで冷却される前に消滅したり、高密度励起で電子と正孔が液滴状態となるためボーズ粒子系で無くなったり、また励起子分子を形成したりするなど、多くの理由から励起子のB-E凝縮は実現できなかった。   Therefore, since Keldysh theoretically showed the possibility of B-E condensation of excitons in 1965, many researchers have been working on the world's first “observation of B-E condensation”. However, many of the exciton systems that have been studied in the past often have short lifetimes of recombination luminescence, and are extinguished before being cooled to the lattice temperature from a state of being optically excited and having a high electron temperature, Exciton BE condensation could not be realized for many reasons, such as the disappearance of the Bose particle system and formation of exciton molecules because electrons and holes are in droplets by high-density excitation.

また、励起子の寿命が長い、亜酸化銅のバルク結晶では冷却効率が悪く、励起子が十分冷却できないことや、励起子が空間的に拡散してしまい、B-E凝縮に必要な濃度を得ることができなかった。2011年になり、亜酸化銅のバルク結晶内で、レーザ光を用いて励起子を空間的に閉じ込め、287mKまで冷却することで、B-E凝縮を実現したという報告がなされた(非特許文献2参照)。しかしながらこの系では、凝縮体は光閉じ込めされた一部分にすぎず、量子コンピュータに必要な多数の量子ビットを実現することは、工業的に困難である。   In addition, a cuprous oxide bulk crystal with a long exciton lifetime has poor cooling efficiency, and the exciton cannot be cooled sufficiently, or the exciton diffuses spatially to obtain the concentration required for BE condensation. I could not. In 2011, it was reported that BE condensate was achieved by spatially confining excitons in a cuprous oxide bulk crystal using laser light and cooling to 287 mK (see Non-Patent Document 2). ). However, in this system, the condensate is only a part of light confinement, and it is industrially difficult to realize a large number of qubits necessary for a quantum computer.

励起子のB-E凝縮に関するこれらの困難に打ち勝つ解決策として、本願の発明者の一人である福澤は、1989年に「2重量子井戸における空間分離された電子・正孔からなる励起子系」を提案した(非特許文献3参照)。
図21は、この2重量子井戸における空間分離された電子・正孔からなる励起子系の励起子電子状態の概念図である。図21において、303はこの励起子系の電子の波動関数で、304は正孔の波動関数であり、ともに数値解析して求めており、電界を印加されて傾斜した伝導帯301と価電子帯302に重ねて表示してある。この2重量子井戸は、量子井戸として厚さ5nmのGaAsを、量子井戸間の障壁として厚さ4nmのAl0.3Ga0.7Asを用いている。この系を構成する2重量子井戸に電界をかけた状態で光励起を行うと、2つある量子井戸のそれぞれで、値電子帯302から電子が伝導帯301に励起され、電子と正孔がそれぞれの量子井戸中に生じるが、2個の量子井戸間の障壁が4nmと充分に薄いため、電界により電子と正孔がエネルギー的により低い側の量子井戸にトンネリングし、結果として電子303と正孔304が別々の量子井戸に分離される。
As a solution to overcome these difficulties related to exciton BE condensation, Fukuzawa, one of the inventors of this application, announced in 1989 that "exciton system consisting of electrons and holes separated in space in a double quantum well". Proposed (see Non-Patent Document 3).
FIG. 21 is a conceptual diagram of an exciton electronic state of an exciton system composed of electrons and holes separated in space in this double quantum well. In FIG. 21, reference numeral 303 denotes an electron wave function of the exciton system, and 304 denotes a hole wave function, both of which are obtained by numerical analysis, and are obtained by applying an electric field to tilt the conduction band 301 and the valence band. 302 is displayed in an overlapping manner. This double quantum well uses 5 nm thick GaAs as the quantum well and 4 nm thick Al 0.3 Ga 0.7 As as the barrier between the quantum wells. When photoexcitation is performed in the state where an electric field is applied to a double quantum well constituting this system, electrons are excited from a value electron band 302 to a conduction band 301 in each of the two quantum wells, and electrons and holes are respectively However, since the barrier between the two quantum wells is sufficiently thin as 4 nm, electrons and holes are tunneled to the lower quantum well by the electric field, resulting in the electrons 303 and the holes. 304 are separated into separate quantum wells.

この結果、電子と正孔の波動関数の重なり積分が減少し、励起子の発光寿命が100倍程度長くなり、励起子が格子温度まで十分に冷える時間ができる。これにより初めて極低温の励起子の振る舞いを実験的に観測できるようになった(非特許文献4参照)。
図24は、この2重量子井戸励起子系のフォトルミネッセンス・スペクトルの半値幅の温度依存性を印加する電界をパラメータとしてプロットしたものである。図24において、電界をかけない場合の温度依存性305は、温度の低下とともに半値幅が増大するが、電界を40kV/cm印加し励起子の寿命を延ばした場合の温度依存性306は、7Kより低温で、急激な半値幅の減少が観測された。図24に示されたフォトルミネッセンス・スペクトルにおける半値幅の温度依存性の解釈は、後述する。
As a result, the overlap integral of the wave function of electrons and holes is reduced, the emission lifetime of the exciton is increased by about 100 times, and the exciton can be sufficiently cooled to the lattice temperature. As a result, for the first time, the behavior of cryogenic excitons can be experimentally observed (see Non-Patent Document 4).
FIG. 24 is a plot of the electric field that applies the temperature dependence of the half width of the photoluminescence spectrum of this double quantum well exciton system as a parameter. In FIG. 24, the temperature dependence 305 when the electric field is not applied increases the half-value width as the temperature decreases, but the temperature dependence 306 when the electric field is applied to extend the exciton lifetime is 7K. A sharp decrease in the half-width was observed at lower temperatures. The interpretation of the temperature dependence of the half width in the photoluminescence spectrum shown in FIG. 24 will be described later.

この系では、電子と正孔が分かれて存在する量子井戸が電界の向きで一義的に決まるため、全ての励起子の電気双極子の向きがそろった系となる。このためボーズ粒子間相互作用は双極子間相互作用となり、電子間のクーロン相互作用と異なり、ボーズ粒子が最近接するまでは、ニュートラルに近い反発力であるため、B-E凝縮が起こりやすい系であるといえる。さらに電気双極子の向きがそろった系であるため、励起子分子や、電子・正孔液滴になりにくく、この点でもB-E凝縮に適した系である。   In this system, the quantum well in which electrons and holes are separated is uniquely determined by the direction of the electric field, so that the directions of the electric dipoles of all excitons are aligned. For this reason, the interaction between Bose particles is an interaction between dipoles, and unlike the Coulomb interaction between electrons, until the Bose particle is closest, it is a repulsive force close to neutral, so BE condensation is likely to occur. I can say that. In addition, since the electric dipoles are aligned, they are unlikely to form exciton molecules or electron / hole droplets, and this is also a suitable system for BE condensation.

しかしながら、この系は2つの量子井戸であるGaAsと、障壁層であるAlGaAsとの界面が4枚存在しており、それぞれの2次元面内において、単原子層オーダーの膜厚のばらつきやGa/Al組成の揺らぎが不可避である。2次元面内では、励起子が存在する場所に対して、揺らぎによるそれぞれの量子井戸の厚さや中間の障壁層の厚さの組み合わせが異なり、その異なった組み合わせは異なった励起子エネルギーを与える。その結果、2次元面内の異なった励起子エネルギー分布は20meVにおよぶ発光スペクトルの不均一幅として観測される。図25は、実験的に得られた不均一幅に合わせて、励起子エネルギーの2次元面内ラフネス307を計算でモデル化した例である。   However, this system has four interfaces between GaAs, which is two quantum wells, and AlGaAs, which is a barrier layer. Al composition fluctuation is inevitable. In the two-dimensional plane, the combination of the thickness of each quantum well and the thickness of the intermediate barrier layer due to fluctuation is different from the place where the excitons exist, and the different combinations give different exciton energies. As a result, different exciton energy distribution in the two-dimensional plane is observed as the non-uniform width of the emission spectrum up to 20 meV. FIG. 25 is an example in which the two-dimensional in-plane roughness 307 of exciton energy is modeled by calculation in accordance with the experimentally obtained non-uniform width.

従って2重量子井戸系の励起子は、2次元空間内のどこに存在するかで、最低の励起子エネルギーが異なることになる。ある微小な領域でB-E凝縮が期待できる温度よりもはるかに低い温度まで格子温度を冷却しても、他の場所では異なる励起子エネルギーとなるため、系全体で一つの凝縮体にはなれず、ポテンシャル・ラフネスで生じる多数のローカル・ミニマムでそれぞれ独立したB-E凝縮を起こすことになる。   Therefore, the minimum exciton energy differs depending on where the excitons of the double quantum well system exist in the two-dimensional space. Even if the lattice temperature is cooled to a temperature much lower than the temperature at which BE condensation can be expected in a small region, the exciton energy differs in other places.・ Independent local condensation occurs at many local minimums caused by roughness.

本願の発明者の一人である福澤は、非特許文献3で提案した2重量子井戸系の励起子が、このような問題を有することを理論計算で予測した上で実験を行い、非特許文献4で2重量子井戸系励起子がB-E凝縮を起こしている状況証拠を明らかにした。
図24において306に示す2重量子井戸系励起子のフォトルミネッセンス半値幅の温度依存性は、「個々のローカル・ミニマムで生じたB-E凝縮体が誘導冷却により、それぞれのB-E凝縮体が存在するサイトのエネルギーよりも、より低い励起子エネルギーのサイトへ移動を続け、最終的には、その系に存在するすべての励起子が、その系に存在するサイトの低いほうから順番にすきまなく埋め尽くした状態となる。」と解釈できる結果を示した。
ここで誘導冷却とは、B-E凝縮を起こしていない古典的ボーズ粒子の状態で、熱的エネルギーが低いためにポテンシャル・バリアにトラップされている励起子が、温度が下げられてB-E凝縮体になることで、熱エネルギーが不足しているにもかかわらずあたかもポテンシャル・バリアを乗り越えるように、よりエネルギー的に低いサイトへB-E凝縮体が移動する現象である。
Fukuzawa, one of the inventors of the present application, conducted an experiment after predicting that the double quantum well excitons proposed in Non-Patent Document 3 have such problems by theoretical calculation. 4 clarified the situation evidence that the double quantum well excitons cause BE condensation.
The temperature dependence of the photoluminescence half-width of the double quantum well excitons indicated by 306 in FIG. 24 is as follows: “The sites where each BE condensate exists due to induction cooling of the BE condensate generated in each local minimum. Continued to move to a site with a lower exciton energy than the energy of, and eventually all excitons present in the system were filled in order from the lowest of the sites present in the system. The result was able to be interpreted as “a state.”
Here, induction cooling is the state of a classical Bose particle that has not undergone BE condensation, and the exciton trapped in the potential barrier due to low thermal energy becomes a BE condensate when the temperature is lowered. This is the phenomenon that BE condensate moves to a lower energy site as if it were over the potential barrier despite the lack of thermal energy.

B-E凝縮を起こす温度よりも高温の場合は、古典的ボーズ粒子の状態であるため、励起子の熱的運動エネルギーの減少とともに、ローカル・ミニマムのバリアを乗り越えることができなくなる。このため、より低いエネルギーのサイトを空席にしたまま、高いエネルギーのローカル・ミニマムにとどまる割合が増えるため、励起子全体の平均エネルギーは上昇し、誘導冷却を起こした前述の結果と反対の現象を示す(図24の305参照)。以上の結果から、2重量子井戸系励起子がB-E凝縮を起こしたことの状況証拠が得られたと考えられる。   If the temperature is higher than the temperature at which B-E condensation occurs, it is in the state of a classical Bose particle, and as the thermal kinetic energy of excitons decreases, it becomes impossible to overcome the local minimum barrier. This increases the proportion of high energy local minimums while leaving lower energy sites vacant, thus increasing the average energy of the entire exciton, which is opposite to the previous result of inductive cooling. This is shown (see 305 in FIG. 24). From the above results, it is considered that the proof of the situation that double-well excitons caused BE condensation was obtained.

本願の発明者の一人である福澤の2重量子井戸励起子系が、励起子のB-E凝縮を観測する系として最適であるとして、1992年から継続してこの系を研究し続けているL.V.Butovは、2重量子井戸励起子の低温での様々な物理現象について、数多くの論文を報告している。L.V.Butovは、2012年に、2重量子井戸励起子のB-E凝縮を示す結果を発表した(非特許文献5参照)。
図26は、2次元的に測定した発光強度から求めた、2重量子井戸励起子の空間分布の温度依存性である。本願の発明者の一人である福澤と同じく電界により電子と正孔を分離し励起子の再結合発光の寿命を長くし、格子温度を十分低温まで冷却している。
図26において、2重量子井戸系の温度が7Kでは、励起子は308に示すような空間的広がりを持つが、4Kでは励起子は309のように中央に集まりだし、50mKでは、310のように中心にさらに集中している。
LVButov, who has continued to study this system since 1992, is that Fukuzawa's double quantum well exciton system, one of the inventors of this application, is the most suitable system for observing the BE condensation of excitons. Many papers have been reported on various physical phenomena of double quantum well excitons at low temperatures. In 2012, LVButov published a result showing BE condensation of double quantum well excitons (see Non-Patent Document 5).
FIG. 26 shows the temperature dependence of the spatial distribution of double quantum well excitons obtained from the emission intensity measured two-dimensionally. Like Fukuzawa, one of the inventors of the present application, electrons and holes are separated by an electric field to extend the lifetime of recombination emission of excitons, and the lattice temperature is cooled to a sufficiently low temperature.
In FIG. 26, when the temperature of the double quantum well system is 7K, the excitons have a spatial expansion as shown at 308, but at 4K, the excitons start to gather at the center as 309, and at 50 mK, as 310. More concentrated on the center.

図27は、励起子発光の1次のコヒーレンスの程度の空間依存性を表す図である。格子温度をパラメータとしている。励起子発光の1次のコヒーレンスの高い状態が、温度の低下とともに空間的に広がる様子を示している。1次のコヒーレンスはB-E凝縮の割合が増えるにつれて高まることが知られており、図27に示された結果は、励起子がB-E凝縮を起こしていることを強く示唆している。本願の発明者の一人である福澤が提唱した通り、20年の歳月を経て、2重量子井戸励起子系がB-E凝縮することが証明された。しかしながらこれまで述べたように4枚あるヘテロ界面に基づく励起子エネルギーのラフネスが存在するため、たまたま平坦だったごく狭い領域でのB-E凝縮しか実現できておらず、量子コンピュータに必要な、マクロな領域でのB-E凝縮はこの公知例でも実現できていない。   FIG. 27 is a diagram illustrating the spatial dependence of the degree of first-order coherence of exciton emission. The lattice temperature is used as a parameter. This shows that the state of high first-order coherence of exciton emission spreads spatially with decreasing temperature. First-order coherence is known to increase as the proportion of B-E condensation increases, and the results shown in FIG. 27 strongly suggest that excitons are causing B-E condensation. As proposed by Fukuzawa, one of the inventors of the present application, after 20 years, it was proved that the double quantum well exciton system undergoes B-E condensation. However, as described above, the roughness of the exciton energy based on the four heterointerfaces exists, so that only BE condensation in a very narrow region that happens to be flat can be realized, which is necessary for a quantum computer. The BE condensation in the region has not been realized even in this known example.

図28は、非特許文献6で報告された図であり、GaAs/AlAs量子井戸構造におけるX-Γ間接遷移による励起子のエネルギー準位の概念図である。
L.V.Butov達は、福澤が2重量子井戸励起子系を提案した後に、電子と正孔を分離して励起子の再結合発光寿命を延ばすことが可能な別の系として、GaAs/AlAs量子井戸系におけるΓ-X間接遷移の励起子を報告した。
これは、図28に示すように、厚さ3nm のGaAs量子井戸403と、厚さ4nmのAlAs量子井戸404をAlGaAsで挟み込んだ構造を持つ系である。
図で実線400は、AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンドを表す伝導帯で、点線401は、AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のXバンドを表す伝導帯である。実線402は、AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンド価電子帯である。
FIG. 28 is a diagram reported in Non-Patent Document 6 and is a conceptual diagram of exciton energy levels due to X-Γ indirect transition in a GaAs / AlAs quantum well structure.
After Fukuzawa proposed a double quantum well exciton system, LVButov et al. Proposed a GaAs / AlAs quantum well system as another system that can separate electrons and holes and extend the recombination emission lifetime of excitons. We have reported the exciton of Γ-X indirect transition in.
This is a system having a structure in which a GaAs quantum well 403 having a thickness of 3 nm and an AlAs quantum well 404 having a thickness of 4 nm are sandwiched between AlGaAs, as shown in FIG.
In the figure, a solid line 400 is a conduction band representing the Γ band of the AlGaAs / GaAs / AlAs / AlGaAs heterostructure, and a dotted line 401 is a conduction band representing the X band of the AlGaAs / GaAs / AlAs / AlGaAs heterostructure. The solid line 402 is the Γ band valence band of the AlGaAs / GaAs / AlAs / AlGaAs heterostructure.

図28はΓバンドとXバンドが重ねて書いてあるため、より理解しやすい図として、図29と図30にΓバンドとXバンドを別々に表示して示す。
図29は、図28のAlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンドによる伝導帯を表す。図中で、410はAlGaAs層、411はGaAs層、412はAlAs層、413はAlGaAs層である。GaAs層411は量子井戸となるため、井戸型ポテンシャルによる量子準位406を与える。
In FIG. 28, since the Γ band and the X band are written in an overlapping manner, the Γ band and the X band are separately displayed in FIGS. 29 and 30 for easier understanding.
FIG. 29 shows a conduction band by the Γ band of the AlGaAs / GaAs / AlAs / AlGaAs heterostructure of FIG. In the figure, 410 is an AlGaAs layer, 411 is a GaAs layer, 412 is an AlAs layer, and 413 is an AlGaAs layer. Since the GaAs layer 411 becomes a quantum well, a quantum level 406 is provided by a well-type potential.

図30は図28のAlGaAs/GaAs/AlAs/AlGaAs ヘテロ構造のXバンドによる伝導帯を表す。図中で410はAlGaAs層、411はGaAs層、412はAlAs層、413はAlGaAs層である。AlAs層412は量子井戸となるため、井戸型ポテンシャルによる量子準位407を与える。   FIG. 30 shows the conduction band by the X band of the AlGaAs / GaAs / AlAs / AlGaAs heterostructure of FIG. In the figure, 410 is an AlGaAs layer, 411 is a GaAs layer, 412 is an AlAs layer, and 413 is an AlGaAs layer. Since the AlAs layer 412 becomes a quantum well, a quantum level 407 is provided by a well-type potential.

量子井戸の幅を狭くすると、井戸型ポテンシャルによる電子準位は高エネルギー側にシフトすることは、あまねく知られているが、図28に示すヘテロ構造において、GaAs量子井戸の厚さを3nmまで狭くすることで、GaAsのΓバンド400における量子準位406を、AlAsのXバンド401における量子準位407より高くできる。
従ってこの構造を光励起すると、GaAs量子井戸における光吸収(Γ―Γ遷移)で生じた電子・正孔対のうち電子だけが、GaAsの量子準位406から、AlAsのXバンド中の量子準位407に移動する。この結果、GaAs中の正孔と、AlAs中の電子を空間的に分離することが可能となる。図中で、405は、AlAsのXバンドにおける電子準位407とGaAsのXバンドにおける正孔準位間の間接遷移に基づく励起子発光である。この遷移は電子と正孔の重なり積分が小さいため発光寿命が長くなり、励起子温度が充分低くなることが可能である。
It is well known that when the width of the quantum well is narrowed, the electron level due to the well-type potential shifts to the high energy side, but in the heterostructure shown in FIG. 28, the thickness of the GaAs quantum well is narrowed to 3 nm. By doing so, the quantum level 406 in the Γ band 400 of GaAs can be made higher than the quantum level 407 in the X band 401 of AlAs.
Therefore, when this structure is photoexcited, only electrons out of the electron-hole pairs generated by light absorption in the GaAs quantum well (Γ-Γ transition) from the quantum level 406 of GaAs to the quantum level in the X band of AlAs. Move to 407. As a result, holes in GaAs and electrons in AlAs can be spatially separated. In the figure, reference numeral 405 denotes exciton emission based on an indirect transition between the electron level 407 in the X band of AlAs and the hole level in the X band of GaAs. Since this transition has a small overlap integral between electrons and holes, the emission lifetime is increased, and the exciton temperature can be sufficiently lowered.

また上記の非特許文献6と同じ系で電界を印加する電極に孔をあけ、励起子が感じる電界強度について、2次元面内で相対的に弱い部分を作り、そこに励起子を電気的にトラップする方法が述べられている(非特許文献7参照)。この方法は、光で励起子を作る場合に適している。
しかしながら、非特許文献6及び非特許文献7のどちらの系も、AlAsのXバンド中の量子準位407よりもGaAsのΓバンド中の量子準位406のエネルギーを高くするために、GaAsの量子井戸幅を3nmと狭くする必要がある。またAlAsのXバンドの準位も4nmと幅の狭い量子井戸に基づく準位である。従って2重量子井戸系励起子と同様に、ヘテロ界面の揺らぎの影響を励起子が強く感じることになり、ポテンシャル・ラフネスによるB-E凝縮の破壊が避けられない。
In addition, a hole is formed in the electrode to which an electric field is applied in the same system as in Non-Patent Document 6 above, and a relatively weak portion is formed in the two-dimensional plane with respect to the electric field strength felt by the exciton, and the exciton is electrically connected there. A method of trapping is described (see Non-Patent Document 7). This method is suitable for making excitons with light.
However, in both systems of Non-Patent Document 6 and Non-Patent Document 7, in order to make the energy of the quantum level 406 in the Γ band of GaAs higher than the quantum level 407 in the X band of AlAs, The well width needs to be as narrow as 3 nm. Also, the X band level of AlAs is based on a quantum well as narrow as 4 nm. Therefore, as in the case of double quantum well excitons, the excitons feel strongly the influence of fluctuations at the heterointerface, and the breakdown of BE condensation due to potential roughness is inevitable.

このような励起子のポテンシャル・ラフネスの影響を受けにくいボーズ粒子系として、半導体光共振器中の励起子・ポラリトンのB-E凝縮が研究されている。励起子・ポラリトンは、半導体中の光であり、ボーズ粒子としての質量は励起子の100万分の一程度の軽さである。このため、理論的には励起子と較べ100万倍高温で凝縮が可能であるが、報告されている励起子・ポラリトンのB-E凝縮温度は、現在10Kである(非特許文献8参照)。ポテンシャル・ラフネスの影響を受けないことと、凝縮温度が高い点で、励起子・ポラリトンのB-E凝縮は大変有利であり、現在量子コンピュータ用素子として研究が進められている(特許文献2参照)。
しかしながら、励起子・ポラリトンは、寿命がピコ秒オーダーと極めて短く、量子コンピュータとして使用が困難である。
The BE condensation of excitons and polaritons in a semiconductor optical resonator has been studied as a Bose particle system that is not easily affected by the potential and roughness of excitons. Excitons and polaritons are light in a semiconductor, and the mass as a Bose particle is about 1 / 1,000,000 that of an exciton. For this reason, although it is theoretically possible to condense at a temperature one million times higher than that of excitons, the reported BE condensation temperature of excitons and polaritons is currently 10 K (see Non-Patent Document 8). The BE condensation of excitons and polaritons is very advantageous in that it is not affected by potential and roughness and the condensation temperature is high, and research is currently being conducted as an element for quantum computers (see Patent Document 2).
However, excitons and polaritons have a very short lifetime, on the order of picoseconds, and are difficult to use as quantum computers.

特開2006−59277号公報JP 2006-59277 A 特表2012−508990号公報Special table 2012-508990 gazette

M.H. Anderson, J.R. Ensher, M.R. Matthews, C.E. Wieman, and E.A. Cornell, "Observation of Bose-Einstein Condensation in a Dilute Atomic Vapor", Science, 269, no 5221, pp. 198-201, 1995M.H. Anderson, J.R.Ensher, M.R.Matthews, C.E.Wieman, and E.A.Cornell, "Observation of Bose-Einstein Condensation in a Dilute Atomic Vapor", Science, 269, no 5221, pp. 198-201, 1995 K. Yoshioka, E. Chae and M. Kuwata-Gonokami, "Transition to a Bose-Einstein condensate and relaxation explosion of excitons at sub-Kelvin temperatures", Nature Comm., 2, Article numB-Er: 328, 31 May 2011K. Yoshioka, E. Chae and M. Kuwata-Gonokami, "Transition to a Bose-Einstein condensate and relaxation explosion of excitons at sub-Kelvin temperatures", Nature Comm., 2, Article numB-Er: 328, 31 May 2011 T. Fukuzawa, S.S. Kano, T.K. Gustafson and T. Ogawa, "Possibility of Coherent Light Emission from Bose Condenced States of SEHP", Proc. of International Conference on Modulated Semicomductor Structures, Michigan, Illinois, 1989T. Fukuzawa, S.S. Kano, T.K.Gustafson and T. Ogawa, "Possibility of Coherent Light Emission from Bose Condenced States of SEHP", Proc. Of International Conference on Modulated Semicomductor Structures, Michigan, Illinois, 1989 T. Fukuzawa, E. E. Mendez, and J. M. Hong, "Phase Transition of an Exciton System in GaAs Coupled Quantum Wells", Phys. Rev. Letts, 64, 3066, 1990T. Fukuzawa, E. E. Mendez, and J. M. Hong, "Phase Transition of an Exciton System in GaAs Coupled Quantum Wells", Phys. Rev. Letts, 64, 3066, 1990 A.A. High, J.R. Leonard, M. Remeika, L.V. Butov, M. Hanson, and A.C. Gossard, "Condensation of Excitons in a Trap", Nano Lett., 12, pp.2605-2609, 2012A.A.High, J.R.Leonard, M. Remeika, L.V.Butov, M. Hanson, and A.C.Gossard, "Condensation of Excitons in a Trap", Nano Lett., 12, pp.2605-2609, 2012 L.V. Butov & A.I. Filin, "Anomalous transport and luminescence of indirect excitons in AlAs/GaAs coupled quantum Wells as evidence for exciton condensation", Phys. Rev., B58, 1980, 1998L.V.Butov & A.I.Filin, "Anomalous transport and luminescence of indirect excitons in AlAs / GaAs coupled quantum Wells as evidence for exciton condensation", Phys. Rev., B58, 1980, 1998 A.T.Hammack,N.A.Gippius, Sen Yang, G.O.Andreev, and L.V. Butov, "Excitons in electrostatic traps", J. of Appl.Phys., 99, 066104, 2006A.T.Hammack, N.A.Gippius, Sen Yang, G.O.Andreev, and L.V.Butov, "Excitons in electrostatic traps", J. of Appl.Phys., 99, 066104, 2006 D. N. Krizhanovskii, M. S. Skolnick, C. Tejedor and L. Vina, "Collective fluid dynamics of a polariton condensate in a semiconductor microcavity", Nature Letters, doi:10.1038/ nature 07640, pp.291-295, 2009D. N. Krizhanovskii, M. S. Skolnick, C. Tejedor and L. Vina, "Collective fluid dynamics of a polariton condensate in a semiconductor microcavity", Nature Letters, doi: 10.1038 / nature 07640, pp.291-295, 2009

従来のボーズ粒子系におけるB-E凝縮は、量子コンピュータへの利用に際し、以下の問題点を有している。
(1)装置が大掛かりで実用に適さない、
(2)凝縮体の制御が困難である、
(3)励起子が感じるポテンシャル・ラフネスのため、十分な大きさのB-E凝縮が得られない、
(4)凝縮体の寿命がピコ秒程度で、量子演算に適さない等、
が従来のボーズ粒子系を量子コンピュータの素子に用いる場合の大きな壁である。
The BE condensation in the conventional Bose particle system has the following problems when used for quantum computers.
(1) The equipment is large and not suitable for practical use.
(2) It is difficult to control the condensate,
(3) Due to the potential roughness felt by excitons, a sufficiently large BE condensation cannot be obtained.
(4) Condensate has a lifetime of about picoseconds and is not suitable for quantum computation.
However, this is a big wall when the conventional Bose particle system is used as an element of a quantum computer.

本発明は、上記課題に鑑み、半導体ヘテロ界面を用いた新規の励起子ボーズ粒子系であり、(1)極めてコンパクトで集積化可能である、(2)長い励起子寿命により十分な演算時間が確保できる、(3)ポテンシャル・ラフネスの影響が少ないためB-E凝縮のコヒーレンスが散乱されにくい、(4)素子実現に必要なマクロ領域でのB-E凝縮が期待できる、(5)励起子の制御性が良い等の特長を有する、半導体ヘテロ界面を用いた新規の励起子ボーズ粒子系からなる半導体量子素子を提供することを目的としている。   In view of the above problems, the present invention is a novel exciton Bose particle system using a semiconductor heterointerface, which is (1) extremely compact and can be integrated, and (2) sufficient calculation time due to a long exciton lifetime. (3) Coherence of BE condensation is less likely to be scattered because there is little potential / roughness influence, (4) BE condensation can be expected in the macro region necessary for device realization, and (5) Controllability of excitons An object of the present invention is to provide a semiconductor quantum device comprising a novel exciton Bose particle system using a semiconductor heterointerface having good features.

上記目的を達成するため、本発明の半導体量子素子は、半導体I、半導体II、半導体III、半導体IVの順で構成される半導体ヘテロ界面を備え、半導体IIの伝導帯は、半導体IIIの伝導帯よりも電子に対して高いエネルギーを持つことにより、ヘテロ界面の伝導帯がステップを形成し、同時に半導体IIの価電子帯は、半導体IIIの価電子帯よりも正孔に対してエネルギー的に低いことにより、ヘテロ界面の価電子帯がステップを形成するように半導体IIと半導体IIIを選択した半導体結晶からなり、ヘテロ界面に対して垂直に電界が印加され、光励起により半導体IIと半導体IIIとのヘテロ界面に電子と正孔が発生されるか、当該ヘテロ界面に電気的に電子と正孔が供給されるか、光励起と電気的励起の両方の何れかが行われ、3種の半導体II、半導体III、半導体IVが形成するヘテロ構造において、電子の基底状態は、半導体II、半導体III、半導体IVが形成するヘテロ構造による量子井戸型ポテンシャルによって決められるエネルギー準位ではなく、伝導帯ステップと電界によって勾配を持った半導体IIIの伝導帯とで形成される三角ポテンシャルのエネルギー準位となるように半導体IIIを厚くし、かつ、3種の半導体I、半導体II、半導体IIIが形成するヘテロ構造において、正孔の基底状態は、半導体I、半導体II、半導体IIIが形成するヘテロ構造による量子井戸型ポテンシャルによって決められるエネルギー準位ではなく、価電子帯ステップと電界によって勾配を持った半導体IIの価電子帯とで形成される三角ポテンシャルのエネルギー準位となるように、半導体IIを厚くしたことを特徴とする。   In order to achieve the above object, the semiconductor quantum device of the present invention includes a semiconductor heterointerface configured in the order of semiconductor I, semiconductor II, semiconductor III, and semiconductor IV, and the conduction band of semiconductor II is the conduction band of semiconductor III. By having higher energy for electrons, the conduction band at the heterointerface forms a step, and at the same time the valence band of semiconductor II is energetically lower for holes than the valence band of semiconductor III Thus, the semiconductor II and the semiconductor III are selected so that the valence band of the hetero interface forms a step, and an electric field is applied perpendicularly to the hetero interface, and the semiconductor II and the semiconductor III are excited by photoexcitation. Electrons and holes are generated at the heterointerface, electrons and holes are supplied to the heterointerface electrically, or both photoexcitation and electrical excitation are performed. Semiconductor III, half In the heterostructure formed by the body IV, the ground state of the electrons is not an energy level determined by the quantum well type potential due to the heterostructure formed by the semiconductor II, semiconductor III, or semiconductor IV, but a gradient due to the conduction band step and the electric field. In the heterostructure formed by the three semiconductors I, II and II, the semiconductor III is thickened so that it has the energy level of the triangular potential formed by the conduction band of the semiconductor III. The ground state of is not the energy level determined by the quantum well-type potential due to the heterostructure formed by the semiconductor I, the semiconductor II, and the semiconductor III, but the valence band of the semiconductor II having a gradient due to the valence band step and the electric field. The semiconductor II is made thicker so that it becomes the energy level of the triangular potential formed in (1).

上記構成において、電子・正孔対の電子は、好ましくは、半導体IIIのXバンドの電子であり、正孔は、半導体IIのΓバンドの正孔である。
好ましくは、半導体IIは厚さが20nm以上のAl0.4Ga0.6Asであり、半導体IIIは厚さが20nm以上のAlAsであり、半導体IIと半導体IIIとのヘテロ界面に印加する電界が10kV/cm以上である。
結晶成長用基板の面方位は、好ましくは、(100)方向から、23.8°オフとしたGaAs基板である。
分子線エピタキシ結晶成長時の基板温度は、好ましくは、580℃〜640℃である。
好ましくは、半導体IIがSiであり、半導体IIIがSi0.7Ge0.3である。
好ましくは、電子と正孔が対峙する面における電界強度の面内分布に強弱をつけることで、電子と正孔に対する三角ポテンシャルの勾配の2次元面内分布に強弱を与え、勾配の急な領域に囲まれた勾配の緩い領域を形成することで、電子・正孔対を勾配の緩い領域にトラップする。
電界強度の面内分布は、好ましくは、2次元的な電極の形状、あるいは半導体アンドープ層にイオン打ち込みや、熱拡散あるいは半導体結晶のエッチングによって作りこんだ導電性領域の3次元的な形状、あるいは分割した電極に異なる電圧を与えることにより、電子・正孔対をトラップする。
In the above configuration, the electrons of the electron-hole pair are preferably X band electrons of the semiconductor III, and the holes are Γ band holes of the semiconductor II.
Preferably, the semiconductor II is Al 0.4 Ga 0.6 As having a thickness of 20 nm or more, the semiconductor III is AlAs having a thickness of 20 nm or more, and the electric field applied to the heterointerface between the semiconductor II and the semiconductor III is 10 kV / cm. That's it.
The plane orientation of the crystal growth substrate is preferably a GaAs substrate with 23.8 ° off from the (100) direction.
The substrate temperature during molecular beam epitaxy crystal growth is preferably 580 ° C. to 640 ° C.
Preferably, the semiconductor II is Si and the semiconductor III is Si 0.7 Ge 0.3 .
Preferably, the intensity of the in-plane distribution of the electric field strength at the surface where the electron and hole are opposed to each other gives the strength to the two-dimensional in-plane distribution of the gradient of the triangular potential for the electron and hole, and a region with a steep gradient By forming a region with a gentle gradient surrounded by, electrons and hole pairs are trapped in the region with a gentle gradient.
The in-plane distribution of the electric field strength is preferably a two-dimensional electrode shape, or a three-dimensional shape of a conductive region formed by ion implantation into a semiconductor undoped layer, thermal diffusion or etching of a semiconductor crystal, or By applying different voltages to the divided electrodes, electron-hole pairs are trapped.

本発明の半導体量子演算装置は、上記の何れかに記載の半導体量子素子を用い、冷却手段を備えたことを特徴とする。   The semiconductor quantum arithmetic device of the present invention is characterized by using any of the semiconductor quantum elements described above and provided with a cooling means.

上記構成において、冷却手段による冷却温度は、好ましくは、13K以下又は4K以下である。   In the above configuration, the cooling temperature by the cooling means is preferably 13K or lower or 4K or lower.

本発明により提供される半導体量子素子中の励起子は、再結合発光寿命が充分長く、双極子モーメントの向きが全て一方向にそろっている。素子中ではマクロな数の2次元励起子を、任意の形状にトラップでき、そのトラップ内では、界面ラフネスによる励起子ポテンシャル・エネルギーの乱れが無い。この半導体量子素子を数百mKから数K又は15K程度まで冷却することで、マクロ領域における励起子のB-E凝縮が実現でき、量子コンピュータのための演算素子として利用することが可能となる。本発明による半導体量子素子中の励起子は、半導体ヘテロ構造において、段違い(スタッガード)の界面に生じるため、この励起子をスタッガード・ヘテロ界面励起子と呼ぶ。   The excitons in the semiconductor quantum device provided by the present invention have a sufficiently long recombination luminescence lifetime, and all the dipole moments are aligned in one direction. In the device, a macro number of two-dimensional excitons can be trapped in an arbitrary shape, and there is no disturbance of exciton potential energy due to interface roughness in the trap. By cooling the semiconductor quantum device from several hundred mK to several K or about 15K, exciton BE condensation in the macro region can be realized and can be used as an arithmetic element for a quantum computer. Since the excitons in the semiconductor quantum device according to the present invention are generated at the interface of staggered portions in the semiconductor heterostructure, the excitons are called staggered heterointerface excitons.

本発明に係る半導体量子素子に、電界を印加した場合のスタッガード・ヘテロ界面励起子の概念図である。It is a conceptual diagram of a staggered hetero interface exciton when an electric field is applied to the semiconductor quantum device according to the present invention. 本発明に係る半導体量子素子中のスタッガード・ヘテロ界面励起子の基本概念を表す図で、図5と比較するために、図1の半導体Iと半導体IVを省略している。FIG. 6 is a diagram showing a basic concept of staggered heterointerface excitons in a semiconductor quantum device according to the present invention, and the semiconductor I and the semiconductor IV in FIG. 1 are omitted for comparison with FIG. 図1に類似の半導体量子素子で、半導体IIと半導体IIIの厚さを薄くした比較例における励起子を表す概念図である。It is a conceptual diagram showing the exciton in the comparative example which made the semiconductor quantum element similar to FIG. 1 the thickness of the semiconductor II and the semiconductor III thinly. 本発明の半導体量子素子に電界を印加しない場合のスタッガード・ヘテロ構造のエネルギー準位概念図である。It is an energy level conceptual diagram of a staggered heterostructure when no electric field is applied to the semiconductor quantum device of the present invention. 本発明に係る半導体量子素子において、電界中のスタッガード・ヘテロ界面励起子がヘテロ界面ラフネスの影響を受けにくいことを説明する概念図である。In the semiconductor quantum device concerning the present invention, it is a conceptual diagram explaining that a staggered heterointerface exciton in an electric field is not easily influenced by heterointerface roughness. 本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子で、電界が1kV/cmの場合の電子と正孔の波動関数の計算結果を表す。FIG. 4 shows calculation results of wave functions of electrons and holes when the electric field is 1 kV / cm with staggered heterointerface excitons in the semiconductor quantum device according to the present invention. FIG. 本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子で、電界が20kV/cmの場合の電子と正孔の波動関数の計算結果を表す。3 shows the calculation results of the wave functions of electrons and holes when the electric field is 20 kV / cm with staggered heterointerface excitons in the semiconductor quantum device according to the present invention. 本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子で、電界が40kV/cmの場合の電子と正孔の波動関数の計算結果を表す。3 shows the calculation results of the wave functions of electrons and holes when the electric field is 40 kV / cm with staggered heterointerface excitons in the semiconductor quantum device according to the present invention. 本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子・結合エネルギーの電界依存性の計算例である。It is a calculation example of the electric field dependence of staggered hetero interface exciton and binding energy in the semiconductor quantum device according to the present invention. 本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子ボーア半径の電界依存性を表す計算例である。It is a calculation example showing the electric field dependence of the staggered hetero interface exciton Bohr radius in the semiconductor quantum device concerning the present invention. 本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子の再結合確率の電界依存性を表す計算例である。It is a calculation example showing the electric field dependence of the recombination probability of the staggered hetero interface exciton in the semiconductor quantum device according to the present invention. 本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子エネルギーの電界依存性を表す計算例である。It is a calculation example showing the electric field dependence of the staggered hetero interface exciton energy in the semiconductor quantum device according to the present invention. 本発明に係る半導体量子素子におけるAlGaAs/AlAs系半導体結晶の構造を表す断面図である。It is sectional drawing showing the structure of the AlGaAs / AlAs type | system | group semiconductor crystal in the semiconductor quantum element based on this invention. 本発明に係る半導体量子素子に用いる半導体結晶で、基板の面方位を(100)としてスタッガード・ヘテロ界面を成長した場合の結晶表面の原子間力顕微鏡像の図である。It is a figure of the atomic force microscope image of the crystal | crystallization surface at the time of growing a staggered hetero interface with the surface orientation of a board | substrate as (100) with the semiconductor crystal used for the semiconductor quantum element concerning this invention. 本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面を有する半導体結晶で、基板の面方位を23.8°オフとして成長した場合の結晶表面の原子間力顕微鏡像の図である。FIG. 4 is an atomic force microscope image of a crystal surface when a semiconductor crystal having a staggered hetero interface in a semiconductor quantum device according to the present invention is grown with a substrate orientation of 23.8 ° off. 本発明に係る半導体量子素子で、スタッガード・ヘテロ界面励起子をAlGaAs/AlAs系半導体結晶で発生させる方法を表す概念図である。It is a conceptual diagram showing the method to generate a staggered hetero interface exciton in an AlGaAs / AlAs type semiconductor crystal in a semiconductor quantum device concerning the present invention. 本発明に係るスタッガード・ヘテロ界面を有する半導体結晶のフォトルミネッセンス・スペクトルの成長用基板の面方位依存性を表す。4 represents the plane orientation dependence of the growth substrate of the photoluminescence spectrum of a semiconductor crystal having a staggered hetero interface according to the present invention. 本発明に係るスタッガード・ヘテロ界面を有する半導体結晶で、基板の面方位を(100)とし、成長温度を変化させた場合のフォトルミネッセンス・スペクトルを表す。The photoluminescence spectrum in the case of a semiconductor crystal having a staggered hetero interface according to the present invention when the plane orientation of the substrate is (100) and the growth temperature is changed is shown. 本発明に係るスタッガード・ヘテロ界面を有する半導体結晶で、基板の面方位を23.8°オフとし、成長温度を変化させた場合のフォトルミネッセンス・スペクトルを表す。2 shows a photoluminescence spectrum of a semiconductor crystal having a staggered hetero interface according to the present invention when the plane orientation of the substrate is off by 23.8 ° and the growth temperature is changed. 本発明に係る半導体量子素子で、基板の面方位を(100)として結晶を成長し、結晶の成長方向に40kV/cmの電界を印加した場合の4Kにおける低温フォトルミネッセンス・スペクトルを表す。In the semiconductor quantum device according to the present invention, a low temperature photoluminescence spectrum at 4K is shown when a crystal is grown with the plane orientation of the substrate as (100) and an electric field of 40 kV / cm is applied in the crystal growth direction. 本発明に係る半導体量子素子にSiGe/Si系半導体結晶を用いる場合の結晶の断面図である。It is sectional drawing of a crystal | crystallization in case SiGe / Si type semiconductor crystal is used for the semiconductor quantum element concerning this invention. 本発明に係る半導体量子素子においてスタッガード・ヘテロ界面励起子をSiGe/Si系半導体結晶で発生させる方法を表す概念図である。It is a conceptual diagram showing the method of generating a staggered hetero interface exciton in a SiGe / Si based semiconductor crystal in the semiconductor quantum device according to the present invention. 2重量子井戸における空間分離された電子・正孔からなる励起子系の励起子電子状態の概念図である。It is a conceptual diagram of the exciton electronic state of the exciton system which consists of the space-separated electron and the hole in a double quantum well. 2重量子井戸励起子系のフォトルミネッセンス・スペクトルの半値幅の温度依存性を表す図である。It is a figure showing the temperature dependence of the half value width of the photoluminescence spectrum of a double quantum well exciton system. 2重量子井戸励起子系のフォトルミネッセンス・スペクトル不均一幅に基づく励起子エネルギーの2次元面内ラフネス計算例を示す図である。It is a figure which shows the two-dimensional in-plane roughness calculation example of the exciton energy based on the photoluminescence spectrum nonuniform width of a double quantum well exciton system. 2重量子井戸系励起子で、B-E凝縮を観測した公知例における励起子空間分布の温度依存性である。This is the temperature dependence of the exciton spatial distribution in a known example in which B-E condensation is observed in a double quantum well exciton. B-E凝縮を観測した公知例における2重量子井戸系励起子発光の1次のコヒーレンスの空間依存性である。This is the spatial dependence of the first-order coherence of doublet-well exciton emission in a known example in which B-E condensation is observed. GaAs/AlAs量子井戸構造におけるX-Γ間接遷移による励起子のエネルギー準位の概念図である。It is the conceptual diagram of the energy level of the exciton by the X-Γ indirect transition in the GaAs / AlAs quantum well structure. GaAs/AlAs量子井戸構造におけるΓ伝導帯における電子準位の概念図である。It is a conceptual diagram of an electron level in a Γ conduction band in a GaAs / AlAs quantum well structure. GaAs/AlAs量子井戸構造におけるX伝導帯における電子準位の概念図である。It is a conceptual diagram of the electron level in the X conduction band in a GaAs / AlAs quantum well structure.

以下、本発明の実施形態を図面に基づいて詳細に説明する。
図1は本発明に係る半導体量子素子1に電界を印加した場合のスタッガード・ヘテロ界面励起子の概念図であり、図2は、本発明に係る半導体量子素子中のスタッガード・ヘテロ界面励起子の基本概念を表す図で、図3と比較するために、図1の半導体I2と半導体IV5を省略した図である。
図1に示すように、半導体量子素子1は、素子中のヘテロ構造として少なくとも半導体I2、半導体II3、半導体III4及び半導体IV5からなる連続した半導体層を有している。半導体層間のバンド・アラインメントは、半導体量子素子1のヘテロ構造全体の伝導帯8とヘテロ構造全体の価電子帯9として概念的に図に示した。図1では、三角ポテンシャル中の電子基底準位及び正孔基底準位は、それぞれ、6、7の符号で示している。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a conceptual diagram of a staggered heterointerface exciton when an electric field is applied to the semiconductor quantum device 1 according to the present invention, and FIG. 2 is an illustration of staggered heterointerface excitation in the semiconductor quantum device according to the present invention. FIG. 4 is a diagram showing a basic concept of a child, in which the semiconductor I2 and the semiconductor IV5 of FIG. 1 are omitted for comparison with FIG.
As shown in FIG. 1, the semiconductor quantum device 1 has a continuous semiconductor layer composed of at least a semiconductor I2, a semiconductor II3, a semiconductor III4, and a semiconductor IV5 as a heterostructure in the device. The band alignment between the semiconductor layers is conceptually shown as a conduction band 8 of the entire heterostructure of the semiconductor quantum device 1 and a valence band 9 of the entire heterostructure. In FIG. 1, the electron ground level and the hole ground level in the triangular potential are indicated by symbols 6 and 7, respectively.

本発明において重要なスタッガード・ヘテロ界面は、伝導帯22と価電子帯26を有する半導体II3と、伝導帯21と価電子帯25を有する半導体III4からなるヘテロ構造に、電界を印加したことで得られており、伝導帯のステップ23と価電子帯のステップ27があることが特徴である。このような伝導帯における段違い(スタッガード)を与えるヘテロ接合を本明細書中でスタッガード・ヘテロ界面と呼び、図1のような励起子をスタッガード・ヘテロ界面励起子と呼ぶ。この状態で励起子ができる理由は理論計算で後に示す。   An important staggered hetero interface in the present invention is that an electric field is applied to a heterostructure composed of a semiconductor II3 having a conduction band 22 and a valence band 26 and a semiconductor III4 having a conduction band 21 and a valence band 25. It is characterized by having a conduction band step 23 and a valence band step 27. A heterojunction that gives such a step difference in the conduction band (staggered) is called a staggered heterointerface in this specification, and an exciton as shown in FIG. 1 is called a staggered heterointerface exciton. The reason why excitons are formed in this state will be shown later by theoretical calculation.

伝導帯では、伝導帯のステップ23と、電界で傾斜した伝導帯21とで形成される三角ポテンシャルが、電子の基底準位6(三角ポテンシャル中の電子の基底準位)を生じ、その準位に対する電子の波動関数24を示す。
価電子帯では、価電子帯のステップ27と、電界で傾斜した価電子帯26とで形成される三角ポテンシャルが、正孔の基底準位7(三角ポテンシャル中の正孔の基底準位)を生じ、その準位による正孔の波動関数28を示す。
この電子と正孔はクーロン力により、互いに引き合うことで生じる結合エネルギーの分だけ安定になり、水素原子様のボーズ粒子となる。電子準位6と正孔準位7のエネルギー差29から励起子結合エネルギーを差し引くことで励起子が持つエネルギーが求まる。図1、図2に示すように本発明で用いる半導体量子素子1の励起子系は、電子と正孔が空間分離された新たな励起子系である。
In the conduction band, the triangular potential formed by the conduction band step 23 and the conduction band 21 tilted by the electric field generates an electron ground level 6 (electron ground level in the triangle potential). The electron wave function 24 with respect to is shown.
In the valence band, the triangular potential formed by the valence band step 27 and the valence band 26 tilted by the electric field has the hole ground level 7 (the hole ground level in the triangle potential). The hole wave function 28 produced and its level is shown.
These electrons and holes are stabilized by the amount of binding energy generated by attracting each other by Coulomb force, and become Bose particles like a hydrogen atom. The energy of the exciton can be obtained by subtracting the exciton binding energy from the energy difference 29 between the electron level 6 and the hole level 7. As shown in FIGS. 1 and 2, the exciton system of the semiconductor quantum device 1 used in the present invention is a new exciton system in which electrons and holes are spatially separated.

本発明の半導体量子素子1を形成する結晶では図1に示すように、半導体II3と半導体III4の両側に、半導体I2と半導体IV5が設けられ、それぞれの接合面でヘテロ構造が存在するが、半導体II3と半導体III4の厚さを、電子や正孔の「界面に対して反対側の波動関数のテール(裾)」が届く位置よりも十分厚くすれば、図1のように、電子や正孔の基底準位は、量子井戸型ポテンシャルによる量子準位ではなく、三角ポテンシャルのみで決まる量子準位となる。   In the crystal forming the semiconductor quantum device 1 of the present invention, as shown in FIG. 1, the semiconductor I2 and the semiconductor IV5 are provided on both sides of the semiconductor II3 and the semiconductor III4, and a heterostructure exists at each junction surface. If the thickness of II3 and semiconductor III4 is made sufficiently thicker than the position where the tail of the wave function on the side opposite to the interface of electrons and holes reaches, as shown in FIG. The ground level is not a quantum level due to the quantum well type potential but a quantum level determined only by the triangular potential.

図3は、半導体II3と半導体III4の厚さが、電子や正孔の「界面と反対側の波動関数のテール(裾)」が届く位置よりも十分厚くない場合の比較例で、電子や正孔の基底準位が量子井戸の井戸型ポテンシャルである場合の概念図である。
図3に示すように、構成している半導体層は、図1の場合と同じであるが、半導体II3と半導体III4の厚さのみ薄くなっている。図から明らかなように、電界中の電子の波動関数10や電界中の正孔の波動関数11は、量子井戸の両側の障壁層に浸みだしており、量子井戸の厚さが変わることで、電子や正孔の基底準位が敏感に変化する。
従って半導体ヘテロ界面の揺らぎにより、励起子のエネルギーも面内で揺らぐことになり、2重量子井戸系励起子で起こったポテンシャル・ラフネスによるB-E凝縮状態のコヒーレンス低下の影響を避けることができない。
FIG. 3 shows a comparative example in which the thickness of the semiconductor II3 and the semiconductor III4 is not sufficiently thicker than the position where the “tail of the wave function on the side opposite to the interface” reaches. It is a conceptual diagram in case the ground level of a hole is the well type potential of a quantum well.
As shown in FIG. 3, the constituent semiconductor layers are the same as those in FIG. 1, but only the thicknesses of the semiconductors II3 and III4 are reduced. As is clear from the figure, the wave function 10 of the electrons in the electric field and the wave function 11 of the holes in the electric field are soaked in the barrier layers on both sides of the quantum well, and the thickness of the quantum well changes, The ground level of electrons and holes changes sensitively.
Accordingly, the exciton energy fluctuates in the plane due to the fluctuation of the semiconductor heterointerface, and the influence of the coherence reduction of the BE condensed state due to the potential roughness occurring in the double quantum well excitons cannot be avoided.

本発明の目的は、界面揺らぎによるポテンシャル・ラフネスの影響を受けない系を提供することにある。そのために必要な半導体II3と半導体III4の厚さは、半導体II3をAl0.4Ga0.6Asとし、半導体III4としてAlAsを選んだ場合には、それぞれの半導体層の厚さは20nm程度あれば、印加する電界強度が、20kV/cm〜40kV/cmにおいて、三角ポテンシャルで電子と正孔のエネルギー準位が決定されると考えてよい。その理由は後ほど、図4〜6を用いて説明する。 An object of the present invention is to provide a system that is not affected by potential roughness due to interface fluctuations. The thickness of the semiconductor II3 and the semiconductor III4 required for this is applied if the semiconductor II3 is Al 0.4 Ga 0.6 As and the semiconductor III4 is AlAs if the thickness of each semiconductor layer is about 20 nm. It can be considered that when the electric field strength is 20 kV / cm to 40 kV / cm, the energy levels of electrons and holes are determined by the triangular potential. The reason will be described later with reference to FIGS.

図1に示すような半導体量子素子1におけるヘテロ構造「スタッガード・ヘテロ界面」を持つバンド構造を実現する半導体の組み合わせ例を図4に示す。
図4は、本発明の半導体量子素子1に電界を印加しない場合のスタッガード・ヘテロ構造のエネルギー準位の概念図である。
図4において、Al0.4Ga0.6As層31は、半導体層II3であり、AlAs層30は、半導体層III4として用いる。半導体層I2と、半導体層IV5については、実施例で述べる。Al0.4Ga0.6AsのΓ-Γ遷移13は、2064meVであり、AlAsのΓ-Γ遷移12は、3109meVである。
FIG. 4 shows a combination example of semiconductors that realize a band structure having a heterostructure “staggered heterointerface” in the semiconductor quantum device 1 shown in FIG.
FIG. 4 is a conceptual diagram of energy levels of the staggered heterostructure when no electric field is applied to the semiconductor quantum device 1 of the present invention.
In FIG. 4, the Al 0.4 Ga 0.6 As layer 31 is the semiconductor layer II3, and the AlAs layer 30 is used as the semiconductor layer III4. The semiconductor layer I2 and the semiconductor layer IV5 will be described in Examples. The Γ-Γ transition 13 of Al 0.4 Ga 0.6 As is 2064 meV, and the Γ-Γ transition 12 of AlAs is 3109 meV.

しかしながらAlAsのXバンドは、隣接するAl0.4Ga0.6Asよりも低くなり、Al0.4Ga0.6AsのΓ-Γ遷移33で生じた電子・正孔対の電子は、AlAsのXバンドの電子34に移動する。Al0.4Ga0.6AsのΓバンドの正孔35は、AlAsの価電子帯のステップに阻まれ、そのままAl0.4Ga0.6Asに留まる。 However, the X band of AlAs is lower than the adjacent Al 0.4 Ga 0.6 As, and the electron of the electron-hole pair generated in the Γ-Γ transition 33 of Al 0.4 Ga 0.6 As is transferred to the X band electron 34 of AlAs. Moving. The hole 35 in the Γ band of Al 0.4 Ga 0.6 As is blocked by the AlAs valence band step and remains in Al 0.4 Ga 0.6 As as it is.

この空間的に分離された電子と正孔は互いにクーロン相互作用で引き合い、励起子となる。これが図4で符号36で示すX-Γ励起子でそのエネルギーは1821meVである。図4は、電界をかけていない状態であり、これに適当な電界を印加することで、図1及び図2のようなスタッガード・ヘテロ界面励起子となる。   The spatially separated electrons and holes attract each other by Coulomb interaction and become excitons. This is an X-Γ exciton denoted by reference numeral 36 in FIG. 4 and its energy is 1821 meV. FIG. 4 shows a state in which no electric field is applied. By applying an appropriate electric field thereto, a staggered heterointerface exciter as shown in FIGS. 1 and 2 is obtained.

このようにヘテロ界面における電子と正孔が近接して対峙しており、クーロン相互作用で、励起子を形成するが、そのエネルギーは一枚のヘテロ界面に起因する伝導帯のステップ23とか値電子帯のステップ27と、電界による三角ポテンシャルで決まる。この三角ポテンシャルを用いることのメリットを以下で説明する。   In this way, electrons and holes at the hetero interface are closely opposed to each other, and an exciton is formed by Coulomb interaction, but the energy is the conduction band step 23 or value electron caused by one hetero interface. It is determined by the band step 27 and the triangular potential generated by the electric field. The advantages of using this triangular potential will be described below.

一般的に半導体ヘテロ界面は、分子線エピタキシ(MBE)法などでどのように注意を払って結晶成長しても、成長面内で原子一個分の揺らぎは免れない。その結果、2重量子井戸の励起子系では、4枚のヘテロ界面でそれぞれ単原子分の厚さ揺らぎが生じ、それが組み合わされることで励起子エネルギーは、面内で大きなラフネスを生じた。   In general, even if the semiconductor heterointerface is crystal-grown with care by the molecular beam epitaxy (MBE) method or the like, fluctuation of one atom in the growth plane is inevitable. As a result, in the doublet-well exciton system, thickness fluctuations corresponding to single atoms occurred at each of the four heterointerfaces, and when combined, the exciton energy produced a large roughness in the plane.

図23に示した本発明の励起子系に最も近いGaAs/AlAs量子井戸励起子系では、幅が3nmと4nmという狭い2個の量子井戸を用いており、電界を強く印加しても三角ポテンシャルによるエネルギー準位が最低のエネルギー準位とはならず、励起子はそれぞれの量子井戸のエネルギー準位に支配され、単原子分の揺らぎの影響を強く受けざるを得ない。
これはB-E凝縮を実現する上でコヒーレント状態が直ぐ散乱されることを意味し、マクロな領域でのB-E凝縮は不可能である。
The GaAs / AlAs quantum well exciton system closest to the exciton system of the present invention shown in FIG. 23 uses two narrow quantum wells having a width of 3 nm and 4 nm. The energy level due to is not the lowest energy level, and the exciton is governed by the energy level of each quantum well and is strongly influenced by fluctuations of a single atom.
This means that the coherent state is scattered immediately to realize BE condensation, and BE condensation in a macro region is impossible.

図5は本発明に係る半導体量子素子1のスタッガード・ヘテロ界面の乱れを表す概念図である。以下、図5を用いて本発明の励起子系が、上述した公知例及び比較例とは大きく異なり、励起子エネルギーの界面揺らぎによる影響が極めて少ないことを説明する。
図5に示す2次元励起子系の「ある場所」におけるヘテロ界面の基板に対する垂直方向の位置がヘテロ接合界面37であるとする。面内の「他の場所」で単原子層程度の揺らぎが生じ、ヘテロ接合界面の位置がヘテロ接合界面38へと移動したとする。三角ポテンシャルによる電子のエネルギーは、揺らぎの無い場所でのエネルギー準位39から、揺らいだ場合のエネルギー準位40へと増加する。
しかしながら、このヘテロ接合界面の動きに対して、正孔のエネルギー準位は、ヘテロ接合界面37からヘテロ接合界面38への移動に対して、それぞれ、ヘテロ接合界面37に対応した正孔準位41からヘテロ接合界面38に対応した正孔準位42へと減少し、電子準位が増加した分を相殺する。従って、ヘテロ接合界面37における励起子のエネルギー43とヘテロ接合界面38における励起子のエネルギー44は、大略等しいといえる。
FIG. 5 is a conceptual diagram showing the disturbance of the staggered hetero interface of the semiconductor quantum device 1 according to the present invention. Hereinafter, it will be described with reference to FIG. 5 that the exciton system of the present invention is significantly different from the above-described known examples and comparative examples, and the influence of interface fluctuation of exciton energy is extremely small.
It is assumed that the heterojunction interface 37 is a position in the direction perpendicular to the substrate of the heterointerface at a “certain location” of the two-dimensional exciton system shown in FIG. It is assumed that a fluctuation of about a monoatomic layer occurs in “another place” in the plane, and the position of the heterojunction interface moves to the heterojunction interface 38. The energy of electrons due to the triangular potential increases from the energy level 39 in a place where there is no fluctuation to the energy level 40 in the case of fluctuation.
However, with respect to the movement of the heterojunction interface, the hole energy level corresponds to the hole level 41 corresponding to the heterojunction interface 37 with respect to the movement from the heterojunction interface 37 to the heterojunction interface 38, respectively. To the hole level 42 corresponding to the heterojunction interface 38, and the increase in the electron level is offset. Therefore, the exciton energy 43 at the heterojunction interface 37 and the exciton energy 44 at the heterojunction interface 38 are substantially equal.

この条件を満たすためには、スタッガード・ヘテロ構造における半導体層II3と半導体層III4の厚さと、スタッガード・ヘテロ界面に印加する電圧の関係が重要である。図1(b)で説明したように、仮に半導体層II3や半導体層III4の厚さが薄く、電界を印加しても三角ポテンシャルではなく、量子井戸のエネルギー準位が支配的になれば、界面の単原子層厚さの揺らぎは、励起子エネルギーに大きく影響してしまい、ポテンシャル・ラフネスの影響を厳しく受けることになる。本発明の半導体量子素子1では、ヘテロ界面に対して垂直に電界が印加される。半導体量子素子1においては、光励起により半導体IIと半導体IIIとのヘテロ界面に電子と正孔を発生するか、ヘテロ界面に電気的に電子と正孔を供給されるか、光励起と電気的励起の両方の何れかが行われる。   In order to satisfy this condition, the relationship between the thicknesses of the semiconductor layers II3 and III4 in the staggered heterostructure and the voltage applied to the staggered heterointerface is important. As described with reference to FIG. 1B, if the semiconductor layer II3 or the semiconductor layer III4 is thin and is not a triangular potential even when an electric field is applied, but the energy level of the quantum well becomes dominant, the interface The fluctuation of the monoatomic layer thickness greatly affects the exciton energy and is severely affected by the potential roughness. In the semiconductor quantum device 1 of the present invention, an electric field is applied perpendicular to the heterointerface. In the semiconductor quantum device 1, electrons and holes are generated at the heterointerface between the semiconductor II and the semiconductor III by photoexcitation, or electrons and holes are electrically supplied to the heterointerface, or photoexcitation and electrical excitation are performed. Either of both is done.

本発明に係る半導体量子素子1における、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子の各種物理量の印加電圧強度依存性を説明する。
最初に、本発明の励起子系の特徴を述べ、次に、三角ポテンシャルとなるための半導体層II3と半導体層III4の厚さと、印加する電界強度との関係を説明する。
始めにスタッガード・ヘテロ界面励起子の各種物理量の印加電圧強度依存性を計算で導く方法について説明する。
印加されたスタッガード・ヘテロ界面に生じた三角ポテンシャルにおける励起子の波動関数を式(1)に示す。
The dependence of applied physical strength on various physical quantities of Al 0.4 Ga 0.6 As / AlAs staggered heterointerface excitons in the semiconductor quantum device 1 according to the present invention will be described.
First, the features of the exciton system of the present invention will be described, and then the relationship between the thickness of the semiconductor layer II3 and the semiconductor layer III4 to become a triangular potential and the applied electric field strength will be described.
First, a method for calculating the applied voltage intensity dependence of various physical quantities of the staggered heterointerface excitons by calculation will be described.
Equation (1) shows the exciton wave function at the triangular potential generated at the applied staggered hetero interface.

式(1)において、Ψ(x1,x2,r)は励起子の波動関数、φe(x1)は電子の波動関数24、φh(x2)は正孔の波動関数28、f(r)は電子と正孔のクーロン相互作用で生じるエンベロップ関数である。励起子の波動関数Ψ(x1,x2,r)は、式(2)に示すシュレーディンガー方程式を満たす。 In Equation (1), Ψ (x 1 , x 2 , r) is the exciton wave function, φ e (x 1 ) is the electron wave function 24, φ h (x 2 ) is the hole wave function 28, f (r) is an envelope function generated by the Coulomb interaction between electrons and holes. The exciton wave function ψ (x 1 , x 2 , r) satisfies the Schroedinger equation shown in equation (2).

式(2)において、r1は電子の空間座標、r2は正孔の空間座標、meは電子の有効質量、mhは正孔の有効質量、εは半導体の誘電率、μは換算質量、Mは電子と正孔の質量の和であり、励起子の併進運動に関係する量である。V(x1,x2)は、伝導帯や価電子帯のヘテロバリアと、電界によるポテンシャル勾配を重畳させたものとして計算する。
電界を印加されたスタッガード・ヘテロ界面に生じた三角ポテンシャルにおける電子と正孔間のクーロン相互作用P(r)、を式(3)で示す。
In equation (2), r 1 is the space coordinate of the electron, r 2 is the space coordinate of the hole, me is the effective mass of the electron, m h is the effective mass of the hole, ε is the dielectric constant of the semiconductor, and μ is converted The mass M is the sum of the masses of electrons and holes, and is an amount related to the translational motion of excitons. V (x 1 , x 2 ) is calculated on the assumption that a hetero barrier in a conduction band or a valence band is superimposed on a potential gradient due to an electric field.
Equation (3) shows the Coulomb interaction P (r) between electrons and holes in the triangular potential generated at the staggered hetero interface to which an electric field is applied.

式(2)のシュレーディンガー方程式において、第2項は励起子の並進運動に関する項で、電子と正孔の相対運動と較べて小さく無視することが可能である。簡単化されたシュレーディンガー方程式を式(4)に示す。   In the Schroedinger equation of Equation (2), the second term is a term related to the translational motion of the exciton and can be neglected as compared with the relative motion of electrons and holes. The simplified Schroedinger equation is shown in Equation (4).

式(4)の形をしたシュレーディンガー方程式を数値的に解くことにより、φe(x1)、φh(x2)、f(r)、Eを求めることができる。
さらに電子と正孔の再結合確率の電界依存性は、式(4)で求めたφe(x1)、φh(x2)を電子と正孔の波動関数の重なり積分Sを表す式(5)に入れることで算出できる。
By numerically solving the Schroedinger equation in the form of equation (4), φ e (x 1 ), φ h (x 2 ), f (r), and E can be obtained.
Furthermore, the electric field dependence of the recombination probability of electrons and holes is expressed by the equation for the overlap integral S of the wave functions of electrons and holes, with φ e (x 1 ) and φ h (x 2 ) obtained in equation (4). It can be calculated by putting in (5).

図6は、本発明の半導体量子素子1において、電界が弱い(1kV/cm)場合の、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面における電子の波動関数51と正孔の波動関数52とについて、式(4)から求めた計算例である。正孔の波動関数は、図1の場合と比べて上下を逆転させて表記している。
この例を含めた以下の計算例全てについて、半導体II3であるAl0.4Ga0.6Asの厚さは20nm、半導体III4であるAlAsの厚さは20nmとして計算している。
図4の計算例では、電子の波動関数51と、正孔の波動関数52のテール(裾)は、半導体層I2及び半導体層IV5のヘテロ界面に僅かではあるがしみ出している。従って三角ポテンシャルだけでなく井戸型ポテンシャルの影響も生じ、ヘテロ界面で単原子層程度の厚さの揺らぎがあると、励起子エネルギーに若干の揺らぎが生じることになる。
FIG. 6 shows an electron wave function 51 and a hole wave function 52 at the Al 0.4 Ga 0.6 As / AlAs staggered hetero interface when the electric field is weak (1 kV / cm) in the semiconductor quantum device 1 of the present invention. Is a calculation example obtained from Equation (4). The wave function of the holes is shown upside down compared to the case of FIG.
In all of the following calculation examples including this example, the thickness of Al 0.4 Ga 0.6 As which is the semiconductor II3 is 20 nm, and the thickness of AlAs which is the semiconductor III4 is 20 nm.
In the calculation example of FIG. 4, the tails (tails) of the electron wave function 51 and the hole wave function 52 ooze out slightly at the heterointerface between the semiconductor layer I2 and the semiconductor layer IV5. Therefore, not only the triangular potential but also the influence of the well-type potential occurs, and if there is a fluctuation of a thickness of about a monoatomic layer at the heterointerface, a slight fluctuation occurs in the exciton energy.

図7は、電界が20kV/cmの場合における、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面の電子の波動関数53と正孔の波動関数54とを式(4)から求めた計算例である。
図6の場合よりも電界が強くなったことで、三角ポテンシャルの傾きが大きくなり、電子と正孔は1kV/cmの場合と比較して互いに近づいている。その結果、波動関数のテールは、半導体I2や半導体IV5とのヘテロ界面(距離20nm)では無視できる程度に減少している。
したがってこの電界強度では、本発明で定義している"電子や正孔が感じるポテンシャルが、量子井戸の準位ではなく三角ポテンシャルで決まる準位"という条件を満たしているといえる。
FIG. 7 is a calculation example in which the electron wave function 53 and the hole wave function 54 at the Al 0.4 Ga 0.6 As / AlAs staggered hetero interface are obtained from Equation (4) when the electric field is 20 kV / cm. is there.
Since the electric field is stronger than in the case of FIG. 6, the inclination of the triangular potential is increased, and electrons and holes are closer to each other than in the case of 1 kV / cm. As a result, the tail of the wave function is reduced to a negligible level at the heterointerface (distance 20 nm) with the semiconductor I2 or the semiconductor IV5.
Therefore, it can be said that the electric field strength satisfies the condition defined by the present invention, that is, “the potential sensed by electrons and holes is determined by the triangular potential rather than the quantum well level”.

図8は、電界が40kV/cmの場合における、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面の電子の波動関数55と正孔の波動関数56との計算例である。
図8に示すように、図7の電界が20kV/cmの場合よりもさらにヘテロ界面側に波動関数が押しつけられていることが分かる。波動関数のテールもヘテロ界面(距離20nm)のはるか手前でゼロになっており、電子準位が三角ポテンシャルのみで決められていることが明らかである。このような状態では、たとえスタッガード・ヘテロ界面に単原子層程度の揺らぎが存在しても、励起子のエネルギーに影響を及ぼすことが無く、マクロな領域でのB-E凝縮実現が期待できる。
FIG. 8 is a calculation example of the electron wave function 55 and the hole wave function 56 at the Al 0.4 Ga 0.6 As / AlAs staggered hetero interface when the electric field is 40 kV / cm.
As shown in FIG. 8, it can be seen that the wave function is pressed further toward the heterointerface than when the electric field of FIG. 7 is 20 kV / cm. The tail of the wave function is also zero before the heterointerface (distance 20 nm), and it is clear that the electron level is determined only by the triangular potential. In such a state, even if there is a fluctuation of about a monoatomic layer at the staggered hetero interface, the exciton energy is not affected, and the realization of BE condensation in the macro region can be expected.

図9は、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面に形成される励起子の結合エネルギーの電界強度依存性57を示す図である。図9に示すように、電界強度の増加とともに、電子と正孔の波動関数が互いに近づくことで、励起子結合エネルギーが増加している。結合エネルギーが大きければ、それだけ高温でも、電子と正孔に分解せず、励起子のままで存在できる。 FIG. 9 is a diagram showing the electric field strength dependence 57 of the exciton binding energy formed at the Al 0.4 Ga 0.6 As / AlAs staggered hetero interface. As shown in FIG. 9, the exciton binding energy increases as the electric field strength increases and the wave functions of electrons and holes approach each other. If the binding energy is large, it can exist as an exciton without being decomposed into electrons and holes even at such a high temperature.

図10は、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面に形成される励起子ボーア半径の電界強度依存性58を示す図である。図10に示すように、電界強度の増加とともに、電子と正孔の波動関数が互いに近づくことで、結びつきが強固になりボーア半径が小さくなっている。 FIG. 10 is a diagram showing the electric field strength dependence 58 of the exciton Bohr radius formed at the Al 0.4 Ga 0.6 As / AlAs staggered hetero interface. As shown in FIG. 10, as the electric field strength increases, the wave functions of electrons and holes approach each other, thereby strengthening the connection and reducing the Bohr radius.

式(5)の重なり積分Sから求めたAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子の再結合確率の電界強度依存性を図11に示す。図11に示すように、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子の再結合確率は絶対値ではなく、それぞれの電界強度における再結合確率を比較した相対値である。電界強度の増加とともに、再結合の確率が増加しているが、この遷移は間接遷移であるため、基準となる発光寿命が、直接遷移の場合と比較し、数桁程度長くなっている。 FIG. 11 shows the electric field strength dependence of the recombination probability of the Al 0.4 Ga 0.6 As / AlAs staggered heterointerface excitons obtained from the overlap integral S of Equation (5). As shown in FIG. 11, the recombination probability of the Al 0.4 Ga 0.6 As / AlAs staggered heterointerface excitons is not an absolute value, but a relative value obtained by comparing the recombination probabilities at respective electric field strengths. The probability of recombination increases as the electric field strength increases, but since this transition is an indirect transition, the reference emission lifetime is several orders of magnitude longer than in the case of direct transition.

図12は、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面に形成される励起子エネルギーの電界によるシフト量60を計算した例である。
図12に示すように、電界の増加に伴い、三角ポテンシャルが鋭角となり、それに伴って電子エネルギー準位や、正孔エネルギー準位が増加し、より高エネルギー側に励起子エネルギーがシフトしていく。
これを利用すると、本発明に係る半導体量子素子1中で励起子をトラップしたい領域の周りを、トラップ領域より10kV/cm程度高い印加電圧の領域で囲むことで、励起子に対して横方向に5meV〜10meV程度のポテンシャル・バリアを形成でき、励起子を2次元的にトラップできる。この形を円形や、導波路形状にすることで、励起子に対する種々の実験が可能となる。
FIG. 12 shows an example in which the shift amount 60 due to the electric field of exciton energy formed at the Al 0.4 Ga 0.6 As / AlAs staggered hetero interface is calculated.
As shown in FIG. 12, as the electric field increases, the triangular potential becomes an acute angle. As a result, the electron energy level and the hole energy level increase, and the exciton energy shifts to a higher energy side. .
When this is utilized, the region where the exciton is to be trapped in the semiconductor quantum device 1 according to the present invention is surrounded by a region having an applied voltage that is about 10 kV / cm higher than the trap region, so that it is lateral to the exciton. A potential barrier of about 5 meV to 10 meV can be formed, and excitons can be trapped two-dimensionally. Various experiments on excitons are possible by making this shape a circle or a waveguide.

これまで、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子を例に挙げて説明してきたが、半導体の組み合わせは、Al0.4Ga0.6As/AlAsに限らず、図1に示すようなスタッガード・ヘテロ構造を与える組み合わせならば、これまで述べてきたスタッガード・ヘテロ界面励起子の特徴を有することは明白である。
例として、半導体II3としてSiを、半導体III4としてSi0.7Ge0.3を選ぶことで、図1と同様のスタッガード・ヘテロ界面が得られ、界面ラフネスの影響を受けにくい励起子を得ることができる。
So far, Al 0.4 Ga 0.6 As / AlAs staggered heterointerface excitons have been described as examples. However, the combination of semiconductors is not limited to Al 0.4 Ga 0.6 As / AlAs, and a staggered structure as shown in FIG. It is clear that any combination that provides a guard heterostructure has the characteristics of the staggered heterointerface excitons described above.
As an example, by selecting Si as the semiconductor II3 and Si 0.7 Ge 0.3 as the semiconductor III4, a staggered hetero interface similar to that shown in FIG. 1 can be obtained, and excitons that are not easily affected by the interface roughness can be obtained.

また、半導体II3としてAlxGa1-xAsを、半導体III4としてIn0.5Ga0.5Pを選ぶことによっても、図1と同様のスタッガード・ヘテロ界面励起子を得ることができる。
ここで述べたAl0.4Ga0.6As/AlAs系スタッガード・ヘテロ界面、Si/Si0.7Ge0.3系スタッガード・ヘテロ界面、AlxGa1-xAs/In0.5Ga0.5P系スタッガード・ヘテロ界面は何れも、通常の分子線エピタキシ法、MOCVD法など、広く一般に用いられている半導体エピタキシ方法で作製できる。その際、界面の平坦性のみが要求され、成長層の膜厚に対する精度は、量子井戸を用いる場合と較べて、はるかに大きい許容度であることが特徴である。
例えば、半導体層II3と半導体層III4の厚さが、三角ポテンシャルになるために厚さ20nmを超えていれば、それが30nmであろうが、40nmであろうが、特性に変わりが無いからである。さらに、半導体量子素子は、上記の半導体I2、半導体II3、半導体III4及び半導体IVI5にさらに、半導体量子素子1の電界強度を調整する層を備えて構成されてもよい。
Further, by selecting Al x Ga 1-x As as the semiconductor II3 and In 0.5 Ga 0.5 P as the semiconductor III4, the staggered heterointerface excitons similar to those in FIG. 1 can be obtained.
Al 0.4 Ga 0.6 As / AlAs staggered hetero interface, Si / Si 0.7 Ge 0.3 staggered hetero interface, Al x Ga 1-x As / In 0.5 Ga 0.5 P staggered hetero interface Can be produced by a widely used semiconductor epitaxy method such as a normal molecular beam epitaxy method or MOCVD method. At that time, only the flatness of the interface is required, and the accuracy with respect to the film thickness of the growth layer is characterized by far greater tolerance than the case of using the quantum well.
For example, if the thickness of the semiconductor layer II3 and the semiconductor layer III4 exceeds a thickness of 20 nm to become a triangular potential, it will be 30 nm or 40 nm, but there is no change in characteristics. is there. Furthermore, the semiconductor quantum device may be configured by further including a layer for adjusting the electric field strength of the semiconductor quantum device 1 in addition to the semiconductor I2, the semiconductor II3, the semiconductor III4, and the semiconductor IVI5.

これまで説明してきたように、本発明の半導体量子素子1に用いるスタッガード・ヘテロ界面励起子は、界面ラフネスの影響を受けにくく、励起子再結合発光寿命も長いため、15K〜数K程度の冷却で、十分格子温度まで冷えた高濃度励起子を得ることができ、B-E凝縮条件を満たすことができる。励起子の供給は、光励起やキャリア注入など従来の光素子の励起方法で簡便に行うことができ、原子のB-E凝縮を行う場合と比較して、工業化に極めて有利である。   As described above, the staggered heterointerface excitons used in the semiconductor quantum device 1 of the present invention are not easily affected by the interface roughness and have a long exciton recombination emission lifetime. By cooling, high-concentration excitons that are sufficiently cooled to the lattice temperature can be obtained, and the BE condensation condition can be satisfied. The exciton can be easily supplied by a conventional optical device excitation method such as photoexcitation or carrier injection, and is extremely advantageous for industrialization as compared with the case of performing B-E condensation of atoms.

本発明の半導体量子素子1を用いた半導体量子演算装置は、冷却手段を備えて構成される。冷却手段による冷却温度は、13K以下又は4K以下程度とすればよい。
以下の実施例でより具体的に本発明の半導体量子素子1の説明を行う。
A semiconductor quantum arithmetic device using the semiconductor quantum element 1 of the present invention is configured to include a cooling means. The cooling temperature by the cooling means may be about 13K or less or about 4K or less.
The semiconductor quantum device 1 of the present invention will be described more specifically in the following examples.

本発明の半導体量子素子1を得るために、図13に示す構造を持つAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面を有する半導体結晶を分子線エピタキシ(MBE)法で作製した。不純物の混入を防ぐため、成長中もイオンポンプや、チタンサブリメーションポンプを動作させた。さらに成長速度を毎時0.1〜1μm以下に抑え、成長膜の平坦化を図った。
図13は、本発明に係る半導体量子素子におけるAlGaAs/AlAs系半導体結晶の構造を表す断面図である。図13に示すように、面方位(100)のn-GaAs基板100上に、n-GaAsバッファー層101、Al0.4Ga0.6As層102(厚さ20nm)、AlAs層103(厚さ20nm)、Al0.4Ga0.6As層104(厚さ20nm)、AlAs層105(厚さ20nm)、Al0.4Ga0.6As層106(厚さ20nm)、AlAs層107(厚さ60nm)、n-AlGaAs層108(厚さ50nm)、n-GaAs層109(厚さ20nm)を580℃、610℃、640℃の3通りの基板温度でMBE成長した。
ここで半導体I2はAlAs層103、半導体II3はAl0.4Ga0.6As層104、半導体III 4はAlAs層105、半導体IV5はAl0.4Ga0.6As層106に対応する。
In order to obtain the semiconductor quantum device 1 of the present invention, a semiconductor crystal having an Al 0.4 Ga 0.6 As / AlAs staggered hetero interface having the structure shown in FIG. 13 was produced by a molecular beam epitaxy (MBE) method. In order to prevent contamination by impurities, the ion pump and titanium sublimation pump were operated during the growth. Further, the growth rate was suppressed to 0.1 to 1 μm or less per hour, and the growth film was flattened.
FIG. 13 is a sectional view showing the structure of an AlGaAs / AlAs semiconductor crystal in the semiconductor quantum device according to the present invention. As shown in FIG. 13, an n-GaAs buffer layer 101, an Al 0.4 Ga 0.6 As layer 102 (thickness 20 nm), an AlAs layer 103 (thickness 20 nm), on an n-GaAs substrate 100 having a plane orientation (100), Al 0.4 Ga 0.6 As layer 104 (thickness 20 nm), AlAs layer 105 (thickness 20 nm), Al 0.4 Ga 0.6 As layer 106 (thickness 20 nm), AlAs layer 107 (thickness 60 nm), n-AlGaAs layer 108 ( The n-GaAs layer 109 (thickness 20 nm) was grown by MBE at three substrate temperatures of 580 ° C., 610 ° C., and 640 ° C.
Here semiconductor I2 is AlAs layer 103, the semiconductor II3 is Al 0.4 Ga 0.6 As layer 104, the semiconductor III 4 is AlAs layer 105, the semiconductor IV5 corresponds to Al 0.4 Ga 0.6 As layer 106.

図14は、実施例1で作製した結晶を、原子間力顕微鏡(AFM)を用いて表面粗さを測定したAFM画像95である。GaAs基板は面方位(100)を用いている。顕微鏡像四辺形の下側のエッジを見ると、波打っており、表面ラフネスがあることが分かる。   FIG. 14 is an AFM image 95 obtained by measuring the surface roughness of the crystal manufactured in Example 1 using an atomic force microscope (AFM). The GaAs substrate uses a plane orientation (100). Looking at the lower edge of the microscope image quadrilateral, it can be seen that it is wavy and has surface roughness.

成長用n-GaAs基板100として、面方位を(100)から23.8°オフとなるように選んだ基板を用いて、図13に示す構造を持つAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面を有する半導体結晶を分子線エピタキシ(MBE)法で作製した。この実施例では基板100の面方位が異なること以外は、すべて実施例1と同じである。 As the growth n-GaAs substrate 100, an Al 0.4 Ga 0.6 As / AlAs staggered heterointerface having the structure shown in FIG. 13 is used by using a substrate whose plane orientation is selected to be 23.8 ° off from (100). A semiconductor crystal was prepared by a molecular beam epitaxy (MBE) method. This example is the same as Example 1 except that the surface orientation of the substrate 100 is different.

図15は、実施例2で面方位(23.8°オフ)のGaAs基板を用いて作製した結晶のAFM画像96であり、図14と同じスケールである。波打ちは極めて少なく、RMS表面粗さは0.14nmという超平坦成長面が得られている。   FIG. 15 is an AFM image 96 of a crystal manufactured using a GaAs substrate having a plane orientation (23.8 ° off) in Example 2 and has the same scale as FIG. There is very little undulation, and an ultra flat growth surface with an RMS surface roughness of 0.14 nm is obtained.

この超平坦面作製技術と、本発明のスタッガード・ヘテロ界面励起子のラフネスの影響を受けにくい性質を合わせることで、ポテンシャル・ラフネスの無い2次元励起子系が提供され、マクロな領域でのB-E凝縮を有する半導体量子素子1が実現できる。   Combining this ultra-flat surface fabrication technology with the roughness of the staggered heterointerface excitons of the present invention makes it possible to provide a two-dimensional exciton system that does not have potential roughness. A semiconductor quantum device 1 having BE condensation can be realized.

上記2種類のAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面を有する半導体結晶以外に、GaAs基板100の面方位を(411)Aとしたもの、(311)Aとしたもの、さらに、面方位を(100)から20.9°オフとなるように選んだ基板を用いて、図13に示す結晶を成長した。
しかしながらAFMでRMS表面粗さを測定したところ23.8°オフに選んだ実施例2よりも粗い結果となり、本発明の半導体量子素子1として不適なことが分かった。
In addition to the semiconductor crystal having the two types of Al 0.4 Ga 0.6 As / AlAs staggered hetero interface, the GaAs substrate 100 has a plane orientation of (411) A, (311) A, and a plane orientation. The crystal shown in FIG. 13 was grown using a substrate that was selected to be 20.9 ° off from (100).
However, when the RMS surface roughness was measured by AFM, the result was rougher than Example 2 selected to be off by 23.8 °, and it was found that the semiconductor quantum device 1 of the present invention was not suitable.

結晶成長用GaAs基板100として、面方位(100)、面方位(23.8°オフ)、面方位(411)A、面方位(311)A、面方位(20.9°オフ)という5種類の基板を用いて、Al0.6Ga0.4As/AlAsスタッガード・ヘテロ界面を有する半導体結晶を作製した。
AFMでRMS表面粗さを測定したところ面の荒れが大きく、本発明の半導体量子素子1として不適なことが分かった。
As the GaAs substrate 100 for crystal growth, five types of substrates are used: plane orientation (100), plane orientation (23.8 ° off), plane orientation (411) A, plane orientation (311) A, and plane orientation (20.9 ° off). Thus, a semiconductor crystal having an Al 0.6 Ga 0.4 As / AlAs staggered hetero interface was fabricated.
When the RMS surface roughness was measured by AFM, the roughness of the surface was large, and it was found that this was not suitable as the semiconductor quantum device 1 of the present invention.

結晶成長用GaAs基板100として、面方位(100)、面方位(23.8°オフ)、面方位(411)A、面方位(311)A、面方位(20.9°オフ)という5種類の基板を用いて、Al0.8Ga0.2As/AlAsスタッガード・ヘテロ界面を有する半導体結晶を作製した。
AFMでRMS表面粗さを測定したところ面の荒れが大きく、本発明の半導体量子素子1として不適なことが分かった。
As the GaAs substrate 100 for crystal growth, five kinds of substrates of plane orientation (100), plane orientation (23.8 ° off), plane orientation (411) A, plane orientation (311) A, and plane orientation (20.9 ° off) are used. Thus, a semiconductor crystal having an Al 0.8 Ga 0.2 As / AlAs staggered hetero interface was fabricated.
When the RMS surface roughness was measured by AFM, the roughness of the surface was large, and it was found that this was not suitable as the semiconductor quantum device 1 of the present invention.

図16は、本発明に係る半導体量子素子1としてのAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子に電界を印加するために作製した素子構造である。ここで、半導体I2はGaAsバッファー層101、半導体II3はAl0.4Ga0.6As層102、半導体III4はAlAs層103、半導体IV5はAl0.4Ga0.6As層104に対応する。 FIG. 16 shows an element structure fabricated for applying an electric field to the Al 0.4 Ga 0.6 As / AlAs staggered heterointerface excitons as the semiconductor quantum element 1 according to the present invention. Here, the semiconductor I2 corresponds to the GaAs buffer layer 101, the semiconductor II3 corresponds to the Al 0.4 Ga 0.6 As layer 102, the semiconductor III4 corresponds to the AlAs layer 103, and the semiconductor IV5 corresponds to the Al 0.4 Ga 0.6 As layer 104.

実施例6では、半導体I2がAlAsからGaAsに変わっているが、スタッガード・ヘテロ界面励起子に必要な部分は半導体II3と半導体III4であるので、動作上全く問題はない。
実施例1と同様の方法で作製した結晶を用いて、電極110と電極111を形成後、電極110と電極111との間に直流電圧113を加えた。表面側の電極111は、中心に穴が開けてあり、そこから波長405nmの半導体レーザ光112で励起して、層102と層103の間の界面に電子114・正孔115を発生させた。
In the sixth embodiment, the semiconductor I2 is changed from AlAs to GaAs. However, since the portions necessary for the staggered heterointerface excitons are the semiconductor II3 and the semiconductor III4, there is no problem in operation.
A crystal manufactured by the same method as in Example 1 was used to form the electrode 110 and the electrode 111, and then a DC voltage 113 was applied between the electrode 110 and the electrode 111. The surface-side electrode 111 had a hole in the center, and was excited by a semiconductor laser beam 112 having a wavelength of 405 nm from there to generate electrons 114 and holes 115 at the interface between the layer 102 and the layer 103.

以下、各実施例に対するフォトルミネッセンス評価について横断的に比較し説明を行う。
図17は、実施例1と実施例2で得られたヘテロ構造を持つ基板の13Kにおけるフォトルミネッセンス・スペクトルの例である。横軸はフォトン・エネルギー、縦軸は任意単位の発光強度である。図17で、面方位(100)のGaAsを用いて580℃で成長した実施例1の結晶のフォトルミネッセンス・スペクトル71は、ブロードな発光で、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-X遷移70に相当するところに、発光のピークは見られない。
In the following, the photoluminescence evaluation for each example will be compared and explained in a cross-sectional manner.
FIG. 17 is an example of a photoluminescence spectrum at 13 K of the substrate having a heterostructure obtained in Example 1 and Example 2. The horizontal axis is photon energy, and the vertical axis is emission intensity in arbitrary units. In FIG. 17, the photoluminescence spectrum 71 of the crystal of Example 1 grown at 580 ° C. using GaAs of (100) plane orientation shows broad emission and Al 0.4 Ga 0.6 As / AlAs staggered heterointerface excitation. The emission peak is not observed where it corresponds to the Γ-X transition 70 of the child.

これに対して面方位(23.8°オフ)のGaAs基板を用いて580℃で成長した実施例2の結晶のフォトルミネッセンス・スペクトル72は、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-X遷移70に相当するところに明白なピークを持ち、それ以外の発光は見られない。 On the other hand, the photoluminescence spectrum 72 of the crystal of Example 2 grown at 580 ° C. using a GaAs substrate with a plane orientation (23.8 ° off) shows the Al 0.4 Ga 0.6 As / AlAs staggered heterointerface exciton. There is a clear peak corresponding to the Γ-X transition 70, and no other light emission is observed.

図18は、実施例1で成長したヘテロ構造における、スタッガード・ヘテロ界面結晶の13Kにおけるフォトルミネッセンス・スペクトルで、成長温度によるスペクトル変化が見られる。成長温度580℃のフォトルミネッセンス・スペクトル80のみが、Al0.4Ga0.6As/AlAsのΓ-X遷移と思われる1920meVにブロードな発光を示すのみで、他の成長温度610℃のスペクトル82や、成長温度640℃のスペクトル81では、他の遷移が主となっている。1920meVのブロードな発光は、図1の励起子のΓ-X遷移となる1821meVとは大きくずれている。 FIG. 18 is a photoluminescence spectrum at 13 K of the staggered heterointerface crystal in the heterostructure grown in Example 1, in which the spectral change due to the growth temperature is observed. Only the photoluminescence spectrum 80 with a growth temperature of 580 ° C shows a broad emission at 1920 meV, which seems to be the Γ-X transition of Al 0.4 Ga 0.6 As / AlAs. In the spectrum 81 at a temperature of 640 ° C., other transitions are dominant. The broad emission of 1920 meV is significantly different from 1821 meV, which is the Γ-X transition of excitons in FIG.

図19は、実施例2で面方位(23.8°オフ)のGaAs基板に成長した結晶の13Kにおけるフォトルミネッセンス・スペクトルで、成長温度580℃、成長温度610℃、成長温度640℃の3通りについて比較を行っている。実施例2では、何れの成長温度でも、図1の励起子のΓ-X遷移83となる1821meV近傍に単一の発光ピーク84、85,86が観測される。   FIG. 19 is a photoluminescence spectrum at 13K of a crystal grown on a GaAs substrate having a plane orientation (23.8 ° off) in Example 2, and comparison is made for three growth temperatures: 580 ° C., growth temperature 610 ° C., and growth temperature 640 ° C. It is carried out. In Example 2, single emission peaks 84, 85, and 86 are observed in the vicinity of 1821 meV that becomes the Γ-X transition 83 of the exciton of FIG. 1 at any growth temperature.

図は載せていないが、(100)GaAs基板を用いて、AlxGa1-xAs/AlAsのx組成を変えた場合のフォトルミネッセンス・スペクトルは、Alが60%と、80%の試料では、発光強度が40%の場合と比較し、一桁以上強度が減少した。
同様に、面方位(23.8°オフ)のGaAs基板を用いて、AlxGa1-xAs/AlAsのx組成を変えた場合のフォトルミネッセンス・スペクトルは、Alが60%と、80%の試料では、発光強度が40%の場合と比較して一桁以上強度が減少した。さらに発光のピークの位置は、図1の励起子のΓ-X遷移83となる1821meV近傍には存在せず、AlxGa1-xAs自身のΓ-X遷移やΓ-Γ遷移である1940meVや、2060meVのみに存在し、本発明の趣旨に適さないことが明らかとなった。
Although not shown, the photoluminescence spectrum when the x composition of Al x Ga 1-x As / AlAs is changed using a (100) GaAs substrate is 60% for Al and 80% for the sample. Compared with the case where the emission intensity is 40%, the intensity decreased by an order of magnitude or more.
Similarly, when the x composition of Al x Ga 1-x As / AlAs is changed using a GaAs substrate with a plane orientation (23.8 ° off), the sample of Al is 60% and 80%. Then, the intensity decreased by an order of magnitude or more compared to the case where the emission intensity was 40%. Further, the position of the emission peak does not exist in the vicinity of 1821 meV that becomes the Γ-X transition 83 of the exciton in FIG. 1, and 1940 meV that is the Γ-X transition or Γ-Γ transition of Al x Ga 1-x As itself. It was also found that it exists only in 2060 meV and is not suitable for the gist of the present invention.

図18は、実施例6で示した半導体量子素子1を用いて、Al0.4Ga0.6As層102とAlAs層103間の界面に40kV/cmの電界を印加し、光学クライオスタット中で4Kに冷却して測定したフォトルミネッセンス・スペクトルである。無電界時にはブロードな発光91のみであるが、40kV/cmの電界を印加することにより1821meVに近い1800.8meVに鋭い発光ピーク92が観測された。これはAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-X遷移70に相当している。 FIG. 18 shows an example in which an electric field of 40 kV / cm is applied to the interface between the Al 0.4 Ga 0.6 As layer 102 and the AlAs layer 103 using the semiconductor quantum device 1 shown in Example 6 and cooled to 4 K in an optical cryostat. It is the photoluminescence spectrum measured by measuring. When there is no electric field, only a broad emission 91 is observed, but a sharp emission peak 92 is observed at 1800.8 meV close to 1821 meV when an electric field of 40 kV / cm is applied. This corresponds to the Γ-X transition 70 of the Al 0.4 Ga 0.6 As / AlAs staggered heterointerface exciton.

印加する電界強度のみ変化させた測定では、電界を弱くした場合は、このピークが現れず、ブロードな発光91のみであることから、この鋭い発光ピーク92は、本発明の半導体量子素子1中で利用しようとしている三角ポテンシャル中の電子と正孔による励起子発光と考えられる。この鋭い発光ピーク92の半値幅は、0.57meVと極めて狭く、本発明の対象であるAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子がB-E凝縮を起こした結果、このようにシャープな発光となったと解釈できる。 In the measurement in which only the applied electric field strength is changed, when the electric field is weakened, this peak does not appear and only the broad light emission 91 is present. Therefore, this sharp light emission peak 92 is present in the semiconductor quantum device 1 of the present invention. It is thought to be exciton emission by electrons and holes in the triangular potential to be used. This sharp emission peak 92 has an extremely narrow half-value width of 0.57 meV. As a result of BE condensation on the Al 0.4 Ga 0.6 As / AlAs staggered heterointerface exciton, which is the subject of the present invention, such sharp emission is obtained. Can be interpreted.

これまで、本発明の半導体量子素子1としてAlxGa1-xAs/AlAs系スタッガード・ヘテロ界面について述べてきたが、本実施例では、図21に示すようなSi/Si0.7Ge0.3系スタッガード・ヘテロ界面を作製した。
図21は、本発明に係る半導体量子素子にSiGe/Si系半導体結晶を用いる場合の結晶の断面図である。
平坦な界面が得られるように、成長速度を充分遅くして、p+-Si基板200上に、p-Si/Si0.7Ge0.3超格子層201(Si厚さ5nm/Si0.7Ge0.3厚さ5nmを10ペア)、i-Si0.7Ge0.3バッファー層202(厚さ40nm)、p-Si層203(厚さ20nm)、i-Si層204(厚さ8nm)、i-Si0.7Ge0.3層205(厚さ8nm)、n-Si0.86Ge0.14層206(厚さ20nm)、i-Si0.7Ge0.3層207(厚さ5nm)、n-Si0.86Ge0.14層208(厚さ10nm)、n-Si層209(厚さ5nm)をSi/Six7Ge1-x系成長で一般的に用いられるMOCVD法を用いてエピタキシ成長した。
So far, the Al x Ga 1-x As / AlAs staggered hetero interface has been described as the semiconductor quantum device 1 of the present invention. In this example, the Si / Si 0.7 Ge 0.3 system as shown in FIG. A staggered hetero interface was fabricated.
FIG. 21 is a sectional view of a crystal when a SiGe / Si based semiconductor crystal is used for the semiconductor quantum device according to the present invention.
The p--Si / Si 0.7 Ge 0.3 superlattice layer 201 (Si thickness 5 nm / Si 0.7 Ge 0.3 thickness is formed on the p + -Si substrate 200 with a sufficiently slow growth rate so as to obtain a flat interface. 10 pairs of 5 nm), i-Si 0.7 Ge 0.3 buffer layer 202 (thickness 40 nm), p-Si layer 203 (thickness 20 nm), i-Si layer 204 (thickness 8 nm), i-Si 0.7 Ge 0.3 layer 205 (thickness 8 nm), n-Si 0.86 Ge 0.14 layer 206 (thickness 20 nm), i-Si 0.7 Ge 0.3 layer 207 (thickness 5 nm), n-Si 0.86 Ge 0.14 layer 208 (thickness 10 nm), n The -Si layer 209 (thickness 5 nm) was epitaxially grown using the MOCVD method generally used in Si / Si x7 Ge 1-x growth.

本実施例の半導体量子素子1の半導体構成では、半導体I2はp-Si層203、半導体II3はi-Si層204、半導体III4はi-Si0.7Ge0.3層205、半導体IV5はn-Si0.86Ge0.14層206である。電極を形成し電界を印加した場合には、i-Si層204とi-Si0.7Ge0.3層205の界面に、電子210、正孔211が相対峙して三角ポテンシャル中にトラップされ、スタッガード・ヘテロ界面励起子となる。この系では間接遷移のため再結合発光確率が低く、より長い時間B-E凝縮の状態が保たれる。 In the semiconductor configuration of the semiconductor quantum device 1 of this embodiment, the semiconductor I2 is the p-Si layer 203, the semiconductor II3 is the i-Si layer 204, the semiconductor III4 is the i-Si 0.7 Ge 0.3 layer 205, and the semiconductor IV5 is n-Si 0.86. Ge 0.14 layer 206. When an electrode is formed and an electric field is applied, electrons 210 and holes 211 are relatively trapped in the triangular potential at the interface between the i-Si layer 204 and the i-Si 0.7 Ge 0.3 layer 205 and trapped in a staggered pattern.・ It becomes a heterointerface exciton. In this system, the recombination emission probability is low because of indirect transition, and the BE condensation state is maintained for a longer time.

図22は実施例8で作成した半導体量子素子1の断面図である。本実施例の半導体量子素子1の半導体構成では、実施例7と同じく、半導体I2はp-Si層203、半導体II3はi-Si層204、半導体III4はi-Si0.7Ge0.3層205、半導体IV5はn-Si0.86Ge0.14層206である。他の層207、208は、電界調整用の層である。図22では実施例7で述べたSi/Si0.7Ge0.3系スタッガード・ヘテロ界面励起子を面の横方向に閉じ込める方法を説明する。
図22において、p+-Si基板200上に、p-Si/Si0.7Ge0.3超格子層201(Si厚さ5nm/Si0.7Ge0.3厚さ5nmを10ペア)、i-Si0.7Ge0.3バッファー層202(厚さ40nm)、p-Si層203(厚さ20nm)、i-Si層204(厚さ8nm)、i- Si0.7Ge0.3層205(厚さ8nm)、i-Si0.86Ge0.14層212(厚さ20nm)、i-Si0.7Ge0.3層213(厚さ5nm)、i-Si0.86Ge0.14層214(厚さ5nm)、i-Si層215(厚さ100nm)を成長する。
FIG. 22 is a cross-sectional view of the semiconductor quantum device 1 produced in Example 8. In the semiconductor configuration of the semiconductor quantum device 1 of this example, as in Example 7, the semiconductor I2 is the p-Si layer 203, the semiconductor II3 is the i-Si layer 204, the semiconductor III4 is the i-Si 0.7 Ge 0.3 layer 205, the semiconductor IV5 is an n-Si 0.86 Ge 0.14 layer 206. The other layers 207 and 208 are electric field adjustment layers. FIG. 22 illustrates a method of confining the Si / Si 0.7 Ge 0.3- based staggered heterointerface excitons described in Example 7 in the lateral direction of the surface.
In FIG. 22, on a p + -Si substrate 200, a p-Si / Si 0.7 Ge 0.3 superlattice layer 201 (10 pairs of Si thickness 5 nm / Si 0.7 Ge 0.3 thickness 5 nm), i-Si 0.7 Ge 0.3 buffer Layer 202 (thickness 40 nm), p-Si layer 203 (thickness 20 nm), i-Si layer 204 (thickness 8 nm), i-Si 0.7 Ge 0.3 layer 205 (thickness 8 nm), i-Si 0.86 Ge 0.14 A layer 212 (thickness 20 nm), an i-Si 0.7 Ge 0.3 layer 213 (thickness 5 nm), an i-Si 0.86 Ge 0.14 layer 214 (thickness 5 nm), and an i-Si layer 215 (thickness 100 nm) are grown.

電子・正孔対から表面側の層、全てをアンドープの半導体とすることで、結晶表面に印加する電界分布を2次元的に変えた場合、その分布が層204と層205に生じた電子・正孔対に反映されるようにしている。実施例7のように、強くドーピングした層を入れると、その層の上で2次元的に電界分布を変化させても、その層の下では、2次元的に一様な分布となってしまうからである。   When the electric field distribution applied to the crystal surface is changed two-dimensionally by using an undoped semiconductor from the surface-side layer from the electron / hole pair, the distribution of electrons / electrons generated in the layer 204 and the layer 205 It is reflected in the hole pair. As in Example 7, when a strongly doped layer is inserted, even if the electric field distribution is changed two-dimensionally on the layer, the distribution is two-dimensionally uniform below the layer. Because.

MOCVD法を用いて上記のエピタキシ成長をした後、フォトレジストによるパターニングを行った後に、燐イオンの打ち込みを行ない、イオンが深く打ち込まれたn型領域216と、浅く打ち込まれたn型領域217を作製する。さらにn側電極218と、p側電極219を形成し、電源220を用いて素子のヘテロ界面に電界を印加する。   After the above-described epitaxy growth using the MOCVD method, after patterning with a photoresist, phosphorus ions are implanted, and an n-type region 216 into which ions are implanted deeply and an n-type region 217 into which shallow ions are implanted are formed. Make it. Further, an n-side electrode 218 and a p-side electrode 219 are formed, and an electric field is applied to the heterointerface of the element using the power source 220.

このときイオン打ち込みが深い部分216と浅い部分217の下部における電界の比は、アンドープである層204、層205、層212、層213、層214の全てを合計した厚さと、層215においてイオン打ち込みせずに、アンドープのまま残った部分の厚みを合計した厚みの逆数の比となる。
従って、イオン打ち込み深さの差を100nm程度に選ぶことで、励起子が感じるポテンシャル・バリアを10meV程度にすることができ、十分励起子の横方向の閉じ込めが可能となる。
At this time, the ratio of the electric field in the lower portion of the deep ion implantation portion 216 and the shallow portion 217 is the total thickness of the undoped layers 204, 205, 212, 213, and 214, and the ion implantation in the layer 215. The ratio of the reciprocal of the total thickness of the portions remaining undoped is obtained.
Therefore, by selecting the difference in ion implantation depth to about 100 nm, the potential barrier felt by the excitons can be set to about 10 meV, and the exciton can be sufficiently confined in the lateral direction.

実施例8では、イオン打ち込み部の深さを変えることで、電界の2次元分布を調整したが、この他に、熱拡散の深さを場所ごとに変える方法や、エッチングによりアンドープ層の厚さを変えて電界強度の2次元分布を制御するなど、種々の半導体プロセスを利用することでも同様に本発明の目的が達成できることは明らかである。   In Example 8, the two-dimensional distribution of the electric field was adjusted by changing the depth of the ion-implanted portion. However, in addition to this, the thickness of the undoped layer by etching or the method of changing the depth of thermal diffusion for each location. It is obvious that the object of the present invention can be achieved by using various semiconductor processes such as controlling the two-dimensional distribution of the electric field intensity by changing the above.

また、半導体量子素子1の表面側の電極を任意の形状を持つように除去した領域を設けることで、電極がある部分の下は、電界が強くなり、無い部分の下は弱くなるようにすることが可能である。
従って図16で示した素子においては、励起子は電極が無い部分の下に集まる。電極の無い部分の大きさと、励起子までの距離を調整することで、電極のエッジ部分から生じた電界が電極の無い部分に程よく広がるように調整できる。これは有限要素法で、電極形状と半導体層の厚さや、誘電率などの条件を入れることで容易に設計できる事項である。このようにして得られた複数のB-E凝縮状態を「もつれ状態」にすることで量子演算を行う半導体量子素子1が得られる。
Further, by providing a region where the electrode on the surface side of the semiconductor quantum device 1 is removed so as to have an arbitrary shape, the electric field is strong under the part where the electrode is present, and weak under the part where the electrode is absent. It is possible.
Therefore, in the element shown in FIG. 16, excitons gather under a portion where there is no electrode. By adjusting the size of the portion without the electrode and the distance to the exciton, the electric field generated from the edge portion of the electrode can be adjusted to spread appropriately to the portion without the electrode. This is a matter that can be easily designed by a finite element method, including conditions such as electrode shape, semiconductor layer thickness, and dielectric constant. The semiconductor quantum element 1 that performs quantum operation is obtained by making the plurality of BE condensed states thus obtained “entangled”.

本発明における半導体量子素子1は、上記実施の形態に限定されるものではなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。   The semiconductor quantum device 1 in the present invention is not limited to the above-described embodiment, and various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.

1:半導体量子素子
2:半導体I
3:半導体II
4:半導体III
5:半導体IV
6:三角ポテンシャル中の電子基底準位
7:三角ポテンシャル中の正孔基底準位
8:半導体量子素子ヘテロ構造の伝導帯
9:半導体量子素子ヘテロ構造の価電子帯
10:電界中の電子の波動関数
11:電界中の正孔の波動関数
12:電界中の量子井戸中の正孔の基底準位
13:電界中の量子井戸中の電子の基底準位
21:半導体IIIの伝導帯
22:半導体IIの伝導帯
23:伝導帯のステップ
24:電子の波動関数
25:半導体IIIの価電子帯
26:半導体IIの価電子帯
27:価電子帯のステップ
28:正孔の波動関数
29:電子準位と正孔準位間のエネルギー差
30:AlAs層
31:Al0.4Ga0.6As層
32:AlAsのΓ-Γ遷移
33:Al0.4Ga0.6AsのΓ-Γ遷移
34:AlAsのXバンドの電子
35:Al0.4Ga0.6AsのΓバンドの正孔
36:Γ-X励起子遷移
37:ある場所のヘテロ接合界面の位置
38:別の場所における接合ヘテロ界面の位置
39:ヘテロ接合界面37に対応した電子準位
40:ヘテロ接合界面38に対応した電子準位
41:ヘテロ接合界面37に対応した正孔準位
42:ヘテロ接合界面38に対応した正孔準位
43:電子準位39と正孔準位41間の遷移が持つエネルギー
44:電子準位40と正孔準位22間の遷移が持つエネルギー
51:電界が1kV/cmにおける電子の波動関数
52:電界が1kV/cmにおける正孔の波動関数
53:電界が20kV/cmにおける電子の波動関数
54:電界が20kV/cmにおける正孔の波動関数
55:電界が40kV/cmにおける電子の波動関数
56:電界が40kV/cmにおける正孔の波動関数
57:励起子結合エネルギーの電界強度依存性
58:励起子ボーア半径の電界強度依存性
59:励起子発光再結合確率の電界強度依存性
60:励起子エネルギーシフト量の電界強度依存性
70:Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-X遷移
71:実施例1の結晶のフォトルミネッセンス(PL)スペクトル
72:実施例2の結晶のPLスペクトル
80:実施例1の成長温度580℃のヘテロ構造のPLスペクトル
81:実施例1の成長温度610℃のヘテロ構造のPLスペクトル
82:実施例1の成長温度640℃のヘテロ構造のPLスペクトル
83:Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-X遷移
84:実施例2の成長温度580℃のヘテロ構造のPLスペクトル
85:実施例2の成長温度610℃のヘテロ構造のPLスペクトル
86:実施例2の成長温度640℃のヘテロ構造のPLスペクトル
91:実施例6の素子に40kV/cmの電界を印加し、4Kに冷却して測定したPLスペクトルのバックグラウンド分
92:実施例6の素子に40kV/cmの電界を印加し、4Kに冷却して測定したPLスペクトルで、スタッガード・ヘテロ界面励起子のΓ-X遷移
95:実施例1で作製した結晶のAFM画像
96:実施例2で作製した結晶のAFM画像
100:n-GaAs基板
101:n-GaAsバッファー層
102:Al0.4Ga0.6As層
103:AlAs層
104:Al0.4Ga0.6As層
105:AlAs層
106:Al0.4Ga0.6As層
107:AlAs層
108:n-AlGaAs層
109:n-GaAs層
110:電極
111:表面側電極
112:レーザ光
113:直流電圧
114:電子
115:正孔
200:p+-Si基板
201:p-Si/Si0.7Ge0.3超格子層
202:i-Si0.7Ge0.3バッファー層
203:p-Si層
204:i-Si層
205:i-Si0.7Ge0.3
206:n-Si0.86Ge0.14
207:i-Si0.7Ge0.3
208:n-Si0.86Ge0.14
209:n-Si層
210:電子
211:正孔
212:i-Si0.86Ge0.14
213:i-Si0.7Ge0.3
214:i-Si0.86Ge0.14
215:i-Si層
216:燐イオンが深く打ち込まれたn型領域
217:燐イオンが浅く打ち込まれたn型領域
218:n側電極
219:p側電極
220:電源
221:電子
222:正孔
301:電界中の2重量子井戸の伝導帯
302:電界中の2重量子井戸の価電子帯
303:電界中の2重量子井戸の伝導帯における電子の波動関数
304:電界中の2重量子井戸の価電子帯における正孔の波動関数
305:2重量子井戸中の励起子フォトルミネッセンス・スペクトル・半値幅の温度依存性(無電界時)
306:2重量子井戸中の励起子フォトルミネッセンス・スペクトル・半値幅の温度依存性(電界40kV/cm印加時)
307:励起子エネルギーの2次元面内ラフネス計算例
308:2重量子井戸中の励起子の空間分布(7K)
309:2重量子井戸中の励起子の空間分布(4K)
310:B-E凝縮を起こした2重量子井戸中の励起子の空間分布(50mK)
400:AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンドを表す伝導帯
401:AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のXバンドを表す伝導帯
402:AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンドを表す価電子帯
403:GaAs量子井戸
404:AlAs量子井戸
405:電子・正孔準位間の間接遷移
406:GaAs量子井戸における電子の準位
407:AlAs量子井戸における電子の準位
410:AlGaAs層
411:GaAs層
412:AlAs層
413:AlGaAs層
1: Semiconductor quantum device 2: Semiconductor I
3: Semiconductor II
4: Semiconductor III
5: Semiconductor IV
6: Electron ground level in triangular potential 7: Hole ground level in triangular potential 8: Conduction band of semiconductor quantum device heterostructure 9: Valence band of semiconductor quantum device heterostructure 10: Electron wave in electric field Function 11: Wave function of hole in electric field 12: Ground level of hole in quantum well in electric field 13: Ground level of electron in quantum well in electric field 21: Conduction band 22 of semiconductor III: Semiconductor II conduction band 23: conduction band step 24: electron wave function 25: semiconductor III valence band 26: semiconductor II valence band 27: valence band step 28: hole wave function 29: electron quasi Energy difference between level and hole level 30: AlAs layer 31: Al 0.4 Ga 0.6 As layer 32: Γ-Γ transition of AlAs 33: Γ-Γ transition of Al 0.4 Ga 0.6 As 34: Electron of X band of AlAs 35: Al 0.4 Ga 0.6 As Γ band hole 36: Γ-X exciton transition 37: Heterojunction interface position 38: Junction heterointerface position 39 at another location: Electron level 40 corresponding to heterojunction interface 37: Electron level 41 corresponding to heterojunction interface 38: Positive corresponding to heterojunction interface 37 Hole level 42: Hole level 43 corresponding to the heterojunction interface 38: Energy of transition between electron level 39 and hole level 41 44: Transition between electron level 40 and hole level 22 Energy 51: Electron wave function when electric field is 1 kV / cm 52: Electron wave function when electric field is 1 kV / cm 53: Electron wave function when electric field is 20 kV / cm 54: Electron wave function when electric field is 20 kV / cm Wave function 55: electron wave function when electric field is 40 kV / cm 56: hole wave function when electric field is 40 kV / cm 57: electric field strength dependence of exciton binding energy 58: electric field strength dependence of exciton Bohr radius 59 : Exciton emission Electric field strength dependence of optical recombination probability 60: Electric field strength dependence of exciton energy shift 70: Γ-X transition 71 of Al 0.4 Ga 0.6 As / AlAs staggered heterointerface exciton 71: Crystal of Example 1 Photoluminescence (PL) spectrum 72: PL spectrum of crystal of Example 2 80: PL spectrum of heterostructure with growth temperature of 580 ° C of Example 1 81: PL spectrum of heterostructure with growth temperature of 610 ° C of Example 1 82: PL spectrum 83 of heterostructure with growth temperature of 640 ° C. in Example 1: Γ-X transition 84 of Al 0.4 Ga 0.6 As / AlAs staggered heterointerface excitons 84: PL of heterostructure with growth temperature of 580 ° C. in Example 2 Spectrum 85: PL spectrum of heterostructure having a growth temperature of 610 ° C. in Example 2 86: PL spectrum of heterostructure having a growth temperature of 640 ° C. in Example 2 91: An electric field of 40 kV / cm was applied to the device of Example 6. PL spectrum background 92 measured after cooling to 4K: Γ of staggered heterointerface excitons in the PL spectrum measured by applying an electric field of 40 kV / cm to the device of Example 6 and cooling to 4K -X transition 95: AFM image 96 of the crystal produced in Example 1 100: AFM image of the crystal produced in Example 2 100: n-GaAs substrate 101: n-GaAs buffer layer 102: Al 0.4 Ga 0.6 As layer 103: AlAs layer 104: Al 0.4 Ga 0.6 As layer 105: AlAs layer 106: Al 0.4 Ga 0.6 As layer 107: AlAs layer 108: n-AlGaAs layer 109: n-GaAs layer 110: electrode 111: surface-side electrode 112: laser light 113: DC voltage 114: electron 115: hole 200: p + -Si substrate 201: p-Si / Si 0.7 Ge 0.3 superlattice layer 202: i-Si 0.7 Ge 0.3 buffer layer 203: p-Si layer 204: i -Si layer 205: i-Si 0.7 Ge 0.3 layer 206: n-Si 0.86 Ge 0.14 layer 207: i-Si 0.7 Ge 0.3 layer 208: n-Si 0.86 Ge 0.14 layer 209: n-Si layer 210: electron 211: hole 212: i-Si 0.86 Ge 0.14 layer 213: i-Si 0.7 Ge 0.3 layer 214 : I-Si 0.86 Ge 0.14 layer 215: i-Si layer 216: n-type region 217 in which phosphorus ions are implanted deeply 217: n-type region in which phosphorus ions are implanted shallowly 218: n-side electrode 219: p-side electrode 220: Power supply 221: Electron 222: Hole 301: Conduction band of double quantum well in electric field 302: Valence band of double quantum well in electric field 303: Wave function of electrons in conduction band of double quantum well in electric field 304: Wave function of holes in the valence band of a double quantum well in an electric field 305: Temperature dependence of exciton photoluminescence spectrum and half width in a double quantum well (no electric field)
306: Temperature dependence of exciton photoluminescence, spectrum and half-width in double quantum well (when electric field is 40 kV / cm)
307: Exciton energy two-dimensional in-plane roughness calculation example 308: Exciton spatial distribution in a double quantum well (7K)
309: Spatial distribution of excitons in a double quantum well (4K)
310: Spatial distribution of excitons in a double quantum well with BE condensation (50mK)
400: conduction band representing Γ band of AlGaAs / GaAs / AlAs / AlGaAs heterostructure 401: conduction band representing X band of AlGaAs / GaAs / AlAs / AlGaAs heterostructure 402: Γ band of AlGaAs / GaAs / AlAs / AlGaAs heterostructure 403: GaAs quantum well 404: AlAs quantum well 405: Indirect transition between electron and hole levels 406: Electron level in GaAs quantum well 407: Electron level in AlAs quantum well 410: AlGaAs Layer 411: GaAs layer 412: AlAs layer 413: AlGaAs layer

Claims (11)

半導体I、半導体II、半導体III、半導体IVの順で構成される半導体ヘテロ界面を備え、
半導体IIの伝導帯は、半導体IIIの伝導帯よりも電子に対して高いエネルギーを持つことにより、ヘテロ界面の伝導帯がステップを形成し、
同時に半導体IIの価電子帯は、半導体IIIの価電子帯よりも正孔に対してエネルギー的に低いことにより、ヘテロ界面の価電子帯がステップを形成するように半導体IIと半導体IIIを選択した半導体結晶からなり、
ヘテロ界面に対して垂直に電界が印加され、
光励起により半導体IIと半導体IIIとのヘテロ界面に電子と正孔が発生されるか、当該ヘテロ界面に電気的に電子と正孔が供給されるか、光励起と電気的励起の両方の何れかが行われ、
3種の半導体II、半導体III、半導体IVが形成するヘテロ構造において、電子の基底状態は、半導体II、半導体III、半導体IVが形成するヘテロ構造による、量子井戸型ポテンシャルによって決められるエネルギー準位ではなく、伝導帯ステップと電界によって勾配を持った半導体IIIの伝導帯とで形成される三角ポテンシャルのエネルギー準位となるように半導体IIIを厚くし、かつ、
3種の半導体I、半導体II、半導体IIIが形成するヘテロ構造において、正孔の基底状態は、半導体I、半導体II、半導体IIIが形成するヘテロ構造による、量子井戸型ポテンシャルによって決められるエネルギー準位ではなく、価電子帯ステップと電界によって勾配を持った半導体IIの価電子帯とで形成される三角ポテンシャルのエネルギー準位となるように、半導体IIを厚くしたことを特徴とする、半導体量子素子。
With a semiconductor heterointerface composed of semiconductor I, semiconductor II, semiconductor III, and semiconductor IV in this order,
The conduction band of semiconductor II has a higher energy for electrons than the conduction band of semiconductor III, so that the conduction band of the heterointerface forms a step,
At the same time, the semiconductor II and the semiconductor III were selected so that the valence band of the heterointerface formed a step because the valence band of the semiconductor II was energetically lower for holes than the valence band of the semiconductor III. Made of semiconductor crystals,
An electric field is applied perpendicular to the heterointerface,
Electrons and holes are generated at the heterointerface between semiconductor II and semiconductor III by photoexcitation, or electrons and holes are supplied to the heterointerface electrically, or both photoexcitation and electrical excitation are performed. Done,
In the heterostructure formed by the three semiconductors II, III, and IV, the ground state of the electrons is at the energy level determined by the quantum well potential due to the heterostructure formed by the semiconductor II, semiconductor III, and semiconductor IV. Without increasing the thickness of the semiconductor III so that the energy level of the triangular potential formed by the conduction band step and the conduction band of the semiconductor III having a gradient due to the electric field, and
In the heterostructure formed by the three types of semiconductors I, II, and III, the ground state of the holes is the energy level determined by the quantum well type potential of the heterostructure formed by the semiconductors I, II, and III. The semiconductor quantum device is characterized in that the semiconductor II is made thick so that it becomes the energy level of the triangular potential formed by the valence band step and the valence band of the semiconductor II having a gradient by an electric field. .
前記半導体量子素子において、電子・正孔対の電子は、半導体IIIのXバンドの電子であり、正孔は、半導体IIのΓバンドの正孔であることを特徴とする、請求項1に記載の半導体量子素子。   2. The semiconductor quantum device according to claim 1, wherein the electron of the electron-hole pair is an X band electron of the semiconductor III, and the hole is a Γ band hole of the semiconductor II. Semiconductor quantum device. 前記半導体量子素子において、半導体IIは厚さが20nm以上のAl0.4Ga0.6Asであり、半導体IIIは厚さが20nm以上のAlAsであり、半導体IIと半導体IIIとのヘテロ界面に印加する電界が10kV/cmより高電界であることを特徴とする、請求項1又は請求項2に記載の半導体量子素子。 In the semiconductor quantum device, the semiconductor II is Al 0.4 Ga 0.6 As having a thickness of 20 nm or more, the semiconductor III is AlAs having a thickness of 20 nm or more, and an electric field applied to the heterointerface between the semiconductor II and the semiconductor III is The semiconductor quantum device according to claim 1, wherein the electric field is higher than 10 kV / cm. 前記半導体量子素子において、結晶成長用基板の面方位が(100)方向から、23.8°オフとしたGaAs基板であることを特徴とする、請求項1〜請求項3の何れかに記載の半導体量子素子。   4. The semiconductor quantum according to claim 1, wherein in the semiconductor quantum device, the crystal growth substrate is a GaAs substrate whose plane orientation is 23.8 ° off from the (100) direction. 5. element. 前記半導体量子素子において、分子線エピタキシ結晶成長時の基板温度が、580℃〜640℃であることを特徴とする、請求項1〜請求項4の何れかに記載の半導体量子素子。   5. The semiconductor quantum device according to claim 1, wherein the substrate temperature during molecular beam epitaxy crystal growth is 580 ° C. to 640 ° C. in the semiconductor quantum device. 前記半導体量子素子において、半導体IIがSiであり、半導体IIIがSi0.7Ge0.3であることを特徴とする、請求項1又は請求項2に記載の半導体量子素子。 3. The semiconductor quantum device according to claim 1, wherein the semiconductor II is Si and the semiconductor III is Si 0.7 Ge 0.3 . 前記半導体量子素子において、電子と正孔が対峙する面における電界強度の面内分布に強弱をつけることで、電子と正孔に対する三角ポテンシャルの勾配の2次元面内分布に強弱を与え、勾配の急な領域に囲まれた勾配の緩い領域を形成することで、電子・正孔対を勾配の緩い領域にトラップすることを特徴とする、請求項1〜請求項6の何れかに記載の半導体量子素子。   In the semiconductor quantum device, the strength of the in-plane distribution of the electric field strength on the surface where the electrons and holes are opposed to each other gives the strength to the two-dimensional in-plane distribution of the gradient of the triangular potential with respect to the electrons and holes. The semiconductor according to any one of claims 1 to 6, wherein an electron / hole pair is trapped in a region having a gentle gradient by forming a region having a gentle gradient surrounded by a steep region. Quantum element. 前記半導体量子素子において、電界強度の面内分布は、2次元的な電極の形状、あるいは半導体アンドープ層にイオン打ち込みや、熱拡散あるいは半導体結晶のエッチングによって作りこんだ導電性領域の3次元的な形状、あるいは分割した電極に異なる電圧を与えることにより、得られる面内分布で、その電界強度の面内分布により、電子・正孔対をトラップすることを特徴とする、請求項7に記載の半導体量子素子。   In the semiconductor quantum device, the in-plane distribution of the electric field strength is a two-dimensional electrode shape, or a three-dimensional conductive region formed by ion implantation, thermal diffusion, or etching of a semiconductor crystal in a semiconductor undoped layer. The electron-hole pair is trapped by the in-plane distribution of the electric field strength in the in-plane distribution obtained by applying different voltages to the shape or the divided electrodes. Semiconductor quantum device. 請求項1〜請求項8の何れかに記載の半導体量子素子を用い、冷却手段を備えたことを特徴とする、半導体量子演算装置。   9. A semiconductor quantum arithmetic device comprising the semiconductor quantum element according to claim 1 and comprising a cooling means. 前記冷却手段による冷却温度は、13K以下であることを特徴とする、請求項9に記載の半導体量子演算装置。   The semiconductor quantum computing device according to claim 9, wherein a cooling temperature by the cooling unit is 13 K or less. 前記冷却手段による冷却温度は、4K以下であることを特徴とする、請求項9に記載の半導体量子演算装置。   The semiconductor quantum operation device according to claim 9, wherein a cooling temperature by the cooling unit is 4K or less.
JP2012192665A 2012-08-31 2012-08-31 Semiconductor quantum device Expired - Fee Related JP6114934B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012192665A JP6114934B2 (en) 2012-08-31 2012-08-31 Semiconductor quantum device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012192665A JP6114934B2 (en) 2012-08-31 2012-08-31 Semiconductor quantum device

Publications (2)

Publication Number Publication Date
JP2014049661A true JP2014049661A (en) 2014-03-17
JP6114934B2 JP6114934B2 (en) 2017-04-19

Family

ID=50609009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012192665A Expired - Fee Related JP6114934B2 (en) 2012-08-31 2012-08-31 Semiconductor quantum device

Country Status (1)

Country Link
JP (1) JP6114934B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113759150A (en) * 2021-09-09 2021-12-07 哈尔滨工业大学 Method for KPFM in-situ test of electrical properties of two-dimensional material heterojunction under electric field coupling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582837A (en) * 1991-09-25 1993-04-02 Matsushita Electric Ind Co Ltd Light emitting material and device
JPH0715093A (en) * 1993-06-25 1995-01-17 Nec Corp Optical semiconductor element
JP2010114262A (en) * 2008-11-06 2010-05-20 Hamamatsu Photonics Kk Silicon light-emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582837A (en) * 1991-09-25 1993-04-02 Matsushita Electric Ind Co Ltd Light emitting material and device
JPH0715093A (en) * 1993-06-25 1995-01-17 Nec Corp Optical semiconductor element
JP2010114262A (en) * 2008-11-06 2010-05-20 Hamamatsu Photonics Kk Silicon light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113759150A (en) * 2021-09-09 2021-12-07 哈尔滨工业大学 Method for KPFM in-situ test of electrical properties of two-dimensional material heterojunction under electric field coupling

Also Published As

Publication number Publication date
JP6114934B2 (en) 2017-04-19

Similar Documents

Publication Publication Date Title
DPG et al. Semiconductor physics
Balandin et al. Mechanism for thermoelectric figure-of-merit enhancement in regimented quantum dot superlattices
Funk et al. High mobility one-and two-dimensional electron systems in nanowire-based quantum heterostructures
Jadczak et al. Unintentional high-density p-type modulation doping of a GaAs/AlAs core–multishell nanowire
Ji et al. Dielectric confinement and excitonic effects in two-dimensional nanoplatelets
Wu et al. Excitonic effects and related properties in semiconductor nanostructures: roles of size and dimensionality
Kishore et al. Electronic structure of InAs/GaSb core-shell nanowires
Barettin et al. Carrier transport and emission efficiency in InGaN quantum-dot based light-emitting diodes
Ballester et al. Multi-particle states of semiconductor hexagonal rings: Artificial benzene
Khordad et al. Electronic properties of a hydrogenic impurity in a quantum wire with V-shaped cross-section: spin-orbit coupling, relativistic correction and conductance
Mills et al. Dirac fermion quantum Hall antidot in graphene
US6525337B1 (en) Light and/or electron element
Verma et al. Patterned quantum dot molecule laser fabricated by electron beam lithography and wet chemical etching
JP6114934B2 (en) Semiconductor quantum device
Wakai et al. I–V characteristics of graphene nanoribbon/h-BN heterojunctions and resonant tunneling
Kang et al. Electron energy states in a two-dimensional GaAs quantum ring with hydrogenic donor impurity in the presence of magnetic field
Teng et al. Mechanisms of inhomogeneous broadening in InGaN dot-in-wire structures
Böer et al. Bands and Bandgaps in Solids
Khaledi-Nasab et al. Linear and nonlinear tunable optical properties of intersubband transitions in GaN/AlN quantum dots in presence and absence of wetting layer
Kes et al. The excitons in infinite potential centered multilayered coaxial quantum wire and the magnetic field effects on their properties
Tantiwanichapan et al. One-dimensional carbon nanostructures for terahertz electron-beam radiation
Holtz et al. Optical characterization of individual quantum dots
Kasapoglu et al. Binding energies of donor impurities in modulation-doped GaAs/AlxGa1− xAs double quantum wells under an electric field
EP4235794A1 (en) Electron hole spin qubit transistor, and methods for forming a electron hole spin qubit transistor
Mandal et al. Introduction to quantum dots

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170222

R150 Certificate of patent or registration of utility model

Ref document number: 6114934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees