JP2014048850A - Control method of duplexing input signal control device and duplexing output signal control device, duplexing input signal control device thereof and duplexing output signal control device thereof - Google Patents

Control method of duplexing input signal control device and duplexing output signal control device, duplexing input signal control device thereof and duplexing output signal control device thereof Download PDF

Info

Publication number
JP2014048850A
JP2014048850A JP2012190665A JP2012190665A JP2014048850A JP 2014048850 A JP2014048850 A JP 2014048850A JP 2012190665 A JP2012190665 A JP 2012190665A JP 2012190665 A JP2012190665 A JP 2012190665A JP 2014048850 A JP2014048850 A JP 2014048850A
Authority
JP
Japan
Prior art keywords
input
control mode
program
control
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012190665A
Other languages
Japanese (ja)
Other versions
JP5982226B2 (en
Inventor
Satoshi Amagi
智 天木
Hiroshi Nakatani
博司 中谷
Yoshitomi Sameda
芳富 鮫田
Naoya Onishi
直哉 大西
Makoto Toko
誠 登古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012190665A priority Critical patent/JP5982226B2/en
Publication of JP2014048850A publication Critical patent/JP2014048850A/en
Application granted granted Critical
Publication of JP5982226B2 publication Critical patent/JP5982226B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a control method of a duplexing input signal control device and a duplexing output signal control device capable of reducing the size of the device by commonly using a program and capable of performing self-diagnosis any time.SOLUTION: The duplexing input signal control device and the duplexing output signal control device include: a first input/output signal control section 10 and a second input/output signal control section 20 which have the same configuration for setting a self-control mode on the basis of a control mode of two systems; an input section 50; an inter-CPU communication circuit 40; and a transmission circuit 30. One of the first input/output signal control sections includes: a switch 14; a first CPU 12; a control mode storage 13; and a program storage 11. The control method of the duplexing input signal control device and the duplexing output signal control device includes the steps of: comparing the control modes to each other; and responding an input signal when the control modes coincide with each other, responding an inconsistent signal when the control modes are inconsistent with each other, and stopping the execution upon receiving a stop instruction. By sequentially performing comparison the control mode, the reliability of the input signal is increased.

Description

本発明の実施形態は、二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及びその二重化出力信号制御装置に関する。   Embodiments described herein relate generally to a duplexed input signal control apparatus and a duplexed output signal control apparatus control method, a duplexed input signal control apparatus, and a duplexed output signal control apparatus.

近年国際標準として、装置の製造者・供給者に対して、機能安全規格が国際電気標準化会議の規格IEC 61508「電気・電子・プログラマブル電子安全関連系の機能安全」が定められている。更に、特定の産業用機能安全システムにおいては、特定の用途に合わせた派生規格が定められている。   In recent years, as an international standard, functional safety standards for equipment manufacturers / suppliers are defined as IEC 61508 “Functional safety of electrical / electronic / programmable electronic safety-related systems” of the International Electrotechnical Commission. Furthermore, in a specific industrial functional safety system, a derived standard is defined for a specific application.

例えば、プロセス・オートメーションでは、安全計装システム設計者に対して安全計装システムの仕様決定、設計、設置、運転、メンテナンスに対する要求をIEC 61511で定めている。   For example, in process automation, IEC 61511 defines requirements for safety instrumented system designers to determine specifications, design, installation, operation and maintenance of safety instrumented systems.

これらの規格では、システムの設計、保守、廃棄に至るライフサイクルにおける安全性を評価し、リスク軽減の要求レベルである安全度水準(SIL、Safety Integrity Level)が定量的な評価尺度としてIEC 61511-3に定められている。   In these standards, safety in the life cycle from system design, maintenance, and disposal is evaluated, and the safety integrity level (SIL, Safety Integrity Level), which is the required level of risk reduction, is used as a quantitative evaluation measure in accordance with IEC 61511-. It is stipulated in 3.

このような背景から、特に、高い安全度水準を求められる安全計装システムにおいては、システムを構成する装置の故障による誤動作を避けるために、装置各部の自己診断を行い、故障を発見した場合にはシステム全体を安全に停止させるようにしている。   Against this background, especially in safety instrumented systems that require a high level of safety, in order to avoid malfunctions due to failures of the devices that make up the system, self-diagnosis of each part of the device is performed and a failure is found. Is trying to stop the entire system safely.

また、安全計装システムにおいて、システムを制御する上位装置(一般に制御装置と呼ぶこともある)、その入出力装置(一般にI/O装置と呼ぶこともあるが、ここでは、デジタル入力装置及びアナログ入力装置を以後、入力信号制御装置、デジタル入力装置及びアナログ入力装置を以後、出力信号制御装置と呼ぶことにする。)も、機能安全の要求に基づき、自己診断による診断率の向上、また、二重化/三重化による冗長化等を行って、安全度水準の向上を図っている。   In a safety instrumented system, a host device for controlling the system (generally called a control device) and its input / output device (generally called an I / O device), but here, a digital input device and an analog The input device is hereinafter referred to as an input signal control device, a digital input device, and an analog input device are hereinafter referred to as an output signal control device.) Based on functional safety requirements, the diagnostic rate is improved by self-diagnosis. Redundancy by duplication / triple etc. is performed to improve the safety level.

通常二重化された系で使用される信号保安装置においては、稼働率を向上させるため、入出力チャンネルの選択に使用されるスイッチ素子の接点を常時監視して、異常を検知するATCなどに用いられる信号保安装置がある(特許文献1参照)。   In a signal security device normally used in a duplex system, in order to improve the operating rate, it is used for an ATC that detects an abnormality by constantly monitoring the contact of a switch element used for selection of an input / output channel. There is a signal security device (see Patent Document 1).

特開2010−221840号公報JP 2010-221840 A

一般に、安全計装システムに使用される入力信号制御装置、及び出力信号制御装置を冗長化する場合に、その構成を単純に二重化すると、装置を構成する各部の自己診断に、多数の診断プログラムを含む制御プログラムを備える必要があることから、プログラムの記憶部容量が大きくなる問題がある。   Generally, when the input signal control device and the output signal control device used in the safety instrumentation system are made redundant, if the configuration is simply duplicated, a large number of diagnostic programs are used for self-diagnosis of each part constituting the device. Since it is necessary to provide a control program including the program, there is a problem that the storage capacity of the program becomes large.

そこで、入力信号制御装置や、出力信号制御装置を二重化して使用する場合に、構成部品の自己診断などのプログラムについては共通化を図り、プログラムの記憶部の共通化により、記憶部をコンパクトにすることが考えられる。   Therefore, when the input signal control device and the output signal control device are used in duplicate, the program such as self-diagnosis of components is made common, and the storage unit is made compact by sharing the program storage unit. It is possible to do.

しかし、二重化する場合、装置が入力信号制御装置であるのか出力信号制御装置であるのかを予め設定して、切り替える機能が必要になるので、この切り替え機能の自己診断が常時必要となる問題が発生する。   However, in the case of duplication, since it is necessary to set in advance whether the device is an input signal control device or an output signal control device, a switching function is required, so there is a problem that self-diagnosis of this switching function is always required To do.

しかしながら、上述した特許文献1の信号保安装置の場合、定期的に入出力のチャンネルを設定するスイッチ素子の値を不揮発性メモリに記憶し、スイッチ素子の値と不揮発性メモリの値との比較によりスイッチ素子の異常を検知することは可能であるが、二重化された場合の自己診断等の制御プログラムの共通化や、入力と出力の異なる機能を切り替えることは知られていない。   However, in the case of the signal security device of Patent Document 1 described above, the value of the switch element that periodically sets the input / output channels is stored in the nonvolatile memory, and the value of the switch element is compared with the value of the nonvolatile memory. Although it is possible to detect an abnormality of the switch element, it is not known to share a control program such as self-diagnosis in the case of duplication and to switch between different functions of input and output.

本発明は上述した問題点を解決するためになされたものであり、二重化入力信号制御装置と二重化出力信号制御装置とで使用するプログラムの共通化による装置のコンパクト化、及び二重化された装置の自己診断が常時可能な二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及び二重化出力信号制御装置を提供することを目的とする。   The present invention has been made to solve the above-described problems. The present invention has been made to reduce the size of the apparatus by sharing a program used by the duplexed input signal control apparatus and the duplexed output signal control apparatus, and the duplexed apparatus. It is an object of the present invention to provide a duplexed input signal control device and a duplexed output signal control device control method capable of diagnosis at all times, a duplexed input signal control device, and a duplexed output signal control device.

上記目的を達成するために、本実施形態の二重化入力信号制御装置及び二重化出力信号制御装置の制御方法は、2つの系統が入力信号制御、または出力信号制御のいずれの制御モードであるかを、予め設定される制御モードに基づいて自身の制御モードを設定する一方の系統の第1の入出力信号制御部と他方の系統の第2の入出力信号制御部と、前記制御モードに基づいて、前記第1の入出力信号制御部及び前記第2の入出力信号制御部の夫々で選択された2つの系統に対応する2つの入力回路を備える入力部、または、出力部と、前記第1の入出力信号制御部と前記第2の入出力信号制御部に設定された前記制御モードとを相互に送受信するCPU間通信回路部と、外部の上位装置からの伝送情報に応答して、前記入力部から入力された前記2つの系統の入力回路からの入力信号を当該上位装置に返信する、または、前記上位装置からの伝送情報に応答して、前記上位装置から指示された前記2つの系統の出力回路への出力信号を出力部に送信する伝送回路部と、を備える二重化入力信号制御装置、二重化出力信号制御装置の制御方法であって、前記第1の入出力信号制御部は、前記制御モードを設定するスイッチと、前記伝送回路を介して送られた前記上位装置からの前記伝送情報を前記他方の系統に送信するとともに、前記2つの系統の入力回路の入力信号を受信して前記伝送回路部に送る、または、前記2つの系統の出力回路の出力信号の指示値を受信して前記出力部に設定する第1のCPUと、前記スイッチで設定された前記制御モードを記憶する制御モード記憶部と、前記第1のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、共通プログラムと、当該制御モードに対応する2つの固有プログラムとを記憶するプログラム記憶部と、前記第2の入出力信号制御部は、前記制御モードを設定するスイッチと、前記他方の系統の入力回路からの入力信号を受信して前記CPU間通信回路部を介して、前記第1のCPUに送る、または、前記第1のCPUから前記CPU間通信回路部を介して、前記第2のCPUに送信された2つの系統の出力信号の指示値を受信して前記出力部に設定する第2のCPUと、前記スイッチで設定された制御モードを記憶する制御モード記憶部と、前記第2のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、前記共通プログラムと、当該制御モードに対応する2つの前記固有プログラムとを記憶するプログラム記憶部と、を備え、前記第1のCPU及び前記第2のCPUは、夫々の前記制御モード記憶部に記憶された前記制御モードを相互に比較するステップと、前記制御モードが、「入力信号制御」で一致している場合、当該制御モードを選択して、前記共通プログラムと対応する前記固有プログラムとを選択して、2つの系統の前記入力信号を前記上位装置に返信するステップと、前記制御モードが「出力信号制御」で一致している場合、当該制御モードを選択して、前記共通プログラムと対応する前記固有プログラムとを選択して、2つの系統の出力信号を前記出力部に設定するステップと、不一致である場合には、不一致であることを前記上位装置に返信し、前記固有プログラムの実行を停止するステップと、を備え、予め設定される2つの系統の制御モードを逐次比較して、2つの系統の入力信号、または、出力信号の信頼度を向上させるようにしたことを特徴とする。   In order to achieve the above object, the control method of the duplexed input signal control device and the duplexed output signal control device of the present embodiment determines whether the two systems are in the control mode of input signal control or output signal control. Based on the control mode set in advance, the first input / output signal controller of one system and the second input / output signal controller of the other system that set its own control mode, based on the control mode, An input unit including two input circuits corresponding to two systems selected by the first input / output signal control unit and the second input / output signal control unit, or an output unit, and the first input / output signal control unit In response to transmission information from an external host device, an inter-CPU communication circuit unit that mutually transmits and receives the control mode set in the input / output signal control unit and the second input / output signal control unit, the input Before input from the department Input signals from two systems of input circuits are sent back to the host device, or output signals to the two systems of output circuits instructed by the host device in response to transmission information from the host device A transmission circuit unit for transmitting to the output unit, and a control method for the dual output signal control device, wherein the first input / output signal control unit includes a switch for setting the control mode; Transmitting the transmission information from the host device sent via the transmission circuit to the other system and receiving input signals of the input circuits of the two systems and sending them to the transmission circuit unit, or A first CPU that receives an instruction value of an output signal of the output circuit of the two systems and sets it in the output unit; a control mode storage unit that stores the control mode set by the switch; A program storage unit that selects the control mode stored in the control mode recording unit executed by the first CPU, stores a common program and two unique programs corresponding to the control mode, and the second The input / output signal control unit receives the input signal from the switch for setting the control mode and the input circuit of the other system and sends it to the first CPU via the inter-CPU communication circuit unit. Alternatively, the second CPU that receives the instruction values of the output signals of the two systems transmitted from the first CPU to the second CPU via the inter-CPU communication circuit unit, and sets the output values in the output unit. A control mode storage unit that stores the control mode set by the switch; and the control mode stored in the control mode recording unit that is executed by the second CPU; And a program storage unit that stores the two unique programs corresponding to the control mode, and the first CPU and the second CPU are stored in the respective control mode storage units. The step of comparing the control modes with each other, and when the control mode is coincident with “input signal control”, select the control mode, select the specific program corresponding to the common program When the input mode of the two systems is returned to the host device and the control mode matches with “output signal control”, the control mode is selected, and the unique program corresponding to the common program is selected. Selecting a program and setting the output signals of the two systems to the output unit, and if not, returns a mismatch to the higher-level device And stopping the execution of the specific program, and sequentially comparing two preset control modes to improve the reliability of the input signals or output signals of the two systems. It is characterized by that.

上記目的を達成するために、本実施形態の二重化入力信号制御装置は、2つの系統が入力信号制御、または出力信号制御のいずれの制御モードであるかを、予め設定される制御モードに基づいて自身の制御モードを設定する一方の系統の第1の入出力信号制御部と他方の系統の第2の入出力信号制御部と、前記制御モードに基づいて、前記第1の入出力信号制御部及び前記第2の入出力信号制御部の夫々で選択された2つの系統に対応する2つの入力回路を備える入力部と、前記第1の入出力信号制御部と前記第2の入出力信号制御部とに設定された前記制御モードを相互に送受信するCPU間通信回路部と、上位装置からの伝送情報に応答して、前記入力部から入力された前記2つの系統の入力回路からの入力信号を当該上位装置に返信する伝送回路部と、を備える二重化入力信号制御装置であって、前記第1の入出力信号制御部は、前記制御モードを設定するスイッチと、前記伝送回路部を介して送られた前記上位装置からの前記伝送情報を前記他方の系統に送信するとともに、前記2つの系統の入力回路の入力信号を受信して前記伝送回路部に送る第1のCPUと、前記スイッチで設定された前記制御モードを記憶する制御モード記憶部と、前記第1のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、共通プログラムと、当該制御モードに対応する2つの固有プログラムとを記憶するプログラム記憶部と、前記第2の系統の入出力信号制御部は、前記制御モードを設定するスイッチと、前記他方の系統の入力回路からの入力信号を受信して前記CPU間通信回路部を介して、前記第1のCPUに送る第2のCPUと、前記スイッチで設定された制御モードを記憶する制御モード記憶部と、前記第2のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、前記共通プログラムと、当該制御モードに対応する2つの前記固有プログラムとを記憶するプログラム記憶部と、を備え、前記第1のCPU及び前記第2のCPUは、夫々の前記制御モード記憶部に記憶された前記制御モードを相互に比較し、前記制御モードが「入力信号制御」で一致している場合、当該制御モードを選択して、前記共通プログラムと対応する前記固有プログラムとを選択して、2つの系統の前記入力信号を前記上位装置に返信し、不一致である場合には、不一致であることを前記上位装置に返信し、前記固有プログラムの実行を停止し、予め設定される2つの系統の制御モードを逐次比較して、2つの系統の入力信号の信頼度を向上させるようにしたことを特徴とする二重化入力信号制御装置。   In order to achieve the above object, the duplexed input signal control device according to the present embodiment determines whether the two systems are in the input signal control mode or the output signal control mode based on a preset control mode. A first input / output signal controller of one system for setting its own control mode, a second input / output signal controller of the other system, and the first input / output signal controller based on the control mode And an input unit including two input circuits corresponding to two systems selected by each of the second input / output signal control units, the first input / output signal control unit, and the second input / output signal control Input / output signals from the two systems of input circuits input from the input unit in response to transmission information from the host device, and an inter-CPU communication circuit unit that mutually transmits and receives the control mode set in the unit To the higher-level device A duplex input signal control device comprising: a transmission circuit unit, wherein the first input / output signal control unit includes a switch for setting the control mode and the higher-level device transmitted via the transmission circuit unit. A first CPU that transmits the transmission information to the other system, receives input signals of the input circuits of the two systems and sends them to the transmission circuit unit, and the control mode set by the switch. The control mode storage unit to be stored and the control mode stored in the control mode recording unit to be executed by the first CPU are selected, and a common program and two unique programs corresponding to the control mode are stored The program storage unit and the input / output signal control unit of the second system receive the input signal from the switch that sets the control mode and the input circuit of the other system, and A second CPU sent to the first CPU via the inter-PU communication circuit unit, a control mode storage unit for storing the control mode set by the switch, and the control mode executed by the second CPU A program storage unit for selecting the control mode stored in the recording unit and storing the common program and the two unique programs corresponding to the control mode; and the first CPU and the second The CPUs compare the control modes stored in the respective control mode storage units with each other, and when the control modes match with the “input signal control”, select the control mode and select the common control mode. A program and the corresponding unique program are selected, and the input signals of two systems are returned to the host device, and if they do not match, the host device indicates that they do not match The duplexing is characterized in that the execution of the specific program is stopped, the control modes of the two systems set in advance are sequentially compared, and the reliability of the input signals of the two systems is improved. Input signal control device.

上記目的を達成するために、本実施形態の二重化出力信号制御装置は、2つの系統が入力信号制御、または出力信号制御のいずれの制御モードであるかを、予め設定される制御モードに基づいて自身の制御モードを設定する一方の系統の第1の入出力信号制御部と他方の系統の第2の入出力信号制御部と、前記制御モードに基づいて、前記第1の入出力信号制御部及び前記第2の入出力信号制御部の夫々で選択された2つの系統に対応する2つの出力回路を備える出力部と、前記第1の入出力信号制御部と前記第2の入出力信号制御部とに設定された前記制御モードを相互に送受信するCPU間通信回路部と、上位装置からの伝送情報に応答して、前記上位装置から指示された前記2つの系統の出力回路への出力信号を前記出力部に送信する伝送回路部と、を備える二重化入力信号制御装置であって、前記第1の入出力信号制御部は、前記制御モードを設定するスイッチと、前記伝送回路部を介して送られた前記上位装置からの前記伝送情報を前記他方の系統に送信するとともに、前記2つの系統の出力回路の出力信号の指示値を受信して前記出力部に設定する第1のCPUと、前記スイッチで設定された前記制御モードを記憶する制御モード記憶部と、前記第1のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、共通プログラムと、当該制御モードに対応する2つの固有プログラムとを記憶するプログラム記憶部と、前記第2の系統の入出力信号制御部は、前記制御モードを設定するスイッチと、前記第1のCPUから前記CPU間通信回路部を介して、前記第2のCPUに送信された2つの系統の出力信号の指示値を受信して前記出力部に設定する第2のCPUと、前記スイッチで設定された制御モードを記憶する制御モード記憶部と、前記第2のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、前記共通プログラムと、当該制御モードに対応する2つの前記固有プログラムとを記憶するプログラム記憶部と、を備え、前記第1のCPU及び前記第2のCPUは、夫々の前記制御モード記憶部に記憶された前記制御モード相互に比較し、制御モードが「出力信号制御」で一致している場合、当該制御モードを選択して、前記共通プログラムと対応する前記固有プログラムとを選択して、2つの系統の前記出力信号を前記出力部に返信し、不一致である場合には、不一致であることを前記上位装置に返信し、前記固有プログラムの実行を停止し、予め設定される2つの系統の制御モードを逐次比較して、2つの系統の出力信号の信頼度を向上させるようにしたことを特徴とする。   In order to achieve the above object, the duplexed output signal control device according to the present embodiment determines whether the two systems are in the input signal control mode or the output signal control mode based on a preset control mode. A first input / output signal controller of one system for setting its own control mode, a second input / output signal controller of the other system, and the first input / output signal controller based on the control mode And an output unit including two output circuits corresponding to two systems selected by each of the second input / output signal control units, the first input / output signal control unit, and the second input / output signal control Output signals to the two systems of output circuits instructed by the host device in response to transmission information from the host device in response to transmission information from the host device. Is sent to the output unit A duplex input signal control device comprising: a transmission circuit unit, wherein the first input / output signal control unit includes a switch for setting the control mode and the host device transmitted via the transmission circuit unit. The transmission information to the other system, the first CPU that receives the instruction value of the output signal of the output circuit of the two systems and sets the output unit, and the set by the switch A control mode storage unit that stores a control mode; and the control mode stored in the control mode recording unit that is executed by the first CPU is selected, a common program, and two unique programs corresponding to the control mode, The second system input / output signal control unit, the switch for setting the control mode, and the first CPU through the inter-CPU communication circuit unit. A second CPU that receives the instruction values of the output signals of the two systems transmitted to the second CPU and sets them in the output unit, and a control mode storage that stores the control mode set by the switch And a program storage unit that selects the control mode stored in the control mode recording unit executed by the second CPU and stores the common program and the two unique programs corresponding to the control mode The first CPU and the second CPU are compared with each other in the control mode stored in the respective control mode storage unit, and the control mode is coincident with “output signal control”. If the control mode is selected, the common program and the specific program corresponding to the common program are selected, and the output signals of two systems are returned to the output unit. Returns a mismatch to the host device, stops the execution of the unique program, and sequentially compares the control modes of the two systems set in advance to improve the reliability of the output signals of the two systems It was made to let it be made to do.

第1の実施形態の二重化入力信号制御装置のブロック構成図。The block block diagram of the duplexed input signal control apparatus of 1st Embodiment. 第1の実施形態の二重化出力信号制御装置のブロック構成図。The block block diagram of the duplex output signal control apparatus of 1st Embodiment. プログラム記憶部に記憶されるプログラム構成図。The program block diagram memorize | stored in a program memory | storage part. 第1の実施形態の第1のCPUの動作を説明するフローチャート。The flowchart explaining operation | movement of 1st CPU of 1st Embodiment. 第1のCPUの制御モード選択処理動作を説明するフローチャート。The flowchart explaining the control mode selection processing operation of a 1st CPU. 二重化入力信号制御装置のプログラム構成図。The program block diagram of a duplexed input signal control apparatus. 二重化出力信号制御装置のプログラム構成図。The program block diagram of a duplication output signal control device. 第1のCPUの他の動作例を説明するフローチャート。The flowchart explaining the other operation example of 1st CPU. 第2の実施形態の二重化入力信号制御装置のブロック構成図。The block block diagram of the duplication input signal control apparatus of 2nd Embodiment. 第2のCPUの動作を説明するフローチャート。The flowchart explaining operation | movement of 2nd CPU.

以下、本発明の実施形態について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(第1の実施形態)
図1及び図2を参照して装置の構成を説明する。図1は、第1の実施形態の二重化入力信号制御装置の構成を説明するブロック構成図で、図2は、二重化出力信号制御装置のブロック構成図である。
(First embodiment)
The configuration of the apparatus will be described with reference to FIGS. FIG. 1 is a block diagram illustrating the configuration of the duplexed input signal control device according to the first embodiment, and FIG. 2 is a block diagram of the duplexed output signal control device.

図1において、第1の実施形態の二重化入力信号制御装置100は、2つの系統が「入力信号制御」、または「出力信号制御」のいずれの制御モードであるかを、予め設定される制御モードに基づいて自身の制御モードを設定する、一方の系統の第1の入出力信号制御部10と他方の系統の第2の入出力信号制御部20と、制御モードに基づいて、第1の入出力信号制御部10及び第2の入出力信号制御部20の夫々で、選択された2つの系統に対応する2つの入力回路を備える入力部50と、を備える。   In FIG. 1, the duplexed input signal control apparatus 100 of the first embodiment has a control mode in which whether the two systems are in “input signal control” or “output signal control” is set in advance. The first input / output signal control unit 10 of one system, the second input / output signal control unit 20 of the other system, and the first input mode based on the control mode. Each of the output signal control unit 10 and the second input / output signal control unit 20 includes an input unit 50 including two input circuits corresponding to the two selected systems.

第1の入出力信号制御部10と第2の入出力信号制御部20とは同じ構成で、予め設定される制御モードによってその制御機能が入力信号制御か、または、出力信号制御かが選択される。   The first input / output signal control unit 10 and the second input / output signal control unit 20 have the same configuration, and whether the control function is input signal control or output signal control is selected according to a preset control mode. The

さらに、第1の入出力信号制御部10と第2の入出力信号制御部20とに設定された制御モードを相互に送受信するCPU間通信回路部40と、上位装置300からの伝送情報に応答して、入力部50から入力された2つの系統の入力回路51、入力回路52からの入力信号を上位装置300に返信する伝送回路部30と、を備える。   In addition, the inter-CPU communication circuit unit 40 that transmits and receives the control modes set in the first input / output signal control unit 10 and the second input / output signal control unit 20 to each other, and responds to transmission information from the host device 300. The input circuit 50 includes two systems of input circuits 51 and a transmission circuit unit 30 that returns input signals from the input circuit 52 to the host device 300.

次に、各部の構成について説明する。第1の入出力信号制御部10は、制御モードを設定するスイッチ(SW)14と、伝送回路部30を介して送られた上位装置300からの伝送情報を他方の系統に送信するとともに、2つの系統の自身の系統の入力回路51及び他方の系統の入力回路52の入力信号を受信して伝送回路部30に送る第1のCPU12と、を備える。   Next, the configuration of each unit will be described. The first input / output signal control unit 10 transmits transmission information from the upper device 300 sent via the switch (SW) 14 for setting the control mode and the transmission circuit unit 30 to the other system, and 2 And a first CPU 12 that receives input signals of the input circuit 51 of the own system of one system and the input circuit 52 of the other system and sends the input signals to the transmission circuit unit 30.

さらに、スイッチ14で設定される制御モードを記憶する制御モード記憶部13と、第1のCPU12が実行する制御モード記録部13に記憶された制御モードを選択し、共通プログラム11aと、当該制御モードに対応する2つの固有プログラム11bとを記憶するプログラム記憶部11と、を備える。   Further, the control mode storage unit 13 for storing the control mode set by the switch 14 and the control mode stored in the control mode recording unit 13 executed by the first CPU 12 are selected, the common program 11a, and the control mode are selected. And a program storage unit 11 for storing two unique programs 11b corresponding to.

さらに、第2の入出力信号制御部20は、第1の入出力信号制御部と同じ構成で、制御モードを設定するスイッチ(SW)14と、入力回路52からの入力信号を受信してCPU間通信回路部40を介して、第1のCPU12に送る第2のCPU22と、スイッチ14で設定された制御モードを記憶する制御モード記憶部23と、第2のCPU22が実行する制御モード記録部13に記憶された制御モードを選択し、共通プログラム11aと、当該制御モードに対応する2つの固有プログラム11bと、を記憶するプログラム記憶部11と、を備える。   Further, the second input / output signal control unit 20 has the same configuration as the first input / output signal control unit, receives the input signal from the switch (SW) 14 for setting the control mode and the input circuit 52 and receives the CPU. A second CPU 22 to be sent to the first CPU 12 via the inter-communication circuit unit 40, a control mode storage unit 23 for storing the control mode set by the switch 14, and a control mode recording unit to be executed by the second CPU 22 13 includes a program storage unit 11 that selects the control mode stored in 13 and stores a common program 11a and two unique programs 11b corresponding to the control mode.

次に、各部の詳細構成について説明する。上述したように第1の入出力信号制御部10と第2の入出力信号制御部20とは同じ構成であるので、この詳細構成については第1の入出力信号制御部10について説明し、同じ部分は同じ符号を付しその説明を省略する。   Next, the detailed configuration of each unit will be described. As described above, since the first input / output signal control unit 10 and the second input / output signal control unit 20 have the same configuration, the detailed configuration of the first input / output signal control unit 10 will be described and the same. Portions are denoted by the same reference numerals and description thereof is omitted.

スイッチ14は、ディプスイッチなど2入力以上の点数の小型の素子で接触信頼性の高いものであれば良い。   The switch 14 may be a small element having two or more inputs such as a dip switch and having high contact reliability.

プログラム記憶部11は、第1のCPU1で実行するプログラムを記憶しておくもので、予め設定されるプログラム容量以上の記憶容量を備える読み出し専用の不揮発性半導体メモリ(ROM)が使用できる。   The program storage unit 11 stores a program executed by the first CPU 1, and a read-only nonvolatile semiconductor memory (ROM) having a storage capacity equal to or greater than a preset program capacity can be used.

また、制御モード記録部13は、予め設定される制御モードを記憶するもので、小記憶容量の読み書きが可能な揮発性メモリ(RAM)が使用できる。   The control mode recording unit 13 stores a preset control mode, and a volatile memory (RAM) capable of reading and writing with a small storage capacity can be used.

また、2系統の回路を備える入力回路51、及び入力回路52は、アナログ入力及びデジタル入力の場合があるが、図示しないアナログ入力の場合は、所定の分解能でデジタル化されたロジック信号レベルの出力を生成できるものであれば良く、その点数は予めシステムにより選択される。   The input circuit 51 and the input circuit 52 including two systems of circuits may be analog inputs or digital inputs. However, in the case of an analog input (not shown), an output of a logic signal level digitized with a predetermined resolution is provided. Can be used, and the score is selected in advance by the system.

次に、プログラム記憶部11のプログラム構成について図3を参照して説明する。第1のCPU10、及び第2のCPU20が実行するプログラムの構成は、夫々の制御モード記憶部13に記憶された制御モードを相互に交換して比較し、一致した制御モードが「入力信号制御」である場合のプログラムを抽出して実行制御する、制御モード選択・実行制御プログラム111aと、伝送情報を送受信する上位通信プログラム111bと、第1の入出力信号制御部10及び第1の入出力信号制御部10の各部の自己診断プログラム111cと、第1のCPU12と第2のCPU22との間のCPU間通信プログラム111dと、を有する二重化入力信号制御装置100、または二重化出力信号制御装置200とで共通に使用される共通プログラム111を備える。   Next, the program configuration of the program storage unit 11 will be described with reference to FIG. The configurations of programs executed by the first CPU 10 and the second CPU 20 are compared with each other by comparing the control modes stored in the respective control mode storage units 13, and the matched control mode is “input signal control”. A control mode selection / execution control program 111a, a higher-level communication program 111b for transmitting / receiving transmission information, a first input / output signal control unit 10 and a first input / output signal. A duplex input signal control device 100 or a duplex output signal control device 200 having a self-diagnosis program 111c for each part of the control unit 10 and an inter-CPU communication program 111d between the first CPU 12 and the second CPU 22. A common program 111 used in common is provided.

また、二重化入力信号制御装置100の場合に使用される「入力信号制御」の制御モードに対応する入力信号制御固有プログラム112aと、及び二重化出力信号制御装置200の場合に使用される「出力信号制御」の制御モードに対応する出力信号制御固有プログラ112bと、を備える固有プログラム112と、を備える。   Further, the input signal control specific program 112a corresponding to the control mode of “input signal control” used in the case of the duplex input signal control device 100 and the “output signal control” used in the case of the duplex output signal control device 200. And a unique program 112 comprising an output signal control unique program 112b corresponding to the control mode.

次に、図2を参照して、二重化出力信号制御装置200の場合の構成について説明する。   Next, the configuration of the duplex output signal control apparatus 200 will be described with reference to FIG.

図2に示す各部が図1に示す二重化入力信号制御装置100の各部と同じものは同じ符号を付しその説明を省略する。図2に示す二重化出力信号制御装置200の構成が、図1に示す二重化入力信号制御装置100と異なる点は、二重化入力信号制御装置100の入力部50が、二重化出力信号制御装置200の場合には、出力部60で置換されていることにある。   2 that are the same as those of the duplexed input signal control apparatus 100 shown in FIG. 1 are assigned the same reference numerals, and descriptions thereof are omitted. The configuration of the duplexed output signal control device 200 shown in FIG. 2 is different from the duplexed input signal control device 100 shown in FIG. 1 in that the input unit 50 of the duplexed input signal control device 100 is the duplexed output signal control device 200. Is replaced by the output unit 60.

この場合、その出力部60は、2系統のる出力回路61、及び出力回路62を備える。出力にはアナログ出力及びデジタル出力の場合があるが、アナログ出力の場合は、所定の分解能でデジタル化されたロジック信号レベルの出力を生成できるものであれば良く、その点数は予めシステムにより選択される。   In this case, the output unit 60 includes two output circuits 61 and an output circuit 62. The output may be an analog output or a digital output. However, in the case of an analog output, any output can be used as long as it can generate an output of a logic signal level digitized with a predetermined resolution. The

また、第1のCPU12及び第2のCPU22が実行するプログラムの構成は、制御モード記憶部13に記憶する制御モードによって、異なる実行プログラムが構成される。   Further, the programs executed by the first CPU 12 and the second CPU 22 are different execution programs depending on the control mode stored in the control mode storage unit 13.

ここで、制御モードが「入力信号制御」の場合、第1のCPU12,第2のCPUが実行するプログラムの構成について説明しておく。   Here, when the control mode is “input signal control”, the configuration of programs executed by the first CPU 12 and the second CPU will be described.

図6に示すように、この制御モードが「入力信号制御」の場合には、プログラムの実行を制御する制御モード選択・実行制御プログラム111aと、上位装置300との伝送情報を送受信する伝送情報受信部、伝送情報送信部、及び上位装置300から送信される異常信号を検出する上装置異常検出部からなる上位通信プログラム111bと、制御モード記憶部(RAM)診断、プログラム記憶部(ROM)診断、自身のCPU診断と、及びCPU間通信回路部診断から構成される自己診断プログラム111cと、及び、CPU間通信プログラム111dと、を備える。   As shown in FIG. 6, when this control mode is “input signal control”, transmission information reception for transmitting / receiving transmission information between the control mode selection / execution control program 111 a for controlling execution of the program and the higher-level device 300 is performed. A host communication program 111b composed of an upper device abnormality detection unit that detects an abnormality signal transmitted from the transmission unit, transmission information transmission unit, and host device 300, control mode storage unit (RAM) diagnosis, program storage unit (ROM) diagnosis, It comprises a self-diagnosis program 111c composed of its own CPU diagnosis, and an inter-CPU communication circuit unit diagnosis, and an inter-CPU communication program 111d.

さらに、入力部50からの入力信号を読み取る入力信号読み取り部と、読み取った入力信号をデジタル信号に変換する入力信号生成部と、及び生成した2つの系統の信号を比較して一致しているか否かを判定する伝送情報生成部と、を備える入力信号制御固有プログラム112aと、から構成される。   Furthermore, an input signal reading unit that reads an input signal from the input unit 50, an input signal generation unit that converts the read input signal into a digital signal, and the generated two systems of signals are compared and matched. An input signal control specific program 112a including a transmission information generation unit for determining whether or not.

次に、制御モードが「入力信号制御」の場合、第1のCPU12,第2のCPUが実行するプログラムの構成は、図7に示すように、この制御モードが「出力信号制御」の場合プログラムの実行を制御する制御モード選択・実行制御プログラム111aと、上位装置300との伝送情報を送受信する伝送情報受信部、伝送情報送信部、及び上位装置300から送信される異常信号を検出する上装置異常検出部からなる上位通信プログラム111bと、制御モード記憶部(RAM)診断、プログラム記憶部(ROM)診断、自身のCPU診断と、及びCPU間通信回路部診断から構成される自己診断プログラム111cと、及び、CPU間通信プログラム111dと、を備える。   Next, when the control mode is “input signal control”, the configuration of the program executed by the first CPU 12 and the second CPU is, as shown in FIG. 7, the program when this control mode is “output signal control”. Control mode selection / execution control program 111a for controlling execution of the transmission information, transmission information receiving unit for transmitting / receiving transmission information with the higher level device 300, transmission information transmitting unit, and upper device for detecting an abnormal signal transmitted from the higher level device 300 A host communication program 111b comprising an abnormality detection unit, a self-diagnosis program 111c comprising a control mode storage unit (RAM) diagnosis, a program storage unit (ROM) diagnosis, its own CPU diagnosis, and an inter-CPU communication circuit unit diagnosis And an inter-CPU communication program 111d.

さらに、上位装置300か送信される出力値を受信する伝送情報生成部、受信した伝送情報から出力信号を生成する出力信号生成部、及び生成した出力信号を2系統の出力部60の夫々に設定する出力信号出力部を備える出力信号制御固有プログラム112bと、から構成される。   Further, a transmission information generation unit that receives an output value transmitted from the host device 300, an output signal generation unit that generates an output signal from the received transmission information, and the generated output signal are set in each of the two output units 60. And an output signal control specific program 112b including an output signal output unit.

次に、このように構成された、二重化入力信号制御装置100及び二重化出力信号制御装置200の動作を図4及び図5を参照して説明する。   Next, operations of the duplexed input signal control device 100 and the duplexed output signal control device 200 configured as described above will be described with reference to FIGS. 4 and 5.

先ず、図4において、第1のCPU11は、上位装置300から伝送回路部30を介して伝送情報が二重化信号入力制御装置100、または、二重化信号出力制御装置200に送信される。   First, in FIG. 4, the first CPU 11 transmits transmission information from the host device 300 to the duplex signal input control device 100 or the duplex signal output control device 200 via the transmission circuit unit 30.

すると、第1のCPU11は、この伝送情報を取得して(s100)、CPU間通信回路部40を介して第2のCPU22に送信する(s101)とともに、制御モード選択・実行制御プログラムを起動する(s102)。   Then, the first CPU 11 acquires this transmission information (s100), transmits it to the second CPU 22 via the inter-CPU communication circuit section 40 (s101), and activates the control mode selection / execution control program. (s102).

ここで、上位装置300から送る伝送情報とは、入力信号または、出力信号を授受するための情報で、例えば、伝送元アドレス、送信先アドレス、運転の開始や停止を指令する運転指令、出力信号の場合のそのデータ、これらのデータの伝送チェックサム及びタイムスタンプ、及び自身のヘルシー信号等が含まれる。   Here, the transmission information sent from the host device 300 is information for transmitting / receiving an input signal or an output signal, for example, a transmission source address, a transmission destination address, an operation command for instructing start / stop of operation, and an output signal. Data, transmission checksums and time stamps of these data, and their own healthy signals.

また、二重化入力信号制御装置100、または、二重化出力信号制御装置200から上位装置300に送信する伝送情報は、上位装置300からの伝送情報に対応する情報の他、二重化入力信号制御装置100の場合、データとして、入力部50からの2系統のデータが含まれる。   In addition, the transmission information transmitted from the duplex input signal control apparatus 100 or the duplex output signal control apparatus 200 to the host apparatus 300 is the case of the duplex input signal control apparatus 100 in addition to the information corresponding to the transmission information from the host apparatus 300. The data includes two systems of data from the input unit 50.

次に、制御モード選択・実行制御プログラム111aの動作(s102)の詳細を、図5を参照して説明する。   Next, details of the operation (s102) of the control mode selection / execution control program 111a will be described with reference to FIG.

先ず、第1のCPU12は、第2のCPU22との間で、夫々の制御モード記録部13に記憶されている制御モードを相互に交換する(s200)。   First, the first CPU 12 exchanges the control modes stored in the respective control mode recording units 13 with the second CPU 22 (s200).

この制御モードを交換する理由は、冗長化した2つの系統のスイッチ14の故障、及びこのスイッチで設定された制御モードを記憶する制御モード記憶部13のソフトエラーによる制御モードの誤設定を防ぐことにある。   The reason for exchanging this control mode is to prevent erroneous setting of the control mode due to the failure of the two redundant switches 14 and the soft error of the control mode storage unit 13 for storing the control mode set by this switch. It is in.

そして、第1のCPU12は、この制御モードを照合して(s201)、両系統の制御モードが「入力信号制御」、または、「出力信号制御」であることを確認して、この制御モードを上位装置200に返信する(s202、s203)。   Then, the first CPU 12 collates this control mode (s201), confirms that the control mode of both systems is “input signal control” or “output signal control”, and sets this control mode. A reply is sent to the host device 200 (s202, s203).

2つの系統の制御モードが、いずれも「入力信号制御」の場合には、「入力信号制御」を、また、いずれもが「出力信号制御」の場合には「出力信号制御」を上位装置200に返信する。   When the control modes of the two systems are both “input signal control”, “input signal control” is selected, and when both are “output signal control”, “output signal control” is set to host device 200. Reply to

また、不一致である場合には、「判定不能」を返信する(s204)。   If they do not match, “not determined” is returned (s204).

そして、「入力信号制御」の場合、第1のCPU12、第2のCPU22は、自身の実行プログラムを図6に示すような構成として設定し、共通プログラム111及び入力信号制御固有プログラム112aを起動する。   In the case of “input signal control”, the first CPU 12 and the second CPU 22 set their own execution programs as shown in FIG. 6 and start the common program 111 and the input signal control specific program 112a. .

同様に、「出力信号制御」の場合、第1のCPU12、第2のCPU22は、自身の実行プログラムを図7に示すような構成として設定し、共通プログラム111及び出力信号制御固有プログラム112bを起動する。   Similarly, in the case of “output signal control”, the first CPU 12 and the second CPU 22 set their execution programs as shown in FIG. 7 and start the common program 111 and the output signal control specific program 112b. To do.

再び、図4に戻り、制御モード選択処理(s102)以降の処理動作を説明する。   Returning to FIG. 4 again, processing operations after the control mode selection processing (s102) will be described.

制御モード選択処理の結果、「出力信号制御」が選択された場合、第1のCPU12は、図示しない上位装置300からの運転開始指令を受信して出力信号制御固有プログラム112bを実行する。即ち、上位装置300から要求された出力値に基づいて出力信号を生成し(s103)、第1のCPU12から一方の系統の出力回路61に、また、第2のCPU22から他方の系統の出力回路62にその値が設定される(s104)とともに、上位装置300に対して、指令に対する応答を返信する(s109)。   When “output signal control” is selected as a result of the control mode selection process, the first CPU 12 receives an operation start command from the host device 300 (not shown) and executes the output signal control specific program 112b. That is, an output signal is generated based on the output value requested from the host device 300 (s103), and the output circuit 61 of one system from the first CPU 12 and the output circuit of the other system from the second CPU 22 are generated. The value is set in 62 (s104), and a response to the command is returned to the host device 300 (s109).

制御モード選択処理の結果、「入力信号制御」が選択された場合、第1のCPU12は、図示しない上位装置300からの運転開始指令を受信して出力信号制御固有プログラム112aを実行する。即ち、上位装置300から入力要求の指令に基づいて2つの系統の入力信号が第1のCPU12及び第2のCPU22から読み込まれ、さらに、この値が上位装置300に送くる情報として生成される(s105)。   When “input signal control” is selected as a result of the control mode selection process, the first CPU 12 receives an operation start command from the host device 300 (not shown) and executes the output signal control specific program 112a. That is, two systems of input signals are read from the first CPU 12 and the second CPU 22 based on an input request command from the host device 300, and further, this value is generated as information sent to the host device 300 ( s105).

そして、第1のCPU12は入力回路51から読み込んだ値と第2のCPU22の入力回路52から読み込んだ値とを比較して(s107)、一致している場合、上位装置300に対して、指令に対する応答として夫々の値を返信する(s109)。   Then, the first CPU 12 compares the value read from the input circuit 51 with the value read from the input circuit 52 of the second CPU 22 (s107). Each value is returned as a response to (S109).

そして、第1のCPU12及び第2のCPU22は、夫々自己診断プログラム111cを起動して、各部の自己診断を実行する(s111)。   Then, each of the first CPU 12 and the second CPU 22 activates the self-diagnosis program 111c to execute self-diagnosis of each unit (s111).

制御モード選択処理の結果、制御モードが不一致の場合、「判定不能」を上位装置300に送信する(s106)とともに、自身からの出力を「オフ」とし(s108)、自身の処理を停止する(s110)。   As a result of the control mode selection process, if the control modes do not match, “not determined” is transmitted to the host device 300 (s106), the output from itself is set to “off” (s108), and the process is stopped ( s110).

尚、図8に示すように、上位装置300からの伝送情報に処理停止の指示があるか否かを判定し(s100a)、そうである場合には、処理を停止する(s100b)ように構成することも出来る。   As shown in FIG. 8, it is determined whether or not there is an instruction to stop processing in the transmission information from the host device 300 (s100a). If so, the processing is stopped (s100b). You can also

以上説明したように、第1の実施形態に拠れば、第1のCPU及び第2のCPUは、上位装置の伝送情報に応答して、制御モード選択・実行制御プログラムを実行して、共通プログラム及び制御モードに対応する固有プログラムを抽出して処理を実行し、第1の入出力信号制御部及び第2の入出力信号制御部は、共通化された共通プログラムと、制御モードに対応した固有プログラムとを備えるようにしたので、2つの制御モードに対応したプログラムを共通化して、プログラム記憶部の記憶容量をコンパクトにすることができる。   As described above, according to the first embodiment, the first CPU and the second CPU execute the control mode selection / execution control program in response to the transmission information of the host device, and execute the common program. In addition, a unique program corresponding to the control mode is extracted and the process is executed, and the first input / output signal control unit and the second input / output signal control unit are made common to the common program and the unique corresponding to the control mode. Since the program is provided, the program corresponding to the two control modes can be shared, and the storage capacity of the program storage unit can be made compact.

また、第1のCPU及び第2のCPUは、夫々の制御モード記憶部に記憶された制御モードを相互に比較し、2つの制御モードが「入力信号制御」で一致している場合、当該制御モードを選択して、共通プログラムと対応する固有プログラムとを選択して、2つの系統の入力信号を上位装置に返信する。   In addition, the first CPU and the second CPU compare the control modes stored in the respective control mode storage units with each other, and when the two control modes coincide with each other in the “input signal control”, the control is performed. A mode is selected, a common program and a corresponding unique program are selected, and two systems of input signals are returned to the host device.

また、第1のCPU及び前記第2のCPUは、夫々の前記制御モード記憶部に記憶された制御モード相互に比較し、2つの制御モードが「出力信号制御」で一致している場合、当該制御モードを選択して、共通プログラムと対応する記固有プログラムとを選択して、2つの系統の出力信号を出力部に設定する。   In addition, the first CPU and the second CPU are compared with each other in the control mode stored in each of the control mode storage units, and when the two control modes coincide with each other in the “output signal control”, The control mode is selected, the common program and the corresponding unique program are selected, and the output signals of the two systems are set in the output unit.

相互の制御モードが不一致である場合には、不一致であることを上位装置に返信し、選択された固有プログラムの実行を停止する。 If the mutual control modes do not match, the fact that they do not match is returned to the host device, and the execution of the selected unique program is stopped.

即ち、予め設定される2つの系統の制御モードを逐次比較して、2つの系統の入力信号、及び出力信号の信頼度を向上させるようにした二重化入力信号制御装置、二重化出力信号制御装置、及びその制御方法を提供することが出来る。   That is, a duplexed input signal control device, a duplexed output signal control device, which sequentially compares the control modes of two systems set in advance to improve the reliability of the input signals and output signals of the two systems, and The control method can be provided.

(第2の実施形態)
次に、第2の実施形態について図9、及び図10を参照して説明する。第2の実施形態の各部について第1の実施形態と同一の部分は同じ符号を付し、その説明を省略する。
(Second Embodiment)
Next, a second embodiment will be described with reference to FIG. 9 and FIG. About each part of 2nd Embodiment, the part same as 1st Embodiment attaches | subjects the same code | symbol, and abbreviate | omits the description.

第2の実施形態が第1の実施形態と異なる点は、第1の実施形態では、制御モードの設定は、2つの系統のスイッチ14で設定し、このスイッチの値を夫々の制御モード記憶部13に記憶し、上位からの要求があるごとに2つの系統の制御モード記憶部13記憶部の制御モードを読み出して逐次比較して、一致していることを確認して制御を開始するようにしていたが、第2の実施形態では、制御モードの設定は、2つの系統のスイッチ14で無く、上位装置300に制御モード記憶部200aを備え、外部に設けられる上位装置300から制御モードを送信し、2つの系統の制御モード記憶部13に記憶するように構成したことにある。   The second embodiment is different from the first embodiment in that, in the first embodiment, the setting of the control mode is set by the switches 14 of the two systems, and the value of this switch is stored in each control mode storage unit. 13 and every time there is a request from the host, the control mode storage unit 13 of the two systems is read and sequentially compared to confirm that they match and to start control. However, in the second embodiment, the control mode is set not by the two systems of switches 14 but by the host device 300 having the control mode storage unit 200a and transmitting the control mode from the host device 300 provided outside. In addition, it is configured to be stored in the control mode storage unit 13 of the two systems.

この場合、図10に示すように、第1のCPU12、または、第2のCPU22の制御モード選択処理は、上位装置300から送信される制御モードと、2つの系統の制御モード記憶部13に記憶した制御モードの3つの状態を逐次比較して、上位装置300から送信される制御モードと2つの系統の制御モード記憶部13のいずれか1つが一致している場合、一致した制御モードでの運転を開始するようにする。   In this case, as shown in FIG. 10, the control mode selection processing of the first CPU 12 or the second CPU 22 is stored in the control mode transmitted from the host device 300 and the control mode storage unit 13 of the two systems. If the control mode transmitted from the higher-level device 300 and one of the two control mode storage units 13 coincide with each other, the operation in the matched control mode is performed. To start.

制御モード比較照合(s501)の結果、上位装置300が「入力信号制御」で、2つの系統のいずれかが「入力信号制御」の場合、第1のCPU12及び第2のCPU22は、差異がある場合制御モードを「入力信号制御」として再設定し(s504)、差異があることを上位装置300に返信する(s505)。   As a result of the control mode comparison / collation (s501), when the host device 300 is “input signal control” and one of the two systems is “input signal control”, the first CPU 12 and the second CPU 22 are different. In this case, the control mode is reset as “input signal control” (s504), and the fact that there is a difference is returned to the host apparatus 300 (s505).

同様に、制御モード比較照合(s501)の結果、上位装置300が「出力信号制御」で、2つの系統のいずれかが「出力信号制御」の場合、第1のCPU12及び第2のCPU22は、差異がある場合、制御モードを「出力信号制御」で再設定し(s506)、差異があることを上位装置300に返信する(s507)。   Similarly, when the higher-level device 300 is “output signal control” and one of the two systems is “output signal control” as a result of the control mode comparison and collation (s501), the first CPU 12 and the second CPU 22 If there is a difference, the control mode is reset by “output signal control” (s506), and the fact that there is a difference is returned to the host device 300 (s507).

また、上位装置300の制御モードと2つの系統の制御モード記憶部13に記憶した制御モードとがいずれも相違する場合、「判定不能」を上位装置に返信する(s508)。   If the control mode of the host device 300 is different from the control mode stored in the control mode storage unit 13 of the two systems, “determination impossible” is returned to the host device (s508).

このような構成に拠れば、二重化入力制御装置、及び二重化出力制御装置の夫々の2つの系統の何れかが故障した場合には運転を開始できるので、システムの冗長化を図ることが出来る。   According to such a configuration, the operation can be started when one of the two systems of the duplexed input control device and the duplexed output control device fails, so that the system can be made redundant.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

100 二重化入力信号制御装置
200 二重化出力信号制御装置
300 上位装置
400 デジタル入力
500 アナログ出力(モータ負荷)
10 第1の入出力制御部
11 プログラム記憶部
11a 共有プログラム
11b 固有プログラム
12 第1のCPU
13 制御モード記憶部
14 スイッチ(SW)
20 第2の入出力制御部
30 伝送回路部
40 CPU間通信回路部
50 入力部
51、52 入力回路
60 出力部
61、62 出力回路
100 Duplex input signal control device 200 Duplex output signal control device 300 Host device 400 Digital input 500 Analog output (motor load)
10 First Input / Output Control Unit 11 Program Storage Unit 11a Shared Program 11b Unique Program 12 First CPU
13 Control Mode Storage Unit 14 Switch (SW)
20 Second input / output control unit 30 Transmission circuit unit 40 Inter-CPU communication circuit unit 50 Input unit 51, 52 Input circuit 60 Output unit 61, 62 Output circuit

Claims (8)

2つの系統が入力信号制御、または出力信号制御のいずれの制御モードであるかを、予め設定される制御モードに基づいて自身の制御モードを設定する一方の系統の第1の入出力信号制御部と他方の系統の第2の入出力信号制御部と、
前記制御モードに基づいて、前記第1の入出力信号制御部及び前記第2の入出力信号制御部の夫々で選択された2つの系統に対応する2つの入力回路を備える入力部、または、出力部と、
前記第1の入出力信号制御部と前記第2の入出力信号制御部に設定された前記制御モードとを相互に送受信するCPU間通信回路部と、
外部の上位装置からの伝送情報に応答して、前記入力部から入力された前記2つの系統の入力回路からの入力信号を当該上位装置に返信する、または、前記上位装置からの伝送情報に応答して、前記上位装置から指示された前記2つの系統の出力回路への出力信号を出力部に送信する伝送回路部と、
を備える二重化入力信号制御装置、二重化出力信号制御装置の制御方法であって、
前記第1の入出力信号制御部は、前記制御モードを設定するスイッチと、
前記伝送回路を介して送られた前記上位装置からの前記伝送情報を前記他方の系統に送信するとともに、前記2つの系統の入力回路の入力信号を受信して前記伝送回路部に送る、または、前記2つの系統の出力回路の出力信号の指示値を受信して前記出力部に設定する第1のCPUと、
前記スイッチで設定された前記制御モードを記憶する制御モード記憶部と、
前記第1のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、共通プログラムと、当該制御モードに対応する2つの固有プログラムとを記憶するプログラム記憶部と、
前記第2の入出力信号制御部は、前記制御モードを設定するスイッチと、
前記他方の系統の入力回路からの入力信号を受信して前記CPU間通信回路部を介して、前記第1のCPUに送る、または、前記第1のCPUから前記CPU間通信回路部を介して、前記第2のCPUに送信された2つの系統の出力信号の指示値を受信して前記出力部に設定する第2のCPUと、
前記スイッチで設定された制御モードを記憶する制御モード記憶部と、
前記第2のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、前記共通プログラムと、当該制御モードに対応する2つの前記固有プログラムとを記憶するプログラム記憶部と、
を備え、
前記第1のCPU及び前記第2のCPUは、夫々の前記制御モード記憶部に記憶された前記制御モードを相互に比較するステップと、
前記制御モードが、「入力信号制御」で一致している場合、当該制御モードを選択して、前記共通プログラムと対応する前記固有プログラムとを選択して、2つの系統の前記入力信号を前記上位装置に返信するステップと、
前記制御モードが「出力信号制御」で一致している場合、当該制御モードを選択して、前記共通プログラムと対応する前記固有プログラムとを選択して、2つの系統の出力信号を前記出力部に設定するステップと、
不一致である場合には、不一致であることを前記上位装置に返信し、前記固有プログラムの実行を停止するステップと、
を備え、
予め設定される2つの系統の制御モードを逐次比較して、2つの系統の入力信号、または、出力信号の信頼度を向上させるようにしたことを特徴とする二重化入力信号制御装置、二重化出力信号制御装置の制御方法。
The first input / output signal control unit of one system that sets its own control mode based on a preset control mode, which of the two systems is the control mode of input signal control or output signal control And a second input / output signal controller of the other system,
An input unit comprising two input circuits corresponding to two systems selected by each of the first input / output signal control unit and the second input / output signal control unit based on the control mode, or an output And
An inter-CPU communication circuit unit that transmits and receives the control mode set in the first input / output signal control unit and the second input / output signal control unit;
In response to transmission information from an external host device, input signals from the two systems of input circuits input from the input unit are returned to the host device, or response to transmission information from the host device. A transmission circuit unit that transmits output signals to the output circuits of the two systems instructed by the host device to the output unit;
A dual input signal control device, a control method of a dual output signal control device,
The first input / output signal controller includes a switch for setting the control mode;
Sending the transmission information from the host device sent via the transmission circuit to the other system, receiving input signals of the input circuits of the two systems and sending them to the transmission circuit unit, or A first CPU that receives an instruction value of an output signal of the output circuit of the two systems and sets the output value in the output unit;
A control mode storage unit for storing the control mode set by the switch;
A program storage unit that selects the control mode stored in the control mode recording unit executed by the first CPU and stores a common program and two unique programs corresponding to the control mode;
The second input / output signal controller includes a switch for setting the control mode;
Receives an input signal from the input circuit of the other system and sends it to the first CPU via the inter-CPU communication circuit unit, or from the first CPU via the inter-CPU communication circuit unit A second CPU that receives the instruction values of the output signals of the two systems transmitted to the second CPU and sets them in the output unit;
A control mode storage unit for storing the control mode set by the switch;
A program storage unit for selecting the control mode stored in the control mode recording unit executed by the second CPU and storing the common program and the two unique programs corresponding to the control mode;
With
The first CPU and the second CPU comparing the control modes stored in the respective control mode storage units with each other;
When the control mode matches with “input signal control”, the control mode is selected, the common program and the specific program corresponding to the common program are selected, and the input signals of two systems are transferred to the host system. Returning to the device;
When the control mode matches with “output signal control”, the control mode is selected, the common program and the specific program corresponding to the common program are selected, and the output signals of two systems are sent to the output unit. Steps to set,
If not, returning the mismatch to the higher-level device and stopping the execution of the unique program;
With
A duplexed input signal control device and a duplexed output signal characterized in that the control modes of two systems set in advance are sequentially compared to improve the reliability of the input signals or output signals of the two systems Control method of the control device.
2つの系統の前記プログラム記憶部は、前記制御モードを比較し、実行する制御プログラムを設定する制御モード選択・実行制御プログラムと、前記伝送情報を送受信する上位通信プログラムと、前記第1の入出力信号制御部及び前記第1の入出力信号制御部の各部の自己診断プログラムと、前記CPU間通信プログラムとを備える共通プログラムと、
前記制御モードに対応する入力信号制御固有プログラム及び出力信号制御固有プログラムを備える固有プログラムと、
を備え、
前記第1のCPU及び前記第2のCPUは、前記上位装置の伝送情報に応答して、前記制御モード選択・実行制御プログラムを実行して前記共通プログラム及び前記固有プログラムを選択し、さらに、選択された前記共通プログラム及び前記固有プログラムを実行し、
前記第1の入出力信号制御部及び前記第2の入出力信号制御部は、前記共通プログラムと前記固有プログラムとを用いて、前記プログラム記憶部の記憶容量をコンパクトにしたことを特徴とする前記請求項1に記載の二重化入力信号制御装置、二重化出力信号制御装置の制御方法。
The program storage units of the two systems compare the control modes and set a control program to be executed, set a control mode selection / execution control program, a higher-level communication program that transmits and receives the transmission information, and the first input / output A common program comprising a self-diagnostic program of each part of the signal control unit and the first input / output signal control unit, and the inter-CPU communication program;
A unique program comprising an input signal control unique program and an output signal control unique program corresponding to the control mode;
With
The first CPU and the second CPU execute the control mode selection / execution control program in response to transmission information of the host device, select the common program and the unique program, and further select Executing the common program and the unique program,
The first input / output signal control unit and the second input / output signal control unit use the common program and the unique program to make the storage capacity of the program storage unit compact. The method of controlling a duplexed input signal control device and a duplexed output signal control device according to claim 1.
前記制御モードが不一致である場合、さらに前記伝送情報に、前記制御モードの情報が含まれる場合、当該伝送情報に含まれる制御モードと比較し、いずれかの系統が一致している場合には、一致している制御モードを再設定するとともに、不一致があることを前記上装置に返信するようにしたステップと、を備えるようにした前記請求項1に記載の二重化入力信号制御装置及び二重化出力信号制御装置の制御方法。   When the control mode is inconsistent, further, when the transmission information includes information on the control mode, compared with the control mode included in the transmission information, if any of the systems match, The duplexed input signal control device and the duplexed output signal according to claim 1, further comprising the step of resetting a matching control mode and returning a mismatch to the upper device. Control method of the control device. 2つの系統が入力信号制御、または出力信号制御のいずれの制御モードであるかを、予め設定される制御モードに基づいて自身の制御モードを設定する一方の系統の第1の入出力信号制御部と他方の系統の第2の入出力信号制御部と、
前記制御モードに基づいて、前記第1の入出力信号制御部及び前記第2の入出力信号制御部の夫々で選択された2つの系統に対応する2つの入力回路を備える入力部と、
前記第1の入出力信号制御部と前記第2の入出力信号制御部とに設定された前記制御モードを相互に送受信するCPU間通信回路部と、
上位装置からの伝送情報に応答して、前記入力部から入力された前記2つの系統の入力回路からの入力信号を当該上位装置に返信する伝送回路部と、
を備える二重化入力信号制御装置であって、
前記第1の入出力信号制御部は、前記制御モードを設定するスイッチと、
前記伝送回路部を介して送られた前記上位装置からの前記伝送情報を前記他方の系統に送信するとともに、前記2つの系統の入力回路の入力信号を受信して前記伝送回路部に送る第1のCPUと、
前記スイッチで設定された前記制御モードを記憶する制御モード記憶部と、
前記第1のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、共通プログラムと、当該制御モードに対応する2つの固有プログラムとを記憶するプログラム記憶部と、
前記第2の系統の入出力信号制御部は、前記制御モードを設定するスイッチと、
前記他方の系統の入力回路からの入力信号を受信して前記CPU間通信回路部を介して、前記第1のCPUに送る第2のCPUと、
前記スイッチで設定された制御モードを記憶する制御モード記憶部と、
前記第2のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、前記共通プログラムと、当該制御モードに対応する2つの前記固有プログラムとを記憶するプログラム記憶部と、
を備え、
前記第1のCPU及び前記第2のCPUは、夫々の前記制御モード記憶部に記憶された前記制御モードを相互に比較し、前記制御モードが「入力信号制御」で
一致している場合、当該制御モードを選択して、前記共通プログラムと対応する前記固有プログラムとを選択して、2つの系統の前記入力信号を前記上位装置に返信し、
不一致である場合には、不一致であることを前記上位装置に返信し、前記固有プログラムの実行を停止し、
予め設定される2つの系統の制御モードを逐次比較して、2つの系統の入力信号の信頼度を向上させるようにしたことを特徴とする二重化入力信号制御装置。
The first input / output signal control unit of one system that sets its own control mode based on a preset control mode, which of the two systems is the control mode of input signal control or output signal control And a second input / output signal controller of the other system,
An input unit including two input circuits corresponding to two systems selected by the first input / output signal control unit and the second input / output signal control unit, respectively, based on the control mode;
An inter-CPU communication circuit unit that transmits and receives the control mode set in the first input / output signal control unit and the second input / output signal control unit;
In response to transmission information from the host device, a transmission circuit unit that returns input signals from the input circuits of the two systems input from the input unit to the host device;
A dual input signal control device comprising:
The first input / output signal controller includes a switch for setting the control mode;
The transmission information from the host device sent via the transmission circuit unit is transmitted to the other system, and input signals of the input circuits of the two systems are received and sent to the transmission circuit unit. CPU of
A control mode storage unit for storing the control mode set by the switch;
A program storage unit that selects the control mode stored in the control mode recording unit executed by the first CPU and stores a common program and two unique programs corresponding to the control mode;
The input / output signal controller of the second system includes a switch for setting the control mode;
A second CPU that receives an input signal from the input circuit of the other system and sends it to the first CPU via the inter-CPU communication circuit section;
A control mode storage unit for storing the control mode set by the switch;
A program storage unit for selecting the control mode stored in the control mode recording unit executed by the second CPU and storing the common program and the two unique programs corresponding to the control mode;
With
The first CPU and the second CPU compare the control modes stored in the respective control mode storage units with each other, and when the control mode matches with “input signal control”, Select a control mode, select the specific program corresponding to the common program, and return the input signals of two systems to the host device,
If they do not match, return the mismatch to the host device, stop the execution of the unique program,
A duplexed input signal control apparatus characterized in that the control modes of two systems set in advance are sequentially compared to improve the reliability of the input signals of the two systems.
2つの系統の前記プログラム記憶部は、前記制御モードを比較し、実行する制御プログラムを設定する制御モード選択・実行制御プログラムと、前記伝送情報を送受信する上位通信プログラムと、前記第1の入出力信号制御部及び前記第1の入出力信号制御部の各部の自己診断プログラムと、前記CPU間通信プログラムとを備える共通プログラムと、
前記制御モードに対応する入力信号制御固有プログラム及び出力信号制御固有プログラムを備える固有プログラムと、
を備え、
前記第1のCPU及び前記第2のCPUは、前記上位装置の伝送情報に応答して、前記制御モード選択・実行制御プログラムを実行して前記共通プログラム及び前記固有プログラムを選択し、さらに、選択された前記共通プログラム及び前記固有プログラムを実行し、
前記第1の入出力信号制御部及び前記第2の入出力信号制御部は、前記共通プログラムと前記固有プログラムとを用いて、前記プログラム記憶部の記憶容量をコンパクトにしたことを特徴とする前記請求項4に記載の二重化入力信号制御装置。
The program storage units of the two systems compare the control modes and set a control program to be executed, set a control mode selection / execution control program, a higher-level communication program that transmits and receives the transmission information, and the first input / output A common program comprising a self-diagnostic program of each part of the signal control unit and the first input / output signal control unit, and the inter-CPU communication program;
A unique program comprising an input signal control unique program and an output signal control unique program corresponding to the control mode;
With
The first CPU and the second CPU execute the control mode selection / execution control program in response to transmission information of the host device, select the common program and the unique program, and further select Executing the common program and the unique program,
The first input / output signal control unit and the second input / output signal control unit use the common program and the unique program to make the storage capacity of the program storage unit compact. The duplexed input signal control device according to claim 4.
2つの系統が入力信号制御、または出力信号制御のいずれの制御モードであるかを、予め設定される制御モードに基づいて自身の制御モードを設定する一方の系統の第1の入出力信号制御部と他方の系統の第2の入出力信号制御部と、
前記制御モードに基づいて、前記第1の入出力信号制御部及び前記第2の入出力信号制御部の夫々で選択された2つの系統に対応する2つの出力回路を備える出力部と、
前記第1の入出力信号制御部と前記第2の入出力信号制御部とに設定された前記制御モードを相互に送受信するCPU間通信回路部と、
上位装置からの伝送情報に応答して、前記上位装置から指示された前記2つの系統の出力回路への出力信号を前記出力部に送信する伝送回路部と、
を備える二重化入力信号制御装置であって、
前記第1の入出力信号制御部は、前記制御モードを設定するスイッチと、
前記伝送回路部を介して送られた前記上位装置からの前記伝送情報を前記他方の系統に送信するとともに、前記2つの系統の出力回路の出力信号の指示値を受信して前記出力部に設定する第1のCPUと、
前記スイッチで設定された前記制御モードを記憶する制御モード記憶部と、
前記第1のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、共通プログラムと、当該制御モードに対応する2つの固有プログラムとを記憶するプログラム記憶部と、
前記第2の系統の入出力信号制御部は、前記制御モードを設定するスイッチと、
前記第1のCPUから前記CPU間通信回路部を介して、前記第2のCPUに送信された2つの系統の出力信号の指示値を受信して前記出力部に設定する第2のCPUと、
前記スイッチで設定された制御モードを記憶する制御モード記憶部と、
前記第2のCPUが実行する前記制御モード記録部に記憶された前記制御モードを選択し、前記共通プログラムと、当該制御モードに対応する2つの前記固有プログラムとを記憶するプログラム記憶部と、
を備え、
前記第1のCPU及び前記第2のCPUは、夫々の前記制御モード記憶部に記憶された前記制御モード相互に比較し、制御モードが「出力信号制御」で一致している場合、当該制御モードを選択して、前記共通プログラムと対応する前記固有プログラムとを選択して、2つの系統の前記出力信号を前記出力部に返信し、
不一致である場合には、不一致であることを前記上位装置に返信し、前記固有プログラムの実行を停止し、
予め設定される2つの系統の制御モードを逐次比較して、2つの系統の出力信号の信頼度を向上させるようにしたことを特徴とする二重化出力信号制御装置。
The first input / output signal control unit of one system that sets its own control mode based on a preset control mode, which of the two systems is the control mode of input signal control or output signal control And a second input / output signal controller of the other system,
An output unit including two output circuits corresponding to two systems selected by the first input / output signal control unit and the second input / output signal control unit, respectively, based on the control mode;
An inter-CPU communication circuit unit that transmits and receives the control mode set in the first input / output signal control unit and the second input / output signal control unit;
In response to transmission information from the host device, a transmission circuit unit that transmits output signals to the output circuits of the two systems instructed from the host device to the output unit;
A dual input signal control device comprising:
The first input / output signal controller includes a switch for setting the control mode;
The transmission information from the host device sent via the transmission circuit unit is transmitted to the other system, and the instruction values of the output signals of the output circuits of the two systems are received and set in the output unit A first CPU to
A control mode storage unit for storing the control mode set by the switch;
A program storage unit that selects the control mode stored in the control mode recording unit executed by the first CPU and stores a common program and two unique programs corresponding to the control mode;
The input / output signal controller of the second system includes a switch for setting the control mode;
A second CPU that receives instruction values of output signals of two systems transmitted from the first CPU to the second CPU via the inter-CPU communication circuit unit and sets the output values in the output unit;
A control mode storage unit for storing the control mode set by the switch;
A program storage unit for selecting the control mode stored in the control mode recording unit executed by the second CPU and storing the common program and the two unique programs corresponding to the control mode;
With
When the first CPU and the second CPU are compared with each other in the control mode stored in the respective control mode storage unit, and the control mode matches with “output signal control”, the control mode To select the common program and the corresponding unique program, and return the output signals of two systems to the output unit,
If they do not match, return the mismatch to the host device, stop the execution of the unique program,
A duplex output signal control apparatus characterized in that the control modes of two systems set in advance are sequentially compared to improve the reliability of the output signals of the two systems.
2つの系統の前記プログラム記憶部は、前記制御モードを比較し、実行する制御プログラムを設定する制御モード選択・実行制御プログラムと、前記伝送情報を送受信する上位通信プログラムと、前記第1の入出力信号制御部及び前記第1の入出力信号制御部の各部の自己診断プログラムと、前記CPU間通信プログラムとを備える共通プログラムと、
前記制御モードに対応する入力信号制御固有プログラム及び出力信号制御固有プログラムを備える固有プログラムと、
を備え、
前記第1のCPU及び前記第2のCPUは、前記上位装置の伝送情報に応答して、前記制御モード選択・実行制御プログラムを実行して前記共通プログラム及び前記固有プログラムを選択し、さらに、選択された前記共通プログラム及び前記固有プログラムを実行し、
前記第1の入出力信号制御部及び前記第2の入出力信号制御部は、前記共通プログラムと、前記固有プログラムとを用いて、前記プログラム記憶部の記憶容量をコンパクトにしたことを特徴とする前記請求項6に記載の二重化出力信号制御装置。
The program storage units of the two systems compare the control modes and set a control program to be executed, set a control mode selection / execution control program, a higher-level communication program that transmits and receives the transmission information, and the first input / output A common program comprising a self-diagnostic program of each part of the signal control unit and the first input / output signal control unit, and the inter-CPU communication program;
A unique program comprising an input signal control unique program and an output signal control unique program corresponding to the control mode;
With
The first CPU and the second CPU execute the control mode selection / execution control program in response to transmission information of the host device, select the common program and the unique program, and further select Executing the common program and the unique program,
The first input / output signal control unit and the second input / output signal control unit use the common program and the unique program to reduce the storage capacity of the program storage unit. The duplex output signal control apparatus according to claim 6.
前記制御モードが不一致である場合、さらに前記伝送情報に、前記制御モードの情報が含まれる場合、当該伝送情報に含まれる制御モードと比較し、いずれかの系統が一致している場合には、一致している制御モードを再設定するとともに、不一致があることを前記上装置に返信するようにした前記請求項4に記載の二重化入力信号制御装置、または、前記請求項6に記載の二重化出力信号制御装置。   When the control mode is inconsistent, further, when the transmission information includes information on the control mode, compared with the control mode included in the transmission information, if any of the systems match, The duplexed input signal control device according to claim 4 or the duplexed output according to claim 6, wherein the matched control mode is reset and a mismatch is returned to the upper device. Signal control device.
JP2012190665A 2012-08-30 2012-08-30 Duplex input signal control apparatus and control method for duplex output signal control apparatus, duplex input signal control apparatus, and duplex output signal control apparatus Expired - Fee Related JP5982226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012190665A JP5982226B2 (en) 2012-08-30 2012-08-30 Duplex input signal control apparatus and control method for duplex output signal control apparatus, duplex input signal control apparatus, and duplex output signal control apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190665A JP5982226B2 (en) 2012-08-30 2012-08-30 Duplex input signal control apparatus and control method for duplex output signal control apparatus, duplex input signal control apparatus, and duplex output signal control apparatus

Publications (2)

Publication Number Publication Date
JP2014048850A true JP2014048850A (en) 2014-03-17
JP5982226B2 JP5982226B2 (en) 2016-08-31

Family

ID=50608474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012190665A Expired - Fee Related JP5982226B2 (en) 2012-08-30 2012-08-30 Duplex input signal control apparatus and control method for duplex output signal control apparatus, duplex input signal control apparatus, and duplex output signal control apparatus

Country Status (1)

Country Link
JP (1) JP5982226B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101770915B1 (en) * 2016-03-08 2017-09-05 엘에스산전 주식회사 Central processing unit module for processing railway signal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762410A (en) * 1980-10-01 1982-04-15 Omron Tateisi Electronics Co Programmable control system
JPH07234709A (en) * 1994-02-22 1995-09-05 Fuji Facom Corp Process input/output device
JPH0822303A (en) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp Process controller
JP2009140269A (en) * 2007-12-07 2009-06-25 Mitsubishi Electric Corp Process control unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762410A (en) * 1980-10-01 1982-04-15 Omron Tateisi Electronics Co Programmable control system
JPH07234709A (en) * 1994-02-22 1995-09-05 Fuji Facom Corp Process input/output device
JPH0822303A (en) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp Process controller
JP2009140269A (en) * 2007-12-07 2009-06-25 Mitsubishi Electric Corp Process control unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101770915B1 (en) * 2016-03-08 2017-09-05 엘에스산전 주식회사 Central processing unit module for processing railway signal
US10562554B2 (en) 2016-03-08 2020-02-18 Lsis Co., Ltd. Central processing unit module for processing railway signal

Also Published As

Publication number Publication date
JP5982226B2 (en) 2016-08-31

Similar Documents

Publication Publication Date Title
US6853292B1 (en) Security control system, method for the operation thereof
JP6599054B2 (en) Abnormality determination device, abnormality determination method, and abnormality determination program
KR101606289B1 (en) Programmable controller
RU2662571C2 (en) System and method for shutting down field device
US9690678B2 (en) Fault tolerant systems and method of using the same
CN104101831A (en) Relay failure detection system
KR101560497B1 (en) Method for controlling reset of lockstep replicated processor cores and lockstep system using the same
US20160026166A1 (en) Method and apparatus for controlling a physical unit in an automation system
US11940869B2 (en) Determining functional safety state using software-based ternary state translation of analog input
JP2018194336A (en) Abnormality detector and abnormality detection method
JP5344936B2 (en) Control device
US8274771B2 (en) Safety switching device and modular failsafe control system
JP5982226B2 (en) Duplex input signal control apparatus and control method for duplex output signal control apparatus, duplex input signal control apparatus, and duplex output signal control apparatus
JP2013175118A (en) Control device, memory failure detection method thereof and self-diagnostic method thereof
US20230288897A1 (en) Ensuring functional safety requirement satisfaction for ouput determination and output of safety messages
US20220214954A1 (en) Electronic device for use in an automation system, and an automation system
KR101448013B1 (en) Fault-tolerant apparatus and method in multi-computer for Unmanned Aerial Vehicle
JP5910356B2 (en) Electronic device, electronic device control method, and electronic device control program
KR101631631B1 (en) Method for failure check and recovery of Protective relay
JP3868700B2 (en) Protective relay
JP5563700B2 (en) Control device
JP2009201251A (en) Digital protective relay
US20220382238A1 (en) Hardware implementation for detecting functional safety states using ternary state translation
US20220382243A1 (en) Switching between safety and non-safety states using a remote controller while ensuring functional safety requirement satisfaction
Konuk Redundant and safe work implementation for S7-1200 PLC family

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160406

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R151 Written notification of patent or utility model registration

Ref document number: 5982226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees