JP2014048708A - マルチプロセッシングシステムにおけるオブジェクト間通信メカニズム - Google Patents
マルチプロセッシングシステムにおけるオブジェクト間通信メカニズム Download PDFInfo
- Publication number
- JP2014048708A JP2014048708A JP2012188722A JP2012188722A JP2014048708A JP 2014048708 A JP2014048708 A JP 2014048708A JP 2012188722 A JP2012188722 A JP 2012188722A JP 2012188722 A JP2012188722 A JP 2012188722A JP 2014048708 A JP2014048708 A JP 2014048708A
- Authority
- JP
- Japan
- Prior art keywords
- node
- packet
- address
- memory space
- child
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】マルチプロセッシングシステム全体で通信オブジェクトノードのツリーを構成して、アプリケーション層内のリーフノード以外はミドルウェア層に配置し、ツリー上のノードを辿ってパケット通信を行う。各ノードは、ヘッダの送信先アドレスが自ノードアドレスと一致すれば受信パケットを自ノード宛パケットとして保存し、該ヘッダの送信先アドレスが自ノードの子ノード側を示していれば該受信パケットを子ノードへ転送し、その他の場合には該受信パケットを該自ノードの親ノードへ転送する。
【選択図】図6
Description
該パケットルーティング手段は、
該ヘッダの送信先アドレスが自ノードアドレスと一致すれば該パケットを自ノード宛パケットとして保存し、該ヘッダの送信先アドレスが自ノードの子ノード側を示していれば該パケットを子ノードへ転送し、その他の場合には該パケットを該自ノードの親ノードへ転送する。
該ツリーはさらに、各第2ノードを子ノードとする親ノードのオブジェクトをルートノードとして備え、該ルートノードは、いずれかの第2ノードのメモリ空間内のミドルウェア層に配置されている。
各ルーティング手段は、該自ノードのルーティングテーブルを参照して該パケットをルーティングする。
該ルートノードに結合された各ノードのルーティング手段は、該パケットを親ノードへ転送する場合、自ノードと同じメモリ空間内のルートノードへ転送する。
02 シングルコアプロセッサ
10、20、30、110、120、130、140、210、220、230、240、310、320、330、340、410、420、430、440 プロセッサコア
11、12 アプリケーション
11R 受信バッファ
11S 送信バッファ
13 パケット化部
14、17 転送キュー
15 パケット送受信制御部
16 ルーティングテーブル
18 パケット再配列・デパケット化部
19 通信部
N00、N000 ルートノード
N10〜N12、N20〜N22、N30〜N32、N100、N110〜N112、N200、N210、N211、N220、N221、N300、N310、N311、N312、N400、N410、N411、N420、N421、N430、N431、N440、N441、Nij、Ni1j1、Ni2j2、Nijk、Ni1j1k1、Ni2j2k2 ノード
DA 転送先アドレス
SA 自ノードアドレス
CA 子ノードアドレス
PA 親ノードアドレス
BA 兄弟ノードアドレス
Claims (6)
- 複数のプロセッサコアのそれぞれに結合されたメモリ空間内のアプリケーション層のオブジェクトであるユーザノードを子ノードとする親ノードのオブジェクトを第1ノードとして、同じメモリ空間毎にミドルウェア層に配置され、これら第1ノードを子ノードとする親ノードのオブジェクトを第2ノードとして、いずれかの第1ノードのメモリ空間内のミドルウェア層に配置され、これらユーザノード、第1ノード及び第2ノードを含むツリーの各ノードに、値により親子関係を区別可能なアドレスが設定されるとともに、送信先アドレス及び送信元アドレスをヘッダに含むパケットを該ツリーの親子ノード間でルーティングするパケットルーティング手段が備えられた、マルチプロセッシングシステムにおけるオブジェクト間通信メカニズムであって、
該パケットルーティング手段は、
該ヘッダの送信先アドレスが自ノードアドレスと一致すれば該パケットを自ノード宛パケットとして保存し、該ヘッダの送信先アドレスが自ノードの子ノード側を示していれば該パケットを子ノードへ転送し、その他の場合には該パケットを該自ノードの親ノードへ転送する、
ことを特徴とする、マルチプロセッシングシステムにおけるオブジェクト間通信メカニズム。 - 該第2ノードは、ルートノードである、
ことを特徴とする請求項1に記載の、マルチプロセッシングシステムにおけるオブジェクト間通信メカニズム。 - 該第2ノードは、プロセッサ毎に配置され、
該ツリーはさらに、各第2ノードを子ノードとする親ノードのオブジェクトをルートノードとして備え、該ルートノードは、いずれかの第2ノードのメモリ空間内のミドルウェア層に配置されている、
ことを特徴とする請求項1に記載の、マルチプロセッシングシステムにおけるオブジェクト間通信メカニズム。 - 各ノードは、自ノードアドレスと、該自ノードの全ての子ノードのアドレスと、該自ノードが配置されたメモリ空間とは異なるメモリ空間内のノードである次ノードへのパケット転送については、該次ノードへのパケット送信方式と、該パケット送信方式で該次ノードへパケット転送するための属性とが登録されたルーティングテーブルを備え、
各ルーティング手段は、該自ノードのルーティングテーブルを参照して該パケットをルーティングする、
ことを特徴とする請求項1乃至3のいずれか1つに記載の、マルチプロセッシングシステムにおけるオブジェクト間通信メカニズム。 - 該ルートノードは、該複数のプロセッサコアのそれぞれに結合されたメモリ空間内に配置され、
該ルートノードに結合された各ノードのルーティング手段は、該パケットを親ノードへ転送する場合、自ノードと同じメモリ空間内のルートノードへ転送する、
ことを特徴とする請求項1乃至4のいずれか1つに記載の、マルチプロセッシングシステムにおけるオブジェクト間通信メカニズム。 - 該ルーティング手段は、自ノードと同じメモリ空間内のノードへ該パケットを転送する場合、該パケットの参照のみ該ノードへ転送する、
ことを特徴とする請求項1乃至5のいずれか1つに記載の、マルチプロセッシングシステムにおけるオブジェクト間通信メカニズム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012188722A JP5738812B2 (ja) | 2012-08-29 | 2012-08-29 | マルチプロセッシングシステムにおけるオブジェクト間通信装置 |
US13/964,128 US9135088B2 (en) | 2012-08-29 | 2013-08-12 | Multi processing system |
CN201310357252.5A CN103678246B (zh) | 2012-08-29 | 2013-08-15 | 多重处理系统 |
EP20130004172 EP2704008A1 (en) | 2012-08-29 | 2013-08-23 | Multi processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012188722A JP5738812B2 (ja) | 2012-08-29 | 2012-08-29 | マルチプロセッシングシステムにおけるオブジェクト間通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014048708A true JP2014048708A (ja) | 2014-03-17 |
JP5738812B2 JP5738812B2 (ja) | 2015-06-24 |
Family
ID=50608376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012188722A Expired - Fee Related JP5738812B2 (ja) | 2012-08-29 | 2012-08-29 | マルチプロセッシングシステムにおけるオブジェクト間通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5738812B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05290002A (ja) * | 1981-04-01 | 1993-11-05 | Teradata Corp | 非同期的な複数のプロセッサの動作方法、該動作方法のコーディネート方法、プロセッサ間の通信方法、及び該プロセッサによる複数のメッセージの転送方法 |
JP2002544620A (ja) * | 1999-05-19 | 2002-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 論理区分化コンピュータのイベント・ドリブン通信インタフェース |
-
2012
- 2012-08-29 JP JP2012188722A patent/JP5738812B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05290002A (ja) * | 1981-04-01 | 1993-11-05 | Teradata Corp | 非同期的な複数のプロセッサの動作方法、該動作方法のコーディネート方法、プロセッサ間の通信方法、及び該プロセッサによる複数のメッセージの転送方法 |
JP2002544620A (ja) * | 1999-05-19 | 2002-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 論理区分化コンピュータのイベント・ドリブン通信インタフェース |
Also Published As
Publication number | Publication date |
---|---|
JP5738812B2 (ja) | 2015-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8228908B2 (en) | Apparatus for hardware-software classification of data packet flows | |
US8014387B2 (en) | Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture | |
US7958183B2 (en) | Performing collective operations using software setup and partial software execution at leaf nodes in a multi-tiered full-graph interconnect architecture | |
US8108545B2 (en) | Packet coalescing in virtual channels of a data processing system in a multi-tiered full-graph interconnect architecture | |
US7958182B2 (en) | Providing full hardware support of collective operations in a multi-tiered full-graph interconnect architecture | |
US7809970B2 (en) | System and method for providing a high-speed message passing interface for barrier operations in a multi-tiered full-graph interconnect architecture | |
US7840703B2 (en) | System and method for dynamically supporting indirect routing within a multi-tiered full-graph interconnect architecture | |
US7904590B2 (en) | Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture | |
US7822889B2 (en) | Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture | |
US8140731B2 (en) | System for data processing using a multi-tiered full-graph interconnect architecture | |
US7793158B2 (en) | Providing reliability of communication between supernodes of a multi-tiered full-graph interconnect architecture | |
US8185896B2 (en) | Method for data processing using a multi-tiered full-graph interconnect architecture | |
US7769891B2 (en) | System and method for providing multiple redundant direct routes between supernodes of a multi-tiered full-graph interconnect architecture | |
US7769892B2 (en) | System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture | |
ES2309832T3 (es) | Administracion de tablas de encaminamiento y de reenvio para arquitecturas de procesador de red. | |
JP6428296B2 (ja) | 情報処理システム、情報処理装置、および情報処理システムの制御方法 | |
US20130100957A1 (en) | Information processing system, relay device, and information processing method | |
US20140241347A1 (en) | Static translation of network forwarding plane models into target implementation in the hardware abstraction layer | |
US20140241346A1 (en) | Translating network forwarding plane models into target implementation using network primitives | |
US9218356B2 (en) | Systems and methods for accelerating networking functionality | |
JP5050978B2 (ja) | 伝送情報転送装置及び方法 | |
US9135088B2 (en) | Multi processing system | |
JP5738811B2 (ja) | マルチプロセッシングシステムにおけるオブジェクト間通信装置 | |
JP5738812B2 (ja) | マルチプロセッシングシステムにおけるオブジェクト間通信装置 | |
CN113596038B (zh) | 数据包解析的方法和服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5738812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |