JP2014045065A - Substrate processing method and substrate processing apparatus - Google Patents
Substrate processing method and substrate processing apparatus Download PDFInfo
- Publication number
- JP2014045065A JP2014045065A JP2012186366A JP2012186366A JP2014045065A JP 2014045065 A JP2014045065 A JP 2014045065A JP 2012186366 A JP2012186366 A JP 2012186366A JP 2012186366 A JP2012186366 A JP 2012186366A JP 2014045065 A JP2014045065 A JP 2014045065A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- dopant
- unit
- substrate processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
本発明は、シリコンの半導体ウェハーなどの基板の表面にホウ素などのドーパントを導入する基板処理方法および基板処理装置に関する。 The present invention relates to a substrate processing method and a substrate processing apparatus for introducing a dopant such as boron into the surface of a substrate such as a silicon semiconductor wafer.
半導体デバイスの製造プロセスにおいて、不純物(ドーパント)導入は半導体ウェハー内にpn接合を形成するための必須の工程である。現在、不純物導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。イオン打ち込み法は、ボロン(B)、ヒ素(As)、リン(P)といった不純物の元素をイオン化させて高加速電圧でシリコンの半導体基板に衝突させて物理的に不純物注入を行う技術である。注入された不純物はアニール処理によって活性化される。 In a semiconductor device manufacturing process, introduction of impurities (dopant) is an essential step for forming a pn junction in a semiconductor wafer. Currently, impurities are generally introduced by ion implantation and subsequent annealing. The ion implantation method is a technique in which impurity elements such as boron (B), arsenic (As), and phosphorus (P) are ionized and collided with a silicon semiconductor substrate at a high acceleration voltage to physically perform impurity implantation. The implanted impurities are activated by annealing.
不純物導入に際して、従来より広く行われているイオン打ち込み法は不純物の打ち込み深さおよび濃度を制御しやすいという利点を有している。しかし、近年、半導体デバイスのさらなる微細化にともなって基板の表層の極浅い領域(深さ数nm以下)のみに不純物を導入することが要求されている。このような極浅い表層領域のみに正確に不純物を注入することはイオン打ち込み法では困難である。 When introducing impurities, the ion implantation method that has been widely used conventionally has an advantage that the implantation depth and concentration of impurities can be easily controlled. However, in recent years, with the further miniaturization of semiconductor devices, it has been required to introduce impurities only into a very shallow region (a depth of several nm or less) on the surface layer of the substrate. It is difficult for the ion implantation method to accurately implant impurities only in such an extremely shallow surface layer region.
また、半導体基板の表面にホウ素などのドーパントを含有する塗布液を塗布して膜形成を行い、続く熱処理によってドーパントを基板に熱拡散させる技術も開発されている(特許文献1)。しかし、特許文献1に開示される技術によっても、熱拡散によってドーパントが深く拡散することとなるため、基板表層の極浅い領域のみへの不純物導入は困難であった。
In addition, a technique has been developed in which a coating liquid containing a dopant such as boron is applied to the surface of a semiconductor substrate to form a film, and the dopant is thermally diffused into the substrate by subsequent heat treatment (Patent Document 1). However, even with the technique disclosed in
そこで、湿式処理によってドーパントを含む単分子層をシリコンの基板の表面に形成し、その後の熱処理によってドーパントを基板表層に拡散させることにより、基板表層の極めて浅い領域のみに不純物を導入する技術が研究されている(非特許文献1参照)。単分子層からのドーパント拡散であれば、基板の表層の極浅い領域のみに不純物を導入することができる。 Therefore, a technology that introduces impurities only in a very shallow region of the substrate surface by forming a monomolecular layer containing a dopant on the surface of the silicon substrate by wet processing and diffusing the dopant into the substrate surface layer by subsequent heat treatment is studied. (See Non-Patent Document 1). In the case of dopant diffusion from a monomolecular layer, impurities can be introduced only into a very shallow region of the surface layer of the substrate.
非特許文献1に開示される技術では、フッ酸によって自然酸化膜を除去した後、表面状態を安定させるために水素終端処理が行われる。そして、水素終端されたシリコンの基板の表面にドーパントを含む薬液を供給することによって水素終端をドーパントに置き換え、ドーパントを含む単分子層を形成している。その後、二酸化ケイ素のキャップ膜を形成し、光照射熱処理を行うことによってドーパントを基板表面に拡散させている。
In the technique disclosed in
しかしながら、非特許文献1に開示される技術によって単分子層を形成するのには、非常な長時間(例えば、非特許文献1では2.5時間)が必要である。単分子層を形成するプロセスにこのような長時間を要すると、実用的なスループットが得られない。
However, it takes a very long time (for example, 2.5 hours in Non-Patent Document 1) to form a monomolecular layer by the technique disclosed in
本発明は、上記課題に鑑みてなされたものであり、短い処理時間にて基板表層の極めて浅い領域のみに不純物を導入することができる基板処理方法および基板処理装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a substrate processing method and a substrate processing apparatus capable of introducing impurities only into a very shallow region of the substrate surface layer in a short processing time. .
上記課題を解決するため、請求項1の発明は、基板の表面にドーパントを導入する基板処理方法において、基板の表面にドーパントを含む塗布液を塗布し、多分子層の薄膜を形成する薄膜形成工程と、前記薄膜を形成した基板の表面にフラッシュ光を照射して加熱することにより、前記薄膜に含まれるドーパントを基板の表面に拡散させるフラッシュ加熱工程と、を備えることを特徴とする。
In order to solve the above problems, the invention of
また、請求項2の発明は、請求項1の発明に係る基板処理方法において、前記フラッシュ加熱工程の前に、前記薄膜の一部を剥離することによって所定厚さの薄膜を基板の表面に残留させる剥離工程をさらに備えることを特徴とする。 According to a second aspect of the present invention, in the substrate processing method according to the first aspect of the present invention, a thin film having a predetermined thickness remains on the surface of the substrate by peeling off a part of the thin film before the flash heating step. It is further characterized by further comprising a peeling step.
また、請求項3の発明は、基板の表面にドーパントを導入する基板処理装置において、基板の表面にドーパントを含む塗布液を塗布する塗布処理部と、前記塗布液が塗布された基板を加熱し、ドーパントを含む多分子層の薄膜を基板の表面に形成する焼成処理部と、前記薄膜が形成された基板の表面にフラッシュ光を照射して加熱することにより、前記薄膜に含まれるドーパントを基板の表面に拡散させるフラッシュ加熱部と、を備えることを特徴とする。 According to a third aspect of the present invention, there is provided a substrate processing apparatus for introducing a dopant into a surface of a substrate, wherein a coating processing unit that applies a coating liquid containing the dopant to the surface of the substrate, and a substrate on which the coating liquid is applied are heated. A baking treatment unit for forming a thin film of a multi-molecular layer containing a dopant on the surface of the substrate, and heating the surface of the substrate on which the thin film is formed by irradiating flash light, thereby heating the dopant contained in the thin film to the substrate. And a flash heating unit for diffusing to the surface of the substrate.
また、請求項4の発明は、請求項3の発明に係る基板処理装置において、前記フラッシュ光を照射する前に、前記薄膜の一部を剥離することによって所定厚さの薄膜を基板の表面に残留させる剥離処理部をさらに備えることを特徴とする。 According to a fourth aspect of the present invention, in the substrate processing apparatus according to the third aspect of the present invention, a thin film having a predetermined thickness is formed on the surface of the substrate by peeling off a part of the thin film before irradiating the flash light. It is further characterized by further comprising a peeling treatment part to be left.
請求項1および請求項2の発明によれば、基板の表面にドーパントを含む塗布液を塗布して多分子層の薄膜を形成し、その薄膜を形成した基板の表面にフラッシュ光を照射して加熱することにより、薄膜に含まれるドーパントを基板の表面に拡散させるため、薄膜を含む基板の表面近傍が加熱されている時間は極めて短く、ドーパントの拡散距離も短くなって基板の表層の極めて浅い領域のみに不純物を短い処理時間にて導入することができる。
According to invention of
特に、請求項2の発明によれば、フラッシュ加熱の前に、薄膜の一部を剥離することによって所定厚さの薄膜を基板の表面に残留させるため、フラッシュ光照射時の薄膜の厚さは一定となり、基板の表層に均一かつ安定したドーパントの拡散を行うことができる。 In particular, according to the invention of claim 2, since the thin film having a predetermined thickness is left on the surface of the substrate by peeling off a part of the thin film before the flash heating, the thickness of the thin film at the time of flash light irradiation is As a result, the dopant can be diffused uniformly and stably on the surface layer of the substrate.
また、請求項3および請求項4の発明によれば、ドーパントを含む多分子層の薄膜が形成された基板の表面にフラッシュ光を照射して加熱することにより、薄膜に含まれるドーパントを基板の表面に拡散させるため、薄膜を含む基板の表面近傍が加熱されている時間は極めて短く、ドーパントの拡散距離も短くなって基板の表層の極めて浅い領域のみに不純物を短い処理時間にて導入することができる。 According to the invention of claim 3 and claim 4, the surface of the substrate on which the multi-layer thin film containing the dopant is formed is irradiated with flash light and heated, whereby the dopant contained in the thin film is In order to diffuse to the surface, the time in which the vicinity of the surface of the substrate including the thin film is heated is extremely short, the diffusion distance of the dopant is also shortened, and impurities are introduced only in a very shallow region of the surface layer of the substrate in a short processing time. Can do.
特に、請求項4の発明によれば、フラッシュ光を照射する前に、薄膜の一部を剥離することによって所定厚さの薄膜を基板の表面に残留させるため、フラッシュ光照射時の薄膜の厚さは一定となり、基板の表層に均一かつ安定したドーパントの拡散を行うことができる。 In particular, according to the invention of claim 4, since the thin film having a predetermined thickness is left on the surface of the substrate by peeling off a part of the thin film before the flash light irradiation, the thickness of the thin film at the time of flash light irradiation is reduced. The thickness is constant, and the dopant can be diffused uniformly and stably on the surface layer of the substrate.
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<第1実施形態>
図1は、本発明に係る基板処理装置1の全体構成を示す図である。この基板処理装置1は、シリコンの半導体基板W(以下、単に基板W)にドーパントを含む塗布液を塗布して多分子層の薄膜を形成し、その後フラッシュ光を照射してのフラッシュ加熱によってドーパントを基板表層に拡散させる。基板処理装置1は、基板Wの搬出入を行うためのインデクサ部IDと、複数の処理ユニットを配置したユニット配置部MPと、を備える。また、基板処理装置1は、装置に設けられた各種動作機構を制御して基板処理を進行させる制御部9を備える。
<First Embodiment>
FIG. 1 is a diagram showing an overall configuration of a
インデクサ部IDは、装置外から受け取った未処理基板をユニット配置部MPに渡すとともに、ユニット配置部MPから受け取った処理済基板を装置外に搬出する。インデクサ部IDは、キャリアCを載置する複数のキャリアステージ11(本実施形態では4個)と、各キャリアCから未処理の基板Wを取り出すとともに、各キャリアCに処理済みの基板Wを収納する移載ロボットIRと、を備えている。 The indexer unit ID passes the unprocessed substrate received from the outside of the apparatus to the unit arrangement unit MP and carries out the processed substrate received from the unit arrangement unit MP to the outside of the apparatus. The indexer unit ID takes out a plurality of carrier stages 11 (four in this embodiment) on which the carrier C is placed, unprocessed substrates W from each carrier C, and stores processed substrates W in each carrier C. And a transfer robot IR.
各キャリアステージ11に対しては、未処理の基板Wを収納したキャリアCが装置外部からAGV(Automated Guided Vehicle)等によって搬入されて載置される。また、装置内での処理が終了した基板Wはキャリアステージ11に載置されたキャリアCに再度格納される。処理済みの基板Wを格納したキャリアCもAGV等によって装置外部に搬出される。なお、キャリアCの形態としては、基板Wを密閉空間に収納するFOUP(front opening unified pod)の他に、SMIF(Standard Mechanical Inter Face)ポッドや収納基板Wを外気に曝すOC(open cassette)であっても良い。
On each
移載ロボットIRは、基板Wを下方より支持して保持する搬送アーム12を備える。移載ロボットIRは、キャリアステージ11の並びの方向と平行に移動可能であるとともに、昇降移動を行う。また、移載ロボットIRは、内蔵する駆動機構によって、搬送アーム12を鉛直方向に沿った軸と中心として旋回駆動させるとともに、その旋回半径方向に沿って進退移動させる。このような構成により、移載ロボットIRは、搬送アーム12を各キャリアステージ11に載置されたキャリアCおよび後述のユニット配置部MPに配置された受渡部80にアクセスさせ、それらとの間で基板Wの授受を行う。
The transfer robot IR includes a
ユニット配置部MPは、塗布処理ユニット10と、ベークユニット20と、剥離ユニット30と、フラッシュ加熱ユニット40と、主搬送ロボットTRと、を備える。また、ユニット配置部MPには、受渡部80が設けられている。
The unit arrangement unit MP includes a
主搬送ロボットTRは、ユニット配置部MPの中央部に固定配置されており、基板Wを下方より支持して保持する搬送アーム15を備える。主搬送ロボットTRは、内蔵する駆動機構によって、搬送アーム15を鉛直方向に沿った軸と中心として旋回駆動させるとともに、その旋回半径方向に沿って進退移動させる。また、主搬送ロボットTRは、搬送アーム15を昇降移動させる。このような構成により、主搬送ロボットTRは、搬送アーム15を4つの処理ユニット(塗布処理ユニット10、ベークユニット20、剥離ユニット30、および、フラッシュ加熱ユニット40)および受渡部80にアクセスさせ、それらとの間で基板Wの授受を行う。なお、主搬送ロボットTRは、搬送アーム15を上下に所定間隔で2本備えていても良い。
The main transfer robot TR is fixedly arranged at the center of the unit arrangement unit MP, and includes a
受渡部80は、ユニット配置部MP内であって、主搬送ロボットTRとインデクサ部IDとの間に配置されている。受渡部80は、基板Wを載置することが可能であり、主搬送ロボットTRと移載ロボットIRとの間で基板Wの受け渡しを行うために介在している。すなわち、移載ロボットIRがキャリアCから取り出して受渡部80に渡した基板Wを主搬送ロボットTRが受け取って4つの処理ユニットうちの1つ以上に循環搬送する。また、主搬送ロボットTRが受渡部80に渡した処理済みの基板Wを移載ロボットIRが受け取っていずれかのキャリアCに格納する。
The
図2は、塗布処理ユニット10の概略構成を示す図である。塗布処理ユニット10は、基板Wの表面にドーパントを含む塗布液を塗布する塗布処理部であり、筐体11の内部に、スピンチャック12、カップ15、および、塗布ノズル16などを備える。筐体11には図示省略の開口部とシャッター機構とが設けられており、当該シャッター機構が開口部を開放している状態にて、主搬送ロボットTRによって塗布処理ユニット10に対する基板Wの搬出入が行われる。
FIG. 2 is a diagram illustrating a schematic configuration of the
スピンチャック12は、基板Wの下面を吸着して基板Wを略水平姿勢(基板Wの法線が鉛直方向に沿う姿勢)にて保持する。スピンチャック12は、図外の回転駆動機構によって鉛直方向に沿った軸と中心として矢印AR2にて示すように回転される。スピンチャック12が基板Wを保持しつつ回転することにより、その基板Wも水平面内にて回転する。
The
塗布ノズル16は、スピンチャック12の上方に設けられている。塗布ノズル16は、図外の塗布液供給源から送給されたドーパントを含む塗布液をスピンチャック12に保持された基板Wの上面中心部に吐出する。ここで「ドーパントを含む塗布液」とは、基板Wに導入すべき不純物であるドーパントを含有する薬液であり、基板Wの表面に塗布されて溶剤が揮発することによってドーパントを含む薄膜を形成する。本実施形態においては、酸化ホウ素(B2O3)と有機バインダーと溶剤との混合液を、ドーパントとしてのホウ素を含む塗布液として用いている。
The
カップ15は、スピンチャック12およびそれに保持される基板Wの周囲を取り囲むように設けられている。スピンチャック12によって回転される基板Wの上面中心部に吐出された塗布液は、回転の遠心力によって基板Wの上面全面に拡がり、一部は基板Wの端縁部から周囲へと飛散される。カップ15は、回転する基板Wから飛散した塗布液を回収する。
The
図3は、ベークユニット20の概略構成を示す図である。ベークユニット20は、塗布液が塗布された基板Wを加熱してドーパントを含む薄膜を焼成する焼成処理部であり、筐体21の内部に、ホットプレート22およびカバー23などを備える。筐体21には図示省略の開口部とシャッター機構とが設けられており、当該シャッター機構が開口部を開放している状態にて、主搬送ロボットTRによってベークユニット20に対する基板Wの搬出入が行われる。
FIG. 3 is a diagram showing a schematic configuration of the
ホットプレート22は、基板Wを載置して所定温度に加熱する。カバー23は、ホットプレート22の上方にて昇降するように設けられており、ホットプレート22によって加熱される基板Wを覆う。ドーパントを含む塗布液が塗布された基板Wがホットプレート22に載置されて加熱されることにより、塗布液の溶剤が蒸発して基板Wの表面にはドーパントを含む薄膜が形成される。
The
図4は、剥離ユニット30の概略構成を示す図である。剥離ユニット30は、ドーパントを含む薄膜の一部を剥離することによって所定厚さの薄膜を基板Wの表面に残留させる剥離処理部であり、筐体31の内部に、スピンチャック32、カップ35、および、吐出ノズル36などを備える。上記と同様に、筐体31には図示省略の開口部とシャッター機構とが設けられており、当該シャッター機構が開口部を開放している状態にて、主搬送ロボットTRによって剥離ユニット30に対する基板Wの搬出入が行われる。
FIG. 4 is a diagram illustrating a schematic configuration of the peeling
スピンチャック32は、基板Wの下面端縁部を把持することによって基板Wを略水平姿勢にて保持する。スピンチャック32は、図外の回転駆動機構によって鉛直方向に沿った軸と中心として矢印AR4にて示すように回転される。スピンチャック32が基板Wを保持しつつ回転することにより、その基板Wも水平面内にて回転する。
The
吐出ノズル36は、スピンチャック32の上方に設けられている。吐出ノズル36は、図外の剥離液供給源から送給された剥離液をスピンチャック32に保持された基板Wの上面中心部に吐出する。剥離液は、上記のドーパントを含む薄膜に対して腐食作用を有する薬液であり、本実施形態ではフッ酸(HF)を用いている。
The
カップ35は、スピンチャック32およびそれに保持される基板Wの周囲を取り囲むように設けられている。スピンチャック32によって回転される基板Wの端縁部から飛散した剥離液はカップ35によって回収される。
The
図5は、フラッシュ加熱ユニット40の概略構成を示す図である。フラッシュ加熱ユニット40は、薄膜が形成された基板Wの表面にフラッシュ光を照射して加熱することにより、薄膜に含まれるドーパントを基板Wの表面に拡散させるフラッシュ加熱部である。フラッシュ加熱ユニット40は、筐体41の内部に、載置台44と、複数のフラッシュランプFLと、リフレクタ45と、を備える。筐体41には図示省略の開口部とシャッター機構とが設けられており、当該シャッター機構が開口部を開放している状態にて、主搬送ロボットTRによってフラッシュ加熱ユニット40に対する基板Wの搬出入が行われる。
FIG. 5 is a diagram showing a schematic configuration of the
載置台44は、筐体41内にて基板Wを載置して保持する。載置台44は、ヒータを内蔵しており、載置した基板Wを所定温度に加熱することができる。
The mounting table 44 mounts and holds the substrate W in the
複数のフラッシュランプFLは、載置台44の上方に設けられている。複数のフラッシュランプFLは、それぞれが長尺の円筒形状を有する棒状ランプであり、載置台44に保持される基板Wと平行となるように平面上に配列されている。各フラッシュランプFLは、その内部にキセノンガスが封入されその両端部にコンデンサーに接続された陽極および陰極が配設された棒状のガラス管(放電管)と、該ガラス管の外周面上に付設されたトリガー電極と、を備える。キセノンガスは電気的には絶縁体であることから、コンデンサーに電荷が蓄積されていたとしても通常の状態ではガラス管内に電気は流れない。しかしながら、トリガー電極に高電圧を印加して絶縁を破壊した場合には、コンデンサーに蓄えられた電気がガラス管内に瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。このようなキセノンフラッシュランプFLにおいては、予めコンデンサーに蓄えられていた静電エネルギーが0.01ミリセカンドないし100ミリセカンドという極めて短い光パルスに変換されることから、連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。フラッシュランプFLの発光時間は、フラッシュランプFLに電力供給を行う電源回路のコイル定数によって調整することができる。 The plurality of flash lamps FL are provided above the mounting table 44. The plurality of flash lamps FL are rod-shaped lamps each having a long cylindrical shape, and are arranged on a plane so as to be parallel to the substrate W held on the mounting table 44. Each flash lamp FL has a rod-shaped glass tube (discharge tube) in which xenon gas is sealed and a cathode and a cathode connected to a capacitor at both ends thereof, and an outer peripheral surface of the glass tube. A trigger electrode. Since xenon gas is an electrical insulator, electricity does not flow into the glass tube under normal conditions even if electric charges are accumulated in the capacitor. However, when the insulation is broken by applying a high voltage to the trigger electrode, the electricity stored in the capacitor flows instantaneously in the glass tube, and light is emitted by excitation of atoms or molecules of xenon at that time. In such a xenon flash lamp FL, the electrostatic energy stored in the condenser in advance is converted into an extremely short light pulse of 0.01 millisecond to 100 millisecond. It has the feature that it can irradiate strong light. The light emission time of the flash lamp FL can be adjusted by the coil constant of the power supply circuit that supplies power to the flash lamp FL.
また、リフレクタ45は、複数のフラッシュランプFLの上方にそれら全体を覆うように設けられている。リフレクタ45の基本的な機能は、複数のフラッシュランプFLから出射されたフラッシュ光を載置台44の側に反射するというものである。
In addition, the
制御部9は、基板処理装置1に設けられた上記の種々の動作機構を制御する。制御部9のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部9は、各種演算処理を行うCPU、基本プログラムを記憶する読み出し専用のメモリであるROM、各種情報を記憶する読み書き自在のメモリであるRAMおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。制御部9のCPUが所定の処理プログラムを実行することによって基板処理装置1における処理が進行する。なお、図1においては、制御部9をインデクサ部ID内に示しているが、これに限定されるものではなく、基板処理装置1内の任意の位置に制御部9を設けることができる。
The controller 9 controls the various operation mechanisms provided in the
以上、基板処理装置1の全体概略構成について説明したが、基板処理装置1は他の種々の構成を備えていても良い。例えば、4つの処理ユニットを含む基板処理装置1の全体に窒素ガス(N2)などの不活性ガスを供給して不活性ガス雰囲気を形成する雰囲気形成機構を備えるようにしても良い。このようにすれば、基板Wの表面酸化やドーパントを含む塗布液の変質を抑制することができる。また、薄膜焼成後またはフラッシュ加熱後の基板Wを冷却するための冷却ユニットを基板処理装置1に設けるようにしても良い。
The overall schematic configuration of the
次に、上記の構成を有する第1実施形態の基板処理装置1における基板処理動作について説明する。図6は、基板処理装置1における処理手順を示すフローチャートである。また、図7は、基板処理にともなう、基板Wの表面状態の変化を示す図である。以下に示す処理手順は、制御部9が基板処理装置1の各動作機構を制御することによって進行される。
Next, the substrate processing operation in the
まず、インデクサ部IDの移載ロボットIRがキャリアCから未処理の基板Wを取り出して受渡部80に渡す。主搬送ロボットTRは、その基板Wを受渡部80から受け取って塗布処理ユニット10に搬入する。なお、キャリアCに収納されている未処理の基板Wは、予め基板処理装置1の外部にて自然酸化膜(SiO2)が除去されて表面にシリコンが露出した半導体基板である。
First, the transfer robot IR of the indexer unit ID takes out the unprocessed substrate W from the carrier C and passes it to the
塗布処理ユニット10に搬入された基板Wはスピンチャック12によって略水平姿勢にて保持される。基板Wは表面を上面に向けてスピンチャック12に保持される。なお、基板Wの表面とは、デバイスパターンが形成される主面であり、裏面とはその反対側の主面である。
The substrate W carried into the
続いて、スピンチャック12が回転を開始し、基板Wも水平面内にて所定の回転数にて回転する。次に、塗布ノズル16から回転する基板Wの上面中心部にドーパントを含む塗布液を所定量吐出する。上述の通り、本実施形態ではドーパントを含む塗布液として、酸化ホウ素と有機バインダーと溶剤との混合液を用いており、その混合液が塗布ノズル16から吐出される。基板Wの上面中心部に着液した塗布液は、基板Wの回転にともなう遠心力によって基板Wの周縁部へと拡がる。これにより、基板Wの表面全面にドーパントを含む塗布液が塗布されることとなる(ステップS11)。基板Wの表面に塗布液が塗布された後、基板Wの回転が停止される。
Subsequently, the
次に、主搬送ロボットTRが塗布処理ユニット10から基板Wを搬出してベークユニット20に搬入する。ベークユニット20に搬入された基板Wは、ホットプレート22の上面に載置される。ホットプレート22は予め所定温度に昇温されており、ホットプレート22に載置された基板Wは当該所定温度に加熱される。また、基板Wの加熱中は、カバー23が基板Wの上方を覆う。ドーパントを含む塗布液が塗布された基板Wが加熱されることによって塗布液中の溶剤が蒸発し、図7(a)に示すように、基板Wの表面にはドーパントを含む薄膜101が焼成される(ステップS12)。
Next, the main transport robot TR unloads the substrate W from the
ステップS11およびステップS12の一連の薄膜形成工程によって基板Wの表面に形成される薄膜101の膜厚は、ドーパントを含む塗布液の粘度および塗布処理時の基板Wの回転数に依存しており、100nmから数100nmである。この膜厚は、ドーパントを含む分子が多数積層されていることによるものであり(単分子層であれば数nm)、上述の薄膜形成工程によって基板Wの表面にはドーパントを含む多分子層の薄膜101が形成されるのである。
The film thickness of the
所定時間の加熱処理によって基板Wの表面に薄膜101が焼成された後、第1実施形態では、主搬送ロボットTRがベークユニット20から基板Wを搬出してフラッシュ加熱ユニット40に搬入する。フラッシュ加熱ユニット40に搬入された基板Wは、載置台44の上面に載置される。載置台44は、内蔵するヒータによって予め所定温度に昇温されており、載置台44に載置された基板Wは当該所定温度に予備加熱(アシスト加熱)される。
After the
そして、基板Wが所定の予備加熱温度に到達して所定時間が経過した時点にて、フラッシュランプFLから基板Wへ向けてフラッシュ光が照射されてフラッシュ加熱が実行される(ステップS13)。フラッシュランプFLから照射されるフラッシュ光は、予め蓄えられていた静電エネルギーが極めて短い光パルスに変換された、照射時間が0.01ミリセカンド以上100ミリセカンド以下程度の極めて短く強い閃光である。このフラッシュ光照射によって、薄膜101を含む基板Wの表面は瞬間的に目標とする処理温度にまで上昇し、その後急速に上記の予備加熱温度にまで降温する。目標とする処理温度は、形成された薄膜の種類に依存しており、数100℃から1200℃である。
Then, when a predetermined time elapses after the substrate W reaches a predetermined preheating temperature, flash light is irradiated from the flash lamp FL toward the substrate W to perform flash heating (step S13). The flash light emitted from the flash lamp FL is an extremely short and strong flash light whose irradiation time is about 0.01 millisecond or more and 100 milliseconds or less, in which electrostatic energy stored in advance is converted into a light pulse. . By this flash light irradiation, the surface of the substrate W including the
図7(b)に示すように、矢印AR71にて示す照射時間が極めて短く強度の強いフラッシュ光照射を受光して基板Wの表面が処理温度にまで上昇することによって、ドーパントを含む多分子層の薄膜101から基板Wの表層に向けてドーパントの拡散が生じる(矢印AR72)。ここで、フラッシュ光の照射時間は、0.01ミリセカンド以上100ミリセカンド以下であるため、基板Wの表面におけるシリコンと薄膜101との界面が処理温度にまで上昇されている時間も極めて短い。このため、ドーパントの拡散距離も極めて短く、基板Wの表層の極めて浅い領域のみにドーパントを拡散させることができる。また、フラッシュ加熱によって、拡散したドーパントの活性化も行われる。
As shown in FIG. 7 (b), the irradiation time indicated by the arrow AR71 is extremely short and the intensity of the flash light is received and the surface of the substrate W rises to the processing temperature, so that the multi-molecular layer containing the dopant is contained. Diffusion of the dopant from the
フラッシュ加熱処理が終了した後、主搬送ロボットTRがフラッシュ加熱ユニット40から基板Wを搬出して受渡部80に渡す。その後、移載ロボットIRが受渡部80から処理済みの基板Wを受け取って所定のキャリアCに格納する。このようにして、一連の不純物導入処理が完了する。
After the flash heating process is completed, the main transfer robot TR carries the substrate W out of the
第1実施形態においては、基板Wの表面にドーパントを含む塗布液を塗布し、その基板Wを加熱することによって基板Wの表面にドーパントを含む多分子層の薄膜101を形成している。そして、多分子層の薄膜101が形成された基板Wの表面にフラッシュ光を照射して加熱することにより、薄膜101に含まれるドーパントを基板Wの表面に拡散させている。フラッシュ光の照射時間は、0.01ミリセカンド以上100ミリセカンド以下の極めて短時間であるため、薄膜101を含む基板Wの表面近傍が加熱されている時間は極めて短く、ドーパントの拡散距離も短くなって基板Wの表層の極めて浅い領域のみにドーパントを拡散させることができる。
In the first embodiment, a coating liquid containing a dopant is applied to the surface of the substrate W, and the substrate W is heated to form the multi-layer
また、照射時間の極めて短いフラッシュ光の照射によって加熱するようにすれば、薄膜101の膜厚にバラツキがあったとしても、シリコンとの界面近傍のドーパントのみが基板Wの表層に拡散することとなるため、ドーパントを均一に拡散させることができる。
Further, if heating is performed by flash light irradiation with an extremely short irradiation time, only the dopant in the vicinity of the interface with silicon diffuses into the surface layer of the substrate W even if the film thickness of the
また、第1実施形態のようにすれば、塗布および焼成処理によって基板Wの表面に比較的厚い薄膜101を形成しているため、非特許文献1に開示される如き単分子層を形成した場合に必要なSiO2のキャップ層を形成せずとも、ドーパントの基板Wとは反対側への抜けを防止することができる。
Further, according to the first embodiment, since a relatively thick
また、図6に示したステップS11からステップS13の各工程の処理時間は、長くても数分程度であり、非特許文献1に開示の技術(2.5時間)に比較して顕著に短い処理時間にてドーパントを基板Wの表層に拡散させることができる。
Moreover, the processing time of each process of step S11 to step S13 shown in FIG. 6 is about several minutes at the longest, and is remarkably shorter than the technique (2.5 hours) disclosed in
<第2実施形態>
次に、本発明の第2実施形態について説明する。第2実施形態の基板処理装置の構成は第1実施形態と全く同じである。図8は、第2実施形態における処理手順を示すフローチャートである。第2実施形態が第1実施形態と相違するのは、基板Wの表面にドーパントを含む薄膜101を形成した後に、その薄膜101の一部を剥離する処理を行う点である。以下に示す処理手順は、制御部9が基板処理装置1の各動作機構を制御することによって進行される。
Second Embodiment
Next, a second embodiment of the present invention will be described. The configuration of the substrate processing apparatus of the second embodiment is exactly the same as that of the first embodiment. FIG. 8 is a flowchart showing a processing procedure in the second embodiment. The second embodiment is different from the first embodiment in that after the
まず、ステップS21の塗布処理およびステップS22の焼成処理は第1実施形態のステップS11およびステップS12と同じである。すなわち、移載ロボットIRがキャリアCから取り出した未処理の基板Wを受渡部80を介して主搬送ロボットTRが受け取り、塗布処理ユニット10に搬入する。塗布処理ユニット10では、回転する基板Wの表面にドーパントを含む塗布液を吐出して拡布し、基板Wの表面全面に塗布液を塗布する。
First, the coating process of step S21 and the baking process of step S22 are the same as steps S11 and S12 of the first embodiment. That is, the unprocessed substrate W taken out from the carrier C by the transfer robot IR is received by the main transport robot TR via the
次に、主搬送ロボットTRが塗布処理ユニット10からベークユニット20に基板Wを搬送する。ベークユニット20では、基板Wを加熱して塗布液中の溶剤を蒸発させ、基板Wの表面にドーパントを含む多分子層の薄膜101を焼成する。
Next, the main transport robot TR transports the substrate W from the
第2実施形態では、基板Wの表面に薄膜101が形成された後、主搬送ロボットTRがベークユニット20から基板Wを搬出して剥離ユニット30に搬入する。剥離ユニット30に搬入された基板Wはスピンチャック32によって表面を上面に向けて保持される。続いて、スピンチャック32が回転を開始し、基板Wも水平面内にて所定の回転数にて回転する。
In the second embodiment, after the
次に、吐出ノズル36から回転する基板Wの上面中心部に剥離液を吐出する。剥離液としては例えばフッ酸を用いる。基板Wの上面中心部に着液した剥離液は、基板Wの回転にともなう遠心力によって基板Wの周縁部へと拡がる。これにより、基板Wの表面全面が剥離液によって覆われることとなる。そして、剥離液によって薄膜101の表層側(基板Wとの界面との反対側)のエッチングが進行し、腐食部分が除去される。
Next, the stripping liquid is discharged from the
回転する基板Wの表面への剥離液の吐出を開始してから所定時間が経過した時点で、剥離液の吐出を停止するとともに基板Wの回転も停止する。これにより、薄膜101の表層側の一部が剥離されて所定厚さの薄膜101が基板Wの表面に残留することとなる(ステップS23)。基板Wの表面に残留させる薄膜101の厚さは数10nmとすればよい。なお、剥離処理が終了した後に、純水によって基板Wの表面から剥離液を洗い流すリンス処理を実行するようにしても良い。
When a predetermined time elapses after the discharge of the release liquid onto the surface of the rotating substrate W is started, the release of the release liquid is stopped and the rotation of the substrate W is also stopped. Thereby, a part of the surface layer side of the
第2実施形態においては、上述の剥離処理が終了した後、主搬送ロボットTRが剥離ユニット30から基板Wを搬出してフラッシュ加熱ユニット40に搬入する。フラッシュ加熱ユニット40では、第1実施形態と同様のフラッシュ加熱処理が行われる。すなわち、基板Wの表面に照射時間が0.01ミリセカンド以上100ミリセカンド以下の強度の強いフラッシュ光を照射することにより、ドーパントを含む多分子層の薄膜101から基板Wの表層に向けてドーパントを拡散させる(ステップS24)。
In the second embodiment, after the above-described peeling process is completed, the main transport robot TR carries out the substrate W from the peeling
フラッシュ加熱処理が終了した後、主搬送ロボットTRがフラッシュ加熱ユニット40から基板Wを搬出して受渡部80に渡す。その後、移載ロボットIRが受渡部80から処理済みの基板Wを受け取って所定のキャリアCに格納する。このようにして、一連の不純物導入処理が完了する。
After the flash heating process is completed, the main transfer robot TR carries the substrate W out of the
第2実施形態においても、多分子層の薄膜101が形成された基板Wの表面にフラッシュ光を照射して加熱することにより、薄膜101に含まれるドーパントを基板Wの表面に拡散させている。フラッシュ光の照射時間は、0.01ミリセカンド以上100ミリセカンド以下の極めて短時間であるため、薄膜101を含む基板Wの表面近傍が加熱されている時間は極めて短く、ドーパントの拡散距離も短くなって基板Wの表層の極めて浅い領域のみにドーパントを拡散させることができる。
Also in the second embodiment, the dopant contained in the
特に、第2実施形態においては、ドーパントを含む多分子層の薄膜101の一部を剥離することによって所定厚さの薄膜101を基板Wの表面に残留させた状態にてフラッシュ加熱を行っている。このため、フラッシュ光照射時の薄膜101の厚さは一定となり、フラッシュランプFLの発光条件を一定にすれば、基板Wの表層に均一かつ安定したドーパントの拡散を行うことができる。
In particular, in the second embodiment, flash heating is performed in a state in which the
また、図8に示したステップS21からステップS24の各工程の処理時間は、長くても数分程度であり、非特許文献1に開示の技術に比較して顕著に短い処理時間にてドーパントを基板Wの表層に拡散させることができる。
Moreover, the processing time of each process of step S21 to step S24 shown in FIG. 8 is about several minutes at the longest, and the dopant is added in a significantly shorter processing time than the technique disclosed in
<変形例>
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、基板処理装置1の構成は図1に限定されるものではなく、少なくとも薄膜形成およびフラッシュ加熱を行うユニットを備えた構成であれば良い。
<Modification>
While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, the configuration of the
また、フラッシュランプFLはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。 The flash lamp FL is not limited to a xenon flash lamp, and may be a krypton flash lamp.
また、フラッシュ加熱に代えて、1秒未満の短時間の加熱が行える熱処理、例えばレーザアニールを用いるようにしても良い。1秒未満の短時間の加熱であれば、上記各実施形態と同様に、ドーパントの拡散距離が短くなって基板Wの表層の極めて浅い領域のみにドーパントを拡散させることができる。 Further, instead of flash heating, heat treatment capable of heating in a short time of less than 1 second, such as laser annealing, may be used. If the heating is performed for a short time of less than 1 second, the dopant diffusion distance is shortened and the dopant can be diffused only in a very shallow region of the surface layer of the substrate W as in the above embodiments.
また、フラッシュランプFLに電力供給を行う回路にIGBT(絶縁ゲートバイポーラトランジスタ)を組み込み、フラッシュランプFLに供給する電流を断続することによってフラッシュ光の照射時間を自在に調整するようにしても良い。フラッシュ光の照射時間を調整することにより、ドーパントの拡散を制御することができる。 Further, an IGBT (insulated gate bipolar transistor) may be incorporated in a circuit that supplies power to the flash lamp FL, and the flash light irradiation time may be freely adjusted by intermittently supplying the current supplied to the flash lamp FL. The diffusion of the dopant can be controlled by adjusting the flash light irradiation time.
また、フラッシュ加熱ユニット40における基板Wの予備加熱は載置台44に内蔵されたヒータによるものに限定されず、例えばハロゲンランプから光照射によって行うようにしても良い。或いは、目標とする処理温度が低い場合であれば、予備加熱は必ずしも必須ではない。
In addition, the preliminary heating of the substrate W in the
また、ドーパントを含む塗布液としては、酸化ホウ素と有機バインダーと溶剤との混合液に限定されるものではなく、導入するドーパントの種類(例えば、リン(P)やヒ素(As))に応じて適宜のものを選択することができる。 Further, the coating liquid containing the dopant is not limited to a mixed liquid of boron oxide, an organic binder, and a solvent, and depends on the type of dopant to be introduced (for example, phosphorus (P) or arsenic (As)). An appropriate one can be selected.
1 基板処理装置
9 制御部
10 塗布処理ユニット
20 ベークユニット
30 剥離ユニット
40 フラッシュ加熱ユニット
80 受渡部
FL フラッシュランプ
ID インデクサ部
IR 移載ロボット
MP ユニット配置部
TR 主搬送ロボット
W 基板
DESCRIPTION OF
Claims (4)
基板の表面にドーパントを含む塗布液を塗布し、多分子層の薄膜を形成する薄膜形成工程と、
前記薄膜を形成した基板の表面にフラッシュ光を照射して加熱することにより、前記薄膜に含まれるドーパントを基板の表面に拡散させるフラッシュ加熱工程と、
を備えることを特徴とする基板処理方法。 A substrate processing method for introducing a dopant into the surface of a substrate,
A thin film forming step of applying a coating solution containing a dopant on the surface of the substrate to form a multi-layer thin film;
A flash heating step of diffusing the dopant contained in the thin film on the surface of the substrate by irradiating and heating the surface of the substrate on which the thin film is formed with flash light;
A substrate processing method comprising:
前記フラッシュ加熱工程の前に、前記薄膜の一部を剥離することによって所定厚さの薄膜を基板の表面に残留させる剥離工程をさらに備えることを特徴とする基板処理方法。 The substrate processing method according to claim 1,
Prior to the flash heating step, the substrate processing method further includes a peeling step of peeling a part of the thin film to leave a thin film having a predetermined thickness on the surface of the substrate.
基板の表面にドーパントを含む塗布液を塗布する塗布処理部と、
前記塗布液が塗布された基板を加熱し、ドーパントを含む多分子層の薄膜を基板の表面に形成する焼成処理部と、
前記薄膜が形成された基板の表面にフラッシュ光を照射して加熱することにより、前記薄膜に含まれるドーパントを基板の表面に拡散させるフラッシュ加熱部と、
を備えることを特徴とする基板処理装置。 A substrate processing apparatus for introducing a dopant into a surface of a substrate,
A coating treatment unit for coating a coating solution containing a dopant on the surface of the substrate;
A baking treatment unit that heats the substrate coated with the coating solution, and forms a multi-layer thin film including a dopant on the surface of the substrate;
A flash heating unit for diffusing the dopant contained in the thin film on the surface of the substrate by irradiating and heating the surface of the substrate on which the thin film is formed with flash light;
A substrate processing apparatus comprising:
前記フラッシュ光を照射する前に、前記薄膜の一部を剥離することによって所定厚さの薄膜を基板の表面に残留させる剥離処理部をさらに備えることを特徴とする基板処理装置。 The substrate processing apparatus according to claim 3, wherein
A substrate processing apparatus, further comprising: a peeling processing unit that peels a part of the thin film to leave a thin film having a predetermined thickness on the surface of the substrate before the flash light irradiation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012186366A JP2014045065A (en) | 2012-08-27 | 2012-08-27 | Substrate processing method and substrate processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012186366A JP2014045065A (en) | 2012-08-27 | 2012-08-27 | Substrate processing method and substrate processing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014045065A true JP2014045065A (en) | 2014-03-13 |
Family
ID=50396137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012186366A Pending JP2014045065A (en) | 2012-08-27 | 2012-08-27 | Substrate processing method and substrate processing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014045065A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016151937A1 (en) * | 2015-03-26 | 2016-09-29 | 株式会社Screenホールディングス | Heat treatment method and heat treatment device |
JP2019135733A (en) * | 2018-02-05 | 2019-08-15 | 株式会社Screenホールディングス | Heat treatment method |
JP2021007160A (en) * | 2016-12-12 | 2021-01-21 | 株式会社Screenホールディングス | Dopant introduction method and thermal treatment method |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63117419A (en) * | 1986-11-06 | 1988-05-21 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH09181009A (en) * | 1995-12-26 | 1997-07-11 | Tokyo Ohka Kogyo Co Ltd | Coating liquid for boron diffusion |
JP2007035719A (en) * | 2005-07-22 | 2007-02-08 | Nippon Synthetic Chem Ind Co Ltd:The | Coating liquid for boron diffusion |
JP2008103686A (en) * | 2006-08-15 | 2008-05-01 | Kovio Inc | Printed dopant layer |
JP2008218863A (en) * | 2007-03-07 | 2008-09-18 | Shin Etsu Chem Co Ltd | Method for manufacturing single crystal silicon solar cell and single crystal silicon solar cell |
JP2010062223A (en) * | 2008-09-01 | 2010-03-18 | Japan Vam & Poval Co Ltd | Coating liquid for boron diffusion |
JP2010514585A (en) * | 2007-01-03 | 2010-05-06 | ナノグラム・コーポレイション | Silicon / germanium nanoparticle inks, doped particles, printing methods, and processes for semiconductor applications |
JP2011040453A (en) * | 2009-08-07 | 2011-02-24 | Sony Corp | Doping method, and method for manufacturing semiconductor device |
JP2012501550A (en) * | 2008-08-27 | 2012-01-19 | アプライド マテリアルズ インコーポレイテッド | Back-contact solar cells using printed dielectric barriers |
-
2012
- 2012-08-27 JP JP2012186366A patent/JP2014045065A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63117419A (en) * | 1986-11-06 | 1988-05-21 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH09181009A (en) * | 1995-12-26 | 1997-07-11 | Tokyo Ohka Kogyo Co Ltd | Coating liquid for boron diffusion |
JP2007035719A (en) * | 2005-07-22 | 2007-02-08 | Nippon Synthetic Chem Ind Co Ltd:The | Coating liquid for boron diffusion |
JP2008103686A (en) * | 2006-08-15 | 2008-05-01 | Kovio Inc | Printed dopant layer |
JP2010514585A (en) * | 2007-01-03 | 2010-05-06 | ナノグラム・コーポレイション | Silicon / germanium nanoparticle inks, doped particles, printing methods, and processes for semiconductor applications |
JP2008218863A (en) * | 2007-03-07 | 2008-09-18 | Shin Etsu Chem Co Ltd | Method for manufacturing single crystal silicon solar cell and single crystal silicon solar cell |
JP2012501550A (en) * | 2008-08-27 | 2012-01-19 | アプライド マテリアルズ インコーポレイテッド | Back-contact solar cells using printed dielectric barriers |
JP2010062223A (en) * | 2008-09-01 | 2010-03-18 | Japan Vam & Poval Co Ltd | Coating liquid for boron diffusion |
JP2011040453A (en) * | 2009-08-07 | 2011-02-24 | Sony Corp | Doping method, and method for manufacturing semiconductor device |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016151937A1 (en) * | 2015-03-26 | 2016-09-29 | 株式会社Screenホールディングス | Heat treatment method and heat treatment device |
JP2016184670A (en) * | 2015-03-26 | 2016-10-20 | 株式会社Screenホールディングス | Heat treatment method and heat treatment apparatus |
CN107251197A (en) * | 2015-03-26 | 2017-10-13 | 株式会社斯库林集团 | Heat treatment method and annealing device |
US10128135B2 (en) | 2015-03-26 | 2018-11-13 | SCREEN Holdings Co., Ltd. | Heat treatment method and heat treatment device |
TWI642109B (en) * | 2015-03-26 | 2018-11-21 | 思可林集團股份有限公司 | Heat treatment method and heat treatment apparatus |
CN107251197B (en) * | 2015-03-26 | 2020-07-10 | 株式会社斯库林集团 | Heat treatment method |
JP2021007160A (en) * | 2016-12-12 | 2021-01-21 | 株式会社Screenホールディングス | Dopant introduction method and thermal treatment method |
JP2019135733A (en) * | 2018-02-05 | 2019-08-15 | 株式会社Screenホールディングス | Heat treatment method |
JP7038558B2 (en) | 2018-02-05 | 2022-03-18 | 株式会社Screenホールディングス | Heat treatment method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9741559B2 (en) | Film forming method, computer storage medium, and film forming system | |
JP6157809B2 (en) | Substrate processing method | |
US10128135B2 (en) | Heat treatment method and heat treatment device | |
US8781308B2 (en) | Apparatus for and method of heat-treating film formed on surface of substrate | |
JP2008128567A (en) | Substrate drying method and substrate drying device | |
JP2006032604A (en) | Development apparatus and developing method | |
WO2016063743A1 (en) | Heat treatment method and heat treatment apparatus | |
US7832352B2 (en) | Coating treatment method and coating treatment apparatus | |
JP2014045065A (en) | Substrate processing method and substrate processing apparatus | |
JP2013074217A (en) | Heat treatment apparatus | |
CN111799171A (en) | Heat treatment method and heat treatment apparatus | |
JP2004319754A (en) | Heat treatment equipment | |
JP2012174820A (en) | Heat treatment method and heat treatment device | |
KR102663059B1 (en) | Substrate processing method and substrate processing apparatus | |
CN117378033A (en) | Substrate processing method and substrate processing apparatus | |
WO2024047955A1 (en) | Substrate processing method and substrate processing apparatus | |
TWI828373B (en) | Substrate processing method and substrate processing device | |
JP2012084755A (en) | Heat treatment method and heat treatment apparatus | |
JP2006286830A (en) | Method and apparatus for removing resist | |
JP2024018603A (en) | Substrate processing method and substrate processing device | |
JP2012141490A (en) | Heat treatment method and heat treatment apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160405 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160726 |