JP2014042394A - Device for driving switching element - Google Patents
Device for driving switching element Download PDFInfo
- Publication number
- JP2014042394A JP2014042394A JP2012183248A JP2012183248A JP2014042394A JP 2014042394 A JP2014042394 A JP 2014042394A JP 2012183248 A JP2012183248 A JP 2012183248A JP 2012183248 A JP2012183248 A JP 2012183248A JP 2014042394 A JP2014042394 A JP 2014042394A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- drive power
- voltage
- circuit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Abstract
Description
本発明は、電源装置から負荷装置への通電電流を供給するため、スイッチング素子を駆動する装置に関する。 The present invention relates to an apparatus for driving a switching element to supply an energization current from a power supply apparatus to a load apparatus.
図12は、出力用スイッチング素子としてのNチャネルMOSFETをスイッチング制御する制御回路において、駆動用電源にシリーズレギュレータとLDO(Low Drop Out)回路とを併用する構成の一例である。駆動制御IC1の制御端子2には、NチャネルMOSFET3のゲートが接続されている。NチャネルMOSFET3は、例えばバッテリ(電源装置)である電源VBとグランドとの間にコイル4(負荷装置)と共に直列に接続されており、両者の共通接続点(ドレイン)はダイオード5のアノードに接続されている。NチャネルMOSFET3は、駆動制御IC1に内蔵されるプリドライバ6によりスイッチング制御される。
FIG. 12 shows an example of a configuration in which a series regulator and an LDO (Low Drop Out) circuit are used together as a driving power source in a control circuit that controls switching of an N-channel MOSFET as an output switching element. The gate of an N-
プリドライバ6は、直列に接続されるPチャネルMOSFET6P及びNチャネルMOSFET6Nで構成され、両者の共通接続点(ドレイン)が制御端子2に接続されている。PチャネルMOSFET6Pのソースは、駆動制御IC1のプリドライバ電源端子7に接続されている。プリドライバ電源端子7には、バイパスコンデンサ8が外付けされている。
The pre-driver 6 includes a P-
プリドライバ用電源は、駆動制御IC1の電源端子9とプリドライバ電源端子7との間に接続される駆動電源回路10及びLDO回路11によって供給される。駆動電源回路10は、電源端子9とグランドとの間に接続される抵抗素子12及びツェナーダイオード13の直列回路と、両者の共通接続点にゲートが接続され、ドレインが電源端子9に、ソースがプリドライバ電源端子7にそれぞれ接続されるNチャネルMOSFET14で構成されている。尚、電源端子9には、主電源として例えば電源VBが供給される。
The predriver power is supplied by a drive
LDO回路11は、ソースが電源端子9に、ドレインがプリドライバ電源端子7にそれぞれ接続されるPチャネルMOSFET15を備えている。PチャネルMOSFET15のゲートには、バッファ回路16及びレベルシフト回路25を介してコンパレータ17の出力端子が接続されている。電源端子9とグランドとの間には、抵抗素子18及び19の直列回路が接続され、それらの共通接続点はコンパレータ17の非反転入力端子に接続されている。バンドギャップリファンレンス回路(BG)20は電源端子9に接続され、生成した基準電圧をコンパレータ17の反転入力端子に供給する。
The LDO
プリドライバ6を構成するPチャネルMOSFET6P及びNチャネルMOSFET6Nのゲートには、バッファ回路21を介してPWM信号が与えられ、何れか一方が排他的にオンされることでNチャネルMOSFET3のゲート電位をプリドライバ電源レベル,グランドレベルの何れかにしてスイッチング制御する。上記PWM信号は、具体的には図示しないが、ダイオード5のカソード側の電位を検知し、コンパレータにより三角波等の搬送波レベルと比較されて生成される。すなわち、上記カソード側の電位が所定の電位となるようにNチャネルMOSFET3をスイッチングしてフィードバック制御する。以上のように構成される駆動制御IC1と、外付けされている各素子とがスイッチング電源回路22を構成している。
A PWM signal is given to the gates of the P-
駆動制御IC1では、電源端子9の電源電圧が通常範囲内であれば、プリドライバ電源電圧は、駆動電源回路10を構成するNチャネルMOSFET14のゲート電位(ツェナー電圧)から、ゲート−ソース間電圧Vgsを減じたものとなる。この時、コンパレータ17における反転入力端子の電位は基準電圧を上回っているので、PチャネルMOSFET15のゲートはハイレベルとなっており、LDO回路11は動作を停止している。
In the drive control IC 1, if the power supply voltage of the
そして、電源端子9の電源電圧が低下して、コンパレータ17における反転入力端子の電位が基準電圧を下回ると、上記のゲート−ソース間電圧Vgsによる電圧降下の影響を回避するため、PチャネルMOSFET15がオンとなり、LDO回路11を介してプリドライバ電源が供給される。尚、上記の構成に関連した先行技術としては、例えば特許文献1がある。
When the power supply voltage at the
ここで、電源端子9に供給される主電源のスルーレートが図13(b)に示すように遅い場合は特に問題がない。プリドライバ電源端子7に数μF程度のバイパスコンデンサ8が接続されているが、駆動電源回路10のNチャネルMOSFET14及び駆動電源回路11のPチャネルMOSFET15による電流能力は高い。そのため、図13(a)に示すように主電源のスルーレートが速い場合でも、プリドライバ電源電圧は、主電源のスルーレートにほぼ追従して変化する。すると、プリドライバ電源端子7とプリドライバ6の出力端子との間の寄生容量23を介した結合により、NチャネルMOSFET3のゲートにハイレベルの信号が一瞬出力される場合があり、この現象が誤動作に繋がるおそれがある。
Here, there is no particular problem when the slew rate of the main power supplied to the
本発明は上記事情に鑑みてなされたものであり、その目的は、主電源のスルーレートが変化する場合でも、スイッチング素子の誤動作を防止することができるスイッチング素子の駆動装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a driving device for a switching element that can prevent a malfunction of the switching element even when the slew rate of the main power supply changes. .
請求項1記載のスイッチング素子の駆動装置によれば、主電源に基づいて、スルーレートが主電源よりも遅い定電圧を生成し、第1駆動電源として供給する第1駆動電源回路と、主電源の電圧に応じた第2駆動電源を供給する第2駆動電源回路とを備え、スイッチング素子を駆動する駆動回路には第1及び/又は第2駆動電源が供給される。また、電位確定手段によって、主電源電圧が低いため駆動回路の出力状態が不安定となる期間に出力電位を確定させる。そして、第2駆動電源制御手段は、主電源が投入されると、第2駆動電源回路による第2駆動電源の供給を、駆動電源の電圧が第1閾値を超えるまで無効化すると共に、主電源の電圧が第2閾値を超えると再度無効化する。この場合、第1閾値は、駆動回路が安定して出力を行うことができる電圧レベルに設定される。 According to the switching element drive device of the first aspect, the first drive power supply circuit that generates a constant voltage having a slew rate slower than the main power supply based on the main power supply and supplies the constant voltage as the first drive power supply, and the main power supply And a second drive power supply circuit for supplying a second drive power supply according to the voltage of the first and second drive power supplies to the drive circuit for driving the switching element. Further, the potential determining means determines the output potential during a period when the output state of the drive circuit becomes unstable because the main power supply voltage is low. Then, when the main power supply is turned on, the second drive power supply control means invalidates the supply of the second drive power supply by the second drive power supply circuit until the voltage of the drive power supply exceeds the first threshold, and the main power supply When the voltage exceeds the second threshold, it is invalidated again. In this case, the first threshold value is set to a voltage level at which the drive circuit can output stably.
このように構成すれば、第2駆動電源回路は、主電源が投入されると、その電圧が第1閾値を超えてから第2閾値を超えるまでの間に動作して、主電源電圧に応じた第2駆動電源を供給する。一方、第1駆動電源回路は、主電源が投入された直後から動作するが、第1駆動電源のスルーレートは主電源よりも遅いので、投入直後の誤動作の発生は抑止される。 With this configuration, when the main power supply is turned on, the second drive power supply circuit operates between the time when the voltage exceeds the first threshold value and the time when the second power supply voltage exceeds the second threshold value. The second drive power is supplied. On the other hand, the first drive power supply circuit operates immediately after the main power supply is turned on, but since the slew rate of the first drive power supply is slower than that of the main power supply, the occurrence of malfunction immediately after the turn-on is suppressed.
(第1実施例)
以下、図12と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図1において、昇圧型のスイッチング電源回路31は、図11に示す駆動制御IC1を駆動制御IC32(駆動装置)に置き換えたものである。第1駆動電源回路33は、駆動電源回路10において、抵抗素子12及びツェナーダイオード13の共通接続点とNチャネルMOSFET14のゲートとの間にオペアンプ34を挿入して構成されている。上記の共通接続点は、オペアンプ34の非反転入力端子に接続され、オペアンプ34の反転入力端子は、プリドライバ電源端子7に接続されている。第2駆動電源回路35(LDO回路)は、アンプ16を、イネーブル端子(制御端子)付きのバッファ回路36に置き換え、バッファ回路36に入力される信号は、レベルシフト回路37を介してレベルシフトされる。
(First embodiment)
Hereinafter, the same parts as those in FIG. 12 are denoted by the same reference numerals, description thereof will be omitted, and different parts will be described. In FIG. 1, a step-up switching
プリドライバ6(駆動回路)の出力端子は、抵抗素子38(電位確定手段)によりプルダウンされている。PチャネルMOSFET6P及びNチャネルMOSFET6Nのゲートには、バッファ回路21に替わるイネーブル端子付きのバッファ回路39の出力端子が接続されている。
The output terminal of the pre-driver 6 (drive circuit) is pulled down by a resistance element 38 (potential determining means). An output terminal of a
電源端子9とグランドとの間には、抵抗素子40及び41の直列回路と、抵抗素子42及び43の直列回路とが接続されている。抵抗素子40及び41の共通接続点は、コンパレータ44の非反転入力端子に接続されており、抵抗素子42及び43の共通接続点は、コンパレータ45の非反転入力端子に接続されている。コンパレータ44の出力端子は、バッファ回路39のイネーブル端子に接続されており、コンパレータ45の出力端子は、レベルシフト回路37の入力端子に接続されている。
Between the
また、プリドライバ電源端子7とグランドとの間には、抵抗素子46及び47の直列回路が接続されており、両者の共通接続点は、コンパレータ48(信号出力手段)の非反転入力端子に接続されている。そして、コンパレータ48の出力端子は、レベルシフト回路37の入力端子に接続されている。
Further, a series circuit of
尚、各コンパレータ44,45,48の反転入力端子には、何れもバンドギャップリファレンス回路20からの基準電圧が与えられているが、これらは抵抗による分圧比を変えることで、実質的(相対的)に異なる値の基準電圧となっている。ここで、コンパレータ44に与えられる基準電圧は、プリドライバ6にバッファ回路39を介してPWM信号を出力させるための電圧UVLOとする(図13に示すUVLOについても、図12では図示していないが、バッファ回路21がUVLOに関して、バッファ回路39と同様に制御されている)。
Note that the reference voltage from the
また、コンパレータ48に与えられる基準電圧は、主電源が投入された直後から第2駆動電源回路35の動作を停止させるための第1閾値電圧とする。そして、コンパレータ45に与えられる基準電圧は、主電源電圧がある程度上昇した時点で第2駆動電源回路35の動作を再度停止させるための第2閾値電圧とする。これらの電圧の大小関係は、以下のようになっている。
第1閾値電圧<電圧UVLO<第2閾値電圧
尚、コンパレータ45及び48は、第2駆動電源制御回路49(第2駆動電源制御手段)を構成している。
The reference voltage supplied to the
First threshold voltage <voltage UVLO <second threshold voltage The
次に、本実施例の作用について図2及び図3も参照して説明する。これらの図に示すように、第1駆動電源回路33については、主電源が投入された直後から動作し続ける。一方、第2駆動電源回路35については、第2駆動電源制御回路49により動作が制御され、主電源電圧が第1閾値電圧を超えてから、プリドライバ電源電圧が第2閾値電圧を超えるまでの間だけ動作する。
Next, the operation of this embodiment will be described with reference to FIGS. As shown in these drawings, the first drive
図2に示すように、主電源が投入されると、最初は第1駆動電源回路33のみが動作する。第1駆動電源回路33は、アンプ34が、非反転入力端子に与えられる主電源電圧とプリドライバ電源電圧との電位差に応じてNチャネルMOSFET14のゲート電位を制御する。そして、第1駆動電源回路33の出力形態はソースフォロワとなっている。したがって、アンプ34が有する位相遅れの性質を利用した応答遅延が発生することで、第1駆動電源回路33が生成する第1駆動電源電圧のスルーレートは主電源のスルーレートよりも遅くなる。この第1駆動電源回路33の動作により、例えば主電源の電圧が高い状態にあり、電圧の立ち上がりが比較的急峻となる場合でも、寄生容量23によるカップリングに起因する誤動作の発生は抑止される。
As shown in FIG. 2, when the main power supply is turned on, only the first drive
また、主電源が投入された直後は、第1駆動電源電圧は定電圧とならず、低レベルで変動する電圧となるため、プリドライバ6が出力しようとする電圧は不定となる。しかし、出力端子が抵抗素子38によりプルダウンされているので、この期間はローレベルが確定し、NチャネルMOSFET3が不用意にオンすることもない。
Immediately after the main power supply is turned on, the first drive power supply voltage does not become a constant voltage but a voltage that fluctuates at a low level, so that the voltage that the
主電源電圧が第1閾値電圧を超えると、バッファ回路36がPチャネルMOSFET15のゲートをローレベルにすることで第2駆動電源回路35が動作を開始する。この期間は、PチャネルMOSFET15を介して、第1駆動電源よりも電圧降下が小さい第2駆動電源電圧が出力される(LDO出力)。そして、第2駆動電源回路35が動作している間に主電源電圧が電圧UVLOを超えると、プリドライバ6を介してPWM信号が出力され、NチャネルMOSFET3(スイッチング素子)がスイッチング動作を開始する。
When the main power supply voltage exceeds the first threshold voltage, the
その後、主電源電圧が更に上昇して第2閾値電圧を超えると、コンパレータ45の出力信号によりバッファ回路36がH出力(オフ制御)となって、第2駆動電源回路35は動作を停止する。以降は、第1駆動電源回路33より定電圧となる第1駆動電源が出力される。ここで、第2閾値電圧をNチャネルMOSFET3のゲート電圧の定格値よりも低くなるように設定することで、主電源電圧の上昇に伴って上昇する第2駆動電源電圧がNチャネルMOSFET3のゲートに印加されることは防止される。
Thereafter, when the main power supply voltage further rises and exceeds the second threshold voltage, the
以上のように本実施例によれば、主電源に基づいて、スルーレートが主電源よりも遅い定電圧を生成し、第1駆動電源として供給する第1駆動電源回路33と、主電源の電圧に応じた第2駆動電源を供給する第2駆動電源回路35とを備え、NチャネルMOSFET3を駆動するプリドライバ6に第1及び/又は第2駆動電源を供給する。また、プルダウン抵抗素子38によって、主電源電圧が低いためプリドライバ6の出力状態が不安定となる期間に出力電位をローレベルに確定させる。そして、第2駆動電源制御回路49は、主電源が投入されると、第2駆動電源回路35による第2駆動電源の供給をプリドライバ電源の電圧が第1閾値を超えるまで無効化すると共に、主電源の電圧が第2閾値を超えると再度無効化するようにした。
As described above, according to the present embodiment, the first drive
このように構成すれば、第1駆動電源回路33が供給する第1駆動電源のスルーレートは主電源よりも遅いので、投入直後の誤動作の発生は抑止される。そして、第2駆動電源制御回路49は、主電源電圧と第2閾値とを比較して第2駆動電源回路35の動作を停止させるので、主電源電圧がある程度上昇した段階で、NチャネルMOSFET3のゲートに過電圧が印加されることを防止できる。
With this configuration, the slew rate of the first drive power supply supplied by the first drive
また、第1駆動電源回路33を、主電源とプリドライバ電源端子7との間に接続されるNチャネルMOSFET14と、プリドライバ電源電圧が、与えられた基準電圧と等しくなるようにNチャネルMOSFET14のゲートを駆動するアンプ34とで構成した。したがって、アンプ34によるフィードバック制御と、NチャネルMOSFET14によるソースフォロワ動作により、第1駆動電源電圧のスルーレートを主電源よりも遅くすることができる。
Further, the first drive
また、第2駆動電源回路35を、主電源とプリドライバ電源端子7との間に接続されるPチャネルMOSFET15と、出力端子がPチャネルMOSFET15のゲートに接続されるバッファ回路36とで構成し、バッファ回路36は、制御端子にディスエーブル信号が入力されるとハイレベル信号を出力し、第2駆動電源制御回路39は、プリドライバ電源の電圧が第1閾値を超えるとローレベルとなる信号をバッファ回路に出力するコンパレータ48と、主電源電圧が第2閾値を超えると、バッファ回路36の制御端子にディスエーブル信号を出力するコンパレータ45で構成した。
The second drive
したがって、主電源電圧が第1閾値を超えて第2駆動電源回路35が動作した場合に、主電源電圧に対する第2駆動電源の電圧降下は、PチャネルMOSFET15のオン電圧分のみとなる。そして、主電源電圧が第2閾値を超えると、コンパレータ45がバッファ回路36を介してハイレベル信号を出力することで、第2駆動電源回路35の動作を停止できる。
Therefore, when the main power supply voltage exceeds the first threshold value and the second drive
(第2実施例)
図4に示すスイッチング電源回路51は、第1実施例の駆動制御IC32に替えて駆動制御IC52を備えている。第2駆動電源回路53は、第2駆動電源回路35のバッファ回路36をバッファ回路16に置き換え、レベルシフト回路37をレベルシフト回路37aに置き換えたものである。そしてこの場合、バッファ回路16の入力端子には、コンパレータ45の出力信号がレベルシフト回路37aを介して与えられており、コンパレータ45も第2駆動電源回路53の一部を構成している。
(Second embodiment)
A switching
また、プリドライバ6の出力端子とグランドとの間には、抵抗素子38に替えて定電流回路54(電位確定手段,第2駆動電源制御手段)が接続されている。この定電流回路54は、コンパレータ48の出力信号によって制御される。尚、図4では、バッファ回路39をイネーブル制御するコンパレータ44の図示は省略している(以降の実施例についても同様)。
Further, a constant current circuit 54 (potential determination means, second drive power supply control means) is connected between the output terminal of the
次に、第2実施例の作用について説明する。主電源の投入直後から、主電源電圧が第1閾値電圧を超えるまでは、コンパレータ48(電位確定手段)の出力信号はローレベルを示す。この期間に定電流回路54を動作させてプリドライバ6の出力端子をローレベルにする。したがって、上記期間に第2駆動電源回路53が急峻に起動した際に寄生容量23を経由して誤動作していても、定電流回路54が動作していればプリドライバ6の出力端子はローレベルに維持されるので、結果として第2駆動電源回路53による誤動作は無効化される。そして、主電源電圧が第1閾値電圧を超えると、コンパレータ45の出力信号はハイレベルに転じるので、定電流回路54は動作を停止する。以降の作用については第1実施例と同様になる。
Next, the operation of the second embodiment will be described. From immediately after the main power supply is turned on until the main power supply voltage exceeds the first threshold voltage, the output signal of the comparator 48 (potential determining means) shows a low level. During this period, the constant
以上のように第2実施例によれば、主電源電圧が第1閾値電圧を超えるまでは、定電流回路54を動作させることでプリドライバ6の出力端子をローレベルに確定させる。したがって、定電流回路54の作用によりプリドライバ電源電圧のスルーレートを遅くして誤動作の発生を防止できる。そして、主電源電圧が第2閾値電圧を超えると、コンパレータ45がPチャネルMOSFET15のゲートをハイレベルにするので、以降の第2駆動電源回路53の動作を停止させることができる。
As described above, according to the second embodiment, until the main power supply voltage exceeds the first threshold voltage, the constant
(第3実施例)
図5に示すスイッチング電源回路61の駆動制御IC62は、第1駆動電源回路33のアンプ34を削除して、NチャネルMOSFET14のゲートをツェナーダイオード13(定電圧発生手段)のカソード端子に接続している。また、ツェナーダイオード13には並列にコンデンサ63が接続されている。これにより第1駆動電源回路64が構成されている。また、第2実施例において、コンパレータ48の出力信号により定電流回路54の動作を制御する構成部分が追加されている。
(Third embodiment)
The
次に、第3実施例の作用について説明する。主電源が投入された直後から第1閾値電圧を超えるまで、定電流回路54によりプリドライバ6の出力端子をローレベルに確定させる作用は第2実施例と同様に行われる。そして、第1駆動電源回路64については、主電源が投入された当初は、抵抗素子12を介してコンデンサ63が充電されるので、NチャネルMOSFET14のゲート電位が上昇する速度が主電源電圧よりも遅くなる。そして、コンデンサ63の充電が完了した時点の第1駆動電源電圧は、ツェナーダイオード13のツェナー電圧Vzより、NチャネルMOSFET14のゲート−ソース間電圧Vgsを減じたものとなる。したがって、第1,第2実施例と同様に誤動作を防止できる。
Next, the operation of the third embodiment will be described. The operation of fixing the output terminal of the pre-driver 6 to the low level by the constant
(第4実施例)
図6に示すスイッチング電源回路65の駆動制御IC66は、第3実施例においてコンパレータ45の出力信号により定電流回路54の動作を制御する構成部分を、プルダウン抵抗素子38及びPNPトランジスタ67の直列回路に置き換えたものである。そして、PNPトランジスタ67のオンオフ制御をコンパレータ48の出力信号によって行う。この様に構成した場合も、第3実施例と同様の効果が得られる。
(Fourth embodiment)
The
(第5実施例)
図7に示すスイッチング電源回路71の駆動制御IC72は、第1実施例のコンパレータ48に替わる信号出力手段として、ツェナーダイオード73及び抵抗素子74の直列回路(信号出力手段)を備えている。そして、両者の共通接続点は、レベルシフト回路37を介してバッファ回路36のイネーブル制御端子に接続されている。これらが第2駆動電源制御回路75を構成している。
(5th Example)
The
次に、第5実施例の作用について説明する。主電源が投入された直後からプリドライバ電源電圧が第1閾値電圧を超えるまでは第1実施例と同様に、第1駆動電源回路35はコンパレータ45により制御される。そして、プリドライバ電源電圧がダイオード73の順方向電圧(第1閾値電圧)を超えると、ダイオード73が導通してカソードの電位はハイレベルとなる。これにより、バッファ回路36がディスーブル状態となってPチャネルMOSFET15をオフさせる。以上のように構成される第5実施例による場合も、第1実施例と同様の効果が得られる。
Next, the operation of the fifth embodiment will be described. The first drive
(第6実施例)
図8に示すスイッチング電源回路81の駆動制御IC82は、第1実施例の第1駆動電源回路33における抵抗素子12を、定電流回路83に置き換えたものである。これにより、第1駆動電源回路85が構成されている。このように構成した場合も、コンパレータ34の非反転入力端子にツェナーダイオード13のツェナー電圧を基準電圧として与えることができる。
(Sixth embodiment)
The
(第7実施例)
図9に示すスイッチング電源回路91は降圧型として構成されている。すなわち、電源VBとグランドとの間にはPチャネルMOSFET92(スイッチング素子)とダイオード5との直列回路が接続されており、両者の共通接続点(ダイオード5のカソード)にコイル4の一端が接続されている。そして、駆動制御IC93もPチャネルMOSFET92に対応した構成となっている。尚、以下では説明を簡単にするため、図1示す構成に対応するものには同じ符号を用いる。
(Seventh embodiment)
The switching
駆動制御IC93において、図1ではプリドライバ電源端子7とグランドとの間に配置されていたプリドライバ6,第2駆動電源制御回路49は、主電源端子9(電源VBが供給されている)とプリドライバ電源端子7との間に配置されている。抵抗素子38も主電源端子9とプリドライバ電源端子7との間に接続され、プルアップ抵抗として機能している。また、バイパスコンデンサ8も、電源VBとプリドライバ電源端子7との間に接続されている。
In the
第1駆動電源回路94,第2駆動電源回路95は、プリドライバ電源端子7とグランドとの間に配置されている。第1駆動電源回路94は、NチャネルMOSFET14に替えてPチャネルMOSFET96を用いて構成され、第2駆動電源回路95は、PチャネルMOSFET15に替えてNチャネルMOSFET97を用いて構成されている。そして、第1駆動電源回路94は、抵抗素子12,ツェナーダイオード13の上下を入れ替えた直列回路を用いている。
The first drive
次に、第7実施例の作用について図10を参照して説明する。主電源電圧の変化に応じた第1駆動電源回路94,第2駆動電源回路95の動作パターンについては、第1実施例の図3と同じものになる。したがって、プリドライバ電源端子7の電位(NチャネルMOSFET6Nのソース電位)は、主電源電圧が第1閾値電圧に達するまでは、第1駆動電源回路94により主電源よりも遅いスルーレートで立ち上る。そして、主電源電圧が第1閾値電圧を超えると、第2駆動電源回路95が動作してプリドライバ電源端子7の電位はグランドレベルとなる。これにより、プリドライバ回路6に印加される駆動電圧は、主電源電圧の上昇に伴って上昇するように変化する。
Next, the operation of the seventh embodiment will be described with reference to FIG. The operation patterns of the first drive
更に主電源電圧が上昇して第2閾値電圧を超えると第2駆動電源回路95が動作を停止し、第1駆動電源回路94による定電圧制御が行われる。すなわち、アンプ34の非反転入力端子の電位は、主電源電圧より上記ツェナー電圧を減じた電位となるので、当該電位は、主電源電圧の上昇に応じて上昇する。そして、アンプ34は、反転入力端子の電位と非反転入力端子との電位差に応じてPチャネルMOSFET96のゲート電位を制御する。その結果、プリドライバ回路6に印加される駆動電圧は、主電源電圧が上昇しても当該電圧との差電圧が一定となるように制御される。
When the main power supply voltage further rises and exceeds the second threshold voltage, the second drive
以上のように第7実施例によれば、降圧型のスイッチング電源回路91についても本発明を適用できる。
(第8実施例)
図11に示す第8実施例のスイッチング電源回路81Aは、第6実施例の駆動制御IC82のツェナーダイオード13を抵抗素子12に置き換えて駆動制御IC82Aとしたものである。その他の構成は第6実施例と同様である。この様に構成した場合も、定電流回路83の定電流値及び抵抗素子12の抵抗値によってコンパレータ34の非反転入力端子に付与する基準電圧を決定することができる。
As described above, according to the seventh embodiment, the present invention can also be applied to the step-down switching
(Eighth embodiment)
The switching
本発明は上記した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
スイッチング素子は、MOSFETに限らず、バイポーラトランジスタやIGBTなどでも良い。
電位確定手段については、例えば抵抗素子38を用いている実施例を、定電流回路54等に置き換えても良いし、逆のパターンで置き換えても良い。
第1駆動電源回路において定電圧を付与する構成については、バンドギャップリファンレンス回路を用いても良い。
第7実施例について、第2〜第6実施例の構成を適用しても良い。
主電源については、投入時のスルーレートが状態により変動する可能性がある電源であれば、その種類は問わない。
The present invention is not limited to the above-described embodiments, and the following modifications or expansions are possible.
The switching element is not limited to a MOSFET but may be a bipolar transistor or an IGBT.
As for the potential determination means, for example, the embodiment using the
As a configuration for applying a constant voltage in the first drive power supply circuit, a band gap reference circuit may be used.
The configuration of the second to sixth embodiments may be applied to the seventh embodiment.
The main power source may be of any type as long as the slew rate when it is turned on may vary depending on the state.
図面中、3はNチャネルMOSFET(スイッチング素子)、6はプリドライバ(駆動回路)、31はスイッチング電源回路、32は駆動制御IC(駆動装置)、33は第1駆動電源回路、35は第2駆動電源回路、38は抵抗素子(電位確定手段)、48はコンパレータ(信号出力手段)、49は第2駆動電源制御回路(第2駆動電源制御手段)を示す。 In the drawing, 3 is an N-channel MOSFET (switching element), 6 is a pre-driver (drive circuit), 31 is a switching power supply circuit, 32 is a drive control IC (drive device), 33 is a first drive power supply circuit, and 35 is a second drive power supply circuit. A drive power supply circuit, 38 is a resistance element (potential determination means), 48 is a comparator (signal output means), and 49 is a second drive power supply control circuit (second drive power supply control means).
Claims (6)
主電源に基づいて、スルーレートが前記主電源よりも遅い定電圧を生成し、第1駆動電源として供給する第1駆動電源回路(33,64,85,85A,94)と、
前記主電源の電圧に応じた第2駆動電源を供給する第2駆動電源回路(35,53,95)と、
前記駆動電源が供給され、前記スイッチング素子を駆動する駆動回路(6)と、
この駆動回路の出力状態が不安定となる期間に、出力電位を確定するように作用する電位確定手段(38,45,54)と、
前記主電源が投入されると、前記第2駆動電源回路による前記第2駆動電源の供給を、当該駆動電源の電圧が第1閾値を超えるまで無効化すると共に、前記主電源の電圧が前記第1閾値よりも高く設定される第2閾値を超えると再度無効化する第2駆動電源制御手段(49,54,75)とを備え、
前記第1閾値は、前記駆動回路が安定して出力を行うことができる電圧レベルに設定されていることを特徴とするスイッチング素子の駆動装置。 A device for driving the switching element (3, 92) to supply an energization current from the power supply device (VB) to the load device (4),
A first drive power supply circuit (33, 64, 85, 85A, 94) that generates a constant voltage having a slower slew rate than the main power supply and supplies the first drive power supply based on the main power supply;
A second drive power supply circuit (35, 53, 95) for supplying a second drive power supply according to the voltage of the main power supply;
A drive circuit (6) that is supplied with the drive power and drives the switching element;
A potential determination means (38, 45, 54) that operates to determine the output potential during a period when the output state of the drive circuit is unstable;
When the main power is turned on, the supply of the second drive power by the second drive power supply circuit is disabled until the voltage of the drive power exceeds a first threshold, and the voltage of the main power is A second drive power supply control means (49, 54, 75) for disabling again when a second threshold set higher than one threshold is exceeded,
The switching element driving device, wherein the first threshold is set to a voltage level at which the driving circuit can stably output.
前記駆動電源の電圧が、与えられた基準電圧と等しくなるように前記NチャネルMOSFETのゲートを駆動するアンプ(34)とで構成され、
前記第2駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるPチャネルMOSFET(15)と、
出力端子が前記PチャネルMOSFETのゲートに接続されるバッファ回路(36)とで構成され、
前記バッファ回路は、制御端子にディスエーブル信号が入力されるとハイレベル信号を出力するように構成され、
前記第2駆動電源制御手段は、前記駆動電源の電圧が前記第1閾値を超えるとイネーブル信号を前記バッファ回路に出力するコンパレータ(48)と、
前記主電源の電圧が前記第2閾値を超えると、前記バッファ回路の制御端子にハイレベル信号を出力する信号出力手段(45,75)とで構成されることを特徴とする請求項1記載のスイッチング素子の駆動装置。 The first drive power supply circuit includes an N-channel MOSFET (14) connected between the main power supply and a drive power supply line;
An amplifier (34) for driving the gate of the N-channel MOSFET so that the voltage of the drive power supply is equal to a given reference voltage;
The second drive power supply circuit includes a P-channel MOSFET (15) connected between the main power supply and the drive power supply line;
A buffer circuit (36) having an output terminal connected to the gate of the P-channel MOSFET,
The buffer circuit is configured to output a high level signal when a disable signal is input to the control terminal,
The second drive power control means includes a comparator (48) that outputs an enable signal to the buffer circuit when the voltage of the drive power exceeds the first threshold value;
2. The signal output means (45, 75) for outputting a high level signal to a control terminal of the buffer circuit when the voltage of the main power source exceeds the second threshold value. Switching device drive device.
前記ダイオードの順方向電圧が前記第1閾値に等しく設定され、
前記直列回路の共通接続点が、前記バッファ回路の制御端子に接続されることを特徴とする請求項2記載のスイッチング素子の駆動装置。 The signal output means (75) includes a series circuit of a diode (73) and a resistance element (74) connected between the drive power supply line and the ground.
The forward voltage of the diode is set equal to the first threshold;
3. The switching element driving device according to claim 2, wherein a common connection point of the series circuit is connected to a control terminal of the buffer circuit.
前記駆動電源の電圧が、与えられた基準電圧と等しくなるように前記NチャネルMOSFETのゲートを駆動するアンプ(34)とで構成され、
前記第2駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるPチャネルMOSFET(15)と、
前記主電源の電圧が前記第2閾値を超えると、PチャネルMOSFETのゲートにハイレベル信号を出力させるコンパレータ(45)とで構成され、
前記第2駆動電源制御手段は、前記駆動回路の出力端子とグランドとの間に接続される電流源(54)と、
前記駆動電源の電圧が前記第1閾値を超えるまで、前記電流源を動作させるように制御信号を出力するコンパレータ(48)とで構成されることを特徴とする請求項1記載のスイッチング素子の駆動装置。 The first drive power supply circuit includes an N-channel MOSFET (14) connected between the main power supply and a drive power supply line;
An amplifier (34) for driving the gate of the N-channel MOSFET so that the voltage of the drive power supply is equal to a given reference voltage;
The second drive power supply circuit includes a P-channel MOSFET (15) connected between the main power supply and the drive power supply line;
When the voltage of the main power supply exceeds the second threshold, the comparator (45) is configured to output a high level signal to the gate of the P-channel MOSFET,
The second drive power control means includes a current source (54) connected between the output terminal of the drive circuit and the ground;
The switching element drive according to claim 1, further comprising a comparator (48) that outputs a control signal to operate the current source until a voltage of the drive power source exceeds the first threshold value. apparatus.
前記主電源とグランドとの間に接続され、両者の共通接続点が前記NチャネルMOSFETのゲートに接続される抵抗素子(12)及び定電圧発生手段(13)の直列回路とで構成され、
前記第2駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるPチャネルMOSFET(15)と、
前記主電源の電圧が前記第2閾値を超えると、前記PチャネルMOSFETのゲートにハイレベル信号を出力するコンパレータ(45)とで構成され、
前記第2駆動電源制御手段は、前記第1駆動電源回路を構成する定電圧発生手段(13)に並列に接続されるコンデンサ(63)によって構成されることを特徴とする請求項1記載のスイッチング素子の駆動装置。 The first drive power supply circuit includes an N-channel MOSFET (14) connected between the main power supply and a drive power supply line;
The resistor is connected between the main power source and the ground, and a common connection point between them is connected to the gate of the N-channel MOSFET and a series circuit of constant voltage generating means (13).
The second drive power supply circuit includes a P-channel MOSFET (15) connected between the main power supply and the drive power supply line;
When the voltage of the main power source exceeds the second threshold, the comparator (45) outputs a high level signal to the gate of the P-channel MOSFET.
2. The switching according to claim 1, wherein the second drive power supply control means is constituted by a capacitor (63) connected in parallel to a constant voltage generation means (13) constituting the first drive power supply circuit. Device drive device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012183248A JP5870876B2 (en) | 2012-08-22 | 2012-08-22 | Driving device for switching element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012183248A JP5870876B2 (en) | 2012-08-22 | 2012-08-22 | Driving device for switching element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014042394A true JP2014042394A (en) | 2014-03-06 |
JP5870876B2 JP5870876B2 (en) | 2016-03-01 |
Family
ID=50394194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012183248A Active JP5870876B2 (en) | 2012-08-22 | 2012-08-22 | Driving device for switching element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5870876B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9660634B1 (en) | 2015-11-26 | 2017-05-23 | Denso Corporation | Load driving circuit |
CN113364247A (en) * | 2021-06-08 | 2021-09-07 | 瀚昕微电子(无锡)有限公司 | Driving device of switching power converter and switching power supply |
CN114050710A (en) * | 2021-10-08 | 2022-02-15 | 广州市慧芯电子科技有限公司 | Switching power supply circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5577368A (en) * | 1978-11-30 | 1980-06-11 | Mitsubishi Electric Corp | Thyristor driving circuit |
JPS58105611U (en) * | 1981-12-29 | 1983-07-18 | サンケン電気株式会社 | transistor voltage regulator |
JPS616716A (en) * | 1984-06-20 | 1986-01-13 | Ouji Nihonkoku | Variable output stabilized power supply circuit |
JP2001282371A (en) * | 2000-03-31 | 2001-10-12 | Seiko Instruments Inc | Voltage regulator |
JP2005130622A (en) * | 2003-10-23 | 2005-05-19 | Rohm Co Ltd | Power supply apparatus |
JP2006054955A (en) * | 2004-08-11 | 2006-02-23 | Rohm Co Ltd | Power supply device |
JP2009131066A (en) * | 2007-11-26 | 2009-06-11 | Fujitsu Ltd | Power supply circuit and electronic apparatus |
JP2012027811A (en) * | 2010-07-27 | 2012-02-09 | Mitsumi Electric Co Ltd | Semiconductor integrated circuit with voltage regulator |
-
2012
- 2012-08-22 JP JP2012183248A patent/JP5870876B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5577368A (en) * | 1978-11-30 | 1980-06-11 | Mitsubishi Electric Corp | Thyristor driving circuit |
JPS58105611U (en) * | 1981-12-29 | 1983-07-18 | サンケン電気株式会社 | transistor voltage regulator |
JPS616716A (en) * | 1984-06-20 | 1986-01-13 | Ouji Nihonkoku | Variable output stabilized power supply circuit |
JP2001282371A (en) * | 2000-03-31 | 2001-10-12 | Seiko Instruments Inc | Voltage regulator |
JP2005130622A (en) * | 2003-10-23 | 2005-05-19 | Rohm Co Ltd | Power supply apparatus |
JP2006054955A (en) * | 2004-08-11 | 2006-02-23 | Rohm Co Ltd | Power supply device |
JP2009131066A (en) * | 2007-11-26 | 2009-06-11 | Fujitsu Ltd | Power supply circuit and electronic apparatus |
JP2012027811A (en) * | 2010-07-27 | 2012-02-09 | Mitsumi Electric Co Ltd | Semiconductor integrated circuit with voltage regulator |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9660634B1 (en) | 2015-11-26 | 2017-05-23 | Denso Corporation | Load driving circuit |
CN113364247A (en) * | 2021-06-08 | 2021-09-07 | 瀚昕微电子(无锡)有限公司 | Driving device of switching power converter and switching power supply |
CN114050710A (en) * | 2021-10-08 | 2022-02-15 | 广州市慧芯电子科技有限公司 | Switching power supply circuit |
CN114050710B (en) * | 2021-10-08 | 2023-08-04 | 广州市慧芯电子科技有限公司 | Switching power supply circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5870876B2 (en) | 2016-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI476558B (en) | Voltage regulator | |
KR102145165B1 (en) | Switching regulator and electronic apparatus | |
WO2016015566A1 (en) | Soft start method and circuit | |
CN108255228B (en) | Circuit for reducing negative pulse signal of output end in voltage stabilizer and voltage stabilizing method thereof | |
US9000811B2 (en) | Driver circuit with controlled gate discharge current | |
KR101069485B1 (en) | Motor drive circuit | |
CN107342685B (en) | DCDC converter | |
JP2014023272A (en) | Switching power-supply circuit | |
JP7295647B2 (en) | Bridge output circuit, power supply and semiconductor device | |
US9069366B2 (en) | Switching regulator | |
US20140167714A1 (en) | Soft-start circuits and power suppliers using the same | |
JP5631918B2 (en) | Overcurrent protection circuit and power supply device | |
US9240716B2 (en) | Switching power supply circuit | |
US9531259B2 (en) | Power supply circuit | |
JP5870876B2 (en) | Driving device for switching element | |
JP6831713B2 (en) | Bootstrap circuit | |
JP2008295237A (en) | Switching pulse formation circuit and regulator using same | |
US9484801B2 (en) | Start-up regulator for high-input-voltage power converters | |
TWI710205B (en) | Switching regulator | |
JP2016201661A (en) | Inductive load driver | |
CN112889015A (en) | Method and apparatus to improve the safe operating area of a switched mode power supply | |
JP2011167012A (en) | Circuit and method for prevention of inrush current | |
JP7251276B2 (en) | drive circuit | |
JP5762358B2 (en) | DC power supply | |
JP2015012737A (en) | Switching power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5870876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |