JP2014042394A - Device for driving switching element - Google Patents

Device for driving switching element Download PDF

Info

Publication number
JP2014042394A
JP2014042394A JP2012183248A JP2012183248A JP2014042394A JP 2014042394 A JP2014042394 A JP 2014042394A JP 2012183248 A JP2012183248 A JP 2012183248A JP 2012183248 A JP2012183248 A JP 2012183248A JP 2014042394 A JP2014042394 A JP 2014042394A
Authority
JP
Japan
Prior art keywords
power supply
drive power
voltage
circuit
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012183248A
Other languages
Japanese (ja)
Other versions
JP5870876B2 (en
Inventor
Shinichiro Nakada
晋一郎 中田
Tomohisa Oze
朋久 尾勢
Yasutaka Senda
康隆 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012183248A priority Critical patent/JP5870876B2/en
Publication of JP2014042394A publication Critical patent/JP2014042394A/en
Application granted granted Critical
Publication of JP5870876B2 publication Critical patent/JP5870876B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a drive device that can prevent a switching element from malfunctioning even if the slew rate of a main power supply changes.SOLUTION: The drive device includes a first driving power circuit 33 for generating on the basis of a main power supply a constant voltage having a slower slew rate than the main power supply, and supplying it as a first driving power supply, and a second driving power circuit 35 for supplying a second driving power supply depending on the voltage of the main power supply, and supplies the first and/or second driving power supply to a pre-driver 6 for driving an N channel MOSFET 3. For a period where an output state of the pre-driver 6 is unstable, a pull-down resistive element 38 fixes an output potential at a low level. When the main power supply is input, a second driving power supply control circuit 49 disables the second driving power circuit 35 from supplying the second driving power supply until the voltage of the driving power supply exceeds a first threshold, and again when the voltage of the main power supply exceeds a second threshold.

Description

本発明は、電源装置から負荷装置への通電電流を供給するため、スイッチング素子を駆動する装置に関する。   The present invention relates to an apparatus for driving a switching element to supply an energization current from a power supply apparatus to a load apparatus.

図12は、出力用スイッチング素子としてのNチャネルMOSFETをスイッチング制御する制御回路において、駆動用電源にシリーズレギュレータとLDO(Low Drop Out)回路とを併用する構成の一例である。駆動制御IC1の制御端子2には、NチャネルMOSFET3のゲートが接続されている。NチャネルMOSFET3は、例えばバッテリ(電源装置)である電源VBとグランドとの間にコイル4(負荷装置)と共に直列に接続されており、両者の共通接続点(ドレイン)はダイオード5のアノードに接続されている。NチャネルMOSFET3は、駆動制御IC1に内蔵されるプリドライバ6によりスイッチング制御される。   FIG. 12 shows an example of a configuration in which a series regulator and an LDO (Low Drop Out) circuit are used together as a driving power source in a control circuit that controls switching of an N-channel MOSFET as an output switching element. The gate of an N-channel MOSFET 3 is connected to the control terminal 2 of the drive control IC 1. The N-channel MOSFET 3 is connected in series with a coil 4 (load device) between a power source VB, which is a battery (power supply device), and the ground, for example, and a common connection point (drain) of both is connected to the anode of the diode 5. Has been. The N-channel MOSFET 3 is switching-controlled by a pre-driver 6 built in the drive control IC 1.

プリドライバ6は、直列に接続されるPチャネルMOSFET6P及びNチャネルMOSFET6Nで構成され、両者の共通接続点(ドレイン)が制御端子2に接続されている。PチャネルMOSFET6Pのソースは、駆動制御IC1のプリドライバ電源端子7に接続されている。プリドライバ電源端子7には、バイパスコンデンサ8が外付けされている。   The pre-driver 6 includes a P-channel MOSFET 6P and an N-channel MOSFET 6N that are connected in series, and a common connection point (drain) of both is connected to the control terminal 2. The source of the P-channel MOSFET 6P is connected to the pre-driver power supply terminal 7 of the drive control IC1. A bypass capacitor 8 is externally attached to the pre-driver power supply terminal 7.

プリドライバ用電源は、駆動制御IC1の電源端子9とプリドライバ電源端子7との間に接続される駆動電源回路10及びLDO回路11によって供給される。駆動電源回路10は、電源端子9とグランドとの間に接続される抵抗素子12及びツェナーダイオード13の直列回路と、両者の共通接続点にゲートが接続され、ドレインが電源端子9に、ソースがプリドライバ電源端子7にそれぞれ接続されるNチャネルMOSFET14で構成されている。尚、電源端子9には、主電源として例えば電源VBが供給される。   The predriver power is supplied by a drive power supply circuit 10 and an LDO circuit 11 connected between the power supply terminal 9 and the predriver power supply terminal 7 of the drive control IC 1. The drive power supply circuit 10 includes a series circuit of a resistance element 12 and a Zener diode 13 connected between the power supply terminal 9 and the ground, and a gate connected to a common connection point between them, a drain connected to the power supply terminal 9, and a source connected to the power supply terminal 9. The N-channel MOSFET 14 is connected to the pre-driver power supply terminal 7. For example, a power supply VB is supplied to the power supply terminal 9 as a main power supply.

LDO回路11は、ソースが電源端子9に、ドレインがプリドライバ電源端子7にそれぞれ接続されるPチャネルMOSFET15を備えている。PチャネルMOSFET15のゲートには、バッファ回路16及びレベルシフト回路25を介してコンパレータ17の出力端子が接続されている。電源端子9とグランドとの間には、抵抗素子18及び19の直列回路が接続され、それらの共通接続点はコンパレータ17の非反転入力端子に接続されている。バンドギャップリファンレンス回路(BG)20は電源端子9に接続され、生成した基準電圧をコンパレータ17の反転入力端子に供給する。   The LDO circuit 11 includes a P-channel MOSFET 15 having a source connected to the power supply terminal 9 and a drain connected to the pre-driver power supply terminal 7. The output terminal of the comparator 17 is connected to the gate of the P-channel MOSFET 15 through the buffer circuit 16 and the level shift circuit 25. A series circuit of resistance elements 18 and 19 is connected between the power supply terminal 9 and the ground, and their common connection point is connected to the non-inverting input terminal of the comparator 17. A bandgap reference circuit (BG) 20 is connected to the power supply terminal 9 and supplies the generated reference voltage to the inverting input terminal of the comparator 17.

プリドライバ6を構成するPチャネルMOSFET6P及びNチャネルMOSFET6Nのゲートには、バッファ回路21を介してPWM信号が与えられ、何れか一方が排他的にオンされることでNチャネルMOSFET3のゲート電位をプリドライバ電源レベル,グランドレベルの何れかにしてスイッチング制御する。上記PWM信号は、具体的には図示しないが、ダイオード5のカソード側の電位を検知し、コンパレータにより三角波等の搬送波レベルと比較されて生成される。すなわち、上記カソード側の電位が所定の電位となるようにNチャネルMOSFET3をスイッチングしてフィードバック制御する。以上のように構成される駆動制御IC1と、外付けされている各素子とがスイッチング電源回路22を構成している。   A PWM signal is given to the gates of the P-channel MOSFET 6P and the N-channel MOSFET 6N constituting the pre-driver 6 via the buffer circuit 21, and the gate potential of the N-channel MOSFET 3 is preliminarily turned on by either one being turned on. Switching control is performed at either the driver power supply level or ground level. Although not specifically illustrated, the PWM signal is generated by detecting the potential on the cathode side of the diode 5 and comparing it with a carrier wave level such as a triangular wave by a comparator. That is, feedback control is performed by switching the N-channel MOSFET 3 so that the cathode side potential becomes a predetermined potential. The drive control IC 1 configured as described above and each externally attached element constitute a switching power supply circuit 22.

駆動制御IC1では、電源端子9の電源電圧が通常範囲内であれば、プリドライバ電源電圧は、駆動電源回路10を構成するNチャネルMOSFET14のゲート電位(ツェナー電圧)から、ゲート−ソース間電圧Vgsを減じたものとなる。この時、コンパレータ17における反転入力端子の電位は基準電圧を上回っているので、PチャネルMOSFET15のゲートはハイレベルとなっており、LDO回路11は動作を停止している。   In the drive control IC 1, if the power supply voltage of the power supply terminal 9 is within the normal range, the pre-driver power supply voltage is changed from the gate potential (zener voltage) of the N-channel MOSFET 14 constituting the drive power supply circuit 10 to the gate-source voltage Vgs. Will be reduced. At this time, since the potential of the inverting input terminal in the comparator 17 is higher than the reference voltage, the gate of the P-channel MOSFET 15 is at a high level, and the LDO circuit 11 stops operating.

そして、電源端子9の電源電圧が低下して、コンパレータ17における反転入力端子の電位が基準電圧を下回ると、上記のゲート−ソース間電圧Vgsによる電圧降下の影響を回避するため、PチャネルMOSFET15がオンとなり、LDO回路11を介してプリドライバ電源が供給される。尚、上記の構成に関連した先行技術としては、例えば特許文献1がある。   When the power supply voltage at the power supply terminal 9 decreases and the potential at the inverting input terminal of the comparator 17 falls below the reference voltage, the P-channel MOSFET 15 is used to avoid the influence of the voltage drop due to the gate-source voltage Vgs. The power is turned on and pre-driver power is supplied via the LDO circuit 11. As a prior art related to the above configuration, there is, for example, Patent Document 1.

特開2005−130622号公報JP 2005-130622 A

ここで、電源端子9に供給される主電源のスルーレートが図13(b)に示すように遅い場合は特に問題がない。プリドライバ電源端子7に数μF程度のバイパスコンデンサ8が接続されているが、駆動電源回路10のNチャネルMOSFET14及び駆動電源回路11のPチャネルMOSFET15による電流能力は高い。そのため、図13(a)に示すように主電源のスルーレートが速い場合でも、プリドライバ電源電圧は、主電源のスルーレートにほぼ追従して変化する。すると、プリドライバ電源端子7とプリドライバ6の出力端子との間の寄生容量23を介した結合により、NチャネルMOSFET3のゲートにハイレベルの信号が一瞬出力される場合があり、この現象が誤動作に繋がるおそれがある。   Here, there is no particular problem when the slew rate of the main power supplied to the power supply terminal 9 is slow as shown in FIG. Although a bypass capacitor 8 of about several μF is connected to the pre-driver power supply terminal 7, the current capability by the N-channel MOSFET 14 of the drive power supply circuit 10 and the P-channel MOSFET 15 of the drive power supply circuit 11 is high. Therefore, even when the slew rate of the main power supply is fast as shown in FIG. 13A, the pre-driver power supply voltage changes substantially following the slew rate of the main power supply. Then, a high-level signal may be output to the gate of the N-channel MOSFET 3 for a moment due to the coupling through the parasitic capacitance 23 between the pre-driver power supply terminal 7 and the output terminal of the pre-driver 6, and this phenomenon may malfunction. May lead to

本発明は上記事情に鑑みてなされたものであり、その目的は、主電源のスルーレートが変化する場合でも、スイッチング素子の誤動作を防止することができるスイッチング素子の駆動装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a driving device for a switching element that can prevent a malfunction of the switching element even when the slew rate of the main power supply changes. .

請求項1記載のスイッチング素子の駆動装置によれば、主電源に基づいて、スルーレートが主電源よりも遅い定電圧を生成し、第1駆動電源として供給する第1駆動電源回路と、主電源の電圧に応じた第2駆動電源を供給する第2駆動電源回路とを備え、スイッチング素子を駆動する駆動回路には第1及び/又は第2駆動電源が供給される。また、電位確定手段によって、主電源電圧が低いため駆動回路の出力状態が不安定となる期間に出力電位を確定させる。そして、第2駆動電源制御手段は、主電源が投入されると、第2駆動電源回路による第2駆動電源の供給を、駆動電源の電圧が第1閾値を超えるまで無効化すると共に、主電源の電圧が第2閾値を超えると再度無効化する。この場合、第1閾値は、駆動回路が安定して出力を行うことができる電圧レベルに設定される。   According to the switching element drive device of the first aspect, the first drive power supply circuit that generates a constant voltage having a slew rate slower than the main power supply based on the main power supply and supplies the constant voltage as the first drive power supply, and the main power supply And a second drive power supply circuit for supplying a second drive power supply according to the voltage of the first and second drive power supplies to the drive circuit for driving the switching element. Further, the potential determining means determines the output potential during a period when the output state of the drive circuit becomes unstable because the main power supply voltage is low. Then, when the main power supply is turned on, the second drive power supply control means invalidates the supply of the second drive power supply by the second drive power supply circuit until the voltage of the drive power supply exceeds the first threshold, and the main power supply When the voltage exceeds the second threshold, it is invalidated again. In this case, the first threshold value is set to a voltage level at which the drive circuit can output stably.

このように構成すれば、第2駆動電源回路は、主電源が投入されると、その電圧が第1閾値を超えてから第2閾値を超えるまでの間に動作して、主電源電圧に応じた第2駆動電源を供給する。一方、第1駆動電源回路は、主電源が投入された直後から動作するが、第1駆動電源のスルーレートは主電源よりも遅いので、投入直後の誤動作の発生は抑止される。   With this configuration, when the main power supply is turned on, the second drive power supply circuit operates between the time when the voltage exceeds the first threshold value and the time when the second power supply voltage exceeds the second threshold value. The second drive power is supplied. On the other hand, the first drive power supply circuit operates immediately after the main power supply is turned on, but since the slew rate of the first drive power supply is slower than that of the main power supply, the occurrence of malfunction immediately after the turn-on is suppressed.

第1実施例でありスイッチング電源回路の構成を示す図The figure which is a 1st Example and shows the structure of a switching power supply circuit 主電源が投入された場合の各電圧の変化を示すタイミングチャートTiming chart showing changes in each voltage when the main power is turned on 主電源電圧の変化と第1,第2駆動電源回路の動作状態の変化とを示す図The figure which shows the change of the main power supply voltage, and the change of the operation state of the 1st, 2nd drive power supply circuit 第2実施例を示す図1相当図FIG. 1 equivalent view showing the second embodiment 第3実施例を示す図1相当図FIG. 1 equivalent view showing the third embodiment 第4実施例を示す図1相当図FIG. 1 equivalent view showing the fourth embodiment 第5実施例を示す図1相当図FIG. 1 equivalent view showing the fifth embodiment 第6実施例を示す図1相当図FIG. 1 equivalent view showing the sixth embodiment 第7実施例を示す図1相当図FIG. 1 equivalent view showing the seventh embodiment 図2相当図2 equivalent diagram 第8実施例を示す図1相当図FIG. 1 equivalent view showing the eighth embodiment 従来技術を示す図1相当図1 equivalent diagram showing the prior art (a)は主電源のスルーレートが速い場合、(b)主電源のスルーレートが遅い場合の各電圧の変化を示すタイミングチャート(A) is a timing chart showing changes in each voltage when the slew rate of the main power supply is fast, and (b) when the slew rate of the main power supply is slow.

(第1実施例)
以下、図12と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図1において、昇圧型のスイッチング電源回路31は、図11に示す駆動制御IC1を駆動制御IC32(駆動装置)に置き換えたものである。第1駆動電源回路33は、駆動電源回路10において、抵抗素子12及びツェナーダイオード13の共通接続点とNチャネルMOSFET14のゲートとの間にオペアンプ34を挿入して構成されている。上記の共通接続点は、オペアンプ34の非反転入力端子に接続され、オペアンプ34の反転入力端子は、プリドライバ電源端子7に接続されている。第2駆動電源回路35(LDO回路)は、アンプ16を、イネーブル端子(制御端子)付きのバッファ回路36に置き換え、バッファ回路36に入力される信号は、レベルシフト回路37を介してレベルシフトされる。
(First embodiment)
Hereinafter, the same parts as those in FIG. 12 are denoted by the same reference numerals, description thereof will be omitted, and different parts will be described. In FIG. 1, a step-up switching power supply circuit 31 is obtained by replacing the drive control IC 1 shown in FIG. 11 with a drive control IC 32 (drive device). The first drive power supply circuit 33 is configured by inserting an operational amplifier 34 between the common connection point of the resistor element 12 and the Zener diode 13 and the gate of the N-channel MOSFET 14 in the drive power supply circuit 10. The common connection point is connected to the non-inverting input terminal of the operational amplifier 34, and the inverting input terminal of the operational amplifier 34 is connected to the pre-driver power supply terminal 7. The second drive power supply circuit 35 (LDO circuit) replaces the amplifier 16 with a buffer circuit 36 with an enable terminal (control terminal), and a signal input to the buffer circuit 36 is level-shifted via a level shift circuit 37. The

プリドライバ6(駆動回路)の出力端子は、抵抗素子38(電位確定手段)によりプルダウンされている。PチャネルMOSFET6P及びNチャネルMOSFET6Nのゲートには、バッファ回路21に替わるイネーブル端子付きのバッファ回路39の出力端子が接続されている。   The output terminal of the pre-driver 6 (drive circuit) is pulled down by a resistance element 38 (potential determining means). An output terminal of a buffer circuit 39 with an enable terminal instead of the buffer circuit 21 is connected to the gates of the P-channel MOSFET 6P and the N-channel MOSFET 6N.

電源端子9とグランドとの間には、抵抗素子40及び41の直列回路と、抵抗素子42及び43の直列回路とが接続されている。抵抗素子40及び41の共通接続点は、コンパレータ44の非反転入力端子に接続されており、抵抗素子42及び43の共通接続点は、コンパレータ45の非反転入力端子に接続されている。コンパレータ44の出力端子は、バッファ回路39のイネーブル端子に接続されており、コンパレータ45の出力端子は、レベルシフト回路37の入力端子に接続されている。   Between the power supply terminal 9 and the ground, a series circuit of resistance elements 40 and 41 and a series circuit of resistance elements 42 and 43 are connected. The common connection point of the resistance elements 40 and 41 is connected to the non-inverting input terminal of the comparator 44, and the common connection point of the resistance elements 42 and 43 is connected to the non-inverting input terminal of the comparator 45. The output terminal of the comparator 44 is connected to the enable terminal of the buffer circuit 39, and the output terminal of the comparator 45 is connected to the input terminal of the level shift circuit 37.

また、プリドライバ電源端子7とグランドとの間には、抵抗素子46及び47の直列回路が接続されており、両者の共通接続点は、コンパレータ48(信号出力手段)の非反転入力端子に接続されている。そして、コンパレータ48の出力端子は、レベルシフト回路37の入力端子に接続されている。   Further, a series circuit of resistance elements 46 and 47 is connected between the pre-driver power supply terminal 7 and the ground, and the common connection point of both is connected to the non-inverting input terminal of the comparator 48 (signal output means). Has been. The output terminal of the comparator 48 is connected to the input terminal of the level shift circuit 37.

尚、各コンパレータ44,45,48の反転入力端子には、何れもバンドギャップリファレンス回路20からの基準電圧が与えられているが、これらは抵抗による分圧比を変えることで、実質的(相対的)に異なる値の基準電圧となっている。ここで、コンパレータ44に与えられる基準電圧は、プリドライバ6にバッファ回路39を介してPWM信号を出力させるための電圧UVLOとする(図13に示すUVLOについても、図12では図示していないが、バッファ回路21がUVLOに関して、バッファ回路39と同様に制御されている)。   Note that the reference voltage from the bandgap reference circuit 20 is applied to the inverting input terminals of the comparators 44, 45, and 48. These are substantially (relative) by changing the voltage dividing ratio by the resistors. ) Are different reference voltages. Here, the reference voltage given to the comparator 44 is a voltage UVLO for causing the pre-driver 6 to output a PWM signal via the buffer circuit 39 (the UVLO shown in FIG. 13 is not shown in FIG. 12). The buffer circuit 21 is controlled in the same manner as the buffer circuit 39 with respect to UVLO).

また、コンパレータ48に与えられる基準電圧は、主電源が投入された直後から第2駆動電源回路35の動作を停止させるための第1閾値電圧とする。そして、コンパレータ45に与えられる基準電圧は、主電源電圧がある程度上昇した時点で第2駆動電源回路35の動作を再度停止させるための第2閾値電圧とする。これらの電圧の大小関係は、以下のようになっている。
第1閾値電圧<電圧UVLO<第2閾値電圧
尚、コンパレータ45及び48は、第2駆動電源制御回路49(第2駆動電源制御手段)を構成している。
The reference voltage supplied to the comparator 48 is a first threshold voltage for stopping the operation of the second drive power supply circuit 35 immediately after the main power supply is turned on. The reference voltage supplied to the comparator 45 is a second threshold voltage for stopping the operation of the second drive power supply circuit 35 again when the main power supply voltage rises to some extent. The magnitude relationship between these voltages is as follows.
First threshold voltage <voltage UVLO <second threshold voltage The comparators 45 and 48 constitute a second drive power supply control circuit 49 (second drive power supply control means).

次に、本実施例の作用について図2及び図3も参照して説明する。これらの図に示すように、第1駆動電源回路33については、主電源が投入された直後から動作し続ける。一方、第2駆動電源回路35については、第2駆動電源制御回路49により動作が制御され、主電源電圧が第1閾値電圧を超えてから、プリドライバ電源電圧が第2閾値電圧を超えるまでの間だけ動作する。   Next, the operation of this embodiment will be described with reference to FIGS. As shown in these drawings, the first drive power supply circuit 33 continues to operate immediately after the main power supply is turned on. On the other hand, the operation of the second drive power supply circuit 35 is controlled by the second drive power supply control circuit 49 until the predriver power supply voltage exceeds the second threshold voltage after the main power supply voltage exceeds the first threshold voltage. It works only for a while.

図2に示すように、主電源が投入されると、最初は第1駆動電源回路33のみが動作する。第1駆動電源回路33は、アンプ34が、非反転入力端子に与えられる主電源電圧とプリドライバ電源電圧との電位差に応じてNチャネルMOSFET14のゲート電位を制御する。そして、第1駆動電源回路33の出力形態はソースフォロワとなっている。したがって、アンプ34が有する位相遅れの性質を利用した応答遅延が発生することで、第1駆動電源回路33が生成する第1駆動電源電圧のスルーレートは主電源のスルーレートよりも遅くなる。この第1駆動電源回路33の動作により、例えば主電源の電圧が高い状態にあり、電圧の立ち上がりが比較的急峻となる場合でも、寄生容量23によるカップリングに起因する誤動作の発生は抑止される。   As shown in FIG. 2, when the main power supply is turned on, only the first drive power supply circuit 33 initially operates. In the first drive power supply circuit 33, the amplifier 34 controls the gate potential of the N-channel MOSFET 14 according to the potential difference between the main power supply voltage applied to the non-inverting input terminal and the pre-driver power supply voltage. The output form of the first drive power supply circuit 33 is a source follower. Therefore, when a response delay using the phase delay property of the amplifier 34 is generated, the slew rate of the first drive power supply voltage generated by the first drive power supply circuit 33 is slower than the slew rate of the main power supply. By the operation of the first drive power supply circuit 33, for example, even when the voltage of the main power supply is high and the rise of the voltage becomes relatively steep, the occurrence of malfunction due to the coupling by the parasitic capacitance 23 is suppressed. .

また、主電源が投入された直後は、第1駆動電源電圧は定電圧とならず、低レベルで変動する電圧となるため、プリドライバ6が出力しようとする電圧は不定となる。しかし、出力端子が抵抗素子38によりプルダウンされているので、この期間はローレベルが確定し、NチャネルMOSFET3が不用意にオンすることもない。   Immediately after the main power supply is turned on, the first drive power supply voltage does not become a constant voltage but a voltage that fluctuates at a low level, so that the voltage that the pre-driver 6 tries to output is indefinite. However, since the output terminal is pulled down by the resistance element 38, the low level is determined during this period, and the N-channel MOSFET 3 is not turned on carelessly.

主電源電圧が第1閾値電圧を超えると、バッファ回路36がPチャネルMOSFET15のゲートをローレベルにすることで第2駆動電源回路35が動作を開始する。この期間は、PチャネルMOSFET15を介して、第1駆動電源よりも電圧降下が小さい第2駆動電源電圧が出力される(LDO出力)。そして、第2駆動電源回路35が動作している間に主電源電圧が電圧UVLOを超えると、プリドライバ6を介してPWM信号が出力され、NチャネルMOSFET3(スイッチング素子)がスイッチング動作を開始する。   When the main power supply voltage exceeds the first threshold voltage, the buffer circuit 36 sets the gate of the P-channel MOSFET 15 to the low level, so that the second drive power supply circuit 35 starts operation. During this period, the second drive power supply voltage having a smaller voltage drop than the first drive power supply is output via the P-channel MOSFET 15 (LDO output). When the main power supply voltage exceeds the voltage UVLO while the second drive power supply circuit 35 is operating, a PWM signal is output via the pre-driver 6 and the N-channel MOSFET 3 (switching element) starts a switching operation. .

その後、主電源電圧が更に上昇して第2閾値電圧を超えると、コンパレータ45の出力信号によりバッファ回路36がH出力(オフ制御)となって、第2駆動電源回路35は動作を停止する。以降は、第1駆動電源回路33より定電圧となる第1駆動電源が出力される。ここで、第2閾値電圧をNチャネルMOSFET3のゲート電圧の定格値よりも低くなるように設定することで、主電源電圧の上昇に伴って上昇する第2駆動電源電圧がNチャネルMOSFET3のゲートに印加されることは防止される。   Thereafter, when the main power supply voltage further rises and exceeds the second threshold voltage, the buffer circuit 36 becomes H output (off control) by the output signal of the comparator 45, and the second drive power supply circuit 35 stops its operation. Thereafter, the first drive power supply having a constant voltage is output from the first drive power supply circuit 33. Here, by setting the second threshold voltage to be lower than the rated value of the gate voltage of the N-channel MOSFET 3, the second drive power supply voltage that rises as the main power supply voltage rises is applied to the gate of the N-channel MOSFET 3. Application is prevented.

以上のように本実施例によれば、主電源に基づいて、スルーレートが主電源よりも遅い定電圧を生成し、第1駆動電源として供給する第1駆動電源回路33と、主電源の電圧に応じた第2駆動電源を供給する第2駆動電源回路35とを備え、NチャネルMOSFET3を駆動するプリドライバ6に第1及び/又は第2駆動電源を供給する。また、プルダウン抵抗素子38によって、主電源電圧が低いためプリドライバ6の出力状態が不安定となる期間に出力電位をローレベルに確定させる。そして、第2駆動電源制御回路49は、主電源が投入されると、第2駆動電源回路35による第2駆動電源の供給をプリドライバ電源の電圧が第1閾値を超えるまで無効化すると共に、主電源の電圧が第2閾値を超えると再度無効化するようにした。   As described above, according to the present embodiment, the first drive power supply circuit 33 that generates a constant voltage having a slew rate slower than that of the main power supply based on the main power supply and supplies it as the first drive power supply, and the voltage of the main power supply And a second drive power supply circuit 35 that supplies a second drive power supply corresponding to the first drive power supply, and supplies the first and / or second drive power supply to the pre-driver 6 that drives the N-channel MOSFET 3. Further, the pull-down resistor element 38 determines the output potential at a low level during a period in which the output state of the pre-driver 6 becomes unstable because the main power supply voltage is low. Then, when the main power is turned on, the second drive power supply control circuit 49 disables the supply of the second drive power by the second drive power supply circuit 35 until the voltage of the pre-driver power supply exceeds the first threshold, and When the voltage of the main power source exceeds the second threshold, it is invalidated again.

このように構成すれば、第1駆動電源回路33が供給する第1駆動電源のスルーレートは主電源よりも遅いので、投入直後の誤動作の発生は抑止される。そして、第2駆動電源制御回路49は、主電源電圧と第2閾値とを比較して第2駆動電源回路35の動作を停止させるので、主電源電圧がある程度上昇した段階で、NチャネルMOSFET3のゲートに過電圧が印加されることを防止できる。   With this configuration, the slew rate of the first drive power supply supplied by the first drive power supply circuit 33 is slower than that of the main power supply, so that the occurrence of malfunction immediately after being turned on is suppressed. The second drive power supply control circuit 49 compares the main power supply voltage with the second threshold value and stops the operation of the second drive power supply circuit 35. Therefore, when the main power supply voltage rises to some extent, It is possible to prevent an overvoltage from being applied to the gate.

また、第1駆動電源回路33を、主電源とプリドライバ電源端子7との間に接続されるNチャネルMOSFET14と、プリドライバ電源電圧が、与えられた基準電圧と等しくなるようにNチャネルMOSFET14のゲートを駆動するアンプ34とで構成した。したがって、アンプ34によるフィードバック制御と、NチャネルMOSFET14によるソースフォロワ動作により、第1駆動電源電圧のスルーレートを主電源よりも遅くすることができる。   Further, the first drive power supply circuit 33 is connected to the N-channel MOSFET 14 connected between the main power supply and the pre-driver power supply terminal 7, and the N-channel MOSFET 14 so that the pre-driver power supply voltage is equal to the given reference voltage. An amplifier 34 for driving the gate is used. Therefore, the slew rate of the first drive power supply voltage can be made slower than that of the main power supply by the feedback control by the amplifier 34 and the source follower operation by the N-channel MOSFET 14.

また、第2駆動電源回路35を、主電源とプリドライバ電源端子7との間に接続されるPチャネルMOSFET15と、出力端子がPチャネルMOSFET15のゲートに接続されるバッファ回路36とで構成し、バッファ回路36は、制御端子にディスエーブル信号が入力されるとハイレベル信号を出力し、第2駆動電源制御回路39は、プリドライバ電源の電圧が第1閾値を超えるとローレベルとなる信号をバッファ回路に出力するコンパレータ48と、主電源電圧が第2閾値を超えると、バッファ回路36の制御端子にディスエーブル信号を出力するコンパレータ45で構成した。   The second drive power supply circuit 35 includes a P-channel MOSFET 15 connected between the main power supply and the pre-driver power supply terminal 7 and a buffer circuit 36 whose output terminal is connected to the gate of the P-channel MOSFET 15. The buffer circuit 36 outputs a high level signal when a disable signal is input to the control terminal, and the second drive power supply control circuit 39 outputs a signal that becomes a low level when the voltage of the pre-driver power supply exceeds the first threshold value. The comparator 48 outputs to the buffer circuit, and the comparator 45 outputs a disable signal to the control terminal of the buffer circuit 36 when the main power supply voltage exceeds the second threshold.

したがって、主電源電圧が第1閾値を超えて第2駆動電源回路35が動作した場合に、主電源電圧に対する第2駆動電源の電圧降下は、PチャネルMOSFET15のオン電圧分のみとなる。そして、主電源電圧が第2閾値を超えると、コンパレータ45がバッファ回路36を介してハイレベル信号を出力することで、第2駆動電源回路35の動作を停止できる。   Therefore, when the main power supply voltage exceeds the first threshold value and the second drive power supply circuit 35 operates, the voltage drop of the second drive power supply with respect to the main power supply voltage is only the ON voltage of the P-channel MOSFET 15. When the main power supply voltage exceeds the second threshold, the comparator 45 outputs a high level signal via the buffer circuit 36, so that the operation of the second drive power supply circuit 35 can be stopped.

(第2実施例)
図4に示すスイッチング電源回路51は、第1実施例の駆動制御IC32に替えて駆動制御IC52を備えている。第2駆動電源回路53は、第2駆動電源回路35のバッファ回路36をバッファ回路16に置き換え、レベルシフト回路37をレベルシフト回路37aに置き換えたものである。そしてこの場合、バッファ回路16の入力端子には、コンパレータ45の出力信号がレベルシフト回路37aを介して与えられており、コンパレータ45も第2駆動電源回路53の一部を構成している。
(Second embodiment)
A switching power supply circuit 51 shown in FIG. 4 includes a drive control IC 52 instead of the drive control IC 32 of the first embodiment. The second drive power supply circuit 53 is obtained by replacing the buffer circuit 36 of the second drive power supply circuit 35 with the buffer circuit 16, and replacing the level shift circuit 37 with the level shift circuit 37a. In this case, the output signal of the comparator 45 is given to the input terminal of the buffer circuit 16 via the level shift circuit 37 a, and the comparator 45 also constitutes a part of the second drive power supply circuit 53.

また、プリドライバ6の出力端子とグランドとの間には、抵抗素子38に替えて定電流回路54(電位確定手段,第2駆動電源制御手段)が接続されている。この定電流回路54は、コンパレータ48の出力信号によって制御される。尚、図4では、バッファ回路39をイネーブル制御するコンパレータ44の図示は省略している(以降の実施例についても同様)。   Further, a constant current circuit 54 (potential determination means, second drive power supply control means) is connected between the output terminal of the pre-driver 6 and the ground instead of the resistance element 38. The constant current circuit 54 is controlled by the output signal of the comparator 48. In FIG. 4, the illustration of the comparator 44 for enabling the buffer circuit 39 is omitted (the same applies to the following embodiments).

次に、第2実施例の作用について説明する。主電源の投入直後から、主電源電圧が第1閾値電圧を超えるまでは、コンパレータ48(電位確定手段)の出力信号はローレベルを示す。この期間に定電流回路54を動作させてプリドライバ6の出力端子をローレベルにする。したがって、上記期間に第2駆動電源回路53が急峻に起動した際に寄生容量23を経由して誤動作していても、定電流回路54が動作していればプリドライバ6の出力端子はローレベルに維持されるので、結果として第2駆動電源回路53による誤動作は無効化される。そして、主電源電圧が第1閾値電圧を超えると、コンパレータ45の出力信号はハイレベルに転じるので、定電流回路54は動作を停止する。以降の作用については第1実施例と同様になる。   Next, the operation of the second embodiment will be described. From immediately after the main power supply is turned on until the main power supply voltage exceeds the first threshold voltage, the output signal of the comparator 48 (potential determining means) shows a low level. During this period, the constant current circuit 54 is operated to set the output terminal of the pre-driver 6 to the low level. Therefore, even if the second drive power supply circuit 53 starts steeply during the above period and malfunctions via the parasitic capacitance 23, the output terminal of the pre-driver 6 is low level if the constant current circuit 54 is operating. As a result, the malfunction caused by the second drive power supply circuit 53 is invalidated. When the main power supply voltage exceeds the first threshold voltage, the output signal of the comparator 45 turns to high level, and the constant current circuit 54 stops its operation. The subsequent operation is the same as in the first embodiment.

以上のように第2実施例によれば、主電源電圧が第1閾値電圧を超えるまでは、定電流回路54を動作させることでプリドライバ6の出力端子をローレベルに確定させる。したがって、定電流回路54の作用によりプリドライバ電源電圧のスルーレートを遅くして誤動作の発生を防止できる。そして、主電源電圧が第2閾値電圧を超えると、コンパレータ45がPチャネルMOSFET15のゲートをハイレベルにするので、以降の第2駆動電源回路53の動作を停止させることができる。   As described above, according to the second embodiment, until the main power supply voltage exceeds the first threshold voltage, the constant current circuit 54 is operated to determine the output terminal of the pre-driver 6 at a low level. Therefore, the operation of the constant current circuit 54 can slow down the slew rate of the pre-driver power supply voltage and prevent malfunctions. When the main power supply voltage exceeds the second threshold voltage, the comparator 45 sets the gate of the P-channel MOSFET 15 to the high level, so that the subsequent operation of the second drive power supply circuit 53 can be stopped.

(第3実施例)
図5に示すスイッチング電源回路61の駆動制御IC62は、第1駆動電源回路33のアンプ34を削除して、NチャネルMOSFET14のゲートをツェナーダイオード13(定電圧発生手段)のカソード端子に接続している。また、ツェナーダイオード13には並列にコンデンサ63が接続されている。これにより第1駆動電源回路64が構成されている。また、第2実施例において、コンパレータ48の出力信号により定電流回路54の動作を制御する構成部分が追加されている。
(Third embodiment)
The drive control IC 62 of the switching power supply circuit 61 shown in FIG. 5 deletes the amplifier 34 of the first drive power supply circuit 33 and connects the gate of the N-channel MOSFET 14 to the cathode terminal of the Zener diode 13 (constant voltage generating means). Yes. A capacitor 63 is connected to the Zener diode 13 in parallel. Thus, the first drive power supply circuit 64 is configured. In the second embodiment, a component for controlling the operation of the constant current circuit 54 by the output signal of the comparator 48 is added.

次に、第3実施例の作用について説明する。主電源が投入された直後から第1閾値電圧を超えるまで、定電流回路54によりプリドライバ6の出力端子をローレベルに確定させる作用は第2実施例と同様に行われる。そして、第1駆動電源回路64については、主電源が投入された当初は、抵抗素子12を介してコンデンサ63が充電されるので、NチャネルMOSFET14のゲート電位が上昇する速度が主電源電圧よりも遅くなる。そして、コンデンサ63の充電が完了した時点の第1駆動電源電圧は、ツェナーダイオード13のツェナー電圧Vzより、NチャネルMOSFET14のゲート−ソース間電圧Vgsを減じたものとなる。したがって、第1,第2実施例と同様に誤動作を防止できる。   Next, the operation of the third embodiment will be described. The operation of fixing the output terminal of the pre-driver 6 to the low level by the constant current circuit 54 from immediately after the main power is turned on until the first threshold voltage is exceeded is performed as in the second embodiment. As for the first drive power supply circuit 64, the capacitor 63 is charged through the resistance element 12 when the main power supply is turned on. Therefore, the speed at which the gate potential of the N-channel MOSFET 14 increases is higher than the main power supply voltage. Become slow. The first driving power supply voltage at the time when charging of the capacitor 63 is completed is obtained by subtracting the gate-source voltage Vgs of the N-channel MOSFET 14 from the Zener voltage Vz of the Zener diode 13. Accordingly, malfunctions can be prevented as in the first and second embodiments.

(第4実施例)
図6に示すスイッチング電源回路65の駆動制御IC66は、第3実施例においてコンパレータ45の出力信号により定電流回路54の動作を制御する構成部分を、プルダウン抵抗素子38及びPNPトランジスタ67の直列回路に置き換えたものである。そして、PNPトランジスタ67のオンオフ制御をコンパレータ48の出力信号によって行う。この様に構成した場合も、第3実施例と同様の効果が得られる。
(Fourth embodiment)
The drive control IC 66 of the switching power supply circuit 65 shown in FIG. 6 replaces the component that controls the operation of the constant current circuit 54 with the output signal of the comparator 45 in the third embodiment into a series circuit of the pull-down resistor element 38 and the PNP transistor 67. It is a replacement. Then, on / off control of the PNP transistor 67 is performed by the output signal of the comparator 48. Even when configured in this manner, the same effect as in the third embodiment can be obtained.

(第5実施例)
図7に示すスイッチング電源回路71の駆動制御IC72は、第1実施例のコンパレータ48に替わる信号出力手段として、ツェナーダイオード73及び抵抗素子74の直列回路(信号出力手段)を備えている。そして、両者の共通接続点は、レベルシフト回路37を介してバッファ回路36のイネーブル制御端子に接続されている。これらが第2駆動電源制御回路75を構成している。
(5th Example)
The drive control IC 72 of the switching power supply circuit 71 shown in FIG. 7 includes a series circuit (signal output means) of a Zener diode 73 and a resistance element 74 as signal output means in place of the comparator 48 of the first embodiment. The common connection point between them is connected to the enable control terminal of the buffer circuit 36 via the level shift circuit 37. These constitute the second drive power supply control circuit 75.

次に、第5実施例の作用について説明する。主電源が投入された直後からプリドライバ電源電圧が第1閾値電圧を超えるまでは第1実施例と同様に、第1駆動電源回路35はコンパレータ45により制御される。そして、プリドライバ電源電圧がダイオード73の順方向電圧(第1閾値電圧)を超えると、ダイオード73が導通してカソードの電位はハイレベルとなる。これにより、バッファ回路36がディスーブル状態となってPチャネルMOSFET15をオフさせる。以上のように構成される第5実施例による場合も、第1実施例と同様の効果が得られる。   Next, the operation of the fifth embodiment will be described. The first drive power supply circuit 35 is controlled by the comparator 45 in the same manner as in the first embodiment until immediately after the main power supply is turned on until the predriver power supply voltage exceeds the first threshold voltage. When the pre-driver power supply voltage exceeds the forward voltage (first threshold voltage) of the diode 73, the diode 73 becomes conductive and the cathode potential becomes high level. As a result, the buffer circuit 36 is disabled and the P-channel MOSFET 15 is turned off. In the case of the fifth embodiment configured as described above, the same effect as that of the first embodiment can be obtained.

(第6実施例)
図8に示すスイッチング電源回路81の駆動制御IC82は、第1実施例の第1駆動電源回路33における抵抗素子12を、定電流回路83に置き換えたものである。これにより、第1駆動電源回路85が構成されている。このように構成した場合も、コンパレータ34の非反転入力端子にツェナーダイオード13のツェナー電圧を基準電圧として与えることができる。
(Sixth embodiment)
The drive control IC 82 of the switching power supply circuit 81 shown in FIG. 8 is obtained by replacing the resistance element 12 in the first drive power supply circuit 33 of the first embodiment with a constant current circuit 83. Thereby, the first drive power supply circuit 85 is configured. Even in such a configuration, the Zener voltage of the Zener diode 13 can be applied to the non-inverting input terminal of the comparator 34 as a reference voltage.

(第7実施例)
図9に示すスイッチング電源回路91は降圧型として構成されている。すなわち、電源VBとグランドとの間にはPチャネルMOSFET92(スイッチング素子)とダイオード5との直列回路が接続されており、両者の共通接続点(ダイオード5のカソード)にコイル4の一端が接続されている。そして、駆動制御IC93もPチャネルMOSFET92に対応した構成となっている。尚、以下では説明を簡単にするため、図1示す構成に対応するものには同じ符号を用いる。
(Seventh embodiment)
The switching power supply circuit 91 shown in FIG. 9 is configured as a step-down type. That is, a series circuit of a P-channel MOSFET 92 (switching element) and a diode 5 is connected between the power supply VB and the ground, and one end of the coil 4 is connected to a common connection point between them (the cathode of the diode 5). ing. The drive control IC 93 also has a configuration corresponding to the P-channel MOSFET 92. In the following description, the same reference numerals are used for the components corresponding to the configuration shown in FIG.

駆動制御IC93において、図1ではプリドライバ電源端子7とグランドとの間に配置されていたプリドライバ6,第2駆動電源制御回路49は、主電源端子9(電源VBが供給されている)とプリドライバ電源端子7との間に配置されている。抵抗素子38も主電源端子9とプリドライバ電源端子7との間に接続され、プルアップ抵抗として機能している。また、バイパスコンデンサ8も、電源VBとプリドライバ電源端子7との間に接続されている。   In the drive control IC 93, the pre-driver 6 and the second drive power control circuit 49 arranged between the pre-driver power terminal 7 and the ground in FIG. 1 are connected to the main power terminal 9 (supplied with the power supply VB). It is arranged between the pre-driver power supply terminal 7. The resistance element 38 is also connected between the main power supply terminal 9 and the pre-driver power supply terminal 7 and functions as a pull-up resistor. The bypass capacitor 8 is also connected between the power supply VB and the pre-driver power supply terminal 7.

第1駆動電源回路94,第2駆動電源回路95は、プリドライバ電源端子7とグランドとの間に配置されている。第1駆動電源回路94は、NチャネルMOSFET14に替えてPチャネルMOSFET96を用いて構成され、第2駆動電源回路95は、PチャネルMOSFET15に替えてNチャネルMOSFET97を用いて構成されている。そして、第1駆動電源回路94は、抵抗素子12,ツェナーダイオード13の上下を入れ替えた直列回路を用いている。   The first drive power supply circuit 94 and the second drive power supply circuit 95 are disposed between the pre-driver power supply terminal 7 and the ground. The first drive power supply circuit 94 is configured using a P-channel MOSFET 96 instead of the N-channel MOSFET 14, and the second drive power supply circuit 95 is configured using an N-channel MOSFET 97 instead of the P-channel MOSFET 15. The first drive power supply circuit 94 uses a series circuit in which the upper and lower sides of the resistance element 12 and the Zener diode 13 are switched.

次に、第7実施例の作用について図10を参照して説明する。主電源電圧の変化に応じた第1駆動電源回路94,第2駆動電源回路95の動作パターンについては、第1実施例の図3と同じものになる。したがって、プリドライバ電源端子7の電位(NチャネルMOSFET6Nのソース電位)は、主電源電圧が第1閾値電圧に達するまでは、第1駆動電源回路94により主電源よりも遅いスルーレートで立ち上る。そして、主電源電圧が第1閾値電圧を超えると、第2駆動電源回路95が動作してプリドライバ電源端子7の電位はグランドレベルとなる。これにより、プリドライバ回路6に印加される駆動電圧は、主電源電圧の上昇に伴って上昇するように変化する。   Next, the operation of the seventh embodiment will be described with reference to FIG. The operation patterns of the first drive power supply circuit 94 and the second drive power supply circuit 95 according to changes in the main power supply voltage are the same as those in FIG. 3 of the first embodiment. Accordingly, the potential of the pre-driver power supply terminal 7 (source potential of the N-channel MOSFET 6N) rises at a slower slew rate than the main power supply by the first drive power supply circuit 94 until the main power supply voltage reaches the first threshold voltage. When the main power supply voltage exceeds the first threshold voltage, the second drive power supply circuit 95 operates and the potential of the pre-driver power supply terminal 7 becomes the ground level. Thereby, the drive voltage applied to the pre-driver circuit 6 changes so as to increase as the main power supply voltage increases.

更に主電源電圧が上昇して第2閾値電圧を超えると第2駆動電源回路95が動作を停止し、第1駆動電源回路94による定電圧制御が行われる。すなわち、アンプ34の非反転入力端子の電位は、主電源電圧より上記ツェナー電圧を減じた電位となるので、当該電位は、主電源電圧の上昇に応じて上昇する。そして、アンプ34は、反転入力端子の電位と非反転入力端子との電位差に応じてPチャネルMOSFET96のゲート電位を制御する。その結果、プリドライバ回路6に印加される駆動電圧は、主電源電圧が上昇しても当該電圧との差電圧が一定となるように制御される。   When the main power supply voltage further rises and exceeds the second threshold voltage, the second drive power supply circuit 95 stops operating, and constant voltage control by the first drive power supply circuit 94 is performed. That is, since the potential of the non-inverting input terminal of the amplifier 34 is a potential obtained by subtracting the Zener voltage from the main power supply voltage, the potential increases as the main power supply voltage increases. The amplifier 34 controls the gate potential of the P-channel MOSFET 96 according to the potential difference between the potential of the inverting input terminal and the non-inverting input terminal. As a result, the drive voltage applied to the pre-driver circuit 6 is controlled so that the difference voltage from the voltage becomes constant even when the main power supply voltage rises.

以上のように第7実施例によれば、降圧型のスイッチング電源回路91についても本発明を適用できる。
(第8実施例)
図11に示す第8実施例のスイッチング電源回路81Aは、第6実施例の駆動制御IC82のツェナーダイオード13を抵抗素子12に置き換えて駆動制御IC82Aとしたものである。その他の構成は第6実施例と同様である。この様に構成した場合も、定電流回路83の定電流値及び抵抗素子12の抵抗値によってコンパレータ34の非反転入力端子に付与する基準電圧を決定することができる。
As described above, according to the seventh embodiment, the present invention can also be applied to the step-down switching power supply circuit 91.
(Eighth embodiment)
The switching power supply circuit 81A of the eighth embodiment shown in FIG. 11 is obtained by replacing the Zener diode 13 of the drive control IC 82 of the sixth embodiment with the resistance element 12 to provide a drive control IC 82A. Other configurations are the same as those of the sixth embodiment. Even in this configuration, the reference voltage to be applied to the non-inverting input terminal of the comparator 34 can be determined by the constant current value of the constant current circuit 83 and the resistance value of the resistance element 12.

本発明は上記した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
スイッチング素子は、MOSFETに限らず、バイポーラトランジスタやIGBTなどでも良い。
電位確定手段については、例えば抵抗素子38を用いている実施例を、定電流回路54等に置き換えても良いし、逆のパターンで置き換えても良い。
第1駆動電源回路において定電圧を付与する構成については、バンドギャップリファンレンス回路を用いても良い。
第7実施例について、第2〜第6実施例の構成を適用しても良い。
主電源については、投入時のスルーレートが状態により変動する可能性がある電源であれば、その種類は問わない。
The present invention is not limited to the above-described embodiments, and the following modifications or expansions are possible.
The switching element is not limited to a MOSFET but may be a bipolar transistor or an IGBT.
As for the potential determination means, for example, the embodiment using the resistance element 38 may be replaced with the constant current circuit 54 or the like, or may be replaced with a reverse pattern.
As a configuration for applying a constant voltage in the first drive power supply circuit, a band gap reference circuit may be used.
The configuration of the second to sixth embodiments may be applied to the seventh embodiment.
The main power source may be of any type as long as the slew rate when it is turned on may vary depending on the state.

図面中、3はNチャネルMOSFET(スイッチング素子)、6はプリドライバ(駆動回路)、31はスイッチング電源回路、32は駆動制御IC(駆動装置)、33は第1駆動電源回路、35は第2駆動電源回路、38は抵抗素子(電位確定手段)、48はコンパレータ(信号出力手段)、49は第2駆動電源制御回路(第2駆動電源制御手段)を示す。   In the drawing, 3 is an N-channel MOSFET (switching element), 6 is a pre-driver (drive circuit), 31 is a switching power supply circuit, 32 is a drive control IC (drive device), 33 is a first drive power supply circuit, and 35 is a second drive power supply circuit. A drive power supply circuit, 38 is a resistance element (potential determination means), 48 is a comparator (signal output means), and 49 is a second drive power supply control circuit (second drive power supply control means).

Claims (6)

電源装置(VB)から負荷装置(4)への通電電流を供給するため、スイッチング素子(3,92)を駆動する装置であって、
主電源に基づいて、スルーレートが前記主電源よりも遅い定電圧を生成し、第1駆動電源として供給する第1駆動電源回路(33,64,85,85A,94)と、
前記主電源の電圧に応じた第2駆動電源を供給する第2駆動電源回路(35,53,95)と、
前記駆動電源が供給され、前記スイッチング素子を駆動する駆動回路(6)と、
この駆動回路の出力状態が不安定となる期間に、出力電位を確定するように作用する電位確定手段(38,45,54)と、
前記主電源が投入されると、前記第2駆動電源回路による前記第2駆動電源の供給を、当該駆動電源の電圧が第1閾値を超えるまで無効化すると共に、前記主電源の電圧が前記第1閾値よりも高く設定される第2閾値を超えると再度無効化する第2駆動電源制御手段(49,54,75)とを備え、
前記第1閾値は、前記駆動回路が安定して出力を行うことができる電圧レベルに設定されていることを特徴とするスイッチング素子の駆動装置。
A device for driving the switching element (3, 92) to supply an energization current from the power supply device (VB) to the load device (4),
A first drive power supply circuit (33, 64, 85, 85A, 94) that generates a constant voltage having a slower slew rate than the main power supply and supplies the first drive power supply based on the main power supply;
A second drive power supply circuit (35, 53, 95) for supplying a second drive power supply according to the voltage of the main power supply;
A drive circuit (6) that is supplied with the drive power and drives the switching element;
A potential determination means (38, 45, 54) that operates to determine the output potential during a period when the output state of the drive circuit is unstable;
When the main power is turned on, the supply of the second drive power by the second drive power supply circuit is disabled until the voltage of the drive power exceeds a first threshold, and the voltage of the main power is A second drive power supply control means (49, 54, 75) for disabling again when a second threshold set higher than one threshold is exceeded,
The switching element driving device, wherein the first threshold is set to a voltage level at which the driving circuit can stably output.
前記第1駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるNチャネルMOSFET(14)と、
前記駆動電源の電圧が、与えられた基準電圧と等しくなるように前記NチャネルMOSFETのゲートを駆動するアンプ(34)とで構成され、
前記第2駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるPチャネルMOSFET(15)と、
出力端子が前記PチャネルMOSFETのゲートに接続されるバッファ回路(36)とで構成され、
前記バッファ回路は、制御端子にディスエーブル信号が入力されるとハイレベル信号を出力するように構成され、
前記第2駆動電源制御手段は、前記駆動電源の電圧が前記第1閾値を超えるとイネーブル信号を前記バッファ回路に出力するコンパレータ(48)と、
前記主電源の電圧が前記第2閾値を超えると、前記バッファ回路の制御端子にハイレベル信号を出力する信号出力手段(45,75)とで構成されることを特徴とする請求項1記載のスイッチング素子の駆動装置。
The first drive power supply circuit includes an N-channel MOSFET (14) connected between the main power supply and a drive power supply line;
An amplifier (34) for driving the gate of the N-channel MOSFET so that the voltage of the drive power supply is equal to a given reference voltage;
The second drive power supply circuit includes a P-channel MOSFET (15) connected between the main power supply and the drive power supply line;
A buffer circuit (36) having an output terminal connected to the gate of the P-channel MOSFET,
The buffer circuit is configured to output a high level signal when a disable signal is input to the control terminal,
The second drive power control means includes a comparator (48) that outputs an enable signal to the buffer circuit when the voltage of the drive power exceeds the first threshold value;
2. The signal output means (45, 75) for outputting a high level signal to a control terminal of the buffer circuit when the voltage of the main power source exceeds the second threshold value. Switching device drive device.
前記信号出力手段は、出力端子が前記バッファ回路の制御端子に接続されるコンパレータ(45)で構成されることを特徴とする請求項2記載のスイッチング素子の駆動装置。   3. The switching element driving device according to claim 2, wherein the signal output means includes a comparator (45) having an output terminal connected to a control terminal of the buffer circuit. 前記信号出力手段(75)は、前記駆動電源の供給線とグランドとの間に接続されるダイオード(73)及び抵抗素子(74)の直列回路で構成され、
前記ダイオードの順方向電圧が前記第1閾値に等しく設定され、
前記直列回路の共通接続点が、前記バッファ回路の制御端子に接続されることを特徴とする請求項2記載のスイッチング素子の駆動装置。
The signal output means (75) includes a series circuit of a diode (73) and a resistance element (74) connected between the drive power supply line and the ground.
The forward voltage of the diode is set equal to the first threshold;
3. The switching element driving device according to claim 2, wherein a common connection point of the series circuit is connected to a control terminal of the buffer circuit.
前記第1駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるNチャネルMOSFET(14)と、
前記駆動電源の電圧が、与えられた基準電圧と等しくなるように前記NチャネルMOSFETのゲートを駆動するアンプ(34)とで構成され、
前記第2駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるPチャネルMOSFET(15)と、
前記主電源の電圧が前記第2閾値を超えると、PチャネルMOSFETのゲートにハイレベル信号を出力させるコンパレータ(45)とで構成され、
前記第2駆動電源制御手段は、前記駆動回路の出力端子とグランドとの間に接続される電流源(54)と、
前記駆動電源の電圧が前記第1閾値を超えるまで、前記電流源を動作させるように制御信号を出力するコンパレータ(48)とで構成されることを特徴とする請求項1記載のスイッチング素子の駆動装置。
The first drive power supply circuit includes an N-channel MOSFET (14) connected between the main power supply and a drive power supply line;
An amplifier (34) for driving the gate of the N-channel MOSFET so that the voltage of the drive power supply is equal to a given reference voltage;
The second drive power supply circuit includes a P-channel MOSFET (15) connected between the main power supply and the drive power supply line;
When the voltage of the main power supply exceeds the second threshold, the comparator (45) is configured to output a high level signal to the gate of the P-channel MOSFET,
The second drive power control means includes a current source (54) connected between the output terminal of the drive circuit and the ground;
The switching element drive according to claim 1, further comprising a comparator (48) that outputs a control signal to operate the current source until a voltage of the drive power source exceeds the first threshold value. apparatus.
前記第1駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるNチャネルMOSFET(14)と、
前記主電源とグランドとの間に接続され、両者の共通接続点が前記NチャネルMOSFETのゲートに接続される抵抗素子(12)及び定電圧発生手段(13)の直列回路とで構成され、
前記第2駆動電源回路は、前記主電源と、前記駆動電源の供給線との間に接続されるPチャネルMOSFET(15)と、
前記主電源の電圧が前記第2閾値を超えると、前記PチャネルMOSFETのゲートにハイレベル信号を出力するコンパレータ(45)とで構成され、
前記第2駆動電源制御手段は、前記第1駆動電源回路を構成する定電圧発生手段(13)に並列に接続されるコンデンサ(63)によって構成されることを特徴とする請求項1記載のスイッチング素子の駆動装置。
The first drive power supply circuit includes an N-channel MOSFET (14) connected between the main power supply and a drive power supply line;
The resistor is connected between the main power source and the ground, and a common connection point between them is connected to the gate of the N-channel MOSFET and a series circuit of constant voltage generating means (13).
The second drive power supply circuit includes a P-channel MOSFET (15) connected between the main power supply and the drive power supply line;
When the voltage of the main power source exceeds the second threshold, the comparator (45) outputs a high level signal to the gate of the P-channel MOSFET.
2. The switching according to claim 1, wherein the second drive power supply control means is constituted by a capacitor (63) connected in parallel to a constant voltage generation means (13) constituting the first drive power supply circuit. Device drive device.
JP2012183248A 2012-08-22 2012-08-22 Driving device for switching element Active JP5870876B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012183248A JP5870876B2 (en) 2012-08-22 2012-08-22 Driving device for switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012183248A JP5870876B2 (en) 2012-08-22 2012-08-22 Driving device for switching element

Publications (2)

Publication Number Publication Date
JP2014042394A true JP2014042394A (en) 2014-03-06
JP5870876B2 JP5870876B2 (en) 2016-03-01

Family

ID=50394194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012183248A Active JP5870876B2 (en) 2012-08-22 2012-08-22 Driving device for switching element

Country Status (1)

Country Link
JP (1) JP5870876B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660634B1 (en) 2015-11-26 2017-05-23 Denso Corporation Load driving circuit
CN113364247A (en) * 2021-06-08 2021-09-07 瀚昕微电子(无锡)有限公司 Driving device of switching power converter and switching power supply
CN114050710A (en) * 2021-10-08 2022-02-15 广州市慧芯电子科技有限公司 Switching power supply circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577368A (en) * 1978-11-30 1980-06-11 Mitsubishi Electric Corp Thyristor driving circuit
JPS58105611U (en) * 1981-12-29 1983-07-18 サンケン電気株式会社 transistor voltage regulator
JPS616716A (en) * 1984-06-20 1986-01-13 Ouji Nihonkoku Variable output stabilized power supply circuit
JP2001282371A (en) * 2000-03-31 2001-10-12 Seiko Instruments Inc Voltage regulator
JP2005130622A (en) * 2003-10-23 2005-05-19 Rohm Co Ltd Power supply apparatus
JP2006054955A (en) * 2004-08-11 2006-02-23 Rohm Co Ltd Power supply device
JP2009131066A (en) * 2007-11-26 2009-06-11 Fujitsu Ltd Power supply circuit and electronic apparatus
JP2012027811A (en) * 2010-07-27 2012-02-09 Mitsumi Electric Co Ltd Semiconductor integrated circuit with voltage regulator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577368A (en) * 1978-11-30 1980-06-11 Mitsubishi Electric Corp Thyristor driving circuit
JPS58105611U (en) * 1981-12-29 1983-07-18 サンケン電気株式会社 transistor voltage regulator
JPS616716A (en) * 1984-06-20 1986-01-13 Ouji Nihonkoku Variable output stabilized power supply circuit
JP2001282371A (en) * 2000-03-31 2001-10-12 Seiko Instruments Inc Voltage regulator
JP2005130622A (en) * 2003-10-23 2005-05-19 Rohm Co Ltd Power supply apparatus
JP2006054955A (en) * 2004-08-11 2006-02-23 Rohm Co Ltd Power supply device
JP2009131066A (en) * 2007-11-26 2009-06-11 Fujitsu Ltd Power supply circuit and electronic apparatus
JP2012027811A (en) * 2010-07-27 2012-02-09 Mitsumi Electric Co Ltd Semiconductor integrated circuit with voltage regulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660634B1 (en) 2015-11-26 2017-05-23 Denso Corporation Load driving circuit
CN113364247A (en) * 2021-06-08 2021-09-07 瀚昕微电子(无锡)有限公司 Driving device of switching power converter and switching power supply
CN114050710A (en) * 2021-10-08 2022-02-15 广州市慧芯电子科技有限公司 Switching power supply circuit
CN114050710B (en) * 2021-10-08 2023-08-04 广州市慧芯电子科技有限公司 Switching power supply circuit

Also Published As

Publication number Publication date
JP5870876B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI476558B (en) Voltage regulator
KR102145165B1 (en) Switching regulator and electronic apparatus
WO2016015566A1 (en) Soft start method and circuit
CN108255228B (en) Circuit for reducing negative pulse signal of output end in voltage stabilizer and voltage stabilizing method thereof
US9000811B2 (en) Driver circuit with controlled gate discharge current
KR101069485B1 (en) Motor drive circuit
CN107342685B (en) DCDC converter
JP2014023272A (en) Switching power-supply circuit
JP7295647B2 (en) Bridge output circuit, power supply and semiconductor device
US9069366B2 (en) Switching regulator
US20140167714A1 (en) Soft-start circuits and power suppliers using the same
JP5631918B2 (en) Overcurrent protection circuit and power supply device
US9240716B2 (en) Switching power supply circuit
US9531259B2 (en) Power supply circuit
JP5870876B2 (en) Driving device for switching element
JP6831713B2 (en) Bootstrap circuit
JP2008295237A (en) Switching pulse formation circuit and regulator using same
US9484801B2 (en) Start-up regulator for high-input-voltage power converters
TWI710205B (en) Switching regulator
JP2016201661A (en) Inductive load driver
CN112889015A (en) Method and apparatus to improve the safe operating area of a switched mode power supply
JP2011167012A (en) Circuit and method for prevention of inrush current
JP7251276B2 (en) drive circuit
JP5762358B2 (en) DC power supply
JP2015012737A (en) Switching power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R151 Written notification of patent or utility model registration

Ref document number: 5870876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250