JP2014041899A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2014041899A
JP2014041899A JP2012183026A JP2012183026A JP2014041899A JP 2014041899 A JP2014041899 A JP 2014041899A JP 2012183026 A JP2012183026 A JP 2012183026A JP 2012183026 A JP2012183026 A JP 2012183026A JP 2014041899 A JP2014041899 A JP 2014041899A
Authority
JP
Japan
Prior art keywords
gate
mold
semiconductor device
manufacturing
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012183026A
Other languages
Japanese (ja)
Inventor
Bunshi Kuratomi
文司 倉冨
Fukumi Shimizu
福美 清水
Haruhiko Harada
晴彦 原田
Noboru Sakurai
昇 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012183026A priority Critical patent/JP2014041899A/en
Publication of JP2014041899A publication Critical patent/JP2014041899A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem that since resin containing a hard silica system filler or the like vigorously flows to a gate part communicating with a cavity part in a mold die, and the abrasion of those surfaces is easily advanced, it is thought to be valid that the gate part, that is, gate insert is constituted of materials whose hardness is higher than that of materials constituting the cavity part or the like for increasing abrasion resistance, and that since copper ion such as a copper system lead frame is diffused to a cobalt part as the binder part of a sintered body in a portion where the copper system lead frame and the gate insert are brought into contact with each other, the binder part becomes fragile, and peels in cleaning or the like.SOLUTION: In a transfer mold process in a method for manufacturing a semiconductor device, a portion where the gate insert of a mold die is brought into contact with at least a copper system lead frame is coated with a coat member film having copper diffusion preventing property.

Description

本願は、半導体装置(または半導体集積回路装置)の製造方法に関し、特に樹脂封止技術に適用して有効な技術に関する。   The present application relates to a method for manufacturing a semiconductor device (or a semiconductor integrated circuit device), and more particularly to a technique effective when applied to a resin sealing technique.

日本特開2010−263066号公報(特許文献1)は、半導体装置の樹脂封止に関するものである。そこには、表面がクロムメッキされたトランスファモールド金型本体と、そのゲート部分に設置されたタングステン系超硬合金製のゲートインサートが開示されている。   Japanese Unexamined Patent Publication No. 2010-263066 (Patent Document 1) relates to resin sealing of a semiconductor device. This discloses a transfer mold die body whose surface is chrome-plated, and a gate insert made of tungsten-based cemented carbide installed in the gate portion thereof.

日本特開平6−151490号公報(特許文献2)は、同様に、半導体装置の樹脂封止に関するものである。そこには、トランスファモールド金型の内面のほぼ全体をクラスタダイヤモンドコートする技術が開示されている。   Japanese Laid-Open Patent Publication No. 6-151490 (Patent Document 2) similarly relates to resin sealing of a semiconductor device. There is disclosed a technique for cluster diamond coating almost the entire inner surface of a transfer mold.

特開2010−263066号公報JP 2010-263066 A 特開平6−151490号公報JP-A-6-151490

モールド金型において、キャビティ部と連通するゲート部には、硬質のシリカ系フィラー等を含む樹脂が勢い良く流れるため、これらの表面の摩耗が進行しやすい。そこで、耐摩耗耐性をあげるために、キャビティ部などを構成する材料よりも硬度の高い材料(たとえば、炭化タングステン−コバルト系超硬材)で、ゲート部すなわちゲートインサートを構成するモールド金型が有効とされている。   In the mold, in the gate part communicating with the cavity part, the resin containing hard silica filler etc. flows vigorously, so that the wear of these surfaces easily proceeds. Therefore, in order to increase the wear resistance, a mold that constitutes the gate part, that is, the gate insert, with a material harder than the material that constitutes the cavity part (for example, tungsten carbide-cobalt carbide) is effective. It is said that.

このような金型について、発明者が検討したところ、以下の問題が生じることが明らかとなった。すなわち、銅系リードフレーム(例えば、銅リードフレーム)とゲートインサートとが接触する部分に於いては、銅系リードフレームの銅イオンが、焼結体のバインダ部であるコバルト部分へ拡散するため、バインダ部がもろくなり、クリーニング等の際に剥離するという問題である。   The inventors have examined such a mold and found that the following problems occur. That is, in the portion where the copper-based lead frame (for example, copper lead frame) and the gate insert are in contact, the copper ions of the copper-based lead frame diffuse into the cobalt portion that is the binder portion of the sintered body. This is a problem that the binder part becomes brittle and peels off during cleaning or the like.

このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。   Means for solving such problems will be described below, but other problems and novel features will become apparent from the description of the present specification and the accompanying drawings.

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。   An outline of representative ones of the embodiments disclosed in the present application will be briefly described as follows.

すなわち、本願の一実施の形態の概要は、半導体装置の製造方法におけるトランスファモールド工程において、モールド金型のゲートインサートの少なくとも銅系リードフレームと接触する部分に銅の拡散を防止する性質を有する表面コート部材膜で被覆するものである。   In other words, an outline of an embodiment of the present application is that a surface having a property of preventing diffusion of copper in at least a portion of a gate insert of a mold die that comes into contact with a copper-based lead frame in a transfer molding process in a manufacturing method of a semiconductor device. It is coated with a coating member film.

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。   The effects obtained by the representative ones of the embodiments disclosed in the present application will be briefly described as follows.

すなわち、前記本願の一実施の形態によれば、ゲートインサートの損傷を低減することができる。   That is, according to one embodiment of the present application, damage to the gate insert can be reduced.

本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程のアウトラインを示すプロセスフロー図である。It is a process flowchart which shows the outline of the assembly & resin sealing process in the manufacturing method of the semiconductor device of one embodiment of this application. 本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(ダイシング工程完了時点)のウエハ斜視図である。It is a wafer perspective view of the assembly & resin sealing process (at the time of dicing process completion) in the manufacturing method of the semiconductor device of one embodiment of this application. 本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(ダイボンド工程)のリードフレームの単位デバイス領域の斜視図である。It is a perspective view of a unit device region of a lead frame in an assembly and resin sealing step (die bonding step) in the method of manufacturing a semiconductor device according to an embodiment of the present application. 本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(ワイヤボンディング工程)のリードフレームの単位デバイス領域の斜視図である。It is a perspective view of a unit device region of a lead frame in an assembly & resin sealing step (wire bonding step) in the method for manufacturing a semiconductor device of one embodiment of the present application. 本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(レジン封止工程)のリードフレームの単位デバイス領域の斜視図である。It is a perspective view of a unit device region of a lead frame in an assembly and resin sealing step (resin sealing step) in the method of manufacturing a semiconductor device according to an embodiment of the present application. 本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(デバイス分離工程)の単位デバイスの斜視図である。It is a perspective view of the unit device of the assembly & resin sealing process (device separation process) in the manufacturing method of the semiconductor device of one embodiment of this application. 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上下金型の構造と働きを示す模式正断面図(金型を開いた状態)である。1 is a schematic cross-sectional view (in a state where a mold is opened) showing the structure and function of an upper and lower mold used in a resin sealing step that is a main part of a method for manufacturing a semiconductor device according to an embodiment of the present application. 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上下金型の構造と働きを示す模式正断面図(金型を閉じてレジンを充填した状態)である。FIG. 2 is a schematic cross-sectional view (in a state where the mold is closed and the resin is filled) showing the structure and operation of the upper and lower molds used in the resin sealing step, which is the main part of the method of manufacturing a semiconductor device according to an embodiment of the present application. is there. 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する下金型の構造を説明するための金型上面図である。It is a metal mold | die top view for demonstrating the structure of the lower metal mold | die used for the resin sealing process which is the principal part of the manufacturing method of the semiconductor device of one embodiment of this application. 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上金型の構造を説明するための金型下面図である。It is a metal mold | die bottom view for demonstrating the structure of the upper metal mold | die used for the resin sealing process which is the principal part of the manufacturing method of the semiconductor device of one embodiment of this application. 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程におけるリードフレーム(ボンディングワイヤ等は省略)の上面図(リードフレーム各部説明用)である。It is a top view (for explanation of each part of a lead frame) of a lead frame (bonding wire etc. are omitted) in a resin sealing process which is a main part of a manufacturing method of a semiconductor device of one embodiment of this application. 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程におけるリードフレーム(ボンディングワイヤ等は省略)の上面図(リードフレームと金型等の各部関係説明用)である。It is a top view (for explanation of each part relation of a lead frame, a mold, etc.) of a lead frame (bonding wire etc. are omitted) in a resin sealing process which is a main part of a manufacturing method of a semiconductor device of one embodiment of this application. 図12のリードフレーム(リードフレーム&チップ複合体)の単位領域の左下の1/4の拡大透過上面図(下キャビティブロックの構造が見えるように表示)である。FIG. 13 is an enlarged transparent top view of the lower left quarter of the unit region of the lead frame (lead frame & chip composite) of FIG. 12 (displayed so that the structure of the lower cavity block can be seen). 図13の流入ゲート部の部分拡大透過上面図(リードフレームとの接触部分説明用)である。FIG. 14 is a partially enlarged transparent top view of the inflow gate portion of FIG. 13 (for explaining the contact portion with the lead frame). 図13の流入ゲート部の部分拡大透過上面図(リードクランプ面説明用)である。FIG. 14 is a partially enlarged transparent top view of the inflow gate portion of FIG. 13 (for explaining the lead clamp surface). 図14の矢印VP(高さ方向は図19の矢印VP)方向から見た下金型の斜視図(見やすいようにリードフレームは図示せず)である。FIG. 15 is a perspective view of the lower mold viewed from the direction of the arrow VP in FIG. 14 (the height direction is the arrow VP in FIG. 19) (the lead frame is not shown for easy viewing). 図16のゲートインサートピース及びその周辺の拡大斜視図である。FIG. 17 is an enlarged perspective view of the gate insert piece of FIG. 16 and its surroundings. 図13から図15のA−A’断面に対応する図8のゲート部周辺断面図である。FIG. 16 is a cross-sectional view of the periphery of the gate portion of FIG. 8 corresponding to the A-A ′ cross section of FIGS. 図14および図15のP−P’断面に対応する図7(リードフレームを置いたとき)のゲート部周辺断面図である。FIG. 16 is a sectional view of the periphery of the gate portion of FIG. 7 (when a lead frame is placed) corresponding to the P-P ′ section of FIGS. 14 and 15. 図14および図15のP−P’断面に対応する図8(見やすいように封止樹脂は図示せず)のゲート部周辺断面図である。FIG. 16 is a sectional view of the periphery of the gate portion of FIG. 8 (the sealing resin is not shown for the sake of clarity) corresponding to the P-P ′ section of FIGS. 14 and 15. 本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等の詳細を説明するための図18から図20等のゲートインサートピース本体部分の微細構造図である。FIG. 18 to FIG. 20 and other details of the gate insert piece main body portion for explaining details of the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the one embodiment of the present application. FIG. 図14のゲートインサートピースおよびリードフレームのT−T’の模式的拡大断面図である(他の部分は、見やすくするために表示していない。以下同じ)。FIG. 15 is a schematic enlarged sectional view of T-T ′ of the gate insert piece and the lead frame in FIG. 14 (other parts are not shown for the sake of clarity; the same applies hereinafter). 図22のゲートインサートピースが使用された結果、ゲート流路の表面コート部材膜が除去された状態を示す図22に対応する模式的拡大断面図である。FIG. 23 is a schematic enlarged cross-sectional view corresponding to FIG. 22 showing a state where the surface coat member film of the gate channel is removed as a result of using the gate insert piece of FIG. 22. 表面コート部材膜の形成方法の都合等の理由で、ゲートインサートピースの一部表面に表面コート部材膜が形成されていない例を示す図22に対応する模式的拡大断面図である。FIG. 23 is a schematic enlarged cross-sectional view corresponding to FIG. 22 illustrating an example in which a surface coat member film is not formed on a partial surface of a gate insert piece for reasons such as a method for forming a surface coat member film. 本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等に関する変形例1(局所コート)を説明するための図20に対応するゲート部周辺断面図である。The periphery of the gate corresponding to FIG. 20 for explaining Modification 1 (local coating) relating to the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the one embodiment of the present application It is sectional drawing. 図22に対応し、図25のゲートインサートピースの横断面(図14のT−T’断面)を表す模式的拡大断面図である。FIG. 26 is a schematic enlarged cross-sectional view corresponding to FIG. 22 and showing a cross section (T-T ′ cross section of FIG. 14) of the gate insert piece of FIG. 25. 本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等に関する変形例2(クランプ面全面コート)を説明するための図22に対応するゲート部周辺断面図である。The gate corresponding to FIG. 22 for explaining the modification 2 (clamp surface whole surface coating) concerning the structure & material of the gate insert piece used in the resin sealing step in the manufacturing method of the semiconductor device of the one embodiment of the present application FIG. 本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等に関する変形例3(上面全面コート)を説明するための図22に対応するゲート部周辺断面図である。A gate portion corresponding to FIG. 22 for explaining Modification 3 (overall surface coating) relating to the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the embodiment of the present application. FIG. 本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に関連する金型クリーニング工程を説明するためのモールド金型模式断面図である。It is a mold mold schematic cross section for demonstrating the metal mold | die cleaning process relevant to the resin sealing process in the manufacturing method of the semiconductor device of the said one Embodiment of this application. 前記一実施の形態のアウトラインを表す金型要部模式断面図である。It is a metal mold | die principal part schematic sectional drawing showing the outline of the said one Embodiment.

〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
[Outline of Embodiment]
First, an outline of a typical embodiment disclosed in the present application will be described.

1.以下の工程を含む半導体装置の製造方法:
(a)半導体チップが下金型および上金型間に形成されたモールドキャビティ内に収容されるように、前記半導体チップを搭載した銅系リードフレームを、前記下金型および前記上金型によりクランプにする工程;
(b)前記工程(a)の後、前記銅系リードフレームがクランプされた状態で、前記下金型または前記上金型に形成されたゲート部を通して、封止樹脂を前記モールドキャビティ内に移送し、前記モールドキャビティ内を、前記封止樹脂で充填することにより、前記半導体チップを封止したレジン封止体を形成する工程;
(c)前記工程(b)の後、前記下金型および前記上金型を開いて、それらの間から前記銅系リードフレームを取り出す工程、
ここで、
(i)前記下金型または前記上金型の前記ゲート部には、ゲートインサートピースがセットされており、
(ii)このゲートインサートピースは、その周辺の前記下金型または前記上金型よりも硬い超硬材で形成されており、以下を含む:
(x1)ゲート流路;
(x2)前記ゲート流路の両側に設けられたリードクランプ面;
(x3)少なくとも前記リードクランプ面の内、前記銅系リードフレームをクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜が形成されている。
1. A semiconductor device manufacturing method including the following steps:
(A) A copper-based lead frame on which the semiconductor chip is mounted is formed by the lower mold and the upper mold so that the semiconductor chip is accommodated in a mold cavity formed between the lower mold and the upper mold. The step of clamping;
(B) After the step (a), the sealing resin is transferred into the mold cavity through the gate formed on the lower mold or the upper mold with the copper lead frame clamped. And forming a resin sealing body in which the semiconductor chip is sealed by filling the mold cavity with the sealing resin;
(C) After the step (b), the lower mold and the upper mold are opened, and the copper-based lead frame is taken out between them.
here,
(I) A gate insert piece is set in the gate portion of the lower mold or the upper mold,
(Ii) The gate insert piece is formed of a hard material harder than the lower mold or the upper mold around the gate insert piece, and includes the following:
(X1) gate flow path;
(X2) lead clamp surfaces provided on both sides of the gate channel;
(X3) A surface coat member film having a property of preventing the diffusion of copper is formed on a portion of at least the lead clamp surface that comes into contact with the copper-based lead frame when it is clamped.

2.前記項1の半導体装置の製造方法において、前記表面コート部材膜は、少なくとも前記リードクランプ面の全面に形成されている。   2. In the method of manufacturing a semiconductor device according to Item 1, the surface coat member film is formed on at least the entire surface of the lead clamp surface.

3.前記項1の半導体装置の製造方法において、前記表面コート部材膜は、前記ゲートインサートピースの全表面に形成されている。   3. In the method of manufacturing a semiconductor device according to Item 1, the surface coat member film is formed on the entire surface of the gate insert piece.

4.前記項1から3のいずれか一つの半導体装置の製造方法において、前記ゲートインサートピースの本体部分を構成する前記超硬材は、炭化タングステン系焼結体である。   4). In the method for manufacturing a semiconductor device according to any one of Items 1 to 3, the cemented carbide material constituting the main body portion of the gate insert piece is a tungsten carbide-based sintered body.

5.前記項1から3のいずれか一つの半導体装置の製造方法において、前記ゲートインサートピースの本体部分を構成する前記超硬材は、炭化タングステン−コバルト系焼結体である。   5. In the method for manufacturing a semiconductor device according to any one of Items 1 to 3, the super hard material constituting the main body portion of the gate insert piece is a tungsten carbide-cobalt based sintered body.

6.前記項1から5のいずれか一つの半導体装置の製造方法において、前記表面コート部材膜は、クロム部材膜で構成されている。   6). In the method for manufacturing a semiconductor device according to any one of Items 1 to 5, the surface coat member film is formed of a chromium member film.

7.前記項1から5のいずれか一つの半導体装置の製造方法において、前記表面コート部材膜は、ハードクロムメッキ膜である。   7). In the method of manufacturing a semiconductor device according to any one of Items 1 to 5, the surface coat member film is a hard chrome plating film.

8.前記項1から5のいずれか一つの半導体装置の製造方法において、前記表面コート部材膜は、チタン部材膜で構成されている。   8). In the method for manufacturing a semiconductor device according to any one of Items 1 to 5, the surface coat member film is formed of a titanium member film.

9.前記項1から5および8のいずれか一つの半導体装置の製造方法において、前記表面コート部材膜は、溶射によるチタン部材膜である。   9. In the method for manufacturing a semiconductor device according to any one of Items 1 to 5 and 8, the surface coat member film is a titanium member film formed by thermal spraying.

10.前記項1から5のいずれか一つの半導体装置の製造方法において、前記表面コート部材膜は、焼結ダイヤモンド部材膜で構成されている。   10. In the method for manufacturing a semiconductor device according to any one of Items 1 to 5, the surface coat member film is formed of a sintered diamond member film.

11.前記項1から10のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む:
(d)前記工程(c)の後に、前記下金型および前記上金型の間に、クリーニング樹脂シートを挟み、加熱圧縮した後、前記クリーニング樹脂シートを剥離することで、前記下金型および前記上金型の表面をクリーニングする工程。
11. The method for manufacturing a semiconductor device according to any one of Items 1 to 10, further including the following steps:
(D) After the step (c), a cleaning resin sheet is sandwiched between the lower mold and the upper mold, heated and compressed, and then the cleaning resin sheet is peeled off, whereby the lower mold and Cleaning the surface of the upper mold.

12.前記項1から11のいずれか一つの半導体装置の製造方法において、前記下金型および前記上金型の本体部分は、ダイス鋼により構成されている。   12 In the method for manufacturing a semiconductor device according to any one of Items 1 to 11, the lower mold and the main body of the upper mold are made of die steel.

〔本願における記載形式・基本的用語・用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
[Description format, basic terms, usage in this application]
1. In the present application, the description of the embodiment may be divided into a plurality of sections for convenience, if necessary, but these are not independent from each other unless otherwise specified. Each part of a single example, one part is the other part of the details, or part or all of the modifications. Moreover, as a general rule, the same part is not repeated. In addition, each component in the embodiment is not indispensable unless specifically stated otherwise, unless it is theoretically limited to the number, and obviously not in context.

更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ(能動素子)単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等(たとえば単結晶シリコン基板)上に集積したもの、および、半導体チップ等をパッケージングしたものをいう。ここで、各種トランジスタの代表的なものとしては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を例示することができる。このとき、集積回路構成の代表的なものとしては、Nチャネル型MISFETとPチャネル型MISFETを組み合わせたCMOS(Complemetary Metal Oxide Semiconductor)型集積回路に代表されるCMIS(Complemetary Metal Insulator Semiconductor)型集積回路を例示することができる。   Further, in the present application, the term “semiconductor device” or “semiconductor integrated circuit device” mainly refers to various types of transistors (active elements) alone, and resistors, capacitors, etc. as semiconductor chips (eg, single crystal). A silicon substrate) or a semiconductor chip packaged. Here, as a representative of various transistors, a MISFET (Metal Insulator Semiconductor Effect Transistor) typified by a MOSFET (Metal Oxide Field Effect Transistor) can be exemplified. At this time, as a typical integrated circuit configuration, a CMIS (Complementary Metal Insulator Semiconductor) integrated circuit represented by a CMOS (Complementary Metal Oxide Semiconductor) integrated circuit combining an N-channel MISFET and a P-channel MISFET. Can be illustrated.

今日の半導体装置、すなわち、LSI(Large Scale Integration)のウエハ工程は、通常、二つの工程に分割することができる。すなわち、一つ目は、原材料としてのシリコンウエハの搬入からプリメタル(Premetal)工程(M1配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程)あたりまでのFEOL(Front End of Line)工程である。二つ目は、M1配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで(ウエハレベルパッケージプロセスにおいては、当該プロセスも含む)のBEOL(Back End of Line)工程である。   The wafer process of today's semiconductor device, that is, LSI (Large Scale Integration), can be usually divided into two processes. That is, the first consists of carrying in a silicon wafer as a raw material to a premetal process (formation of an interlayer insulation film between the lower end of the M1 wiring layer and the gate electrode structure, contact hole formation, tungsten plug, embedding, etc. This is a FEOL (Front End of Line) process. The second is BEOL (Back End of Line) starting from the formation of the M1 wiring layer until the formation of the pad opening in the final passivation film on the aluminum-based pad electrode (including the process in the wafer level package process). It is a process.

なお、「半導体装置」には、パワートランジスタ等の単体電子デバイスが含まれる。   The “semiconductor device” includes a single electronic device such as a power transistor.

2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。   2. Similarly, in the description of the embodiment and the like, the material, composition, etc. may be referred to as “X consisting of A”, etc., except when clearly stated otherwise and clearly from the context, except for A It does not exclude what makes an element one of the main components. For example, as for the component, it means “X containing A as a main component”. For example, “silicon member” is not limited to pure silicon, but also includes SiGe alloys, other multi-component alloys containing silicon as a main component, and members containing other additives. Needless to say.

3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、「正方形」とは、ほぼ正方形を含み、「直交」とは、ほぼ直交する場合を含み、「一致」とは、ほぼ一致する場合を含む。このことは、「平行」、「直角」についても同じである。従って、たとえば、完全な平行からの10度程度のずれは、ほぼ平行に属する。   3. Similarly, suitable examples of graphics, positions, attributes, and the like are given, but it is needless to say that the present invention is not strictly limited to those cases unless explicitly stated otherwise, and unless otherwise apparent from the context. Therefore, for example, “square” includes a substantially square, “orthogonal” includes a case where the two are substantially orthogonal, and “match” includes a case where the two substantially match. The same applies to “parallel” and “right angle”. Therefore, for example, a deviation of about 10 degrees from perfect parallel belongs to substantially parallel.

また、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の80%以上は、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」ということができる。このことは、「全周」、「全長」等についても同じである。   In addition, for a certain region, “whole”, “whole”, “whole area” and the like include cases of “substantially whole”, “substantially general”, “substantially whole area” and the like. Therefore, for example, 80% or more of a certain region can be referred to as “substantially the whole”, “substantially general”, and “substantially the entire region”. The same applies to “all circumferences”, “full lengths”, and the like.

更に、有るものの形状について、「矩形」というときは、「ほぼ矩形」を含む。従って、たとえば、矩形と異なる部分の面積が、全体の20%程度未満であれば、ほぼ矩形ということができる。このことは、「環状」等についても同じである。   Further, regarding the shape of a certain object, “rectangular” includes “substantially rectangular”. Therefore, for example, if the area of the portion different from the rectangle is less than about 20% of the whole, it can be said to be almost rectangular. The same applies to “annular” and the like.

また、周期性についても、「周期的」は、ほぼ周期的を含み、個々の要素について、たとえば、周期のずれが20%未満程度であれば、個々の要素は「ほぼ周期的」ということができる。更に、この範囲から外れるものが、その周期性の対象となる全要素のたとえば20%未満程度であれば、全体として「ほぼ周期的」ということができる。   Also, with regard to periodicity, “periodic” includes almost periodic, and for each element, for example, if the deviation of the period is less than about 20%, each element is said to be “almost periodic”. it can. Furthermore, if what is out of this range is, for example, less than about 20% of all elements that are targets of the periodicity, it can be said to be “substantially periodic” as a whole.

なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。   Note that the definitions in this section are general, and when there are different definitions in the following individual descriptions, priority is given to the individual descriptions for this part. However, the definition, provisions, etc. of this section are still valid for parts that are not stipulated in the individual description part, unless explicitly denied.

4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。なお、本願に於いて、個数について、「多数」とは、「複数」を含む概念である。   4). In addition, when a specific number or quantity is mentioned, a numerical value exceeding that specific number will be used unless specifically stated otherwise, unless theoretically limited to that number, or unless otherwise clearly indicated by the context. There may be a numerical value less than the specific numerical value. In the present application, regarding the number, “many” is a concept including “plurality”.

5.「ウエハ」というときは、通常は半導体装置(半導体集積回路装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。   5. “Wafer” usually refers to a single crystal silicon wafer on which a semiconductor device (same as a semiconductor integrated circuit device and an electronic device) is formed, but an insulating substrate such as an epitaxial wafer, an SOI substrate, an LCD glass substrate, and the like. Needless to say, a composite wafer such as a semiconductor layer is also included.

6.本願に於いて、「銅系リードフレーム」または「銅リードフレーム」とは、銅を主要な成分とする金属部材で、通常、銅を95重量%以上含むものである。具体的な例として、無酸素銅、Cu−Sn合金、Cu−Zr合金、Cu−Fe合金、Cu−Ni−Si合金、Cu−Cr−Sn−Zn合金等がある。   6). In the present application, the “copper-based lead frame” or “copper lead frame” is a metal member containing copper as a main component, and usually contains 95% by weight or more of copper. Specific examples include oxygen-free copper, Cu—Sn alloy, Cu—Zr alloy, Cu—Fe alloy, Cu—Ni—Si alloy, Cu—Cr—Sn—Zn alloy, and the like.

また、「超硬材」とは、超硬合金(Cemented Carbide)とも呼ばれ、硬質の金属炭化物の粉末を焼結して作られる合金である。代表的なものに、タングステンカーバイド粉末とバインダであるコバルト(たとえば、WC:94体積%、Co:6体積%)を混合して焼結したWC−Co超硬合金(炭化タングステン−コバルト超硬材)があるが、必要に応じて、炭化チタン、炭化タンタル等を添加することもある。また、焼結(Sintering)の増速剤として、微量のニッケル、白金、パラジウム等が添加されることがある。従って、本願に於いては、各種の添加物を含有する炭化タングステン超硬部材を含めて、炭化タングステンを主要な構成成分とする超硬材を「炭化タングステン系焼結体」または「炭化タングステン系超硬材」と呼ぶ。また、その内、コバルトを主なバインダ部材とするものを「炭化タングステン−コバルト系焼結体」または「炭化タングステン−コバルト系超硬材」と呼ぶ。他に、炭化タングステン−炭化タンタル−コバルト系超硬材、炭化タングステン−炭化チタン−コバルト系超硬材、炭化タングステン−炭化チタン−炭化タンタル−コバルト系超硬材等がある。通常、これらの材料におけるコバルト含有量は、数体積%から数十体積%の範囲である。従って、通常、炭化タングステン系超硬材中のバインダ成分を除いた粒界成分(粒界成分全体を100とした)の中のWCの組成は、60体積%から100体積%の範囲にある。   The “super hard material” is also called a cemented carbide, and is an alloy made by sintering hard metal carbide powder. Representatively, WC-Co cemented carbide (tungsten carbide-cobalt cemented carbide) obtained by mixing and sintering tungsten carbide powder and cobalt as a binder (for example, WC: 94 vol%, Co: 6 vol%). However, if necessary, titanium carbide, tantalum carbide or the like may be added. In addition, a slight amount of nickel, platinum, palladium, or the like may be added as a accelerating agent for sintering. Accordingly, in the present application, a tungsten carbide-based sintered body or a tungsten carbide-based carbide material including tungsten carbide cemented carbide member containing various additives is mainly used. Called “super hard material”. Of these, those having cobalt as the main binder member are called “tungsten carbide-cobalt-based sintered bodies” or “tungsten carbide-cobalt-based cemented carbide”. Besides, there are tungsten carbide-tantalum carbide-cobalt cemented carbide, tungsten carbide-titanium carbide-cobalt cemented carbide, tungsten carbide-titanium carbide-tantalum carbide-cobalt cemented carbide, and the like. Usually, the cobalt content in these materials is in the range of several volume% to several tens volume%. Therefore, normally, the composition of WC in the grain boundary component excluding the binder component in the tungsten carbide cemented carbide (the whole grain boundary component is 100) is in the range of 60% by volume to 100% by volume.

「ダイス鋼(Die Steel)」は、プラスチック等の成形に使用する型工具材料であって、たとえば、炭素鋼あるいは、これに、必要に応じて、少量のタングステン、クロム、モリブデン、タングステン、ニッケル、バナジウム等を添加したものである(添加物は、総量で10重量%未満)。   “Die Steel” is a tool material used for molding plastics and the like. For example, carbon steel or, if necessary, a small amount of tungsten, chromium, molybdenum, tungsten, nickel, Vanadium or the like is added (the total amount of additives is less than 10% by weight).

「クロム部材膜」とは、クロムを主要な成分とする(たとえば、クロム90重量%以上の金属膜)メタル膜である。同様に、「チタン部材膜」とは、チタンを主要な成分とする(たとえば、チタン90重量%以上の金属膜)メタル膜である。   The “chrome member film” is a metal film containing chromium as a main component (for example, a metal film of 90% by weight or more of chromium). Similarly, the “titanium member film” is a metal film containing titanium as a main component (for example, a metal film of 90% by weight or more of titanium).

「ハードクロムメッキ膜」とは、クロム部材膜の一種であって、電解メッキによって成膜されるビッカース硬度が750以上のメタル膜である。   The “hard chrome plating film” is a kind of chromium member film, and is a metal film having a Vickers hardness of 750 or more formed by electrolytic plating.

「焼結ダイヤモンド部材膜」とは、粒径が数マイクロメートルから数十マイクロメートル程度のダイヤモンド粉末を超高圧高温下で焼結させた焼結体から構成された非金属部材膜である。   The “sintered diamond member film” is a non-metallic member film made of a sintered body obtained by sintering diamond powder having a particle diameter of about several micrometers to several tens of micrometers under ultra high pressure and high temperature.

「銅の拡散を防止する性質を有する表面コート部材膜」とは、樹脂モールド温度と同等又はそれ以下の温度領域に於いて、銅の拡散を防止する効果を有する膜であって、超硬材の表面にコートすることができる膜を言う。   “Surface coat member film having the property of preventing copper diffusion” means a film having an effect of preventing copper diffusion in a temperature range equal to or lower than the resin mold temperature, A film that can be coated on the surface.

なお、本願に於いては、金型構成要素のうち、キャビティブロックおよびその周辺の金型主要部を単に「金型(下金型、上金型)」と呼ぶことがある。これは、金型構成要素は、非常に多くのブロックおよび部品から構成されており、それらの全てに言及して正確に表現することが困難だからである。   In the present application, among the mold components, the cavity block and the main mold part in the vicinity of the cavity block may be simply referred to as “mold (lower mold, upper mold)”. This is because the mold component is composed of a large number of blocks and parts, and it is difficult to accurately represent all of them.

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
[Details of the embodiment]
The embodiment will be further described in detail. In the drawings, the same or similar parts are denoted by the same or similar symbols or reference numerals, and description thereof will not be repeated in principle.

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。   In the accompanying drawings, hatching or the like may be omitted even in a cross section when it becomes complicated or when the distinction from the gap is clear. In relation to this, when it is clear from the description etc., the contour line of the background may be omitted even if the hole is planarly closed. Furthermore, even if it is not a cross section, it may be hatched to clearly indicate that it is not a void.

なお、二者択一の場合の呼称に関して、一方を「第1」等として、他方を「第2」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第1」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。   In addition, regarding the designation in the case of the alternative, when one is referred to as “first” or the like and the other is referred to as “second” or the like, it is exemplified in association with the representative embodiment. Of course, for example, “first” is not limited to the illustrated option.

1.本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程のアウトラインの説明(主に図1から図6)
以下に示す組み立て&レジン封止工程は、一例であって、種々変更可能であることは言うまでもない。
1. Description of outline of assembly & resin sealing step in manufacturing method of semiconductor device of one embodiment of the present application (mainly FIGS. 1 to 6)
It goes without saying that the assembly and resin sealing step shown below is an example and can be variously changed.

図1は本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程のアウトラインを示すプロセスフロー図である。図2は本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(ダイシング工程完了時点)のウエハ斜視図である。図3は本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(ダイボンディング工程)のリードフレームの単位デバイス領域の斜視図である。図4は本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(ワイヤボンディング工程)のリードフレームの単位デバイス領域の斜視図である。図5は本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(レジン封止工程)のリードフレームの単位デバイス領域の斜視図である。図6は本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程(デバイス分離工程)の単位デバイスの斜視図である。これらに基づいて、ウエハ工程の最終ステップであるウエハプローブ検査を完了したところから、レジン封止が完了して個々のデバイスに分離するステップに至る組み立て&レジン封止工程の概要を説明する。以下では図示の都合上、主に単位デバイス領域のみを示す。   FIG. 1 is a process flow diagram showing an outline of an assembly and resin sealing step in a method of manufacturing a semiconductor device according to an embodiment of the present application. FIG. 2 is a perspective view of the wafer in the assembly and resin sealing step (when the dicing step is completed) in the semiconductor device manufacturing method according to the embodiment of the present application. FIG. 3 is a perspective view of the unit device region of the lead frame in the assembly and resin sealing step (die bonding step) in the method of manufacturing a semiconductor device according to the embodiment of the present application. FIG. 4 is a perspective view of the unit device region of the lead frame in the assembly and resin sealing step (wire bonding step) in the semiconductor device manufacturing method according to the embodiment of the present application. FIG. 5 is a perspective view of the unit device region of the lead frame in the assembly and resin sealing step (resin sealing step) in the method of manufacturing a semiconductor device according to the embodiment of the present application. FIG. 6 is a perspective view of a unit device in an assembly & resin sealing step (device separation step) in the semiconductor device manufacturing method according to the embodiment of the present application. Based on these, the outline of the assembly and resin sealing process from the completion of the wafer probe inspection which is the final step of the wafer process to the step of completing the resin sealing and separating into individual devices will be described. In the following, for convenience of illustration, only the unit device area is mainly shown.

図1に示すように、ウエハプローブ検査が完了したウエハ1(図2)は、組み立て工程101に投入される。まず、バックグラインディング(ウエハ裏面研削)111が実行され、ウエハ厚さが、たとえば、300から5マイクロメートルの範囲の所望の厚さにされる。次に、ウエハ1は、図2に示されるように、ダイシング等により、たとえば、粘着シートに裏面を固定した状態で個々のチップ(半導体チップ)2に分割される(図1のダイシング工程112)。   As shown in FIG. 1, the wafer 1 (FIG. 2) for which the wafer probe inspection has been completed is put into an assembly process 101. First, backgrinding (wafer backside grinding) 111 is performed to bring the wafer thickness to a desired thickness in the range of 300 to 5 micrometers, for example. Next, as shown in FIG. 2, the wafer 1 is divided into individual chips (semiconductor chips) 2 with the back surface fixed to the adhesive sheet, for example, by dicing or the like (dicing step 112 in FIG. 1). .

次に、図3に示すように、たとえば、マトリクス状のリードフレーム3(図9または図10)の単位デバイス領域3aのほぼ中央部のダイパッド14(図11)上に接着剤等を介して、ダイシング工程により取得されたチップ2はダイボンディングされる(図1のダイボンド工程113)。ここで、チップ2は、チップ2の裏面(デバイス面とは反対側の面)がダイパッド14と対向するように、ダイパッド14上に搭載される。また、ダイパッド14は、半導体チップ2よりも平面的に小さく、4本のダイパッドサポートバー8(8a,8b,8c,8d)によりリードフレーム3の外枠部4の各コーナ部4a,4b,4c,4dと連結している。各ダイパッドサポートバー8a,8b,8c,8dの間には、複数のリードが配列されており、線状のダムバー部7により両端の外枠部コーナ部4a,4b,4c,4dに連結されている。各リードは、ほぼ、ダムバー部7を境に、インナリード部5とアウタリード部6に分けられる(ただし、ダムカット以降においては、インナリード部5の内、ダムバー部7近傍の部分は、実質的にアウタリード部6の一部となる)。各ダイパッドサポートバー8a,8b,8c,8dに隣接して、端部インナリード部(隣接インナリード部)5bがあり、その他の部分に、多数の一般インナリード部5aがある。端部インナリード部5bおよび一般インナリード部5aを総称してインナリード部5という。なお、インナリードの材料としては、通常、銅を主要な成分とする銅系合金が使用される。銅系合金の具体例としては、Cu−Fe系合金,Cu−Cr−Sn−Zn系合金,Cu−Zr系合金を上げることができる。この例では、たとえば、Cu−Fe系合金(鉄:2.1から2.6重量%、亜鉛:0.05から0.2重量%、リン:0.015から0.15重量%、銅:97重量%以上)を好適なものとして例示することができる。 次に、図4に示すように、半導体チップ2のデバイス面(主面)上のボンディングパッド(たとえば、アルミニウム系)と各インナリード部5の内端を、たとえば、金系のボンディングワイヤ9でワイヤボンディングする(図1のワイヤボンディング工程114)。ここで、組立工程101が完了し、リードフレーム3(リードフレーム&チップ複合体)は、レジン封止工程102に投入される。   Next, as shown in FIG. 3, for example, an adhesive or the like is placed on the die pad 14 (FIG. 11) in the almost central portion of the unit device region 3 a of the matrix-like lead frame 3 (FIG. 9 or 10). The chip 2 obtained by the dicing process is die bonded (die bonding process 113 in FIG. 1). Here, the chip 2 is mounted on the die pad 14 so that the back surface of the chip 2 (surface opposite to the device surface) faces the die pad 14. The die pad 14 is smaller than the semiconductor chip 2 in plan view, and the corner portions 4a, 4b, 4c of the outer frame portion 4 of the lead frame 3 are formed by four die pad support bars 8 (8a, 8b, 8c, 8d). , 4d. A plurality of leads are arranged between the die pad support bars 8a, 8b, 8c, and 8d, and are connected to the outer frame corner portions 4a, 4b, 4c, and 4d at both ends by a linear dam bar portion 7. Yes. Each lead is roughly divided into an inner lead portion 5 and an outer lead portion 6 with the dam bar portion 7 as a boundary (however, after the dam cut, a portion of the inner lead portion 5 in the vicinity of the dam bar portion 7 is substantially It becomes a part of the outer lead portion 6). Adjacent to each die pad support bar 8a, 8b, 8c, 8d, there is an end inner lead portion (adjacent inner lead portion) 5b, and there are a number of general inner lead portions 5a in the other portions. The end inner lead portion 5b and the general inner lead portion 5a are collectively referred to as the inner lead portion 5. As the inner lead material, a copper-based alloy containing copper as a main component is usually used. Specific examples of the copper-based alloy include a Cu-Fe-based alloy, a Cu-Cr-Sn-Zn-based alloy, and a Cu-Zr-based alloy. In this example, for example, a Cu-Fe alloy (iron: 2.1 to 2.6% by weight, zinc: 0.05 to 0.2% by weight, phosphorus: 0.015 to 0.15% by weight, copper: 97% by weight or more) can be exemplified as a preferable one. Next, as shown in FIG. 4, bonding pads (for example, aluminum-based) on the device surface (main surface) of the semiconductor chip 2 and inner ends of the inner lead portions 5 are connected with, for example, a gold-based bonding wire 9. Wire bonding is performed (wire bonding step 114 in FIG. 1). Here, the assembly process 101 is completed, and the lead frame 3 (lead frame & chip composite) is put into the resin sealing process 102.

図5に示すように、モールド装置51(図7)によって、レジン封止工程115(図1)が実行され(封止温度は、摂氏170度から190度程度)、レジン封止体11が形成される。レジン封止体11は、ほぼ平坦な上面11u(下面もほぼ同じ)、4つの周辺テーパ面11t(下半部もほぼ同じ)、およびコーナ面11c(下半部もほぼ同じ)を有している。ここで、レジン封止体11の平面形状は、矩形状から成り、具体的にはコーナ部が面取りされた四角形である。また、ダイパッドサポートバー8aは、レジン封止体11の中央からコーナ部に向かって形成されており、上半部のコーナ面11cと下半部のそれとがなすパッケージコーナ面のほぼ中央部を貫通している。   As shown in FIG. 5, the resin sealing step 115 (FIG. 1) is executed by the molding apparatus 51 (FIG. 7) (sealing temperature is about 170 to 190 degrees Celsius), and the resin sealing body 11 is formed. Is done. The resin sealing body 11 has a substantially flat upper surface 11u (the lower surface is substantially the same), four peripheral tapered surfaces 11t (the lower half is also substantially the same), and a corner surface 11c (the lower half is also the same). Yes. Here, the planar shape of the resin sealing body 11 is a rectangular shape, and specifically, a rectangular shape with a corner portion chamfered. The die pad support bar 8a is formed from the center of the resin sealing body 11 toward the corner portion, and penetrates substantially the center portion of the package corner surface formed by the upper half corner surface 11c and the lower half portion. doing.

レジン封止工程115の後、図1に示すゲートブレーク工程116によって、ランナ部のレジン78rとゲートレジン87r(図18参照)との間で分離処理が行われ、その後、リードフレーム3(リードフレーム&チップ複合体)は、モールド装置51の外部に取り出される(図5においては、ゲートレジン87r等の封止体周辺レジン部材は煩雑さを避けるため表示していない)。続いて、レジンを最終的なキュア完了段階とするためのキュアベーク122(摂氏170から190度で数時間程度)が実行され、レジン封止工程102が完了する。レジン封止工程102が完了したリードフレーム3(リードフレーム&チップ複合体)は、切断成形工程103に投入される。   After the resin sealing step 115, a separation process is performed between the runner resin 78r and the gate resin 87r (see FIG. 18) by the gate break step 116 shown in FIG. & Chip composite) is taken out of the molding apparatus 51 (in FIG. 5, the sealing member peripheral resin member such as the gate resin 87r is not shown to avoid complexity). Subsequently, a curing bake 122 (about 170 to 190 degrees Celsius for several hours) is performed to make the resin a final curing completion stage, and the resin sealing step 102 is completed. The lead frame 3 (lead frame & chip composite) that has completed the resin sealing step 102 is put into the cutting and forming step 103.

切断成形工程103においては、図1に示すように、まず、リードフレーム3の各外枠部コーナ部4a,4b,4c,4dのゲートレジン87r等の封止体周辺レジン部材を取り除くためのゲートカット工程117が実行される。ゲートカット工程117は、たとえば、図11から図14に示す切り落とし部12a,12b,12c,12dを切断金型により、上から下に(リードフレームの上面から下面へ)切り落とすことにより実行される。   In the cutting and forming process 103, as shown in FIG. 1, first, a gate for removing a sealing body peripheral resin member such as the gate resin 87r of each outer frame corner portion 4a, 4b, 4c, 4d of the lead frame 3 A cutting step 117 is performed. The gate cutting step 117 is executed, for example, by cutting off the cut-off portions 12a, 12b, 12c, and 12d shown in FIGS. 11 to 14 from the upper side to the lower side (from the upper surface to the lower surface of the lead frame).

次に、図1に示すように、ダムカット工程118が実行され、不要なダムバー部の内、リード間のリードと共用している部分以外(図14でダムカット部19を例示)が、ほぼ全て切断除去される。ダムカット工程118は、切断金型により、たとえば、上から下に(リードフレームの上面から下面へ)切り落とすことにより実行される。続いて、アウタリード部6の表面処理として、リードメッキ処理119が実行される。通常、半田メッキが行われる。鉛フリー半田材料としては、たとえば、Sn−Bi系,Sn−Cu,あるいはSn−Ag系等の錫系半田を例示することができる。   Next, as shown in FIG. 1, the dam cutting step 118 is executed, and almost all of the unnecessary dam bar portion other than the portion shared with the lead between the leads (the dam cutting portion 19 is illustrated in FIG. 14) is cut. Removed. The dam cutting step 118 is executed by cutting, for example, from the top to the bottom (from the top surface to the bottom surface of the lead frame) with a cutting die. Subsequently, a lead plating process 119 is performed as a surface treatment of the outer lead portion 6. Usually, solder plating is performed. Examples of the lead-free solder material include Sn-Bi, Sn-Cu, or Sn-Ag tin-based solder.

続いて、必要があるときは、図6に示すように、リード成形工程120およびデバイス分離工程121が、通常、ほぼ連続的に実行される。ここで、この例のレジン封止体11の主要寸法を例示する。厚さは、1.5ミリメートル未満、たとえば、1.4ミリメートル程度、1ミリメートル程度等であり、平面形状が、ほぼ正方形であるとすると、一辺は10から18ミリメートル程度であり、リードピッチは、0.8から0.2ミリメートル程度である。また、ピン数は、主に200から600ピン程度である。   Subsequently, when necessary, as shown in FIG. 6, the lead forming step 120 and the device separation step 121 are usually executed almost continuously. Here, the main dimension of the resin sealing body 11 of this example is illustrated. If the thickness is less than 1.5 millimeters, for example, about 1.4 millimeters, about 1 millimeter, etc., and the planar shape is substantially square, one side is about 10 to 18 millimeters, and the lead pitch is It is about 0.8 to 0.2 millimeters. The number of pins is mainly about 200 to 600 pins.

この例は、QFP(Quad Flat Package)である。しかし、下金型、または上金型の一方にのみキャビティが形成されたモールド装置を用いることで、リードフレーム3の片面側にのみレジン封止体11が形成され、レジン封止体11の下面(実装面)からアウタリード部が露出するQFN(Quad Flat Non−Leaded Package)等の矩形パッケージ(平面形状が正方形のパッケージを含む)にも、ほぼそのまま適用できる。更に、その他の形態として、ダイパッドサポートバー8aがレジン封止体のコーナ部に向かって形成され、このダイパッドサポートバー8aの隣にインナリード部5が配置されるようなパッケージにも、ほぼそのまま適用できる。   This example is QFP (Quad Flat Package). However, by using a molding apparatus in which a cavity is formed only in one of the lower mold and the upper mold, the resin sealing body 11 is formed only on one side of the lead frame 3, and the lower surface of the resin sealing body 11 is formed. The present invention can also be applied to a rectangular package (including a package having a square planar shape) such as a QFN (Quad Flat Non-Leaded Package) in which the outer lead portion is exposed from the (mounting surface). Furthermore, as another form, the present invention can be applied almost as it is to a package in which the die pad support bar 8a is formed toward the corner portion of the resin sealing body and the inner lead portion 5 is disposed next to the die pad support bar 8a. it can.

2.本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するモールド金型、レジンタブレット、およびレジン封止装置の概要説明(主に図7から図10)
このセクションでは、セクション1で説明した図1のモールド工程115に使用するモールド金型およびレジン封止装置の概要を説明する。
2. Outline description of a mold, a resin tablet, and a resin sealing device used in the resin sealing step in the method of manufacturing a semiconductor device according to the embodiment of the present application (mainly FIGS. 7 to 10).
In this section, an outline of a mold and a resin sealing device used in the molding step 115 of FIG.

図7は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上下金型の構造と働きを示す模式正断面図(金型を開いた状態)である。図8は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上下金型の構造と働きを示す模式正断面図である。この図8には、金型を閉じて、封止樹脂50の移送及び充填が完了して加圧中の状態を示す。図9は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する下金型の構造を説明するための金型上面図(参考としてマトリクス状のリードフレームを図示)である。図10は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上金型の構造を説明するための金型下面図(参考としてマトリクス状のリードフレームを図示)である。   FIG. 7 is a schematic front sectional view (in a state where the mold is opened) showing the structure and operation of the upper and lower molds used in the resin sealing step which is the main part of the method of manufacturing a semiconductor device according to one embodiment of the present application. . FIG. 8 is a schematic cross-sectional view showing the structure and function of the upper and lower molds used in the resin sealing step, which is the main part of the method for manufacturing a semiconductor device according to one embodiment of the present application. FIG. 8 shows a state where the mold is closed, the transfer and filling of the sealing resin 50 are completed, and the pressure is being applied. FIG. 9 is a top view of a mold for explaining the structure of a lower mold used in a resin sealing process, which is a main part of the method for manufacturing a semiconductor device according to an embodiment of the present application (a matrix-shaped lead frame is used as a reference). (Illustrated). FIG. 10 is a bottom view of a mold for explaining the structure of an upper mold used in a resin sealing process, which is a main part of a method for manufacturing a semiconductor device according to an embodiment of the present application (a matrix-shaped lead frame is used as a reference). (Illustrated).

図7から図10に示すように、モールド装置51(レジン封止装置)の封止部は、相互に対向して上下に配置された下金型52、上金型53(これらを総称して「モールド金型」という)等から構成されている。このモールド金型は、モールド装置51の主要部であるプレス機構にセットされている。この下金型52、上金型53(その本体部分、ゲートインサートピースやコーティング部分を除く金型本体部分)は、たとえば、ビッカース硬度700程度のダイス鋼で構成されている。   As shown in FIGS. 7 to 10, the sealing portion of the molding device 51 (resin sealing device) includes a lower mold 52 and an upper mold 53 (generically referring to a lower mold 52 and an upper mold 53 arranged above and below each other). Etc.) and so on. This mold is set in a press mechanism which is a main part of the molding apparatus 51. The lower mold 52 and the upper mold 53 (the mold main body portion excluding the main body portion, the gate insert piece and the coating portion) are made of die steel having a Vickers hardness of about 700, for example.

図7から図10(主に図7)に示すように、下金型52の最下部には、プレス機構からの力を伝えるための当て板54が設けられている。この当て板54の上面には、エジェクタピン76を収納するときのストッパ64、エジェクタピン駆動スプリング68、キャビティホルダ62を保持するためのサポートピラー66、下バッキングプレート58を突き上げるための下型バッキング突き上げ用ロッド123、この下型バッキング突き上げ用ロッド123を通す下型バッキング突き上げ用穴124等が設置されている。この当て板54には、エジェクタピン駆動スプリング68に保持されたエジェクタピンホルダ56が設けられており、この上のバッキングプレート58にエジェクタピン76およびリターンピン72が固定されている。リターンピン72は、金型が閉じたときに、エジェクタピン76が金型内に取り込まれるように作用する。バッキングプレート58上には、突出用エジェクタピンストッパ92が設けられており、エジェクタピン76の突出量を規制する。サポートピラー66の上には、キャビティホルダ62が設けられており、ゲート部61a(61)、すなわち、流入ゲート部にゲートインサートピース40a(40)がセットされたキャビティブロック88が設置されている。これらのキャビティブロック88、キャビティホルダ62等から構成されるチェイスブロック80(図7)の上面には、キャビティ85a(85)、レジン溜め87a(87)、ランナ部78等が形成されている。キャビティホルダ62の上面端部には、上下金型の位置合わせに用いるガイドウエッジ74が設けられている。下金型52のポットブロック82には、ポット部84が設けられており、そこに投入されたレジンタブレットを加熱した状態でプランジャ86およびプランジャ駆動ピン70により、流動移送させる。このレジンタブレットの組成を重量%例示すると、たとえば、エポキシ系樹脂、フェノールノボラック系の硬化剤、リン系またはアミン系の触媒等からなる樹脂基本成分10から30%程度、溶融シリカ粉末等の充填材70から90%程度である。さらに、シリコーン等の可とう材は、数%程度、エポキシ系シラン化合物等のカップリング剤、エステル化合物等の内部離型剤等からなる界面制御成分を微量、カーボンブラック等の着色剤を微量である。   As shown in FIGS. 7 to 10 (mainly FIG. 7), a lower plate 52 is provided with a contact plate 54 for transmitting the force from the press mechanism. On the upper surface of the abutting plate 54, a stopper 64 for storing the ejector pin 76, an ejector pin drive spring 68, a support pillar 66 for holding the cavity holder 62, and a lower backing push-up for pushing up the lower backing plate 58 are pushed up. The lower rod backing push-up hole 124 through which the lower rod 123 and the lower die backing push-up rod 123 pass is installed. The abutting plate 54 is provided with an ejector pin holder 56 held by an ejector pin drive spring 68, and an ejector pin 76 and a return pin 72 are fixed to a backing plate 58 thereon. The return pin 72 acts so that the ejector pin 76 is taken into the mold when the mold is closed. A protruding ejector pin stopper 92 is provided on the backing plate 58 and regulates the protruding amount of the ejector pin 76. On the support pillar 66, a cavity holder 62 is provided, and a gate block 61a (61), that is, a cavity block 88 in which the gate insert piece 40a (40) is set in the inflow gate portion is installed. A cavity 85a (85), a resin reservoir 87a (87), a runner portion 78, and the like are formed on the upper surface of the chase block 80 (FIG. 7) including the cavity block 88, the cavity holder 62, and the like. A guide wedge 74 used for alignment of the upper and lower molds is provided at the upper end of the cavity holder 62. The pot block 82 of the lower mold 52 is provided with a pot portion 84, and the resin tablet charged therein is heated and transferred by the plunger 86 and the plunger driving pin 70 in a heated state. Examples of the composition of the resin tablet by weight% include, for example, about 10 to 30% of a resin basic component composed of an epoxy resin, a phenol novolac curing agent, a phosphorus or amine catalyst, and a filler such as fused silica powder. It is about 70 to 90%. Furthermore, a flexible material such as silicone is about a few percent, a trace amount of an interfacial control component consisting of a coupling agent such as an epoxy silane compound, an internal mold release agent such as an ester compound, and a small amount of a colorant such as carbon black. is there.

一方、上金型53の最上部には、プレス機構からの力を伝えるための当て板55が設けられており、この当て板55の下面には、キャビティエジェクタピン77を収納するときのストッパ65、エジェクタピン駆動スプリング69、キャビティホルダ63を保持するためのサポートピラー67等が設置されている。この当て板55には、エジェクタピン駆動スプリング69に保持されたエジェクタピンホルダ57が設けられており、この下のバッキングプレート59にキャビティエジェクタピン77、カルエジェクタピン79およびリターンピン73が固定されている。リターンピン73は、金型が閉じたときに、エジェクタピン77およびカルエジェクタピン79が金型内に取り込まれるように作用する。バッキングプレート59の下には、突出用エジェクタピンストッパ93が設けられており、エジェクタピン77およびカルエジェクタピン79の突出量を規制する。サポートピラー67の下には、キャビティホルダ63が設けられており、ゲート部61b(61)、すなわち、流入ゲート部にゲートインサートピース40b(40)がセットされたキャビティブロック89が、設置されている。これらのキャビティブロック89、キャビティホルダ63、カルブロック81等から構成されるチェイスブロックの下面には、キャビティ85b(85)、レジン溜め87b(87)、カル部83等が形成されている。キャビティホルダ63の下面端部には、ガイドウエッジ74とかみ合って、上下金型の位置合わせを行うガイドウエッジ75が設けられている。   On the other hand, an upper plate 53 is provided with a contact plate 55 for transmitting the force from the press mechanism, and a stopper 65 for accommodating the cavity ejector pins 77 is provided on the lower surface of the contact plate 55. In addition, an ejector pin driving spring 69, a support pillar 67 for holding the cavity holder 63, and the like are installed. The abutting plate 55 is provided with an ejector pin holder 57 held by an ejector pin drive spring 69, and a cavity ejector pin 77, a cal ejector pin 79 and a return pin 73 are fixed to a backing plate 59 below this. Yes. The return pin 73 acts so that when the mold is closed, the ejector pin 77 and the cal ejector pin 79 are taken into the mold. A protruding ejector pin stopper 93 is provided under the backing plate 59 to regulate the protruding amount of the ejector pin 77 and the cal ejector pin 79. A cavity holder 63 is provided under the support pillar 67, and a gate block 61b (61), that is, a cavity block 89 in which the gate insert piece 40b (40) is set in the inflow gate portion is installed. . A cavity 85b (85), a resin reservoir 87b (87), a cull portion 83, and the like are formed on the lower surface of the chase block including the cavity block 89, the cavity holder 63, the cull block 81, and the like. A guide wedge 75 that engages with the guide wedge 74 and aligns the upper and lower molds is provided at the lower end of the cavity holder 63.

図9に示すように、たとえば、マトリクス状のリードフレーム3を例にとると、封止の実行の際には、2枚のリードフレーム3を、各単位デバイス領域3aが対応する下キャビティ85aに位置合わせされるように、下キャビティブロック88上にセットする。この2枚のリードフレーム3の位置を上キャビティブロック89の下面に投影すると、図10のようになる。   As shown in FIG. 9, for example, in the case of a matrix-like lead frame 3, when performing the sealing, the two lead frames 3 are placed in the lower cavity 85a corresponding to each unit device region 3a. Set on the lower cavity block 88 to be aligned. When the positions of the two lead frames 3 are projected onto the lower surface of the upper cavity block 89, the result is as shown in FIG.

実際に図1のモールド工程115を実行するときは、図7のように金型が開いた状態で、図9および図19(または図21)のように、リードフレーム3をセットし、ポット部84にレジンタブレットを投入した状態で、図8のように金型を閉じて、型締め力(たとえば、80トン程度)を印加した状態で、レジンタブレット溶融時間(たとえば10秒程度)経過後、レジン注入を開始する。レジン注入圧は、たとえば、12.7MPa程度を中心に、9.8MPaから19.6MPa程度を好適な範囲として例示することができる。なお、モールド工程実行時にはキャビティブロック88,89等の封止樹脂50に触れる部分は、摂氏175度程度に加熱されている。レジン注入を開始から、たとえば、10秒程度で充填が完了する。その後、型締めした状態で、たとえば、先のレジン注入圧と同程度の充填圧力を印加した状態で、キュア処理(金型内キュア)をたとえば100秒程度実行する。その後、型開きすると、エジェクタピン76,77,78が自動的に作用して、離型が実行される。この一連のサイクル時間は、たとえば、120秒程度である。   1 is actually executed, the lead frame 3 is set as shown in FIGS. 9 and 19 (or FIG. 21) with the mold opened as shown in FIG. In the state where the resin tablet is put into 84, the mold is closed as shown in FIG. 8 and the mold clamping force (for example, about 80 tons) is applied, and after the resin tablet melting time (for example, about 10 seconds) elapses, Begin resin infusion. The resin injection pressure can be exemplified by a suitable range of about 9.8 MPa to 19.6 MPa, for example, centering on about 12.7 MPa. When the molding process is executed, the portions that touch the sealing resin 50 such as the cavity blocks 88 and 89 are heated to about 175 degrees Celsius. Filling is completed in about 10 seconds from the start of resin injection, for example. Thereafter, in a state where the mold is clamped, for example, in a state where a filling pressure similar to the previous resin injection pressure is applied, a curing process (curing in the mold) is performed for about 100 seconds, for example. Thereafter, when the mold is opened, the ejector pins 76, 77, and 78 are automatically actuated to perform mold release. This series of cycle times is, for example, about 120 seconds.

3.本願の前記一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程に使用するリードフレームの概要説明(主に図11から図13)
このセクションでは、セクション1及び2で説明した組み立て&レジン封止工程に使用するリードフレームと周辺の関係を更に説明する。ここでは、銅を主要な成分とする銅系リードフレーム(リードフレーム厚さは、たとえば、0.125ミリメートル程度)を例にとり具体的に説明する。
3. Outline description of lead frame used in assembly & resin sealing step in manufacturing method of semiconductor device of one embodiment of the present application (mainly FIG. 11 to FIG. 13)
In this section, the relationship between the lead frame used in the assembly and resin sealing process described in sections 1 and 2 and the surroundings will be further described. Here, a copper-based lead frame (lead frame thickness is, for example, about 0.125 millimeters) whose main component is copper will be specifically described.

なお、ここで説明するリードフレームの平面形状等は、一例であって、必要に応じて、また、品種によって種々変形可能であることは言うまでもない。   It should be noted that the planar shape and the like of the lead frame described here are merely examples, and it is needless to say that various modifications can be made depending on the type as necessary.

図11は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程におけるリードフレーム(ボンディングワイヤ等は省略)の上面図(リードフレーム各部説明用)である。図12は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程におけるリードフレーム(ボンディングワイヤ等は省略)の上面図(リードフレームと金型等の各部関係説明用)である。図13は図12のリードフレーム(リードフレーム&チップ複合体)の単位領域の左下の1/4の拡大透過上面図(下キャビティブロックの構造が見えるように表示)である。   FIG. 11 is a top view (for explaining each part of the lead frame) of the lead frame (bonding wires and the like are omitted) in the resin sealing step, which is the main part of the method of manufacturing a semiconductor device according to the embodiment of the present application. FIG. 12 is a top view of a lead frame (bonding wires and the like are omitted) in a resin sealing process, which is a main part of the method of manufacturing a semiconductor device according to an embodiment of the present application (for explaining the relationship between each part of the lead frame and the mold). It is. FIG. 13 is an enlarged transparent top view (displayed so that the structure of the lower cavity block can be seen) of the lower left quarter of the unit region of the lead frame (lead frame & chip composite) of FIG.

図11及び図12に基づいて、リードフレーム3の単位デバイス領域3aの構造等を説明する。図11に示すように、中央部にはダイパッド14があり、その上に半導体ウエハ2が固着されており、ダイパッド14は4本のダイパッドサポートバー8(8a,8b,8c,8d)によって、単位デバイス領域3aの外枠部コーナ部4a,4b,4c,4dに連結されている。各ダイパッドサポートバー8a,8b,8c,8dの中間部にはオフセット屈曲部16があり、それより内側(オフセット領域15)は外部と比べて若干低くされている。これは、ワイヤボンディングに必要なレジンの厚みを確保するためである。隣接するダイパッドサポートバー8a,8b,8c,8dの間には、インナリード部5とアウタリード部6からなるリードが多数密集して配置されており、多数のリードは、辺毎にダムバー部7で両端の外枠部コーナ部4a,4b,4c,4dに連結保持されている。インナリード部5の各内端は自由端であるが、アウタリード部6の外端は、通常、外枠部4に連結されている。レジン封止体11が形成される部分は、角が落とされた正方形または正方形に近い矩形として、図中に破線で示されている。また、各外枠部コーナ部4a,4b,4c,4dにおいて、図1で説明したゲートカット工程117で切り落とされる領域12a,12b,12c,12dを図中に破線で囲んで示す。外枠部コーナ部4aには、レジン溜め開口17が設けられており、その部分へ向けてダイパッドサポートバー8aが、ほぼ直線状に延びている。これに対して、その他の外枠部コーナ部4b,4c,4dにおいては、ダイパッドサポートバー8b,8c,8dは、Y字分岐18を呈している。   The structure and the like of the unit device area 3a of the lead frame 3 will be described with reference to FIGS. As shown in FIG. 11, there is a die pad 14 at the center, and the semiconductor wafer 2 is fixed thereon, and the die pad 14 is unitized by four die pad support bars 8 (8a, 8b, 8c, 8d). It is connected to the outer frame corner portions 4a, 4b, 4c and 4d of the device region 3a. There is an offset bent portion 16 in the middle portion of each die pad support bar 8a, 8b, 8c, 8d, and the inner side (offset region 15) is slightly lower than the outside. This is to ensure the resin thickness necessary for wire bonding. Between the adjacent die pad support bars 8a, 8b, 8c, and 8d, a large number of leads composed of the inner lead portion 5 and the outer lead portion 6 are arranged densely. The outer frame corner portions 4a, 4b, 4c and 4d at both ends are connected and held. Each inner end of the inner lead portion 5 is a free end, but the outer end of the outer lead portion 6 is usually connected to the outer frame portion 4. A portion where the resin sealing body 11 is formed is indicated by a broken line in the drawing as a square with a corner dropped or a rectangle close to a square. Further, in the outer frame corner portions 4a, 4b, 4c, and 4d, regions 12a, 12b, 12c, and 12d cut out in the gate cutting step 117 described with reference to FIG. The outer frame corner portion 4a is provided with a resin reservoir opening 17, and a die pad support bar 8a extends substantially linearly toward that portion. On the other hand, in the other outer frame corner portions 4b, 4c, 4d, the die pad support bars 8b, 8c, 8d exhibit a Y-shaped branch 18.

続いて、図12について説明する。この図は本質的に図11と同一であるが、図5及び図8で説明したレジン封止体11および封止体周辺レジン部材との関係を明確にすることに重点を置いている。すなわち、外枠部コーナ部4aにおいては、レジン充填完了時点では、金型のランナ部78に対応してランナ部のレジン78rが形成され、レジン溜め87およびゲート流路60に対応してゲートレジン87rが形成される。一方、その他の外枠部コーナ部4b,4c,4dにおいては、エアベント部45b,45c,45dに対応してエアベント部のレジン(比較的薄い)が形成される。通常、エアベント部45b,45c,45dの厚さは、10から40マイクロメートル程度である。   Next, FIG. 12 will be described. This figure is essentially the same as FIG. 11, but focuses on clarifying the relationship between the resin sealing body 11 and the sealing body peripheral resin member described with reference to FIGS. That is, in the outer frame corner portion 4a, when the resin filling is completed, a runner portion resin 78r is formed corresponding to the mold runner portion 78, and the gate resin corresponding to the resin reservoir 87 and the gate channel 60 is formed. 87r is formed. On the other hand, in the other outer frame corner portions 4b, 4c, 4d, an air vent resin (relatively thin) is formed corresponding to the air vents 45b, 45c, 45d. Usually, the thickness of the air vent portions 45b, 45c, 45d is about 10 to 40 micrometers.

図13は、基本的に図11又は図12の外枠部コーナ部4aを含む単位デバイス領域3aの1/4を拡大したものである。この図は、主に、リードフレーム3と下金型の上面との関係、および、同図にある端部インナリード部(隣接インナリード部)5bの外端部と、ゲート部61(流入ゲート部61a)にセットされたゲートインサートピース40a(40)との関係を示すためのものである。図13に示すように、右上には広いキャビティ85があり、その左および下側周辺にはダムバークランプ面71が設けられている。面圧逃げ後退部42は、ダムバークランプ面71よりも、たとえば、100から200マイクロメートル程度後退している。   FIG. 13 is an enlarged view of 1/4 of the unit device region 3a that basically includes the outer frame corner portion 4a of FIG. 11 or FIG. This figure mainly shows the relationship between the lead frame 3 and the upper surface of the lower mold, the outer end portion of the end inner lead portion (adjacent inner lead portion) 5b and the gate portion 61 (inflow gate). It is for showing the relationship with the gate insert piece 40a (40) set in the part 61a). As shown in FIG. 13, there is a wide cavity 85 on the upper right, and a dam bar clamp surface 71 is provided on the left and lower periphery. The surface pressure escape retreating portion 42 is retreated, for example, about 100 to 200 micrometers from the dam bar clamp surface 71.

ゲート部61(流入ゲート部61a)及び、その周辺について、次セクションにおいて、更に詳しく説明する。   The gate section 61 (inflow gate section 61a) and its periphery will be described in more detail in the next section.

4.本願の前記一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程に使用するリードフレームおよびモールド金型(ゲート部周辺)の詳細説明(主に図14から図20)
ここで説明するリードフレームおよびモールド金型の平面的および立体的な形状等は一例であって、必要に応じて、又は、品種によって種々変形可能であることは言うまでもない。
4). Detailed description of lead frame and mold die (around gate part) used in assembly & resin sealing step in manufacturing method of semiconductor device of one embodiment of the present application (mainly FIGS. 14 to 20)
The planar and three-dimensional shapes and the like of the lead frame and the mold described here are merely examples, and it goes without saying that various modifications can be made as necessary or depending on the type.

なお、以下に於いては、上下に同じものがある場合は、原則として、一方のみについて説明するが、説明する事項は、そうでない旨、明示した場合、および、そうでないことが明白である場合のほかは、他方についてもそのまま当てはまることは言うまでもない。   In the following, if there is the same thing in the upper and lower sides, in principle, only one will be explained, but the matter to be explained is clearly stated that it is not, and it is clear that it is not so It goes without saying that the same applies to the other.

図14は図13の流入ゲート部の部分拡大透過上面図(リードフレームとの接触部分説明用)である。図15は図13の流入ゲート部の部分拡大透過上面図(リードクランプ面説明用)である。図16は図14の矢印VP(高さ方向は図19の矢印VP)方向から見た下金型の斜視図(見やすいようにリードフレームは図示せず)である。図17は図16のゲートインサートピース40(40a)及びその周辺の拡大斜視図である。図18は図13から図15のA−A’断面に対応する図8のゲート部周辺断面図である。図19は図14および図15のP−P’断面に対応する図7(リードフレームを置いたとき)のゲート部周辺断面図である。図20は図14および図15のP−P’断面に対応する図8(見やすいように封止樹脂は図示せず)のゲート部周辺断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における組み立て&レジン封止工程に使用するリードフレームおよびモールド金型(ゲート部周辺)の詳細を説明する。   FIG. 14 is a partially enlarged transparent top view of the inflow gate portion of FIG. 13 (for explaining the contact portion with the lead frame). FIG. 15 is a partially enlarged transparent top view of the inflow gate portion of FIG. 13 (for explaining the lead clamp surface). 16 is a perspective view of the lower mold viewed from the direction of the arrow VP in FIG. 14 (the height direction is the arrow VP in FIG. 19) (the lead frame is not shown for easy viewing). FIG. 17 is an enlarged perspective view of the gate insert piece 40 (40a) of FIG. 16 and its surroundings. 18 is a sectional view of the periphery of the gate portion of FIG. 8 corresponding to the A-A ′ section of FIGS. 13 to 15. FIG. 19 is a sectional view of the periphery of the gate portion of FIG. 7 (when a lead frame is placed) corresponding to the P-P ′ section of FIGS. 14 and 15. 20 is a cross-sectional view of the periphery of the gate portion of FIG. 8 (the sealing resin is not shown for the sake of clarity) corresponding to the P-P ′ cross section of FIGS. 14 and 15. Based on these, the details of the lead frame and mold die (around the gate portion) used in the assembly and resin sealing step in the method of manufacturing a semiconductor device according to one embodiment of the present application will be described.

図15に示すように、ゲートインサートピース40(40a)の中央部には、ゲート流路60があり、その両側にはハッチングを付したリードクランプ面41(図16又は図17)がある。図14にリードクランプ面41が、リードフレーム3のインナリード部等を押さえる部分43を、斜線を付して示す。また、図14に示すように、ゲート流路60の(キャビティ側の)幅WGは、レジン封止体のコーナ部11cの幅WPよりも狭く設定されている。たとえば、コーナ部11cの幅WPを800マイクロメートル程度とした場合、ゲート流路60の(キャビティ側の)幅WGは、300から700マイクロメートル程度が好適である。なお、ゲート流路60の(キャビティ側の)深さとしては、たとえば、100から400マイクロメートル程度を例示することができる。   As shown in FIG. 15, there is a gate channel 60 at the center of the gate insert piece 40 (40a), and there are lead clamp surfaces 41 (FIG. 16 or FIG. 17) with hatching on both sides. FIG. 14 shows a portion 43 where the lead clamp surface 41 presses the inner lead portion of the lead frame 3 with hatching. As shown in FIG. 14, the width WG (on the cavity side) of the gate channel 60 is set to be narrower than the width WP of the corner portion 11c of the resin sealing body. For example, when the width WP of the corner portion 11c is about 800 micrometers, the width WG (on the cavity side) of the gate channel 60 is preferably about 300 to 700 micrometers. An example of the depth (on the cavity side) of the gate channel 60 is about 100 to 400 micrometers.

次に、図14、図15等で説明した点を図16及び図17に示す斜視図を用いて更に説明する。図16及び図17に示すように、下部ゲートインサートピース40aを例にとると、ゲートインサートピース40のリードクランプ面41は、全体として、ダムバークランプ面71を基準面とすると若干、高い位置にある(すなわち、突出している)。ゲートインサートピース40(40a)のキャビティ側内面40cは、そのまま、キャビティ85の内面を構成している。   Next, the points described with reference to FIGS. 14 and 15 will be further described with reference to the perspective views shown in FIGS. As shown in FIG. 16 and FIG. 17, when the lower gate insert piece 40a is taken as an example, the lead clamp surface 41 of the gate insert piece 40 as a whole is positioned slightly higher when the dam bar clamp surface 71 is used as a reference surface. Yes (ie protruding). The cavity side inner surface 40c of the gate insert piece 40 (40a) constitutes the inner surface of the cavity 85 as it is.

次に、図18から図20に基づいて、ゲート部61(流入ゲート部61a)の周辺の金型断面構造を説明する。図18は図16に示すゲート流路60およびランナ部78の中央を縦断する垂直断面(レジン充填完了時点)である。この例では、下キャビティブロック88および上キャビティブロック89の両方に下部ゲートインサートピース40aおよび上部ゲートインサートピース40bが、それぞれセットされている。下部ゲートインサートピース40aおよび上部ゲートインサートピース40bのそれぞれの本体部分40wは、たとえば、炭化タングステン−コバルト系焼結体(具体的にはWC−Co超硬材)等の超硬材で構成されており、この例では、その表面の全体が、ハードクロムメッキ膜(厚さ、たとえば、2から5マイクロメートル程度)等による表面コート部材膜44で覆われている。なお、このハードクロムメッキ膜のビッカース硬度は、たとえば、800から1000程度である。また、炭化タングステン−コバルト系焼結体の粒度としては、たとえば、1.5から2.5ミリメートル程度(いわゆる「中粒子超硬合金」に属する)を好適なものとして例示することができる。炭化タングステン系焼結体は、超硬材として、多用されており、耐摩耗性も高く、入手も容易である。特に、炭化タングステン−コバルト系焼結体は、その代表的な形態であり、ゲートインサートピースの母材として有効である。クロム部材膜は、硬度も比較的高く、安定なコーティングを形成しやすいメリットを有する。特に、ハードクロムメッキ膜は、金型分野で多用されており、ゲートインサートピースへのコーティング加工も容易である。   Next, a mold cross-sectional structure around the gate portion 61 (inflow gate portion 61a) will be described with reference to FIGS. FIG. 18 is a vertical cross section (at the time of resin filling completion) that cuts through the center of the gate channel 60 and the runner portion 78 shown in FIG. In this example, the lower gate insert piece 40a and the upper gate insert piece 40b are set in both the lower cavity block 88 and the upper cavity block 89, respectively. The main body portions 40w of the lower gate insert piece 40a and the upper gate insert piece 40b are made of a cemented carbide material such as a tungsten carbide-cobalt based sintered body (specifically, a WC-Co cemented carbide material). In this example, the entire surface is covered with a surface coat member film 44 of a hard chrome plating film (thickness, for example, about 2 to 5 micrometers) or the like. The Vickers hardness of the hard chrome plating film is, for example, about 800 to 1000. Moreover, as a particle size of the tungsten carbide-cobalt based sintered body, for example, about 1.5 to 2.5 millimeters (belonging to so-called “medium particle cemented carbide”) can be exemplified as a suitable one. Tungsten carbide-based sintered bodies are frequently used as superhard materials, have high wear resistance, and are easily available. In particular, the tungsten carbide-cobalt-based sintered body is a typical form thereof and is effective as a base material for a gate insert piece. The chromium member film has a relatively high hardness and has an advantage that a stable coating can be easily formed. In particular, the hard chrome plating film is widely used in the mold field, and the gate insert piece can be easily coated.

なお、「表面の全体」といっても、電解メッキ処理上の理由で成膜されない部分があることを許容する。なお、パッケージ厚さTは、たとえば、1ミリメートル程度である。   Note that even if “the entire surface” is mentioned, it is allowed that there is a portion that is not formed for reasons of electrolytic plating. The package thickness T is, for example, about 1 millimeter.

図19(図18よりも更に拡大)は図16に示すリードクランプ面41を縦断する垂直断面(リードフレームのセット後、型締め前)である。ここで、ダムバークランプ面71を基準面とするリードクランプ面41の突出長さPLは、たとえば、10から20マイクロメートル程度である。   FIG. 19 (further enlarged than FIG. 18) is a vertical cross section (after the lead frame is set and before the mold is clamped) that longitudinally cuts the lead clamp surface 41 shown in FIG. Here, the protruding length PL of the lead clamp surface 41 with the dam bar clamp surface 71 as a reference surface is, for example, about 10 to 20 micrometers.

図20は型締め完了、レジン注入前の図19と同じ断面の断面図である。これからわかるように、型締め時においては、リードクランプ面41は、リードフレーム3を押さえている。   20 is a cross-sectional view of the same cross section as FIG. 19 before the mold clamping is completed and the resin is injected. As can be seen, the lead clamp surface 41 holds the lead frame 3 during mold clamping.

以上、これまで説明してきたように、本願の一実施の形態の主な特徴は、炭化タングステン−コバルト系焼結体等の超硬材で構成された下部ゲートインサートピース40aおよび上部ゲートインサートピース40bのそれぞれの本体部分40wの表面全体をハードクロムメッキ膜等による表面コート部材膜44で覆っていることにある。このような構造にすることにより、下金型52と上金型53とで銅系リードフレーム3をクランプしたときに、下部ゲートインサートピース40aおよび上部ゲートインサートピース40bのそれぞれの本体部分40wの表面が銅系リードフレーム3に接することが無くなり、表面コート部材膜44の部分が銅系リードフレーム3に接するようになるので、銅系リードフレームの銅イオンが、焼結体のバインダ部であるコバルト部分へ拡散することが無くなる。その結果、焼結体のバインダ部がもろくなり、クリーニング等の際に剥離するという課題を解決することができる。   As described above, as described above, the main feature of one embodiment of the present application is that the lower gate insert piece 40a and the upper gate insert piece 40b are made of cemented carbide such as tungsten carbide-cobalt based sintered body. The entire surface of each main body portion 40w is covered with a surface coat member film 44 made of a hard chrome plating film or the like. With this structure, when the copper-based lead frame 3 is clamped by the lower mold 52 and the upper mold 53, the surface of the main body portion 40w of each of the lower gate insert piece 40a and the upper gate insert piece 40b. Does not come into contact with the copper-based lead frame 3, and the surface coat member film 44 comes into contact with the copper-based lead frame 3, so that the copper ions of the copper-based lead frame are cobalt which is the binder part of the sintered body. It will not spread to any part. As a result, the binder part of the sintered body becomes brittle and can solve the problem of peeling during cleaning or the like.

5.本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等の詳細説明(主に図21から図24)
ゲートインサートピースは、通常、挿入等の都合上、挿入する方向の先の方が細くなるテーパが付いているが、以下の例では、図示の都合上、テーパは表示していない。
5. Detailed description of the structure and materials of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the embodiment of the present application (mainly FIGS. 21 to 24)
The gate insert piece usually has a taper that becomes narrower in the direction of insertion for convenience of insertion or the like. However, in the following example, the taper is not shown for convenience of illustration.

図21は本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等の詳細を説明するための図18から図20等のゲートインサートピース本体部分の微細構造図である。図22は図14のゲートインサートピースおよびリードフレームのT−T’の模式的拡大断面図である(他の部分は、見やすくするために表示していない。以下同じ)。図23は図22のゲートインサートピースが使用された結果、ゲート流路の表面コート部材膜が除去された状態を示す図22に対応する模式的拡大断面図である。図24は表面コート部材膜の形成方法の都合等の理由で、ゲートインサートピースの一部表面に表面コート部材膜が形成されていない例を示す図22に対応する模式的拡大断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等の詳細を説明する。   FIG. 21 is a gate insert piece main body of FIGS. 18 to 20 for explaining details of the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the embodiment of the present application. It is a fine structure figure of a part. FIG. 22 is a schematic enlarged sectional view of T-T ′ of the gate insert piece and the lead frame of FIG. 14 (other portions are not shown for the sake of clarity. The same applies hereinafter). FIG. 23 is a schematic enlarged cross-sectional view corresponding to FIG. 22 showing a state where the surface coat member film of the gate channel is removed as a result of using the gate insert piece of FIG. FIG. 24 is a schematic enlarged cross-sectional view corresponding to FIG. 22 showing an example in which the surface coat member film is not formed on a part of the surface of the gate insert piece for reasons of the method of forming the surface coat member film. Based on these, the details of the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the embodiment of the present application will be described.

(1)ゲートインサートピースの構造&材料等(メッキ等による基本構造)の詳細説明(主に図21および図22):
ゲートインサートピース本体部分40wの微細構造は、炭化タングステン−コバルト系焼結体(超硬材)を例(具体的には、WC−Co超硬材)にとれば、図21に示すものとなる。図21に示すように、バインダであるコバルト相C中に、主材である炭化タングステン粒子Wが分散されている。言い換えると、炭化タングステン粒界Wの隙間にコバルト相Cが充填されている。なお、炭化タングステン−コバルト系焼結体(超硬材)のビッカース硬度は、たとえば、1500程度である。
(1) Detailed description of gate insert piece structure and materials (basic structure by plating or the like) (mainly FIGS. 21 and 22):
The fine structure of the gate insert piece main body portion 40w is as shown in FIG. 21 when a tungsten carbide-cobalt-based sintered body (super hard material) is taken as an example (specifically, a WC-Co super hard material). . As shown in FIG. 21, tungsten carbide particles W as a main material are dispersed in a cobalt phase C as a binder. In other words, the gap between the tungsten carbide grain boundaries W is filled with the cobalt phase C. Note that the Vickers hardness of the tungsten carbide-cobalt-based sintered body (superhard material) is, for example, about 1500.

次に、図20のゲートインサートピース40(ここでは、一例として下部ゲートインサートピース40a)のゲート流路60(図17)に直交する断面を図22に示す。図22に示すように、ゲートインサートピース40(40a)の表面の全体に表面コート部材膜44が形成されている。従って、少なくともリードクランプ面41の内、銅系リードフレーム3をクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜44が形成されていることになる。   Next, FIG. 22 shows a cross section orthogonal to the gate channel 60 (FIG. 17) of the gate insert piece 40 of FIG. 20 (here, the lower gate insert piece 40 a as an example). As shown in FIG. 22, a surface coat member film 44 is formed on the entire surface of the gate insert piece 40 (40a). Therefore, a surface coat member film 44 having a property of preventing the diffusion of copper is formed at least on the portion of the lead clamp surface 41 that contacts the copper-based lead frame 3 when it is clamped. Become.

また、このような場合は、ゲートインサートピース40(40a、40b)の主表面48(下部ゲートインサートピース40aの上面、上部ゲートインサートピース40bの下面)の全体に表面コート部材膜44が形成されていることになる。   In such a case, the surface coat member film 44 is formed on the entire main surface 48 (the upper surface of the lower gate insert piece 40a, the lower surface of the upper gate insert piece 40b) of the gate insert piece 40 (40a, 40b). Will be.

このような構造は、表面コート部材膜44をゲートインサートピース40(40a、40b)の表面全体(比較的小面積部分で形成されない部分がある場合を含む)に形成するので、成膜方法に係らず、製造が簡単であるというメリットを有する。特に、メッキ法で形成する場合は、特に有利である。   In such a structure, the surface coat member film 44 is formed on the entire surface of the gate insert piece 40 (40a, 40b) (including the case where there is a portion that is not formed in a relatively small area portion). Therefore, it has the merit that it is easy to manufacture. In particular, it is particularly advantageous when formed by a plating method.

(2)前記基本構造のゲートインサートピースの使用による構造変化についての説明(主に図23):
図23に示すものは、たとえば、図22に示すゲートインサートピース(40a)の断面構造の使用による経時変化のある時点を示すものと考えることができる。すなわち、図23に示すように、封止樹脂流により、ゲート流路60内の表面コート部材膜44が除去された結果、ゲート流路60内の表面コート部材膜44の全部又は一部が消失したものである。このような構造であっても、少なくともリードクランプ面41の内、銅系リードフレーム3をクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜44が形成されている限り、図22と同様に使用可能である。これは、もともと、ゲートインサートピース本体部分40wの方が、表面コート部材膜44(たとえば、炭化タングステン−コバルト系焼結体)よりも、封止樹脂に対する耐摩耗性が高い(その方がゲートインサートピースとしては好ましい)場合が一般的であるからである。
(2) Explanation of structural change due to use of the gate insert piece of the basic structure (mainly FIG. 23):
What is shown in FIG. 23 can be considered to indicate a point in time that changes due to the use of the cross-sectional structure of the gate insert piece (40a) shown in FIG. That is, as shown in FIG. 23, as a result of the surface coating member film 44 in the gate channel 60 being removed by the sealing resin flow, all or part of the surface coating member film 44 in the gate channel 60 disappears. It is a thing. Even in such a structure, at least a portion of the lead clamp surface 41 that contacts the copper-based lead frame 3 when the copper-based lead frame 3 is clamped is a surface coat member film 44 that has a property of preventing copper diffusion. Can be used in the same manner as in FIG. This is because the gate insert piece main body portion 40w originally has higher wear resistance to the sealing resin than the surface coat member film 44 (for example, tungsten carbide-cobalt based sintered body). This is because such a case is preferable as a piece.

また、このような構造は、最初から図23に示す部分にだけ、表面コート部材膜44を成膜させることによって形成することが加工である。更に、図22のように表面の全面に表面コート部材膜44を成膜させた後に、ゲート流路60内の表面コート部材膜44を除去することによって形成してもよい。これらのいずれの場合に於いても、表面コート部材膜44は、少なくともリードクランプ面41の全面に形成されていることとなる。もちろん、少なくともリードクランプ面41の内、銅系リードフレーム3をクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜44が形成されていることになる。   Further, such a structure is formed by forming the surface coat member film 44 only on the portion shown in FIG. 23 from the beginning. Further, as shown in FIG. 22, the surface coat member film 44 may be formed on the entire surface, and then the surface coat member film 44 in the gate channel 60 may be removed. In any of these cases, the surface coat member film 44 is formed on at least the entire surface of the lead clamp surface 41. Of course, at least a portion of the lead clamp surface 41 that is in contact with the copper-based lead frame 3 when it is clamped is formed with a surface coat member film 44 having a property of preventing copper diffusion. Become.

(3)前記基本構造のゲートインサートピースの作製上の理由等による変形例(主に図24):
図22に示すような表面コート部材膜44を形成しようとする場合でも、メッキ電流が回り込まない等の理由で、図24に示すように、ゲートインサートピース40(40a)の裏面等には、表面コート部材膜44が形成されない場合がある。また、電解メッキ等のほか、一般に指向性を有するPVD(Physical Vapor Deposition)、すなわち、スパッタリング成膜、イオンプレーティング、溶射(Thermal Spraying)、プラズマ溶射(Thermal Plasma Spraying)等では、このような部分的な成膜となりやすい。また、このような構造は、意図的に形成することもできる。先と同様に、これらのいずれの場合に於いても、表面コート部材膜44は、少なくともリードクランプ面41の全面に形成されていることとなる。もちろん、少なくともリードクランプ面41の内、銅系リードフレーム3をクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜44が形成されていることになる。
(3) Modification example (mainly FIG. 24) due to reasons for manufacturing the gate insert piece having the above basic structure:
Even when the surface coat member film 44 as shown in FIG. 22 is to be formed, the back surface of the gate insert piece 40 (40a), etc., as shown in FIG. The coat member film 44 may not be formed. In addition to electrolytic plating, generally, PVD (Physical Vapor Deposition) having directivity, ie, sputtering film formation, ion plating, thermal spraying, plasma spraying (Thermal Plasma Spraying), etc. It is easy to become a typical film formation. Moreover, such a structure can also be formed intentionally. Similarly to the above, in any of these cases, the surface coat member film 44 is formed on at least the entire surface of the lead clamp surface 41. Of course, at least a portion of the lead clamp surface 41 that is in contact with the copper-based lead frame 3 when it is clamped is formed with a surface coat member film 44 having a property of preventing copper diffusion. Become.

また、表面コート部材膜非形成部分が、比較的小面積である場合には(例えば、全体の20%未満程度)、前記表面コート部材膜は、ゲートインサートピース40(40a)の全表面に形成されているということができる。   When the surface coat member film non-formation portion has a relatively small area (for example, less than about 20% of the whole), the surface coat member film is formed on the entire surface of the gate insert piece 40 (40a). It can be said that.

6.本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等に関する各種変形例の説明(主に図25から図28)
このセクションでは、図19、図20および図22から図24で説明したゲートインサートピースの構造&材料等に関する各種変形例を説明する。
6). Description of various modifications related to the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the embodiment of the present application (mainly FIGS. 25 to 28)
In this section, various modifications relating to the structure and material of the gate insert piece described in FIGS. 19, 20 and 22 to 24 will be described.

図25は本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等に関する変形例1(局所コート)を説明するための図20に対応するゲート部周辺断面図である。図26は図22に対応し、図25のゲートインサートピースの横断面(図14のT−T’断面)を表す模式的拡大断面図である。図27は本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等に関する変形例2(クランプ面全面コート)を説明するための図22に対応するゲート部周辺断面図である。図28は本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等に関する変形例3(上面全面コート)を説明するための図22に対応するゲート部周辺断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するゲートインサートピースの構造&材料等に関する各種変形例を説明する。   FIG. 25 corresponds to FIG. 20 for explaining Modification 1 (local coating) relating to the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a gate part periphery sectional drawing. 26 corresponds to FIG. 22 and is a schematic enlarged cross-sectional view showing a cross section (T-T ′ cross section of FIG. 14) of the gate insert piece of FIG. 25. FIG. 27 is a view for explaining a modification 2 (clamp surface entire surface coating) regarding the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a corresponding gate part periphery sectional drawing. FIG. 28 corresponds to FIG. 22 for explaining Modification 3 (upper surface full surface coating) relating to the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to one embodiment of the present application. FIG. Based on these, various modifications relating to the structure and material of the gate insert piece used in the resin sealing step in the method of manufacturing a semiconductor device according to the one embodiment of the present application will be described.

(1)ゲートインサートピースのコート構造に関する変形例1(局所コート)の説明(主に図25および図26):
リードフレーム3をクランプしているときに、リードフレーム3と接触しているゲートインサートピース40(40a、40b)の部分は、基本的に、リードクランプ面41のみに出現する。従って、図18から図20、図22等のように、表面コート部材膜44をゲートインサートピース40(40a、40b)の必ずしも全表面に形成する必要はない。従って、図25および図26に示すように、リードクランプ面41のうちの実際にリードフレーム3をクランプしているときに、リードフレーム3と接触している部分にのみ表面コート部材膜44を形成するようにしてもよい。このような場合は、少なくともリードクランプ面41の内、銅系リードフレーム3をクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜44が形成されていることになる。
(1) Description of Modification Example 1 (Local Coat) on the gate insert piece coating structure (mainly FIGS. 25 and 26):
When the lead frame 3 is clamped, the portion of the gate insert piece 40 (40a, 40b) in contact with the lead frame 3 basically appears only on the lead clamp surface 41. Therefore, as shown in FIGS. 18 to 20, 22 and the like, the surface coat member film 44 is not necessarily formed on the entire surface of the gate insert piece 40 (40a, 40b). Accordingly, as shown in FIGS. 25 and 26, when the lead frame 3 is actually clamped in the lead clamp surface 41, the surface coat member film 44 is formed only on the portion in contact with the lead frame 3. You may make it do. In such a case, a surface coat member film 44 having a property of preventing the diffusion of copper is formed at least on the portion of the lead clamp surface 41 that contacts the copper-based lead frame 3 when it is clamped. Will be.

(2)ゲートインサートピースのコート構造に関する変形例2(クランプ面全面コート)の説明(主に図27):
図26の例は、有効であるが、そのことは、ゲートインサートピース40(40a、40b)と干渉する部分のリードフレーム3の形状が変わらないことを前提として成り立つ。しかし、一般には、ゲートインサートピース40(40a、40b)と干渉する部分のリードフレーム3の形状は、通常、品種によって変わるので、図27に示すように、リードクランプ面41の全面に表面コート部材膜44を形成することが有効である。このような構造に於いては、表面コート部材膜44は、少なくともリードクランプ面41の全面に形成されていると言うことができる。もちろん、少なくともリードクランプ面41の内、銅系リードフレーム3をクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜44が形成されていることになる。従って、このような構造であれば、リードフレーム3の平面的構造が変更されても、同じゲートインサートピース40(40a、40b)で対応することができる。
(2) Description of Modification 2 (Clamp Surface Entire Surface Coat) Regarding Gate Insert Piece Coat Structure (Mainly FIG. 27):
The example of FIG. 26 is effective, but it is based on the premise that the shape of the lead frame 3 in the part that interferes with the gate insert piece 40 (40a, 40b) does not change. However, in general, the shape of the lead frame 3 in the portion that interferes with the gate insert piece 40 (40a, 40b) usually varies depending on the type, so that the surface coating member is provided on the entire surface of the lead clamp surface 41 as shown in FIG. It is effective to form the film 44. In such a structure, it can be said that the surface coat member film 44 is formed at least on the entire surface of the lead clamp surface 41. Of course, at least a portion of the lead clamp surface 41 that is in contact with the copper-based lead frame 3 when it is clamped is formed with a surface coat member film 44 having a property of preventing copper diffusion. Become. Therefore, with such a structure, even if the planar structure of the lead frame 3 is changed, the same gate insert piece 40 (40a, 40b) can be used.

また、先と同様に、図27のような構造は、いかに示す図28のような構造を経て、意図的に又は使用によって経時的に形成されたものであっても良い。   Similarly to the above, the structure as shown in FIG. 27 may be formed intentionally or over time through the structure as shown in FIG. 28.

(3)ゲートインサートピースのコート構造に関する変形例3(上面全面コート)の説明(主に図28):
図27に示すような構造は、表面コート部材膜44の成膜方法を考慮すると、むしろ、図28に示すように、ゲートインサートピース40(40a、40b)の主表面48の全体に表面コート部材膜44を形成するようにしてもよい。このような構造に於いても、表面コート部材膜44は、少なくともリードクランプ面41の全面に形成されていると言うことができる。もちろん、少なくともリードクランプ面41の内、銅系リードフレーム3をクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜44が形成されていることになる。
(3) Description of modification 3 (upper surface entire surface coating) relating to the gate insert piece coating structure (mainly FIG. 28):
In the structure as shown in FIG. 27, in consideration of the film formation method of the surface coat member film 44, rather, as shown in FIG. 28, the surface coat member is entirely formed on the main surface 48 of the gate insert piece 40 (40a, 40b). The film 44 may be formed. Even in such a structure, it can be said that the surface coat member film 44 is formed at least on the entire surface of the lead clamp surface 41. Of course, at least a portion of the lead clamp surface 41 that is in contact with the copper-based lead frame 3 when it is clamped is formed with a surface coat member film 44 having a property of preventing copper diffusion. Become.

このような構造は、ゲートインサートピース40の周辺にコーティングがされないので、ゲートインサートピース40の部品としての精度を確保する上で有利である。また、表面コート部材膜44を溶射等のPVDにより、形成する場合に作りやすいというメリットがある。   Such a structure is advantageous in ensuring the accuracy of the gate insert piece 40 as a component because no coating is provided around the gate insert piece 40. Further, there is an advantage that the surface coat member film 44 can be easily formed by PVD such as spraying.

7.前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察等(主に図29および図30、図1等を参照)
図29は本願の前記一実施の形態の半導体装置の製造方法におけるレジン封止工程に関連する金型クリーニング工程を説明するためのモールド金型模式断面図である。図30は前記一実施の形態のアウトラインを表す金型要部模式断面図である。これらに基づいて、各セクションに共通する補足説明ならびに考察を行う。
7). Supplementary explanation about the above-described embodiment (including modifications) and general considerations etc. (refer mainly to FIG. 29, FIG. 30, FIG. 1, etc.)
FIG. 29 is a mold sectional view schematically illustrating a mold cleaning process related to a resin sealing process in the method of manufacturing a semiconductor device according to the embodiment of the present application. FIG. 30 is a schematic cross-sectional view of the main part of the mold showing the outline of the embodiment. Based on these, supplementary explanations and considerations common to each section will be given.

なお、以下の記載は、前記一実施の形態(変形例を含む)の一部をなすことは言うまでもない。   In addition, it cannot be overemphasized that the following description makes a part of said one Embodiment (a modification is included).

(1)ゲートインサートピースと銅系リードフレームの干渉の背景:
以上説明したように、前記実施の形態は、レジン封止技術を用いた半導体装置の製造方法を対象としている。通常、半導体用のキャビティブロック88,89(図7または図8)およびその周辺の金型主要部(すなわち、下金型および上金型)は、モールド金型用鋼材で作られる。具体的材料としては、たとえば、ダイス鋼を例示することができる。ダイス鋼は、比較的硬く且つ加工性も良好であり、コスト的にもバランスが良いからである(なお、必要に応じて他の鋼材を用いてもよい)。ダイス鋼の成分を重量%で例示すると、たとえば、炭素1.3%程度、クロム4.2%程度、タングステン6%程度、モリブデン5%程度、バナジウム3%程度、コバルト8%程度、残りが鉄である。線膨張係数は、12.3x10−6/°Cである。なお、金型本体の表面(たとえば、キャビティ内面、ダムバークランプ面等)にはクロムメッキ(例えば、ハードクロムメッキ)等が施される場合が多い。
(1) Background of interference between gate insert piece and copper lead frame:
As described above, the embodiment is directed to a method for manufacturing a semiconductor device using a resin sealing technique. Usually, the cavity blocks 88 and 89 (FIG. 7 or FIG. 8) for semiconductors and the peripheral mold main parts (that is, the lower mold and the upper mold) are made of steel for molding molds. As a specific material, for example, die steel can be exemplified. This is because the die steel is relatively hard, has good workability, and is well balanced in terms of cost (in addition, other steel materials may be used as necessary). The components of the die steel are exemplified by weight%. For example, carbon is about 1.3%, chromium is about 4.2%, tungsten is about 6%, molybdenum is about 5%, vanadium is about 3%, cobalt is about 8%, and the rest is iron. It is. The linear expansion coefficient is 12.3 × 10 −6 / ° C. In many cases, the surface of the mold body (for example, the cavity inner surface, the dam bar clamp surface, etc.) is subjected to chrome plating (for example, hard chrome plating) or the like.

このように、キャビティブロック88,89(金型52,53)は比較的硬質の鋼材で構成されているが、ゲート部61(流入ゲート部61a、流出ゲート部61b)においては、硬質の充填物を含む封止樹脂50が、細いゲート流路60を高速で通過するので、比較的摩耗が激しくなる。経時的にゲート部の寸法が大きくなると、ゲートレジン87rのレジン封止体本体11に近い部分も肥大化して、ゲートカット117(図1)において、レジン封止体本体11(パッケージ本体)に損傷が生じる可能性が大きくなる。そこで、先に説明したように、ゲートインサートピース40に超硬合金が使用されている。具体的材料としては、たとえば、タングステン系超硬合金の成分の一例を重量%で示すと、タングステン85%程度、コバルト10%程度、炭素5%程度である。この線膨張係数は、5.39x10−6/°Cである。このように、ゲートインサートピース40の線膨張係数は、概ね、モールド金型用鋼材の半分程度であり、範囲としては、30%から70%の値を有する。 As described above, the cavity blocks 88 and 89 (molds 52 and 53) are made of a relatively hard steel material, but the gate portion 61 (the inflow gate portion 61a and the outflow gate portion 61b) has a hard filling. Since the sealing resin 50 containing the gas passes through the thin gate channel 60 at a high speed, the wear becomes relatively intense. As the size of the gate portion increases over time, the portion of the gate resin 87r close to the resin sealing body 11 is enlarged, and the resin sealing body 11 (package body) is damaged in the gate cut 117 (FIG. 1). Is likely to occur. Therefore, as described above, a cemented carbide is used for the gate insert piece 40. As a specific material, for example, when an example of a component of the tungsten-based cemented carbide is expressed by weight%, it is about 85% tungsten, about 10% cobalt, and about 5% carbon. This linear expansion coefficient is 5.39 × 10 −6 / ° C. Thus, the linear expansion coefficient of the gate insert piece 40 is approximately about half that of the steel material for mold metal, and has a value of 30% to 70% as a range.

この両者の線膨張係数の大きな差は、摂氏175度前後に加熱して実施されるモールド工程におけるダムバークランプ面71(図16)とゲートインサートピース40のリードクランプ面41の高さ合わせを困難にする。これを避けるために、ゲートインサートピース40を小さめに作ると、リードクランプ面41の方が後退した位置となり、レジン漏れという重大な結果を招く。このレジン漏れを避けるために、大きめに作ると、今度は、ゲートインサートピース40がダムバークランプ面71よりも突出することなり、その部分に型締め力が集中する。この結果、ゲートインサートピース40とリードフレーム3が幾何学的に干渉している部分では、各種の反応や不所望な物理化学的過程が進行することとなる。   The large difference between the two linear expansion coefficients makes it difficult to adjust the height of the dam bar clamp surface 71 (FIG. 16) and the lead clamp surface 41 of the gate insert piece 40 in a molding process performed by heating around 175 degrees Celsius. To. In order to avoid this, if the gate insert piece 40 is made smaller, the lead clamp surface 41 is in a retracted position, which causes a serious result of resin leakage. If it is made larger to avoid this resin leakage, the gate insert piece 40 will now protrude beyond the dam bar clamp surface 71, and the clamping force will concentrate on that portion. As a result, in the portion where the gate insert piece 40 and the lead frame 3 are geometrically interfered with each other, various reactions and undesired physicochemical processes proceed.

(2)金型クリーニングについての補足的説明(主に図29、図1を参照):
前記各実施の形態では、主に脱ハロゲン化封止樹脂が使用されているが、ハロゲン含有封止樹脂と比較して、脱ハロゲン化封止樹脂を使用した封止プロセスでは、金型の汚れが激しくなる。これに対して、モールド工程の繰り返しの中で間歇的に行われる金型クリーニングの効率を高めるため、図29に示すようにクリーニング樹脂シート49を使用するのが一般的である。すなわち、図29および図1(金型クリーニング工程131)に示すように、下金型52および上金型53(金型の温度は樹脂封止の同じ程度、たとえば、摂氏160度から180度程度)間に、たとえばエラストマ系クリーニング樹脂シート49(クリーニング樹脂シート)を挟んで、下金型52および上金型53wpを閉じて、圧縮、すなわち、クランプする。この間に、エラストマ系クリーニング樹脂シート49(ゴム系クリーニングシート)の加硫が進行して、汚染物とゴム成分が一体化する。その後、下金型52および上金型53wpを開いて、エラストマ系クリーニング樹脂シート49を剥離することにより、金型のクリーニングを実行する。ここで、エラストマ系クリーニング樹脂シート49としては、たとえば未加硫ゴムに除去助剤等を添加したものを好適なものとして例示することができる。未加硫ゴムとしては、天然ゴム、クロロプレンゴム、ブタジエンゴム、ニトリルゴム、シリコーンゴム、弗素ゴム、ブチルゴム、ポリイソプレンゴム、スチレンブタジエンゴム等の単独又は混合物を主成分とし、更に加硫剤等を添加したものを好適なものとして例示することができる。除去助剤としては、グリコールエーテル類、イミダゾール類等を好適なものとして例示することができる。
(2) Supplementary explanation on mold cleaning (refer mainly to FIGS. 29 and 1):
In each of the above embodiments, a dehalogenated sealing resin is mainly used. However, in a sealing process using a dehalogenated sealing resin as compared with a halogen-containing sealing resin, mold contamination is caused. Becomes intense. On the other hand, a cleaning resin sheet 49 is generally used as shown in FIG. 29 in order to increase the efficiency of mold cleaning performed intermittently during the repetition of the molding process. That is, as shown in FIG. 29 and FIG. 1 (mold cleaning step 131), the lower mold 52 and the upper mold 53 (the mold temperature is the same as that of resin sealing, for example, about 160 to 180 degrees Celsius. ), For example, an elastomer-based cleaning resin sheet 49 (cleaning resin sheet) is interposed therebetween, and the lower mold 52 and the upper mold 53wp are closed and compressed, that is, clamped. During this time, vulcanization of the elastomer-based cleaning resin sheet 49 (rubber-based cleaning sheet) proceeds and the contaminants and the rubber component are integrated. Thereafter, the lower mold 52 and the upper mold 53 wp are opened, and the elastomer-based cleaning resin sheet 49 is peeled off to perform mold cleaning. Here, as the elastomer-based cleaning resin sheet 49, for example, a material obtained by adding a removal aid or the like to unvulcanized rubber can be exemplified as a suitable one. As unvulcanized rubber, natural rubber, chloroprene rubber, butadiene rubber, nitrile rubber, silicone rubber, fluorine rubber, butyl rubber, polyisoprene rubber, styrene butadiene rubber, etc. are used alone or as a main component, and a vulcanizing agent is further added. What was added can be illustrated as a suitable thing. As the removal aid, glycol ethers, imidazoles and the like can be exemplified as suitable ones.

なお、金型のクリーニング方法としては、他の方法を採用しても良いし、ここに示したような方法で、エラストマ系以外のクリーニングシート等を用いてもよい。   As a mold cleaning method, other methods may be adopted, or a cleaning sheet other than the elastomer type may be used by the method shown here.

(3)前記一実施形態のアウトラインの説明(主に図30):
サブセクション(2)で説明したようなエラストマ系シートを圧縮するクリーニング方法は、モールドプロセスの繰り返しによる残渣除去の点では効果的であるが、金型やその他の補助部分に対するダメージは、比較的に増加する傾向にある。たとえば、炭化タングステン−コバルト系焼結体によるゲートインサートを例にとると、銅系リードフレーム(例えば、銅リードフレーム)とゲートインサートとが接触する部分に於いては、銅系リードフレームの銅イオンが、焼結体のバインダ部であるコバルト部分へ拡散するため、バインダ部がもろくなり、クリーニング等の際に剥離するという問題がある。
(3) Description of outline of the embodiment (mainly FIG. 30):
Although the cleaning method for compressing the elastomeric sheet as described in subsection (2) is effective in terms of residue removal by repeating the molding process, the damage to the mold and other auxiliary parts is relatively low. It tends to increase. For example, taking a gate insert made of a tungsten carbide-cobalt-based sintered body as an example, the copper ions of the copper-based lead frame are in contact with the copper-based lead frame (for example, copper lead frame) and the gate insert. However, since it diffuses into the cobalt part which is the binder part of the sintered body, there is a problem that the binder part becomes brittle and peels off during cleaning or the like.

このような問題を解決するために、前記一実施形態等に於いては、図30に示すような構成で、銅系リードフレーム3を用いた樹脂封止型半導体装置のトランスファモールド工程を実行する。すなわち、下金型52および上金型53間に半導体チップ2を搭載した銅系リードフレーム3を半導体チップ2がモールドキャビティ85に対応する位置に来るようにクランプした状態で、モールドキャビティ85内に封止樹脂50を移送して充填する。この際、封止樹脂50の高速流が通過するゲート部には、超硬材等で構成されたゲートインサートピース40が設置されている。このゲートインサートピース40のリードクランプ面41の少なくとも、銅系リードフレーム3のクランプ時に、これと接触している部分には、銅の拡散を防止する性質を有する表面コート部材膜44が形成されている。すなわち、従来は、ゲートインサートピースの硬さを有効に利用するために、それよりも一般に「軟らかい」と考えられているコーティングを施すことは、問題外と考えられていた。しかし、もともと、ゲートインサートピースのクランプ面には、樹脂流は流れないのであるから、他の要求を満足させるために、この部分に母材よりも軟らかい(種々の要因により、耐摩耗性が相対的に低い)コーティングをしても、総合的に問題はおきないと考えられる。   In order to solve such a problem, the transfer molding process of the resin-encapsulated semiconductor device using the copper-based lead frame 3 is executed with the configuration shown in FIG. . That is, the copper lead frame 3 on which the semiconductor chip 2 is mounted between the lower mold 52 and the upper mold 53 is clamped so that the semiconductor chip 2 is located at a position corresponding to the mold cavity 85. The sealing resin 50 is transferred and filled. Under the present circumstances, the gate insert piece 40 comprised by the super hard material etc. is installed in the gate part through which the high-speed flow of the sealing resin 50 passes. A surface coat member film 44 having a property of preventing copper diffusion is formed on at least a portion of the lead clamp surface 41 of the gate insert piece 40 that is in contact with the copper-based lead frame 3 during clamping. Yes. That is, conventionally, in order to effectively use the hardness of the gate insert piece, it has been considered out of the question to apply a coating generally considered to be “softer” than that. However, since the resin flow does not flow on the clamp surface of the gate insert piece from the beginning, this part is softer than the base material in order to satisfy other requirements. (Low) in general, it seems that there is no problem overall.

このような構成とすることにより、銅系リードフレーム3の表面の銅イオンが表面コート部材膜44の表面に拡散して、表面コート部材膜44を脆弱な構造に変えて、金型クリーニング等の際に、その脆弱な部分が剥離し、その結果、リードクランプ面41が後退し、クランプが正常に行えない等の問題の発生を防止することができる。   By adopting such a configuration, copper ions on the surface of the copper-based lead frame 3 diffuse to the surface of the surface coating member film 44, and the surface coating member film 44 is changed to a fragile structure so that mold cleaning or the like can be performed. At this time, the fragile portion is peeled off, and as a result, the lead clamp surface 41 is retracted, and it is possible to prevent the occurrence of problems such as failure of normal clamping.

(4)ゲートインサートピース表面コート材等についての補足的説明並びに考察(図14から図30を参照):
ゲートインサートピース40の表面コート部材膜44は、銅に対する拡散バリア効果を有するものであれば、候補となりうる。すなわち、通常、銅拡散バリア金属、たとえば、チタン、クロム、タングステン、タンタル、窒化チタン、窒化タンタル、炭窒化チタン(TiCN)、チタンアルミナイトライド(TiAlN)、アルミクロムナイトライド(TiCrN)、アルミクロム(AlCr)等である。また、金属ではないが、焼結ダイヤモンド等も同様の特性を有すると考えられる。しかし、母材である超硬材、すなわち、タングステンカーバイド(炭化タングステン)等との密着性および耐摩耗性を考慮すると、チタン、クロム、窒化チタン、炭窒化チタン(TiCN)、チタンアルミナイトライド(TiAlN)、アルミクロムナイトライド(TiCrN)、アルミクロム(AlCr)、焼結ダイヤモンド等を好適なものとして例示することができる。これらのうち、チタン(チタン部材膜)、窒化チタン、炭窒化チタン(TiCN)、チタンアルミナイトライド(TiAlN)、アルミクロムナイトライド(TiCrN)、アルミクロム(AlCr)等は、一般に、溶射等のPVD(Physical Vapor Deposition)により、コーティングするのが好適である(スパッタリングその他のPVDでもよい)。これは、溶射等の方法は、複雑な部品の特定の部分に形成することが比較的簡単だからである。また、チタン(チタン部材膜)は、封止樹脂の離型性がよい等のメリットを有する。
(4) Supplementary explanation and consideration about the gate insert piece surface coating material and the like (see FIGS. 14 to 30):
The surface coat member film 44 of the gate insert piece 40 can be a candidate as long as it has a diffusion barrier effect on copper. That is, usually copper diffusion barrier metals such as titanium, chromium, tungsten, tantalum, titanium nitride, tantalum nitride, titanium carbonitride (TiCN), titanium aluminum nitride (TiAlN), aluminum chrome nitride (TiCrN), aluminum chrome (AlCr) or the like. Further, although not a metal, sintered diamond or the like is considered to have similar characteristics. However, in consideration of adhesion and wear resistance with a super hard material as a base material, that is, tungsten carbide (tungsten carbide), titanium, chromium, titanium nitride, titanium carbonitride (TiCN), titanium aluminum nitride ( Examples of suitable materials include TiAlN), aluminum chrome nitride (TiCrN), aluminum chrome (AlCr), and sintered diamond. Of these, titanium (titanium member film), titanium nitride, titanium carbonitride (TiCN), titanium aluminum nitride (TiAlN), aluminum chrome nitride (TiCrN), aluminum chrome (AlCr), etc. It is preferable to coat by PVD (Physical Vapor Deposition) (sputtering or other PVD may be used). This is because methods such as thermal spraying are relatively easy to form on specific parts of complex parts. Titanium (titanium member film) has advantages such as good release properties of the sealing resin.

なお、クロム(クロム部材膜)については、金型等に於いて、ハードクロムメッキ(電解メッキ)が多用されているので、メッキ(電気化学的成膜法)による形成が好適である。これらは、金属系材料は、一般に比較的コストが低いと考えられている。   In addition, about chromium (chromium member film | membrane), since hard chromium plating (electrolytic plating) is used abundantly in a metal mold | die etc., formation by plating (electrochemical film-forming method) is suitable. These materials are generally considered to be relatively low in cost.

焼結ダイヤモンドは、高温高圧下での焼結により形成されるのが好適である。なお、焼結ダイヤモンドのビッカース硬度は、5000から10000程度である。焼結ダイヤモンドは、金属系材料に比べてコスト的な点で不利であるが、特性的には好適である。   Sintered diamond is preferably formed by sintering under high temperature and pressure. The Vickers hardness of the sintered diamond is about 5000 to 10,000. Sintered diamond is disadvantageous in terms of cost compared to metal-based materials, but is suitable in terms of characteristics.

8.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
8). Summary The invention made by the present inventor has been specifically described based on the embodiments. However, the invention of the present application is not limited thereto, and it goes without saying that various changes can be made without departing from the scope of the invention.

例えば、前記実施の形態では、ダイパッド14の外形サイズが、半導体チップ2の外形サイズよりも小さいものを例にとって説明したが、本願発明はそれに限定されるものではなく、ダイパッドの14の外形サイズが半導体チップ2の外形サイズより大きいリードフレーム3にも適用できることは言うまでもない。   For example, in the above embodiment, the case where the outer size of the die pad 14 is smaller than the outer size of the semiconductor chip 2 has been described as an example. However, the present invention is not limited thereto, and the outer size of the die pad 14 is Needless to say, the present invention can be applied to a lead frame 3 larger than the outer size of the semiconductor chip 2.

また、前記実施の形態においては、ゲート部が下金型および上金型の両方に設けられた例を示したが、本願発明はそれに限定されるものではなく、下金型または上金型の一方のみに設けられたものにも適用できることは言うまでもない。   Moreover, in the said embodiment, although the example where the gate part was provided in both the lower die and the upper die was shown, the present invention is not limited thereto, and the lower die or the upper die is not limited thereto. Needless to say, the present invention can be applied to one provided only on one side.

更に、前記実施の形態においては、一対の金型について、一方を下金型と呼び、他方を上金型と呼んでいるが、たとえば、水平方向に配置する場合は、下金型を第1金型と、上金型を第2金型と読みかえればよく、金型等の配置を重力方向に限定するものではない。   Furthermore, in the above-described embodiment, one of the pair of molds is called a lower mold and the other is called an upper mold. For example, in the case of arranging in a horizontal direction, the lower mold is the first mold. The mold and the upper mold may be read as the second mold, and the arrangement of the mold and the like is not limited to the direction of gravity.

1 半導体ウエハ
2 半導体チップ(チップ領域)
3 (マトリクス状の)リードフレーム
3a マトリクス状のリードフレームの単位デバイス領域
4 外枠部
4a,4b,4c,4d 外枠部コーナ部
5 インナリード部
5a 一般インナリード部
5b 端部インナリード部(隣接インナリード部)
6 アウタリード部
7 ダムバー部
8、8a,8b,8c,8d ダイパッドサポートバー
9 ボンディングワイヤ
11 レジン封止体(パッケージ本体)またはその外縁
11c レジン封止体のコーナ部(コーナ面)または対応するキャビティ内面
11t レジン封止体の周辺テーパ面
11u レジン封止体の上面(またはその外縁)
12a,12b,12c,12d 切り落とし部
14 ダイパッド
15 オフセット領域(タブ下げ領域)
16 オフセット屈曲部
17 レジン溜め開口
18 Y字分岐
19 ダムカット部(例示)
40 ゲートインサートピース
40a 下部ゲートインサートピース
40b 上部ゲートインサートピース
40c ゲートインサートピースのキャビティ側内面
40w ゲートインサートピース本体部分
41 リードクランプ面
42 面圧逃げ後退部(またはその外縁)
43 リードクランプ面がリードフレームを押さえている部分
44 表面コート部材膜
45b,45c,45d エアベント部(またはエアベント部のレジン)
46 フローキャビティ
46r フローキャビティ部のレジン
47 後退部分に対向するリードクランプ面が接する部分
48 ゲートインサートピースの主表面
49 クリーニング樹脂シート
50 封止樹脂
51 モールド装置
52 下金型
53 上金型
54 下当て板
55 上当て板
56 下エジェクタピンホルダ
57 上エジェクタピンホルダ
58 下バッキングプレート
59 上バッキングプレート
60 ゲート流路
61(61a,61b) ゲート部(流入ゲート部、流出ゲート部)
62 下キャビティホルダ
63 上キャビティホルダ
64 下エジェクタピンストッパ(収納用)
65 上エジェクタピンストッパ(収納用)
66 下サポートピラー
67 上サポートピラー
68 下エジェクタピン駆動スプリング
69 上エジェクタピン駆動スプリング
70 プランジャ駆動ピン
71 ダムバークランプ面
72 下リターンピン
73 上リターンピン
74 下ガイドウエッジ
75 上ガイドウエッジ
76 下キャビティエジェクタピン
77 上キャビティエジェクタピン
78 ランナ部
78r ランナ部のレジン
79 カルエジェクタピン
80 チェイスブロック
81 カルブロック
82 ポットブロック
83 カル部
84 ポット部
85 キャビティ
85a 下キャビティ
85b 上キャビティ
86 プランジャ
87 レジン溜め
87a 下レジン溜め
87b 上レジン溜め
87r ゲートレジン
88 下キャビティブロック
89 上キャビティブロック
92 下エジェクタピンストッパ(突出用)
93 上エジェクタピンストッパ(突出用)
101 組立工程
102 レジン封止工程
103 切断成形工程
111 バックグラインディング工程
112 ダイシング工程(ウエハ分割工程)
113 ダイボンディング工程
114 ワイヤボンディング工程
115 レジン封止工程
116 ゲートブレーク工程
117 ゲートカット工程
118 ダムカット工程
119 リードメッキ工程
120 リード成形工程
121 デバイス分離工程
122 キュアベーク工程
123 下型バッキング突き上げ用ロッド
124 下型バッキング突き上げ用穴
131 金型クリーニング工程
C Coバインダ部(コバルト相)
PL 突出長さ
T パッケージ厚さ
W 炭化タングステン粒子又は粒界
WG ゲート流路の(キャビティ側の)幅
WP パッケージコーナ面の幅
1 Semiconductor wafer 2 Semiconductor chip (chip area)
3 (Matrix-like) lead frame 3a Unit device area of matrix-like lead frame 4 Outer frame portion 4a, 4b, 4c, 4d Outer frame portion corner portion 5 Inner lead portion 5a General inner lead portion 5b End inner lead portion ( Adjacent inner lead part)
6 Outer lead part 7 Dam bar part 8, 8a, 8b, 8c, 8d Die pad support bar 9 Bonding wire 11 Resin sealing body (package main body) or its outer edge 11c Corner part (corner surface) of resin sealing body or corresponding cavity inner surface 11t Peripheral taper surface of resin sealing body 11u Upper surface of resin sealing body (or its outer edge)
12a, 12b, 12c, 12d Cut-off part 14 Die pad 15 Offset area (tab lowering area)
16 Offset bending part 17 Resin reservoir opening 18 Y-shaped branch 19 Dam cut part (example)
40 Gate insert piece 40a Lower gate insert piece 40b Upper gate insert piece 40c Cavity side inner surface of gate insert piece 40w Gate insert piece main body portion 41 Lead clamp surface 42 Surface pressure relief retreating portion (or outer edge thereof)
43 Part where lead clamp surface holds lead frame 44 Surface coat member film 45b, 45c, 45d Air vent part (or resin of air vent part)
46 Flow Cavity 46r Resin of Flow Cavity 47 47 Portion of Lead Clamp Face Opposing Retreat Part 48 Main Surface of Gate Insert Piece 49 Cleaning Resin Sheet 50 Sealing Resin 51 Molding Device 52 Lower Mold 53 Upper Mold 54 Lower Pad Plate 55 Upper pad 56 Lower ejector pin holder 57 Upper ejector pin holder 58 Lower backing plate 59 Upper backing plate 60 Gate flow path 61 (61a, 61b) Gate portion (inflow gate portion, outflow gate portion)
62 Lower cavity holder 63 Upper cavity holder 64 Lower ejector pin stopper (for storage)
65 Upper ejector pin stopper (for storage)
66 Lower support pillar 67 Upper support pillar 68 Lower ejector pin drive spring 69 Upper ejector pin drive spring 70 Plunger drive pin 71 Dam bar clamp surface 72 Lower return pin 73 Upper return pin 74 Lower guide wedge 75 Upper guide wedge 76 Lower cavity ejector pin 77 Upper cavity ejector pin 78 Runner portion 78r Runner portion resin 79 Cal ejector pin 80 Chase block 81 Cull block 82 Pot block 83 Cull portion 84 Pot portion 85 Cavity 85a Lower cavity 85b Upper cavity 86 Plunger 87 Resin reservoir 87a Lower resin reservoir 87b Upper resin reservoir 87r Gate resin 88 Lower cavity block 89 Upper cavity block 92 Lower ejector pin stock Pa (for protrusion)
93 Upper ejector pin stopper (for protrusion)
DESCRIPTION OF SYMBOLS 101 Assembly process 102 Resin sealing process 103 Cutting and forming process 111 Back grinding process 112 Dicing process (wafer dividing process)
113 Die Bonding Process 114 Wire Bonding Process 115 Resin Sealing Process 116 Gate Break Process 117 Gate Cut Process 118 Dam Cut Process 119 Lead Plating Process 120 Lead Molding Process 121 Device Separation Process 122 Cure Baking Process 123 Lower Mold Backing Rod 124 Lower Mold Backing Push-up hole 131 Mold cleaning process C Co binder part (cobalt phase)
PL Protrusion length T Package thickness W Tungsten carbide particles or grain boundaries WG Gate channel width (on the cavity side) WP Package corner surface width

Claims (12)

以下の工程を含む半導体装置の製造方法:
(a)半導体チップが下金型および上金型間に形成されたモールドキャビティ内に収容されるように、前記半導体チップを搭載した銅系リードフレームを、前記下金型および前記上金型によりクランプにする工程;
(b)前記工程(a)の後、前記銅系リードフレームがクランプされた状態で、前記下金型または前記上金型に形成されたゲート部を通して、封止樹脂を前記モールドキャビティ内に移送し、前記モールドキャビティ内を、前記封止樹脂で充填することにより、前記半導体チップを封止したレジン封止体を形成する工程;
(c)前記工程(b)の後、前記下金型および前記上金型を開いて、それらの間から前記銅系リードフレームを取り出す工程、
ここで、
(i)前記下金型または前記上金型の前記ゲート部には、ゲートインサートピースがセットされており、
(ii)このゲートインサートピースは、その周辺の前記下金型または前記上金型よりも硬い超硬材で形成されており、以下を含む:
(x1)ゲート流路;
(x2)前記ゲート流路の両側に設けられたリードクランプ面;
(x3)少なくとも前記リードクランプ面の内、前記銅系リードフレームをクランプしたときに、これと接触する部分には、銅の拡散を防止する性質を有する表面コート部材膜が形成されている。
A semiconductor device manufacturing method including the following steps:
(A) A copper-based lead frame on which the semiconductor chip is mounted is formed by the lower mold and the upper mold so that the semiconductor chip is accommodated in a mold cavity formed between the lower mold and the upper mold. The step of clamping;
(B) After the step (a), the sealing resin is transferred into the mold cavity through the gate formed on the lower mold or the upper mold with the copper lead frame clamped. And forming a resin sealing body in which the semiconductor chip is sealed by filling the mold cavity with the sealing resin;
(C) After the step (b), the lower mold and the upper mold are opened, and the copper-based lead frame is taken out between them.
here,
(I) A gate insert piece is set in the gate portion of the lower mold or the upper mold,
(Ii) The gate insert piece is formed of a hard material harder than the lower mold or the upper mold around the gate insert piece, and includes the following:
(X1) gate flow path;
(X2) lead clamp surfaces provided on both sides of the gate channel;
(X3) A surface coat member film having a property of preventing the diffusion of copper is formed on a portion of at least the lead clamp surface that comes into contact with the copper-based lead frame when it is clamped.
請求項1の半導体装置の製造方法において、前記表面コート部材膜は、少なくとも前記リードクランプ面の全面に形成されている。     2. The method of manufacturing a semiconductor device according to claim 1, wherein the surface coat member film is formed at least on the entire surface of the lead clamp surface. 請求項1の半導体装置の製造方法において、前記表面コート部材膜は、前記ゲートインサートピースの全表面に形成されている。     2. The method of manufacturing a semiconductor device according to claim 1, wherein the surface coat member film is formed on the entire surface of the gate insert piece. 請求項3の半導体装置の製造方法において、前記ゲートインサートピースの本体部分を構成する前記超硬材は、炭化タングステン系焼結体である。     4. The method of manufacturing a semiconductor device according to claim 3, wherein the super hard material constituting the main body portion of the gate insert piece is a tungsten carbide based sintered body. 請求項3の半導体装置の製造方法において、前記ゲートインサートピースの本体部分を構成する前記超硬材は、炭化タングステン−コバルト系焼結体である。     4. The method of manufacturing a semiconductor device according to claim 3, wherein the super hard material constituting the main body portion of the gate insert piece is a tungsten carbide-cobalt based sintered body. 請求項5の半導体装置の製造方法において、前記表面コート部材膜は、クロム部材膜で構成されている。     6. The method of manufacturing a semiconductor device according to claim 5, wherein the surface coat member film is composed of a chromium member film. 請求項5の半導体装置の製造方法において、前記表面コート部材膜は、ハードクロムメッキ膜である。     6. The method of manufacturing a semiconductor device according to claim 5, wherein the surface coat member film is a hard chrome plating film. 請求項5の半導体装置の製造方法において、前記表面コート部材膜は、チタン部材膜で構成されている。     6. The method of manufacturing a semiconductor device according to claim 5, wherein the surface coat member film is composed of a titanium member film. 請求項8の半導体装置の製造方法において、前記表面コート部材膜は、溶射によるチタン部材膜である。     9. The method of manufacturing a semiconductor device according to claim 8, wherein the surface coat member film is a titanium member film formed by thermal spraying. 請求項5の半導体装置の製造方法において、前記表面コート部材膜は、焼結ダイヤモンド部材膜で構成されている。     6. The method of manufacturing a semiconductor device according to claim 5, wherein the surface coat member film is a sintered diamond member film. 請求項7の半導体装置の製造方法において、更に以下の工程を含む:
(d)前記工程(c)の後に、前記下金型および前記上金型の間に、クリーニング樹脂シートを挟み、加熱圧縮した後、前記クリーニング樹脂シートを剥離することで、前記下金型および前記上金型の表面をクリーニングする工程。
8. The method of manufacturing a semiconductor device according to claim 7, further comprising the following steps:
(D) After the step (c), a cleaning resin sheet is sandwiched between the lower mold and the upper mold, heated and compressed, and then the cleaning resin sheet is peeled off, whereby the lower mold and Cleaning the surface of the upper mold.
請求項7の半導体装置の製造方法において、前記下金型および前記上金型の本体部分は、ダイス鋼により構成されている。     8. The method of manufacturing a semiconductor device according to claim 7, wherein a main body portion of the lower mold and the upper mold is made of die steel.
JP2012183026A 2012-08-22 2012-08-22 Method for manufacturing semiconductor device Pending JP2014041899A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012183026A JP2014041899A (en) 2012-08-22 2012-08-22 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012183026A JP2014041899A (en) 2012-08-22 2012-08-22 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2014041899A true JP2014041899A (en) 2014-03-06

Family

ID=50393935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012183026A Pending JP2014041899A (en) 2012-08-22 2012-08-22 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2014041899A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021823A (en) * 2017-07-20 2019-02-07 日立オートモティブシステムズ株式会社 Power semiconductor device, electric power conversion device using the same, and method of manufacturing power semiconductor device
JP2022039810A (en) * 2020-08-28 2022-03-10 Towa株式会社 Molding die, resin molding unit, and manufacturing method of resin molded product

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021823A (en) * 2017-07-20 2019-02-07 日立オートモティブシステムズ株式会社 Power semiconductor device, electric power conversion device using the same, and method of manufacturing power semiconductor device
JP2022039810A (en) * 2020-08-28 2022-03-10 Towa株式会社 Molding die, resin molding unit, and manufacturing method of resin molded product
KR20220030162A (en) 2020-08-28 2022-03-10 토와 가부시기가이샤 Molding die, resin molding apparatus and resin molded product manufacturing method
JP7430125B2 (en) 2020-08-28 2024-02-09 Towa株式会社 Molding mold, resin molding equipment, and method for manufacturing resin molded products

Similar Documents

Publication Publication Date Title
JP5479247B2 (en) Manufacturing method of semiconductor device
TWI532104B (en) Manufacturing method of semiconductor device and manufacturing method of electronic device
US8772090B2 (en) Method of manufacturing semiconductor device
TWI375998B (en) Adhesive sheet for producing a semiconductor device
CN104756250B (en) Semiconductor device
TW200425355A (en) Method for maintaining solder thickness in flipchip attach packaging processes
US20070238263A1 (en) Method for bonding a semiconductor substrate to a metal substrate
CN205452275U (en) Semiconductor device
US20140353812A1 (en) Semiconductor device
JP2014041899A (en) Method for manufacturing semiconductor device
US7074651B2 (en) Packaging method for integrated circuits
CN100511588C (en) Lead frame chip-level encapsulation method
CN110383439A (en) Semiconductor device, its manufacturing method and semiconductor module
TW201628107A (en) Manufacturing method of semiconductor device
US8853004B2 (en) Method of manufacturing semiconductor device
CN101996889A (en) Ultrathin packaging process
JP5116723B2 (en) Manufacturing method of semiconductor device
US5882692A (en) Resin molding apparatus
US20060279021A1 (en) Apparatus and method for manufacturing a semiconductor device
RU2345444C1 (en) Method of packaging for shf semiconductor device
JP2016192523A (en) Method for manufacturing semiconductor device
US20200312818A1 (en) Semiconductor device and method for producing the same
WO2013146985A1 (en) Molding die and manufacturing method for same
JP6076117B2 (en) Manufacturing method of semiconductor device
JP2004319900A (en) Mold for method for sealing with resin and method for deciding specification of the same