JP2014038613A5 - - Google Patents

Download PDF

Info

Publication number
JP2014038613A5
JP2014038613A5 JP2013161940A JP2013161940A JP2014038613A5 JP 2014038613 A5 JP2014038613 A5 JP 2014038613A5 JP 2013161940 A JP2013161940 A JP 2013161940A JP 2013161940 A JP2013161940 A JP 2013161940A JP 2014038613 A5 JP2014038613 A5 JP 2014038613A5
Authority
JP
Japan
Prior art keywords
software
implementation
sequential
parallel
developing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013161940A
Other languages
English (en)
Other versions
JP2014038613A (ja
JP6310206B2 (ja
Filing date
Publication date
Priority claimed from US13/588,485 external-priority patent/US9015673B2/en
Application filed filed Critical
Publication of JP2014038613A publication Critical patent/JP2014038613A/ja
Publication of JP2014038613A5 publication Critical patent/JP2014038613A5/ja
Application granted granted Critical
Publication of JP6310206B2 publication Critical patent/JP6310206B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (9)

  1. 並列コンピューティング環境でソフトウェアを開発するための方法であって、
    前記ソフトウェアの順次実装を順次処理環境で開発するステップ、
    順次処理アーキテクチャを使用するステップと、
    前記ソフトウェアの前記順次実装が所期のように作動することを検証するステップ、
    前記ソフトウェアの前記順次実装の完了に続く前記順次処理アーキテクチャの使用して、並列実装を並列処理環境で開発するステップと、
    前記ソフトウェアの前記順次実装が所期のように作動することを検証するステップに続いて、前記ソフトウェアの前記並列実装のテストを含む結果を検証するステップと、
    を含み、
    前記順次実装と前記並列実装は、異なるハードウェアアーキテクチャを含み、
    前記ソフトウェアの前記順次実装と、前記ソフトウェアの前記並列実装とは、前記異なるハードウェアアーキテクチャの対応するひとつにそれぞれ設計されている、
    ソフトウェアを開発するための方法。
  2. 前記ソフトウェアの前記順次実装および前記ソフトウェアの前記並列実装の両方を保守するステップをさらに含む、請求項1に記載のソフトウェアを開発するための方法。
  3. 前記ソフトウェアに対する要求を決定するステップ、および、
    前記ソフトウェアに対する設計を決定するステップ
    をさらに含み、
    これらのステップが、前記ソフトウェアを前記順次処理環境で開発する前記ステップより前に遂行される、
    請求項1に記載のソフトウェアを開発するための方法。
  4. 前記ソフトウェアの前記順次実装の並列実装を並列処理環境で開発する前記ステップが、前記ソフトウェアの前記順次実装が所期のように作動することを検証する前記ステップと全体的に同時期に遂行される、請求項1に記載のソフトウェアを開発するための方法。
  5. 前記並列処理環境が少なくとも1つのグラフィック処理装置(GPU)を備え、
    前記順次処理環境が少なくとも1つの中央処理装置(CPU)を備える、
    請求項1に記載のソフトウェアを開発するための方法。
  6. 前記並列処理環境が少なくとも1つのマルチコアプロセッサを備え、
    前記順次処理環境が少なくとも1つの中央処理装置(CPU)を備える、
    請求項1に記載のソフトウェアを開発するための方法。
  7. 前記ソフトウェアの前記順次実装のテストを含む前記結果に対して前記ソフトウェアの前記並列実装のテストを含む前記結果を検証する前記ステップが、
    (a)前記ソフトウェアの前記並列実装の前記結果に信頼度テスティングを遂行し、前記結果を前記順次実装の前記結果と比較するステップ、
    (b)前記ソフトウェアの前記並列実装の前記結果に少なくとも1つの単体テストを遂行し、前記結果を前記順次実装の前記結果と比較するステップ、
    (c)前記ソフトウェアの前記並列実装の前記結果に少なくとも1つのコーナテストを遂行し、前記結果を前記順次実装の前記結果と比較するステップ、および、
    (d)前記ソフトウェアの前記並列実装の前記結果に少なくとも1つのエッジテストを遂行し、前記結果を前記順次実装の前記結果と比較するステップ
    のうちの少なくとも1つを含む、
    請求項1に記載のソフトウェアを開発するための方法。
  8. 前記ソフトウェアのランタイム状態が並列処理をサポート可能であるかどうかを検出するステップをさらに含む、請求項1に記載のソフトウェアを開発するための方法。
  9. 前記ソフトウェアのランタイム状態が並列処理をサポート可能であるかどうかを検出する前記ステップからの信号に基づいて、前記ソフトウェアを並列処理モードで走らせるステップをさらに含む、請求項8に記載のソフトウェアを開発するための方法。
JP2013161940A 2012-08-17 2013-08-05 並列コンピューティング環境でソフトウェアを開発するための方法 Expired - Fee Related JP6310206B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/588,485 US9015673B2 (en) 2012-08-17 2012-08-17 Method for developing software in a parallel computing environment
US13/588,485 2012-08-17

Publications (3)

Publication Number Publication Date
JP2014038613A JP2014038613A (ja) 2014-02-27
JP2014038613A5 true JP2014038613A5 (ja) 2016-09-23
JP6310206B2 JP6310206B2 (ja) 2018-04-11

Family

ID=48986011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013161940A Expired - Fee Related JP6310206B2 (ja) 2012-08-17 2013-08-05 並列コンピューティング環境でソフトウェアを開発するための方法

Country Status (6)

Country Link
US (1) US9015673B2 (ja)
EP (1) EP2698709A1 (ja)
JP (1) JP6310206B2 (ja)
CN (1) CN103593179B (ja)
BR (1) BR102013019517A2 (ja)
CA (1) CA2822676A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9015673B2 (en) * 2012-08-17 2015-04-21 Ge Aviation Systems, Llc Method for developing software in a parallel computing environment
US10055263B2 (en) * 2016-04-01 2018-08-21 Ebay Inc. Optimization of parallel processing using waterfall representations
CN112269570B (zh) * 2020-11-13 2024-05-14 北京百度网讯科技有限公司 安全代码开发方法及设备、计算设备和介质

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5860009A (en) * 1994-04-28 1999-01-12 Kabushiki Kaisha Toshiba Programming method for concurrent programs and program supporting apparatus thereof
JP4050339B2 (ja) * 1994-04-28 2008-02-20 株式会社東芝 並行プログラム作成支援装置及び並行プログラム作成方法並びに並行プログラム実行装置
US7174536B1 (en) * 2001-02-12 2007-02-06 Iowa State University Research Foundation, Inc. Integrated interactive software visualization environment
US7089534B2 (en) * 2002-05-01 2006-08-08 International Business Machines Corporation Model based test generation for validation of parallel and concurrent software
US7159211B2 (en) * 2002-08-29 2007-01-02 Indian Institute Of Information Technology Method for executing a sequential program in parallel with automatic fault tolerance
CN1310150C (zh) * 2002-11-21 2007-04-11 中兴通讯股份有限公司 一种嵌入式软件测试方法
US7797691B2 (en) * 2004-01-09 2010-09-14 Imec System and method for automatic parallelization of sequential code
US7926046B2 (en) * 2005-12-13 2011-04-12 Soorgoli Ashok Halambi Compiler method for extracting and accelerator template program
US8060879B2 (en) * 2006-05-30 2011-11-15 Oracle America, Inc. Predictive log synchronization
US8132153B2 (en) * 2007-05-09 2012-03-06 Wipro Limited Quality management framework for a software lifecycle
US8234621B2 (en) * 2008-03-12 2012-07-31 Siemens Aktiengesellschaft Rule based instantiation of software- and system development processes
FR2931269A1 (fr) * 2008-05-16 2009-11-20 Ateji Soc Par Actions Simplifi Procede et systeme de developpement de programmes paralleles
WO2010064260A1 (en) * 2008-12-01 2010-06-10 Kpit Cummins Infosystems Ltd. Method and system for parallelization of sequencial computer program codes
US8413122B2 (en) * 2009-02-12 2013-04-02 International Business Machines Corporation System and method for demonstrating the correctness of an execution trace in concurrent processing environments
JP5504879B2 (ja) * 2009-12-25 2014-05-28 富士通株式会社 マルチスレッド処理方法及びマルチスレッド処理装置
CN102456175A (zh) * 2010-10-26 2012-05-16 镇江精英软件科技有限公司 一种软件开发过程管理方法
CN101963918B (zh) * 2010-10-26 2013-05-01 上海交通大学 实现cpu/gpu异构平台的虚拟执行环境的方法
US9069893B2 (en) * 2011-03-23 2015-06-30 International Business Machines Corporation Automatic verification of determinism for parallel programs
US20130174124A1 (en) * 2011-12-29 2013-07-04 Christina Watters Version numbering in single development and test environment
US8533676B2 (en) * 2011-12-29 2013-09-10 Unisys Corporation Single development test environment
US8745585B2 (en) * 2011-12-29 2014-06-03 Unisys Corporation Meta-data for single development test environment
CN102508704A (zh) * 2011-11-10 2012-06-20 上海市共进通信技术有限公司 计算机软件系统中实现任务分解和并行处理控制的方法
US9465632B2 (en) * 2012-02-04 2016-10-11 Global Supercomputing Corporation Parallel hardware hypervisor for virtualizing application-specific supercomputers
US9015673B2 (en) * 2012-08-17 2015-04-21 Ge Aviation Systems, Llc Method for developing software in a parallel computing environment
WO2014058854A1 (en) * 2012-10-09 2014-04-17 Securboration, Inc. Systems and methods for automatically parallelizing sequential code

Similar Documents

Publication Publication Date Title
JP2016197436A5 (ja)
US9461994B2 (en) Trusted computing base evidence binding for a migratable virtual machine
JP2014525105A5 (ja)
JP2013504127A5 (ja)
JP2015524126A5 (ja)
JP2014513853A5 (ja)
US9015025B2 (en) Verifying processor-sparing functionality in a simulation environment
JP2014501419A5 (ja)
WO2015032282A1 (zh) 电子设备硬件性能的测试方法及装置
WO2014009689A3 (en) Controlling an order for processing data elements during vector processing
JP2014203106A5 (ja)
JP2015500543A5 (ja)
JP2013501300A5 (ja)
JP2014524608A5 (ja)
US20160378977A1 (en) Simulation of an application
GB2505104A (en) Malware detection
RU2618938C2 (ru) Управление временем обращения к памяти
BR112013027116A2 (pt) método e aparelho para providenciar uma interface de dados multidimensional
WO2013192633A3 (en) Virtual memory module
JP2014038613A5 (ja)
JP2009531745A5 (ja)
Chen et al. Optimized out-of-order parallel discrete event simulation using predictions
JP6963552B2 (ja) ブロックアトミック実行モデルを利用するプロセッサベースシステムにおける部分的に実行された命令ブロックのリプレイ
US10095606B2 (en) Guest-independent testing of guest firmware in virtualized systems
JP2016511484A5 (ja)