JP2014035434A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2014035434A
JP2014035434A JP2012176327A JP2012176327A JP2014035434A JP 2014035434 A JP2014035434 A JP 2014035434A JP 2012176327 A JP2012176327 A JP 2012176327A JP 2012176327 A JP2012176327 A JP 2012176327A JP 2014035434 A JP2014035434 A JP 2014035434A
Authority
JP
Japan
Prior art keywords
sensor
liquid crystal
substrate
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012176327A
Other languages
Japanese (ja)
Other versions
JP5919133B2 (en
Inventor
Toshihiro Ninomiya
利博 二ノ宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2012176327A priority Critical patent/JP5919133B2/en
Publication of JP2014035434A publication Critical patent/JP2014035434A/en
Application granted granted Critical
Publication of JP5919133B2 publication Critical patent/JP5919133B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device that suppresses deterioration in display quality.SOLUTION: A liquid crystal display device comprises a first substrate 110, a second substrate 120 that is disposed to face the first substrate 110, and a liquid crystal layer 70 held between the first substrate 110 and the second substrate 120. The first substrate 110 comprises a sensor including a first sensor S1 having sensor blocks B1 arranged in a first direction and electrically connected to each other and a second sensor S2 extending in a second direction, which intersects with the first direction, between the sensor blocks B1; a scan line 11 extending in the first direction and disposed below the sensor with an insulation layer interposed therebetween; a signal line 12 extending in the second direction; and a pixel electrode 60 disposed to face the sensor block B1 or the second sensor S2 in a region surrounded by the scan line 11 and the signal line 12. The width WA of the scan line 11 in a region facing the sensor block B1 is different from the width WB of the scan line 11 in a region facing the second sensor S2.

Description

本発明の実施形態は、液晶表示装置に関する。   Embodiments described herein relate generally to a liquid crystal display device.

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極と共通電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。   In recent years, flat display devices have been actively developed, and among them, liquid crystal display devices have been applied to various fields by taking advantage of features such as light weight, thinness, and low power consumption. Such a liquid crystal display device has a configuration in which a liquid crystal layer is held between a pair of substrates, and displays an image by controlling a modulation rate for light passing through the liquid crystal layer by an electric field between a pixel electrode and a common electrode. Is.

液晶表示装置は、一対の基板の基板面と略直交する方向の縦電界を液晶層に印加して液晶の配向状態を制御する方式と、一対の基板の基板面と略平行な方向の横電界(フリンジ電界も含む)を液晶層に印加して液晶の配向状態を制御する方式とが知られている。   The liquid crystal display device includes a method in which a vertical electric field in a direction substantially orthogonal to the substrate surfaces of a pair of substrates is applied to the liquid crystal layer to control the alignment state of the liquid crystal, and a horizontal electric field in a direction substantially parallel to the substrate surfaces of the pair of substrates. A method of controlling the alignment state of the liquid crystal by applying (including a fringe electric field) to the liquid crystal layer is known.

横電界を利用した液晶表示装置は、広視野角化の観点から特に注目されている。In-Plane Switching(IPS)モードや、Fringe Field Switching(FFS)モードなどの横電界方式の液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングするように構成されている。   A liquid crystal display device using a lateral electric field has attracted particular attention from the viewpoint of wide viewing angle. A horizontal electric field type liquid crystal display device such as an in-plane switching (IPS) mode or a fringe field switching (FFS) mode includes a pixel electrode and a common electrode formed on an array substrate, and is arranged with respect to the main surface of the array substrate. The liquid crystal molecules are switched by a substantially parallel lateral electric field.

また、表示部にユーザの指やペン先が接触したことを検出する接触センサを有する液晶表示装置が提案されている。接触センサは液晶表示装置の表示部にさらにセンサ電極を有するセンサ基板を重ねて形成される場合や、液晶表示装置の一対の基板の一方にセンサ電極が一体に形成される場合がある。   There has also been proposed a liquid crystal display device having a contact sensor that detects that a user's finger or pen tip has touched the display unit. The contact sensor may be formed by further overlapping a sensor substrate having a sensor electrode on the display portion of the liquid crystal display device, or the sensor electrode may be integrally formed on one of the pair of substrates of the liquid crystal display device.

特開2010−231773号公報JP 2010-231773 A

センサ電極を一対の基板の一方に一体に形成する場合、センサ電極を配置した領域に沿って輝度ムラが発生し、表示品位が低下することがあった。   When the sensor electrode is integrally formed on one of the pair of substrates, luminance unevenness occurs along the region where the sensor electrode is disposed, and the display quality may be lowered.

本発明の実施形態は上記事情を鑑みて成されたものであって、表示品位の低下を抑制する液晶表示装置を提供することを目的とする。   Embodiments of the present invention have been made in view of the above circumstances, and an object thereof is to provide a liquid crystal display device that suppresses deterioration in display quality.

実施形態によれば、第1方向に並んで配置され互いに電気的に接続したセンサブロックを含む第1センサと前記ブロック電極間において前記第1方向と交差する第2方向に延びた第2センサとを含むセンサと、前記第1方向に延びて絶縁層を介して前記センサの下層に配置された走査線と、前記第2方向に延びた信号線と、前記走査線および前記信号線に囲まれた領域において前記センサブロックおよび前記第2センサと対向するように配置された画素電極と、を備えた第1基板と、前記第1基板と対向して配置された第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備え、前記センサブロックと対向する領域における前記走査線の幅と、前記第2センサと対向する領域における前記走査線の幅とは異なる液晶表示装置が提供される。   According to the embodiment, a first sensor including sensor blocks arranged side by side in the first direction and electrically connected to each other, and a second sensor extending in a second direction intersecting the first direction between the block electrodes, A sensor including a scanning line disposed in a lower layer of the sensor via an insulating layer extending in the first direction, a signal line extending in the second direction, and the scanning line and the signal line. A first substrate including a pixel electrode disposed to face the sensor block and the second sensor in a region, a second substrate disposed to face the first substrate, and the first substrate A liquid crystal layer held between the substrate and the second substrate, and a width of the scanning line in a region facing the sensor block, and a width of the scanning line in a region facing the second sensor, Is different LCD display Location is provided.

図1は、実施形態の液晶表示装置の一構成例を説明するための斜視図である。FIG. 1 is a perspective view for explaining a configuration example of the liquid crystal display device of the embodiment. 図2は、図1に示す液晶表示装置の線II−IIにおける断面の一例を示す図である。2 is a diagram showing an example of a cross section taken along line II-II of the liquid crystal display device shown in FIG. 図3は、アレイ基板の表示領域における共通電極の構成の一例を説明する図である。FIG. 3 is a diagram for explaining an example of the configuration of the common electrode in the display area of the array substrate. 図4は、図3の線IV−IVにおけるアレイ基板の断面の一例を概略的に示す図である。FIG. 4 is a diagram schematically showing an example of a cross section of the array substrate taken along line IV-IV in FIG. 図5は、一実施形態の液晶表示装置の表示画素の一構成例を概略的に示す図である。FIG. 5 is a diagram schematically illustrating a configuration example of a display pixel of the liquid crystal display device according to the embodiment. 図6は、一実施形態の液晶表示装置の表示画素の一構成例を概略的に示す図である。FIG. 6 is a diagram schematically illustrating a configuration example of a display pixel of the liquid crystal display device according to the embodiment.

以下、実施形態の液晶表示装置について、図面を参照して説明する。
図1に、本実施形態の液晶表示装置の一例を概略的に示す。液晶表示装置は、アレイ基板110とアレイ基板110と所定の間隙をおいて対向配置された対向基板120と、アレイ基板110と対向基板120との間に挟持された液晶層70(図2に示す)と、マトリクス状に配置された表示画素PXを含む表示領域25と、を備える液晶表示パネルと、液晶表示パネルを背面側から照明するバックライトユニット130と、を備えている。
Hereinafter, a liquid crystal display device according to an embodiment will be described with reference to the drawings.
FIG. 1 schematically shows an example of the liquid crystal display device of the present embodiment. The liquid crystal display device includes an array substrate 110, a counter substrate 120 disposed opposite to the array substrate 110 with a predetermined gap, and a liquid crystal layer 70 sandwiched between the array substrate 110 and the counter substrate 120 (shown in FIG. 2). ) And a display area 25 including display pixels PX arranged in a matrix, and a backlight unit 130 that illuminates the liquid crystal display panel from the back side.

表示領域25には、表示画素PXの配列する行に沿って延びた走査線11と、列に沿って延びた信号線12と、走査線11と信号線12とが交差する位置近傍に配置されたスイッチング素子14と、各表示画素PXに配置された画素電極60と、液晶層70を介して画素電極60と対向する共通電極30とが配置されている。   In the display area 25, the scanning lines 11 extending along the rows in which the display pixels PX are arranged, the signal lines 12 extending along the columns, and the positions near the positions where the scanning lines 11 and the signal lines 12 intersect are arranged. The switching element 14, the pixel electrode 60 disposed in each display pixel PX, and the common electrode 30 facing the pixel electrode 60 through the liquid crystal layer 70 are disposed.

液晶表示パネルの表示領域25の周囲には、走査線駆動回路YDと信号線駆動回路XDとが配置されている。走査線駆動回路YDは、行方向において表示領域25を挟む位置にそれぞれ配置している。   Around the display area 25 of the liquid crystal display panel, a scanning line driving circuit YD and a signal line driving circuit XD are arranged. The scanning line driving circuit YD is disposed at a position sandwiching the display area 25 in the row direction.

走査線駆動回路YDは走査線11が延びる方向における表示領域25の両脇に配置され、走査線駆動回路YDには表示領域25から延びる複数の走査線11が電気的に接続されている。信号線駆動回路XDには表示領域25から延びる複数の信号線12が電気的に接続されている。   The scanning line driving circuit YD is disposed on both sides of the display area 25 in the direction in which the scanning line 11 extends, and a plurality of scanning lines 11 extending from the display area 25 are electrically connected to the scanning line driving circuit YD. A plurality of signal lines 12 extending from the display area 25 are electrically connected to the signal line driving circuit XD.

アレイ基板110の端部には図示しないフレキシブル基板が接続され、走査線駆動回路YDおよび信号線駆動回路XDには、フレキシブル基板を介して図示しない外部信号源から制御信号および映像信号等が供給される。   A flexible substrate (not shown) is connected to the end of the array substrate 110, and a control signal, a video signal, and the like are supplied to the scanning line drive circuit YD and the signal line drive circuit XD from an external signal source (not shown) via the flexible substrate. The

図2は、図1に示す液晶表示パネルのII−IIにおける断面の一例を示す図である。本実施形態の液晶表示装置は、横電界を利用して液晶層の配向状態を制御するFFSモードの液晶表示装置である。   FIG. 2 is a diagram showing an example of a cross section taken along II-II of the liquid crystal display panel shown in FIG. The liquid crystal display device of the present embodiment is an FFS mode liquid crystal display device that controls the alignment state of a liquid crystal layer using a lateral electric field.

アレイ基板110は、ガラス等の透明絶縁性基板10と、透明絶縁性基板10上に配置された画素駆動配線と、スイッチング素子14と、絶縁膜L1、50と、平坦化膜20と、共通電極30と、センサ電極40と、画素電極60と、図示しない配向膜と、走査線駆動回路よび信号線駆動回路を含む駆動回路と、を備えている。画素駆動配線は、複数の表示画素PXが配列する行に沿って延びる走査線11と、複数の表示画素PXが配列する列に沿って延びる信号線12と、を備えている。   The array substrate 110 includes a transparent insulating substrate 10 such as glass, a pixel driving wiring disposed on the transparent insulating substrate 10, a switching element 14, insulating films L1 and 50, a planarizing film 20, and a common electrode. 30, a sensor electrode 40, a pixel electrode 60, an alignment film (not shown), and a driving circuit including a scanning line driving circuit and a signal line driving circuit. The pixel drive wiring includes a scanning line 11 extending along a row where a plurality of display pixels PX are arranged, and a signal line 12 extending along a column where the plurality of display pixels PX are arranged.

スイッチング素子14は、走査線11と信号線12とが交差する位置近傍に配置されている。スイッチング素子14は、透明絶縁性基板10上に配置された図示しないアンダーコート層上に配置され、アモルファスシリコンあるいはポリシリコンの半導体層SCと、ゲート電極14bと、ソース電極14aと、ドレイン電極14cと、を含む薄膜トランジスタを備えている。   The switching element 14 is disposed in the vicinity of the position where the scanning line 11 and the signal line 12 intersect. The switching element 14 is disposed on an undercoat layer (not shown) disposed on the transparent insulating substrate 10, and includes an amorphous silicon or polysilicon semiconductor layer SC, a gate electrode 14b, a source electrode 14a, and a drain electrode 14c. , Including a thin film transistor.

スイッチング素子14の半導体層SCの上層にはゲート絶縁膜が配置され、ゲート絶縁膜上にスイッチング素子14のゲート電極14bが配置されている。スイッチング素子14のソース電極14aとドレイン電極14cとは絶縁膜L1に設けられたコンタクトホールにおいて半導体層SCと接続されている。   A gate insulating film is disposed above the semiconductor layer SC of the switching element 14, and a gate electrode 14b of the switching element 14 is disposed on the gate insulating film. The source electrode 14a and the drain electrode 14c of the switching element 14 are connected to the semiconductor layer SC through a contact hole provided in the insulating film L1.

スイッチング素子14のゲート電極14bは、対応する走査線11と電気的に接続されている(あるいは一体に形成されている)。スイッチング素子14のソース電極14aは、対応する信号線12と電気的に接続されている(あるいは一体に形成されている)。スイッチング素子のドレイン電極14cは、コンタクトホール21、51において対応する画素電極60と電気的に接続されている。   The gate electrode 14b of the switching element 14 is electrically connected to the corresponding scanning line 11 (or formed integrally). The source electrode 14a of the switching element 14 is electrically connected to the corresponding signal line 12 (or formed integrally). The drain electrode 14 c of the switching element is electrically connected to the corresponding pixel electrode 60 in the contact holes 21 and 51.

走査線駆動回路YDにより走査線11が駆動されてスイッチング素子14のゲート電極14bに電圧が印加されると、ソース電極14aとドレイン電極14cとの間が導通し、スイッチング素子14が一定期間オン状態となる。スイッチング素子14がオン状態である期間に、信号線12からスイッチング素子14を介して画素電極60へ映像信号が供給される。   When the scanning line 11 is driven by the scanning line driving circuit YD and a voltage is applied to the gate electrode 14b of the switching element 14, the source electrode 14a and the drain electrode 14c are electrically connected, and the switching element 14 is in an on state for a certain period. It becomes. A video signal is supplied from the signal line 12 to the pixel electrode 60 via the switching element 14 during a period in which the switching element 14 is in the on state.

スイッチング素子14上には平坦化膜20が配置されている。本実施形態では、平坦化膜20は透明有機絶縁膜であって、平坦化膜20の膜厚は略3μmである。平坦化膜20は、コンタクトホール21を除いて表示領域25の全体に渡って配置されている。スイッチング素子14のドレイン電極14c上の平坦化膜20には、後述する画素電極60と電気的接続を取るためのコンタクトホール21が設けられている。平坦化膜20上には共通電極30およびセンサ電極40が配置されている。共通電極30およびセンサ電極の構成については、後に詳細に説明する。   A planarizing film 20 is disposed on the switching element 14. In the present embodiment, the planarizing film 20 is a transparent organic insulating film, and the thickness of the planarizing film 20 is approximately 3 μm. The planarizing film 20 is arranged over the entire display area 25 except for the contact holes 21. The planarizing film 20 on the drain electrode 14c of the switching element 14 is provided with a contact hole 21 for electrical connection with a pixel electrode 60 described later. A common electrode 30 and a sensor electrode 40 are disposed on the planarizing film 20. The configurations of the common electrode 30 and the sensor electrode will be described in detail later.

共通電極30は、例えばITO(indium tin oxide)やIZO(indium zinc oxide)等の透明導電性材料により形成された酸化物導電膜である。表示領域25の端部に配置された共通電極30は額縁領域へ延びて配置され、例えば外部の信号源からフレキシブル基板を介して共通電圧が印加されている。   The common electrode 30 is an oxide conductive film formed of a transparent conductive material such as ITO (indium tin oxide) or IZO (indium zinc oxide). The common electrode 30 disposed at the end of the display region 25 is disposed so as to extend to the frame region, and a common voltage is applied from an external signal source through a flexible substrate, for example.

センサ電極40は、例えばアルミニウムとモリブデンとの多層電極である。本実施形態では、センサ電極40は、モリブデン、アルミニウム、モリブデンの順に積層されて形成されている。センサ電極40は、後述するように共通電極30上においてグリッド状に配置されている。   The sensor electrode 40 is a multilayer electrode of aluminum and molybdenum, for example. In the present embodiment, the sensor electrode 40 is formed by laminating molybdenum, aluminum, and molybdenum in this order. The sensor electrodes 40 are arranged in a grid on the common electrode 30 as will be described later.

画素電極60は、各表示画素PXにおいて、絶縁膜50を介して共通電極30と対向するように配置されている。画素電極60は、例えばITO(indium tin oxide)やIZO(indium zinc oxide)等の透明導電性材料により形成されている。   The pixel electrode 60 is disposed so as to face the common electrode 30 with the insulating film 50 interposed therebetween in each display pixel PX. The pixel electrode 60 is formed of a transparent conductive material such as ITO (indium tin oxide) or IZO (indium zinc oxide).

対向基板120は、ガラス等の透明絶縁性基板28と、透明樹脂平坦化膜29と、複数の着色層と、図示しない配向膜とを備えている。   The counter substrate 120 includes a transparent insulating substrate 28 such as glass, a transparent resin planarizing film 29, a plurality of colored layers, and an alignment film (not shown).

複数の着色層は、有機絶縁膜である例えば赤(R)、緑(G)、青(B)のうちのいずれかのレジストによって着色された第1着色層24a、第2着色層24b、第3着色層24cと、黒色の第4着色層27a、第5着色層27bと、を備えている。   The plurality of colored layers are organic insulating films, for example, a first colored layer 24a, a second colored layer 24b, a second colored layer 24b colored by any one of resists of red (R), green (G), and blue (B). 3 colored layers 24c, a black fourth colored layer 27a, and a fifth colored layer 27b.

第1着色層24aは第1色画素PX1に配置され、第2着色層24bは第2色画素PX2に配置され、第3着色層24cは第3色画素PX3に配置されている。第4着色層27aは表示領域25を囲むように配置され、額縁領域における光抜けを防止する遮光層である。第5着色層27bは、アレイ基板110の走査線11および信号線12と対向する位置に格子状に配置され、表示画素PX間における光抜けを防止する遮光層である。   The first colored layer 24a is disposed in the first color pixel PX1, the second colored layer 24b is disposed in the second color pixel PX2, and the third colored layer 24c is disposed in the third color pixel PX3. The fourth colored layer 27a is a light shielding layer that is disposed so as to surround the display region 25 and prevents light from being lost in the frame region. The fifth colored layer 27b is a light shielding layer that is arranged in a grid pattern at positions facing the scanning lines 11 and the signal lines 12 of the array substrate 110, and prevents light leakage between the display pixels PX.

例えば、赤色表示画素と緑色表示画素と青色表示画素との3種類の色画素により、1絵素が構成される。表示領域25には赤色表示画素と、緑色表示画素と、青色表示画素と、が走査線11の延びる方向に周期的に並んで配置され、信号線12が延びる方向には同種類の色画素が並んで配置されている。   For example, one picture element is composed of three types of color pixels, that is, a red display pixel, a green display pixel, and a blue display pixel. In the display area 25, red display pixels, green display pixels, and blue display pixels are periodically arranged in the direction in which the scanning lines 11 extend, and the same type of color pixels are provided in the direction in which the signal lines 12 extend. They are arranged side by side.

アレイ基板110と対向基板120とは、互いの配向膜が対向するように配置されシール剤26により固定される。配向膜の表面は、液晶層70に含まれる液晶分子の初期配向状態を規定するように配向処理が成されている。   The array substrate 110 and the counter substrate 120 are arranged so that their alignment films face each other, and are fixed by the sealant 26. The surface of the alignment film is subjected to an alignment process so as to define the initial alignment state of the liquid crystal molecules contained in the liquid crystal layer 70.

アレイ基板110と対向基板120との間には、柱状スペーサ22が配置されている。柱状スペーサ22によりアレイ基板110と対向基板120との距離は一定に保持される。本実施形態では、柱状スペーサ22の高さは2μm以上6μm以下で任意に制御している。   A columnar spacer 22 is disposed between the array substrate 110 and the counter substrate 120. The columnar spacer 22 keeps the distance between the array substrate 110 and the counter substrate 120 constant. In the present embodiment, the height of the columnar spacer 22 is arbitrarily controlled between 2 μm and 6 μm.

シール剤26は、表示領域25を囲むように配置されている。液晶層70は、アレイ基板110、対向基板120、およびシール剤26により囲まれた領域に配置されている。   The sealing agent 26 is disposed so as to surround the display area 25. The liquid crystal layer 70 is disposed in a region surrounded by the array substrate 110, the counter substrate 120, and the sealant 26.

アレイ基板110および対向基板120の液晶層70側と反対に位置する面には図示しない偏光板が夫々配設されている。   Polarizing plates (not shown) are disposed on the surfaces of the array substrate 110 and the counter substrate 120 opposite to the liquid crystal layer 70 side.

図3は、アレイ基板110の表示領域25におけるセンサの一構成例を説明する図である。   FIG. 3 is a diagram for explaining a configuration example of the sensor in the display area 25 of the array substrate 110.

本実施形態の液晶表示装置において、センサは、行方向(第1方向)および列方向(第2方向)並んで配置されたセンサブロックB1を含む第1センサS1と、行方向に並ぶセンサブロックB1間において列方向(第2方向)に延びた第2センサS2と、を備えている。各第1センサS1は、行方向に並んで配置された複数のセンサブロックB1を電気的に接続して構成されている。   In the liquid crystal display device of the present embodiment, the sensor includes a first sensor S1 including a sensor block B1 arranged in a row direction (first direction) and a column direction (second direction), and a sensor block B1 arranged in the row direction. And a second sensor S2 extending in the column direction (second direction). Each first sensor S1 is configured by electrically connecting a plurality of sensor blocks B1 arranged side by side in the row direction.

図3では、センサブロックB1と第2センサS2との境界部分を拡大して示している。
各センサブロックB1および第2センサS2は、共通電極30とセンサ電極40とを用いて形成されている。
FIG. 3 shows an enlarged boundary portion between the sensor block B1 and the second sensor S2.
Each sensor block B1 and the second sensor S2 are formed using the common electrode 30 and the sensor electrode 40.

共通電極30は複数の画素電極60と対向するように配置され、画素電極60とスイッチング素子14とがコンタクトする領域に設けられた開口30Aを有している。   The common electrode 30 is disposed so as to face the plurality of pixel electrodes 60, and has an opening 30 </ b> A provided in a region where the pixel electrode 60 and the switching element 14 are in contact with each other.

センサ電極40は、センサブロックB1および第2センサS2の各々において、複数の共通電極30上に配置されている。センサ電極40は、マトリクス状に並んで配置された画素電極60の周囲を囲むグリッド状に配置されている。   The sensor electrode 40 is disposed on the plurality of common electrodes 30 in each of the sensor block B1 and the second sensor S2. The sensor electrodes 40 are arranged in a grid surrounding the periphery of the pixel electrodes 60 arranged in a matrix.

センサ電極40の端部は表示領域25から表示領域25を囲む額縁領域へ延びて配置され、例えば外部に設けられた図示しない感知回路と電気的に接続されている。本実施形態の液晶表示装置で接触位置を検出する場合、感知回路はセンサ電極40へ所定波形の信号を供給する。ユーザの指先やペン先と第1センサS1および第2センサS2と距離に応じて、指先等と第1センサS1および第2センサS2との間に生じる容量の大きさが変化する。感知回路は、指先等とセンサとの間の容量の変化による第1センサS1および第2センサS2の電位の変化を、センサ電極40から出力された信号の出力波形から検出して、ユーザの指先やペン先等が接触した位置に対応する第1センサS1および第2センサS2の座標位置を検出する。   An end portion of the sensor electrode 40 is disposed so as to extend from the display region 25 to a frame region surrounding the display region 25, and is electrically connected to, for example, a sensing circuit (not shown) provided outside. When the touch position is detected by the liquid crystal display device of the present embodiment, the sensing circuit supplies a signal having a predetermined waveform to the sensor electrode 40. The magnitude of the capacitance generated between the fingertip and the first sensor S1 and the second sensor S2 changes according to the distance between the user's fingertip and the pen tip and the first sensor S1 and the second sensor S2. The sensing circuit detects a change in potential of the first sensor S1 and the second sensor S2 due to a change in capacitance between the fingertip or the like and the sensor from the output waveform of the signal output from the sensor electrode 40, and detects the fingertip of the user And the coordinate positions of the first sensor S1 and the second sensor S2 corresponding to the position where the pen tip or the like touches are detected.

図4は、図3の線IV−IVにおけるアレイ基板110の断面の一例を概略的に示す図である。ここでは、第2センサS2が配置された領域と、行方向においてその第2センサS2の両側に配置されたセンサブロックB1との断面の一例を示している。なお、図4に示す構成のうち図2での説明と重複するものについては、同一の符号を付して説明を省略する。   FIG. 4 is a diagram schematically showing an example of a cross section of array substrate 110 taken along line IV-IV in FIG. Here, an example of a cross section of the region where the second sensor S2 is arranged and the sensor block B1 arranged on both sides of the second sensor S2 in the row direction is shown. 4 that are the same as those described in FIG. 2 are denoted by the same reference numerals and description thereof is omitted.

第1センサS1は、行方向に並んだセンサブロックB1を互いに電気的に接続して構成されている。図4に示すように、第2センサS2の下層にはセンサブロックB1同士を電気的に接続する接続電極EJが配置されている。センサブロックB1は、平坦化膜20に設けられたコンタクトホール22においてコンタクト電極ECと電気的に接続している。コンタクト電極ECは、絶縁膜L1に設けられたコンタクトホールL1Hにおいて、接続電極EJと電気的に接続している。すなわち、行方向に並んだセンサブロックB1は、コンタクト電極ECおよび接続電極EJを介して互いに電気的に接続している。   The first sensor S1 is configured by electrically connecting sensor blocks B1 arranged in the row direction to each other. As shown in FIG. 4, a connection electrode EJ that electrically connects the sensor blocks B1 is disposed below the second sensor S2. The sensor block B1 is electrically connected to the contact electrode EC in the contact hole 22 provided in the planarizing film 20. The contact electrode EC is electrically connected to the connection electrode EJ in the contact hole L1H provided in the insulating film L1. That is, the sensor blocks B1 arranged in the row direction are electrically connected to each other via the contact electrode EC and the connection electrode EJ.

図5および図6は、本実施形態の液晶表示装置において、表示画素PXの一構成例を概略的に示す図である。図5には、第1センサS1のセンサブロックB1が配置される領域の表示画素PXの一構成例を示し、図6には、第2センサS2が配置される領域の表示画素PXの一構成例を示す。   FIG. 5 and FIG. 6 are diagrams schematically illustrating a configuration example of the display pixel PX in the liquid crystal display device of the present embodiment. FIG. 5 shows a configuration example of the display pixel PX in the region where the sensor block B1 of the first sensor S1 is arranged, and FIG. 6 shows a configuration of the display pixel PX in the region where the second sensor S2 is arranged. An example is shown.

画素電極60は、走査線11と信号線12とに囲まれた領域に配置されている。画素電極60は、列方向に延びたスリットSLを備えている。スリットSLは、行方向に並んで複数設けられている。本実施形態の液晶表示装置では、画素電極60にこのようにスリットSLを設けることにより、画素電極60と共通電極30との電位差に応じた液晶層70に基板面と略平行な電界を生じさせて、液晶層70に含まれる液晶分子の配向状態を制御する。   The pixel electrode 60 is disposed in a region surrounded by the scanning line 11 and the signal line 12. The pixel electrode 60 includes a slit SL extending in the column direction. A plurality of slits SL are provided side by side in the row direction. In the liquid crystal display device of this embodiment, the slit SL is provided in the pixel electrode 60 as described above, so that an electric field substantially parallel to the substrate surface is generated in the liquid crystal layer 70 according to the potential difference between the pixel electrode 60 and the common electrode 30. Thus, the alignment state of the liquid crystal molecules contained in the liquid crystal layer 70 is controlled.

本実施形態では、センサブロックB1が配置される領域と、第2センサS2が配置される領域とで、走査線11の列方向における幅が異なっている。   In the present embodiment, the width of the scanning line 11 in the column direction is different between the region where the sensor block B1 is disposed and the region where the second sensor S2 is disposed.

すなわち、図5に示すセンサブロックB1と対向した走査線11の幅WAは、図6に示す第2センサS2と対向した走査線11の幅WBよりも小さくなっている。本実施形態では、幅WBは幅WAの略5倍であって、例えば幅WAは2μmであり幅WBは10μmである。   That is, the width WA of the scanning line 11 facing the sensor block B1 shown in FIG. 5 is smaller than the width WB of the scanning line 11 facing the second sensor S2 shown in FIG. In this embodiment, the width WB is approximately five times the width WA, and for example, the width WA is 2 μm and the width WB is 10 μm.

ここで、本実施形態では、行方向に並ぶ複数のセンサブロックB1が配置される領域に並ぶ画素数と、第2センサS2が配置される複数の領域において行方向に並ぶ画素数の和とが異なっている。すなわち、各センサブロックB1が配置される領域において行方向に並ぶ画素数がP1であり、行方向にセンサブロックB1がA並んでいる場合、行方向に並ぶ複数のセンサブロックB1が配置される領域に並ぶ画素数はP1×Aである。各第2センサS2が配置される領域に行方向に並ぶ画素数がP2であり、行方向に第2センサS2がB本配置される場合、第2センサS2が配置される複数の領域において行方向に並ぶ画素数の和はP2×Bである。このとき、本実施形態では、P1×AとP2×Bとが異なっている。   Here, in the present embodiment, the number of pixels arranged in the region where the plurality of sensor blocks B1 arranged in the row direction is arranged and the sum of the number of pixels arranged in the row direction in the plurality of regions where the second sensor S2 is arranged. Is different. That is, when the number of pixels arranged in the row direction in the region where each sensor block B1 is arranged is P1, and the sensor block B1 is arranged in the row direction, the region where a plurality of sensor blocks B1 arranged in the row direction are arranged. The number of pixels arranged in is P1 × A. When the number of pixels arranged in the row direction is P2 in the region in which each second sensor S2 is arranged, and B second sensors S2 are arranged in the row direction, rows are arranged in a plurality of regions in which the second sensor S2 is arranged. The sum of the number of pixels arranged in the direction is P2 × B. At this time, in this embodiment, P1 × A and P2 × B are different.

そのため、走査線11の幅WAと幅WBとが同じ場合には、各走査線11とセンサブロックB1が配置される領域における共通電極30との間に生じる容量と、各走査線11と第2センサS2が配置される領域における共通電極30との間に生じる容量とが異なる大きさとなる。   Therefore, when the width WA and the width WB of the scanning lines 11 are the same, the capacitance generated between each scanning line 11 and the common electrode 30 in the region where the sensor block B1 is disposed, and each scanning line 11 and the second width WB. The capacitance generated between the sensor S2 and the common electrode 30 in the region where the sensor S2 is disposed has a different size.

すなわち、走査線11と共通電極30との間に生じる容量は下記式(1)により算出することができる。
C=εo*S/d 式(1)
ここで、εoは走査線11と共通電極30との間に配置された平坦化膜20および絶縁膜L1の誘電率であり、Sは走査線11と共通電極30とが対向する面積であり、dは走査線11と共通電極30との距離である。すなわち、走査線11と共通電極30との間に生じる容量は、誘電率εoおよび面積Sに比例し、距離dに反比例する。
That is, the capacitance generated between the scanning line 11 and the common electrode 30 can be calculated by the following equation (1).
C = εo * S / d Formula (1)
Here, εo is a dielectric constant of the planarizing film 20 and the insulating film L1 disposed between the scanning line 11 and the common electrode 30, and S is an area where the scanning line 11 and the common electrode 30 face each other. d is the distance between the scanning line 11 and the common electrode 30. That is, the capacitance generated between the scanning line 11 and the common electrode 30 is proportional to the dielectric constant εo and the area S, and inversely proportional to the distance d.

P1×AとP2×Bとが異なっている場合、走査線11の幅が同じである場合、走査線11と共通電極30とが対向する面積Sは画素数に比例した値となり、誘電率εoと距離dとが同じであれば走査線11と共通電極30との間に生じる容量が異なることとなる。その結果、走査線11に印加される信号による共通電極30の電位の変化量もセンサブロックB1が配置される領域と第2センサS2が配置される領域とで異なる大きさとなり、第1センサS1および第2センサS2とが配置された部分に沿って輝度ムラが生じることがあった。   When P1 × A is different from P2 × B, and the width of the scanning line 11 is the same, the area S where the scanning line 11 and the common electrode 30 face each other is a value proportional to the number of pixels, and the dielectric constant εo If the distance d is the same, the capacitance generated between the scanning line 11 and the common electrode 30 is different. As a result, the amount of change in the potential of the common electrode 30 due to the signal applied to the scanning line 11 is different in the area where the sensor block B1 is arranged and the area where the second sensor S2 is arranged, and the first sensor S1. In addition, luminance unevenness may occur along the portion where the second sensor S2 is disposed.

例えば、行方向に並ぶ複数のセンサブロックB1が配置される領域に並ぶ画素数が420絵素(420×3画素)であり、第2センサS2が配置される複数の領域において行方向に並ぶ画素数の和が18絵素(18×3画素)であるとき、走査線11の幅WAと幅WBとが同じである場合、センサブロックB1が配置される領域において走査線11と共通電極30との間に生じる容量(以下、容量C1と称する)は、第2センサS2が配置される領域において走査線11と共通電極30との間に生じる容量(以下、容量C2と称する)の略23倍となる。   For example, the number of pixels arranged in the region where the plurality of sensor blocks B1 arranged in the row direction is 420 pixels (420 × 3 pixels), and the pixels arranged in the row direction in the plurality of regions where the second sensor S2 is arranged. When the sum of the numbers is 18 picture elements (18 × 3 pixels), and the width WA and width WB of the scanning line 11 are the same, the scanning line 11 and the common electrode 30 in the region where the sensor block B1 is arranged The capacity generated between the scanning lines 11 and the common electrode 30 (hereinafter referred to as the capacity C2) in the region where the second sensor S2 is disposed is approximately 23 times as large as the capacity generated during the time (hereinafter referred to as the capacity C1). It becomes.

これに対し、本実施形態では、走査線11の幅WAは幅WBよりも小さくなっているため、走査線11と共通電極30とが対向する面積Sの差を小さくすることにより上記容量C1と容量C2との差を小さくすることができる。その結果、第1センサS1および第2センサS2とが配置された部分に沿って輝度ムラが発生することを抑制することができる。   On the other hand, in this embodiment, since the width WA of the scanning line 11 is smaller than the width WB, the difference between the area S where the scanning line 11 and the common electrode 30 face each other is reduced, so that the capacitance C1 is reduced. The difference from the capacity C2 can be reduced. As a result, it is possible to suppress the occurrence of luminance unevenness along the portion where the first sensor S1 and the second sensor S2 are arranged.

すなわち、本実施形態によれば、表示品位の低下を抑制する液晶表示装置を提供することができる。   That is, according to the present embodiment, it is possible to provide a liquid crystal display device that suppresses deterioration in display quality.

なお、走査線11の幅WA、WBは、走査線11の断線を防止するとともに、表示画素PXの開口率を低下させない範囲で選択することが望ましい。例えば、走査線11の幅WA、WBは2μm以上であって10μm以下とすることが望ましい。   The widths WA and WB of the scanning lines 11 are desirably selected within a range that prevents the scanning lines 11 from being disconnected and does not decrease the aperture ratio of the display pixels PX. For example, the widths WA and WB of the scanning lines 11 are preferably 2 μm or more and 10 μm or less.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

PX…表示画素、L1、50…絶縁膜、S1…第1センサ、B1…センサブロック、S2…第2センサ、10…透明絶縁性基板、11…走査線、12…信号線、14…スイッチング素子、20…平坦化膜、21…コンタクトホール、22…柱状スペーサ、25…表示領域、26…シール剤、28…透明絶縁性基板、30…共通電極、40…センサ電極、50…絶縁膜、51…コンタクトホール、60…画素電極、SL…スリット、70…液晶層、110…アレイ基板、120…対向基板、130…バックライトユニット。   PX ... display pixel, L1, 50 ... insulating film, S1 ... first sensor, B1 ... sensor block, S2 ... second sensor, 10 ... transparent insulating substrate, 11 ... scan line, 12 ... signal line, 14 ... switching element , 20 ... flattening film, 21 ... contact hole, 22 ... columnar spacer, 25 ... display area, 26 ... sealing agent, 28 ... transparent insulating substrate, 30 ... common electrode, 40 ... sensor electrode, 50 ... insulating film, 51 DESCRIPTION OF SYMBOLS ... Contact hole, 60 ... Pixel electrode, SL ... Slit, 70 ... Liquid crystal layer, 110 ... Array substrate, 120 ... Counter substrate, 130 ... Backlight unit.

Claims (5)

第1方向に並んで配置され互いに電気的に接続したセンサブロックを含む第1センサと前記センサブロック間において前記第1方向と交差する第2方向に延びた第2センサとを含むセンサと、前記第1方向に延びて絶縁層を介して前記センサの下層に配置された走査線と、前記第2方向に延びた信号線と、前記走査線および前記信号線に囲まれた領域において前記センサブロック又は前記第2センサと対向するように配置された画素電極と、を備えた第1基板と、
前記第1基板と対向して配置された第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、を備え、
前記センサブロックと対向した前記走査線の幅と、前記第2センサと対向した前記走査線の幅とは異なる液晶表示装置。
A sensor including a first sensor including sensor blocks arranged side by side in a first direction and electrically connected to each other, and a second sensor extending in a second direction intersecting the first direction between the sensor blocks; The sensor block in a region surrounded by the scanning line and the signal line extending in the first direction and disposed below the sensor via the insulating layer, the signal line extending in the second direction, and the scanning line and the signal line Or a first substrate provided with a pixel electrode disposed to face the second sensor;
A second substrate disposed opposite the first substrate;
A liquid crystal layer held between the first substrate and the second substrate,
A liquid crystal display device, wherein a width of the scanning line facing the sensor block is different from a width of the scanning line facing the second sensor.
前記第2センサを挟んで前記第1方向に並んだ前記センサブロックは、前記第2センサの下層に配置された接続電極を介して互いに電気的に接続されている請求項1記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the sensor blocks arranged in the first direction with the second sensor interposed therebetween are electrically connected to each other through a connection electrode disposed in a lower layer of the second sensor. . 前記センサブロックおよび前記第2センサは、複数の前記画素電極と対向した共通電極と、複数の前記共通電極上にグリッド状に配置されたセンサ電極と、を備える請求項1又は請求項2記載の液晶表示装置。   The said sensor block and the said 2nd sensor are provided with the common electrode facing the said several pixel electrode, and the sensor electrode arrange | positioned on the said some common electrode at the grid form. Liquid crystal display device. 前記センサブロックと対向した前記走査線の幅は、前記第2センサと対向した前記走査線の幅よりも小さい請求項1乃至請求項3のいずれか1項記載の液晶表示装置。   4. The liquid crystal display device according to claim 1, wherein a width of the scanning line facing the sensor block is smaller than a width of the scanning line facing the second sensor. 5. 前記画素電極は、前記第2方向に延びたスリットを備えている請求項1乃至請求項4のいずれか1項記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the pixel electrode includes a slit extending in the second direction.
JP2012176327A 2012-08-08 2012-08-08 Liquid crystal display Active JP5919133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012176327A JP5919133B2 (en) 2012-08-08 2012-08-08 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012176327A JP5919133B2 (en) 2012-08-08 2012-08-08 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2014035434A true JP2014035434A (en) 2014-02-24
JP5919133B2 JP5919133B2 (en) 2016-05-18

Family

ID=50284453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012176327A Active JP5919133B2 (en) 2012-08-08 2012-08-08 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5919133B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020201964A (en) * 2015-05-27 2020-12-17 株式会社半導体エネルギー研究所 In-cell type touch panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010231773A (en) * 2009-02-02 2010-10-14 Apple Inc Integrated touch screen
JP2012517051A (en) * 2009-02-02 2012-07-26 アップル インコーポレイテッド Integrated touch screen
JP2012517049A (en) * 2009-02-02 2012-07-26 アップル インコーポレイテッド Touch sensor panel with reduced static capacitance
JP2013205625A (en) * 2012-03-28 2013-10-07 Japan Display Inc Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010231773A (en) * 2009-02-02 2010-10-14 Apple Inc Integrated touch screen
JP2012517051A (en) * 2009-02-02 2012-07-26 アップル インコーポレイテッド Integrated touch screen
JP2012517049A (en) * 2009-02-02 2012-07-26 アップル インコーポレイテッド Touch sensor panel with reduced static capacitance
JP2013205625A (en) * 2012-03-28 2013-10-07 Japan Display Inc Liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020201964A (en) * 2015-05-27 2020-12-17 株式会社半導体エネルギー研究所 In-cell type touch panel
US11428974B2 (en) 2015-05-27 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US11835809B2 (en) 2015-05-27 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Touch panel

Also Published As

Publication number Publication date
JP5919133B2 (en) 2016-05-18

Similar Documents

Publication Publication Date Title
JP5971708B2 (en) Touch panel built-in display device
JP4693131B2 (en) Liquid crystal display
JP6116220B2 (en) LCD panel
JP5526085B2 (en) Liquid crystal display
US11126025B2 (en) In-cell touch panel
US11036107B2 (en) Liquid crystal display device
JP2014126674A (en) Liquid crystal display device
JP2014145992A (en) Liquid crystal display device
JP5771550B2 (en) Liquid crystal display
JP2013007956A (en) Liquid crystal display device
JP5100822B2 (en) Liquid crystal display
JP2015014635A (en) Liquid crystal display unit
US9400409B2 (en) Liquid crystal display
JP2013007769A (en) Liquid crystal display device
JP5544330B2 (en) Liquid crystal display
JP5450516B2 (en) Liquid crystal display
JP5919133B2 (en) Liquid crystal display
JP2017003903A (en) Liquid crystal display device
JP5840879B2 (en) Liquid crystal display
KR20140139414A (en) Liquid crystal display device
JP2016038539A (en) Liquid crystal display device
JP6055626B2 (en) Liquid crystal display
JP2017146438A (en) Liquid crystal display device
JP6780062B2 (en) Liquid crystal display device
JP2013205625A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150729

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5919133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250