JP2014035431A - ボコーダ処理方法、半導体装置、及び電子装置 - Google Patents

ボコーダ処理方法、半導体装置、及び電子装置 Download PDF

Info

Publication number
JP2014035431A
JP2014035431A JP2012176254A JP2012176254A JP2014035431A JP 2014035431 A JP2014035431 A JP 2014035431A JP 2012176254 A JP2012176254 A JP 2012176254A JP 2012176254 A JP2012176254 A JP 2012176254A JP 2014035431 A JP2014035431 A JP 2014035431A
Authority
JP
Japan
Prior art keywords
vocoder
program data
memory
processing
cache memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012176254A
Other languages
English (en)
Inventor
Jiro Hara
二郎 原
Yutaka Uchimura
豊 内村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Mobile Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Mobile Corp filed Critical Renesas Mobile Corp
Priority to JP2012176254A priority Critical patent/JP2014035431A/ja
Priority to US13/925,922 priority patent/US9257123B2/en
Publication of JP2014035431A publication Critical patent/JP2014035431A/ja
Priority to US14/987,628 priority patent/US20160118052A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/002—Dynamic bit allocation
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Speech or voice signal processing techniques to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/02—Speech enhancement, e.g. noise reduction or echo cancellation
    • G10L21/0208—Noise filtering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Speech or voice signal processing techniques to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/02—Speech enhancement, e.g. noise reduction or echo cancellation
    • G10L21/0208—Noise filtering
    • G10L2021/02082—Noise filtering the noise being echo, reverberation of the speech
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Speech or voice signal processing techniques to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility

Landscapes

  • Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Telephone Function (AREA)

Abstract

【課題】無線通信端末等に好適な半導体装置を提供すること。
【解決手段】所定のサイクルタイムで、送信音声信号の符号化処理と受信音声信号の復号化処理とを交互に繰返し実行するボコーダ処理部と、復号化処理及び符号化処理を実行するためのプログラムを格納するメモリと、プログラムを構成するプログラムデータを一時的に保持するキャッシュメモリと、を備えた電子装置のボコーダ処理方法。ボコーダ処理部は、符号化処理及び復号化処理の一方である第１のボコーダ処理を実行した後、次に符号化処理及び復号化処理の他方である第２のボコーダ処理を実行するまでの間に、当該第２のボコーダ処理に用いる第１のプログラムデータのプリフェッチをキャッシュメモリへ要求する。
【選択図】図６

Description

本発明はボコーダ処理方法、半導体装置、及び電子装置に関する。
近年、音声をデジタル信号として送受信する無線通信端末は、送信する音声信号を符号化し、受信した音声信号を復号化するボコーダ（Vocoder）処理部を備えている。例えば、特許文献１には、ボコーダ処理用のＡＳＩＣ（Application Specific Integrated Circuit）が開示されている。
ところで、特許文献２には、キャッシュメモリのヒット率（キャッシュヒット率）の向上に関する技術が開示されている。
特開平９−２５９０４０号公報 特開２００３−２１６１９８号公報
発明者らは、通信端末等に用いられる半導体装置の開発に際し、様々な課題を見出した。本願で開示される各実施の形態は、例えば通信端末等に好適な半導体装置を提供する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態に係る半導体装置は、プログラムデータのプリフェッチを要求するボコーダ処理部を備えている。
一実施の形態によれば、例えば無線通信端末等に好適であって、良質な半導体装置を提供することができる。
第１の比較例に係るベースバンドプロセッサの構成例を示すブロック図である。 第２の比較例に係るベースバンドプロセッサの構成例を示すブロック図である。 第２の比較例に係る半導体装置の動作を説明するためのタイミングチャートである。 無線通信端末の構成例を示す外観図である。 無線通信端末の構成例を示す外観図である。 実施の形態１に係る無線通信装置の構成例を示すブロック図である。 実施の形態１に係るベースバンドプロセッサの構成例を示すブロック図である。 実施の形態１に係る半導体装置の動作を説明するためのタイミングチャートである。
以下、具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
＜第１の比較例に係る半導体装置の構成＞
まず、図１を参照して、発明者等が検討した第１の比較例に係る半導体装置について説明する。図１は、第１の比較例に係る半導体装置であるベースバンドプロセッサ６０２の構成例を示すブロック図である。図１には、第１の比較例に係るベースバンドプロセッサ６０２の内部構成、ベースバンドプロセッサ６０２の周辺の機能ブロック（ＲＦＩＣ６０３、メインメモリ６０４、オーディオＩＣ６１０、マイク６１１、及びスピーカ６１２）、及びバス５０が示されている。ベースバンドプロセッサ６０２は、例えば携帯電話などの無線通信装置に用いられる。
図１に示すように、第１の比較例に係るベースバンドプロセッサ６０２は、ＤＳＰ（Digital Signal Processing）２１、ポストプロセッサ（音声処理部）２３、モデム２４、内部メモリ２５、及びＲＯＭ（Read Only Memory）２６を含んでいる。
ＤＳＰ２１は、ＲＯＭ２６に格納されたボコーダ処理用のプログラムに基づいて、送受信する音声データのボコーダ処理（符号化処理及び復号化処理）を行う。すなわち、ＤＳＰ２１は、送信音声データをポストプロセッサ２３から受け取り、受け取った送信音声データに対して符号化処理を施してモデム２４に送信する。他方、ＤＳＰ２１は、モデム２４から復調された受信音声データを受け取り、受け取った受信音声データに対して復号化処理を施してポストプロセッサ２３に送信する。
ポストプロセッサ２３は、オーディオＩＣ６１０から受け取った音声データに対して、ノイズキャンセルやエコーキャンセルなどの音声処理を実施し、ＤＳＰ２１へ送信する。他方、ポストプロセッサ２３は、ＤＳＰ２１から受け取った音声データに対して、ノイズキャンセルやエコーキャンセルなどの音声処理を実施し、オーディオＩＣ６１０へ送信する。
モデム２４は、ベースバンドプロセッサ６０２が送受信するデータに対する変調処理及び復調処理を行う。具体的には、モデム２４は、ＤＳＰ２１から受け取った送信音声データを搬送波により変調処理し、ＲＦＩＣ６０３へ送信する。他方、モデム２４は、ＲＦＩＣ６０３から受け取った受信音声データを搬送波により復調処理し、ＤＳＰ２１へ送信する。
内部メモリ２５は、ＤＳＰ２１がボコーダ処理を行う際のワークメモリである。内部メモリ２５は、例えば、３００ｋＢ程度の容量を有している。
ＲＯＭ２６は、ボコーダ処理用の全プログラムを格納している。ＲＯＭ２６は、例えば、２００ｋＢ程度の容量を有している。なお、メインメモリ６０４にはボコーダ処理用のプログラムは格納されていない。
このように、第１の比較例では、ボコーダ処理用のプログラムがＲＯＭ２６に格納されているため、当該プログラムを書き換えることができず、新規プログラムに対応することができないという問題があった。
また、内部メモリ２５及びＲＯＭ２６の合計で数百ｋＢ程度の容量を有しているため、半導体装置が大型化してしまうという問題があった。
＜第２の比較例に係る半導体装置の構成＞
次に、図２を参照して、上記問題を解決するために発明者等が検討した第２の比較例に係る半導体装置について説明する。図２は、第２の比較例に係る半導体装置であるベースバンドプロセッサ６０２の構成例を示すブロック図である。図２には、第２の比較例に係るベースバンドプロセッサ６０２の内部構成、ベースバンドプロセッサ６０２の周辺の機能ブロック（ＲＦＩＣ６０３、メインメモリ６０４、オーディオＩＣ６１０、マイク６１１、及びスピーカ６１２）、及びバス５０が示されている。
図２に示すように、第２の比較例に係るベースバンドプロセッサ６０２は、ＤＳＰ（Digital Signal Processing）３１、キャッシュ制御部３２、ポストプロセッサ（音声処理部）３３、及びモデム３４を含んでいる。ここで、キャッシュ制御部３２は、キャッシュメモリ３２ａを含んでいる。
図２に示された第２の比較例に係るベースバンドプロセッサ６０２は、図１に示された内部メモリ２５及びＲＯＭ２６に代えて、キャッシュ制御部３２（キャッシュメモリ３２ａ）を備えている。すなわち、第２の比較例では、メインメモリ６０４にボコーダ処理用の全プログラムが格納されている。そして、キャッシュメモリ３２ａにプログラムの一部を一時的に取り込むことにより、ボコーダ処理が行われる。
ＤＳＰ３１は、キャッシュメモリ３２ａに保持されたボコーダ処理用のプログラムデータ（メインメモリ６０４に格納された全プログラムの一部）に基づいて、ボコーダ処理を行う。このように、第２の比較例では、第１の比較例における内部メモリ２５及びＲＯＭ２６に代えて、キャッシュ制御部３２（キャッシュメモリ３２ａ）が採用されているため、上記問題を解決することができる。
ここで、ＤＳＰ３１がキャッシュ制御部３２にアクセスした際、これから実行するボコーダ処理のためのプログラムデータがキャッシュメモリ３２ａに保持されていれば（つまりキャッシュヒットであれば）、ほとんど遅延なく（例えば１、２クロックサイクル程度の遅延で）ボコーダ処理を行うことができる。
しかしながら、ＤＳＰ３１がキャッシュ制御部３２にアクセスした際、これから実行するボコーダ処理に用いるプログラムデータがキャッシュメモリ３２ａに保持されていなければ（つまりキャッシュミスヒットであれば）、バス５０を介してそのプログラムデータをメインメモリ６０４から読み出す必要がある。そのため、数十クロックサイクル程度の遅延が生じてしまう。
なお、キャッシュミスヒット時にＤＳＰ３１がメインメモリ６０４にアクセスした際、メインメモリ６０４に他の機能ブロックがアクセス中であれば、さらに遅延が大きくなる。例えば、携帯電話での通話には、高度なリアルタイム性が要求されるため、このような遅延の増大は問題となる。
＜第２の比較例に係る半導体装置の動作＞
図３のタイミングチャートを参照して、図２に示した第２の比較例に係る半導体装置の動作について説明する。図３は、第２の比較例に係る半導体装置の動作を説明するためのタイミングチャートである。図３において最も左側に示された縦軸は、時間（ｍｓ）を示しており、図面上側から下側へ向かって時間が経過している。また、縦軸（時間軸）と平行な４本の縦線によって、図面左側から順にモデム処理、ボコーダ処理、音声処理（スピーカ側）、及び音声処理（マイク側）の４つの処理が示されている。さらに、図中の片矢印は、データの流れを示している。両矢印は、時間の区間を示している。
時刻ｔ１に、モデム３４は無線インタフェースから受信音声信号を受信する。
時刻ｔ１〜ｔ２の間、モデム３４は受信音声信号に対して第１の復調処理ＤＥＭ１を実行する（図３における「ＭＯＤＥＭ処理」）。
時刻ｔ２に、モデム３４により復調された受信音声信号をＤＳＰ３１が受信する。
時刻ｔ２〜ｔ３の間、ＤＳＰ３１が第１の復号化処理ＤＥＣ１を実行する（図３における「ＶＯＣＯＤＥＲ処理」）。
時刻ｔ３に、ＤＳＰ３１により復号化された受信音声信号をポストプロセッサ３３が受信する。
時刻ｔ３〜ｔ９の２０ｍｓの間、ポストプロセッサ３３は、受信音声信号に対して、ノイズキャンセルやエコーキャンセルなどの音声処理を実行する（図３における「音声処理スピーカ側」）。音声処理が実行された受信音声信号は、オーディオＩＣ６１０を介して、スピーカ６１２へ送信される。
他方、時刻ｔ０〜ｔ４の２０ｍｓの間、ポストプロセッサ３３は、送信音声信号に対して、ノイズキャンセルやエコーキャンセルなどの音声処理を実行する（図３における「音声処理マイク側」）。なお、送信音声信号は、マイク６１１で検出された音声からオーディオＩＣ６１０により生成される。
時刻ｔ４に、ポストプロセッサ３３により音声処理が実行された送信音声信号をＤＳＰ３１が受信する。
時刻ｔ４〜ｔ５の間、ＤＳＰ３１は第１の符号化処理ＥＮＣ１を実行する（図３における「ＶＯＣＯＤＥＲ処理」）。
時刻ｔ５に、ＤＳＰ３１により符号化された送信音声信号をモデム３４が受信する。
時刻ｔ５〜ｔ６の間、モデム３４は送信音声信号に対して第１の変調処理ＭＯＤ１を実行する（図３における「ＭＯＤＥＭ処理」）。
時刻ｔ６に、モデム３４により変調された送信音声信号が無線インタフェースへ送信される。
そして、時刻ｔ７に、再びモデム３４は無線インタフェースから受信音声信号を受信する。このように、時刻ｔ１〜ｔ７（サイクルタイム２０ｍｓ）の処理が繰返し実行される。例えば、時刻ｔ７〜ｔ１３においても時刻ｔ１〜ｔ７の処理と同様の処理が繰り返されている。なお、ここでは時刻ｔ７以降の動作の詳細については省略する。
図３に示すように、所定（例えば２０ｍｓ）のサイクルタイムの中で、受信音声信号の復号化処理（例えばＤＥＣ１）及び送信音声信号の符号化（例えばＥＮＣ１）が実行される。第２の比較例に係る半導体装置において、キャッシュメモリ３２ａの容量を低減すると、キャッシュヒット率も低減する。その結果、キャッシュミスヒット時に、ボコーダ処理が上記サイクルタイム内に完了しない（つまりボコーダ処理に遅延が生じる）という問題があった。
発明者等は、第１及び第２の比較例が抱える問題点を同時に解決すべく、半導体装置の小型化とボコーダ処理の高速化とを両立可能な半導体装置の構成及び動作について検討を行った。より具体的には、第２の比較例と同様に、キャッシュメモリを採用することにより小型化を実現した上で、キャッシュヒット率の向上（キャッシュミスヒット率の低減）が可能な半導体装置の構成及び動作について検討を行った。以下にその詳細について説明する。
（実施の形態１）
＜無線通信端末の概要＞
まず、図４Ａ、４Ｂを参照して、本実施の形態に係る半導体装置が適用される電子装置として好適な無線通信端末の概要について説明する。図４Ａ及び４Ｂは、無線通信端末５００の構成例を示す外観図である。
なお、図４Ａ、４Ｂでは、無線通信端末５００がスマートフォンである場合について示している。しかしながら、無線通信端末５００は、フィーチャーフォン(例えば、折り畳み式の携帯電話端末)、携帯ゲーム端末、タブレットＰＣ(Personal Computer)、ノートＰＣ等のその他の無線通信端末であってもよい。また、当然のことながら、本実施の形態に係る半導体装置は、無線通信端末以外に適用することも可能である。
図４Ａは、無線通信端末５００を形成する筐体５０１の一方の主面(前面)を示している。筐体５０１の前面には、ディスプレイデバイス５０２と、タッチパネル５０３と、幾つかの操作ボタン５０４と、カメラデバイス５０５とが配置されている。一方、図４Ｂは、筐体５０１の他方の主面(背面)を示している。筐体５０１の背面には、カメラデバイス５０６が配置されている。
ディスプレイデバイス５０２は、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）や有機ＥＬディスプレイ（ＯＬＥＤ：Organic Light-Emitting Diode）等の表示装置である。ディスプレイデバイス５０２は、表示面が筐体５０１の前面に位置するように配置されている。
タッチパネル５０３は、ディスプレイデバイス５０２の表示面を覆うように配置されるか、或いはディスプレイデバイス５０２の裏面側に配置され、ユーザーによる表示面への接触位置を検知する。つまり、ユーザーは、指や専用のペン(一般に、スタイラスと呼称される)等でディスプレイデバイス５０２の表示面に触れることで、無線通信端末５００を直感的に操作することができる。
操作ボタン５０４は、無線通信端末５００に対する補助的な操作に用いられる。なお、無線通信端末によっては、このような操作ボタンが設けられないこともある。
カメラデバイス５０５は、そのレンズユニットが筐体５０１の前面に位置するように配置されたサブカメラである。なお、無線通信端末によっては、このようなサブカメラが設けられないこともある。
カメラデバイス５０６は、そのレンズユニットが筐体５０１の背面に位置するように配置されたメインカメラである。
＜無線通信装置の構成＞
図５を参照して、本実施の形態に係る半導体装置が搭載される無線通信装置６００の構成について説明する。図５は、実施の形態１に係る無線通信装置６００の構成例を示すブロック図である。無線通信装置６００は、例えば、図４Ａ、４Ｂに示した無線通信端末５００の内部構成である。図５に示すように、無線通信装置６００は、アプリケーションプロセッサ（ホストＩＣ）６０１、ベースバンドプロセッサ６０２、ＲＦＩＣ（Radio Frequency Integrated Circuit）６０３、メインメモリ６０４、バッテリ６０５、パワーマネジメントＩＣ（ＰＭＩＣ：Power Management Integrated Circuit）６０６、表示部６０７、カメラ部６０８、操作入力部６０９、オーディオＩＣ６１０、マイク６１１、スピーカ６１２を含む。
アプリケーションプロセッサ（ホストＩＣ）６０１は、メインメモリ６０４に格納されたプログラムを読み出して、無線通信装置６００の各種機能を実現するための処理を行う半導体集積回路である。例えば、アプリケーションプロセッサ６０１は、メインメモリ６０４からＯＳ（Operating System）プログラムを読み出して実行すると共に、このＯＳプログラムを動作基盤とするアプリケーションプログラムを実行する。
ベースバンドプロセッサ６０２は、携帯通信端末が送受信するデータに対して符号化（例えば、畳み込み符号やターボ符号等の誤り訂正符号化）処理又は復号化処理等を含むベースバンド処理を行う。
特に音声データについては、ベースバンドプロセッサ６０２は、送信音声データをオーディオＩＣ６１０から受け取り、受け取った送信音声データに対して符号化処理を施して、ＲＦＩＣ６０３に送信する。より具体的には、ベースバンドプロセッサ６０２は、オーディオＩＣ６１０から受け取ったＰＣＭデータを符号化処理し、ＲＦＩＣ６０３が受信できるＡＭＲデータへ変換する。
他方、ベースバンドプロセッサ６０２は、ＲＦＩＣ６０３から受信音声データを受け取り、受け取った受信音声データに対して復号化処理を施してオーディオＩＣ６１０に送信する。より具体的には、ベースバンドプロセッサ６０２は、ＲＦＩＣ６０３により復調された受信音声データであるＡＭＲデータを復号化処理し、ＰＣＭデータへ変換する。なお、ＡＭＲデータは圧縮データであり、ＰＣＭデータは非圧縮データである。
ＲＦＩＣ６０３は、アナログＲＦ信号処理を行う。アナログＲＦ信号処理は、周波数アップコンバージョン、周波数ダウンコンバージョン、増幅などを含む。
特に音声データについては、ＲＦＩＣ６０３は、ベースバンドプロセッサ６０２によって変調された送信音声データから送信ＲＦ信号を生成し、アンテナを介してこの送信ＲＦ信号を無線送信する（Ｕｐ Ｌｉｎｋ）。
他方、ＲＦＩＣ６０３は、アンテナを介して受信ＲＦ信号を無線受信し、受信ＲＦ信号から受信音声データを生成し、この受信音声データをベースバンドプロセッサ６０２に送信する（Ｄｏｗｎ Ｌｉｎｋ）。
メインメモリ（外部メモリ）６０４は、アプリケーションプロセッサ６０１により利用されるプログラム及びデータを格納している。また、メインメモリ６０４は、オーディオＩＣ６１０によるボコーダ処理に利用されるプログラムすなわちコーデック（Codec）を格納している。メインメモリ６０４としては、電源が遮断された場合に記憶したデータがクリアされる揮発性メモリであるＤＲＡＭ（Dynamic Random Access Memory）が用いる場合が多い。もちろん、メインメモリ６０４として、電源が遮断されても記憶したデータを保持する不揮発性メモリを用いてもよい。
バッテリ６０５は、電池であり、無線通信装置６００が外部電源によらずに動作する場合に利用される。なお、無線通信装置６００は、外部電源が接続されている場合においてもバッテリ６０５の電源を利用してもよい。また、バッテリ６０５としては、二次電池を利用することが好ましい。
パワーマネジメントＩＣ６０６は、バッテリ６０５又は外部電源から内部電源を生成する。この内部電源は、無線通信装置６００の各ブロックに与えられる。このとき、パワーマネジメントＩＣ６０６は、内部電源の供給を受けるブロック毎に内部電源の電圧を制御する。パワーマネジメントＩＣ６０６は、アプリケーションプロセッサ６０１からの指示に基づき内部電源の電圧制御を行う。さらに、パワーマネジメントＩＣ６０６は、ブロック毎に内部電源の供給と遮断とを制御することもできる。また、パワーマネジメントＩＣ６０６は、外部電源の供給がある場合、バッテリ６０５への充電制御も行う。
表示部６０７は、図４Ａ、４Ｂにおけるディスプレイデバイス５０２に相当するものであって、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）や有機ＥＬディスプレイ（ＯＬＥＤ：Organic Light-Emitting Diode）等の表示装置である。表示部６０７は、アプリケーションプロセッサ６０１における処理に従い様々な画像を表示する。表示部６０７において表示される画像には、ユーザーが無線通信装置６００に動作指示を与えるユーザーインタフェース画像、カメラ画像、動画等が含まれる。
カメラ部６０８は、アプリケーションプロセッサ６０１からの指示に従い、画像を取得する。カメラ部６０８は、図４Ａ、４Ｂにおけるカメラデバイス５０５、５０６に相当するものである。
操作入力部６０９は、ユーザーが操作して無線通信装置６００に操作指示を与えるユーザーインタフェースである。操作入力部６０９は、図４Ａ、４Ｂにおけるタッチパネル５０３、操作ボタン５０４に相当するものである。
オーディオＩＣ６１０は、ベースバンドプロセッサ６０２から受け取ったデジタル信号である受信音声データをアナログ信号に変換し、スピーカ６１２を駆動する。これにより、スピーカ６１２から音声が出力される。
他方、オーディオＩＣ６１０は、マイク６１１で検出したアナログ信号である音声をアナログ／デジタル（Ａ／Ｄ）変換して、ベースバンドプロセッサ６０２に出力する。より具体的には、オーディオＩＣ６１０は、アナログ信号である音声からデジタル信号であるＰＣＭデータを生成する。
＜実施の形態１に係る半導体装置の構成＞
図６を参照して、本実施の形態に係る半導体装置であるベースバンドプロセッサ６０２の構成について説明する。図６は、実施の形態１に係るベースバンドプロセッサ６０２の構成例を示すブロック図である。図６には、図５に示されたベースバンドプロセッサ６０２の内部構成、ベースバンドプロセッサ６０２の周辺の機能ブロック（ＲＦＩＣ６０３、メインメモリ６０４、オーディオＩＣ６１０、マイク６１１、及びスピーカ６１２）、及びバス５０が示されている。
図６に示すように、実施の形態１に係るベースバンドプロセッサ６０２は、ＤＳＰ（Digital Signal Processing）１１、キャッシュ制御部１２、ポストプロセッサ（音声処理部）１３、及びモデム１４を含んでいる。ここで、キャッシュ制御部１２は、キャッシュメモリ１２ａを含んでいる。また、ＤＳＰ１１は、プリフェッチ要求部１１ａを含んでいる。
ＤＳＰ１１は、キャッシュメモリ１２ａに保持されたボコーダ処理用のプログラムデータ（メインメモリ６０４に格納された全プログラムの一部）に基づいて、送受信する音声データのボコーダ処理を行う。すなわち、ＤＳＰ１１は、送信音声データをポストプロセッサ１３から受け取り、受け取った送信音声データに対して符号化処理を施してモデム１４に送信する。より具体的には、ＤＳＰ１１は、ポストプロセッサ１３から受け取ったＰＣＭデータを符号化処理によりＡＭＲデータへ変換し、モデム１４へ送信する。
他方、ＤＳＰ１１は、モデム１４から復調された受信音声データを受け取り、受け取った受信音声データに対して復号化処理を施してポストプロセッサ１３に送信する。より具体的には、ＤＳＰ１１は、モデム１４から受け取ったＡＭＲデータを復号化処理によりＰＣＭデータへ変換し、ポストプロセッサ１３に送信する。
ここで、ＤＳＰ１１は、所定のサイクルタイム（周期）で、送信音声信号の符号化処理及び受信音声信号の復号化処理を交互に繰返し実行する。上記サイクルタイムは、無線フレームの長さに依存し、３ＧＰＰ（Third-Generation Partnership Project）では２０ｍｓに定められている。実施の形態１に係るベースバンドプロセッサ６０２は、ＤＳＰ１１の内部にプリフェッチ要求部１１ａを備えている。プリフェッチ要求部１１ａは、ＤＳＰ１１が間欠的に実行するボコーダ処理の合間に、キャッシュ制御部１２に対してプリフェッチを要求する。
より具体的には、次のボコーダ処理で実行するプログラムデータのプリフェッチを要求する。例えば、符号化処理を実行した後、次に復号化処理を実行するまでの間に、当該復号化処理に用いるプログラムデータのプリフェッチをキャッシュ制御部１２へ要求する。また、復号化処理を実行した後、次に符号化処理を実行するまでの間に、当該符号化処理に用いるプログラムデータのプリフェッチをキャッシュ制御部１２へ要求する。
プリフェッチ要求部１１ａからのプリフェッチ要求に応じて、キャッシュ制御部１２は、バス５０を介してＤＳＰ１１が次のボコーダ処理で実行するプログラムデータ（次処理プログラムデータ）をメインメモリ６０４からプリフェッチする。より具体的には、プリフェッチ要求部１１ａからプリフェッチ要求があった際、キャッシュ制御部１２が次処理プログラムデータを保持していなければ、当該次処理プログラムデータをメインメモリ６０４からプリフェッチする。
そのため、次に行うボコーダ処理の際、原則としてキャッシュミスとならず、キャッシュヒット率を劇的に向上させることができる。そのため、ＤＳＰ１１が、ボコーダ処理を高速に実行することができる。なお、プリフェッチ要求部１１ａからプリフェッチ要求があった際、キャッシュ制御部１２が次処理プログラムデータをすでに保持していれば、当該次処理プログラムデータをメインメモリ６０４からプリフェッチする必要はない。
また、ＤＳＰ１１が次のボコーダ処理で実行するプログラムデータは、その都度プリフェッチされる。換言すると、キャッシュメモリ１２ａに保持されるプログラムデータは、ＤＳＰ１１が次のボコーダ処理で実行するプログラムデータに順次書き換えられていく。
そのため、キャッシュメモリ１２ａは各回のボコーダ処理に必要なプログラムデータさえ保持できればよく、キャッシュメモリ１２ａの容量を小さくすることができる。その結果、ベースバンドプロセッサ６０２を小型化することができる。キャッシュメモリ１２ａの容量は、例えば命令キャッシュ３２ｋＢ（キロバイト）、データキャッシュ容量３２ｋＢの合計６４ｋＢなどとすることができる。小型化の観点からキャッシュメモリ１２ａの容量は１００ｋＢ以下とすることが好ましい。
なお、キャッシュメモリ１２ａは、プログラムデータが格納される命令キャッシュ及び処理対象のデータが格納されるデータキャッシュからなる。ここで、命令キャッシュは、図１におけるＲＯＭ２６に相当する。また、データキャッシュは、図１における内部メモリ２５に相当する。
ポストプロセッサ１３は、オーディオＩＣ６１０から受け取ったＰＣＭデータに対して、ノイズキャンセルやエコーキャンセルなどの音質改善処理（音声処理）を実施し、ＤＳＰ１１へ送信する。他方、ポストプロセッサ１３は、ＤＳＰ１１から受け取ったＰＣＭデータに対して、ノイズキャンセルやエコーキャンセルなどの音質改善処理（音声処理）を実施し、オーディオＩＣ６１０へ送信する。
モデム１４は、ベースバンドプロセッサ６０２が送受信するデータに対する変調処理及び復調処理を行う。
モデム１４は、ＤＳＰ１１から受け取った送信音声データ（ＡＭＲデータ）を搬送波により変調処理し、ＲＦＩＣ６０３へ送信する。
他方、モデム１４は、ＲＦＩＣ６０３から受け取った受信音声データ（ＡＭＲデータ）を搬送波により復調処理し、ＤＳＰ１１へ送信する。
＜比較例との構成の対比＞
ここで、図１に示された第１の比較例に係るベースバンドプロセッサ６０２は、内部メモリ２５及びＲＯＭ２６を備えている。これに対し、図６に示された本実施の形態に係るベースバンドプロセッサ６０２は、内部メモリ２５及びＲＯＭ２６に代えてキャッシュ制御部１２（キャッシュメモリ１２ａ）を備えている。
第１の比較例では、内部メモリ２５及びＲＯＭ２６の合計で５００ｋＢ程度の容量を有しているのに対し、本実施の形態に係るキャッシュメモリ１２ａの容量は、例えば６４ｋＢであって、第１の比較例の１／１０程度である。そのため、本実施の形態に係るベースバンドプロセッサ６０２は、第１の比較例よりも大幅に小型化することができる。
また、第１の比較例に係るベースバンドプロセッサ６０２では、ボコーダ処理用のプログラムがＲＯＭ２６に格納されているため、プログラムを変更することができない。一方、本実施の形態に係るベースバンドプロセッサ６０２では、ボコーダ処理用のプログラムが書換可能なメインメモリ６０４に格納されているため、プログラムを変更することができる。また、大容量のメインメモリ６０４を有効活用することができる。
さらに、図２に示された第２の比較例に係るベースバンドプロセッサ６０２はＤＳＰ３１内にプリフェッチ要求部を備えていないのに対し、図６に示された実施の形態１に係るベースバンドプロセッサ６０２はＤＳＰ１１内にプリフェッチ要求部１１ａを備えている。プリフェッチ要求部１１ａは、ＤＳＰ１１が間欠的に実行するボコーダ処理の合間に、キャッシュ制御部１２に対してプリフェッチを要求する。
キャッシュ制御部１２は、プリフェッチ要求部１１ａからのプリフェッチ要求に応じて、ＤＳＰ１１が次のボコーダ処理で実行するプログラムデータをメインメモリ６０４からプリフェッチする。そのため、次に行うボコーダ処理の際、原則としてキャッシュミスとならず、第２の比較例に比べキャッシュヒット率を劇的に向上させることができる。そのため、ＤＳＰ１１が、ボコーダ処理を高速に実行することができる。
以上のように、本実施の形態に係る半導体装置は、第１及び第２の比較例が抱える問題点を同時に解決することができる。すなわち、半導体装置の小型化とボコーダ処理の高速化とを両立することができる。具体的には、本実施の形態に係る半導体装置は、第２の比較例と同様に、キャッシュメモリを採用することにより小型化を実現した上で、ＤＳＰ内にプリフェッチ要求部を備えることにより、キャッシュヒット率を向上（キャッシュミスヒット率を低減）することができる。
＜実施の形態１に係る半導体装置の動作＞
図７のタイミングチャートを参照して、図６に示した本実施の形態に係る半導体装置の動作について説明する。図７は、実施の形態１に係る半導体装置の動作を説明するためのタイミングチャートである。図７において最も左側に示された縦軸は、時間（ｍｓ）を示しており、図面上側から下側へ向かって時間が経過している。また、縦軸（時間軸）と平行な４本の縦線によって、図面左側から順にモデム処理、ボコーダ処理、音声処理（スピーカ側）、及び音声処理（マイク側）の４つの処理が示されている。さらに、図中の片矢印は、データの流れを示している。両矢印は、時間の区間を示している。
図７に示すように、例えば２０ｍｓのサイクルタイムの中で、受信音声信号の復号化及び送信音声信号の符号化を実行する。
まず、第１のサイクル（時刻ｔ１〜ｔ７）について説明する。
時刻ｔ１に、モデム１４は無線インタフェースから受信音声信号（ＡＭＲデータ）を受信する。
時刻ｔ１〜ｔ２の間、モデム１４は受信音声信号（ＡＭＲデータ）に対して第１の復調処理ＤＥＭ１を実行する（図７における「ＭＯＤＥＭ処理」）。
時刻ｔ２に、モデム１４により復調された受信音声信号（ＡＭＲデータ）をＤＳＰ１１が受信する。
時刻ｔ２〜ｔ３の間、ＤＳＰ１１が第１の復号化処理ＤＥＣ１（第１のボコーダ処理）を実行する（図７における「ＶＯＣＯＤＥＲ処理」）。第１の復号化処理ＤＥＣ１により、受信音声信号がＡＭＲデータからＰＣＭデータへ変換される。
時刻ｔ３に、ＤＳＰ１１により復号化された受信音声信号（ＰＣＭデータ）をポストプロセッサ１３が受信する。
時刻ｔ３〜ｔ９の２０ｍｓの間、ポストプロセッサ１３は、受信音声信号（ＰＣＭデータ）に対して、ノイズキャンセルやエコーキャンセルなどの音質改善処理（音声処理）を実行する（図７における「音声処理スピーカ側」）。音声処理が実行された受信音声信号（ＰＣＭデータ）は、オーディオＩＣ６１０を介して、スピーカ６１２へ送信される。
他方、時刻ｔ０〜ｔ４の２０ｍｓの間、ポストプロセッサ１３は、送信音声信号（ＰＣＭデータ）に対して、ノイズキャンセルやエコーキャンセルなどの音質改善処理（音声処理）を実行する（図７における「音声処理マイク側」）。なお、送信音声信号（ＰＣＭデータ）は、マイク６１１で検出された音声からオーディオＩＣ６１０により生成される。
時刻ｔ４に、ポストプロセッサ１３により音声処理が実行された送信音声信号（ＰＣＭデータ）をＤＳＰ１１が受信する。
時刻ｔ４〜ｔ５の間、ＤＳＰ１１は第１の符号化処理ＥＮＣ１（第２のボコーダ処理）を実行する（図７における「ＶＯＣＯＤＥＲ処理」）。第１の符号化処理ＥＮＣ１により、送信音声信号がＰＣＭデータからＡＭＲデータへ変換される。
時刻ｔ５に、ＤＳＰ１１により符号化された送信音声信号（ＡＭＲデータ）をモデム１４が受信する。
時刻ｔ５〜ｔ６の間、モデム１４は送信音声信号（ＡＭＲデータ）に対して第１の変調処理ＭＯＤ１を実行する（図７における「ＭＯＤＥＭ処理」）。
時刻ｔ６に、モデム１４により変調された送信音声信号（ＡＭＲデータ）が無線インタフェースへ送信される。
そして、時刻ｔ７に、再びモデム１４は無線インタフェースから受信音声信号（ＡＭＲデータ）を受信する。このように、時刻ｔ１〜ｔ７（サイクルタイム２０ｍｓ）の処理が繰返し実行される。
より分かり易くするため、第２のサイクル（時刻ｔ７〜ｔ１３）についても説明する。第２のサイクルは第１のサイクルと同様の処理が実行される。
具体的には、時刻ｔ７〜ｔ８の間、モデム１４は受信音声信号（ＡＭＲデータ）に対して第２の復調処理ＤＥＭ２を実行する（図７における「ＭＯＤＥＭ処理」）。
時刻ｔ８に、モデム１４により復調された受信音声信号（ＡＭＲデータ）をＤＳＰ１１が受信する。
時刻ｔ８〜ｔ９の間、ＤＳＰ１１が第２の復号化処理ＤＥＣ２（第３のボコーダ処理）を実行する（図７における「ＶＯＣＯＤＥＲ処理」）。第２の復号化処理ＤＥＣ２により、受信音声信号がＡＭＲデータからＰＣＭデータへ変換される。
時刻ｔ９に、ＤＳＰ１１により復号化された受信音声信号（ＰＣＭデータ）をポストプロセッサ１３が受信する。
時刻ｔ９〜ｔ１４の２０ｍｓの間、ポストプロセッサ１３は、受信音声信号（ＰＣＭデータ）に対して、ノイズキャンセルやエコーキャンセルなどの音質改善処理（音声処理）を実行する（図７における「音声処理スピーカ側」）。音声処理が実行された受信音声信号（ＰＣＭデータ）は、オーディオＩＣ６１０を介して、スピーカ６１２へ送信される。
他方、時刻ｔ４〜ｔ１０の２０ｍｓの間、ポストプロセッサ１３は、送信音声信号（ＰＣＭデータ）に対して、ノイズキャンセルやエコーキャンセルなどの音質改善処理（音声処理）を実行する（図７における「音声処理マイク側」）。
時刻ｔ１０に、ポストプロセッサ１３により音声処理が実行された送信音声信号（ＰＣＭデータ）をＤＳＰ１１が受信する。
時刻ｔ１０〜ｔ１１の間、ＤＳＰ１１は第２の符号化処理ＥＮＣ２（第４のボコーダ処理）を実行する（図７における「ＶＯＣＯＤＥＲ処理」）。第２の符号化処理ＥＮＣ２により、送信音声信号がＰＣＭデータからＡＭＲデータへ変換される。
時刻ｔ１１に、ＤＳＰ１１により符号化された送信音声信号（ＡＭＲデータ）をモデム１４が受信する。
時刻ｔ１１〜ｔ１２の間、モデム１４は送信音声信号（ＡＭＲデータ）に対して第２の変調処理ＭＯＤ２を実行する（図７における「ＭＯＤＥＭ処理」）。
時刻ｔ１２に、モデム１４により変調された送信音声信号（ＡＭＲデータ）が無線インタフェースへ送信される。
そして、時刻ｔ１３に、さらに再びモデム１４は無線インタフェースから受信音声信号（ＡＭＲデータ）を受信する。
ここで、図７における「ＶＯＣＯＤＥＲ処理」に示すように、復号化処理（ＤＥＣ１、ＤＥＣ２など）及び符号化処理（ＥＮＣ１、ＥＮＣ２など）は、交互に繰返し実行される。また、各処理は間欠的に実行される。具体的には、図７において、時刻ｔ２〜ｔ３の第１の復号化処理ＤＥＣ１が実行された後、時刻ｔ３〜ｔ４の間をおいて、時刻ｔ４〜ｔ５の第１の符号化処理ＥＮＣ１が実行される。また、第１の符号化処理ＥＮＣ１の後、時刻ｔ５〜ｔ８の間をおいて、時刻ｔ８〜ｔ９の第２の復号化処理ＤＥＣ２が実行される。さらに、第２の復号化処理ＤＥＣ２の後、時刻ｔ９〜ｔ１０の間をおいて、時刻ｔ１０〜ｔ１１の第２の符号化処理ＥＮＣ２が実行される。
このように、ＶＯＣＯＤＥＲ処理（復号化処理及び符号化処理）は、ＤＳＰ１１により間欠的に実行される。このようなＶＯＣＯＤＥＲ処理の特徴を利用して、本実施の形態に係る半導体装置では、隣接する復号化処理及び符号化処理の間に、ＤＳＰ１１がキャッシュ制御部１２に対し、次処理に用いるプログラムデータのプリフェッチを要求する。図７には、このプリフェッチ要求（ＰＲＥＦＥＲＣＨ ＲＥＱ．１など）が星印で示されている。
具体的には、ＤＳＰ１１は、第１の復号化処理ＤＥＣ１（第１のボコーダ処理）を実行した後、第１の符号化処理ＥＮＣ１（第２のボコーダ処理）を実行するまでの間（時刻ｔ３〜ｔ４）に、第１の符号化処理ＥＮＣ１（第２のボコーダ処理）のプログラムデータのプリフェッチを要求するための第１のプリフェッチ要求（ＰＲＥＦＥＲＣＨ ＲＥＱ．１）をプリフェッチ要求部１１ａからキャッシュ制御部１２に出力する。
また、ＤＳＰ１１は、第１の符号化処理ＥＮＣ１（第２のボコーダ処理）を実行した後、第２の復号化処理ＤＥＣ２（第３のボコーダ処理）を実行するまでの間（時刻ｔ５〜ｔ８）に、第２の復号化処理ＤＥＣ２（第３のボコーダ処理）のプログラムデータのプリフェッチを要求するための第２のプリフェッチ要求（ＰＲＥＦＥＲＣＨ ＲＥＱ．２）をプリフェッチ要求部１１ａからキャッシュ制御部１２に出力する。
さらに、ＤＳＰ１１は、第２の復号化処理ＤＥＣ２（第３のボコーダ処理）を実行した後、第２の符号化処理ＥＮＣ２（第４のボコーダ処理）を実行するまでの間（時刻ｔ９〜ｔ１０）に、第２の符号化処理ＥＮＣ２（第４のボコーダ処理）のプログラムデータのプリフェッチを要求するための第３のプリフェッチ要求（ＰＲＥＦＥＲＣＨ ＲＥＱ．３）をプリフェッチ要求部１１ａからキャッシュ制御部１２に出力する。
＜比較例との動作の対比＞
ここで、図２に示した第２の比較例に係る半導体装置では、ＤＳＰ３１が内部にプリフェッチ要求部を備えていないため、図３に示すように、隣接する復号化処理及び符号化処理の間に、ＤＳＰ３１はキャッシュ制御部１２に対し、次処理に用いるプログラムデータのプリフェッチを要求することができない。そのため、キャッシュミスが発生し易く、ＤＳＰ３１によるボコーダ処理に遅延が生じる恐れがあった。
これに対し、図６に示した実施の形態１に係るベースバンドプロセッサ６０２は、ＤＳＰ１１の内部にプリフェッチ要求部１１ａを備えている。プリフェッチ要求部１１ａは、ＤＳＰ１１が間欠的に実行するボコーダ処理の合間に、キャッシュ制御部１２に対してプリフェッチを要求する。キャッシュ制御部１２は、プリフェッチ要求部１１ａからのプリフェッチ要求（ＰＲＥＦＥＲＣＨ ＲＥＱ．１など）に応じて、ＤＳＰ１１が次のボコーダ処理で実行するプログラムデータをメインメモリ６０４からプリフェッチする。そのため、次のボコーダ処理（復号化処理又は符号化処理）の際、原則としてキャッシュミスとならず、第２の比較例に比べキャッシュヒット率を劇的に向上させることができる。そのため、ＤＳＰ１１が、ボコーダ処理を高速に実行することができる。
また、図７に示したプリフェッチ要求（ＰＲＥＦＥＲＣＨ ＲＥＱ．１など）からも分かるように、ＤＳＰ１１が次のボコーダ処理で実行するプログラムデータは、その都度プリフェッチされる。換言すると、キャッシュメモリ１２ａに保持されるプログラムデータは、ＤＳＰ１１が次のボコーダ処理で実行するプログラムデータに順次書き換えられていく。そのため、キャッシュメモリ１２ａは各回のボコーダ処理に必要なプログラムデータさえ保持できればよく、キャッシュメモリ１２ａの容量を小さくすることができる。その結果、ベースバンドプロセッサ６０２を小型化することができる。
＜変更例等＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
例えば、上記実施の形態では、ベースバンドプロセッサ６０２がボコーダ処理を実行していたが、アプリケーションプロセッサ６０１がボコーダ処理を実行してもよい。
１１ ＤＳＰ（ボコーダ処理部）
１１ａ プリフェッチ要求部
１２ キャッシュ制御部
１２ａ キャッシュメモリ
１３ ポストプロセッサ
１４ モデム
５０ バス
５００ 無線通信端末
５０１ 筐体
５０２ ディスプレイデバイス
５０３ タッチパネル
５０４ 操作ボタン
５０５、５０６ カメラデバイス
６００ 無線通信装置
６０１ アプリケーションプロセッサ（ホストＩＣ）
６０２ ベースバンドプロセッサ
６０３ ＲＦＩＣ
６０４ メインメモリ
６０５ バッテリ
６０６ ＰＭＩＣ
６０７ 表示部
６０８ カメラ部
６０９ 操作入力部
６１０ オーディオＩＣ
６１１ マイク
６１２ スピーカ

Claims (20)

  1. 以下を含む電子装置のボコーダ処理方法：
    ここで前記電子装置は以下を含む：
    （i）所定のサイクルタイムで、送信音声信号の符号化処理と受信音声信号の復号化処理とを交互に繰返し実行するボコーダ処理部；
    （ii）前記復号化処理及び前記符号化処理を実行するためのプログラムを格納するメモリ；
    （iii）前記プログラムを構成するプログラムデータを一時的に保持するキャッシュメモリ、
    （ａ）前記ボコーダ処理部は、前記符号化処理及び前記復号化処理の一方である第１のボコーダ処理を実行し；
    （ｂ）前記ボコーダ処理部は、前記第１のボコーダ処理を実行した後、次に前記符号化処理及び前記復号化処理の他方である第２のボコーダ処理を実行するまでの間に、当該第２のボコーダ処理に用いる第１のプログラムデータのプリフェッチを前記キャッシュメモリへ要求する。
  2. 前記ボコーダ処理部が前記第１のプログラムデータのプリフェッチを要求した際、
    前記キャッシュメモリは、前記第１のプログラムデータを保持していなければ、前記メモリから前記第１のプログラムデータをプリフェッチする、請求項１に記載のボコーダ処理方法。
  3. 前記ボコーダ処理部は、前記第２のボコーダ処理を実行した後、次に前記符号化処理及び前記復号化処理の一方である第３のボコーダ処理を実行するまでの間に、当該第３のボコーダ処理に用いる第２のプログラムデータの前記メモリへのプリフェッチを前記キャッシュメモリへ要求する、請求項１に記載のボコーダ処理方法。
  4. 前記ボコーダ処理部が前記第２のプログラムデータのプリフェッチを要求した際、
    前記キャッシュメモリは、前記第２のプログラムデータを保持していなければ、前記メモリから前記第２のプログラムデータをプリフェッチする、請求項３に記載のボコーダ処理方法。
  5. 前記キャッシュメモリの容量が１００キロバイト以下である、請求項１に記載のボコーダ処理方法。
  6. 前記メモリが書換可能である、請求項１に記載のボコーダ処理方法。
  7. 前記メモリがＤＲＡＭである、請求項６に記載のボコーダ処理方法。
  8. 以下を含む半導体装置：
    （ａ）所定のサイクルタイムで、送信音声信号の符号化処理と受信音声信号の復号化処理とを交互に繰返し実行するボコーダ処理部；
    （ｂ）外部メモリに格納された前記復号化処理及び前記符号化処理を実行するためのプログラムデータを一時的に保持するキャッシュメモリ、
    ここで前記ボコーダ処理部は、前記符号化処理及び前記復号化処理の一方である第１のボコーダ処理を実行した後、次に前記符号化処理及び前記復号化処理の他方である第２のボコーダ処理を実行するまでの間に、当該第２のボコーダ処理に用いる第１のプログラムデータの前記外部メモリへのプリフェッチを前記キャッシュメモリへ要求する。
  9. 前記キャッシュメモリは、前記ボコーダ処理部から前記第１のプログラムデータのプリフェッチの要求があった際、前記第１のプログラムデータを保持していなければ、前記外部メモリから前記第１のプログラムデータをプリフェッチする、請求項８に記載の半導体装置。
  10. 前記ボコーダ処理部は、前記第２のボコーダ処理を実行した後、次に前記符号化処理及び前記復号化処理の一方である第３のボコーダ処理を実行するまでの間に、当該第３のボコーダ処理に用いる第２のプログラムデータの前記外部メモリへのプリフェッチを前記キャッシュメモリへ要求する、請求項８に記載の半導体装置。
  11. 前記キャッシュメモリは、前記ボコーダ処理部から前記第２のプログラムデータのプリフェッチの要求があった際、前記第２のプログラムデータを保持していなければ、前記外部メモリから前記第２のプログラムデータをプリフェッチする、請求項１０に記載の半導体装置。
  12. 前記キャッシュメモリの容量が１００キロバイト以下である、請求項８に記載の半導体装置。
  13. 符号化処理後の前記送信音声信号に対する変調処理と復号化処理前の前記受信音声信号に対する復調処理とを実行するモデムをさらに備える、請求項８に記載の半導体装置。
  14. 以下を含む電子装置：
    （ａ）所定のサイクルタイムで、送信音声信号の符号化処理と受信音声信号の復号化処理とを交互に繰返し実行するボコーダ処理部；
    （ｂ）前記復号化処理及び前記符号化処理を実行するためのプログラムを格納するメモリ；
    （ｃ）前記プログラムを構成するプログラムデータを一時的に保持するキャッシュメモリ、
    ここで前記ボコーダ処理部は、前記符号化処理及び前記復号化処理の一方である第１のボコーダ処理を実行した後、次に前記符号化処理及び前記復号化処理の他方である第２のボコーダ処理を実行するまでの間に、当該第２のボコーダ処理に用いる第１のプログラムデータの前記メモリへのプリフェッチを前記キャッシュメモリへ要求する。
  15. 前記キャッシュメモリは、前記ボコーダ処理部から前記第１のプログラムデータのプリフェッチの要求があった際、前記第１のプログラムデータを保持していなければ、前記メモリから前記第１のプログラムデータをプリフェッチする、請求項１４に記載の電子装置。
  16. 前記ボコーダ処理部は、前記第２のボコーダ処理を実行した後、次に前記符号化処理及び前記復号化処理の一方である第３のボコーダ処理を実行するまでの間に、当該第３のボコーダ処理に用いる第２のプログラムデータの前記メモリへのプリフェッチを前記キャッシュメモリへ要求する、請求項１４に記載の電子装置。
  17. 前記キャッシュメモリは、前記ボコーダ処理部から前記第２のプログラムデータのプリフェッチの要求があった際、前記第２のプログラムデータを保持していなければ、前記メモリから前記第２のプログラムデータをプリフェッチする、請求項１６に記載の電子装置。
  18. 前記キャッシュメモリの容量が１００キロバイト以下である、請求項１４に記載の電子装置。
  19. 前記メモリが書換可能である、請求項１４に記載の電子装置。
  20. 前記メモリがＤＲＡＭである、請求項１９に記載の電子装置。
JP2012176254A 2012-08-08 2012-08-08 ボコーダ処理方法、半導体装置、及び電子装置 Pending JP2014035431A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012176254A JP2014035431A (ja) 2012-08-08 2012-08-08 ボコーダ処理方法、半導体装置、及び電子装置
US13/925,922 US9257123B2 (en) 2012-08-08 2013-06-25 Vocoder processing method, semiconductor device, and electronic device
US14/987,628 US20160118052A1 (en) 2012-08-08 2016-01-04 Vocoder processing method, semiconductor device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012176254A JP2014035431A (ja) 2012-08-08 2012-08-08 ボコーダ処理方法、半導体装置、及び電子装置

Publications (1)

Publication Number Publication Date
JP2014035431A true JP2014035431A (ja) 2014-02-24

Family

ID=50066831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012176254A Pending JP2014035431A (ja) 2012-08-08 2012-08-08 ボコーダ処理方法、半導体装置、及び電子装置

Country Status (2)

Country Link
US (2) US9257123B2 (ja)
JP (1) JP2014035431A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268021A (ja) * 1989-04-10 1990-11-01 Fujitsu Ltd 信号符号器
JPH06161497A (ja) * 1992-11-25 1994-06-07 Kyocera Corp 音声復号化器並びに音声符号化器
JP2003216198A (ja) * 1994-02-16 2003-07-30 Qualcomm Inc ボコーダａｓｉｃ
JP2005524136A (ja) * 2002-04-26 2005-08-11 フリースケール セミコンダクター インコーポレイテッド 命令キャッシュ、及びメモリ競合を低減する方法
JP2010524106A (ja) * 2007-04-10 2010-07-15 インターナショナル・ビジネス・マシーンズ・コーポレーション データをキャッシュ・メモリにプリフェッチする方法、コンピュータ・プログラム、及びシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09259040A (ja) 1996-03-25 1997-10-03 Sharp Corp キャッシュメモリ装置
EP0992916A1 (en) * 1998-10-06 2000-04-12 Texas Instruments Inc. Digital signal processor
US6732235B1 (en) * 1999-11-05 2004-05-04 Analog Devices, Inc. Cache memory system and method for a digital signal processor
US7089390B2 (en) * 2001-02-16 2006-08-08 Broadcom Corporation Apparatus and method to reduce memory footprints in processor architectures
US7187663B2 (en) * 2001-10-09 2007-03-06 Schmidt Dominik J Flexible processing system
US8781836B2 (en) * 2011-02-22 2014-07-15 Apple Inc. Hearing assistance system for providing consistent human speech

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268021A (ja) * 1989-04-10 1990-11-01 Fujitsu Ltd 信号符号器
JPH06161497A (ja) * 1992-11-25 1994-06-07 Kyocera Corp 音声復号化器並びに音声符号化器
JP2003216198A (ja) * 1994-02-16 2003-07-30 Qualcomm Inc ボコーダａｓｉｃ
JP2005524136A (ja) * 2002-04-26 2005-08-11 フリースケール セミコンダクター インコーポレイテッド 命令キャッシュ、及びメモリ競合を低減する方法
JP2010524106A (ja) * 2007-04-10 2010-07-15 インターナショナル・ビジネス・マシーンズ・コーポレーション データをキャッシュ・メモリにプリフェッチする方法、コンピュータ・プログラム、及びシステム

Also Published As

Publication number Publication date
US20140046657A1 (en) 2014-02-13
US9257123B2 (en) 2016-02-09
US20160118052A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
US20210043169A1 (en) Display driving method and electronic device including the display driver integrated circuit for supporting the same
US11847992B2 (en) Control method based on vertical synchronization signal and electronic device
EP3091719B1 (en) Method for short-range wireless communication and electronic device using the same
US9516453B2 (en) Communication connection method in bluetooth device and apparatus thereto
US20170116987A1 (en) Electronic device and method for executing function using speech recognition thereof
US20150160699A1 (en) Electronic device with curved display module and operating method thereof
EP3139591A1 (en) Apparatus and method for operating a mobile device using motion gestures
US10897531B2 (en) Message obtaining method and apparatus
WO2015035870A1 (zh) 多cpu调度方法及装置
JP5871075B2 (ja) 中央演算装置を制御するための方法および装置
WO2015078145A1 (zh) 放大显示字体的方法和装置
US11258474B2 (en) Method for reducing SAR value of mobile terminal, storage medium and mobile terminal
KR20160024425A (ko) 측면 터치 영역을 포함하는 전자 장치
US20200374386A1 (en) Photographing Method and Terminal
CN107888768B (zh) 一种解锁控制方法、终端和计算机可读存储介质
JP2022501739A (ja) スタイラスペン検出方法、システムおよび関連装置
CN103713943A (zh) 基于终端原生操作系统的应用功能实现方法和装置
US10739968B2 (en) Apparatus and method for rotating 3D objects on a mobile device screen
CN108600480A (zh) 可折叠的终端外壳以及终端
CN109711830B (zh) 二维码支付的快捷显示方法及装置、移动终端及存储介质
WO2020103008A1 (zh) 音频检测方法、计算机可读存储介质和电子设备
WO2020082955A1 (zh) 终端设备壳体和移动终端
JP2014035431A (ja) ボコーダ処理方法、半導体装置、及び電子装置
US20180004380A1 (en) Screen display method and electronic device supporting the same
WO2015027950A1 (zh) 立体声录制方法、装置和终端

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161011