JP2014029543A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2014029543A
JP2014029543A JP2013191236A JP2013191236A JP2014029543A JP 2014029543 A JP2014029543 A JP 2014029543A JP 2013191236 A JP2013191236 A JP 2013191236A JP 2013191236 A JP2013191236 A JP 2013191236A JP 2014029543 A JP2014029543 A JP 2014029543A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
capacitor
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013191236A
Other languages
Japanese (ja)
Other versions
JP5690894B2 (en
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013191236A priority Critical patent/JP5690894B2/en
Publication of JP2014029543A publication Critical patent/JP2014029543A/en
Application granted granted Critical
Publication of JP5690894B2 publication Critical patent/JP5690894B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem that widening of view angle is required in a liquid crystal display cell.SOLUTION: In a liquid crystal display cell, a structure arrangement of pixel electrodes is devised to widen the view angle. Concretely, a structure arrangement is employed such that a first pixel electrode, a second pixel electrode, a third pixel electrode between the first pixel electrode and the second pixel electrode, and a common electrode are provided, the first pixel electrode has a first slit, the second pixel electrode has a second slit, and a direction of the first slit and a direction of the second slit are symmetrical across the third pixel electrode. Thus, the view angle in the liquid crystal cell can be widened.

Description

本発明は、物、方法又は物を生産する方法に関する。特に、表示装置又は半導体装置に関
し、より詳しくは画素に複数の副画素を設けた表示装置に関する。
The present invention relates to an object, a method or a method for producing an object. In particular, the present invention relates to a display device or a semiconductor device, and more particularly to a display device in which a plurality of subpixels are provided in a pixel.

近年、液晶を始めとする薄型の表示装置が携帯電話のディスプレイやTV等に幅広く利用
されている。特に、液晶表示装置は、高精細、薄型、低消費電力等の優れた特徴を有して
おり、市場規模が拡大している。一方で、これらの表示装置は益々性能の向上が要求され
ており、例えば、液晶表示装置では、高い視野角を有し高画質のものが望まれている。
In recent years, thin display devices such as liquid crystals have been widely used for mobile phone displays, TVs, and the like. In particular, liquid crystal display devices have excellent features such as high definition, thinness, and low power consumption, and the market scale is expanding. On the other hand, these display devices are increasingly required to have improved performance. For example, a liquid crystal display device having a high viewing angle and a high image quality is desired.

視野角特性の向上を図る技術として、1画素を複数のサブピクセル(副画素)に分割する
ことにより、液晶の配向状態を異ならせて視野角特性を改善する方法が提案されている(
例えば、特許文献1)。また、特許文献2には、液晶表示装置におけるγ特性の視野角依
存性を改善する方法が提案されている。
As a technique for improving the viewing angle characteristics, a method has been proposed in which one pixel is divided into a plurality of subpixels (subpixels) to improve the viewing angle characteristics by changing the alignment state of the liquid crystal (
For example, Patent Document 1). Patent Document 2 proposes a method for improving the viewing angle dependency of γ characteristics in a liquid crystal display device.

特開2006−276582号公報JP 2006-276582 A 特開2005−189804号公報JP 2005-189804 A

画素に副画素を設け配向状態を異ならせることにより視野角特性を向上させることができ
るが、1画素に対して1の副画素を追加したのみでは不十分であり、より多くのサブピク
セルを設けることで視野角特性を更に向上させることができ、その結果、画質を向上させ
ることが出来る。その一方で、サブピクセル数が増加すると、開口率が低下するおそれが
生じる。
Viewing angle characteristics can be improved by providing subpixels in the pixels and changing the orientation state. However, it is not sufficient to add one subpixel to one pixel, and more subpixels are provided. Thus, the viewing angle characteristics can be further improved, and as a result, the image quality can be improved. On the other hand, when the number of subpixels increases, the aperture ratio may decrease.

開口率が低下すると、輝度が低下してしまう。輝度の低下を抑えるためには、バックライ
トの輝度を上げる必要が生じる。バックライト輝度が高くなると、消費電力が高くなって
しまう。又は、バックライト自身の寿命も短くなってしまう。又は、熱が高くなり、液晶
材料やカラーフィルタなどに悪影響を及ぼし、表示装置の寿命が短くなってしまう。又は
、開口率の低下により、配線や電極の配置密度が高くなってしまう。その結果、ゴミやエ
ッチング残りなどにより、配線や電極のショートや断線が生じてしまう。その結果、製造
歩留まりが低くなってしまう。歩留まりが低いと、その分だけコストが高くなってしまう
When the aperture ratio decreases, the luminance decreases. In order to suppress a decrease in luminance, it is necessary to increase the luminance of the backlight. When the backlight brightness increases, the power consumption increases. Or the lifetime of the backlight itself is also shortened. Alternatively, the heat becomes high, adversely affecting liquid crystal materials and color filters, and the life of the display device is shortened. Or the arrangement | positioning density of wiring and an electrode will become high by the fall of an aperture ratio. As a result, wiring and electrodes are short-circuited or disconnected due to dust or etching residue. As a result, the manufacturing yield is lowered. If the yield is low, the cost increases accordingly.

本発明は、上記問題を鑑み1画素に複数の副画素を設けることにより視野角特性を向上さ
せた表示装置を提供することを課題とする。又は、複数の副画素を設けた場合であっても
開口率の低下を抑制する表示装置を提供することを課題とする。又は、輝度の低下を抑制
する表示装置を提供することを課題とする。又は、消費電力が低減される表示装置を提供
することを課題とする。又は、寿命の低減が抑制される表示装置を提供することを課題と
する。又は、熱の上昇が抑制される表示装置を提供することを課題とする。又は、製造歩
留まりが向上される表示装置を提供することを課題とする。又は、コストが低減される表
示装置を提供することを課題とする。又は、画質が向上される表示装置を提供することを
課題とする。
In view of the above problems, an object of the present invention is to provide a display device in which viewing angle characteristics are improved by providing a plurality of subpixels in one pixel. Another object is to provide a display device that suppresses a decrease in aperture ratio even when a plurality of subpixels are provided. Another object is to provide a display device that suppresses a decrease in luminance. Another object is to provide a display device with reduced power consumption. Alternatively, it is an object to provide a display device in which a reduction in lifetime is suppressed. Alternatively, it is an object to provide a display device in which an increase in heat is suppressed. Alternatively, it is an object to provide a display device in which a manufacturing yield is improved. Another object is to provide a display device with reduced cost. Another object is to provide a display device with improved image quality.

本発明の液晶表示装置は、第1の副画素、第2の副画素及び第3の副画素を有する画素と
、走査線と、信号線と、第1の容量配線と、第2の容量配線と、第3の容量配線とを有し
、第1の副画素は、第1の画素電極、第1のトランジスタ及び第1の容量素子を具備し、
第1のトランジスタは、ゲートが走査線に電気的に接続され、ソース又はドレインの一方
が信号線に電気的に接続され、ソース又はドレインの他方が第1の画素電極に電気的に接
続され、第1の容量素子は、第1の電極が第1の容量配線に電気的に接続され、第2の電
極が第1の画素電極に電気的に接続されており、第2の副画素は、第2の画素電極、第2
のトランジスタ及び第2の容量素子を具備し、第2のトランジスタは、ゲートが走査線に
電気的に接続され、ソース又はドレインの一方が信号線に電気的に接続され、ソース又は
ドレインの他方が第2の画素電極に電気的に接続され、第2の容量素子は、第1の電極が
第2の容量配線に電気的に接続され、第2の電極が第2の画素電極に電気的に接続されて
おり、第3の副画素は、第3の画素電極、第3のトランジスタ及び第3の容量素子を具備
し、第3のトランジスタは、ゲートが走査線に電気的に接続され、ソース又はドレインの
一方が信号線に電気的に接続され、ソース又はドレインの他方が第3の画素電極に電気的
に接続され、第3の容量素子は、第1の電極が第3の容量配線に電気的に接続され、第2
の電極が第3の画素電極に電気的に接続されており、第1の容量配線及び第2の容量配線
は、電位が変化し、第3の容量配線は、電位が概略一定であることを特徴とする。なお、
第3の容量配線の電位が概略一定であるとは、第3の容量配線に電位が加えられている期
間において、第3の容量配線の電位が常に一定である場合はもちろん、一部の期間におい
て第3の容量配線の電位が一定でない場合も含むものとする。また、一部の期間とは、第
3の容量配線に電位が加えられている期間の好ましくは10%以下、より好ましくは1%
以下とする。また、ノイズ等により、第3の容量配線の電位がゆらいで変化した場合も概
略一定に含まれるものとする。
The liquid crystal display device of the present invention includes a pixel having a first subpixel, a second subpixel, and a third subpixel, a scanning line, a signal line, a first capacitor wiring, and a second capacitor wiring. And a third capacitor wiring, and the first subpixel includes a first pixel electrode, a first transistor, and a first capacitor,
In the first transistor, the gate is electrically connected to the scan line, one of the source and the drain is electrically connected to the signal line, the other of the source and the drain is electrically connected to the first pixel electrode, In the first capacitor, the first electrode is electrically connected to the first capacitor wiring, the second electrode is electrically connected to the first pixel electrode, and the second subpixel is Second pixel electrode, second
The second transistor includes a gate electrically connected to the scan line, one of the source and the drain electrically connected to the signal line, and the other of the source and the drain connected to the signal line. The second capacitor element is electrically connected to the second pixel electrode. In the second capacitor element, the first electrode is electrically connected to the second capacitor wiring, and the second electrode is electrically connected to the second pixel electrode. The third subpixel includes a third pixel electrode, a third transistor, and a third capacitor, and the third transistor has a gate electrically connected to the scan line, a source Alternatively, one of the drain and the drain is electrically connected to the signal line, the other of the source and the drain is electrically connected to the third pixel electrode, and the third capacitor has the first electrode connected to the third capacitor wiring. Electrically connected, second
Are electrically connected to the third pixel electrode, the potentials of the first capacitor wiring and the second capacitor wiring change, and the potential of the third capacitor wiring is substantially constant. Features. In addition,
The potential of the third capacitor wiring is substantially constant means that the potential of the third capacitor wiring is always constant during the period in which the potential is applied to the third capacitor wiring. In this case, the case where the potential of the third capacitor wiring is not constant is also included. The partial period is preferably 10% or less, more preferably 1% of a period in which a potential is applied to the third capacitor wiring.
The following. In addition, the case where the potential of the third capacitor wiring fluctuates due to noise or the like is assumed to be included substantially uniformly.

また、本発明の液晶表示装置は、第1の副画素、第2の副画素及び第3の副画素を有する
画素と、第1の走査線を含む複数の走査線と、信号線と、第1の容量配線と、第2の容量
配線とを有し、第1の副画素は、第1の画素電極、第1のトランジスタ及び第1の容量素
子を具備し、第1のトランジスタは、ゲートが第1の走査線に電気的に接続され、ソース
又はドレインの一方が信号線に電気的に接続され、ソース又はドレインの他方が第1の画
素電極に電気的に接続され、第1の容量素子は、第1の電極が第1の容量配線に電気的に
接続され、第2の電極が第1の画素電極に電気的に接続されており、第2の副画素は、第
2の画素電極、第2のトランジスタ及び第2の容量素子を具備し、第2のトランジスタは
、ゲートが第1の走査線に電気的に接続され、ソース又はドレインの一方が信号線に電気
的に接続され、ソース又はドレインの他方が第2の画素電極に電気的に接続され、第2の
容量素子は、第1の電極が第2の容量配線に電気的に接続され、第2の電極が第2の画素
電極に電気的に接続されており、第3の副画素は、第3の画素電極、第3のトランジスタ
及び第3の容量素子を具備し、第3のトランジスタは、ゲートが第1の走査線に電気的に
接続され、ソース又はドレインの一方が信号線に電気的に接続され、ソース又はドレイン
の他方が第3の画素電極に電気的に接続され、第3の容量素子は、第1の電極が第1の走
査線と異なる第2の走査線に電気的に接続され、第2の電極が第3の画素電極に電気的に
接続されており、第1の容量配線及び第2の容量配線は、電位が変化することを特徴とす
る。
The liquid crystal display device of the present invention includes a pixel having a first subpixel, a second subpixel, and a third subpixel, a plurality of scanning lines including a first scanning line, a signal line, The first sub-pixel includes a first pixel electrode, a first transistor, and a first capacitor, and the first transistor includes a gate and a first capacitor wiring. Is electrically connected to the first scan line, one of the source and the drain is electrically connected to the signal line, the other of the source and the drain is electrically connected to the first pixel electrode, and the first capacitor In the element, the first electrode is electrically connected to the first capacitor wiring, the second electrode is electrically connected to the first pixel electrode, and the second subpixel is the second pixel. An electrode, a second transistor, and a second capacitor, the second transistor having a gate connected to the first scan line; One of the source and the drain is electrically connected to the signal line, the other of the source and the drain is electrically connected to the second pixel electrode, and the second capacitor element includes the first electrode The second capacitor wiring is electrically connected, the second electrode is electrically connected to the second pixel electrode, and the third sub-pixel includes a third pixel electrode, a third transistor, and a second transistor The third transistor includes a gate electrically connected to the first scan line, one of the source and the drain electrically connected to the signal line, and the other of the source and the drain connected to the first scan line. The third capacitor element is electrically connected to a second scan line different from the first scan line, and the second electrode is electrically connected to the third pixel electrode. The first capacitor wiring and the second capacitor wiring are electrically connected to the pixel electrode, Position is characterized by change.

また、本発明の液晶表示装置は、第1の副画素、第2の副画素、第3の副画素及び第4の
副画素を有する画素と、走査線と、信号線と、第1の容量配線と、第2の容量配線と、第
3の容量配線と、第4の容量配線とを有し、第1の副画素は、第1の画素電極、第1のト
ランジスタ及び第1の容量素子を具備し、第1のトランジスタは、ゲートが走査線に電気
的に接続され、ソース又はドレインの一方が信号線に電気的に接続され、ソース又はドレ
インの他方が第1の画素電極に電気的に接続され、第1の容量素子は、第1の電極が第1
の容量配線に電気的に接続され、第2の電極が第1の画素電極に電気的に接続されており
、第2の副画素は、第2の画素電極、第2のトランジスタ及び第2の容量素子を具備し、
第2のトランジスタは、ゲートが走査線に電気的に接続され、ソース又はドレインの一方
が信号線に電気的に接続され、ソース又はドレインの他方が第2の画素電極に電気的に接
続され、第2の容量素子は、第1の電極が第2の容量配線に電気的に接続され、第2の電
極が第2の画素電極に電気的に接続されており、第3の副画素は、第3の画素電極、第3
のトランジスタ及び第3の容量素子を具備し、第3のトランジスタは、ゲートが走査線に
電気的に接続され、ソース又はドレインの一方が信号線に電気的に接続され、ソース又は
ドレインの他方が第3の画素電極に電気的に接続され、第3の容量素子は、第1の電極が
第3の容量配線に電気的に接続され、第2の電極が第3の画素電極に電気的に接続されて
おり、第4の副画素は、第4の画素電極、第4のトランジスタ及び第4の容量素子を具備
し、第4のトランジスタは、ゲートが走査線に電気的に接続され、ソース又はドレインの
一方が信号線に電気的に接続され、ソース又はドレインの他方が第4の画素電極に電気的
に接続され、第4の容量素子は、第1の電極が第4の容量配線に電気的に接続され、第2
の電極が第4の画素電極に電気的に接続されており、第1の容量配線及び第2の容量配線
は、電位が変化し、第3の容量配線及び第4の容量配線は、電位が概略一定であることを
特徴とする。
In addition, the liquid crystal display device of the present invention includes a pixel having a first subpixel, a second subpixel, a third subpixel, and a fourth subpixel, a scan line, a signal line, and a first capacitor. The first subpixel includes a first pixel electrode, a first transistor, and a first capacitor element. The first subpixel includes a wiring, a second capacitor wiring, a third capacitor wiring, and a fourth capacitor wiring. And the first transistor has a gate electrically connected to the scan line, one of the source and the drain electrically connected to the signal line, and the other of the source and the drain electrically connected to the first pixel electrode. The first capacitor is connected to the first capacitor and the first electrode is the first
The second electrode is electrically connected to the first pixel electrode, and the second sub-pixel includes a second pixel electrode, a second transistor, and a second transistor. Comprising a capacitive element;
In the second transistor, the gate is electrically connected to the scan line, one of the source and the drain is electrically connected to the signal line, and the other of the source and the drain is electrically connected to the second pixel electrode, In the second capacitor element, the first electrode is electrically connected to the second capacitor wiring, the second electrode is electrically connected to the second pixel electrode, and the third subpixel is Third pixel electrode, third
The third transistor has a gate electrically connected to the scan line, one of the source and the drain electrically connected to the signal line, and the other of the source and the drain connected to the signal line. The third capacitor element is electrically connected to the third pixel electrode. The third capacitor element has the first electrode electrically connected to the third capacitor wiring and the second electrode electrically connected to the third pixel electrode. The fourth subpixel includes a fourth pixel electrode, a fourth transistor, and a fourth capacitor, and the fourth transistor has a gate electrically connected to the scan line, a source Alternatively, one of the drain and the drain is electrically connected to the signal line, the other of the source and the drain is electrically connected to the fourth pixel electrode, and the fourth capacitor has the first electrode connected to the fourth capacitor wiring. Electrically connected, second
Are electrically connected to the fourth pixel electrode, the potentials of the first capacitor wiring and the second capacitor wiring change, and the potentials of the third capacitor wiring and the fourth capacitor wiring are It is characterized by being substantially constant.

なお本発明の表示装置は、例えば液晶表示装置、有機発光素子(OLED)に代表される
発光素子を各画素に備えた発光装置、DMD(Digital Micromirror
Device)、PDP(Plasma Display Panel)、FED(F
ield Emission Display)等、アクティブマトリクス型の表示装置
がその範疇に含まれる。またパッシブマトリクス型の表示装置も含まれる。
Note that the display device of the present invention includes, for example, a liquid crystal display device, a light-emitting device including a light-emitting element typified by an organic light-emitting element (OLED) in each pixel, and a DMD (Digital Micromirror).
Device), PDP (Plasma Display Panel), FED (F
An active matrix display device such as field emission display) is included in the category. A passive matrix display device is also included.

なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッ
チや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、
特定のものに限定されない。例えば、スイッチとして、トランジスタ(例えば、バイポー
ラトランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード、P
INダイオード、ショットキーダイオード、MIM(Metal Insulator
Metal)ダイオード、MIS(Metal Insulator Semicond
uctor)ダイオード、ダイオード接続のトランジスタなど)、サイリスタなどを用い
ることが出来る。または、これらを組み合わせた論理回路をスイッチとして用いることが
出来る。
Note that various types of switches can be used. Examples include electrical switches and mechanical switches. In other words, anything that can control the current flow,
It is not limited to a specific thing. For example, as a switch, a transistor (for example, bipolar transistor, MOS transistor, etc.), a diode (for example, PN diode, P, etc.)
IN diode, Schottky diode, MIM (Metal Insulator)
Metal diode, MIS (Metal Insulator Semiconductor)
uctor) diodes, diode-connected transistors, etc.), thyristors, etc. can be used. Alternatively, a logic circuit combining these can be used as a switch.

機械的なスイッチの例としては、デジタルマイクロミラーデバイス(DMD)のように、
MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがある
。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによっ
て、接続と非接続とを制御して動作する。
An example of a mechanical switch is a digital micromirror device (DMD),
There is a switch using MEMS (micro electro mechanical system) technology. The switch has an electrode that can be moved mechanically, and operates by controlling connection and disconnection by moving the electrode.

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして
動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流を
抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ
電流が少ないトランジスタとしては、LDD領域を有するトランジスタやマルチゲート構
造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソ
ース端子の電位が、低電位側電源(Vss、GND、0Vなど)の電位に近い状態で動作
する場合はNチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電
位が、高電位側電源(Vddなど)の電位に近い状態で動作する場合はPチャネル型トラ
ンジスタを用いることが望ましい。なぜなら、Nチャネル型トランジスタではソース端子
が低電位側電源の電位に近い状態で動作するとき、Pチャネル型トランジスタではソース
端子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対
値を大きくできるため、スイッチとして動作しやすいからである。また、ソースフォロワ
動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少な
いからである。
In the case where a transistor is used as a switch, the transistor operates as a mere switch, and thus the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desired to suppress off-state current, it is desirable to use a transistor having a polarity with smaller off-state current. As a transistor with low off-state current, a transistor having an LDD region, a transistor having a multi-gate structure, and the like can be given. Alternatively, an N-channel transistor is preferably used in the case where the transistor operates as a switch when the potential of the source terminal of the transistor is close to the potential of the low potential power supply (Vss, GND, 0 V, or the like). On the other hand, it is desirable to use a P-channel transistor when operating in a state where the potential of the source terminal is close to the potential of the high potential side power supply (Vdd or the like). This is because an N-channel transistor operates when the source terminal is close to the potential of the low-potential side power supply, and a P-channel transistor operates when the source terminal is close to the potential of the high-potential side power supply. This is because the absolute value of the voltage between them can be increased, so that it can easily operate as a switch. Moreover, since the source follower operation is rarely performed, the output voltage is rarely reduced.

なお、Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMOS
型のスイッチをスイッチとして用いてもよい。CMOS型のスイッチにすると、Pチャネ
ル型トランジスタまたはNチャネル型トランジスタのどちらか一方のトランジスタが導通
すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力
信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さら
に、スイッチをオン・オフさせるための信号の電圧振幅値を小さくすることが出来るので
、消費電力を小さくすることも出来る。
Note that both N-channel and P-channel transistors are used for CMOS.
A type of switch may be used as the switch. When a CMOS switch is used, a current flows when one of the P-channel transistor and the N-channel transistor is turned on, so that the switch can easily function as a switch. For example, the voltage can be appropriately output regardless of whether the voltage of the input signal to the switch is high or low. Furthermore, since the voltage amplitude value of the signal for turning on / off the switch can be reduced, the power consumption can be reduced.

なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子(ソース端子ま
たはドレイン端子の一方)と、出力端子(ソース端子またはドレイン端子の他方)と、導
通を制御する端子(ゲート端子)とを有している。一方、スイッチとしてダイオードを用
いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トラ
ンジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少
なくすることが出来る。
Note that when a transistor is used as a switch, the switch has an input terminal (one of a source terminal or a drain terminal), an output terminal (the other of the source terminal or the drain terminal), and a terminal for controlling conduction (a gate terminal). doing. On the other hand, when a diode is used as the switch, the switch may not have a terminal for controlling conduction. Therefore, the use of a diode as a switch rather than a transistor can reduce the wiring for controlling the terminal.

なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電気的に接続
されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続され
ている場合とを含むものとする。ここで、A、Bは、対象物(例えば、装置、素子、回路
、配線、電極、端子、導電膜、層、など)であるとする。したがって、所定の接続関係、
例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関
係以外のものも含むものとする。
In addition, when it is explicitly described that A and B are connected, A and B are electrically connected, and A and B are functionally connected. , A and B are directly connected. Here, A and B are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.). Therefore, the predetermined connection relationship,
For example, it is not limited to the connection relationship shown in the figure or text, and includes things other than the connection relationship shown in the figure or text.

例えば、AとBとが電気的に接続されている場合として、AとBとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オードなど)が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが
機能的に接続されている場合として、AとBとの機能的な接続を可能とする回路(例えば
、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回
路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、
降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、
切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、
差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制
御回路など)が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが
直接接続されている場合として、AとBとの間に他の素子や他の回路を挟まずに、AとB
とが直接接続されていてもよい。
For example, when A and B are electrically connected, an element (for example, a switch, a transistor, a capacitor, an inductor, a resistance element, a diode, or the like) that enables electrical connection between A and B is provided. 1 or more may be arranged between A and B. Alternatively, when A and B are functionally connected, a circuit (for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.), a signal conversion circuit that enables functional connection between A and B (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit,
Step-down circuit), level shifter circuit that changes signal potential level), voltage source, current source,
Switching circuit, amplifier circuit (circuit that can increase signal amplitude or current, etc., operational amplifier,
One or more differential amplifier circuits, source follower circuits, buffer circuits, etc.), signal generation circuits, memory circuits, control circuits, etc.) may be arranged between A and B. Alternatively, when A and B are directly connected, A and B without interposing other elements or other circuits between A and B.
And may be directly connected.

なお、AとBとが直接接続されている、と明示的に記載する場合は、AとBとが直接接続
されている場合(つまり、AとBとの間に他の素子や他の回路を間に介さずに接続されて
いる場合)と、AとBとが電気的に接続されている場合(つまり、AとBとの間に別の素
子や別の回路を挟んで接続されている場合)とを含むものとする。
Note that in the case where it is explicitly described that A and B are directly connected, when A and B are directly connected (that is, another element or other circuit between A and B). ) And A and B are electrically connected (that is, A and B are connected with another element or another circuit sandwiched between them). ).

なお、AとBとが電気的に接続されている、と明示的に記載する場合は、AとBとが電気
的に接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟んで接続され
ている場合)と、AとBとが機能的に接続されている場合(つまり、AとBとの間に別の
回路を挟んで機能的に接続されている場合)と、AとBとが直接接続されている場合(つ
まり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合)とを含むもの
とする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続され
ている、とのみ明示的に記載されている場合と同じであるとする。
Note that in the case where it is explicitly described that A and B are electrically connected, another element is connected between A and B (that is, between A and B). Or when A and B are functionally connected (that is, they are functionally connected with another circuit between A and B). And a case where A and B are directly connected (that is, a case where another element or another circuit is not connected between A and B). That is, when it is explicitly described that it is electrically connected, it is the same as when it is explicitly only described that it is connected.

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装
置である発光装置は、様々な形態を用い、また様々な素子を有することが出来る。例えば
、表示素子、表示装置、発光素子または発光装置としては、EL素子(有機物及び無機物
を含むEL素子、有機EL素子、無機EL素子)、電子放出素子、液晶素子、電子インク
、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PD
P)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カー
ボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率
などが変化する表示媒体を用いることができる。なお、EL素子を用いた表示装置として
はELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションデ
ィスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−co
nduction Electron−emitter Disply)など、液晶素子
を用いた表示装置としては液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶デ
ィスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレ
イ)、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
Note that a display element, a display device that is a device including a display element, a light-emitting element, and a light-emitting device that is a device including a light-emitting element can have various modes and include various elements. For example, as a display element, a display device, a light-emitting element, or a light-emitting device, an EL element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element), an electron-emitting element, a liquid crystal element, electronic ink, an electrophoretic element, Grating light bulb (GLV), plasma display (PD
P), a digital micromirror device (DMD), a piezoelectric ceramic display, a carbon nanotube, or the like, a display medium whose contrast, brightness, reflectance, transmittance, and the like are changed by an electromagnetic action can be used. Note that an EL display is used as a display device using an EL element, and a field emission display (FED) or a SED type flat display (SED: Surface-co) is used as a display device using an electron-emitting device.
As a display device using a liquid crystal element, such as a nudection electron-emitter display, a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display), electronic ink, There is electronic paper as a display device using an electrophoretic element.

なお、EL素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたEL層とを有する素
子である。なお、EL層としては、1重項励起子からの発光(蛍光)を利用するもの、3
重項励起子からの発光(燐光)を利用するもの、1重項励起子からの発光(蛍光)を利用
するものと3重項励起子からの発光(燐光)を利用するものとを含むもの、有機物によっ
て形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無
機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料
と低分子の材料とを含むものなどを用いることができる。ただし、これに限定されず、E
L素子として様々なものを用いることができる。
Note that an EL element is an element having an anode, a cathode, and an EL layer sandwiched between the anode and the cathode. The EL layer uses light emission (fluorescence) from singlet excitons, 3
Those using light emission (phosphorescence) from singlet excitons, those using light emission (fluorescence) from singlet excitons, and those using light emission (phosphorescence) from triplet excitons , Organic materials, inorganic materials, organic materials and inorganic materials, high molecular materials, low molecular materials, high molecular materials and low molecules A material containing any of these materials can be used. However, it is not limited to this, E
Various elements can be used as the L element.

なお、電子放出素子とは、先鋭な陰極に高電界を集中して電子を引き出す素子である。例
えば、電子放出素子として、スピント型、カーボンナノチューブ(CNT)型、金属―絶
縁体―金属を積層したMIM(Metal−Insulator−Metal)型、金属
―絶縁体―半導体を積層したMIS(Metal−Insulator−Semicon
ductor)型、MOS型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面伝
導エミッタSCD型、オード型、ダイヤモンド型、表面伝導エミッタSCD型、金属―絶
縁体―半導体−金属型等の薄膜型、HEED型、EL型、ポーラスシリコン型、表面伝導
(SED)型などを用いることができる。ただし、これに限定されず、電子放出素子とし
て様々なものを用いることができる。
The electron-emitting device is an element that draws electrons by concentrating a high electric field on a sharp cathode. For example, as an electron-emitting device, a Spindt type, a carbon nanotube (CNT) type, a metal-insulator-metal laminated MIM (Metal-Insulator-Metal) type, and a metal-insulator-semiconductor laminated MIS (Metal-Insulator). -Semicon
(ductor) type, MOS type, silicon type, thin film diode type, diamond type, surface conduction emitter SCD type, ode type, diamond type, surface conduction emitter SCD type, metal-insulator-semiconductor-metal thin film type, HEED, etc. A type, an EL type, a porous silicon type, a surface conduction (SED) type, or the like can be used. However, the present invention is not limited to this, and various types of electron-emitting devices can be used.

なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素
子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液
晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制御
される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック
液晶、ディスコチック液晶、サーモトロピック液晶、ライオトロピック液晶、リオトロピ
ック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高
分子液晶、プラズマアドレス液晶(PDLC)、バナナ型液晶、TN(Twisted
Nematic)モード、STN(Super Twisted Nematic)モー
ド、IPS(In−Plane−Switching)モード、FFS(Fringe
Field Switching)モード、MVA(Multi−domain Ver
tical Alignment)モード、PVA(Patterned Vertic
al Alignment)、ASV(Advanced Super View)モー
ド、ASM(Axially Symmetric aligned Micro−ce
ll)モード、OCB(Optical Compensated Birefring
ence)モード、ECB(Electrically Controlled Bir
efringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqui
d Crystal)モード、PDLC(Polymer Dispersed Liq
uid Crystal)モード、ゲストホストモードなどを用いることができる。ただ
し、これに限定されず、液晶素子として様々なものを用いることができる。
Note that a liquid crystal element is an element that controls transmission or non-transmission of light by an optical modulation action of liquid crystal, and includes a pair of electrodes and liquid crystal. Note that the optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field). Liquid crystal elements include nematic liquid crystal, cholesteric liquid crystal, smectic liquid crystal, discotic liquid crystal, thermotropic liquid crystal, lyotropic liquid crystal, lyotropic liquid crystal, low molecular liquid crystal, polymer liquid crystal, ferroelectric liquid crystal, antiferroelectric liquid crystal, main chain. Type liquid crystal, side chain type polymer liquid crystal, plasma addressed liquid crystal (PDLC), banana type liquid crystal, TN (Twisted)
Nematic) mode, STN (Super Twisted Nematic) mode, IPS (In-Plane-Switching) mode, FFS (Fringe)
Field Switching mode, MVA (Multi-domain Ver.)
tick alignment mode, PVA (Patterned Vertic)
al Alignment), ASV (Advanced Super View) mode, ASM (Axial Symmetrical Aligned Micro-ce)
ll) mode, OCB (Optical Compensated Birefring)
ence) mode, ECB (Electrically Controlled Bird)
efficiency mode, FLC (Ferroelectric Liquid)
Crystal) mode, AFLC (Antiferroelectric Liquid)
d Crystal) mode, PDLC (Polymer Dispersed Liq)
uid Crystal) mode, guest host mode, etc. can be used. However, the present invention is not limited to this, and various liquid crystal elements can be used.

なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示される
もの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フィ
ルムの一端が移動することにより表示されるもの、分子の発色/相変化により表示される
もの、分子の光吸収により表示されるもの、電子とホールが結合して自発光により表示さ
れるものなどのことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動
、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール
、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレク
トロウェッテイング、光散乱(透明白濁)、コレステリック液晶/光導電層、コレステリ
ック液晶、双安定性ネマチック液晶、強誘電性液晶、2色性色素・液晶分散型、可動フィ
ルム、ロイコ染料発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジ
ション、フレキシブル有機ELなどを用いることができる。ただし、これに限定されず、
電子ペーパーとして様々なものを用いることができる。ここで、マイクロカプセル型電気
泳動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決する
ことができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリ性
などのメリットを有する。
Electronic paper includes those displayed by molecules such as optical anisotropy and dye molecule orientation, those displayed by particles such as electrophoresis, particle movement, particle rotation, and phase change. It is displayed by moving, displayed by color development / phase change of molecules, displayed by light absorption of molecules, displayed by self-emission by combining electrons and holes, etc. . For example, as electronic paper, microcapsule type electrophoresis, horizontal movement type electrophoresis, vertical movement type electrophoresis, spherical twist ball, magnetic twist ball, cylindrical twist ball method, charged toner, electronic powder fluid, magnetophoretic type, magnetic heat sensitivity Formula, electrowetting, light scattering (transparent white turbidity), cholesteric liquid crystal / photoconductive layer, cholesteric liquid crystal, bistable nematic liquid crystal, ferroelectric liquid crystal, dichroic dye / liquid crystal dispersion type, movable film, leuco dye extinction Color, photochromic, electrochromic, electrodeposition, flexible organic EL, etc. can be used. However, it is not limited to this,
Various electronic papers can be used. Here, by using microcapsule electrophoresis, aggregation and precipitation of electrophoretic particles, which is a drawback of the electrophoresis system, can be solved. The electronic powder fluid has advantages such as high-speed response, high reflectivity, wide viewing angle, low power consumption, and memory properties.

なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表面
に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入し
た構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を
光らせることで、表示を行うことができる。なお、プラズマディスプレイとしては、DC
型PDP、AC型PDPでもよい。ここで、プラズマディスプレイパネルとしては、AS
W(Address While Sustain)駆動、サブフレームをリセット期間
、アドレス期間、維持期間に分割するADS(Address Display Sep
arated)駆動、CLEAR(Low Energy Address and R
eduction of False Contour Sequence)駆動、AL
IS(Alternate Lighting of Surfaces)方式、TER
ES(Techbology of Reciprocal Susfainer)駆動
などを用いることができる。ただし、これに限定されず、プラズマディスプレイとして様
々なものを用いることができる。
Note that the plasma display encloses a rare gas with a substrate having an electrode formed on the surface and a substrate having an electrode and a minute groove formed on the surface and a phosphor layer formed in the groove facing each other at a narrow interval. It has a structure. In addition, a display can be performed by generating an ultraviolet-ray by applying a voltage between electrodes and making fluorescent substance light. As a plasma display, DC
It may be a type PDP or an AC type PDP. Here, as a plasma display panel, AS
W (Address While Sustain) drive, ADS (Address Display Sep) that divides subframe into reset period, address period, and sustain period
driven), CLEAR (Low Energy Address and R)
instruction of false control sequence) drive, AL
IS (Alternate Lightning of Surfaces) method, TER
An ES (Technology of Reciprocal Susfainer) drive or the like can be used. However, the present invention is not limited to this, and various types of plasma displays can be used.

なお、光源を必要とする表示装置、例えば、液晶ディスプレイ(透過型液晶ディスプレイ
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射
型液晶ディスプレイ)、グレーティングライトバルブ(GLV)を用いた表示装置、デジ
タルマイクロミラーデバイス(DMD)を用いた表示装置などの光源としては、エレクト
ロルミネッセンス、冷陰極管、熱陰極管、LED、レーザー光源、水銀ランプなどを用い
ることができる。ただし、これに限定されず、光源して様々なものを用いることができる
Note that a display device that requires a light source, such as a liquid crystal display (transmission type liquid crystal display, transflective type liquid crystal display, reflection type liquid crystal display, direct view type liquid crystal display, projection type liquid crystal display), or a grating light valve (GLV) is used. As a light source for a display device using a conventional display device or a digital micromirror device (DMD), electroluminescence, a cold cathode tube, a hot cathode tube, an LED, a laser light source, a mercury lamp, or the like can be used. However, the present invention is not limited to this, and various light sources can be used.

なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、
用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微
結晶(マイクロクリスタル、セミアモルファスとも言う)シリコンなどに代表される非単
結晶半導体膜を有する薄膜トランジスタ(TFT)などを用いることが出来る。TFTを
用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製
造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置
を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置
を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い
基板を用いることができる。そのため、透明基板上にトランジスタを製造できる。そして
、透明な基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。
あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透
過させることが出来る。そのため、開口率が向上させることができる。
Note that various types of transistors can be used as the transistor. Therefore,
There is no limitation on the type of transistor used. For example, a thin film transistor (TFT) including a non-single-crystal semiconductor film typified by amorphous silicon, polycrystalline silicon, microcrystalline (also referred to as semi-amorphous) silicon, or the like can be used. When using TFT, there are various advantages. For example, since manufacturing can be performed at a lower temperature than that of single crystal silicon, manufacturing cost can be reduced or a manufacturing apparatus can be increased in size. Since the manufacturing apparatus can be enlarged, it can be manufactured on a large substrate. Therefore, since a large number of display devices can be manufactured at the same time, it can be manufactured at low cost. Furthermore, since the manufacturing temperature is low, a substrate with low heat resistance can be used. Therefore, a transistor can be manufactured on a transparent substrate. Then, light transmission through the display element can be controlled using a transistor over a transparent substrate.
Alternatively, since the thickness of the transistor is small, part of the film included in the transistor can transmit light. Therefore, the aperture ratio can be improved.

なお、多結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その
結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路(信号線駆動回路)
、信号処理回路(信号生成回路、ガンマ補正回路、DA変換回路など)を基板上に一体形
成することが出来る。
Note that by using a catalyst (such as nickel) when manufacturing polycrystalline silicon, it is possible to further improve crystallinity and to manufacture a transistor with favorable electrical characteristics. As a result, a gate driver circuit (scan line driver circuit) and a source driver circuit (signal line driver circuit)
The signal processing circuit (signal generation circuit, gamma correction circuit, DA conversion circuit, etc.) can be integrally formed on the substrate.

なお、微結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。この
とき、レーザー光の照射を行うことなく、熱処理を加えるだけで、結晶性を向上させるこ
とができる。その結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路の
一部(アナログスイッチなど)を基板上に一体形成することが出来る。さらに、結晶化の
ためにレーザー光の照射を行わない場合は、シリコンの結晶性のムラを抑えることができ
る。そのため、綺麗な画像を表示することが出来る。
Note that when a microcrystalline silicon is manufactured, by using a catalyst (such as nickel), crystallinity can be further improved and a transistor with favorable electrical characteristics can be manufactured. At this time, crystallinity can be improved only by performing heat treatment without performing laser light irradiation. As a result, part of the gate driver circuit (scanning line driver circuit) and the source driver circuit (analog switch, etc.) can be formed integrally on the substrate. Further, when laser irradiation is not performed for crystallization, unevenness in crystallinity of silicon can be suppressed. Therefore, a beautiful image can be displayed.

ただし、触媒(ニッケルなど)を用いずに、多結晶シリコンや微結晶シリコンを製造する
ことは可能である。
However, it is possible to produce polycrystalline silicon or microcrystalline silicon without using a catalyst (such as nickel).

なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体
で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリ
コンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選
択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域
にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回
路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部
(例えば、アナログスイッチ)の領域にのみ、レーザー光を照射してもよい。その結果、
回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることがで
きる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問
題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため
、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させること
が出来る。また、必要とされる製造装置の数も少なくて製造できるため、製造コストを低
減させることが出来る。
Note that it is preferable to improve the crystallinity of silicon to be polycrystalline or microcrystalline, but the present invention is not limited to this. The crystallinity of silicon may be improved only in a partial region of the panel. The crystallinity can be selectively improved by selectively irradiating laser light. For example, the laser beam may be irradiated only to the peripheral circuit region that is a region other than the pixel. Alternatively, the laser beam may be irradiated only on a region such as a gate driver circuit or a source driver circuit. Or you may irradiate a laser beam only to the area | region (for example, analog switch) of a source driver circuit. as a result,
Silicon crystallization can be improved only in regions where the circuit needs to operate at high speed. Since it is not necessary to operate the pixel region at high speed, the pixel circuit can be operated without any problem even if the crystallinity is not improved. Since the region for improving crystallinity is small, the manufacturing process can be shortened, the throughput can be improved, and the manufacturing cost can be reduced. In addition, the manufacturing cost can be reduced because the number of manufacturing apparatuses required is small.

または、半導体基板やSOI基板などを用いてトランジスタを形成することが出来る。こ
れらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズ
の小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路
の低消費電力化、又は回路の高集積化を図ることができる。
Alternatively, a transistor can be formed using a semiconductor substrate, an SOI substrate, or the like. Accordingly, a transistor with small variations in characteristics, size, shape, and the like, high current supply capability, and small size can be manufactured. When these transistors are used, low power consumption of the circuit or high integration of the circuit can be achieved.

または、ZnO、a−InGaZnO、SiGe、GaAs、IZO、ITO、SnOな
どの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物
半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。こ
れらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能と
なる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トラ
ンジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、
トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る
。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極と
して用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるた
め、コストを低減できる。
Alternatively, a transistor having a compound semiconductor or an oxide semiconductor such as ZnO, a-InGaZnO, SiGe, GaAs, IZO, ITO, or SnO, or a thin film transistor in which these compound semiconductor or oxide semiconductor is thinned can be used. I can do it. Accordingly, the manufacturing temperature can be lowered, and for example, the transistor can be manufactured at room temperature. As a result, the transistor can be formed directly on a substrate having low heat resistance, such as a plastic substrate or a film substrate. These compound semiconductors or oxide semiconductors are
It can be used not only for the channel portion of the transistor but also for other purposes. For example, these compound semiconductors or oxide semiconductors can be used as resistance elements, pixel electrodes, and transparent electrodes. Furthermore, since these can be formed or formed simultaneously with the transistor, cost can be reduced.

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来
る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができ
る。また、マスク(レチクル)を用いなくても製造することが可能となるため、トランジ
スタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がない
ので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるた
め、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コ
ストにできる。
Alternatively, a transistor formed using an inkjet method or a printing method can be used. By these, it can manufacture at room temperature, manufacture at a low vacuum degree, or can manufacture on a large sized board | substrate. Further, since the transistor can be manufactured without using a mask (reticle), the layout of the transistor can be easily changed. Furthermore, since it is not necessary to use a resist, the material cost is reduced and the number of processes can be reduced. Further, since the film is formed only on the necessary portion, the material is not wasted and the cost can be reduced as compared with the manufacturing method in which the film is formed on the entire surface and then etched.

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができ
る。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。
そのため、衝撃に強くできる。
Alternatively, a transistor including an organic semiconductor or a carbon nanotube can be used. Thus, a transistor can be formed over a substrate that can be bent.
Therefore, it can be strong against impact.

さらに、様々な構造のトランジスタを用いることができる。例えば、MOS型トランジス
タ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いること
が出来る。MOS型トランジスタを用いることにより、トランジスタのサイズを小さくす
ることが出来る。よって、多数のトランジスタを搭載することができる。バイポーラトラ
ンジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動
作させることができる。
In addition, transistors with various structures can be used. For example, a MOS transistor, a junction transistor, a bipolar transistor, or the like can be used as the transistor. By using a MOS transistor, the size of the transistor can be reduced. Therefore, a large number of transistors can be mounted. By using a bipolar transistor, a large current can flow. Therefore, the circuit can be operated at high speed.

なお、MOS型トランジスタ、バイポーラトランジスタなどを1つの基板に混在させて形
成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る
Note that a MOS transistor, a bipolar transistor, or the like may be formed over one substrate. Thereby, low power consumption, miniaturization, high-speed operation, etc. can be realized.

その他、様々なトランジスタを用いることができる。 In addition, various transistors can be used.

なお、トランジスタは、様々な基板を用いて形成することができる。基板の種類は、特定
のものに限定されることはない。トランジスタが形成される基板としては、例えば、単結
晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基
板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリ
ウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポ
リエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス
・スチル・ホイルを有する基板などを用いることが出来る。あるいは、人などの動物の皮
膚(皮表、真皮)又は皮下組織を基板として用いてもよい。または、ある基板を用いてト
ランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジ
スタを配置してもよい。トランジスタが転置される基板としては、単結晶基板、SOI基
板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木
材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエ
ステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)など
を含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイル
を有する基板などを用いることができる。あるいは、人などの動物の皮膚(皮表、真皮)
又は皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成
し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、SOI
基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、
木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリ
エステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)な
どを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイ
ルを有する基板などを用いることができる。あるいは、人などの動物の皮膚(皮表、真皮
)又は皮下組織を基板として用いてもよい。これらの基板を用いることにより、特性のよ
いトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、
耐熱性の付与、軽量化、又は薄型化を図ることができる。
Note that the transistor can be formed using various substrates. The kind of board | substrate is not limited to a specific thing. As a substrate on which a transistor is formed, for example, a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (natural fiber (silk, cotton, hemp) ), Synthetic fibers (nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foil, etc. Can be used. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. Alternatively, a transistor may be formed using a certain substrate, and then the transistor may be transferred to another substrate, and the transistor may be disposed on another substrate. As a substrate to which the transistor is transferred, a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (natural fiber (silk, cotton, hemp), Use synthetic fibers (nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foil, etc. Can do. Or the skin of human animals (skin surface, dermis)
Alternatively, subcutaneous tissue may be used as the substrate. Alternatively, a transistor may be formed using a certain substrate, and the substrate may be polished and thinned. As a substrate to be polished, a single crystal substrate, SOI
Substrate, glass substrate, quartz substrate, plastic substrate, paper substrate, cellophane substrate, stone substrate,
Wood substrate, cloth substrate (including natural fiber (silk, cotton, hemp), synthetic fiber (nylon, polyurethane, polyester) or recycled fiber (acetate, cupra, rayon, recycled polyester), leather substrate, rubber substrate, stainless steel A still substrate, a substrate having stainless steel, still foil, or the like can be used. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. By using these substrates, formation of transistors with good characteristics, formation of transistors with low power consumption, manufacture of devices that are difficult to break,
The heat resistance can be imparted, the weight can be reduced, or the thickness can be reduced.

なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されな
い。例えば、ゲート電極が2個以上のマルチゲート構造を用いてもよい。マルチゲート構
造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続さ
れた構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上に
よる信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域で
動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり
変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。電圧・電流特性
の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値を
もつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー
回路を実現することが出来る。また、チャネルの上下にゲート電極が配置されている構造
でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネ
ル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるS値の低減
を図ることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタ
が並列に接続されたような構成となる。
Note that the structure of the transistor can take a variety of forms. It is not limited to a specific configuration. For example, a multi-gate structure having two or more gate electrodes may be used. When the multi-gate structure is employed, the channel regions are connected in series, so that a plurality of transistors are connected in series. With the multi-gate structure, the off-state current can be reduced and the reliability can be improved by improving the withstand voltage of the transistor. Or, when operating in the saturation region, the drain-source current does not change much even when the drain-source voltage changes, and the slope of the voltage / current characteristic is flat due to the multi-gate structure. it can. By using the characteristic that the slope of the voltage / current characteristic is flat, an ideal current source circuit and an active load having a very high resistance value can be realized. As a result, a differential circuit or a current mirror circuit with good characteristics can be realized. Alternatively, a structure in which gate electrodes are arranged above and below the channel may be employed. With the structure in which the gate electrodes are arranged above and below the channel, the channel region increases, so that the current value can be increased or the S value can be reduced because a depletion layer can be easily formed. When gate electrodes are provided above and below a channel, a structure in which a plurality of transistors are connected in parallel is obtained.

あるいは、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル領
域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆ス
タガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領域
が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。また、
チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なっていてもよい。
チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なる構造にすること
により、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことがで
きる。また、LDD領域を設けても良い。LDD領域を設けることにより、オフ電流の低
減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、L
DD領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化
しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな
特性にすることができる。
Alternatively, a structure in which a gate electrode is disposed over a channel region may be employed, or a structure in which a gate electrode is disposed under a channel region may be employed. Alternatively, a normal stagger structure or an inverted stagger structure may be used, the channel region may be divided into a plurality of regions, the channel regions may be connected in parallel, or the channel regions may be connected in series. Good. Also,
A source electrode or a drain electrode may overlap with the channel region (or a part thereof).
With the structure in which the source electrode or the drain electrode overlaps with the channel region (or part thereof), it is possible to prevent electric charges from being accumulated in part of the channel region and unstable operation. Further, an LDD region may be provided. By providing the LDD region, the off-state current can be reduced or the reliability can be improved by improving the withstand voltage of the transistor. Or L
By providing the DD region, when operating in the saturation region, even if the drain-source voltage changes, the drain-source current does not change so much and the slope of the voltage / current characteristic is flat. it can.

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させ
ることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一
の基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全
てが、ガラス基板、プラスチック基板、単結晶基板、またはSOI基板を用いて形成され
ていてもよく、さまざまな基板を用いて形成されていてもよい。所定の機能を実現させる
ために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減
によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることが
できる。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板に形成
されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板に形成さ
れていてもよい。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を
用いて形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の
一部は、ガラス基板上にトランジスタを用いて形成され、所定の機能を実現させるために
必要な回路の別の一部は、単結晶基板上に形成され、単結晶基板上のトランジスタで構成
されたICチップをCOG(Chip On Glass)でガラス基板に接続して、ガ
ラス基板上にそのICチップを配置してもよい。あるいは、そのICチップをTAB(T
ape Automated Bonding)やプリント基板を用いてガラス基板と接
続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点
数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図
ることができる。また、駆動電圧が高い部分や駆動周波数が高い部分の回路は、消費電力
が大きくなってしまうので、そのような部分の回路は同じ基板に形成せず、そのかわりに
、例えば、単結晶基板上にその部分の回路を形成して、その回路で構成されたICチップ
を用いるようにすれば、消費電力の増加を防ぐことができる。
Note that various types of transistors can be used, and the transistor can be formed using various substrates. Therefore, all the circuits necessary for realizing a predetermined function may be formed on the same substrate. For example, all the circuits necessary for realizing a predetermined function may be formed using a glass substrate, a plastic substrate, a single crystal substrate, or an SOI substrate, and are formed using various substrates. Also good. Since all the circuits necessary to realize a given function are formed using the same substrate, the cost can be reduced by reducing the number of components, or the reliability can be improved by reducing the number of connection points with circuit components. Can be planned. Alternatively, a part of the circuit necessary for realizing the predetermined function is formed on a certain substrate, and another part of the circuit necessary for realizing the predetermined function is formed on another substrate. It may be. That is, not all the circuits necessary for realizing a predetermined function may be formed using the same substrate. For example, a part of a circuit necessary for realizing a predetermined function is formed using a transistor over a glass substrate, and another part of a circuit required for realizing a predetermined function is a single crystal substrate. The IC chip formed on the single crystal substrate and formed of a transistor may be connected to the glass substrate by COG (Chip On Glass), and the IC chip may be arranged on the glass substrate. Alternatively, the IC chip is TAB (T
Ape Automated Bonding) or a printed circuit board may be used to connect to the glass substrate. As described above, since a part of the circuit is formed on the same substrate, the cost can be reduced by reducing the number of components, or the reliability can be improved by reducing the number of connection points with circuit components. In addition, since the power consumption of a circuit having a high driving voltage or a high driving frequency is large, such a circuit is not formed on the same substrate. Instead, for example, on a single crystal substrate. If the circuit of that portion is formed and an IC chip constituted by the circuit is used, an increase in power consumption can be prevented.

なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例とし
ては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。
従って、そのときは、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場合
には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるもの
とする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、RGB以外の
色を用いても良い。例えば、白色を加えて、RGBW(Wは白)としてもよい。また、R
GBに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以
上追加してもよい。また、例えば、RGBの中の少なくとも一色に類似した色を、RGB
に追加してもよい。例えば、R、G、B1、B2としてもよい。B1とB2とは、どちら
も青色であるが、少し周波数が異なっている。同様に、R1、R2、G、Bとしてもよい
。このような色要素を用いることにより、より実物に近い表示を行うことができる。ある
いは、このような色要素を用いることにより、消費電力を低減することが出来る。また、
別の例としては、1つの色要素について、複数の領域を用いて明るさを制御する場合は、
その領域一つ分を一画素としてもよい。よって、一例として、面積階調を行う場合または
副画素(サブ画素)を有している場合、一つの色要素につき、明るさを制御する領域が複
数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画
素としてもよい。よって、その場合は、一つの色要素は、複数の画素で構成されることと
なる。あるいは、明るさを制御する領域が1つの色要素の中に複数あっても、それらをま
とめて、1つの色要素を1画素としてもよい。よって、その場合は、一つの色要素は、一
つの画素で構成されることとなる。また、1つの色要素について、複数の領域を用いて明
るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合が
ある。また、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給
する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。つまり、1
つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていて
もよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視
野角を広くすることが出来る。
One pixel means one element whose brightness can be controlled. Therefore, as an example, one pixel represents one color element, and brightness is expressed by one color element.
Therefore, at that time, in the case of a color display device composed of R (red), G (green), and B (blue) color elements, the minimum unit of an image is an R pixel, G pixel, and B pixel. It is assumed to be composed of three pixels. Note that the color elements are not limited to three colors, and three or more colors may be used, or colors other than RGB may be used. For example, RGBW (W is white) may be added by adding white. R
For example, one or more colors such as yellow, cyan, magenta, emerald green, and vermilion may be added to GB. Also, for example, a color similar to at least one of RGB is changed to RGB
May be added to For example, R, G, B1, and B2 may be used. B1 and B2 are both blue, but have slightly different frequencies. Similarly, R1, R2, G, and B may be used. By using such color elements, it is possible to perform display closer to the real thing. Alternatively, power consumption can be reduced by using such color elements. Also,
As another example, when controlling brightness using a plurality of areas for one color element,
One area may be a pixel. Therefore, as an example, when area gradation is performed or when sub-pixels (sub-pixels) are provided, there are a plurality of brightness control areas for one color element, and the gradation is expressed as a whole. However, one pixel for controlling the brightness may be one pixel. Therefore, in that case, one color element is composed of a plurality of pixels. Alternatively, even if there are a plurality of areas for controlling the brightness in one color element, they may be combined into one pixel. Therefore, in that case, one color element is composed of one pixel. When brightness is controlled using a plurality of areas for one color element, the size of the area contributing to display may be different depending on the pixel. In addition, in a plurality of brightness control areas for one color element, a signal supplied to each may be slightly different to widen the viewing angle. That is, 1
For one color element, the potentials of the pixel electrodes in each of the plurality of regions may be different from each other. As a result, the voltage applied to the liquid crystal molecules is different for each pixel electrode. Therefore, the viewing angle can be widened.

なお、一画素(三色分)と明示的に記載する場合は、RとGとBの三画素分を一画素と考
える場合であるとする。一画素(一色分)と明示的に記載する場合は、一つの色要素につ
き、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
In addition, when it is explicitly described as one pixel (for three colors), it is assumed that three pixels of R, G, and B are considered as one pixel. When it is explicitly described as one pixel (for one color), it is assumed that when there are a plurality of areas for one color element, they are collectively considered as one pixel.

なお、本書類(明細書、特許請求の範囲又は図面など)において、画素は、マトリクス状
に配置(配列)されている場合がある。ここで、画素がマトリクスに配置(配列)されて
いるとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合や
、ギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素(例えばR
GB)でフルカラー表示を行う場合に、ストライプ配置されている場合や、三つの色要素
のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含
む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW(Wは白
)や、RGBに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。
また、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低
消費電力化、又は表示素子の長寿命化を図ることができる。
Note that in this document (the specification, the claims, the drawings, or the like), the pixels may be arranged (arranged) in a matrix. Here, the pixel being arranged (arranged) in the matrix includes a case where the pixels are arranged in a straight line or a jagged line in the vertical direction or the horizontal direction. Thus, for example, three color elements (for example, R
When full-color display is performed in GB), this includes the case where stripes are arranged and the case where dots of three color elements are arranged in delta. Furthermore, the case where a Bayer is arranged is included. Note that the color elements are not limited to three colors, and may be more than that, for example, RGBW (W is white) or RGB in which one or more colors of yellow, cyan, magenta, etc. are added.
Further, the size of the display area may be different for each dot of the color element. Thereby, it is possible to reduce power consumption or extend the life of the display element.

なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有
しないパッシブマトリクス方式を用いることが出来る。
Note that an active matrix method in which an active element is included in a pixel or a passive matrix method in which an active element is not included in a pixel can be used.

アクティブマトリクス方式では、能動素子(アクティブ素子、非線形素子)として、トラ
ンジスタだけでなく、さまざまな能動素子(アクティブ素子、非線形素子)を用いること
が出来る。例えば、MIM(Metal Insulator Metal)やTFD(
Thin Film Diode)などを用いることも可能である。これらの素子は、製
造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さら
に、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度
化をはかることが出来る。
In the active matrix method, not only transistors but also various active elements (active elements and nonlinear elements) can be used as active elements (active elements and nonlinear elements). For example, MIM (Metal Insulator Metal) or TFD (
It is also possible to use (Thin Film Diode) or the like. Since these elements have few manufacturing steps, manufacturing cost can be reduced or yield can be improved. Furthermore, since the size of the element is small, the aperture ratio can be improved, and low power consumption and high luminance can be achieved.

なお、アクティブマトリクス方式以外のものとして、能動素子(アクティブ素子、非線形
素子)を用いないパッシブマトリクス型を用いることも可能である。能動素子(アクティ
ブ素子、非線形素子)を用いないため、製造工程が少なく、製造コストの低減、又は歩留
まりの向上を図ることができる。また、能動素子(アクティブ素子、非線形素子)を用い
ないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来
る。
Note that as a method other than the active matrix method, a passive matrix type that does not use active elements (active elements, nonlinear elements) can be used. Since no active element (active element or nonlinear element) is used, the number of manufacturing steps is small, and manufacturing cost can be reduced or yield can be improved. In addition, since an active element (an active element or a non-linear element) is not used, the aperture ratio can be improved, and low power consumption and high luminance can be achieved.

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子
を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレ
イン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソー
スとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、本書類(明細書、特許
請求の範囲又は図面など)においては、ソース及びドレインとして機能する領域を、ソー
スもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端
子、第2端子と表記する場合がある。あるいは、それぞれを第1の電極、第2の電極と表
記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。
Note that a transistor is an element having at least three terminals including a gate, a drain, and a source. The transistor has a channel region between the drain region and the source region, and the drain region, the channel region, and the source region. A current can be passed through. Here, since the source and the drain vary depending on the structure and operating conditions of the transistor, it is difficult to limit which is the source or the drain. Therefore, in this document (the specification, the claims, the drawings, and the like), a region functioning as a source and a drain may not be referred to as a source or a drain. In that case, as an example, there are cases where they are referred to as a first terminal and a second terminal, respectively. Alternatively, they may be referred to as a first electrode and a second electrode, respectively. Alternatively, they may be referred to as a source region and a drain region.

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有
する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第2
端子と表記する場合がある。
Note that the transistor may be an element having at least three terminals including a base, an emitter, and a collector. Similarly, in this case, the emitter and collector are connected to the first terminal and the second terminal.
Sometimes referred to as a terminal.

なお、ゲートとは、ゲート電極とゲート配線(ゲート線、ゲート信号線、走査線、走査信
号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極と
は、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部
分の導電膜のことを言う。なお、ゲート電極の一部は、LDD(Lightly Dop
ed Drain)領域又はソース領域(又はドレイン領域)と、ゲート絶縁膜を介して
オーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間
を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲー
ト電極と別の配線とを接続するための配線のことを言う。
Note that a gate refers to the whole or part of a gate electrode and a gate wiring (also referred to as a gate line, a gate signal line, a scan line, a scan signal line, or the like). A gate electrode refers to a portion of a conductive film that overlaps with a semiconductor forming a channel region with a gate insulating film interposed therebetween. Note that a part of the gate electrode is an LDD (Lightly Dop
ed Drain) region or source region (or drain region) may overlap with the gate insulating film. A gate wiring is a wiring for connecting the gate electrodes of each transistor, a wiring for connecting the gate electrodes of each pixel, or a wiring for connecting the gate electrode to another wiring. Say.

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分(領域、導
電膜、配線など)も存在する。そのような部分(領域、導電膜、配線など)は、ゲート電
極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが
、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配
線の一部とチャネル領域がオーバーラップしている場合、その部分(領域、導電膜、配線
など)はゲート配線として機能しているが、ゲート電極としても機能していることになる
。よって、そのような部分(領域、導電膜、配線など)は、ゲート電極と呼んでも良いし
、ゲート配線と呼んでも良い。
However, there are portions (regions, conductive films, wirings, etc.) that also function as gate electrodes and function as gate wirings. Such a portion (region, conductive film, wiring, or the like) may be called a gate electrode or a gate wiring. That is, there is a region where the gate electrode and the gate wiring cannot be clearly distinguished. For example, when a part of the gate wiring extended and the channel region overlap, the portion (region, conductive film, wiring, etc.) functions as the gate wiring, but also as the gate electrode It is functioning. Therefore, such a portion (region, conductive film, wiring, or the like) may be called a gate electrode or a gate wiring.

なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島(アイランド)を形成して
つながっている部分(領域、導電膜、配線など)も、ゲート電極と呼んでも良い。同様に
、ゲート配線と同じ材料で形成され、ゲート配線と同じ島(アイランド)を形成してつな
がっている部分(領域、導電膜、配線など)も、ゲート配線と呼んでも良い。このような
部分(領域、導電膜、配線など)は、厳密な意味では、チャネル領域とオーバーラップし
ていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし
、製造時の仕様等の関係でゲート電極またはゲート配線と同じ材料で形成され、ゲート電
極またはゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電
膜、配線など)がある。よって、そのような部分(領域、導電膜、配線など)もゲート電
極またはゲート配線と呼んでも良い。
Note that a portion (a region, a conductive film, a wiring, or the like) formed using the same material as the gate electrode and connected to form the same island (island) as the gate electrode may be called a gate electrode. Similarly, a portion (a region, a conductive film, a wiring, or the like) formed using the same material as the gate wiring and connected by forming the same island (island) as the gate wiring may be referred to as a gate wiring. In a strict sense, such a portion (region, conductive film, wiring, or the like) may not overlap with the channel region or may not have a function of being connected to another gate electrode. However, a part (region, conductive film, wiring, etc.) that is formed of the same material as the gate electrode or gate wiring and is connected to form the same island (island) as the gate electrode or gate wiring due to specifications at the time of manufacture. There is. Therefore, such a portion (region, conductive film, wiring, or the like) may also be referred to as a gate electrode or a gate wiring.

なお、例えば、マルチゲートのトランジスタにおいて、1つのゲート電極と、別のゲート
電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのよう
な部分(領域、導電膜、配線など)は、ゲート電極とゲート電極とを接続させるための部
分(領域、導電膜、配線など)であるため、ゲート配線と呼んでも良いが、マルチゲート
のトランジスタを1つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも
良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲ
ート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線な
ど)は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート
配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる
材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
Note that, for example, in a multi-gate transistor, one gate electrode and another gate electrode are often connected to each other by a conductive film formed using the same material as the gate electrode. Such a portion (region, conductive film, wiring, or the like) is a portion (region, conductive film, wiring, or the like) for connecting the gate electrode to the gate electrode, and may be called a gate wiring. These transistors can be regarded as a single transistor, and may be referred to as a gate electrode. That is, a portion (region, conductive film, wiring, or the like) that is formed using the same material as the gate electrode or gate wiring and is connected to form the same island (island) as the gate electrode or gate wiring is connected to the gate electrode or gate wiring. You can call it. Further, for example, a conductive film in a portion where the gate electrode and the gate wiring are connected and formed of a material different from the gate electrode or the gate wiring may be referred to as a gate electrode. You may call it.

なお、ゲート端子とは、ゲート電極の部分(領域、導電膜、配線など)または、ゲート電
極と電気的に接続されている部分(領域、導電膜、配線など)について、その一部分のこ
とを言う。
Note that a gate terminal means a part of a part of a gate electrode (a region, a conductive film, a wiring, or the like) or a part electrically connected to the gate electrode (a region, a conductive film, a wiring, or the like). .

なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線
にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート
線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された
配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと
同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線
、基準電位供給配線などがある。
Note that in the case of calling a gate wiring, a gate line, a gate signal line, a scanning line, a scanning signal line, or the like, the gate of the transistor may not be connected to the wiring. In this case, the gate wiring, the gate line, the gate signal line, the scanning line, and the scanning signal line are simultaneously formed with the wiring formed in the same layer as the gate of the transistor, the wiring formed of the same material as the gate of the transistor, or the gate of the transistor. It may mean a deposited wiring. Examples include a storage capacitor wiring, a power supply line, a reference potential supply wiring, and the like.

なお、ソースとは、ソース領域とソース電極とソース配線(ソース線、ソース信号線、デ
ータ線、データ信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言
う。ソース領域とは、P型不純物(ボロンやガリウムなど)やN型不純物(リンやヒ素な
ど)が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物
が含まれる領域、いわゆる、LDD(Lightly Doped Drain)領域は
、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソ
ース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソー
ス電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トラン
ジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続す
るための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
Note that a source refers to the whole or part of a source region, a source electrode, and a source wiring (also referred to as a source line, a source signal line, a data line, a data signal line, or the like). The source region refers to a semiconductor region containing a large amount of P-type impurities (such as boron and gallium) and N-type impurities (such as phosphorus and arsenic). Therefore, a region containing a little P-type impurity or N-type impurity, that is, a so-called LDD (Lightly Doped Drain) region is not included in the source region. A source electrode refers to a portion of a conductive layer which is formed using a material different from that of a source region and is electrically connected to the source region. However, the source electrode may be referred to as a source electrode including the source region. The source wiring is a wiring for connecting the source electrodes of the transistors, a wiring for connecting the source electrodes of each pixel, or a wiring for connecting the source electrode to another wiring. Say.

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分(領
域、導電膜、配線など)も存在する。そのような部分(領域、導電膜、配線など)は、ソ
ース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配
線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソ
ース配線の一部とソース領域とがオーバーラップしている場合、その部分(領域、導電膜
、配線など)はソース配線として機能しているが、ソース電極としても機能していること
になる。よって、そのような部分(領域、導電膜、配線など)は、ソース電極と呼んでも
良いし、ソース配線と呼んでも良い。
However, there are portions (regions, conductive films, wirings, and the like) that also function as source electrodes and function as source wirings. Such a portion (region, conductive film, wiring, or the like) may be called a source electrode or a source wiring. That is, there is a region where the source electrode and the source wiring cannot be clearly distinguished. For example, in the case where a part of the source wiring that is arranged to extend and the source region overlap, the portion (region, conductive film, wiring, etc.) functions as the source wiring, but as the source electrode Will also work. Thus, such a portion (region, conductive film, wiring, or the like) may be called a source electrode or a source wiring.

なお、ソース電極と同じ材料で形成され、ソース電極と同じ島(アイランド)を形成して
つながっている部分(領域、導電膜、配線など)や、ソース電極とソース電極とを接続す
る部分(領域、導電膜、配線など)も、ソース電極と呼んでも良い。さらに、ソース領域
とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同
じ材料で形成され、ソース配線と同じ島(アイランド)を形成してつながっている領域も
、ソース配線と呼んでも良い。このような部分(領域、導電膜、配線など)は、厳密な意
味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の
仕様等の関係でソース電極またはソース配線と同じ材料で形成され、ソース電極またはソ
ース配線とつながっている部分(領域、導電膜、配線など)がある。よって、そのような
部分(領域、導電膜、配線など)もソース電極またはソース配線と呼んでも良い。
Note that a portion (region, conductive film, wiring, or the like) that is formed using the same material as the source electrode and forms the same island (island) as the source electrode, or a portion (region) that connects the source electrode and the source electrode , Conductive film, wiring, etc.) may also be referred to as source electrodes. Further, a portion overlapping with the source region may be called a source electrode. Similarly, a region formed of the same material as the source wiring and connected by forming the same island as the source wiring may be called a source wiring. Such a portion (region, conductive film, wiring, or the like) may not have a function of connecting to another source electrode in a strict sense. However, there are portions (regions, conductive films, wirings, and the like) that are formed of the same material as the source electrode or the source wiring and connected to the source electrode or the source wiring because of specifications in manufacturing. Therefore, such a portion (region, conductive film, wiring, or the like) may also be referred to as a source electrode or a source wiring.

なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソー
ス電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良
いし、ソース配線と呼んでも良い。
Note that, for example, a conductive film in a portion where the source electrode and the source wiring are connected and formed using a material different from that of the source electrode or the source wiring may be referred to as a source electrode. You may call it.

なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続
されている部分(領域、導電膜、配線など)について、その一部分のことを言う。
Note that a source terminal refers to a part of a source region, a source electrode, or a portion (region, conductive film, wiring, or the like) electrically connected to the source electrode.

なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、
配線にトランジスタのソース(ドレイン)が接続されていない場合もある。この場合、ソ
ース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース
(ドレイン)と同じ層で形成された配線、トランジスタのソース(ドレイン)と同じ材料
で形成された配線またはトランジスタのソース(ドレイン)と同時に成膜された配線を意
味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などが
ある。
In addition, when calling a source wiring, a source line, a source signal line, a data line, a data signal line, etc.
In some cases, the source (drain) of the transistor is not connected to the wiring. In this case, the source wiring, the source line, the source signal line, the data line, and the data signal line are the wiring formed in the same layer as the source (drain) of the transistor and the wiring formed of the same material as the source (drain) of the transistor. Alternatively, it may mean a wiring formed simultaneously with the source (drain) of the transistor. Examples include a storage capacitor wiring, a power supply line, a reference potential supply wiring, and the like.

なお、ドレインについては、ソースと同様である。 The drain is the same as the source.

なお、半導体装置とは半導体素子(トランジスタ、ダイオード、サイリスタなど)を含む
回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全
般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と
言う。
Note that a semiconductor device refers to a device having a circuit including a semiconductor element (a transistor, a diode, a thyristor, or the like). Furthermore, a device that can function by utilizing semiconductor characteristics may be called a semiconductor device. Alternatively, a device including a semiconductor material is referred to as a semiconductor device.

なお、表示素子とは、光学変調素子、液晶素子、発光素子、EL素子(有機EL素子、無
機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、電気泳動素子、放電
素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス(DMD)、などのこ
とを言う。ただし、これに限定されない。
Note that a display element means an optical modulation element, a liquid crystal element, a light emitting element, an EL element (an organic EL element, an inorganic EL element or an EL element containing an organic substance and an inorganic substance), an electron-emitting element, an electrophoretic element, a discharge element, and a light reflection An element, a light diffraction element, a digital micromirror device (DMD), etc. are said. However, it is not limited to this.

なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子
を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺
駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画
素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプな
どによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス(COG)で
接続されたICチップ、または、TABなどで接続されたICチップを含んでいても良い
。なお、表示装置は、ICチップ、抵抗素子、容量素子、インダクタ、トランジスタなど
が取り付けられたフレキシブルプリントサーキット(FPC)を含んでもよい。なお、表
示装置は、フレキシブルプリントサーキット(FPC)などを介して接続され、ICチッ
プ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線
基盤(PWB)を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光
学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光
センサなどを含んでいても良い。ここで、バックライトユニットのような照明装置は、導
光板、プリズムシート、拡散シート、反射シート、光源(LED、冷陰極管など)、冷却
装置(水冷式、空冷式)などを含んでいても良い。
Note that a display device refers to a device having a display element. Note that the display device may include a plurality of pixels including a display element. Note that the display device may include a peripheral driver circuit that drives a plurality of pixels. Note that the peripheral driver circuit that drives the plurality of pixels may be formed over the same substrate as the plurality of pixels. Note that the display device includes a peripheral drive circuit arranged on the substrate by wire bonding or bumps, an IC chip connected by so-called chip-on-glass (COG), or an IC chip connected by TAB or the like. May be. Note that the display device may include a flexible printed circuit (FPC) to which an IC chip, a resistor element, a capacitor element, an inductor, a transistor, and the like are attached. Note that the display device may include a printed wiring board (PWB) connected via a flexible printed circuit (FPC) or the like to which an IC chip, a resistor element, a capacitor element, an inductor, a transistor, or the like is attached. Note that the display device may include an optical sheet such as a polarizing plate or a retardation plate. Note that the display device may include a lighting device, a housing, a voice input / output device, an optical sensor, and the like. Here, the illumination device such as the backlight unit may include a light guide plate, a prism sheet, a diffusion sheet, a reflection sheet, a light source (LED, cold cathode tube, etc.), a cooling device (water cooling type, air cooling type) and the like. good.

なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射
シート、光源(LED、冷陰極管、熱陰極管など)、冷却装置などを有している装置のこ
とをいう。
Note that the lighting device refers to a device including a backlight unit, a light guide plate, a prism sheet, a diffusion sheet, a reflective sheet, a light source (such as an LED, a cold cathode tube, a hot cathode tube), a cooling device, and the like.

なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光
素子を有している場合は、発光装置は、表示装置の具体例の一つである。
Note that a light-emitting device refers to a device having a light-emitting element or the like. In the case where the display element includes a light-emitting element, the light-emitting device is one example of the display device.

なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のこと
をいう。
In addition, a reflection apparatus means the apparatus which has a light reflection element, a light diffraction element, a light reflection electrode, etc.

なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直
視型、投写型、透過型、反射型、半透過型などがある。
Note that a liquid crystal display device refers to a display device having a liquid crystal element. Liquid crystal display devices include direct view type, projection type, transmission type, reflection type, and transflective type.

なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例え
ば、ソース信号線から画素内への信号の入力を制御するトランジスタ(選択用トランジス
タ、スイッチング用トランジスタなどと呼ぶことがある)、画素電極に電圧または電流を
供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動
装置の一例である。さらに、ゲート信号線に信号を供給する回路(ゲートドライバ、ゲー
ト線駆動回路などと呼ぶことがある)、ソース信号線に信号を供給する回路(ソースドラ
イバ、ソース線駆動回路などと呼ぶことがある)などは、駆動装置の一例である。
Note that a driving device refers to a device having a semiconductor element, an electric circuit, and an electronic circuit. For example, a transistor that controls input of a signal from a source signal line into a pixel (sometimes referred to as a selection transistor or a switching transistor), a transistor that supplies voltage or current to a pixel electrode, or a voltage or current to a light-emitting element A transistor that supplies the voltage is an example of a driving device. Further, a circuit for supplying a signal to the gate signal line (sometimes referred to as a gate driver or a gate line driver circuit) and a circuit for supplying a signal to the source signal line (sometimes referred to as a source driver or source line driver circuit). ) Is an example of a driving device.

なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置など
は、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光
装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有し
ている場合がある。
Note that a display device, a semiconductor device, a lighting device, a cooling device, a light-emitting device, a reflecting device, a driving device, and the like may overlap with each other. For example, the display device may include a semiconductor device and a light-emitting device. Alternatively, the semiconductor device may include a display device and a driving device.

なお、Aの上にBが形成されている、あるいは、A上にBが形成されている、と明示的に
記載する場合は、Aの上にBが直接接して形成されていることに限定されない。直接接し
てはいない場合、つまり、AとBと間に別の対象物が介在する場合も含むものとする。こ
こで、A、Bは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、
など)であるとする。
In addition, when it is explicitly described that B is formed on A or B is formed on A, it is limited that B is formed in direct contact with A. Not. The case where it is not in direct contact, that is, the case where another object is interposed between A and B is also included. Here, A and B are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers,
Etc.).

従って例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、と明示的に記
載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直
接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが
形成されている場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、単
層でもよいし、複層でもよい。
Therefore, for example, when it is explicitly described that the layer B is formed on the layer A (or on the layer A), the layer B is formed in direct contact with the layer A. And the case where another layer (for example, layer C or layer D) is formed in direct contact with the layer A, and the layer B is formed in direct contact therewith. Note that another layer (for example, the layer C or the layer D) may be a single layer or a multilayer.

さらに、Aの上方にBが形成されている、と明示的に記載されている場合についても同様
であり、Aの上にBが直接接していることに限定されず、AとBとの間に別の対象物が介
在する場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、と
いう場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して
別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成され
ている場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でもよ
いし、複層でもよい。
Further, the same applies to the case where B is explicitly described as being formed above A, and is not limited to the direct contact of B on A. This includes the case where another object is interposed in. Therefore, for example, when the layer B is formed above the layer A, the case where the layer B is formed in direct contact with the layer A and the case where another layer is formed in direct contact with the layer A. (For example, the layer C or the layer D) is formed, and the layer B is formed in direct contact therewith. Note that another layer (for example, the layer C or the layer D) may be a single layer or a multilayer.

なお、Aの上にBが直接接して形成されている、と明示的に記載する場合は、Aの上に直
接接してBが形成されている場合を含み、AとBと間に別の対象物が介在する場合は含ま
ないものとする。
In addition, when it is explicitly described that B is formed in direct contact with A, it includes a case in which B is formed in direct contact with A. It shall not be included when an object is present.

なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。 The same applies to the case where B is below A or B is below A.

なお、明示的に単数として記載されているものについては、単数であることが望ましい。
ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として
記載されているものについては、複数であることが望ましい。ただし、これに限定されず
、単数であることも可能である。
In addition, about what is explicitly described as singular, it is preferable that it is singular.
However, the present invention is not limited to this, and a plurality of them is also possible. Similarly, a plurality that is explicitly described as a plurality is preferably a plurality. However, the present invention is not limited to this, and the number can be singular.

1画素に副画素を3つ以上設け、各副画素の液晶層に加わる電圧を異ならせ配向状態を異
ならせることにより視野角特性を向上することができる。また、隣接する画素同士で保持
容量配線を共通して設けることにより副画素を複数設けた場合であっても開口率の低下を
抑制することが可能となる。また、コントラストに優れた表示装置を得ることができる。
また、表示品位に優れた表示装置を提供することをできる。また、ノイズの影響を受けに
くく、綺麗な表示を行うことが可能な表示装置を提供することができる。または、表示の
劣化が生じにくい表示装置を提供すること ができる。または、製品寿命に優れた表示装
置を提供することができる。
Viewing angle characteristics can be improved by providing three or more subpixels in one pixel and changing the voltage applied to the liquid crystal layer of each subpixel to change the alignment state. Further, by providing the storage capacitor wiring in common between adjacent pixels, it is possible to suppress a decrease in the aperture ratio even when a plurality of subpixels are provided. In addition, a display device with excellent contrast can be obtained.
In addition, a display device with excellent display quality can be provided. In addition, it is possible to provide a display device that is not easily affected by noise and can perform a beautiful display. Alternatively, a display device in which display deterioration is unlikely to occur can be provided. Alternatively, a display device with excellent product life can be provided.

本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の画素の一構成例を示す図。FIG. 9 illustrates a structural example of a pixel of a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の駆動方法の一例を示す図。FIG. 9 illustrates an example of a method for driving a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の周辺構成部材の一例を示す図。The figure which shows an example of the periphery structural member of the display apparatus which concerns on this invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の副画素のレイアウトの一例を示す図。FIG. 9 shows an example of a layout of subpixels in a display device according to the present invention. 本発明に係る表示装置の副画素のレイアウトの一例を示す図。FIG. 9 shows an example of a layout of subpixels in a display device according to the present invention. 本発明に係る表示装置の副画素のレイアウトの一例を示す図。FIG. 9 shows an example of a layout of subpixels in a display device according to the present invention. 本発明に係る表示装置の周辺構成部材の一例を示す図。The figure which shows an example of the periphery structural member of the display apparatus which concerns on this invention. 本発明に係る表示装置の周辺構成部材の一例を示す図。The figure which shows an example of the periphery structural member of the display apparatus which concerns on this invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の一構成例を示す図。FIG. 6 illustrates a structural example of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置の駆動方法を示す図。FIG. 9 shows a driving method of a display device according to the present invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention. 本発明に係る表示装置を用いた電子機器を示す図。FIG. 16 shows an electronic device using a display device according to the invention.

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態
様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施
の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するため
の全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り
返しの説明は省略する。
Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施の形態1)
本実施の形態では、本発明の表示装置の一構成例に関して図面を参照して説明する。
(Embodiment 1)
In this embodiment mode, a structural example of a display device of the present invention will be described with reference to the drawings.

本実施の形態で示す表示装置は、複数の画素を有しており、各画素には副画素が複数設け
られた構成となっている。図1を用いて一つの画素の構成を説明する。
The display device described in this embodiment includes a plurality of pixels, and each pixel includes a plurality of subpixels. The configuration of one pixel will be described with reference to FIG.

図1に示す画素は、3つの副画素が設けられた構成を示している。第1の副画素110は
、第1の液晶層111、第1の容量素子112、第1のトランジスタ113を有している
。同様に、第2の副画素120は、第2の液晶層121、第2の容量素子122、第2の
トランジスタ123を有し、第3の副画素130は、第3の液晶層131、第3の容量素
子132、第3のトランジスタ133を有している。なお、ここでは、トランジスタを設
けた構成を示しているが、ダイオード等の他のスイッチ素子を設けてもよい。
The pixel shown in FIG. 1 shows a configuration in which three subpixels are provided. The first subpixel 110 includes a first liquid crystal layer 111, a first capacitor 112, and a first transistor 113. Similarly, the second subpixel 120 includes a second liquid crystal layer 121, a second capacitor 122, and a second transistor 123, and the third subpixel 130 includes a third liquid crystal layer 131, a second liquid crystal layer 131, and a second transistor 123. 3 capacitor 132 and third transistor 133 are provided. Note that here, a configuration in which a transistor is provided is shown, but another switching element such as a diode may be provided.

第1の液晶層111、第2の液晶層121、第3の液晶層131は、それぞれ画素電極と
、共通電極と、それらによって制御される液晶とを有している。共通電極は各副画素で共
通して設けた構成とすることができる。ただし、これに限定されない。以下、第1の液晶
層111が有する画素電極を第1の画素電極、第2の液晶層121が有する画素電極を第
2の画素電極、第3の液晶層131が有する画素電極を第3の画素電極と記す。
The first liquid crystal layer 111, the second liquid crystal layer 121, and the third liquid crystal layer 131 each have a pixel electrode, a common electrode, and a liquid crystal controlled by them. The common electrode can be provided in common for each sub-pixel. However, it is not limited to this. Hereinafter, the pixel electrode included in the first liquid crystal layer 111 is the first pixel electrode, the pixel electrode included in the second liquid crystal layer 121 is the second pixel electrode, and the pixel electrode included in the third liquid crystal layer 131 is the third pixel electrode. This is referred to as a pixel electrode.

第1の容量素子112、第2の容量素子122、第3の容量素子132は、各々が有する
第1の電極と第2の電極間に絶縁膜が設けられた構成とすることができる。第1の電極、
第2の電極としては、導電膜、半導体膜、不純物元素が導入された半導体膜、又は酸化物
半導体膜等を用いることができる。
The first capacitor 112, the second capacitor 122, and the third capacitor 132 can each have a structure in which an insulating film is provided between the first electrode and the second electrode included in each of the first capacitor 112, the second capacitor 122, and the third capacitor 132. A first electrode,
As the second electrode, a conductive film, a semiconductor film, a semiconductor film into which an impurity element is introduced, an oxide semiconductor film, or the like can be used.

第1のトランジスタ113は、ゲート電極が、走査線として機能しうる配線(以下、「走
査線101」と記す)に接続され、ソース又はドレインの一方が、信号線として機能しう
る配線(以下、「信号線102」と記す)に接続され、ソース又はドレインの他方が、第
1の液晶層111の第1の画素電極及び第1の容量素子112の第2の電極に接続されて
いる。
In the first transistor 113, a gate electrode is connected to a wiring that can function as a scanning line (hereinafter referred to as “scanning line 101”), and one of a source and a drain that can function as a signal line (hereinafter, referred to as a signal line) The other of the source and the drain is connected to the first pixel electrode of the first liquid crystal layer 111 and the second electrode of the first capacitor 112.

また、第2のトランジスタ123は、ゲート電極が、走査線101に接続され、ソース又
はドレインの一方が、信号線102に接続され、ソース又はドレインの他方が、第2の液
晶層121の第2の画素電極及び第2の容量素子122の第2の電極に接続されている。
The second transistor 123 has a gate electrode connected to the scan line 101, one of a source and a drain connected to the signal line 102, and the other of the source and the drain connected to the second liquid crystal layer 121. And the second electrode of the second capacitor 122.

また、第3のトランジスタ133は、ゲート電極が、走査線101に接続され、ソース又
はドレインの一方が、信号線102に接続され、ソース又はドレインの他方が、第3の液
晶層131の第3の画素電極及び第3の容量素子132の第2の電極に接続されている。
The third transistor 133 has a gate electrode connected to the scan line 101, one of a source and a drain connected to the signal line 102, and the other of the source and the drain connected to the third liquid crystal layer 131. And the second electrode of the third capacitor 132.

第1の容量素子112は、第1の電極が、容量配線として機能しうる配線(以下、「第1
の容量配線114」と記す)に接続され、第2の電極が第1の液晶層111の第1の画素
電極に接続されている。
The first capacitor 112 includes a wiring (hereinafter referred to as “first capacitor”) in which the first electrode can function as a capacitor wiring.
The second electrode is connected to the first pixel electrode of the first liquid crystal layer 111.

また、第2の容量素子122は、第1の電極が容量配線として機能しうる配線(以下、「
第2の容量配線124」と記す)に接続され、第2の電極が第2の液晶層121の第2の
画素電極に接続されている。
In addition, the second capacitor element 122 includes a wiring (hereinafter, “
The second electrode is connected to the second pixel electrode of the second liquid crystal layer 121.

また、第3の容量素子132は、第1の電極が容量配線として機能しうる配線(以下、「
第3の容量配線134」と記す)に接続され、第2の電極が第3の液晶層131の第3の
画素電極に接続されている。
Further, the third capacitor 132 has a wiring (hereinafter, “
The second electrode is connected to the third pixel electrode of the third liquid crystal layer 131.

また、第1の容量配線114、第2の容量配線124、第3の容量配線134は、各画素
に対応するように一つずつ設けた構成としてもよいが、隣接する画素が有する配線と共有
して設けた構成としてもよい。
In addition, the first capacitor wiring 114, the second capacitor wiring 124, and the third capacitor wiring 134 may be provided one by one so as to correspond to each pixel, but are shared with wirings of adjacent pixels. It is good also as a structure provided.

例えば、図2に示すように、複数の画素100a〜100fにおいて、画素100bは、
画素100aと第1の容量配線114を共有し、画素100cと第2の容量配線124及
び第3の容量配線134を共有している。このように、画素間で配線を共有して設けるこ
とにより配線数を低減し、開口率を向上させることが可能となる。
For example, as illustrated in FIG. 2, in the plurality of pixels 100 a to 100 f, the pixel 100 b
The pixel 100a and the first capacitor wiring 114 are shared, and the pixel 100c, the second capacitor wiring 124, and the third capacitor wiring 134 are shared. In this manner, by providing wirings among the pixels, it is possible to reduce the number of wirings and improve the aperture ratio.

又は、図13で示すように、複数の画素100a〜100fにおいて、画素100bは、
画素100aと第1の容量配線114を共有し、画素100cと第2の容量配線124を
共有し、第3の容量配線134は、画素毎に配置するようにすることも可能である。
Alternatively, as illustrated in FIG. 13, in the plurality of pixels 100 a to 100 f, the pixel 100 b is
It is also possible to share the pixel 100a with the first capacitor wiring 114, share the pixel 100c with the second capacitor wiring 124, and arrange the third capacitor wiring 134 for each pixel.

また、第1の容量配線114は、複数の画素において、一本で設けた構成としてもよいし
、複数本設けた構成としてもよい。第2の容量配線124、第3の容量配線134も同様
に、複数の画素において、一本で設けた構成としてもよいし、複数本設けた構成としても
よい。
In addition, the first capacitor wiring 114 may have a single structure or a plurality of the plurality of pixels. Similarly, the second capacitor wiring 124 and the third capacitor wiring 134 may be provided with one or a plurality of pixels in a plurality of pixels.

次に、図1で示した画素を有する表示装置の駆動方法に関して図3を参照して説明する。
図3は、走査線101の電位Vg、信号線102の電位Vs、第1の容量配線114の電
位Vcs1、第2の容量配線124の電位Vcs2、第3の容量配線の電位Vcs3、第
1の液晶層111の第1の画素電極の電位Vlc1、第2の液晶層121の第2の画素電
極の電位Vlc2、第3の液晶層131の第3の画素電極の電位Vlc3、共通電極の電
位Vcomを示している。
Next, a driving method of the display device having the pixel shown in FIG. 1 will be described with reference to FIG.
FIG. 3 illustrates the potential Vg of the scanning line 101, the potential Vs of the signal line 102, the potential Vcs1 of the first capacitor wiring 114, the potential Vcs2 of the second capacitor wiring 124, the potential Vcs3 of the third capacitor wiring, The potential Vlc1 of the first pixel electrode of the liquid crystal layer 111, the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121, the potential Vlc3 of the third pixel electrode of the third liquid crystal layer 131, and the potential Vcom of the common electrode Is shown.

なお、以下の説明において、第1のトランジスタ113のソース又はドレインの他方、第
1の画素電極及び第1の容量素子112の第2の電極の接続箇所を第1のノードα、第2
のトランジスタ123のソース又はドレインの他方、第2の画素電極及び第2の容量素子
122の第2の電極の接続箇所を第2のノードβ、第3のトランジスタ133のソース又
はドレインの他方、第3の画素電極及び第3の容量素子122の第2の電極の接続箇所を
第3のノードγとする。また、第1の容量配線114の電位Vcs1及び第2の容量配線
124の電位Vcs2を変化させ、第3の容量配線134の電位Vcs3を概略一定とす
る場合に関して説明する。
Note that in the following description, the connection point of the other of the source and drain of the first transistor 113, the first pixel electrode, and the second electrode of the first capacitor 112 is defined as the first node α, the second
The second node β, the other of the source and the drain of the third transistor 133, the second of the source and the drain of the transistor 123, the second pixel electrode and the second electrode of the second capacitor 122 The connection point between the third pixel electrode and the second electrode of the third capacitor 122 is a third node γ. A case where the potential Vcs1 of the first capacitor wiring 114 and the potential Vcs2 of the second capacitor wiring 124 are changed to make the potential Vcs3 of the third capacitor wiring 134 substantially constant will be described.

図3において、T1になった場合、走査線101の電位Vgがロウ(Low)からハイ(
high)に変化するため、第1のトランジスタ113、第2のトランジスタ123及び
第3のトランジスタ133がオン(On)となり、第1の画素電極、第2の画素電極及び
第3の画素電極に信号線102の電位Vsが印加される。また、第1の容量素子112の
第2の電極、第2の容量素子122の第2の電極及び第3の容量素子132の第2の電極
にもVsが印加され、容量素子の充電が行われる。
In FIG. 3, when T1 is reached, the potential Vg of the scanning line 101 is changed from low to high (
high), the first transistor 113, the second transistor 123, and the third transistor 133 are turned on, and signals are sent to the first pixel electrode, the second pixel electrode, and the third pixel electrode. A potential Vs of the line 102 is applied. Further, Vs is also applied to the second electrode of the first capacitor 112, the second electrode of the second capacitor 122, and the second electrode of the third capacitor 132, so that the capacitor is charged. Is called.

図3において、T2になった場合、走査線101の電位Vgがハイからロウに変化するた
め、第1のトランジスタ113、第2のトランジスタ123及び第3のトランジスタ13
3がオフ(Off)となり、第1の画素電極〜第3の画素電極、第1の容量素子112、
第2の容量素子122及び第3の容量素子132が信号線102と電気的に絶縁される。
その結果、第1のノードα、第2のノードβ及び第3のノードγが浮遊状態となる。
In FIG. 3, since the potential Vg of the scanning line 101 changes from high to low when T2, the first transistor 113, the second transistor 123, and the third transistor 13 are changed.
3 is turned off, the first pixel electrode to the third pixel electrode, the first capacitor element 112,
The second capacitor element 122 and the third capacitor element 132 are electrically insulated from the signal line 102.
As a result, the first node α, the second node β, and the third node γ are in a floating state.

図3において、T3になった場合、第1の容量配線114の電位Vcs1がハイからロウ
に変化するため、浮遊状態にある第1のノードαの電位も変化する。ノードαの電位の変
化量は、第1の液晶層111の容量の大きさと、第1の容量素子112の容量の大きさと
の関係から、決定される。つまり、第1の容量配線114の電位Vcs1の電圧の振幅値
が、容量分割されることによって、ノードαの電位の変化量が決定される。
In FIG. 3, when T3 is reached, since the potential Vcs1 of the first capacitor wiring 114 changes from high to low, the potential of the first node α in the floating state also changes. The amount of change in the potential of the node α is determined from the relationship between the capacitance of the first liquid crystal layer 111 and the capacitance of the first capacitor 112. That is, the amount of change in the potential of the node α is determined by capacitively dividing the amplitude value of the potential Vcs1 of the first capacitor wiring 114.

仮に、第1の液晶層111の容量値と、第1の容量素子112の容量値とが、同じ大きさ
である場合は、ノードαの電位の変化量は、第1の容量配線114の電位Vcs1の変化
量の半分と、概ね等しくなる。又は、第1の液晶層111の容量値よりも、第1の容量素
子112の容量値の方が小さい場合は、ノードαの電位の変化量は、第1の容量配線11
4の電位Vcs1の変化量の半分よりも、小さくなる。又は、第1の液晶層111の容量
値よりも、第1の容量素子112の容量値の方が十分に大きい場合は、ノードαの電位の
変化量は、第1の容量配線114の電位Vcs1の変化量と、概ね等しくなる。
If the capacitance value of the first liquid crystal layer 111 and the capacitance value of the first capacitor 112 are the same, the amount of change in the potential of the node α is the potential of the first capacitor wiring 114. This is approximately equal to half the amount of change in Vcs1. Alternatively, when the capacitance value of the first capacitor 112 is smaller than the capacitance value of the first liquid crystal layer 111, the amount of change in the potential of the node α is the first capacitance wiring 11.
4 is smaller than half the amount of change in the potential Vcs1. Alternatively, when the capacitance value of the first capacitor 112 is sufficiently larger than the capacitance value of the first liquid crystal layer 111, the amount of change in the potential of the node α is equal to the potential Vcs1 of the first capacitor wiring 114. Is almost equal to the amount of change.

従って、その場合は、例えば、Vcs1がVcom+VxからVcom−Vxまで変化し
た場合には、第1の液晶層111の第1の画素電極の電位Vlc1が2Vx低下する。又
は、例えば、第1の液晶層111の容量値が、第1の容量素子112の容量値と概ね等し
い場合では、第1の液晶層111の第1の画素電極の電位Vlc1がVx低下する。同様
に、第2の容量配線124の電位Vcs2がロウからハイに変化するため、浮遊状態にあ
る第2のノードβの電位もそれに応じて変化する。例えば、第2の液晶層121の容量値
よりも、第2の容量素子122の容量値の方が十分に大きい場合において、Vcs2がV
com−VxからVcom+Vxまで変化した場合には、第2の液晶層121の第2の画
素電極の電位Vlc2が2Vx増加する。なお、ここでは、第3の容量配線134の電位
Vcs3は概略一定であるため、第3のノードγの電位は変化せず、第3の液晶層131
の第3の電極の電位Vlc3は概略一定値(信号線102から加えられた電位)を保持す
る。
Therefore, in this case, for example, when Vcs1 changes from Vcom + Vx to Vcom−Vx, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 decreases by 2Vx. Alternatively, for example, when the capacitance value of the first liquid crystal layer 111 is approximately equal to the capacitance value of the first capacitor element 112, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 decreases by Vx. Similarly, since the potential Vcs2 of the second capacitor wiring 124 changes from low to high, the potential of the second node β in the floating state also changes accordingly. For example, when the capacitance value of the second capacitor element 122 is sufficiently larger than the capacitance value of the second liquid crystal layer 121, Vcs2 is V
When the voltage changes from com−Vx to Vcom + Vx, the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121 increases by 2Vx. Note that here, since the potential Vcs3 of the third capacitor wiring 134 is substantially constant, the potential of the third node γ does not change, and the third liquid crystal layer 131 is not changed.
The third electrode potential Vlc3 is maintained at a substantially constant value (potential applied from the signal line 102).

なお、第3の容量配線134の電位Vcs3が概略一定であるとは、第3の容量配線13
4に電位が加えられている期間において、第3の容量配線134の電位が常に一定である
場合はもちろん、一部の期間において第3の容量配線134の電位が一定でない場合も含
むものとする。また、一部の期間とは、第3の容量配線134に電位が加えられている期
間の好ましくは10%以下、より好ましくは1%以下とする。また、ノイズ等により、第
3の容量配線134の電位がゆらいで変化した場合も概略一定に含まれるものとする。
Note that the potential Vcs3 of the third capacitor wiring 134 is substantially constant.
4 includes the case where the potential of the third capacitor wiring 134 is always constant during the period in which the potential is applied to 4, and the case where the potential of the third capacitor wiring 134 is not constant during some periods. The partial period is preferably 10% or less, more preferably 1% or less of a period in which a potential is applied to the third capacitor wiring 134. In addition, the case where the potential of the third capacitor wiring 134 fluctuates and changes due to noise or the like is assumed to be substantially constant.

図3において、T4になった場合、第1の容量配線114の電位Vcs1がロウからハイ
に変化するため、浮遊状態にある第1のノードαの電位もそれに応じて変化する。例えば
、第1の液晶層111の容量値よりも、第1の容量素子112の容量値の方が十分に大き
い場合において、Vcs1がVcom−VxからVcom+Vxまで変化した場合には、
第1の液晶層111の第1の画素電極の電位Vlc1が2Vx増加する。又は、例えば、
第1の液晶層111の容量値が、第1の容量素子112の容量値と概ね等しい場合では、
第1の液晶層111の第1の画素電極の電位Vlc1がVx増加する。
In FIG. 3, when T4 is reached, the potential Vcs1 of the first capacitor wiring 114 changes from low to high, so that the potential of the first node α in the floating state also changes accordingly. For example, when the capacitance value of the first capacitor 112 is sufficiently larger than the capacitance value of the first liquid crystal layer 111 and Vcs1 changes from Vcom−Vx to Vcom + Vx,
The potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 increases by 2Vx. Or, for example,
In the case where the capacitance value of the first liquid crystal layer 111 is approximately equal to the capacitance value of the first capacitor element 112,
The potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 increases by Vx.

同様に、第2の容量配線124の電位Vcs2がハイからロウに変化するため、浮遊状態
にある第2のノードβの電位もそれに応じて変化する。例えば、第2の液晶層121の容
量値よりも、第2の容量素子122の容量値の方が十分に大きい場合において、Vcs2
がVcom+VxからVcom−Vxまで変化した場合には、第2の液晶層121の第2
の画素電極の電位Vlc2が2Vx低下する。又は、例えば、第2の液晶層121の容量
値が、第2の容量素子122の容量値と概ね等しい場合では、第2の液晶層121の第2
の画素電極の電位Vlc2がVx低下する。なお、ここでは、第3の容量配線134の電
位Vcs3は一定であるため、第3のノードγの電位は変化せず、第3の液晶層131の
第3の電極の電位Vlc3は概略一定値(信号線102から加えられた電位)を保持する
Similarly, since the potential Vcs2 of the second capacitor wiring 124 changes from high to low, the potential of the second node β in the floating state also changes accordingly. For example, when the capacitance value of the second capacitor element 122 is sufficiently larger than the capacitance value of the second liquid crystal layer 121, Vcs2
Is changed from Vcom + Vx to Vcom−Vx, the second of the second liquid crystal layer 121 is changed.
The potential Vlc2 of the pixel electrode decreases by 2Vx. Alternatively, for example, when the capacitance value of the second liquid crystal layer 121 is approximately equal to the capacitance value of the second capacitor element 122,
The potential Vlc2 of the pixel electrode decreases by Vx. Here, since the potential Vcs3 of the third capacitor wiring 134 is constant, the potential of the third node γ does not change, and the potential Vlc3 of the third electrode of the third liquid crystal layer 131 is approximately constant. (Potential applied from the signal line 102) is held.

その後も、一定の期間毎に第1の容量配線114の電位Vcs1及び第2の容量配線12
4の電位Vcs2が交互に変化することによって、第1の液晶層111の第1の画素電極
の電位Vlc1と、第2の液晶層121の第2の画素電極の電位Vlc2が増減する。ま
た、第3の容量配線134の電位Vcs3を一定にした場合には、第3の液晶層131の
第3の画素電極の電位Vlc3は概略一定値(信号線102から加えられた電位)を保持
する。その結果、第1の液晶層111に加わる電圧V1、第2の液晶層121に加わる電
圧V2、第3の液晶層131に加わる電圧V3は、それぞれ異なった値(ここでは、V1
<V3<V2)となる。
Thereafter, the potential Vcs <b> 1 of the first capacitor wiring 114 and the second capacitor wiring 12 are set every certain period.
As the fourth potential Vcs2 alternately changes, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 and the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121 increase or decrease. Further, when the potential Vcs3 of the third capacitor wiring 134 is made constant, the potential Vlc3 of the third pixel electrode of the third liquid crystal layer 131 holds a substantially constant value (potential applied from the signal line 102). To do. As a result, the voltage V1 applied to the first liquid crystal layer 111, the voltage V2 applied to the second liquid crystal layer 121, and the voltage V3 applied to the third liquid crystal layer 131 are different from each other (here, V1).
<V3 <V2).

なお、ここでは、V1はVcomを基準とした場合のVlc1の実効電圧、V2はVco
mを基準とした場合のVlc2の実効電圧、V3はVcomを基準とした場合のVlc3
の電圧となる。
Here, V1 is the effective voltage of Vlc1 when Vcom is used as a reference, and V2 is Vco.
Effective voltage of Vlc2 with respect to m, V3 is Vlc3 with reference to Vcom
Voltage.

通常、加えられた電圧の実効値に応じて、液晶の配向状態が制御される。 Usually, the alignment state of the liquid crystal is controlled according to the effective value of the applied voltage.

ここで、図3では、共通電極の電位Vcomよりも画素電極の電圧の方が大きい場合、つ
まり、ビデオ信号が正極の場合について示した。しかし、通常、液晶は交流駆動を行う。
そこで、図14では、共通電極の電位Vcomよりも画素電極の電圧の方が小さい場合、
つまり、ビデオ信号が負極の場合について示す。
Here, FIG. 3 shows the case where the voltage of the pixel electrode is larger than the potential Vcom of the common electrode, that is, the case where the video signal is positive. However, the liquid crystal normally performs AC driving.
Therefore, in FIG. 14, when the voltage of the pixel electrode is smaller than the potential Vcom of the common electrode,
That is, the case where the video signal is negative is shown.

図14において、T1になった場合、走査線101の電位Vgがロウ(Low)からハイ
(high)に変化するため、第1のトランジスタ113、第2のトランジスタ123及
び第3のトランジスタ133がオン(On)となり、第1の画素電極、第2の画素電極及
び第3の画素電極に信号線102の電位Vsが印加される。また、第1の容量素子112
の第2の電極、第2の容量素子122の第2の電極及び第3の容量素子132の第2の電
極にもVsが印加され、容量素子の充電が行われる。
In FIG. 14, when T1 is reached, the potential Vg of the scanning line 101 changes from low to high, so that the first transistor 113, the second transistor 123, and the third transistor 133 are turned on. (On), and the potential Vs of the signal line 102 is applied to the first pixel electrode, the second pixel electrode, and the third pixel electrode. In addition, the first capacitor 112
Vs is also applied to the second electrode, the second electrode of the second capacitor 122, and the second electrode of the third capacitor 132, and the capacitor is charged.

図14において、T2になった場合、走査線101の電位Vgがハイからロウに変化する
ため、第1のトランジスタ113、第2のトランジスタ123及び第3のトランジスタ1
33がオフ(Off)となり、第1の画素電極〜第3の画素電極、第1の容量素子112
、第2の容量素子122及び第3の容量素子132が信号線102と電気的に絶縁される
。その結果、第1のノードα、第2のノードβ及び第3のノードγが浮遊状態となる。
In FIG. 14, since the potential Vg of the scanning line 101 changes from high to low when T2 is reached, the first transistor 113, the second transistor 123, and the third transistor 1
33 is turned off, and the first to third pixel electrodes and the first capacitor element 112 are turned off.
The second capacitor element 122 and the third capacitor element 132 are electrically insulated from the signal line 102. As a result, the first node α, the second node β, and the third node γ are in a floating state.

図14において、T3になった場合、第1の容量配線114の電位Vcs1がハイからロ
ウに変化するため、浮遊状態にある第1のノードαの電位も変化する。ノードαの電位の
変化量は、第1の液晶層111の容量の大きさと、第1の容量素子112の容量の大きさ
との関係から、決定される。つまり、第1の容量配線114の電位Vcs1の電圧の振幅
値が、容量分割されることによって、ノードαの電位の変化量が決定される。
In FIG. 14, when T3 is reached, since the potential Vcs1 of the first capacitor wiring 114 changes from high to low, the potential of the first node α in the floating state also changes. The amount of change in the potential of the node α is determined from the relationship between the capacitance of the first liquid crystal layer 111 and the capacitance of the first capacitor 112. That is, the amount of change in the potential of the node α is determined by capacitively dividing the amplitude value of the potential Vcs1 of the first capacitor wiring 114.

仮に、第1の液晶層111の容量値と、第1の容量素子112の容量値とが、同じ大きさ
である場合は、ノードαの電位の変化量は、第1の容量配線114の電位Vcs1の変化
量の半分と、概ね等しくなる。又は、第1の液晶層111の容量値よりも、第1の容量素
子112の容量値の方が小さい場合は、ノードαの電位の変化量は、第1の容量配線11
4の電位Vcs1の変化量の半分よりも、小さくなる。又は、第1の液晶層111の容量
値よりも、第1の容量素子112の容量値の方が十分に大きい場合は、ノードαの電位の
変化量は、第1の容量配線114の電位Vcs1の変化量と、概ね等しくなる。
If the capacitance value of the first liquid crystal layer 111 and the capacitance value of the first capacitor 112 are the same, the amount of change in the potential of the node α is the potential of the first capacitor wiring 114. This is approximately equal to half the amount of change in Vcs1. Alternatively, when the capacitance value of the first capacitor 112 is smaller than the capacitance value of the first liquid crystal layer 111, the amount of change in the potential of the node α is the first capacitance wiring 11.
4 is smaller than half the amount of change in the potential Vcs1. Alternatively, when the capacitance value of the first capacitor 112 is sufficiently larger than the capacitance value of the first liquid crystal layer 111, the amount of change in the potential of the node α is equal to the potential Vcs1 of the first capacitor wiring 114. Is almost equal to the amount of change.

従って、その場合は、例えば、Vcs1がVcom+VxからVcom−Vxまで変化し
た場合には、第1の液晶層111の第1の画素電極の電位Vlc1が2Vx低下する。又
は、例えば、第1の液晶層111の容量値が、第1の容量素子112の容量値と概ね等し
い場合では、第1の液晶層111の第1の画素電極の電位Vlc1がVx低下する。同様
に、第2の容量配線124の電位Vcs2がロウからハイに変化するため、浮遊状態にあ
る第2のノードβの電位もそれに応じて変化する。例えば、第2の液晶層121の容量値
よりも、第2の容量素子122の容量値の方が十分に大きい場合において、Vcs2がV
com−VxからVcom+Vxまで変化した場合には、第2の液晶層121の第2の画
素電極の電位Vlc2が2Vx増加する。なお、ここでは、第3の容量配線134の電位
Vcs3は一定であるため、第3のノードγの電位は変化せず、第3の液晶層131の第
3の電極の電位Vlc3は概略一定値(信号線102から加えられた電位)を保持する。
Therefore, in this case, for example, when Vcs1 changes from Vcom + Vx to Vcom−Vx, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 decreases by 2Vx. Alternatively, for example, when the capacitance value of the first liquid crystal layer 111 is approximately equal to the capacitance value of the first capacitor element 112, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 decreases by Vx. Similarly, since the potential Vcs2 of the second capacitor wiring 124 changes from low to high, the potential of the second node β in the floating state also changes accordingly. For example, when the capacitance value of the second capacitor element 122 is sufficiently larger than the capacitance value of the second liquid crystal layer 121, Vcs2 is V
When the voltage changes from com−Vx to Vcom + Vx, the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121 increases by 2Vx. Here, since the potential Vcs3 of the third capacitor wiring 134 is constant, the potential of the third node γ does not change, and the potential Vlc3 of the third electrode of the third liquid crystal layer 131 is approximately constant. (Potential applied from the signal line 102) is held.

図14において、T4になった場合、第1の容量配線114の電位Vcs1がロウからハ
イに変化するため、浮遊状態にある第1のノードαの電位もそれに応じて変化する。例え
ば、第1の液晶層111の容量値よりも、第1の容量素子112の容量値の方が十分に大
きい場合において、Vcs1がVcom−VxからVcom+Vxまで変化した場合には
、第1の液晶層111の第1の画素電極の電位Vlc1が2Vx増加する。又は、例えば
、第1の液晶層111の容量値が、第1の容量素子112の容量値と概ね等しい場合では
、第1の液晶層111の第1の画素電極の電位Vlc1がVx増加する。
In FIG. 14, when T4 is reached, the potential Vcs1 of the first capacitor wiring 114 changes from low to high, so that the potential of the first node α in the floating state also changes accordingly. For example, when the capacitance value of the first capacitor 112 is sufficiently larger than the capacitance value of the first liquid crystal layer 111 and Vcs1 changes from Vcom−Vx to Vcom + Vx, the first liquid crystal The potential Vlc1 of the first pixel electrode of the layer 111 increases by 2Vx. Alternatively, for example, when the capacitance value of the first liquid crystal layer 111 is approximately equal to the capacitance value of the first capacitor element 112, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 increases by Vx.

同様に、第2の容量配線124の電位Vcs2がハイからロウに変化するため、浮遊状態
にある第2のノードβの電位もそれに応じて変化する。例えば、第2の液晶層121の容
量値よりも、第2の容量素子122の容量値の方が十分に大きい場合において、Vcs2
がVcom+VxからVcom−Vxまで変化した場合には、第2の液晶層121の第2
の画素電極の電位Vlc2が2Vx低下する。又は、例えば、第2の液晶層121の容量
値が、第2の容量素子122の容量値と概ね等しい場合では、第2の液晶層121の第2
の画素電極の電位Vlc2がVx低下する。なお、ここでは、第3の容量配線134の電
位Vcs3は一定であるため、第3のノードγの電位は変化せず、第3の液晶層131の
第3の電極の電位Vlc3は概略一定値(信号線102から加えられた電位)を保持する
Similarly, since the potential Vcs2 of the second capacitor wiring 124 changes from high to low, the potential of the second node β in the floating state also changes accordingly. For example, when the capacitance value of the second capacitor element 122 is sufficiently larger than the capacitance value of the second liquid crystal layer 121, Vcs2
Is changed from Vcom + Vx to Vcom−Vx, the second of the second liquid crystal layer 121 is changed.
The potential Vlc2 of the pixel electrode decreases by 2Vx. Alternatively, for example, when the capacitance value of the second liquid crystal layer 121 is approximately equal to the capacitance value of the second capacitor element 122,
The potential Vlc2 of the pixel electrode decreases by Vx. Here, since the potential Vcs3 of the third capacitor wiring 134 is constant, the potential of the third node γ does not change, and the potential Vlc3 of the third electrode of the third liquid crystal layer 131 is approximately constant. (Potential applied from the signal line 102) is held.

その後も、一定の期間毎に第1の容量配線114の電位Vcs1及び第2の容量配線12
4の電位Vcs2が交互に変化することによって、第1の液晶層111の第1の画素電極
の電位Vlc1と、第2の液晶層121の第2の画素電極の電位Vlc2が増減する。ま
た、第3の容量配線134の電位Vcs3を一定にした場合には、第3の液晶層131の
第3の画素電極の電位Vlc3は概略一定値(信号線102から加えられた電位)を保持
する。その結果、第1の液晶層111に加わる実効電圧V1、第2の液晶層121に加わ
る実効電圧V2、第3の液晶層131に加わる実効電圧V3は、それぞれ異なった値(こ
こでは、V2<V3<V1)となる。
Thereafter, the potential Vcs <b> 1 of the first capacitor wiring 114 and the second capacitor wiring 12 are set every certain period.
As the fourth potential Vcs2 alternately changes, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 and the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121 increase or decrease. Further, when the potential Vcs3 of the third capacitor wiring 134 is made constant, the potential Vlc3 of the third pixel electrode of the third liquid crystal layer 131 holds a substantially constant value (potential applied from the signal line 102). To do. As a result, the effective voltage V1 applied to the first liquid crystal layer 111, the effective voltage V2 applied to the second liquid crystal layer 121, and the effective voltage V3 applied to the third liquid crystal layer 131 are different from each other (here, V2 < V3 <V1).

このように、同じタイミングで信号を入力しても、画像信号が正極の場合の実効電圧の関
係(V1<V3<V2)と、画像信号が負極の場合の実効電圧の関係(V2<V3<V1
)とは、異なってくる。ただし、画像信号が正極の場合のV1と、画像信号が負極の場合
のV2とは、概ね同じ大きさの実効電圧であり、画像信号が負極の場合のV2と、画像信
号が正極の場合のV1とは、概ね同じ大きさの実効電圧である。つまり、副画素が入れ替
わった形になるだけであるため、正常に表示させることが出来る。
As described above, even when signals are input at the same timing, the relationship between the effective voltages when the image signal is positive (V1 <V3 <V2) and the relationship between the effective voltages when the image signal is negative (V2 <V3 <). V1
) Is different. However, V1 when the image signal is positive and V2 when the image signal is negative are approximately the same effective voltage, and V2 when the image signal is negative and V2 when the image signal is positive. V1 is an effective voltage having substantially the same magnitude. In other words, since only the sub-pixels are replaced, it can be displayed normally.

一方、ここで、図15に示すように、第3の容量配線134の電位が、第1の容量配線1
14のように、変化した場合について考える。その場合、第3の液晶層131に加わる実
効電圧V3は、ビデオ信号が正極の場合と負極の場合とでは、異なってくる。なぜなら、
図15に示すように、第1の容量配線114のような波形であれば、第3の液晶層131
の第3の画素電極の電位Vlc3は、信号線102の電位Vsよりも低くなる。その結果
、ビデオ信号が正極の場合は、液晶に加わる実効電圧は小さくなり、ビデオ信号が負極の
場合は、液晶に加わる実効電圧は大きくなるためである。したがって、第3の容量配線1
34の電位が変化する場合は、信号線102の電位Vsと共通電極の電位Vcomとの差
の絶対値が同じであっても、ビデオ信号が正極の場合と負極の場合とでは、液晶に加わる
実効電圧が異なってしまう。そのため、同じ大きさの実効電圧を液晶に供給したいときに
は、正極用のビデオ信号と、負極用のビデオ信号とで、別々の処理が必要となってしまう
On the other hand, here, as shown in FIG. 15, the potential of the third capacitor wiring 134 is set to
Consider the case of change as shown in FIG. In that case, the effective voltage V3 applied to the third liquid crystal layer 131 differs depending on whether the video signal is positive or negative. Because
As shown in FIG. 15, the third liquid crystal layer 131 has a waveform like the first capacitor wiring 114.
The potential Vlc3 of the third pixel electrode is lower than the potential Vs of the signal line 102. As a result, the effective voltage applied to the liquid crystal is small when the video signal is positive, and the effective voltage applied to the liquid crystal is large when the video signal is negative. Therefore, the third capacitor wiring 1
When the potential of 34 changes, even if the absolute value of the difference between the potential Vs of the signal line 102 and the potential Vcom of the common electrode is the same, it is added to the liquid crystal when the video signal is positive and negative. The effective voltage will be different. Therefore, when it is desired to supply effective voltages of the same magnitude to the liquid crystal, separate processing is required for the positive video signal and the negative video signal.

また、図16に示すように、第3の容量配線134の電位が、第2の容量配線124のよ
うに、変化した場合について考える。その場合、第3の液晶層131の第3の画素電極の
電位Vlc3は、信号線102の電位Vsよりも高くなる。その結果、ビデオ信号が正極
の場合は、液晶に加わる実効電圧は大きくなり、ビデオ信号が負極の場合は、液晶に加わ
る実効電圧は小さくなる。
Further, consider the case where the potential of the third capacitor wiring 134 changes as shown in the second capacitor wiring 124 as shown in FIG. In that case, the potential Vlc3 of the third pixel electrode of the third liquid crystal layer 131 is higher than the potential Vs of the signal line 102. As a result, when the video signal is positive, the effective voltage applied to the liquid crystal is large, and when the video signal is negative, the effective voltage applied to the liquid crystal is small.

したがって、図15と図16とを比較してみると、信号線102の電位Vsが同じであっ
ても、第3の容量配線134の電位が、第1の容量配線114のように変化した場合と、
第2の容量配線124のように変化した場合とでは、液晶に加わる実効電圧が異なってく
る。したがって、同じ大きさの実効電圧を液晶に供給したいときには、第3の容量配線1
34の電位の波形に応じて、別々の処理が必要となってしまう。
Therefore, when comparing FIG. 15 and FIG. 16, even when the potential Vs of the signal line 102 is the same, the potential of the third capacitor wiring 134 changes as in the first capacitor wiring 114. When,
The effective voltage applied to the liquid crystal is different from the case where the second capacitance wiring 124 is changed. Therefore, when it is desired to supply the same effective voltage to the liquid crystal, the third capacitor wiring 1
Different processing is required depending on the waveform of the potential of 34.

このように、第3の容量配線134の電位が変化する場合は、様々な状況に応じて、液晶
に加わる実効電圧が異なってきてしまう。しかし、図3に示すように、第3の容量配線1
34の電位が変化せず、一定値である場合には、このような問題は生じない。
In this manner, when the potential of the third capacitor wiring 134 changes, the effective voltage applied to the liquid crystal varies depending on various situations. However, as shown in FIG.
Such a problem does not occur when the potential of 34 does not change and is a constant value.

このようにすることにより、3つの副画素において、液晶に加わる実効電圧は、各々異な
るようにすることが出来る。したがって、斜めから見た場合の階調の変化量を小さくする
ことができ、視野角を広くすることが出来る。
By doing so, the effective voltages applied to the liquid crystal in the three sub-pixels can be made different from each other. Therefore, the amount of change in gradation when viewed obliquely can be reduced, and the viewing angle can be widened.

このように、奇数個の副画素を配置する場合は、奇数個分の副画素においては、容量配線
の電位を一定値にすることが望ましい。ただし、これに限定されない。
As described above, in the case where an odd number of subpixels are arranged, it is desirable that the potential of the capacitor wiring be set to a constant value in the odd number of subpixels. However, it is not limited to this.

また、逆の見方をすれば、容量配線の電位を一定値にする副画素を配置することによって
、副画素の数を奇数個にすることが出来ると言うことができる。仮に、全ての容量配線の
電位を変化させる場合であれば、副画素の数を2個以上にしたい場合は、4個の副画素に
する必要がある。そのため、副画素の数が2個では不十分である場合、4個まで増やさざ
るを得ない。その結果、開口率の低下や歩留まりの低下を招いてしまう可能性がある。し
かし、容量配線の電位を一定値にする副画素を配置することによって、副画素の数を奇数
個にすることが出来るため、副画素の数が2個では不十分である場合は、副画素の数を3
個にして、開口率と視野角とのバランスを取りながら、正常に動作させることが出来る。
In other words, it can be said that the number of sub-pixels can be set to an odd number by arranging the sub-pixels having a constant potential of the capacitor wiring. If the potentials of all the capacitor wirings are to be changed, if it is desired to increase the number of subpixels to two or more, it is necessary to use four subpixels. For this reason, if the number of subpixels is not sufficient, it must be increased to four. As a result, the aperture ratio and yield may be reduced. However, since the number of subpixels can be set to an odd number by arranging subpixels that set the potential of the capacitor wiring to a constant value, if two subpixels are not sufficient, The number of 3
Individually, it can be operated normally while balancing the aperture ratio and viewing angle.

このように、一つの画素に複数の副画素を設け、当該副画素毎に液晶の配向状態を異なら
せることにより、視野角特性を向上させることができる。特に、ここでは、第3の画素電
極に第3の容量素子132を介して接続された第3の容量配線134の電位を一定とする
ことにより、第3の液晶層131には信号線102から供給された電位が加わることとな
るため、ビデオ信号に特別な処理を加えずに副画素数を増やすことが出来るという利点を
有している。
Thus, by providing a plurality of subpixels in one pixel and changing the alignment state of the liquid crystal for each subpixel, the viewing angle characteristics can be improved. In particular, here, the third liquid crystal layer 131 is connected to the third liquid crystal layer 131 from the signal line 102 by making the potential of the third capacitor wiring 134 connected to the third pixel electrode through the third capacitor 132 constant. Since the supplied potential is applied, there is an advantage that the number of sub-pixels can be increased without applying special processing to the video signal.

上記説明においては、第1の容量配線114の電位Vcs1、第2の容量配線124の電
位Vcs2を、ある周波数を有し互いに1/2周期異なる電位とし、同じ振幅の電圧とし
、第3の容量配線134の電位Vcs3を、Vcs1とVcs2のハイの電位VHとロウ
の電位VLの中間値(例えば、Vcom)とした例を示したが、これに限られない。例え
ば、Vcs3を電位VH又は電位VLの概略一定の値としてもよいし、電位VHより大き
くしてもよいし、電位VLより小さくしてもよい。また、Vcs3をある周波数を有する
電位としてもよい。あるいは、電位VHは、Vcomと同じ電位でもよいし、電位VLが
Vcomと同じ電位でもよい。または、第1の容量配線114のハイの電位と、第2の容
量配線124のハイの電位とが異なっていても良い。または、第1の容量配線114のロ
ウの電位と、第2の容量配線124のロウの電位とが異なっていても良い。
In the above description, the potential Vcs1 of the first capacitor wiring 114 and the potential Vcs2 of the second capacitor wiring 124 are set to potentials having a certain frequency and different from each other by ½ cycle, the voltages having the same amplitude, and the third capacitance. Although an example in which the potential Vcs3 of the wiring 134 is set to an intermediate value (for example, Vcom) between the high potential VH and the low potential VL of Vcs1 and Vcs2 is described, the present invention is not limited thereto. For example, Vcs3 may be a substantially constant value of the potential VH or the potential VL, may be larger than the potential VH, or may be smaller than the potential VL. Further, Vcs3 may be a potential having a certain frequency. Alternatively, the potential VH may be the same potential as Vcom, or the potential VL may be the same potential as Vcom. Alternatively, the high potential of the first capacitor wiring 114 may be different from the high potential of the second capacitor wiring 124. Alternatively, the row potential of the first capacitor wiring 114 may be different from the row potential of the second capacitor wiring 124.

なお、第1の副画素110と、第2の副画素120とは、交互に状態が入れ替わるような
形で、互いに対称な動作を行う場合が多い。したがって、各々の構成要素は、概ね同じ構
成になっていることが望ましい。例えば、トランジスタのサイズ(チャネル長またはチャ
ネル幅)は、第1の副画素110と第2の副画素120とでは、概ね等しいことが望まし
い。または、保持容量の容量値(またはレイアウト形状)は、第1の副画素110と第2
の副画素120とでは、概ね等しいことが望ましい。または、液晶の容量値(またはレイ
アウト形状)は、第1の副画素110と第2の副画素120とでは、概ね等しいことが望
ましい。ここで、概ね等しいとは、製造上の誤差などが原因となって、多少のズレが生じ
ている場合も含むものとする。
Note that the first subpixel 110 and the second subpixel 120 often perform symmetrical operations in such a manner that the states are alternately switched. Therefore, it is desirable that each component has substantially the same configuration. For example, it is desirable that the size (channel length or channel width) of the transistors be approximately equal between the first subpixel 110 and the second subpixel 120. Alternatively, the capacitance value (or layout shape) of the storage capacitor is the same as that of the first subpixel 110 and that of the second subpixel 110.
It is desirable that the sub-pixels 120 are substantially equal. Alternatively, it is desirable that the capacitance value (or layout shape) of the liquid crystal is approximately equal between the first subpixel 110 and the second subpixel 120. Here, “substantially equal” includes a case where some deviation occurs due to a manufacturing error or the like.

一方、第3の副画素130は、第1の副画素110または第2の副画素120と、対称的
な動作をすることはない。したがって、各々の構成要素は、異なっていても良い。その結
果、トランジスタや保持容量や液晶素子のレイアウトに自由度が生じ、柔軟な設計を行う
ことが出来る。例えば、トランジスタのサイズ(チャネル長またはチャネル幅)は、第3
の副画素130と第1の副画素110(または第2の副画素120)とでは、異なってい
ても良い。または、保持容量の容量値(またはレイアウト形状)は、第3の副画素130
と第1の副画素110(または第2の副画素120)とでは、異なっていても良い。また
は、液晶の容量値(またはレイアウト形状)は、第3の副画素130と第1の副画素11
0(または第2の副画素120)とでは、異なっていても良い。
On the other hand, the third subpixel 130 does not operate symmetrically with the first subpixel 110 or the second subpixel 120. Accordingly, each component may be different. As a result, there is a degree of freedom in the layout of transistors, storage capacitors, and liquid crystal elements, and a flexible design can be performed. For example, the transistor size (channel length or channel width) is the third size.
The sub-pixel 130 and the first sub-pixel 110 (or the second sub-pixel 120) may be different. Alternatively, the capacitance value (or layout shape) of the storage capacitor is the third subpixel 130.
And the first subpixel 110 (or the second subpixel 120) may be different. Alternatively, the capacitance value (or layout shape) of the liquid crystal is determined by the third subpixel 130 and the first subpixel 11.
It may be different from 0 (or the second subpixel 120).

なお、第3の副画素130の保持容量の容量値は、第1の副画素110または第2の副画
素120の保持容量の容量値よりも小さくても良い。なぜなら、第3の副画素130の容
量配線の電位は、一定であるからである。したがって、容量値が最小の場合として、図1
7に示すように、第3の副画素130では、保持容量を設けなくても良い。図17のよう
に、第3の容量配線134、第3の容量素子132を設けないようにする。その結果、開
口率を向上させたり、製造歩留まりを向上させたりすることが出来る。
Note that the capacitance value of the storage capacitor of the third subpixel 130 may be smaller than the capacitance value of the storage capacitor of the first subpixel 110 or the second subpixel 120. This is because the potential of the capacitor wiring of the third subpixel 130 is constant. Therefore, as a case where the capacitance value is minimum, FIG.
As shown in FIG. 7, the third sub-pixel 130 does not need to have a storage capacitor. As shown in FIG. 17, the third capacitor wiring 134 and the third capacitor 132 are not provided. As a result, the aperture ratio can be improved and the manufacturing yield can be improved.

なお、図3と図14とを見ると、ビデオ信号が正極の場合は、第1の液晶層111に加わ
る電圧の実効値(または、絶対値)は、第2の液晶層121に加わる電圧の実効値(また
は、絶対値)よりも小さく、ビデオ信号が負極の場合は、第1の液晶層111に加わる電
圧の実効値(または、絶対値)は、第2の液晶層121に加わる電圧の実効値(または、
絶対値)よりも大きい。したがって、液晶の中に存在する不純物が、局所的に集まってし
まう可能性がある。液晶では、通常、交流駆動を行うことによって、不純物が偏らないよ
うにしている。しかし、液晶層に加わる電圧に偏りが生じると、不純物も偏ってしまう。
したがって、第1の容量配線114の波形と第2の容量配線124の波形とを、図18の
ように、図3とは逆にすることにより、つまり、ビデオ信号が正極の時と、負極の時とで
、第1の容量配線114と第2の容量配線124とに加わる波形を逆にすることにより、
液晶層に加わる実効値(または、絶対値)が概ね等しくなるようにする事が出来る。この
結果、不純物が液晶層の中で偏ることを低減することが出来る。
3 and 14, when the video signal is positive, the effective value (or absolute value) of the voltage applied to the first liquid crystal layer 111 is the voltage applied to the second liquid crystal layer 121. When the video signal is negative and smaller than the effective value (or absolute value), the effective value (or absolute value) of the voltage applied to the first liquid crystal layer 111 is the voltage applied to the second liquid crystal layer 121. RMS value (or
Larger than the absolute value). Therefore, impurities present in the liquid crystal may be collected locally. In liquid crystals, normally, alternating current driving is performed so that impurities are not biased. However, when the voltage applied to the liquid crystal layer is biased, the impurities are also biased.
Therefore, by reversing the waveform of the first capacitor wiring 114 and the waveform of the second capacitor wiring 124 from FIG. 3 as shown in FIG. 18, that is, when the video signal is positive, By reversing the waveform applied to the first capacitor wiring 114 and the second capacitor wiring 124 at times,
The effective value (or absolute value) applied to the liquid crystal layer can be made substantially equal. As a result, it is possible to reduce the unevenness of impurities in the liquid crystal layer.

なお、ビデオ信号が正極の時の第1の容量配線114と第2の容量配線124の波形が、
図3で示した波形である場合、第1の液晶層111に加わる電圧の実効値(または、絶対
値)の方が、第2の液晶層121に加わる電圧の実効値(または、絶対値)よりも、小さ
くなってしまう。しかしながら、これが切り替わることによって、平均化されて見えるた
め、望ましい。そこで、図3の波形と、図19の波形とを切り替えて動作させることが望
ましい。図3と図19とでは、第1の容量配線114と第2の容量配線124とに加わる
波形が逆になっている。それにより、第1の液晶層111に加わる電圧の実効値(または
、絶対値)と、第2の液晶層121に加わる電圧の実効値(または、絶対値)とが、切り
替わるため、平均化され、滑らかに表示させることが出来る。ビデオ信号が負極の時も同
様に、図14の波形と、図18の波形のように、第1の容量配線114と第2の容量配線
124とに加わる波形を逆にした波形を用いることにより、第1の液晶層111に加わる
電圧の実効値(または、絶対値)と、第2の液晶層121に加わる電圧の実効値(または
、絶対値)とが、切り替わるため、平均化され、滑らかに表示させることが出来る。
Note that the waveforms of the first capacitor wiring 114 and the second capacitor wiring 124 when the video signal is positive are:
In the case of the waveform shown in FIG. 3, the effective value (or absolute value) of the voltage applied to the first liquid crystal layer 111 is the effective value (or absolute value) of the voltage applied to the second liquid crystal layer 121. It will be smaller than. However, this is desirable because it appears to be averaged by switching. Therefore, it is desirable to switch between the waveform of FIG. 3 and the waveform of FIG. 3 and FIG. 19, the waveforms applied to the first capacitor wiring 114 and the second capacitor wiring 124 are reversed. As a result, the effective value (or absolute value) of the voltage applied to the first liquid crystal layer 111 and the effective value (or absolute value) of the voltage applied to the second liquid crystal layer 121 are switched and averaged. Can be displayed smoothly. Similarly, when the video signal is negative, by using a waveform obtained by reversing the waveforms applied to the first capacitor wiring 114 and the second capacitor wiring 124 as in the waveform of FIG. 14 and the waveform of FIG. Since the effective value (or absolute value) of the voltage applied to the first liquid crystal layer 111 and the effective value (or absolute value) of the voltage applied to the second liquid crystal layer 121 are switched, they are averaged and smoothed. Can be displayed.

なお、図3、図14、図18、図19の波形を用いて、それらを適宜切り替えることによ
って、液晶層での不純物の偏りの低減と、画像の滑らかな表示とを行うことも可能である
Note that it is also possible to reduce the unevenness of impurities in the liquid crystal layer and to smoothly display an image by appropriately switching between the waveforms shown in FIGS. 3, 14, 18, and 19. .

また、本実施の形態では、一つの画素に3つの副画素が設けられた例を示したがこれに限
られず、副画素を3つ以上設けた構成としてもよい。例えば、図20に示した構成として
もよい。図20に示す構成は、図1に示した構成に第4の副画素140を追加した構成と
なっている。第4の副画素140は、第4の液晶層141、第4の容量素子142、第4
のトランジスタ143を有している。第4の容量素子142は、第1の電極が容量配線と
して機能しうる配線(以下、「第4の容量配線144」と記す)に接続され、第2の電極
が第4の液晶層141の第4の画素電極に接続されている。
In this embodiment mode, an example in which three subpixels are provided in one pixel is described. However, the present invention is not limited to this, and a configuration in which three or more subpixels are provided may be employed. For example, the configuration shown in FIG. The configuration illustrated in FIG. 20 is obtained by adding a fourth subpixel 140 to the configuration illustrated in FIG. The fourth subpixel 140 includes a fourth liquid crystal layer 141, a fourth capacitor element 142, and a fourth
The transistor 143 is provided. The fourth capacitor 142 is connected to a wiring in which the first electrode can function as a capacitor wiring (hereinafter referred to as a “fourth capacitor wiring 144”), and the second electrode is connected to the fourth liquid crystal layer 141. It is connected to the fourth pixel electrode.

図20に示す構成において、第3の容量配線134及び第4の容量配線144の電位を一
定とすることができる。図20に示すように第4の副画素140を追加することによって
、画素のレイアウトを対称な形とすることができ、容量の大きさを副画素間で概ね等しく
することができる。
In the structure illustrated in FIG. 20, the potentials of the third capacitor wiring 134 and the fourth capacitor wiring 144 can be constant. As shown in FIG. 20, by adding the fourth sub-pixel 140, the pixel layout can be made symmetrical, and the capacitance can be made substantially equal among the sub-pixels.

他にも、図17に示す構成に第4の副画素140を追加した構成としてもよい(図21)
。図21で示す構成において、第3の副画素130、第4の副画素140に保持容量を設
けない場合を示している。このように、第3の容量配線134、第3の容量素子132、
第4の容量配線144、第4の容量素子142を設けない構成とすることによって、開口
率の向上や、製造歩留まりの向上を図ることができる。また、第4の副画素140を追加
することによって、画素のレイアウトを対称な形とすることができ、容量の大きさを副画
素間で概ね等しくすることができる。
In addition, a configuration in which the fourth sub-pixel 140 is added to the configuration shown in FIG. 17 may be used (FIG. 21).
. In the configuration shown in FIG. 21, a case where no storage capacitor is provided in the third subpixel 130 and the fourth subpixel 140 is shown. In this manner, the third capacitor wiring 134, the third capacitor element 132,
By adopting a structure in which the fourth capacitor wiring 144 and the fourth capacitor 142 are not provided, an aperture ratio can be improved and a manufacturing yield can be improved. Further, by adding the fourth sub-pixel 140, the pixel layout can be made symmetrical, and the capacitance can be made substantially equal among the sub-pixels.

なお、液晶層、容量素子または容量配線などを複数個に分割してもよい。例として、第3
の副画素130において、第3の液晶層131、第3の容量素子132および第3の容量
配線134を2つに分割した場合について、図22に示す。この場合、画素のレイアウト
を対象な形に出来るため、望ましい。なお、第3のトランジスタ133は共通に設けた場
合を示したが、第3のトランジスタ133を分割して設けた構成としてもよい。
Note that the liquid crystal layer, the capacitor, the capacitor wiring, or the like may be divided into a plurality of parts. As an example, the third
FIG. 22 illustrates the case where the third liquid crystal layer 131, the third capacitor element 132, and the third capacitor wiring 134 are divided into two in the sub-pixel 130. In this case, it is desirable because the pixel layout can be made into a target shape. Note that although the third transistor 133 is provided in common, the third transistor 133 may be divided and provided.

また、上述した説明において、例えば、第1のトランジスタ113〜第3のトランジスタ
133の走査線101は、1つの画素につき、1本にしている場合について示しているが
、これに限定されず、複数本でもよい。例えば、図25に示すように、走査線を複数本に
することにより、画素のレイアウトの自由度が向上し、画素電極の形を対称性よく配置す
ることができる。なお、ここでは、一例として、第3のトランジスタ133のゲート電極
が、第2の走査線201に接続された構成を示している。
In the above description, for example, the case where the number of scanning lines 101 of the first transistor 113 to the third transistor 133 is one for each pixel is shown, but the present invention is not limited to this. It may be a book. For example, as shown in FIG. 25, by using a plurality of scanning lines, the degree of freedom in pixel layout is improved, and the shape of the pixel electrodes can be arranged with good symmetry. Note that here, as an example, a structure in which the gate electrode of the third transistor 133 is connected to the second scan line 201 is illustrated.

また、図26に示すように、第3の容量配線134、第3の容量素子132を設けない構
成としてもよい。その結果、開口率を向上させたり、製造歩留まりを向上させたりするこ
とが出来る。
In addition, as illustrated in FIG. 26, the third capacitor wiring 134 and the third capacitor 132 may not be provided. As a result, the aperture ratio can be improved and the manufacturing yield can be improved.

また、本実施の形態では、表示装置として液晶を用いた例を示したが、これに限られずE
L素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)等を用いた発
光装置に適用することも可能である。
Further, in this embodiment mode, an example in which liquid crystal is used as a display device has been described;
It is also possible to apply to a light emitting device using an L element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element) or the like.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or part of the contents) described in each drawing of this embodiment can be applied, combined, or replaced with the contents (or part of the contents) described in the drawings of another embodiment. Etc. can be done freely. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of the case,
An example in the case of detailed description, an example in the case of application, an example of a related part, and the like are shown. Therefore, the contents described in other embodiments can be freely applied to, combined with, or replaced with this embodiment.

(実施の形態2) (Embodiment 2)

本実施の形態では、上記実施の形態と異なる表示装置の構成に関して図面を参照して説明
する。具体的には、上記実施の形態で示した構成において、走査線と第3の容量配線とを
共通に設けた構成に関して説明する。
In this embodiment, a structure of a display device which is different from that in the above embodiment will be described with reference to drawings. Specifically, a structure in which the scan line and the third capacitor wiring are provided in common in the structure described in the above embodiment will be described.

図4に、本実施の形態で示す表示装置の画素の構成を示す。なお、図4は、複数の画素1
00a〜100fにそれぞれ3つの副画素が設けられた構成を示している。具体的には、
第1の副画素には第1の液晶層111、第1の容量素子112、第1のトランジスタ11
3が設けられており、第2の副画素には第2の液晶層121、第2の容量素子122、第
2のトランジスタ123が設けられており、第3の副画素には第3の液晶層131、第3
の容量素子132、第3のトランジスタ133が設けられている。
FIG. 4 illustrates a pixel structure of the display device described in this embodiment mode. 4 shows a plurality of pixels 1.
A configuration is shown in which three sub-pixels are provided at 00a to 100f, respectively. In particular,
The first subpixel includes a first liquid crystal layer 111, a first capacitor 112, and a first transistor 11.
3, the second liquid crystal layer 121, the second capacitor 122, and the second transistor 123 are provided in the second subpixel, and the third liquid crystal is provided in the third subpixel. Layer 131, third
The capacitor 132 and the third transistor 133 are provided.

第1のトランジスタ113は、ゲート電極が、走査線101に接続され、ソース又はドレ
インの一方が、信号線102に接続され、ソース又はドレインの他方が、第1の液晶層1
11の第1の画素電極及び第1の容量素子112の第2の電極に接続されている。
The first transistor 113 has a gate electrode connected to the scanning line 101, one of a source and a drain connected to the signal line 102, and the other of the source and the drain connected to the first liquid crystal layer 1.
11 first pixel electrodes and the second electrode of the first capacitor 112.

また、第2のトランジスタ123は、ゲート電極が、走査線101に接続され、ソース又
はドレインの一方が、信号線102に接続され、ソース又はドレインの他方が、第2の液
晶層121の第2の画素電極及び第2の容量素子122の第2の電極に接続されている。
The second transistor 123 has a gate electrode connected to the scan line 101, one of a source and a drain connected to the signal line 102, and the other of the source and the drain connected to the second liquid crystal layer 121. And the second electrode of the second capacitor 122.

また、第3のトランジスタ133は、ゲート電極が、走査線101に接続され、ソース又
はドレインの一方が、信号線102に接続され、ソース又はドレインの他方が、第3の液
晶層131の第3の画素電極及び第3の容量素子132の第2の電極に接続されている。
The third transistor 133 has a gate electrode connected to the scan line 101, one of a source and a drain connected to the signal line 102, and the other of the source and the drain connected to the third liquid crystal layer 131. And the second electrode of the third capacitor 132.

また、第1の容量素子112の第1の電極は容量配線として機能しうる配線(第1の容量
配線114)に接続され、第2の容量素子122の第1の電極は容量配線として機能しう
る配線(第2の容量配線124)に接続され、第3の容量素子132の第1の電極は走査
線101に接続されている。
The first electrode of the first capacitor 112 is connected to a wiring that can function as a capacitor wiring (first capacitor wiring 114), and the first electrode of the second capacitor 122 functions as a capacitor wiring. The first electrode of the third capacitor 132 is connected to the scanning line 101. The wiring is connected to the wiring (second capacitor wiring 124).

図4に示す構成は、上記実施の形態で示した構成(図2)と比較して、第3の容量配線1
34を省略し、走査線101と第3の容量配線134を共通に設けている。つまり、本実
施の形態において、走査線101は容量配線としても機能しうる。
The configuration shown in FIG. 4 is the third capacitor wiring 1 in comparison with the configuration shown in the above embodiment (FIG. 2).
34 is omitted, and the scanning line 101 and the third capacitor wiring 134 are provided in common. That is, in this embodiment mode, the scan line 101 can also function as a capacitor wiring.

このように、第3の副画素に設けられた第3の容量素子132の第1の電極を走査線10
1に接続する構成とすることによって、配線数の増加を伴わずに副画素の数を増加させる
ことが可能となる。また、隣接する画素同士で第1の容量配線114、第2の容量配線1
24を共有して設け、第3の容量配線と走査線を共通して設けることにより、画素に3つ
以上の副画素を設けた場合であっても、配線数を低減し、開口率の低下を抑制することが
できる。
In this manner, the first electrode of the third capacitor 132 provided in the third subpixel is connected to the scanning line 10.
By adopting a configuration of connecting to 1, it is possible to increase the number of sub-pixels without increasing the number of wirings. In addition, the first capacitor wiring 114 and the second capacitor wiring 1 between adjacent pixels.
24 is shared, and the third capacitor wiring and the scanning line are provided in common, so that even when three or more subpixels are provided in the pixel, the number of wirings is reduced and the aperture ratio is reduced. Can be suppressed.

なお、図4では、第3の副画素に設けられた第3の容量素子132の第1の電極を当該画
素(m行)の一行前の画素(m−1)行に接続された走査線101に接続した構成を示し
ているが、これに限定されない。例えば、当該画素の一行後(m+1行)に接続された走
査線101に接続させた構成としてもよい(図5)。又は、数行前の画素(m−n行、こ
こでnは自然数)に接続された走査線に接続してもよいし、数行後(m+n行、ここでn
は自然数)に接続された走査線に接続してもよい。または、図24に示すように、第3の
容量素子132を配置しないようにしてもよい。
In FIG. 4, a scanning line in which the first electrode of the third capacitor 132 provided in the third subpixel is connected to the pixel (m−1) row before the pixel (m row). Although the structure connected to 101 is shown, it is not limited to this. For example, a configuration may be adopted in which the pixel is connected to the scanning line 101 connected one row after the pixel (m + 1 row) (FIG. 5). Alternatively, it may be connected to a scanning line connected to pixels several rows before (m−n rows, where n is a natural number), or after several rows (m + n rows, where n
May be connected to a scanning line connected to a natural number). Alternatively, as shown in FIG. 24, the third capacitor 132 may not be arranged.

次に、図4で示した画素を有する表示装置の駆動方法に関して図6を参照して説明する。
図6は、図4におけるm行目の画素100bの副画素の駆動について示しており、m行目
の走査線101の電位Vgm、信号線102の電位Vs、第1の容量配線114の電位V
cs1、第2の容量配線124の電位Vcs2、第1の液晶層111の第1の画素電極の
電位Vlc1、第2の液晶層121の第2の画素電極の電位Vlc2、第3の液晶層13
1の第3の画素電極の電位Vlc3、共通電極の電位Vcomを示している。また、(m
−1)行目の走査線の電位Vg(m−1)も示している。
Next, a driving method of the display device having the pixel shown in FIG. 4 will be described with reference to FIG.
6 illustrates driving of the sub-pixel of the pixel 100b in the m-th row in FIG. 4, and the potential Vgm of the scanning line 101 in the m-th row, the potential Vs of the signal line 102, and the potential V of the first capacitor wiring 114.
cs1, the potential Vcs2 of the second capacitor wiring 124, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111, the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121, and the third liquid crystal layer 13.
A potential Vlc3 of the first third pixel electrode and a potential Vcom of the common electrode are shown. Also, (m
-1) The potential Vg (m-1) of the scanning line in the row is also shown.

なお、以下の説明において、第1のトランジスタ113のソース又はドレインの他方、第
1の画素電極及び第1の容量素子112の第2の電極の接続箇所を第1のノードα、第2
のトランジスタ123のソース又はドレインの他方、第2の画素電極及び第2の容量素子
122の第2の電極の接続箇所を第2のノードβ、第3のトランジスタ133のソース又
はドレインの他方、第3の画素電極及び第3の容量素子122の第2の電極の接続箇所を
第3のノードγとする。また、第1の容量配線114の電位Vcs1及び第2の容量配線
124の電位Vcs2を変化させる場合に関して説明する。
Note that in the following description, the connection point of the other of the source and drain of the first transistor 113, the first pixel electrode, and the second electrode of the first capacitor 112 is defined as the first node α, the second
The second node β, the other of the source and the drain of the third transistor 133, the second of the source and the drain of the transistor 123, the second pixel electrode and the second electrode of the second capacitor 122 The connection point between the third pixel electrode and the second electrode of the third capacitor 122 is a third node γ. A case where the potential Vcs1 of the first capacitor wiring 114 and the potential Vcs2 of the second capacitor wiring 124 are changed will be described.

図6において、T1になった場合、m行目の走査線101の電位Vgmがロウ(Low)
からハイ(high)に変化するため、第1のトランジスタ113、第2のトランジスタ
123及び第3のトランジスタ133がオン(On)となり、第1の画素電極、第2の画
素電極及び第3の画素電極に信号線102の電位Vsが印加される。また、第1の容量素
子112の第2の電極、第2の容量素子122の第2の電極及び第3の容量素子132の
第2の電極にもVsが印加され、容量素子の充電が行われる。
In FIG. 6, when T1 is reached, the potential Vgm of the m-th scanning line 101 is low.
Since the first transistor 113, the second transistor 123, and the third transistor 133 are turned on (On), the first pixel electrode, the second pixel electrode, and the third pixel are changed from high to high. The potential Vs of the signal line 102 is applied to the electrode. Further, Vs is also applied to the second electrode of the first capacitor 112, the second electrode of the second capacitor 122, and the second electrode of the third capacitor 132, so that the capacitor is charged. Is called.

図6において、T2になった場合、m行目の走査線101の電位Vgmがハイからロウに
変化するため、第1のトランジスタ113、第2のトランジスタ123及び第3のトラン
ジスタ133がオフ(Off)となり、第1の画素電極〜第3の画素電極、第1の容量素
子112、第2の容量素子122及び第3の容量素子132が信号線102と電気的に絶
縁される。その結果、第1のノードα、第2のノードβ及び第3のノードγが浮遊状態と
なる。
In FIG. 6, when T2 is reached, the potential Vgm of the scanning line 101 in the m-th row changes from high to low, so that the first transistor 113, the second transistor 123, and the third transistor 133 are turned off (Off The first to third pixel electrodes, the first capacitor element 112, the second capacitor element 122, and the third capacitor element 132 are electrically insulated from the signal line 102. As a result, the first node α, the second node β, and the third node γ are in a floating state.

図6において、T3になった場合、第1の容量配線114の電位Vcs1がハイからロウ
に変化するため、浮遊状態にある第1のノードαの電位もそれに応じて変化する。第1の
液晶層111の容量値よりも、第1の容量素子112の容量値の方が十分に大きい場合に
おいて、例えば、Vcs1がVcom+VxからVcom−Vxまで変化した場合には、
第1の液晶層111の第1の画素電極の電位Vlc1が2Vx低下する。又は、例えば、
第1の液晶層111の容量値が、第1の容量素子112の容量値と概ね等しい場合では、
第1の液晶層111の第1の画素電極の電位Vlc1がVx低下する。同様に、第2の容
量配線124の電位Vcs2がロウからハイに変化するため、浮遊状態にある第2のノー
ドβの電位もそれに応じて変化する。
In FIG. 6, when T3 is reached, since the potential Vcs1 of the first capacitor wiring 114 changes from high to low, the potential of the first node α in the floating state also changes accordingly. When the capacitance value of the first capacitor 112 is sufficiently larger than the capacitance value of the first liquid crystal layer 111, for example, when Vcs1 changes from Vcom + Vx to Vcom−Vx,
The potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 is decreased by 2Vx. Or, for example,
In the case where the capacitance value of the first liquid crystal layer 111 is approximately equal to the capacitance value of the first capacitor element 112,
The potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 decreases by Vx. Similarly, since the potential Vcs2 of the second capacitor wiring 124 changes from low to high, the potential of the second node β in the floating state also changes accordingly.

例えば、第2の液晶層121の容量値よりも、第2の容量素子122の容量値の方が十分
に大きい場合において、Vcs2がVcom−VxからVcom+Vxまで変化した場合
には、第2の液晶層121の第2の画素電極の電位Vlc2が2Vx増加する。又は、例
えば、第2の液晶層121の容量値が、第2の容量素子122の容量値と概ね等しい場合
では、第2の液晶層121の第2の画素電極の電位Vlc2がVx増加する。なお、ここ
では、(m−1)行目の走査線101の電位Vg(m−1)は既に一定になっているため
、第3のノードγの電位は変化せず、第3の液晶層131の第3の電極の電位Vlc3は
概略一定値(信号線102から加えられた電位)を保持する。
For example, in the case where the capacitance value of the second capacitor 122 is sufficiently larger than the capacitance value of the second liquid crystal layer 121, when Vcs2 changes from Vcom−Vx to Vcom + Vx, the second liquid crystal The potential Vlc2 of the second pixel electrode of the layer 121 increases by 2Vx. Alternatively, for example, when the capacitance value of the second liquid crystal layer 121 is approximately equal to the capacitance value of the second capacitor element 122, the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121 increases by Vx. Here, since the potential Vg (m−1) of the scanning line 101 in the (m−1) th row is already constant, the potential of the third node γ does not change, and the third liquid crystal layer The potential Vlc3 of the third electrode 131 is maintained at a substantially constant value (potential applied from the signal line 102).

図6において、T4になった場合、第1の容量配線114の電位Vcs1がロウからハイ
に変化するため、浮遊状態にある第1のノードαの電位もそれに応じて変化する。例えば
、第1の液晶層111の容量値よりも、第1の容量素子112の容量値の方が十分に大き
い場合において、Vcs1がVcom−VxからVcom+Vxまで変化した場合には、
第1の液晶層111の第1の画素電極の電位Vlc1が2Vx増加する。又は、例えば、
第1の液晶層111の容量値が、第1の容量素子112の容量値と概ね等しい場合では、
第1の液晶層111の第1の画素電極の電位Vlc1がVx増加する。同様に、第2の容
量配線124の電位Vcs2がハイからロウに変化するため、浮遊状態にある第2のノー
ドβの電位もそれに応じて変化する。例えば、第2の液晶層121の容量値よりも、第2
の容量素子122の容量値の方が十分に大きい場合において、Vcs2がVcom+Vx
からVcom−Vxまで変化した場合には、第2の液晶層121の第2の画素電極の電位
Vlc2が2Vx低下する。又は、例えば、第2の液晶層121の容量値が、第2の容量
素子122の容量値と概ね等しい場合では、第2の液晶層121の第2の画素電極の電位
Vlc2がVx低下する。なお、ここでは、(m−1)行目の走査線101の電位Vg(
m−1)は一定であるため、第3のノードγの電位は変化せず、第3の液晶層131の第
3の電極の電位Vlc3は概略一定値(信号線102から加えられた電位)を保持する。
In FIG. 6, when T4 is reached, the potential Vcs1 of the first capacitor wiring 114 changes from low to high, so that the potential of the first node α in the floating state also changes accordingly. For example, when the capacitance value of the first capacitor 112 is sufficiently larger than the capacitance value of the first liquid crystal layer 111 and Vcs1 changes from Vcom−Vx to Vcom + Vx,
The potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 increases by 2Vx. Or, for example,
In the case where the capacitance value of the first liquid crystal layer 111 is approximately equal to the capacitance value of the first capacitor element 112,
The potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 increases by Vx. Similarly, since the potential Vcs2 of the second capacitor wiring 124 changes from high to low, the potential of the second node β in the floating state also changes accordingly. For example, the second liquid crystal layer 121 has a capacitance value that is
When the capacitance value of the capacitive element 122 is sufficiently larger, Vcs2 is Vcom + Vx
When the voltage changes from Vcom to Vcom−Vx, the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121 decreases by 2Vx. Alternatively, for example, when the capacitance value of the second liquid crystal layer 121 is approximately equal to the capacitance value of the second capacitor element 122, the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121 decreases by Vx. Note that here, the potential Vg of the scanning line 101 in the (m−1) th row (
Since m−1) is constant, the potential of the third node γ does not change, and the potential Vlc3 of the third electrode of the third liquid crystal layer 131 is approximately constant (potential applied from the signal line 102). Hold.

その後も、一定の期間毎に第1の容量配線114の電位Vcs1及び第2の容量配線12
4の電位Vcs2が交互に変化することによって、第1の液晶層111の第1の画素電極
の電位Vlc1と、第2の液晶層121の第2の画素電極の電位Vlc2が増減する。ま
た、(m−1)行目の走査線101の電位Vg(m−1)は一定であるため、第3の液晶
層131の第3の画素電極の電位Vlc3は概略一定値(信号線102から加えられた電
位)を保持する。その結果、第1の液晶層111、第2の液晶層121、第3の液晶層1
31にはそれぞれ異なる電位(ここでは、Vlc1<Vlc3<Vlc2)が加えられる
こととなる。
Thereafter, the potential Vcs <b> 1 of the first capacitor wiring 114 and the second capacitor wiring 12 are set every certain period.
As the fourth potential Vcs2 alternately changes, the potential Vlc1 of the first pixel electrode of the first liquid crystal layer 111 and the potential Vlc2 of the second pixel electrode of the second liquid crystal layer 121 increase or decrease. In addition, since the potential Vg (m−1) of the scanning line 101 in the (m−1) th row is constant, the potential Vlc3 of the third pixel electrode of the third liquid crystal layer 131 is approximately constant (signal line 102). The potential applied from the above is maintained. As a result, the first liquid crystal layer 111, the second liquid crystal layer 121, and the third liquid crystal layer 1
Different potentials (here, Vlc1 <Vlc3 <Vlc2) are applied to 31.

このように、一つの画素に複数の副画素を設け、当該副画素毎に液晶の配向状態を異なら
せることにより、視野角特性を向上させることができる。特に、ここでは、第3の画素電
極を第3の容量素子132を介して(m−1)行目の走査線101に接続することにより
、第3の液晶層131には信号線102から供給された電位を保持することとなるため、
ビデオ信号に特別な処理を加えずに副画素数を増やすことが出来るという利点を有してい
る。
Thus, by providing a plurality of subpixels in one pixel and changing the alignment state of the liquid crystal for each subpixel, the viewing angle characteristics can be improved. In particular, here, the third liquid crystal layer 131 is supplied from the signal line 102 by connecting the third pixel electrode to the (m−1) -th scanning line 101 through the third capacitor 132. To maintain the measured potential,
This has the advantage that the number of sub-pixels can be increased without adding special processing to the video signal.

なお、図6では、第3の副画素に設けられた第3の容量素子132の第1の電極を当該画
素(m行)の一行前の画素(m−1行)に接続された走査線101に接続した構成(図4
)の駆動方法を示しているが、当該画素の一行後(m+1行)に接続された走査線101
に接続させた構成(図5)の駆動方法を図7に示す。この場合、T2になった場合、(m
+1)行目の走査線101の電位Vg(m+1)がロウからハイに変化するため、浮遊状
態にある第3のノードγの電位もそれに応じて変化する。しかしながら、(m+1)行目
の走査線101の電位Vg(m+1)の電位が変化する期間は、(m+1)行目の画素が
選択される期間であり、第3の容量配線134に電位が加えられている全期間と比較して
短いため液晶に加えられる実効電圧としては、影響は小さい。
In FIG. 6, a scanning line in which the first electrode of the third capacitor 132 provided in the third sub-pixel is connected to the pixel (m−1 row) before the pixel (m row). 101 (Fig. 4)
), The scanning line 101 connected to the pixel after one row (m + 1 row).
FIG. 7 shows a driving method of the configuration (FIG. 5) connected to the. In this case, when T2 is reached, (m
Since the potential Vg (m + 1) of the scanning line 101 in the (+1) th row changes from low to high, the potential of the third node γ in the floating state also changes accordingly. However, a period in which the potential Vg (m + 1) of the scanning line 101 in the (m + 1) th row changes is a period in which a pixel in the (m + 1) th row is selected, and a potential is applied to the third capacitor wiring 134. The effect is small as the effective voltage applied to the liquid crystal because it is shorter than the entire period.

本実施の形態では、一つの画素に3つの副画素が設けられた例を示したがこれに限られず
、副画素を3つ以上設けた構成としてもよい。また、本実施の形態では、表示装置として
液晶を用いた例を示したが、これに限られずEL素子(有機物及び無機物を含むEL素子
、有機EL素子、無機EL素子)等を用いた発光装置に適用することも可能である。
In this embodiment mode, an example in which three subpixels are provided in one pixel has been described. However, the present invention is not limited thereto, and a configuration in which three or more subpixels are provided may be employed. In this embodiment mode, an example in which liquid crystal is used as a display device is described; however, the present invention is not limited thereto, and a light-emitting device using an EL element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element) or the like. It is also possible to apply to.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or part of the contents) described in each drawing of this embodiment can be applied, combined, or replaced with the contents (or part of the contents) described in the drawings of another embodiment. Etc. can be done freely. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of the case,
An example in the case of detailed description, an example in the case of application, an example of a related part, and the like are shown. Therefore, the contents described in other embodiments can be freely applied to, combined with, or replaced with this embodiment.

(実施の形態3)
本実施の形態では、上記実施の形態と異なる半導体装置について図面を参照して説明す
る。
(Embodiment 3)
In this embodiment mode, a semiconductor device different from the above embodiment mode will be described with reference to drawings.

図8に、本実施の形態で示す表示装置の画素の構成を示す。 FIG. 8 illustrates a pixel structure of the display device described in this embodiment mode.

図8に示す画素は、5つの副画素が設けられた構成を示している。第1の副画素110は
、第1の液晶層111、第1の容量素子112、第1のトランジスタ113を有している
。同様に、第2の副画素120は、第2の液晶層121、第2の容量素子122、第2の
トランジスタ123を有し、第3の副画素130は、第3の液晶層131、第3の容量素
子132、第3のトランジスタ133を有し、第4の副画素140は、第4の液晶層14
1、第4の容量素子142、第4のトランジスタ143を有し、第5の副画素150は、
第5の液晶層151、第5の容量素子152、第5のトランジスタ153を有している。
The pixel shown in FIG. 8 shows a configuration in which five subpixels are provided. The first subpixel 110 includes a first liquid crystal layer 111, a first capacitor 112, and a first transistor 113. Similarly, the second subpixel 120 includes a second liquid crystal layer 121, a second capacitor 122, and a second transistor 123, and the third subpixel 130 includes a third liquid crystal layer 131, a second liquid crystal layer 131, and a second transistor 123. 3 capacitive element 132 and third transistor 133, and the fourth sub-pixel 140 includes the fourth liquid crystal layer 14.
1, a fourth capacitor element 142, a fourth transistor 143, and the fifth subpixel 150 includes:
A fifth liquid crystal layer 151, a fifth capacitor 152, and a fifth transistor 153 are included.

つまり、本実施の形態で示す画素は、上記図1の構成に第4の副画素140と第5の副画
素150を追加した構成となっている。
In other words, the pixel described in this embodiment has a structure in which the fourth subpixel 140 and the fifth subpixel 150 are added to the structure in FIG.

第4の液晶層141、第5の液晶層151は、第1の液晶層111、第2の液晶層121
、第3の液晶層131と同様に、画素電極と共通電極とそれらによって制御される液晶を
有しており、共通電極は各副画素で共通して設けた構成とすることができる。以下、第4
の液晶層141が有する画素電極を第4の画素電極、第5の液晶層151が有する画素電
極を第5の画素電極と記す。
The fourth liquid crystal layer 141 and the fifth liquid crystal layer 151 include the first liquid crystal layer 111 and the second liquid crystal layer 121.
Similarly to the third liquid crystal layer 131, the pixel electrode, the common electrode, and the liquid crystal controlled by them are included, and the common electrode can be provided in common for each sub-pixel. The fourth
The pixel electrode included in the liquid crystal layer 141 is referred to as a fourth pixel electrode, and the pixel electrode included in the fifth liquid crystal layer 151 is referred to as a fifth pixel electrode.

第4の容量素子142、第5の容量素子152は、各々が有する第1の電極と第2の電極
間に絶縁膜が設けられた構成とすることができ、第1の電極、第2の電極としては、導電
膜、半導体膜、不純物元素が導入された半導体膜、又は酸化物半導体膜等を用いることが
できる。
The fourth capacitor element 142 and the fifth capacitor element 152 can each have a structure in which an insulating film is provided between the first electrode and the second electrode included in each of the fourth capacitor element 142 and the fifth capacitor element 152. As the electrode, a conductive film, a semiconductor film, a semiconductor film into which an impurity element is introduced, an oxide semiconductor film, or the like can be used.

第4のトランジスタ143は、ゲート電極が、走査線101に接続され、ソース又はドレ
インの一方が、信号線102に接続され、ソース又はドレインの他方が、第4の液晶層1
41の第4の画素電極及び第4の容量素子142の第2の電極に接続されている。
The fourth transistor 143 has a gate electrode connected to the scanning line 101, one of a source and a drain connected to the signal line 102, and the other of the source and the drain connected to the fourth liquid crystal layer 1.
The fourth pixel electrode 41 and the second electrode of the fourth capacitor 142 are connected.

また、第5のトランジスタ153は、ゲート電極が、走査線101に接続され、ソース又
はドレインの一方が、信号線102に接続され、ソース又はドレインの他方が、第5の液
晶層151の第5の画素電極及び第5の容量素子152の第2の電極に接続されている。
The fifth transistor 153 has a gate electrode connected to the scan line 101, one of a source and a drain connected to the signal line 102, and the other of the source and the drain connected to the fifth liquid crystal layer 151. And the second electrode of the fifth capacitor 152.

第4の容量素子142は、第1の電極が、容量配線として機能しうる配線(以下、「第4
の容量配線144」と記す)に接続され、第2の電極が第4の液晶層141の第4の画素
電極に接続されている。
The fourth capacitor 142 is a wiring in which the first electrode can function as a capacitor wiring (hereinafter referred to as “fourth”.
The second electrode is connected to the fourth pixel electrode of the fourth liquid crystal layer 141.

また、第5の容量素子152は、第1の電極が容量配線として機能しうる配線(以下、「
第5の容量配線154」と記す)に接続され、第5の電極が第5の液晶層151の第5の
画素電極に接続されている。
Further, the fifth capacitor 152 has a wiring (hereinafter referred to as “a wiring” in which the first electrode can function as a capacitor wiring).
The fifth electrode is connected to the fifth pixel electrode of the fifth liquid crystal layer 151.

また、第1の容量配線114、第2の容量配線124、第3の容量配線134、第4の容
量配線144、第5の容量配線154は、各画素に対応するように一つずつ設けた構成と
してもよいが、隣接する画素と共有して設けた構成としてもよい(図9)。又は、図23
に示すように、第3の容量素子132を配置しないようにしてもよい。
The first capacitor wiring 114, the second capacitor wiring 124, the third capacitor wiring 134, the fourth capacitor wiring 144, and the fifth capacitor wiring 154 are provided one by one so as to correspond to each pixel. Although it is good also as a structure, it is good also as a structure provided in common with the adjacent pixel (FIG. 9). Or FIG.
As shown in FIG. 3, the third capacitor 132 may not be arranged.

また、図9の構成において、走査線101と第3の容量配線134とを共通に設けた構成
としてもよい(図10)。具体的には、図10に示す構成は、図9の構成において、第3
の容量配線134を省略し、走査線101と第3の容量配線を共通に設けている。つまり
、走査線101は容量配線としても機能しうる。
Further, in the configuration of FIG. 9, the scanning line 101 and the third capacitor wiring 134 may be provided in common (FIG. 10). Specifically, the configuration shown in FIG. 10 is the same as that shown in FIG.
The capacitor wiring 134 is omitted, and the scanning line 101 and the third capacitor wiring are provided in common. That is, the scanning line 101 can also function as a capacitor wiring.

このように、第3の副画素に設けられた第3の容量素子132の第1の電極を走査線10
1に接続する構成とすることによって、複数の副画素を設けた場合であっても、配線数を
低減し、開口率の低下を抑制することができる。なお、m行目の画素(ここでは、画素2
00a、200c)に設けられた第3の容量素子132の第1の電極は、(m−1)行目
の走査線に接続してもよいし、(m+1)行目の走査線に接続してもよい。なお、m行目
の走査線に接続してもよいし、又は、数行前の画素(m−n行、ここでnは自然数)に接
続された走査線に接続してもよいし、数行後(m+n行、ここでnは自然数)に接続され
た走査線に接続してもよい。
In this manner, the first electrode of the third capacitor 132 provided in the third subpixel is connected to the scanning line 10.
By adopting the configuration of connecting to 1, even when a plurality of subpixels are provided, the number of wirings can be reduced and a decrease in aperture ratio can be suppressed. Note that the pixel in the m-th row (here, pixel 2
00a, 200c), the first electrode of the third capacitor 132 may be connected to the (m−1) -th scanning line, or connected to the (m + 1) -th scanning line. May be. It may be connected to the m-th scanning line, or may be connected to a scanning line connected to a pixel several rows before (m-n rows, where n is a natural number) You may connect to the scanning line connected after the line (m + n line, where n is a natural number).

次に、第1の容量配線114、第2の容量配線124、第3の容量配線134、第4の容
量配線144、第5の容量配線154に加える電位について説明する。
Next, potentials applied to the first capacitor wiring 114, the second capacitor wiring 124, the third capacitor wiring 134, the fourth capacitor wiring 144, and the fifth capacitor wiring 154 are described.

例えば、図11に示すように、第1の容量配線114の電位Vcs1、第2の容量配線1
24の電位Vcs2、第4の容量配線Vcs4、第5の容量配線Vcs5をある周波数を
有する電位とし、第3の容量配線134の電位Vcs3を概略一定電位とすることができ
る。なお、図11では、第1の容量配線114の電位Vcs1と第2の容量配線124の
電位Vcs2が互いに1/2周期異なる電位とし、第4の容量配線144の電位Vcs4
と第5の容量配線154の電位Vcs5が互いに1/2周期異なる電位とし、さらにVc
s1とVcs2よりVcs4とVcs5の電位振幅を大きくした例を示している。
For example, as shown in FIG. 11, the potential Vcs1 of the first capacitor wiring 114, the second capacitor wiring 1
The 24 potential Vcs2, the fourth capacitor wiring Vcs4, and the fifth capacitor wiring Vcs5 can be set to a potential having a certain frequency, and the potential Vcs3 of the third capacitor wiring 134 can be set to a substantially constant potential. Note that in FIG. 11, the potential Vcs1 of the first capacitor wiring 114 and the potential Vcs2 of the second capacitor wiring 124 are different from each other by a half cycle, and the potential Vcs4 of the fourth capacitor wiring 144 is set.
And the potential Vcs5 of the fifth capacitor wiring 154 are different from each other by 1/2 cycle, and Vc
In this example, the potential amplitudes of Vcs4 and Vcs5 are made larger than s1 and Vcs2.

また、図12に示すように、第1の容量配線114の電位Vcs1と第2の容量配線12
4の電位Vcs2の周波数と、第4の容量配線Vcs4と第5の容量配線Vcs5の周波
数を異なる周波数としてもよい。
Also, as shown in FIG. 12, the potential Vcs1 of the first capacitor wiring 114 and the second capacitor wiring 12
The frequency of the fourth potential Vcs2 may be different from the frequency of the fourth capacitor wiring Vcs4 and the fifth capacitor wiring Vcs5.

なお、図11、図12において、第3の容量配線134の電位VcsはVcomで一定と
した場合を示したが、これに限られない。例えば、Vcs1とVcs2のハイの電位又は
ロウの電位としてもよいし、Vcs4とVcs5のハイの電位又はロウの電位としてもよ
いし、走査線の電位Vgと同じ電位とすることも可能である。また、Vcs3をある周波
数を有する電位としてもよい。
11 and 12 illustrate the case where the potential Vcs of the third capacitor wiring 134 is constant at Vcom; however, the present invention is not limited to this. For example, a high potential or a low potential of Vcs1 and Vcs2, a high potential or a low potential of Vcs4 and Vcs5, or the same potential as the potential Vg of the scanning line can be used. Further, Vcs3 may be a potential having a certain frequency.

このように、容量配線の振幅が異なるようにすることにより、副画素の液晶層に加わる電
圧の実効値が、各々異なるようにすることが出来る。その結果、液晶の配向状態が各々異
なる副画素が複数個配置されることになるため、斜めから見たときに、平均化され、視野
角を広くすることが出来る。
Thus, by making the amplitudes of the capacitor wirings different, the effective values of the voltages applied to the liquid crystal layers of the sub-pixels can be made different. As a result, a plurality of sub-pixels having different alignment states of the liquid crystal are arranged, so that when viewed obliquely, they are averaged and the viewing angle can be widened.

本実施の形態では、表示装置として液晶を用いた例を示したが、これに限られずEL素子
(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)等を用いた発光装置
に適用することも可能である。
In this embodiment mode, an example in which liquid crystal is used as a display device is described; however, the present invention is not limited thereto, and the present invention is applied to a light-emitting device using an EL element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element) or the like. It is also possible to do.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or part of the contents) described in each drawing of this embodiment can be applied, combined, or replaced with the contents (or part of the contents) described in the drawings of another embodiment. Etc. can be done freely. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of the case,
An example in the case of detailed description, an example in the case of application, an example of a related part, and the like are shown. Therefore, the contents described in other embodiments can be freely applied to, combined with, or replaced with this embodiment.

(実施の形態4)
本実施の形態においては、上記実施の形態で説明した画素の構成に関して説明する。
(Embodiment 4)
In this embodiment, the structure of the pixel described in the above embodiment will be described.

まず、上記図13で示した画素のレイアウトについて図27を参照して説明する。なお、
図27は、上記図13に示した複数の画素において、画素100bの模式図に相当する。
First, the pixel layout shown in FIG. 13 will be described with reference to FIG. In addition,
FIG. 27 corresponds to a schematic diagram of the pixel 100b in the plurality of pixels illustrated in FIG.

図27では、第1のトランジスタ113〜第3のトランジスタ133は、ゲート電極とし
ても機能しうる走査線101上に設けられた半導体膜161をチャネル領域として利用す
る。半導体膜161は、例えば、アモルファスシリコン(a−Si)、マイクロクリスタ
ルシリコン(μc−Si)等を用いることができる。また、容量線の電位を一定にする副
画素(ここでは、第3の副画素)を構成する液晶層(ここでは、第3の液晶層131)、
容量素子(ここでは、第3の容量素子132)を画素100bの真ん中に配置し、それと
隣接するように(紙面の上下に)容量線の電位を変化させる副画素を構成する液晶層(こ
こでは、第1の液晶層111、第2の液晶層121)を配置する。これにより、容量線(
ここでは、第1の容量線114、第2の容量線124)を上下の画素で共用しやすくする
ことができる。
In FIG. 27, the first transistor 113 to the third transistor 133 use a semiconductor film 161 provided over the scan line 101 that can also function as a gate electrode as a channel region. For example, amorphous silicon (a-Si), microcrystal silicon (μc-Si), or the like can be used for the semiconductor film 161. In addition, a liquid crystal layer (here, the third liquid crystal layer 131) constituting a sub-pixel (here, the third sub-pixel) that makes the potential of the capacitor line constant,
A capacitor element (here, the third capacitor element 132) is arranged in the middle of the pixel 100b, and a liquid crystal layer (here, a subpixel) that changes the potential of the capacitor line so as to be adjacent to the pixel 100b (up and down on the paper surface). The first liquid crystal layer 111 and the second liquid crystal layer 121) are disposed. As a result, the capacitance line (
Here, the first capacitor line 114 and the second capacitor line 124) can be easily shared by the upper and lower pixels.

第1の副画素を構成する第1の容量素子112は、第1の容量配線114を第1の電極と
し、当該第1の容量配線114上に設けられた導電膜163を第2の電極として設けるこ
とができる。また、導電膜163と第1の液晶層111を構成する第1の画素電極が電気
的に接続される。導電膜163は、信号線102を構成する導電膜と同時に設けることが
できる。
In the first capacitor element 112 included in the first subpixel, the first capacitor wiring 114 is used as a first electrode, and the conductive film 163 provided over the first capacitor wiring 114 is used as a second electrode. Can be provided. In addition, the conductive film 163 and the first pixel electrode included in the first liquid crystal layer 111 are electrically connected. The conductive film 163 can be provided at the same time as the conductive film included in the signal line 102.

第2の副画素を構成する第2の容量素子122は、第2の容量配線124を第1の電極と
し、当該第2の容量配線124上に設けられた導電膜163を第2の電極として設けるこ
とができる。また、導電膜163と第2の液晶層121を構成する第2の画素電極が電気
的に接続される。導電膜163は、信号線102を構成する導電膜と同時に設けることが
できる。
In the second capacitor element 122 included in the second subpixel, the second capacitor wiring 124 is used as a first electrode, and the conductive film 163 provided over the second capacitor wiring 124 is used as a second electrode. Can be provided. In addition, the conductive film 163 and the second pixel electrode included in the second liquid crystal layer 121 are electrically connected. The conductive film 163 can be provided at the same time as the conductive film included in the signal line 102.

第3の副画素を構成する第3の容量素子132は、第3の容量配線134を第1の電極と
し、当該第3の容量配線134上に設けられた導電膜163を第2の電極として設けるこ
とができる。また、導電膜163と第3の液晶層131を構成する第3の画素電極が電気
的に接続される。導電膜163は、信号線102を構成する導電膜と同時に設けることが
できる。
In the third capacitor element 132 included in the third subpixel, the third capacitor wiring 134 is used as a first electrode, and the conductive film 163 provided over the third capacitor wiring 134 is used as a second electrode. Can be provided. In addition, the conductive film 163 and the third pixel electrode included in the third liquid crystal layer 131 are electrically connected. The conductive film 163 can be provided at the same time as the conductive film included in the signal line 102.

また、容量線の電位を一定にする副画素(ここでは、第3の副画素)を構成する液晶層(
ここでは、液晶層131)、容量素子(ここでは、第3の容量素子132)を画素100
bの真ん中に配置し、それと隣接するように(ここでは、紙面の上下に)容量線の電位を
変化させる副画素(ここでは、第1の副画素、第2の副画素)を構成する液晶層(ここで
は、第1の液晶層111、第2の液晶層121)を配置する。これにより、容量線(ここ
では、第1の容量線114、第2の容量線124)を上下の画素で共用しやすくすること
ができる。
In addition, a liquid crystal layer (a third subpixel in this case) that makes the potential of the capacitor line constant (here, a third subpixel)
Here, the liquid crystal layer 131) and the capacitor (here, the third capacitor 132) are connected to the pixel 100.
a liquid crystal that constitutes a sub-pixel (here, the first sub-pixel and the second sub-pixel) that changes the potential of the capacitance line so as to be arranged in the middle of b and adjacent to it (in this case, above and below the page). Layers (here, the first liquid crystal layer 111 and the second liquid crystal layer 121) are arranged. Accordingly, the capacitor lines (here, the first capacitor line 114 and the second capacitor line 124) can be easily shared by the upper and lower pixels.

また、液晶層を構成する画素電極にスリットを設けてもよい。画素電極にスリットを設け
る場合には、液晶の配向(スリットの方向)を考慮して設けることが好ましい。例えば、
容量配線の電位を変化させる第1の副画素の第1の液晶層111を構成する第1の画素電
極に形成されるスリットの方向と、容量配線の電位を変化させる第2の副画素の第2の液
晶層121を構成する第2の画素電極に形成されるスリットの方向とを、第3の液晶層1
31を挟んで対称に設ける。また、容量配線の電位を変化させない第3の副画素において
は、第3の液晶層131を構成する第3の画素電極の中で液晶の配向(スリットの方向)
が異なる領域が形成されるように設ける。これにより、視野角を広くすることが可能とな
る。
In addition, a slit may be provided in the pixel electrode constituting the liquid crystal layer. When providing a slit in the pixel electrode, it is preferable to provide it in consideration of the orientation of the liquid crystal (direction of the slit). For example,
The direction of the slit formed in the first pixel electrode constituting the first liquid crystal layer 111 of the first subpixel that changes the potential of the capacitor wiring, and the second subpixel that changes the potential of the capacitor wiring. The direction of the slit formed in the second pixel electrode constituting the second liquid crystal layer 121 is defined as the third liquid crystal layer 1.
Provided symmetrically with respect to 31. Further, in the third subpixel in which the potential of the capacitor wiring is not changed, the liquid crystal orientation (slit direction) in the third pixel electrode constituting the third liquid crystal layer 131.
Are provided so that different regions are formed. This makes it possible to widen the viewing angle.

また、図27の構成において、上記図17で示したように、第3の副画素130において
、第3の容量配線134、第3の容量素子132を設けない構成としてもよい(図28)
。その結果、開口率の向上や、製造歩留まりの向上を図ることができる。
In the configuration of FIG. 27, as shown in FIG. 17, the third sub-pixel 130 may not be provided with the third capacitor wiring 134 and the third capacitor 132 (FIG. 28).
. As a result, it is possible to improve the aperture ratio and the manufacturing yield.

次に、上記図25で示した画素のレイアウトについて図29を参照して説明する。 Next, the layout of the pixel shown in FIG. 25 will be described with reference to FIG.

図29では、一つの画素につき走査線を複数(ここでは、走査線101、走査線201)
を設けた構成となっている。第1のトランジスタ113、第3のトランジスタ133は、
それぞれゲート電極として機能しうる走査線101の下方に設けられた半導体膜162を
チャネル領域として利用する。また、第2のトランジスタ123は、ゲート電極として機
能しうる第2の走査線201の下方に設けられた半導体膜162をチャネル領域として利
用する。半導体膜162は、例えば、多結晶シリコン(p−Si)等を用いることができ
る。
In FIG. 29, a plurality of scanning lines per pixel (here, scanning lines 101 and 201).
Is provided. The first transistor 113 and the third transistor 133 are
A semiconductor film 162 provided below the scanning line 101 that can function as a gate electrode is used as a channel region. The second transistor 123 uses a semiconductor film 162 provided below the second scan line 201 that can function as a gate electrode as a channel region. For example, polycrystalline silicon (p-Si) can be used for the semiconductor film 162.

第1の副画素を構成する第1の容量素子112は、第1の容量配線114を第1の電極と
し、当該第1の容量配線114の下方に設けられた半導体膜162を第2の電極として設
けることができる。なお、半導体膜162を第2の電極として用いる場合には、不純物元
素を導入することが好ましい。また、第2の電極となる半導体膜162と第1の液晶層1
11を構成する第1の画素電極が電気的に接続される。第1の容量配線114の第2の電
極となる半導体膜162を第1のトランジスタ113の半導体膜162と同時に設け、第
1の容量配線114を走査線101と同時に設けることによって、第1のトランジスタ1
13のゲート絶縁膜を第1の容量素子112の絶縁膜として利用することができ、容量を
大きくとることが可能となる。
In the first capacitor element 112 included in the first subpixel, the first capacitor wiring 114 is used as a first electrode, and the semiconductor film 162 provided below the first capacitor wiring 114 is used as a second electrode. Can be provided. Note that in the case where the semiconductor film 162 is used as the second electrode, an impurity element is preferably introduced. Further, the semiconductor film 162 to be the second electrode and the first liquid crystal layer 1
11 are electrically connected to each other. By providing the semiconductor film 162 serving as the second electrode of the first capacitor wiring 114 at the same time as the semiconductor film 162 of the first transistor 113 and providing the first capacitor wiring 114 at the same time as the scanning line 101, the first transistor 1
The thirteen gate insulating films can be used as the insulating film of the first capacitor 112, and the capacitance can be increased.

第2の副画素を構成する第2の容量素子122は、第2の容量配線124を第1の電極と
し、当該第2の容量配線124の下方に設けられた半導体膜162を第2の電極として設
けることができる。なお、半導体膜162を第2の電極として用いる場合には、不純物元
素を導入することが好ましい。また、第2の電極となる半導体膜162と第2の液晶層1
21を構成する第2の画素電極が電気的に接続される。第2の容量配線124の第2の電
極となる半導体膜162を第2のトランジスタ123の半導体膜162と同時に設け、第
2の容量配線124を走査線201と同時に設けることによって、第2のトランジスタ1
23のゲート絶縁膜を第2の容量素子122の絶縁膜として利用することができ、容量を
大きくとることが可能となる。
In the second capacitor element 122 included in the second subpixel, the second capacitor wiring 124 is used as a first electrode, and the semiconductor film 162 provided below the second capacitor wiring 124 is used as a second electrode. Can be provided. Note that in the case where the semiconductor film 162 is used as the second electrode, an impurity element is preferably introduced. Further, the semiconductor film 162 to be the second electrode and the second liquid crystal layer 1
2nd pixel electrode which comprises 21 is electrically connected. By providing the semiconductor film 162 serving as the second electrode of the second capacitor wiring 124 at the same time as the semiconductor film 162 of the second transistor 123 and providing the second capacitor wiring 124 at the same time as the scanning line 201, the second transistor 1
Thus, the gate insulating film 23 can be used as the insulating film of the second capacitor element 122, and the capacitance can be increased.

第3の副画素を構成する第3の容量素子132は、第3の容量配線134を第1の電極と
し、当該第3の容量配線134の下方に設けられた半導体膜162を第2の電極として設
けることができる。なお、半導体膜162を第2の電極として用いる場合には、不純物元
素を導入することが好ましい。また、第2の電極となる半導体膜162と第3の液晶層1
31を構成する第3の画素電極が電気的に接続される。第3の容量配線134の第2の電
極となる半導体膜162を第3のトランジスタ133の半導体膜162と同時に設け、第
3の容量配線134を走査線101と同時に設けることによって、第3のトランジスタ1
33のゲート絶縁膜を第3の容量素子132の絶縁膜として利用することができ、容量を
大きくとることが可能となる。
The third capacitor element 132 included in the third subpixel includes the third capacitor wiring 134 as a first electrode, and the semiconductor film 162 provided below the third capacitor wiring 134 as a second electrode. Can be provided. Note that in the case where the semiconductor film 162 is used as the second electrode, an impurity element is preferably introduced. Further, the semiconductor film 162 to be the second electrode and the third liquid crystal layer 1
3rd pixel electrode which comprises 31 is electrically connected. By providing the semiconductor film 162 serving as the second electrode of the third capacitor wiring 134 at the same time as the semiconductor film 162 of the third transistor 133 and providing the third capacitor wiring 134 at the same time as the scanning line 101, the third transistor 1
The 33 gate insulating film can be used as the insulating film of the third capacitor 132, and the capacitance can be increased.

また、容量線の電位を一定にする副画素(ここでは、第3の副画素)を構成する液晶層(
ここでは、液晶層131)、容量素子(ここでは、第3の容量素子132)を画素100
bの真ん中に配置し、それと隣接するように(紙面の上下に)容量線の電位を変化させる
副画素(ここでは、第1の副画素、第2の副画素)を構成する液晶層(ここでは、第1の
液晶層111、第2の液晶層121)を配置する。これにより、容量線(ここでは、第1
の容量線114、第2の容量線124)を上下の画素で共用しやすくすることができる。
In addition, a liquid crystal layer (a third subpixel in this case) that makes the potential of the capacitor line constant (here, a third subpixel)
Here, the liquid crystal layer 131) and the capacitor (here, the third capacitor 132) are connected to the pixel 100.
a liquid crystal layer (here, a first sub-pixel and a second sub-pixel) constituting a sub-pixel (here, a first sub-pixel and a second sub-pixel) that changes the potential of the capacitor line so as to be arranged in the middle of b and adjacent to it (up and down the paper surface) Then, the first liquid crystal layer 111 and the second liquid crystal layer 121) are arranged. As a result, the capacitance line (here, the first
The capacitor line 114 and the second capacitor line 124) can be easily shared by the upper and lower pixels.

また、液晶層を構成する画素電極にスリットを設けてもよい。画素電極にスリットを設け
る場合には、液晶の配向(スリットの方向)を考慮して設けることが好ましい。例えば、
容量配線の電位を変化させる第1の副画素の第1の液晶層111を構成する第1の画素電
極に形成されるスリットの方向と、容量配線の電位を変化させる第2の副画素の第2の液
晶層121を構成する第2の画素電極に形成されるスリットの方向とを、第3の液晶層1
31を挟んで対称に設ける。また、容量配線の電位を変化させない第3の副画素において
は、第3の液晶層131を構成する第3の画素電極の中で液晶の配向(スリットの方向)
が異なる領域が形成されるように設ける。これにより、視野角を広くすることが可能とな
る。
In addition, a slit may be provided in the pixel electrode constituting the liquid crystal layer. When providing a slit in the pixel electrode, it is preferable to provide it in consideration of the orientation of the liquid crystal (direction of the slit). For example,
The direction of the slit formed in the first pixel electrode constituting the first liquid crystal layer 111 of the first subpixel that changes the potential of the capacitor wiring, and the second subpixel that changes the potential of the capacitor wiring. The direction of the slit formed in the second pixel electrode constituting the second liquid crystal layer 121 is defined as the third liquid crystal layer 1.
Provided symmetrically with respect to 31. Further, in the third subpixel in which the potential of the capacitor wiring is not changed, the liquid crystal orientation (slit direction) in the third pixel electrode constituting the third liquid crystal layer 131.
Are provided so that different regions are formed. This makes it possible to widen the viewing angle.

また、図29の構成において、上記図26で示したように、第3の副画素130において
、第3の容量配線134、第3の容量素子132を設けない構成としてもよい(図30)
。その結果、開口率の向上や、製造歩留まりの向上を図ることができる。
In the configuration of FIG. 29, as shown in FIG. 26, the third sub-pixel 130 may not include the third capacitor wiring 134 and the third capacitor 132 (FIG. 30).
. As a result, it is possible to improve the aperture ratio and the manufacturing yield.

(実施の形態5)
本実施の形態においては、表示装置の画素構造について説明する。特に、液晶表示装置の
画素構造について説明する。
(Embodiment 5)
In this embodiment mode, a pixel structure of a display device is described. In particular, a pixel structure of a liquid crystal display device will be described.

各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の断面図を
参照して説明する。
A pixel structure in which each liquid crystal mode and a transistor are combined will be described with reference to a cross-sectional view of the pixel.

なお、トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリ
スタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体層を有す
る薄膜トランジスタ(TFT)などを用いることが出来る。
Note that as the transistor, a thin film transistor (TFT) including a non-single-crystal semiconductor layer typified by amorphous silicon, polycrystalline silicon, microcrystalline (also referred to as semi-amorphous) silicon, or the like can be used.

なお、トランジスタの構造としては、トップゲート型又はボトムゲート型などを用いるこ
とができる。なお、ボトムゲート型のトランジスタとしては、チャネルエッチ型又はチャ
ネル保護型などを用いることができる。
Note that a top gate type, a bottom gate type, or the like can be used as a structure of the transistor. Note that as the bottom-gate transistor, a channel etch type, a channel protection type, or the like can be used.

図60は、TN方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。
図60に示す画素構造を液晶表示装置に適用することによって、安価に液晶表示装置を製
造することができる。
FIG. 60 is an example of a cross-sectional view of a pixel in the case where a TN mode and a transistor are combined.
By applying the pixel structure shown in FIG. 60 to a liquid crystal display device, the liquid crystal display device can be manufactured at low cost.

図60に示す画素構造の特徴について説明する。図60に示した液晶分子10118は、
長軸と短軸を持った細長い分子である。液晶分子10118の向きを示すため、図60に
おいては、その長さによって表現している。すなわち、長く表現された液晶分子1011
8は、その長軸の向きが紙面に平行であり、短く表現された液晶分子10118ほど、そ
の長軸の向きが紙面の法線方向に近くなっているとする。つまり、図60に示した液晶分
子10118は、第1の基板10101に近いものと、第2の基板10116に近いもの
とでは、その長軸の向きが90度異なっており、これらの中間に位置する液晶分子101
18の長軸の向きは、これらを滑らかにつなぐような向きとなる。すなわち、図60に示
した液晶分子10118は、第1の基板10101と第2の基板10116の間で、90
度ねじれているような配向状態となっている。
Features of the pixel structure shown in FIG. 60 will be described. The liquid crystal molecules 10118 shown in FIG.
It is a long and narrow molecule with a major axis and a minor axis. In order to show the direction of the liquid crystal molecules 10118, the length is expressed in FIG. That is, the liquid crystal molecules 1011 expressed in a long way
8, the direction of the major axis is parallel to the paper surface, and the shorter the liquid crystal molecule 10118 expressed, the closer the major axis direction is to the normal direction of the paper surface. That is, the liquid crystal molecules 10118 shown in FIG. 60 have a major axis direction of 90 degrees different between the liquid crystal molecules 10118 close to the first substrate 10101 and the liquid crystal molecules 10118 close to the second substrate 10116. Liquid crystal molecules 101
The direction of the 18 major axes is a direction that smoothly connects them. In other words, the liquid crystal molecules 10118 illustrated in FIG. 60 are interposed between the first substrate 10101 and the second substrate 10116 by 90.
The orientation is twisted.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as a transistor is described. In the case of using a transistor including an amorphous semiconductor, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図60において、2枚の基板は、
第1の基板10101及び第2の基板10116である。第1の基板には、トランジスタ
及び画素電極が形成される。第2の基板には、遮光膜10114、カラーフィルタ101
15、第4の導電層10113、スペーサ10117、及び第2の配向膜10112が形
成される。
The liquid crystal display device has a basic part that displays an image, called a liquid crystal panel. The liquid crystal panel is bonded with two processed substrates with a gap of several micrometers,
It is manufactured by injecting a liquid crystal material between two substrates. In FIG. 60, the two substrates are
The first substrate 10101 and the second substrate 10116. Transistors and pixel electrodes are formed on the first substrate. The second substrate includes a light shielding film 10114 and a color filter 101.
15, a fourth conductive layer 10113, a spacer 10117, and a second alignment film 10112 are formed.

なお、第2の基板10116に遮光膜10114が形成されていなくてもよい。遮光膜1
0114を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1011
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
Note that the light-blocking film 10114 is not necessarily formed over the second substrate 10116. Shading film 1
In the case where 0114 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, the light shielding film 1011
When 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10116にカラーフィルタ10115が形成されていなくてもよい。
カラーフィルタ10115を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10115を形成しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1011
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
Note that the color filter 10115 is not necessarily formed over the second substrate 10116.
In the case where the color filter 10115 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10115 is not formed, a display device capable of color display by field sequential driving can be obtained. On the other hand, the color filter 1011
When forming 5, a display device capable of color display can be obtained.

なお、スペーサ10117の代わりに、球状のスペーサを散布してもよい。球状のスペー
サを散布する場合は、工程数が減少するため、製造コストを低減することができる。構造
が簡単であるので、歩留まりの向上を図ることができる。一方、スペーサ10117を形
成する場合は、スペーサの位置がばらつかないため、2枚の基板間の距離を一様にするこ
とができ、表示ムラの少ない表示装置を得ることができる。
Note that spherical spacers may be dispersed instead of the spacers 10117. When the spherical spacers are dispersed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, in the case where the spacer 10117 is formed, the position of the spacer does not vary, so that the distance between the two substrates can be made uniform, and a display device with little display unevenness can be obtained.

第1の基板10101に施す加工について説明する。 Processing performed on the first substrate 10101 will be described.

まず、第1の基板10101上に、第1の絶縁膜10102がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10102は成膜されていなくても
よい。第1の絶縁膜10102は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10102 is formed over the first substrate 10101 by a sputtering method, a printing method, a coating method, or the like. Note that the first insulating film 10102 is not necessarily formed. The first insulating film 10102 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the characteristics of the transistor.

次に、第1の絶縁膜10102上に、第1の導電層10103がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10103 is formed over the first insulating film 10102 by a photolithography method,
It is formed by a laser direct drawing method or an ink jet method.

次に、第2の絶縁膜10104がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10104は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10104 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10104, impurities from the substrate affect the semiconductor layer,
It has a function of preventing changes in characteristics of the transistor.

次に、第1の半導体層10105及び第2の半導体層10106が形成される。なお、第
1の半導体層10105及び第2の半導体層10106は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10105 and a second semiconductor layer 10106 are formed. Note that the first semiconductor layer 10105 and the second semiconductor layer 10106 are successively formed, and the shapes thereof are processed at the same time.

次に、第2の導電層10107がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10107の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお
、第2の導電層10107としては、透明性を有する材料を用いてもよいし、反射性を有
する材料を用いてもよい。
Next, the second conductive layer 10107 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Note that dry etching is preferably used as an etching method performed when the shape of the second conductive layer 10107 is processed. Note that the second conductive layer 10107 may be formed using a transparent material or a reflective material.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10106は、第2の導電層10107をマスクとして用いてエッチングされる。ま
た、マスクには第2の導電層10107の形状を加工するためのマスクを用いてエッチン
グしてもよい。そして、第2の半導体層10106が除去された部分の第1の半導体層1
0105がトランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすこ
とができるので、製造コストを低減することができる。
Next, a channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10106 is etched using the second conductive layer 10107 as a mask. Alternatively, etching may be performed using a mask for processing the shape of the second conductive layer 10107 as the mask. Then, the portion of the first semiconductor layer 1 from which the second semiconductor layer 10106 has been removed.
0105 is a transistor and a channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10108が形成され、第3の絶縁膜10108には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10108にコンタクトホールを形成
すると同時に、第2の絶縁膜10104にもコンタクトホールを形成してもよい。なお、
第3の絶縁膜10108の表面は、できるだけ平坦であることが好適である。なぜならば
、液晶が接する面の凹凸により、液晶分子の配向が影響を受けてしまうからである。
Next, a third insulating film 10108 is formed, and contact holes are selectively formed in the third insulating film 10108. Note that a contact hole may be formed in the second insulating film 10104 at the same time as a contact hole is formed in the third insulating film 10108. In addition,
The surface of the third insulating film 10108 is preferably as flat as possible. This is because the alignment of liquid crystal molecules is affected by the unevenness of the surface in contact with the liquid crystal.

次に、第3の導電層10109がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, the third conductive layer 10109 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like.

次に、第1の配向膜10110が形成される。なお、第1の配向膜10110を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10110 is formed. Note that after the first alignment film 10110 is formed,
In order to control the alignment of liquid crystal molecules, rubbing may be performed. The rubbing is a process of streaking the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be provided with orientation.

以上のように作製した第1の基板10101と、遮光膜10114、カラーフィルタ10
115、第4の導電層10113、スペーサ10117及び第2の配向膜10112が形
成された第2の基板10116とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、TN方
式では、第4の導電層10113は、第2の基板10116の全面に形成される。
The first substrate 10101 manufactured as described above, the light-shielding film 10114, and the color filter 10
115, the fourth conductive layer 10113, the spacer 10117, and the second substrate 10116 provided with the second alignment film 10112 are attached to each other with a gap of several micrometers by a sealant. Then, a liquid crystal material is injected between the two substrates. Note that in the TN mode, the fourth conductive layer 10113 is formed over the entire surface of the second substrate 10116.

図61(A)は、MVA(Multi−domain Vertical Alignm
ent)方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図61
(A)に示す画素構造を液晶表示装置に適用することによって、視野角が大きく、応答速
度が速く、コントラストの大きい液晶表示装置を得ることができる。
FIG. 61A shows MVA (Multi-domain Vertical Alignnm).
ent) is an example of a cross-sectional view of a pixel when a method and a transistor are combined. FIG.
By applying the pixel structure shown in (A) to a liquid crystal display device, a liquid crystal display device with a large viewing angle, a high response speed, and a high contrast can be obtained.

図61(A)に示す画素構造の特徴について説明する。MVA方式の液晶パネルの画素構
造の特徴について説明する。図61(A)に示した液晶分子10218は、長軸と短軸を
持った細長い分子である。液晶分子10218の向きを示すため、図61(A)において
は、その長さによって表現している。すなわち、長く表現された液晶分子10218は、
その長軸の向きが紙面に平行であり、短く表現された液晶分子10218ほど、その長軸
の向きが紙面の法線方向に近くなっているとする。つまり、図61(A)に示した液晶分
子10218は、その長軸の向きが配向膜の法線方向を向くように配向している。よって
、配向制御用突起10219のある部分の液晶分子10218は、配向制御用突起102
19を中心として放射状に配向する。この状態となることによって、視野角の大きい液晶
表示装置を得ることができる。
Features of the pixel structure illustrated in FIG. 61A are described. The characteristics of the pixel structure of the MVA liquid crystal panel will be described. A liquid crystal molecule 10218 illustrated in FIG. 61A is an elongated molecule having a major axis and a minor axis. In order to show the direction of the liquid crystal molecules 10218, the length is expressed in FIG. That is, the long expressed liquid crystal molecule 10218 is
It is assumed that the direction of the major axis is parallel to the paper surface, and the shorter the liquid crystal molecules 10218 expressed, the closer the major axis direction is to the normal direction of the paper surface. In other words, the liquid crystal molecules 10218 illustrated in FIG. 61A are aligned so that the direction of the long axis is in the normal direction of the alignment film. Therefore, the liquid crystal molecules 10218 in the portion where the alignment control protrusion 10219 is located are aligned with the alignment control protrusion 102
It is oriented radially around 19. In this state, a liquid crystal display device with a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as a transistor is described. In the case of using a transistor including an amorphous semiconductor, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図61(A)において、2枚の基
板は、第1の基板10201及び第2の基板10216である。第1の基板には、トラン
ジスタ及び画素電極が形成されている。第2の基板には、遮光膜10214、カラーフィ
ルタ10215、第4の導電層10213、スペーサ10217、第2の配向膜1021
2、及び配向制御用突起10219が形成されている。
The liquid crystal display device has a basic part that displays an image, called a liquid crystal panel. The liquid crystal panel is bonded with two processed substrates with a gap of several micrometers,
It is manufactured by injecting a liquid crystal material between two substrates. In FIG. 61A, the two substrates are a first substrate 10201 and a second substrate 10216. Transistors and pixel electrodes are formed on the first substrate. The second substrate includes a light-blocking film 10214, a color filter 10215, a fourth conductive layer 10213, a spacer 10217, and a second alignment film 1021.
2 and an alignment control protrusion 10219 are formed.

なお、第2の基板10216に遮光膜10214が形成されていなくてもよい。遮光膜1
0214を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1021
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
Note that the light-blocking film 10214 is not necessarily formed over the second substrate 10216. Shading film 1
In the case where 0214 is not formed, the manufacturing cost can be reduced because the number of steps is reduced. Since the structure is simple, the yield can be improved. On the other hand, the light shielding film 1021
When 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10216にカラーフィルタ10215が形成されていなくてもよい。
カラーフィルタ10215を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10215を作製しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1021
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
Note that the color filter 10215 is not necessarily formed over the second substrate 10216.
In the case where the color filter 10215 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10215 is not manufactured, a display device capable of color display by field sequential driving can be obtained. On the other hand, the color filter 1021
When forming 5, a display device capable of color display can be obtained.

なお、第2の基板10216にスペーサ10217の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10217を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Note that spherical spacers may be dispersed over the second substrate 10216 instead of the spacers 10217. When the spherical spacers are dispersed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. on the other hand,
In the case where the spacer 10217 is formed, the position of the spacer does not vary, so that the distance between the two substrates can be made uniform, and a display device with little display unevenness can be obtained.

第1の基板10201に施す加工について説明する。 Processing performed on the first substrate 10201 is described.

まず、第1の基板10201上に、第1の絶縁膜10202がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10202は成膜されていなくても
よい。第1の絶縁膜10202は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10202 is formed over the first substrate 10201 by a sputtering method, a printing method, a coating method, or the like. Note that the first insulating film 10202 is not necessarily formed. The first insulating film 10202 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the characteristics of the transistor.

次に、第1の絶縁膜10202上に、第1の導電層10203がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10203 is formed over the first insulating film 10202 by a photolithography method.
It is formed by a laser direct drawing method or an ink jet method.

次に、第2の絶縁膜10204がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10204は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10204 is formed over the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10204, impurities from the substrate affect the semiconductor layer,
It has a function of preventing changes in characteristics of the transistor.

次に、第1の半導体層10205及び第2の半導体層10206が形成される。なお、第
1の半導体層10205及び第2の半導体層10206は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10205 and a second semiconductor layer 10206 are formed. Note that the first semiconductor layer 10205 and the second semiconductor layer 10206 are successively formed, and the shapes thereof are processed at the same time.

次に、第2の導電層10207がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10207の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお
、第2の導電層10207としては、透明性を有する材料を用いてもよいし、反射性を有
する材料を用いてもよい。
Next, the second conductive layer 10207 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Note that dry etching is preferably used as an etching method performed when the shape of the second conductive layer 10207 is processed. Note that as the second conductive layer 10207, a transparent material or a reflective material may be used.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10206は、第2の導電層10207をマスクとして用いてエッチングされる。ま
た、マスクには第2の導電層10207の形状を加工するためのマスクを用いてエッチン
グしてもよい。そして、第2の半導体層10206が除去された部分の第1の半導体層1
0205がトランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすこ
とができるので、製造コストを低減することができる。
Next, a channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10206 is etched using the second conductive layer 10207 as a mask. Alternatively, etching may be performed using a mask for processing the shape of the second conductive layer 10207 as the mask. Then, the portion of the first semiconductor layer 1 from which the second semiconductor layer 10206 has been removed.
0205 is a transistor and a channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10208が形成され、第3の絶縁膜10208には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10208にコンタクトホールを形成
すると同時に、第2の絶縁膜10204にもコンタクトホールを形成してもよい。
Next, a third insulating film 10208 is formed, and contact holes are selectively formed in the third insulating film 10208. Note that a contact hole may be formed in the second insulating film 10204 at the same time as a contact hole is formed in the third insulating film 10208.

次に、第3の導電層10209がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, the third conductive layer 10209 is formed by a photolithography method, a laser direct drawing method, an ink jet method, or the like.

次に、第1の配向膜10210が形成される。なお、第1の配向膜10210を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10210 is formed. Note that after the first alignment film 10210 is formed,
In order to control the alignment of liquid crystal molecules, rubbing may be performed. The rubbing is a process of streaking the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be provided with orientation.

以上のように作製した第1の基板10201と、遮光膜10214、カラーフィルタ10
215、第4の導電層10213、スペーサ10217、及び第2の配向膜10212を
作製した第2の基板10216とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、MVA
方式では、第4の導電層10213は、第2の基板10216の全面に形成されている。
なお、第4の導電層10213に接して、配向制御用突起10219が形成されている。
配向制御用突起10219の形状は、滑らかな曲面を持った形状であることが好ましい。
こうすることで、近接する液晶分子10218の配向が極近いものとなるため、配向不良
を低減することができる。配向膜の段切れによって起こる配向膜の不良を低減することが
できる。
The first substrate 10201 manufactured as described above, the light shielding film 10214, and the color filter 10
215, the fourth conductive layer 10213, the spacer 10217, and the second substrate 10216 over which the second alignment film 10212 is formed are attached to each other with a gap of several micrometers by a sealant. Then, a liquid crystal material is injected between the two substrates. MVA
In the method, the fourth conductive layer 10213 is formed over the entire surface of the second substrate 10216.
Note that an alignment control protrusion 10219 is formed in contact with the fourth conductive layer 10213.
The shape of the orientation control protrusion 10219 is preferably a shape having a smooth curved surface.
By doing so, the alignment of the adjacent liquid crystal molecules 10218 becomes extremely close, so that alignment defects can be reduced. It is possible to reduce alignment film defects caused by alignment film disconnection.

図61(B)は、PVA(Paterned Vertical Alignment)
方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図61(B)に
示す画素構造を液晶表示装置に適用することによって、視野角が大きく、応答速度が速く
、コントラストの大きい液晶表示装置を得ることができる。
FIG. 61 (B) shows a PVA (Patterned Vertical Alignment).
FIG. 3 is an example of a cross-sectional view of a pixel when a method and a transistor are combined. By applying the pixel structure shown in FIG. 61B to a liquid crystal display device, a liquid crystal display device with a wide viewing angle, a high response speed, and a high contrast can be obtained.

図61(B)に示す画素構造の特徴について説明する。図61(B)に示した液晶分子1
0248は、長軸と短軸を持った細長い分子である。液晶分子10248の向きを示すた
め、図61(B)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10248は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10248ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
61(B)に示した液晶分子10248は、その長軸の向きが配向膜の法線方向を向くよ
うに配向している。よって、電極切り欠き部10249のある部分の液晶分子10248
は、電極切り欠き部10249と第4の導電層10243の境界を中心として放射状に配
向する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる
Features of the pixel structure illustrated in FIG. 61B are described. Liquid crystal molecule 1 shown in FIG.
0248 is an elongated molecule having a major axis and a minor axis. In order to show the direction of the liquid crystal molecules 10248, the length is expressed in FIG. In other words, the liquid crystal molecule 10248 expressed in a long direction has a long axis direction parallel to the paper surface, and the liquid crystal molecule 10248 expressed in a short direction has a long axis direction closer to the normal direction of the paper surface. . That is, the liquid crystal molecules 10248 illustrated in FIG. 61B are aligned so that the direction of the long axis thereof is in the normal direction of the alignment film. Therefore, the liquid crystal molecules 10248 in a portion where the electrode notch 10249 is present.
Are radially oriented around the boundary between the electrode notch 10249 and the fourth conductive layer 10243. In this state, a liquid crystal display device with a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as a transistor is described. In the case of using a transistor including an amorphous semiconductor, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図61(B)において、2枚の基
板は、第1の基板10231、及び第2の基板10246である。第1の基板には、トラ
ンジスタ及び画素電極が形成されている。第2の基板には、遮光膜10244、カラーフ
ィルタ10245、第4の導電層10243、スペーサ10247、及び第2の配向膜1
0242が形成されている。
The liquid crystal display device has a basic part that displays an image, called a liquid crystal panel. The liquid crystal panel is bonded with two processed substrates with a gap of several micrometers,
It is manufactured by injecting a liquid crystal material between two substrates. In FIG. 61B, the two substrates are a first substrate 10231 and a second substrate 10246. Transistors and pixel electrodes are formed on the first substrate. The second substrate includes a light shielding film 10244, a color filter 10245, a fourth conductive layer 10243, a spacer 10247, and the second alignment film 1.
0242 is formed.

なお、第2の基板10246に遮光膜10244が形成されていなくてもよい。遮光膜1
0244を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1024
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
Note that the light-blocking film 10244 is not necessarily formed over the second substrate 10246. Shading film 1
In the case where 0244 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. Meanwhile, the light shielding film 1024
When 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10246にカラーフィルタ10245が形成されていなくてもよい。
カラーフィルタ10245を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10245を作製しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1024
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
Note that the color filter 10245 is not necessarily formed over the second substrate 10246.
In the case where the color filter 10245 is not formed, the manufacturing cost can be reduced because the number of steps is reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10245 is not manufactured, a display device capable of color display by field sequential driving can be obtained. On the other hand, the color filter 1024
When forming 5, a display device capable of color display can be obtained.

なお、第2の基板10246にスペーサ10247の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10247を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Note that spherical spacers may be dispersed over the second substrate 10246 instead of the spacers 10247. When the spherical spacers are dispersed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. on the other hand,
In the case of forming the spacer 10247, since the position of the spacer does not vary, the distance between the two substrates can be made uniform, and a display device with little display unevenness can be obtained.

第1の基板10231に施す加工について説明する。 Processing performed on the first substrate 10231 will be described.

まず、第1の基板10231上に、第1の絶縁膜10232がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10232は成膜されていなくても
よい。第1の絶縁膜10232は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10232 is formed over the first substrate 10231 by a sputtering method, a printing method, a coating method, or the like. Note that the first insulating film 10232 is not necessarily formed. The first insulating film 10232 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the characteristics of the transistor.

次に、第1の絶縁膜10232上に、第1の導電層10233がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10233 is formed over the first insulating film 10232 by a photolithography method,
It is formed by a laser direct drawing method or an ink jet method.

次に、第2の絶縁膜10234がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10234は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10234 is formed over the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10234, impurities from the substrate affect the semiconductor layer,
It has a function of preventing changes in characteristics of the transistor.

次に、第1の半導体層10235及び第2の半導体層10236が形成される。なお、第
1の半導体層10235及び第2の半導体層10236は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10235 and a second semiconductor layer 10236 are formed. Note that the first semiconductor layer 10235 and the second semiconductor layer 10236 are successively formed, and the shapes thereof are processed at the same time.

次に、第2の導電層10237がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10237の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10237としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10237 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Note that dry etching is preferable as an etching method performed when the shape of the second conductive layer 10237 is processed. In addition,
As the second conductive layer 10237, a transparent material or a reflective material may be used.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10236は、第2の導電層10237をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10237の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10236が除去された部分の第1の導電層10233がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, a channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10236 is etched using the second conductive layer 10237 as a mask. Alternatively, etching is performed using a mask for processing the shape of the second conductive layer 10237. Then, the portion of the first conductive layer 10233 from which the second semiconductor layer 10236 is removed becomes a transistor and a channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10238が形成され、第3の絶縁膜10238には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10238にコンタクトホールを形成
すると同時に、第2の絶縁膜10234にもコンタクトホールを形成してもよい。なお、
第3の絶縁膜10238の表面は、できるだけ平坦であることが好適である。なぜならば
、液晶が接する面の凹凸により、液晶分子の配向が影響を受けてしまうからである。
Next, a third insulating film 10238 is formed, and contact holes are selectively formed in the third insulating film 10238. Note that a contact hole may be formed in the second insulating film 10234 at the same time as the contact hole is formed in the third insulating film 10238. In addition,
The surface of the third insulating film 10238 is preferably as flat as possible. This is because the alignment of liquid crystal molecules is affected by the unevenness of the surface in contact with the liquid crystal.

次に、第3の導電層10239がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, the third conductive layer 10239 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like.

次に、第1の配向膜10240が形成される。なお、第1の配向膜10240を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10240 is formed. Note that after the first alignment film 10240 is formed,
In order to control the alignment of liquid crystal molecules, rubbing may be performed. The rubbing is a process of streaking the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be provided with orientation.

以上のように作製した第1の基板10231と、遮光膜10244、カラーフィルタ10
245、第4の導電層10243、スペーサ10247、及び第2の配向膜10242を
作製した第2の基板10246とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、PVA
方式では、第4の導電層10243にパターン加工が施され、電極切り欠き部10249
が形成される。なお、電極切り欠き部10249の形状に限定はないが、異なる向きを持
った複数の矩形を組み合わせた形状であるのが好適である。こうすることで、配向の異な
る複数の領域が形成できるので、視野角の大きな液晶表示装置を得ることができる。なお
、電極切り欠き部10249と第4の導電層10243の境界における第4の導電層10
243の形状は、滑らかな曲線であることが好適である。こうすることで、近接する液晶
分子10248の配向が極近いものとなるため、配向不良が低減する。第2の配向膜10
242が、電極切り欠き部10249によって段切れを起こしてしまうことによる、配向
膜の不良も低減することができる。
The first substrate 10231 manufactured as described above, the light-shielding film 10244, and the color filter 10
245, the fourth conductive layer 10243, the spacer 10247, and the second substrate 10246 on which the second alignment film 10242 is formed are attached to each other with a gap of several micrometers by a sealant. Then, a liquid crystal material is injected between the two substrates. PVA
In the method, pattern processing is performed on the fourth conductive layer 10243 and the electrode notch 10249 is formed.
Is formed. The shape of the electrode notch 10249 is not limited, but is preferably a shape in which a plurality of rectangles having different directions are combined. By doing so, a plurality of regions having different orientations can be formed, so that a liquid crystal display device with a large viewing angle can be obtained. Note that the fourth conductive layer 10 at the boundary between the electrode notch 10249 and the fourth conductive layer 10243 is used.
The shape of 243 is preferably a smooth curve. By doing so, the alignment of the adjacent liquid crystal molecules 10248 becomes very close, so that alignment defects are reduced. Second alignment film 10
It is possible to reduce defects in the alignment film caused by the step 242 being cut off by the electrode notch 10249.

図62(A)は、IPS(In−Plane−Switching)方式とトランジスタ
とを組み合わせた場合の画素の断面図の一例である。図62(A)に示す画素構造を液晶
表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小
さい液晶表示装置を得ることができる。
FIG. 62A is an example of a cross-sectional view of a pixel in the case where an IPS (In-Plane-Switching) method and a transistor are combined. By applying the pixel structure shown in FIG. 62A to a liquid crystal display device, a liquid crystal display device with a large viewing angle in principle and a small dependence of response speed on gray scale can be obtained.

図62(A)に示す画素構造の特徴について説明する。図62(A)に示した液晶分子1
0318は、長軸と短軸を持った細長い分子である。液晶分子10318の向きを示すた
め、図62(A)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10318は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10318ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
62(A)に示した液晶分子10318は、その長軸の向きが常に基板と水平の方向を向
くように配向している。図62(A)においては、電界のない状態における配向を表して
いるが、液晶分子10318に電界がかかったときは、その長軸の向きが常に基板と水平
の方向を保ったまま、水平面内で回転する。この状態となることによって、視野角の大き
い液晶表示装置を得ることができる。
Features of the pixel structure illustrated in FIG. Liquid crystal molecule 1 shown in FIG.
0318 is an elongated molecule having a major axis and a minor axis. In order to show the direction of the liquid crystal molecules 10318, the length is expressed in FIG. In other words, the liquid crystal molecule 10318 expressed in a long direction has a long axis direction parallel to the paper surface, and the liquid crystal molecule 10318 expressed in a short direction has a long axis direction closer to the normal direction of the paper surface. . That is, the liquid crystal molecules 10318 illustrated in FIG. 62A are aligned so that the direction of the long axis is always in the horizontal direction to the substrate. In FIG. 62A, orientation is shown in the absence of an electric field. However, when an electric field is applied to the liquid crystal molecules 10318, the orientation of the major axis always remains horizontal with the substrate, and the horizontal plane is maintained. Rotate with. In this state, a liquid crystal display device with a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as a transistor is described. In the case of using a transistor including an amorphous semiconductor, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図62(A)において、2枚の基
板は、第1の基板10301、及び第2の基板10316である。第1の基板には、トラ
ンジスタ及び画素電極が形成されている。第2の基板には、遮光膜10314、カラーフ
ィルタ10315、スペーサ10317、及び第2の配向膜10312が形成されている
The liquid crystal display device has a basic part that displays an image, called a liquid crystal panel. The liquid crystal panel is bonded with two processed substrates with a gap of several micrometers,
It is manufactured by injecting a liquid crystal material between two substrates. In FIG. 62A, the two substrates are a first substrate 10301 and a second substrate 10316. Transistors and pixel electrodes are formed on the first substrate. A light-blocking film 10314, a color filter 10315, a spacer 10317, and a second alignment film 10312 are formed over the second substrate.

なお、第2の基板10316に遮光膜10314が形成されていなくてもよい。遮光膜1
0314を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1031
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
Note that the light-blocking film 10314 is not necessarily formed over the second substrate 10316. Shading film 1
When 0314 is not formed, the manufacturing cost can be reduced because the number of steps is reduced. Since the structure is simple, the yield can be improved. On the other hand, the light shielding film 1031
When 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10316にカラーフィルタ10315が形成されていなくてもよい。
カラーフィルタ10315を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。ただし、カラーフィルタ10315を形成しない場合でも、フィー
ルドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。構造
が簡単であるので、歩留まりの向上を図ることができる。一方、カラーフィルタ1031
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
Note that the color filter 10315 is not necessarily formed over the second substrate 10316.
In the case where the color filter 10315 is not formed, the number of steps is reduced, so that manufacturing cost can be reduced. However, even when the color filter 10315 is not formed, a display device capable of color display by field sequential driving can be obtained. Since the structure is simple, the yield can be improved. On the other hand, the color filter 1031
When forming 5, a display device capable of color display can be obtained.

なお、第2の基板10316にスペーサ10317の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10317を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Note that spherical spacers may be dispersed over the second substrate 10316 instead of the spacers 10317. When the spherical spacers are dispersed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. on the other hand,
When the spacer 10317 is formed, the position of the spacer does not vary, so that the distance between the two substrates can be uniform, and a display device with little display unevenness can be obtained.

第1の基板10301に施す加工について説明する。 Processing performed on the first substrate 10301 is described.

まず、第1の基板10301上に、第1の絶縁膜10302がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10302は成膜されていなくても
よい。第1の絶縁膜10302は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10302 is formed over the first substrate 10301 by a sputtering method, a printing method, a coating method, or the like. Note that the first insulating film 10302 is not necessarily formed. The first insulating film 10302 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the characteristics of the transistor.

次に、第1の絶縁膜10302上に、第1の導電層10303がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10303 is formed over the first insulating film 10302 by a photolithography method.
It is formed by a laser direct drawing method or an ink jet method.

次に、第2の絶縁膜10304がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10304は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10304 is formed over the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10304, impurities from the substrate affect the semiconductor layer,
It has a function of preventing changes in characteristics of the transistor.

次に、第1の半導体層10305及び第2の半導体層10306が形成される。なお、第
1の半導体層10305及び第2の半導体層10306は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10305 and a second semiconductor layer 10306 are formed. Note that the first semiconductor layer 10305 and the second semiconductor layer 10306 are successively formed, and the shapes thereof are processed at the same time.

次に、第2の導電層10307がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10307の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお
、第2の導電層10307としては、透明性を有する材料を用いてもよいし、反射性を有
する材料を用いてもよい。
Next, the second conductive layer 10307 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Note that dry etching is preferably used as an etching method performed when the shape of the second conductive layer 10307 is processed. Note that as the second conductive layer 10307, a transparent material or a reflective material may be used.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10306は、第2の導電層10307をマスクとして用いてエッチングされる。ま
た、マスクには第2の導電層10307の形状を加工するためのマスクを用いてエッチン
グしてもよい。そして、第2の半導体層10306が除去された部分の第1の半導体層1
0305がトランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすこ
とができるので、製造コストを低減することができる。
Next, a channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10306 is etched using the second conductive layer 10307 as a mask. Alternatively, etching may be performed using a mask for processing the shape of the second conductive layer 10307 as the mask. Then, the portion of the first semiconductor layer 1 from which the second semiconductor layer 10306 has been removed.
0305 becomes a transistor and a channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10308が形成され、第3の絶縁膜10308には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10308にコンタクトホールを形成
すると同時に、第2の絶縁膜10304にもコンタクトホールを形成してもよい。
Next, a third insulating film 10308 is formed, and contact holes are selectively formed in the third insulating film 10308. Note that a contact hole may be formed in the second insulating film 10304 at the same time as a contact hole is formed in the third insulating film 10308.

次に、第3の導電層10309がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。ここで、第3の導電層10309の形状は、互いにかみ
合った2つの櫛歯状とする。一方の櫛歯状の電極がトランジスタのソース電極及びドレイ
ン電極の一方と電気的に接続され、他方の櫛歯状の電極が共通電極と電気的に接続される
。こうすることで、液晶分子10318に効果的に横方向の電界をかけることができる。
Next, the third conductive layer 10309 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Here, the shape of the third conductive layer 10309 is two comb teeth that are meshed with each other. One comb-like electrode is electrically connected to one of the source electrode and the drain electrode of the transistor, and the other comb-like electrode is electrically connected to the common electrode. By doing so, a horizontal electric field can be effectively applied to the liquid crystal molecules 10318.

次に、第1の配向膜10310が形成される。なお、第1の配向膜10310を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10310 is formed. Note that after the first alignment film 10310 is formed,
In order to control the alignment of liquid crystal molecules, rubbing may be performed. The rubbing is a process of streaking the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be provided with orientation.

以上のように作製した第1の基板10301と、遮光膜10314、カラーフィルタ10
315、スペーサ10317、及び第2の配向膜10312とがシール材によって数マイ
クロメートルのギャップを持たせて貼り合わせられる。そして、2枚の基板間に液晶材料
が注入される。
The first substrate 10301 manufactured as described above, the light shielding film 10314, and the color filter 10
315, the spacer 10317, and the second alignment film 10312 are attached to each other with a gap of several micrometers by a sealant. Then, a liquid crystal material is injected between the two substrates.

図62(B)は、FFS(Fringe Field Switching)方式ととト
ランジスタとを組み合わせた場合の画素の断面図の一例である。図62(B)に示す画素
構造を液晶表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調
依存性の小さい液晶表示装置を得ることができる。
FIG. 62B is an example of a cross-sectional view of a pixel in the case where an FFS (Fringe Field Switching) method and a transistor are combined. By applying the pixel structure shown in FIG. 62B to a liquid crystal display device, a liquid crystal display device with a large viewing angle in principle and a small dependence of response speed on gray scale can be obtained.

図62(B)に示す画素構造の特徴について説明する。図62(B)に示した液晶分子1
0348は、長軸と短軸を持った細長い分子である。液晶分子10348の向きを示すた
め、図62(B)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10348は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10348ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
62(B)に示した液晶分子10348は、その長軸の向きが常に基板と水平の方向を向
くように配向している。図62(B)においては、電界のない状態における配向を表して
いるが、液晶分子10348に電界がかかったときは、その長軸の向きが常に基板と水平
の方向を保ったまま、水平面内で回転する。この状態となることによって、視野角の大き
い液晶表示装置を得ることができる。
Features of the pixel structure illustrated in FIG. 62B are described. Liquid crystal molecule 1 shown in FIG.
0348 is an elongated molecule having a major axis and a minor axis. In order to show the direction of the liquid crystal molecules 10348, the length is expressed in FIG. In other words, the liquid crystal molecule 10348 expressed in a long direction has a direction of the long axis parallel to the paper surface, and the liquid crystal molecule 10348 expressed in a short direction has a long axis direction closer to the normal direction of the paper surface. . That is, the liquid crystal molecules 10348 illustrated in FIG. 62B are aligned so that the direction of the long axis is always in the horizontal direction to the substrate. In FIG. 62B, orientation in a state without an electric field is shown. However, when an electric field is applied to the liquid crystal molecules 10348, the orientation of the major axis always remains horizontal with the substrate, and the horizontal plane is maintained. Rotate with. In this state, a liquid crystal display device with a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as a transistor is described. In the case of using a transistor including an amorphous semiconductor, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図62(B)において、2枚の基
板は、第1の基板10331及び第2の基板10346である。第1の基板には、トラン
ジスタ及び画素電極が形成され、第2の基板には、遮光膜10344、カラーフィルタ1
0345、スペーサ10347、及び第2の配向膜10342が形成されている。
The liquid crystal display device has a basic part that displays an image, called a liquid crystal panel. The liquid crystal panel is bonded with two processed substrates with a gap of several micrometers,
It is manufactured by injecting a liquid crystal material between two substrates. In FIG. 62B, the two substrates are a first substrate 10331 and a second substrate 10346. Transistors and pixel electrodes are formed on the first substrate, and the light shielding film 10344 and the color filter 1 are formed on the second substrate.
0345, a spacer 10347, and a second alignment film 10342 are formed.

なお、第2の基板10346に遮光膜10344が形成されていなくてもよい。遮光膜1
0344を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1034
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
Note that the light-blocking film 10344 is not necessarily formed over the second substrate 10346. Shading film 1
In the case where 0344 is not formed, the manufacturing cost can be reduced because the number of steps is reduced. Since the structure is simple, the yield can be improved. On the other hand, the light shielding film 1034
When 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10346にカラーフィルタ10345を形成されていなくてもよい。
カラーフィルタ10345を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10345を形成しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1034
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
Note that the color filter 10345 is not necessarily formed over the second substrate 10346.
In the case where the color filter 10345 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10345 is not formed, a display device capable of color display by field sequential driving can be obtained. On the other hand, the color filter 1034
When forming 5, a display device capable of color display can be obtained.

なお、第2の基板10346にスペーサ10347の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10347を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Note that spherical spacers may be dispersed over the second substrate 10346 instead of the spacers 10347. When the spherical spacers are dispersed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. on the other hand,
In the case where the spacer 10347 is formed, since the position of the spacer does not vary, the distance between the two substrates can be made uniform, and a display device with little display unevenness can be obtained.

第1の基板10331に施す加工について説明する。 Processing performed on the first substrate 10331 will be described.

まず、第1の基板10331上に、第1の絶縁膜10332がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10332は成膜されていなくても
よい。第1の絶縁膜10332は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10332 is formed over the first substrate 10331 by a sputtering method, a printing method, a coating method, or the like. Note that the first insulating film 10332 is not necessarily formed. The first insulating film 10332 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the characteristics of the transistor.

次に、第1の絶縁膜10332上に、第1の導電層10333がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10333 is formed over the first insulating film 10332 by a photolithography method.
It is formed by a laser direct drawing method or an ink jet method.

次に、第2の絶縁膜10334がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10334は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10334 is formed over the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10334, impurities from the substrate affect the semiconductor layer,
It has a function of preventing changes in characteristics of the transistor.

次に、第1の半導体層10335及び第2の半導体層10336が形成される。なお、第
1の半導体層10335及び第2の半導体層10336は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10335 and a second semiconductor layer 10336 are formed. Note that the first semiconductor layer 10335 and the second semiconductor layer 10336 are successively formed, and the shapes thereof are processed at the same time.

次に、第2の導電層10337がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10337の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお
、第2の導電層10337としては、透明性を有する材料を用いてもよいし、反射性を有
する材料を用いてもよい。
Next, the second conductive layer 10337 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Note that dry etching is preferably used as an etching method performed when the shape of the second conductive layer 10337 is processed. Note that the second conductive layer 10337 may be formed using a transparent material or a reflective material.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10336は、第2の導電層10337をマスクとして用いてエッチングされる。ま
た、マスクには第2の導電層10337の形状を加工するためのマスクを用いてエッチン
グされる。そして、第2の半導体層10336が除去された部分の第1の半導体層103
35がトランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことが
できるので、製造コストを低減することができる。
Next, a channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10336 is etched using the second conductive layer 10337 as a mask. Further, the mask is etched using a mask for processing the shape of the second conductive layer 10337. Then, the portion of the first semiconductor layer 103 from which the second semiconductor layer 10336 has been removed.
35 is a transistor and a channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10338が形成され、第3の絶縁膜10338には選択的にコンタ
クトホールが形成されている。
Next, a third insulating film 10338 is formed, and contact holes are selectively formed in the third insulating film 10338.

次に、第3の導電層10339がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成されている。
Next, the third conductive layer 10339 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like.

次に、第4の絶縁膜10349が形成され、第4の絶縁膜10349には選択的にコンタ
クトホールが形成されている。なお、第4の絶縁膜10349の表面は、できるだけ平坦
であることが好適である。なぜならば、液晶が接する面の凹凸により、液晶分子の配向が
影響を受けてしまうからである。
Next, a fourth insulating film 10349 is formed, and contact holes are selectively formed in the fourth insulating film 10349. Note that the surface of the fourth insulating film 10349 is preferably as flat as possible. This is because the alignment of liquid crystal molecules is affected by the unevenness of the surface in contact with the liquid crystal.

次に、第4の導電層10343がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。ここで、第3の導電層10339の形状は、櫛歯状とす
る。
Next, the fourth conductive layer 10343 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Here, the third conductive layer 10339 has a comb shape.

次に、第1の配向膜10340が形成される。なお、第1の配向膜10340を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10340 is formed. Note that after the first alignment film 10340 is formed,
In order to control the alignment of liquid crystal molecules, rubbing may be performed. The rubbing is a process of streaking the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be provided with orientation.

以上のように作製した第1の基板10331と、遮光膜10344、カラーフィルタ10
345、スペーサ10347、及び第2の配向膜10342を、シール材によって数マイ
クロメートルのギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入すること
で、液晶パネルが作製できる。
The first substrate 10331 manufactured as described above, the light shielding film 10344, and the color filter 10
A liquid crystal panel can be manufactured by bonding 345, the spacer 10347, and the second alignment film 10342 with a sealant with a gap of several micrometers and injecting a liquid crystal material between the two substrates.

ここで、各導電層又は各絶縁膜に用いることができる材料について説明する。 Here, materials that can be used for each conductive layer or each insulating film will be described.

図60の第1の絶縁膜10102、図61(A)の第1の絶縁膜10202、図61(B
)の第1の絶縁膜10232、図62(A)の第1の絶縁膜10302、図62(B)の
第1の絶縁膜10332としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコ
ン膜(SiOxNy)等の絶縁膜を用いることができる。あるいは、第1の絶縁膜101
02は、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)等の
うちの2つ以上の膜を組み合わせた積層構造の絶縁膜を用いることができる。
The first insulating film 10102 in FIG. 60, the first insulating film 10202 in FIG. 61A, and FIG.
), The first insulating film 10302 in FIG. 62A, and the first insulating film 10332 in FIG. 62B, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film ( An insulating film such as SiOxNy can be used. Alternatively, the first insulating film 101
For 02, an insulating film having a stacked structure in which two or more films of a silicon oxide film, a silicon nitride film, a silicon oxynitride film (SiOxNy), or the like are combined can be used.

図60の第1の導電層10103、図61(A)の第1の導電層10203、図61(B
)の第1の導電層10233、図62(A)の第1の導電層10303、図62(A)の
第1の導電層10303、図62(B)の第1の導電層10333としては、Mo、Ti
、Al、Nd、Crなどを用いることができる。あるいは、Mo、Ti、Al、Nd、C
rなどのうちの2つ以上を組み合わせた積層構造を用いることもできる。
The first conductive layer 10103 in FIG. 60, the first conductive layer 10203 in FIG. 61A, and FIG.
), The first conductive layer 10303 in FIG. 62A, the first conductive layer 10303 in FIG. 62A, and the first conductive layer 10333 in FIG. Mo, Ti
Al, Nd, Cr, or the like can be used. Alternatively, Mo, Ti, Al, Nd, C
A stacked structure in which two or more of r and the like are combined can also be used.

図60の第2の絶縁膜10104、図61(A)の第2の絶縁膜10204、図61(B
)の第2の絶縁膜10234、図62(A)の第2の絶縁膜10304、図62(B)の
第2の絶縁膜10334としては、熱酸化膜、酸化シリコン膜、窒化シリコン膜又は酸化
窒化シリコン膜などを用いることができる。あるいは、熱酸化膜、酸化シリコン膜、窒化
シリコン膜又は酸化窒化シリコン膜などのうち2以上を組み合わせた積層構造などを用い
ることができる。なお、半導体層と接する部分では、酸化シリコン膜であることが好まし
い。なぜなら、酸化シリコン膜にすると半導体層との界面におけるトラップ準位が少なく
なるからである。なお、Moと接する部分では、窒化シリコン膜であることが好ましい。
なぜなら、窒化シリコン膜はMoを酸化させないからである。
The second insulating film 10104 in FIG. 60, the second insulating film 10204 in FIG. 61A, and FIG.
), The second insulating film 10304 in FIG. 62A, and the second insulating film 10334 in FIG. 62B, a thermal oxide film, a silicon oxide film, a silicon nitride film, or an oxide film. A silicon nitride film or the like can be used. Alternatively, a stacked structure in which two or more of a thermal oxide film, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and the like are combined can be used. Note that a silicon oxide film is preferable in a portion in contact with the semiconductor layer. This is because the trap level at the interface with the semiconductor layer is reduced when a silicon oxide film is used. Note that a silicon nitride film is preferable in a portion in contact with Mo.
This is because the silicon nitride film does not oxidize Mo.

図60の第1の半導体層10105、図61(A)の第1の半導体層10205、図61
(B)の第1の半導体層10235、図62(A)の第1の半導体層10305、図62
(B)の第1の半導体層10335としては、シリコン又はシリコンゲルマニウム(Si
Ge)などを用いることができる。
The first semiconductor layer 10105 in FIG. 60, the first semiconductor layer 10205 in FIG. 61A, and FIG.
FIG. 62B illustrates the first semiconductor layer 10235 in FIG. 62B, the first semiconductor layer 10305 in FIG.
As the first semiconductor layer 10335 in (B), silicon or silicon germanium (Si
Ge) or the like can be used.

図60の第2の半導体層10106、図61(A)の第2の半導体層10206、図61
(B)の第2の半導体層10236、図62(A)の第2の半導体層10306、図62
(B)の第2の半導体層10336としては、リン等を含んだシリコン等を用いることが
できる。
The second semiconductor layer 10106 in FIG. 60, the second semiconductor layer 10206 in FIG.
FIG. 62B shows the second semiconductor layer 10236 in FIG. 62B, FIG. 62A shows the second semiconductor layer 10306 in FIG.
As the second semiconductor layer 10336 in (B), silicon containing phosphorus or the like can be used.

図60の第2の導電層10107及び第3の導電層10109、図61(A)の第2の導
電層10207及び第3の導電層10209、図61(B)の第2の導電層10237及
び第2の導電層10239、図62(A)の第2の導電層10307及び第2の導電層1
0309、もしくは図62(B)の第2の導電層10337、第3の導電層10339及
び第4の導電層10343の透明性を有する材料としては、酸化インジウムに酸化スズを
混ぜたインジウムスズ酸化物(ITO)膜、インジウムスズ酸化物(ITO)に酸化珪素
を混ぜたインジウムスズ珪素酸化物(ITSO)膜、酸化インジウムに酸化亜鉛を混ぜた
インジウム亜鉛酸化物(IZO)膜、酸化亜鉛膜又は酸化スズ膜などを用いることができ
る。なお、IZOとは、ITOに2〜20wt%の酸化亜鉛(ZnO)を混合させたター
ゲットを用いてスパッタリングにより形成される透明導電材料である。
The second conductive layer 10107 and the third conductive layer 10109 in FIG. 60, the second conductive layer 10207 and the third conductive layer 10209 in FIG. 61A, the second conductive layer 10237 in FIG. The second conductive layer 10239, the second conductive layer 10307 in FIG. 62A, and the second conductive layer 1
As a material having transparency of the second conductive layer 10337, the third conductive layer 10339, and the fourth conductive layer 10343 in FIG. 62B, indium tin oxide in which tin oxide is mixed with indium oxide is used. (ITO) film, indium tin oxide (ITSO) film in which silicon oxide is mixed with indium tin oxide (ITO), indium zinc oxide (IZO) film in which zinc oxide is mixed in zinc oxide, zinc oxide film or oxide A tin film or the like can be used. Note that IZO is a transparent conductive material formed by sputtering using a target in which 2 to 20 wt% of zinc oxide (ZnO) is mixed with ITO.

図60の第2の導電層10107及び第3の導電層10109、図61(A)の第2の導
電層10207及び第3の導電層10209、図61(B)の第2の導電層10237及
び第2の導電層10239、図62(A)の第2の導電層10307及び第2の導電層1
0309、もしくは図62(B)の第2の導電層10337、第2の導電層10339及
び第4の導電層10343の反射性を有する材料としては、Ti、Mo、Ta、Cr、W
、Alなどを用いることができる。あるいは、Ti、Mo、Ta、Cr、WとAlを積層
させた2層構造、AlをTi、Mo、Ta、Cr、Wなどの金属で挟んだ3層積層構造と
してもよい。
The second conductive layer 10107 and the third conductive layer 10109 in FIG. 60, the second conductive layer 10207 and the third conductive layer 10209 in FIG. 61A, the second conductive layer 10237 in FIG. The second conductive layer 10239, the second conductive layer 10307 in FIG. 62A, and the second conductive layer 1
As materials having reflectivity for the second conductive layer 10337, the second conductive layer 10339, and the fourth conductive layer 10343 in FIG. 62B, Ti, Mo, Ta, Cr, W
Al or the like can be used. Alternatively, a two-layer structure in which Ti, Mo, Ta, Cr, W, and Al are stacked, or a three-layer structure in which Al is sandwiched between metals such as Ti, Mo, Ta, Cr, and W may be used.

図60の第3の絶縁膜10108、図61(A)の第3の絶縁膜10208、図61(B
)の第3の絶縁膜10238、図61(B)の第3の導電層10239、図62(A)の
第3の絶縁膜10308、図62(B)の第3の絶縁膜10338及び第4の絶縁膜10
349としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)ある
いは、低誘電率の有機化合物材料(感光性又は非感光性の有機樹脂材料)などを用いるこ
とができる。あるいは、シロキサンを含む材料を用いることもできる。なお、シロキサン
は、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基
として、少なくとも水素を含む有機基(例えばアルキル基、アリール基)が用いられる。
あるいは、置換基としてフルオロ基を用いてもよい。あるいは、置換基として、少なくと
も水素を含む有機基と、フルオロ基とを用いてもよい。
The third insulating film 10108 in FIG. 60, the third insulating film 10208 in FIG. 61A, and FIG.
) Third insulating film 10238, FIG. 61B third conductive layer 10239, FIG. 62A third insulating film 10308, FIG. 62B third insulating film 10338 and fourth. Insulating film 10
As the material 349, an inorganic material (such as silicon oxide, silicon nitride, or silicon oxynitride) or a low dielectric constant organic compound material (such as a photosensitive or non-photosensitive organic resin material) can be used. Alternatively, a material containing siloxane can be used. Siloxane is a material in which a skeleton structure is formed by a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aryl group) is used.
Alternatively, a fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

図60の第1の配向膜10110、図61(A)の第1の配向膜10210、図61(B
)の第1の配向膜10240、図61(B)の第1の配向膜10310、図62(B)の
第1の配向膜10340としては、ポリイミドなどの高分子膜を用いることができる。
The first alignment film 10110 in FIG. 60, the first alignment film 10210 in FIG. 61A, and FIG.
), The first alignment film 10310 in FIG. 61B, and the first alignment film 10340 in FIG. 62B can be a polymer film such as polyimide.

次に、各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の上
面図(レイアウト図)を参照して説明する。
Next, a pixel structure in the case where each liquid crystal mode and a transistor are combined will be described with reference to a top view (layout diagram) of the pixel.

なお、液晶モードとしては、TN(Twisted Nematic)モード、IPS(
In−Plane−Switching)モード、FFS(Fringe Field
Switching)モード、MVA(Multi−domain Vertical
Alignment)モード、PVA(Patterned Vertical Ali
gnment)、ASM(Axially Symmetric aligned Mi
cro−cell)モード、OCB(Optical Compensated Bir
efringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqui
d Crystal)などを用いることができる。
As the liquid crystal mode, TN (Twisted Nematic) mode, IPS (
In-Plane-Switching mode, FFS (Fringe Field)
Switching mode, MVA (Multi-domain Vertical)
Alignment mode, PVA (Patterned Vertical Ali)
gmnent), ASM (Axial Symmetric Aligned Mi)
cro-cell) mode, OCB (Optical Compensated Bir)
efficiency mode, FLC (Ferroelectric Liquid)
Crystal) mode, AFLC (Antiferroelectric Liquid)
d Crystal) or the like can be used.

なお、トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリ
スタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体層を有す
る薄膜トランジスタ(TFT)などを用いることが出来る。
Note that as the transistor, a thin film transistor (TFT) including a non-single-crystal semiconductor layer typified by amorphous silicon, polycrystalline silicon, microcrystalline (also referred to as semi-amorphous) silicon, or the like can be used.

なお、トランジスタの構造としては、トップゲート型又はボトムゲート型などを用いるこ
とができる。ボトムゲート型のトランジスタとしては、チャネルエッチ型又はチャネル保
護型などを用いることができる。
Note that a top gate type, a bottom gate type, or the like can be used as a structure of the transistor. As the bottom-gate transistor, a channel etch type, a channel protection type, or the like can be used.

図63は、TN方式とトランジスタとを組み合わせた場合の副画素の上面図の一例である
。図63に示す画素構造を液晶表示装置に適用することによって、安価に液晶表示装置を
製造することができる。なお、図63では、説明の便宜上、一つの副画素の構成を示して
いる。つまり、図63に示した構成の副画素を複数設けることによって一つの画素を設け
ることができる。
FIG. 63 is an example of a top view of a subpixel in the case where a TN mode and a transistor are combined. By applying the pixel structure shown in FIG. 63 to a liquid crystal display device, the liquid crystal display device can be manufactured at low cost. Note that FIG. 63 shows the configuration of one subpixel for convenience of explanation. That is, one pixel can be provided by providing a plurality of subpixels having the structure shown in FIG.

図63に示す副画素は、走査線10401と、映像信号線10402と、容量線1040
3と、トランジスタ10404と、画素電極10405と、画素容量10406と、を有
している。
63 includes a scanning line 10401, a video signal line 10402, and a capacitor line 1040.
3, a transistor 10404, a pixel electrode 10405, and a pixel capacitor 10406.

走査線10401は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
402は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線104
01と映像信号線10402とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10401と。映像信号線10402との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10401と。映像信号線10
402と交差容量を低減することができる。
The scan line 10401 has a function of transmitting a signal (scan signal) to the pixel. Video signal line 10
Reference numeral 402 denotes a function for transmitting a signal (video signal) to a pixel. The scanning line 104
Since 01 and the video signal line 10402 are arranged in a matrix, they are formed of different conductive layers. Note that the scan line 10401. A semiconductor layer may be disposed at an intersection with the video signal line 10402. In this way, the scanning line 10401 is obtained. Video signal line 10
402 and the cross capacitance can be reduced.

容量線10403は、画素電極10405と平行に配置されている。容量線10403と
画素電極10405とが重なって配置されている部分が画素容量10406となる。なお
、容量線10403の一部は、映像信号線10402に沿って、映像信号線10402を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10402の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10403と映像信号線1040
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10403は、走査線10401と同様な材料で構成されている。
The capacitor line 10403 is arranged in parallel with the pixel electrode 10405. A portion where the capacitor line 10403 and the pixel electrode 10405 overlap is a pixel capacitor 10406. Note that a part of the capacitor line 10403 extends along the video signal line 10402 so as to surround the video signal line 10402. By doing so, crosstalk can be reduced. Crosstalk is a phenomenon in which the potential of an electrode that should hold a potential changes with a change in potential of the video signal line 10402. Note that the capacitor line 10403 and the video signal line 1040
By disposing the semiconductor layer between the two, the cross capacitance can be reduced. In addition,
The capacitor line 10403 is formed using a material similar to that of the scan line 10401.

トランジスタ10404は、映像信号線10402と画素電極10405を導通させるス
イッチとしての機能を有する。なお、トランジスタ10404のソース領域及びドレイン
領域の一方は、トランジスタ10404のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10404のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10404
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10404 functions as a switch for electrically connecting the video signal line 10402 and the pixel electrode 10405. Note that one of the source region and the drain region of the transistor 10404 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10404. Thus, the channel width of the transistor 10404 is increased, so that switching ability can be improved. Note that the transistor 10404
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10405は、トランジスタ10404のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10405は、映像信号線10402によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10405は、矩形であ
る。こうすることで、画素の開口率を大きくすることができる。なお、画素電極1040
5としては、透明性を有する材料又は反射性を有する材料を用いることができる。あるい
は、透明性を有する材料と反射性を有する材料とを組み合わせて、画素電極10405に
用いてもよい。
The pixel electrode 10405 is electrically connected to one of a source electrode and a drain electrode of the transistor 10404. The pixel electrode 10405 is an electrode for applying a signal voltage transmitted through the video signal line 10402 to the liquid crystal element. Note that the pixel electrode 10405 is rectangular. By doing so, the aperture ratio of the pixel can be increased. The pixel electrode 1040
As 5, a material having transparency or a material having reflectivity can be used. Alternatively, a material having transparency and a material having reflectivity may be combined and used for the pixel electrode 10405.

図64(A)は、MVA方式とトランジスタとを組み合わせた場合の副画素の上面図の一
例である。図64(A)に示す画素構造を液晶表示装置に適用することによって、視野角
が大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。な
お、図64では、説明の便宜上、一つの副画素の構成を示している。つまり、図63に示
した構成の副画素を複数設けることによって一つの画素を設けることができる。
FIG. 64A is an example of a top view of a subpixel in the case where an MVA method and a transistor are combined. By applying the pixel structure shown in FIG. 64A to a liquid crystal display device, a liquid crystal display device with a wide viewing angle, a high response speed, and a high contrast can be obtained. In FIG. 64, for convenience of explanation, the configuration of one subpixel is shown. That is, one pixel can be provided by providing a plurality of subpixels having the structure shown in FIG.

図64(A)に示す副画素は、走査線10501と、映像信号線10502と、容量線1
0503と、トランジスタ10504と、画素電極10505と、画素容量10506と
、配向制御用突起10507と、を有する。
64A includes a scanning line 10501, a video signal line 10502, and a capacitor line 1.
0503, a transistor 10504, a pixel electrode 10505, a pixel capacitor 10506, and an alignment control protrusion 10507.

走査線10501は、信号(走査信号)を副画素に伝達する機能を有する。映像信号線1
0502は、信号(映像信号)を副画素に伝達するための機能を有する。なお、走査線1
0501と映像信号線10502とは、マトリックス状に配置されるため、異なる層の導
電層で形成されている。なお、走査線10501と。映像信号線10502との交差部に
、半導体層が配置されていてもよい。こうすることで、走査線10501と。映像信号線
10502と交差容量を低減することができる。
The scanning line 10501 has a function of transmitting a signal (scanning signal) to a subpixel. Video signal line 1
0502 has a function for transmitting a signal (video signal) to a sub-pixel. Scan line 1
Since 0501 and the video signal line 10502 are arranged in a matrix, they are formed of different conductive layers. Note that the scan line 10501. A semiconductor layer may be disposed at an intersection with the video signal line 10502. In this way, the scanning line 10501 is obtained. The crossing capacitance with the video signal line 10502 can be reduced.

容量線10503は、画素電極10505と平行に配置されている。容量線10503と
画素電極10505とが重なって配置されている部分が画素容量10506となる。なお
、容量線10503の一部は、映像信号線10502に沿って、映像信号線10502を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10502の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10503と映像信号線1050
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10503は、走査線10501と同様な材料で構成されている。
The capacitor line 10503 is arranged in parallel with the pixel electrode 10505. A portion where the capacitor line 10503 and the pixel electrode 10505 overlap with each other is a pixel capacitor 10506. Note that a part of the capacitor line 10503 extends along the video signal line 10502 so as to surround the video signal line 10502. By doing so, crosstalk can be reduced. Crosstalk is a phenomenon in which the potential of an electrode that should hold a potential changes with a change in potential of the video signal line 10502. Note that the capacitor line 10503 and the video signal line 1050
By disposing the semiconductor layer between the two, the cross capacitance can be reduced. In addition,
The capacitor line 10503 is formed using a material similar to that of the scan line 10501.

トランジスタ10504は、映像信号線10502と画素電極10505を導通させるス
イッチとしての機能を有する。なお、トランジスタ10504のソース領域及びドレイン
領域の一方は、トランジスタ10504のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10504のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10504
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10504 functions as a switch for electrically connecting the video signal line 10502 and the pixel electrode 10505. Note that one of the source region and the drain region of the transistor 10504 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10504. Thus, the channel width of the transistor 10504 is increased, so that switching ability can be improved. Note that the transistor 10504
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10505は、トランジスタ10504のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10505は、映像信号線10502によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10505は、矩形であ
る。こうすることで、画素の開口率を大きくすることができる。なお、画素電極1050
5としては、透明性を有する材料又は反射性を有する材料を用いることができる。あるい
は、透明性を有する材料と反射性を有する材料とを組み合わせて、画素電極10505に
用いてもよい。
The pixel electrode 10505 is electrically connected to one of a source electrode and a drain electrode of the transistor 10504. The pixel electrode 10505 is an electrode for applying a signal voltage transmitted through the video signal line 10502 to the liquid crystal element. Note that the pixel electrode 10505 is rectangular. By doing so, the aperture ratio of the pixel can be increased. The pixel electrode 1050
As 5, a material having transparency or a material having reflectivity can be used. Alternatively, a material having transparency and a material having reflectivity may be combined and used for the pixel electrode 10505.

配向制御用突起10507は、対向基板に形成されている。配向制御用突起10507は
、液晶分子を放射状に配向させる機能を有する。なお、配向制御用突起10507の形状
に限定はない。例えば、配向制御用突起10507の形状は、くの字型となっていてもよ
い。こうすることで、液晶分子の配向が異なる複数の領域を形成することができる。視野
角の向上を図ることができる。
The orientation control protrusion 10507 is formed on the counter substrate. The alignment control protrusion 10507 has a function of radially aligning liquid crystal molecules. The shape of the alignment control protrusion 10507 is not limited. For example, the shape of the orientation control protrusion 10507 may be a dogleg shape. By doing so, it is possible to form a plurality of regions having different alignments of liquid crystal molecules. The viewing angle can be improved.

図64(B)は、PVA方式とトランジスタとを組み合わせた場合の副画素の上面図の一
例である。図64(B)に示す画素構造を液晶表示装置に適用することによって、視野角
が大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
FIG. 64B is an example of a top view of a subpixel in the case where a PVA method and a transistor are combined. By applying the pixel structure shown in FIG. 64B to a liquid crystal display device, a liquid crystal display device with a wide viewing angle, a high response speed, and a high contrast can be obtained.

図64(B)に示す副画素は、走査線10511と、映像信号線10512と、容量線1
0513と、トランジスタ10514と、画素電極10515と、画素容量10516と
、電極切り欠き部10517、を有する。
64B includes a scanning line 10511, a video signal line 10512, and a capacitor line 1.
0513, a transistor 10514, a pixel electrode 10515, a pixel capacitor 10516, and an electrode notch 10517.

走査線10511は、信号(走査信号)を副画素に伝達する機能を有する。映像信号線1
0512は、信号(映像信号)を副画素に伝達するための機能を有する。なお、走査線1
0511と映像信号線10512とは、マトリックス状に配置されるため、異なる層の導
電層で形成されている。なお、走査線10511と。映像信号線10512との交差部に
、半導体層が配置されていてもよい。こうすることで、走査線10511と。映像信号線
10512と交差容量を低減することができる。
The scanning line 10511 has a function of transmitting a signal (scanning signal) to a subpixel. Video signal line 1
0512 has a function for transmitting a signal (video signal) to a sub-pixel. Scan line 1
Since 0511 and the video signal line 10512 are arranged in a matrix, they are formed of different conductive layers. Note that the scan line 10511 is used. A semiconductor layer may be disposed at an intersection with the video signal line 10512. In this way, the scanning line 10511 is obtained. The crossing capacitance with the video signal line 10512 can be reduced.

容量線10513は、画素電極10515と平行に配置されている。容量線10513と
画素電極10515とが重なって配置されている部分が画素容量10516となる。なお
、容量線10513の一部は、映像信号線10512に沿って、映像信号線10512を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10512の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10513と映像信号線1051
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10513は、走査線10511と同様な材料で構成されている。
The capacitor line 10513 is arranged in parallel with the pixel electrode 10515. A portion where the capacitor line 10513 and the pixel electrode 10515 overlap with each other is a pixel capacitor 10516. Note that a part of the capacitor line 10513 extends along the video signal line 10512 so as to surround the video signal line 10512. By doing so, crosstalk can be reduced. Crosstalk is a phenomenon in which the potential of an electrode that should hold a potential changes with a change in potential of the video signal line 10512. Note that the capacitor line 10513 and the video signal line 1051 are provided.
By disposing the semiconductor layer between the two, the cross capacitance can be reduced. In addition,
The capacitor line 10513 is formed using a material similar to that of the scan line 10511.

トランジスタ10514は、映像信号線10512と画素電極10515を導通させるス
イッチとしての機能を有する。なお、トランジスタ10514のソース領域及びドレイン
領域の一方は、トランジスタ10514のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10514のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10514
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10514 functions as a switch for electrically connecting the video signal line 10512 and the pixel electrode 10515. Note that one of the source region and the drain region of the transistor 10514 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10514. Thus, the channel width of the transistor 10514 is increased, so that switching ability can be improved. Note that the transistor 10514
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10515は、トランジスタ10514のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10515は、映像信号線10512によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10515は、電極切り
欠き部10517の形状に合わせた形状である。具体的には、電極切り欠き部10517
のない部分に、画素電極10515を切り欠いた部分を形成したような形状である。こう
することで、液晶分子の配向が異なる複数の領域を形成することができる。視野角の向上
を図ることができる。なお、画素電極10515としては、透明性を有する材料又は反射
性を有する材料を用いることができる。あるいは、透明性を有する材料と反射性を有する
材料とを組み合わせて、画素電極10515に用いてもよい。
The pixel electrode 10515 is electrically connected to one of a source electrode and a drain electrode of the transistor 10514. The pixel electrode 10515 is an electrode for applying a signal voltage transmitted through the video signal line 10512 to the liquid crystal element. Note that the pixel electrode 10515 has a shape that matches the shape of the electrode notch 10517. Specifically, the electrode notch 10517
The shape is such that a portion in which the pixel electrode 10515 is not formed is formed in a portion without the mark. By doing so, it is possible to form a plurality of regions having different alignments of liquid crystal molecules. The viewing angle can be improved. Note that the pixel electrode 10515 can be formed using a transparent material or a reflective material. Alternatively, a material having transparency and a material having reflectivity may be combined and used for the pixel electrode 10515.

図65(A)は、IPS方式とトランジスタとを組み合わせた場合の副画素の上面図の一
例である。図65(A)に示す画素構造を液晶表示装置に適用することによって、原理的
に視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。な
お、図65では、説明の便宜上、一つの副画素の構成を示している。つまり、図63に示
した構成の副画素を複数設けることによって一つの画素を設けることができる。
FIG. 65A is an example of a top view of a subpixel in the case where an IPS mode and a transistor are combined. By applying the pixel structure shown in FIG. 65A to a liquid crystal display device, a liquid crystal display device having a large viewing angle in principle and a small dependence of response speed on gray scale can be obtained. In FIG. 65, for convenience of explanation, the configuration of one subpixel is shown. That is, one pixel can be provided by providing a plurality of subpixels having the structure shown in FIG.

図65(A)に示す副画素は、走査線10601と、映像信号線10602と、共通電極
10603と、トランジスタ10604と、画素電極10605と、を有する。
A subpixel illustrated in FIG. 65A includes a scanning line 10601, a video signal line 10602, a common electrode 10603, a transistor 10604, and a pixel electrode 10605.

走査線10601は、信号(走査信号)を副画素に伝達する機能を有する。映像信号線1
0602は、信号(映像信号)を副画素に伝達するための機能を有する。なお、走査線1
0601と映像信号線10602とは、マトリックス状に配置されるため、異なる層の導
電層で形成されている。なお、走査線10601と映像信号線10602との交差部に、
半導体層が配置されていてもよい。こうすることで、走査線10601と。映像信号線1
0602と交差容量を低減することができる。なお、映像信号線10602は、画素電極
10605の形状に合わせて形成されている。
The scanning line 10601 has a function of transmitting a signal (scanning signal) to a subpixel. Video signal line 1
0602 has a function for transmitting a signal (video signal) to a sub-pixel. Scan line 1
Since 0601 and the video signal line 10602 are arranged in a matrix, they are formed of different conductive layers. Note that at the intersection of the scanning line 10601 and the video signal line 10602,
A semiconductor layer may be disposed. In this way, the scanning line 10601 is obtained. Video signal line 1
0602 and the cross capacitance can be reduced. Note that the video signal line 10602 is formed in accordance with the shape of the pixel electrode 10605.

共通電極10603は、画素電極10605と平行に配置されている。共通電極1060
3は、横方向の電界を発生させるための電極である。なお、共通電極10603の形状は
、屈曲した櫛歯状である。なお、共通電極10603の一部は、映像信号線10602に
沿って、映像信号線10602を囲むように延設されている。こうすることで、クロスト
ークを低減することができる。クロストークとは、映像信号線10602の電位変化に伴
って、電位を保持するべき電極の電位が変化してしまう現象のことである。なお、共通電
極10603と映像信号線10602との間に半導体層を配置することによって、交差容
量を低減することができる。なお、共通電極10603の走査線10601と平行に配置
されている部分では、走査線10601と同様な材料で構成されている。共通電極106
03の画素電極10605と平行に配置されている部分では、画素電極10605と同様
な材料で構成されている。
The common electrode 10603 is disposed in parallel with the pixel electrode 10605. Common electrode 1060
Reference numeral 3 denotes an electrode for generating a horizontal electric field. Note that the common electrode 10603 has a bent comb shape. Note that part of the common electrode 10603 extends along the video signal line 10602 so as to surround the video signal line 10602. By doing so, crosstalk can be reduced. Crosstalk is a phenomenon in which the potential of an electrode that should hold a potential changes with a change in potential of the video signal line 10602. Note that by disposing a semiconductor layer between the common electrode 10603 and the video signal line 10602, cross capacitance can be reduced. Note that a portion of the common electrode 10603 arranged in parallel with the scan line 10601 is formed using a material similar to that of the scan line 10601. Common electrode 106
The portion arranged in parallel with the pixel electrode 10605 of 03 is made of the same material as that of the pixel electrode 10605.

トランジスタ10604は、映像信号線10602と画素電極10605を導通させるス
イッチとしての機能を有する。なお、トランジスタ10604のソース領域及びドレイン
領域の一方は、トランジスタ10604のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10604のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10604
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10604 functions as a switch for electrically connecting the video signal line 10602 and the pixel electrode 10605. Note that one of the source region and the drain region of the transistor 10604 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10604. Thus, the channel width of the transistor 10604 is increased, so that switching ability can be improved. Note that the transistor 10604
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10605は、トランジスタ10604のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10505は、映像信号線10602によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10605の形状は、屈
曲した櫛歯状の形状である。こうすることで、液晶分子に横電界をかけることができる。
液晶分子の配向が異なる複数の領域を形成することができる。視野角の向上を図ることが
できる。なお、画素電極10605としては、透明性を有する材料又は反射性を有する材
料を用いることができる。あるいは、透明性を有する材料と反射性を有する材料とを組み
合わせて、画素電極10605に用いてもよい。
The pixel electrode 10605 is electrically connected to one of a source electrode and a drain electrode of the transistor 10604. The pixel electrode 10505 is an electrode for applying a signal voltage transmitted through the video signal line 10602 to the liquid crystal element. Note that the pixel electrode 10605 has a bent comb-like shape. By doing so, a transverse electric field can be applied to the liquid crystal molecules.
A plurality of regions having different alignment of liquid crystal molecules can be formed. The viewing angle can be improved. Note that the pixel electrode 10605 can be formed using a transparent material or a reflective material. Alternatively, a material having transparency and a material having reflectivity may be combined and used for the pixel electrode 10605.

なお、共通電極10603のうち櫛歯状の部分と画素電極10605とは、別々の導電層
で形成されていてもよい。例えば、共通電極10603のうち櫛歯状の部分は、走査線1
0601又は映像信号線10602と同じ導電層で形成されていてもよい。同様に、画素
電極10605は、走査線10601又は映像信号線10602と同じ導電層で形成され
ていてもよい。
Note that the comb-like portion of the common electrode 10603 and the pixel electrode 10605 may be formed of different conductive layers. For example, the comb-like portion of the common electrode 10603 is the scanning line 1
It may be formed of the same conductive layer as 0601 or the video signal line 10602. Similarly, the pixel electrode 10605 may be formed using the same conductive layer as the scan line 10601 or the video signal line 10602.

図65(B)は、FFS方式とトランジスタとを組み合わせた場合の副画素の上面図であ
る。図65(B)に示す画素構造を液晶表示装置に適用することによって、原理的に視野
角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
FIG. 65B is a top view of a subpixel in the case where the FFS method and a transistor are combined. By applying the pixel structure shown in FIG. 65B to a liquid crystal display device, a liquid crystal display device having a large viewing angle in principle and a small dependence of response speed on gray scale can be obtained.

図65(B)に示す副画素は、走査線10611と、映像信号線10612と、共通電極
10613と、トランジスタ10614と、画素電極10615と、を備えていてもよい
The sub-pixel illustrated in FIG. 65B may include a scan line 10611, a video signal line 10612, a common electrode 10613, a transistor 10614, and a pixel electrode 10615.

走査線10611は、信号(走査信号)を副画素に伝達する機能を有する。映像信号線1
0612は、信号(映像信号)を副画素に伝達するための機能を有する。なお、走査線1
0611と映像信号線10612とは、マトリックス状に配置されるため、異なる層の導
電層で形成されている。なお、走査線10611と。映像信号線10612との交差部に
、半導体層が配置されていてもよい。こうすることで、走査線10611と。映像信号線
10612と交差容量を低減することができる。なお、映像信号線10612は、画素電
極10615の形状に合わせて形成されている。
The scanning line 10611 has a function of transmitting a signal (scanning signal) to a subpixel. Video signal line 1
0612 has a function for transmitting a signal (video signal) to a sub-pixel. Scan line 1
Since 0611 and the video signal line 10612 are arranged in a matrix, they are formed of different conductive layers. Note that the scan line 10611. A semiconductor layer may be disposed at an intersection with the video signal line 10612. In this way, the scanning line 10611 is obtained. The crossing capacitance with the video signal line 10612 can be reduced. Note that the video signal line 10612 is formed in accordance with the shape of the pixel electrode 10615.

共通電極10613は、画素電極10615の下部、及び画素電極10615と画素電極
10615との間の下部に一様に形成されている。なお、共通電極10613としては、
透明性を有する材料又は反射性を有する材料を用いることができる。あるいは、透明性を
有する材料と反射性を有する材料とを組み合わせて、共通電極10613に用いてもよい
The common electrode 10613 is uniformly formed below the pixel electrode 10615 and below the pixel electrode 10615 and the pixel electrode 10615. Note that as the common electrode 10613,
A material having transparency or a material having reflectivity can be used. Alternatively, a material having transparency and a material having reflectivity may be combined and used for the common electrode 10613.

トランジスタ10614は、映像信号線10612と画素電極10615を導通させるス
イッチとしての機能を有する。なお、トランジスタ10604のソース領域及びドレイン
領域の一方は、トランジスタ10614のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10614のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10614
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10614 functions as a switch for electrically connecting the video signal line 10612 and the pixel electrode 10615. Note that one of the source region and the drain region of the transistor 10604 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10614. Thus, the channel width of the transistor 10614 is increased, so that switching ability can be improved. Note that the transistor 10614
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10615は、トランジスタ10614のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10515は、映像信号線10612によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10615の形状は、屈
曲した櫛歯状の形状である。こうすることで、液晶分子に横電界をかけることができる。
なお、櫛歯状の画素電極10615は、共通電極10613の一様な部分よりも液晶層に
近いところに配置される。液晶分子の配向が異なる複数の領域を形成することができる。
視野角の向上を図ることができる。なお、画素電極10615としては、透明性を有する
材料又は反射性を有する材料を用いることができる。あるいは、透明性を有する材料と反
射性を有する材料とを組み合わせて、画素電極10615に用いてもよい。
The pixel electrode 10615 is electrically connected to one of a source electrode and a drain electrode of the transistor 10614. The pixel electrode 10515 is an electrode for applying a signal voltage transmitted through the video signal line 10612 to the liquid crystal element. Note that the pixel electrode 10615 has a bent comb-like shape. By doing so, a transverse electric field can be applied to the liquid crystal molecules.
Note that the comb-like pixel electrode 10615 is disposed closer to the liquid crystal layer than the uniform portion of the common electrode 10613. A plurality of regions having different alignment of liquid crystal molecules can be formed.
The viewing angle can be improved. Note that the pixel electrode 10615 can be formed using a transparent material or a reflective material. Alternatively, a material having transparency and a material having reflectivity may be combined and used for the pixel electrode 10615.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態およ
び実施例の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換え
などを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関し
て、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構
成させることが出来る。
Similarly, the contents (may be a part) described in each drawing of this embodiment are applied to and combined with the contents (may be a part) described in the drawings of another embodiment and examples. Or can be freely replaced. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each embodiment with a portion of another embodiment and an example.

なお、本実施の形態は、他の実施の形態および実施例で述べた内容(一部でもよい)を、
具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した
場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての
一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実
施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
Note that in this embodiment, the contents described in other embodiments and examples (may be a part)
Example when embodied, example when slightly modified, example when partially changed, example when improved, example when described in detail, example when applied, example with related parts And so on. Therefore, the contents described in other embodiment modes and examples can be freely applied to, combined with, or replaced with this embodiment mode.

(実施の形態6)
本実施の形態においては、液晶パネルの周辺部について説明する。
(Embodiment 6)
In the present embodiment, the peripheral portion of the liquid crystal panel will be described.

図66は、エッジライト式と呼ばれるバックライトユニット20101と、液晶パネル2
0107とを有している液晶表示装置の一例を示す。エッジライト式とは、バックライト
ユニットの端部に光源を配置し、その光源の蛍光を発光面全体から放射する方式である。
エッジライト式のバックライトユニットは、薄型で省電力化を図ることができる。
66 shows a backlight unit 20101 called an edge light type and the liquid crystal panel 2.
An example of a liquid crystal display device having 0107 is shown. The edge light type is a method in which a light source is arranged at the end of the backlight unit and the fluorescence of the light source is emitted from the entire light emitting surface.
The edge-light type backlight unit is thin and can save power.

バックライトユニット20101は、拡散板20102、導光板20103、反射板20
104、ランプリフレクタ20105及び光源20106によって構成される。
The backlight unit 20101 includes a diffusion plate 20102, a light guide plate 20103, and a reflection plate 20.
104, a lamp reflector 20105 and a light source 20106.

光源20106は必要に応じて発光する機能を有している。例えば、光源20106とし
ては冷陰極管、熱陰極管、発光ダイオード、無機EL又は有機ELなどが用いられる。ラ
ンプリフレクタ20105は、光源20106からの蛍光を効率よく導光板20103に
導く機能を有する。導光板20103は、蛍光を全反射させて、全面に光を導く機能を有
する。拡散板20102は、明度のムラを低減する機能を有する。反射板20104は、
導光板20103から下方向(液晶パネル20107と反対方向)に漏れた光を反射して
再利用する機能を有する。
The light source 20106 has a function of emitting light as necessary. For example, as the light source 20106, a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL, an organic EL, or the like is used. The lamp reflector 20105 has a function of efficiently guiding the fluorescence from the light source 20106 to the light guide plate 20103. The light guide plate 20103 has a function of totally reflecting fluorescence and guiding light to the entire surface. The diffuser plate 20102 has a function of reducing unevenness in brightness. The reflector 20104 is
It has a function of reflecting and reusing light leaked downward from the light guide plate 20103 (the direction opposite to the liquid crystal panel 20107).

なお、バックライトユニット20101には、光源20106の輝度を調整するための制
御回路が接続されている。この制御回路によって、光源20106の輝度を調整すること
ができる。
Note that a control circuit for adjusting the luminance of the light source 20106 is connected to the backlight unit 20101. With this control circuit, the luminance of the light source 20106 can be adjusted.

図67(A)、(B)、(C)及び(D)は、エッジライト式のバックライトユニットの
詳細な構成を示す図である。なお、拡散板、導光板及び反射板などはその説明を省略する
67 (A), (B), (C), and (D) are diagrams showing a detailed configuration of an edge light type backlight unit. Note that description of the diffusion plate, the light guide plate, and the reflection plate is omitted.

図67(A)に示すバックライトユニット20201は、光源として冷陰極管20203
を用いた構成である。そして、冷陰極管20203からの光を効率よく反射させるため、
ランプリフレクタ20202が設けられている。このような構成は、冷陰極管からの輝度
の強度のため、大型表示装置に用いることが多い。
A backlight unit 20201 illustrated in FIG. 67A has a cold cathode tube 20203 as a light source.
It is the structure using. And in order to reflect the light from the cold cathode tube 20203 efficiently,
A ramp reflector 20202 is provided. Such a configuration is often used for a large display device because of the intensity of luminance from the cold cathode fluorescent lamp.

図67(B)に示すバックライトユニット20211は、光源として発光ダイオード(L
ED)20213を用いた構成である。例えば、白色に発する発光ダイオード(W)20
213は所定の間隔に配置される。そして、発光ダイオード20213からの光を効率よ
く反射させるため、ランプリフレクタ20212が設けられている。
A backlight unit 20211 illustrated in FIG. 67B includes a light-emitting diode (L
ED) 20213 is used. For example, a white light emitting diode (W) 20
213 are arranged at predetermined intervals. A lamp reflector 20212 is provided to efficiently reflect light from the light emitting diode 20213.

発光ダイオードの輝度は高いので、発光ダイオードを用いた構成は大型表示装置に適する
。発光ダイオードの色再現性は優れているので、配置面積を小さくすることができる。し
たがって、表示装置の狭額縁化を図ることができる。
Since the luminance of the light emitting diode is high, a structure using the light emitting diode is suitable for a large display device. Since the color reproducibility of the light emitting diode is excellent, the arrangement area can be reduced. Therefore, it is possible to reduce the frame of the display device.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
Note that in the case where the light-emitting diode is mounted on a large display device, the light-emitting diode can be disposed on the back surface of the substrate. The light emitting diodes maintain a predetermined interval, and the light emitting diodes of each color are arranged in order. The color reproducibility can be improved by the arrangement of the light emitting diodes.

図67(C)に示すバックライトユニット20221は、光源として各色RGBの発光ダ
イオード(LED)20223、発光ダイオード20224(LED)、発光ダイオード
(LED)20225を用いた構成である。各色RGBの発光ダイオード20223(L
ED)、発光ダイオード20224(LED)、発光ダイオード20225(LED)は
、それぞれ所定の間隔に配置される。各色RGBの発光ダイオード20223(LED)
、発光ダイオード20224(LED)、発光ダイオード20225(LED)を用いる
ことによって、色再現性を高くすることができる。そして、発光ダイオードからの光を効
率よく反射させるため、ランプリフレクタ20222が設けられている。
A backlight unit 20221 illustrated in FIG. 67C includes a light-emitting diode (LED) 20223, a light-emitting diode 20224 (LED), and a light-emitting diode (LED) 20225 for each color RGB as a light source. Each color RGB light emitting diode 20223 (L
ED), the light emitting diode 20224 (LED), and the light emitting diode 20225 (LED) are arranged at predetermined intervals. RGB light emitting diodes 20223 (LED)
By using the light emitting diode 20224 (LED) and the light emitting diode 20225 (LED), color reproducibility can be improved. A lamp reflector 20222 is provided to efficiently reflect light from the light emitting diode.

発光ダイオードの輝度は高いので、光源として各色RGBの発光ダイオードを用いた構成
は大型表示装置に適する。色再現性が優れているので、配置面積を小さくすることができ
る。したがって、表示装置の狭額縁化を図ることができる。
Since the luminance of the light emitting diode is high, a configuration using light emitting diodes of each color RGB as a light source is suitable for a large display device. Since the color reproducibility is excellent, the arrangement area can be reduced. Therefore, it is possible to reduce the frame of the display device.

なお、時間に応じてRGBの発光ダイオードを順次点灯させることによって、カラー表示
を行うことができる。いわいるフィールドシーケンシャルモードである。
Note that color display can be performed by sequentially lighting the RGB light emitting diodes according to time. This is the so-called field sequential mode.

なお、白色を発する発光ダイオードと、各色RGBの発光ダイオード20223(LED
)、発光ダイオード20224(LED)、発光ダイオード20225(LED)とを組
み合わせることができる。
In addition, the light emitting diode which emits white, and the light emitting diode 20223 (LED of each color RGB)
), A light emitting diode 20224 (LED), and a light emitting diode 20225 (LED) can be combined.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
Note that in the case where the light-emitting diode is mounted on a large display device, the light-emitting diode can be disposed on the back surface of the substrate. The light emitting diodes maintain a predetermined interval, and the light emitting diodes of each color are arranged in order. The color reproducibility can be improved by the arrangement of the light emitting diodes.

図67(D)に示すバックライトユニット20231は、光源として各色RGBの発光ダ
イオード(LED)20233、発光ダイオード(LED)20234、発光ダイオード
(LED)20235を用いた構成である。例えば、各色RGBの発光ダイオード(LE
D)20233、発光ダイオード20234(LED)、発光ダイオード20235(L
ED)のうち発光強度の低い色(例えば緑)は複数配置されている。各色RGBの発光ダ
イオード20233(LED)、発光ダイオード20234(LED)、発光ダイオード
20235(LED)を用いることによって、色再現性を高くすることができる。そして
、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ20232が設
けられている。
A backlight unit 20231 illustrated in FIG. 67D includes a light-emitting diode (LED) 20233, a light-emitting diode (LED) 20234, and a light-emitting diode (LED) 20235 for each color RGB as a light source. For example, each color RGB light emitting diode (LE
D) 20233, light emitting diode 20234 (LED), light emitting diode 20235 (L
A plurality of colors (for example, green) having a low emission intensity among ED) are arranged. By using the light emitting diode 20233 (LED), the light emitting diode 20234 (LED), and the light emitting diode 20235 (LED) of each color RGB, color reproducibility can be improved. A lamp reflector 20232 is provided to efficiently reflect light from the light emitting diode.

発光ダイオードの輝度は高いので、光源として各色RGBの発光ダイオードを用いた構成
は大型表示装置に適する。発光ダイオードの色再現性は優れているので、配置面積を小さ
くすることができる。したがって、表示装置の狭額縁化を図ることができる。
Since the luminance of the light emitting diode is high, a configuration using light emitting diodes of each color RGB as a light source is suitable for a large display device. Since the color reproducibility of the light emitting diode is excellent, the arrangement area can be reduced. Therefore, it is possible to reduce the frame of the display device.

なお、時間に応じてRGBの発光ダイオードを順次点灯させることによって、カラー表示
を行うことができる。いわいるフィールドシーケンシャルモードである。
Note that color display can be performed by sequentially lighting the RGB light emitting diodes according to time. This is the so-called field sequential mode.

なお、白色を発する発光ダイオードと、各色RGBの発光ダイオード20233(LED
)、発光ダイオード20234(LED)、発光ダイオード20235(LED)とを組
み合わせることができる。
In addition, the light emitting diode which emits white, and the light emitting diode 20233 (LED of each color RGB)
), A light emitting diode 20234 (LED), and a light emitting diode 20235 (LED) can be combined.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
Note that in the case where the light-emitting diode is mounted on a large display device, the light-emitting diode can be disposed on the back surface of the substrate. The light emitting diodes maintain a predetermined interval, and the light emitting diodes of each color are arranged in order. The color reproducibility can be improved by the arrangement of the light emitting diodes.

図70(A)は、直下型と呼ばれるバックライトユニットと、液晶パネルとを有する液晶
表示装置の一例を示す。直下式とは、発光面の直下に光源を配置することで、その光源の
蛍光を発光面全体から放射する方式である。直下式のバックライトユニットは、発光光量
を効率よく利用することができる。
FIG. 70A illustrates an example of a liquid crystal display device including a backlight unit called a direct type and a liquid crystal panel. The direct type is a method in which a light source is arranged directly under a light emitting surface to emit fluorescence of the light source from the entire light emitting surface. The direct type backlight unit can efficiently use the amount of emitted light.

バックライトユニット20500は、拡散板20501、遮光板20502、ランプリフ
レクタ20503及び光源20504によって構成される。
The backlight unit 20500 includes a diffusion plate 20501, a light shielding plate 20502, a lamp reflector 20503, and a light source 20504.

光源20504は、必要に応じて発光する機能を有している。例えば、光源20505と
しては、冷陰極管、熱陰極管、発光ダイオード、無機EL又は有機ELなどが用いられる
。ランプリフレクタ20503は、光源20504の蛍光を効率よく拡散板20501及
び遮光板20502に導く機能を有する。遮光板20502は、光源20504の配置に
合わせて光が強いところほど遮光を多くすることで、明度のムラを低減する機能を有する
。拡散板20501は、さらに明度のムラを低減する機能を有する。
The light source 20504 has a function of emitting light as necessary. For example, as the light source 20505, a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL, an organic EL, or the like is used. The lamp reflector 20503 has a function of efficiently guiding the fluorescence of the light source 20504 to the diffusion plate 20501 and the light shielding plate 20502. The light shielding plate 20502 has a function of reducing unevenness in brightness by increasing the light shielding as the light is stronger in accordance with the arrangement of the light sources 20504. The diffusion plate 20501 further has a function of reducing brightness unevenness.

なお、バックライトユニット20500には、光源20504の輝度を調整するための制
御回路が接続されている。この制御回路によって、光源20504の輝度を調整すること
ができる。
Note that a control circuit for adjusting the luminance of the light source 20504 is connected to the backlight unit 20500. With this control circuit, the luminance of the light source 20504 can be adjusted.

図70(B)は、直下型と呼ばれるバックライトユニットと、液晶パネルとを有する液晶
表示装置の一例を示す。直下式とは、発光面の直下に光源を配置することで、その光源の
蛍光を発光面全体から放射する方式である。直下式のバックライトユニットは、発光光量
を効率よく利用することができる。
FIG. 70B illustrates an example of a liquid crystal display device including a backlight unit called a direct type and a liquid crystal panel. The direct type is a method in which a light source is arranged directly under a light emitting surface to emit fluorescence of the light source from the entire light emitting surface. The direct type backlight unit can efficiently use the amount of emitted light.

バックライトユニット20510は、拡散板20511、遮光板20512、ランプリフ
レクタ20513、各色RGBの光源(R)20514a、光源(G)20514b及び
光源(B)20514cによって構成される。
The backlight unit 20510 includes a diffusion plate 20511, a light shielding plate 20512, a lamp reflector 20513, RGB light sources (R) 20514a, light sources (G) 20514b, and light sources (B) 20514c.

各色RGBの光源20514a(R)、光源20514b(G)及び光源20514c(
B)は、必要に応じて発光する機能を有する。例えば、光源20514a(R)、光源2
0514b(G)及び光源20514c(B)としては、冷陰極管、熱陰極管、発光ダイ
オード、無機EL又は有機ELなどが用いられる。ランプリフレクタ20513は、光源
20514の蛍光を効率よく拡散板20511及び遮光板20512に導く機能を有する
。遮光板20512は、光源20514の配置に合わせて光が強いところほど遮光を多く
することで、明度のムラを低減する機能を有する。拡散板20511は、さらに明度のム
ラを低減する機能を有する。
Each color RGB light source 20514a (R), light source 20514b (G) and light source 20514c (
B) has a function of emitting light as necessary. For example, light source 20514a (R), light source 2
As the 0514b (G) and the light source 20514c (B), a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL, an organic EL, or the like is used. The lamp reflector 20513 has a function of efficiently guiding the fluorescence of the light source 20514 to the diffusion plate 20511 and the light shielding plate 20512. The light-shielding plate 20512 has a function of reducing unevenness in brightness by increasing the light-shielding as the light is stronger in accordance with the arrangement of the light sources 20514. The diffusion plate 20511 further has a function of reducing brightness unevenness.

なお、バックライトユニット20510には、各色RGBの光源20514a(R)、光
源20514b(G)及び光源20514c(B)の輝度を調整するための制御回路が接
続されている。この制御回路によって、各色RGBの光源20514a(R)、光源20
514b(G)及び光源20514c(B)の輝度を調整することができる。
Note that the backlight unit 20510 is connected to a control circuit for adjusting the luminance of each color RGB light source 20514a (R), light source 20514b (G), and light source 20514c (B). By this control circuit, each color RGB light source 20514a (R), light source 20
The brightness of 514b (G) and the light source 20514c (B) can be adjusted.

図68は、偏光板(偏光フィルムともいう)の構成の一例を示す図である。 FIG. 68 is a diagram illustrating an example of a configuration of a polarizing plate (also referred to as a polarizing film).

偏光フィルム20300は、保護フィルム20301、基板フィルム20302、PVA
偏光フィルム20303、基板フィルム20304、粘着剤層20305及び離型フィル
ム20306を有する。
Polarizing film 20300 is protective film 20301, substrate film 20302, PVA
A polarizing film 20303, a substrate film 20304, an adhesive layer 20305, and a release film 20306 are included.

PVA偏光フィルム20303は、ある振動方向だけの光(直線偏光)を作り出す機能を
有する。具体的には、PVA偏光フィルム20303は、電子の密度が縦と横で大きく異
なる分子(偏光子)を含んでいる。PVA偏光フィルム20303は、この電子の密度が
縦と横で大きく異なる分子の方向を揃えることで、直線偏光を作り出すことができる。
The PVA polarizing film 20303 has a function of generating light only in a certain vibration direction (linearly polarized light). Specifically, the PVA polarizing film 20303 includes molecules (polarizers) whose electron densities are greatly different from each other vertically and horizontally. The PVA polarizing film 20303 can produce linearly polarized light by aligning the directions of molecules in which the electron density is greatly different in the vertical and horizontal directions.

一例として、PVA偏光フィルム20303は、ポリビニルアルコール(Poly Vi
nyl Alcohol)の高分子フィルムに、ヨウ素化合物をドープし、PVAフィル
ムをある方向に引っ張ることで、一定方向にヨウ素分子の並んだフィルムを得ることがで
きる。そして、ヨウ素分子の長軸と平行な光は、ヨウ素分子に吸収される。なお、高耐久
用途及び高耐熱用途として、ヨウ素の代わりに2色性の染料が用いてもよい。なお、染料
は、車載用LCD又はプロジェクタ用LCDなどの耐久性、耐熱性が求められる液晶表示
装置に用いられることが望ましい。
As an example, the PVA polarizing film 20303 is made of polyvinyl alcohol (Poly Vi).
Nyl Alcohol) is doped with an iodine compound, and the PVA film is pulled in a certain direction, whereby a film in which iodine molecules are arranged in a certain direction can be obtained. And the light parallel to the long axis of an iodine molecule is absorbed by the iodine molecule. In addition, a dichroic dye may be used instead of iodine for high durability use and high heat resistance use. The dye is preferably used in a liquid crystal display device that requires durability and heat resistance, such as an in-vehicle LCD or a projector LCD.

PVA偏光フィルム20303は、両側を基材となるフィルム(基板フィルム20302
及び基板フィルム20304)で挟むことで、信頼性を増すことができる。なお、PVA
偏光フィルム20303は、高透明性、高耐久性のトリアセチルロース(TAC)フィル
ムによって挟まれていてもよい。なお、基板フィルム及びTACフィルムは、PVA偏光
フィルム20303が有する偏光子の保護層として機能する。
The PVA polarizing film 20303 is a film (substrate film 20302 that serves as a base material on both sides).
And the substrate film 20304), the reliability can be increased. PVA
The polarizing film 20303 may be sandwiched between highly transparent and highly durable triacetylrose (TAC) films. In addition, a board | substrate film and a TAC film function as a protective layer of the polarizer which the PVA polarizing film 20303 has.

一方の基板フィルム(基板フィルム20304)には、液晶パネルのガラス基板に貼るた
めの粘着剤層20305が貼られている。なお、粘着剤層20305は、粘着剤を片側の
基板フィルム(基板フィルム20304)に塗布することで形成される。粘着剤層203
05には、離型フィルム20306(セパレートフィルム)が備えられている。
One substrate film (substrate film 20304) has an adhesive layer 20305 attached to a glass substrate of a liquid crystal panel. Note that the adhesive layer 20305 is formed by applying an adhesive to a substrate film (substrate film 20304) on one side. Adhesive layer 203
05 is provided with a release film 20306 (separate film).

他方の基板フィルム(基板フィルム20302)には、保護フィルム20301が備えら
れている。
The other substrate film (substrate film 20302) is provided with a protective film 20301.

なお、偏光フィルム20300表面に、ハードコート散乱層(アンチグレア層)が備えら
れていてもよい。ハードコート散乱層は、AG処理によって表面に微細な凹凸が形成され
ており、外光を散乱させる防眩機能を有するため、液晶パネルへの外光の映り込みを防ぐ
ことができる。表面反射を防ぐことができる。
Note that a hard coat scattering layer (anti-glare layer) may be provided on the surface of the polarizing film 20300. The hard coat scattering layer has fine irregularities formed on the surface by AG treatment, and has an antiglare function for scattering external light, so that reflection of external light on the liquid crystal panel can be prevented. Surface reflection can be prevented.

なお、偏光フィルム20300表面に、複数の屈折率の異なる光学薄膜層を多層化(アン
チリフレクション処理、若しくはAR処理ともいう)してもよい。多層化された複数の屈
折率のことなる光学薄膜層は、光の干渉効果によって表面の反射率を低減することができ
る。
Note that a plurality of optical thin film layers having different refractive indexes may be formed on the surface of the polarizing film 20300 (also referred to as anti-reflection treatment or AR treatment). The multilayered optical thin film layer having a plurality of refractive indexes can reduce the reflectance of the surface due to the light interference effect.

図69は、液晶表示装置のシステムブロックの一例を示す図である。 FIG. 69 is a diagram illustrating an example of a system block of the liquid crystal display device.

図69(A)に示すように画素部20405には、信号線20412が信号線駆動回路2
0403から延伸して配置されている。画素部20405には、走査線20410が走査
線駆動回路20404から延伸して配置されている。そして、信号線20412と走査線
20410との交差領域に、複数の画素がマトリクス状に配置されている。なお、複数の
画素それぞれはスイッチング素子を有している。したがって、複数の画素それぞれに液晶
分子の傾きを制御するための電圧を独立して入力することができる。このように各交差領
域にスイッチング素子が設けられた構造をアクティブ型と呼ぶ。ただし、このようなアク
ティブ型に限定されず、パッシブ型の構成でもよい。パッシブ型は、各画素にスイッチン
グ素子がないため、工程が簡便である。
As shown in FIG. 69A, the signal line 20412 is connected to the signal line driver circuit 2 in the pixel portion 20405.
It is extended from 0403. In the pixel portion 20405, a scanning line 20410 is extended from the scanning line driver circuit 20404. A plurality of pixels are arranged in a matrix in the intersection region between the signal line 20412 and the scanning line 20410. Note that each of the plurality of pixels has a switching element. Therefore, a voltage for controlling the tilt of the liquid crystal molecules can be independently input to each of the plurality of pixels. A structure in which switching elements are provided in each intersection region in this way is called an active type. However, it is not limited to such an active type, and may be a passive type configuration. Since the passive type has no switching element in each pixel, the process is simple.

駆動回路部20408は、制御回路20402、信号線駆動回路20403及び走査線駆
動回路20404を有する。制御回路20402には映像信号20401が入力されてい
る。制御回路20402は、この映像信号20401に応じて、信号線駆動回路2040
3及び走査線駆動回路20404を制御する。そのため、映像信号20401は、信号線
駆動回路20403及び走査線駆動回路20404に、それぞれ制御信号を入力する。そ
して、この制御信号に応じて、信号線駆動回路20403はビデオ信号を信号線2041
2に入力し、走査線駆動回路20404は走査信号を走査線20410に入力する。そし
て、画素が有するスイッチング素子が走査信号に応じて選択され、画素の画素電極にビデ
オ信号が入力される。
The driver circuit portion 20408 includes a control circuit 20402, a signal line driver circuit 20403, and a scan line driver circuit 20404. A video signal 20401 is input to the control circuit 20402. In response to the video signal 20401, the control circuit 20402 receives a signal line driver circuit 2040.
3 and the scanning line driving circuit 20404 are controlled. Therefore, the video signal 20401 is input to the signal line driver circuit 20403 and the scan line driver circuit 20404, respectively. In response to this control signal, the signal line driver circuit 20403 sends the video signal to the signal line 2041.
2, the scan line driver circuit 20404 inputs a scan signal to the scan line 20410. Then, a switching element included in the pixel is selected according to the scanning signal, and a video signal is input to the pixel electrode of the pixel.

なお、制御回路20402は、映像信号20401に応じて電源20407も制御してい
る。電源20407は、照明手段20406へ電力を供給する手段を有している。照明手
段20406としては、エッジライト式のバックライトユニット、又は直下型のバックラ
イトユニットを用いることができる。ただし、照明手段20406としては、フロントラ
イトを用いてもよい。フロントライトとは、画素部の前面側に取りつけ、全体を照らす発
光体及び導光体で構成された板状のライトユニットである。このような照明手段により、
低消費電力で、均等に画素部を照らすことができる。
Note that the control circuit 20402 also controls the power supply 20407 in accordance with the video signal 20401. The power supply 20407 has means for supplying power to the lighting means 20406. As the lighting unit 20406, an edge light type backlight unit or a direct type backlight unit can be used. However, a front light may be used as the illumination means 20406. The front light is a plate-like light unit that is mounted on the front side of the pixel portion and is configured by a light emitter and a light guide that illuminate the whole. By such illumination means,
The pixel portion can be illuminated uniformly with low power consumption.

図69(B)に示すように走査線駆動回路20404は、シフトレジスタ20441、レ
ベルシフタ20442、バッファ20443として機能する回路を有する。シフトレジス
タ20441にはゲートスタートパルス(GSP)、ゲートクロック信号(GCK)等の
信号が入力される。
As illustrated in FIG. 69B, the scan line driver circuit 20404 includes circuits that function as a shift register 20441, a level shifter 20442, and a buffer 20443. Signals such as a gate start pulse (GSP) and a gate clock signal (GCK) are input to the shift register 20441.

図69(C)に示すように信号線駆動回路20403は、シフトレジスタ20431、第
1のラッチ20432、第2のラッチ20433、レベルシフタ20434、バッファ2
0435として機能する回路を有する。バッファ20435として機能する回路とは、弱
い信号を増幅させる機能を有する回路であり、オペアンプ等を有する。レベルシフタ20
434には、スタートパルス(SSP)等の信号が、第1のラッチ20432にはビデオ
信号等のデータ(DATA)が入力される。第2のラッチ20433にはラッチ(LAT
)信号を一時保持することができ、一斉に画素部20405へ入力させる。これを線順次
駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第2のラ
ッチは不要とすることができる。
As shown in FIG. 69C, the signal line driver circuit 20403 includes a shift register 20431, a first latch 20432, a second latch 20433, a level shifter 20434, and a buffer 2.
A circuit functioning as 0435 is included. The circuit functioning as the buffer 20435 is a circuit having a function of amplifying a weak signal and includes an operational amplifier and the like. Level shifter 20
A signal such as a start pulse (SSP) is input to 434, and data (DATA) such as a video signal is input to the first latch 20432. The second latch 20433 has a latch (LAT
) Signals can be temporarily stored and input to the pixel portion 20405 all at once. This is called line sequential driving. Therefore, the second latch can be omitted if the pixel performs dot sequential driving instead of line sequential driving.

なお、本実施の形態において、液晶パネルは、公知のものを用いることができる。例えば
、液晶パネルとして、2つの基板の間に液晶層が封止された構成を用いることができる。
一方の基板上には、トランジスタ、容量素子、画素電極又は配向膜などが形成されている
。なお、一方の基板の上面と反対側には、偏光板、位相差板又はプリズムシートが配置さ
れていてもよい。他方の基板上には、カラーフィルタ、ブラックマトリクス、共通電極又
は配向膜などが形成されている。なお、他方の基板の上面と反対側には、偏光板又は位相
差板が配置されていてもよい。なお、カラーフィルタ及びブラックマトリクスは、一方の
基板の上面に形成されてもよい。なお、一一方の基板の上面側又はその反対側にスリット
(格子)を配置することで、3次元表示を行うことができる。
Note that in this embodiment, a known liquid crystal panel can be used. For example, a configuration in which a liquid crystal layer is sealed between two substrates can be used as the liquid crystal panel.
On one substrate, a transistor, a capacitor, a pixel electrode, an alignment film, or the like is formed. Note that a polarizing plate, a retardation plate, or a prism sheet may be disposed on the side opposite to the upper surface of one of the substrates. On the other substrate, a color filter, a black matrix, a common electrode, an alignment film, or the like is formed. Note that a polarizing plate or a retardation plate may be disposed on the side opposite to the upper surface of the other substrate. Note that the color filter and the black matrix may be formed on the upper surface of one of the substrates. Note that three-dimensional display can be performed by arranging slits (lattices) on the upper surface side of one substrate or the opposite side thereof.

なお、偏光板、位相差板及びプリズムシートをそれぞれ、2つの基板の間に配置すること
が可能である。あるいは、2つの基板のうちのいずれかと一体とすることが可能である。
In addition, it is possible to arrange | position a polarizing plate, a phase difference plate, and a prism sheet between two board | substrates, respectively. Alternatively, it can be integrated with either of the two substrates.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態およ
び実施例の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換え
などを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関し
て、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構
成させることが出来る。
Similarly, the contents (may be a part) described in each drawing of this embodiment are applied to and combined with the contents (may be a part) described in the drawings of another embodiment and examples. Or can be freely replaced. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each embodiment with a portion of another embodiment and an example.

なお、本実施の形態は、他の実施の形態および実施例で述べた内容(一部でもよい)を、
具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した
場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての
一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実
施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
Note that in this embodiment, the contents described in other embodiments and examples (may be a part)
Example when embodied, example when slightly modified, example when partially changed, example when improved, example when described in detail, example when applied, example with related parts And so on. Therefore, the contents described in other embodiment modes and examples can be freely applied to, combined with, or replaced with this embodiment mode.

(実施の形態7)
本実施形態においては、表示装置の駆動方法について説明する。特に、液晶表示装置の駆
動方法について説明する。
(Embodiment 7)
In this embodiment, a method for driving a display device will be described. In particular, a method for driving a liquid crystal display device will be described.

本実施形態において説明する液晶表示装置に用いることのできる液晶パネルは、液晶材料
を2枚の基板によって挟んだ構造であるとする。2枚の基板は、それぞれ、液晶材料に印
加する電界を制御するための電極を備えている。液晶材料は、外部から印加される電界に
よって、光学的および電気的な性質が変化する材料である。したがって、液晶パネルは、
基板が有する電極を用いて液晶材料に印加する電圧を制御することによって、所望の光学
的および電気的な性質を得ることができるデバイスである。そして、多数の電極を平面的
に並置することでそれぞれを画素とし、画素に印加する電圧を個別に制御することにより
、精細な画像を表示できる液晶パネルとすることができる。
A liquid crystal panel that can be used in the liquid crystal display device described in this embodiment has a structure in which a liquid crystal material is sandwiched between two substrates. Each of the two substrates includes an electrode for controlling an electric field applied to the liquid crystal material. A liquid crystal material is a material whose optical and electrical properties are changed by an electric field applied from the outside. Therefore, the liquid crystal panel
It is a device that can obtain desired optical and electrical properties by controlling a voltage applied to a liquid crystal material using an electrode of a substrate. A liquid crystal panel capable of displaying a fine image can be obtained by arranging a large number of electrodes side by side to form a pixel and individually controlling the voltage applied to the pixel.

ここで、電界の変化に対する液晶材料の応答時間は、2枚の基板の間隔(セルギャップ)
および液晶材料の種類等に依存するが、一般的に数ミリ秒から数十ミリ秒である。さらに
、電界の変化量が小さい場合は、液晶材料の応答時間はさらに長くなる。この性質は、液
晶パネルによって動きのある画像を表示する場合に、残像、尾引き、コントラストの低下
といった画像表示上の障害を引き起こし、特に中間調から別の中間調へ変化する場合(電
界の変化が小さい)場合に、前述の障害の程度が著しくなる。
Here, the response time of the liquid crystal material to the change in electric field is the distance between two substrates (cell gap).
Although it depends on the type of liquid crystal material, it is generally several milliseconds to several tens of milliseconds. Furthermore, when the change amount of the electric field is small, the response time of the liquid crystal material is further increased. This property causes obstacles in image display such as afterimages, tailing, and contrast reduction when displaying moving images on a liquid crystal panel, especially when changing from halftone to another halftone (change in electric field). Is small), the above-mentioned degree of failure becomes significant.

一方、アクティブマトリクスを用いた液晶パネルに特有の問題として、定電荷駆動による
書き込み電圧の変化がある。以下に、本実施形態における定電荷駆動について説明する。
On the other hand, a problem peculiar to a liquid crystal panel using an active matrix is a change in write voltage due to constant charge driving. Hereinafter, constant charge driving in the present embodiment will be described.

アクティブマトリクスにおける画素回路は、書き込みを制御するスイッチと、電荷を保持
する容量素子を含む。アクティブマトリクスにおける画素回路の駆動方法は、スイッチを
オン状態として所定の電圧を画素回路に書き込んだ後、直ちにスイッチをオフ状態として
画素回路内の電荷を保持する(ホールド状態)というものである。ホールド状態時、画素
回路の内部と外部には電荷のやり取りが行なわれない(定電荷)。通常、スイッチがオン
状態となっている期間に比べて、オフ状態となっている期間は数百(走査線本数)倍程度
長い。そのため、画素回路のスイッチは、ほとんどオフ状態となっていると考えてよい。
以上より、本実施形態における定電荷駆動とは、液晶パネルの駆動時、画素回路はほとん
どの期間においてホールド状態である駆動方法であるとする。
A pixel circuit in the active matrix includes a switch for controlling writing and a capacitor for holding charge. The driving method of the pixel circuit in the active matrix is that the switch is turned on and a predetermined voltage is written in the pixel circuit, and then the switch is turned off and the charge in the pixel circuit is held (hold state). In the hold state, no charge is exchanged between the inside and outside of the pixel circuit (constant charge). Usually, the period in which the switch is off is several hundred times (the number of scanning lines) times longer than the period in which the switch is on. Therefore, it can be considered that the switch of the pixel circuit is almost off.
From the above, it is assumed that the constant charge driving in the present embodiment is a driving method in which the pixel circuit is in a hold state in most periods when the liquid crystal panel is driven.

次に、液晶材料の電気的特性について説明する。液晶材料は、外部から印加される電界が
変化すると、光学的性質が変化するのと同時に、誘電率も変化する。すなわち、液晶パネ
ルの各画素を2枚の電極に挟まれた容量素子(液晶素子)として考えたとき、当該容量素
子は、印加される電圧によって静電容量が変化する容量素子である。この現象を、ダイナ
ミックキャパシタンスと呼ぶこととする。
Next, electrical characteristics of the liquid crystal material will be described. In the liquid crystal material, when the electric field applied from the outside changes, the optical properties change and the dielectric constant also changes. That is, when each pixel of the liquid crystal panel is considered as a capacitive element (liquid crystal element) sandwiched between two electrodes, the capacitive element is a capacitive element whose capacitance changes according to an applied voltage. This phenomenon is called dynamic capacitance.

このように、印加される電圧によって静電容量が変化する容量素子を、上述した定電荷駆
動によって駆動する場合、次のような問題が生じる。すなわち、電荷の移動が行なわれな
いホールド状態において、液晶素子の静電容量が変化すると、印加される電圧も変化して
しまうという問題である。これは、(電荷量)=(静電容量)×(印加電圧)という関係
式において、電荷量が一定であるということから理解できる。
As described above, when the capacitive element whose capacitance is changed by the applied voltage is driven by the above-described constant charge driving, the following problem occurs. That is, there is a problem that when the capacitance of the liquid crystal element changes in the hold state where no charge is transferred, the applied voltage also changes. This can be understood from the fact that the charge amount is constant in the relational expression (charge amount) = (capacitance) × (applied voltage).

以上の理由により、アクティブマトリクスを用いた液晶パネルでは、定電荷駆動であるこ
とによって、ホールド状態時における電圧が、書き込み時における電圧から変化してしま
う。その結果、液晶素子の透過率は、ホールド状態を取らない駆動法における変化とは異
なったものとなる。この様子を示したのが、図31である。図31(A)は、横軸に時間
、縦軸に電圧の絶対値をとり、画素回路に書き込む電圧の制御例を表したものである。図
31(B)は、横軸に時間、縦軸に電圧をとった場合の、画素回路に書き込む電圧の制御
例を表したものである。図31(C)は、横軸に時間、縦軸に液晶素子の透過率をとり、
図31(A)または図31(B)によって表した電圧を画素回路に書き込んだ場合の、液
晶素子の透過率の時間変化を表したものである。図31(A)乃至(C)において、期間
Fは電圧の書き換え周期を表し、電圧を書き換える時刻をt、t、t、t、〜と
して説明する。
For the above reasons, in the liquid crystal panel using the active matrix, the voltage in the hold state changes from the voltage in the writing state due to the constant charge driving. As a result, the transmittance of the liquid crystal element is different from the change in the driving method that does not take the hold state. This is shown in FIG. FIG. 31A shows a control example of the voltage written in the pixel circuit, with time on the horizontal axis and absolute value of voltage on the vertical axis. FIG. 31B illustrates a control example of the voltage written to the pixel circuit when time is taken on the horizontal axis and voltage is taken on the vertical axis. In FIG. 31C, the horizontal axis represents time, the vertical axis represents the transmittance of the liquid crystal element,
FIG. 32 shows a change over time in the transmittance of the liquid crystal element when the voltage shown in FIG. 31A or FIG. 31B is written in the pixel circuit. 31A to 31C, a period F represents a voltage rewriting cycle, and the time for rewriting the voltage is described as t 1 , t 2 , t 3 , t 4 , and so on.

ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻0におけ
る書き換えでは|V|、時刻t、t、t、t、〜における書き換えでは|V
|であるとする。(図31(A)参照)
Here, the writing voltage corresponding to the image data input to the liquid crystal display device is | V 1 | for rewriting at time 0, and | V 2 for rewriting at times t 1 , t 2 , t 3 , t 4 ,.
It is assumed that | (Refer to FIG. 31 (A))

なお、液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期
的に入れ替えてもよい。(反転駆動:図31(B)参照)この方法によって、液晶に直流
電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつ
き等を防ぐことができる。なお、極性を入れ替える周期(反転周期)は、電圧の書き換え
周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生
を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であ
ってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させ
ることができるため、消費電力を低減することができる。
Note that the polarity of the writing voltage corresponding to the image data input to the liquid crystal display device may be periodically switched. (Inverted drive: see FIG. 31B) This method can prevent a direct current voltage from being applied to the liquid crystal as much as possible, thereby preventing image sticking or the like due to deterioration of the liquid crystal element. Note that the polarity switching period (inversion period) may be the same as the voltage rewriting period. In this case, since the inversion cycle is short, occurrence of flicker due to inversion driving can be reduced. Further, the inversion cycle may be a cycle that is an integral multiple of the voltage rewrite cycle. In this case, since the inversion period is long and the frequency of writing the voltage by changing the polarity can be reduced, the power consumption can be reduced.

そして、図31(A)または図31(B)に示したような電圧を液晶素子に印加したとき
の液晶素子の透過率の時間変化を、図31(C)に示す。ここで、液晶素子に電圧|V
|が印加され、十分時間が経過した後の液晶素子の透過率をTRとする。同様に、液晶
素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透過率をTRとす
る。時刻tにおいて、液晶素子に印加される電圧が|V|から|V|に変化すると
、液晶素子の透過率は、破線30401に示したように、すぐにTRとはならず、ゆっ
くりと変化する。たとえば、電圧の書き換え周期が、60Hzの画像信号のフレーム周期
(16.7ミリ秒)と同じであるとき、透過率がTRに変化するまでは、数フレーム程
度の時間が必要となる。
FIG. 31C shows a change over time in the transmittance of the liquid crystal element when a voltage as illustrated in FIG. 31A or FIG. 31B is applied to the liquid crystal element. Here, the voltage | V 1 is applied to the liquid crystal element.
| Is applied, the transmittance of the liquid crystal element after enough time passes corresponds to TR 1. Similarly, the transmissivity of the liquid crystal element after the voltage | V 2 | is applied to the liquid crystal element and a sufficient time has elapsed is defined as TR 2 . When the voltage applied to the liquid crystal element changes from | V 1 | to | V 2 | at time t 1 , the transmittance of the liquid crystal element does not immediately become TR 2 as indicated by a broken line 30401, It changes slowly. For example, the rewriting period of the voltage, when the same as the frame period of the image signal of 60 Hz (16.7 msec), until the transmittance is changed to TR 2, it is necessary to time of several frames.

ただし、破線30401に示したような、滑らかな透過率の時間変化は、液晶素子に正確
に電圧|V|が印加されたときのものである。実際の液晶パネル、たとえば、アクティ
ブマトリクスを用いた液晶パネルでは、定電荷駆動であることによって、ホールド状態時
における電圧が、書き込み時における電圧から変化してしまうため、液晶素子の透過率は
破線30401に示したような時間変化とはならず、かわりに、実線30401に示した
ような、段階的な時間変化となる。これは、定電荷駆動であることによって電圧が変化し
てしまうため、1回の書き込みでは目的の電圧に到達することができないためである。そ
の結果、液晶素子の透過率の応答時間は、本来の応答時間(破線30401)よりも、見
かけ上、さらに長くなってしまい、残像、尾引き、コントラストの低下といった画像表示
上の障害を顕著に引き起こしてしまうということになる。
However, the smooth transmittance change with time as indicated by a broken line 30401 is obtained when the voltage | V 2 | is accurately applied to the liquid crystal element. In an actual liquid crystal panel, for example, a liquid crystal panel using an active matrix, the voltage in the hold state changes from the voltage in the writing state due to constant charge driving. Instead of the time change as shown in Fig. 5, instead of the time change as shown by the solid line 30401. This is because the voltage changes due to the constant charge driving, and the target voltage cannot be reached by one writing. As a result, the response time of the transmissivity of the liquid crystal element is apparently longer than the original response time (broken line 30401), and there are noticeable obstacles in image display such as afterimage, tailing, and contrast reduction. It will cause.

オーバードライブ駆動を用いることによって、液晶素子の本来の応答時間の長さと、ダイ
ナミックキャパシタンスおよび定電荷駆動による書き込み不足に起因する見かけ上の応答
時間がさらに長くなる現象を、同時に解決することができる。この様子を示したのが、図
32である。図32(A)は、横軸に時間、縦軸に電圧の絶対値をとり、画素回路に書き
込む電圧の制御例を表したものである。図32(B)は、横軸に時間、縦軸に電圧をとっ
た場合の、画素回路に書き込む電圧の制御例を表したものである。図32(C)は、横軸
に時間、縦軸に液晶素子の透過率をとり、図32(A)または図32(B)によって表し
た電圧を画素回路に書き込んだ場合の、液晶素子の透過率の時間変化を表したものである
。図32(A)乃至(C)において、期間Fは電圧の書き換え周期を表し、電圧を書き換
える時刻をt、t、t、t、〜として説明する。
By using the overdrive drive, it is possible to simultaneously solve the phenomenon that the original response time of the liquid crystal element and the apparent response time due to insufficient writing due to dynamic capacitance and constant charge drive become even longer. This is shown in FIG. FIG. 32A shows a control example of the voltage written in the pixel circuit, with time on the horizontal axis and absolute value of voltage on the vertical axis. FIG. 32B shows a control example of the voltage written to the pixel circuit when the horizontal axis represents time and the vertical axis represents voltage. In FIG. 32C, the horizontal axis represents time, the vertical axis represents the transmittance of the liquid crystal element, and the voltage represented by FIG. 32A or 32B is written in the pixel circuit. It shows the change in transmittance over time. 32A to 32C, a period F represents a voltage rewriting cycle, and the time for voltage rewriting is described as t 1 , t 2 , t 3 , t 4 , and so on.

ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻0におけ
る書き換えでは|V|、時刻tにおける書き換えでは|V|、時刻t、t、t
、〜における書き換えでは|V|であるとする。(図32(A)参照)
Here, the writing voltage corresponding to the image data input to the liquid crystal display device is | V 1 | for rewriting at time 0, | V 3 | for rewriting at time t 1 , and times t 2 , t 3 , t.
4 , it is assumed that | V 2 | (Refer to FIG. 32 (A))

なお、液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期
的に入れ替えてもよい。(反転駆動:図32(B)参照)この方法によって、液晶に直流
電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつ
き等を防ぐことができる。なお、極性を入れ替える周期(反転周期)は、電圧の書き換え
周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生
を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であ
ってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させ
ることができるため、消費電力を低減することができる。
Note that the polarity of the writing voltage corresponding to the image data input to the liquid crystal display device may be periodically switched. (Inversion driving: see FIG. 32B) By this method, it is possible to prevent a direct current voltage from being applied to the liquid crystal as much as possible, so that burn-in or the like due to deterioration of the liquid crystal element can be prevented. Note that the polarity switching period (inversion period) may be the same as the voltage rewriting period. In this case, since the inversion cycle is short, occurrence of flicker due to inversion driving can be reduced. Further, the inversion cycle may be a cycle that is an integral multiple of the voltage rewrite cycle. In this case, since the inversion period is long and the frequency of writing the voltage by changing the polarity can be reduced, the power consumption can be reduced.

そして、図32(A)または図32(B)に示したような電圧を液晶素子に印加したとき
の液晶素子の透過率の時間変化を、図32(C)に示す。ここで、液晶素子に電圧|V
|が印加され、十分時間が経過した後の液晶素子の透過率をTRとする。同様に、液晶
素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透過率をTRとす
る。同様に、液晶素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透
過率をTRとする。時刻tにおいて、液晶素子に印加される電圧が|V|から|V
|に変化すると、液晶素子の透過率は、破線30501に示したように、数フレームを
かけて透過率をTRまで変化しようとする。しかし、電圧|V|の印加は時刻t
終わり、時刻tより後は、電圧|V|が印加される。そのため、液晶素子の透過率は
破線30501に示したようにはならず、実線30502に示したようになる。ここで、
時刻tの時点において、透過率が概ねTRとなっているように、電圧|V|の値を
設定するのが好ましい。ここで、電圧|V|を、オーバードライブ電圧とも呼ぶことと
する。
FIG. 32C shows a change over time in the transmittance of the liquid crystal element when a voltage as shown in FIG. 32A or FIG. 32B is applied to the liquid crystal element. Here, the voltage | V 1 is applied to the liquid crystal element.
| Is applied, the transmittance of the liquid crystal element after enough time passes corresponds to TR 1. Similarly, the transmissivity of the liquid crystal element after the voltage | V 2 | is applied to the liquid crystal element and a sufficient time has elapsed is defined as TR 2 . Similarly, the voltage | V 3 | is applied to the liquid crystal element, and the transmittance of the liquid crystal element after a sufficient time has elapsed is defined as TR 3 . At time t 1 , the voltage applied to the liquid crystal element changes from | V 1 | to | V
When it changes to 3 |, the transmittance of the liquid crystal element tends to change to TR 3 over several frames as indicated by a broken line 30501. However, the voltage | V 3 | applied at the end at time t 2, later than time t 2, the voltage | V 2 | is applied. Therefore, the transmittance of the liquid crystal element is not as indicated by the broken line 30501 but as indicated by the solid line 30502. here,
It is preferable to set the value of the voltage | V 3 | so that the transmittance is approximately TR 2 at the time t 2 . Here, the voltage | V 3 | is also referred to as an overdrive voltage.

つまり、オーバードライブ電圧である|V|を変化させれば、液晶素子の応答時間をあ
る程度制御することができる。なぜならば、液晶の応答時間は、電界の強さによって変化
するからである。具体的には、電界が強いほど、液晶素子の応答時間は短くなり、電界が
弱いほど、液晶素子の応答時間は長くなる。
That is, by changing the overdrive voltage | V 3 |, the response time of the liquid crystal element can be controlled to some extent. This is because the response time of the liquid crystal changes depending on the strength of the electric field. Specifically, the stronger the electric field, the shorter the response time of the liquid crystal element, and the weaker the electric field, the longer the response time of the liquid crystal element.

なお、オーバードライブ電圧である|V|は、電圧の変化量、すなわち、目的とする透
過率TRおよびTRを与える電圧|V|および|V|、にしたがって変化させる
のが好ましい。なぜならば、液晶素子の応答時間が電圧の変化量によって変わってしまっ
ても、オーバードライブ電圧である|V|をそれに合わせて変化させれば、常に最適な
応答時間を得ることができるからである。
The overdrive voltage | V 3 | is preferably changed according to the amount of voltage change, that is, the voltages | V 1 | and | V 2 | that give the desired transmittances TR 1 and TR 2. . This is because even if the response time of the liquid crystal element changes depending on the amount of change in voltage, the optimum response time can always be obtained by changing the overdrive voltage | V 3 | accordingly. is there.

なお、オーバードライブ電圧である|V|は、TN、VA、IPS、OCB等の液晶の
モードによって変化させるのが好ましい。なぜならば、液晶の応答速度が液晶のモードに
よって異なってしまっても、オーバードライブ電圧である|V|をそれに合わせて変化
させれば、常に最適な応答時間を得ることができるからである。
The overdrive voltage | V 3 | is preferably changed according to the mode of the liquid crystal such as TN, VA, IPS, and OCB. This is because even if the response speed of the liquid crystal varies depending on the mode of the liquid crystal, an optimal response time can always be obtained by changing the overdrive voltage | V 3 | accordingly.

なお、電圧書き換え周期Fは、入力信号のフレーム周期と同じでもよい。この場合は、液
晶表示装置の周辺駆動回路を簡単にできるため、製造コストの低い液晶表示装置を得るこ
とができる。
Note that the voltage rewrite cycle F may be the same as the frame cycle of the input signal. In this case, since the peripheral drive circuit of the liquid crystal display device can be simplified, a liquid crystal display device with low manufacturing cost can be obtained.

なお、電圧書き換え周期Fは、入力信号のフレーム周期よりも短くてもよい。たとえば、
電圧書き換え周期Fは入力信号のフレーム周期の1/2倍でもよいし、1/3倍でもよい
し、それ以下でもよい。この方法は、黒挿入駆動、バックライト点滅、バックライトスキ
ャン、動き補償による中間画像挿入駆動等、液晶表示装置のホールド駆動に起因する動画
品質の低下の対策法と合わせて用いるのが効果的である。すなわち、液晶表示装置のホー
ルド駆動に起因する動画品質の低下の対策法は、要求される液晶素子の応答時間が短いた
め、本実施形態で説明したオーバードライブ駆動法を用いることで、比較的容易に液晶素
子の応答時間を短くすることができる。液晶素子の応答時間は、セルギャップ、液晶材料
および液晶モード等によって本質的に短くすることは可能ではあるが、技術的に困難であ
る。そのため、オーバードライブのような、駆動方法から液晶素子の応答時間を短くする
方法を用いることは、非常に重要である。
Note that the voltage rewrite cycle F may be shorter than the frame cycle of the input signal. For example,
The voltage rewriting period F may be 1/2 times the frame period of the input signal, may be 1/3 times, or may be less than that. This method is effective when used in combination with measures for reducing the quality of moving images caused by hold driving of liquid crystal display devices, such as black insertion driving, backlight blinking, backlight scanning, and intermediate image insertion driving by motion compensation. is there. That is, since the response time of the required liquid crystal element is short because the countermeasure method for the deterioration of the moving image quality caused by the hold driving of the liquid crystal display device is relatively easy by using the overdrive driving method described in this embodiment. In addition, the response time of the liquid crystal element can be shortened. Although the response time of the liquid crystal element can be essentially shortened by the cell gap, the liquid crystal material, the liquid crystal mode, and the like, it is technically difficult. Therefore, it is very important to use a method of shortening the response time of the liquid crystal element from the driving method such as overdrive.

なお、電圧書き換え周期Fは、入力信号のフレーム周期よりも長くてもよい。たとえば、
電圧書き換え周期Fは入力信号のフレーム周期の2倍でもよいし、3倍でもよいし、それ
以上でもよい。この方法は、長期間電圧の書き換えが行なわれないか否かを判断する手段
(回路)と合わせて用いるのが効果的である。すなわち、長期間電圧の書き換えが行なわ
れない場合は、電圧の書き換え動作自体を行わないことによって、回路の動作をその期間
中は停止させることができるので、消費電力の低い液晶表示装置を得ることができる。
Note that the voltage rewriting period F may be longer than the frame period of the input signal. For example,
The voltage rewrite period F may be twice, three times, or more than the frame period of the input signal. This method is effective when used in combination with means (circuit) for determining whether or not voltage rewriting is not performed for a long period of time. That is, when the voltage is not rewritten for a long time, the operation of the circuit can be stopped during the period by not performing the voltage rewriting operation itself, so that a liquid crystal display device with low power consumption is obtained. Can do.

次に、オーバードライブ電圧|V|を、目的とする透過率TRおよびTRを与える
電圧|V|および|V|、にしたがって変化させるための具体的な方法について説明
する。
Next, a specific method for changing the overdrive voltage | V 3 | according to the voltages | V 1 | and | V 2 | that give the desired transmittances TR 1 and TR 2 will be described.

オーバードライブ回路は、目的とする透過率TRおよびTRを与える電圧|V|お
よび|V|にしたがって、オーバードライブ電圧|V|を適切に制御するための回路
であるため、オーバードライブ回路に入力される信号は、透過率TRを与える電圧|V
|に関係する信号と、透過率TRを与える電圧|V|に関係する信号であり、オー
バードライブ回路から出力される信号は、オーバードライブ電圧|V|に関係する信号
となる。ここで、これらの信号としては、液晶素子に印加する電圧(|V|、|V
、|V|)のようなアナログの電圧値であってもよいし、液晶素子に印加する電圧を与
えるためのデジタル信号であってもよい。ここでは、オーバードライブ回路に関係する信
号はデジタル信号であるとして説明する。
The overdrive circuit is a circuit for appropriately controlling the overdrive voltage | V 3 | according to the voltages | V 1 | and | V 2 | that give the desired transmittances TR 1 and TR 2. The signal input to the drive circuit is a voltage | V that gives the transmittance TR 1
1 | and a signal related to the voltage | V 2 | giving the transmittance TR 2 , and a signal output from the overdrive circuit is a signal related to the overdrive voltage | V 3 |. Here, as these signals, voltages applied to the liquid crystal element (| V 1 |, | V 2 |
, | V 3 |) or a digital signal for applying a voltage to be applied to the liquid crystal element. Here, it is assumed that the signal related to the overdrive circuit is a digital signal.

まず、図33の(A)を参照して、オーバードライブ回路の全体的な構成について説明す
る。ここでは、オーバードライブ電圧を制御するための信号として、入力画像信号301
01aおよび30101bを用いる。これらの信号を処理した結果、オーバードライブ電
圧を与える信号として、出力画像信号30104が出力されるとする。
First, an overall configuration of the overdrive circuit will be described with reference to FIG. Here, the input image signal 301 is used as a signal for controlling the overdrive voltage.
01a and 30101b are used. As a result of processing these signals, an output image signal 30104 is output as a signal for giving an overdrive voltage.

ここで、目的とする透過率TRおよびTRを与える電圧|V|および|V|は、
互いに隣り合ったフレームにおける画像信号であるため、入力画像信号30101aおよ
び30101bも、同様に互いに隣り合ったフレームにおける画像信号であることが好ま
しい。このような信号を得るためには、入力画像信号30101aを、図33の(A)に
おける遅延回路30102に入力し、その結果出力される信号を、入力画像信号3010
1bとすることができる。遅延回路30102としては、たとえば、メモリが挙げられる
。すなわち、入力画像信号30101aを1フレーム分遅延させるために、メモリに当該
入力画像信号30101aを記憶させておき、同時に、1つ前のフレームにおいて記憶さ
せておいた信号を、入力画像信号30101bとしてメモリから取り出し、入力画像信号
30101aと、入力画像信号30101bを、同時に補正回路30103に入力するこ
とで、互いに隣り合ったフレームにおける画像信号を扱えるようにすることができる。そ
して、互いに隣り合ったフレームにおける画像信号を、補正回路30103に入力するこ
とで、出力画像信号30104を得ることができる。なお、遅延回路30102としてメ
モリを用いたときは、1フレーム分遅延させるために、1フレーム分の画像信号を記憶で
きる容量を持ったメモリ(すなわち、フレームメモリ)とすることができる。こうするこ
とで、メモリ容量の過不足なく、遅延回路としての機能を有することができる。
Here, voltages | V 1 | and | V 2 | that give the desired transmittances TR 1 and TR 2 are:
Since the image signals are in frames adjacent to each other, the input image signals 30101a and 30101b are also preferably image signals in frames adjacent to each other. In order to obtain such a signal, the input image signal 30101a is input to the delay circuit 30102 in FIG. 33A, and the resulting output signal is input to the input image signal 3010.
1b. An example of the delay circuit 30102 is a memory. That is, in order to delay the input image signal 30101a by one frame, the input image signal 30101a is stored in the memory, and at the same time, the signal stored in the previous frame is stored in the memory as the input image signal 30101b. The input image signal 30101a and the input image signal 30101b are input to the correction circuit 30103 at the same time, so that image signals in adjacent frames can be handled. Then, by inputting image signals in adjacent frames to the correction circuit 30103, an output image signal 30104 can be obtained. Note that when a memory is used as the delay circuit 30102, a memory having a capacity capable of storing an image signal for one frame (that is, a frame memory) can be used in order to delay by one frame. By doing so, it is possible to have a function as a delay circuit without excessive or insufficient memory capacity.

次に、メモリの容量を削減することを主な目的として構成された遅延回路30102につ
いて説明する。遅延回路30102としてこのような回路を用いることで、メモリの容量
を削減することができるため、製造コストを低減することができる。
Next, a delay circuit 30102 configured mainly for the purpose of reducing the memory capacity will be described. By using such a circuit as the delay circuit 30102, the memory capacity can be reduced, so that the manufacturing cost can be reduced.

このような特徴を持つ遅延回路30102として、具体的には、図33の(B)に示すよ
うなものを用いることができる。図33の(B)に示す遅延回路30102は、エンコー
ダ30105と、メモリ30106と、デコーダ30107を有する。
As the delay circuit 30102 having such characteristics, specifically, a delay circuit as shown in FIG. 33B can be used. A delay circuit 30102 illustrated in FIG. 33B includes an encoder 30105, a memory 30106, and a decoder 30107.

図33の(B)に示す遅延回路30102の動作としては、次のようなものとなる。まず
、入力画像信号30101aをメモリ30106に記憶させる前に、エンコーダ3010
5によって、圧縮処理を行なう。これによって、メモリ30106に記憶させるべきデー
タのサイズを減らすことができる。その結果、メモリの容量を削減することができるため
、製造コストを低減することができる。そして、圧縮処理を施された画像信号は、デコー
ダ30107に送られ、ここで伸張処理を行なう。これによって、エンコーダ30105
によって圧縮処理された前の信号を復元することができる。ここで、エンコーダ3010
5およびデコーダ30107によって行なわれる圧縮伸張処理は、可逆的な処理であって
もよい。こうすることで、圧縮伸張処理を行なった後でも画像信号の劣化がないため、最
終的に装置に表示される画像の品質を落とすことなく、メモリの容量を削減することがで
きる。さらに、エンコーダ30105およびデコーダ30107によって行なわれる圧縮
伸張処理は、非可逆的な処理であってもよい。こうすることで、圧縮後の画像信号のデー
タのサイズを非常に小さくすることができるため、メモリの容量を大幅に削減することが
できる。
The operation of the delay circuit 30102 shown in FIG. 33B is as follows. First, before storing the input image signal 30101a in the memory 30106, the encoder 3010
5 is used to perform compression processing. As a result, the size of data to be stored in the memory 30106 can be reduced. As a result, since the memory capacity can be reduced, the manufacturing cost can be reduced. Then, the compressed image signal is sent to the decoder 30107 where the decompression process is performed. As a result, the encoder 30105
It is possible to restore the previous signal that has been compressed. Here, the encoder 3010
5 and the decoder 30107 may be a reversible process. In this way, since the image signal is not deteriorated even after the compression / decompression process, the memory capacity can be reduced without degrading the quality of the image finally displayed on the apparatus. Further, the compression / decompression process performed by the encoder 30105 and the decoder 30107 may be an irreversible process. By doing so, the data size of the image signal after compression can be made very small, so that the memory capacity can be greatly reduced.

なお、メモリの容量を削減するための方法としては、上に挙げたもの以外にも、様々な方
法を用いることができる。エンコーダによって画像圧縮するのではなく、画像信号が有す
る色情報を削減する(たとえば、26万色から6万5千色に減色する)、またはデータ数
を削減する(解像度を小さくする)、などの方法を用いることができる。
As a method for reducing the capacity of the memory, various methods can be used in addition to the methods listed above. Rather than compressing the image with an encoder, the color information of the image signal is reduced (for example, the color is reduced from 260,000 colors to 65,000 colors) or the number of data is reduced (the resolution is reduced). The method can be used.

次に、補正回路30103の具体例について、図33の(C)乃至(E)を参照して説明
する。補正回路30103は、2つの入力画像信号から、ある値の出力画像信号を出力す
るための回路である。ここで、2つの入力画像信号と出力画像信号の関係が非線形であり
、簡単な演算で求めることが難しい場合には、補正回路30103として、ルックアップ
テーブル(LUT)を用いてもよい。LUTには、2つの入力画像信号と出力画像信号の
関係が、測定によってあらかじめ求められているため、2つの入力画像信号に対応する出
力画像信号を、LUTを参照するだけで求めることができる。(図33の(C)参照)補
正回路30103としてLUT30108を用いることで、複雑な回路設計等を行なうこ
となく、補正回路30103を実現することができる。
Next, a specific example of the correction circuit 30103 will be described with reference to FIGS. The correction circuit 30103 is a circuit for outputting an output image signal having a certain value from two input image signals. Here, when the relationship between the two input image signals and the output image signal is non-linear and it is difficult to obtain by a simple calculation, a lookup table (LUT) may be used as the correction circuit 30103. Since the relationship between the two input image signals and the output image signal is obtained in advance in the LUT by measurement, the output image signals corresponding to the two input image signals can be obtained only by referring to the LUT. By using the LUT 30108 as the correction circuit 30103 (see FIG. 33C), the correction circuit 30103 can be realized without complicated circuit design or the like.

ここで、LUTはメモリの1つであるため、メモリ容量をできるだけ削減することが、製
造コストを低減する上で、好ましい。それを実現するための補正回路30103の例とし
て、図33の(D)に示す回路が考えられる。図33の(D)に示す補正回路30103
は、LUT30109と、加算器30110を有する。LUT30109には、入力画像
信号30101aと、出力するべき出力画像信号30104の差分データが格納されてい
る。つまり、入力画像信号30101aおよび入力画像信号30101bから、対応する
差分データをLUT30109から取り出し、取り出した差分データと入力画像信号30
101aを、加算器30110によって加算することで、出力画像信号30104を得る
ことができる。なお、LUT30109に格納するデータを差分データとすることで、L
UTのメモリ容量の削減が実現できる。なぜならば、そのままの出力画像信号30104
よりも、差分データの方がデータサイズが小さいため、LUT30109に必要なメモリ
容量を小さくできるからである。
Here, since the LUT is one of the memories, it is preferable to reduce the memory capacity as much as possible in order to reduce the manufacturing cost. As an example of the correction circuit 30103 for realizing this, a circuit shown in FIG. Correction circuit 30103 shown in FIG.
Includes an LUT 30109 and an adder 30110. The LUT 30109 stores difference data between the input image signal 30101a and the output image signal 30104 to be output. That is, corresponding difference data is extracted from the LUT 30109 from the input image signal 30101a and the input image signal 30101b, and the extracted difference data and the input image signal 30 are extracted.
The output image signal 30104 can be obtained by adding 101a by the adder 30110. Note that the data stored in the LUT 30109 is the difference data, so that L
Reduction of the memory capacity of the UT can be realized. This is because the output image signal 30104 as it is.
This is because the data size of the difference data is smaller than that of the differential data, so that the memory capacity required for the LUT 30109 can be reduced.

さらに、出力画像信号が、2つの入力画像信号の四則演算等の簡単な演算によって求めら
れるならば、加算器、減算器、乗算器等の簡単な回路の組み合わせによって実現できる。
その結果、LUTを用いる必要が無くなり、製造コストを大幅に低減することができる。
このような回路としては、図33の(E)に示す回路を挙げることができる。図33の(
E)に示す補正回路30103は、減算器30111と、乗算器30112と、加算器3
0113、を有する。まず、入力画像信号30101aと、入力画像信号30101bの
差分を、減算器30111によって求める。その後、乗算器30112によって、適切な
係数を差分値に乗ずる。そして、入力画像信号30101aに、適切な係数を乗じた差分
値を、加算器30113によって加算することで、出力画像信号30104を得ることが
できる。このような回路を用いることによって、LUTを用いる必要が無くなり、製造コ
ストを大幅に低減することができる。
Further, if the output image signal can be obtained by a simple operation such as four arithmetic operations of two input image signals, it can be realized by a combination of simple circuits such as an adder, a subtracter, and a multiplier.
As a result, it is not necessary to use an LUT, and the manufacturing cost can be greatly reduced.
As such a circuit, a circuit shown in FIG. (
E) includes a subtractor 30111, a multiplier 30112, and an adder 3
0113. First, a subtracter 30111 obtains a difference between the input image signal 30101a and the input image signal 30101b. Thereafter, the multiplier 30112 multiplies the difference value by an appropriate coefficient. Then, an output image signal 30104 can be obtained by adding a difference value obtained by multiplying the input image signal 30101a by an appropriate coefficient by the adder 30113. By using such a circuit, it is not necessary to use an LUT, and the manufacturing cost can be greatly reduced.

なお、ある条件の下で、図33の(E)に示す補正回路30103を用いることによって
、不適切な出力画像信号30104を出力することを防止することができる。その条件と
は、オーバードライブ電圧を与える出力画像信号30104と、入力画像信号30101
aおよび入力画像信号30101bの差分値に、線形性があることである。そして、この
線形性の傾きを、乗算器30112によって乗ずる係数とする。すなわち、このような性
質を持つ液晶素子に、図33の(E)に示す補正回路30103を用いることが好ましい
。このような性質を持つ液晶素子としては、応答速度の階調依存性の小さい、IPSモー
ドの液晶素子が挙げられる。このように、たとえば、IPSモードの液晶素子に図33の
(E)に示す補正回路30103を用いることによって、製造コストを大幅に低減でき、
かつ、不適切な出力画像信号30104を出力することを防止することができるオーバー
ドライブ回路を得ることができる。
Note that by using the correction circuit 30103 illustrated in FIG. 33E under certain conditions, output of an inappropriate output image signal 30104 can be prevented. The conditions include an output image signal 30104 that gives an overdrive voltage and an input image signal 30101.
The difference value between a and the input image signal 30101b is linear. Then, the linearity gradient is used as a coefficient multiplied by the multiplier 30112. That is, it is preferable to use the correction circuit 30103 shown in FIG. 33E for a liquid crystal element having such properties. As a liquid crystal element having such properties, an IPS mode liquid crystal element in which the response speed is small in gradation dependency can be given. Thus, for example, by using the correction circuit 30103 shown in FIG. 33E for the IPS mode liquid crystal element, the manufacturing cost can be significantly reduced.
In addition, it is possible to obtain an overdrive circuit that can prevent an inappropriate output image signal 30104 from being output.

なお、図33の(A)乃至(E)に示した回路と同等の働きを、ソフトウェア処理によっ
て実現してもよい。遅延回路に用いるメモリについては、液晶表示装置が有する他のメモ
リ、液晶表示装置に表示する画像を送り出す側の装置(たとえば、パーソナルコンピュー
タやそれに準じた装置が有するビデオカード等)が有するメモリ等を流用することができ
る。こうすることで、製造コストを低減できるだけでなく、オーバードライブの強さや利
用する状況などを、ユーザが好みに応じて選択できるようにすることができる。
Note that a function equivalent to the circuits shown in FIGS. 33A to 33E may be realized by software processing. As for the memory used for the delay circuit, other memory included in the liquid crystal display device, memory included in a device that sends an image to be displayed on the liquid crystal display device (for example, a video card included in a personal computer or a similar device, etc.) Can be diverted. By doing so, not only can the manufacturing cost be reduced, but also the user can select the strength of overdrive, the situation of use, etc. according to his / her preference.

次に、コモン線の電位を操作する駆動について、図34を参照して説明する。図34の(
A)は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査
線一本に対し、コモン線が一本配置されているときの、複数の画素回路を表した図である
。図34の(A)に示す画素回路は、トランジスタ30201、補助容量30202、表
示素子30203、映像信号線30204、走査線30205、コモン線30206、を
備えている。
Next, driving for manipulating the potential of the common line will be described with reference to FIG. (
A) shows a plurality of pixel circuits when one common line is arranged for one scanning line in a display device using a capacitive display element such as a liquid crystal element. FIG. A pixel circuit illustrated in FIG. 34A includes a transistor 30201, an auxiliary capacitor 30202, a display element 30203, a video signal line 30204, a scanning line 30205, and a common line 30206.

トランジスタ30201のゲート電極は、走査線30205に電気的に接続され、トラン
ジスタ30201のソース電極及びドレイン電極の一方は、映像信号線30204に電気
的に接続され、トランジスタ30201のソース電極及びドレイン電極の他方は、補助容
量30202の一方の電極、及び表示素子30203の一方の電極に電気的に接続されて
いる。
また、補助容量30202の他方の電極は、コモン線30206に電気的に接続されてい
る。
The gate electrode of the transistor 30201 is electrically connected to the scan line 30205, one of the source electrode and the drain electrode of the transistor 30201 is electrically connected to the video signal line 30204, and the other of the source electrode and the drain electrode of the transistor 30201 Are electrically connected to one electrode of the auxiliary capacitor 30202 and one electrode of the display element 30203.
The other electrode of the auxiliary capacitor 30202 is electrically connected to the common line 30206.

まず、走査線30205によって選択された画素は、トランジスタ30201がオンとな
るため、それぞれ、映像信号線30204を介して、表示素子30203及び補助容量3
0202に映像信号に対応した電圧がかかる。このとき、その映像信号が、コモン線30
206に接続された全ての画素に対して最低階調を表示させるものだった場合、あるいは
、コモン線30206に接続された全ての画素に対して最高階調を表示させるものだった
場合は、画素にそれぞれ映像信号線30204を介して映像信号を書き込む必要はない。
映像信号線30204を介して映像信号を書き込む代わりに、コモン線30206の電位
を動かすことで、表示素子30203にかかる電圧を変えることができる。
First, in the pixel selected by the scanning line 30205, the transistor 30201 is turned on, so that the display element 30203 and the auxiliary capacitor 3 are connected through the video signal line 30204, respectively.
A voltage corresponding to the video signal is applied to 0202. At this time, the video signal is the common line 30.
When the lowest gradation is displayed for all the pixels connected to 206, or when the highest gradation is displayed for all the pixels connected to the common line 30206, the pixel It is not necessary to write a video signal via the video signal line 30204 respectively.
Instead of writing a video signal through the video signal line 30204, the voltage applied to the display element 30203 can be changed by moving the potential of the common line 30206.

次に、図34の(B)は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装
置において、走査線一本に対し、コモン線が2本配置されているときの、複数の画素回路
を表した図である。図34の(B)に示す画素回路は、トランジスタ30211、補助容
量30212、表示素子30213、映像信号線30214、走査線30215、第1の
コモン線30216、第2のコモン線30217、を備えている。
Next, FIG. 34B shows a display device using a display element having a capacitive property such as a liquid crystal element when two common lines are arranged for one scanning line. It is a figure showing a plurality of pixel circuits. The pixel circuit illustrated in FIG. 34B includes a transistor 30211, an auxiliary capacitor 30212, a display element 30213, a video signal line 30214, a scanning line 30215, a first common line 30216, and a second common line 30217. .

トランジスタ30211のゲート電極は、走査線30215に電気的に接続され、トラン
ジスタ30211のソース電極及びドレイン電極の一方は、映像信号線30214に電気
的に接続され、トランジスタ30211のソース電極及びドレイン電極の他方は、補助容
量30212の一方の電極、及び表示素子30213の一方の電極に電気的に接続されて
いる。
また、補助容量30212の他方の電極は、第1のコモン線30216に電気的に接続さ
れている。
また、当該画素と隣接する画素においては、補助容量30212の他方の電極は、第2の
コモン線30217に電気的に接続されている。
The gate electrode of the transistor 30211 is electrically connected to the scan line 30215, one of the source electrode and the drain electrode of the transistor 30211 is electrically connected to the video signal line 30214, and the other of the source electrode and the drain electrode of the transistor 30211 Is electrically connected to one electrode of the auxiliary capacitor 30212 and one electrode of the display element 30213.
In addition, the other electrode of the auxiliary capacitor 30212 is electrically connected to the first common line 30216.
In the pixel adjacent to the pixel, the other electrode of the auxiliary capacitor 30212 is electrically connected to the second common line 30217.

図34の(B)に示す画素回路は、コモン線一本に対し電気的に接続されている画素が少
ないため、映像信号線30214を介して映像信号を書き込む代わりに、第1のコモン線
30216又は第2のコモン線30217の電位を動かすことで、表示素子30213に
かかる電圧を変えることができる頻度が、顕著に大きくなる。また、ソース反転駆動又は
ドット反転駆動が可能になる。ソース反転駆動又はドット反転駆動により、素子の信頼性
を向上させつつ、フリッカを抑えることができる。
In the pixel circuit illustrated in FIG. 34B, since the number of pixels electrically connected to one common line is small, instead of writing a video signal through the video signal line 30214, the first common line 30216 is used. Alternatively, the frequency with which the voltage applied to the display element 30213 can be changed by moving the potential of the second common line 30217 is significantly increased. Further, source inversion driving or dot inversion driving is possible. By source inversion driving or dot inversion driving, flicker can be suppressed while improving element reliability.

次に、走査型バックライトについて、図35を参照して説明する。図35の(A)は、冷
陰極管を並置した走査型バックライトを示す図である。図35の(A)に示す走査型バッ
クライトは、拡散板30301と、N個の冷陰極管30302―1から30302―Nと
、を備える。N個の冷陰極管30302―1から30302―Nを、拡散板30301の
後ろに並置することで、N個の冷陰極管30302―1から30302―Nは、その輝度
を変化させて走査することができる。
Next, the scanning backlight will be described with reference to FIG. FIG. 35A is a diagram showing a scanning backlight in which cold cathode tubes are juxtaposed. The scanning backlight shown in FIG. 35A includes a diffusion plate 30301 and N cold cathode tubes 30302-1 to 30302 -N. N cold cathode tubes 30302-1 to 30302 -N are juxtaposed behind the diffuser plate 30301, so that the N cold cathode tubes 30302-1 to 30302 -N scan with varying luminance. Can do.

走査するときの各冷陰極管の輝度の変化を、図35の(C)を用いて説明する。まず、冷
陰極管30302―1の輝度を、一定時間変化させる。そして、その後に、冷陰極管30
302―1の隣に配置された冷陰極管30302―2の輝度を、同じ時間だけ変化させる
。このように、冷陰極管30302―1から30302―Nまで、輝度を順に変化させる
。なお、図35の(C)においては、一定時間変化させる輝度は、元の輝度より小さいも
のとしたが、元の輝度より大きくてもよい。また、冷陰極管30302―1から3030
2―Nまで走査するとしたが、逆方向に冷陰極管30302―Nから30302―1まで
走査してもよい。
A change in luminance of each cold cathode tube during scanning will be described with reference to FIG. First, the luminance of the cold cathode fluorescent lamp 30302-1 is changed for a certain time. Then, after that, the cold cathode tube 30
The luminance of the cold cathode fluorescent lamp 30302-2 arranged next to 302-1 is changed for the same time. In this way, the luminance is changed in order from the cold cathode fluorescent lamps 30302-1 to 30302-N. In FIG. 35C, the luminance to be changed for a certain time is smaller than the original luminance, but may be larger than the original luminance. Also, cold cathode fluorescent lamps 30302-1 to 3030
Although scanning up to 2-N is performed, scanning from cold cathode fluorescent lamps 30302-N to 30302-1 may be performed in the reverse direction.

図35のように駆動することで、バックライトの平均輝度を小さくすることができる。し
たがって、液晶表示装置の消費電力の大部分を占める、バックライトの消費電力を低減す
ることができる。
By driving as shown in FIG. 35, the average luminance of the backlight can be reduced. Therefore, the power consumption of the backlight, which accounts for most of the power consumption of the liquid crystal display device, can be reduced.

なお、走査型バックライトの光源として、LEDを用いてもよい。その場合の走査型バッ
クライトは、図35の(B)のようになる。図35の(B)に示す走査型バックライトは
、拡散板30311と、LEDを並置した光源30312―1から30312―Nと、を
備える。走査型バックライトの光源として、LEDを用いた場合、バックライトを薄く、
軽くできる利点がある。また、色再現範囲を広げることができるという利点がある。さら
に、LEDを並置した光源30312―1から30312―Nのそれぞれに並置したLE
Dも、同様に走査することができるので、点走査型のバックライトとすることもできる。
点走査型とすれば、動画像の画質をさらに向上させることができる。
An LED may be used as the light source of the scanning backlight. The scanning backlight in that case is as shown in FIG. The scanning backlight shown in FIG. 35B includes a diffusion plate 30311 and light sources 30312-1 to 30312 -N in which LEDs are juxtaposed. When the LED is used as the light source of the scanning backlight, the backlight is thin,
There is an advantage that can be lightened. Further, there is an advantage that the color reproduction range can be expanded. Further, LEs juxtaposed on each of the light sources 30312-1 to 30312 -N juxtaposed with LEDs.
Since D can also be scanned in the same manner, it can also be a dot scanning backlight.
If the point scanning type is adopted, the image quality of the moving image can be further improved.

なお、バックライトの光源としてLEDを用いた場合も、図35の(C)に示すように輝
度を変化させて駆動することができる。
Note that even when an LED is used as the light source of the backlight, it can be driven with the luminance changed as shown in FIG.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (may be a part) described in each drawing of this embodiment are applied, combined, or replaced with the contents (may be a part) described in the figure of another embodiment. Can be done freely. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of the case,
An example in the case of detailed description, an example in the case of application, an example of a related part, and the like are shown. Therefore, the contents described in other embodiments can be freely applied to, combined with, or replaced with this embodiment.

(実施の形態8)
本実施の形態においては、各種液晶モードについて説明する。
(Embodiment 8)
In this embodiment, various liquid crystal modes will be described.

まず、断面図を用いて各種液晶モードについて説明する。 First, various liquid crystal modes will be described with reference to cross-sectional views.

図39(A)、(B)は、TNモードの断面の模式図を示す。 39A and 39B are schematic views of cross sections of a TN mode.

互いに対向するように配置された第1の基板50101及び第2の基板50102に、液
晶層50100が挟持されている。第1の基板50101の上面には、第1の電極501
05が形成されている。第2の基板50102の上面には、第2の電極50106が形成
されている。第1の基板50101の液晶層と反対側には、第1の偏光板50103が配
置されている。第2の基板50102の液晶層と反対側には、第2の偏光板50104が
配置されている。なお、第1の偏光板50103と第2の偏光板50104とは、クロス
ニコルになるように配置されている。
A liquid crystal layer 50100 is sandwiched between a first substrate 50101 and a second substrate 50102 which are arranged to face each other. A first electrode 501 is provided on an upper surface of the first substrate 50101.
05 is formed. A second electrode 50106 is formed on the top surface of the second substrate 50102. A first polarizing plate 50103 is provided on the side of the first substrate 50101 opposite to the liquid crystal layer. A second polarizing plate 50104 is disposed on the opposite side of the second substrate 50102 from the liquid crystal layer. Note that the first polarizing plate 50103 and the second polarizing plate 50104 are arranged to be crossed Nicols.

第1の偏光板50103は、第1の基板50101の上面に配置されてもよい。第2の偏
光板50104は、第2の基板50102の上面に配置されてもよい。
The first polarizing plate 50103 may be disposed on the upper surface of the first substrate 50101. The second polarizing plate 50104 may be disposed on the upper surface of the second substrate 50102.

第1の電極50105及び第2の電極50106のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
It is sufficient that at least one (or both) of the first electrode 50105 and the second electrode 50106 has a light-transmitting property (a transmission type or a reflection type). Or both electrodes may have translucency and a part of one electrode may have reflectivity (semi-transmissive type).

図36(A)は、第1の電極50105及び第2の電極50106に電圧が印加(縦電界
方式と呼ぶ)された場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、
バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板50
103と第2の偏光板50104とがクロスニコルになるように配置されているため、バ
ックライトからの光は基板を通過できない。したがって、黒色表示が行われる。
FIG. 36A is a schematic view of a cross section when voltage is applied to the first electrode 50105 and the second electrode 50106 (referred to as a vertical electric field mode). Since the liquid crystal molecules are arranged vertically,
The light from the backlight is not affected by the birefringence of the liquid crystal molecules. And the 1st polarizing plate 50
Since 103 and the second polarizing plate 50104 are arranged so as to be crossed Nicols, light from the backlight cannot pass through the substrate. Therefore, black display is performed.

なお、第1の電極50105及び第2の電極50106に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that by controlling voltage applied to the first electrode 50105 and the second electrode 50106, the state of liquid crystal molecules can be controlled. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

図36(B)は、第1の電極50105及び第2の電極50106に電圧が印加されてい
ない場合の断面の模式図である。液晶分子が横に並び、平面内で回転している状態となる
ため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板
50103と第2の偏光板50104とがクロスニコルになるように配置されているため
、バックライトからの光は基板を通過する。したがって、白色表示が行われる。いわゆる
ノーマリーホワイトモードである。
FIG. 36B is a schematic view of a cross section when voltage is not applied to the first electrode 50105 and the second electrode 50106. Since the liquid crystal molecules are aligned horizontally and rotated in a plane, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50103 and the second polarizing plate 50104 are arranged so as to be crossed Nicols, light from the backlight passes through the substrate. Therefore, white display is performed. This is a so-called normally white mode.

図36(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設けるこ
とで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50101側
又は第2の基板50102側に設けることができる。
The liquid crystal display device having the structure illustrated in FIGS. 36A and 36B can perform full-color display by being provided with a color filter. The color filter can be provided on the first substrate 50101 side or the second substrate 50102 side.

TNモードに使用される液晶材料は、公知のものを使用すればよい。 A known liquid crystal material may be used for the TN mode.

図37(A)、(B)は、VAモードの断面の模式図を示す。VAモードは、無電界の時
に液晶分子が基板に垂直となるように配向されているモードである。
37A and 37B are schematic views of cross sections of the VA mode. The VA mode is a mode in which liquid crystal molecules are aligned so as to be perpendicular to the substrate when there is no electric field.

互いに対向するように配置された第1の基板50201及び第2の基板50202に、液
晶層50200が挟持されている。第1の基板50201の上面には、第1の電極502
05が形成されている。第2の基板50202の上面には、第2の電極50206が形成
されている。第1の基板50201の液晶層と反対側には、第1の偏光板50203が配
置されている。第2の基板50202の液晶層と反対側には、第2の偏光板50204が
配置されている。なお、第1の偏光板50203と第2の偏光板50204とは、クロス
ニコルになるように配置されている。
A liquid crystal layer 50200 is sandwiched between a first substrate 50201 and a second substrate 50202 which are arranged to face each other. On the top surface of the first substrate 50201, the first electrode 502 is provided.
05 is formed. A second electrode 50206 is formed on the top surface of the second substrate 50202. A first polarizing plate 50203 is provided on the side of the first substrate 50201 opposite to the liquid crystal layer. A second polarizing plate 50204 is provided on the opposite side of the second substrate 50202 from the liquid crystal layer. Note that the first polarizing plate 50203 and the second polarizing plate 50204 are arranged so as to be crossed Nicols.

第1の偏光板50203は、第1の基板50201の上面に配置されてもよい。第2の偏
光板50204は、第2の基板50202の上面に配置されてもよい。
The first polarizing plate 50203 may be disposed on the upper surface of the first substrate 50201. The second polarizing plate 50204 may be disposed on the upper surface of the second substrate 50202.

第1の電極50205及び第2の電極50206のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
It is sufficient that at least one (or both) of the first electrode 50205 and the second electrode 50206 has a light-transmitting property (a transmission type or a reflection type). Or both electrodes may have translucency and a part of one electrode may have reflectivity (semi-transmissive type).

図37(A)は、第1の電極50205及び第2の電極50206に電圧が印加(縦電界
方式と呼ぶ)された場合の断面の模式図である。液晶分子が横に並んだ状態となるため、
バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板502
03と第2の偏光板50204とがクロスニコルになるように配置されているため、バッ
クライトからの光は基板を通過する。したがって、白色表示が行われる。
FIG. 37A is a schematic view of a cross section when voltage is applied to the first electrode 50205 and the second electrode 50206 (referred to as a vertical electric field mode). Since the liquid crystal molecules are aligned horizontally,
Light from the backlight is affected by the birefringence of the liquid crystal molecules. Then, the first polarizing plate 502
Since 03 and the second polarizing plate 50204 are arranged so as to be crossed Nicols, the light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50205及び第2の電極50206に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50205 and the second electrode 50206. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

図37(B)は、第1の電極50205及び第2の電極50206に電圧が印加されてい
ない場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライトか
らの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板50203と第2の
偏光板50204とがクロスニコルになるように配置されているため、バックライトから
の光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラッ
クモードである。
FIG. 37B is a schematic view of a cross section when voltage is not applied to the first electrode 50205 and the second electrode 50206. Since the liquid crystal molecules are arranged vertically, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50203 and the second polarizing plate 50204 are arranged so as to be crossed Nicols, light from the backlight does not pass through the substrate. Therefore, black display is performed. This is a so-called normally black mode.

図37(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設けるこ
とで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50201側
又は第2の基板50202側に設けることができる。
The liquid crystal display device having the structure illustrated in FIGS. 37A and 37B can perform full-color display by being provided with a color filter. The color filter can be provided on the first substrate 50201 side or the second substrate 50202 side.

VAモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used for the VA mode, a known material may be used.

図37(C)、(D)は、MVAモードの断面の模式図を示す。MVAモードは、それぞ
れの部分の視野角依存性を互いに補償する方法である。
37C and 37D are schematic views of cross sections of the MVA mode. The MVA mode is a method for mutually compensating the viewing angle dependency of each part.

互いに対向するように配置された第1の基板50211及び第2の基板50212に、液
晶層50210が挟持されている。第1の基板50211の上面には、第1の電極502
15が形成されている。第2の基板50212の上面には、第2の電極50216が形成
されている。第1の電極50215上には、配向制御用に第1の突起物502117が形
成されている。第2の電極50216上には、配向制御用に第2の突起物502118が
形成されている。第1の基板50211の液晶層と反対側には、第1の偏光板50213
が配置されている。第2の基板50212の液晶層と反対側には、第2の偏光板5021
4が配置されている。なお、第1の偏光板50213と第2の偏光板50214とは、ク
ロスニコルになるように配置されている。
A liquid crystal layer 50210 is sandwiched between a first substrate 50211 and a second substrate 50212 which are arranged to face each other. A first electrode 50211 is provided on an upper surface of the first substrate 50211.
15 is formed. A second electrode 50216 is formed on the top surface of the second substrate 50212. On the first electrode 50215, a first protrusion 502117 is formed for alignment control. A second protrusion 502118 is formed over the second electrode 50216 for alignment control. On the side opposite to the liquid crystal layer of the first substrate 50211, a first polarizing plate 50213 is provided.
Is arranged. On the side opposite to the liquid crystal layer of the second substrate 50212, a second polarizing plate 5021 is provided.
4 is arranged. Note that the first polarizing plate 50213 and the second polarizing plate 50214 are arranged so as to be crossed Nicols.

第1の偏光板50213は、第1の基板50211の上面に配置されてもよい。第2の偏
光板50214は、第2の基板50212の上面に配置されてもよい。
The first polarizing plate 50213 may be disposed on the top surface of the first substrate 50211. The second polarizing plate 50214 may be disposed on the upper surface of the second substrate 50212.

第1の電極50215及び第2の電極50216のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
It is only necessary that at least one (or both) of the first electrode 50215 and the second electrode 50216 have a light-transmitting property (a transmission type or a reflection type). Or both electrodes may have translucency and a part of one electrode may have reflectivity (semi-transmissive type).

図37(C)は、第1の電極50215及び第2の電極50216に電圧が印加(縦電界
方式と呼ぶ)された場合の断面の模式図である。液晶分子が第1の突起物502117及
び第2の突起物502118に対して倒れて並んだ状態となるため、バックライトからの
光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板50213と第2の偏光板
50214とがクロスニコルになるように配置されているため、バックライトからの光は
基板を通過する。したがって、白色表示が行われる。
FIG. 37C is a schematic view of a cross section in the case where voltage is applied to the first electrode 50215 and the second electrode 50216 (referred to as a vertical electric field mode). Since the liquid crystal molecules are tilted and arranged with respect to the first protrusions 502117 and the second protrusions 502118, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50213 and the second polarizing plate 50214 are arranged so as to be crossed Nicols, light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50215及び第2の電極50216に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that by controlling voltage applied to the first electrode 50215 and the second electrode 50216, the state of liquid crystal molecules can be controlled. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

図37(D)は、第1の電極50215及び第2の電極50216に電圧が印加されてい
ない場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライトか
らの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板50213と第2の
偏光板50214とがクロスニコルになるように配置されているため、バックライトから
の光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラッ
クモードである。
FIG. 37D is a schematic view of a cross section when voltage is not applied to the first electrode 50215 and the second electrode 50216. Since the liquid crystal molecules are arranged vertically, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50213 and the second polarizing plate 50214 are arranged so as to be crossed Nicols, light from the backlight does not pass through the substrate. Therefore, black display is performed. This is a so-called normally black mode.

図37(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設けるこ
とで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50211側
又は第2の基板50212側に設けることができる。
The liquid crystal display device having the structure illustrated in FIGS. 37C and 37D can perform full-color display by being provided with a color filter. The color filter can be provided on the first substrate 50211 side or the second substrate 50212 side.

MVAモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used for the MVA mode, a known material may be used.

図38(A)、(B)は、OCBモードの断面の模式図を示す。OCBモードは、液晶層
内で液晶分子の配列が光学的に補償状態を形成しているため、視野角依存が少ない。この
液晶分子の状態は、ベンド配向と呼ばれる。
38A and 38B are schematic views of cross sections of the OCB mode. In the OCB mode, the alignment of the liquid crystal molecules forms an optically compensated state in the liquid crystal layer, and thus the viewing angle dependency is small. This state of the liquid crystal molecules is called bend alignment.

互いに対向するように配置された第1の基板50301及び第2の基板50302に、液
晶層50300が挟持されている。第1の基板50301の上面には、第1の電極503
05が形成されている。第2の基板50302の上面には、第2の電極50306が形成
されている。第1の基板50301の液晶層と反対側には、第1の偏光板50303が配
置されている。第2の基板50302の液晶層と反対側には、第2の偏光板50304が
配置されている。なお、第1の偏光板50303と第2の偏光板50304とは、クロス
ニコルになるように配置されている。
A liquid crystal layer 50300 is sandwiched between a first substrate 50301 and a second substrate 50302 which are arranged to face each other. A first electrode 503 is provided on an upper surface of the first substrate 50301.
05 is formed. A second electrode 50306 is formed on the top surface of the second substrate 50302. A first polarizing plate 50303 is provided on the opposite side of the first substrate 50301 from the liquid crystal layer. On the opposite side of the second substrate 50302 from the liquid crystal layer, a second polarizing plate 50304 is provided. Note that the first polarizing plate 50303 and the second polarizing plate 50304 are arranged so as to be crossed Nicols.

第1の偏光板50303は、第1の基板50301の上面に配置されてもよい。第2の偏
光板50304は、第2の基板50302の上面に配置されてもよい。
The first polarizing plate 50303 may be disposed on the upper surface of the first substrate 50301. The second polarizing plate 50304 may be disposed on the upper surface of the second substrate 50302.

第1の電極50305及び第2の電極50306のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
It is sufficient that at least one (or both) of the first electrode 50305 and the second electrode 50306 has a light-transmitting property (a transmission type or a reflection type). Or both electrodes may have translucency and a part of one electrode may have reflectivity (semi-transmissive type).

図38(A)は、第1の電極50305及び第2の電極50306に電圧が印加(縦電界
方式と呼ぶ)された場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、
バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板50
303と第2の偏光板50304とがクロスニコルになるように配置されているため、バ
ックライトからの光は基板を通過しない。したがって、黒色表示が行われる。
FIG. 38A is a schematic view of a cross section when voltage is applied to the first electrode 50305 and the second electrode 50306 (referred to as a vertical electric field mode). Since the liquid crystal molecules are arranged vertically,
The light from the backlight is not affected by the birefringence of the liquid crystal molecules. And the 1st polarizing plate 50
Since 303 and the second polarizing plate 50304 are arranged so as to be crossed Nicols, light from the backlight does not pass through the substrate. Therefore, black display is performed.

なお、第1の電極50305及び第2の電極50306に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50305 and the second electrode 50306. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

図38(B)は、第1の電極50305及び第2の電極50306に電圧が印加されてい
ない場合の断面の模式図である。液晶分子がベンド配向の状態となるため、バックライト
からの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板50303と第2の
偏光板50304とがクロスニコルになるように配置されているため、バックライトから
の光は基板を通過する。したがって、白色表示が行われる。いわゆるノーマリーホワイト
モードである。
FIG. 38B is a schematic view of a cross section when voltage is not applied to the first electrode 50305 and the second electrode 50306. Since the liquid crystal molecules are in a bend alignment state, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50303 and the second polarizing plate 50304 are arranged so as to be crossed Nicols, light from the backlight passes through the substrate. Therefore, white display is performed. This is a so-called normally white mode.

図38(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設けるこ
とで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50301側
又は第2の基板50302側に設けることができる。
The liquid crystal display device having the structure illustrated in FIGS. 38A and 38B can perform full-color display by being provided with a color filter. The color filter can be provided on the first substrate 50301 side or the second substrate 50302 side.

OCBモードに使用される液晶材料は、公知のものを使用すればよい。 A known material may be used as the liquid crystal material used in the OCB mode.

図38(C)、(D)は、FLCモード又はAFLCモードの断面の模式図を示す。 38C and 38D are schematic views of cross sections of the FLC mode or the AFLC mode.

互いに対向するように配置された第1の基板50311及び第2の基板50312に、液
晶層50310が挟持されている。第1の基板50311の上面には、第1の電極503
15が形成されている。第2の基板50312の上面には、第2の電極50316が形成
されている。第1の基板50311の液晶層と反対側には、第1の偏光板50313が配
置されている。第2の基板50312の液晶層と反対側には、第2の偏光板50314が
配置されている。なお、第1の偏光板50313と第2の偏光板50314とは、クロス
ニコルになるように配置されている。
A liquid crystal layer 50310 is sandwiched between a first substrate 50311 and a second substrate 50312 which are arranged to face each other. On the top surface of the first substrate 50311, the first electrode 503 is provided.
15 is formed. A second electrode 50316 is formed on the top surface of the second substrate 5031. A first polarizing plate 50313 is provided on the opposite side of the first substrate 50311 from the liquid crystal layer. A second polarizing plate 50314 is disposed on the opposite side of the second substrate 50312 from the liquid crystal layer. Note that the first polarizing plate 50313 and the second polarizing plate 50314 are arranged so as to be crossed Nicols.

第1の偏光板50313は、第1の基板50311の上面に配置されてもよい。第2の偏
光板50314は、第2の基板50312の上面に配置されてもよい。
The first polarizing plate 50313 may be disposed on the upper surface of the first substrate 50311. The second polarizing plate 50314 may be disposed on the upper surface of the second substrate 5031.

第1の電極50315及び第2の電極50316のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
It is only necessary that at least one (or both) of the first electrode 50315 and the second electrode 50316 have a light-transmitting property (transmission type or reflection type). Or both electrodes may have translucency and a part of one electrode may have reflectivity (semi-transmissive type).

図38(C)は、第1の電極50315及び第2の電極50316に電圧が印加(縦電界
方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた方向
で横に並んでいる状態となるため、バックライトからの光は液晶分子の複屈折の影響を受
ける。そして、第1の偏光板50313と第2の偏光板50314とがクロスニコルにな
るように配置されているため、バックライトからの光は基板を通過する。したがって、白
色表示が行われる。
FIG. 38C is a schematic view of a cross section when voltage is applied to the first electrode 50315 and the second electrode 50316 (referred to as a vertical electric field mode). Since the liquid crystal molecules are arranged side by side in a direction shifted from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. And since the 1st polarizing plate 50313 and the 2nd polarizing plate 50314 are arrange | positioned so that it may become crossed Nicols, the light from a backlight passes a board | substrate. Therefore, white display is performed.

なお、第1の電極50315及び第2の電極50316に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling voltage applied to the first electrode 50315 and the second electrode 50316. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

図38(D)は、第1の電極50315及び第2の電極50316に電圧が印加されてい
ない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態となる
ため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光
板50313と第2の偏光板50314とがクロスニコルになるように配置されているた
め、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。いわ
ゆるノーマリーブラックモードである。
FIG. 38D is a schematic view of a cross section when voltage is not applied to the first electrode 50315 and the second electrode 50316. Since the liquid crystal molecules are arranged side by side along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. And since the 1st polarizing plate 50313 and the 2nd polarizing plate 50314 are arrange | positioned so that it may become crossed Nicols, the light from a backlight does not pass a board | substrate. Therefore, black display is performed. This is a so-called normally black mode.

図38(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設けるこ
とで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50311側
又は第2の基板50312側に設けることができる。
The liquid crystal display device having the structure illustrated in FIGS. 38C and 38D can perform full-color display by being provided with a color filter. The color filter can be provided on the first substrate 50311 side or the second substrate 50312 side.

FLCモード又はAFLCモードに使用される液晶材料は、公知のものを使用すればよい
As the liquid crystal material used in the FLC mode or AFLC mode, a known material may be used.

図39(A)、(B)は、IPSモードの断面の模式図を示す。IPSモードは、液晶層
内で液晶分子の配列が光学的に補償状態を形成しているため、液晶分子を基板に対して常
に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をとる
39A and 39B are schematic views of cross sections of the IPS mode. The IPS mode is a mode in which the alignment of liquid crystal molecules forms an optically compensated state in the liquid crystal layer, so that the liquid crystal molecules are always rotated in a plane with respect to the substrate, and the electrode is only on one substrate side. The provided horizontal electric field method is adopted.

互いに対向するように配置された第1の基板50401及び第2の基板50402に、液
晶層50400が挟持されている。第1の基板50401の上面には、第1の電極504
05及び第2の電極50406が形成されている。第1の基板50401の液晶層と反対
側には、第1の偏光板50403が配置されている。第2の基板50402の液晶層と反
対側には、第2の偏光板50404が配置されている。なお、第1の偏光板50403と
第2の偏光板50404とは、クロスニコルになるように配置されている。
A liquid crystal layer 50400 is sandwiched between a first substrate 50401 and a second substrate 50402 which are arranged to face each other. A first electrode 504 is provided on an upper surface of the first substrate 50401.
05 and the second electrode 50406 are formed. A first polarizing plate 50403 is provided on the side of the first substrate 50401 opposite to the liquid crystal layer. A second polarizing plate 50404 is provided on the opposite side of the second substrate 50402 from the liquid crystal layer. Note that the first polarizing plate 50403 and the second polarizing plate 50404 are arranged so as to be crossed Nicols.

第1の偏光板50403は、第1の基板50401の上面に配置されてもよい。第2の偏
光板50404は、第2の基板50402の上面に配置されてもよい。
The first polarizing plate 50403 may be disposed on the upper surface of the first substrate 50401. The second polarizing plate 50404 may be disposed on the upper surface of the second substrate 50402.

第1の電極50405及び第2の電極50406のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
It is sufficient that at least one (or both) of the first electrode 50405 and the second electrode 50406 has a light-transmitting property (a transmission type or a reflection type). Or both electrodes may have translucency and a part of one electrode may have reflectivity (semi-transmissive type).

図39(A)は、第1の電極50405及び第2の電極50406に電圧が印加(縦電界
方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた電気
力線に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影響
を受ける。そして、第1の偏光板50403と第2の偏光板50404とがクロスニコル
になるように配置されているため、バックライトからの光は基板を通過する。したがって
、白色表示が行われる。
FIG. 39A is a schematic view of a cross section when voltage is applied to the first electrode 50405 and the second electrode 50406 (referred to as a vertical electric field mode). Since the liquid crystal molecules are aligned along the lines of electric force deviated from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50403 and the second polarizing plate 50404 are arranged so as to be crossed Nicols, light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50405及び第2の電極50406に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50405 and the second electrode 50406. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

図39(B)は、第1の電極50405及び第2の電極50406に電圧が印加されてい
ない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態となる
ため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光
板50403と第2の偏光板50404とがクロスニコルになるように配置されているた
め、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。いわ
ゆるノーマリーブラックモードである。
FIG. 39B is a schematic view of a cross section when voltage is not applied to the first electrode 50405 and the second electrode 50406. Since the liquid crystal molecules are arranged side by side along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50403 and the second polarizing plate 50404 are arranged so as to be crossed Nicols, light from the backlight does not pass through the substrate. Therefore, black display is performed. This is a so-called normally black mode.

図39(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設けるこ
とで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50401側
又は第2の基板50402側に設けることができる。
The liquid crystal display device having the structure illustrated in FIGS. 39A and 39B can perform full-color display by being provided with a color filter. The color filter can be provided on the first substrate 50401 side or the second substrate 50402 side.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used for the IPS mode, a known material may be used.

図39(C)、(D)は、FFSモードの断面の模式図を示す。FFSモードは、液晶層
内で液晶分子の配列が光学的に補償状態を形成しているため、液晶分子を基板に対して常
に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をとる
39C and 39D are schematic views of cross sections of the FFS mode. The FFS mode is a mode in which the alignment of liquid crystal molecules forms an optically compensated state in the liquid crystal layer, so that the liquid crystal molecules are always rotated in a plane with respect to the substrate, and the electrode is only on one substrate side. The provided horizontal electric field method is adopted.

互いに対向するように配置された第1の基板50411及び第2の基板50412に、液
晶層50410が挟持されている。第1の基板50411の上面には、第2の電極504
16が形成されている。第2の電極50416の上面には、絶縁膜50417が形成され
ている。絶縁膜50417上には、第2の電極50416が形成されている。第1の基板
50411の液晶層と反対側には、第1の偏光板50413が配置されている。第2の基
板50412の液晶層と反対側には、第2の偏光板50414が配置されている。なお、
第1の偏光板50413と第2の偏光板50414とは、クロスニコルになるように配置
されている。
A liquid crystal layer 50410 is sandwiched between a first substrate 50411 and a second substrate 50412 which are arranged to face each other. A second electrode 504 is provided on the upper surface of the first substrate 50411.
16 is formed. An insulating film 50417 is formed on the top surface of the second electrode 50416. A second electrode 50416 is formed over the insulating film 50417. A first polarizing plate 50413 is provided on the side of the first substrate 50411 opposite to the liquid crystal layer. On the opposite side of the second substrate 50412 from the liquid crystal layer, a second polarizing plate 50414 is provided. In addition,
The first polarizing plate 50413 and the second polarizing plate 50414 are arranged so as to be crossed Nicols.

第1の偏光板50413は、第1の基板50411の上面に配置されてもよい。第2の偏
光板50414は、第2の基板50412の上面に配置されてもよい。
The first polarizing plate 50413 may be disposed on the top surface of the first substrate 50411. The second polarizing plate 50414 may be disposed on the upper surface of the second substrate 50412.

第1の電極50415及び第2の電極50416のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
It is only necessary that at least one (or both) of the first electrode 50415 and the second electrode 50416 have a light-transmitting property (a transmission type or a reflection type). Or both electrodes may have translucency and a part of one electrode may have reflectivity (semi-transmissive type).

図39(C)は、第1の電極50415及び第2の電極50416に電圧が印加(縦電界
方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた電気
力線に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影響
を受ける。そして、第1の偏光板50413と第2の偏光板50414とがクロスニコル
になるように配置されているため、バックライトからの光は基板を通過する。したがって
、白色表示が行われる。
FIG. 39C is a schematic view of a cross section when voltage is applied to the first electrode 50415 and the second electrode 50416 (referred to as a vertical electric field mode). Since the liquid crystal molecules are aligned along the lines of electric force deviated from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50413 and the second polarizing plate 50414 are arranged so as to be crossed Nicols, light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50415及び第2の電極50416に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling voltage applied to the first electrode 50415 and the second electrode 50416. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

図39(D)は、第1の電極50415及び第2の電極50416に電圧が印加されてい
ない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態となる
ため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光
板50413と第2の偏光板50414とがクロスニコルになるように配置されているた
め、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。いわ
ゆるノーマリーブラックモードである。
FIG. 39D is a schematic view of a cross section when voltage is not applied to the first electrode 50415 and the second electrode 50416. Since the liquid crystal molecules are arranged side by side along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50413 and the second polarizing plate 50414 are arranged so as to be crossed Nicols, light from the backlight does not pass through the substrate. Therefore, black display is performed. This is a so-called normally black mode.

図39(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設けるこ
とで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50411側
又は第2の基板50412側に設けることができる。
The liquid crystal display device having the structure illustrated in FIGS. 39C and 39D can perform full-color display by being provided with a color filter. The color filter can be provided on the first substrate 50411 side or the second substrate 50412 side.

FFSモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used for the FFS mode, a known material may be used.

次に、上面図を用いて各種液晶モードを説明する。 Next, various liquid crystal modes will be described with reference to top views.

図40は、MVAモードを適用した画素部の上面図を示す。MVAモードは、それぞれの
部分の視野角依存性を互いに補償する方法である。
FIG. 40 is a top view of a pixel portion to which the MVA mode is applied. The MVA mode is a method for mutually compensating the viewing angle dependency of each part.

図40は、第1の電極50501、第2の電極(50502a、50502b、5050
2c)、及び突起物50503を示している。第1の電極50501は、対向基板の全面
に形成されている。形状がくの字型となるように、第2の電極(50502a、5050
2b、50502c)が形成されている。形状が第2の電極(50502a、50502
b、50502c)と対応するように、第1の電極50501上に第2の電極(5050
2a、50502b、50502c)が形成されている。
40 shows a first electrode 50501, a second electrode (50502a, 50502b, 5050).
2c) and the protrusion 50503 are shown. The first electrode 50501 is formed over the entire surface of the counter substrate. The second electrodes (50502a, 5050 are formed so that the shape is a dogleg shape.
2b, 50502c). The shape is the second electrode (50502a, 50502
b, 50502c), the second electrode (5050) is formed on the first electrode 50501.
2a, 50502b, 50502c).

第2の電極(50502a、50502b、50502c)の開口部は、突起物のように
機能する。
The opening of the second electrode (50502a, 50502b, 50502c) functions like a protrusion.

第1の電極50501及び第2の電極(50502a、50502b、50502c)に
電圧が印加(縦電界方式と呼ぶ)された場合、液晶分子が第2の電極(50502a、5
0502b、50502c)の開口部及び突起物50503に対して倒れて並んだ状態と
なる。一対の偏光板がクロスニコルとなるように配置されているときには、バックライト
からの光が基板を通過するため、白色表示が行われる。
When voltage is applied to the first electrode 50501 and the second electrode (50502a, 50502b, 50502c) (referred to as a vertical electric field mode), liquid crystal molecules are converted into the second electrode (50502a, 5502).
0502b, 50502c) and the protrusion 50503 are in a state of being tilted and arranged. When the pair of polarizing plates are arranged so as to be in crossed Nicols, white light is displayed because light from the backlight passes through the substrate.

なお、第1の電極50501及び第2の電極(50502a、50502b、50502
c)に印加する電圧を制御することで、液晶分子の状態を制御することが可能である。し
たがって、バックライトからの光が基板を通過する量を制御できるため、所定の映像表示
を行うことが可能である。
Note that the first electrode 50501 and the second electrode (50502a, 50502b, 50502)
It is possible to control the state of the liquid crystal molecules by controlling the voltage applied to c). Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

第1の電極50501及び第2の電極(50502a、50502b、50502c)に
電圧が印加されていない場合、液晶分子が縦に並んだ状態となる。一対の偏光板がクロス
ニコルとなるように配置されているときには、バックライトからの光がパネルを通過しな
いため、黒色表示が行われる。いわゆる、ノーマリーブラックモードである。
When voltage is not applied to the first electrode 50501 and the second electrode (50502a, 50502b, 50502c), liquid crystal molecules are aligned vertically. When the pair of polarizing plates are arranged so as to be crossed Nicols, light from the backlight does not pass through the panel, so that black display is performed. This is a so-called normally black mode.

MVAモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used for the MVA mode, a known material may be used.

図41(A)、(B)、(C)、(D)は、IPSモードを適用した画素部の上面図を示
す。IPSモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しているため
、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側の
みに設けた横電界方式をとる。
41A, 41B, 41C, and 41D are top views of a pixel portion to which the IPS mode is applied. The IPS mode is a mode in which the alignment of liquid crystal molecules forms an optically compensated state in the liquid crystal layer, so that the liquid crystal molecules are always rotated in a plane with respect to the substrate, and the electrode is only on one substrate side. The provided horizontal electric field method is adopted.

IPSモードでは、一対の電極が異なる形状となるように形成される。 In the IPS mode, the pair of electrodes are formed to have different shapes.

図41(A)は、第1の電極50601及び第2の電極50602を示している。第1の
電極50601及び第2の電極50602は、波状形状である。
FIG. 41A illustrates a first electrode 50601 and a second electrode 50602. The first electrode 50601 and the second electrode 50602 have a wave shape.

図41(B)は、第1の電極50611及び第2の電極50612を示している。第1の
電極50611及び第2の電極50612は、同心円状の開口部を有する形状である。
FIG. 41B illustrates the first electrode 50611 and the second electrode 50612. The first electrode 50611 and the second electrode 50612 have a shape having concentric openings.

図41(C)は、第1の電極50631及び第2の電極50632を示している。第1の
電極50631及び第2の電極50632は、櫛場状であり一部重なっている形状である
FIG. 41C illustrates a first electrode 50631 and a second electrode 50632. The first electrode 50631 and the second electrode 50632 have a comb-like shape and are partially overlapped.

図41(D)は、第1の電極50641及び第2の電極50642を示している。第1の
電極50641及び第2の電極50642は、櫛場状であり電極同士がかみ合うような形
状である。
FIG. 41D illustrates the first electrode 50641 and the second electrode 50642. The first electrode 50641 and the second electrode 50642 are comb-like and have a shape in which the electrodes are engaged with each other.

第1の電極(50601、50611、50621、50631)及び第2の電極(50
602、50612、50622、50632)に電圧が印加(縦電界方式と呼ぶ)され
た場合、液晶分子がラビング方向からずれた電気力線に沿って配向した状態となる。一対
の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が
基板を通過するため、白色表示が行われる。
The first electrode (50601, 50611, 50621, 50631) and the second electrode (50
602, 50612, 50622, and 50632) are applied with a voltage (referred to as a vertical electric field method), the liquid crystal molecules are aligned along the lines of electric force deviated from the rubbing direction. When the pair of polarizing plates are arranged so as to be in crossed Nicols, white light is displayed because light from the backlight passes through the substrate.

なお、第1の電極(50601、50611、50621、50631)及び第2の電極
(50602、50612、50622、50632)に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode (50601, 50611, 50621, 50631) and the second electrode (50602, 50612, 50622, 50632). is there. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

第1の電極(50601、50611、50621、50631)及び第2の電極(50
602、50612、50622、50632)に電圧が印加されていない場合、液晶分
子がラビング方向に沿って横に並んだ状態となる。一対の偏光板がクロスニコルとなるよ
うに配置されているときには、バックライトからの光が基板を通過しないため、黒色表示
が行われる。いわいるノーマリーブラックモードである。
The first electrode (50601, 50611, 50621, 50631) and the second electrode (50
When no voltage is applied to 602, 50612, 50622, 50632), the liquid crystal molecules are arranged side by side along the rubbing direction. When the pair of polarizing plates are arranged so as to be crossed Nicols, light from the backlight does not pass through the substrate, so that black display is performed. It is a so-called normally black mode.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used for the IPS mode, a known material may be used.

図42(A)、(B)、(C)、(D)は、FFSモードを適用した画素部の上面図を示
す。FFSモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しているため
、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側の
みに設けた横電界方式をとる。
42A, 42B, 42C, and 42D are top views of a pixel portion to which the FFS mode is applied. The FFS mode is a mode in which the alignment of liquid crystal molecules forms an optically compensated state in the liquid crystal layer, so that the liquid crystal molecules are always rotated in a plane with respect to the substrate, and the electrode is only on one substrate side. The provided horizontal electric field method is adopted.

FFSモードでは、第2の電極の上面に、第1の電極が様々な形状となるように形成され
る。
In the FFS mode, the first electrode is formed on the upper surface of the second electrode so as to have various shapes.

図42(A)は、第1の電極50701及び第2の電極50702を示している。第1の
電極50701は、屈曲したくの字形状である。第2の電極50702は、パターン形成
されていなくてもよい。
FIG. 42A illustrates a first electrode 50701 and a second electrode 50702. The first electrode 50701 is bent in a dogleg shape. The second electrode 50702 may not be patterned.

図42(B)は、第1の電極50711及び第2の電極50712を示している。第1の
電極50711は、同心円状の形状である。第2の電極50712は、パターン形成され
ていなくてもよい。
FIG. 42B illustrates the first electrode 50711 and the second electrode 50712. The first electrode 50711 has a concentric shape. The second electrode 50712 may not be patterned.

図42(C)は、第1の電極50731及び第2の電極50732を示している。第1の
電極50731は、櫛場状で電極同士がかみ合うような形状である。第2の電極5073
2は、パターン形成されていなくてもよい。
FIG. 42C illustrates the first electrode 50731 and the second electrode 50732. The first electrode 50731 is comb-shaped and has a shape such that the electrodes mesh with each other. Second electrode 5073
2 may not be patterned.

図42(D)は、第1の電極50741及び第2の電極50742を示している。第1の
電極50741は、櫛場状の形状である。第2の電極50742は、パターン形成されて
いなくてもよい。
FIG. 42D illustrates the first electrode 50741 and the second electrode 50742. The first electrode 50741 has a comb-like shape. The second electrode 50742 may not be patterned.

第1の電極(50701、50711、50721、50731)及び第2の電極(50
702、50712、50722、50732)に電圧が印加(縦電界方式と呼ぶ)され
た場合、液晶分子がラビング方向からずれた電気力線に沿って配向した状態となる。一対
の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が
基板を通過するため、白色表示が行われる。
The first electrode (50701, 50711, 50721, 50731) and the second electrode (50
702, 50712, 50722, and 50732) (referred to as a vertical electric field method), the liquid crystal molecules are aligned along the lines of electric force deviated from the rubbing direction. When the pair of polarizing plates are arranged so as to be in crossed Nicols, white light is displayed because light from the backlight passes through the substrate.

なお、第1の電極(50701、50711、50721、50731)及び第2の電極
(50702、50712、50722、50732)に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode (50701, 50711, 50721, 50731) and the second electrode (50702, 50712, 50722, 50732). is there. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, a predetermined video display can be performed.

第1の電極(50701、50711、50721、50731)及び第2の電極(50
702、50712、50722、50732)に電圧が印加されていない場合、液晶分
子がラビング方向に沿って横に並んだ状態となる。一対の偏光板がクロスニコルとなるよ
うに配置されているときには、バックライトからの光が基板を通過しないため、黒色表示
が行われる。いわいるノーマリーブラックモードである。
The first electrode (50701, 50711, 50721, 50731) and the second electrode (50
702, 50712, 50722, and 50732), liquid crystal molecules are arranged side by side along the rubbing direction. When the pair of polarizing plates are arranged so as to be crossed Nicols, light from the backlight does not pass through the substrate, so that black display is performed. It is a so-called normally black mode.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used for the IPS mode, a known material may be used.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態およ
び実施例の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換え
などを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関し
て、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構
成させることが出来る。
Similarly, the contents (may be a part) described in each drawing of this embodiment are applied to and combined with the contents (may be a part) described in the drawings of another embodiment and examples. Or can be freely replaced. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each embodiment with a portion of another embodiment and an example.

なお、本実施の形態は、他の実施の形態および実施例で述べた内容(一部でもよい)を、
具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した
場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての
一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実
施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
Note that in this embodiment, the contents described in other embodiments and examples (may be a part)
Example when embodied, example when slightly modified, example when partially changed, example when improved, example when described in detail, example when applied, example with related parts And so on. Therefore, the contents described in other embodiment modes and examples can be freely applied to, combined with, or replaced with this embodiment mode.

(実施の形態9)
本実施の形態においては、トランジスタの構造及び作製方法について説明する。
(Embodiment 9)
In this embodiment, a structure and a manufacturing method of a transistor will be described.

図43は、本発明を適用できる半導体装置が有することのできるトランジスタの構造及び
作製方法の例を示す図である。図43(A)は、本発明を適用できる半導体装置が有する
ことのできるトランジスタの構造の例を示す図である。また、図43(B)乃至(G)は
、本発明を適用できる半導体装置が有することのできるトランジスタの作製方法の例を示
す図である。
FIG. 43 is a diagram illustrating an example of a structure and a manufacturing method of a transistor that can be included in a semiconductor device to which the present invention can be applied. FIG. 43A illustrates an example of a structure of a transistor that can be included in a semiconductor device to which the present invention can be applied. 43B to 43G illustrate an example of a method for manufacturing a transistor that can be included in a semiconductor device to which the present invention can be applied.

なお、本発明を適用できる半導体装置が有することのできるトランジスタの構造及び作製
方法は、図43に示すものに限定されず、様々な構造及び作製方法を用いることができる
Note that the structure and manufacturing method of the transistor that can be included in the semiconductor device to which the present invention can be applied are not limited to those illustrated in FIGS.

まず、図43(A)を参照し、本発明を適用できる半導体装置が有することのできるトラ
ンジスタの構造の例について説明する。図43(A)は複数の異なる構造を有するトラン
ジスタの断面図である。ここで、図43(A)においては、複数の異なる構造を有するト
ランジスタを並置して示しているが、これは、発明を適用できる半導体装置が有すること
のできるトランジスタの構造を説明するための表現であり、発明を適用できる半導体装置
が有することのできるトランジスタが、実際に図43(A)のように並置されている必要
はなく、必要に応じてつくり分けることができる。
First, an example of a structure of a transistor that can be included in a semiconductor device to which the present invention can be applied will be described with reference to FIG. FIG. 43A is a cross-sectional view of a plurality of transistors having different structures. Here, in FIG. 43A, a plurality of transistors having different structures are shown side by side; this is an expression for explaining a structure of a transistor that can be included in a semiconductor device to which the invention can be applied. Thus, the transistors that can be included in the semiconductor device to which the invention can be applied do not have to be actually juxtaposed as illustrated in FIG. 43A, and can be formed as needed.

次に、本発明を適用できる半導体装置が有することのできるトランジスタを構成する各層
の特徴について説明する。
Next, characteristics of each layer included in a transistor that can be included in a semiconductor device to which the present invention can be applied will be described.

基板110111は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラ
ス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができ
る。他にも、ポリエチレンテレフタレ−ト(PET)、ポリエチレンナフタレ−ト(PE
N)、ポリエ−テルサルフォン(PES)に代表されるプラスチック又はアクリル等の可
撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用
いることによって、折り曲げが可能である半導体装置を作製することが可能となる。また
、可撓性を有す基板であれば、基板の面積及び基板の形状に大きな制限はないため、基板
110111として、例えば、1辺が1メ−トル以上であって、矩形状のものを用いれば
、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用
いる場合と比較すると、大きな優位点である。
As the substrate 110111, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, a ceramic substrate, a metal substrate including stainless steel, or the like can be used. In addition, polyethylene terephthalate (PET), polyethylene naphthalate (PE
N), it is also possible to use a substrate made of a synthetic resin having flexibility such as plastic or acrylic represented by polyethylene-tersulfone (PES). By using a flexible substrate, a semiconductor device that can be bent can be manufactured. In addition, as long as the substrate has flexibility, the substrate area and the shape of the substrate are not greatly limited. Therefore, as the substrate 110111, for example, a substrate having one side of 1 meter or more and a rectangular shape is used. If used, productivity can be significantly improved. Such an advantage is a great advantage compared to the case of using a circular silicon substrate.

絶縁膜110112は、下地膜として機能する。基板110111からNaなどのアルカ
リ金属又はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐために設け
る。絶縁膜110112としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化
窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸
素又は窒素を有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。
例えば、絶縁膜110112を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪
素膜を設け、2層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜110
112を3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を設け、2層目の
絶縁膜として窒化酸化珪素膜を設け、3層目の絶縁膜として酸化窒化珪素膜を設けるとよ
い。
The insulating film 110112 functions as a base film. An alkali metal or alkaline earth metal such as Na is provided from the substrate 110111 in order to prevent adverse effects on the characteristics of the semiconductor element. As the insulating film 110112, an insulating film containing oxygen or nitrogen, such as silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), or silicon nitride oxide (SiNxOy) (x> y) It is possible to provide a single layer structure or a laminated structure thereof.
For example, in the case where the insulating film 110112 is provided with a two-layer structure, a silicon nitride oxide film may be provided as a first insulating film and a silicon oxynitride film may be provided as a second insulating film. Insulating film 110
When 112 is provided in a three-layer structure, a silicon oxynitride film is provided as a first insulating film, a silicon nitride oxide film is provided as a second insulating film, and a silicon oxynitride film is provided as a third insulating film Good.

半導体層110113、110114、110115は、非晶質(アモルファス)半導体
又はセミアモルファス半導体(SAS)で形成することができる。あるいは、多結晶半導
体層を用いても良い。SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な
構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序
を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、
0.5〜20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマン
スペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格
子に由来するとされる(111)、(220)の回折ピ−クが観測される。未結合手(ダ
ングリングボンド)の補償するものとして水素又はハロゲンを少なくとも1原子%又はそ
れ以上含ませている。SASは、材料ガスをグロ−放電分解(プラズマCVD)して形成
する。材料ガスとしては、SiH、その他にもSi、SiHCl、SiHC
、SiCl、SiFなどを用いることが可能である。あるいは、GeFを混合
させても良い。この材料ガスをH、あるいは、HとHe、Ar、Kr、Neから選ば
れた一種又は複数種の希ガス元素で希釈してもよい。希釈率は2〜1000倍の範囲。圧
力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好まし
くは13MHz〜60MHz。基板加熱温度は300℃以下でよい。膜中の不純物元素と
して、酸素、窒素、炭素などの大気成分の不純物は1×1020cm−1以下とすること
が望ましく、特に、酸素濃度は5×1019/cm以下、好ましくは1×1019/c
以下とする。ここでは、公知の手段(スパッタ法、LPCVD法、プラズマCVD法
等)を用いてシリコン(Si)を主成分とする材料(例えばSixGe1−x等)で非晶
質半導体層を形成し、当該非晶質半導体層をレ−ザ結晶化法、RTA又はファーネスアニ
ール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の
結晶化法により結晶化させる。
The semiconductor layers 110113, 110114, and 110115 can be formed using an amorphous semiconductor or a semi-amorphous semiconductor (SAS). Alternatively, a polycrystalline semiconductor layer may be used. SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. At least some areas in the membrane
A crystal region of 0.5 to 20 nm can be observed. When silicon is the main component, the Raman spectrum is shifted to a lower wave number side than 520 cm −1 . In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. As a compensation for dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. The SAS is formed by glow discharge decomposition (plasma CVD) of a material gas. Examples of the material gas include SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , and SiHC.
l 3 , SiCl 4 , SiF 4 or the like can be used. Alternatively, GeF 4 may be mixed. This material gas may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times. The pressure is generally in the range of 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or less. As an impurity element in the film, impurities of atmospheric components such as oxygen, nitrogen, and carbon are desirably 1 × 10 20 cm −1 or less, and in particular, the oxygen concentration is 5 × 10 19 / cm 3 or less, preferably 1 × 10 19 / c
m 3 or less. Here, an amorphous semiconductor layer is formed using a known material (a sputtering method, an LPCVD method, a plasma CVD method, or the like) with a material (eg, SixGe1-x) containing silicon (Si) as a main component. The crystalline semiconductor layer is crystallized by a known crystallization method such as a laser crystallization method, a thermal crystallization method using an RTA or furnace annealing furnace, or a thermal crystallization method using a metal element that promotes crystallization.

絶縁膜110116は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(
SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素又は窒素
を有する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。
The insulating film 110116 includes silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (
A single-layer structure of an insulating film containing oxygen or nitrogen such as SiOxNy) (x> y) or silicon nitride oxide (SiNxOy) (x> y), or a stacked structure thereof can be used.

ゲート電極110117は、単層の導電膜、又は二層、三層の導電膜の積層構造とするこ
とができる。ゲート電極110117の材料としては、公知の導電膜を用いることができ
る。たとえば、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン
(W)、クロム(Cr)、シリコン(Si)などの元素の単体膜、あるいは、前記元素の
窒化膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、あるいは、
前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、あるいは
、前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜
)などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜な
どは、単層で用いてもよいし、積層して用いてもよい。
The gate electrode 110117 can have a single-layer conductive film or a stacked structure of two-layer or three-layer conductive films. As a material of the gate electrode 110117, a known conductive film can be used. For example, a simple film of an element such as tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), silicon (Si), or a nitride film of the element (typically Tantalum nitride film, tungsten nitride film, titanium nitride film), or
An alloy film combining the above elements (typically, a Mo—W alloy or a Mo—Ta alloy) or a silicide film of the above elements (typically, a tungsten silicide film or a titanium silicide film) can be used. Note that the single film, nitride film, alloy film, silicide film, and the like described above may be used as a single layer or may be stacked.

絶縁膜110118は、公知の手段(スパッタ法又はプラズマCVD法等)によって、酸
化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)
、窒化酸化珪素(SiNxOy)(x>y)等の酸素又は窒素を有する絶縁膜やDLC(
ダイヤモンドライクカ−ボン)等の炭素を含む膜の単層構造、若しくはこれらの積層構造
で設けることができる。
The insulating film 110118 is formed by a known means (such as sputtering or plasma CVD) by using silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y).
, An insulating film containing oxygen or nitrogen such as silicon nitride oxide (SiNxOy) (x> y) or DLC (
A single-layer structure of a film containing carbon such as diamond-like carbon) or a laminated structure thereof can be used.

絶縁膜110119は、シロキサン樹脂、あるいは、酸化珪素(SiOx)、窒化珪素(
SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)
(x>y)等の酸素又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ−ボン)等
の炭素を含む膜、あるいは、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ−ル
、ベンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設ける
ことができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。
シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基
として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられ
る。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なく
とも水素を含む有機基と、フルオロ基とを用いてもよい。なお、本発明に適応できる半導
体装置において、絶縁膜110118を設けずにゲート電極110117を覆うように直
接絶縁膜110119を設けることも可能である。
The insulating film 110119 is formed of siloxane resin, silicon oxide (SiOx), silicon nitride (
SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy)
(X> y) such as an insulating film having oxygen or nitrogen, a film containing carbon such as DLC (Diamond Like Carbon), or epoxy, polyimide, polyamide, polyvinyl phenol, benzocyclobutene, acrylic, etc. A single layer or a stacked structure of an organic material can be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond.
Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group can also be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Note that in the semiconductor device applicable to the present invention, the insulating film 110119 can be provided directly so as to cover the gate electrode 110117 without providing the insulating film 110118.

導電膜110123は、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、M
nなどの元素の単体膜、あるいは、前記元素の窒化膜、あるいは、前記元素を組み合わせ
た合金膜、あるいは、前記元素のシリサイド膜などを用いることができる。例えば、前記
元素を複数含む合金として、C及びTiを含有したAl合金、Niを含有したAl合金、
C及びNiを含有したAl合金、C及びMnを含有したAl合金等を用いることができる
。また、積層構造で設ける場合、AlをMo又はTiなどで挟み込んだ構造とすることが
できる。こうすることで、Alの熱や化学反応に対する耐性を向上することができる。
The conductive film 110123 is made of Al, Ni, C, W, Mo, Ti, Pt, Cu, Ta, Au, M
A single element film of an element such as n, a nitride film of the element, an alloy film combining the elements, a silicide film of the element, or the like can be used. For example, as an alloy containing a plurality of the elements, an Al alloy containing C and Ti, an Al alloy containing Ni,
An Al alloy containing C and Ni, an Al alloy containing C and Mn, or the like can be used. In the case of providing a stacked structure, a structure in which Al is sandwiched between Mo, Ti, or the like can be employed. By carrying out like this, the tolerance with respect to the heat | fever and chemical reaction of Al can be improved.

次に、図43(A)に示した、複数の異なる構造を有するトランジスタの断面図を参照し
て、各々の構造の特徴について説明する。
Next, characteristics of each structure will be described with reference to cross-sectional views of a plurality of transistors having different structures shown in FIG.

110101は、シングルドレイントランジスタであり、簡便な方法で製造できるため、
製造コストが低く、歩留まりを高く製造できる利点がある。ここで、半導体層11011
3、110115は、それぞれ不純物の濃度が異なり、半導体層110113はチャネル
領域、半導体層110115はソース領域及びドレイン領域として用いる。このように、
不純物の量を制御することで、半導体層の抵抗率を制御できる。また、半導体層と導電膜
110123との電気的な接続状態を、オ−ミック接続に近づけることができる。なお、
不純物の量の異なる半導体層を作り分ける方法としては、ゲート電極110117をマス
クとして半導体層に不純物をド−ピングする方法を用いることができる。
110101 is a single drain transistor and can be manufactured by a simple method.
There are advantages in that the manufacturing cost is low and the yield can be increased. Here, the semiconductor layer 11011
3 and 110115 have different impurity concentrations, the semiconductor layer 110113 is used as a channel region, and the semiconductor layer 110115 is used as a source region and a drain region. in this way,
The resistivity of the semiconductor layer can be controlled by controlling the amount of impurities. Further, the electrical connection state between the semiconductor layer and the conductive film 110123 can be made close to ohmic connection. In addition,
As a method of separately forming semiconductor layers having different amounts of impurities, a method of doping impurities into the semiconductor layer using the gate electrode 110117 as a mask can be used.

110102は、ゲート電極110117に一定以上のテーパー角を有するトランジスタ
であり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利
点がある。ここで、半導体層110113、110114、110115は、それぞれ不
純物濃度が異なり、半導体層110113はチャネル領域、半導体層110114は低濃
度ドレイン(Lightly Doped Drain:LDD)領域、半導体層110
115はソース領域及びドレイン領域として用いる。このように、不純物の量を制御する
ことで、半導体層の抵抗率を制御できる。また、半導体層と導電膜110123との電気
的な接続状態を、オ−ミック接続に近づけることができる。また、LDD領域を有するた
め、トランジスタ内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制
することができる。なお、不純物の量の異なる半導体層を作り分ける方法としては、ゲー
ト電極110117をマスクとして半導体層に不純物をド−ピングする方法を用いること
ができる。110102においては、ゲート電極110117が一定以上のテーパー角を
有しているため、ゲート電極110117を通過して半導体層にド−ピングされる不純物
の濃度に勾配を持たせることができ、簡便にLDD領域を形成することができる。
110102 is a transistor having a taper angle greater than or equal to a certain value in the gate electrode 110117 and can be manufactured by a simple method, and thus has an advantage of low manufacturing cost and high yield. Here, the semiconductor layers 110113, 110114, and 110115 have different impurity concentrations, the semiconductor layer 110113 is a channel region, the semiconductor layer 110114 is a lightly doped drain (LDD) region, and the semiconductor layer 110.
115 is used as a source region and a drain region. Thus, the resistivity of the semiconductor layer can be controlled by controlling the amount of impurities. Further, the electrical connection state between the semiconductor layer and the conductive film 110123 can be made close to ohmic connection. In addition, since the LDD region is included, a high electric field is hardly applied inside the transistor, and deterioration of the element due to hot carriers can be suppressed. Note that as a method of separately forming semiconductor layers having different amounts of impurities, a method of doping impurities into the semiconductor layers using the gate electrode 110117 as a mask can be used. In 110102, since the gate electrode 110117 has a certain taper angle or more, a gradient can be given to the concentration of the impurity that passes through the gate electrode 110117 and is doped into the semiconductor layer. Regions can be formed.

110103は、ゲート電極110117が少なくとも2層で構成され、下層のゲート電
極が上層のゲート電極よりも長い形状を有するトランジスタである。本明細書中において
は、上層のゲート電極及び下層のゲート電極の形状を、帽子型と呼ぶ。ゲート電極110
117の形状が帽子型であることによって、フォトマスクを追加することなく、LDD領
域を形成することができる。なお、110103のように、LDD領域がゲート電極11
0117と重なっている構造を、特にGOLD構造(Gate Overlapped
LDD)と呼ぶ。なお、ゲート電極110117の形状を帽子型とする方法としては、次
のような方法を用いてもよい。
110103 is a transistor in which the gate electrode 110117 is composed of at least two layers, and the lower gate electrode is longer than the upper gate electrode. In this specification, the shape of the upper gate electrode and the lower gate electrode is referred to as a hat shape. Gate electrode 110
Since the shape of 117 is a hat shape, an LDD region can be formed without adding a photomask. Note that, as in 110103, the LDD region is the gate electrode 11.
The structure overlapping with 0117, especially the GOLD structure (Gate Overlapped)
LDD). Note that the following method may be used as a method of making the shape of the gate electrode 110117 into a hat shape.

まず、ゲート電極110117をパタ−ニングする際に、ドライエッチングにより、下層
のゲート電極及び上層のゲート電極をエッチングして側面に傾斜(テーパー)のある形状
にする。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるよう
に加工する。これにより、断面形状が帽子型のゲート電極が形成される。その後、2回、
不純物元素をド−ピングすることによって、チャネル領域として用いる半導体層1101
13、LDD領域として用いる半導体層110114、ソ−ス電極及びドレイン電極とし
て用いる半導体層110115が形成される。
First, when patterning the gate electrode 110117, the lower gate electrode and the upper gate electrode are etched by dry etching so that the side surfaces are inclined (tapered). Subsequently, the upper-layer gate electrode is processed to be nearly vertical by anisotropic etching. Thereby, a gate electrode having a hat-shaped cross section is formed. Then twice,
A semiconductor layer 1101 used as a channel region is doped by doping an impurity element.
13. A semiconductor layer 110114 used as an LDD region and a semiconductor layer 110115 used as a source electrode and a drain electrode are formed.

なお、ゲート電極110117と重なっているLDD領域をLov領域、ゲート電極11
0117と重なっていないLDD領域をLoff領域と呼ぶことにする。ここで、Lof
f領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリ
アによるオン電流値の劣化を防ぐ効果は低い。一方、Lov領域はドレイン近傍の電界を
緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よ
って、種々の回路毎に、求められる特性に応じた構造のトランジスタを作製することが好
ましい。たとえば、本発明に適応できる半導体装置を表示装置として用いる場合、画素ト
ランジスタは、オフ電流値を抑えるために、Loff領域を有するトランジスタを用いる
ことが好適である。一方、周辺回路におけるトランジスタは、ドレイン近傍の電界を緩和
し、オン電流値の劣化を防止するために、Lov領域を有するトランジスタを用いること
が好適である。
Note that an LDD region overlapping the gate electrode 110117 is defined as a Lov region, and the gate electrode 11.
An LDD region that does not overlap with 0117 will be referred to as a Loff region. Where Lof
The f region has a high effect of suppressing the off-current value, but has a low effect of relaxing the electric field near the drain and preventing the deterioration of the on-current value due to hot carriers. On the other hand, the Lov region relaxes the electric field near the drain and is effective in preventing deterioration of the on-current value, but has a low effect of suppressing the off-current value. Therefore, it is preferable to manufacture a transistor having a structure corresponding to a required characteristic for each of various circuits. For example, in the case where a semiconductor device that can be applied to the present invention is used as a display device, a transistor having a Loff region is preferably used as the pixel transistor in order to suppress an off-state current value. On the other hand, as the transistor in the peripheral circuit, it is preferable to use a transistor having a Lov region in order to relax the electric field in the vicinity of the drain and prevent deterioration of the on-current value.

110104は、ゲート電極110117の側面に接して、サイドウォ−ル110121
を有するトランジスタである。サイドウォ−ル110121を有することによって、サイ
ドウォ−ル110121と重なる領域をLDD領域とすることができる。
110104 is in contact with the side surface of the gate electrode 110117 and is in contact with the side wall 110121.
A transistor having By having the side wall 110121, an area overlapping with the side wall 110121 can be an LDD area.

110105は、半導体層にマスクを用いてド−ピングすることにより、LDD(Lof
f)領域を形成したトランジスタである。こうすることにより、確実にLDD領域を形成
することができ、トランジスタのオフ電流値を低減することができる。
110105 performs LDD (Lof) by doping a semiconductor layer using a mask.
f) A transistor in which a region is formed. Thus, the LDD region can be formed reliably and the off-state current value of the transistor can be reduced.

110106は、半導体層にマスクを用いてド−ピングすることにより、LDD(Lov
)領域を形成したトランジスタである。こうすることにより、確実にLDD領域を形成す
ることができ、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化を低減す
ることができる。
110106 performs LDD (Lov) by doping a semiconductor layer using a mask.
) Transistor in which a region is formed. Thus, the LDD region can be formed reliably, the electric field in the vicinity of the drain of the transistor can be relaxed, and the deterioration of the on-current value can be reduced.

次に、図43(B)乃至(G)を参照して、本発明を適用できる半導体装置が有すること
のできるトランジスタの作製方法の例を説明する。
Next, an example of a method for manufacturing a transistor that can be included in a semiconductor device to which the present invention can be applied will be described with reference to FIGS.

なお、本発明を適用できる半導体装置が有することのできるトランジスタの構造及び作製
方法は、図43に示すものに限定されず、様々な構造及び作製方法を用いることができる
Note that the structure and manufacturing method of the transistor that can be included in the semiconductor device to which the present invention can be applied are not limited to those illustrated in FIGS.

本実施の形態においては、基板110111の表面に、絶縁膜110112の表面に、半
導体層110113の表面に、110114の表面に、110115の表面に、絶縁膜1
10116の表面に、絶縁膜110118の表面に、又は絶縁膜110119の表面に、
プラズマ処理を用いて酸化又は窒化を行うことにより、半導体層又は絶縁膜を酸化又は窒
化することができる。このように、プラズマ処理を用いて半導体層又は絶縁膜を酸化又は
窒化することによって、当該半導体層又は当該絶縁膜の表面を改質し、CVD法やスパッ
タ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピ
ンホール等の欠陥を抑制し半導体装置の特性等を向上させることが可能となる。
In this embodiment, the insulating film 1 is formed on the surface of the substrate 110111, on the surface of the insulating film 110112, on the surface of the semiconductor layer 110113, on the surface of 110114, and on the surface of 110115.
On the surface of 10116, on the surface of the insulating film 110118, or on the surface of the insulating film 110119,
By oxidizing or nitriding using plasma treatment, the semiconductor layer or the insulating film can be oxidized or nitrided. In this manner, the surface of the semiconductor layer or the insulating film is modified by oxidizing or nitriding the semiconductor layer or the insulating film using plasma treatment, and compared with an insulating film formed by a CVD method or a sputtering method. Since a denser insulating film can be formed, defects such as pinholes can be suppressed and characteristics and the like of the semiconductor device can be improved.

まず、基板110111の表面をフッ酸(HF)、アルカリ又は純水を用いて洗浄する。
基板110111は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラ
ス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができ
る。他にも、ポリエチレンテレフタレ−ト(PET)、ポリエチレンナフタレ−ト(PE
N)、ポリエ−テルサルフォン(PES)に代表されるプラスチックや、アクリル等の可
撓性を有する合成樹脂からなる基板を用いることも可能である。なお、ここでは基板11
0111としてガラス基板を用いる場合を示す。
First, the surface of the substrate 110111 is cleaned using hydrofluoric acid (HF), alkali, or pure water.
As the substrate 110111, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, a ceramic substrate, a metal substrate including stainless steel, or the like can be used. In addition, polyethylene terephthalate (PET), polyethylene naphthalate (PE
N), it is also possible to use a plastic substrate typified by polyethersulfone (PES) or a substrate made of flexible synthetic resin such as acrylic. Here, the substrate 11
A case where a glass substrate is used as 0111 is shown.

ここで、基板110111の表面にプラズマ処理を行うことで、基板110111の表面
を酸化又は窒化することによって、基板110111の表面に酸化膜又は窒化膜を形成し
てもよい(図43(B))。表面にプラズマ処理を行うことで形成された酸化膜又は窒化
膜などの絶縁膜を、以下では、プラズマ処理絶縁膜とも記す。図43(B)においては、
絶縁膜110131がプラズマ処理絶縁膜である。一般的に、ガラス又はプラスチック等
の基板上に薄膜トランジスタ等の半導体素子を設ける場合、ガラス又はプラスチック等に
含まれるNaなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に
混入して汚染することによって、半導体素子の特性に影響を及ぼす恐れがある。しかし、
ガラス又はプラスチック等からなる基板の表面を窒化することにより、基板に含まれるN
aなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入するの
を防止することができる。
Here, an oxide film or a nitride film may be formed on the surface of the substrate 110111 by performing plasma treatment on the surface of the substrate 110111 to oxidize or nitride the surface of the substrate 110111 (FIG. 43B). . Hereinafter, an insulating film such as an oxide film or a nitride film formed by performing plasma treatment on the surface is also referred to as a plasma treatment insulating film. In FIG. 43 (B)
The insulating film 110131 is a plasma processing insulating film. In general, when a semiconductor element such as a thin film transistor is provided on a substrate such as glass or plastic, an impurity element such as alkali metal or alkaline earth metal such as Na contained in glass or plastic is mixed in the semiconductor element. Contamination may affect the characteristics of the semiconductor element. But,
By nitriding the surface of a substrate made of glass or plastic, N contained in the substrate
Impurity elements such as alkali metal or alkaline earth metal such as a can be prevented from entering the semiconductor element.

なお、プラズマ処理により表面を酸化する場合には、酸素雰囲気下(例えば、酸素(O
)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、あるい
は、酸素と水素(H)と希ガス雰囲気下、あるいは、一酸化二窒素と希ガス雰囲気下)
でプラズマ処理を行う。一方、プラズマ処理により半導体層を窒化する場合には、窒素雰
囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一
つを含む)雰囲気下、あるいは、窒素と水素と希ガス雰囲気下、あるいは、NHと希ガ
ス雰囲気下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる
。あるいは、ArとKrを混合したガスを用いてもよい。そのため、プラズマ処理絶縁膜
は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含
む)を含んでいる。たとえば、Arを用いた場合にはプラズマ処理絶縁膜にArが含まれ
ている。
Note that when the surface is oxidized by plasma treatment, an oxygen atmosphere (eg, oxygen (O 2
) And a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere, oxygen and hydrogen (H 2 ) and a rare gas atmosphere, or dinitrogen monoxide and a rare gas atmosphere. )
Plasma treatment is performed at On the other hand, when the semiconductor layer is nitrided by plasma treatment, in a nitrogen atmosphere (for example, nitrogen (N 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere, or Plasma treatment is performed in an atmosphere of nitrogen, hydrogen, and a rare gas, or NH 3 and a rare gas. As the rare gas, for example, Ar can be used. Alternatively, a gas in which Ar and Kr are mixed may be used. Therefore, the plasma processing insulating film includes a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma processing. For example, when Ar is used, Ar is contained in the plasma processing insulating film.

また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3
以上1×1013cm−3以下であり、プラズマの電子温度が0.5ev以上1.5eV
以下で行うことが好適である。プラズマの電子密度が高密度であり、被処理物付近での電
子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また
、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を
用いて、被照射物を酸化又は窒化することよって形成される酸化物又は窒化膜は、CVD
法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を
形成することができる。あるいは、プラズマの電子温度が1eV以下と低いため、従来の
プラズマ処理や熱酸化法と比較して低温度で酸化又は窒化処理を行うことができる。たと
えば、ガラス基板の歪点温度よりも100度以上低い温度でプラズマ処理を行っても十分
に酸化又は窒化処理を行うことができる。なお、プラズマを形成するための周波数として
は、マイクロ波(2.45GHz)等の高周波を用いることができる。なお、以下に特に
断らない場合は、プラズマ処理として上記条件を用いて行うものとする。
In the plasma treatment, the electron density is 1 × 10 11 cm −3 in the gas atmosphere.
1 × 10 13 cm −3 or less and the plasma electron temperature is 0.5 ev or more and 1.5 eV.
It is preferred to do the following. Since the electron density of the plasma is high and the electron temperature in the vicinity of the object to be processed is low, damage to the object to be processed by the plasma can be prevented. In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or higher, an oxide or a nitride film formed by oxidizing or nitriding an irradiation object using plasma treatment is a CVD process.
Compared with a film formed by a method or a sputtering method, a film having excellent uniformity in film thickness and the like can be formed. Alternatively, since the electron temperature of plasma is as low as 1 eV or less, oxidation or nitridation can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even if the plasma treatment is performed at a temperature that is 100 degrees or more lower than the strain point temperature of the glass substrate, the oxidation or nitridation treatment can be sufficiently performed. Note that a high frequency such as a microwave (2.45 GHz) can be used as a frequency for forming plasma. Note that the plasma treatment is performed using the above conditions unless otherwise specified.

なお、図43(B)においては、基板110111の表面をプラズマ処理することによっ
てプラズマ処理絶縁膜を形成する場合を示しているが、本実施の形態は、基板11011
1の表面にプラズマ処理絶縁膜を形成しない場合も含む。
Note that FIG. 43B illustrates the case where a plasma treatment insulating film is formed by performing plasma treatment on the surface of the substrate 110111; however, in this embodiment, the substrate 11011 is used.
This includes the case where a plasma processing insulating film is not formed on the surface of 1.

なお、図43(C)乃至(G)においては、被処理物の表面をプラズマ処理することによ
って形成されるプラズマ処理絶縁膜を図示しないが、本実施の形態においては、基板11
0111、絶縁膜110112、半導体層110113、110114、110115、
絶縁膜110116、絶縁膜110118、又は絶縁膜110119の表面に、プラズマ
処理を行なうことによって形成されるプラズマ処理絶縁膜が存在する場合も含む。
Note that in FIGS. 43C to 43G, a plasma treatment insulating film formed by plasma treatment of the surface of the object to be processed is not illustrated, but in this embodiment mode, the substrate 11 is not illustrated.
0111, insulating film 110112, semiconductor layers 110113, 110114, 110115,
This includes the case where a plasma treatment insulating film formed by performing plasma treatment exists on the surface of the insulating film 110116, the insulating film 110118, or the insulating film 110119.

次に、基板110111上に公知の手段(スパッタ法、LPCVD法、プラズマCVD法
等)を用いて絶縁膜110112を形成する(図43(C))。絶縁膜110112とし
ては、酸化珪素(SiOx)又は酸化窒化珪素(SiOxNy)(x>y)を用いること
ができる。
Next, an insulating film 110112 is formed over the substrate 110111 by a known method (a sputtering method, an LPCVD method, a plasma CVD method, or the like) (FIG. 43C). As the insulating film 110112, silicon oxide (SiOx) or silicon oxynitride (SiOxNy) (x> y) can be used.

ここで、絶縁膜110112の表面にプラズマ処理を行い、絶縁膜110112を酸化又
は窒化することによって、絶縁膜110112の表面にプラズマ処理絶縁膜を形成しても
よい。絶縁膜110112の表面を酸化することによって、絶縁膜110112の表面を
改質しピンホール等の欠陥の少ない緻密な膜を得ることができる。また、絶縁膜1101
12の表面を酸化することによって、N原子の含有率が低いプラズマ処理絶縁膜を形成す
ることができるため、プラズマ処理絶縁膜に半導体層を設けた場合にプラズマ処理絶縁膜
と半導体層界面特性が向上する。また、プラズマ処理絶縁膜は、プラズマ処理に用いた希
ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。なお、プ
ラズマ処理は上述した条件下で同様に行うことができる。
Here, a plasma treatment insulating film may be formed on the surface of the insulating film 110112 by performing plasma treatment on the surface of the insulating film 110112 and oxidizing or nitriding the insulating film 110112. By oxidizing the surface of the insulating film 110112, the surface of the insulating film 110112 can be modified to obtain a dense film with few defects such as pinholes. Insulating film 1101
By oxidizing the surface of 12, a plasma processing insulating film with a low N atom content can be formed. Therefore, when a semiconductor layer is provided on the plasma processing insulating film, the interface characteristics between the plasma processing insulating film and the semiconductor layer are improves. The plasma processing insulating film contains a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma processing. Note that the plasma treatment can be similarly performed under the above-described conditions.

次に、絶縁膜110112上に島状の半導体層110113、110114を形成する(
図43(D))。島状の半導体層110113、110114は、絶縁膜110112上
に公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いてシリコン(S
i)を主成分とする材料(例えばSiGe1−x等)等を用いて非晶質半導体層を形成
し、当該非晶質半導体層を結晶化させ、半導体層を選択的にエッチングすることにより設
けることができる。なお、非晶質半導体層の結晶化は、レ−ザ結晶化法、RTA又はファ
ーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法又
はこれら方法を組み合わせた方法等の公知の結晶化法により行うことができる。なお、こ
こでは、島状の半導体層の端部を直角に近い形状(θ=85〜100°)で設ける。ある
いは、低濃度ドレイン領域となる半導体層110114は、マスクを用いて不純物をド−
ピングすることによって形成されてもよい。
Next, island-shaped semiconductor layers 110113 and 110114 are formed over the insulating film 110112 (
FIG. 43 (D)). The island-shaped semiconductor layers 110113 and 110114 are formed on the insulating film 110112 by using a known method (sputtering method, LPCVD method, plasma CVD method, or the like) with silicon (S
An amorphous semiconductor layer is formed using a material having i) as a main component (for example, Si x Ge 1-x or the like), the amorphous semiconductor layer is crystallized, and the semiconductor layer is selectively etched. Can be provided. The amorphous semiconductor layer is crystallized by a laser crystallization method, a thermal crystallization method using an RTA or a furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or a combination of these methods. It can carry out by well-known crystallization methods, such as a method. Note that here, the end portion of the island-shaped semiconductor layer is provided in a shape close to a right angle (θ = 85 to 100 °). Alternatively, the semiconductor layer 110114 serving as a low-concentration drain region is doped with impurities using a mask.
It may be formed by pinging.

ここで、半導体層110113、110114の表面にプラズマ処理を行い、半導体層1
10113、110114の表面を酸化又は窒化することによって、半導体層11011
3、110114の表面にプラズマ処理絶縁膜を形成してもよい。例えば、半導体層11
0113、110114としてSiを用いた場合、プラズマ処理絶縁膜として、酸化珪素
(SiOx)又は窒化珪素(SiNx)が形成される。あるいは、プラズマ処理により半
導体層110113、110114を酸化させた後に、再度プラズマ処理を行うことによ
って窒化させてもよい。この場合、半導体層110113、110114に接して酸化珪
素(SiOx)が形成され、当該酸化珪素の表面に窒化酸化珪素(SiNxOy)(x>
y)が形成される。なお、プラズマ処理により半導体層を酸化する場合には、酸素雰囲気
下(例えば、酸素(O)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを
含む)雰囲気下、あるいは、酸素と水素(H)と希ガス雰囲気下又は一酸化二窒素と希
ガス雰囲気下)、でプラズマ処理を行う。一方、プラズマ処理により半導体層を窒化する
場合には、窒素雰囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、X
eの少なくとも一つを含む)雰囲気下、あるいは、窒素と水素と希ガス雰囲気下又はNH
3と希ガス雰囲気下)、でプラズマ処理を行う。希ガスとしては、例えばArを用いるこ
とができる。また、ArとKrを混合したガスを用いてもよい。そのため、プラズマ処理
絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一
つを含む)を含んでいる。たとえば、Arを用いた場合にはプラズマ処理絶縁膜にArが
含まれている。
Here, the surface of the semiconductor layers 110113 and 110114 is subjected to plasma treatment, so that the semiconductor layer 1
By oxidizing or nitriding the surfaces of 10113 and 110114, the semiconductor layer 11011 is obtained.
3, a plasma treatment insulating film may be formed on the surface of 110114. For example, the semiconductor layer 11
When Si is used for 0113 and 110114, silicon oxide (SiOx) or silicon nitride (SiNx) is formed as the plasma processing insulating film. Alternatively, the semiconductor layers 110113 and 110114 may be oxidized by plasma treatment and then nitrided by performing plasma treatment again. In this case, silicon oxide (SiOx) is formed in contact with the semiconductor layers 110113 and 110114, and silicon nitride oxide (SiNxOy) (x>
y) is formed. Note that in the case of oxidizing the semiconductor layer by plasma treatment, in an oxygen atmosphere (for example, in an atmosphere of oxygen (O 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe), or Plasma treatment is performed in oxygen and hydrogen (H 2 ) and a rare gas atmosphere or dinitrogen monoxide and a rare gas atmosphere. On the other hand, when the semiconductor layer is nitrided by plasma treatment, nitrogen (N 2 ) and a rare gas (He, Ne, Ar, Kr, X
including at least one of e), nitrogen, hydrogen and rare gas atmosphere or NH
3 and a rare gas atmosphere). As the rare gas, for example, Ar can be used. A gas in which Ar and Kr are mixed may be used. Therefore, the plasma processing insulating film includes a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma processing. For example, when Ar is used, Ar is contained in the plasma processing insulating film.

次に、絶縁膜110116を形成する(図43(E))。絶縁膜110116は、公知の
手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて、酸化珪素(SiOx
)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(
SiNxOy)(x>y)等の酸素又は窒素を有する絶縁膜の単層構造、又はこれらの積
層構造で設けることができる。なお、半導体層110113、110114の表面をプラ
ズマ処理することにより、半導体層110113、110114の表面にプラズマ処理絶
縁膜を形成した場合には、プラズマ処理絶縁膜を絶縁膜110116として用いることも
可能である。
Next, an insulating film 110116 is formed (FIG. 43E). The insulating film 110116 is formed using a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like) using silicon oxide (SiOx).
), Silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (
A single-layer structure of an insulating film containing oxygen or nitrogen such as SiNxOy) (x> y) or a stacked structure thereof can be used. Note that in the case where a plasma treatment insulating film is formed on the surfaces of the semiconductor layers 110113 and 110114 by performing plasma treatment on the surfaces of the semiconductor layers 110113 and 110114, the plasma treatment insulating film can be used as the insulating film 110116. .

ここで、絶縁膜110116の表面にプラズマ処理を行い、絶縁膜110116の表面を
酸化又は窒化することによって、絶縁膜110116の表面にプラズマ処理絶縁膜を形成
してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、
Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。また、プラズマ処理は上述し
た条件下で同様に行うことができる。
Here, the plasma treatment insulating film may be formed on the surface of the insulating film 110116 by performing plasma treatment on the surface of the insulating film 110116 and oxidizing or nitriding the surface of the insulating film 110116. Note that the plasma treatment insulating film is formed of a rare gas (He, Ne,
Including at least one of Ar, Kr, and Xe). Further, the plasma treatment can be similarly performed under the above-described conditions.

あるいは、一旦酸素雰囲気下でプラズマ処理を行うことにより絶縁膜110116を酸化
させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。この
ように、絶縁膜110116にプラズマ処理を行い、絶縁膜110116の表面を酸化又
は窒化することによって、絶縁膜110116の表面を改質し緻密な膜を形成することが
できる。プラズマ処理を行うことによって得られた絶縁膜は、CVD法やスパッタ法で形
成された絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、薄膜トランジスタの
特性を向上させることができる。
Alternatively, the insulating film 110116 may be oxidized by performing plasma treatment once in an oxygen atmosphere and then nitrided by performing plasma treatment again in a nitrogen atmosphere. In this manner, by performing plasma treatment on the insulating film 110116 and oxidizing or nitriding the surface of the insulating film 110116, the surface of the insulating film 110116 can be modified and a dense film can be formed. An insulating film obtained by performing plasma treatment is denser and has fewer defects such as pinholes than an insulating film formed by a CVD method or a sputtering method, so that characteristics of the thin film transistor can be improved.

次に、ゲート電極110117を形成する(図43(F))。ゲート電極110117は
、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて形成すること
ができる。
Next, the gate electrode 110117 is formed (FIG. 43F). The gate electrode 110117 can be formed by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like).

110101においては、ゲート電極110117を形成した後に不純物ド−ピングを行
なうことで、ソース領域及びドレイン領域として用いる半導体層110115を形成する
ことができる。
In 110101, by performing impurity doping after forming the gate electrode 110117, the semiconductor layer 110115 used as the source region and the drain region can be formed.

110102においては、ゲート電極110117を形成した後に不純物ド−ピングを行
なうことで、LDD領域として用いる110114と、半導体層ソース領域及びドレイン
領域として用いる半導体層110115を形成することができる。
In 110102, by performing impurity doping after forming the gate electrode 110117, a semiconductor layer 110115 used as an LDD region and a semiconductor layer 110115 used as a semiconductor layer source region and a drain region can be formed.

110103においては、ゲート電極110117を形成した後に不純物ド−ピングを行
なうことで、LDD領域として用いる110114と、半導体層ソース領域及びドレイン
領域として用いる半導体層110115を形成することができる。
In 110103, by performing impurity doping after forming the gate electrode 110117, a semiconductor layer 110115 used as an LDD region and a semiconductor layer 110115 used as a semiconductor layer source region and a drain region can be formed.

110104においては、ゲート電極110117の側面にサイドウォ−ル110121
を形成した後、不純物ド−ピングを行なうことで、LDD領域として用いる110114
と、半導体層ソース領域及びドレイン領域として用いる半導体層110115を形成する
ことができる。
In 110104, a side wall 110121 is formed on the side surface of the gate electrode 110117.
110114 is used as an LDD region by performing impurity doping.
The semiconductor layer 110115 used as the semiconductor layer source region and the drain region can be formed.

なお、サイドウォ−ル110121は、酸化珪素(SiOx)又は窒化珪素(SiNx)
を用いることができる。サイドウォ−ル110121をゲート電極110117の側面に
形成する方法としては、たとえば、ゲート電極110117を形成した後に、酸化珪素(
SiOx)又は窒化珪素(SiNx)を公知の方法で成膜した後に、異方性エッチングに
よって酸化珪素(SiOx)又は窒化珪素(SiNx)膜をエッチングする方法を用いる
ことができる。こうすることで、ゲート電極110117の側面にのみ酸化珪素(SiO
x)又は窒化珪素(SiNx)膜を残すことができるので、ゲート電極110117の側
面にサイドウォ−ル110121を形成することができる。
The side wall 110121 is made of silicon oxide (SiOx) or silicon nitride (SiNx).
Can be used. As a method of forming the side wall 110121 on the side surface of the gate electrode 110117, for example, after forming the gate electrode 110117, silicon oxide (
A method of etching a silicon oxide (SiOx) or silicon nitride (SiNx) film by anisotropic etching after forming a film of SiOx) or silicon nitride (SiNx) by a known method can be used. Thus, silicon oxide (SiO 2) is formed only on the side surface of the gate electrode 110117.
x) or a silicon nitride (SiNx) film can be left, so that the side wall 110121 can be formed on the side surface of the gate electrode 110117.

110105においては、ゲート電極110117を覆うようにマスク110122を形
成した後、不純物ド−ピングを行なうことで、LDD(Loff)領域として用いる11
0114と、半導体層ソース領域及びドレイン領域として用いる半導体層110115を
形成することができる。
In 110105, a mask 110122 is formed so as to cover the gate electrode 110117, and then impurity doping is performed to use it as an LDD (Loff) region 11.
A semiconductor layer 110115 used as a semiconductor layer source region and a drain region can be formed.

110106においては、ゲート電極110117を形成した後に不純物ド−ピングを行
なうことで、LDD(Lov)領域として用いる110114と、半導体層ソース領域及
びドレイン領域として用いる半導体層110115を形成することができる。
In 110106, by performing impurity doping after forming the gate electrode 110117, a semiconductor layer 110115 used as an LDD (Lov) region and a semiconductor layer 110115 used as a semiconductor layer source region and a drain region can be formed.

次に、絶縁膜110118を形成する(図43(G))。絶縁膜110118は、公知の
手段(スパッタ法やプラズマCVD法等)により、酸化珪素(SiOx)、窒化珪素(S
iNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(
x>y)等の酸素又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ−ボン)等の
炭素を含む膜の単層構造、又はこれらの積層構造で設けることができる。
Next, an insulating film 110118 is formed (FIG. 43G). The insulating film 110118 is formed of silicon oxide (SiOx) or silicon nitride (S) by a known means (such as sputtering or plasma CVD).
iNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (
It can be provided with a single layer structure of an insulating film containing oxygen or nitrogen such as x> y) or a film containing carbon such as DLC (diamond like carbon), or a laminated structure thereof.

ここで、絶縁膜110118の表面にプラズマ処理を行い、絶縁膜110118の表面を
酸化又は窒化することによって、絶縁膜110118の表面にプラズマ処理絶縁膜を形成
してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、
Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。また、プラズマ処理は上述し
た条件下で同様に行うことができる。
Here, a plasma treatment insulating film may be formed on the surface of the insulating film 110118 by performing plasma treatment on the surface of the insulating film 110118 and oxidizing or nitriding the surface of the insulating film 110118. Note that the plasma treatment insulating film is formed of a rare gas (He, Ne,
Including at least one of Ar, Kr, and Xe). Further, the plasma treatment can be similarly performed under the above-described conditions.

次に、絶縁膜110119を形成する。絶縁膜110119は、公知の手段(スパッタ法
やプラズマCVD法等)により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒
化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素
又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ−ボン)等の炭素を含む膜を用
いることができる他に、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ−ル、ベ
ンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂の単層構造、又はこれらの積
層構造で設けることができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹
脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成
される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水
素)が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、置換基
として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、プラズマ
処理絶縁膜には、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なく
とも一つを含む)が含まれており、例えばArを用いた場合にはプラズマ処理絶縁膜中に
Arが含まれている。
Next, an insulating film 110119 is formed. The insulating film 110119 is formed by a known means (sputtering method, plasma CVD method, or the like) using silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) ( In addition to insulating films containing oxygen or nitrogen such as x> y) and films containing carbon such as DLC (Diamond Like Carbon), epoxy, polyimide, polyamide, polyvinyl phenol, benzocyclobutene In addition, a single layer structure of an organic material such as acrylic or a siloxane resin, or a laminated structure thereof can be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group can also be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. The plasma processing insulating film contains a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma processing. For example, when Ar is used, the plasma processing insulating film is used. Ar is contained in the film.

絶縁膜110119としてポリイミド、ポリアミド、ポリビニルフェノ−ル、ベンゾシク
ロブテン、アクリル等の有機材料やシロキサン樹脂等を用いた場合、絶縁膜110119
の表面をプラズマ処理により酸化又は窒化することにより、当該絶縁膜の表面を改質する
ことができる。表面を改質することによって、絶縁膜110119の強度が向上し開口部
形成時等におけるクラックの発生やエッチング時の膜減り等の物理的ダメ−ジを低減する
ことが可能となる。また、絶縁膜110119の表面が改質されることによって、絶縁膜
110119上に導電膜110123を形成する場合に導電膜との密着性が向上する。例
えば、絶縁膜110119としてシロキサン樹脂を用いてプラズマ処理を用いて窒化を行
った場合、シロキサン樹脂の表面が窒化されることにより窒素又は希ガスを含むプラズマ
処理絶縁膜が形成され、物理的強度が向上する。
In the case where an organic material such as polyimide, polyamide, polyvinyl phenol, benzocyclobutene, or acrylic, or a siloxane resin is used as the insulating film 110119, the insulating film 110119 is used.
The surface of the insulating film can be modified by oxidizing or nitriding the surface of the insulating film by plasma treatment. By modifying the surface, the strength of the insulating film 110119 is improved, and it is possible to reduce physical damage such as generation of cracks at the time of opening formation or the like and film reduction at the time of etching. In addition, when the surface of the insulating film 110119 is modified, adhesion with the conductive film is improved when the conductive film 110123 is formed over the insulating film 110119. For example, in the case where siloxane resin is used as the insulating film 110119 and nitridation is performed using plasma treatment, the surface of the siloxane resin is nitrided, so that a plasma treatment insulating film containing nitrogen or a rare gas is formed, and the physical strength is increased. improves.

次に、半導体層110115と電気的に接続された導電膜110123を形成するため、
絶縁膜110119、絶縁膜110118、絶縁膜110116にコンタクトホールを形
成する。なお、コンタクトホールの形状はテーパー状であってもよい。こうすることで、
導電膜110123のカバレッジを向上させることができる。
Next, in order to form the conductive film 110123 electrically connected to the semiconductor layer 110115,
Contact holes are formed in the insulating film 110119, the insulating film 110118, and the insulating film 110116. Note that the shape of the contact hole may be tapered. By doing this,
The coverage of the conductive film 110123 can be improved.

図44は、ボトムゲート型のトランジスタの断面構造及び容量素子の断面構造を示す。 FIG. 44 illustrates a cross-sectional structure of a bottom-gate transistor and a cross-sectional structure of a capacitor.

基板110501上に第1の絶縁膜(絶縁膜110502)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110502) is formed over the entire surface of the substrate 110501. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and changing the characteristics of the transistor. That is, the first insulating film functions as a base film. Therefore, a highly reliable transistor can be manufactured. Note that as the first insulating film, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy) is used.
) Or a stack of these layers can be used.

第1の絶縁膜上に、第1の導電層(導電層110503及び導電層110504)が形成
されている。導電層110503は、トランジスタ110520のゲート電極として機能
する部分を含む。導電層110504は、容量素子110521の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (a conductive layer 110503 and a conductive layer 110504) is formed over the first insulating film. The conductive layer 110503 includes a portion functioning as the gate electrode of the transistor 110520. The conductive layer 110504 includes a portion functioning as the first electrode of the capacitor 110521. The first conductive layer includes Ti, Mo, Ta, Cr, W, Al, N
d, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge, or an alloy thereof can be used. Alternatively, a stack of these elements (including alloys) can be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110522)が形成され
ている。第2の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110522) is formed so as to cover at least the first conductive layer. The second insulating film functions as a gate insulating film. Note that as the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy), or a stacked layer thereof can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
Note that a silicon oxide film is preferably used as the second insulating film in contact with the semiconductor layer. This is because the trap level at the interface between the semiconductor layer and the second insulating film is reduced.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
Note that in the case where the second insulating film is in contact with Mo, it is preferable to use a silicon oxide film as the second insulating film in a portion in contact with Mo. This is because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、半導体層が形成されている。そ
して、半導体層の一部は、第2の絶縁膜上のうち第1の導電層と重なって形成されていな
い部分まで延長されている。半導体層は、チャネル形成領域(チャネル形成領域1105
10)、LDD領域(LDD領域110508、LDD領域110509)、不純物領域
(不純物領域110505、不純物領域110506、不純物領域110507)を有し
ている。チャネル形成領域110510は、トランジスタ110520のチャネル形成領
域として機能する。LDD領域110508及びLDD領域110509は、トランジス
タ110520のLDD領域とし機能する。なお、LDD領域110508及びLDD領
域110509は必ずしも必要ではない。不純物領域110505は、トランジスタ11
0520のソース電極及びドレイン電極の一方として機能する部分を含む。不純物領域1
00506は、トランジスタ110520のソース電極及びドレイン電極の他方として機
能する部分を含む。不純物領域110507は、容量素子110521の第2の電極とし
て機能する部分を含む。
A semiconductor layer is formed by a photolithography method, an inkjet method, a printing method, or the like on a part of the second insulating film which is formed so as to overlap with the first conductive layer. A part of the semiconductor layer is extended to a portion of the second insulating film that is not formed so as to overlap the first conductive layer. The semiconductor layer includes a channel formation region (a channel formation region 1105
10), an LDD region (LDD region 110508, LDD region 110509), and an impurity region (impurity region 110505, impurity region 110506, impurity region 110507). The channel formation region 110510 functions as a channel formation region of the transistor 110520. The LDD region 110508 and the LDD region 110509 function as an LDD region of the transistor 110520. Note that the LDD region 110508 and the LDD region 110509 are not necessarily required. The impurity region 110505 is formed in the transistor 11
0520 includes a portion functioning as one of a source electrode and a drain electrode. Impurity region 1
50506 includes a portion functioning as the other of the source electrode and the drain electrode of the transistor 110520. The impurity region 110507 includes a portion functioning as the second electrode of the capacitor 110521.

全面に、第3の絶縁膜(絶縁膜110511)が形成されている。第3の絶縁膜の一部に
は、選択的にコンタクトホールが形成されている。絶縁膜110511は、層間膜として
の機能を有する。第3の絶縁膜としては、無機材料(酸化シリコン、窒化シリコン、酸化
窒化シリコンなど)あるいは、低誘電率の有機化合物材料(感光性又は非感光性の有機樹
脂材料)などを用いることができる。あるいは、シロキサンを含む材料を用いることもで
きる。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成さ
れる材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香
族炭化水素)が用いられる。あるいは、置換基としてフルオロ基を用いてもよい。あるい
は、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
A third insulating film (insulating film 110511) is formed on the entire surface. A contact hole is selectively formed in a part of the third insulating film. The insulating film 110511 has a function as an interlayer film. As the third insulating film, an inorganic material (silicon oxide, silicon nitride, silicon oxynitride, or the like), a low dielectric constant organic compound material (photosensitive or non-photosensitive organic resin material), or the like can be used. Alternatively, a material containing siloxane can be used. Siloxane is a material in which a skeleton structure is formed by a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. Alternatively, a fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

第3の絶縁膜上に、第2の導電層(導電層110512及び導電層110513)が形成
されている。導電層110512は、第3の絶縁膜に形成されたコンタクトホールを介し
てトランジスタ110520のソース電極及びドレイン電極の他方と接続されている。し
たがって、導電層110512は、トランジスタ110520のソース電極及びドレイン
電極の他方として機能する部分を含む。導電層110513は、容量素子110521の
第1の電極として機能する部分を含む。なお、第2の導電層としては、Ti、Mo、Ta
、Cr、W、Al、Nd、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、G
eなど、又はこれらの合金を用いることができる。あるいは、これらの元素(合金も含む
)の積層を用いることができる。
A second conductive layer (a conductive layer 110512 and a conductive layer 110513) is formed over the third insulating film. The conductive layer 110512 is connected to the other of the source electrode and the drain electrode of the transistor 110520 through a contact hole formed in the third insulating film. Therefore, the conductive layer 110512 includes a portion functioning as the other of the source electrode and the drain electrode of the transistor 110520. The conductive layer 110513 includes a portion functioning as the first electrode of the capacitor 110521. As the second conductive layer, Ti, Mo, Ta
, Cr, W, Al, Nd, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, G
e or an alloy thereof can be used. Alternatively, a stack of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
Note that as a step after the second conductive layer is formed, various insulating films or various conductive films may be formed.

トランジスタの半導体層にアモルファスシリコン(a−Si:H)膜を用いた場合のトラ
ンジスタ及び容量素子の構造について説明する。
The structure of the transistor and the capacitor in the case where an amorphous silicon (a-Si: H) film is used for the semiconductor layer of the transistor will be described.

図45は、トップゲート型のトランジスタの断面構造及び容量素子の断面構造を示す。 FIG. 45 illustrates a cross-sectional structure of a top-gate transistor and a cross-sectional structure of a capacitor.

基板110201上に第1の絶縁膜(絶縁膜110202)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110202) is formed over the entire surface of the substrate 110201. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and changing the characteristics of the transistor. That is, the first insulating film functions as a base film. Therefore, a highly reliable transistor can be manufactured. Note that as the first insulating film, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy) is used.
) Or a stack of these layers can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
Note that the first insulating film is not necessarily formed. In this case, the number of processes can be reduced. The manufacturing cost can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110203、導電層110204及び導電層
110205)が形成されている。導電層110203は、トランジスタ110220の
ソ−ス電極及びドレイン電極の一方の電極として機能する部分を含む。導電層11020
4は、トランジスタ110220のソ−ス電極及びドレイン電極の他方の電極として機能
する部分を含む。導電層110205は、容量素子110221の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (a conductive layer 110203, a conductive layer 110204, and a conductive layer 110205) is formed over the first insulating film. The conductive layer 110203 includes a portion functioning as one of a source electrode and a drain electrode of the transistor 110220. Conductive layer 11020
4 includes a portion functioning as the other of the source electrode and the drain electrode of the transistor 110220. The conductive layer 110205 includes a portion functioning as the first electrode of the capacitor 110221. The first conductive layer includes Ti, Mo, Ta, Cr, W, Al, N
d, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge, or an alloy thereof can be used. Alternatively, a stack of these elements (including alloys) can be used.

導電層110203及び導電層110204の上部に、第1の半導体層(半導体層110
206及び半導体層110207)が形成されている。半導体層110206は、ソ−ス
電極とドレイン電極の一方の電極として機能する部分を含む。半導体層110207は、
ソ−ス電極とドレイン電極の他方の電極として機能する部分を含む。なお、第1の半導体
層としては、リン等を含んだシリコン等を用いることができる。
A first semiconductor layer (semiconductor layer 110) is formed over the conductive layer 110203 and the conductive layer 110204.
206 and semiconductor layer 110207). The semiconductor layer 110206 includes a portion that functions as one of a source electrode and a drain electrode. The semiconductor layer 110207 includes
A portion functioning as the other of the source electrode and the drain electrode is included. Note that as the first semiconductor layer, silicon containing phosphorus or the like can be used.

導電層110203と導電層110204との間であって、かつ第1の絶縁膜上に、第2
の半導体層(半導体層110208)が形成されている。そして、半導体層110208
の一部は、導電層110203上及び導電層110204上まで延長されている。半導体
層110208は、トランジスタ110220のチャネル領域として機能する部分を含む
。なお、第2の半導体層としては、アモルファスシリコン(a−Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ−Si:H)等の半導体層などを用いることが
できる。
The second layer is formed between the conductive layer 110203 and the conductive layer 110204 and over the first insulating film.
The semiconductor layer (semiconductor layer 110208) is formed. Then, the semiconductor layer 110208
Is extended to the top of the conductive layer 110203 and the conductive layer 110204. The semiconductor layer 110208 includes a portion functioning as a channel region of the transistor 110220. Note that as the second semiconductor layer, an amorphous semiconductor layer such as amorphous silicon (a-Si: H) or a semiconductor layer such as a microcrystalline semiconductor (μ-Si: H) can be used. .

少なくとも半導体層110208及び導電層110205を覆うように、第2の絶縁膜(
絶縁膜110209及び絶縁膜110210)が形成されている。第2の絶縁膜は、ゲー
ト絶縁膜としての機能を有する。なお、第2の絶縁膜としては、酸化シリコン膜、窒化シ
リコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれらの積層を用い
ることができる。
In order to cover at least the semiconductor layer 110208 and the conductive layer 110205, the second insulating film (
An insulating film 110209 and an insulating film 110210) are formed. The second insulating film functions as a gate insulating film. Note that as the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy), or a stacked layer thereof can be used.

なお、第2の半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いるこ
とが望ましい。なぜなら、第2の半導体層と第2の絶縁膜とが接する界面におけるトラッ
プ準位が少なくなるからである。
Note that a silicon oxide film is preferably used as the second insulating film in contact with the second semiconductor layer. This is because the trap level at the interface between the second semiconductor layer and the second insulating film is reduced.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
Note that in the case where the second insulating film is in contact with Mo, it is preferable to use a silicon oxide film as the second insulating film in a portion in contact with Mo. This is because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上に、第2の導電層(導電層110211及び導電層110212)が形成
されている。導電層110211は、トランジスタ110220のゲート電極として機能
する部分を含む。導電層110212は、容量素子110221の第2の電極、又は配線
としての機能を有する。なお、第2の導電層としては、Ti、Mo、Ta、Cr、W、A
l、Nd、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこ
れらの合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用い
ることができる。
A second conductive layer (a conductive layer 110211 and a conductive layer 110212) is formed over the second insulating film. The conductive layer 110211 includes a portion functioning as a gate electrode of the transistor 110220. The conductive layer 110212 functions as the second electrode or the wiring of the capacitor 110221. As the second conductive layer, Ti, Mo, Ta, Cr, W, A
l, Nd, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge, or an alloy thereof can be used. Alternatively, a stack of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
Note that as a step after the second conductive layer is formed, various insulating films or various conductive films may be formed.

図46は、逆スタガ型(ボトムゲート型)のトランジスタの断面構造及び容量素子の断面
構造を示す。特に、図46に示すトランジスタは、チャネルエッチ型と呼ばれる構造であ
る。
FIG. 46 illustrates a cross-sectional structure of an inverted staggered (bottom gate) transistor and a cross-sectional structure of a capacitor. In particular, the transistor illustrated in FIG. 46 has a structure called a channel etch type.

基板110301上に第1の絶縁膜(絶縁膜110302)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110302) is formed over the entire surface of the substrate 110301. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and changing the characteristics of the transistor. That is, the first insulating film functions as a base film. Therefore, a highly reliable transistor can be manufactured. Note that as the first insulating film, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy) is used.
) Or a stack of these layers can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
Note that the first insulating film is not necessarily formed. In this case, the number of processes can be reduced. The manufacturing cost can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110303及び導電層110304)が形成
されている。導電層110303は、トランジスタ110320のゲート電極として機能
する部分を含む。導電層110304は、容量素子110321の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、TB、Cr、W、Bl、N
d、Cu、Bg、Bu、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (a conductive layer 110303 and a conductive layer 110304) is formed over the first insulating film. The conductive layer 110303 includes a portion functioning as the gate electrode of the transistor 110320. The conductive layer 110304 includes a portion functioning as the first electrode of the capacitor 110321. As the first conductive layer, Ti, Mo, TB, Cr, W, Bl, N
d, Cu, Bg, Bu, Pt, NA-Si, Zn, Fe, Ba, Ge, or an alloy thereof can be used. Alternatively, a stack of these elements (including alloys) can be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110302)が形成され
ている。第2の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110302) is formed so as to cover at least the first conductive layer. The second insulating film functions as a gate insulating film. Note that as the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy), or a stacked layer thereof can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
Note that a silicon oxide film is preferably used as the second insulating film in contact with the semiconductor layer. This is because the trap level at the interface between the semiconductor layer and the second insulating film is reduced.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
Note that in the case where the second insulating film is in contact with Mo, it is preferable to use a silicon oxide film as the second insulating film in a portion in contact with Mo. This is because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、第1の半導体層(半導体層11
0306)が形成されている。そして、半導体層110308の一部は、第2の絶縁膜上
のうち第1の導電層と重なって形成されていない部分まで延長されている。半導体層11
0306は、トランジスタ110320のチャネル領域として機能する部分を含む。なお
、半導体層110306としては、アモルファスシリコン(A−Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ−Si:H)等の半導体層などを用いることが
できる。
The first semiconductor layer (semiconductor layer 11) is formed on a part of the second insulating film which is formed so as to overlap with the first conductive layer by a photolithography method, an inkjet method, a printing method, or the like.
0306) is formed. A part of the semiconductor layer 110308 is extended to a portion of the second insulating film that is not formed so as to overlap with the first conductive layer. Semiconductor layer 11
0306 includes a portion functioning as a channel region of the transistor 110320. Note that as the semiconductor layer 110306, an amorphous semiconductor layer such as amorphous silicon (A-Si: H) or a semiconductor layer such as a microcrystalline semiconductor (μ-Si: H) can be used.

第1の半導体層上の一部に、第2の半導体層(半導体層110307及び半導体層110
307)が形成されている。半導体層110307は、ソ−ス電極とドレイン電極の一方
の電極として機能する部分を含む。半導体層110308は、ソ−ス電極とドレイン電極
の他方の電極として機能する部分を含む。なお、第2の導体層としては、リン等を含んだ
シリコン等を用いることができる。
The second semiconductor layer (semiconductor layer 110307 and semiconductor layer 110 is formed over part of the first semiconductor layer.
307) is formed. The semiconductor layer 110307 includes a portion that functions as one of a source electrode and a drain electrode. The semiconductor layer 110308 includes a portion that functions as the other of the source electrode and the drain electrode. Note that as the second conductor layer, silicon containing phosphorus or the like can be used.

第2の半導体層上及び第2の絶縁膜上に、第2の導電層(導電層110309、導電層1
10310及び導電層110311)が形成されている。導電層110309は、トラン
ジスタ110320のソ−ス電極とドレイン電極の一方として機能する部分を含む。導電
層110310は、トランジスタ110320のソ−スとドレイン電極の他方として機能
する部分を含む。導電層110312は、容量素子110321の第2の電極として機能
する部分を含む。なお、第2の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A second conductive layer (a conductive layer 110309, a conductive layer 1) is formed over the second semiconductor layer and the second insulating film.
10310 and a conductive layer 110311). The conductive layer 110309 includes a portion functioning as one of a source electrode and a drain electrode of the transistor 110320. The conductive layer 110310 includes a portion functioning as the other of the source and the drain electrode of the transistor 110320. The conductive layer 110312 includes a portion functioning as the second electrode of the capacitor 110321. As the second conductive layer, Ti, Mo, Ta, Cr, W, Al, N
d, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge, or an alloy thereof can be used. Alternatively, a stack of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
Note that as a step after the second conductive layer is formed, various insulating films or various conductive films may be formed.

ここで、チャネルエッチ型のトランジスタが特徴とする工程の一例を説明する。同じマス
クを用いて、第1の半導体層及び第2の半導体層を形成することができる。具体的には、
第1の半導体層と第2の半導体層とは連続して成膜される。そして、第1の半導体層及び
第2の半導体層は、同じマスクを用いて形成される。
Here, an example of a process characterized by a channel etch transistor will be described. The first semiconductor layer and the second semiconductor layer can be formed using the same mask. In particular,
The first semiconductor layer and the second semiconductor layer are continuously formed. The first semiconductor layer and the second semiconductor layer are formed using the same mask.

チャネルエッチ型のトランジスタが特徴とする工程の別の一例を説明する。新たなマスク
を用いることなく、トランジスタのチャネル領域を形成することができる。具体的には、
第2の導電層が形成された後で、第2の導電層をマスクとして用いて第2の半導体層の一
部を除去する。あるいは、第2の導電層と同じマスクを用いて第2の半導体層の一部を除
去する。そして、除去された第2の半導体層の下部に形成されている第1の半導体層がト
ランジスタのチャネル領域となる。
Another example of a process characterized by a channel etch transistor will be described. The channel region of the transistor can be formed without using a new mask. In particular,
After the second conductive layer is formed, part of the second semiconductor layer is removed using the second conductive layer as a mask. Alternatively, part of the second semiconductor layer is removed using the same mask as the second conductive layer. Then, the first semiconductor layer formed under the removed second semiconductor layer becomes a channel region of the transistor.

図47は、逆スタガ型(ボトムゲート型)のトランジスタの断面構造及び容量素子の断面
構造を示す。特に、図47に示すトランジスタは、チャネル保護型(チャネルストップ型
)と呼ばれる構造である。
FIG. 47 illustrates a cross-sectional structure of an inverted staggered (bottom gate) transistor and a cross-sectional structure of a capacitor. In particular, the transistor illustrated in FIGS. 47A and 47B has a structure called a channel protection type (channel stop type).

基板110401上に第1の絶縁膜(絶縁膜110402)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110402) is formed over the entire surface of the substrate 110401. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and changing the characteristics of the transistor. That is, the first insulating film functions as a base film. Therefore, a highly reliable transistor can be manufactured. Note that as the first insulating film, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy) is used.
) Or a stack of these layers can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
Note that the first insulating film is not necessarily formed. In this case, the number of processes can be reduced. The manufacturing cost can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110403及び導電層110404)が形成
されている。導電層110403は、トランジスタ110420のゲート電極として機能
する部分を含む。導電層110404は、容量素子110421の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、Ta、Cr、W、Cl、N
d、Cu、Cg、Cu、Pt、NC、Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (a conductive layer 110403 and a conductive layer 110404) is formed over the first insulating film. The conductive layer 110403 includes a portion functioning as the gate electrode of the transistor 110420. The conductive layer 110404 includes a portion functioning as the first electrode of the capacitor 110421. As the first conductive layer, Ti, Mo, Ta, Cr, W, Cl, N
d, Cu, Cg, Cu, Pt, NC, Si, Zn, Fe, Ba, Ge, or an alloy thereof can be used. Alternatively, a stack of these elements (including alloys) can be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110402)が形成され
ている。第2の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110402) is formed so as to cover at least the first conductive layer. The second insulating film functions as a gate insulating film. Note that as the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy), or a stacked layer thereof can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
Note that a silicon oxide film is preferably used as the second insulating film in contact with the semiconductor layer. This is because the trap level at the interface between the semiconductor layer and the second insulating film is reduced.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
Note that in the case where the second insulating film is in contact with Mo, it is preferable to use a silicon oxide film as the second insulating film in a portion in contact with Mo. This is because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、第1の半導体層(半導体層11
0406)が形成されている。そして、半導体層110408の一部は、第2の絶縁膜上
のうち第1の導電層と重なって形成されていない部分まで延長されている。半導体層11
0406は、トランジスタ110420のチャネル領域として機能する部分を含む。なお
、半導体層110406としては、アモルファスシリコン(C−Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ−Si:H)等の半導体層などを用いることが
できる。
The first semiconductor layer (semiconductor layer 11) is formed on a part of the second insulating film which is formed so as to overlap with the first conductive layer by a photolithography method, an inkjet method, a printing method, or the like.
0406) is formed. A part of the semiconductor layer 110408 is extended to a portion of the second insulating film which is not formed so as to overlap with the first conductive layer. Semiconductor layer 11
0406 includes a portion functioning as a channel region of the transistor 110420. Note that as the semiconductor layer 110406, an amorphous semiconductor layer such as amorphous silicon (C—Si: H) or a semiconductor layer such as a microcrystalline semiconductor (μ-Si: H) can be used.

第1の半導体層上の一部に、第3の絶縁膜(絶縁膜110412)が形成されている。絶
縁膜110412は、トランジスタ110420のチャネル領域がエッチングによって除
去されることを防止する機能を有する。つまり、絶縁膜110412は、チャネル保護膜
(チャネルストップ膜)として機能する。なお、第3の絶縁膜としては、酸化シリコン膜
、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれらの積
層を用いることができる。
A third insulating film (insulating film 110412) is formed over part of the first semiconductor layer. The insulating film 110412 has a function of preventing the channel region of the transistor 110420 from being removed by etching. That is, the insulating film 110412 functions as a channel protective film (channel stop film). Note that as the third insulating film, a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy), or a stacked layer thereof can be used.

第1の半導体層上の一部及び第3の絶縁膜上の一部に、第2の半導体層(半導体層110
407及び半導体層110408)が形成されている。半導体層110407は、ソ−ス
電極とドレイン電極の一方の電極として機能する部分を含む。半導体層110408は、
ソ−ス電極とドレイン電極の他方の電極として機能する部分を含む。なお、第2の導体層
としては、リン等を含んだシリコン等を用いることができる。
A second semiconductor layer (semiconductor layer 110) is formed on a part of the first semiconductor layer and a part of the third insulating film.
407 and semiconductor layer 110408). The semiconductor layer 110407 includes a portion that functions as one of a source electrode and a drain electrode. The semiconductor layer 110408 includes:
A portion functioning as the other of the source electrode and the drain electrode is included. Note that as the second conductor layer, silicon containing phosphorus or the like can be used.

第2の半導体層上に、第2の導電層(導電層110409、導電層110410及び導電
層110411)が形成されている。導電層110409は、トランジスタ110420
のソ−ス電極とドレイン電極の一方として機能する部分を含む。導電層110410は、
トランジスタ110420のソ−スとドレイン電極の他方として機能する部分を含む。導
電層110411は、容量素子110421の第2の電極として機能する部分を含む。な
お、第2の導電層としては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、A
u、Pt、NC、Si、Zn、Fe、Ca、Geなど、又はこれらの合金を用いることが
できる。あるいは、これらの元素(合金も含む)の積層を用いることができる。
A second conductive layer (a conductive layer 110409, a conductive layer 110410, and a conductive layer 110411) is formed over the second semiconductor layer. The conductive layer 110409 includes the transistor 110420.
A portion functioning as one of the source electrode and the drain electrode. The conductive layer 110410 includes
A portion functioning as the other of the source and the drain electrode of the transistor 110420 is included. The conductive layer 110411 includes a portion functioning as the second electrode of the capacitor 110421. As the second conductive layer, Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, A
u, Pt, NC, Si, Zn, Fe, Ca, Ge, or an alloy thereof can be used. Alternatively, a stack of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
Note that as a step after the second conductive layer is formed, various insulating films or various conductive films may be formed.

ここで、チャネル保護型のトランジスタが特徴とする工程の一例を説明する。同じマスク
を用いて、第1の半導体層、第2の半導体層及び第2の導電層を形成することができる。
同時に、チャネル領域を形成することができる。具体的には、第1の半導体層を成膜し、
次に第3の絶縁膜(チャネル保護膜、チャネルストップ膜)を、マスクを用いて形成し、
次に第2の半導体層と第2の導電層とを連続して成膜する。そして、第2の導電層が成膜
された後で、第1の半導体層、第2の半導体層及び第2の導電層が同じマスクを用いて形
成される。ただし、第3の絶縁膜の下部の第1の半導体層は、第3の絶縁膜によって保護
されるのでエッチングによって除去されない。この部分(第1の半導体層のうち上部に第
3の絶縁膜が形成された部分)がチャネル領域となる。
Here, an example of a process characterized by a channel protection transistor will be described. The first semiconductor layer, the second semiconductor layer, and the second conductive layer can be formed using the same mask.
At the same time, a channel region can be formed. Specifically, the first semiconductor layer is formed,
Next, a third insulating film (channel protective film, channel stop film) is formed using a mask,
Next, a second semiconductor layer and a second conductive layer are successively formed. Then, after the second conductive layer is formed, the first semiconductor layer, the second semiconductor layer, and the second conductive layer are formed using the same mask. However, since the first semiconductor layer below the third insulating film is protected by the third insulating film, it is not removed by etching. This portion (the portion of the first semiconductor layer in which the third insulating film is formed above) becomes the channel region.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態およ
び実施例の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換え
などを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関し
て、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構
成させることが出来る。
Similarly, the contents (may be a part) described in each drawing of this embodiment are applied to and combined with the contents (may be a part) described in the drawings of another embodiment and examples. Or can be freely replaced. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each embodiment with a portion of another embodiment and an example.

なお、本実施の形態は、他の実施の形態および実施例で述べた内容(一部でもよい)を、
具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した
場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての
一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実
施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
Note that in this embodiment, the contents described in other embodiments and examples (may be a part)
Example when embodied, example when slightly modified, example when partially changed, example when improved, example when described in detail, example when applied, example with related parts And so on. Therefore, the contents described in other embodiment modes and examples can be freely applied to, combined with, or replaced with this embodiment mode.

(実施の形態10)
本実施の形態においては、表示装置の一例、特に光学的な取り扱いを行なう場合について
説明する。
(Embodiment 10)
In this embodiment, an example of a display device, particularly a case where optical handling is performed will be described.

図81(A)及び図81(B)に示す背面投影型表示装置130100は、プロジェクタ
ユニット130111、ミラー130112、スクリーンパネル130101を備えてい
る。その他に、スピーカー130102、操作スイッチ類130104を備えていてもよ
い。このプロジェクタユニット130111は、背面投影型表示装置130100の筐体
130110の下部に配設され、映像信号に基づいて映像を映し出す投射光をミラー13
0112に向けて投射する。背面投影型表示装置130100はスクリーンパネル130
101の背面から投影される映像を表示する構成となっている。
A rear projection display device 130100 illustrated in FIGS. 81A and 81B includes a projector unit 130111, a mirror 130112, and a screen panel 130101. In addition, a speaker 130102 and operation switches 130104 may be provided. The projector unit 130111 is disposed under the housing 130110 of the rear projection display device 130100, and the projection light that projects an image based on the image signal is reflected on the mirror 13.
Project toward 0112. The rear projection display device 130100 includes a screen panel 130.
101 is configured to display an image projected from the back surface of 101.

一方、図82は、前面投影型表示装置130200を示している。前面投影型表示装置1
30200は、プロジェクタユニット130111と投射光学系130201を備えてい
る。この投射光学系130201は前面に配設するスクリーン等に映像を投影する構成と
なっている。
On the other hand, FIG. 82 shows a front projection display device 130200. Front projection display device 1
30200 includes a projector unit 130111 and a projection optical system 130201. The projection optical system 130201 is configured to project an image on a screen or the like disposed on the front surface.

図81に示す背面投影型表示装置130100、図82に示す前面投影型表示装置130
200に適用されるプロジェクタユニット130111の構成を以下に説明する。
A rear projection display device 130100 shown in FIG. 81 and a front projection display device 130 shown in FIG.
The configuration of the projector unit 130111 applied to 200 will be described below.

図83は、プロジェクタユニット130111の一構成例を示している。このプロジェク
タユニット130111は、光源ユニット130301及び変調ユニット130304を
備えている。光源ユニット130301は、レンズ類を含んで構成される光源光学系13
0303と、光源ランプ130302を備えている。光源ランプ130302は迷光が拡
散しないように筐体内に収納されている。光源ランプ130302としては、大光量の光
を放射可能な、例えば、高圧水銀ランプ又はキセノンランプなどが用いられる。光源光学
系130303は、光学レンズ、偏光機能を有するフィルム、位相差を調節するためのフ
ィルム、IRフィルム等を適宜設けて構成される。そして、光源ユニット130301は
、放射光が変調ユニット130304に入射するように配設されている。変調ユニット1
30304は、複数の表示パネル130308、カラーフィルタ、ダイクロイックミラー
130305、全反射ミラー130306、プリズム130309、投射光学系1303
10を備えている。光源ユニット130301から放射された光は、ダイクロイックミラ
ー130305で複数の光路に分離される。
FIG. 83 shows a configuration example of the projector unit 130111. The projector unit 130111 includes a light source unit 130301 and a modulation unit 130304. The light source unit 130301 includes a light source optical system 13 including lenses.
0303 and a light source lamp 130302. The light source lamp 130302 is housed in the housing so that stray light does not diffuse. As the light source lamp 130302, for example, a high-pressure mercury lamp or a xenon lamp that can emit a large amount of light is used. The light source optical system 130303 includes an optical lens, a film having a polarizing function, a film for adjusting a phase difference, an IR film, and the like as appropriate. The light source unit 130301 is disposed so that the emitted light is incident on the modulation unit 130304. Modulation unit 1
Reference numeral 30304 denotes a plurality of display panels 130308, a color filter, a dichroic mirror 130305, a total reflection mirror 130306, a prism 130309, and a projection optical system 1303.
10 is provided. Light emitted from the light source unit 130301 is separated into a plurality of optical paths by the dichroic mirror 130305.

各光路には、所定の波長若しくは波長帯の光を透過するカラーフィルタと、表示パネル1
30308が備えられている。透過型である表示パネル130308は映像信号に基づい
て透過光を変調する。表示パネル130308を透過した各色の光は、プリズム1303
09に入射し投射光学系130310を通して、スクリーン上に映像を表示する。なお、
フレネルレンズがミラー及びスクリーンの間に配設されていてもよい。そして、プロジェ
クタユニット130111によって投射されミラーで反射される投影光は、フレネルレン
ズによって概略平行光に変換され、スクリーンに投影される。
In each optical path, a color filter that transmits light of a predetermined wavelength or wavelength band, and the display panel 1
30308 is provided. A transmissive display panel 130308 modulates transmitted light based on a video signal. The light of each color transmitted through the display panel 130308 is converted into a prism 1303.
09 and enters the image through the projection optical system 130310 to display an image on the screen. In addition,
A Fresnel lens may be disposed between the mirror and the screen. The projection light projected by the projector unit 130111 and reflected by the mirror is converted into substantially parallel light by the Fresnel lens and projected onto the screen.

図84で示すプロジェクタユニット130111は、反射型の表示パネル130407、
130408、130409を備えた構成を示している。
A projector unit 130111 shown in FIG. 84 includes a reflective display panel 130407,
The structure provided with 130408 and 130409 is shown.

図84で示すプロジェクタユニット130111は、光源ユニット130301と変調ユ
ニット130400を備えている。光源ユニット130301は、図83と同様の構成で
あってもよい。光源ユニット130301からの光は、ダイクロイックミラー13040
1、130402、全反射ミラー130403により、複数の光路に分けられて、偏光ビ
ームスプリッタ130404、130405、130406に入射する。偏光ビームスプ
リッタ130404、130405、130406は、各色に対応する反射型表示パネル
130407、130408、130409に対応して設けられている。反射型表示パネ
ル130407、130408、130409は、映像信号に基づいて反射光を変調する
。反射型表示パネル130407、130408、130409で反射された各色の光は
、プリズム130309に入射することで合成されて、投射光学系130411を通して
投射される。
A projector unit 130111 shown in FIG. 84 includes a light source unit 130301 and a modulation unit 130400. The light source unit 130301 may have the same configuration as that in FIG. The light from the light source unit 130301 is emitted from the dichroic mirror 13040.
1, 130402 and the total reflection mirror 130403 are divided into a plurality of optical paths and enter the polarization beam splitters 130404, 130405, and 130406. The polarizing beam splitters 130404, 130405, and 130406 are provided corresponding to the reflective display panels 130407, 130408, and 130409 corresponding to the respective colors. The reflective display panels 130407, 130408, and 130409 modulate reflected light based on the video signal. The light beams of the respective colors reflected by the reflective display panels 130407, 130408, and 130409 are combined by being incident on the prism 130309 and projected through the projection optical system 13041.

光源ユニット130301から放射された光は、ダイクロイックミラー130401で赤
の波長領域の光のみを透過し、緑及び青の波長領域の光を反射する。さらに、ダイクロイ
ックミラー130402では、緑の波長領域の光のみが反射される。ダイクロイックミラ
ー130401を透過した赤の波長領域の光は、全反射ミラー130403で反射され、
偏光ビームスプリッタ130404へ入射し、青の波長領域の光は偏光ビームスプリッタ
130405へ入射し、緑の波長領域の光は偏光ビームスプリッタ130406に入射す
る。偏光ビームスプリッタ130404、130405、130406は、入射光をP偏
光とS偏光とに分離する機能を有し、且つP偏光のみを透過させる機能を有している。反
射型表示パネル130407、130408、130409は、映像信号に基づいて、入
射した光を偏光する。
Light emitted from the light source unit 130301 is transmitted through the dichroic mirror 130401 only in the red wavelength region and reflects in the green and blue wavelength regions. Further, the dichroic mirror 130402 reflects only light in the green wavelength region. The light in the red wavelength region that has passed through the dichroic mirror 130401 is reflected by the total reflection mirror 130403,
Light enters the polarization beam splitter 130404, light in the blue wavelength region enters the polarization beam splitter 130405, and light in the green wavelength region enters the polarization beam splitter 130406. The polarization beam splitters 130404, 130405, and 130406 have a function of separating incident light into P-polarized light and S-polarized light, and have a function of transmitting only P-polarized light. The reflective display panels 130407, 130408, and 130409 polarize incident light based on the video signal.

各色に対応する反射型表示パネル130407、130408、130409には各色に
対応するS偏光のみが入射する。なお、反射型表示パネル130407、130408、
130409は液晶パネルであってもよい。このとき、液晶パネルは電界制御複屈折モー
ド(ECB)で動作する。そして、液晶分子は基板に対してある角度をもって垂直配向し
ている。よって、反射型表示パネル130407、130408、130409は画素が
オフ状態にある時は入射光の偏光状態を変化させないで反射させるように表示分子が配向
している。そして、画素がオン状態にある時は表示分子の配向状態が変化し、入射光の偏
光状態が変化する。
Only S-polarized light corresponding to each color is incident on the reflective display panels 130407, 130408, and 130409 corresponding to the respective colors. Note that the reflective display panels 130407, 130408,
130409 may be a liquid crystal panel. At this time, the liquid crystal panel operates in an electric field controlled birefringence mode (ECB). The liquid crystal molecules are vertically aligned with a certain angle with respect to the substrate. Accordingly, the display molecules of the reflective display panels 130407, 130408, and 130409 are oriented so that they are reflected without changing the polarization state of incident light when the pixel is in the off state. When the pixel is in the on state, the orientation state of the display molecules changes and the polarization state of incident light changes.

図84に示すプロジェクタユニット130111は、図81に示す背面投影型表示装置1
30100及び、図82に示す前面投影型表示装置130200に適用することができる
The projector unit 130111 shown in FIG. 84 is the rear projection display device 1 shown in FIG.
30100 and the front projection display device 130200 shown in FIG.

図85で示すプロジェクタユニットは単板式の構成を示している。図85(A)に示した
プロジェクタユニット130111は、光源ユニット130301、表示パネル1305
07、投射光学系130511、位相差板130504を備えている。投射光学系130
511は一つ又は複数のレンズにより構成されている。表示パネル130507にはカラ
ーフィルタが備えられていてもよい。
The projector unit shown in FIG. 85 has a single-plate configuration. A projector unit 130111 shown in FIG. 85A includes a light source unit 130301 and a display panel 1305.
07, a projection optical system 130511, and a retardation plate 130504. Projection optical system 130
Reference numeral 511 includes one or a plurality of lenses. The display panel 130507 may be provided with a color filter.

図85(B)は、フィールドシーケンシャル方式で動作するプロジェクタユニット130
111の構成を示している。フィールドシーケンシャル方式は、赤、緑、青などの各色の
光を時間的にずらせて順次表示パネルに入射させて、カラーフィルタ無しでカラー表示を
行う方式である。特に、入力信号変化に対する応答速度の大きい表示パネルと組み合わせ
ると、高精細な映像を表示することができる。図85(B)では、光源ユニット1303
01と表示パネル130508の間に、赤、緑、青などの複数のカラーフィルタが備えら
れた回動式のカラーフィルタ板130505を備えている。
FIG. 85B shows a projector unit 130 that operates in a field sequential manner.
111 shows the configuration. The field sequential method is a method in which light of each color such as red, green, and blue is temporally shifted and sequentially incident on a display panel to perform color display without a color filter. In particular, when combined with a display panel having a high response speed with respect to input signal changes, a high-definition image can be displayed. In FIG. 85B, the light source unit 1303
A rotating color filter plate 130505 provided with a plurality of color filters such as red, green, and blue is provided between 01 and the display panel 130508.

図85(C)で示すプロジェクタユニット130111は、カラー表示の方式として、マ
クロレンズを使った色分離方式の構成を示している。この方式は、マイクロレンズアレイ
130506を表示パネル130509の光入射側に備え、各色の光をそれぞれの方向か
ら照明することでカラー表示を実現する方式である。この方式を採用するプロジェクタユ
ニット130111は、カラーフィルタによる光の損失が少ないので、光源ユニット13
0301からの光を有効に利用することができるという特徴を有している。図85(C)
に示すプロジェクタユニット130111は、表示パネル130509に対して各色の光
をそれぞれの方向から照明するように、ダイクロイックミラー130501、ダイクロイ
ックミラー130502、赤色光用ダイクロイックミラー130503を備えている。
A projector unit 130111 shown in FIG. 85C shows a configuration of a color separation method using a macro lens as a color display method. In this method, a microlens array 130506 is provided on the light incident side of the display panel 130509, and color display is realized by illuminating light of each color from each direction. Since the projector unit 130111 adopting this method has little light loss due to the color filter, the light source unit 13
The light from 0301 can be used effectively. FIG. 85 (C)
The projector unit 130111 includes a dichroic mirror 130501, a dichroic mirror 130502, and a dichroic mirror for red light 130503 so as to illuminate the display panel 130509 with light of each color from each direction.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態およ
び実施例の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換え
などを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関し
て、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構
成させることが出来る。
Similarly, the contents (may be a part) described in each drawing of this embodiment are applied to and combined with the contents (may be a part) described in the drawings of another embodiment and examples. Or can be freely replaced. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each embodiment with a portion of another embodiment and an example.

なお、本実施の形態は、他の実施の形態および実施例で述べた内容(一部でもよい)を、
具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した
場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての
一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実
施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
Note that in this embodiment, the contents described in other embodiments and examples (may be a part)
Example when embodied, example when slightly modified, example when partially changed, example when improved, example when described in detail, example when applied, example with related parts And so on. Therefore, the contents described in other embodiment modes and examples can be freely applied to, combined with, or replaced with this embodiment mode.

(実施の形態11)
本実施の形態においては、表示装置の動作について説明する。
(Embodiment 11)
In this embodiment, the operation of the display device will be described.

図71は、表示装置の構成例を示す図である。 FIG. 71 is a diagram illustrating a configuration example of a display device.

表示装置180100は、画素部180101、信号線駆動回路180103及び走査線
駆動回路180104を有する。画素部180101には、複数の信号線S1乃至Smが
信号線駆動回路180103から列方向に延伸して配置されている。画素部180101
には、複数の走査線G1乃至Gnが走査線駆動回路180104から行方向に延伸して配
置されている。そして、複数の信号線S1乃至Smと複数の走査線G1乃至Gnとがそれ
ぞれ交差するところで、画素180102がマトリクス状に配置されている。
The display device 180100 includes a pixel portion 180101, a signal line driver circuit 180103, and a scan line driver circuit 180104. In the pixel portion 180101, a plurality of signal lines S1 to Sm are arranged to extend from the signal line driver circuit 180103 in the column direction. Pixel portion 180101
A plurality of scanning lines G 1 to Gn are arranged extending in the row direction from the scanning line driving circuit 180104. The pixels 180102 are arranged in a matrix where the plurality of signal lines S1 to Sm and the plurality of scanning lines G1 to Gn intersect each other.

なお、信号線駆動回路180103は、信号線S1乃至Snそれぞれに信号を出力する機
能を有する。この信号をビデオ信号と呼んでもよい。なお、走査線駆動回路180104
は、走査線G1乃至Gmそれぞれに信号を出力する機能を有する。この信号を走査信号と
呼んでもよい。
Note that the signal line driver circuit 180103 has a function of outputting a signal to each of the signal lines S1 to Sn. This signal may be called a video signal. Note that the scan line driver circuit 180104
Has a function of outputting a signal to each of the scanning lines G1 to Gm. This signal may be called a scanning signal.

なお、画素180102は、少なくとも信号線と接続されたスイッチング素子を有してい
る。このスイッチング素子は、走査線の電位(走査信)によってオン、オフが制御される
。そして、スイッチング素子がオンしている場合に画素180102は選択され、オフし
ている場合に画素180102は選択されない。
Note that the pixel 180102 includes at least a switching element connected to the signal line. This switching element is controlled to be turned on and off by the potential of the scanning line (scanning signal). The pixel 180102 is selected when the switching element is on, and the pixel 180102 is not selected when the switching element is off.

画素180102が選択されている場合(選択状態)は、信号線から画素180102に
ビデオ信号が入力される。そして、画素180102の状態(例えば、輝度、透過率、保
持容量の電圧など)は、この入力されたビデオ信号に応じて変化する。
When the pixel 180102 is selected (selected state), a video signal is input from the signal line to the pixel 180102. Then, the state of the pixel 180102 (eg, luminance, transmittance, storage capacitor voltage, etc.) changes in accordance with the input video signal.

画素180102が選択されていない場合(非選択状態)は、ビデオ信号が画素1801
02に入力されない。ただし、画素180102は選択時に入力されたビデオ信号に応じ
た電位を保持しているため、画素180102はビデオ信号に応じた(例えば、輝度、透
過率、保持容量の電圧など)を維持する。
When the pixel 180102 is not selected (non-selected state), the video signal is the pixel 1801.
02 is not entered. However, since the pixel 180102 holds a potential corresponding to the video signal input at the time of selection, the pixel 180102 maintains the voltage (for example, luminance, transmittance, storage capacitor voltage, etc.) corresponding to the video signal.

なお、表示装置の構成は、図71に限定されない。例えば、画素180102の構成に応
じて、新たに配線(走査線、信号線、電源線、容量線又はコモン線など)を追加してもよ
い。別の例として、様々な機能を有する回路を追加してもよい。
Note that the structure of the display device is not limited to FIG. For example, a wiring (a scanning line, a signal line, a power supply line, a capacitor line, a common line, or the like) may be newly added depending on the structure of the pixel 180102. As another example, a circuit having various functions may be added.

図72は、表示装置の動作を説明するためのタイミングチャートの一例を示す。 FIG. 72 shows an example of a timing chart for explaining the operation of the display device.

図72のタイミングチャートは、1画面分の画像を表示する期間に相当する1フレーム期
間を示す。1フレーム期間は特に限定はしないが、画像を見る人がちらつき(フリッカー
)を感じないように少なくとも1/60秒以下とすることが好ましい。
The timing chart in FIG. 72 shows one frame period corresponding to a period for displaying an image for one screen. The period of one frame is not particularly limited, but is preferably at least 1/60 second or less so that a person viewing the image does not feel flicker.

図72のタイミングチャートは、1行目の走査線G1、i行目の走査線Gi(走査線G1
乃至Gmのうちいずれか一)、i+1行目の走査線Gi+1及びm行目の走査線Gmがそ
れぞれ選択されるタイミングを示している。
The timing chart of FIG. 72 shows the first scanning line G1, the i-th scanning line Gi (scanning line G1).
1 to Gm), i + 1-th scanning line Gi + 1 and m-th scanning line Gm are respectively selected.

なお、走査線が選択されると同時に、当該走査線に接続されている画素180102も選
択される。例えば、i行目の走査線Giが選択されていると、i行目の走査線Giに接続
されている画素180102も選択される。
Note that at the same time as the scanning line is selected, the pixel 180102 connected to the scanning line is also selected. For example, when the i-th scanning line Gi is selected, the pixel 180102 connected to the i-th scanning line Gi is also selected.

走査線G1乃至Gmの走査線それぞれは、1行目の走査線G1からm行目の走査線Gmま
で順に選択される(以下、走査するともいう)。例えば、i行目の走査線Giが選択され
ている期間は、i行目の走査線Gi以外の走査線(G1乃至Gi−1、Gi+1乃至Gm
)は選択されない。そして、次の期間に、i+1行目の走査線Gi+1が選択される。な
お、1つの走査線が選択されている期間を1ゲート選択期間と呼ぶ。
Each of the scanning lines G1 to Gm is sequentially selected from the first scanning line G1 to the m-th scanning line Gm (hereinafter also referred to as scanning). For example, during the period when the i-th scanning line Gi is selected, scanning lines other than the i-th scanning line Gi (G1 to Gi-1, Gi + 1 to Gm).
) Is not selected. In the next period, the (i + 1) th scanning line Gi + 1 is selected. Note that a period during which one scanning line is selected is referred to as one gate selection period.

したがって、ある行の走査線が選択されると、当該走査線に接続された複数の画素180
102に、信号線G1乃至信号線Gmそれぞれからビデオ信号が入力される。例えば、i
行目の走査線Giが選択されている間、i行目の走査線Giに接続されている複数の画素
180102は、各々の信号線S1乃至Snから任意のビデオ信号をそれぞれ入力する。
こうして、個々の複数の画素180102を走査信号及びビデオ信号によって、独立して
制御することができる。
Therefore, when a scanning line in a certain row is selected, a plurality of pixels 180 connected to the scanning line.
A video signal is input to the signal line 102 from each of the signal lines G1 to Gm. For example, i
While the scanning line Gi of the row is selected, the plurality of pixels 180102 connected to the scanning line Gi of the i-th row input arbitrary video signals from the signal lines S1 to Sn, respectively.
Thus, each of the plurality of pixels 180102 can be controlled independently by the scanning signal and the video signal.

次に、1ゲート選択期間を複数のサブゲート選択期間に分割した場合について説明する。
図73は、1ゲート選択期間を2つのサブゲート選択期間(第1のサブゲート選択期間及
び第2のサブゲート選択期間)に分割した場合のタイミングチャートを示す。
Next, a case where one gate selection period is divided into a plurality of subgate selection periods will be described.
FIG. 73 shows a timing chart in the case where one gate selection period is divided into two subgate selection periods (a first subgate selection period and a second subgate selection period).

なお、1ゲート選択期間を3つ以上のサブゲート選択期間に分割することもできる。 Note that one gate selection period can be divided into three or more sub-gate selection periods.

図73のタイミングチャートは、1画面分の画像を表示する期間に相当する1フレーム期
間を示す。1フレーム期間は特に限定はしないが、画像を見る人がちらつき(フリッカー
)を感じないように少なくとも1/60秒以下とすることが好ましい。
The timing chart of FIG. 73 shows one frame period corresponding to a period for displaying an image for one screen. The period of one frame is not particularly limited, but is preferably at least 1/60 second or less so that a person viewing the image does not feel flicker.

なお、1フレームは2つのサブフレーム(第1のサブフレーム及び第2のサブフレーム)
に分割されている。
One frame has two subframes (first subframe and second subframe).
It is divided into

図73のタイミングチャートは、i行目の走査線Gi、i+1行目の走査線Gi+1、j
行目の走査線Gj(走査線Gi+1乃至Gmのうちいずれか一)、j+1行目の走査線及
びGj+1行目の走査線Gj+1がそれぞれ選択されるタイミングを示している。
The timing chart of FIG. 73 shows the i-th scanning line Gi, the i + 1-th scanning line Gi + 1, j
This shows the timing at which the scanning line Gj in the row (any one of the scanning lines Gi + 1 to Gm), the scanning line in the j + 1th row, and the scanning line Gj + 1 in the Gj + 1th row are selected.

なお、走査線が選択されると同時に、当該走査線に接続されている画素180102も選
択される。例えば、i行目の走査線Giが選択されていると、i行目の走査線Giに接続
されている画素180102も選択される。
Note that at the same time as the scanning line is selected, the pixel 180102 connected to the scanning line is also selected. For example, when the i-th scanning line Gi is selected, the pixel 180102 connected to the i-th scanning line Gi is also selected.

なお、走査線G1乃至Gmの走査線それぞれは、各サブゲート選択期間内で順に走査され
る。例えば、ある1ゲート選択期間において、第1のサブゲート選択期間ではi行目の走
査線Giが選択され、第2のサブゲート選択期間ではj行目の走査線Gjが選択される。
すると、1ゲート選択期間において、あたかも同時に2行分の走査信号を選択したかのよ
うに動作させることが可能となる。このとき、第1のサブゲート選択期間と第2のサブゲ
ート選択期間とで、別々のビデオ信号が信号線S1乃至Snに入力される。したがって、
i行目に接続されている複数の画素180102とj行目に接続されている複数の画素1
80102とには、別々のビデオ信号を入力することができる。
Note that each of the scanning lines G1 to Gm is sequentially scanned within each sub-gate selection period. For example, in a certain gate selection period, the i-th scanning line Gi is selected in the first sub-gate selection period, and the j-th scanning line Gj is selected in the second sub-gate selection period.
Then, in one gate selection period, it is possible to operate as if scanning signals for two rows were selected at the same time. At this time, different video signals are input to the signal lines S1 to Sn in the first sub-gate selection period and the second sub-gate selection period. Therefore,
A plurality of pixels 180102 connected to the i-th row and a plurality of pixels 1 connected to the j-th row
Separate video signals can be input to the 80102.

次に、入力される画像データのフレームレート(入力フレームレートとも記す)と、表示
のフレームレート(表示フレームレートとも記す)を変換する駆動方法について説明する
。なお、フレームレートとは、1秒間あたりのフレームの数であり、単位はHzである。
Next, a driving method for converting the frame rate of input image data (also referred to as input frame rate) and the display frame rate (also referred to as display frame rate) will be described. The frame rate is the number of frames per second, and the unit is Hz.

本実施の形態では、入力フレームレートは、表示のフレームレートと、必ずしも一致して
いなくてもよい。入力フレームレートと表示フレームレートが異なる場合は、画像データ
のフレームレートを変換する回路(フレームレート変換回路)によって、フレームレート
を変換することができる。こうすることによって、入力フレームレートと表示フレームレ
ートが異なっている場合でも、様々な表示フレームレートで表示を行なうことができる。
In the present embodiment, the input frame rate does not necessarily match the display frame rate. When the input frame rate and the display frame rate are different, the frame rate can be converted by a circuit (frame rate conversion circuit) that converts the frame rate of the image data. Thus, even when the input frame rate and the display frame rate are different, display can be performed at various display frame rates.

入力フレームレートが表示フレームレートよりも大きい場合、入力される画像データの一
部を破棄することで、様々な表示フレームレートに変換して表示を行なうことができる。
この場合は、表示フレームレートを小さくできるため、表示するための駆動回路の動作周
波数を小さくすることができ、消費電力を低減できる。一方、入力フレームレートが表示
フレームレートよりも小さい場合、入力される画像データの全部または一部を複数回表示
させる、入力される画像データから別の画像を生成する、入力される画像データとは関係
のない画像を生成する、等の手段を用いることで、様々な表示フレームレートに変換して
表示を行なうことができる。この場合は、表示フレームレートを大きくすることによって
、動画の品質を向上することができる。
When the input frame rate is higher than the display frame rate, display can be performed by converting a part of the input image data into various display frame rates by discarding part of the input image data.
In this case, since the display frame rate can be reduced, the operating frequency of the drive circuit for display can be reduced, and power consumption can be reduced. On the other hand, when the input frame rate is smaller than the display frame rate, all or part of the input image data is displayed a plurality of times. Another image is generated from the input image data. What is input image data? By using means such as generating an irrelevant image, it is possible to perform display by converting to various display frame rates. In this case, the quality of the moving image can be improved by increasing the display frame rate.

本実施の形態においては、入力フレームレートが表示フレームレートよりも小さい場合の
フレームレート変換方法について詳細に説明する。なお、入力フレームレートが表示フレ
ームレートよりも大きい場合のフレームレート変換方法については、入力フレームレート
が表示フレームレートよりも小さい場合のフレームレート変換方法の逆の手順を実行する
ことによって実現することができる。
In the present embodiment, a frame rate conversion method when the input frame rate is smaller than the display frame rate will be described in detail. Note that the frame rate conversion method when the input frame rate is larger than the display frame rate can be realized by executing the reverse procedure of the frame rate conversion method when the input frame rate is smaller than the display frame rate. it can.

本実施の形態においては、入力フレームレートと同じフレームレートで表示される画像の
ことを基本画像と呼ぶこととする。一方、基本画像とは異なるフレームレートで表示され
る画像であって、入力フレームレートと表示フレームレートの整合を取るために表示され
る画像のことを、補間画像と呼ぶこととする。基本画像には、入力される画像データと同
じ画像を用いることができる。補間画像には、基本画像と同じ画像を用いることができる
。さらに、基本画像とは異なる画像を作成し、作成した画像を補間画像とすることもでき
る。
In the present embodiment, an image displayed at the same frame rate as the input frame rate is referred to as a basic image. On the other hand, an image that is displayed at a frame rate different from the basic image and that is displayed in order to match the input frame rate and the display frame rate is referred to as an interpolated image. As the basic image, the same image as the input image data can be used. The same image as the basic image can be used as the interpolation image. Furthermore, an image different from the basic image can be created, and the created image can be used as an interpolation image.

補間画像を作成する場合は、入力される画像データの時間的変化(画像の動き)を検出し
、これらの中間状態の画像を補間画像とする方法、基本画像の輝度にある係数をかけた画
像を補間画像とする方法、入力された画像データから、異なる複数の画像を作成し、当該
複数の画像を時間的に連続して提示する(当該複数の画像のうちの1つを基本画像とし、
残りを補間画像とする)ことで、入力された画像データに対応する画像が表示されたよう
に観察者に知覚させる方法、等がある。入力された画像データから異なる複数の画像を作
成する方法としては、入力された画像データのガンマ値を変換する方法、入力された画像
データに含まれる階調値を分割する方法、等がある。
When creating an interpolated image, a method of detecting temporal changes (image motion) of the input image data and using these intermediate images as an interpolated image, an image multiplied by a coefficient in the luminance of the basic image A plurality of different images from the input image data, and presenting the plurality of images sequentially in time (one of the plurality of images as a basic image,
There is a method of causing the observer to perceive that an image corresponding to the input image data is displayed by using the rest as an interpolation image. As a method of creating a plurality of different images from input image data, there are a method of converting a gamma value of the input image data, a method of dividing a gradation value included in the input image data, and the like.

なお、中間状態の画像(中間画像)とは、入力された画像データの時間的変化(画像の動
き)を検出し、検出された動きを内挿して求められた画像である。このような方法によっ
て中間画像を求めることを、動き補償と呼ぶこととする。
The intermediate state image (intermediate image) is an image obtained by detecting temporal changes (image motion) of input image data and interpolating the detected motion. Obtaining an intermediate image by such a method is referred to as motion compensation.

次に、フレームレート変換方法の具体例について説明する。この方法によれば、任意の有
理数(n/m)倍のフレームレート変換を実現することができる。ここで、nおよびmは
1以上の整数とする。本実施の形態におけるフレームレート変換方法は、第1のステップ
と、第2のステップに分けて取り扱うことができる。ここで、第1のステップは、任意の
有理数(n/m)倍にフレームレート変換するステップである。ここでは、補間画像とし
て基本画像を用いてもよいし、動き補償によって求めた中間画像を補間画像として用いて
もよい。第2のステップは、入力された画像データまたは第1のステップにおいてフレー
ムレート変換された各々の画像から、異なる複数の画像(サブ画像)を作成し、当該複数
のサブ画像を時間的に連続して表示する方法を行なうためのステップである。第2のステ
ップによる方法を用いることによって、実際は複数の異なる画像を表示しているのにもか
かわらず、見た目上、元の画像が表示されたように人間の目に知覚させることもできる。
Next, a specific example of the frame rate conversion method will be described. According to this method, an arbitrary rational number (n / m) times frame rate conversion can be realized. Here, n and m are integers of 1 or more. The frame rate conversion method in the present embodiment can be handled by dividing it into a first step and a second step. Here, the first step is a step of converting the frame rate to an arbitrary rational number (n / m) times. Here, a basic image may be used as the interpolation image, or an intermediate image obtained by motion compensation may be used as the interpolation image. In the second step, a plurality of different images (sub-images) are created from the input image data or each of the images subjected to frame rate conversion in the first step, and the plurality of sub-images are temporally continuous. It is a step for performing the method of displaying. By using the method according to the second step, even though a plurality of different images are actually displayed, it is possible to make the human eye perceive as if the original image was displayed.

なお、本実施の形態におけるフレームレート変換方法は、第1のステップおよび第2のス
テップを両方用いてもよいし、第1のステップを省略して第2のステップのみ用いてもよ
いし、第2のステップを省略して第1のステップのみを用いてもよい。
The frame rate conversion method in the present embodiment may use both the first step and the second step, omit the first step, and use only the second step. Step 2 may be omitted and only the first step may be used.

まず、第1のステップとして、任意の有理数(n/m)倍のフレームレート変換について
説明する。(図74参照)図74は、横軸は時間であり、縦軸は様々なnおよびmについ
て場合分けを行なって示したものである。図74内の図形は、表示される画像の模式図を
表しており、その横位置によって表示されるタイミングを表している。さらに、図形内に
表示した点によって、画像の動きを模式的に表しているものとする。ただし、これは説明
のための例であり、表示される画像はこれに限定されない。この方法は、様々な画像に対
して適用することができる。
First, as a first step, an arbitrary rational number (n / m) times frame rate conversion will be described. (See FIG. 74) In FIG. 74, the horizontal axis represents time, and the vertical axis represents various cases of n and m. The figure in FIG. 74 represents the schematic diagram of the displayed image, and represents the timing displayed by the horizontal position. Furthermore, it is assumed that the movement of the image is schematically represented by the points displayed in the figure. However, this is an example for explanation, and the displayed image is not limited to this. This method can be applied to various images.

期間Tinは、入力画像データの周期を表している。入力画像データの周期は、入力フレ
ームレートに対応している。たとえば、入力フレームレートが60Hzの場合は、入力画
像データの周期は1/60秒である。同様に、入力フレームレートが50Hzであれば、
入力画像データの周期は1/50秒である。このように、入力画像データの周期(単位:
秒)は入力フレームレート(単位:Hz)の逆数となる。なお、入力フレームレートは様
々なものを用いることができる。たとえば、24Hz、50Hz、60Hz、70Hz、
48Hz、100Hz、120Hz、140Hz、等を挙げることができる。ここで、2
4Hzはフィルム映画等に用いられるフレームレートである。50Hzは、PAL規格の
映像信号等に用いられるフレームレートである。60Hzは、NTSC規格の映像信号等
に用いられるフレームレートである。70Hzは、パーソナルコンピュータのディスプレ
イ入力信号等に用いられるフレームレートである。48Hz、100Hz、120Hz、
140Hz、は、これらの2倍のフレームレートである。なお、2倍に限らず、様々な倍
数のフレームレートであってもよい。このように、本実施の形態に示す方法によれば、様
々な規格の入力信号に対してフレームレートの変換を実現することができる。
The period Tin represents the cycle of the input image data. The period of the input image data corresponds to the input frame rate. For example, when the input frame rate is 60 Hz, the cycle of the input image data is 1/60 seconds. Similarly, if the input frame rate is 50 Hz,
The cycle of the input image data is 1/50 second. Thus, the period of the input image data (unit:
Second) is the reciprocal of the input frame rate (unit: Hz). Various input frame rates can be used. For example, 24 Hz, 50 Hz, 60 Hz, 70 Hz,
48 Hz, 100 Hz, 120 Hz, 140 Hz, etc. can be mentioned. Where 2
4 Hz is a frame rate used for film movies and the like. 50 Hz is a frame rate used for PAL standard video signals and the like. 60 Hz is a frame rate used for NTSC video signals. 70 Hz is a frame rate used for a display input signal of a personal computer. 48Hz, 100Hz, 120Hz,
140 Hz is twice the frame rate. Note that the frame rate is not limited to double and may be various multiples. Thus, according to the method shown in this embodiment, frame rate conversion can be realized for input signals of various standards.

第1のステップにおける任意の有理数(n/m)倍のフレームレート変換の手順は、以下
のとおりである。手順1として、第1の基本画像に対する第kの補間画像(kは1以上の
整数;初期値は1)の表示タイミングを決定する。第kの補間画像の表示タイミングは、
第1の基本画像が表示されてから、入力画像データの周期をk(m/n)倍した期間が経
過した時点であるとする。手順2として、第kの補間画像の表示タイミングの決定に用い
た係数k(m/n)が、整数であるかどうかを判別する。整数であった場合は、第kの補
間画像の表示タイミングにおいて第(k(m/n)+1)の基本画像を表示し、第1のス
テップを終了する。整数でなかった場合は、手順3に進む。手順3として、第kの補間画
像として用いる画像を決定する。具体的には、第kの補間画像の表示タイミングの決定に
用いた係数k(m/n)を、x+y/nの形に変換する。ここで、xおよびyは整数であ
り、yはnよりも小さい数であるとする。そして、第kの補間画像を動き補償によって求
めた中間画像とする場合は、第kの補間画像は、第(x+1)の基本画像から第(x+2
)の基本画像までの画像の動きを(y/n)倍した動きに相当する画像として求めた中間
画像とする。第kの補間画像を基本画像と同じ画像とする場合は、第(x+1)の基本画
像を用いることができる。なお、画像の動きを(y/n)倍した動きに相当する画像とし
て中間画像を求める方法については、別の部分で詳細に述べる。手順4として、対象とす
る補間画像を次の補間画像に移す。具体的には、kの値を1増加させ、手順1に戻る。
The procedure for frame rate conversion of an arbitrary rational number (n / m) times in the first step is as follows. As procedure 1, the display timing of the k-th interpolation image (k is an integer equal to or greater than 1; the initial value is 1) with respect to the first basic image is determined. The display timing of the kth interpolation image is
It is assumed that it is the time when a period obtained by multiplying the cycle of the input image data by k (m / n) has elapsed since the display of the first basic image. As a procedure 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the k-th interpolation image is an integer. If it is an integer, the (k (m / n) +1) th basic image is displayed at the display timing of the kth interpolation image, and the first step ends. If it is not an integer, go to step 3. As a procedure 3, an image used as the kth interpolation image is determined. Specifically, the coefficient k (m / n) used for determining the display timing of the k-th interpolation image is converted into the form of x + y / n. Here, x and y are integers, and y is a number smaller than n. When the kth interpolation image is an intermediate image obtained by motion compensation, the kth interpolation image is changed from the (x + 1) th basic image to (x + 2).
) Is an intermediate image obtained as an image corresponding to a motion obtained by multiplying the motion of the image up to the basic image by (y / n). When the kth interpolation image is the same as the basic image, the (x + 1) th basic image can be used. A method for obtaining an intermediate image as an image corresponding to a motion obtained by multiplying the motion of the image by (y / n) will be described in detail in another part. In step 4, the target interpolation image is moved to the next interpolation image. Specifically, the value of k is incremented by 1, and the procedure returns to procedure 1.

次に、第1のステップにおける手順において、nおよびmの値を具体的に示して詳細に説
明する。
Next, in the procedure in the first step, the values of n and m are specifically shown and described in detail.

なお、第1のステップにおける手順を実行する仕組みは、装置に実装されたものであって
もよいし、装置の設計段階であらかじめ決められたものであってもよい。第1のステップ
における手順を実行する仕組みが装置に実装されていれば、状況に応じた最適な動作が行
われるように、駆動方法を切り替えることが可能となる。なお、ここでいう状況とは、画
像データの内容、装置内外の環境(温度、湿度、気圧、光、音、磁界、電界、放射線量、
高度、加速度、移動速度、等)、ユーザ設定、ソフトウエアバージョン、等を含む。一方
、第1のステップにおける手順を実行する仕組みが装置の設計段階であらかじめ決められ
たものであれば、それぞれの駆動方法に最適な駆動回路を用いることができ、さらに、仕
組みが決められていることによって、量産効果による製造コストの低減が期待できる。
Note that the mechanism for executing the procedure in the first step may be implemented in the apparatus, or may be determined in advance at the design stage of the apparatus. If the mechanism for executing the procedure in the first step is mounted on the apparatus, the driving method can be switched so that the optimum operation according to the situation is performed. The situation here refers to the contents of the image data, the environment inside and outside the device (temperature, humidity, atmospheric pressure, light, sound, magnetic field, electric field, radiation dose,
Altitude, acceleration, moving speed, etc.), user settings, software version, etc. On the other hand, if the mechanism for executing the procedure in the first step is determined in advance at the device design stage, an optimal driving circuit can be used for each driving method, and the mechanism is determined. As a result, a reduction in manufacturing cost due to mass production effects can be expected.

n=1,m=1、すなわち変換比(n/m)が1(図74のn=1,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1倍した期間が経過した時点である。
When n = 1, m = 1, that is, the conversion ratio (n / m) is 1 (where n = 1 and m = 1 in FIG. 74), the operation in the first step is as follows. First, when k = 1, in step 1, the display timing of the first interpolation image with respect to the first basic image is determined. The display timing of the first interpolated image is the period of the input image data after the first basic image is displayed.
/ N) It is the time when a period of 1 time, that is, 1 time has passed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第1の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in procedure 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the first interpolation image is an integer. Here, since the coefficient k (m / n) is 1, it is an integer. Accordingly, at the display timing of the first interpolation image, the (k (m / n) +1), that is, the second basic image is displayed, and the first step is ended.

すなわち、変換比が1である場合は、第kの画像は基本画像であり、第k+1の画像は基
本画像であり、画像表示周期は、入力画像データの周期の1倍であることを特徴とする。
That is, when the conversion ratio is 1, the k-th image is a basic image, the (k + 1) -th image is a basic image, and the image display cycle is one time the cycle of input image data. To do.

具体的な表現としては、変換比が1(n/m=1)である場合は、第i(iは正の整数)
の画像データと、第i+1の画像データと、が、入力画像データとして一定の周期で順次
入力され、第k(kは正の整数)の画像と、第k+1の画像と、を、入力画像データの周
期と等倍の間隔で順次表示する表示装置の駆動方法であって、前記第kの画像は、前記第
iの画像データにしたがって表示され、前記第k+1の画像は、前記第i+1の画像デー
タにしたがって表示されることを特徴とする。
Specifically, when the conversion ratio is 1 (n / m = 1), i-th (i is a positive integer)
Image data and (i + 1) th image data are sequentially input as input image data at a constant cycle, and the kth image (k is a positive integer) and the (k + 1) th image are input image data. The display apparatus is a method of driving a display device that sequentially displays images at intervals equal to the period of the image, wherein the kth image is displayed in accordance with the ith image data, and the k + 1th image is the i + 1th image. It is displayed according to data.

ここで、変換比が1である場合は、フレームレート変換回路を省略することができるため
、製造コストを低減できるという利点を有する。さらに、変換比が1である場合は、変換
比が1より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換
比が1である場合は、変換比が1より大きい場合よりも消費電力および製造コストを低減
できるという利点を有する。
Here, when the conversion ratio is 1, since the frame rate conversion circuit can be omitted, there is an advantage that the manufacturing cost can be reduced. Furthermore, when the conversion ratio is 1, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 1. Furthermore, when the conversion ratio is 1, there is an advantage that power consumption and manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 1.

n=2,m=1、すなわち変換比(n/m)が2(図74のn=2,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1/2倍した期間が経過した時点である。
When n = 2 and m = 1, that is, when the conversion ratio (n / m) is 2 (location where n = 2 and m = 1 in FIG. 74), the operation in the first step is as follows. First, when k = 1, in step 1, the display timing of the first interpolation image with respect to the first basic image is determined. The display timing of the first interpolated image is the period of the input image data after the first basic image is displayed.
/ N) This is the time when a period that is doubled, that is, halved has elapsed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1/2であるので、整数
ではない。したがって、手順3に進む。
Next, in procedure 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the first interpolation image is an integer. Here, since the coefficient k (m / n) is 1/2, it is not an integer. Therefore, go to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数1/2をx
+y/nの形に変換する。係数1/2の場合は、x=0,y=1である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち1/2倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In procedure 3, an image to be used as the first interpolation image is determined. Therefore, the factor 1/2 is set to x
Convert to + y / n form. In the case of the coefficient 1/2, x = 0 and y = 1. When the first interpolation image is an intermediate image obtained by motion compensation, the first interpolation image is the (x +
1) That is, an intermediate image obtained as an image corresponding to a motion obtained by multiplying the motion of the image from the first basic image to the (x + 2) or second basic image by y / n times, that is, ½ times. First
When the interpolated image is the same as the basic image, the (x + 1) th, that is, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the procedure so far, the display timing of the first interpolation image and the image to be displayed as the first interpolation image can be determined. Next, in procedure 4, the target interpolation image is moved from the first interpolation image to the second interpolation image. That is, k is changed from 1 to 2, and the procedure returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち1倍した期間が経過した時点である。
When k = 2, in step 1, the display timing of the second interpolation image with respect to the first basic image is determined. The display timing of the second interpolated image is a point in time when the period of the input image data is multiplied by k (m / n), that is, 1 time has elapsed since the first basic image was displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第2の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the second interpolation image is an integer. Here, since the coefficient k (m / n) is 1, it is an integer. Therefore, at the display timing of the second interpolation image, the (k (m / n) +1), that is, the second basic image is displayed, and the first step is ended.

すなわち、変換比が2(n/m=2)である場合は、第kの画像は基本画像であり、第k
+1の画像は補間画像であり、第k+2の画像は基本画像であり、画像表示周期は、入力
画像データの周期の1/2倍であることを特徴とする。
That is, when the conversion ratio is 2 (n / m = 2), the kth image is a basic image, and the kth image
The +1 image is an interpolation image, the k + 2 image is a basic image, and the image display cycle is ½ times the cycle of input image data.

具体的な表現としては、変換比が2(n/m=2)である場合は、第i(iは正の整数)
の画像データと、第i+1の画像データと、が、入力画像データとして一定の周期で順次
入力され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画像と、を、
入力画像データの周期の1/2倍の間隔で順次表示する表示装置の駆動方法であって、前
記第kの画像は、前記第iの画像データにしたがって表示され、前記第k+1の画像は、
前記第iの画像データから前記第i+1の画像データまでの動きを1/2倍した動きに相
当する画像データにしたがって表示され、前記第k+2の画像は、前記第i+1の画像デ
ータにしたがって表示されることを特徴とする。
Specifically, when the conversion ratio is 2 (n / m = 2), the i-th (i is a positive integer)
Image data and the (i + 1) th image data are sequentially input as input image data at a constant cycle, and the kth image (k is a positive integer), the (k + 1) th image, the k + 2th image, ,
A driving method of a display device that sequentially displays at intervals of 1/2 times the cycle of input image data, wherein the k-th image is displayed according to the i-th image data, and the k + 1-th image is
The image from the i-th image data to the (i + 1) -th image data is displayed according to the image data corresponding to a movement that is halved, and the k + 2 image is displayed according to the (i + 1) -th image data. It is characterized by that.

さらに別の具体的な表現としては、変換比が2(n/m=2)である場合は、第i(iは
正の整数)の画像データと、第i+1の画像データと、が、入力画像データとして一定の
周期で順次入力され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画
像と、を、入力画像データの周期の1/2倍の間隔で順次表示する表示装置の駆動方法で
あって、前記第kの画像は、前記第iの画像データにしたがって表示され、前記第k+1
の画像は、前記第iの画像データにしたがって表示され、前記第k+2の画像は、前記第
i+1の画像データにしたがって表示されることを特徴とする。
As another specific expression, when the conversion ratio is 2 (n / m = 2), the i-th (i is a positive integer) image data and the (i + 1) -th image data are input. The image data is sequentially input at a constant cycle, and the kth (k is a positive integer) image, the (k + 1) th image, and the (k + 2) th image are ½ times the cycle of the input image data. Driving the display device sequentially, wherein the k th image is displayed according to the i th image data, and the k + 1 th image is displayed.
Is displayed according to the i-th image data, and the k + 2 image is displayed according to the i + 1-th image data.

具体的には、変換比が2である場合は、2倍速駆動、または単に倍速駆動とも呼ばれる。
たとえば、入力フレームレートが60Hzであれば、表示フレームレートは120Hz(
120Hz駆動)である。そして、ひとつの入力画像に対し、画像を2回連続して表示す
ることになる。このとき、補間画像が動き補償によって求められた中間画像である場合は
、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可
能である。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
特に顕著な画質改善効果をもたらす。これは、液晶素子の静電容量が印加電圧によって変
動してしまう、いわゆるダイナミックキャパシタンスによる書き込み電圧不足の問題に関
係する。すなわち、表示フレームレートを入力フレームレートよりも大きくすることによ
って、画像データの書き込み動作の頻度を大きくできるので、ダイナミックキャパシタン
スによる書き込み電圧不足に起因する、動画の尾引き、残像等の障害を低減することがで
きる。さらに、液晶表示装置の交流駆動と120Hz駆動を組み合わせるのも効果的であ
る。すなわち、液晶表示装置の駆動周波数を120Hzとしつつ、交流駆動の周波数をそ
の整数倍または整数分の一(たとえば、30Hz、60Hz、120Hz、240Hz等
)とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程
度に低減することができる。
Specifically, when the conversion ratio is 2, it is also called double speed drive or simply double speed drive.
For example, if the input frame rate is 60 Hz, the display frame rate is 120 Hz (
120 Hz drive). Then, the image is continuously displayed twice for one input image. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Furthermore, when the display device is an active matrix liquid crystal display device,
It brings about a particularly remarkable image quality improvement effect. This is related to the problem of insufficient writing voltage due to so-called dynamic capacitance, in which the capacitance of the liquid crystal element varies depending on the applied voltage. That is, by making the display frame rate larger than the input frame rate, it is possible to increase the frequency of the image data write operation, thereby reducing obstacles such as moving image tailing and afterimage caused by insufficient write voltage due to dynamic capacitance. be able to. Further, it is effective to combine the AC drive and 120 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 120 Hz and setting the AC drive frequency to an integral multiple or a fraction thereof (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), It can be reduced to a level not perceived by human eyes.

n=3,m=1、すなわち変換比(n/m)が3(図74のn=3,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1/3倍した期間が経過した時点である。
When n = 3, m = 1, that is, the conversion ratio (n / m) is 3 (n = 3, m = 1 in FIG. 74), the operation in the first step is as follows. First, when k = 1, in step 1, the display timing of the first interpolation image with respect to the first basic image is determined. The display timing of the first interpolated image is the period of the input image data after the first basic image is displayed.
/ N) is the time when a period of 1/3 times has elapsed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1/3であるので、整数
ではない。したがって、手順3に進む。
Next, in procedure 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the first interpolation image is an integer. Here, since the coefficient k (m / n) is 1/3, it is not an integer. Therefore, go to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数1/3をx
+y/nの形に変換する。係数1/3の場合は、x=0,y=1である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち1/3倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In procedure 3, an image to be used as the first interpolation image is determined. Therefore, the coefficient 1/3 is set to x
Convert to + y / n form. In the case of the coefficient 1/3, x = 0 and y = 1. When the first interpolation image is an intermediate image obtained by motion compensation, the first interpolation image is the (x +
1) That is, an intermediate image obtained as an image corresponding to a movement obtained by multiplying the movement of the image from the first basic image to the (x + 2) th or second basic image by y / n times, that is, 1/3 times. First
When the interpolated image is the same as the basic image, the (x + 1) th, that is, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the procedure so far, the display timing of the first interpolation image and the image to be displayed as the first interpolation image can be determined. Next, in procedure 4, the target interpolation image is moved from the first interpolation image to the second interpolation image. That is, k is changed from 1 to 2, and the procedure returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち2/3倍した期間が経過した時点である。
When k = 2, in step 1, the display timing of the second interpolation image with respect to the first basic image is determined. The display timing of the second interpolated image is a point in time when a period in which the cycle of the input image data is k (m / n) times, that is, 2/3 times has elapsed since the first basic image is displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the second interpolation image is an integer. Here, since the coefficient k (m / n) is 2/3, it is not an integer. Therefore, go to step 3.

手順3では、第2の補間画像として用いる画像を決定する。そのために、係数2/3をx
+y/nの形に変換する。係数2/3の場合は、x=0,y=2である。そして、第2の
補間画像を動き補償によって求めた中間画像とする場合は、第2の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち2/3倍した動きに相当する画像として求めた中間画像とする。第2
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In procedure 3, an image to be used as the second interpolation image is determined. Therefore, the coefficient 2/3 is set to x
Convert to + y / n form. In the case of the coefficient 2/3, x = 0 and y = 2. When the second interpolation image is an intermediate image obtained by motion compensation, the second interpolation image is the (x +
1) That is, an intermediate image obtained as an image corresponding to a motion obtained by multiplying the motion of the image from the first basic image to the (x + 2) or second basic image by y / n times, that is, 2/3 times, is used. Second
When the interpolated image is the same as the basic image, the (x + 1) th, that is, the first basic image can be used.

ここまでの手順により、第2の補間画像の表示タイミングと、第2の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第2の補
間画像から第3の補間画像へ移す。すなわち、kを2から3に変更し、手順1に戻る。
By the procedure so far, the display timing of the second interpolation image and the image to be displayed as the second interpolation image can be determined. Next, in procedure 4, the target interpolation image is moved from the second interpolation image to the third interpolation image. That is, k is changed from 2 to 3, and the procedure returns to step 1.

k=3のとき、手順1では、第1の基本画像に対する第3の補間画像の表示タイミングを
決定する。第3の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち1倍した期間が経過した時点である。
When k = 3, in step 1, the display timing of the third interpolation image with respect to the first basic image is determined. The display timing of the third interpolated image is the time when the period of the input image data cycle k (m / n) times, that is, 1 time has elapsed since the display of the first basic image.

次に、手順2では、第3の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第3の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the third interpolation image is an integer. Here, since the coefficient k (m / n) is 1, it is an integer. Therefore, at the display timing of the third interpolation image, the (k (m / n) +1), that is, the second basic image is displayed, and the first step is ended.

すなわち、変換比が3(n/m=3)である場合は、第kの画像は基本画像であり、第k
+1の画像は補間画像であり、第k+2の画像は補間画像であり、第k+3の画像は基本
画像であり、画像表示周期は、入力画像データの周期の1/3倍であることを特徴とする
That is, when the conversion ratio is 3 (n / m = 3), the kth image is the basic image, and the kth image
The +1 image is an interpolation image, the k + 2 image is an interpolation image, the k + 3 image is a basic image, and the image display cycle is 1/3 times the cycle of input image data. To do.

具体的な表現としては、変換比が3(n/m=3)である場合は、第i(iは正の整数)
の画像データと、第i+1の画像データと、が、入力画像データとして一定の周期で順次
入力され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画像と、第k
+3の画像と、を、入力画像データの周期の1/3倍の間隔で順次表示する表示装置の駆
動方法であって、前記第kの画像は、前記第iの画像データにしたがって表示され、前記
第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動きを1
/3倍した動きに相当する画像データにしたがって表示され、前記第k+2の画像は、前
記第iの画像から前記第i+1の画像までの動きを2/3倍した動きに相当する画像デー
タにしたがって表示され、前記第k+3の画像は、前記第i+1の画像データにしたがっ
て表示されることを特徴とする。
Specifically, when the conversion ratio is 3 (n / m = 3), the i-th (i is a positive integer)
Image data and the (i + 1) th image data are sequentially input as input image data at a constant cycle, and the kth image (k is a positive integer), the (k + 1) th image, the k + 2th image, , K
+3 images are sequentially displayed at intervals of 1/3 times the cycle of the input image data, wherein the kth image is displayed according to the i th image data, The k + 1-th image is a movement from the i-th image data to the i + 1-th image data.
The k + 2 image is displayed according to image data corresponding to a motion that is 2/3 times the motion from the i-th image to the i + 1-th image. The k + 3th image is displayed according to the i + 1th image data.

さらに別の具体的な表現としては、変換比が3(n/m=3)である場合は、第i(iは
正の整数)の画像データと、第i+1の画像データと、が、入力画像データとして一定の
周期で順次入力され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画
像と、第k+3の画像と、を、入力画像データの周期の1/3倍の間隔で順次表示する表
示装置の駆動方法であって、前記第kの画像は、前記第iの画像データにしたがって表示
され、前記第k+1の画像は、前記第iの画像データにしたがって表示され、前記第k+
2の画像は、前記第iの画像データにしたがって表示され、前記第k+3の画像は、前記
第i+1の画像データにしたがって表示されることを特徴とする。
As another specific expression, when the conversion ratio is 3 (n / m = 3), the i-th (i is a positive integer) image data and the (i + 1) -th image data are input. The image data is sequentially input at a constant cycle, and the k-th image (k is a positive integer), the k + 1-th image, the k + 2-th image, and the k + 3-th image are input in the cycle of the input image data. A display device driving method for sequentially displaying images at an interval of 1/3 times, wherein the kth image is displayed according to the i-th image data, and the k + 1-th image is the i-th image data. And the k + th
The second image is displayed according to the i-th image data, and the k + 3 image is displayed according to the i + 1-th image data.

ここで、変換比が3である場合は、変換比が3より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が3である場合は、変換比が3より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 3, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 3. Furthermore, when the conversion ratio is 3, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 3.

具体的には、変換比が3である場合は、3倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは180Hz(180Hz駆動)であ
る。そして、ひとつの入力画像に対し、画像を3回連続して表示することになる。このと
き、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表
示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシ
タンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に
対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と180Hz
駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を180H
zとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、45Hz、9
0Hz、180Hz、360Hz等)とすることによって、交流駆動によって現れるフリ
ッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 3, it is also called triple speed driving. For example, if the input frame rate is 60 Hz, the display frame rate is 180 Hz (180 Hz drive). Then, for one input image, the image is continuously displayed three times. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Furthermore, the AC drive of the liquid crystal display device and 180 Hz
It is also effective to combine driving. That is, the driving frequency of the liquid crystal display device is set to 180H.
z, and the frequency of AC driving is an integral multiple or a fraction thereof (for example, 45 Hz, 9
By setting the frequency to 0 Hz, 180 Hz, 360 Hz, etc., flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes.

n=3,m=2、すなわち変換比(n/m)が3/2(図74のn=3,m=2の箇所)
の場合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1
では、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間
画像の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk
(m/n)倍すなわち2/3倍した期間が経過した時点である。
n = 3, m = 2, that is, the conversion ratio (n / m) is 3/2 (the place where n = 3 and m = 2 in FIG. 74).
In this case, the operation in the first step is as follows. First, when k = 1, procedure 1
Then, the display timing of the 1st interpolation image with respect to a 1st basic image is determined. The display timing of the first interpolation image is the period of the input image data after the first basic image is displayed.
This is the time when (m / n) times, ie, 2/3 times, has elapsed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2/3であるので、整数
ではない。したがって、手順3に進む。
Next, in procedure 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the first interpolation image is an integer. Here, since the coefficient k (m / n) is 2/3, it is not an integer. Therefore, go to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数2/3をx
+y/nの形に変換する。係数2/3の場合は、x=0,y=2である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち2/3倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In procedure 3, an image to be used as the first interpolation image is determined. Therefore, the coefficient 2/3 is set to x
Convert to + y / n form. In the case of the coefficient 2/3, x = 0 and y = 2. When the first interpolation image is an intermediate image obtained by motion compensation, the first interpolation image is the (x +
1) That is, an intermediate image obtained as an image corresponding to a motion obtained by multiplying the motion of the image from the first basic image to the (x + 2) or second basic image by y / n times, that is, 2/3 times, is used. First
When the interpolated image is the same as the basic image, the (x + 1) th, that is, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the procedure so far, the display timing of the first interpolation image and the image to be displayed as the first interpolation image can be determined. Next, in procedure 4, the target interpolation image is moved from the first interpolation image to the second interpolation image. That is, k is changed from 1 to 2, and the procedure returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち4/3倍した期間が経過した時点である。
When k = 2, in step 1, the display timing of the second interpolation image with respect to the first basic image is determined. The display timing of the second interpolated image is a point in time when a period in which the period of the input image data is k (m / n) times, that is, 4/3 times has elapsed since the first basic image is displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は4/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the second interpolation image is an integer. Here, since the coefficient k (m / n) is 4/3, it is not an integer. Therefore, go to step 3.

手順3では、第2の補間画像として用いる画像を決定する。そのために、係数4/3をx
+y/nの形に変換する。係数4/3の場合は、x=1,y=1である。そして、第2の
補間画像を動き補償によって求めた中間画像とする場合は、第2の補間画像は、第(x+
1)すなわち第2の基本画像から第(x+2)すなわち第3の基本画像までの画像の動き
をy/n倍すなわち1/3倍した動きに相当する画像として求めた中間画像とする。第2
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第2の基本画像を
用いることができる。
In procedure 3, an image to be used as the second interpolation image is determined. Therefore, the coefficient 4/3 is set to x
Convert to + y / n form. In the case of the coefficient 4/3, x = 1 and y = 1. When the second interpolation image is an intermediate image obtained by motion compensation, the second interpolation image is the (x +
1) An intermediate image obtained as an image corresponding to a movement obtained by multiplying the movement of an image from the second basic image to the (x + 2) or third basic image by y / n times, that is, 1/3 times. Second
When the interpolated image is the same as the basic image, the (x + 1) th, that is, the second basic image can be used.

ここまでの手順により、第2の補間画像の表示タイミングと、第2の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第2の補
間画像から第3の補間画像へ移す。すなわち、kを2から3に変更し、手順1に戻る。
By the procedure so far, the display timing of the second interpolation image and the image to be displayed as the second interpolation image can be determined. Next, in procedure 4, the target interpolation image is moved from the second interpolation image to the third interpolation image. That is, k is changed from 2 to 3, and the procedure returns to step 1.

k=3のとき、手順1では、第1の基本画像に対する第3の補間画像の表示タイミングを
決定する。第3の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち2倍した期間が経過した時点である。
When k = 3, in step 1, the display timing of the third interpolation image with respect to the first basic image is determined. The display timing of the third interpolated image is the point in time when the period of the input image data period is multiplied by k (m / n), that is, twice after the first basic image is displayed.

次に、手順2では、第3の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2であるので、整数であ
る。したがって、第3の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第3の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the third interpolation image is an integer. Here, since the coefficient k (m / n) is 2, it is an integer. Therefore, at the display timing of the third interpolation image, the (k (m / n) +1), that is, the third basic image is displayed, and the first step is ended.

すなわち、変換比が3/2(n/m=3/2)である場合は、第kの画像は基本画像であ
り、第k+1の画像は補間画像であり、第k+2の画像は補間画像であり、第k+3の画
像は基本画像であり、画像表示周期は、入力画像データの周期の2/3倍であることを特
徴とする。
That is, when the conversion ratio is 3/2 (n / m = 3/2), the kth image is a basic image, the k + 1th image is an interpolation image, and the k + 2 image is an interpolation image. The k + 3 image is a basic image, and the image display cycle is 2/3 times the cycle of the input image data.

具体的な表現としては、変換比が3/2(n/m=3/2)である場合は、第i(iは正
の整数)の画像データと、第i+1の画像データと、第i+2の画像データと、が、入力
画像データとして一定の周期で順次入力され、第k(kは正の整数)の画像と、第k+1
の画像と、第k+2の画像と、第k+3の画像と、を、入力画像データの周期の2/3倍
の間隔で順次表示する表示装置の駆動方法であって、前記第kの画像は、前記第iの画像
データにしたがって表示され、前記第k+1の画像は、前記第iの画像データから前記第
i+1の画像データまでの動きを2/3倍した動きに相当する画像データにしたがって表
示され、前記第k+2の画像は、前記第i+1の画像から前記第i+2の画像までの動き
を1/3倍した動きに相当する画像データにしたがって表示され、前記第k+3の画像は
、前記第i+2の画像データにしたがって表示されることを特徴とする。
Specifically, when the conversion ratio is 3/2 (n / m = 3/2), the i-th (i is a positive integer) image data, the (i + 1) -th image data, and the (i + 2) -th image data. Are sequentially input as input image data at a constant cycle, and the k-th image (k is a positive integer) and the (k + 1) -th image data.
, The k + 2 image, and the k + 3 image are sequentially displayed at intervals of 2/3 times the cycle of the input image data, and the kth image is The i-th image data is displayed according to the i-th image data, and the (k + 1) -th image is displayed according to image data corresponding to a movement that is 2/3 times the movement from the i-th image data to the i + 1-th image data. The k + 2 image is displayed in accordance with image data corresponding to a movement obtained by multiplying the movement from the i + 1th image to the i + 2 image by 1/3, and the k + 3 image is the i + 2th image. It is displayed according to image data.

さらに別の具体的な表現としては、変換比が3/2(n/m=3/2)である場合は、第
i(iは正の整数)の画像データと、第i+1の画像データと、第i+2の画像データと
、が、入力画像データとして一定の周期で順次入力され、第k(kは正の整数)の画像と
、第k+1の画像と、第k+2の画像と、第k+3の画像と、を、入力画像データの周期
の2/3倍の間隔で順次表示する表示装置の駆動方法であって、前記第kの画像は、前記
第iの画像データにしたがって表示され、前記第k+1の画像は、前記第iの画像データ
にしたがって表示され、前記第k+2の画像は、前記第i+1の画像データにしたがって
表示され、前記第k+3の画像は、前記第i+2の画像データにしたがって表示されるこ
とを特徴とする。
As another specific expression, when the conversion ratio is 3/2 (n / m = 3/2), the i-th (i is a positive integer) image data, the i + 1-th image data, , The (i + 2) th image data are sequentially input as input image data at a constant cycle, and the kth image (k is a positive integer), the (k + 1) th image, the (k + 2) th image, and the (k + 3) th image data. A display device that sequentially displays images at intervals of 2/3 times the cycle of input image data, wherein the kth image is displayed according to the i-th image data, and The k + 1 image is displayed according to the i th image data, the k + 2 image is displayed according to the i + 1 image data, and the k + 3 image is displayed according to the i + 2 image data. It is characterized by being.

ここで、変換比が3/2である場合は、変換比が3/2より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が3/2である場合は、変換比が3/
2より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 3/2, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 3/2. Further, when the conversion ratio is 3/2, the conversion ratio is 3 /
There is an advantage that power consumption and manufacturing cost can be reduced as compared with the case of larger than 2.

具体的には、変換比が3/2である場合は、3/2倍速駆動または1.5倍速駆動とも呼
ばれる。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは90
Hz(90Hz駆動)である。そして、2つの入力画像に対し、画像を3回連続して表示
することになる。このとき、補間画像が動き補償によって求められた中間画像である場合
は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが
可能である。特に、120Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆
動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動作
周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減でき
る。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナ
ミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、
残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆
動と90Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波
数を90Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、3
0Hz、45Hz、90Hz、180Hz等)とすることによって、交流駆動によって現
れるフリッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 3/2, it is also called 3/2 speed drive or 1.5 times speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 90
Hz (90 Hz drive). Then, for two input images, the images are continuously displayed three times. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. In particular, compared to driving methods with a large driving frequency such as 120 Hz driving (double speed driving) and 180 Hz driving (triple speed driving), the operation frequency of the circuit for obtaining an intermediate image can be reduced by motion compensation, so that an inexpensive circuit can be used. Manufacturing cost and power consumption can be reduced. Furthermore, if the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so
It brings about a particularly remarkable image quality improvement effect against obstacles such as afterimages. Furthermore, it is also effective to combine AC driving and 90 Hz driving of the liquid crystal display device. That is, while the drive frequency of the liquid crystal display device is 90 Hz, the frequency of AC drive is an integer multiple or a fraction thereof (for example, 3
By setting the frequency to 0 Hz, 45 Hz, 90 Hz, 180 Hz, etc., flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes.

上記以外の正の整数nおよびmについては手順の詳細は省略するが、第1のステップにお
けるフレームレート変換の手順にしたがうことで、変換比は任意の有理数(n/m)とし
て設定することができる。なお、正の整数nおよびmの組み合わせのうち、変換比(n/
m)が約分できる組み合わせについては、約分した後の変換比と同様に取り扱うことがで
きる。
Although the details of the procedure for positive integers n and m other than the above are omitted, the conversion ratio can be set as an arbitrary rational number (n / m) by following the frame rate conversion procedure in the first step. it can. Of the combinations of positive integers n and m, the conversion ratio (n /
Combinations that can be reduced by m) can be handled in the same manner as the conversion ratio after reduction.

たとえば、n=4,m=1、すなわち変換比(n/m)が4(図74のn=4,m=1の
箇所)の場合は、第kの画像は基本画像であり、第k+1の画像は補間画像であり、第k
+2の画像は補間画像であり、第k+3の画像は補間画像であり、第k+4の画像は基本
画像であり、画像表示周期は、入力画像データの周期の1/4倍であることを特徴とする
For example, when n = 4, m = 1, that is, when the conversion ratio (n / m) is 4 (location where n = 4, m = 1 in FIG. 74), the k-th image is the basic image, and the k + 1-th image. Is an interpolated image, the k-th image
The +2 image is an interpolation image, the k + 3 image is an interpolation image, the k + 4 image is a basic image, and the image display cycle is ¼ times the cycle of input image data. To do.

さらに具体的な表現としては、変換比が4(n/m=4)である場合は、第i(iは正の
整数)の画像データと、第i+1の画像データと、が、入力画像データとして一定の周期
で順次入力され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画像と
、第k+3の画像と、第k+4の画像と、を、入力画像データの周期の1/4倍の間隔で
順次表示する表示装置の駆動方法であって、前記第kの画像は、前記第iの画像データに
したがって表示され、前記第k+1の画像は、前記第iの画像データから前記第i+1の
画像データまでの動きを1/4倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/2倍した動きに相当する画像データにしたがって表示され、前記第k+3の画像は
、前記第iの画像データから前記第i+1の画像データまでの動きを3/4倍した動きに
相当する画像データにしたがって表示され、前記第k+4の画像は、前記第i+1の画像
データにしたがって表示されることを特徴とする。
More specifically, when the conversion ratio is 4 (n / m = 4), the i-th (i is a positive integer) image data and the (i + 1) -th image data are input image data. As the input image, the kth image (k is a positive integer), the (k + 1) th image, the (k + 2) th image, the (k + 3) th image, and the (k + 4) th image. A display device driving method for sequentially displaying data at intervals of 1/4 times a data cycle, wherein the k-th image is displayed according to the i-th image data, and the k + 1-th image is the first image data. displayed according to image data corresponding to a movement obtained by multiplying the movement from the image data of i to the i + 1-th image data by ¼.
The k + 2 image is displayed in accordance with image data corresponding to a motion that is 1/2 the motion from the i-th image data to the i + 1-th image data, and the k + 3 image is the i-th image data. That the movement from the image data to the (i + 1) -th image data is displayed according to the image data corresponding to the movement that is 3/4 times, and the (k + 4) -th image is displayed according to the (i + 1) -th image data. Features.

さらに別の具体的な表現としては、変換比が4(n/m=4)である場合は、第i(iは
正の整数)の画像データと、第i+1の画像データと、が、入力画像データとして一定の
周期で順次入力され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画
像と、第k+3の画像と、第k+4の画像と、を、入力画像データの周期の1/4倍の間
隔で順次表示する表示装置の駆動方法であって、前記第kの画像は、前記第iの画像デー
タにしたがって表示され、前記第k+1の画像は、前記第iの画像データにしたがって表
示され、前記第k+2の画像は、前記第iの画像データにしたがって表示され、前記第k
+3の画像は、前記第iの画像データにしたがって表示され、前記第k+4の画像は、前
記第i+1の画像データにしたがって表示されることを特徴とする。
As another specific expression, when the conversion ratio is 4 (n / m = 4), the i-th (i is a positive integer) image data and the (i + 1) -th image data are input. The image data is sequentially input at a constant cycle, and the kth image (k is a positive integer), the k + 1th image, the k + 2th image, the k + 3th image, and the k + 4th image, A driving method of a display device that sequentially displays at intervals of 1/4 times the cycle of input image data, wherein the k-th image is displayed according to the i-th image data, and the k + 1-th image is Displayed according to the i-th image data, the k + 2 image is displayed according to the i-th image data, and the k-th image data.
The +3 image is displayed according to the i-th image data, and the k + 4 image is displayed according to the i + 1-th image data.

ここで、変換比が4である場合は、変換比が4より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が4である場合は、変換比が4より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 4, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 4. Further, when the conversion ratio is 4, there is an advantage that power consumption and manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 4.

具体的には、変換比が4である場合は、4倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは240Hz(240Hz駆動)であ
る。そして、1つの入力画像に対し、画像を4回連続して表示することになる。このとき
、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。特に、120
Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆動周波数の小さな駆動方法
と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用い
ることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に
向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示
装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避で
きるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さら
に、液晶表示装置の交流駆動と240Hz駆動を組み合わせるのも効果的である。すなわ
ち、液晶表示装置の駆動周波数を240Hzとしつつ、交流駆動の周波数をその整数倍ま
たは整数分の一(たとえば、30Hz、40Hz、60Hz、120Hz等)とすること
によって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減する
ことができる。
Specifically, when the conversion ratio is 4, it is also referred to as quadruple speed driving. For example, if the input frame rate is 60 Hz, the display frame rate is 240 Hz (240 Hz drive). Then, four images are continuously displayed for one input image. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. In particular, 120
Compared to driving methods with a low driving frequency such as Hz driving (double speed driving) and 180 Hz driving (triple speed driving), an intermediate image obtained by motion compensation with higher accuracy can be used as an interpolation image. The movement can be smoothed, and the quality of the moving image can be remarkably improved. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Further, it is effective to combine the AC drive and 240 Hz drive of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 240 Hz and setting the AC driving frequency to an integral multiple or a fraction thereof (for example, 30 Hz, 40 Hz, 60 Hz, 120 Hz, etc.), It can be reduced to a level not perceived by human eyes.

さらに、たとえば、n=4,m=3、すなわち変換比(n/m)が4/3(図74のn=
4,m=3の箇所)の場合は、第kの画像は基本画像であり、第k+1の画像は補間画像
であり、第k+2の画像は補間画像であり、第k+3の画像は補間画像であり、第k+4
の画像は基本画像であり、画像表示周期は、入力画像データの周期の3/4倍であること
を特徴とする。
Further, for example, n = 4, m = 3, that is, the conversion ratio (n / m) is 4/3 (n = n in FIG. 74).
4 and m = 3), the kth image is a basic image, the k + 1th image is an interpolation image, the k + 2 image is an interpolation image, and the k + 3 image is an interpolation image. Yes, k + 4
The image is a basic image, and the image display cycle is 3/4 times the cycle of the input image data.

さらに具体的な表現としては、変換比が4/3(n/m=4/3)である場合は、第i(
iは正の整数)の画像データと、第i+1の画像データと、第i+2の画像データと、第
i+3の画像データと、が、入力画像データとして一定の周期で順次入力され、第k(k
は正の整数)の画像と、第k+1の画像と、第k+2の画像と、第k+3の画像と、第k
+4の画像と、を、入力画像データの周期の3/4倍の間隔で順次表示する表示装置の駆
動方法であって、前記第kの画像は、前記第iの画像データにしたがって表示され、前記
第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動きを3
/4倍した動きに相当する画像データにしたがって表示され、前記第k+2の画像は、前
記第i+1の画像から前記第i+2の画像までの動きを1/2倍した動きに相当する画像
データにしたがって表示され、前記第k+3の画像は、前記第i+2の画像から前記第i
+3の画像までの動きを1/4倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第i+3の画像データにしたがって表示されることを特徴と
する。
More specifically, when the conversion ratio is 4/3 (n / m = 4/3), the i th (
The image data of i is a positive integer), the (i + 1) th image data, the (i + 2) th image data, and the (i + 3) th image data are sequentially input as input image data at a constant cycle, and the k (k
Is a positive integer) image, (k + 1) th image, (k + 2) th image, (k + 3) th image, and kth image
+4 images are sequentially displayed at intervals of 3/4 times the cycle of the input image data, and the kth image is displayed according to the i th image data, The k + 1-th image has a movement from the i-th image data to the i + 1-th image data by 3
The k + 2 image is displayed according to image data corresponding to a motion that is ½ times the motion from the i + 1th image to the i + 2 image. The k + 3 image is displayed from the i + 2 image to the i th image.
+3 is displayed according to the image data corresponding to the movement up to 1/4 of the movement up to the image,
The k + 4 image is displayed according to the i + 3 image data.

さらに別の具体的な表現としては、変換比が4/3(n/m=4/3)である場合は、第
i(iは正の整数)の画像データと、第i+1の画像データと、第i+2の画像データと
、第i+3の画像データと、が、入力画像データとして一定の周期で順次入力され、第k
(kは正の整数)の画像と、第k+1の画像と、第k+2の画像と、第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の3/4倍の間隔で順次表示する表示装置
の駆動方法であって、前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、前記第k+2の画
像は、前記第i+1の画像データにしたがって表示され、前記第k+3の画像は、前記第
i+2の画像データにしたがって表示され、前記第k+4の画像は、前記第i+3の画像
データにしたがって表示されることを特徴とする。
As another specific expression, when the conversion ratio is 4/3 (n / m = 4/3), the i-th (i is a positive integer) image data, the (i + 1) -th image data, , The (i + 2) th image data and the (i + 3) th image data are sequentially input as input image data at a constant cycle, and the kth
(K is a positive integer) image, (k + 1) th image, (k + 2) th image, (k + 3) th image,
A display device driving method for sequentially displaying k + 4 images at intervals of 3/4 times the cycle of input image data, wherein the kth image is displayed according to the i-th image data. ,
The k + 1-th image is displayed according to the i-th image data, the k + 2 image is displayed according to the i + 1-th image data, and the k + 3 image is added to the i + 2 image data. Therefore, the k + 4 image is displayed according to the i + 3 image data.

ここで、変換比が4/3である場合は、変換比が4/3より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が4/3である場合は、変換比が4/
3より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 4/3, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 4/3. Further, when the conversion ratio is 4/3, the conversion ratio is 4 /
There is an advantage that power consumption and manufacturing cost can be reduced as compared with the case of larger than 3.

具体的には、変換比が4/3である場合は、4/3倍速駆動または1.25倍速駆動とも
呼ばれる。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは8
0Hz(80Hz駆動)である。そして、3つの入力画像に対し、画像を4回連続して表
示することになる。このとき、補間画像が動き補償によって求められた中間画像である場
合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させること
が可能である。特に、120Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の
駆動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動
作周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減で
きる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイ
ナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き
、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流
駆動と80Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周
波数を80Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、
40Hz、80Hz、160Hz、240Hz等)とすることによって、交流駆動によっ
て現れるフリッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 4/3, it is also referred to as 4/3 times speed driving or 1.25 times speed driving. For example, if the input frame rate is 60 Hz, the display frame rate is 8
0 Hz (80 Hz drive). Then, four images are continuously displayed for three input images. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. In particular, compared to driving methods with a large driving frequency such as 120 Hz driving (double speed driving) and 180 Hz driving (triple speed driving), the operation frequency of the circuit for obtaining an intermediate image can be reduced by motion compensation, so that an inexpensive circuit can be used. Manufacturing cost and power consumption can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Further, it is effective to combine the AC drive and 80 Hz drive of the liquid crystal display device. That is, while the driving frequency of the liquid crystal display device is 80 Hz, the frequency of AC driving is an integer multiple or a fraction thereof (for example,
By setting the frequency to 40 Hz, 80 Hz, 160 Hz, 240 Hz, etc., flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes.

さらに、たとえば、n=5,m=1、すなわち変換比(n/m)が5(図74のn=5,
m=1の箇所)の場合は、第kの画像は基本画像であり、第k+1の画像は補間画像であ
り、第k+2の画像は補間画像であり、第k+3の画像は補間画像であり、第k+4の画
像は補間画像であり、第k+5の画像は基本画像であり、画像表示周期は、入力画像デー
タの周期の1/5倍であることを特徴とする。
Further, for example, n = 5, m = 1, that is, the conversion ratio (n / m) is 5 (n = 5 in FIG. 74).
m = 1), the kth image is a basic image, the k + 1th image is an interpolation image, the k + 2 image is an interpolation image, and the k + 3 image is an interpolation image. The k + 4 image is an interpolation image, the k + 5 image is a basic image, and the image display cycle is 1/5 times the cycle of the input image data.

さらに具体的な表現としては、変換比が5(n/m=5)である場合は、第i(iは正の
整数)の画像データと、第i+1の画像データと、が、入力画像データとして一定の周期
で順次入力され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画像と
、第k+3の画像と、第k+4の画像と、第k+5の画像と、を、入力画像データの周期
の1/5倍の間隔で順次表示する表示装置の駆動方法であって、前記第kの画像は、前記
第iの画像データにしたがって表示され、前記第k+1の画像は、前記第iの画像データ
から前記第i+1の画像データまでの動きを1/5倍した動きに相当する画像データにし
たがって表示され、前記第k+2の画像は、前記第iの画像データから前記第i+1の画
像データまでの動きを2/5倍した動きに相当する画像データにしたがって表示され、前
記第k+3の画像は、前記第iの画像データから前記第i+1の画像データまでの動きを
3/5倍した動きに相当する画像データにしたがって表示され、前記第k+4の画像は、
前記第iの画像データから前記第i+1の画像データまでの動きを4/5倍した動きに相
当する画像データにしたがって表示され、前記第k+5の画像は、前記第i+1の画像デ
ータにしたがって表示されることを特徴とする。
More specifically, when the conversion ratio is 5 (n / m = 5), the i-th (i is a positive integer) image data and the (i + 1) -th image data are input image data. Are sequentially input in a certain cycle, and are kth (k is a positive integer) image, k + 1th image, k + 2th image, k + 3th image, k + 4th image, and k + 5th image. Are sequentially displayed at intervals of 1/5 times the cycle of the input image data, wherein the k-th image is displayed according to the i-th image data, and the k + 1-th image data is displayed. Is displayed in accordance with image data corresponding to a movement that is 1/5 times the movement from the i-th image data to the i + 1-th image data, and the k + 2 image is the i-th image data. 2/5 from the first to the i + 1th image data The k + 3 image is displayed according to image data corresponding to a motion obtained by multiplying the motion from the i-th image data to the i + 1-th image data by 3/5. And the k + 4 image is
The image from the i-th image data to the (i + 1) -th image data is displayed according to image data corresponding to a 4 / 4-fold movement, and the k + 5 image is displayed according to the (i + 1) -th image data. It is characterized by that.

さらに別の具体的な表現としては、変換比が5(n/m=5)である場合は、第i(iは
正の整数)の画像データと、第i+1の画像データと、が、入力画像データとして一定の
周期で順次入力され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画
像と、第k+3の画像と、第k+4の画像と、第k+5の画像と、を、入力画像データの
周期の1/5倍の間隔で順次表示する表示装置の駆動方法であって、前記第kの画像は、
前記第iの画像データにしたがって表示され、前記第k+1の画像は、前記第iの画像デ
ータにしたがって表示され、前記第k+2の画像は、前記第iの画像データにしたがって
表示され、前記第k+3の画像は、前記第iの画像データにしたがって表示され、前記第
k+4の画像は、前記第iの画像データにしたがって表示され、前記第k+5の画像は、
前記第i+1の画像データにしたがって表示されることを特徴とする。
As another specific expression, when the conversion ratio is 5 (n / m = 5), the i-th (i is a positive integer) image data and the (i + 1) -th image data are input. The image data is sequentially input at a constant cycle, and the kth image (k is a positive integer), the k + 1th image, the k + 2th image, the k + 3th image, the k + 4th image, and the k + 5th image. And the k-th image are sequentially displayed at intervals of 1/5 times the cycle of the input image data.
Displayed according to the i-th image data, the k + 1-th image is displayed according to the i-th image data, the k + 2 image is displayed according to the i-th image data, and the k + 3 Are displayed according to the i-th image data, the k + 4 image is displayed according to the i-th image data, and the k + 5 image is
It is displayed according to the (i + 1) th image data.

ここで、変換比が5である場合は、変換比が5より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が5である場合は、変換比が5より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 5, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5. Furthermore, when the conversion ratio is 5, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5.

具体的には、変換比が5である場合は、5倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは300Hz(300Hz駆動)であ
る。そして、1つの入力画像に対し、画像を5回連続して表示することになる。このとき
、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。特に、120
Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆動周波数の小さな駆動方法
と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用い
ることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に
向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示
装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避で
きるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さら
に、液晶表示装置の交流駆動と300Hz駆動を組み合わせるのも効果的である。すなわ
ち、液晶表示装置の駆動周波数を300Hzとしつつ、交流駆動の周波数をその整数倍ま
たは整数分の一(たとえば、30Hz、50Hz、60Hz、100Hz等)とすること
によって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減する
ことができる。
Specifically, when the conversion ratio is 5, it is also referred to as 5 × speed driving. For example, if the input frame rate is 60 Hz, the display frame rate is 300 Hz (300 Hz drive). Then, the image is continuously displayed five times for one input image. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. In particular, 120
Compared to driving methods with a low driving frequency such as Hz driving (double speed driving) and 180 Hz driving (triple speed driving), an intermediate image obtained by motion compensation with higher accuracy can be used as an interpolation image. The movement can be smoothed, and the quality of the moving image can be remarkably improved. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Furthermore, it is also effective to combine AC driving and 300 Hz driving of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 300 Hz and setting the AC driving frequency to an integral multiple or a fraction thereof (for example, 30 Hz, 50 Hz, 60 Hz, 100 Hz, etc.), It can be reduced to a level not perceived by human eyes.

さらに、たとえば、n=5,m=2、すなわち変換比(n/m)が5/2(図74のn=
5,m=2の箇所)の場合は、第kの画像は基本画像であり、第k+1の画像は補間画像
であり、第k+2の画像は補間画像であり、第k+3の画像は補間画像であり、第k+4
の画像は補間画像であり、第k+5の画像は基本画像であり、画像表示周期は、入力画像
データの周期の1/5倍であることを特徴とする。
Further, for example, n = 5, m = 2, that is, the conversion ratio (n / m) is 5/2 (n = n in FIG. 74).
5 and m = 2), the kth image is a basic image, the k + 1th image is an interpolation image, the k + 2 image is an interpolation image, and the k + 3 image is an interpolation image. Yes, k + 4
The image is an interpolation image, the k + 5th image is a basic image, and the image display cycle is 1/5 times the cycle of the input image data.

さらに具体的な表現としては、変換比が5/2(n/m=5/2)である場合は、第i(
iは正の整数)の画像データと、第i+1の画像データと、第i+2の画像データと、が
、入力画像データとして一定の周期で順次入力され、第k(kは正の整数)の画像と、第
k+1の画像と、第k+2の画像と、第k+3の画像と、第k+4の画像と、第k+5の
画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置の駆動方法
であって、前記第kの画像は、前記第iの画像データにしたがって表示され、前記第k+
1の画像は、前記第iの画像データから前記第i+1の画像データまでの動きを2/5倍
した動きに相当する画像データにしたがって表示され、前記第k+2の画像は、前記第i
の画像データから前記第i+1の画像データまでの動きを4/5倍した動きに相当する画
像データにしたがって表示され、前記第k+3の画像は、前記第i+1の画像データから
前記第i+2の画像データまでの動きを1/5倍した動きに相当する画像データにしたが
って表示され、前記第k+4の画像は、前記第i+1の画像データから前記第i+2の画
像データまでの動きを3/5倍した動きに相当する画像データにしたがって表示され、前
記第k+5の画像は、前記第i+2の画像データにしたがって表示されることを特徴とす
る。
More specifically, when the conversion ratio is 5/2 (n / m = 5/2), the i-th (
(i is a positive integer) image data, (i + 1) -th image data, and (i + 2) -th image data are sequentially input as input image data in a certain cycle, and the k-th (k is a positive integer) image. , The (k + 1) th image, the (k + 2) th image, the (k + 3) th image, the (k + 4) th image, and the (k + 5) th image are sequentially displayed at intervals of 1/5 times the cycle of the input image data. A display device driving method, wherein the k-th image is displayed according to the i-th image data, and the k +
1 image is displayed in accordance with image data corresponding to a movement that is 2/5 times the movement from the i-th image data to the i + 1-th image data, and the k + 2 image is the i-th image data.
Are displayed in accordance with image data corresponding to a movement obtained by multiplying the movement from the image data to the i + 1th image data by 4/5, and the k + 3 image is displayed from the i + 1th image data to the i + 2th image data. The k + 4 image is displayed according to 3/5 times the movement from the (i + 1) th image data to the (i + 2) th image data. The k + 5 image is displayed according to the i + 2 image data.

さらに別の具体的な表現としては、変換比が5/2(n/m=5/2)である場合は、第
i(iは正の整数)の画像データと、第i+1の画像データと、第i+2の画像データと
、が、入力画像データとして一定の周期で順次入力され、第k(kは正の整数)の画像と
、第k+1の画像と、第k+2の画像と、第k+3の画像と、第k+4の画像と、第k+
5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置の駆動
方法であって、前記第kの画像は、前記第iの画像データにしたがって表示され、前記第
k+1の画像は、前記第iの画像データにしたがって表示され、前記第k+2の画像は、
前記第iの画像データにしたがって表示され、前記第k+3の画像は、前記第i+1の画
像データにしたがって表示され、前記第k+4の画像は、前記第i+1の画像データにし
たがって表示され、前記第k+5の画像は、前記第i+2の画像データにしたがって表示
されることを特徴とする。
As another specific expression, when the conversion ratio is 5/2 (n / m = 5/2), the i-th (i is a positive integer) image data, the i + 1-th image data, , The (i + 2) th image data are sequentially input as input image data at a constant cycle, and the kth image (k is a positive integer), the (k + 1) th image, the (k + 2) th image, and the (k + 3) th image data. Image, k + 4th image, k + th
And a display device driving method for sequentially displaying the 5th image at an interval of 1/5 times the cycle of the input image data, wherein the kth image is displayed according to the ith image data, The k + 1-th image is displayed according to the i-th image data, and the k + 2 image is
Displayed according to the i-th image data, the k + 3 image is displayed according to the i + 1-th image data, the k + 4 image is displayed according to the i + 1-th image data, and the k + 5th Is displayed according to the i + 2th image data.

ここで、変換比が5/2である場合は、変換比が5/2より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が5/2である場合は、変換比が5よ
り大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 5/2, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5/2. Further, when the conversion ratio is 5/2, there is an advantage that power consumption and manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5.

具体的には、変換比が5である場合は、5/2倍速駆動または2.5倍速駆動とも呼ばれ
る。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは150H
z(150Hz駆動)である。そして、2つの入力画像に対し、画像を5回連続して表示
することになる。このとき、補間画像が動き補償によって求められた中間画像である場合
は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが
可能である。特に、120Hz駆動(倍速駆動)等の駆動周波数の小さな駆動方法と比較
すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用いること
ができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に向上さ
せることが可能である。さらに、180Hz駆動(3倍速駆動)等の駆動周波数の大きな
駆動方法と比較すると、動き補償によって中間画像を求める回路の動作周波数を低減でき
るため、安価な回路が使用でき、製造コストおよび消費電力を低減できる。さらに、表示
装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタ
ンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対
し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と150Hz駆
動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を150Hz
としつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、30Hz、50
Hz、75Hz、150Hz等)とすることによって、交流駆動によって現れるフリッカ
を、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 5, it is also called 5/2 speed driving or 2.5 times speed driving. For example, if the input frame rate is 60 Hz, the display frame rate is 150H.
z (150 Hz drive). Then, for two input images, the images are continuously displayed five times. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. In particular, compared to a driving method with a low driving frequency such as 120 Hz driving (double speed driving), an intermediate image obtained by motion compensation with higher accuracy can be used as an interpolated image. It is possible to significantly improve the quality of moving images. Furthermore, compared with a driving method having a high driving frequency such as 180 Hz driving (three times speed driving), the operation frequency of a circuit for obtaining an intermediate image can be reduced by motion compensation, so that an inexpensive circuit can be used, and manufacturing cost and power consumption can be reduced. Can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Furthermore, it is also effective to combine AC driving and 150 Hz driving of the liquid crystal display device. That is, the driving frequency of the liquid crystal display device is set to 150 Hz.
And the frequency of AC driving is an integral multiple or a fraction thereof (for example, 30 Hz, 50
Hz, 75 Hz, 150 Hz, etc.) can reduce flicker that appears due to AC driving to a level that is not perceived by human eyes.

このように、正の整数nおよびmを様々に設定することによって、変換比は任意の有理数
(n/m)として設定することができる。詳細な説明は省略するが、nが10以下の範囲
では、
n=1,m=1、すなわち変換比(n/m)=1(1倍速駆動、60Hz)、
n=2,m=1、すなわち変換比(n/m)=2(2倍速駆動、120Hz)、
n=3,m=1、すなわち変換比(n/m)=3(3倍速駆動、180Hz)、
n=3,m=2、すなわち変換比(n/m)=3/2(3/2倍速駆動、90Hz)、
n=4,m=1、すなわち変換比(n/m)=4(4倍速駆動、240Hz)、
n=4,m=3、すなわち変換比(n/m)=4/3(4/3倍速駆動、80Hz)、
n=5,m=1、すなわち変換比(n/m)=5/1(5倍速駆動、300Hz)、
n=5,m=2、すなわち変換比(n/m)=5/2(5/2倍速駆動、150Hz)、
n=5,m=3、すなわち変換比(n/m)=5/3(5/3倍速駆動、100Hz)、
n=5,m=4、すなわち変換比(n/m)=5/4(5/4倍速駆動、75Hz)、
n=6,m=1、すなわち変換比(n/m)=6(6倍速駆動、360Hz)、
n=6,m=5、すなわち変換比(n/m)=6/5(6/5倍速駆動、72Hz)、
n=7,m=1、すなわち変換比(n/m)=7(7倍速駆動、420Hz)、
n=7,m=2、すなわち変換比(n/m)=7/2(7/2倍速駆動、210Hz)、
n=7,m=3、すなわち変換比(n/m)=7/3(7/3倍速駆動、140Hz)、
n=7,m=4、すなわち変換比(n/m)=7/4(7/4倍速駆動、105Hz)、
n=7,m=5、すなわち変換比(n/m)=7/5(7/5倍速駆動、84Hz)、
n=7,m=6、すなわち変換比(n/m)=7/6(7/6倍速駆動、70Hz)、
n=8,m=1、すなわち変換比(n/m)=8(8倍速駆動、480Hz)、
n=8,m=3、すなわち変換比(n/m)=8/3(8/3倍速駆動、160Hz)、
n=8,m=5、すなわち変換比(n/m)=8/5(8/5倍速駆動、96Hz)、
n=8,m=7、すなわち変換比(n/m)=8/7(8/7倍速駆動、68.6Hz)

n=9,m=1、すなわち変換比(n/m)=9(9倍速駆動、540Hz)、
n=9,m=2、すなわち変換比(n/m)=9/2(9/2倍速駆動、270Hz)、
n=9,m=4、すなわち変換比(n/m)=9/4(9/4倍速駆動、135Hz)、
n=9,m=5、すなわち変換比(n/m)=9/5(9/5倍速駆動、108Hz)、
n=9,m=7、すなわち変換比(n/m)=9/7(9/7倍速駆動、77.1Hz)

n=9,m=8、すなわち変換比(n/m)=9/8(9/8倍速駆動、67.5Hz)

n=10,m=1、すなわち変換比(n/m)=10(10倍速駆動、600Hz)、
n=10,m=3、すなわち変換比(n/m)=10/3(10/3倍速駆動、200H
z)、
n=10,m=7、すなわち変換比(n/m)=10/7(10/7倍速駆動、85.7
Hz)、
n=10,m=9、すなわち変換比(n/m)=10/9(10/9倍速駆動、66.7
Hz)、
以上の組み合わせが考えられる。なお、周波数の表記は入力フレームレートが60Hzで
あるときの例であり、その他の入力フレームレートに対しては、それぞれの変換比を入力
フレームレートと積算した値が駆動周波数となる。
Thus, the conversion ratio can be set as an arbitrary rational number (n / m) by variously setting the positive integers n and m. Detailed explanation is omitted, but in the range where n is 10 or less,
n = 1, m = 1, that is, conversion ratio (n / m) = 1 (1 × speed driving, 60 Hz),
n = 2, m = 1, that is, conversion ratio (n / m) = 2 (double speed drive, 120 Hz),
n = 3, m = 1, that is, conversion ratio (n / m) = 3 (triple speed drive, 180 Hz),
n = 3, m = 2, that is, conversion ratio (n / m) = 3/2 (3/2 double speed drive, 90 Hz),
n = 4, m = 1, that is, conversion ratio (n / m) = 4 (4 × speed driving, 240 Hz),
n = 4, m = 3, that is, conversion ratio (n / m) = 4/3 (4/3 double speed drive, 80 Hz),
n = 5, m = 1, that is, conversion ratio (n / m) = 5/1 (5 × speed driving, 300 Hz),
n = 5, m = 2, that is, conversion ratio (n / m) = 5/2 (5/2 double speed drive, 150 Hz),
n = 5, m = 3, that is, conversion ratio (n / m) = 5/3 (5/3 double speed drive, 100 Hz),
n = 5, m = 4, that is, conversion ratio (n / m) = 5/4 (5/4 double speed drive, 75 Hz),
n = 6, m = 1, that is, conversion ratio (n / m) = 6 (6 × speed driving, 360 Hz),
n = 6, m = 5, that is, conversion ratio (n / m) = 6/5 (6/5 double speed drive, 72 Hz),
n = 7, m = 1, that is, conversion ratio (n / m) = 7 (7 × speed drive, 420 Hz),
n = 7, m = 2, that is, conversion ratio (n / m) = 7/2 (7/2 double speed drive, 210 Hz),
n = 7, m = 3, that is, conversion ratio (n / m) = 7/3 (7/3 double speed drive, 140 Hz),
n = 7, m = 4, that is, conversion ratio (n / m) = 7/4 (7/4 double speed drive, 105 Hz),
n = 7, m = 5, that is, conversion ratio (n / m) = 7/5 (7/5 double speed drive, 84 Hz),
n = 7, m = 6, that is, conversion ratio (n / m) = 7/6 (7/6 double speed drive, 70 Hz),
n = 8, m = 1, that is, conversion ratio (n / m) = 8 (8 × speed drive, 480 Hz),
n = 8, m = 3, that is, conversion ratio (n / m) = 8/3 (8/3 double speed drive, 160 Hz),
n = 8, m = 5, that is, conversion ratio (n / m) = 8/5 (8/5 double speed drive, 96 Hz),
n = 8, m = 7, ie conversion ratio (n / m) = 8/7 (8/7 double speed drive, 68.6 Hz)
,
n = 9, m = 1, that is, conversion ratio (n / m) = 9 (9 × speed drive, 540 Hz),
n = 9, m = 2, that is, conversion ratio (n / m) = 9/2 (9/2 double speed drive, 270 Hz),
n = 9, m = 4, that is, conversion ratio (n / m) = 9/4 (9/4 double speed drive, 135 Hz),
n = 9, m = 5, that is, conversion ratio (n / m) = 9/5 (9/5 double speed drive, 108 Hz),
n = 9, m = 7, ie conversion ratio (n / m) = 9/7 (9/7 double speed drive, 77.1 Hz)
,
n = 9, m = 8, that is, conversion ratio (n / m) = 9/8 (9/8 double speed drive, 67.5 Hz)
,
n = 10, m = 1, that is, conversion ratio (n / m) = 10 (10 × speed driving, 600 Hz),
n = 10, m = 3, that is, conversion ratio (n / m) = 10/3 (10/3 double speed drive, 200H
z),
n = 10, m = 7, that is, conversion ratio (n / m) = 10/7 (10/7 double speed drive, 85.7)
Hz),
n = 10, m = 9, that is, conversion ratio (n / m) = 10/9 (10/9 double speed drive, 66.7)
Hz),
The above combinations are possible. The frequency notation is an example when the input frame rate is 60 Hz. For other input frame rates, the value obtained by integrating the respective conversion ratios with the input frame rate is the drive frequency.

なお、nが10より大きい整数である場合については、具体的なnおよびmの数字は挙げ
ないが、様々なnおよびmに対し、この、第1のステップにおけるフレームレート変換の
手順が適用できることは明らかである。
In the case where n is an integer greater than 10, specific numbers of n and m are not mentioned, but the frame rate conversion procedure in the first step can be applied to various n and m. Is clear.

なお、表示される画像のうち、入力される画像データに動き補償を行なうことなく表示で
きる画像がどの程度含まれているかによって、変換比を決定することができる。具体的に
は、mが小さいほど、入力される画像データに動き補償を行なうことなく表示できる画像
の割合は大きくなる。動き補償を行なう頻度が小さいと、動き補償を行なう回路の動作頻
度を減少させることができるため、消費電力を小さくでき、さらに、動き補償によってエ
ラーが含まれる画像(画像の動きを正確に反映していない中間画像)が作成されてしまう
可能性を低くすることができるため、画像の品質を向上させることができる。このような
変換比としては、nが10以下の範囲においては、たとえば、1,2,3,3/2,4,
5,5/2,6,7,7/2,8,9,9/2,10が挙げられる。このような変換比を
用いると、特に補間画像として動き補償によって求められた中間画像を用いる場合におい
て、画像の品質を高くすることができ、かつ、消費電力を低減することができる。なぜな
らば、mが2である場合は、入力される画像データに動き補償を行なうことなく表示でき
る画像の数が比較的多く(入力される画像データの総数に対して1/2だけ存在する)、
動き補償を行う頻度が減少するためである。さらに、mが1である場合は、入力される画
像データに動き補償を行なうことなく表示できる画像の数が多く(入力される画像データ
の総数に等しい)、動き補償を行うことがないためである。一方、mは大きいほど、精度
の高い動き補償によって作成された中間画像を用いることができるので、画像の動きをよ
り滑らかにできるという利点を有する。
Note that the conversion ratio can be determined depending on how much of the displayed image includes an image that can be displayed without performing motion compensation in the input image data. Specifically, the smaller m is, the larger the ratio of images that can be displayed without performing motion compensation on the input image data. If the frequency of motion compensation is low, the frequency of operation of the circuit that performs motion compensation can be reduced, so that power consumption can be reduced. Furthermore, motion compensation can accurately reflect images that contain errors (image motion is accurately reflected). The possibility that an intermediate image) is not created can be reduced, and the image quality can be improved. As such a conversion ratio, in the range where n is 10 or less, for example, 1, 2, 3, 3/2, 4,
5,5 / 2,6,7,7 / 2,8,9,9 / 2,10. When such a conversion ratio is used, particularly when an intermediate image obtained by motion compensation is used as an interpolated image, the image quality can be increased and the power consumption can be reduced. This is because when m is 2, the number of images that can be displayed without performing motion compensation on the input image data is relatively large (there is only ½ of the total number of input image data). ,
This is because the frequency of performing motion compensation decreases. Furthermore, when m is 1, the number of images that can be displayed without performing motion compensation on the input image data is large (equal to the total number of input image data), and motion compensation is not performed. is there. On the other hand, as m is larger, an intermediate image created by highly accurate motion compensation can be used, so that there is an advantage that the motion of the image can be made smoother.

なお、表示装置が液晶表示装置である場合は、液晶素子の応答時間にしたがって変換比を
決定することができる。ここでは、液晶素子の応答時間とは、液晶素子に印加する電圧を
変化させてから液晶素子が応答するまでの時間である。液晶素子の応答時間が、液晶素子
に印加する電圧の変化量によって異なる場合は、複数の代表的な電圧変化における応答時
間の平均値とすることができる。または、液晶素子の応答時間は、MPRT(Movin
g Picture Response Time)で定義されるものであってもよい。
そして、フレームレート変換によって、画像表示周期が液晶素子の応答時間に近くなるよ
うに、変換比を決定できる。具体的には、液晶素子の応答時間は、入力画像データの周期
と変換比の逆数を積算した値から、この値の半分程度の値までの時間であることが好まし
い。こうすることで、液晶素子の応答時間に合った画像表示周期とすることができるので
、画質を向上することができる。たとえば、液晶素子の応答時間が4ミリ秒以上8ミリ秒
以下の場合に、倍速駆動(120Hz駆動)とすることができる。これは、120Hz駆
動の画像表示周期が約8ミリ秒であり、120Hz駆動の画像表示周期の半分が約4ミリ
秒であることによる。同様に、たとえば、液晶素子の応答時間が3ミリ秒以上6ミリ秒以
下の場合に、3倍速駆動(180Hz駆動)とすることができ、液晶素子の応答時間が5
ミリ秒以上11ミリ秒以下の場合に、1.5倍速駆動(90Hz駆動)とすることができ
、液晶素子の応答時間が2ミリ秒以上4ミリ秒以下の場合に、4倍速駆動(240Hz駆
動)とすることができ、液晶素子の応答時間が6ミリ秒以上12ミリ秒以下の場合に、1
.25倍速駆動(80Hz駆動)とすることができる。なお、他の駆動周波数についても
同様である。
When the display device is a liquid crystal display device, the conversion ratio can be determined according to the response time of the liquid crystal element. Here, the response time of the liquid crystal element is the time from when the voltage applied to the liquid crystal element is changed until the liquid crystal element responds. In the case where the response time of the liquid crystal element varies depending on the amount of change in voltage applied to the liquid crystal element, the average value of response times in a plurality of typical voltage changes can be obtained. Alternatively, the response time of the liquid crystal element is MPRT (Movin
g Picture Response Time).
The conversion ratio can be determined by frame rate conversion so that the image display cycle is close to the response time of the liquid crystal element. Specifically, the response time of the liquid crystal element is preferably a time from a value obtained by integrating the cycle of the input image data and the reciprocal of the conversion ratio to a value about half of this value. By doing so, it is possible to obtain an image display cycle that matches the response time of the liquid crystal element, so that the image quality can be improved. For example, when the response time of the liquid crystal element is 4 milliseconds or more and 8 milliseconds or less, double speed driving (120 Hz driving) can be performed. This is because the image display cycle of 120 Hz drive is about 8 milliseconds, and half of the image display cycle of 120 Hz drive is about 4 milliseconds. Similarly, for example, in the case where the response time of the liquid crystal element is 3 milliseconds or more and 6 milliseconds or less, the triple-speed driving (180 Hz driving) can be performed, and the response time of the liquid crystal element is 5
In the case of milliseconds to 11 milliseconds, 1.5 times speed driving (90 Hz driving) can be performed, and in the case where the response time of the liquid crystal element is 2 milliseconds to 4 milliseconds, quadruple speed driving (240 Hz driving) When the response time of the liquid crystal element is 6 milliseconds or more and 12 milliseconds or less, 1
. 25-times speed driving (80 Hz driving) can be performed. The same applies to other drive frequencies.

なお、変換比は、動画の品質と、消費電力および製造コストのトレードオフによっても決
定することができる。つまり、変換比を大きくすることによって動画の品質を上げること
ができる一方で、変換比を小さくすることによって消費電力および製造コストを低減でき
る。すなわち、nが10以下の範囲における各々の変換比は、以下のような利点を有する
Note that the conversion ratio can also be determined by the trade-off between the quality of moving images, power consumption, and manufacturing cost. That is, increasing the conversion ratio can improve the quality of the moving image, while reducing the conversion ratio can reduce power consumption and manufacturing cost. That is, each conversion ratio in the range where n is 10 or less has the following advantages.

変換比が1である場合は、変換比が1より小さい場合よりも動画の品質を向上でき、変換
比が1より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1倍程度である液晶表示装置に適用することで、画質を向上す
ることができる。
When the conversion ratio is 1, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 1, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 1. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about one time the cycle of the input image data.

変換比が2である場合は、変換比が2より小さい場合よりも動画の品質を向上でき、変換
比が2より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/2倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 2. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about ½ times the cycle of the input image data.

変換比が3である場合は、変換比が3より小さい場合よりも動画の品質を向上でき、変換
比が3より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/3倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 3. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/3 times the cycle of the input image data.

変換比が3/2である場合は、変換比が3/2より小さい場合よりも動画の品質を向上で
き、変換比が3/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/3倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 3/2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 3/2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 3/2. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 2/3 times the cycle of the input image data.

変換比が4である場合は、変換比が4より小さい場合よりも動画の品質を向上でき、変換
比が4より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/4倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 4, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 4, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 4. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/4 times the cycle of the input image data.

変換比が4/3である場合は、変換比が4/3より小さい場合よりも動画の品質を向上で
き、変換比が4/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/4倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 4/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 4/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 4/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 3/4 times the cycle of the input image data.

変換比が5である場合は、変換比が5より小さい場合よりも動画の品質を向上でき、変換
比が5より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/5倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/5 times the cycle of the input image data.

変換比が5/2である場合は、変換比が5/2より小さい場合よりも動画の品質を向上で
き、変換比が5/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/5倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 5/2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5/2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5/2. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 2/5 times the cycle of the input image data.

変換比が5/3である場合は、変換比が5/3より小さい場合よりも動画の品質を向上で
き、変換比が5/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/5倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 5/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 3/5 times the cycle of the input image data.

変換比が5/4である場合は、変換比が5/4より小さい場合よりも動画の品質を向上で
き、変換比が5/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/5倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 5/4, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5/4, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5/4. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 4/5 times the cycle of the input image data.

変換比が6である場合は、変換比が6より小さい場合よりも動画の品質を向上でき、変換
比が6より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/6倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 6, the moving image quality can be improved as compared with the case where the conversion ratio is smaller than 6, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 6. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/6 times the period of the input image data.

変換比が6/5である場合は、変換比が6/5より小さい場合よりも動画の品質を向上で
き、変換比が6/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/6倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 6/5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 6/5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 6/5. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 5/6 times the cycle of the input image data.

変換比が7である場合は、変換比が7より小さい場合よりも動画の品質を向上でき、変換
比が7より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/7倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 7, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/7 times the cycle of the input image data.

変換比が7/2である場合は、変換比が7/2より小さい場合よりも動画の品質を向上で
き、変換比が7/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/7倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 7/2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/2. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 2/7 times the cycle of the input image data.

変換比が7/3である場合は、変換比が7/3より小さい場合よりも動画の品質を向上で
き、変換比が7/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 3/7 times the cycle of the input image data.

変換比が7/4である場合は、変換比が7/4より小さい場合よりも動画の品質を向上で
き、変換比が7/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/4, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/4, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/4. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 4/7 times the cycle of the input image data.

変換比が7/5である場合は、変換比が7/5より小さい場合よりも動画の品質を向上で
き、変換比が7/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/5. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 5/7 times the cycle of the input image data.

変換比が7/6である場合は、変換比が7/6より小さい場合よりも動画の品質を向上で
き、変換比が7/6より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の6/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/6, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/6, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/6. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 6/7 times the cycle of the input image data.

変換比が8である場合は、変換比が8より小さい場合よりも動画の品質を向上でき、変換
比が8より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/8倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 8, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 8, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 8. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/8 times the cycle of the input image data.

変換比が8/3である場合は、変換比が8/3より小さい場合よりも動画の品質を向上で
き、変換比が8/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 8/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 8/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 3/8 times the cycle of the input image data.

変換比が8/5である場合は、変換比が8/5より小さい場合よりも動画の品質を向上で
き、変換比が8/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 8/5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 8/5. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 5/8 times the cycle of the input image data.

変換比が8/7である場合は、変換比が8/7より小さい場合よりも動画の品質を向上で
き、変換比が8/7より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の7/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/7, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 8/7, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 8/7. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 7/8 times the cycle of the input image data.

変換比が9である場合は、変換比が9より小さい場合よりも動画の品質を向上でき、変換
比が9より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/9倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 9, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/9 times the cycle of the input image data.

変換比が9/2である場合は、変換比が9/2より小さい場合よりも動画の品質を向上で
き、変換比が9/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/9倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 9/2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/2. Further, since m is small, high image quality can be obtained while power consumption can be reduced. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 2/9 times the cycle of the input image data.

変換比が9/4である場合は、変換比が9/4より小さい場合よりも動画の品質を向上で
き、変換比が9/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/4, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/4, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/4. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 4/9 times the cycle of the input image data.

変換比が9/5である場合は、変換比が9/5より小さい場合よりも動画の品質を向上で
き、変換比が9/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/5. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 5/9 times the cycle of the input image data.

変換比が9/7である場合は、変換比が9/7より小さい場合よりも動画の品質を向上で
き、変換比が9/7より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の7/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/7, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/7, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/7. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 7/9 times the cycle of the input image data.

変換比が9/8である場合は、変換比が9/8より小さい場合よりも動画の品質を向上で
き、変換比が9/8より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の8/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/8, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/8, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/8. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 8/9 times the cycle of the input image data.

変換比が10である場合は、変換比が10より小さい場合よりも動画の品質を向上でき、
変換比が10より大きい場合よりも消費電力および製造コストを低減できる。さらに、m
が小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応
答時間が入力画像データの周期の1/10倍程度である液晶表示装置に適用することで、
画質を向上することができる。
A conversion ratio of 10 can improve the quality of the video compared to a conversion ratio of less than 10,
The power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 10. Furthermore, m
Therefore, high image quality can be obtained while power consumption can be reduced. Furthermore, by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/10 times the cycle of the input image data,
The image quality can be improved.

変換比が10/3である場合は、変換比が10/3より小さい場合よりも動画の品質を向
上でき、変換比が10/3より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の3/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 10/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 10/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 3/10 times the cycle of the input image data.

変換比が10/7である場合は、変換比が10/7より小さい場合よりも動画の品質を向
上でき、変換比が10/7より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の7/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/7, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 10/7, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 10/7. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 7/10 times the cycle of the input image data.

変換比が10/9である場合は、変換比が10/9より小さい場合よりも動画の品質を向
上でき、変換比が10/9より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の9/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/9, the quality of the moving image can be improved compared to the case where the conversion ratio is smaller than 10/9, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 10/9. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 9/10 times the cycle of the input image data.

なお、nが10より大きい範囲における各々の変換比においても、同様な利点を有するの
は明らかである。
It is obvious that each conversion ratio in the range where n is larger than 10 has the same advantage.

次に、第2のステップとして、入力された画像データにしたがった画像または第1のステ
ップにおいて任意の有理数(n/m)倍にフレームレート変換された各々の画像(元画像
と呼ぶこととする)から、異なる複数の画像(サブ画像)を作成し、当該複数のサブ画像
を時間的に連続して提示する方法について説明する。こうすることによって、実際は複数
の画像を提示しているのにもかかわらず、見た目上、1つの元画像が表示されたように人
間の目に知覚させることもできる。
Next, as a second step, an image according to the input image data or each image whose frame rate is converted to an arbitrary rational number (n / m) times in the first step (referred to as an original image). ), A method of creating a plurality of different images (sub-images) and presenting the plurality of sub-images continuously in time will be described. In this way, even though a plurality of images are actually presented, it is possible to make human eyes perceive that one original image is displayed.

なお、ここでは、1つの元画像から作成されたサブ画像のうち、先に表示されるサブ画像
を、第1のサブ画像と呼ぶこととする。ここで、第1のサブ画像を表示するタイミングは
、第1のステップで決められた元画像を表示するタイミングと同じであるとする。一方、
その後に表示されるサブ画像を、第2のサブ画像と呼ぶこととする。第2のサブ画像を表
示するタイミングは、第1のステップで決められた元画像を表示するタイミングに関わら
ず、任意に決めることができる。なお、実際に表示させる画像は、第2のステップにおけ
る方法により元画像から作成された画像である。なお、サブ画像を作成するための元画像
も、様々な画像を用いることができる。なお、サブ画像の数は2つに限定されず、2つよ
り大きくてもよい。第2のステップにおいては、サブ画像の数をJ個(Jは2以上の整数
)と表記する。このとき、第1のステップで決められた元画像を表示するタイミングと同
じタイミングで表示されるサブ画像を、第1のサブ画像と呼び、それ以降に続いて表示さ
れるサブ画像を、表示される順番にしたがって第2のサブ画像、第3のサブ画像〜第Jの
サブ画像、と呼ぶこととする。
Here, among the sub-images created from one original image, the sub-image displayed first is referred to as a first sub-image. Here, it is assumed that the timing for displaying the first sub-image is the same as the timing for displaying the original image determined in the first step. on the other hand,
The sub image displayed after that will be referred to as a second sub image. The timing for displaying the second sub-image can be arbitrarily determined regardless of the timing for displaying the original image determined in the first step. Note that the image to be actually displayed is an image created from the original image by the method in the second step. Various images can be used as the original image for creating the sub-image. The number of sub-images is not limited to two and may be larger than two. In the second step, the number of sub-images is expressed as J (J is an integer of 2 or more). At this time, the sub-image displayed at the same timing as the original image determined in the first step is called the first sub-image, and the sub-image displayed subsequently is displayed. The second sub-image, the third sub-image to the J-th sub-image are referred to according to the order in which they are arranged.

1つの元画像から複数のサブ画像を作成する方法としては、様々なものがあるが、主なも
のとしては次のような方法を挙げることができる。1つは、元画像をそのままサブ画像と
して用いる方法である。1つは、元画像の明るさを複数のサブ画像に分配する方法である
。1つは、動き補償によって求めた中間画像をサブ画像として用いる方法である。
There are various methods for creating a plurality of sub-images from one original image. The main methods include the following methods. One is a method of using the original image as it is as a sub-image. One is a method of distributing the brightness of the original image to a plurality of sub-images. One is a method of using an intermediate image obtained by motion compensation as a sub-image.

ここで、元画像の明るさを複数のサブ画像に分配する方法は、さらに複数の方法に分ける
ことができる。主なものとしては次のような方法を挙げることができる。1つは、少なく
とも1つのサブ画像を黒画像とする方法(黒挿入法と呼ぶこととする)である。1つは、
元画像の明るさを複数の範囲に分割し、当該範囲における明るさを制御するときは、全て
のサブ画像のうち唯1つのサブ画像によって行なう方法(時分割階調制御法と呼ぶことと
する)である。1つは、一方のサブ画像を、元画像のガンマ値を変更した明るい画像とし
、他方のサブ画像を、元画像のガンマ値を変更した暗い画像とする方法(ガンマ補完法と
呼ぶこととする)である。
Here, the method of distributing the brightness of the original image to a plurality of sub-images can be further divided into a plurality of methods. The main methods are as follows. One is a method in which at least one sub-image is a black image (referred to as a black insertion method). One is
When the brightness of the original image is divided into a plurality of ranges and the brightness in the range is controlled, a method using only one sub-image among all the sub-images (referred to as a time-division gradation control method). ). One is a method in which one sub-image is a bright image in which the gamma value of the original image is changed and the other sub-image is a dark image in which the gamma value of the original image is changed (referred to as a gamma complement method). ).

上に挙げたいくつかの方法を、それぞれ簡単に説明する。元画像をそのままサブ画像とし
て用いる方法は、第1のサブ画像として、元画像をそのまま用いる。さらに、第2のサブ
画像として、元画像をそのまま用いる。この方法を用いると、サブ画像を新たに作成する
回路を動作させることがない、または当該回路そのものを用いる必要がなくなるため、消
費電力および製造コストを低減することができる。特に、液晶表示装置においては、第1
のステップにおいて、動き補償によって求めた中間画像を補間画像としたフレームレート
変換を行なった後にこの方法を用いることが好ましい。なぜならば、動き補償によって求
めた中間画像を補間画像とすることで、動画の動きを滑らかにしつつ、同じ画像を繰り返
し表示することで、液晶素子のダイナミックキャパシタンスによる書き込み電圧不足に起
因する、動画の尾引き、残像等の障害を低減することができるからである。
Each of the methods listed above is briefly described. The method of using the original image as it is as the sub image uses the original image as it is as the first sub image. Further, the original image is used as it is as the second sub-image. When this method is used, a circuit for newly creating a sub-image is not operated or it is not necessary to use the circuit itself, so that power consumption and manufacturing cost can be reduced. In particular, in a liquid crystal display device, the first
In this step, it is preferable to use this method after performing frame rate conversion using an intermediate image obtained by motion compensation as an interpolated image. This is because the intermediate image obtained by motion compensation is used as an interpolated image, and the same image is repeatedly displayed while smoothing the motion of the moving image, resulting in a lack of writing voltage due to the dynamic capacitance of the liquid crystal element. This is because obstacles such as tailing and afterimage can be reduced.

次に、元画像の明るさを複数のサブ画像に分配する方法における、画像の明るさおよびサ
ブ画像が表示される期間の長さの設定方法について詳細に説明する。なお、Jはサブ画像
の数を表し、2以上の整数であるとする。小文字のjは大文字のJとは区別される。jは
1以上J以下の整数であるとする。
通常のホールド駆動における画素の明るさをL、元画像データの周期をT、
第jのサブ画像における画素の明るさをL、第jのサブ画像が表示される期間の長さを
、とすると、LとTについて積をとり、これのj=1からj=Jまでの総和(L
+L+〜+L)が、LとTの積(LT)と等しくなっていること(明
るさが不変であること)が好ましい。さらに、Tの、j=1からj=Jまでの総和(T
+T+〜+T)が、Tと等しくなっていること(元画像の表示周期が維持されるこ
と)が好ましい。ここで、明るさが不変であり、かつ、元画像の表示周期が維持されるこ
とを、サブ画像分配条件と呼ぶこととする。
Next, in the method for distributing the brightness of the original image to a plurality of sub-images, a method for setting the brightness of the image and the length of the period during which the sub-image is displayed will be described in detail. J represents the number of sub-images and is an integer of 2 or more. Lowercase j is distinct from uppercase J. Let j be an integer from 1 to J.
In normal hold driving, the pixel brightness is L, the period of the original image data is T,
The brightness L j of the pixels in the sub-image of the j, the length T j of the period in which the sub image is displayed in the first j, and when taking a product for L j and T j, from which the j = 1 Total up to j = J (L
1 T 1 + L 2 T 2 + ˜ + L J T J ) is preferably equal to the product of L and T (LT) (the brightness is unchanged). Moreover, the sum of T j, j = 1 through j = J (T
1 + T 2 + to + T J ) is preferably equal to T (the display cycle of the original image is maintained). Here, the fact that the brightness remains unchanged and the display cycle of the original image is maintained is referred to as a sub-image distribution condition.

元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法は、少なくとも1つの
サブ画像を黒画像とする方法である。こうすることによって、表示方法を擬似的にインパ
ルス型とすることができるため、表示方法がホールド型であることに起因する動画の品質
の低下を防ぐことができる。ここで、黒画像の挿入に伴う、表示画像の明るさの低下を防
ぐために、サブ画像分配条件に従うことが好ましい。しかし、表示画像の明るさの低下が
許容できるような状況(周囲が暗い等)である場合、ユーザによって表示画像の明るさの
低下が許容する設定になっている場合などであれば、サブ画像分配条件に従わなくてもよ
い。たとえば、1つのサブ画像は元画像と同じものとし、他のサブ画像を黒画像としても
よい。この場合は、サブ画像分配条件にしたがったときと比べて、消費電力を低減できる
。さらに、液晶表示装置においては、一方のサブ画像を、明るさの最大値に制限をつけず
に元画像の全体的な明るさを大きくしたものとするとき、バックライトの明るさを大きく
することで、サブ画像分配条件を実現してもよい。この場合は、画素に書き込む電圧値を
制御することなく、サブ画像分配条件を満足することができるため、画像処理回路の動作
を省略でき、消費電力を低減できる。
Of the methods for distributing the brightness of the original image to a plurality of sub-images, the black insertion method is a method in which at least one sub-image is a black image. By doing so, since the display method can be made to be an impulse type in a pseudo manner, it is possible to prevent the quality of the moving image from being deteriorated due to the hold type display method. Here, it is preferable to follow the sub-image distribution condition in order to prevent the brightness of the display image from being reduced due to the insertion of the black image. However, if the brightness of the display image is acceptable (such as dark surroundings), or if the user is set to allow the brightness of the display image to be reduced, the sub image It is not necessary to follow the distribution conditions. For example, one sub image may be the same as the original image, and the other sub image may be a black image. In this case, power consumption can be reduced compared to when the sub image distribution condition is followed. Furthermore, in a liquid crystal display device, when one sub-image is set to increase the overall brightness of the original image without limiting the maximum brightness, the brightness of the backlight is increased. Thus, the sub-image distribution condition may be realized. In this case, since the sub image distribution condition can be satisfied without controlling the voltage value written to the pixel, the operation of the image processing circuit can be omitted and the power consumption can be reduced.

なお、黒挿入法は、いずれか1つのサブ画像において、全ての画素のLを0とすること
を特徴とする。こうすることにより、表示方法を擬似的にインパルス型とすることができ
るため、表示方法がホールド型であることに起因する動画の品質の低下を防ぐことができ
る。
The black insertion method is characterized in that L j of all pixels is set to 0 in any one sub-image. By doing so, since the display method can be made to be an impulse type in a pseudo manner, it is possible to prevent a deterioration in the quality of the moving image due to the hold type display method.

元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法は、元画像の
明るさを複数の範囲に分割し、当該範囲における明るさを制御するときは、全てのサブ画
像のうち唯1つのサブ画像によって行なう方法である。こうすることによって、明るさを
低下させることなく、表示方法を擬似的にインパルス型とすることができるため、表示方
法がホールド型であることに起因する動画の品質の低下を防ぐことができる。
Of the methods for distributing the brightness of the original image to a plurality of sub-images, the time-division gradation control method divides the brightness of the original image into a plurality of ranges, and controls the brightness in the range. This is a method that uses only one of the sub-images. By doing so, the display method can be made to be a pseudo impulse type without lowering the brightness, so that the deterioration of the quality of the moving image due to the hold method being the display method can be prevented.

元画像の明るさを複数の範囲に分割する方法としては、明るさの最大値(Lmax)を、
サブ画像の数だけ分割する方法がある。これは、たとえば、0からLmaxまでの明るさ
が256段階(階調0から階調255)で調節できる表示装置において、サブ画像の数を
2としたとき、階調0から階調127までを表示するときは、一方のサブ画像の明るさを
階調0から階調255の範囲で調節する一方で、他方のサブ画像の明るさを階調0とし、
階調128から階調255までを表示するときは、一方のサブ画像の明るさを階調255
とする一方で、他方のサブ画像の明るさを階調0から階調255の範囲で調節する方法で
ある。こうすることによって、元画像が表示されたように人間の目に知覚させることがで
き、かつ、擬似的にインパルス型とすることができるので、ホールド型であることに起因
する動画の品質の低下を防ぐことができる。なお、サブ画像の数は2より大きくてもよい
。たとえば、サブ画像の数を3としたときは、元画像の明るさの段階(階調0から階調2
55)を、3つに分割する。なお、元画像の明るさの段階の数とサブ画像の数によっては
、明るさの段階の数がサブ画像の数で割り切れない場合もあるが、分割後のそれぞれの明
るさの範囲に含まれる明るさの段階の数は、ちょうど同じでなくても、適宜振り分ければ
よい。
As a method of dividing the brightness of the original image into a plurality of ranges, the maximum brightness value (L max )
There is a method of dividing by the number of sub-images. For example, in a display device in which the brightness from 0 to L max can be adjusted in 256 steps (gradation 0 to gradation 255), when the number of sub-images is 2, gradation 0 to gradation 127 Is displayed, the brightness of one sub-image is adjusted in the range of gradation 0 to gradation 255, while the brightness of the other sub-image is set to gradation 0,
When displaying gradations 128 to 255, the brightness of one sub-image is set to gradation 255.
On the other hand, the brightness of the other sub-image is adjusted in the range of gradation 0 to gradation 255. By doing so, it can be perceived by human eyes as if the original image was displayed, and it can be made to be a pseudo impulse type, so that the quality of the moving image is deteriorated due to the hold type. Can be prevented. Note that the number of sub-images may be greater than two. For example, when the number of sub-images is 3, the brightness level of the original image (gradation 0 to gradation 2
55) is divided into three. Depending on the number of brightness levels of the original image and the number of sub-images, the number of brightness levels may not be divisible by the number of sub-images, but they are included in the respective brightness ranges after division. Even if the number of brightness levels is not exactly the same, they may be appropriately distributed.

なお、時分割階調制御法においても、サブ画像分配条件を満たすことによって、明るさの
低下などがおこらず、元画像と同様な画像を表示することができるため、好ましい。
Note that the time-division gradation control method is also preferable because when the sub-image distribution condition is satisfied, the brightness is not reduced and the same image as the original image can be displayed.

元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法は、一方のサブ画
像を、元画像のガンマ特性を変更した明るい画像とし、他方のサブ画像を、元画像のガン
マ特性を変更した暗い画像とする方法である。こうすることによって、明るさを低下させ
ることなく、表示方法を擬似的にインパルス型とすることができるため、表示方法がホー
ルド型であることに起因する動画の品質の低下を防ぐことができる。ここで、ガンマ特性
とは、明るさの段階(階調)に対する明るさの程度のことである。通常、ガンマ特性は線
形に近くなるように調整される。これは、明るさの段階である階調に対する明るさの変化
が比例するようにすれば、滑らかな階調を得ることができるからである。ガンマ補完法で
は、一方のサブ画像のガンマ特性を線形からずらして、中間の明るさ(中間調)の領域に
おいて、線形よりも明るくなるように調整する(中間調が本来よりも明るい画像となる)
。そして、他方のサブ画像のガンマ特性も線形からずらして、同じく中間調の領域におい
て、線形よりも暗くなるように調整する(中間調が本来よりも暗い画像となる)。ここで
、一方のサブ画像を線形より明るくした量と、他方のサブ画像を線形より暗くした量を、
全ての階調において概等しくすることが好ましい。こうすることで、元画像が表示された
ように人間の目に知覚させることができ、かつ、ホールド型であることに起因する動画の
品質の低下を防ぐことができる。なお、サブ画像の数は2より大きくてもよい。たとえば
、サブ画像の数を3としたときは、3つのサブ画像について、それぞれガンマ特性を調整
し、線形から明るくした量の合計と、線形から暗くした量の合計が概等しくなるようにす
ればよい。
Of the methods that distribute the brightness of the original image to multiple sub-images, the gamma complement method uses one sub-image as a bright image with the gamma characteristics of the original image changed, and the other sub-image as the gamma of the original image. This is a method of obtaining a dark image with changed characteristics. By doing so, the display method can be made to be a pseudo impulse type without lowering the brightness, so that the deterioration of the quality of the moving image due to the hold method being the display method can be prevented. Here, the gamma characteristic is the degree of brightness with respect to the brightness level (gradation). Usually, the gamma characteristic is adjusted to be close to linear. This is because a smooth gradation can be obtained if the change in brightness is proportional to the gradation that is the stage of brightness. In the gamma interpolation method, the gamma characteristic of one of the sub-images is shifted from the linearity, and is adjusted so that it is brighter than the linearity in the intermediate brightness (halftone) region (the halftone becomes a brighter image than the original). )
. Then, the gamma characteristic of the other sub-image is also shifted from the linearity, and is adjusted so as to be darker than the linear in the same halftone region (the halftone becomes an image darker than the original). Here, the amount by which one sub-image is lighter than linear and the amount by which the other sub-image is darker than linear are
It is preferable to make them approximately equal for all gradations. By doing so, it can be perceived by the human eye as if the original image was displayed, and deterioration in the quality of the moving image due to the hold type can be prevented. Note that the number of sub-images may be greater than two. For example, if the number of sub-images is 3, if the gamma characteristics of each of the three sub-images are adjusted so that the total amount from linear to bright and the total amount from linear to dark are approximately equal Good.

なお、ガンマ補完法においても、サブ画像分配条件を満たすことによって、明るさの低下
などがおこらず、元画像と同様な画像を表示することができるため、好ましい。さらに、
ガンマ補完法においては、階調に対するそれぞれのサブ画像の明るさLの変化がガンマ
曲線にしたがっているため、それぞれのサブ画像がそれ自体で階調を滑らかに表示でき、
最終的に人間の目で知覚される画像の品質も向上するという利点を有する。
Note that the gamma complementing method is also preferable because it can display the same image as the original image without lowering brightness by satisfying the sub-image distribution condition. further,
In the gamma complement method, since the change in the brightness L j of each sub-image with respect to the gradation follows the gamma curve, each sub-image can display the gradation smoothly by itself,
Finally, it has the advantage of improving the quality of the image perceived by the human eye.

動き補償によって求めた中間画像をサブ画像として用いる方法は、一方のサブ画像を、前
後の画像から動き補償によって求めた中間画像とする方法である。こうすることで、画像
の動きを滑らかにすることができるので、動画の品質を向上できる。
The method of using an intermediate image obtained by motion compensation as a sub image is a method in which one sub image is an intermediate image obtained by motion compensation from the preceding and succeeding images. By doing so, the motion of the image can be smoothed, so that the quality of the moving image can be improved.

次に、サブ画像を表示するタイミングと、サブ画像を作成する方法との関係について説明
する。第1のサブ画像を表示するタイミングは、第1のステップで決められた元画像を表
示するタイミングと同じであり、第2のサブ画像を表示するタイミングは、第1のステッ
プで決められた元画像を表示するタイミングに関わらず、任意に決めることができるとし
たが、第2のサブ画像を表示するタイミングにしたがって、サブ画像自体を変化させても
よい。こうすることで、第2のサブ画像を表示するタイミングを様々に変化させたとして
も、元画像が表示されたように人間の目に知覚させることができる。具体的には、第2の
サブ画像を表示するタイミングを早くした場合は、第1のサブ画像はより明るくし、第2
のサブ画像はより暗くすることができる。さらに、第2のサブ画像を表示するタイミング
を遅くした場合は、第1のサブ画像はより暗くし、第2のサブ画像はより明るくすること
ができる。これは、人間の目が知覚する明るさは、画像を表示する期間の長さによって変
わるためである。より詳細には、人間の目が知覚する明るさは、画像を表示する期間が長
いほど明るくなり、画像を表示する期間が短いほど暗くなる。すなわち、第2のサブ画像
を表示するタイミングを早くすることによって、第1のサブ画像を表示する期間の長さが
短くなり、第2のサブ画像を表示する期間の長さが長くなるため、そのままでは第1のサ
ブ画像は暗く、第2のサブ画像は明るく、人間の目に知覚されてしまう。その結果、元画
像とは異なる画像が人間の目に知覚されてしまうことになるが、これを防ぐために、第1
のサブ画像はより明るくし、第2のサブ画像はより暗くすることができる。同様に、第2
のサブ画像を表示するタイミングを遅くすることによって、第1のサブ画像を表示する期
間の長さが長くなり、第2のサブ画像を表示する期間の長さが短くなる場合は、第1のサ
ブ画像はより暗くし、第2のサブ画像はより明るくすることができる。
Next, the relationship between the timing for displaying the sub image and the method for creating the sub image will be described. The timing for displaying the first sub-image is the same as the timing for displaying the original image determined in the first step, and the timing for displaying the second sub-image is the same as the timing determined in the first step. Although it can be arbitrarily determined regardless of the timing of displaying the image, the sub image itself may be changed according to the timing of displaying the second sub image. In this way, even when the timing for displaying the second sub-image is changed variously, it can be perceived by the human eye as if the original image was displayed. Specifically, if the timing for displaying the second sub-image is advanced, the first sub-image is brightened and the second
The sub-image can be made darker. Furthermore, when the timing for displaying the second sub-image is delayed, the first sub-image can be made darker and the second sub-image can be made lighter. This is because the brightness perceived by human eyes varies depending on the length of the period during which an image is displayed. More specifically, the brightness perceived by the human eye becomes brighter as the image display period is longer and darker as the image display period is shorter. That is, by increasing the timing for displaying the second sub-image, the length of the period for displaying the first sub-image is shortened, and the length of the period for displaying the second sub-image is increased. As it is, the first sub-image is dark and the second sub-image is bright and perceived by human eyes. As a result, an image different from the original image is perceived by the human eye.
The sub-image can be brighter and the second sub-image can be darker. Similarly, the second
By delaying the timing for displaying the second sub-image, the length of the period for displaying the first sub-image becomes longer, and the length of the period for displaying the second sub-image becomes shorter. The sub-image can be darker and the second sub-image can be brighter.

上記の説明に基づいて、第2のステップにおける処理手順を、以下に示す。
手順1として、1つの元画像から複数のサブ画像を作成する方法を決定する。より詳細に
は、複数のサブ画像を作成する方法は、元画像をそのままサブ画像として用いる方法、元
画像の明るさを複数のサブ画像に分配する方法、動き補償によって求めた中間画像をサブ
画像として用いる方法、から選択することができる。
手順2として、サブ画像の数Jを決定する。なお、Jは2以上の整数である。
手順3として、第jのサブ画像における画素の明るさL、第jのサブ画像が表示される
期間の長さTを、手順1で選択した方法にしたがって決定する。手順3により、それぞ
れのサブ画像が表示される期間の長さと、それぞれのサブ画像に含まれる個々の画素の明
るさが具体的に決められる。
手順4として、手順1乃至手順3のそれぞれで決定された事項にしたがって、元画像を処
理し、実際に表示する。
手順5として、対象とする元画像を次の元画像に移す。そして、手順1に戻る。
Based on the above description, the processing procedure in the second step is shown below.
As procedure 1, a method for creating a plurality of sub-images from one original image is determined. More specifically, a method of creating a plurality of sub-images includes a method of using the original image as it is as a sub-image, a method of distributing the brightness of the original image to the plurality of sub-images, and an intermediate image obtained by motion compensation as a sub-image. Can be selected from the methods used as
As procedure 2, the number J of sub-images is determined. J is an integer of 2 or more.
As procedure 3, the brightness L j of the pixel in the j-th sub image and the length T j of the period during which the j-th sub image is displayed are determined according to the method selected in procedure 1. According to the procedure 3, the length of the period during which each sub image is displayed and the brightness of each pixel included in each sub image are specifically determined.
As the procedure 4, the original image is processed according to the items determined in the procedures 1 to 3 and actually displayed.
In step 5, the target original image is moved to the next original image. And it returns to the procedure 1.

なお、第2のステップにおける手順を実行する仕組みは、装置に実装されたものであって
もよいし、装置の設計段階であらかじめ決められたものであってもよい。第2のステップ
における手順を実行する仕組みが装置に実装されていれば、状況に応じた最適な動作が行
われるように、駆動方法を切り替えることが可能となる。なお、ここでいう状況とは、画
像データの内容、装置内外の環境(温度、湿度、気圧、光、音、磁界、電界、放射線量、
高度、加速度、移動速度、等)、ユーザ設定、ソフトウエアバージョン、等を含む。一方
、第2のステップにおける手順を実行する仕組みが装置の設計段階であらかじめ決められ
たものであれば、それぞれの駆動方法に最適な駆動回路を用いることができ、さらに、仕
組みが決められていることによって、量産効果による製造コストの低減が期待できる。
Note that the mechanism for executing the procedure in the second step may be implemented in the apparatus, or may be predetermined in the apparatus design stage. If a mechanism for executing the procedure in the second step is mounted on the apparatus, it is possible to switch the driving method so that the optimum operation according to the situation is performed. The situation here refers to the contents of the image data, the environment inside and outside the device (temperature, humidity, atmospheric pressure, light, sound, magnetic field, electric field, radiation dose,
Altitude, acceleration, moving speed, etc.), user settings, software version, etc. On the other hand, if the mechanism for executing the procedure in the second step is determined in advance at the device design stage, an optimum driving circuit for each driving method can be used, and the mechanism is determined. As a result, a reduction in manufacturing cost due to mass production effects can be expected.

次に、第2のステップにおける手順によって決められる様々な駆動方法を、それぞれ、第
1のステップにおけるnおよびmの値を具体的に示して詳細に説明する。
Next, various driving methods determined by the procedure in the second step will be described in detail by specifically showing the values of n and m in the first step.

第2のステップにおける手順1において、元画像をそのままサブ画像として用いる方法が
選択された場合、駆動方法は次のようになる。
In the procedure 1 in the second step, when a method using the original image as it is as a sub-image is selected, the driving method is as follows.

第i(iは正の整数)の画像データと、第i+1の画像データと、が、一定の周期Tで順
次用意され、前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさL
を持つ画素が複数並置されることによって構成され、第jのサブ画像表示期間Tだけ
表示される画像であり、前記L、前記T、前記L、前記T、を、サブ画像分配条件を
満たす表示装置の駆動方法であって、全てのjにおいて、第jのサブ画像に含まれるそれ
ぞれの画素の明るさLが、それぞれの画素に対しL=Lであることを特徴とする。こ
こで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作成
された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた全
ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and the (i + 1) -th image data are sequentially prepared with a constant period T, and the period T is J (J is an integer of 2 or more) sub-images. Divided into display periods,
The i-th image data is data that allows each of a plurality of pixels to have a unique brightness L, and each of the j-th sub-images (j is an integer of 1 to J) has a unique brightness. L
j is a juxtaposed image, and is displayed during the j-th sub-image display period T j , and the L, T, L j , and T j are sub-image distribution. A driving method of a display device that satisfies a condition, wherein the brightness L j of each pixel included in the j-th sub-image is L j = L for each pixel in all j. To do. Here, the original image data created in the first step can be used as the image data sequentially prepared at a fixed period T. That is, all the display patterns mentioned in the description of the first step can be combined with the driving method.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図75に示すよう
なものとなる。
図75において、横軸は時間であり、縦軸は第1のステップにおいて用いた様々なnおよ
びmについて場合分けを行なって示したものである。
When the number J of sub-images is determined to be 2 in the procedure 2 in the second step and T 1 = T 2 = T / 2 is determined in the procedure 3, the driving method is shown in FIG. It will be like that.
In FIG. 75, the horizontal axis represents time, and the vertical axis represents various n and m used in the first step.

たとえば、第1のステップにおいて、n=1,m=1、すなわち変換比(n/m)が1で
あるときは、図75のn=1,m=1の箇所に示すような駆動方法となる。このとき、表
示フレームレートは入力される画像データのフレームレートの2倍(2倍速駆動)となる
。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレームレート
は120Hz(120Hz駆動)である。そして、ひとつの入力される画像データに対し
、画像を2回連続して表示することになる。ここで、2倍速駆動である場合は、フレーム
レートが2倍速より小さい場合よりも動画の品質を向上でき、2倍速より大きい場合より
も消費電力および製造コストを低減できる。さらに、第2のステップの手順1において、
元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によっ
て中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することがで
きるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置
がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンス
による書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特
に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と120Hz駆動を
組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を120Hzとし
つつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、30Hz、60Hz
、120Hz、240Hz等)とすることによって、交流駆動によって現れるフリッカを
、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が
入力画像データの周期の1/2倍程度である液晶表示装置に適用することで、画質を向上
することができる。
For example, in the first step, when n = 1, m = 1, that is, when the conversion ratio (n / m) is 1, the driving method as shown in the location of n = 1, m = 1 in FIG. Become. At this time, the display frame rate is twice the frame rate of the input image data (double speed driving). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 120 Hz (120 Hz driving). Then, an image is continuously displayed twice for one input image data. Here, in the case of the double speed drive, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than the double speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where it is larger than the double speed. Furthermore, in the procedure 1 of the second step,
By selecting a method that uses the original image as a sub-image as it is, it is possible to stop the operation of a circuit that creates an intermediate image by motion compensation, or to omit the circuit itself from the device. Can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Further, it is effective to combine the AC drive and 120 Hz drive of the liquid crystal display device. That is, while the drive frequency of the liquid crystal display device is 120 Hz, the AC drive frequency is an integer multiple or a fraction thereof (for example, 30 Hz, 60 Hz).
, 120 Hz, 240 Hz, etc.), flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about ½ times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=2,m=1、すなわち変換比(n/m
)が2であるときは、図75のn=2,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの4倍(4倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは240Hz(240Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を4回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、4倍速
駆動である場合は、フレームレートが4倍速より小さい場合よりも動画の品質を向上でき
、4倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と240Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を240Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、240Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/4倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Further, for example, in the first step, n = 2, m = 1, that is, the conversion ratio (n / m
) Is 2, the drive method is as shown in FIG. 75 where n = 2 and m = 1. At this time, the display frame rate is four times (four times speed driving) the frame rate of the input image data. Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 240 Hz (240 Hz drive). Then, four images are continuously displayed for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Here, in the case of the quadruple speed drive, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than the quadruple speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is larger than the quadruple speed. Further, in the procedure 1 of the second step, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and device manufacturing cost can be reduced. Furthermore, when the display device is an active matrix liquid crystal display device,
Since the problem of insufficient writing voltage due to dynamic capacitance can be avoided, it brings about a particularly remarkable image quality improvement effect against obstacles such as trailing of moving images and afterimages. Further, it is effective to combine the AC drive and 240 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 240 Hz and setting the AC drive frequency to an integer multiple or a fraction thereof (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), flicker that appears due to AC drive is It can be reduced to a level not perceived by human eyes. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/4 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=3,m=1、すなわち変換比(n/m
)が3であるときは、図75のn=3,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの6倍(6倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは360Hz(360Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を6回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、6倍速
駆動である場合は、フレームレートが6倍速より小さい場合よりも動画の品質を向上でき
、6倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と360Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を360Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、180Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/6倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Further, for example, in the first step, n = 3, m = 1, that is, the conversion ratio (n / m
) Is 3, the drive method is as shown in FIG. 75 where n = 3 and m = 1. At this time, the display frame rate is 6 times (6 × speed driving) the frame rate of the input image data. Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 360 Hz (360 Hz drive). Then, six images are continuously displayed for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Here, in the case of 6 × speed driving, the quality of the moving image can be improved as compared with the case where the frame rate is lower than 6 × speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is higher than 6 × speed. Further, in the procedure 1 of the second step, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and device manufacturing cost can be reduced. Furthermore, when the display device is an active matrix liquid crystal display device,
Since the problem of insufficient writing voltage due to dynamic capacitance can be avoided, it brings about a particularly remarkable image quality improvement effect against obstacles such as trailing of moving images and afterimages. It is also effective to combine AC driving and 360 Hz driving of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 360 Hz and setting the frequency of AC driving to an integer multiple or a fraction thereof (for example, 30 Hz, 60 Hz, 120 Hz, 180 Hz, etc.), flicker that appears due to AC driving is It can be reduced to a level not perceived by human eyes. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/6 times the period of the input image data.

さらに、たとえば、第1のステップにおいて、n=3,m=2、すなわち変換比(n/m
)が3/2であるときは、図75のn=3,m=2の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの3倍(3倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは180Hz(180Hz駆動)である。そして、ひとつの入力される画像
データに対し、画像を3回連続して表示することになる。このとき、第1のステップにお
ける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。ここで、3
倍速駆動である場合は、フレームレートが3倍速より小さい場合よりも動画の品質を向上
でき、3倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第
2のステップの手順1において、元画像をそのままサブ画像として用いる方法が選択され
ることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路
自体を装置から省略することができるため、消費電力および装置の製造コストを低減する
ことができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合
は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画
の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装
置の交流駆動と180Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装
置の駆動周波数を180Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一
(たとえば、30Hz、60Hz、120Hz、180Hz等)とすることによって、交
流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる
。さらに、液晶素子の応答時間が入力画像データの周期の1/3倍程度である液晶表示装
置に適用することで、画質を向上することができる。
Further, for example, in the first step, n = 3, m = 2, that is, the conversion ratio (n / m
) Is 3/2, the driving method is as shown at n = 3 and m = 2 in FIG.
At this time, the display frame rate is three times (three times speed driving) the frame rate of the input image data. Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 180 Hz (180 Hz drive). An image is displayed three times in succession for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Where 3
In the double speed drive, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than the triple speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is larger than the triple speed. Further, in the procedure 1 of the second step, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and device manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Further, it is effective to combine the AC drive and 180 Hz drive of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 180 Hz and setting the AC driving frequency to an integral multiple or a fraction thereof (for example, 30 Hz, 60 Hz, 120 Hz, 180 Hz, etc.), It can be reduced to a level not perceived by human eyes. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/3 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=4,m=1、すなわち変換比(n/m
)が4であるときは、図75のn=4,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの8倍(8倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは480Hz(480Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を8回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、8倍速
駆動である場合は、フレームレートが8倍速より小さい場合よりも動画の品質を向上でき
、8倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と480Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を480Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、240Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/8倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Further, for example, in the first step, n = 4, m = 1, that is, the conversion ratio (n / m
) Is 4, the driving method is as shown at n = 4 and m = 1 in FIG. At this time, the display frame rate is 8 times (8 times speed driving) the frame rate of the input image data. Specifically, for example, when the input frame rate is 60 Hz, the display frame rate is 480 Hz (480 Hz drive). Then, an image is continuously displayed 8 times for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Here, in the case of 8 × speed driving, the quality of moving images can be improved as compared with the case where the frame rate is lower than 8 × speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is higher than 8 × speed. Further, in the procedure 1 of the second step, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and device manufacturing cost can be reduced. Furthermore, when the display device is an active matrix liquid crystal display device,
Since the problem of insufficient writing voltage due to dynamic capacitance can be avoided, it brings about a particularly remarkable image quality improvement effect against obstacles such as trailing of moving images and afterimages. Further, it is effective to combine the AC drive and 480 Hz drive of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 480 Hz and setting the AC driving frequency to an integral multiple or a fraction thereof (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), It can be reduced to a level not perceived by human eyes. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/8 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=4,m=3、すなわち変換比(n/m
)が4/3であるときは、図75のn=4,m=3の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの8/3倍(8
/3倍速駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば
、表示フレームレートは160Hz(160Hz駆動)である。そして、3つの入力され
る画像データに対し、画像を8回連続して表示することになる。このとき、第1のステッ
プにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを
滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここ
で、8/3倍速駆動である場合は、フレームレートが8/3倍速より小さい場合よりも動
画の品質を向上でき、8/3倍速より大きい場合よりも消費電力および製造コストを低減
できる。さらに、第2のステップの手順1において、元画像をそのままサブ画像として用
いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を
停止または当該回路自体を装置から省略することができるため、消費電力および装置の製
造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶
表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回
避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。
さらに、液晶表示装置の交流駆動と160Hz駆動を組み合わせるのも効果的である。す
なわち、液晶表示装置の駆動周波数を160Hzとしつつ、交流駆動の周波数をその整数
倍または整数分の一(たとえば、40Hz、80Hz、160Hz、320Hz等)とす
ることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低
減することができる。さらに、液晶素子の応答時間が入力画像データの周期の3/8倍程
度である液晶表示装置に適用することで、画質を向上することができる。
Further, for example, in the first step, n = 4, m = 3, that is, the conversion ratio (n / m
) Is 4/3, the driving method is as shown in FIG. 75 where n = 4 and m = 3.
At this time, the display frame rate is 8/3 times the frame rate of the input image data (8
/ 3 times speed driving). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 160 Hz (160 Hz drive). Then, the image is continuously displayed eight times for the three input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Here, in the case of 8/3 times speed driving, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than 8/3 times speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where it is larger than 8/3 times speed. Further, in the procedure 1 of the second step, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and device manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage.
Furthermore, it is also effective to combine AC driving and 160 Hz driving of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 160 Hz and setting the AC driving frequency to an integral multiple or a fraction thereof (for example, 40 Hz, 80 Hz, 160 Hz, 320 Hz, etc.), It can be reduced to a level not perceived by human eyes. Furthermore, image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 3/8 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=5,m=1、すなわち変換比(n/m
)が5であるときは、図75のn=5,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの10倍(10倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは600Hz(600Hz駆動)である。そして、ひとつの入力される画像
データに対し、画像を10回連続して表示することになる。このとき、第1のステップに
おける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑ら
かにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、
10倍速駆動である場合は、フレームレートが10倍速より小さい場合よりも動画の品質
を向上でき、10倍速より大きい場合よりも消費電力および製造コストを低減できる。さ
らに、第2のステップの手順1において、元画像をそのままサブ画像として用いる方法が
選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または
当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを
低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置で
ある場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるた
め、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液
晶表示装置の交流駆動と600Hz駆動を組み合わせるのも効果的である。すなわち、液
晶表示装置の駆動周波数を600Hzとしつつ、交流駆動の周波数をその整数倍または整
数分の一(たとえば、30Hz、60Hz、100Hz、120Hz等)とすることによ
って、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減すること
ができる。さらに、液晶素子の応答時間が入力画像データの周期の1/10倍程度である
液晶表示装置に適用することで、画質を向上することができる。
Further, for example, in the first step, n = 5, m = 1, that is, the conversion ratio (n / m
) Is 5, the drive method is as shown in FIG. 75 where n = 5 and m = 1. At this time, the display frame rate is 10 times (10 times speed driving) the frame rate of the input image data. Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 600 Hz (600 Hz drive). Then, the image is continuously displayed ten times for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. here,
In the case of 10 × speed driving, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than 10 × speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where it is larger than 10 × speed. Further, in the procedure 1 of the second step, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and device manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. It is also effective to combine the AC drive and 600 Hz drive of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 600 Hz and setting the AC driving frequency to an integral multiple or a fraction thereof (for example, 30 Hz, 60 Hz, 100 Hz, 120 Hz, etc.), It can be reduced to a level not perceived by human eyes. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/10 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=5,m=2、すなわち変換比(n/m
)が5/2であるときは、図75のn=5,m=2の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの5倍(5倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは300Hz(300Hz駆動)である。そして、1つの入力される画像デ
ータに対し、画像を5回連続して表示することになる。このとき、第1のステップにおけ
る補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。ここで、5倍
速駆動である場合は、フレームレートが5倍速より小さい場合よりも動画の品質を向上で
き、5倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2
のステップの手順1において、元画像をそのままサブ画像として用いる方法が選択される
ことによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自
体を装置から省略することができるため、消費電力および装置の製造コストを低減するこ
とができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は
、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の
尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置
の交流駆動と300Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置
の駆動周波数を300Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(
たとえば、30Hz、50Hz、60Hz、100Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/5倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Further, for example, in the first step, n = 5, m = 2, that is, the conversion ratio (n / m
) Is 5/2, the driving method is as shown in FIG. 75 where n = 5 and m = 2.
At this time, the display frame rate is 5 times (5 times speed driving) the frame rate of the input image data. Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 300 Hz (300 Hz drive). Then, the image is continuously displayed five times for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Here, in the case of 5 × speed driving, the quality of the moving image can be improved as compared with the case where the frame rate is lower than 5 × speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is higher than 5 × speed. In addition, the second
In step 1 of step 1, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the apparatus. Power consumption and device manufacturing costs can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Furthermore, it is also effective to combine AC driving and 300 Hz driving of the liquid crystal display device. That is, while the driving frequency of the liquid crystal display device is 300 Hz, the AC driving frequency is an integer multiple or a fraction thereof (
For example, by setting the frequency to 30 Hz, 50 Hz, 60 Hz, 100 Hz, etc., flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1/5 times the cycle of the input image data.

このように、第2のステップにおける手順1において、元画像をそのままサブ画像として
用いる方法が選択され、
第2のステップにおける手順2において、サブ画像の数が2と決定され、
第2のステップにおける手順3において、T1=T2=T/2と決定された場合は、第1
のステップにおけるnおよびmの値によって決められる変換比のフレームレート変換に対
し、表示フレームレートをさらに2倍のフレームレートとすることができるため、動画の
品質をさらに向上させることが可能となる。さらに、当該表示フレームレートより小さい
表示フレームレートである場合よりも動画の品質を向上でき、当該表示フレームレートよ
り大きい表示フレームレートである場合よりも消費電力および製造コストを低減できる。
さらに、第2のステップの手順1において、元画像をそのままサブ画像として用いる方法
が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止また
は当該回路自体を装置から省略することができるため、消費電力および装置の製造コスト
を低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置
である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できる
ため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、
液晶表示装置の駆動周波数を大きくしつつ、交流駆動の周波数をその整数倍または整数分
の一とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない
程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の(
1/(変換比の2倍))倍程度である液晶表示装置に適用することで、画質を向上するこ
とができる。
As described above, in the procedure 1 in the second step, the method of using the original image as it is as the sub image is selected,
In the procedure 2 in the second step, the number of sub-images is determined to be 2,
In the procedure 3 in the second step, if it is determined that T1 = T2 = T / 2,
Since the display frame rate can be further doubled with respect to the frame rate conversion of the conversion ratio determined by the values of n and m in this step, the quality of the moving image can be further improved. Furthermore, the quality of the moving image can be improved as compared with the case where the display frame rate is lower than the display frame rate, and the power consumption and the manufacturing cost can be reduced as compared with the case where the display frame rate is higher than the display frame rate.
Further, in the procedure 1 of the second step, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and device manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. further,
By increasing the driving frequency of the liquid crystal display device and setting the AC driving frequency to an integral multiple or a fraction thereof, flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes. Furthermore, the response time of the liquid crystal element is the period of the input image data (
By applying to a liquid crystal display device that is about 1 / (twice the conversion ratio)), the image quality can be improved.

なお、詳細な説明が省略したが、上に上げた変換比以外の場合においても、同様な利点を
有するのは明らかである。たとえば、nが10以下の範囲においては、上に挙げたものの
ほかに、
n=5,m=3、すなわち変換比(n/m)=5/3(10/3倍速駆動、200Hz)

n=5,m=4、すなわち変換比(n/m)=5/4(5/2倍速駆動、150Hz)、
n=6,m=1、すなわち変換比(n/m)=6(12倍速駆動、720Hz)、
n=6,m=5、すなわち変換比(n/m)=6/5(12/5倍速駆動、144Hz)

n=7,m=1、すなわち変換比(n/m)=7(14倍速駆動、840Hz)、
n=7,m=2、すなわち変換比(n/m)=7/2(7倍速駆動、420Hz)、
n=7,m=3、すなわち変換比(n/m)=7/3(14/3倍速駆動、280Hz)

n=7,m=4、すなわち変換比(n/m)=7/4(7/2倍速駆動、210Hz)、
n=7,m=5、すなわち変換比(n/m)=7/5(14/5倍速駆動、168Hz)

n=7,m=6、すなわち変換比(n/m)=7/6(7/3倍速駆動、140Hz)、
n=8,m=1、すなわち変換比(n/m)=8(16倍速駆動、960Hz)、
n=8,m=3、すなわち変換比(n/m)=8/3(16/3倍速駆動、320Hz)

n=8,m=5、すなわち変換比(n/m)=8/5(16/5倍速駆動、192Hz)

n=8,m=7、すなわち変換比(n/m)=8/7(16/7倍速駆動、137Hz)

n=9,m=1、すなわち変換比(n/m)=9(18倍速駆動、1080Hz)、
n=9,m=2、すなわち変換比(n/m)=9/2(9倍速駆動、540Hz)、
n=9,m=4、すなわち変換比(n/m)=9/4(9/2倍速駆動、270Hz)、
n=9,m=5、すなわち変換比(n/m)=9/5(18/5倍速駆動、216Hz)

n=9,m=7、すなわち変換比(n/m)=9/7(18/7倍速駆動、154Hz)

n=9,m=8、すなわち変換比(n/m)=9/8(9/4倍速駆動、135Hz)、
n=10,m=1、すなわち変換比(n/m)=10(20倍速駆動、1200Hz)、
n=10,m=3、すなわち変換比(n/m)=10/3(20/3倍速駆動、400H
z)、
n=10,m=7、すなわち変換比(n/m)=10/7(20/7倍速駆動、171H
z)、
n=10,m=9、すなわち変換比(n/m)=10/9(20/9倍速駆動、133H
z)、
以上の組み合わせが考えられる。なお、周波数の表記は入力フレームレートが60Hzで
あるときの例であり、その他の入力フレームレートに対しては、それぞれの変換比の2倍
を入力フレームレートと積算した値が駆動周波数となる。
Although detailed description is omitted, it is clear that the same advantages can be obtained in cases other than the conversion ratio raised above. For example, in the range where n is 10 or less, in addition to those listed above,
n = 5, m = 3, that is, conversion ratio (n / m) = 5/3 (10/3 double speed drive, 200 Hz)
,
n = 5, m = 4, that is, conversion ratio (n / m) = 5/4 (5/2 double speed drive, 150 Hz),
n = 6, m = 1, that is, conversion ratio (n / m) = 6 (12 × speed drive, 720 Hz),
n = 6, m = 5, that is, conversion ratio (n / m) = 6/5 (12/5 double speed drive, 144 Hz)
,
n = 7, m = 1, that is, conversion ratio (n / m) = 7 (14 × speed drive, 840 Hz),
n = 7, m = 2, that is, conversion ratio (n / m) = 7/2 (7-times speed drive, 420 Hz),
n = 7, m = 3, that is, conversion ratio (n / m) = 7/3 (14/3 double speed drive, 280 Hz)
,
n = 7, m = 4, that is, conversion ratio (n / m) = 7/4 (7/2 double speed drive, 210 Hz),
n = 7, m = 5, that is, conversion ratio (n / m) = 7/5 (14/5 double speed drive, 168 Hz)
,
n = 7, m = 6, that is, conversion ratio (n / m) = 7/6 (7/3 double speed drive, 140 Hz),
n = 8, m = 1, that is, conversion ratio (n / m) = 8 (16 × speed driving, 960 Hz),
n = 8, m = 3, that is, conversion ratio (n / m) = 8/3 (16/3 double speed drive, 320 Hz)
,
n = 8, m = 5, ie conversion ratio (n / m) = 8/5 (16/5 double speed drive, 192 Hz)
,
n = 8, m = 7, that is, conversion ratio (n / m) = 8/7 (16/7 double speed drive, 137 Hz)
,
n = 9, m = 1, that is, conversion ratio (n / m) = 9 (18 × speed driving, 1080 Hz),
n = 9, m = 2, that is, conversion ratio (n / m) = 9/2 (9-times speed driving, 540 Hz),
n = 9, m = 4, that is, conversion ratio (n / m) = 9/4 (9/2 double speed drive, 270 Hz),
n = 9, m = 5, that is, conversion ratio (n / m) = 9/5 (18/5 double speed drive, 216 Hz)
,
n = 9, m = 7, ie conversion ratio (n / m) = 9/7 (18/7 double speed drive, 154 Hz)
,
n = 9, m = 8, that is, conversion ratio (n / m) = 9/8 (9/4 double speed drive, 135 Hz),
n = 10, m = 1, that is, conversion ratio (n / m) = 10 (20 × speed drive, 1200 Hz),
n = 10, m = 3, that is, conversion ratio (n / m) = 10/3 (20/3 double speed drive, 400H
z),
n = 10, m = 7, that is, conversion ratio (n / m) = 10/7 (20/7 double speed drive, 171H
z),
n = 10, m = 9, that is, conversion ratio (n / m) = 10/9 (20/9 double speed drive, 133H
z),
The above combinations are possible. The frequency notation is an example when the input frame rate is 60 Hz. For other input frame rates, a value obtained by integrating twice the respective conversion ratios with the input frame rate is the drive frequency.

なお、nが10より大きい整数である場合については、具体的なnおよびmの数字は挙げ
ないが、様々なnおよびmに対し、この、第2のステップにおける手順が適用できること
は明らかである。
In the case where n is an integer greater than 10, specific numbers of n and m are not mentioned, but it is clear that the procedure in the second step can be applied to various n and m. .

なお、J=2とする場合、第1のステップにおける変換比が2より大きいと、特に効果的
である。なぜならば、第2のステップにおいて、サブ画像の数をJ=2のように比較的小
さくすれば、その分、第1のステップにおける変換比を大きくすることができるからであ
る。このような変換比は、nが10以下の範囲においては、3、4、5、5/2、6、7
、7/2、7/3、8、8/3、9、9/2、9/4、10、10/3、が挙げられる。
第1のステップ後の表示フレームレートがこのような値の場合、J=3以上とすることに
よって、第2のステップにおけるサブ画像の数が小さいことによる利点(消費電力および
製造コストの低減等)と、最終的な表示フレームレートが大きいことによる利点(動画の
品質向上、フリッカの低減等)を、両立させることが可能となる。
When J = 2, it is particularly effective if the conversion ratio in the first step is greater than 2. This is because if the number of sub-images is relatively small in the second step, such as J = 2, the conversion ratio in the first step can be increased accordingly. Such conversion ratio is 3, 4, 5, 5/2, 6, 7 in the range where n is 10 or less.
7/2, 7/3, 8, 8/3, 9, 9/2, 9/4, 10, 10/3.
When the display frame rate after the first step is such a value, an advantage of reducing the number of sub-images in the second step (reducing power consumption and manufacturing cost, etc.) by setting J = 3 or more. In addition, it is possible to achieve both the advantages (high quality of moving images, reduction of flicker, etc.) due to the large final display frame rate.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, in step 2, the number J of sub-images is determined to be 2, and in step 3, T 1 =
Although the case where T 2 = T / 2 has been described has been described, it is obvious that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。ただし、上記の駆動方法のように、手順
1において、元画像をそのままサブ画像として用いる方法が選択された場合は、サブ画像
の明るさを変化させずに、そのまま表示してもよい。なぜならば、この場合はサブ画像と
して用いる画像が同じであるため、サブ画像の表示タイミングに関わらず、元画像をきち
んと表示することができるからである。
For example, in the procedure 3 in the second step, when T 1 <T 2 is determined, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined that T 1 > T 2 in the procedure 3 in step S1, the first sub-image can be made darker and the second sub-image can be made lighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. However, when the method of using the original image as it is as the sub image is selected in the procedure 1 as in the above driving method, it may be displayed as it is without changing the brightness of the sub image. This is because in this case, since the images used as the sub images are the same, the original image can be displayed properly regardless of the display timing of the sub images.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。この場合、第1のステップにおけるnおよびmの値によって決め
られる変換比のフレームレート変換に対し、表示フレームレートをさらにJ倍のフレーム
レートとすることができるため、動画の品質をさらに向上させることが可能となる。さら
に、当該表示フレームレートより小さい表示フレームレートである場合よりも動画の品質
を向上でき、当該表示フレームレートより大きい表示フレームレートである場合よりも消
費電力および製造コストを低減できる。さらに、第2のステップの手順1において、元画
像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中
間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができる
ため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がア
クティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによ
る書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕
著な画質改善効果をもたらす。さらに、液晶表示装置の駆動周波数を大きくしつつ、交流
駆動の周波数をその整数倍または整数分の一とすることによって、交流駆動によって現れ
るフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子
の応答時間が入力画像データの周期の(1/(変換比のJ倍))倍程度である液晶表示装
置に適用することで、画質を向上することができる。
Further, in the procedure 2, it is obvious that the number J of sub-images may be determined to a value other than 2 instead of 2. In this case, the display frame rate can be further increased to J times the frame rate conversion of the conversion ratio determined by the values of n and m in the first step, so that the quality of the moving image is further improved. Is possible. Furthermore, the quality of the moving image can be improved as compared with the case where the display frame rate is lower than the display frame rate, and the power consumption and the manufacturing cost can be reduced as compared with the case where the display frame rate is higher than the display frame rate. Further, in the procedure 1 of the second step, the method of using the original image as it is as the sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and device manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Furthermore, by increasing the driving frequency of the liquid crystal display device and setting the AC driving frequency to an integral multiple or a fraction thereof, flickers that appear due to AC driving can be reduced to a level that is not perceived by human eyes. it can. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about (1 / (J times the conversion ratio)) times the cycle of the input image data.

たとえば、J=3である場合は、特に、サブ画像の数が3より小さい場合よりも動画の品
質を向上でき、サブ画像の数が3より大きい場合よりも消費電力および製造コストを低減
できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周期の(1
/(変換比の3倍))倍程度である液晶表示装置に適用することで、画質を向上すること
ができる。
For example, when J = 3, the quality of the moving image can be improved more than when the number of sub-images is smaller than 3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the number of sub-images is larger than 3. Have advantages. Further, the response time of the liquid crystal element is (1 of the cycle of the input image data.
By applying to a liquid crystal display device that is approximately / (3 times the conversion ratio)) times, the image quality can be improved.

さらに、たとえば、J=4である場合は、特に、サブ画像の数が4より小さい場合よりも
動画の品質を向上でき、サブ画像の数が4より大きい場合よりも消費電力および製造コス
トを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周
期の(1/(変換比の4倍))倍程度である液晶表示装置に適用することで、画質を向上
することができる。
Furthermore, for example, when J = 4, the quality of the moving image can be improved particularly when the number of sub-images is smaller than 4, and the power consumption and the manufacturing cost are reduced as compared with the case where the number of sub-images is larger than 4. It has the advantage of being able to. Furthermore, by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1 / (4 times the conversion ratio) of the cycle of the input image data, the image quality can be improved.

さらに、たとえば、J=5である場合は、特に、サブ画像の数が5より小さい場合よりも
動画の品質を向上でき、サブ画像の数が5より大きい場合よりも消費電力および製造コス
トを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周
期の(1/(変換比の5倍))倍程度である液晶表示装置に適用することで、画質を向上
することができる。
Furthermore, for example, when J = 5, the quality of the moving image can be improved particularly when the number of sub-images is smaller than 5, and the power consumption and the manufacturing cost are reduced as compared with the case where the number of sub-images is larger than 5. It has the advantage that it can. Furthermore, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is approximately 1 / (5 times the conversion ratio) times the cycle of the input image data.

さらに、Jが上に挙げたもの以外であっても、同様な利点を有する。 Furthermore, even if J is other than those listed above, it has similar advantages.

なお、J=3以上とする場合、第1のステップにおける変換比は様々な値をとることがで
きるが、特に、第1のステップにおける変換比が比較的小さい場合(2以下)に、J=3
以上とするのが効果的である。なぜならば、第1のステップ後の表示フレームレートが比
較的小さければ、その分、第2のステップにおいて、Jを大きくすることができるからで
ある。このような変換比は、nが10以下の範囲においては、1、2、3/2、4/3、
5/3、5/4、6/5、7/4、7/5、7/6、8/7、9/5、9/7、9/8、
10/7、10/9、が挙げられる。このうち、変換比が1、2、3/2、4/3、5/
3、5/4の場合については、図76に図示する。このように、第1のステップ後の表示
フレームレートが比較的小さな値の場合、J=3以上とすることによって、第1のステッ
プにおける表示フレームレートが小さいことによる利点(消費電力および製造コストの低
減等)と、最終的な表示フレームレートが大きいことによる利点(動画の品質向上、フリ
ッカの低減等)を、両立させることが可能となる。
When J = 3 or more, the conversion ratio in the first step can take various values. In particular, when the conversion ratio in the first step is relatively small (2 or less), J = 3
The above is effective. This is because if the display frame rate after the first step is relatively small, J can be increased by that amount in the second step. Such a conversion ratio is 1, 2, 3/2, 4/3, in the range where n is 10 or less.
5/3, 5/4, 6/5, 7/4, 7/5, 7/6, 8/7, 9/5, 9/7, 9/8,
10/7, 10/9. Of these, the conversion ratio is 1, 2, 3/2, 4/3, 5 /
The case of 3, 5/4 is illustrated in FIG. As described above, when the display frame rate after the first step is a relatively small value, by setting J = 3 or more, the advantage of the small display frame rate in the first step (the power consumption and the manufacturing cost can be reduced). Reduction) and the advantages (high quality of moving images, reduction of flicker, etc.) due to a large final display frame rate can be achieved at the same time.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、黒挿入法が選択された場合、駆動方法は次のようになる。
In the procedure 1 in the second step, when the black insertion method is selected among the methods of distributing the brightness of the original image to the plurality of sub-images, the driving method is as follows.

第i(iは正の整数)の画像データと、第i+1の画像データと、が、一定の周期Tで順
次用意され、前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさL
を持つ画素が複数並置されることによって構成され、第jのサブ画像表示期間Tだけ
表示される画像であり、前記L、前記T、前記L、前記T、を、サブ画像分配条件を
満たす表示装置の駆動方法であって、少なくとも1つのjにおいて、第jのサブ画像に含
まれる全て画素の明るさLが、L=0であることを特徴とする。ここで、一定の周期
Tで順次用意される画像データとしては、第1のステップにおいて作成された元画像デー
タを用いることができる。すなわち、第1のステップの説明で挙げた全ての表示パターン
を、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and the (i + 1) -th image data are sequentially prepared with a constant period T, and the period T is J (J is an integer of 2 or more) sub-images. Divided into display periods,
The i-th image data is data that allows each of a plurality of pixels to have a unique brightness L, and each of the j-th sub-images (j is an integer of 1 to J) has a unique brightness. L
j is a juxtaposed image, and is displayed during the j-th sub-image display period T j , and the L, T, L j , and T j A driving method of a display device that satisfies the condition, wherein at least one j, the brightness L j of all pixels included in the j-th sub-image is L j = 0. Here, the original image data created in the first step can be used as the image data sequentially prepared at a fixed period T. That is, all the display patterns mentioned in the description of the first step can be combined with the driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It should be noted that the above driving method can be implemented in combination with respect to various n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図75に示すよう
なものとなる。図75に示す駆動方法(様々なnおよびmにおける表示タイミング)の特
徴および利点は既に述べたので、ここでは詳細な説明は省略するが、第2のステップにお
ける手順1において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法
が選択された場合においても同様な利点を有するのは明らかである。たとえば、第1のス
テップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動
きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。
さらに、表示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレー
トが小さい場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクテ
ィブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書
き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な
画質改善効果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚
されない程度に低減することができる。
When the number J of sub-images is determined to be 2 in the procedure 2 in the second step and T 1 = T 2 = T / 2 is determined in the procedure 3, the driving method is shown in FIG. It will be like that. Since the characteristics and advantages of the driving method (display timings at various n and m) shown in FIG. 75 have already been described, detailed description thereof will be omitted here, but in procedure 1 in the second step, the brightness of the original image It is clear that the same advantage is obtained when the black insertion method is selected among the methods for distributing the image to a plurality of sub-images. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved.
Furthermore, when the display frame rate is high, the quality of the moving image can be improved, and when the display frame rate is low, power consumption and manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Furthermore, flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、黒挿入法が選択されることによる特徴的な利点としては、動き補償によって中間画像
を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、
消費電力および装置の製造コストを低減することができることである。さらに、画像デー
タに含まれる階調値によらずに擬似的にインパルス型の表示方法とすることができるため
、動画の品質を向上できる。
Among the methods for distributing the brightness of the original image to the plurality of sub-images in the procedure 1 of the second step, a characteristic advantage of selecting the black insertion method is that an intermediate image is created by motion compensation. Since the operation of the circuit can be stopped or the circuit itself can be omitted from the device,
The power consumption and the manufacturing cost of the device can be reduced. Furthermore, since the impulse-type display method can be made pseudo regardless of the gradation value included in the image data, the quality of the moving image can be improved.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, in step 2, the number J of sub-images is determined to be 2, and in step 3, T 1 =
Although the case where T 2 = T / 2 has been described has been described, it is obvious that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。ただし、上記の駆動方法のように、手順
1において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択さ
れた場合は、サブ画像の明るさを変化させずに、そのまま表示してもよい。なぜならば、
この場合はサブ画像の明るさを変えない場合は、元画像の全体の明るさが暗くなって表示
されるだけであるからである。すなわち、この方法を表示装置の明るさの制御に積極的に
用いることで、動画の品質を向上させつつ、明るさの制御も可能となる。
For example, in the procedure 3 in the second step, when T 1 <T 2 is determined, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined that T 1 > T 2 in the procedure 3 in step S1, the first sub-image can be made darker and the second sub-image can be made lighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. However, when the black insertion method is selected in the method of distributing the brightness of the original image to the plurality of sub-images in the procedure 1 as in the above driving method, the brightness of the sub-image is not changed. Alternatively, it may be displayed as it is. because,
In this case, if the brightness of the sub-image is not changed, the entire brightness of the original image is only darkened and displayed. In other words, by actively using this method for controlling the brightness of the display device, the brightness can be controlled while improving the quality of the moving image.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、黒挿入法が選択された場合においても同様な利点を有するのは明らかで
ある。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比のJ倍)
)倍程度である液晶表示装置に適用することで、画質を向上することができる。
Further, in the procedure 2, it is obvious that the number J of sub-images may be determined to a value other than 2 instead of 2. Since the advantages in that case have already been described, a detailed description is omitted here. Of the methods for distributing the brightness of the original image to a plurality of sub-images in the procedure 1 in the second step, the black insertion method is used. Obviously, the selected case has similar advantages. For example, the response time of the liquid crystal element is 1 / (J times the conversion ratio) of the cycle of the input image data
) The image quality can be improved by applying to a liquid crystal display device of about double.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、時分割階調制御法が選択された場合、駆動方法は次のようになる。
In the procedure 1 in the second step, when the time-division gradation control method is selected from among the methods for distributing the brightness of the original image to the plurality of sub-images, the driving method is as follows.

第i(iは正の整数)の画像データと、第i+1の画像データと、が、一定の周期Tで順
次用意され、前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、前記固有の明るさLは、最大値がLmaxであり、第j(jは1以上J以
下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が複数並置されることに
よって構成され、第jのサブ画像表示期間Tだけ表示される画像であり、前記L、前記
T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方法であって、
前記固有の明るさLを表示するにあたって、(j−1)×Lmax/JからJ×Lmax
/Jの明るさの範囲における明るさの調節は、前記J個のサブ画像表示期間のうち唯1つ
のサブ画像表示期間における明るさの調節によって行なうことを特徴とする。ここで、一
定の周期Tで順次用意される画像データとしては、第1のステップにおいて作成された元
画像データを用いることができる。すなわち、第1のステップの説明で挙げた全ての表示
パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and the (i + 1) -th image data are sequentially prepared with a constant period T, and the period T is J (J is an integer of 2 or more) sub-images. Divided into display periods,
The i-th image data is data that allows each of a plurality of pixels to have a unique brightness L. The unique brightness L has a maximum value L max , and the j-th (j is 1). The sub-image of (an integer less than or equal to J) is an image that is formed by juxtaposing a plurality of pixels each having a unique brightness L j , and is displayed only during the j-th sub-image display period T j. , T, L j , T j , a driving method of a display device that satisfies a sub-image distribution condition,
In displaying the inherent brightness L, from (j−1) × L max / J to J × L max
The adjustment of the brightness in the brightness range of / J is performed by adjusting the brightness in only one sub-image display period among the J sub-image display periods. Here, the original image data created in the first step can be used as the image data sequentially prepared at a fixed period T. That is, all the display patterns mentioned in the description of the first step can be combined with the driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It should be noted that the above driving method can be implemented in combination with respect to various n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図75に示すよう
なものとなる。
図75に示す駆動方法(様々なnおよびmにおける表示タイミング)の特徴および利点は
既に述べたので、ここでは詳細な説明は省略するが、第2のステップにおける手順1にお
いて、元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法が選択
された場合においても同様な利点を有するのは明らかである。たとえば、第1のステップ
における補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑
らかにすることができるため、動画の品質を顕著に向上させることが可能である。さらに
、表示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小
さい場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマ
トリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み
電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改
善効果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されな
い程度に低減することができる。
When the number J of sub-images is determined to be 2 in the procedure 2 in the second step and T 1 = T 2 = T / 2 is determined in the procedure 3, the driving method is shown in FIG. It will be like that.
Since the characteristics and advantages of the driving method (display timings at various n and m) shown in FIG. 75 have already been described, detailed description thereof will be omitted here, but in procedure 1 in the second step, the brightness of the original image It is clear that the same advantage is obtained when the time-division gradation control method is selected among the methods for distributing the image to a plurality of sub-images. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Furthermore, when the display frame rate is high, the quality of the moving image can be improved, and when the display frame rate is low, power consumption and manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Furthermore, flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、時分割階調制御法が選択されることによる特徴的な利点としては、動き補償によって
中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができ
るため、消費電力および装置の製造コストを低減することができることである。さらに、
擬似的にインパルス型の表示方法とすることができるため、動画の品質が向上でき、かつ
、表示装置の明るさが小さくなってしまうことがないため、さらに消費電力を低減できる
Among the methods of distributing the brightness of the original image to the plurality of sub-images in the procedure 1 of the second step, the characteristic advantage of selecting the time-division gradation control method is that the intermediate image is obtained by motion compensation. Since the operation of the circuit for generating the circuit can be stopped or the circuit itself can be omitted from the apparatus, the power consumption and the manufacturing cost of the apparatus can be reduced. further,
Since a pseudo impulse display method can be used, the quality of moving images can be improved and the brightness of the display device does not decrease, so that power consumption can be further reduced.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, in step 2, the number J of sub-images is determined to be 2, and in step 3, T 1 =
Although the case where T 2 = T / 2 has been described has been described, it is obvious that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。こうすることで、元画像をきちんと人間
の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもで
きるため、動画の品質を向上できる。
For example, in the procedure 3 in the second step, when T 1 <T 2 is determined, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined that T 1 > T 2 in the procedure 3 in step S1, the first sub-image can be made darker and the second sub-image can be made lighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは
明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比
のJ倍))倍程度である液晶表示装置に適用することで、画質を向上することができる。
Further, in the procedure 2, it is obvious that the number J of sub-images may be determined to a value other than 2 instead of 2. Since the advantages in that case have already been described, detailed description is omitted here, but among the methods of distributing the brightness of the original image to a plurality of sub-images in step 1 in the second step, time-division gradation Obviously, when the control method is selected, it has similar advantages. For example, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1 / (J times the conversion ratio) of the cycle of the input image data.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、ガンマ補完法が選択された場合、駆動方法は次のようになる。
In the procedure 1 in the second step, when the gamma complement method is selected among the methods for distributing the brightness of the original image to the plurality of sub-images, the driving method is as follows.

第i(iは正の整数)の画像データと、第i+1の画像データと、が、一定の周期Tで順
次用意され、前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさL
を持つ画素が複数並置されることによって構成され、第jのサブ画像表示期間Tだけ
表示される画像であり、前記L、前記T、前記L、前記T、を、サブ画像分配条件を
満たす表示装置の駆動方法であって、それぞれのサブ画像において、階調に対する明るさ
の変化の特性を、線形からずらし、線形から明るい方へずらした明るさの量の合計と、線
形から暗い方へずらした明るさの量の合計が、全ての階調において概等しいことを特徴と
する。ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにお
いて作成された元画像データを用いることができる。すなわち、第1のステップの説明で
挙げた全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and the (i + 1) -th image data are sequentially prepared with a constant period T, and the period T is J (J is an integer of 2 or more) sub-images. Divided into display periods,
The i-th image data is data that allows each of a plurality of pixels to have a unique brightness L, and each of the j-th sub-images (j is an integer of 1 to J) has a unique brightness. L
j is a juxtaposed image, and is displayed during the j-th sub-image display period T j , and the L, T, L j , and T j are divided into sub-image distributions. A driving method of a display device that satisfies the conditions, and in each sub-image, the brightness change characteristic with respect to gradation is shifted from linear, and the total amount of brightness shifted from linear to brighter is calculated from the linearity. The total amount of brightness shifted to the darker side is approximately equal in all gradations. Here, the original image data created in the first step can be used as the image data sequentially prepared at a fixed period T. That is, all the display patterns mentioned in the description of the first step can be combined with the driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It should be noted that the above driving method can be implemented in combination with respect to various n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図75に示すよう
なものとなる。
図75に示す駆動方法(様々なnおよびmにおける表示タイミング)の特徴および利点は
既に述べたので、ここでは詳細な説明は省略するが、第2のステップにおける手順1にお
いて、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法が選択され
た場合においても同様な利点を有するのは明らかである。たとえば、第1のステップにお
ける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表
示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小さい
場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマトリ
クス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧
不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効
果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されない程
度に低減することができる。
When the number J of sub-images is determined to be 2 in the procedure 2 in the second step and T 1 = T 2 = T / 2 is determined in the procedure 3, the driving method is shown in FIG. It will be like that.
Since the features and advantages of the driving method (display timings at various n and m) shown in FIG. 75 have already been described, detailed description will be omitted here, but in step 1 in the second step, the brightness of the original image It is clear that the same advantage is obtained when the gamma complement method is selected among the methods for distributing the image to a plurality of sub-images. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Furthermore, when the display frame rate is high, the quality of the moving image can be improved, and when the display frame rate is low, power consumption and manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against a failure such as a trailing image or an afterimage. Furthermore, flicker that appears due to AC driving can be reduced to a level that is not perceived by human eyes.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、ガンマ補完法が選択されることによる特徴的な利点としては、動き補償によって中間
画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるた
め、消費電力および装置の製造コストを低減することができることである。さらに、画像
データに含まれる階調値によらずに擬似的にインパルス型の表示方法とすることができる
ため、動画の品質を向上できる。さらに、画像データを直接ガンマ変換することによって
サブ画像を求めてもよい。この場合は、動画の動きの大きさなどによって、様々にガンマ
値を制御できる利点を有する。さらに、画像データは直接ガンマ変換せず、デジタルアナ
ログ変換回路(DAC)の参照電圧を変えることによって、ガンマ値を変化させたサブ画
像を求める構成であってもよい。この場合は、画像データを直接ガンマ変換することがな
いので、ガンマ変換を行なう回路を停止または当該回路自体を装置から省略することがで
きるため、消費電力および装置の製造コストを低減することができる。さらに、ガンマ補
完法においては、階調に対するそれぞれのサブ画像の明るさLの変化がガンマ曲線にし
たがっているため、それぞれのサブ画像がそれ自体で階調を滑らかに表示でき、最終的に
人間の目で知覚される画像の品質も向上するという利点を有する。
In the procedure 1 of the second step, among the methods for distributing the brightness of the original image to a plurality of sub-images, a characteristic advantage of selecting the gamma complement method is that an intermediate image is created by motion compensation. Since the operation of the circuit can be stopped or the circuit itself can be omitted from the apparatus, the power consumption and the manufacturing cost of the apparatus can be reduced. Furthermore, since the impulse-type display method can be made pseudo regardless of the gradation value included in the image data, the quality of the moving image can be improved. Further, the sub-image may be obtained by directly gamma-converting the image data. In this case, there is an advantage that the gamma value can be controlled variously depending on the magnitude of the motion of the moving image. Further, the image data may not be directly gamma-converted, and the sub-image with the changed gamma value may be obtained by changing the reference voltage of the digital-analog converter circuit (DAC). In this case, since the image data is not directly gamma-converted, a circuit for performing gamma conversion can be stopped or the circuit itself can be omitted from the apparatus, so that power consumption and manufacturing cost of the apparatus can be reduced. . Further, in the gamma complement method, since the change in the brightness L j of each sub-image with respect to the gradation follows the gamma curve, each sub-image can display the gradation smoothly by itself, and finally the human The image quality perceived by the eyes is also improved.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, in step 2, the number J of sub-images is determined to be 2, and in step 3, T 1 =
Although the case where T 2 = T / 2 has been described has been described, it is obvious that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。なお、上記の駆動方法のように、手順1
において、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ法が選択され
た場合は、サブ画像の明るさを変化させる場合に、ガンマ値を変化させてもよい。すなわ
ち、第2のサブ画像の表示タイミングにしたがって、ガンマ値を決めてもよい。こうする
ことで、画像全体の明るさを変化させる回路を停止または当該回路自体を装置から省略す
ることができるため、消費電力および装置の製造コストを低減することができる。
For example, in the procedure 3 in the second step, when T 1 <T 2 is determined, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined that T 1 > T 2 in the procedure 3 in step S1, the first sub-image can be made darker and the second sub-image can be made lighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. As in the above driving method, the procedure 1
In the method of distributing the brightness of the original image to the plurality of sub-images, when the gamma method is selected, the gamma value may be changed when the brightness of the sub-image is changed. That is, the gamma value may be determined according to the display timing of the second sub-image. In this way, a circuit that changes the brightness of the entire image can be stopped or the circuit itself can be omitted from the apparatus, so that power consumption and manufacturing cost of the apparatus can be reduced.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは
明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比
のJ倍))倍程度である液晶表示装置に適用することで、画質を向上することができる。
Further, in the procedure 2, it is obvious that the number J of sub-images may be determined to a value other than 2 instead of 2. Since the advantages in that case have already been described, detailed description is omitted here, but among the methods of distributing the brightness of the original image to a plurality of sub-images in step 1 in the second step, time-division gradation Obviously, when the control method is selected, it has similar advantages. For example, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1 / (J times the conversion ratio) of the cycle of the input image data.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について、詳細
に説明する。
Next, another example of the driving method determined by the procedure in the second step will be described in detail.

第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ画像と
して用いる方法が選択され、第2のステップにおける手順2において、サブ画像の数が2
と決定され、第2のステップにおける手順3において、T1=T2=T/2と決定された
場合は、第2のステップにおける手順によって決められる駆動方法は、次のようになる。
In the procedure 1 in the second step, a method of using the intermediate image obtained by motion compensation as a sub-image is selected. In the procedure 2 in the second step, the number of sub-images is 2
And in the procedure 3 in the second step, when T1 = T2 = T / 2 is determined, the driving method determined by the procedure in the second step is as follows.

第i(iは正の整数)の画像データと、第i+1の画像データと、が、一定の周期Tで順
次用意され、第k(kは正の整数)の画像と、第k+1の画像と、第k+2の画像と、を
、元画像データの周期の1/2倍の間隔で順次表示する表示装置の駆動方法であって、前
記第kの画像は、前記第iの画像データにしたがって表示され、前記第k+1の画像は、
前記第iの画像データから前記第i+1の画像データまでの動きを1/2倍した動きに相
当する画像データにしたがって表示され、前記第k+2の画像は、前記第i+1の画像デ
ータにしたがって表示されることを特徴とする。ここで、一定の周期Tで順次用意される
画像データとしては、第1のステップにおいて作成された元画像データを用いることがで
きる。すなわち、第1のステップの説明で挙げた全ての表示パターンを、上記駆動方法と
組み合わせることができる。
The i-th (i is a positive integer) image data and the (i + 1) -th image data are sequentially prepared at a constant period T, and the k-th (k is a positive integer) image, the k + 1-th image, , The k + 2 image sequentially at intervals of ½ times the period of the original image data, wherein the kth image is displayed according to the i th image data. And the k + 1 th image is
The image from the i-th image data to the (i + 1) -th image data is displayed according to the image data corresponding to a movement that is halved, and the k + 2 image is displayed according to the (i + 1) -th image data. It is characterized by that. Here, the original image data created in the first step can be used as the image data sequentially prepared at a fixed period T. That is, all the display patterns mentioned in the description of the first step can be combined with the driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It should be noted that the above driving method can be implemented in combination with respect to various n and m used in the first step.

第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ画像と
して用いる方法が選択されることによる特徴的な利点は、第1のステップにおける手順に
おいて、動き補償によって求めた中間画像を補間画像とする場合に、第1のステップにお
いて用いた中間画像を求める方法が、第2のステップでもそのままの方法で用いることが
できる点である。すなわち、動き補償によって中間画像を求める回路を、第1のステップ
だけではなく、第2のステップでも利用することができるので、回路を有効に利用できる
ようになり、処理効率を向上できる。また、画像の動きをさらに滑らかにすることができ
るため、動画の品質をさらに向上させることができる。
In the procedure 1 in the second step, the characteristic advantage of selecting the method using the intermediate image obtained by motion compensation as a sub-image is that the intermediate image obtained by motion compensation in the procedure in the first step is selected. When the interpolated image is used, the method for obtaining the intermediate image used in the first step can be used as it is in the second step. That is, a circuit for obtaining an intermediate image by motion compensation can be used not only in the first step but also in the second step, so that the circuit can be used effectively and the processing efficiency can be improved. In addition, since the movement of the image can be further smoothed, the quality of the moving image can be further improved.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, in step 2, the number J of sub-images is determined to be 2, and in step 3, T 1 =
Although the case where T 2 = T / 2 has been described has been described, it is obvious that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。こうすることで、元画像をきちんと人間
の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもで
きるため、動画の品質を向上できる。なお、上記の駆動方法のように、手順2において、
動き補償によって求めた中間画像をサブ画像として用いる方法が選択された場合は、サブ
画像の明るさを変化させなくてもよい。なぜならば、中間状態の画像はそれ自体で画像と
して完結しているため、第2のサブ画像の表示タイミングが変化しても、人間の目に知覚
される画像としては変化しないためである。この場合は、画像全体の明るさを変化させる
回路を停止または当該回路自体を装置から省略することができるため、消費電力および装
置の製造コストを低減することができる。
For example, in the procedure 3 in the second step, when T 1 <T 2 is determined, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined that T 1 > T 2 in the procedure 3 in step S1, the first sub-image can be made darker and the second sub-image can be made lighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. As in the above driving method, in step 2,
When a method using an intermediate image obtained by motion compensation as a sub-image is selected, the brightness of the sub-image need not be changed. This is because the image in the intermediate state is completed as an image by itself, so that even if the display timing of the second sub-image changes, the image perceived by human eyes does not change. In this case, since the circuit that changes the brightness of the entire image can be stopped or the circuit itself can be omitted from the apparatus, power consumption and manufacturing cost of the apparatus can be reduced.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ
画像として用いる方法が選択された場合においても同様な利点を有するのは明らかである
。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比のJ倍))倍
程度である液晶表示装置に適用することで、画質を向上することができる。
Further, in the procedure 2, it is obvious that the number J of sub-images may be determined to a value other than 2 instead of 2. Since the advantages in that case have already been described, detailed description will be omitted here, but the same applies when the method using the intermediate image obtained by motion compensation as the sub image is selected in step 1 in the second step. Obviously, it has many advantages. For example, the image quality can be improved by applying to a liquid crystal display device in which the response time of the liquid crystal element is about 1 / (J times the conversion ratio) of the cycle of the input image data.

次に、図77を参照して、入力フレームレートと表示フレームレートが異なる場合の、フ
レームレート変換方法の具体例について説明する。図77(A)乃至(C)に示す方法に
おいては、画像上の円形の領域がフレームによって位置が変化する領域であり、画像上の
三角形の領域がフレームによって位置がほぼ変化しない領域であるとしている。ただし、
これは説明のための例であり、表示される画像はこれに限定されない。図77(A)乃至
(C)の方法は、様々な画像に対して適用することができる。
Next, a specific example of a frame rate conversion method when the input frame rate and the display frame rate are different will be described with reference to FIG. In the method shown in FIGS. 77A to 77C, it is assumed that a circular area on the image is an area whose position changes depending on the frame, and a triangular area on the image is an area whose position hardly changes depending on the frame. Yes. However,
This is an example for explanation, and the displayed image is not limited to this. The methods shown in FIGS. 77A to 77C can be applied to various images.

図77(A)は、表示フレームレートが入力フレームレートの2倍(変換比が2)である
場合を表している。変換比が2である場合は、変換比が2より小さい場合よりも動画の品
質を向上できるという利点を有する。さらに、変換比が2である場合は、変換比が2より
大きい場合よりも消費電力および製造コストを低減できるという利点を有する。図77(
A)は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表したも
のである。ここで、注目している画像のことを、第pの画像(pは正の整数)と表記する
こととする。そして、注目している画像の次に表示される画像を、第(p+1)の画像、
注目している画像の前に表示される画像を、第(p―1)の画像、というように、注目し
ている画像からどれだけ離れて表示されるかということを、便宜的に表記することとする
。そして、画像180701は第pの画像、画像180702は第(p+1)の画像、画
像180703は第(p+2)の画像、画像180704は第(p+3)の画像、画像1
80705は第(p+4)の画像であるとする。期間Tinは、入力画像データの周期を
表している。なお、図77(A)は変換比が2である場合を表しているため、期間Tin
は、第pの画像が表示されてから第(p+1)の画像が表示されるまで期間の2倍の長さ
となる。
FIG. 77A shows a case where the display frame rate is twice the input frame rate (conversion ratio is 2). When the conversion ratio is 2, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 2. Furthermore, when the conversion ratio is 2, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 2. 77 (
A) schematically shows the temporal change of the displayed image with the horizontal axis as time. Here, the image of interest is referred to as a p-th image (p is a positive integer). The image displayed next to the image of interest is the (p + 1) th image,
For the sake of convenience, how far away from the image of interest the image that is displayed before the image of interest is displayed, such as the (p-1) -th image. I will do it. The image 180701 is the pth image, the image 180702 is the (p + 1) th image, the image 180703 is the (p + 2) th image, the image 180704 is the (p + 3) th image, the image1
It is assumed that 80705 is the (p + 4) th image. The period Tin represents the cycle of the input image data. Note that FIG. 77A illustrates the case where the conversion ratio is 2, and thus the period Tin
Is twice as long as the period from when the p-th image is displayed until the (p + 1) -th image is displayed.

ここで、第(p+1)の画像180702は、第pの画像180701から第(p+2)
の画像180703までの画像の変化量を検出することで、第pの画像180701およ
び第(p+2)の画像180703の中間状態となるように作成された画像であってもよ
い。図77(A)では、フレームによって位置が変化する領域(円形の領域)と、フレー
ムによって位置がほぼ変化しない領域(三角形の領域)と、によって、中間状態の画像の
様子を表している。すなわち、第(p+1)の画像180702における円形の領域の位
置は、第pの画像180701における位置と、第(p+2)の画像180703におけ
る位置の中間の位置としている。つまり、第(p+1)の画像180702は、動き補償
を行なって画像データを補間したものである。このように、画像上で動きのある物体に対
して動き補償を行い、画像データを補間することによって、なめらかな表示を行なうこと
ができる。
Here, the (p + 1) -th image 180702 is changed from the p-th image 180701 to the (p + 2) -th image.
It may be an image created so as to be in an intermediate state between the p-th image 180701 and the (p + 2) -th image 180703 by detecting the amount of change in the image up to the image 180703. In FIG. 77A, the state of the image in the intermediate state is represented by a region whose position changes with the frame (circular region) and a region whose position does not substantially change with the frame (triangular region). That is, the position of the circular area in the (p + 1) th image 180702 is an intermediate position between the position in the pth image 180701 and the position in the (p + 2) image 180703. That is, the (p + 1) th image 180702 is obtained by performing motion compensation and interpolating image data. Thus, smooth display can be performed by performing motion compensation on an object having motion on the image and interpolating the image data.

さらに、第(p+1)の画像180702は、第pの画像180701および第(p+2
)の画像180703の中間状態となるように作成された上で、画像の輝度を一定の規則
で制御した画像であってもよい。一定の規則とは、たとえば、図77(A)のように、第
pの画像180701の代表的な輝度をL、第(p+1)の画像180702の代表的な
輝度をLcとしたとき、LとLcで、L>Lcという関係があってもよい。望ましくは、
0.1L<Lc<0.8Lという関係があってもよい。さらに望ましくは、0.2L<L
c<0.5Lという関係があってもよい。または、逆にLとLcで、L<Lcという関係
があってもよい。望ましくは、0.1Lc<L<0.8Lcという関係があってもよい。
さらに望ましくは、0.2Lc<L<0.5Lcという関係があってもよい。このように
することで、表示を擬似的にインパルス型とすることができるため、目の残像を抑えるこ
とができる。
Further, the (p + 1) -th image 180702 includes the p-th image 180701 and the (p + 2) -th image.
The image may be an image in which the brightness of the image is controlled according to a certain rule. For example, as shown in FIG. 77 (A), the fixed rule is L when the representative luminance of the p-th image 180701 is L and the representative luminance of the (p + 1) -th image 180702 is Lc. Lc may have a relationship of L> Lc. Preferably
There may be a relationship of 0.1L <Lc <0.8L. More desirably, 0.2L <L
There may be a relationship of c <0.5L. Or conversely, there may be a relationship of L <Lc between L and Lc. Desirably, there may be a relationship of 0.1Lc <L <0.8Lc.
More desirably, there may be a relationship of 0.2Lc <L <0.5Lc. By doing so, the display can be made pseudo-impulse type, so that an afterimage of the eye can be suppressed.

なお、画像の代表的な輝度については、後に図78を参照して詳しく述べる。 Note that typical luminance of an image will be described in detail later with reference to FIG.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
In this way, there are two different causes for moving image blur (that is, the movement of the image is not smooth,
And the afterimage of the eye) can be solved at the same time to greatly reduce motion blur.

さらに、第(p+3)の画像180704についても、第(p+2)の画像180703
および第(p+4)の画像180705から同様な方法を用いて作成されてもよい。すな
わち、第(p+3)の画像180704は、第(p+2)の画像180703から第(p
+4)の画像180705までの画像の変化量を検出することで、第(p+2)の画像1
80703および第(p+4)の画像180705の中間状態となるように作成された画
像であって、さらに、画像の輝度を一定の規則で制御した画像であってもよい。
Further, for the (p + 3) -th image 180704, the (p + 2) -th image 180703 is also used.
It may also be created from the (p + 4) th image 180705 using a similar method. That is, the (p + 3) -th image 180704 is changed from the (p + 2) -th image 180703 to the (p + 2) -th image 180704.
By detecting the amount of change in the image up to +4) image 180705, the (p + 2) th image 1
The image may be an image created so as to be in an intermediate state between the 80703 and the (p + 4) th image 180705, and the image brightness may be controlled according to a certain rule.

図77(B)は、表示フレームレートが、入力フレームレートの3倍(変換比が3)であ
る場合を表している。図77(B)は、横軸を時間として、表示される画像の時間的な変
化の様子を、模式的に表したものである。画像180711は第pの画像、画像1807
12は第(p+1)の画像、画像180713は第(p+2)の画像、画像180714
は第(p+3)の画像、画像180715は第(p+4)の画像、画像180716は第
(p+5)の画像、画像180717は第(p+6)の画像であるとする。期間Tinは
、入力画像データの周期を表している。なお、図77(B)は変換比が3である場合を表
しているため、期間Tinは、第pの画像が表示されてから第(p+1)の画像が表示さ
れるまで期間の3倍の長さとなる。
FIG. 77B shows a case where the display frame rate is three times the input frame rate (conversion ratio is 3). FIG. 77 (B) schematically shows the temporal change of the displayed image with the horizontal axis as time. An image 180711 is a p-th image, an image 1807
12 is a (p + 1) th image, and image 180713 is a (p + 2) th image, image 180714.
Is the (p + 3) th image, image 180715 is the (p + 4) th image, image 180716 is the (p + 5) th image, and image 180717 is the (p + 6) th image. The period Tin represents the cycle of the input image data. Note that FIG. 77B illustrates a case where the conversion ratio is 3, so that the period Tin is three times the period from when the p-th image is displayed until when the (p + 1) -th image is displayed. It becomes length.

ここで、第(p+1)の画像180712および第(p+2)の画像180713は、第
pの画像180711から第(p+3)の画像180714までの画像の変化量を検出す
ることで、第pの画像180711および第(p+3)の画像180714の中間状態と
なるように作成された画像であってもよい。図77(B)では、フレームによって位置が
変化する領域(円形の領域)と、フレームによって位置がほぼ変化しない領域(三角形の
領域)と、によって、中間状態の画像の様子を表している。すなわち、第(p+1)の画
像180712および第(p+2)の画像180713における円形の領域の位置は、第
pの画像180711における位置と、第(p+3)の画像180714における位置の
中間の位置としている。具体的には、第pの画像180711および第(p+3)の画像
180714から検出した、円形の領域が移動する量をXとしたとき、第(p+1)の画
像180712における円形の領域の位置は、第pの画像180711における位置から
、(1/3)X程度変位した位置であっても良い。さらに、第(p+2)の画像1807
13における円形の領域の位置は、第pの画像180711における位置から、(2/3
)X程度変位した位置であっても良い。つまり、第(p+1)の画像180712および
第(p+2)の画像180713は、動き補償を行なって画像データを補間したものであ
る。このように、画像上で動きのある物体に対して動き補償を行い、画像データを補間す
ることにより、なめらかな表示を行なうことができる。
Here, the (p + 1) -th image 180712 and the (p + 2) -th image 180713 detect the amount of change in the image from the p-th image 180711 to the (p + 3) -th image 180714, and thereby the p-th image 180711. It may also be an image created so as to be in an intermediate state between the (p + 3) -th image 180714. In FIG. 77B, the state of the image in the intermediate state is represented by a region (a circular region) whose position is changed by the frame and a region (a triangular region) whose position is not substantially changed by the frame. That is, the position of the circular area in the (p + 1) th image 180712 and the (p + 2) image 180713 is set to a position intermediate between the position in the pth image 180711 and the position in the (p + 3) image 180714. Specifically, when the amount of movement of the circular area detected from the p-th image 180711 and the (p + 3) image 180714 is X, the position of the circular area in the (p + 1) -th image 180712 is It may be a position displaced about (1/3) X from the position in the p-th image 180711. Furthermore, the (p + 2) -th image 1807
The position of the circular area in 13 is (2/3) from the position in the p-th image 180711.
) The position may be displaced by about X. That is, the (p + 1) th image 180712 and the (p + 2) image 180713 are obtained by performing motion compensation and interpolating image data. Thus, smooth display can be performed by performing motion compensation on an object having motion on an image and interpolating image data.

さらに、第(p+1)の画像180712および第(p+2)の画像180713は、第
pの画像180711および第(p+3)の画像180714の中間状態となるように作
成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは
、たとえば、図77(B)のように、第pの画像180711の代表的な輝度をL、第(
p+1)の画像180712の代表的な輝度をLc1、第(p+2)の画像180713
の代表的な輝度をLc2としたとき、L、Lc1、Lc2において、L>Lc1またはL
>Lc2またはLc1=Lc2という関係があってもよい。望ましくは、0.1L<Lc
1=Lc2<0.8Lという関係があってもよい。さらに望ましくは、0.2L<Lc=
Lc2<0.5Lという関係があってもよい。または、逆にL、Lc1、Lc2において
、L<Lc1またはL<Lc2またはLc1=Lc2という関係があってもよい。望まし
くは、0.1Lc1=0.1Lc2<L<0.8Lc1=0.8Lc2という関係があっ
てもよい。さらに望ましくは、0.2Lc1=0.2Lc2<L<0.5Lc1=0.5
Lc2という関係があってもよい。このようにすることで、表示を擬似的にインパルス型
とすることができるため、目の残像を抑えることができる。または、輝度を変化させる画
像が交互に現れるようにしてもよい。こうすることで、輝度が変化する周期を短くするこ
とができるので、フリッカを低減することができる。
Furthermore, the (p + 1) -th image 180712 and the (p + 2) -th image 180713 are created so as to be in an intermediate state between the p-th image 180711 and the (p + 3) -th image 180714, and the brightness of the image is constant. The image may be controlled according to the rules. The certain rule is, for example, as shown in FIG. 77 (B), the representative luminance of the p-th image 180711 is L,
The representative luminance of the (p + 1) image 180712 is Lc1, and the (p + 2) th image 180713 is.
When Lc2 is a representative luminance, L> Lc1 or L in L, Lc1, and Lc2
There may be a relationship of> Lc2 or Lc1 = Lc2. Desirably, 0.1 L <Lc
There may be a relationship of 1 = Lc2 <0.8L. More preferably, 0.2L <Lc =
There may be a relationship of Lc2 <0.5L. Or, conversely, in L, Lc1, and Lc2, there may be a relationship of L <Lc1 or L <Lc2 or Lc1 = Lc2. Desirably, there may be a relationship of 0.1Lc1 = 0.1Lc2 <L <0.8Lc1 = 0.8Lc2. More preferably, 0.2Lc1 = 0.2Lc2 <L <0.5Lc1 = 0.5
There may be a relationship of Lc2. By doing so, the display can be made pseudo-impulse type, so that an afterimage of the eye can be suppressed. Or you may make it the image which changes a brightness | luminance appear alternately. By doing so, the cycle in which the luminance changes can be shortened, and flicker can be reduced.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
In this way, there are two different causes for moving image blur (that is, the movement of the image is not smooth,
And the afterimage of the eye) can be solved at the same time to greatly reduce motion blur.

さらに、第(p+4)の画像180715および第(p+5)の画像180716につい
ても、第(p+3)の画像180714および第(p+6)の画像180717から同様
な方法を用いて作成されてもよい。すなわち、第(p+4)の画像180715および第
(p+5)の画像180716は、第(p+3)の画像180714から第(p+6)の
画像180717までの画像の変化量を検出することで、第(p+3)の画像18071
4および第(p+6)の画像180717の中間状態となるように作成された画像であっ
て、さらに、画像の輝度を一定の規則で制御した画像であってもよい。
Further, the (p + 4) image 180715 and the (p + 5) image 180716 may also be created from the (p + 3) image 180714 and the (p + 6) image 180717 using the same method. That is, the (p + 4) -th image 180715 and the (p + 5) -th image 180716 are detected by detecting the amount of change in the image from the (p + 3) -th image 180714 to the (p + 6) -th image 180717 (p + 3). Image 18071
The image may be an image created so as to be in an intermediate state between the fourth and (p + 6) th images 180717, and the image brightness may be controlled according to a certain rule.

なお、図77(B)の方法を用いると、表示フレームレートが大きいので、画像の動きが
目の動きによく追従できるようになり、画像の動きをなめらかに表示することができるた
め、動画ボケを大幅に低減することができる。
Note that when the method of FIG. 77B is used, since the display frame rate is large, the movement of the image can follow the movement of the eyes well, and the movement of the image can be displayed smoothly. Can be greatly reduced.

図77(C)は、表示フレームレートが、入力フレームレートの1.5倍(変換比1.5
)である場合を表している。図77(C)は、横軸を時間として、表示される画像の時間
的な変化の様子を、模式的に表したものである。画像180721は第pの画像、画像1
80722は第(p+1)の画像、画像180723は第(p+2)の画像、画像180
724は第(p+3)の画像であるとする。なお、実際には表示されなくてもよいが、画
像180725は入力画像データであり、第(p+1)の画像180722および第(p
+2)の画像180723が作成されるために用いられていてもよい。期間Tinは、入
力画像データの周期を表している。なお、図77(C)は変換比が1.5である場合を表
しているため、期間Tinは、第pの画像が表示されてから第(p+1)の画像が表示さ
れるまで期間の1.5倍の長さとなる。
In FIG. 77C, the display frame rate is 1.5 times the input frame rate (conversion ratio 1.5).
). FIG. 77C schematically shows the temporal change of the displayed image with the horizontal axis as time. Image 180721 is the pth image, image 1
80722 is the (p + 1) -th image, image 180723 is the (p + 2) -th image, and image 180
Suppose that 724 is the (p + 3) th image. Although not actually displayed, the image 180725 is input image data, and the (p + 1) th image 180722 and the (p
+2) image 180723 may be used to create the image. The period Tin represents the cycle of the input image data. Note that FIG. 77C illustrates the case where the conversion ratio is 1.5, and thus the period Tin is a period from the display of the p-th image to the display of the (p + 1) -th image. .5 times longer.

ここで、第(p+1)の画像180722および第(p+2)の画像180723は、第
pの画像180721から画像180725を経由して第(p+3)の画像180724
までの画像の変化量を検出することで、第pの画像180721および第(p+3)の画
像180724の中間状態となるように作成された画像であってもよい。図77(C)で
は、フレームによって位置が変化する領域(円形の領域)と、フレームによって位置がほ
ぼ変化しない領域(三角形の領域)と、によって、中間状態の画像の様子を表している。
すなわち、第(p+1)の画像180722および第(p+2)の画像180723にお
ける円形の領域の位置は、第pの画像180721における位置と、第(p+3)の画像
180724における位置の中間の位置としている。つまり、第(p+1)の画像180
722および第(p+2)の画像180723は、動き補償を行なって画像データを補間
したものである。このように、画像上で動きのある物体に対して動き補償を行い、画像デ
ータを補間することにより、なめらかな表示を行なうことができる。
Here, the (p + 1) -th image 180722 and the (p + 2) -th image 180723 are transmitted from the p-th image 180721 through the image 180725 to the (p + 3) -th image 180724.
The image may be an image created so as to be in an intermediate state between the p-th image 180721 and the (p + 3) -th image 180724 by detecting the change amount of the image up to. In FIG. 77C, the state of the image in the intermediate state is represented by a region (a circular region) whose position is changed by the frame and a region (a triangular region) whose position is not substantially changed by the frame.
That is, the position of the circular area in the (p + 1) th image 180722 and the (p + 2) th image 180723 is an intermediate position between the position in the pth image 180721 and the position in the (p + 3) image 180724. That is, the (p + 1) th image 180
The 722 and the (p + 2) -th image 180723 are obtained by performing motion compensation and interpolating image data. Thus, smooth display can be performed by performing motion compensation on an object having motion on an image and interpolating image data.

さらに、第(p+1)の画像180722および第(p+2)の画像180723は、第
pの画像180721および第(p+3)の画像180724の中間状態となるように作
成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは
、たとえば、図77(C)のように、第pの画像180721の代表的な輝度をL、第(
p+1)の画像180722の代表的な輝度をLc1、第(p+2)の画像180723
の代表的な輝度をLc2としたとき、L、Lc1、Lc2において、L>Lc1またはL
>Lc2またはLc1=Lc2という関係があってもよい。望ましくは、0.1L<Lc
1=Lc2<0.8Lという関係があってもよい。さらに望ましくは、0.2L<Lc=
Lc2<0.5Lという関係があってもよい。または、逆にL、Lc1、Lc2において
、L<Lc1またはL<Lc2またはLc1=Lc2という関係があってもよい。望まし
くは、0.1Lc1=0.1Lc2<L<0.8Lc1=0.8Lc2という関係があっ
てもよい。さらに望ましくは、0.2Lc1=0.2Lc2<L<0.5Lc1=0.5
Lc2という関係があってもよい。このようにすることで、表示を擬似的にインパルス型
とすることができるため、目の残像を抑えることができる。または、輝度を変化させる画
像が交互に現れるようにしてもよい。こうすることで、輝度が変化する周期を短くするこ
とができるので、フリッカを低減することができる。
Further, the (p + 1) -th image 180722 and the (p + 2) -th image 180723 are created so as to be in an intermediate state between the p-th image 180721 and the (p + 3) -th image 180724, and the brightness of the image is constant. The image may be controlled according to the rules. The certain rule is, for example, as shown in FIG. 77C, the representative luminance of the p-th image 180721 is L,
The typical luminance of the (p + 1) -th image 180722 is Lc1, and the (p + 2) -th image 180723.
When Lc2 is a representative luminance, L> Lc1 or L in L, Lc1, and Lc2
There may be a relationship of> Lc2 or Lc1 = Lc2. Desirably, 0.1 L <Lc
There may be a relationship of 1 = Lc2 <0.8L. More preferably, 0.2L <Lc =
There may be a relationship of Lc2 <0.5L. Or, conversely, in L, Lc1, and Lc2, there may be a relationship of L <Lc1 or L <Lc2 or Lc1 = Lc2. Desirably, there may be a relationship of 0.1Lc1 = 0.1Lc2 <L <0.8Lc1 = 0.8Lc2. More preferably, 0.2Lc1 = 0.2Lc2 <L <0.5Lc1 = 0.5
There may be a relationship of Lc2. By doing so, the display can be made pseudo-impulse type, so that an afterimage of the eye can be suppressed. Or you may make it the image which changes a brightness | luminance appear alternately. By doing so, the cycle in which the luminance changes can be shortened, and flicker can be reduced.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
In this way, there are two different causes for moving image blur (that is, the movement of the image is not smooth,
And the afterimage of the eye) can be solved at the same time to greatly reduce motion blur.

なお、図77(C)の方法を用いると、表示フレームレートが小さいので、表示装置に信
号を書き込む時間を長くすることができる。そのため、表示装置のクロック周波数を小さ
くできるので、消費電力を低減することができる。また、動き補償を行なう処理速度を遅
くできるので、消費電力を低減することができる。
Note that when the method in FIG. 77C is used, the display frame rate is low, so that the time for writing a signal to the display device can be extended. Therefore, the clock frequency of the display device can be reduced, so that power consumption can be reduced. In addition, since the processing speed for performing motion compensation can be reduced, power consumption can be reduced.

次に、図78を参照して、画像の代表的な輝度について説明する。図78(A)乃至(D
)に示す図は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表
したものである。図78(E)は、ある領域内の画像の輝度を測定する方法の一例である
Next, typical luminance of an image will be described with reference to FIG. 78 (A) to (D
The diagram shown in () schematically represents a temporal change in the displayed image with the horizontal axis as time. FIG. 78E illustrates an example of a method for measuring the luminance of an image in a certain region.

画像の輝度を測定する方法としては、画像を構成するそれぞれの画素に対し、個別に輝度
を測定する方法がある。この方法を用いると、画像の細部まで厳密に輝度を測定すること
ができる。
As a method of measuring the luminance of an image, there is a method of measuring the luminance individually for each pixel constituting the image. When this method is used, it is possible to measure the brightness strictly to the details of the image.

ただし、画像を構成するそれぞれの画素に対し、個別に輝度を測定する方法は、非常に労
力を要するため、別の方法を用いてもよい。画像の輝度を測定する別の方法としては、画
像内のある領域に注目し、その領域の平均的な輝度を測定する方法がある。この方法によ
って、簡易に画像の輝度を測定することができる。本実施の形態においては、画像内のあ
る領域の平均的な輝度を測定する方法によって求めた輝度を、便宜的に、画像の代表的な
輝度と呼ぶこととする。
However, since the method of measuring the luminance individually for each pixel constituting the image is very labor intensive, another method may be used. As another method for measuring the luminance of the image, there is a method of paying attention to a certain area in the image and measuring the average luminance of the area. By this method, the brightness of the image can be easily measured. In the present embodiment, the luminance obtained by the method of measuring the average luminance of a certain area in the image is referred to as the representative luminance of the image for convenience.

そして、画像の代表的な輝度を求めるために、画像内のどの領域に注目するかという点に
ついて、以下で説明する。
Then, in order to obtain the representative luminance of the image, a description will be given below of which region in the image is focused.

図78(A)は、画像の変化に対し、位置がほぼ変化しない領域(三角形の領域)の輝度
を、画像の代表的な輝度とする方法の例を表している。期間Tinは入力画像データの周
期、画像180801は第pの画像、画像180802は第(p+1)の画像、画像18
0803は第(p+2)の画像、第1の領域180804は第pの画像180801にお
ける輝度測定領域、第2の領域180805は第(p+1)の画像180802における
輝度測定領域、第3の領域180806は第(p+2)の画像180803における輝度
測定領域を、それぞれ表している。ここで、第1乃至第3の領域は、装置内の空間的な位
置としては、概同じであるとしてよい。つまり、第1乃至第3の領域で画像の代表的な輝
度を測定することによって、画像の代表的な輝度の時間変化を求めることができる。
FIG. 78A shows an example of a method in which the luminance of a region (a triangular region) where the position does not substantially change with respect to the change of the image is set as the representative luminance of the image. The period Tin is the cycle of the input image data, the image 180801 is the pth image, the image 180802 is the (p + 1) th image, and the image 18
0803 is the (p + 2) -th image, the first area 180804 is the luminance measurement area in the p-th image 180801, the second area 180805 is the luminance measurement area in the (p + 1) -th image 180802, and the third area 180806 is the first area. The luminance measurement areas in the (p + 2) image 180803 are respectively shown. Here, the first to third regions may be substantially the same as the spatial position in the apparatus. That is, by measuring the representative luminance of the image in the first to third regions, it is possible to obtain the temporal change in the representative luminance of the image.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180804で測定される輝度をL、
第2の領域180805で測定される輝度をLcとしたとき、Lc<Lであれば、表示は
擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上していると
いえる。
By measuring the representative luminance of the image, it can be determined whether or not the display is pseudo-impulse type. For example, the luminance measured in the first region 180804 is L,
When the luminance measured in the second region 180805 is Lc, if Lc <L, the display can be said to be a pseudo impulse type. In such a case, it can be said that the quality of the moving image is improved.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180804と第2の領域180805、第2の領域180805と
第3の領域180806、第1の領域180804と第3の領域180806のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In the luminance measurement region, the image quality can be improved when the typical amount of change in luminance (relative luminance) of the image with respect to time changes is in the following range. As the relative luminance, for example, the larger one for each of the first region 180804 and the second region 180805, the second region 180805 and the third region 180806, and the first region 180804 and the third region 180806, respectively. It can be the ratio of the smaller luminance to the luminance. That is, when the change amount of the typical luminance of the image with respect to the change of time is 0, the relative luminance is 100%. If the relative luminance is 80% or less, the quality of the moving image can be improved. In particular, if the relative luminance is 50% or less, the quality of the moving image can be significantly improved. Furthermore, if the relative luminance is 10% or more, power consumption can be reduced and flicker can be suppressed. In particular, the relative luminance is 2
If it is 0% or more, power consumption and flicker can be significantly reduced. That is,
If the relative luminance is 10% or more and 80% or less, the quality of moving images can be improved, and power consumption and flicker can be reduced. Furthermore, if the relative luminance is 20% or more and 50% or less, the quality of the moving image can be remarkably improved, and the power consumption and flicker can be significantly reduced.

図78(B)は、タイル状に分割された領域の輝度を測定し、その平均値を画像の代表的
な輝度とする方法の例を表している。期間Tinは入力画像データの周期、画像1808
11は第pの画像、画像180812は第(p+1)の画像、画像180813は第(p
+2)の画像、第1の領域180814は第pの画像180811における輝度測定領域
、第2の領域180815は第(p+1)の画像180812における輝度測定領域、第
3の領域180816は第(p+2)の画像180813における輝度測定領域を、それ
ぞれ表している。ここで、第1乃至第3の領域は、装置内の空間的な位置としては、概同
じであるとしてよい。つまり、第1乃至第3の領域で画像の代表的な輝度を測定すること
によって、画像の代表的な輝度の時間変化を求めることができる。
FIG. 78B shows an example of a method of measuring the luminance of the area divided into tiles and setting the average value as the representative luminance of the image. The period Tin is the period of the input image data, and the image 1808
11 is the p-th image, image 180812 is the (p + 1) -th image, and image 180813 is the (p-th) image.
+2) image, the first region 180814 is the luminance measurement region in the p-th image 180811, the second region 180815 is the luminance measurement region in the (p + 1) -th image 180812, and the third region 180816 is the (p + 2) -th image. The luminance measurement areas in the image 180813 are respectively shown. Here, the first to third regions may be substantially the same as the spatial position in the apparatus. That is, by measuring the representative luminance of the image in the first to third regions, it is possible to obtain the temporal change in the representative luminance of the image.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180814で測定される輝度の全て
の領域における平均値をL、第2の領域180815で測定される輝度の全ての領域にお
ける平均値をLcとしたとき、Lc<Lであれば、表示は擬似的にインパルス型であると
いえる。このようなときに、動画の品質は向上しているといえる。
By measuring the representative luminance of the image, it can be determined whether or not the display is pseudo-impulse type. For example, if Lc is an average value in all areas of luminance measured in the first area 180814 and Lc is an average value in all areas of luminance measured in the second area 180815, then Lc <L. In other words, it can be said that the display is a pseudo impulse type. In such a case, it can be said that the quality of the moving image is improved.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180814と第2の領域180815、第2の領域180815と
第3の領域180816、第1の領域180814と第3の領域180816のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In the luminance measurement region, the image quality can be improved when the typical amount of change in luminance (relative luminance) of the image with respect to time changes is in the following range. As the relative luminance, for example, the larger one of the first region 180814 and the second region 180815, the second region 180815 and the third region 180816, and the first region 180814 and the third region 180816, respectively. It can be the ratio of the smaller luminance to the luminance. That is, when the change amount of the typical luminance of the image with respect to the change of time is 0, the relative luminance is 100%. If the relative luminance is 80% or less, the quality of the moving image can be improved. In particular, if the relative luminance is 50% or less, the quality of the moving image can be significantly improved. Furthermore, if the relative luminance is 10% or more, power consumption can be reduced and flicker can be suppressed. In particular, the relative luminance is 2
If it is 0% or more, power consumption and flicker can be significantly reduced. That is,
If the relative luminance is 10% or more and 80% or less, the quality of moving images can be improved, and power consumption and flicker can be reduced. Furthermore, if the relative luminance is 20% or more and 50% or less, the quality of the moving image can be remarkably improved, and the power consumption and flicker can be significantly reduced.

図78(C)は、画像の中央の領域の輝度を測定し、その平均値を画像の代表的な輝度と
する方法の例を表している。期間Tinは入力画像データの周期、画像180821は第
pの画像、画像180822は第(p+1)の画像、画像180823は第(p+2)の
画像、第1の領域180824は第pの画像180821における輝度測定領域、第2の
領域180825は第(p+1)の画像180822における輝度測定領域、第3の領域
180826は第(p+2)の画像180823における輝度測定領域を、それぞれ表し
ている。
FIG. 78C shows an example of a method of measuring the luminance of the central region of the image and setting the average value as the representative luminance of the image. The period Tin is the period of the input image data, the image 180821 is the pth image, the image 180822 is the (p + 1) th image, the image 180823 is the (p + 2) image, and the first region 180824 is the luminance in the pth image 180821. The measurement area, the second area 180825 represents the luminance measurement area in the (p + 1) -th image 180822, and the third area 180826 represents the luminance measurement area in the (p + 2) -th image 180823, respectively.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180824で測定される輝度をL、
第2の領域180825で測定される輝度をLcとしたとき、Lc<Lであれば、表示は
擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上していると
いえる。
By measuring the representative luminance of the image, it can be determined whether or not the display is pseudo-impulse type. For example, the luminance measured in the first region 180824 is L,
When the luminance measured in the second region 180825 is Lc, if Lc <L, the display can be said to be a pseudo impulse type. In such a case, it can be said that the quality of the moving image is improved.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180824と第2の領域180825、第2の領域180825と
第3の領域180826、第1の領域180824と第3の領域180826のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In the luminance measurement region, the image quality can be improved when the typical amount of change in luminance (relative luminance) of the image with respect to time changes is in the following range. As the relative luminance, for example, the larger one for each of the first region 180824 and the second region 180825, the second region 180825 and the third region 180826, and the first region 180824 and the third region 180826, respectively. It can be the ratio of the smaller luminance to the luminance. That is, when the change amount of the typical luminance of the image with respect to the change of time is 0, the relative luminance is 100%. If the relative luminance is 80% or less, the quality of the moving image can be improved. In particular, if the relative luminance is 50% or less, the quality of the moving image can be significantly improved. Furthermore, if the relative luminance is 10% or more, power consumption can be reduced and flicker can be suppressed. In particular, the relative luminance is 2
If it is 0% or more, power consumption and flicker can be significantly reduced. That is,
If the relative luminance is 10% or more and 80% or less, the quality of moving images can be improved, and power consumption and flicker can be reduced. Furthermore, if the relative luminance is 20% or more and 50% or less, the quality of the moving image can be remarkably improved, and the power consumption and flicker can be significantly reduced.

図78(D)は、画像全体からサンプリングした複数の点の輝度を測定し、その平均値を
画像の代表的な輝度とする方法の例を表している。期間Tinは入力画像データの周期、
画像180831は第pの画像、画像180832は第(p+1)の画像、画像1808
33は第(p+2)の画像、第1の領域180834は第pの画像180831における
輝度測定領域、第2の領域180835は第(p+1)の画像180832における輝度
測定領域、第3の領域180836は第(p+2)の画像180833における輝度測定
領域を、それぞれ表している。
FIG. 78D illustrates an example of a method in which the luminance of a plurality of points sampled from the entire image is measured and the average value is used as the representative luminance of the image. The period Tin is the cycle of the input image data,
An image 180831 is a pth image, an image 180832 is a (p + 1) th image, an image 1808
33 is the (p + 2) -th image, the first region 180834 is the luminance measurement region in the p-th image 180831, the second region 180835 is the luminance measurement region in the (p + 1) -th image 180832, and the third region 180836 is the first region. The luminance measurement regions in the (p + 2) image 180833 are respectively shown.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180834で測定される輝度の全て
の領域における平均値をL、第2の領域180835で測定される輝度の全ての領域にお
ける平均値をLcとしたとき、Lc<Lであれば、表示は擬似的にインパルス型であると
いえる。このようなときに、動画の品質は向上しているといえる。
By measuring the representative luminance of the image, it can be determined whether or not the display is pseudo-impulse type. For example, if Lc is an average value in all regions of luminance measured in the first region 180834 and Lc is an average value in all regions of luminance measured in the second region 180835, Lc <L. In other words, it can be said that the display is a pseudo impulse type. In such a case, it can be said that the quality of the moving image is improved.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180834と第2の領域180835、第2の領域180835と
第3の領域180836、第1の領域180834と第3の領域180836のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In the luminance measurement region, the image quality can be improved when the typical amount of change in luminance (relative luminance) of the image with respect to time changes is in the following range. As the relative luminance, for example, the larger one for each of the first region 180834 and the second region 180835, the second region 180835 and the third region 180836, and the first region 180834 and the third region 180836. It can be the ratio of the smaller luminance to the luminance. That is, when the change amount of the typical luminance of the image with respect to the change of time is 0, the relative luminance is 100%. If the relative luminance is 80% or less, the quality of the moving image can be improved. In particular, if the relative luminance is 50% or less, the quality of the moving image can be significantly improved. Furthermore, if the relative luminance is 10% or more, power consumption can be reduced and flicker can be suppressed. In particular, the relative luminance is 2
If it is 0% or more, power consumption and flicker can be significantly reduced. That is,
If the relative luminance is 10% or more and 80% or less, the quality of moving images can be improved, and power consumption and flicker can be reduced. Furthermore, if the relative luminance is 20% or more and 50% or less, the quality of the moving image can be remarkably improved, and the power consumption and flicker can be significantly reduced.

図78(E)は、図78(A)乃至(D)に示す図における、輝度測定領域内の測定方法
を示した図である。領域180841は注目している輝度測定領域、点180842は輝
度測定領域180841内の輝度測定点である。時間分解能の高い輝度計測機器は、その
測定対象範囲が小さい場合があるため、領域180841が大きい場合は、領域全てを測
定するのではなく、図78(E)のように、領域180841内を点状で偏り無く、複数
の点で測定し、その平均値をもって領域180841の輝度であるとしてもよい。
FIG. 78E is a diagram showing a measurement method in the luminance measurement region in the diagrams shown in FIGS. 78A to 78D. A region 180841 is a luminance measurement region of interest, and a point 180842 is a luminance measurement point in the luminance measurement region 180841. Since the measurement target range of a luminance measuring device with high temporal resolution may be small, when the region 180841 is large, the entire region is not measured, but the region 180841 is pointed as shown in FIG. The brightness of the region 180841 may be obtained by measuring at a plurality of points without unevenness in the shape, and calculating the average value.

なお、画像がR、G、Bの3原色の組み合わせを持つ場合は、測定される輝度は、R、G
、Bを合わせた輝度であってもよいし、RおよびGを合わせた輝度、GおよびBを合わせ
た輝度、BおよびRを合わせた輝度であってもよいし、R、G、Bそれぞれの輝度であっ
てもよい。
When the image has a combination of the three primary colors R, G, and B, the measured luminance is R, G
, B may be combined, R and G combined, G and B combined, B and R combined, and each of R, G, B It may be brightness.

次に、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作成する方法、
および入力画像データに含まれる画像の動き等に従って駆動方法を制御する方法について
説明する。
Next, a method of detecting the movement of the image included in the input image data and creating an intermediate state image,
A method for controlling the driving method according to the movement of the image included in the input image data will be described.

図79を参照して、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作
成する方法の例について説明する。図79(A)は、表示フレームレートが、入力フレー
ムレートの2倍(変換比が2)である場合を表したものである。図79(A)は、横軸を
時間として、画像の動きを検出する方法を、模式的に表したものである。期間Tinは入
力画像データの周期、画像180901は第pの画像、画像180902は第(p+1)
の画像、画像180903は第(p+2)の画像を、それぞれ表している。また、画像中
に、時間に依存しない領域として、第1の領域180904、第2の領域180905お
よび第3の領域180906を設ける。
With reference to FIG. 79, an example of a method of detecting an image motion included in input image data and creating an intermediate image will be described. FIG. 79A illustrates a case where the display frame rate is twice the input frame rate (conversion ratio is 2). FIG. 79A schematically shows a method of detecting the motion of an image using the horizontal axis as time. The period Tin is the cycle of the input image data, the image 180901 is the pth image, and the image 180902 is the (p + 1) th
And image 180903 represent the (p + 2) -th image, respectively. In the image, a first region 180904, a second region 180905, and a third region 180906 are provided as time-independent regions.

まず、第(p+2)の画像180903においては、画像をタイル状の複数の領域に分割
し、そのうちの1つの領域である第3の領域180906内の画像データに着目する。
First, in the (p + 2) -th image 180903, the image is divided into a plurality of tile-shaped areas, and attention is paid to the image data in the third area 180906, which is one of the areas.

次に、第pの画像180901において、第3の領域180906を中心とした第3の領
域180906よりも大きな範囲に着目する。ここで、第3の領域180906を中心と
した第3の領域180906よりも大きな範囲は、データ検索範囲である。データ検索範
囲は、水平方向(X方向)の範囲を180907、垂直方向(Y方向)の範囲を1809
08とする。なお、データ検索範囲の水平方向の範囲180907および垂直方向の範囲
180908は、第3の領域180906の水平方向の範囲および垂直方向の範囲を、そ
れぞれ15画素分程度拡大した範囲であってもよい。
Next, in the p-th image 180901, attention is focused on a range larger than the third region 180906 centered on the third region 180906. Here, a range larger than the third region 180906 centering on the third region 180906 is a data search range. The data search range is 180907 for the range in the horizontal direction (X direction) and 1809 for the range in the vertical direction (Y direction).
08. Note that the horizontal range 180907 and the vertical range 180908 of the data search range may be ranges in which the horizontal range and the vertical range of the third region 180906 are respectively expanded by about 15 pixels.

そして、データ検索範囲内において、前記第3の領域180906内の画像データと最も
類似した画像データを持つ領域を検索する。検索方法は、最小二乗法などを用いることが
できる。検索の結果、最も類似した画像データを持つ領域として、第1の領域18090
4が導出されたとする。
Then, an area having image data most similar to the image data in the third area 180906 is searched within the data search range. As a search method, a least square method or the like can be used. As a result of the search, the first region 18090 is the region having the most similar image data.
Suppose that 4 is derived.

次に、導出された第1の領域180904と、第3の領域180906との位置の違いを
表す量として、ベクトル180909を導出する。なお、ベクトル180909を、動き
ベクトルと呼ぶことにする。
Next, a vector 180909 is derived as an amount representing a difference in position between the derived first region 180904 and the third region 180906. The vector 180909 is referred to as a motion vector.

そして、第(p+1)の画像180902においては、動きベクトル180909から求
めたベクトル180910と、第(p+2)の画像180903における第3の領域18
0906内の画像データと、第pの画像180901における第1の領域180904内
の画像データと、によって、第2の領域180905を形成する。
In the (p + 1) th image 180902, the vector 180910 obtained from the motion vector 180909 and the third region 18 in the (p + 2) image 180903 are displayed.
A second region 180905 is formed by the image data in 0906 and the image data in the first region 180904 in the p-th image 180901.

ここで、動きベクトル180909から求めたベクトル180910を変位ベクトルと呼
ぶことにする。変位ベクトル180910は、第2の領域180905を形成する位置を
決める役割を持つ。第2の領域180905は、第3の領域180906から変位ベクト
ル180910だけ離れた位置に形成される。なお、変位ベクトル180910は、動き
ベクトル180909に係数(1/2)をかけた量であってもよい。
Here, the vector 180910 obtained from the motion vector 180909 is referred to as a displacement vector. The displacement vector 180910 has a role of determining a position where the second region 180905 is formed. The second region 180905 is formed at a position separated from the third region 180906 by a displacement vector 180910. The displacement vector 180910 may be an amount obtained by multiplying the motion vector 180909 by a coefficient (1/2).

第(p+1)の画像180902における第2の領域180905内の画像データは、第
(p+2)の画像180903における第3の領域180906内の画像データと、第p
の画像180901における第1の領域180904内の画像データによって決められる
としてもよい。たとえば、第(p+1)の画像180902における第2の領域1809
05内の画像データは、第(p+2)の画像180903における第3の領域18090
6内の画像データと、第pの画像180901における第1の領域180904内の画像
データの平均値であってもよい。
The image data in the second area 180905 in the (p + 1) -th image 180902 is the same as the image data in the third area 180906 in the (p + 2) -th image 180903, and the p-th image.
The image data in the first area 180904 in the image 180901 may be determined. For example, the second region 1809 in the (p + 1) th image 180902
The image data in 05 is the third region 18090 in the (p + 2) -th image 180903.
6 and the average value of the image data in the first area 180904 in the p-th image 180901.

このようにして、第(p+2)の画像180903における第3の領域180906に対
応する、第(p+1)の画像180902における第2の領域180905を形成するこ
とができる。なお、以上の処理を、第(p+2)の画像180903における他の領域に
も行なうことで、第(p+2)の画像180903と第pの画像180901の中間状態
となる、第(p+1)の画像180902を形成することができる。
In this way, the second region 180905 in the (p + 1) th image 180902 corresponding to the third region 180906 in the (p + 2) th image 180903 can be formed. It should be noted that the above processing is also performed on other regions in the (p + 2) -th image 180903, so that the (p + 1) -th image 180902 is in an intermediate state between the (p + 2) -th image 180903 and the p-th image 180901. Can be formed.

図79(B)は、表示フレームレートが、入力フレームレートの3倍(変換比が3)であ
る場合を表したものである。図79(B)は、横軸を時間として、画像の動きを検出する
方法を、模式的に表したものである。期間Tinは入力画像データの周期、画像1809
11は第pの画像、画像180912は第(p+1)の画像、画像180913は第(p
+2)の画像、画像180914は第(p+3)の画像を、それぞれ表している。また、
画像中に、時間に依存しない領域として、第1の領域180915、第2の領域1809
16、第3の領域180917および第4の領域180918を設ける。
FIG. 79B illustrates a case where the display frame rate is three times the input frame rate (conversion ratio is 3). FIG. 79 (B) schematically shows a method for detecting the motion of an image with the horizontal axis as time. The period Tin is the cycle of the input image data, and the image 1809
11 is the p-th image, image 180912 is the (p + 1) -th image, and image 180913 is the (p-th) image.
The (+2) image and the image 180914 represent the (p + 3) th image, respectively. Also,
The first area 180915 and the second area 1809 are areas that do not depend on time in the image.
16, a third area 180917 and a fourth area 180918 are provided.

まず、第(p+3)の画像180914においては、画像をタイル状の複数の領域に分割
し、そのうちの1つの領域である第4の領域180918内の画像データに着目する。
First, in the (p + 3) -th image 180914, the image is divided into a plurality of tile-shaped areas, and attention is paid to the image data in the fourth area 180918 which is one of the areas.

次に、第pの画像180911において、第4の領域180918を中心とした第4の領
域180918よりも大きな範囲に着目する。ここで、第4の領域180918を中心と
した第4の領域180918よりも大きな範囲は、データ検索範囲である。データ検索範
囲は、水平方向(X方向)の範囲を180919、垂直方向(Y方向)の範囲を1809
20とする。なお、データ検索範囲の水平方向の範囲180919および垂直方向の範囲
180920は、第4の領域180918の水平方向の範囲および垂直方向の範囲を、そ
れぞれ15画素分程度拡大した範囲であってもよい。
Next, in the p-th image 180911, attention is focused on a range larger than the fourth region 180918 centered on the fourth region 180918. Here, a range larger than the fourth area 180918 around the fourth area 180918 is a data search range. The data search range is 180919 in the horizontal direction (X direction) and 1809 in the vertical direction (Y direction).
20 Note that the horizontal range 180919 and the vertical range 180920 of the data search range may be ranges obtained by enlarging the horizontal range and the vertical range of the fourth region 180918 by about 15 pixels, respectively.

そして、データ検索範囲内において、前記第4の領域180918内の画像データと最も
類似した画像データを持つ領域を検索する。検索方法は、最小二乗法などを用いることが
できる。検索の結果、最も類似した画像データを持つ領域として、第1の領域18091
5が導出されたとする。
Then, an area having image data most similar to the image data in the fourth area 180918 is searched within the data search range. As a search method, a least square method or the like can be used. As a result of the search, the first region 18091 is the region having the most similar image data.
Suppose that 5 is derived.

次に、導出された第1の領域180915と、第4の領域180918との位置の違いを
表す量として、ベクトル180921を導出する。なお、ベクトル180921を、動き
ベクトルと呼ぶことにする。
Next, a vector 180921 is derived as an amount representing a difference in position between the derived first region 180915 and the fourth region 180918. Vector 180921 is referred to as a motion vector.

そして、第(p+1)の画像180912および、第(p+2)の画像180913にお
いては、動きベクトル180921から求めたベクトル180922および180923
と、第(p+3)の画像180915における第4の領域180918内の画像データと
、第pの画像180911における第1の領域180915内の画像データと、によって
、第2の領域180916および第3の領域180917を形成する。
In the (p + 1) th image 180912 and the (p + 2) th image 180913, vectors 180922 and 180923 obtained from the motion vector 180921 are used.
And the second region 180916 and the third region by the image data in the fourth region 180918 in the (p + 3) image 180915 and the image data in the first region 180915 in the p-th image 180911. 180917 is formed.

ここで、動きベクトル180921から求めたベクトル180922を第1の変位ベクト
ルと呼ぶことにする。また、ベクトル180923を第2の変位ベクトルと呼ぶことにす
る。第1の変位ベクトル180922は、第2の領域180916を形成する位置を決め
る役割を持つ。第2の領域180916は、第4の領域180918から第1の変位ベク
トル180922だけ離れた位置に形成される。なお、変位ベクトル180922は、動
きベクトル180921に(1/3)をかけた量であってもよい。また、第2の変位ベク
トル180923は、第3の領域180917を形成する位置を決める役割を持つ。第3
の領域180917は、第4の領域180918から第2の変位ベクトル180923だ
け離れた位置に形成される。なお、変位ベクトル180923は、動きベクトル1809
21に(2/3)をかけた量であってもよい。
Here, the vector 180922 obtained from the motion vector 180921 will be referred to as a first displacement vector. Vector 180923 will be referred to as a second displacement vector. The first displacement vector 180922 has a role of determining a position where the second region 180916 is formed. The second region 180916 is formed at a position separated from the fourth region 180918 by the first displacement vector 180922. The displacement vector 180922 may be an amount obtained by multiplying the motion vector 180921 by (1/3). In addition, the second displacement vector 180923 has a role of determining a position where the third region 180917 is formed. Third
The region 1800917 is formed at a position separated from the fourth region 180918 by the second displacement vector 180923. Note that the displacement vector 180923 is a motion vector 1809.
It may be an amount obtained by multiplying 21 by (2/3).

第(p+1)の画像180912における第2の領域180916内の画像データは、第
(p+3)の画像180914における第4の領域180918内の画像データと、第p
の画像180911における第1の領域180915内の画像データによって決められる
としてもよい。たとえば、第(p+1)の画像180912における第2の領域1809
16内の画像データは、第(p+3)の画像180914における第4の領域18091
8内の画像データと、第pの画像180911における第1の領域180915内の画像
データの平均値であってもよい。
The image data in the second area 180916 in the (p + 1) -th image 180912 includes the image data in the fourth area 180918 in the (p + 3) -th image 180914, and the p-th image data.
It may be determined by the image data in the first region 180915 in the image 180911. For example, the second region 1809 in the (p + 1) th image 180912
16 is the fourth area 18091 in the (p + 3) -th image 180914.
8 and the average value of the image data in the first region 180915 in the p-th image 180911.

第(p+2)の画像180913における第3の領域180917内の画像データは、第
(p+3)の画像180914における第4の領域180918内の画像データと、第p
の画像180911における第1の領域180915内の画像データによって決められる
としてもよい。たとえば、第(p+2)の画像180913における第3の領域1809
17内の画像データは、第(p+3)の画像180914における第4の領域18091
8内の画像データと、第pの画像180911における第1の領域180915内の画像
データの平均値であってもよい。
The image data in the third area 180913 in the (p + 2) -th image 180913 includes the image data in the fourth area 180918 in the (p + 3) -th image 180914 and the p-th image.
It may be determined by the image data in the first region 180915 in the image 180911. For example, the third region 1809 in the (p + 2) -th image 180913
The image data in 17 is the fourth area 18091 in the (p + 3) -th image 180914.
8 and the average value of the image data in the first region 180915 in the p-th image 180911.

このようにして、第(p+3)の画像180914における第4の領域180918に対
応する、第(p+1)の画像180902における第2の領域180916、および第(
p+2)の画像180913における第3の領域180917を形成することができる。
なお、以上の処理を、第(p+3)の画像180914における他の領域にも行なうこと
で、第(p+3)の画像180914と第pの画像180911の中間状態となる、第(
p+1)の画像180912および第(p+2)の画像180913を形成することがで
きる。
In this way, the second region 180916 in the (p + 1) th image 180902 corresponding to the fourth region 180918 in the (p + 3) th image 180914, and the (
A third region 180917 in the image 180913 of p + 2) can be formed.
The above processing is also performed on other regions in the (p + 3) -th image 180914, so that an intermediate state between the (p + 3) -th image 180914 and the p-th image 180911 is obtained.
A (p + 1) th image 180912 and a (p + 2) th image 180913 can be formed.

次に、図80を参照して、入力画像データに含まれる画像の動きを検出し、中間状態の画
像を作成する回路の例について説明する。図80(A)は、表示領域に画像を表示するた
めのソースドライバ、ゲートドライバを含む周辺駆動回路と、周辺駆動回路を制御する制
御回路の接続関係を表した図である。図80(B)は、前記制御回路の詳細な回路構成の
一例を表した図である。図80(C)は、前記制御回路に含まれる画像処理回路の詳細な
回路構成の一例を表した図である。図80(D)は、前記制御回路に含まれる画像処理回
路の詳細な回路構成の別の例を表した図である。
Next, an example of a circuit that detects the movement of an image included in input image data and creates an intermediate state image will be described with reference to FIG. FIG. 80A illustrates a connection relationship between a peripheral driver circuit including a source driver and a gate driver for displaying an image in a display area, and a control circuit that controls the peripheral driver circuit. FIG. 80B is a diagram illustrating an example of a detailed circuit configuration of the control circuit. FIG. 80C is a diagram illustrating an example of a detailed circuit configuration of an image processing circuit included in the control circuit. FIG. 80D is a diagram illustrating another example of a detailed circuit configuration of the image processing circuit included in the control circuit.

図80(A)のように、本実施の形態における装置は、制御回路181011と、ソース
ドライバ181012と、ゲートドライバ181013と、表示領域181014と、を
含んでいてもよい。
As shown in FIG. 80A, the device in this embodiment may include a control circuit 181101, a source driver 181012, a gate driver 181013, and a display region 181014.

なお、制御回路181011、ソースドライバ181012およびゲートドライバ181
013は、表示領域181014が形成されている基板と同一の基板上に形成されていて
もよい。
Note that the control circuit 181011, the source driver 181012, and the gate driver 181
013 may be formed on the same substrate as the substrate on which the display region 181014 is formed.

なお、制御回路181011、ソースドライバ181012およびゲートドライバ181
013は、これらのうち一部が、表示領域181014が形成されている基板と同一の基
板上に形成され、その他の回路は、表示領域181014が形成されている基板とは異な
る基板上に形成されていてもよい。たとえば、ソースドライバ181012およびゲート
ドライバ181013が、表示領域181014が形成されている基板と同一の基板上に
形成され、制御回路181011は異なる基板上に外付けICとして形成されていてもよ
い。同様に、ゲートドライバ181013が、表示領域181014が形成されている基
板と同一の基板上に形成され、その他の回路は異なる基板上に外付けICとして形成され
ていてもよい。同様に、ソースドライバ181012、ゲートドライバ181013およ
び制御回路181011の一部が、表示領域181014が形成されている基板と同一の
基板上に形成され、その他の回路は異なる基板上に外付けICとして形成されていてもよ
い。
Note that the control circuit 181011, the source driver 181012, and the gate driver 181
013 is partly formed on the same substrate as the substrate on which the display region 181014 is formed, and other circuits are formed on a substrate different from the substrate on which the display region 181014 is formed. It may be. For example, the source driver 181012 and the gate driver 181013 may be formed over the same substrate as the substrate over which the display region 181014 is formed, and the control circuit 181101 may be formed as an external IC over a different substrate. Similarly, the gate driver 181013 may be formed over the same substrate as the substrate over which the display region 181014 is formed, and other circuits may be formed as external ICs over different substrates. Similarly, part of the source driver 181012, the gate driver 181013, and the control circuit 181101 is formed over the same substrate as the substrate over which the display region 181014 is formed, and the other circuits are formed as external ICs over different substrates. May be.

制御回路181011は、外部画像信号181000と、水平同期信号181001と、
垂直同期信号181002と、が入力され、画像信号181003と、ソーススタートパ
ルス181004と、ソースクロック181005と、ゲートスタートパルス18100
6と、ゲートクロック181007と、が出力される構成であってもよい。
The control circuit 181101 includes an external image signal 181000, a horizontal synchronization signal 181001,
The vertical synchronization signal 181002 is input, the image signal 181003, the source start pulse 181004, the source clock 181005, and the gate start pulse 18100.
6 and the gate clock 181007 may be output.

ソースドライバ181012は、画像信号181003と、ソーススタートパルス181
004と、ソースクロック181005と、が入力され、画像信号181003に従った
電圧または電流を表示領域181014に出力する構成であってもよい。
The source driver 181012, the image signal 181003 and the source start pulse 181
004 and the source clock 181005 may be input, and a voltage or current in accordance with the image signal 181003 may be output to the display area 181014.

ゲートドライバ181013は、ゲートスタートパルス181006と、ゲートクロック
181007と、が入力され、ソースドライバ181012から出力される信号を表示領
域181014に書き込むタイミングを指定する信号が出力される構成であってもよい。
The gate driver 181013 may have a configuration in which a gate start pulse 181006 and a gate clock 181007 are input, and a signal that specifies a timing for writing a signal output from the source driver 181012 in the display region 181014 is output.

外部画像信号181000の周波数と、画像信号181003の周波数が異なっている場
合、ソースドライバ181012およびゲートドライバ181013を駆動するタイミン
グを制御する信号も、入力される水平同期信号181001および垂直同期信号1810
02とは異なる周波数を持つことになる。そのため、画像信号181003の処理に加え
て、ソースドライバ181012およびゲートドライバ181013を駆動するタイミン
グを制御する信号も処理する必要がある。制御回路181011は、そのための機能を持
った回路であってもよい。たとえば、外部画像信号181000の周波数に対して画像信
号181003の周波数が倍であった場合、制御回路181011は、外部画像信号18
1000に含まれる画像信号を補間して倍の周波数の画像信号181003を生成し、か
つ、タイミングを制御する信号も倍の周波数になるように制御する。
When the frequency of the external image signal 181000 and the frequency of the image signal 181003 are different, the signals for controlling the timing for driving the source driver 181012 and the gate driver 181013 are also input to the horizontal synchronization signal 181001 and the vertical synchronization signal 1810.
It will have a frequency different from 02. Therefore, in addition to the processing of the image signal 181003, it is necessary to process a signal for controlling the timing for driving the source driver 181012 and the gate driver 181013. The control circuit 181101 may be a circuit having a function for that purpose. For example, when the frequency of the image signal 181003 is twice the frequency of the external image signal 181000, the control circuit 181011 may
An image signal included in 1000 is interpolated to generate an image signal 181003 having a double frequency, and a signal for timing control is also controlled to be a double frequency.

また、制御回路181011は、図80(B)のように、画像処理回路181015と、
タイミング発生回路181016と、を含んでいてもよい。
Further, the control circuit 181101 includes an image processing circuit 181015, as shown in FIG.
And a timing generation circuit 181016.

画像処理回路181015は、外部画像信号181000と、周波数制御信号18100
8と、が入力され、画像信号181003が出力される構成であってもよい。
The image processing circuit 181015 includes an external image signal 181000 and a frequency control signal 18100.
8 may be input and the image signal 181003 may be output.

タイミング発生回路181016は、水平同期信号181001と、垂直同期信号181
002と、が入力され、ソーススタートパルス181004と、ソースクロック1810
05と、ゲートスタートパルス181006と、ゲートクロック181007と、周波数
制御信号181008と、が出力される構成であってもよい。なお、タイミング発生回路
181016は、周波数制御信号181008の状態を指定するためのデータを保持する
メモリまたはレジスタ等を含んでいてもよい。また、タイミング発生回路181016は
、外部から周波数制御信号181008の状態を指定する信号が入力される構成であって
もよい。
The timing generation circuit 181016 includes a horizontal synchronization signal 181001 and a vertical synchronization signal 181.
002, a source start pulse 181004, and a source clock 1810
05, a gate start pulse 181006, a gate clock 181007, and a frequency control signal 181008 may be output. Note that the timing generation circuit 181016 may include a memory or a register that holds data for designating the state of the frequency control signal 181008. In addition, the timing generation circuit 181016 may be configured to receive a signal that specifies the state of the frequency control signal 181008 from the outside.

画像処理回路181015は、図80(C)のように、動き検出回路181020と、第
1のメモリ181021と、第2のメモリ181022と、第3のメモリ181023と
、輝度制御回路181023と、高速処理回路181025と、を含んでいてもよい。
As shown in FIG. 80C, the image processing circuit 181015 includes a motion detection circuit 181020, a first memory 181021, a second memory 181022, a third memory 181023, a luminance control circuit 181023, and a high-speed processing. And a circuit 181025.

動き検出回路181020は、複数の画像データが入力され、画像の動きが検出され、前
記複数の画像データの中間状態である画像データが出力される構成であってもよい。
The motion detection circuit 181020 may be configured to receive a plurality of image data, detect a motion of the image, and output image data that is an intermediate state of the plurality of image data.

第1のメモリ181021は、外部映像信号181000が入力され、前記外部映像信号
181000を一定期間保持しつつ、動き検出回路181020と第2のメモリ1810
22に前記外部映像信号181000を出力する構成であってもよい。
The first memory 181021 receives an external video signal 181000 and holds the external video signal 181000 for a certain period, while the motion detection circuit 181020 and the second memory 1810 are held.
22 may output the external video signal 181000.

第2のメモリ181022は、第1のメモリ181021から出力された画像データが入
力され、前記画像データを一定期間保持しつつ、動き検出回路181020と高速処理回
路181025に前記画像データを出力する構成であってもよい。
The second memory 181022 receives the image data output from the first memory 181021, and outputs the image data to the motion detection circuit 181020 and the high-speed processing circuit 181025 while holding the image data for a certain period. There may be.

第3のメモリ181023は、動き検出回路181020から出力された画像データが入
力され、前記画像データを一定期間保持しつつ、輝度制御回路181024に前記画像デ
ータを出力する構成であってもよい。
The third memory 181023 may be configured to receive the image data output from the motion detection circuit 181020 and output the image data to the luminance control circuit 181024 while holding the image data for a certain period.

高速処理回路181025は、第2のメモリ181022から出力された画像データと、
輝度制御回路181024から出力された画像データと、周波数制御信号181008と
、が入力され、前記画像データを、画像信号181003として出力する構成であっても
よい。
The high-speed processing circuit 181025 includes image data output from the second memory 181022,
The image data output from the luminance control circuit 181024 and the frequency control signal 181008 may be input, and the image data may be output as the image signal 181003.

外部画像信号181000の周波数と、画像信号181003の周波数が異なっている場
合、画像処理回路181015によって、外部画像信号181000に含まれる画像信号
を補間して画像信号181003を生成してもよい。入力された外部画像信号18100
0は、一旦第1のメモリ181021に保持される。そのとき、第2のメモリ18102
2には、1つ前のフレームで入力された画像データが保持されている。動き検出回路18
1020は、第1のメモリ181021および第2のメモリ181022に保持された画
像データを適宜読み込み、両者の画像データの違いから動きベクトルを検出し、さらに、
中間状態の画像データを生成してもよい。生成された中間状態の画像データは、第3のメ
モリ181023によって保持される。
When the frequency of the external image signal 181000 and the frequency of the image signal 181003 are different, the image signal included in the external image signal 181000 may be interpolated by the image processing circuit 181015 to generate the image signal 181003. Input external image signal 18100
0 is once held in the first memory 181021. At that time, the second memory 18102
2 holds image data input in the previous frame. Motion detection circuit 18
1020 appropriately reads the image data held in the first memory 181021 and the second memory 181022, detects a motion vector from the difference between the two image data,
Intermediate state image data may be generated. The generated intermediate state image data is held by the third memory 181023.

動き検出回路181020が中間状態の画像データを生成しているとき、高速処理回路1
81025は、第2のメモリ181022に保持されている画像データを、画像信号18
1003として出力する。その後、第3のメモリ181023に保持された画像データを
輝度制御回路181024を通じて画像信号181003として出力する。このとき、第
2のメモリ181022および第3のメモリ181023が更新される周波数は外部画像
信号181000の周波数と同じだが、高速処理回路181025を通じて出力される画
像信号181003の周波数は、外部画像信号181000の周波数と異なっていてもよ
い。具体的には、たとえば、画像信号181003の周波数は外部画像信号181000
の周波数の1.5倍、2倍、3倍が挙げられる。しかし、これに限定されるものではなく
、様々な周波数とすることができる。なお、画像信号181003の周波数は、周波数制
御信号181008によって指定されてもよい。
When the motion detection circuit 181020 is generating intermediate state image data, the high speed processing circuit 1
81025 converts the image data held in the second memory 181022 into the image signal 18.
1003 is output. Thereafter, the image data held in the third memory 181023 is output as the image signal 181003 through the luminance control circuit 181024. At this time, the frequency at which the second memory 181022 and the third memory 181023 are updated is the same as the frequency of the external image signal 181000, but the frequency of the image signal 181003 output through the high-speed processing circuit 181025 is the same as that of the external image signal 181000. It may be different from the frequency. Specifically, for example, the frequency of the image signal 181003 is the external image signal 181000.
1.5 times, 2 times, and 3 times the frequency. However, the present invention is not limited to this, and various frequencies can be used. Note that the frequency of the image signal 181003 may be specified by the frequency control signal 181008.

図80(D)に示した画像処理回路181015の構成は、図80(C)に示した画像処
理回路181015の構成に、第4のメモリ181026を加えたものである。このよう
に、第1のメモリ181021から出力された画像データと、第2のメモリ181022
から出力された画像データに加えて、第4のメモリ181026から出力された画像デー
タも動き検出回路181020に出力することで、正確に画像の動きを検出することが可
能になる。
The configuration of the image processing circuit 181015 shown in FIG. 80D is obtained by adding a fourth memory 181026 to the configuration of the image processing circuit 181015 shown in FIG. In this way, the image data output from the first memory 181021 and the second memory 181022
In addition to the image data output from, the image data output from the fourth memory 181026 is also output to the motion detection circuit 181020, so that the motion of the image can be accurately detected.

なお、入力される画像データが、データ圧縮等のために、すでに動きベクトルを含んでい
るような場合、たとえばMPEG(Moving Picture Expert Gr
oup)の規格に基づく画像データである場合は、これを用いて中間状態の画像を補間画
像として生成すればよい。このとき、動き検出回路181020に含まれる、動きベクト
ルを生成する部分は不要となる。また、画像信号181023に係るエンコードおよびデ
コード処理も簡単なものとなるため、消費電力を低減できる。
If the input image data already contains a motion vector for data compression or the like, for example, MPEG (Moving Picture Expert Gr
In the case of image data based on the (up) standard, an intermediate state image may be generated as an interpolated image using the image data. At this time, a part for generating a motion vector included in the motion detection circuit 181020 is not necessary. In addition, since the encoding and decoding processes related to the image signal 181023 are simplified, power consumption can be reduced.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (may be a part) described in each drawing of this embodiment are applied, combined, or replaced with the contents (may be a part) described in the figure of another embodiment. Can be done freely. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of the case,
An example in the case of detailed description, an example in the case of application, an example of a related part, and the like are shown. Therefore, the contents described in other embodiments can be freely applied to, combined with, or replaced with this embodiment.

(実施の形態12)
本実施形態においては、本発明に係る電子機器の例について説明する。
(Embodiment 12)
In this embodiment, an example of an electronic apparatus according to the present invention will be described.

図48は表示パネル900101と、回路基板900111を組み合わせた表示パネルモ
ジュールを示している。表示パネル900101は画素部900102、走査線駆動回路
900103及び信号線駆動回路900104を有している。回路基板900111には
、例えば、コントロール回路900112及び信号分割回路900113などが形成され
ている。表示パネル900101と回路基板900111とは接続配線900114によ
って接続されている。接続配線にはFPC等を用いることができる。
FIG. 48 shows a display panel module in which a display panel 900101 and a circuit board 900111 are combined. A display panel 900101 includes a pixel portion 900102, a scan line driver circuit 900103, and a signal line driver circuit 900104. On the circuit board 900111, for example, a control circuit 900112 and a signal dividing circuit 900113 are formed. The display panel 900101 and the circuit board 900111 are connected by a connection wiring 900114. An FPC or the like can be used for the connection wiring.

表示パネル900101は、画素部900102と一部の周辺駆動回路(複数の駆動回路
のうち動作周波数の低い駆動回路)を基板上にトランジスタを用いて一体形成し、一部の
周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成
し、そのICチップをCOG(Chip On Glass)などで表示パネル9001
01に実装してもよい。こうすることで、回路基板900111の面積を削減でき、小型
の表示装置を得ることができる。あるいは、そのICチップをTAB(Tape Aut
o Bonding)又はプリント基板を用いて表示パネル900101に実装してもよ
い。こうすることで、表示パネル900101の面積を小さくできるので、額縁サイズの
小さい表示装置を得ることができる。
In the display panel 900101, a pixel portion 900102 and a part of peripheral driver circuits (a driver circuit having a low operating frequency among the plurality of driver circuits) are formed over a substrate using a transistor, and a part of the peripheral driver circuits (a plurality of peripheral driver circuits) A driver circuit having a high operating frequency) is formed on an IC chip, and the IC chip is formed on a display panel 9001 by COG (Chip On Glass) or the like.
You may implement in 01. Thus, the area of the circuit board 900111 can be reduced, and a small display device can be obtained. Alternatively, the IC chip is TAB (Tape Out).
o Bonding) or a printed circuit board, the display panel 900101 may be mounted. Thus, the area of the display panel 900101 can be reduced, so that a display device with a small frame size can be obtained.

例えば、消費電力の低減を図るため、ガラス基板上にトランジスタを用いて画素部を形成
し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG又はTABで
表示パネルに実装してもよい。
For example, in order to reduce power consumption, a pixel portion is formed using a transistor on a glass substrate, all peripheral drive circuits are formed on an IC chip, and the IC chip is mounted on a display panel by COG or TAB. May be.

図48に示した表示パネルモジュールによって、テレビ受像機を完成させることができる
。図49は、テレビ受像機の主要な構成を示すブロック図である。チューナ900201
は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路900202と、映像
信号増幅回路900202から出力される信号を赤、緑、青の各色に対応した色信号に変
換する映像信号処理回路900203と、その映像信号を駆動回路の入力仕様に変換する
ためのコントロール回路900212により処理される。コントロール回路900212
は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線
側に信号分割回路900213を設け、入力デジタル信号をm個(mは正の整数)に分割
して供給する構成としても良い。
A television receiver can be completed with the display panel module shown in FIG. FIG. 49 is a block diagram illustrating a main configuration of a television receiver. Tuner 900201
Receives video and audio signals. The video signal includes a video signal amplifying circuit 900202, a video signal processing circuit 900203 for converting a signal output from the video signal amplifying circuit 900202 into a color signal corresponding to each color of red, green, and blue, and a driving circuit for the video signal. Is processed by a control circuit 900212 for conversion to the input specification of Control circuit 900212
Outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit 900213 may be provided on the signal line side, and an input digital signal may be divided into m pieces (m is a positive integer) and supplied.

チューナ900201で受信した信号のうち、音声信号は音声信号増幅回路900205
に送られ、その出力は音声信号処理回路900206を経てスピーカー900207に供
給される。制御回路900208は受信局(受信周波数)及び音量の制御情報を入力部9
00209から受け、チューナ900201又は音声信号処理回路900206に信号を
送出する。
Of the signals received by the tuner 900201, the audio signal is the audio signal amplifier circuit 900205.
The output is supplied to the speaker 900207 through the audio signal processing circuit 900206. The control circuit 900208 receives the receiving station (reception frequency) and volume control information from the input unit 9.
In response to the received signal from the signal E00209, the signal is transmitted to the tuner 900201 or the audio signal processing circuit 900206.

図49とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図50(
A)に示す。図50(A)において、筐体900301内に収められた表示画面9003
02は、表示パネルモジュールで形成される。なお、スピーカー900303、操作スイ
ッチ900304などが適宜備えられていてもよい。
A television receiver incorporating a display panel module different from that shown in FIG.
Shown in A). In FIG. 50A, a display screen 9003 housed in a housing 900301.
02 is formed of a display panel module. Note that a speaker 900303, an operation switch 900304, and the like may be provided as appropriate.

図50(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。
筐体900312にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表
示部900313又はスピーカー部900317を駆動させる。バッテリーは充電器90
0310で繰り返し充電が可能となっている。充電器900310は映像信号を送受信す
ることが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐
体900312は操作キー900316によって制御する。あるいは、図50(B)に示
す装置は、操作キー900316を操作することによって、筐体900312から充電器
900310に信号を送ることが可能である、映像音声双方向通信装置であってもよい。
あるいは、操作キー900316を操作することによって、筐体900312から充電器
900310に信号を送り、さらに充電器900310が送信できる信号を他の電子機器
に受信させることによって、他の電子機器の通信制御も可能である、汎用遠隔制御装置で
あってもよい。本発明を表示部900313に適用することができる。
FIG. 50B illustrates a television receiver that can carry only a display wirelessly.
A housing and a signal receiver are incorporated in the housing 900312, and the display portion 900313 or the speaker portion 900317 is driven by the battery. Battery is charger 90
In 0310, repeated charging is possible. The charger 900310 can transmit and receive a video signal, and can transmit the video signal to a signal receiver of the display. The housing 900312 is controlled by operation keys 900316. Alternatively, the device illustrated in FIG. 50B may be a video / audio bidirectional communication device capable of transmitting a signal from the housing 900312 to the charger 900310 by operating the operation key 900316.
Alternatively, by operating the operation key 900316, a signal is transmitted from the housing 900312 to the charger 900310, and further, a signal that can be transmitted by the charger 900310 is received by another electronic device, thereby controlling communication of the other electronic device. It may be a general purpose remote control device. The present invention can be applied to the display portion 900313.

図51(A)は、表示パネル900401とプリント配線基板900402を組み合わせ
たモジュールを示している。表示パネル900401は、複数の画素が設けられた画素部
900403と、第1の走査線駆動回路900404、第2の走査線駆動回路90040
5と、選択された画素にビデオ信号を供給する信号線駆動回路900406を備えていて
もよい。
FIG. 51A shows a module in which a display panel 900401 and a printed wiring board 900402 are combined. A display panel 900401 includes a pixel portion 900403 provided with a plurality of pixels, a first scan line driver circuit 900404, and a second scan line driver circuit 90040.
5 and a signal line driver circuit 900406 for supplying a video signal to a selected pixel.

プリント配線基板900402には、コントローラ900407、中央処理装置(CPU
)900408、メモリ900409、電源回路900410、音声処理回路90041
1及び送受信回路900412などが備えられている。プリント配線基板900402と
表示パネル900401は、フレキシブル配線基板(FPC)900413により接続さ
れている。フレキシブル配線基板(FPC)900413には、保持容量、バッファ回路
などを設け、電源電圧又は信号にノイズの発生、及び信号の立ち上がり時間の増大を防ぐ
構成としても良い。なお、コントローラ900407、音声処理回路900411、メモ
リ900409、中央処理装置(CPU)900408、電源回路900410などは、
COG(Chip On Glass)方式を用いて表示パネル900401に実装する
こともできる。COG方式により、プリント配線基板900402の規模を縮小すること
ができる。
A printed wiring board 900402 includes a controller 900407, a central processing unit (CPU
) 940408, memory 900409, power supply circuit 900410, audio processing circuit 90041
1 and a transmission / reception circuit 900412 and the like. The printed wiring board 900402 and the display panel 900401 are connected by a flexible wiring board (FPC) 900413. The flexible wiring board (FPC) 9000041 may be provided with a storage capacitor, a buffer circuit, and the like to prevent generation of noise in the power supply voltage or signal and increase in signal rise time. Note that the controller 9000040, the sound processing circuit 9000041, the memory 9000040, the central processing unit (CPU) 900408, the power supply circuit 900410,
The display panel 900401 can be mounted using a COG (Chip On Glass) method. The scale of the printed wiring board 900402 can be reduced by the COG method.

プリント配線基板900402に備えられたインターフェース(I/F)部900414
を介して、各種制御信号の入出力が行われる。そして、アンテナとの間の信号の送受信を
行うためのアンテナ用ポート900415が、プリント配線基板900402に設けられ
ている。
Interface (I / F) unit 900414 provided on the printed circuit board 900402
Various control signals are input and output via the. An antenna port 900415 for transmitting and receiving signals to and from the antenna is provided on the printed wiring board 900402.

図51(B)は、図51(A)に示したモジュールのブロック図を示す。このモジュール
は、メモリ900409としてVRAM900416、DRAM900417、フラッシ
ュメモリ900418などが含まれている。VRAM900416にはパネルに表示する
画像のデータが、DRAM900417には画像データ又は音声データが、フラッシュメ
モリには各種プログラムが記憶されている。
FIG. 51B shows a block diagram of the module shown in FIG. This module includes a VRAM 900416, a DRAM 9000041, a flash memory 900418, and the like as the memory 900409. The VRAM 900416 stores image data to be displayed on the panel, the DRAM 900417 stores image data or audio data, and the flash memory stores various programs.

電源回路900410は、表示パネル900401、コントローラ900407、中央処
理装置(CPU)900408、音声処理回路900411、メモリ900409、送受
信回路900412を動作させる電力を供給する。ただし、パネルの仕様によっては、電
源回路900410に電流源が備えられている場合もある。
The power supply circuit 900410 supplies power for operating the display panel 900401, the controller 900407, the central processing unit (CPU) 9000040, the sound processing circuit 9000041, the memory 9000040, and the transmission / reception circuit 9000041. However, depending on the panel specifications, the power supply circuit 900410 may be provided with a current source.

中央処理装置(CPU)900408は、制御信号生成回路900420、デコーダ90
0421、レジスタ900422、演算回路900423、RAM900424、中央処
理装置(CPU)900408用のインターフェース(I/F)部900419などを有
している。インターフェース(I/F)部900419を介して中央処理装置(CPU)
900408に入力された各種信号は、一旦レジスタ900422に保持された後、演算
回路900423、デコーダ900421などに入力される。演算回路900423では
、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ9
00421に入力された信号はデコードされ、制御信号生成回路900420に入力され
る。制御信号生成回路900420は入力された信号に基づき、各種命令を含む信号を生
成し、演算回路900423において指定された場所、具体的にはメモリ900409、
送受信回路900412、音声処理回路900411、コントローラ900407などに
送る。
A central processing unit (CPU) 9000040 includes a control signal generation circuit 900420 and a decoder 90.
0421, a register 900422, an arithmetic circuit 900423, a RAM 900394, an interface (I / F) unit 900419 for a central processing unit (CPU) 9000040, and the like. Central processing unit (CPU) via interface (I / F) unit 900419
Various signals input to 9000040 are temporarily stored in the register 9000042 and then input to the arithmetic circuit 9000042, the decoder 9000042, and the like. The arithmetic circuit 900423 performs an operation based on the input signal and designates a place to send various commands. On the other hand, the decoder 9
The signal input to 00421 is decoded and input to the control signal generation circuit 900420. The control signal generation circuit 900420 generates a signal including various instructions based on the input signal, and a location designated in the arithmetic circuit 9000042, specifically, a memory 9000040,
The data is sent to the transmission / reception circuit 900412, the audio processing circuit 900411, the controller 900407, and the like.

メモリ900409、送受信回路900412、音声処理回路900411、コントロー
ラ900407は、それぞれ受けた命令に従って動作する。以下その動作について簡単に
説明する。
The memory 9000040, the transmission / reception circuit 9000041, the sound processing circuit 9000041, and the controller 900407 operate according to received commands. The operation will be briefly described below.

入力手段900425から入力された信号は、インターフェース(I/F)部90041
4を介してプリント配線基板900402に実装された中央処理装置(CPU)9004
08に送られる。制御信号生成回路900420は、ポインティングデバイス又はキーボ
ードなどの入力手段900425から送られてきた信号に従い、VRAM900416に
格納してある画像データを所定のフォーマットに変換し、コントローラ900407に送
付する。
A signal input from the input unit 9000042 is input to an interface (I / F) unit 90041.
Central processing unit (CPU) 9004 mounted on a printed wiring board 900402 via 4
Sent to 08. The control signal generation circuit 900420 converts the image data stored in the VRAM 900416 into a predetermined format according to the signal sent from the input device 9000042 such as a pointing device or a keyboard, and sends it to the controller 900407.

コントローラ900407は、パネルの仕様に合わせて中央処理装置(CPU)9004
08から送られてきた画像データを含む信号にデータ処理を施し、表示パネル90040
1に供給する。コントローラ900407は、電源回路900410から入力された電源
電圧、又は中央処理装置(CPU)900408から入力された各種信号をもとに、Hs
ync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り
替え信号L/Rを生成し、表示パネル900401に供給する。
The controller 900407 is a central processing unit (CPU) 9004 in accordance with the specifications of the panel.
Data processing is performed on a signal including image data sent from 08, and a display panel 90040 is processed.
1 is supplied. Based on the power supply voltage input from the power supply circuit 900410 or various signals input from the central processing unit (CPU) 9000040, the controller 900407
A sync signal, a Vsync signal, a clock signal CLK, an AC voltage (AC Cont), and a switching signal L / R are generated and supplied to the display panel 900401.

送受信回路900412では、アンテナ900428において電波として送受信される信
号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Volt
age Controlled Oscillator)、LPF(Low Pass
Filter)、カプラ、バランなどの高周波回路を含んでいてもよい。送受信回路90
0412において送受信される信号のうち音声情報を含む信号が、中央処理装置(CPU
)900408からの命令に従って、音声処理回路900411に送られる。
In the transmission / reception circuit 900412, a signal transmitted / received as a radio wave in the antenna 9000042 is processed. Specifically, an isolator, a band pass filter, a VCO (Volt)
age Controlled Oscillator), LPF (Low Pass)
A high frequency circuit such as a filter), a coupler, or a balun may be included. Transmission / reception circuit 90
Of the signals transmitted and received in 0412, a signal including audio information is sent to the central processing unit (CPU).
) Is sent to the audio processing circuit 900411 according to the command from 900408.

中央処理装置(CPU)900408の命令に従って送られてきた音声情報を含む信号は
、音声処理回路900411において音声信号に復調され、スピーカー900427に送
られる。マイク900426から送られてきた音声信号は、音声処理回路900411に
おいて変調され、中央処理装置(CPU)900408からの命令に従って、送受信回路
900412に送られる。
A signal including audio information sent in accordance with a command from a central processing unit (CPU) 9000040 is demodulated into an audio signal in an audio processing circuit 9000041 and is sent to a speaker 9000042. The audio signal sent from the microphone 9000042 is modulated in the audio processing circuit 9000041 and is sent to the transmission / reception circuit 900412 in accordance with a command from the central processing unit (CPU) 9000040.

コントローラ900407、中央処理装置(CPU)900408、電源回路90041
0、音声処理回路900411、メモリ900409を、本実施形態のパッケージとして
実装することができる。
Controller 9000040, central processing unit (CPU) 9000040, power supply circuit 90041
0, the audio processing circuit 900411 and the memory 9000040 can be mounted as a package of this embodiment.

勿論、本実施の形態はテレビ受像機に限定されず、パーソナルコンピュータのモニタをは
じめ、鉄道の駅又は空港などにおける情報表示盤、街頭における広告表示盤など特に大面
積の表示媒体として様々な用途に適用することができる。
Of course, the present embodiment is not limited to a television receiver, and is used for various applications as a display medium with a particularly large area such as a monitor of a personal computer, an information display board at a railway station or airport, and an advertisement display board in a street. Can be applied.

次に、図52を参照して、本発明に係る携帯電話の構成例について説明する。 Next, with reference to FIG. 52, a configuration example of the mobile phone according to the present invention will be described.

表示パネル900501はハウジング900530に脱着自在に組み込まれる。ハウジン
グ900530は表示パネル900501のサイズに合わせて、形状又は寸法を適宜変更
することができる。表示パネル900501を固定したハウジング900530はプリン
ト基板900531に嵌入されモジュールとして組み立てられる。
The display panel 900501 is incorporated in a housing 900530 so as to be detachable. The shape or dimension of the housing 900530 can be changed as appropriate in accordance with the size of the display panel 900501. A housing 900530 to which the display panel 900501 is fixed is fitted into the printed circuit board 900531 and assembled as a module.

表示パネル900501はFPC900513を介してプリント基板900531に接続
される。プリント基板900531には、スピーカー900532、マイクロフォン90
0533、送受信回路900534、CPU及びコントローラなどを含む信号処理回路9
00535が形成されている。このようなモジュールと、入力手段900536、バッテ
リー900537を組み合わせ、筐体900539に収納する。表示パネル900501
の画素部は筐体900539に形成された開口窓から視認できように配置する。
The display panel 900501 is connected to the printed circuit board 900531 through the FPC 900531. A printed circuit board 900531 includes a speaker 900532 and a microphone 90.
0533, transmission / reception circuit 900534, signal processing circuit 9 including CPU and controller
00535 is formed. Such a module is combined with the input means 900566 and the battery 900577 and stored in the housing 9000053. Display panel 900501
The pixel portion is arranged so as to be visible from an opening window formed in the housing 900500.

表示パネル900501は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周
波数の低い駆動回路)を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路
(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成し、そのIC
チップをCOG(Chip On Glass)で表示パネル900501に実装しても
良い。あるいは、そのICチップをTAB(Tape Auto Bonding)又は
プリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示
装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることがで
きる。携帯電話機の低コスト化を図ることができる。
In the display panel 900501, a pixel portion and some peripheral driver circuits (a driver circuit having a low operating frequency among a plurality of driver circuits) are formed over a substrate using transistors, and some peripheral driver circuits (a plurality of driver circuits) are formed. The driving circuit having a high operating frequency is formed on the IC chip, and the IC
The chip may be mounted on the display panel 900501 by COG (Chip On Glass). Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Auto Bonding) or a printed circuit board. With such a structure, the power consumption of the display device can be reduced, and the usage time by one charge of the mobile phone can be extended. Cost reduction of the mobile phone can be achieved.

図52に示した携帯電話は、様々な情報(静止画、動画、テキスト画像など)を表示する
機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部
に表示した情報を操作又は編集する機能を有する。様々なソフトウェア(プログラム)に
よって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の
携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様
々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデ
ータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバ
イブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発
生する機能を有する。なお、図52に示した携帯電話が有する機能はこれに限定されず、
様々な機能を有することができる。
The mobile phone shown in FIG. 52 has a function of displaying various information (still images, moving images, text images, and the like). It has a function of displaying a calendar, date or time on the display unit. It has a function of operating or editing information displayed on the display unit. It has a function of controlling processing by various software (programs). Has a wireless communication function. It has a function of making a call with another mobile phone, a fixed phone, or a voice communication device using a wireless communication function. It has a function of connecting to various computer networks using a wireless communication function. It has a function of transmitting or receiving various data using a wireless communication function. The vibrator operates in response to an incoming call, data reception, or alarm. It has a function to generate a sound in response to an incoming call, reception of data, or an alarm. Note that the function of the mobile phone shown in FIG. 52 is not limited to this,
It can have various functions.

図53で示す携帯電話機は、操作スイッチ類900604、マイクロフォン900605
などが備えられた本体(A)900601と、表示パネル(A)900608、表示パネ
ル(B)900609、スピーカー900606などが備えられた本体(B)90060
2とが、蝶番900610で開閉可能に連結されている。表示パネル(A)900608
と表示パネル(B)900609は、回路基板900607と共に本体(B)90060
2の筐体900603の中に収納される。表示パネル(A)900608及び表示パネル
(B)900609の画素部は筐体900603に形成された開口窓から視認できるよう
に配置される。
A mobile phone shown in FIG. 53 includes operation switches 9000060 and a microphone 90065.
A main body (A) 9000060 provided with a display panel (A) 900068, a display panel (B) 900609, a main body (B) 9000060 provided with a speaker 9000060, etc.
2 are connected to each other by a hinge 900610 so as to be opened and closed. Display panel (A) 9000060
And the display panel (B) 9000060 together with the circuit board 9000060 main body (B) 9000060
2 in the second housing 900603. The pixel portions of the display panel (A) 900608 and the display panel (B) 900609 are arranged so as to be visible from an opening window formed in the housing 900603.

表示パネル(A)900608と表示パネル(B)900609は、その携帯電話機90
0600の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パ
ネル(A)900608を主画面とし、表示パネル(B)900609を副画面として組
み合わせることができる。
The display panel (A) 900608 and the display panel (B) 900609
Specifications such as the number of pixels can be set as appropriate in accordance with the 0600 function. For example, the display panel (A) 900608 can be combined as a main screen and the display panel (B) 900609 can be combined as a sub-screen.

本実施形態に係る携帯電話機は、その機能又は用途に応じてさまざまな態様に変容し得る
。例えば、蝶番900610の部位に撮像素子を組み込んで、カメラ付きの携帯電話機と
しても良い。操作スイッチ類900604、表示パネル(A)900608、表示パネル
(B)900609を一つの筐体内に納めた構成としても、上記した作用効果を奏するこ
とができる。表示部を複数個そなえた情報表示端末に本実施形態の構成を適用しても、同
様な効果を得ることができる。
The mobile phone according to the present embodiment can be transformed into various modes depending on the function or application. For example, a mobile phone with a camera may be provided by incorporating an image sensor at the hinge 900610. Even when the operation switches 9000060, the display panel (A) 900068, and the display panel (B) 900609 are housed in one housing, the above-described effects can be obtained. Even if the configuration of the present embodiment is applied to an information display terminal having a plurality of display units, the same effect can be obtained.

図53に示した携帯電話は、様々な情報(静止画、動画、テキスト画像など)を表示する
機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部
に表示した情報を操作又は編集する機能を有する。様々なソフトウェア(プログラム)に
よって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の
携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様
々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデ
ータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバ
イブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発
生する機能を有する。なお、図53に示した携帯電話が有する機能はこれに限定されず、
様々な機能を有することができる。
The mobile phone shown in FIG. 53 has a function of displaying various information (still images, moving images, text images, and the like). It has a function of displaying a calendar, date or time on the display unit. It has a function of operating or editing information displayed on the display unit. It has a function of controlling processing by various software (programs). Has a wireless communication function. It has a function of making a call with another mobile phone, a fixed phone, or a voice communication device using a wireless communication function. It has a function of connecting to various computer networks using a wireless communication function. It has a function of transmitting or receiving various data using a wireless communication function. The vibrator operates in response to an incoming call, data reception, or alarm. It has a function to generate a sound in response to an incoming call, reception of data, or an alarm. Note that the function of the mobile phone shown in FIG. 53 is not limited to this,
It can have various functions.

本発明を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適用
することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディ
オコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯
電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはD
igital Versatile Disc(DVD)等の記録媒体を再生し、その画
像を表示しうるディスプレイを備えた装置)などが挙げられる。
The present invention can be applied to various electronic devices. Specifically, it can be applied to a display portion of an electronic device. Such electronic devices include video cameras, digital cameras, goggles-type displays, navigation systems, sound playback devices (car audio, audio components, etc.), computers, game devices, portable information terminals (mobile computers, mobile phones, portable games) Image reproducing apparatus (specifically, D) provided with a recording medium.
a device equipped with a display capable of reproducing a recording medium such as a digital Versatile Disc (DVD) and displaying the image).

図54(A)はディスプレイであり、筐体900711、支持台900712、表示部9
00713等を含む。図54(A)に示すディスプレイは、様々な情報(静止画、動画、
テキスト画像など)を表示部に表示する機能を有する。なお、図54(A)に示すディス
プレイが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 54A shows a display, which includes a housing 900711, a support base 900712, and a display portion 9.
And the like. The display shown in FIG. 54A displays various information (still images, moving images,
A text image or the like) on the display unit. Note that the function of the display illustrated in FIG. 54A is not limited to this, and the display can have a variety of functions.

図54(B)はカメラであり、本体900721、表示部900722、受像部9007
23、操作キー900724、外部接続ポート900725、シャッター900726等
を含む。図54(B)に示すカメラは、静止画を撮影する機能を有する。動画を撮影する
機能を有する。撮影した画像(静止画、動画)を自動で補正する機能を有する。撮影した
画像を記録媒体(外部又はデジタルカメラに内臓)に保存する機能を有する。撮影した画
像を表示部に表示する機能を有する。なお、図54(B)に示すカメラが有する機能はこ
れに限定されず、様々な機能を有することができる。
FIG. 54B shows a camera, which includes a main body 900721, a display portion 900722, and an image receiving portion 9007.
23, an operation key 900724, an external connection port 900725, a shutter 900726, and the like. The camera illustrated in FIG. 54B has a function of capturing a still image. Has a function to shoot movies. It has a function of automatically correcting captured images (still images, moving images). It has a function of storing captured images in a recording medium (externally or built in a digital camera). It has a function of displaying a photographed image on the display unit. Note that the function of the camera illustrated in FIG. 54B is not limited to this, and the camera can have a variety of functions.

図54(C)はコンピュータであり、本体900731、筐体900732、表示部90
0733、キーボード900734、外部接続ポート900735、ポインティングデバ
イス900736等を含む。図54(C)に示すコンピュータは、様々な情報(静止画、
動画、テキスト画像など)を表示部に表示する機能を有する。様々なソフトウェア(プロ
グラム)によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を
有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通
信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図54(C)に
示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 54C illustrates a computer, which includes a main body 900731, a housing 900732, and a display portion 90.
0733, a keyboard 900734, an external connection port 900735, a pointing device 900736, and the like. The computer shown in FIG. 54C has various information (still images,
Video, text image, etc.) on the display unit. It has a function of controlling processing by various software (programs). It has a communication function such as wireless communication or wired communication. It has a function of connecting to various computer networks using a communication function. It has a function of transmitting or receiving various data using a communication function. Note that the function of the computer illustrated in FIG. 54C is not limited to this, and the computer can have a variety of functions.

図54(D)はモバイルコンピュータであり、本体900741、表示部900742、
スイッチ900743、操作キー900744、赤外線ポート900745等を含む。図
54(D)に示すモバイルコンピュータは、様々な情報(静止画、動画、テキスト画像な
ど)を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダ
ー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア(プログラ
ム)によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用い
て様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々
なデータの送信又は受信を行う機能を有する。なお、図54(D)に示すモバイルコンピ
ュータが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 54D illustrates a mobile computer, which includes a main body 900741, a display portion 900742,
A switch 900074, an operation key 9000074, an infrared port 9000074, and the like are included. A mobile computer illustrated in FIG. 54D has a function of displaying various information (a still image, a moving image, a text image, and the like) on a display portion. The display unit has a touch panel function. The display unit has a function of displaying a calendar, date or time. It has a function of controlling processing by various software (programs). Has a wireless communication function. It has a function of connecting to various computer networks using a wireless communication function. It has a function of transmitting or receiving various data using a wireless communication function. Note that the function of the mobile computer illustrated in FIG. 54D is not limited to this, and the mobile computer can have a variety of functions.

図54(E)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)で
あり、本体900751、筐体900752、表示部A900753、表示部B9007
54、記録媒体(DVD等)読み込み部900755、操作キー900756、スピーカ
ー部900757等を含む。表示部A900753は主として画像情報を表示し、表示部
B900754は主として文字情報を表示することができる。
FIG. 54E shows a portable image reproducing device (eg, a DVD reproducing device) provided with a recording medium, which includes a main body 900711, a housing 9000075, a display portion A90073, and a display portion B9007.
54, a recording medium (DVD or the like) reading unit 900755, an operation key 9000075, a speaker unit 900777, and the like. The display portion A90073 can mainly display image information, and the display portion B900743 can mainly display character information.

図54(F)はゴーグル型ディスプレイであり、本体900761、表示部900762
、イヤホン900763、支持部900764を含む。図54(F)に示すゴーグル型デ
ィスプレイは、外部から取得した画像(静止画、動画、テキスト画像など)を表示部に表
示する機能を有する。なお、図54(F)に示すゴーグル型ディスプレイが有する機能は
これに限定されず、様々な機能を有することができる。
FIG. 54F shows a goggle type display, which includes a main body 900761 and a display portion 900762.
, Earphone 900763 and support portion 900764. The goggle type display shown in FIG. 54F has a function of displaying images (still images, moving images, text images, and the like) acquired from the outside on a display portion. Note that the function of the goggle display illustrated in FIG. 54F is not limited thereto, and the display can have a variety of functions.

図54(G)は携帯型遊技機であり、筐体900771、表示部900772、スピーカ
ー部900773、操作キー900774、記憶媒体挿入部900775等を含む。本発
明の表示装置を表示部900772に用いた携帯型遊技機は、鮮やかな色彩を表現するこ
とができる。図54(G)に示す携帯型遊技機は、記録媒体に記録されているプログラム
又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を
行って情報を共有する機能を有する。なお、図54(G)に示す携帯型遊技機が有する機
能はこれに限定されず、様々な機能を有することができる。
FIG. 54G shows a portable game machine, which includes a housing 900771, a display portion 900772, a speaker portion 900773, operation keys 900774, a storage medium insertion portion 900775, and the like. A portable game machine in which the display device of the present invention is used for the display portion 900772 can express bright colors. A portable game machine shown in FIG. 54G has a function of reading a program or data recorded in a recording medium and displaying the program or data on a display portion. It has a function of sharing information by performing wireless communication with other portable game machines. Note that the portable game machine illustrated in FIG. 54G is not limited to this, and can have a variety of functions.

図54(H)はテレビ受像機能付きデジタルカメラであり、本体900781、表示部9
00782、操作キー900783、スピーカー900784、シャッター900785
、受像部900786、アンテナ900787等を含む。図54(H)に示すテレビ受像
機付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する
。撮影した画像を自動で補正する機能を有する。アンテナから様々な情報を取得する機能
を有する。撮影した画像、又はアンテナから取得した情報を保存する機能を有する。撮影
した画像、又はアンテナから取得した情報を表示部に表示する機能を有する。なお、図5
4(H)に示すテレビ受像機付きデジタルカメラが有する機能はこれに限定されず、様々
な機能を有することができる。
FIG. 54H shows a digital camera with a television receiving function, which includes a main body 900781 and a display portion 9.
00782, operation key 900783, speaker 900784, shutter 900785
, An image receiving unit 9000078, an antenna 9000078, and the like. A digital camera with a television receiver shown in FIG. 54H has a function of shooting a still image. Has a function to shoot movies. It has a function to automatically correct a photographed image. It has a function of acquiring various information from the antenna. It has a function of storing captured images or information acquired from an antenna. It has a function of displaying a captured image or information acquired from an antenna on a display unit. Note that FIG.
The function of the digital camera with a television receiver shown in 4 (H) is not limited to this, and the camera can have various functions.

図54(A)乃至(E)に示したように、本発明に係る電子機器は、何らかの情報を表示
するための表示部を有することを特徴とする。本発明に係る電子機器は、データが重複し
ている場合に該データをメモリに格納することで回路の動作頻度を減少させることができ
るので、消費電力が小さく、長時間の電池駆動が可能である。
As shown in FIGS. 54A to 54E, an electronic device according to the present invention has a display portion for displaying some information. The electronic device according to the present invention can reduce the operation frequency of the circuit by storing the data in the memory when the data is duplicated, so that the power consumption is small and the battery can be driven for a long time. is there.

次に、本発明に係る半導体装置の応用例を説明する。 Next, application examples of the semiconductor device according to the present invention will be described.

図55に、本発明に係る半導体装置を、建造物と一体にして設けた例について示す。図5
5は、筐体900810、表示部900811、操作部であるリモコン装置900812
、スピーカー部900813等を含む。本発明に係る半導体装置は、壁かけ型として建物
と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
FIG. 55 shows an example in which the semiconductor device according to the present invention is provided integrally with a building. FIG.
Reference numeral 5 denotes a casing 900810, a display portion 900811, and a remote control device 900812 that is an operation portion.
, Speaker portion 9000081 and the like. The semiconductor device according to the present invention is integrated with a building as a wall-hanging type, and can be installed without requiring a large installation space.

図56に、建造物内に本発明に係る半導体装置を、建造物と一体にして設けた別の例につ
いて示す。表示パネル900901は、ユニットバス900902と一体に取り付けられ
ており、入浴者は表示パネル900901の視聴が可能になる。表示パネル900901
は入浴者が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用で
きる機能を有する。
FIG. 56 shows another example in which the semiconductor device according to the present invention is provided integrally with a building in the building. The display panel 900901 is integrally attached to the unit bath 900902, so that the bather can view the display panel 900901. Display panel 99011
Has a function of displaying information when operated by a bather. It has a function that can be used as an advertising or entertainment means.

なお、本発明に係る半導体装置は、図56で示したユニットバス900902の側壁だけ
ではなく、様々な場所に設置することができる。たとえば、鏡面の一部又は浴槽自体と一
体にするなどとしてもよい。このとき、表示パネル900901の形状は、鏡面又は浴槽
の形状に合わせたものとなっていてもよい。
Note that the semiconductor device according to the present invention can be installed not only on the side wall of the unit bus 900902 shown in FIG. For example, a part of the mirror surface or the bathtub itself may be integrated. At this time, the shape of the display panel 900901 may be adapted to the shape of the mirror surface or the bathtub.

図57に、本発明に係る半導体装置を、建造物と一体にして設けた別の例について示す。
表示パネル901002は、柱状体901001の曲面に合わせて湾曲させて取り付けら
れている。なお、ここでは柱状体901001を電柱として説明する。
FIG. 57 shows another example in which the semiconductor device according to the present invention is provided integrally with a building.
The display panel 901002 is attached so as to be curved according to the curved surface of the columnar body 901001. Here, the columnar body 901001 is described as a utility pole.

図57に示す表示パネル901002は、人間の視点より高い位置に設けられている。電
柱のように屋外で繰り返し林立している建造物に表示パネル901002を設置すること
で、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル901002
は、外部からの制御により、同じ画像を表示させること、及び瞬時に画像を切替えること
が容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。表示パネル9
01002に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒
体として有用であるといえる。電柱に設置することで、表示パネル901002の電力供
給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確な
情報を伝達する手段ともなり得る。
A display panel 901002 illustrated in FIG. 57 is provided at a position higher than the human viewpoint. By installing the display panel 901002 on a building that is repeatedly forested outdoors such as an electric pole, an advertisement can be made to an unspecified number of viewers. Here, the display panel 901002
Since it is easy to display the same image and to switch the image instantly by control from the outside, extremely efficient information display and advertising effect can be expected. Display panel 9
By providing a self-luminous display element at 01002, it can be said that it is useful as a display medium with high visibility even at night. By installing it on the utility pole, it is easy to secure the power supply means of the display panel 901002. In the event of an emergency such as a disaster, it can also be a means of quickly and accurately communicating information to the victims.

なお、表示パネル901002としては、たとえば、フィルム状の基板に有機トランジス
タなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表
示パネルを用いることができる。
Note that as the display panel 901002, for example, a display panel which displays an image by providing a switching element such as an organic transistor on a film-like substrate and driving the display element can be used.

なお、本実施形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実
施形態はこれに限定されず、様々な建造物に本発明に係る半導体装置を設置することがで
きる。
In this embodiment, a wall, a columnar body, and a unit bus are taken as an example of a building, but this embodiment is not limited to this, and the semiconductor device according to the present invention can be installed in various buildings. .

次に、本発明に係る半導体装置を、移動体と一体にして設けた例について示す。 Next, an example in which the semiconductor device according to the present invention is provided integrally with a moving body will be described.

図58は、本発明に係る半導体装置を、自動車と一体にして設けた例について示した図で
ある。表示パネル901102は、自動車の車体901101と一体に取り付けられてお
り、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる
。なお、ナビゲーション機能を有していてもよい。
FIG. 58 is a diagram showing an example in which the semiconductor device according to the present invention is provided integrally with an automobile. The display panel 901102 is attached integrally with the vehicle body 901101 of the automobile, and can display the operation of the vehicle body or information input from inside and outside the vehicle body on demand. Note that a navigation function may be provided.

なお、本発明に係る半導体装置は、図58で示した車体901101だけではなく、様々
な場所に設置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、
座席シート、ルームミラー等と一体にしてもよい。このとき、表示パネル901102の
形状は、設置するもの形状に合わせたものとなっていてもよい。
Note that the semiconductor device according to the present invention can be installed not only in the vehicle body 901101 shown in FIG. 58 but also in various places. For example, glass windows, doors, handles, shift levers,
You may unite with a seat sheet, a room mirror, etc. At this time, the shape of the display panel 901102 may be adapted to the shape of the object to be installed.

図59は、本発明に係る半導体装置を、列車車両と一体にして設けた例について示した図
である。
FIG. 59 is a diagram showing an example in which the semiconductor device according to the present invention is provided integrally with a train car.

図59(a)は、列車車両のドア901201のガラスに表示パネル901202を設け
た例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要とな
る人件費がかからないという利点がある。表示パネル901202は、外部からの信号に
より表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえば
、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることがで
き、より効果的な広告効果が期待できる。
FIG. 59A is a diagram showing an example in which a display panel 901202 is provided on the glass of a door 901201 of a train car. Compared to conventional paper advertisements, there is an advantage that labor costs required for advertisement switching are not incurred. Since the display panel 901202 can instantaneously switch the image displayed on the display unit in response to an external signal, for example, the display panel image is switched every time period when the customer base of the passengers on the train changes. More effective advertising effect can be expected.

図59(b)は、列車車両のドア901201のガラスの他に、ガラス窓901203、
及び天井901204に表示パネル901202を設けた例について示した図である。こ
のように、本発明に係る半導体装置は、従来では設置が困難であった場所に容易に設置す
ることが可能であるため、効果的な広告効果を得ることができる。本発明に係る半導体装
置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可
能であるため、広告切替え時のコスト及び時間が削減でき、より柔軟な広告の運用及び情
報伝達が可能となる。
FIG. 59B shows a glass window 901203 in addition to the glass of the door 901201 of the train car.
FIG. 10 illustrates an example in which a display panel 901202 is provided on a ceiling 901204. As described above, since the semiconductor device according to the present invention can be easily installed in a place where it has been difficult to install conventionally, an effective advertising effect can be obtained. Since the semiconductor device according to the present invention can instantaneously switch an image displayed on the display unit by an external signal, the cost and time at the time of advertisement switching can be reduced, and more flexible advertisement operation. And information transmission is possible.

なお、本発明に係る半導体装置は、図59で示したドア901201、ガラス窓9012
03、及び天井901204だけではなく、様々な場所に設置することができる。たとえ
ば、つり革、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル90
1202の形状は、設置するもの形状に合わせたものとなっていてもよい。
Note that the semiconductor device according to the present invention includes the door 901201 and the glass window 9012 shown in FIG.
03 and the ceiling 901204 can be installed in various places. For example, it may be integrated with a strap, a seat, a rail, a floor or the like. At this time, the display panel 90
The shape of 1202 may be adapted to the shape of the object to be installed.

なお、本実施形態において、移動体としては電車車両本体、自動車車体、飛行機車体につ
いて例示したがこれに限定されず、自動二輪車、自動四輪車(自動車、バス等を含む)、
電車(モノレール、鉄道等を含む)、船舶等、様々なものに設置することができる。本発
明に係る半導体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬
時に切り替えることが可能であるため、移動体に本発明に係る半導体装置を設置すること
により、移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板、
等の用途に用いることが可能となる。
In the present embodiment, the moving body is exemplified as a train car body, an automobile body, and an airplane body, but is not limited to this. A motorcycle, an automobile (including an automobile, a bus, etc.),
It can be installed on various things such as trains (including monorails, railways, etc.) and ships. Since the semiconductor device according to the present invention can instantaneously switch the display of the display panel in the moving body by an external signal, the moving body can be mounted by installing the semiconductor device according to the present invention in the moving body. Advertising display board for an unspecified number of customers, information display board at the time of disaster,
It can be used for such applications.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In the present embodiment, various drawings have been used, but the contents described in each drawing (
May be applied to, combined with, the content described in another figure (may be part)
Alternatively, replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態およ
び実施例の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換え
などを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関し
て、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構
成させることが出来る。
Similarly, the contents (may be a part) described in each drawing of this embodiment are applied to and combined with the contents (may be a part) described in the drawings of another embodiment and examples. Or can be freely replaced. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each embodiment with a portion of another embodiment and an example.

なお、本実施の形態は、他の実施の形態および実施例で述べた内容(一部でもよい)を、
具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した
場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての
一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実
施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
Note that in this embodiment, the contents described in other embodiments and examples (may be a part)
Example when embodied, example when slightly modified, example when partially changed, example when improved, example when described in detail, example when applied, example with related parts And so on. Therefore, the contents described in other embodiment modes and examples can be freely applied to, combined with, or replaced with this embodiment mode.

101 走査線
102 信号線
110 副画素
111 液晶層
112 容量素子
113 トランジスタ
114 容量配線
120 副画素
121 液晶層
122 容量素子
123 トランジスタ
124 容量配線
130 副画素
131 液晶層
132 容量素子
133 トランジスタ
134 容量配線
140 副画素
141 液晶層
142 容量素子
143 トランジスタ
144 容量配線
150 副画素
151 液晶層
152 容量素子
153 トランジスタ
154 容量配線
100a 画素
100b 画素
100c 画素
200a 画素
201 走査線
10101 基板
10102 絶縁膜
10103 導電層
10104 絶縁膜
10105 半導体層
10106 半導体層
10107 導電層
10108 絶縁膜
10109 導電層
10110 配向膜
10112 配向膜
10113 導電層
10114 遮光膜
10115 カラーフィルタ
10116 基板
10117 スペーサ
10118 液晶分子
10201 基板
10202 絶縁膜
10203 導電層
10204 絶縁膜
10205 半導体層
10206 半導体層
10207 導電層
10208 絶縁膜
10209 導電層
10210 配向膜
10212 配向膜
10213 導電層
10214 遮光膜
10215 カラーフィルタ
10216 基板
10217 スペーサ
10218 液晶分子
10219 配向制御用突起
10231 基板
10232 絶縁膜
10233 導電層
10234 絶縁膜
10235 半導体層
10236 半導体層
10237 導電層
10238 絶縁膜
10239 導電層
10240 配向膜
10242 配向膜
10243 導電層
10244 遮光膜
10245 カラーフィルタ
10246 基板
10247 スペーサ
10248 液晶分子
10249 部
10301 基板
10302 絶縁膜
10303 導電層
10304 絶縁膜
10305 半導体層
10306 半導体層
10307 導電層
10308 絶縁膜
10309 導電層
10310 配向膜
10312 配向膜
10314 遮光膜
10315 カラーフィルタ
10316 基板
10317 スペーサ
10318 液晶分子
10331 基板
10332 絶縁膜
10333 導電層
10334 絶縁膜
10335 半導体層
10336 半導体層
10337 導電層
10338 絶縁膜
10339 導電層
10340 配向膜
10342 配向膜
10343 導電層
10344 遮光膜
10345 カラーフィルタ
10346 基板
10347 スペーサ
10348 液晶分子
10349 絶縁膜
10401 走査線
10402 映像信号線
10403 容量線
10404 トランジスタ
10405 画素電極
10406 画素容量
10501 走査線
10502 映像信号線
10503 容量線
10504 トランジスタ
10505 画素電極
10506 画素容量
10507 配向制御用突起
10511 走査線
10512 映像信号線
10513 容量線
10514 トランジスタ
10515 画素電極
10516 画素容量
10517 部
10601 走査線
10602 映像信号線
10603 共通電極
10604 トランジスタ
10605 画素電極
10611 走査線
10612 映像信号線
10613 共通電極
10614 トランジスタ
10615 画素電極
20101 バックライトユニット
20102 拡散板
20103 導光板
20104 反射板
20105 ランプリフレクタ
20106 光源
20107 液晶パネル
20201 バックライトユニット
20202 ランプリフレクタ
20203 冷陰極管
20211 バックライトユニット
20212 ランプリフレクタ
20213 発光ダイオード
20221 バックライトユニット
20222 ランプリフレクタ
20223 発光ダイオード
20224 発光ダイオード
20225 発光ダイオード
20231 バックライトユニット
20232 ランプリフレクタ
20233 発光ダイオード
20234 発光ダイオード
20235 発光ダイオード
20300 偏光フィルム
20301 保護フィルム
20302 基板フィルム
20302 フィルム(基板フィルム
20303 PVA偏光フィルム
20304 基板フィルム
20305 粘着剤層
20306 離型フィルム
20401 映像信号
20402 制御回路
20403 信号線駆動回路
20404 走査線駆動回路
20405 画素部
20406 照明手段
20407 電源
20408 駆動回路部
20410 走査線
20412 信号線
20431 シフトレジスタ
20432 ラッチ
20433 ラッチ
20434 レベルシフタ
20435 バッファ
20441 シフトレジスタ
20442 レベルシフタ
20443 バッファ
20500 バックライトユニット
20501 拡散板
20502 遮光板
20503 ランプリフレクタ
20504 光源
20505 光源
20510 バックライトユニット
20511 拡散板
20512 遮光板
20513 ランプリフレクタ
20514 光源
30101 符号化回路
30102 フレームメモリ
30103 補正回路
30104 DA変換回路
30112 フレームメモリ
30113 補正回路
30121 入力電圧
30122 入力電圧
30123 出力輝度
30124 出力輝度
30131 入力映像信号
30132 出力映像信号
30133 信号
30201 トランジスタ
30202 補助容量
30203 表示素子
30204 映像信号線
30205 走査線
30206 コモン線
30211 トランジスタ
30212 補助容量
30213 表示素子
30214 映像信号線
30215 走査線
30216 コモン線
30217 コモン線
30301 拡散板
30302 冷陰極管
30311 拡散板
30312 光源
50100 液晶層
50101 基板
50102 基板
50103 偏光板
50104 偏光板
50105 電極
50106 電極
50200 液晶層
50201 基板
50202 基板
50203 偏光板
50204 偏光板
50205 電極
50206 電極
50210 液晶層
50211 基板
50212 基板
50213 偏光板
50214 偏光板
50215 電極
50216 電極
50300 液晶層
50301 基板
50302 基板
50303 偏光板
50304 偏光板
50305 電極
50306 電極
50310 液晶層
50311 基板
50312 基板
50313 偏光板
50314 偏光板
50315 電極
50316 電極
50400 液晶層
50401 基板
50402 基板
50403 偏光板
50404 偏光板
50405 電極
50406 電極
50410 液晶層
50411 基板
50412 基板
50413 偏光板
50414 偏光板
50415 電極
50416 電極
50417 絶縁膜
50501 画素電極
50503 突起物
50601 画素電極
50602 画素電極
50611 画素電極
50612 画素電極
50631 画素電極
50632 画素電極
50641 画素電極
50642 画素電極
50701 画素電極
50702 画素電極
50711 画素電極
50712 画素電極
50731 画素電極
50732 画素電極
50741 画素電極
50742 画素電極
100506 不純物領域
110111 基板
110112 絶縁膜
110113 半導体層
110114 半導体層
110115 半導体層
110116 絶縁膜
110117 ゲート電極
110118 絶縁膜
110119 絶縁膜
110121 サイドウォ−ル
110122 マスク
110123 導電膜
110201 基板
110202 絶縁膜
110203 導電層
110204 導電層
110205 導電層
110206 半導体層
110207 半導体層
110208 半導体層
110209 絶縁膜
110210 絶縁膜
110211 導電層
110212 導電層
110220 トランジスタ
110221 容量素子
110301 基板
110302 絶縁膜
110303 導電層
110304 導電層
110306 半導体層
110307 半導体層
110308 半導体層
110309 導電層
110310 導電層
110311 導電層
110312 導電層
110320 トランジスタ
110321 容量素子
110401 基板
110402 絶縁膜
110403 導電層
110404 導電層
110406 半導体層
110407 半導体層
110408 半導体層
110409 導電層
110410 導電層
110411 導電層
110412 絶縁膜
110420 トランジスタ
110421 容量素子
110501 基板
110502 絶縁膜
110503 導電層
110504 導電層
110505 不純物領域
110506 不純物領域
110507 不純物領域
110508 LDD領域
110509 LDD領域
110510 チャネル形成領域
110511 絶縁膜
110512 導電層
110513 導電層
110520 トランジスタ
110521 容量素子
130100 背面投影型表示装置
130101 スクリーンパネル
130102 スピーカー
130104 操作スイッチ類
130110 筐体
130111 プロジェクタユニット
130112 ミラー
130200 前面投影型表示装置
130201 投射光学系
130301 光源ユニット
130302 光源ランプ
130303 光源光学系
130304 変調ユニット
130305 ダイクロイックミラー
130306 全反射ミラー
130308 表示パネル
130309 プリズム
130310 投射光学系
130400 変調ユニット
130401 ダイクロイックミラー
130402 ダイクロイックミラー
130403 全反射ミラー
130404 偏光ビームスプリッタ
130405 偏光ビームスプリッタ
130406 偏光ビームスプリッタ
130407 表示パネル
130407 反射型表示パネル
130411 投射光学系
130501 ダイクロイックミラー
130502 ダイクロイックミラー
130503 赤色光用ダイクロイックミラー
130504 位相差板
130505 カラーフィルタ板
130506 マイクロレンズアレイ
130507 表示パネル
130508 表示パネル
130509 表示パネル
130511 投射光学系
180100 表示装置
180101 画素部
180102 画素
180103 信号線駆動回路
180104 走査線駆動回路
180400 フレーム期間
180401 画像
180402 中間画像
180412 中間画像
180413 中間画像
20514a 光源(R)
20514a 光源
20514b 光源(G)
20514b 光源
20514c 光源(B)
20514c 光源
502117 突起物
502118 突起物
900101 表示パネル
900102 画素部
900103 走査線駆動回路
900104 信号線駆動回路
900111 回路基板
900112 コントロール回路
900113 信号分割回路
900114 接続配線
900201 チューナ
900202 映像信号増幅回路
900203 映像信号処理回路
900205 音声信号増幅回路
900206 音声信号処理回路
900207 スピーカー
900208 制御回路
900209 入力部
900212 コントロール回路
900213 信号分割回路
900301 筐体
900302 表示画面
900303 スピーカー
900304 操作スイッチ
900310 充電器
900312 筐体
900313 表示部
900316 操作キー
900317 スピーカー部
900401 表示パネル
900402 プリント配線基板
900403 画素部
900404 走査線駆動回路
900405 走査線駆動回路
900406 信号線駆動回路
900407 コントローラ
900408 中央処理装置(CPU)
900409 メモリ
900410 電源回路
900411 音声処理回路
900412 送受信回路
900413 フレキシブル配線基板(FPC)
900414 インターフェース(I/F)部
900415 アンテナ用ポート
900416 VRAM
900417 DRAM
900418 フラッシュメモリ
900419 インターフェース(I/F)部
900420 制御信号生成回路
900421 デコーダ
900421 一方デコーダ
900422 レジスタ
900422 一旦レジスタ
900423 演算回路
900424 RAM
900425 入力手段
900426 マイク
900427 スピーカー
900428 アンテナ
900501 表示パネル
900513 FPC
900530 ハウジング
900531 プリント基板
900532 スピーカー
900533 マイクロフォン
900534 送受信回路
900535 信号処理回路
900536 入力手段
900537 バッテリー
900539 筐体
900600 携帯電話機
900601 本体(A)
900602 本体(B)
900603 筐体
900604 操作スイッチ類
900605 マイクロフォン
900606 スピーカー
900607 回路基板
900608 表示パネル(A)
900609 表示パネル(B)
900610 蝶番
900711 筐体
900712 支持台
900713 表示部
900721 本体
900722 表示部
900723 受像部
900724 操作キー
900725 外部接続ポート
900726 シャッター
900731 本体
900732 筐体
900733 表示部
900734 キーボード
900735 外部接続ポート
900736 ポインティングデバイス
900741 本体
900742 表示部
900743 スイッチ
900744 操作キー
900745 赤外線ポート
900751 本体
900752 筐体
900753 表示部A
900754 表示部B
900755 部
900756 操作キー
900757 スピーカー部
900761 本体
900762 表示部
900763 イヤホン
900764 支持部
900771 筐体
900772 表示部
900773 スピーカー部
900774 操作キー
900775 記憶媒体挿入部
900781 本体
900782 表示部
900783 操作キー
900784 スピーカー
900785 シャッター
900786 受像部
900787 アンテナ
900810 筐体
900811 表示部
900812 リモコン装置
900813 スピーカー部
900901 表示パネル
900902 ユニットバス
901001 柱状体
901002 表示パネル
901101 車体
901102 表示パネル
901201 ドア
901202 表示パネル
901203 ガラス窓
901204 天井
901301 天井
901302 表示パネル
901303 ヒンジ部
101 scanning line 102 signal line 110 subpixel 111 liquid crystal layer 112 capacitor 113 transistor 114 capacitor wiring 120 subpixel 121 liquid crystal layer 122 capacitor element 123 transistor 124 capacitor wiring 130 subpixel 131 liquid crystal layer 132 capacitor element 133 transistor 134 capacitor wiring 140 sub Pixel 141 Liquid crystal layer 142 Capacitor element 143 Transistor 144 Capacitor wiring 150 Subpixel 151 Liquid crystal layer 152 Capacitor element 153 Transistor 154 Capacitor wiring 100a Pixel 100b Pixel 100c Pixel 200a Pixel 201 Scan line 10101 Substrate 10102 Insulating film 10103 Conductive layer 10104 Insulating film 10105 Semiconductor Layer 10106 semiconductor layer 10107 conductive layer 10108 insulating film 10109 conductive layer 10110 alignment film 10112 alignment film 10113 conductive layer 1011 Light shielding film 10115 Color filter 10116 Substrate 10117 Spacer 10118 Liquid crystal molecule 10201 Substrate 10202 Insulating film 10203 Conductive layer 10204 Insulating film 10205 Semiconductor layer 10206 Semiconductor layer 10207 Conductive layer 10208 Insulating film 10209 Conductive layer 10210 Alignment film 10212 Alignment film 10213 Conductive layer 10214 Light shielding film 10215 Color filter 10216 Substrate 10217 Spacer 10218 Liquid crystal molecule 10219 Alignment control protrusion 10231 Substrate 10232 Insulating film 10233 Conductive layer 10234 Insulating film 10235 Semiconductor layer 10236 Semiconductor layer 10237 Conductive layer 10238 Insulating film 10239 Conductive layer 10240 Alignment film 10242 Alignment film 10243 Conductive layer 10244 Light shielding film 10245 Color filter 10246 Substrate 10 47 spacer 10248 liquid crystal molecule 10249 part 10301 substrate 10302 insulating film 10303 conductive layer 10304 insulating film 10305 semiconductor layer 10306 semiconductor layer 10307 conductive layer 10308 insulating film 10309 conductive layer 10310 alignment film 10312 alignment film 10314 light shielding film 10315 color filter 10316 substrate 10317 spacer 10318 Liquid crystal molecule 10331 Substrate 10332 Insulating film 10333 Conductive layer 10334 Insulating film 10335 Semiconductor layer 10336 Semiconductor layer 10337 Conductive layer 10338 Insulating film 10339 Conductive layer 10340 Alignment film 10342 Alignment film 10343 Conductive layer 10344 Light shielding film 10345 Color filter 10346 Substrate 10347 Spacer 10348 Liquid crystal molecule 10349 Insulating film 10401 Scan line 10402 Signal line 10403 Capacitor line 10404 Transistor 10405 Pixel electrode 10406 Pixel capacitor 10501 Scan line 10502 Video signal line 10503 Capacitor line 10504 Transistor 10505 Pixel electrode 10506 Pixel capacitor 10507 Orientation control protrusion 10511 Scan line 10512 Video signal line 10513 Capacitor line 10514 Transistor 10515 Pixel Electrode 10516 Pixel capacity 10517 Scanning line 10602 Video signal line 10603 Common electrode 10604 Transistor 10605 Pixel electrode 10611 Scan line 10612 Video signal line 10613 Common electrode 10614 Transistor 10615 Pixel electrode 20101 Backlight unit 20102 Diffuser plate 20103 Light guide plate 20104 Reflector plate 20105 Lamp reflector 20106 Light source Liquid Crystal Panel 20201 Backlight Unit 20202 Lamp Reflector 20203 Cold Cathode Tube 20211 Backlight Unit 20212 Lamp Reflector 20213 Light Emitting Diode 20221 Backlight Unit 20223 Light Emitting Diode 20224 Light Emitting Diode 20225 Light Emitting Diode 20231 Backlight Unit 20232 Lamp Reflector 20233 Light Emitting Diode 20234 Light emitting diode 20235 Light emitting diode 20300 Polarizing film 20301 Protective film 20302 Substrate film 20302 Film (Substrate film 20303 PVA polarizing film 20304 Substrate film 20305 Adhesive layer 20306 Release film 20401 Video signal 20402 Control Circuit 20403 Signal line driver circuit 20404 Scan line driver circuit 20405 Pixel unit 20406 Illumination means 20407 Power supply 20408 Drive circuit unit 20410 Scan line 20412 Signal line 20431 Shift register 20432 Latch 20433 Latch 20434 Level shifter 20435 Buffer 20441 Shift register 20442 Level shifter 20443 Buffer 20500 Backlight Unit 20501 Diffuser 20502 Light shield 20503 Lamp reflector 20504 Light source 20505 Light source 20510 Back light unit 20511 Diffuser plate 20512 Light shield 20513 Lamp reflector 20514 Light source 30101 Encoding circuit 30102 Frame memory 30103 Correction circuit 30104 DA conversion circuit 30112 Frame memory 301 3 correction circuit 30121 input voltage 30122 input voltage 30123 output luminance 30124 output luminance 30131 input video signal 30132 output video signal 30133 signal 30201 transistor 30202 auxiliary capacitor 30203 display element 30204 video signal line 30205 scanning line 30206 common line 30211 transistor 30212 auxiliary capacitor 30213 display Element 30214 Video signal line 30215 Scan line 30216 Common line 30217 Common line 30301 Diffusion plate 30302 Cold cathode tube 30311 Diffusion plate 30312 Light source 50100 Liquid crystal layer 50101 Substrate 50102 Substrate 50103 Polarizer 50104 Polarizer 50105 Electrode 50106 Electrode 50200 Liquid crystal layer 50201 Substrate 50202 Substrate 50203 Polarizing plate 50204 Polarizing plate 50205 Electrode Electrode 50210 Liquid crystal layer 50211 Substrate 50212 Substrate 50213 Polarizer 50214 Polarizer 50215 Electrode 50216 Electrode 50300 Liquid crystal layer 50301 Substrate 50302 Substrate 50303 Polarizer 50304 Polarizer 50305 Electrode 50306 Electrode 50310 Liquid crystal layer 50311 Substrate 50312 Substrate 50313 Polarizer 50314 Polarizer 50315 Electrode 50316 Electrode 50400 Liquid crystal layer 50401 Substrate 50402 Substrate 50403 Polarizing plate 50404 Polarizing plate 50405 Electrode 50406 Electrode 50410 Liquid crystal layer 50411 Substrate 50412 Substrate 50413 Polarizing plate 50414 Polarizing plate 50415 Electrode 50416 Electrode 50417 Insulating film 50501 Pixel electrode 50503 Pixel electrode 50501 Pixel electrode 50601 Pixel electrode 50611 Pixel electrode 0612 pixel electrode 50631 pixel electrode 50632 pixel electrode 50641 pixel electrode 50642 pixel electrode 50701 pixel electrode 50702 pixel electrode 50711 pixel electrode 50712 pixel electrode 50731 pixel electrode 50732 pixel electrode 50741 pixel electrode 50742 pixel electrode 100506 impurity region 110111 substrate 110112 insulating layer 110113 110114 Semiconductor layer 110115 Semiconductor layer 110116 Insulating film 110117 Gate electrode 110118 Insulating film 110119 Insulating film 110121 Side wall 110122 Mask 110123 Conductive film 110201 Substrate 110202 Insulating film 110203 Conductive layer 110204 Conductive layer 110205 Conductive layer 110206 Semiconductor layer 110207 Semiconductor layer 110208 Semiconductor layer 1102 9 insulating film 110210 insulating film 110211 conductive layer 110212 conductive layer 110220 transistor 110221 capacitor 110301 substrate 110302 insulating film 110303 conductive layer 110304 conductive layer 110306 semiconductor layer 110307 semiconductor layer 110308 semiconductor layer 110309 conductive layer 110310 conductive layer 1103111 conductive layer 110312 conductive layer 110320 Transistor 110321 Capacitance element 110401 Substrate 110402 Insulating film 110403 Conductive layer 110404 Conductive layer 110406 Semiconductor layer 110407 Semiconductor layer 110408 Semiconductor layer 110409 Conductive layer 110410 Conductive layer 110104 Conductive layer 110412 Insulating film 110420 Transistor 110421 Capacitor element 110501 Substrate 110502 Insulating film 11050 Conductive layer 110504 Conductive layer 110505 Impurity region 110506 Impurity region 110507 Impurity region 110508 LDD region 110509 LDD region 110510 Channel formation region 110511 Insulating film 110512 Conductive layer 110513 Conductive layer 110520 Transistor 110521 Capacitor element 130100 Rear projection display device 130101 Screen panel 130102 Speaker 130104 Operation switches 130110 Case 130111 Projector unit 130112 Mirror 130200 Front projection display device 130201 Projection optical system 130301 Light source unit 130302 Light source lamp 130303 Light source optical system 130304 Modulation unit 130305 Dichroic mirror 130306 Total reflection mirror 130308 Table Panel 130309 Prism 130310 Projection optical system 130400 Modulation unit 130401 Dichroic mirror 130402 Dichroic mirror 130403 Total reflection mirror 130404 Polarization beam splitter 130405 Polarization beam splitter 130406 Polarization beam splitter 130407 Display panel 130407 Reflection type display panel 130411 Projection optical system 130501 Dichroic mirror 130502 Dichroic mirror 130503 Red dichroic mirror 130504 Phase difference plate 130505 Color filter plate 130506 Micro lens array 130507 Display panel 130508 Display panel 130509 Display panel 130511 Projection optical system 180100 Display device 180101 Pixel unit 18010 Pixels 180,103 signal line driver circuit 180104 scan line driver circuit 180400 frame period 180,401 images 180,402 intermediate image 180412 intermediate image 180413 intermediate image 20514a source (R)
20514a Light source 20514b Light source (G)
20514b Light source 20514c Light source (B)
20514c Light source 502117 Projection 502118 Projection 900101 Display panel 900102 Pixel portion 900103 Scanning line driver circuit 900104 Signal line driver circuit 900111 Circuit board 900112 Control circuit 900113 Signal dividing circuit 900114 Connection wiring 900201 Tuner 900202 Video signal amplifier circuit 900203 Video signal processing circuit 900205 Audio signal amplifier circuit 900206 Audio signal processing circuit 900207 Speaker 900208 Control circuit 9000020 Input unit 900212 Control circuit 900213 Case division circuit 900301 Display screen 900303 Speaker 900304 Operation switch 900310 Charger 900312 Case 900313 Display unit 900316 Operation key 900317 Speaker unit 900401 display panel 900402 printed wiring board 900403 pixel portion 900404 scan line driver circuit 900405 scan line driver circuit 900406 signal line driver circuit 900407 Controller 900408 central processing unit (CPU)
9004009 Memory 900410 Power supply circuit 900411 Audio processing circuit 900412 Transmission / reception circuit 900413 Flexible printed circuit board (FPC)
900414 Interface (I / F) section 900415 Antenna port 900416 VRAM
900417 DRAM
900418 Flash memory 900419 Interface (I / F) unit 900420 Control signal generation circuit 900421 Decoder 900421 Decoder 900422 Register 900422 Temporary register 900423 Arithmetic circuit 9000042 RAM
900425 Input unit 9000042 Microphone 9000042 Speaker 9000042 Antenna 9000050 Display panel 9000051 FPC
900530 Housing 900531 Printed circuit board 9005002 Speaker 900533 Microphone 900534 Transmission / reception circuit 90000535 Signal processing circuit 90000536 Input means 90000537 Battery 90000539 Case 900600 Cellular phone 90000601 Main body (A)
900602 body (B)
90063 Housing 9000060 Operation switches 9000060 Microphone 9000060 Speaker 900607 Circuit board 9000060 Display panel (A)
900609 Display panel (B)
900610 Hinge 900711 Case 900712 Support base 900713 Display unit 900721 Main unit 900722 Display unit 900723 Image receiving unit 900724 Operation key 900725 External connection port 900726 Shutter 900731 Main unit 900732 Case 900733 Display unit 900734 Keyboard 900735 External connection port 900731 Main unit 900741 Main unit 900741 900743 Switch 900744 Operation key 9000074 Infrared port 9000075 Main body 9000075 Body 9000075 Display unit A
900774 Display B
900755 part 900075 operation key 9000075 speaker part 900761 main body 900762 display part 900763 earphone 900764 support part 900771 case 900772 display part 900773 speaker part 900774 operation key 900775 storage medium insertion part 900781 main body 900782 display part 900783 operation key 900784 speaker 900785 shutter 9 900771 Antenna 900810 Housing 900811 Display unit 900812 Remote control device 9000081 Speaker unit 900901 Display panel 900902 Unit bus 901001 Column 9010102 Display panel 901101 Car body 901102 Display panel 901201 Door 901202 Display panel 901203 Glass window 90120 Ceiling 901301 ceiling 901302 display panel 901,303 hinge part

Claims (2)

第1の画素電極と、
第2の画素電極と、
前記第1の画素電極と前記第2の画素電極との間の第3の画素電極と、
共通電極と、を有する液晶表示装置であって、
前記第1の画素電極は、第1のスリットを有し、
前記第2の画素電極は、第2のスリットを有し、
前記第1のスリットの方向と前記第2のスリットの方向とは、前記第3の画素電極を挟んで対称であることを特徴とする液晶表示装置。
A first pixel electrode;
A second pixel electrode;
A third pixel electrode between the first pixel electrode and the second pixel electrode;
A liquid crystal display device having a common electrode,
The first pixel electrode has a first slit,
The second pixel electrode has a second slit,
The liquid crystal display device, wherein a direction of the first slit and a direction of the second slit are symmetric with respect to the third pixel electrode.
請求項1において、
前記第3の画素電極は、第3のスリットと、第4のスリットと、を有し、
前記第3のスリットの方向と前記第3のスリットの方向とは異なることを特徴とする液晶表示装置。
In claim 1,
The third pixel electrode has a third slit and a fourth slit,
A liquid crystal display device, wherein a direction of the third slit is different from a direction of the third slit.
JP2013191236A 2013-09-16 2013-09-16 Liquid crystal display Active JP5690894B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013191236A JP5690894B2 (en) 2013-09-16 2013-09-16 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013191236A JP5690894B2 (en) 2013-09-16 2013-09-16 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012228630A Division JP5371159B2 (en) 2012-10-16 2012-10-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2014029543A true JP2014029543A (en) 2014-02-13
JP5690894B2 JP5690894B2 (en) 2015-03-25

Family

ID=50202092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013191236A Active JP5690894B2 (en) 2013-09-16 2013-09-16 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5690894B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321475A (en) * 2014-08-04 2016-02-10 群创光电股份有限公司 Backlight source and display device
CN107369922A (en) * 2016-05-12 2017-11-21 上海汽车集团股份有限公司 BD/GPS dual output antenna assemblies
JP2021002039A (en) * 2015-02-12 2021-01-07 株式会社半導体エネルギー研究所 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333170A (en) * 1997-05-29 1998-12-18 Samsung Electron Co Ltd Wide-field-angle liquid crystal display device
JP2004077699A (en) * 2002-08-14 2004-03-11 Toshiba Corp Liquid crystal display device
WO2006038598A1 (en) * 2004-10-06 2006-04-13 Sharp Kabushiki Kaisha Liquid crystal display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333170A (en) * 1997-05-29 1998-12-18 Samsung Electron Co Ltd Wide-field-angle liquid crystal display device
JP2004077699A (en) * 2002-08-14 2004-03-11 Toshiba Corp Liquid crystal display device
WO2006038598A1 (en) * 2004-10-06 2006-04-13 Sharp Kabushiki Kaisha Liquid crystal display

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321475A (en) * 2014-08-04 2016-02-10 群创光电股份有限公司 Backlight source and display device
JP2021002039A (en) * 2015-02-12 2021-01-07 株式会社半導体エネルギー研究所 Semiconductor device
US11092856B2 (en) 2015-02-12 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US11187944B2 (en) 2015-02-12 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7024022B2 (en) 2015-02-12 2022-02-22 株式会社半導体エネルギー研究所 Semiconductor device
US11493808B2 (en) 2015-02-12 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US11796866B2 (en) 2015-02-12 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107369922A (en) * 2016-05-12 2017-11-21 上海汽车集团股份有限公司 BD/GPS dual output antenna assemblies

Also Published As

Publication number Publication date
JP5690894B2 (en) 2015-03-25

Similar Documents

Publication Publication Date Title
JP5116359B2 (en) Liquid crystal display
JP5542297B2 (en) Liquid crystal display device, display module, and electronic device
JP5542296B2 (en) Liquid crystal display device, display module, and electronic device
JP6242991B2 (en) Liquid crystal display
JP5690894B2 (en) Liquid crystal display
JP5371159B2 (en) Semiconductor device
JP6990264B2 (en) Transmissive liquid crystal display device
JP6563991B2 (en) Transmission type liquid crystal display device
JP6563987B2 (en) Transmission type liquid crystal display device
JP5986660B2 (en) Liquid crystal display devices, modules, electronic devices
JP2018169623A (en) Display device
JP7100732B2 (en) Liquid crystal display device
JP6831491B2 (en) Transmissive liquid crystal display device
JP7308341B2 (en) Transmissive liquid crystal display
JP7155452B2 (en) Transmissive liquid crystal display device, electronic equipment
JP7185747B2 (en) Transmissive liquid crystal display
JP6359732B2 (en) Liquid crystal display
JP6669919B2 (en) Display device
JP6563990B2 (en) Transmission type liquid crystal display device
JP6298116B2 (en) Semiconductor device
JP6251312B2 (en) Liquid crystal display devices, modules, electronic devices
JP2023065465A (en) Transmission type liquid crystal display device and electronic apparatus
JP2015146034A (en) Liquid crystal display device, module and electronic apparatus
JP2014197202A (en) Liquid crystal display device
JP2014197201A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5690894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250