JP2014021572A - Simulator for digital circuit and program thereof - Google Patents

Simulator for digital circuit and program thereof Download PDF

Info

Publication number
JP2014021572A
JP2014021572A JP2012157022A JP2012157022A JP2014021572A JP 2014021572 A JP2014021572 A JP 2014021572A JP 2012157022 A JP2012157022 A JP 2012157022A JP 2012157022 A JP2012157022 A JP 2012157022A JP 2014021572 A JP2014021572 A JP 2014021572A
Authority
JP
Japan
Prior art keywords
cpu
initial setting
program
model
digital circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012157022A
Other languages
Japanese (ja)
Other versions
JP6089469B2 (en
Inventor
Fumihiko Mori
文彦 森
Tamotsu Funatsu
有 船津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2012157022A priority Critical patent/JP6089469B2/en
Publication of JP2014021572A publication Critical patent/JP2014021572A/en
Application granted granted Critical
Publication of JP6089469B2 publication Critical patent/JP6089469B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To make simulation easier by reducing examination preparations in simulating virtual hardware for digital circuit with a test program.SOLUTION: A simulator for digital circuit simulates operations of virtual hardware 12 including an under-test logic circuit (ASIC)3 for digital circuit and processing models 4, 5, and 16, using execution software 11. The execution software 11 is formed of a test program 9 only. The CPU model 16 includes an input port 21 that acquires an initial setting value, and CPU initial settings of the CPU model is possible by input to the input port 21.

Description

本発明は、デジタル回路のハードウェア／ソフトウェアをシミュレーションする技術に関する。   The present invention relates to a technique for simulating hardware / software of a digital circuit.

デジタル回路の開発では、開発期間およびコスト低減の要求から試作品を作成する前に予測可能な問題点を検証し、解決するために論理シミュレーションベースのハードウェア／ソフトウェアの協調検証が行われている。この協調検証方法としては非特許文献１が公知となっている。   In digital circuit development, collaborative verification of logic simulation-based hardware / software is performed to verify and solve problems that can be predicted before creating prototypes based on development time and cost reduction requirements. . As this cooperative verification method, Non-Patent Document 1 is known.

図５に基づき前記協調検証の概略を説明すれば、実行ソフトウェア（ＳＷ）１により仮想ハードウェア（ＨＷ）２の動作をシミュレーションする。この仮想ハードウェア２は、被試験論理回路として機能するＡＳＩＣ３と、ソフトウェア動作用のメモリモデルとして機能するＲＯＭモデル４，ＲＡＭモデル５と、実機と等価なＣＰＵモデル６とを有し、各部３〜６はバスモデル７を通じて接続されている。   The outline of the cooperative verification will be described with reference to FIG. 5. The operation of the virtual hardware (HW) 2 is simulated by the execution software (SW) 1. The virtual hardware 2 includes an ASIC 3 that functions as a logic circuit under test, a ROM model 4 and a RAM model 5 that function as a memory model for software operation, and a CPU model 6 that is equivalent to a real machine. 6 is connected through a bus model 7.

このＣＰＵモデル６によれば、コンパイラが出力するオブジェクトコードを実行ソフトウェア１として、実機のソフトウェアをシミュレーションすることができる。したがって、ＣＰＵモデル６を使用した仮想ハードウェア２の環境では、ハードウェア全体の試験を実機のソフトウェアでシミュレーションすることが可能である。   According to the CPU model 6, the actual software can be simulated using the object code output by the compiler as the execution software 1. Therefore, in the environment of the virtual hardware 2 using the CPU model 6, it is possible to simulate a test of the entire hardware with actual software.

このときＣＰＵモデル６は、通常動作前に実機のＣＰＵと同様にバスモデル７のバスタイミング設定や内部メモリ（ＲＡＭモデル４等）の初期化などの制御系の各種設定を行っておく必要がある。この設定はＣＰＵ初期設定と呼ばれ、実行ソフトウェア１に含まれたＣＰＵ初期設定用プログラム８のソフトウェア処理により行われている。   At this time, the CPU model 6 needs to perform various settings of the control system such as bus timing setting of the bus model 7 and initialization of the internal memory (RAM model 4 etc.) like the CPU of the actual machine before normal operation. . This setting is called CPU initial setting, and is performed by software processing of the CPU initial setting program 8 included in the execution software 1.

発明協会公開技報 公技番号２０１１−５０４３７１Japan Society for Invention and Innovation Technical Report Official Technical Number 2011-504371

しかしながら、実行ソフトウェア１は、前記初期設定用プログラム８とハードウェアを試験するためのテストプログラム９とで構成されているため、ＣＰＵモデル６を動作させるには前記初期設定用プログラム８を作成しなければならない。   However, since the execution software 1 is composed of the initial setting program 8 and the test program 9 for testing the hardware, the initial setting program 8 must be created in order to operate the CPU model 6. I must.

すなわち、前記初期設定用プログラム８がなければテストプログラム９が実行できないため、仮想ハードウェア２を試験（シミュレーション）できない。ところが、前記初期設定用プログラム８はテストプログラム９とは別なので、その作成は試験準備の手間になり、試験の効率が悪化するおそれがある。   That is, since the test program 9 cannot be executed without the initial setting program 8, the virtual hardware 2 cannot be tested (simulated). However, since the initial setting program 8 is different from the test program 9, the preparation of the initial setting program 8 takes time for preparation for the test, and the test efficiency may deteriorate.

本発明は、上述のような従来技術の問題点を解決するためになされたものであり、デジタル回路用の仮想ハードウェアをテストプログラムでシミュレーションする際の試験準備を軽減し、シミュレーションの容易化に貢献することを解決課題としている。   The present invention has been made to solve the above-described problems of the prior art, and reduces test preparation when simulating virtual hardware for digital circuits using a test program, thereby facilitating simulation. Contributing is the solution.

そこで、本発明は実機と等価なＣＰＵモデルとデジタル回路用の被試験論理回路とを備えた仮想ハードウェアを実行ソフトウェアによりシミュレーションするデジタル回路用シミュレーション装置であって、ＣＰＵモデルは初期設定値を入力する入力手段を備え、該入力手段の入力によりＣＰＵ初期設定が可能なことを特徴とする。   Therefore, the present invention is a digital circuit simulation apparatus that simulates virtual hardware including a CPU model equivalent to a real machine and a logic circuit under test for a digital circuit using execution software, and the CPU model receives an initial setting value. Input means, and CPU initial setting is possible by input from the input means.

したがって、実行ソフトウェアに制御系の初期設定をするための初期設定プログラムが含まれていなくとも、ＣＰＵモデルの初期設定ができる。これにより実行ソフトウェアを、仮想ハードウェアをシミュレーションするテストプログラムのみで構成することができる。   Therefore, the CPU model can be initialized even if the execution software does not include an initial setting program for initializing the control system. As a result, the execution software can be configured only by a test program for simulating virtual hardware.

本発明の一態様としては実行ソフトウェアが、ＣＰＵモデルに前記初期設定をするための初期設定プログラムと、仮想ハードウェアをシミュレートするためのテストプログラムとを有し、入力手段を通じたＣＰＵモデルのＣＰＵ初期設定と、初期設定用プログラムによるＣＰＵモデルのＣＰＵ初期設定とを選択可能とすることもできる。   As one aspect of the present invention, the execution software has an initial setting program for performing the initial setting on the CPU model and a test program for simulating virtual hardware, and the CPU of the CPU model through the input means It is also possible to select the initial setting and the CPU initial setting of the CPU model by the initial setting program.

したがって、実行ソフトウェアが、テストプログラムのみで構成されている場合と初期設定用プログラムを含む場合のいずれにも対応してＣＰＵモデルの初期設定ができる。   Therefore, the CPU model can be initialized according to both the case where the execution software is composed only of the test program and the case where the execution software includes the initial setting program.

このときＣＰＵモデルは、入力手段による初期設定値の入力と初期設定プログラムによる初期設定値の入力とを切替可能としてもよい。これにより入力経路を切り替えるだけで、いずれの初期設定値にもＣＰＵモデルを設定することができる。   At this time, the CPU model may be able to switch between the input of the initial setting value by the input means and the input of the initial setting value by the initial setting program. Thus, the CPU model can be set to any initial setting value by simply switching the input path.

なお、本発明は、前記シミュレーション装置としてコンピュータを機能させるためのプログラムとして構成することもできる。   In addition, this invention can also be comprised as a program for functioning a computer as said simulation apparatus.

本発明によれば、デジタル回路の仮想ハードウェアを実行ソフトウェアによりシミュレーションする際に実行ソフトウェアをテストプログラムのみで構成可能なため、シミュレーションの準備が軽減され、その作業の容易化に貢献することができる。   According to the present invention, when the virtual hardware of the digital circuit is simulated by the execution software, the execution software can be configured only by the test program. Therefore, the preparation for the simulation can be reduced and the work can be facilitated. .

本発明の第１実施形態に係るデジタル回路用シミュレーション装置のＣＰＵ初期設定の概略図。Schematic of CPU initial setting of the digital circuit simulation apparatus according to the first embodiment of the present invention. 図１の詳細図。Detailed view of FIG. 1. 本発明の第２実施形態に係るデジタル回路用シミュレーション装置のＣＰＵ初期設定の概略図。The schematic diagram of CPU initial setting of the simulation apparatus for digital circuits which concerns on 2nd Embodiment of this invention. 図３の詳細図。FIG. 4 is a detailed view of FIG. 3. 従来のＣＰＵ初期設定の概略図。Schematic of conventional CPU initial setting.

≪第１実施形態≫
図１および図２に基づき本発明の第１実施形態に係るデジタル回路用シミュレーション装置を説明する。ここでは図５と同一の構成は同一の符号を付して説明する。 << First Embodiment >>
A digital circuit simulation apparatus according to a first embodiment of the present invention will be described with reference to FIGS. 1 and 2. Here, the same components as those in FIG. 5 are described with the same reference numerals.

このシミュレーション装置は、コンピュータにソフトウェアが読み込まれることによりソフトウェアとハードウェア資源とが協働した具体的手段、即ちデジタル回路の被試験論理回路および制御系の処理モデルを主体とする図１の仮想ハードウェア１２を備える。   The simulation apparatus is a specific means in which software and hardware resources cooperate by loading software into a computer, that is, the virtual hardware of FIG. 1 mainly composed of a logic circuit under test of a digital circuit and a processing model of a control system. Wear 12 is provided.

（１）仮想ハードウェア１２の構成例
仮想ハードウェア１２は、図１に示すように、ユーザが作成するカスタムＬＳＩなどの被試験論理回路として機能するＡＳＩＣ３と、ソフトウェア動作用のメモリモデルとして機能するＲＯＭモデル４，ＲＡＭモデル５と、ソフトウェア実行部分として機能する実機と等価なＣＰＵモデル１６とを有し、それぞれがバスモデル７を通じて接続されている。 (1) Configuration Example of Virtual Hardware 12 As shown in FIG. 1, the virtual hardware 12 functions as an ASIC 3 that functions as a logic circuit under test such as a custom LSI created by a user and a memory model for software operation. The ROM model 4 and the RAM model 5 have a CPU model 16 equivalent to a real machine functioning as a software execution part, and each is connected through a bus model 7.

このＣＰＵモデル１６は、コンピュータ上で動作するようにハードウェア言語で構築され、実機のＣＰＵとソフトウェアの互換性を有している。したがって、ＣＰＵモデル１６は、図５のＣＰＵモデル６と同様にコンパイラが出力するオブジェクトコードを実行ソフトウェア１１として、実機のソフトウェアをシミュレーションすることができる。これによりＣＰＵモデル１６を使用した仮想ハードウェア１２の環境では、ハードウェア全体の試験を実機のソフトウェアでシミュレーション可能である。   The CPU model 16 is constructed in a hardware language so as to operate on a computer, and has compatibility with the CPU of the actual machine and software. Therefore, the CPU model 16 can simulate actual software using the object code output by the compiler as the execution software 11 as in the CPU model 6 of FIG. Thereby, in the environment of the virtual hardware 12 using the CPU model 16, the test of the whole hardware can be simulated with the software of the actual machine.

ただし、実行ソフトウェア１１は、前記シミュレーションのテストプログラム９のみで構成されている点で図５の実行ソフトウェア１と相違する。また、ＣＰＵモデル１６は、ＣＰＵ初期設定２０（制御系の各初期設定値など）２０を入力するための入力ポート２１を備えている点でＣＰＵモデル６と相違している。このＣＰＵ初期設定２０には、例えば記憶装置（メモリ、ハードディスクドライブ装置など）に記憶されたテキストファイル中の設定値を用いることができる。   However, the execution software 11 is different from the execution software 1 of FIG. 5 in that the execution software 11 is composed only of the simulation test program 9. The CPU model 16 is different from the CPU model 6 in that it includes an input port 21 for inputting a CPU initial setting 20 (such as each initial setting value of the control system) 20. As the CPU initial setting 20, for example, a setting value in a text file stored in a storage device (memory, hard disk drive device, etc.) can be used.

この入力ポート２１によれば、ＣＰＵ初期設定２０をＣＰＵモデル１６に取り込んでその設定値をロードでき、従来装置のようなＣＰＵ初期設定プログラム８を用いることなく、ＣＰＵモデル１６のＣＰＵ初期設定が可能である。したがって、実行ソフトウェア１１をテストプログラム９のみで構成しても、シミュレーションが可能となる。   According to the input port 21, the CPU initial setting 20 can be taken into the CPU model 16 and the setting value can be loaded, and the CPU initial setting of the CPU model 16 can be performed without using the CPU initial setting program 8 as in the conventional apparatus. It is. Therefore, even if the execution software 11 is composed only of the test program 9, simulation is possible.

その結果、前記シミュレーション装置によれば、実行ソフトウェアをテストプログラム９のみで構成することができ、前記初期設定プログラム８の作成を省略でき、この点でシミュレーションの試験準備の手間が軽減され、その容易化に貢献することができる。   As a result, according to the simulation apparatus, the execution software can be configured only by the test program 9, and the creation of the initial setting program 8 can be omitted. Can contribute.

（２）ＣＰＵ初期設定の詳細
図２に基づきＣＰＵ初期設定の詳細を説明する。ここでは実行ソフトウェア１１はテストプログラム９のみで構成され、ＣＰＵ初期設定２０にはメモリ初期値（例えばＲＡＭモデル５の初期値など）２０ａと、タイミング設定（例えばバスモデル７のバスタイミング設定値など）２０ｂと、その他設定（例えばＣＰＵクロックなど）２０ｃとが含まれているものとする。 (2) Details of CPU Initial Setting Details of CPU initial setting will be described with reference to FIG. Here, the execution software 11 includes only the test program 9, and the CPU initial setting 20 includes a memory initial value (for example, an initial value of the RAM model 5) 20a and a timing setting (for example, a bus timing setting value of the bus model 7). 20b and other settings (for example, CPU clock) 20c are included.

ＣＰＵモデル１６は、メモリ初期値２０ａを設定するメモリ部２２と、タイミング設定２０ｂを設定するバス制御部２３と、その他の設定２０ｃを設定するその他制御部２４と、ＣＰＵ初期設定２０の前記各設定２０ａ〜２０ｃをそれぞれ前記各部２２〜２４に出力するゲート回路２５〜２７とを有している。   The CPU model 16 includes a memory unit 22 for setting a memory initial value 20a, a bus control unit 23 for setting a timing setting 20b, an other control unit 24 for setting other settings 20c, and the settings of the CPU initial setting 20. Gate circuits 25 to 27 for outputting 20a to 20c to the respective sections 22 to 24, respectively.

このゲート回路２５〜２７は、ゲート回路イネーブル信号（以下、ＥＮＢ信号とする。）に応じてＩＮ入力からの取り込みが制御され、ＥＮＢ信号がＬレベルであればＩＮ入力からの入力を取り込んで前記各部２２〜２４に出力する一方、ＥＮＢ信号がＨレベルであればＩＮ入力からの入力を取り込まない。   The gate circuits 25 to 27 are controlled to receive from the IN input in response to a gate circuit enable signal (hereinafter referred to as an ENB signal). If the ENB signal is at L level, the input from the IN input is acquired. While outputting to each part 22-24, if the ENB signal is H level, the input from IN input will not be taken.

ここでは実行ソフトウェア１１は、テストプログラム９のみで構成され、前記初期設定プログラム８を含まないため、入力ポート２１からＣＰＵ初期設定２０をＣＰＵモデル１６に取り込む。このときゲート回路２５〜２７にＬレベルのＥＮＢ信号を入力し、入力ポート２１をから取り込んだＣＰＵ初期設定２０をゲート回路２５〜２７のＩＮ入力を介して前記各部２２〜２４に出力する。   Here, the execution software 11 is composed only of the test program 9 and does not include the initial setting program 8, so the CPU initial setting 20 is taken into the CPU model 16 from the input port 21. At this time, an ENB signal of L level is input to the gate circuits 25 to 27, and the CPU initial setting 20 fetched from the input port 21 is output to the respective units 22 to 24 via the IN inputs of the gate circuits 25 to 27.

具体的にはＣＰＵ初期設定２０のメモリ初期値２０ａはゲート回路２５のＩＮ入力を介してメモリ部２２に出力され、タイミング設定２０ｂはゲート回路２６のＩＮ入力を介してバス制御部２３に出力され、その他設定２０ｃはゲート回路２７のＩＮ入力を介してその他制御部２４に出力され、それぞれの設定値が前記各部２２〜２４に設定される。   Specifically, the memory initial value 20a of the CPU initial setting 20 is output to the memory unit 22 via the IN input of the gate circuit 25, and the timing setting 20b is output to the bus control unit 23 via the IN input of the gate circuit 26. The other setting 20 c is output to the other control unit 24 via the IN input of the gate circuit 27, and the respective set values are set in the respective units 22 to 24.

これにより実行ソフトウェア１１に前記初期設定プログラム８を含めることなく、ＣＰＵモデル１６のＣＰＵ初期設定が可能となり、テストプログラム９を動作させることができる。   As a result, the CPU initial setting of the CPU model 16 can be performed without including the initial setting program 8 in the execution software 11, and the test program 9 can be operated.

≪第２実施形態≫
図３および図４に基づき本発明の第２実施形態に係るデジタル回路用シミュレーション装置を説明する。ここでは図３に示すように、従来と同様に前記初期設定プログラム８を含む実行ソフトウェア１が用いられている。 << Second Embodiment >>
A digital circuit simulation apparatus according to a second embodiment of the present invention will be described with reference to FIGS. Here, as shown in FIG. 3, the execution software 1 including the initial setting program 8 is used as in the prior art.

また、ＣＰＵモデル１６は、図４に示すように、ゲート回路２５〜２７に代わってマルチプレクサ３１〜３３を有している。このマルチプレクサ３１〜３３は、論理ゲートを組み合わせて実現可能な２入力マルチプレクサに構成され、マルチプレクサ切替信号に応じて選択制御入力（ｓｅｌｅｃｔｉｏｎ ｉｎｐｕｔ）Ａ，Ｂを切り替えて前記各部２２〜２４に出力する。   Further, as shown in FIG. 4, the CPU model 16 includes multiplexers 31 to 33 instead of the gate circuits 25 to 27. The multiplexers 31 to 33 are configured as two-input multiplexers that can be realized by combining logic gates, and select control inputs A and B are switched according to a multiplexer switching signal and output to the units 22 to 24.

したがって、入力ポート２１からＣＰＵ初期設定２０を取り込むだけでなく、マルチプレクサ３１〜３３の前記入力Ａ，Ｂを切り替えて、前記初期設定プログラム８のＣＰＵ初期設定の内容に設定することもできる。ここでは前記切替信号がＬレベルの場合は前記Ａ入力を選択し、Ｈレベルの場合は前記Ｂ入力を選択するものとする。なお、前記切替信号の一例としてリセット信号を使うが、これに限定されることなく他の信号を用いてもよい。   Therefore, not only can the CPU initial setting 20 be fetched from the input port 21, but the inputs A and B of the multiplexers 31 to 33 can be switched to set the contents of the CPU initial setting of the initial setting program 8. Here, the A input is selected when the switching signal is at the L level, and the B input is selected when the switching signal is at the H level. Although a reset signal is used as an example of the switching signal, the present invention is not limited to this, and other signals may be used.

具体的にはリセット信号がアクティブ状態（ＣＰＵモデル１６のリセット中）のとき、ＣＰＵモデル１６はソフトウェア処理ができないので、前記初期設定プログラム８によるＣＰＵ初期設定は不可能である。そこで、前記アクティブ状態の場合にはＬレベルのリセット信号をマルチプレクサ３１〜３３に入力し、マルチプレクサ３１〜３３の前記Ａ入力を選択する。したがって、入力ポート２１から取り込んだＣＰＵ初期設定２０が、前記各Ａ入力を介して前記各部２２〜２４に出力されて前記各部２２〜２４に設定される。   Specifically, when the reset signal is in an active state (during resetting of the CPU model 16), the CPU model 16 cannot perform software processing, so that the CPU initial setting by the initial setting program 8 is impossible. Therefore, in the active state, an L level reset signal is input to the multiplexers 31 to 33, and the A input of the multiplexers 31 to 33 is selected. Therefore, the CPU initial setting 20 fetched from the input port 21 is output to the units 22 to 24 through the A inputs and is set to the units 22 to 24.

一方、リセット信号がインアクティブ状態（ＣＰＵモデル１６のリセット終了後）のときはソフトウェア処理が可能となる。この場合にはＨレベルのリセット信号をマルチプレクサ３１〜３３に入力し、マルチプレクサ３１〜３３の前記Ｂ入力を選択する。したがって、実行ソフトウェア１に含まれる前記初期設定プログラム８のＣＰＵ初期設定内容を、前記各Ｂ入力を介してソフトウェア処理で設定することが可能となる。   On the other hand, when the reset signal is in an inactive state (after the reset of the CPU model 16), software processing is possible. In this case, an H level reset signal is input to the multiplexers 31 to 33, and the B input of the multiplexers 31 to 33 is selected. Therefore, the CPU initial setting contents of the initial setting program 8 included in the execution software 1 can be set by software processing via the B inputs.

この場合にＣＰＵモデル１６のＣＰＵ初期設定は、ＣＰＵモデル１６がリセット中に入力ポート２１から取り込んだＣＰＵ初期設定２０の内容で既に設定済みなため、前記ソフトウェア処理による設定は必要に応じて行うものとする。例えば試験的にＣＰＵモデル１６の設定内容を前記初期設定プログラム８のＣＰＵ初期設定内容に変更したい場合などに行う。   In this case, the CPU initial setting of the CPU model 16 has already been set with the contents of the CPU initial setting 20 fetched from the input port 21 during the reset of the CPU model 16, so that the setting by the software processing is performed as necessary. And For example, it is performed when it is desired to change the setting contents of the CPU model 16 to the CPU initial setting contents of the initial setting program 8 experimentally.

その結果、ＣＰＵモデルにＣＰＵ初期設定を入力する入力ポート２１を追加することで、ＣＰＵモデルの通常動作前にＣＰＵ初期設定を行って前記初期設定プログラム８を要せずにテストプログラム９を動作させることができる。   As a result, by adding the input port 21 for inputting the CPU initial setting to the CPU model, the CPU initial setting is performed before the normal operation of the CPU model, and the test program 9 is operated without requiring the initial setting program 8. be able to.

なお、本発明は、上記実施形態に限定されるものではなく、仮想ハードウェア１２の構成などは各請求項に記載された範囲内で変更して実施することができる。例えば仮想ハードウェア１２は、デュアルＣＰＵをモデル化したＣＰＵモデルであってもよく、各ＣＰＵモデルからアクセス可能な２ポートメモリとしてもよい。   In addition, this invention is not limited to the said embodiment, The structure of the virtual hardware 12, etc. can be changed and implemented within the range described in each claim. For example, the virtual hardware 12 may be a CPU model that models a dual CPU, or may be a two-port memory that can be accessed from each CPU model.

また、第２実施形態のソフトウェア処理によるＣＰＵ設定は、ＣＰＵ初期設定後の試験的な設定変更に限定されるものではなく、従来どおりのソフトウェア処理によるＣＰＵ初期設定と、入力ポート２１を経由したＣＰＵ初期設定とをリセット信号などの前記切替信号に応じて選択することが可能である。   The CPU setting by the software processing of the second embodiment is not limited to the experimental setting change after the CPU initial setting. The CPU initial setting by the conventional software processing and the CPU via the input port 21 are used. It is possible to select the initial setting according to the switching signal such as a reset signal.

さらに、本発明は、前記シミュレーション装置としてコンピュータを機能させるシミュレーション用のプログラムとして構成することもできる。このプログラムによれば、入力ポート２１を備えたＣＰＵモデル１６の機能がコンピュータ上で実現される。   Furthermore, the present invention can also be configured as a simulation program for causing a computer to function as the simulation apparatus. According to this program, the function of the CPU model 16 having the input port 21 is realized on the computer.

このプログラムは、Ｗｅｂサイトや電子メールなどネットワークを通じて提供することができ、またＣＤ−ＲＯＭ，ＤＶＤ−ＲＯＭなどの記録媒体に記録して提供することができる。この記録媒体は、記録媒体駆動装置（光学ドライブ装置など）を利用して読み出され、そのプログラムコード自体が前記各実施形態の処理を実現するので、該記録媒体も本発明を構成する。   This program can be provided through a network such as a website or electronic mail, or can be provided by being recorded on a recording medium such as a CD-ROM or a DVD-ROM. This recording medium is read using a recording medium driving device (such as an optical drive device), and the program code itself realizes the processing of each of the above embodiments, so that the recording medium also constitutes the present invention.

３…ＡＳＩＣ
４…ＲＯＭモデル
５…ＲＡＭモデル
７…バスモデル
８…ＣＰＵ初期設定プログラム
９…テストプログラム
１，１１…実行ソフトウェア
１２…仮想ハードウェア
１６…ＣＰＵモデル
２０…ＣＰＵ初期設定（初期設定値）
２１…入力ポート（入力手段）
２２…メモリ部
２３…バス制御部
２４…その他制御部
２５〜２７…ゲート回路
３１〜３３…マルチプレクサ 3 ... ASIC
4 ... ROM model 5 ... RAM model 7 ... Bus model 8 ... CPU initial setting program 9 ... Test program 1,11 ... Execution software 12 ... Virtual hardware 16 ... CPU model 20 ... CPU initial setting (initial setting value)
21 ... Input port (input means)
DESCRIPTION OF SYMBOLS 22 ... Memory part 23 ... Bus control part 24 ... Other control part 25-27 ... Gate circuit 31-33 ... Multiplexer

Claims (5)

実機と等価なＣＰＵモデルとデジタル回路用の被試験論理回路とを備えた仮想ハードウェアを実行ソフトウェアによりシミュレーションするデジタル回路用シミュレーション装置であって、
ＣＰＵモデルは初期設定値を入力する入力手段を備え、該入力手段の入力によりＣＰＵ初期設定が可能なことを特徴とするデジタル回路用シミュレーション装置 A simulation apparatus for digital circuit that simulates virtual hardware including a CPU model equivalent to a real machine and a logic circuit under test for a digital circuit by execution software,
The CPU model includes an input unit for inputting an initial setting value, and the CPU initial setting can be performed by an input of the input unit. 実行ソフトウェアが、仮想ハードウェアをシミュレーションするテストプログラムのみで構成されていること
を特徴とする請求項１記載のデジタル回路用シミュレーション装置。 The digital circuit simulation apparatus according to claim 1, wherein the execution software includes only a test program for simulating virtual hardware. 実行ソフトウェアは、ＣＰＵモデルに前記初期設定をするための初期設定プログラムと、仮想ハードウェアをシミュレートするためのテストプログラムとを有し、
入力手段を通じたＣＰＵモデルのＣＰＵ初期設定と、初期設定用プログラムによるＣＰＵモデルのＣＰＵ初期設定とを選択可能なことを特徴とする請求項１記載のデジタル回路用シミュレーション装置。 The execution software includes an initial setting program for performing the initial setting on the CPU model, and a test program for simulating virtual hardware,
2. The digital circuit simulation apparatus according to claim 1, wherein a CPU initial setting of the CPU model through the input means and a CPU initial setting of the CPU model by an initial setting program can be selected. ＣＰＵモデルは、入力手段による初期設定値の入力と初期設定プログラムによる初期設定値の入力とを切替可能な手段を有する
ことを特徴とする請求項３記載のデジタル回路用シミュレーション装置。 4. The digital circuit simulation apparatus according to claim 3, wherein the CPU model has means capable of switching between an initial setting value input by the input means and an initial setting value input by the initial setting program. 請求項１〜４のいずれか１項に記載のデジタル回路用シミュレーション装置としてコンピュータを機能させるためのプログラム。   The program for functioning a computer as a digital circuit simulation apparatus of any one of Claims 1-4.
JP2012157022A 2012-07-13 2012-07-13 Digital circuit simulation apparatus and program thereof. Expired - Fee Related JP6089469B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012157022A JP6089469B2 (en) 2012-07-13 2012-07-13 Digital circuit simulation apparatus and program thereof.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012157022A JP6089469B2 (en) 2012-07-13 2012-07-13 Digital circuit simulation apparatus and program thereof.

Publications (2)

Publication Number Publication Date
JP2014021572A true JP2014021572A (en) 2014-02-03
JP6089469B2 JP6089469B2 (en) 2017-03-08

Family

ID=50196423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012157022A Expired - Fee Related JP6089469B2 (en) 2012-07-13 2012-07-13 Digital circuit simulation apparatus and program thereof.

Country Status (1)

Country Link
JP (1) JP6089469B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312311A (en) * 1997-05-13 1998-11-24 Mitsubishi Electric Corp Logical simulation method and computer-readable recording medium record with program for implementing logical simulation method
JP2000293557A (en) * 1999-04-05 2000-10-20 Matsushita Electric Ind Co Ltd Simulation method for power consumption
JP2007034680A (en) * 2005-07-27 2007-02-08 Fujitsu Ltd System simulation method
JP2007156728A (en) * 2005-12-02 2007-06-21 Hitachi Information & Communication Engineering Ltd Logic verification method and logic verification system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312311A (en) * 1997-05-13 1998-11-24 Mitsubishi Electric Corp Logical simulation method and computer-readable recording medium record with program for implementing logical simulation method
JP2000293557A (en) * 1999-04-05 2000-10-20 Matsushita Electric Ind Co Ltd Simulation method for power consumption
JP2007034680A (en) * 2005-07-27 2007-02-08 Fujitsu Ltd System simulation method
JP2007156728A (en) * 2005-12-02 2007-06-21 Hitachi Information & Communication Engineering Ltd Logic verification method and logic verification system

Also Published As

Publication number Publication date
JP6089469B2 (en) 2017-03-08

Similar Documents

Publication Publication Date Title
US8146061B2 (en) Systems and methods for graphics hardware design debugging and verification
US8639981B2 (en) Flexible SoC design verification environment
US8788886B2 (en) Verification of SoC scan dump and memory dump operations
Legat et al. Automated SEU fault emulation using partial FPGA reconfiguration
US20130024178A1 (en) Playback methodology for verification components
Jeitler et al. FuSE-a hardware accelerated HDL fault injection tool
US10540466B1 (en) Systems and methods for streaming waveform data during emulation run
US9690681B1 (en) Method and system for automatically generating executable system-level tests
US20130318484A1 (en) Third Party Component Debugging For Integrated Circuit Design
US8938646B2 (en) Mutations on input for test generation
JP6089469B2 (en) Digital circuit simulation apparatus and program thereof.
JP2009223661A (en) Verification support program, recording medium with the program recorded therein, verification support apparatus, and verification support method
US20110307239A1 (en) Hardware Emulation Proxy for Hardware Software Co-Emulation
CN113760751B (en) Method for generating test case, electronic device and storage medium
US8990624B2 (en) Emulator verification system, emulator verification method
JP5454349B2 (en) Performance estimation device
US20190205491A1 (en) Method and apparatus of emulation techniques for enhanced fpga validation
Di Carlo et al. On enhancing fault injection's capabilities and performances for safety critical systems
US10747923B2 (en) Methods and apparatus for emulating power loss event on an integrated circuit
US20230342528A1 (en) Mixed signal feedback design for verification
KR20100107386A (en) Method, system and application for sequential cofactor-based analysis of netlists
Kamat IP testing for heterogeneous SOCs
Wronka et al. Embedded software debug in simulation and emulation environments for interface IP
Ballagh et al. Java debug hardware models using jbits
WO2010095635A1 (en) Circuit design assistance device, circuit design assistance method, and computer readable recording medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6089469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees