JP2014021572A - Simulator for digital circuit and program thereof - Google Patents
Simulator for digital circuit and program thereof Download PDFInfo
- Publication number
- JP2014021572A JP2014021572A JP2012157022A JP2012157022A JP2014021572A JP 2014021572 A JP2014021572 A JP 2014021572A JP 2012157022 A JP2012157022 A JP 2012157022A JP 2012157022 A JP2012157022 A JP 2012157022A JP 2014021572 A JP2014021572 A JP 2014021572A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- initial setting
- program
- model
- digital circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 12
- 238000002360 preparation method Methods 0.000 abstract description 5
- 238000012545 processing Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 6
- 238000012795 verification Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は、デジタル回路のハードウェア/ソフトウェアをシミュレーションする技術に関する。 The present invention relates to a technique for simulating hardware / software of a digital circuit.
デジタル回路の開発では、開発期間およびコスト低減の要求から試作品を作成する前に予測可能な問題点を検証し、解決するために論理シミュレーションベースのハードウェア/ソフトウェアの協調検証が行われている。この協調検証方法としては非特許文献1が公知となっている。
In digital circuit development, collaborative verification of logic simulation-based hardware / software is performed to verify and solve problems that can be predicted before creating prototypes based on development time and cost reduction requirements. . As this cooperative verification method, Non-Patent
図5に基づき前記協調検証の概略を説明すれば、実行ソフトウェア(SW)1により仮想ハードウェア(HW)2の動作をシミュレーションする。この仮想ハードウェア2は、被試験論理回路として機能するASIC3と、ソフトウェア動作用のメモリモデルとして機能するROMモデル4,RAMモデル5と、実機と等価なCPUモデル6とを有し、各部3〜6はバスモデル7を通じて接続されている。
The outline of the cooperative verification will be described with reference to FIG. 5. The operation of the virtual hardware (HW) 2 is simulated by the execution software (SW) 1. The virtual hardware 2 includes an ASIC 3 that functions as a logic circuit under test, a
このCPUモデル6によれば、コンパイラが出力するオブジェクトコードを実行ソフトウェア1として、実機のソフトウェアをシミュレーションすることができる。したがって、CPUモデル6を使用した仮想ハードウェア2の環境では、ハードウェア全体の試験を実機のソフトウェアでシミュレーションすることが可能である。
According to the
このときCPUモデル6は、通常動作前に実機のCPUと同様にバスモデル7のバスタイミング設定や内部メモリ(RAMモデル4等)の初期化などの制御系の各種設定を行っておく必要がある。この設定はCPU初期設定と呼ばれ、実行ソフトウェア1に含まれたCPU初期設定用プログラム8のソフトウェア処理により行われている。
At this time, the
しかしながら、実行ソフトウェア1は、前記初期設定用プログラム8とハードウェアを試験するためのテストプログラム9とで構成されているため、CPUモデル6を動作させるには前記初期設定用プログラム8を作成しなければならない。
However, since the
すなわち、前記初期設定用プログラム8がなければテストプログラム9が実行できないため、仮想ハードウェア2を試験(シミュレーション)できない。ところが、前記初期設定用プログラム8はテストプログラム9とは別なので、その作成は試験準備の手間になり、試験の効率が悪化するおそれがある。
That is, since the
本発明は、上述のような従来技術の問題点を解決するためになされたものであり、デジタル回路用の仮想ハードウェアをテストプログラムでシミュレーションする際の試験準備を軽減し、シミュレーションの容易化に貢献することを解決課題としている。 The present invention has been made to solve the above-described problems of the prior art, and reduces test preparation when simulating virtual hardware for digital circuits using a test program, thereby facilitating simulation. Contributing is the solution.
そこで、本発明は実機と等価なCPUモデルとデジタル回路用の被試験論理回路とを備えた仮想ハードウェアを実行ソフトウェアによりシミュレーションするデジタル回路用シミュレーション装置であって、CPUモデルは初期設定値を入力する入力手段を備え、該入力手段の入力によりCPU初期設定が可能なことを特徴とする。 Therefore, the present invention is a digital circuit simulation apparatus that simulates virtual hardware including a CPU model equivalent to a real machine and a logic circuit under test for a digital circuit using execution software, and the CPU model receives an initial setting value. Input means, and CPU initial setting is possible by input from the input means.
したがって、実行ソフトウェアに制御系の初期設定をするための初期設定プログラムが含まれていなくとも、CPUモデルの初期設定ができる。これにより実行ソフトウェアを、仮想ハードウェアをシミュレーションするテストプログラムのみで構成することができる。 Therefore, the CPU model can be initialized even if the execution software does not include an initial setting program for initializing the control system. As a result, the execution software can be configured only by a test program for simulating virtual hardware.
本発明の一態様としては実行ソフトウェアが、CPUモデルに前記初期設定をするための初期設定プログラムと、仮想ハードウェアをシミュレートするためのテストプログラムとを有し、入力手段を通じたCPUモデルのCPU初期設定と、初期設定用プログラムによるCPUモデルのCPU初期設定とを選択可能とすることもできる。 As one aspect of the present invention, the execution software has an initial setting program for performing the initial setting on the CPU model and a test program for simulating virtual hardware, and the CPU of the CPU model through the input means It is also possible to select the initial setting and the CPU initial setting of the CPU model by the initial setting program.
したがって、実行ソフトウェアが、テストプログラムのみで構成されている場合と初期設定用プログラムを含む場合のいずれにも対応してCPUモデルの初期設定ができる。 Therefore, the CPU model can be initialized according to both the case where the execution software is composed only of the test program and the case where the execution software includes the initial setting program.
このときCPUモデルは、入力手段による初期設定値の入力と初期設定プログラムによる初期設定値の入力とを切替可能としてもよい。これにより入力経路を切り替えるだけで、いずれの初期設定値にもCPUモデルを設定することができる。 At this time, the CPU model may be able to switch between the input of the initial setting value by the input means and the input of the initial setting value by the initial setting program. Thus, the CPU model can be set to any initial setting value by simply switching the input path.
なお、本発明は、前記シミュレーション装置としてコンピュータを機能させるためのプログラムとして構成することもできる。 In addition, this invention can also be comprised as a program for functioning a computer as said simulation apparatus.
本発明によれば、デジタル回路の仮想ハードウェアを実行ソフトウェアによりシミュレーションする際に実行ソフトウェアをテストプログラムのみで構成可能なため、シミュレーションの準備が軽減され、その作業の容易化に貢献することができる。 According to the present invention, when the virtual hardware of the digital circuit is simulated by the execution software, the execution software can be configured only by the test program. Therefore, the preparation for the simulation can be reduced and the work can be facilitated. .
≪第1実施形態≫
図1および図2に基づき本発明の第1実施形態に係るデジタル回路用シミュレーション装置を説明する。ここでは図5と同一の構成は同一の符号を付して説明する。
<< First Embodiment >>
A digital circuit simulation apparatus according to a first embodiment of the present invention will be described with reference to FIGS. 1 and 2. Here, the same components as those in FIG. 5 are described with the same reference numerals.
このシミュレーション装置は、コンピュータにソフトウェアが読み込まれることによりソフトウェアとハードウェア資源とが協働した具体的手段、即ちデジタル回路の被試験論理回路および制御系の処理モデルを主体とする図1の仮想ハードウェア12を備える。 The simulation apparatus is a specific means in which software and hardware resources cooperate by loading software into a computer, that is, the virtual hardware of FIG. 1 mainly composed of a logic circuit under test of a digital circuit and a processing model of a control system. Wear 12 is provided.
(1)仮想ハードウェア12の構成例
仮想ハードウェア12は、図1に示すように、ユーザが作成するカスタムLSIなどの被試験論理回路として機能するASIC3と、ソフトウェア動作用のメモリモデルとして機能するROMモデル4,RAMモデル5と、ソフトウェア実行部分として機能する実機と等価なCPUモデル16とを有し、それぞれがバスモデル7を通じて接続されている。
(1) Configuration Example of
このCPUモデル16は、コンピュータ上で動作するようにハードウェア言語で構築され、実機のCPUとソフトウェアの互換性を有している。したがって、CPUモデル16は、図5のCPUモデル6と同様にコンパイラが出力するオブジェクトコードを実行ソフトウェア11として、実機のソフトウェアをシミュレーションすることができる。これによりCPUモデル16を使用した仮想ハードウェア12の環境では、ハードウェア全体の試験を実機のソフトウェアでシミュレーション可能である。
The
ただし、実行ソフトウェア11は、前記シミュレーションのテストプログラム9のみで構成されている点で図5の実行ソフトウェア1と相違する。また、CPUモデル16は、CPU初期設定20(制御系の各初期設定値など)20を入力するための入力ポート21を備えている点でCPUモデル6と相違している。このCPU初期設定20には、例えば記憶装置(メモリ、ハードディスクドライブ装置など)に記憶されたテキストファイル中の設定値を用いることができる。
However, the
この入力ポート21によれば、CPU初期設定20をCPUモデル16に取り込んでその設定値をロードでき、従来装置のようなCPU初期設定プログラム8を用いることなく、CPUモデル16のCPU初期設定が可能である。したがって、実行ソフトウェア11をテストプログラム9のみで構成しても、シミュレーションが可能となる。
According to the
その結果、前記シミュレーション装置によれば、実行ソフトウェアをテストプログラム9のみで構成することができ、前記初期設定プログラム8の作成を省略でき、この点でシミュレーションの試験準備の手間が軽減され、その容易化に貢献することができる。
As a result, according to the simulation apparatus, the execution software can be configured only by the
(2)CPU初期設定の詳細
図2に基づきCPU初期設定の詳細を説明する。ここでは実行ソフトウェア11はテストプログラム9のみで構成され、CPU初期設定20にはメモリ初期値(例えばRAMモデル5の初期値など)20aと、タイミング設定(例えばバスモデル7のバスタイミング設定値など)20bと、その他設定(例えばCPUクロックなど)20cとが含まれているものとする。
(2) Details of CPU Initial Setting Details of CPU initial setting will be described with reference to FIG. Here, the
CPUモデル16は、メモリ初期値20aを設定するメモリ部22と、タイミング設定20bを設定するバス制御部23と、その他の設定20cを設定するその他制御部24と、CPU初期設定20の前記各設定20a〜20cをそれぞれ前記各部22〜24に出力するゲート回路25〜27とを有している。
The
このゲート回路25〜27は、ゲート回路イネーブル信号(以下、ENB信号とする。)に応じてIN入力からの取り込みが制御され、ENB信号がLレベルであればIN入力からの入力を取り込んで前記各部22〜24に出力する一方、ENB信号がHレベルであればIN入力からの入力を取り込まない。
The
ここでは実行ソフトウェア11は、テストプログラム9のみで構成され、前記初期設定プログラム8を含まないため、入力ポート21からCPU初期設定20をCPUモデル16に取り込む。このときゲート回路25〜27にLレベルのENB信号を入力し、入力ポート21をから取り込んだCPU初期設定20をゲート回路25〜27のIN入力を介して前記各部22〜24に出力する。
Here, the
具体的にはCPU初期設定20のメモリ初期値20aはゲート回路25のIN入力を介してメモリ部22に出力され、タイミング設定20bはゲート回路26のIN入力を介してバス制御部23に出力され、その他設定20cはゲート回路27のIN入力を介してその他制御部24に出力され、それぞれの設定値が前記各部22〜24に設定される。
Specifically, the memory
これにより実行ソフトウェア11に前記初期設定プログラム8を含めることなく、CPUモデル16のCPU初期設定が可能となり、テストプログラム9を動作させることができる。
As a result, the CPU initial setting of the
≪第2実施形態≫
図3および図4に基づき本発明の第2実施形態に係るデジタル回路用シミュレーション装置を説明する。ここでは図3に示すように、従来と同様に前記初期設定プログラム8を含む実行ソフトウェア1が用いられている。
<< Second Embodiment >>
A digital circuit simulation apparatus according to a second embodiment of the present invention will be described with reference to FIGS. Here, as shown in FIG. 3, the
また、CPUモデル16は、図4に示すように、ゲート回路25〜27に代わってマルチプレクサ31〜33を有している。このマルチプレクサ31〜33は、論理ゲートを組み合わせて実現可能な2入力マルチプレクサに構成され、マルチプレクサ切替信号に応じて選択制御入力(selection input)A,Bを切り替えて前記各部22〜24に出力する。
Further, as shown in FIG. 4, the
したがって、入力ポート21からCPU初期設定20を取り込むだけでなく、マルチプレクサ31〜33の前記入力A,Bを切り替えて、前記初期設定プログラム8のCPU初期設定の内容に設定することもできる。ここでは前記切替信号がLレベルの場合は前記A入力を選択し、Hレベルの場合は前記B入力を選択するものとする。なお、前記切替信号の一例としてリセット信号を使うが、これに限定されることなく他の信号を用いてもよい。
Therefore, not only can the CPU initial setting 20 be fetched from the
具体的にはリセット信号がアクティブ状態(CPUモデル16のリセット中)のとき、CPUモデル16はソフトウェア処理ができないので、前記初期設定プログラム8によるCPU初期設定は不可能である。そこで、前記アクティブ状態の場合にはLレベルのリセット信号をマルチプレクサ31〜33に入力し、マルチプレクサ31〜33の前記A入力を選択する。したがって、入力ポート21から取り込んだCPU初期設定20が、前記各A入力を介して前記各部22〜24に出力されて前記各部22〜24に設定される。
Specifically, when the reset signal is in an active state (during resetting of the CPU model 16), the
一方、リセット信号がインアクティブ状態(CPUモデル16のリセット終了後)のときはソフトウェア処理が可能となる。この場合にはHレベルのリセット信号をマルチプレクサ31〜33に入力し、マルチプレクサ31〜33の前記B入力を選択する。したがって、実行ソフトウェア1に含まれる前記初期設定プログラム8のCPU初期設定内容を、前記各B入力を介してソフトウェア処理で設定することが可能となる。
On the other hand, when the reset signal is in an inactive state (after the reset of the CPU model 16), software processing is possible. In this case, an H level reset signal is input to the
この場合にCPUモデル16のCPU初期設定は、CPUモデル16がリセット中に入力ポート21から取り込んだCPU初期設定20の内容で既に設定済みなため、前記ソフトウェア処理による設定は必要に応じて行うものとする。例えば試験的にCPUモデル16の設定内容を前記初期設定プログラム8のCPU初期設定内容に変更したい場合などに行う。
In this case, the CPU initial setting of the
その結果、CPUモデルにCPU初期設定を入力する入力ポート21を追加することで、CPUモデルの通常動作前にCPU初期設定を行って前記初期設定プログラム8を要せずにテストプログラム9を動作させることができる。
As a result, by adding the
なお、本発明は、上記実施形態に限定されるものではなく、仮想ハードウェア12の構成などは各請求項に記載された範囲内で変更して実施することができる。例えば仮想ハードウェア12は、デュアルCPUをモデル化したCPUモデルであってもよく、各CPUモデルからアクセス可能な2ポートメモリとしてもよい。
In addition, this invention is not limited to the said embodiment, The structure of the
また、第2実施形態のソフトウェア処理によるCPU設定は、CPU初期設定後の試験的な設定変更に限定されるものではなく、従来どおりのソフトウェア処理によるCPU初期設定と、入力ポート21を経由したCPU初期設定とをリセット信号などの前記切替信号に応じて選択することが可能である。
The CPU setting by the software processing of the second embodiment is not limited to the experimental setting change after the CPU initial setting. The CPU initial setting by the conventional software processing and the CPU via the
さらに、本発明は、前記シミュレーション装置としてコンピュータを機能させるシミュレーション用のプログラムとして構成することもできる。このプログラムによれば、入力ポート21を備えたCPUモデル16の機能がコンピュータ上で実現される。
Furthermore, the present invention can also be configured as a simulation program for causing a computer to function as the simulation apparatus. According to this program, the function of the
このプログラムは、Webサイトや電子メールなどネットワークを通じて提供することができ、またCD−ROM,DVD−ROMなどの記録媒体に記録して提供することができる。この記録媒体は、記録媒体駆動装置(光学ドライブ装置など)を利用して読み出され、そのプログラムコード自体が前記各実施形態の処理を実現するので、該記録媒体も本発明を構成する。 This program can be provided through a network such as a website or electronic mail, or can be provided by being recorded on a recording medium such as a CD-ROM or a DVD-ROM. This recording medium is read using a recording medium driving device (such as an optical drive device), and the program code itself realizes the processing of each of the above embodiments, so that the recording medium also constitutes the present invention.
3…ASIC
4…ROMモデル
5…RAMモデル
7…バスモデル
8…CPU初期設定プログラム
9…テストプログラム
1,11…実行ソフトウェア
12…仮想ハードウェア
16…CPUモデル
20…CPU初期設定(初期設定値)
21…入力ポート(入力手段)
22…メモリ部
23…バス制御部
24…その他制御部
25〜27…ゲート回路
31〜33…マルチプレクサ
3 ... ASIC
4 ...
21 ... Input port (input means)
DESCRIPTION OF
Claims (5)
CPUモデルは初期設定値を入力する入力手段を備え、該入力手段の入力によりCPU初期設定が可能なことを特徴とするデジタル回路用シミュレーション装置 A simulation apparatus for digital circuit that simulates virtual hardware including a CPU model equivalent to a real machine and a logic circuit under test for a digital circuit by execution software,
The CPU model includes an input unit for inputting an initial setting value, and the CPU initial setting can be performed by an input of the input unit.
を特徴とする請求項1記載のデジタル回路用シミュレーション装置。 The digital circuit simulation apparatus according to claim 1, wherein the execution software includes only a test program for simulating virtual hardware.
入力手段を通じたCPUモデルのCPU初期設定と、初期設定用プログラムによるCPUモデルのCPU初期設定とを選択可能なことを特徴とする請求項1記載のデジタル回路用シミュレーション装置。 The execution software includes an initial setting program for performing the initial setting on the CPU model, and a test program for simulating virtual hardware,
2. The digital circuit simulation apparatus according to claim 1, wherein a CPU initial setting of the CPU model through the input means and a CPU initial setting of the CPU model by an initial setting program can be selected.
ことを特徴とする請求項3記載のデジタル回路用シミュレーション装置。 4. The digital circuit simulation apparatus according to claim 3, wherein the CPU model has means capable of switching between an initial setting value input by the input means and an initial setting value input by the initial setting program.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012157022A JP6089469B2 (en) | 2012-07-13 | 2012-07-13 | Digital circuit simulation apparatus and program thereof. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012157022A JP6089469B2 (en) | 2012-07-13 | 2012-07-13 | Digital circuit simulation apparatus and program thereof. |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014021572A true JP2014021572A (en) | 2014-02-03 |
JP6089469B2 JP6089469B2 (en) | 2017-03-08 |
Family
ID=50196423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012157022A Expired - Fee Related JP6089469B2 (en) | 2012-07-13 | 2012-07-13 | Digital circuit simulation apparatus and program thereof. |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6089469B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10312311A (en) * | 1997-05-13 | 1998-11-24 | Mitsubishi Electric Corp | Logical simulation method and computer-readable recording medium record with program for implementing logical simulation method |
JP2000293557A (en) * | 1999-04-05 | 2000-10-20 | Matsushita Electric Ind Co Ltd | Simulation method for power consumption |
JP2007034680A (en) * | 2005-07-27 | 2007-02-08 | Fujitsu Ltd | System simulation method |
JP2007156728A (en) * | 2005-12-02 | 2007-06-21 | Hitachi Information & Communication Engineering Ltd | Logic verification method and logic verification system |
-
2012
- 2012-07-13 JP JP2012157022A patent/JP6089469B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10312311A (en) * | 1997-05-13 | 1998-11-24 | Mitsubishi Electric Corp | Logical simulation method and computer-readable recording medium record with program for implementing logical simulation method |
JP2000293557A (en) * | 1999-04-05 | 2000-10-20 | Matsushita Electric Ind Co Ltd | Simulation method for power consumption |
JP2007034680A (en) * | 2005-07-27 | 2007-02-08 | Fujitsu Ltd | System simulation method |
JP2007156728A (en) * | 2005-12-02 | 2007-06-21 | Hitachi Information & Communication Engineering Ltd | Logic verification method and logic verification system |
Also Published As
Publication number | Publication date |
---|---|
JP6089469B2 (en) | 2017-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146061B2 (en) | Systems and methods for graphics hardware design debugging and verification | |
US8639981B2 (en) | Flexible SoC design verification environment | |
US8788886B2 (en) | Verification of SoC scan dump and memory dump operations | |
Legat et al. | Automated SEU fault emulation using partial FPGA reconfiguration | |
US20130024178A1 (en) | Playback methodology for verification components | |
Jeitler et al. | FuSE-a hardware accelerated HDL fault injection tool | |
US10540466B1 (en) | Systems and methods for streaming waveform data during emulation run | |
US9690681B1 (en) | Method and system for automatically generating executable system-level tests | |
US20130318484A1 (en) | Third Party Component Debugging For Integrated Circuit Design | |
US8938646B2 (en) | Mutations on input for test generation | |
JP6089469B2 (en) | Digital circuit simulation apparatus and program thereof. | |
JP2009223661A (en) | Verification support program, recording medium with the program recorded therein, verification support apparatus, and verification support method | |
US20110307239A1 (en) | Hardware Emulation Proxy for Hardware Software Co-Emulation | |
CN113760751B (en) | Method for generating test case, electronic device and storage medium | |
US8990624B2 (en) | Emulator verification system, emulator verification method | |
JP5454349B2 (en) | Performance estimation device | |
US20190205491A1 (en) | Method and apparatus of emulation techniques for enhanced fpga validation | |
Di Carlo et al. | On enhancing fault injection's capabilities and performances for safety critical systems | |
US10747923B2 (en) | Methods and apparatus for emulating power loss event on an integrated circuit | |
US20230342528A1 (en) | Mixed signal feedback design for verification | |
KR20100107386A (en) | Method, system and application for sequential cofactor-based analysis of netlists | |
Kamat | IP testing for heterogeneous SOCs | |
Wronka et al. | Embedded software debug in simulation and emulation environments for interface IP | |
Ballagh et al. | Java debug hardware models using jbits | |
WO2010095635A1 (en) | Circuit design assistance device, circuit design assistance method, and computer readable recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6089469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |