JP2014011300A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2014011300A
JP2014011300A JP2012146819A JP2012146819A JP2014011300A JP 2014011300 A JP2014011300 A JP 2014011300A JP 2012146819 A JP2012146819 A JP 2012146819A JP 2012146819 A JP2012146819 A JP 2012146819A JP 2014011300 A JP2014011300 A JP 2014011300A
Authority
JP
Japan
Prior art keywords
support substrate
manufacturing
powder material
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012146819A
Other languages
Japanese (ja)
Other versions
JP6024239B2 (en
Inventor
Isao Imaoka
功 今岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2012146819A priority Critical patent/JP6024239B2/en
Priority to PCT/JP2013/060930 priority patent/WO2014002575A1/en
Publication of JP2014011300A publication Critical patent/JP2014011300A/en
Application granted granted Critical
Publication of JP6024239B2 publication Critical patent/JP6024239B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device using a support substrate with an enhanced removal easiness.SOLUTION: A method for manufacturing a semiconductor device has a support substrate forming step for forming the support substrate, a bonding step for bonding a semiconductor layer to the support substrate, and a removing step for removing the support substrate bonded to the semiconductor layer. In the support substrate forming step, a mixed powder material containing a first powder material and a second powder material, is molded into a molded product in a predetermined shape and the molded product is sintered to form the support substrate. An average particle size of the first powder material is larger than that of the second powder material.

Description

本明細書では、半導体層貼り合わせ用の支持基板を用いた、半導体装置の製造方法に関する技術を開示する。   In this specification, a technique relating to a method for manufacturing a semiconductor device using a support substrate for bonding semiconductor layers is disclosed.

近年、薄膜状の単結晶ウェハーと支持基板とを貼り合わせることによって構成される、貼り合せ基板が開発されている。支持基板には、例えば、ホットプレスによって成形された炭化ケイ素焼結体が用いられる。また、関連する文献として、例えば特許文献1が挙げられる。   In recent years, a bonded substrate constructed by bonding a thin film single crystal wafer and a supporting substrate has been developed. For example, a silicon carbide sintered body formed by hot pressing is used for the support substrate. Moreover, as related literature, patent document 1 is mentioned, for example.

特開2012−4232号公報JP 2012-4232 A

貼り合わせ基板を用いてデバイスを製造する場合には、下部電極を形成する目的、基板抵抗成分を低減させる目的、放熱性を高める目的などによって、基板厚みを例えば50μm以下まで薄膜化する必要がある場合がある。よって、貼り合わせ構造に用いる支持基板には、薄膜化の容易性や、支持基板の除去容易性が要求される。   When manufacturing a device using a bonded substrate, it is necessary to reduce the substrate thickness to, for example, 50 μm or less depending on the purpose of forming the lower electrode, the purpose of reducing the resistance component of the substrate, the purpose of improving heat dissipation, and the like. There is a case. Therefore, the support substrate used for the bonding structure is required to be easily thinned and easily removed.

本明細書では、半導体装置の製造方法を開示する。この半導体装置の製造方法は、支持基板を製造する支持基板製造工程と、半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、前記半導体層に貼り合わせてある支持基板を除去する除去工程と、を備えている。前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製される。前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きい。   In this specification, a method for manufacturing a semiconductor device is disclosed. The method for manufacturing a semiconductor device includes a support substrate manufacturing process for manufacturing a support substrate, a bonding process for bonding a semiconductor layer to the support substrate, a removal process for removing the support substrate bonded to the semiconductor layer, It has. In the support substrate manufacturing step, a mixed powder material including a first powder material and a second powder material is formed into a molded body having a predetermined shape, and the molded body is baked to produce the support substrate. The average particle size of the first powder material is larger than the average particle size of the second powder material.

上記方法では、支持基板は、平均粒子径が大きい第1粉末材料の各粒子の間に、平均粒子径が小さい第2粉末材料の各粒子が入り込んだ構造を有することになる。これにより、第2粉末材料の各粒子が第1粉末材料の各粒子を結びつける働きをするため、支持基板の強度を高くすることができる。また、平均粒子径が大きい第1粉末材料を含むことによって、1つの粒子が脱落することによって除去できる体積を大きくすることができるため、支持基板の除去レートを高くすることができる。   In the above method, the support substrate has a structure in which each particle of the second powder material having a small average particle diameter enters between each particle of the first powder material having a large average particle diameter. Thereby, each particle of the second powder material serves to bind each particle of the first powder material, so that the strength of the support substrate can be increased. Further, by including the first powder material having a large average particle diameter, it is possible to increase the volume that can be removed by dropping one particle, and thus the removal rate of the support substrate can be increased.

本明細書に開示の技術によれば、除去容易性を高めた支持基板を用いた、半導体装置の製造方法を提供することができる。   According to the technique disclosed in this specification, it is possible to provide a method for manufacturing a semiconductor device using a support substrate with improved ease of removal.

貼り合わせ基板の斜視図である。It is a perspective view of a bonded substrate. CMP法を用いた研磨の模式図である。It is a schematic diagram of the grinding | polishing using CMP method. 支持基板の部分拡大図である。It is the elements on larger scale of a support substrate. 支持基板の研磨面の部分拡大図である。It is the elements on larger scale of the grinding | polishing surface of a support substrate. 貼り合わせ基板の斜視図である。It is a perspective view of a bonded substrate.

以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。   Hereinafter, some technical features of the embodiments disclosed in this specification will be described. The items described below have technical usefulness independently.

(特徴1)上記の半導体装置の製造方法では、前記除去工程は、研磨液を用いて前記支持基板を研磨する工程を含んでいてもよい。前記研磨液は、前記第2粉末材料をエッチングする組成を有していてもよい。第2粉末材料の各粒子は、第1粉末材料の各粒子よりも比表面積(単位質量当りの表面積)が大きいため、第1粉末材料の各粒子よりもエッチングされやすい特性を有している。これにより、第1粉末材料の各粒子を結びつける働きをしている第2粉末材料の各粒子を、エッチングにより除去することができる。よって、支持基板の研磨面の強度を低下させることができるため、支持基板の研磨レートを高めることができる。 (Characteristic 1) In the method of manufacturing a semiconductor device, the removing step may include a step of polishing the support substrate using a polishing liquid. The polishing liquid may have a composition for etching the second powder material. Since each particle of the second powder material has a larger specific surface area (surface area per unit mass) than each particle of the first powder material, it has a characteristic that it is more easily etched than each particle of the first powder material. Thereby, each particle | grain of the 2nd powder material which has the function which connects each particle | grain of 1st powder material can be removed by an etching. Therefore, since the strength of the polishing surface of the support substrate can be reduced, the polishing rate of the support substrate can be increased.

(特徴2)上記の半導体装置の製造方法では、前記除去工程は、研磨液を用いて前記支持基板を研磨する工程を含んでいてもよい。前記研磨液に含まれる研磨粒子の硬さは、前記第2粉末材料よりも硬く前記第1粉末材料よりも軟らかくてもよい。第1粉末材料の各粒子を結びつける働きをしている第2粉末材料の各粒子を、研磨粒子によって選択的に除去することができる。これにより、支持基板の研磨面の強度を低下させることができるため、支持基板の研磨レートを高めることができる。また、研磨粒子の硬さを第1粉末材料よりも軟らかくすることができるため、支持基板の研磨面へのスクラッチ発生を抑えることができる。 (Characteristic 2) In the method of manufacturing a semiconductor device, the removing step may include a step of polishing the support substrate using a polishing liquid. The hardness of the abrasive particles contained in the polishing liquid may be harder than the second powder material and softer than the first powder material. Each particle of the second powder material that serves to bind the particles of the first powder material can be selectively removed by the abrasive particles. Thereby, since the intensity | strength of the grinding | polishing surface of a support substrate can be reduced, the polishing rate of a support substrate can be raised. In addition, since the hardness of the abrasive particles can be made softer than that of the first powder material, the generation of scratches on the polishing surface of the support substrate can be suppressed.

(特徴3)上記の半導体装置の製造方法では、前記除去工程は、前記半導体層が貼り合わされた前記支持基板を、前記第2粉末材料の融点以上の所定温度でアニールする工程を含んでいてもよい。所定温度で支持基板をアニールすることで、第1粉末材料の各粒子を結びつける働きをしている第2粉末材料の各粒子を、選択的に除去することができる。これにより、支持基板の強度を低下させることができるため、支持基板の除去レートを高めることができる。 (Feature 3) In the method of manufacturing a semiconductor device, the removing step may include a step of annealing the support substrate on which the semiconductor layer is bonded at a predetermined temperature equal to or higher than the melting point of the second powder material. Good. By annealing the support substrate at a predetermined temperature, each particle of the second powder material that serves to bind the particles of the first powder material can be selectively removed. Thereby, since the intensity | strength of a support substrate can be reduced, the removal rate of a support substrate can be raised.

(特徴4)上記の半導体装置の製造方法では、前記第1粉末材料および前記第2粉末材料のうち、一方の材料の熱膨張率は前記半導体層の熱膨張率よりも高く、他方の材料の熱膨張率は前記半導体層の熱膨張率よりも低くてもよい。前記第1粉末材料および前記第2粉末材料の混合比率は、前記半導体層の熱膨張率と前記支持基板の熱膨張率とが略同一となる比率であってもよい。半導体層と支持基板との間の熱膨張率の差が大きくなると、貼り合わせ基板に高温プロセスを適用した場合に、剥離や亀裂が発生する場合がある。上記の基板製造方法では、第1粉末材料および第2粉末材料の混合比率を調整することにより、支持基板の熱膨張率を調整して、半導体層の熱膨張率と支持基板の熱膨張率とが略同一となるように制御することができる。これにより、貼り合わせ基板に剥離や亀裂が発生してしまう事態を防止することができる。 (Feature 4) In the semiconductor device manufacturing method described above, one of the first powder material and the second powder material has a higher coefficient of thermal expansion than the coefficient of thermal expansion of the semiconductor layer. The coefficient of thermal expansion may be lower than the coefficient of thermal expansion of the semiconductor layer. The mixing ratio of the first powder material and the second powder material may be a ratio at which the thermal expansion coefficient of the semiconductor layer and the thermal expansion coefficient of the support substrate are substantially the same. When the difference in coefficient of thermal expansion between the semiconductor layer and the support substrate becomes large, peeling or cracking may occur when a high-temperature process is applied to the bonded substrate. In the substrate manufacturing method, the thermal expansion coefficient of the support substrate is adjusted by adjusting the mixing ratio of the first powder material and the second powder material, and the thermal expansion coefficient of the semiconductor layer and the thermal expansion coefficient of the support substrate are Can be controlled to be substantially the same. Thereby, the situation which peeling and a crack generate | occur | produce in a bonded substrate can be prevented.

(特徴5)上記の半導体装置の製造方法は、レーザー光を透過する結晶材料で形成されている支持基板の表面に、支持基板よりもバンドギャップの狭い特定層を形成する特定層形成工程と、半導体層を前記特定層の表面に貼り合わせる貼り合わせ工程と、レーザー光を前記支持基板の表面側から前記支持基板の内部に照射する照射工程と、を備えている。前記照射工程で用いられる前記レーザー光の波長は、前記支持基板のバンドギャップにより定まる吸収波長の上限よりも長く、前記特定層のバンドギャップにより定まる吸収波長の上限よりも短い波長である。上記方法では、支持基板内部に照射されたレーザー光を、支持基板を透過させるとともに、特定層に吸収させることができる。すなわち、特定層を、レーザー光の集光層として機能させることができる。よって、特定層に熱応力を発生させてクラックを生成することで、特定層を境界として支持基板を半導体層から分離させることが可能となる。よって、支持基板の除去容易性を高めることが可能となる。 (Feature 5) The above-described method for manufacturing a semiconductor device includes a specific layer forming step of forming a specific layer having a narrower band gap than the support substrate on the surface of the support substrate formed of a crystal material that transmits laser light. A bonding step of bonding the semiconductor layer to the surface of the specific layer; and an irradiation step of irradiating the inside of the support substrate with laser light from the surface side of the support substrate. The wavelength of the laser beam used in the irradiation step is longer than the upper limit of the absorption wavelength determined by the band gap of the support substrate and shorter than the upper limit of the absorption wavelength determined by the band gap of the specific layer. In the above method, the laser beam irradiated inside the support substrate can be transmitted through the support substrate and absorbed by the specific layer. That is, the specific layer can function as a laser light condensing layer. Therefore, by generating thermal stress in the specific layer and generating a crack, the support substrate can be separated from the semiconductor layer with the specific layer as a boundary. Therefore, it becomes possible to improve the ease of removal of the support substrate.

(特徴6)上記の半導体装置の製造方法では、前記特定層形成工程では、前記支持基板の表面に、前記支持基板のバンドギャップを狭くする所定元素が打ち込まれてもよい。これにより、支持基板の表面層を特定層へ改質することができる。よって、特定層を新たに成長または堆積させる必要がないため、特定層を形成するための工程を削減することが可能となる。また、支持基板の表面の平坦性を維持しながら特定層を作成することが可能となる。 (Characteristic 6) In the semiconductor device manufacturing method, in the specific layer forming step, a predetermined element that narrows a band gap of the support substrate may be implanted into a surface of the support substrate. Thereby, the surface layer of the support substrate can be modified to a specific layer. Therefore, it is not necessary to newly grow or deposit the specific layer, so that the process for forming the specific layer can be reduced. In addition, the specific layer can be created while maintaining the flatness of the surface of the support substrate.

(特徴7)上記の半導体装置の製造方法では、前記特定層形成工程では、前記支持基板の表面に、前記支持基板よりもバンドギャップが狭い材料によって形成された層を堆積または成長させてもよい。これにより、支持基板の表面に特定層を形成することができる。 (Feature 7) In the semiconductor device manufacturing method, in the specific layer forming step, a layer formed of a material having a narrower band gap than the support substrate may be deposited or grown on the surface of the support substrate. . Thereby, a specific layer can be formed on the surface of the support substrate.

(特徴8)上記の半導体装置の製造方法では、前記支持基板はサファイア結晶から切り出されるサファイア基板であってもよい。切り出されるサファイア基板の面方位は、前記半導体層の熱膨張率に応じて定められてもよい。これにより、サファイア基板の面方位を調整することにより、サファイア基板の熱膨張率を調整して、半導体層の熱膨張率とサファイア基板の熱膨張率とが略同一となるように制御することができる。よって、貼り合わせ基板に剥離や亀裂が発生してしまう事態を防止することができる。 (Feature 8) In the semiconductor device manufacturing method, the support substrate may be a sapphire substrate cut out from a sapphire crystal. The plane orientation of the sapphire substrate to be cut out may be determined according to the coefficient of thermal expansion of the semiconductor layer. Thereby, by adjusting the surface orientation of the sapphire substrate, the thermal expansion coefficient of the sapphire substrate is adjusted, and the thermal expansion coefficient of the semiconductor layer and the thermal expansion coefficient of the sapphire substrate can be controlled to be substantially the same. it can. Therefore, it is possible to prevent a situation where peeling or cracking occurs in the bonded substrate.

<貼り合わせ基板の構成>
図1に、実施例1に係る貼り合わせ基板10の斜視図を示す。貼り合わせ基板10は略円盤状に形成されている。貼り合わせ基板10は、下側に配置された支持基板11と、支持基板11の上面に貼り合わされた半導体層12とを備えている。半導体層12は、例えば、化合物半導体(例:6H−SiC、4H−SiC、GaN、AlN)の単結晶によって形成されていてもよい。また例えば、単元素半導体(例:Si、C)の単結晶によって形成されていてもよい。支持基板11は、2種類以上のセラミック材料の粉末を混合したセラミック複合材料の焼結体である。使用するセラミック材料は、各種の材料でよく、例えば、SiC、Si、AlN、Al、GaN、SiN、SiO、TaO、などの材料であってもよい。
<Configuration of bonded substrate>
FIG. 1 is a perspective view of a bonded substrate 10 according to the first embodiment. The bonded substrate 10 is formed in a substantially disk shape. The bonded substrate 10 includes a support substrate 11 disposed on the lower side and a semiconductor layer 12 bonded to the upper surface of the support substrate 11. The semiconductor layer 12 may be formed of, for example, a single crystal of a compound semiconductor (eg, 6H—SiC, 4H—SiC, GaN, AlN). For example, it may be formed of a single crystal of a single element semiconductor (eg, Si, C). The support substrate 11 is a sintered body of a ceramic composite material in which two or more kinds of ceramic material powders are mixed. The ceramic material to be used may be various materials, for example, materials such as SiC, Si, AlN, Al 2 O 3 , GaN, SiN, SiO 2 and TaO.

半導体層12と支持基板11とは、別途に作製される。そして、常温接合、プラズマ接合、水酸基接合などの接着剤を用いない接合手法や、接着剤を用いた接合手法などを用いて半導体層12を支持基板11に貼り合わせることによって、貼り合わせ基板10が形成される。支持基板11の接合面は、研磨等によって平坦化された上で、接着剤を使用せずに半導体層12と張り合わされるとしても良い。支持基板11の厚さT1は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さT1は、例えば、50μm〜1000μmの範囲であってもよい。半導体層12の厚さT2は、例えば、0.1μm〜50μmの範囲であってもよい。支持基板11および半導体層12の直径は、50mm〜300mmの範囲であってもよい。支持基板11の接合面の算術平均粗さRaは、例えば常温接合などの接着剤を用いない接合手法を用いる場合には、0.3nm以下であってもよい。また、Auなどの接着剤を用いる接合手法を用いる場合には、加圧時に変形した接着剤が接合面の隙間を充填するため、支持基板11の接合面の算術平均粗さRaは、接着剤を用いない接合手法を用いる場合よりも大きくても良い。   The semiconductor layer 12 and the support substrate 11 are produced separately. Then, the bonded substrate 10 is bonded to the support substrate 11 by bonding the semiconductor layer 12 to the support substrate 11 using a bonding method that does not use an adhesive such as room temperature bonding, plasma bonding, or hydroxyl group bonding, or a bonding method that uses an adhesive. It is formed. The bonding surface of the support substrate 11 may be flattened by polishing or the like and bonded to the semiconductor layer 12 without using an adhesive. The thickness T1 of the support substrate 11 may be determined so as to obtain mechanical strength that can withstand post-processing. The thickness T1 may be in the range of 50 μm to 1000 μm, for example. The thickness T2 of the semiconductor layer 12 may be in the range of 0.1 μm to 50 μm, for example. The diameters of the support substrate 11 and the semiconductor layer 12 may be in the range of 50 mm to 300 mm. The arithmetic mean roughness Ra of the bonding surface of the support substrate 11 may be 0.3 nm or less when using a bonding method that does not use an adhesive such as room temperature bonding. In addition, when a bonding technique using an adhesive such as Au is used, the adhesive deformed at the time of pressurization fills the gaps in the bonding surface, so that the arithmetic average roughness Ra of the bonding surface of the support substrate 11 is the adhesive. It may be larger than the case of using a joining method that does not use.

<半導体装置の製造方法>
実施例1に係る半導体装置の製造方法は、支持基板製造工程と、貼り合わせ工程と、除去工程とを備えている。支持基板製造工程は、支持基板11を製造する工程である。貼り合わせ工程は、半導体層12を支持基板11に貼り合わせる工程である。除去工程は、半導体層12に貼り合わせてある支持基板11を除去する工程である。除去工程は、各種のデバイスが貼り合わせ基板10に形成された後に行われても良い。
<Method for Manufacturing Semiconductor Device>
The method for manufacturing a semiconductor device according to the first embodiment includes a support substrate manufacturing process, a bonding process, and a removing process. The support substrate manufacturing process is a process for manufacturing the support substrate 11. The bonding step is a step of bonding the semiconductor layer 12 to the support substrate 11. The removing step is a step of removing the support substrate 11 bonded to the semiconductor layer 12. The removing step may be performed after various devices are formed on the bonded substrate 10.

<支持基板製造工程>
支持基板製造工程を説明する。実施例1の説明例では、半導体層12がGaNの単結晶である場合を説明する。また、支持基板11がSiC粉末とSi粉末を含む混合粉末材料によって形成されている場合を説明する。第1のステップとして、SiC粉末とSi粉末を用意する。SiC粉末の平均粒子径は、Si粉末の平均粒子径よりも大きくされる。
<Support substrate manufacturing process>
A support substrate manufacturing process will be described. In the explanation example of Example 1, the case where the semiconductor layer 12 is a single crystal of GaN will be described. The case where the support substrate 11 is formed of a mixed powder material containing SiC powder and Si powder will be described. As the first step, SiC powder and Si powder are prepared. The average particle diameter of SiC powder is made larger than the average particle diameter of Si powder.

第2のステップとして、SiC粉末とSi粉末とを混合する。SiCの熱膨張率は、約6.6×10−6/Kである。Siの熱膨張率は、約2.6×10−6/Kである。半導体層12を形成するGaNの熱膨張率は、約5.5×10−6/Kである。すなわち、半導体層12の熱膨張率が、SiC粉末の熱膨張率よりも低く、Si粉末の熱膨張率よりも高い関係にある。よって、SiC粉末とSi粉末との混合比率を調整することにより、支持基板11の熱膨張率を、半導体層12の熱膨張率と同等になるように調整することができる。具体的なSiC粉末とSi粉末との混合比率は、実験によって求めてもよい。 As a second step, SiC powder and Si powder are mixed. The thermal expansion coefficient of SiC is about 6.6 × 10 −6 / K. The thermal expansion coefficient of Si is about 2.6 × 10 −6 / K. The thermal expansion coefficient of GaN forming the semiconductor layer 12 is about 5.5 × 10 −6 / K. That is, the thermal expansion coefficient of the semiconductor layer 12 is lower than that of SiC powder and higher than that of Si powder. Therefore, the thermal expansion coefficient of the support substrate 11 can be adjusted to be equal to the thermal expansion coefficient of the semiconductor layer 12 by adjusting the mixing ratio of the SiC powder and the Si powder. A specific mixing ratio of SiC powder and Si powder may be obtained by experiment.

また、混合粉末材料に含まれる材料は、SiC粉末およびSi粉末に限られない。ドーパント源となる元素(例:リン)を添加することで、支持基板11の比抵抗を低減することが可能である。また、焼結助剤となる元素(ボロン、マグネシウム、アルミ炭化物)を添加することで、支持基板11の焼結性の向上を図ることも可能である。   Moreover, the material contained in mixed powder material is not restricted to SiC powder and Si powder. By adding an element that becomes a dopant source (for example, phosphorus), the specific resistance of the support substrate 11 can be reduced. It is also possible to improve the sinterability of the support substrate 11 by adding an element (boron, magnesium, aluminum carbide) that becomes a sintering aid.

第3のステップとして、生成した混合粉末材料を用いてCIP(冷間静水圧加圧成形)を行うことにより、支持基板11の成形体を作製する。そして作製した成形体を、窒素雰囲気中で焼成する。成形体の焼成には、放電プラズマ焼結装置やホットプレス装置を用いても良い。これにより、セラミック複合材料の焼結体である支持基板11が完成する。   As a 3rd step, the molded object of the support substrate 11 is produced by performing CIP (cold isostatic pressing) using the produced mixed powder material. And the produced molded object is baked in nitrogen atmosphere. A discharge plasma sintering apparatus or a hot press apparatus may be used for firing the compact. Thereby, the support substrate 11 which is a sintered body of the ceramic composite material is completed.

<貼り合わせ工程>
貼り合わせ工程を説明する。GaN単結晶の半導体層12の裏面と支持基板11の接合面とを、大気中で貼り合わせる。貼り合わせ時の圧力は、50MPaまでの範囲内であってもよい。これにより、貼り合わせ基板10が完成する。貼り合わせ基板10は、通常の半導体装置でハンドリングするための厚みや強度を備えている。よって、貼り合わせ基板10に対して、フォトリソグラフィやエッチング等の既知の各種の半導体プロセスを実施することができ、半導体層12の表面に各種のデバイスを形成することができる。
<Lamination process>
A bonding process will be described. The back surface of the GaN single crystal semiconductor layer 12 and the bonding surface of the support substrate 11 are bonded together in the atmosphere. The pressure at the time of bonding may be in a range up to 50 MPa. Thereby, the bonded substrate 10 is completed. The bonded substrate 10 has a thickness and strength for handling with a normal semiconductor device. Therefore, various known semiconductor processes such as photolithography and etching can be performed on the bonded substrate 10, and various devices can be formed on the surface of the semiconductor layer 12.

<除去工程>
支持基板11の除去工程を説明する。除去工程では、貼り合わせ基板10の裏面(すなわち、支持基板11の接合面とは反対の面)に対して研磨加工を施すことで、貼り合わせ基板10を所定厚さまで薄膜化する。本実施例1では、CMP(Chemical Mechanical Polishing)法により研磨する場合を説明する。
<Removal process>
A process of removing the support substrate 11 will be described. In the removing step, the bonded substrate 10 is thinned to a predetermined thickness by polishing the back surface of the bonded substrate 10 (that is, the surface opposite to the bonding surface of the support substrate 11). In the first embodiment, a case where polishing is performed by a CMP (Chemical Mechanical Polishing) method will be described.

図2に、CMP法を用いた研磨の模式図を示す。貼り合わせ基板10を、支持基板11を下面にしてキャリア20で保持する。支持基板11の研磨面を、研磨パッド21を貼ったプラテン22に押し付ける。各種化学成分および研磨粒子を含んだ研磨液23を研磨パッド21上に供給しながら、キャリア20およびプラテン22を回転させることで研磨を行う。   FIG. 2 shows a schematic diagram of polishing using the CMP method. The bonded substrate 10 is held by the carrier 20 with the support substrate 11 being the lower surface. The polishing surface of the support substrate 11 is pressed against the platen 22 on which the polishing pad 21 is pasted. Polishing is performed by rotating the carrier 20 and the platen 22 while supplying the polishing liquid 23 containing various chemical components and abrasive particles onto the polishing pad 21.

研磨液23には、支持基板11に含まれているSiC粒子よりもSi粒子を高いレートで化学的にエッチングする化学成分が含まれている。化学成分の一例としては、フッ酸、硫酸、シュウ酸、王水などが挙げられる。研磨液に含まれる研磨粒子は、Si粉末よりも硬度が高く、SiC粉末よりも硬度が低い材料を用いることが好ましい。例えば、アルミナ(Al)(ヌープ硬度=1700〜2500kgf/mm)は、Si粉末(ヌープ硬度=1000kgf/mm以下)よりも硬度が高く、SiC粉末(ヌープ硬度=2500〜3200kgf/mm)よりも硬度が低い材料である。 The polishing liquid 23 contains a chemical component that chemically etches Si particles at a higher rate than the SiC particles contained in the support substrate 11. Examples of chemical components include hydrofluoric acid, sulfuric acid, oxalic acid, and aqua regia. The abrasive particles contained in the polishing liquid are preferably made of a material having a hardness higher than that of the Si powder and lower than that of the SiC powder. For example, alumina (Al 2 O 3 ) (Knoop hardness = 1700-2500 kgf / mm 2 ) has a higher hardness than Si powder (Knoop hardness = 1000 kgf / mm 2 or less), and SiC powder (Knoop hardness = 2500-3200 kgf / mm 2 ).

<実施例1の効果>
SiC粉末の平均粒子径は、Si粉末の平均粒子径よりも大きくされている。これにより、図3の支持基板11の部分拡大図に示すように、平均粒子径が大きいSiC粒子1の間に、平均粒子径が小さいSi粒子2が入り込む構造を形成することができる。これにより、Si粒子2の各粒子がSiC粒子1の各粒子を結びつける働きをするため、支持基板11の強度を高くすることができる。また、平均粒子径が大きいSiC粒子1を含むことによって、1つの粒子が脱落することによって除去できる体積を大きくすることができるため、支持基板11の研磨レートを高くすることができる。よって、支持基板11の研磨レートを高めることと、支持基板11の強度を確保することを両立することが可能となる。
<Effect of Example 1>
The average particle size of the SiC powder is larger than the average particle size of the Si powder. Thereby, as shown in the partial enlarged view of the support substrate 11 in FIG. 3, it is possible to form a structure in which Si particles 2 having a small average particle diameter enter between SiC particles 1 having a large average particle diameter. Thereby, since each particle | grain of Si particle | grain 2 functions to link each particle | grain of SiC particle | grain 1, the intensity | strength of the support substrate 11 can be made high. In addition, by including SiC particles 1 having a large average particle diameter, the volume that can be removed by dropping one particle can be increased, so that the polishing rate of support substrate 11 can be increased. Therefore, it is possible to increase both the polishing rate of the support substrate 11 and ensure the strength of the support substrate 11.

図4に、CMP法によって研磨されている支持基板11の研磨面の部分拡大図を示す。研磨液23によるエッチングレートは、Si粒子2の方がSiC粒子1よりも高くされている。またSi粒子2の各粒子は、SiC粒子1の各粒子よりも比表面積(単位質量当りの表面積)が大きいため、SiC粒子1の各粒子よりも研磨液23によってエッチングされやすい特性を有している。よって図4に示すように、支持基板11の研磨面の表層部近傍(すなわち、研磨パッド21との接触部近傍)において、SiC粒子1の各粒子を結びつける働きをしているSi粒子2の各粒子を、研磨液23による化学的エッチングにより除去することができる。これにより、支持基板11の研磨面からSiC粒子1を脱落させやすくすることができるため、支持基板11の研磨面の強度を低下させることができ、支持基板11の研磨レートを高めることができる。   FIG. 4 shows a partially enlarged view of the polished surface of the support substrate 11 polished by the CMP method. The etching rate by the polishing liquid 23 is higher for the Si particles 2 than for the SiC particles 1. Each particle of the Si particles 2 has a specific surface area (surface area per unit mass) larger than that of each particle of the SiC particles 1, and therefore has a characteristic that it is more easily etched by the polishing liquid 23 than each particle of the SiC particles 1. Yes. Therefore, as shown in FIG. 4, each of the Si particles 2 functioning to bind each particle of the SiC particles 1 in the vicinity of the surface layer portion of the polishing surface of the support substrate 11 (ie, in the vicinity of the contact portion with the polishing pad 21). The particles can be removed by chemical etching with the polishing liquid 23. Thereby, the SiC particles 1 can be easily removed from the polishing surface of the support substrate 11, so that the strength of the polishing surface of the support substrate 11 can be reduced and the polishing rate of the support substrate 11 can be increased.

研磨液23に含まれる研磨粒子3の硬さは、Si粒子2よりも硬くSiC粒子1よりも軟らかくされている。よって図4に示すように、支持基板11の研磨面の表層部近傍において、SiC粒子1の各粒子を結びつける働きをしているSi粒子2の各粒子を、研磨粒子3によって選択的に除去することができる。これにより、支持基板11の研磨レートを高めることができる。また、研磨粒子3の硬さをSiC粒子1よりも軟らかくすることで、支持基板11の研磨面へのスクラッチ発生を抑えることができる。   The hardness of the abrasive particles 3 contained in the polishing liquid 23 is harder than the Si particles 2 and softer than the SiC particles 1. Therefore, as shown in FIG. 4, in the vicinity of the surface layer portion of the polishing surface of the support substrate 11, each particle of the Si particles 2 that serves to bind each particle of the SiC particles 1 is selectively removed by the polishing particles 3. be able to. Thereby, the polishing rate of the support substrate 11 can be increased. Further, by making the hardness of the abrasive particles 3 softer than that of the SiC particles 1, it is possible to suppress the generation of scratches on the polished surface of the support substrate 11.

半導体層12と支持基板11との間の熱膨張率の差が大きくなると、貼り合わせ基板10に高温プロセスを適用した場合に、貼り合わせ基板10に剥離や亀裂が発生する場合がある。本明細書に記載されている支持基板製造工程では、SiC粉末とSi粉末の混合比率を調整することにより、支持基板11の熱膨張率を調整して、半導体層12の熱膨張率と支持基板11の熱膨張率とが略同一となるように制御することができる。これにより、貼り合わせ基板10に剥離や亀裂が発生してしまう事態を防止することができる。   When the difference in coefficient of thermal expansion between the semiconductor layer 12 and the support substrate 11 becomes large, peeling or cracking may occur in the bonded substrate 10 when a high temperature process is applied to the bonded substrate 10. In the support substrate manufacturing process described in this specification, the thermal expansion coefficient of the semiconductor layer 12 and the support substrate are adjusted by adjusting the thermal expansion coefficient of the support substrate 11 by adjusting the mixing ratio of the SiC powder and the Si powder. The thermal expansion coefficient of 11 can be controlled to be substantially the same. Thereby, the situation which peeling and a crack generate | occur | produce in the bonded substrate 10 can be prevented.

<貼り合わせ基板の構成>
図5に、実施例2に係る貼り合わせ基板10aの斜視図を示す。貼り合わせ基板10aは、下側に配置された支持基板11と、支持基板11の上面に配置された特定層13と、特定層13の上面に貼り合わされた半導体層12とを備えている。支持基板11の材料は、レーザー光を透過する材料であれば何れの種類の材料でもよい。例えば、支持基板11の材料に、結晶材料やセラミック粉末材料の焼結体を用いてもよい。特定層13は、支持基板11よりもバンドギャップが狭い結晶材料で形成されている層である。半導体層12は、各種の化合物半導体や単元素半導体の単結晶によって形成されていてもよい。支持基板11の厚さT11は、例えば、50μm〜1000μmの範囲であってもよい。半導体層12の厚さT13は、例えば、0.1μm〜50μmの範囲であってもよい。実施例2では、例として、支持基板11がサファイア結晶で形成されている場合を説明する。また、半導体層12が6H−SiC結晶で形成されている場合を説明する。
<Configuration of bonded substrate>
FIG. 5 is a perspective view of the bonded substrate 10a according to the second embodiment. The bonded substrate 10 a includes a support substrate 11 disposed on the lower side, a specific layer 13 disposed on the upper surface of the support substrate 11, and a semiconductor layer 12 bonded to the upper surface of the specific layer 13. The material of the support substrate 11 may be any kind of material as long as it is a material that transmits laser light. For example, a sintered body of a crystal material or a ceramic powder material may be used as the material of the support substrate 11. The specific layer 13 is a layer formed of a crystal material having a narrower band gap than the support substrate 11. The semiconductor layer 12 may be formed of a single crystal of various compound semiconductors or single element semiconductors. The thickness T11 of the support substrate 11 may be in the range of 50 μm to 1000 μm, for example. The thickness T13 of the semiconductor layer 12 may be in the range of 0.1 μm to 50 μm, for example. In Example 2, a case where the support substrate 11 is formed of sapphire crystal will be described as an example. A case where the semiconductor layer 12 is formed of 6H—SiC crystal will be described.

<半導体装置の製造方法>
実施例2に係る半導体装置の製造方法は、特定層形成工程と、貼り合わせ工程と、照射工程とを備えている。特定層形成工程は、支持基板11の表面に特定層を形成する工程である。貼り合わせ工程は、半導体層12を支持基板11に貼り合わせる工程である。照射工程は、レーザー光を支持基板11の表面側から支持基板11の内部に照射することにより、半導体層12に貼り合わせてある支持基板11を分離する工程である。
<Method for Manufacturing Semiconductor Device>
The method for manufacturing a semiconductor device according to the second embodiment includes a specific layer forming step, a bonding step, and an irradiation step. The specific layer forming step is a step of forming a specific layer on the surface of the support substrate 11. The bonding step is a step of bonding the semiconductor layer 12 to the support substrate 11. The irradiation step is a step of separating the support substrate 11 bonded to the semiconductor layer 12 by irradiating the inside of the support substrate 11 with laser light from the surface side of the support substrate 11.

<特定層形成工程>
特定層形成工程を説明する。第1のステップとして、支持基板11がサファイア結晶のインゴットから切り出される。サファイア結晶は、切り出される方向によって、主表面の熱膨張率が変化する特性を有する。よって、第1のステップで切り出される支持基板11の主表面の面方位は、支持基板11の主表面の熱膨張率と半導体層12の熱膨張率との差が小さくなるように定めればよい。
<Specific layer formation process>
The specific layer forming step will be described. As a first step, the support substrate 11 is cut out from an ingot of sapphire crystal. The sapphire crystal has a characteristic that the coefficient of thermal expansion of the main surface changes depending on the cutting direction. Therefore, the plane orientation of the main surface of the support substrate 11 cut out in the first step may be determined so that the difference between the thermal expansion coefficient of the main surface of the support substrate 11 and the thermal expansion coefficient of the semiconductor layer 12 is small. .

第2のステップとして、支持基板11の接合面の表面に特定層13が形成される。具体的には、支持基板11の接合面の表面に、所定元素が打ち込まれる。所定元素は、特定層13のバンドギャップを支持基板11のバンドギャップよりも狭くすることができる元素であれば、何れの元素でもよい。例えば、窒素、リン、ボロン、クロム、スカンジウム、スズ、アルミニウム、水素、などの元素を用いてもよい。また所定元素の打ち込みには、半導体製造プロセスに従来用いられているイオン注入装置を用いてもよい。所定元素は、支持基板11の表面に浅く打ち込まれればよいため、加速エネルギーは通常の打ち込みに比して低くてもよく、例えば数keVであってもよい。   As a second step, the specific layer 13 is formed on the surface of the bonding surface of the support substrate 11. Specifically, a predetermined element is implanted into the surface of the bonding surface of the support substrate 11. The predetermined element may be any element as long as the band gap of the specific layer 13 can be narrower than the band gap of the support substrate 11. For example, elements such as nitrogen, phosphorus, boron, chromium, scandium, tin, aluminum, and hydrogen may be used. For implantation of the predetermined element, an ion implantation apparatus conventionally used in a semiconductor manufacturing process may be used. Since the predetermined element only needs to be implanted shallowly into the surface of the support substrate 11, the acceleration energy may be lower than that of normal implantation, and may be several keV, for example.

<貼り合わせ工程>
貼り合わせ工程では、半導体層12の裏面と特定層13の表面とを大気中で貼り合わせることで、貼り合わせ基板10aが作成される。また、貼り合わせ基板10aに対して、既知の各種の半導体プロセスを実施することで、半導体層12の表面に各種のデバイスを形成することができる。なお、貼り合わせ工程の内容は実施例1で説明済みであるため、ここでは説明を省略する。
<Lamination process>
In the bonding step, the bonded substrate 10a is created by bonding the back surface of the semiconductor layer 12 and the surface of the specific layer 13 in the air. Moreover, various devices can be formed on the surface of the semiconductor layer 12 by performing various known semiconductor processes on the bonded substrate 10a. In addition, since the content of the bonding process has already been described in the first embodiment, the description thereof is omitted here.

<照射工程>
照射工程では、レーザー光を支持基板11の表面側(図5の矢印Y1側)から支持基板の内部に照射する。レーザー光の波長は、支持基板11を形成するサファイア結晶のバンドギャップにより定まる吸収波長の上限(光学吸収端の波長)よりも長く、特定層13のバンドギャップにより定まる吸収波長の上限(光学吸収端の波長)よりも短い波長である。このような波長のレーザー光を用いることにより、支持基板11の内部に照射されたレーザー光を、支持基板11を透過させるとともに、特定層13に吸収させることができる。すなわち、特定層13を、レーザー光の集光層として機能させることができる。これにより、レーザー光をレンズ等を用いて集光する処理を行うことなく、特定層13を選択的に発熱させることが可能となる。よって、特定層13に熱応力を発生させてクラックを生成することができる。また照射工程において、不図示のステージ等を用いて貼り合わせ基板10aを特定層13と平行な方向へ移動させることによって、合わせ基板10aに対して相対的にレーザー光を走査させる。これにより、特定層13の全面にレーザー光を照射することで、特定層13の全面にクラックを生成することができる。よって、特定層13の全面に生成されたクラックを起点として特定層13が破壊され、半導体層12を支持基板11から分離させることができる。
<Irradiation process>
In the irradiation step, laser light is irradiated from the surface side of the support substrate 11 (arrow Y1 side in FIG. 5) to the inside of the support substrate. The wavelength of the laser light is longer than the upper limit of the absorption wavelength (wavelength of the optical absorption edge) determined by the band gap of the sapphire crystal forming the support substrate 11, and the upper limit of the absorption wavelength (optical absorption edge) determined by the band gap of the specific layer 13. Shorter wavelength). By using a laser beam having such a wavelength, the laser beam applied to the inside of the support substrate 11 can be transmitted through the support substrate 11 and absorbed by the specific layer 13. That is, the specific layer 13 can function as a laser light condensing layer. As a result, the specific layer 13 can be selectively heated without performing a process of condensing the laser light using a lens or the like. Therefore, a thermal stress can be generated in the specific layer 13 to generate a crack. In the irradiation process, the bonded substrate 10a is moved in a direction parallel to the specific layer 13 using a stage (not shown) or the like, so that the laser beam is scanned relative to the bonded substrate 10a. Thereby, a crack can be generated on the entire surface of the specific layer 13 by irradiating the entire surface of the specific layer 13 with laser light. Therefore, the specific layer 13 is broken starting from a crack generated on the entire surface of the specific layer 13, and the semiconductor layer 12 can be separated from the support substrate 11.

<実施例2の効果>
支持基板11内部に照射されたレーザー光を、支持基板11を透過させるとともに、特定層13に吸収させることができる。これにより、特定層13に熱応力を発生させてクラックを生成することで、特定層13を境界として支持基板11を半導体層12から分離させることが可能となる。よって、支持基板11の除去容易性を高めることが可能となる。
<Effect of Example 2>
The laser light applied to the inside of the support substrate 11 can be transmitted through the support substrate 11 and absorbed by the specific layer 13. Accordingly, it is possible to separate the support substrate 11 from the semiconductor layer 12 with the specific layer 13 as a boundary by generating a thermal stress in the specific layer 13 to generate a crack. Therefore, it becomes possible to improve the ease of removal of the support substrate 11.

支持基板11の表面に、支持基板11のバンドギャップを狭くする所定元素を打ち込むことにより、支持基板11の表面層を特定層13へ改質することができる。よって、特定層13を新たに成長または堆積させる必要がないため、特定層13を形成するための工程を削減することが可能となる。また、支持基板11の表面の平坦性を維持しながら特定層13を作成することが可能となる。   By implanting a predetermined element that narrows the band gap of the support substrate 11 into the surface of the support substrate 11, the surface layer of the support substrate 11 can be modified to the specific layer 13. Therefore, it is not necessary to newly grow or deposit the specific layer 13, so that it is possible to reduce the process for forming the specific layer 13. In addition, the specific layer 13 can be created while maintaining the flatness of the surface of the support substrate 11.

サファイア結晶である支持基板11の主表面の面方位を調整することにより、支持基板11の熱膨張率を調整して、半導体層12の熱膨張率と支持基板11の熱膨張率とが略同一となるように制御することができる。よって、貼り合わせ基板10aに剥離や亀裂が発生してしまう事態を防止することができる。   By adjusting the plane orientation of the main surface of the support substrate 11 that is a sapphire crystal, the thermal expansion coefficient of the support substrate 11 is adjusted, and the thermal expansion coefficient of the semiconductor layer 12 and the thermal expansion coefficient of the support substrate 11 are substantially the same. It can control to become. Therefore, it is possible to prevent a situation in which peeling or cracking occurs in the bonded substrate 10a.

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。   As mentioned above, although the Example of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

<変形例>
実施例1の除去工程において、支持基板11に含まれている各種の粒子を除去する方法は、各種の方法を用いることができる。例えば除去工程において、貼り合わせ基板10を、Si粒子の融点(約1410℃)以上の所定温度でアニールするとしてもよい。これにより、SiC粒子の各粒子を結びつける働きをしているSi粒子の各粒子を除去することができる。よって、支持基板11の研磨レートを高めることができる。
<Modification>
In the removal process of Example 1, various methods can be used as a method of removing various particles contained in the support substrate 11. For example, in the removing step, the bonded substrate 10 may be annealed at a predetermined temperature equal to or higher than the melting point of Si particles (about 1410 ° C.). Thereby, each particle | grain of the Si particle which has the function which connects each particle | grain of a SiC particle can be removed. Therefore, the polishing rate of the support substrate 11 can be increased.

支持基板がセラミック複合材料の焼結体である場合には、多数のボイドが接合面の表面に表出するため、表面粗さが大きくなる。そこで、貼り合せ工程を行う前に、支持基板の接合面の表面を改質して、表面粗さを小さくするとしてもよい。表面を改質する方法としては、接合面上に平坦化層を形成する方法が挙げられる。また、平坦化層は、ボイドを充填することができるように、リフロー性の高い材料で形成することが好ましい。リフロー性の高い材料の一例としては、BPSG(Boron Phosphorus Silicon Glass)や、Alのような融点の低い金属膜が挙げられる。これにより、支持基板と半導体層との密着性を高めることが可能となる。   When the support substrate is a sintered body of a ceramic composite material, a large number of voids appear on the surface of the joint surface, so that the surface roughness increases. Therefore, the surface roughness may be reduced by modifying the surface of the bonding surface of the support substrate before performing the bonding step. Examples of the method for modifying the surface include a method of forming a planarization layer on the bonding surface. In addition, the planarization layer is preferably formed using a material having a high reflow property so that the void can be filled. As an example of a material having a high reflow property, BPSG (Boron Phosphorus Silicon Glass) or a metal film having a low melting point such as Al can be given. Thereby, it becomes possible to improve the adhesiveness of a support substrate and a semiconductor layer.

実施例2において、支持基板に使用される材料は、レーザーを透過する材料であれば何れの種類の材料でもよい。例えば、支持基板に多結晶SiCを用いることも可能である。また、多結晶SiCには、様々なポリタイプのSiC結晶が混在していても良い。様々なポリタイプが混在する多結晶SiCは、厳密な温度制御を行うことなく製造することができるため、支持基板を製造するコストを低減させることが可能となる。   In Example 2, the material used for the support substrate may be any kind of material as long as it is a material that transmits laser. For example, it is possible to use polycrystalline SiC for the support substrate. In addition, various polytypes of SiC crystals may be mixed in the polycrystalline SiC. Since polycrystalline SiC in which various polytypes are mixed can be manufactured without performing strict temperature control, the cost for manufacturing the support substrate can be reduced.

支持基板11と半導体層12との間に絶縁層を形成することで、いわゆるSOI(Silicon on Insulator)と同様の構造を有する貼り合わせ基板を形成してもよい。貼り合わせ基板をSOIと同様の構造で形成するか否かは、半導体層12に製造するデバイスの種類に基づいて判断しても良い。例えば、ウェハー表面に沿った方向にトランジスタ等の素子を形成する横型デバイスを半導体層12に製造する場合には、貼り合わせ基板をSOIと同様の構造で形成してもよい。また、ウェハー表面に垂直な方向に素子を形成する縦型デバイスを半導体層12に製造する場合には、貼り合わせ基板をSOIと同様の構造で形成しないとしてもよい。   By forming an insulating layer between the support substrate 11 and the semiconductor layer 12, a bonded substrate having a structure similar to that of a so-called SOI (Silicon on Insulator) may be formed. Whether or not the bonded substrate is formed with a structure similar to that of SOI may be determined based on the type of device manufactured in the semiconductor layer 12. For example, when a lateral device that forms elements such as transistors in the direction along the wafer surface is manufactured in the semiconductor layer 12, the bonded substrate may be formed with a structure similar to that of SOI. Further, in the case where a vertical device that forms elements in a direction perpendicular to the wafer surface is manufactured in the semiconductor layer 12, the bonded substrate may not be formed with a structure similar to that of SOI.

焼結体は多孔質体であり多数のボイドを含んでいる。よって、同一材料の焼結体と結晶体との熱膨張率を比較すると、焼結体の熱膨張率の方が低くなる場合がある。このような場合においても、支持基板製造工程において、半導体層を形成する結晶を粉末化した材料と、半導体層を形成する結晶よりも熱膨張率が高い結晶を粉末化した材料とを、半導体層の熱膨張率と支持基板の熱膨張率とが略同一となる比率で混合すればよい。例えば、半導体層12がGaNの単結晶(熱膨張率=約5.5×10−6/K)である場合には、GaNの粉末材料と、SiC(熱膨張率=約6.6×10−6/K)の粉末材料とを混合した材料を用いて、支持基板11を形成すればよい。 The sintered body is a porous body and contains many voids. Therefore, when the thermal expansion coefficients of the sintered body and the crystal body of the same material are compared, the thermal expansion coefficient of the sintered body may be lower. Even in such a case, in the support substrate manufacturing process, the material obtained by pulverizing the crystal forming the semiconductor layer and the material pulverizing the crystal having a higher thermal expansion coefficient than the crystal forming the semiconductor layer are converted into the semiconductor layer. The coefficient of thermal expansion and the coefficient of thermal expansion of the support substrate may be mixed at a ratio that is substantially the same. For example, when the semiconductor layer 12 is a single crystal of GaN (thermal expansion coefficient = about 5.5 × 10 −6 / K), GaN powder material and SiC (thermal expansion coefficient = about 6.6 × 10 6). The support substrate 11 may be formed using a material obtained by mixing a powder material of −6 / K).

除去工程で行う研磨加工にCMPを用いる場合を説明したが、この形態に限られない。研磨加工には、機械研磨や化学研磨などを用いることができる。機械研磨は、ダイヤモンド等の砥粒を担持した研磨パッド用いる研磨方法である。 化学研磨は、研磨液として、支持基板の表面の凹凸を除去する化学薬品を用いる方法である。   Although the case where CMP is used for the polishing process performed in the removal process has been described, the present invention is not limited to this form. For polishing, mechanical polishing, chemical polishing, or the like can be used. Mechanical polishing is a polishing method using a polishing pad carrying abrasive grains such as diamond. Chemical polishing is a method that uses a chemical that removes irregularities on the surface of a support substrate as a polishing liquid.

特定層形成工程において特定層を形成する方法は、支持基板の表面に所定元素を打ち込む方法に限られない。支持基板の表面に、支持基板よりもバンドギャップが狭い材料によって形成された特定層を、CVD法などによって堆積させる方法や、エピタキシャル成長させる方法であってもよい。   The method of forming the specific layer in the specific layer forming step is not limited to the method of implanting a predetermined element on the surface of the support substrate. A method of depositing a specific layer formed of a material having a narrower band gap than the support substrate on the surface of the support substrate by a CVD method or a method of epitaxial growth may be used.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

1:SiC粒子、2:Si粒子、10および10a:貼り合わせ基板、11:支持基板、12:半導体層、13:特定層   1: SiC particles, 2: Si particles, 10 and 10a: bonded substrate, 11: support substrate, 12: semiconductor layer, 13: specific layer

Claims (9)

半導体装置の製造方法であって、
支持基板を製造する支持基板製造工程と、
半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、
前記半導体層に貼り合わせてある支持基板を除去する除去工程と、
を備え、
前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製され、
前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きいことを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device, comprising:
A support substrate manufacturing process for manufacturing a support substrate;
A bonding step of bonding a semiconductor layer to the support substrate;
A removal step of removing the support substrate bonded to the semiconductor layer;
With
In the support substrate manufacturing step, a mixed powder material including a first powder material and a second powder material is formed into a molded body having a predetermined shape, and the molded body is baked to produce the support substrate.
The method of manufacturing a semiconductor device, wherein an average particle size of the first powder material is larger than an average particle size of the second powder material.
前記除去工程は、研磨液を用いて前記支持基板を研磨する工程を含んでおり、
前記研磨液は、前記第2粉末材料をエッチングする組成を有することを特徴とする請求項1に記載の半導体装置の製造方法。
The removing step includes a step of polishing the support substrate using a polishing liquid,
The method for manufacturing a semiconductor device according to claim 1, wherein the polishing liquid has a composition for etching the second powder material.
前記除去工程は、研磨液を用いて前記支持基板を研磨する工程を含んでおり、
前記研磨液に含まれる研磨粒子の硬さは、前記第2粉末材料よりも硬く前記第1粉末材料よりも軟らかいことを特徴とする請求項1または2に記載の半導体装置の製造方法。
The removing step includes a step of polishing the support substrate using a polishing liquid,
3. The method of manufacturing a semiconductor device according to claim 1, wherein the abrasive particles contained in the polishing liquid are harder than the second powder material and softer than the first powder material. 4.
前記除去工程は、前記半導体層が貼り合わされた前記支持基板を、前記第2粉末材料の融点以上の所定温度でアニールする工程を含んでいることを特徴とする請求項1〜3の何れか1項に記載の半導体装置の製造方法。   4. The method according to claim 1, wherein the removing step includes a step of annealing the support substrate to which the semiconductor layer is bonded at a predetermined temperature equal to or higher than a melting point of the second powder material. A method for manufacturing the semiconductor device according to the item. 前記第1粉末材料および前記第2粉末材料のうち、一方の材料の熱膨張率は前記半導体層の熱膨張率よりも高く、他方の材料の熱膨張率は前記半導体層の熱膨張率よりも低く、
前記第1粉末材料および前記第2粉末材料の混合比率は、前記半導体層の熱膨張率と前記支持基板の熱膨張率とが略同一となる比率であることを特徴とする請求項1〜4の何れか1項に記載の半導体装置の製造方法。
Of the first powder material and the second powder material, one material has a thermal expansion coefficient higher than that of the semiconductor layer, and the other material has a thermal expansion coefficient higher than that of the semiconductor layer. Low,
The mixing ratio of the first powder material and the second powder material is a ratio at which the thermal expansion coefficient of the semiconductor layer and the thermal expansion coefficient of the support substrate are substantially the same. The method for manufacturing a semiconductor device according to any one of the above.
半導体装置の製造方法であって、
レーザー光を透過する結晶材料で形成されている支持基板の表面に、支持基板よりもバンドギャップの狭い特定層を形成する特定層形成工程と、
半導体層を前記特定層の表面に貼り合わせる貼り合わせ工程と、
レーザー光を前記支持基板の表面側から前記支持基板の内部に照射する照射工程と、
を備え、
前記照射工程で用いられる前記レーザー光の波長は、前記支持基板のバンドギャップにより定まる吸収波長の上限よりも長く、前記特定層のバンドギャップにより定まる吸収波長の上限よりも短い波長であることを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device, comprising:
A specific layer forming step of forming a specific layer having a narrower band gap than the support substrate on the surface of the support substrate formed of a crystal material that transmits laser light;
A bonding step of bonding a semiconductor layer to the surface of the specific layer;
An irradiation step of irradiating the inside of the support substrate with laser light from the surface side of the support substrate;
With
The wavelength of the laser beam used in the irradiation step is longer than the upper limit of the absorption wavelength determined by the band gap of the support substrate, and shorter than the upper limit of the absorption wavelength determined by the band gap of the specific layer. A method for manufacturing a semiconductor device.
前記特定層形成工程では、
前記支持基板の表面に、前記支持基板のバンドギャップを狭くする所定元素が打ち込まれることを特徴とする請求項6に記載の半導体装置の製造方法。
In the specific layer forming step,
The method for manufacturing a semiconductor device according to claim 6, wherein a predetermined element that narrows a band gap of the support substrate is implanted into a surface of the support substrate.
前記特定層形成工程では、
前記支持基板の表面に、前記支持基板よりもバンドギャップが狭い材料によって形成された層を堆積または成長させることを特徴とする請求項6に記載の半導体装置の製造方法。
In the specific layer forming step,
The method for manufacturing a semiconductor device according to claim 6, wherein a layer formed of a material having a narrower band gap than the support substrate is deposited or grown on the surface of the support substrate.
前記支持基板はサファイア結晶から切り出されるサファイア基板であり、
切り出されるサファイア基板の面方位は、前記半導体層の熱膨張率に応じて定められることを特徴とする請求項6に記載の半導体装置の製造方法。
The support substrate is a sapphire substrate cut out from a sapphire crystal,
The method of manufacturing a semiconductor device according to claim 6, wherein a plane orientation of the cut-out sapphire substrate is determined according to a coefficient of thermal expansion of the semiconductor layer.
JP2012146819A 2012-06-29 2012-06-29 Manufacturing method of semiconductor device Expired - Fee Related JP6024239B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012146819A JP6024239B2 (en) 2012-06-29 2012-06-29 Manufacturing method of semiconductor device
PCT/JP2013/060930 WO2014002575A1 (en) 2012-06-29 2013-04-11 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012146819A JP6024239B2 (en) 2012-06-29 2012-06-29 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2014011300A true JP2014011300A (en) 2014-01-20
JP6024239B2 JP6024239B2 (en) 2016-11-09

Family

ID=49782753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012146819A Expired - Fee Related JP6024239B2 (en) 2012-06-29 2012-06-29 Manufacturing method of semiconductor device

Country Status (2)

Country Link
JP (1) JP6024239B2 (en)
WO (1) WO2014002575A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501778A (en) * 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト Method of separating two material layers from each other and electronic component manufactured by this method
JP2002222772A (en) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd Method for manufacturing nitride semiconductor substrate
WO2006057408A1 (en) * 2004-11-29 2006-06-01 Kyocera Corporation Composite ceramic body, method for producing same, microchemical chip, and reformer
JP2007524224A (en) * 2003-06-24 2007-08-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Manufacturing method of semiconductor chip
JP2012121788A (en) * 2010-11-15 2012-06-28 Sumitomo Electric Ind Ltd METHOD FOR MANUFACTURING GaN-BASED FILM

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802380B2 (en) * 2001-03-19 2011-10-26 株式会社デンソー Manufacturing method of semiconductor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501778A (en) * 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト Method of separating two material layers from each other and electronic component manufactured by this method
JP2002222772A (en) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd Method for manufacturing nitride semiconductor substrate
JP2007524224A (en) * 2003-06-24 2007-08-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Manufacturing method of semiconductor chip
WO2006057408A1 (en) * 2004-11-29 2006-06-01 Kyocera Corporation Composite ceramic body, method for producing same, microchemical chip, and reformer
JP2012121788A (en) * 2010-11-15 2012-06-28 Sumitomo Electric Ind Ltd METHOD FOR MANUFACTURING GaN-BASED FILM

Also Published As

Publication number Publication date
WO2014002575A1 (en) 2014-01-03
JP6024239B2 (en) 2016-11-09

Similar Documents

Publication Publication Date Title
TWI609435B (en) Composite substrate, semiconductor device and method for manufacturing semiconductor device
KR20180033153A (en) Composite substrate and composite substrate manufacturing method
JP4476701B2 (en) Manufacturing method of sintered body with built-in electrode
JP5756888B2 (en) Handle substrate for composite substrates for semiconductors
JP6076486B2 (en) Handle substrate for composite substrates for semiconductors
WO2014174946A1 (en) Handle substrate for composite substrate for semiconductor
JP5651278B1 (en) Handle substrate for composite substrates for semiconductors
TWI412635B (en) Mixed with silicon wafers
JP2018049868A (en) Semiconductor stacked structure and semiconductor device
TW201136155A (en) Substrate, saw device and device
CN104798177B (en) The operation substrate of semiconductor composite base plate
JP6024239B2 (en) Manufacturing method of semiconductor device
CN105190838B (en) The operation substrate and semiconductor composite base plate of semiconductor composite base plate
US20130154049A1 (en) Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
WO2011162236A1 (en) Substrate, method for producing substrate, and light emitting element
JP6412886B2 (en) AlN substrate
JP2012049448A (en) Method of manufacturing nitride semiconductor substrate
WO2015099028A1 (en) Semiconductor substrate and method for manufacturing semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R151 Written notification of patent or utility model registration

Ref document number: 6024239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees