JP2014003777A - Battery state adjusting device and battery pack system - Google Patents

Battery state adjusting device and battery pack system Download PDF

Info

Publication number
JP2014003777A
JP2014003777A JP2012136541A JP2012136541A JP2014003777A JP 2014003777 A JP2014003777 A JP 2014003777A JP 2012136541 A JP2012136541 A JP 2012136541A JP 2012136541 A JP2012136541 A JP 2012136541A JP 2014003777 A JP2014003777 A JP 2014003777A
Authority
JP
Japan
Prior art keywords
voltage
cell
target
target cell
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012136541A
Other languages
Japanese (ja)
Inventor
Mika Kirimoto
美香 桐本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2012136541A priority Critical patent/JP2014003777A/en
Publication of JP2014003777A publication Critical patent/JP2014003777A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Abstract

PROBLEM TO BE SOLVED: To equalize states of charge among cells at high accuracy and in a short time.SOLUTION: A battery pack system comprising a battery pack composed of a plurality of cells connected in series measures terminal voltages of all of the cells when sufficient time has passed after discharging a load stops, sets a target voltage Vd on the basis of the minimum value of the measured voltage, and sets a cell having a terminal voltage larger than the target voltage Vd as a target cell. After that, the battery pack system executes an equalization discharge action for discharging the target cell while calculating a differential voltage (ΔV1[i]) between the terminal voltages of the target cell (V1[i] and V2[i]) measured before and after the discharge, acquiring a voltage return amount (ΔV2[i]) supposed to be generated after the stop of the discharge from data retained in advance, calculating a correction target voltage (Vd2[i]=Vd-ΔV1[i]-ΔV2[i]) by using the differential voltage and the voltage return amount, and stopping the discharge when the terminal voltage of the target cell has reached the correction target voltage.

Description

本発明は、電池状態調整装置及び組電池システムに関する。   The present invention relates to a battery state adjusting device and an assembled battery system.

複数のセルを直接接続して形成された組電池において、複数のセル間で充電状態が異なると、最も低い充電状態のセルにより組電池の放電出力が制限される。これを考慮し、複数のセルの充電状態のばらつきを抑制する均等化処理が提案されている。提案方法の中には、セルの内部抵抗等による電圧降下量をも考慮した均等化処理方法も存在する(例えば下記特許文献1参照)。一方、セルの充電又は放電の停止後、電気化学的な成分に起因する電圧成分がセル内に残存し、セルの端子電圧が安定するまでに相応の時間(例えば数時間)が必要になることも知られている。このような電圧の安定を待ってから均等化処理を行う方法や、均等化処理を一旦行った後、セル温度に応じた電圧安定待ち時間を設けてから均等化の終了是非を判断する方法(例えば下記特許文献2参照)も存在する。   In a battery pack formed by directly connecting a plurality of cells, if the state of charge is different between the plurality of cells, the discharge output of the battery pack is limited by the cell in the lowest state of charge. In view of this, an equalization process that suppresses variations in the state of charge of a plurality of cells has been proposed. Among the proposed methods, there is also an equalization processing method that takes into account the amount of voltage drop due to the internal resistance of the cell (see, for example, Patent Document 1 below). On the other hand, after charging or discharging of the cell is stopped, voltage components due to electrochemical components remain in the cell, and it takes a certain time (for example, several hours) for the cell terminal voltage to stabilize. Is also known. A method of performing equalization processing after waiting for such voltage stabilization, or a method of determining whether or not the equalization has ended after providing a voltage stabilization wait time according to the cell temperature after performing the equalization processing ( For example, see Patent Document 2 below).

特開2009−159794号公報JP 2009-159794 A 特開2009−89566号公報JP 2009-89566 A

電気化学的な成分に起因する上記の電圧成分をも考慮して均等化を図れば、均等化処理の精度向上が見込める。しかしながら、上述の電圧安定待ち時間を設ける方法では、均等化に必要な時間が長くなる。   If the equalization is made in consideration of the above voltage component caused by the electrochemical component, the accuracy of the equalization process can be improved. However, in the method of providing the voltage stabilization waiting time described above, the time required for equalization becomes longer.

そこで本発明は、高精度且つ短時間での均等化実現に寄与する電池状態調整装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a battery state adjusting device that contributes to high accuracy and equalization in a short time.

本発明に係る電池状態調整装置は、直列接続された複数のセルを個別に充電又は放電する処理である充放電動作を実行可能な充放電回路と、各セルの端子電圧を測定する電圧測定回路と、各セルの充電又は放電の停止後において各セルの端子電圧が過渡的に第1開放電圧から第2開放電圧に戻る際の電圧戻り量のデータを保持するデータ保持部と、前記充放電動作の開始前に測定された各セルの端子電圧に基づき、目標電圧を設定するとともに前記複数のセルの中から対象セルを設定する目標電圧/対象セル設定部と、前記充放電動作の開始前後に測定された前記対象セルの端子電圧と、前記電圧戻り量のデータとに基づき、前記目標電圧を補正して補正目標電圧を導出する目標電圧補正部と、前記対象セルに対する前記充放電動作を開始させ、前記対象セルの端子電圧が前記補正目標電圧に達したときに前記対象セルに対する前記充放電動作を終了させる充放電制御部と、を備えたことを特徴とする。   A battery state adjustment device according to the present invention includes a charge / discharge circuit capable of performing a charge / discharge operation, which is a process of individually charging or discharging a plurality of cells connected in series, and a voltage measurement circuit for measuring a terminal voltage of each cell. A data holding unit that holds data of a voltage return amount when the terminal voltage of each cell transiently returns from the first open voltage to the second open voltage after the charge or discharge of each cell is stopped, and the charge / discharge Based on the terminal voltage of each cell measured before the start of operation, a target voltage is set and a target voltage / target cell setting unit for setting a target cell from among the plurality of cells, and before and after the start of the charge / discharge operation A target voltage correction unit that corrects the target voltage and derives a corrected target voltage based on the terminal voltage of the target cell measured in step S3 and the voltage return amount data; and the charge / discharge operation for the target cell. Started Characterized in that the terminal voltage of the target cell is provided with a charging and discharging control unit to terminate the charging and discharging operation for the target cell when it reaches the corrected target voltage.

本発明によれば、精度且つ短時間での均等化実現に寄与する電池状態調整装置を提供することが可能である。   ADVANTAGE OF THE INVENTION According to this invention, it is possible to provide the battery state adjustment apparatus which contributes to an equalization implementation | achievement in accuracy and a short time.

本発明の実施形態に係る組電池システムの全体構成図である。1 is an overall configuration diagram of an assembled battery system according to an embodiment of the present invention. 本発明の実施形態に係る組電池システムの全体構成図である。1 is an overall configuration diagram of an assembled battery system according to an embodiment of the present invention. セルの内部等価回路図(a)と、セル内のインピーダンス回路の等価回路図例(b)、(c)である。The internal equivalent circuit diagram (a) of the cell and the equivalent circuit diagram examples (b) and (c) of the impedance circuit in the cell. セルの放電前後における、セルの端子電圧の変化の様子を示す図である。It is a figure which shows the mode of the change of the terminal voltage of a cell before and after discharge of a cell. 本発明の実施形態に係る均等化処理の動作フローチャートである。It is an operation | movement flowchart of the equalization process which concerns on embodiment of this invention. 対象セルの端子電圧の変化の様子を示す図である。It is a figure which shows the mode of the change of the terminal voltage of an object cell. 電圧戻り量データの作成手順を示すフローチャートである。It is a flowchart which shows the preparation procedure of voltage return amount data. 電圧戻り量データの作成に利用される複数のセルを示す図である。It is a figure which shows the some cell utilized for preparation of voltage return amount data. 電圧戻り量データの作成に利用される構成を示す図である。It is a figure which shows the structure utilized for preparation of voltage return amount data. 電圧戻り量データの作成時に観測される、セルの端子電圧の波形図である。It is a wave form chart of a terminal voltage of a cell observed at the time of creation of voltage return amount data. セルのSOC及びOCV間の関係を示す図である。It is a figure which shows the relationship between SOC of a cell, and OCV. 本発明の実施形態に係る制御回路の内部ブロック図である。It is an internal block diagram of the control circuit which concerns on embodiment of this invention. 目標電圧補正部のブロック図の例である。It is an example of the block diagram of a target voltage correction | amendment part.

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、状態量又は部材等を参照する記号又は符号を記すことによって該記号又は符号に対応する情報、信号、物理量、状態量又は部材等の名称を省略又は略記することがある。   Hereinafter, an example of an embodiment of the present invention will be specifically described with reference to the drawings. In each of the drawings to be referred to, the same part is denoted by the same reference numeral, and redundant description regarding the same part is omitted in principle. In this specification, for simplification of description, a symbol or reference that refers to information, signal, physical quantity, state quantity, member, or the like is written to indicate information, signal, physical quantity, state quantity or Names of members and the like may be omitted or abbreviated.

図1は、本発明の実施形態に係る組電池システムの全体構成図である。組電池システムは、蓄電池モジュールである組電池1及び充電状態均等化装置2を備える。組電池1は、互いに直列接続されたn個のセル10から成る。図1では、n=3であるが、nは2以上であればいくつでも良い。組電池1を形成する各セル10は、任意の種類の蓄電池であり、例えば、リチウムイオン電池、ニッケル水素電池である。本実施形態において、放電及び充電とは、特に記述なき限り、組電池1又はセル10の放電及び充電を意味する。組電池1内に複数のセル10の並列接続回路が含まれていても構わないし、組電池1内において複数のセル10の直列接続回路が複数個互いに並列接続されていても良いが、以下の説明では、互いに直列接続されたn個のセル10にのみ注目する。   FIG. 1 is an overall configuration diagram of an assembled battery system according to an embodiment of the present invention. The assembled battery system includes an assembled battery 1 that is a storage battery module and a charge state equalization device 2. The assembled battery 1 includes n cells 10 connected in series with each other. In FIG. 1, n = 3, but n may be any number as long as it is 2 or more. Each cell 10 forming the assembled battery 1 is an arbitrary type of storage battery, for example, a lithium ion battery or a nickel metal hydride battery. In the present embodiment, discharging and charging means discharging and charging of the assembled battery 1 or the cell 10 unless otherwise specified. A parallel connection circuit of a plurality of cells 10 may be included in the assembled battery 1, or a plurality of series connection circuits of the plurality of cells 10 may be connected in parallel to each other in the assembled battery 1. In the description, attention is paid only to n cells 10 connected in series with each other.

組電池1には電力ブロック3が接続されている。電力ブロック3は、負荷及び電力源から成る。組電池1は、電力ブロック3内の負荷に対して放電電力を供給することができると共に電力ブロック3内の電力源から充電電力の供給を受けることができる。組電池1と、電力ブロック3内の負荷及び電力源との間に、電力変換回路(不図示)が介在していても良い。図示されない充放電制御回路によって、組電池1及び電力ブロック3間における組電池1の充電及び放電の制御が行われる。この充放電制御回路も組電池システムの構成要素に含まれていると考えても良いし、電力ブロック3も組電池システムの構成要素に含まれていると考えても良い。   A power block 3 is connected to the assembled battery 1. The power block 3 includes a load and a power source. The assembled battery 1 can supply discharge power to a load in the power block 3 and can be supplied with charging power from a power source in the power block 3. A power conversion circuit (not shown) may be interposed between the assembled battery 1 and the load and power source in the power block 3. The charging / discharging control circuit (not shown) controls charging and discharging of the assembled battery 1 between the assembled battery 1 and the power block 3. This charge / discharge control circuit may be considered to be included in the components of the assembled battery system, and the power block 3 may be considered to be included in the components of the assembled battery system.

充電状態均等化装置2は、制御回路20と、セル10ごとに設けられた放電回路21と、セル10ごとに設けられた電圧センサ22と、を備える。各放電回路21は、抵抗R及びスイッチング素子SWの直列接続回路から成り、各放電回路21としての直列接続回路が、対応するセル10の正極及び負極間に並列接続されている。各電圧センサ22は、対応するセル10の正極及び負極間に並列接続され、対応するセル10の端子電圧(セル10の負極電位を基準としたセル10の正極電位)を測定する。各電圧センサ22の測定結果を示す信号は制御回路20に出力される。制御回路20は、CPU(central processing unit)等から成り、電圧センサ22の測定結果等に基づいて各スイッチング素子SWのオン/オフ制御を行う。スイッチング素子SWとして、電界効果トランジスタ等の半導体スイッチング素子が採用されるが、機械式スイッチをスイッチング素子SWとして用いても構わない。後述の均等化処理の実行時においてのみ幾つかのスイッチング素子SWがオンとされることがあり、均等化動作が実行されていないときには全スイッチング素子SWがオフとされる。   The charge state equalization apparatus 2 includes a control circuit 20, a discharge circuit 21 provided for each cell 10, and a voltage sensor 22 provided for each cell 10. Each discharge circuit 21 includes a series connection circuit of a resistor R and a switching element SW, and the series connection circuit as each discharge circuit 21 is connected in parallel between the positive electrode and the negative electrode of the corresponding cell 10. Each voltage sensor 22 is connected in parallel between the positive electrode and the negative electrode of the corresponding cell 10, and measures the terminal voltage of the corresponding cell 10 (the positive electrode potential of the cell 10 with reference to the negative electrode potential of the cell 10). A signal indicating the measurement result of each voltage sensor 22 is output to the control circuit 20. The control circuit 20 includes a CPU (central processing unit) and the like, and performs on / off control of each switching element SW based on the measurement result of the voltage sensor 22 and the like. A semiconductor switching element such as a field effect transistor is employed as the switching element SW, but a mechanical switch may be used as the switching element SW. Some switching elements SW may be turned on only when an equalization process described later is executed, and all switching elements SW are turned off when the equalization operation is not executed.

以下では、図2に示す如く、直列接続されたn個のセル10を記号10[1]〜10[n]にて参照することがあり、セル10[i]に並列接続された放電回路21及び電圧センサ22を夫々記号21[i]及び22[i]にて参照することがあり、放電回路21[i]内の抵抗R及びスイッチング素子SWを夫々記号R[i]及びSW[i]にて参照することがあり、電圧センサ22[i]にて測定されたセル10[i]の端子電圧を測定電圧と呼ぶと共に記号V[i]にて参照することがある(iは整数)。スイッチング素子SW[i]がオンのとき、セル10[i]の正極及び負極間が抵抗R[i]を介して接続され、抵抗R[i]を介したセル10[i]の放電が行われる。スイッチング素子SW[i]がオフのとき、抵抗R[i]を介したセル10[i]の放電は行われない。   In the following, as shown in FIG. 2, the n cells 10 connected in series may be referred to by symbols 10 [1] to 10 [n], and the discharge circuit 21 connected in parallel to the cell 10 [i]. And the voltage sensor 22 may be referred to by symbols 21 [i] and 22 [i], respectively, and the resistor R and the switching element SW in the discharge circuit 21 [i] may be referred to by symbols R [i] and SW [i], respectively. The terminal voltage of the cell 10 [i] measured by the voltage sensor 22 [i] may be referred to as a measured voltage and may be referred to by the symbol V [i] (i is an integer). . When the switching element SW [i] is on, the positive electrode and the negative electrode of the cell 10 [i] are connected via the resistor R [i], and the cell 10 [i] is discharged via the resistor R [i]. Is called. When the switching element SW [i] is off, the cell 10 [i] is not discharged through the resistor R [i].

図3(a)は、1つのセル10の内部等価回路図である。セル10は、一定の直流電圧を出力する内部抵抗がゼロの電圧源VSと、抵抗成分と容量成分を含むインピーダンス回路Zとの直列接続回路である、と考えることができる。図3(b)及び図3(c)の回路ZA及びZBは、インピーダンス回路Zの内部回路の第1例及び第2例である。回路ZAは、抵抗R0と、抵抗R1及びコンデンサC1の並列接続回路とを直列接続した回路である。回路ZBは、抵抗R0と、抵抗R1及びコンデンサC1の並列接続回路と、抵抗R2及びコンデンサC2の並列接続回路と、を直列接続した回路である。インピーダンス回路Zの存在により、図4に示す如く、セル10[i]の端子電圧V[i]は、放電の停止直後において速やかに抵抗R0の電圧降下分だけ上昇して電圧VA[i]に達した後、更に相応の時間(例えば数分〜数時間)をかけて徐々に上昇し、電圧源VSの出力電圧である一定の安定電圧VB[i]に収束する(VA[i]とVB[i]は異なる)。 FIG. 3A is an internal equivalent circuit diagram of one cell 10. The cell 10 can be considered as a series connection circuit of a voltage source VS that outputs a constant DC voltage and having zero internal resistance, and an impedance circuit Z including a resistance component and a capacitance component. The circuits Z A and Z B in FIGS. 3B and 3C are a first example and a second example of the internal circuit of the impedance circuit Z. Circuit Z A includes a resistor R0, a circuit connected in series with the parallel connection circuit of a resistor R1 and a capacitor C1. The circuit Z B is a circuit in which a resistor R0, a parallel connection circuit of a resistor R1 and a capacitor C1, and a parallel connection circuit of a resistor R2 and a capacitor C2 are connected in series. Due to the presence of the impedance circuit Z, as shown in FIG. 4, the terminal voltage V [i] of the cell 10 [i] immediately rises by the voltage drop of the resistor R0 immediately after the discharge is stopped, and the voltage V A [i]. Then, the voltage gradually rises over an appropriate time (for example, several minutes to several hours) and converges to a constant stable voltage V B [i] that is the output voltage of the voltage source VS (V A [i ] And V B [i] are different).

差(VB[i]−VA[i])は、セル10[i]内に残存している電気化学的な成分に起因する電圧成分に相当し、セル10[i]の放電停止後においてセル10[i]の端子電圧V[i]が過渡的に電圧VA[i]から安定電圧VB[i]に戻る際の電圧戻り量を表している。電圧VA[i]及びVB[i]の夫々は、セル10[i]の正極及び負極間に電流が流れていないときに観測される端子電圧V[i]であるから、セル10[i]の開放電圧の一種である。 The difference (V B [i] −V A [i]) corresponds to a voltage component caused by an electrochemical component remaining in the cell 10 [i], and after the discharge of the cell 10 [i] is stopped. 2 represents the voltage return amount when the terminal voltage V [i] of the cell 10 [i] transiently returns from the voltage V A [i] to the stable voltage V B [i]. Since each of the voltages V A [i] and V B [i] is a terminal voltage V [i] observed when no current flows between the positive electrode and the negative electrode of the cell 10 [i], the cell 10 [ i] is an open circuit voltage.

制御回路20は、この電圧戻り量をも考慮して、複数のセル10の充電状態を均等化させる均等化処理を実行可能である。セル10の充電状態は、セル10のSOC(State of Charge)として表現される。セル10のSOCは、セル10の満充電容量に対する、セル10の残容量の比である。セル10のSOCはセル10の開放電圧に依存しているため、均等化処理において、制御回路20は、複数のセル10の開放電圧を均等化させることで複数のセル10の充電状態を均等化させる。   The control circuit 20 can execute an equalization process that equalizes the charge states of the plurality of cells 10 in consideration of the voltage return amount. The state of charge of the cell 10 is expressed as an SOC (State of Charge) of the cell 10. The SOC of the cell 10 is a ratio of the remaining capacity of the cell 10 to the full charge capacity of the cell 10. Since the SOC of the cell 10 depends on the open voltage of the cell 10, in the equalization process, the control circuit 20 equalizes the charge state of the plurality of cells 10 by equalizing the open voltage of the plurality of cells 10. Let

図5を参照して、均等化処理の内容を説明する。図5は、均等化処理の動作フローチャートである。制御回路20は、組電池1及び電力ブロック3間における組電池1の充電又は放電が停止してから十分に長い所定時間(例えば2時間)が経過した後に均等化処理を起動させる。例えば、組電池システムを電気自動車、ハイブリッド自動車等の車両(不図示)に組み込み、組電池1の放電電力を用いて当該車両の走行を実現する際、制御回路20は、当該車両の走行用の放電が停止してから所定時間(例えば2時間)が経過した後に均等化処理を起動する。   The content of the equalization process will be described with reference to FIG. FIG. 5 is an operation flowchart of the equalization processing. The control circuit 20 activates the equalization process after a sufficiently long predetermined time (for example, 2 hours) has elapsed since the charging or discharging of the assembled battery 1 between the assembled battery 1 and the power block 3 is stopped. For example, when the assembled battery system is incorporated in a vehicle (not shown) such as an electric vehicle or a hybrid vehicle and the vehicle is driven using the discharge power of the assembled battery 1, the control circuit 20 is used for driving the vehicle. The equalization process is started after a predetermined time (for example, 2 hours) has elapsed since the discharge stopped.

均等化処理が起動すると、まずステップS11において、制御回路20は、電圧センサ22[1]〜22[n]の出力信号を取り込むことで全セル10の端子電圧V[1]〜V[n]を測定及び取得し、測定電圧V[1]〜V[n]に基づき目標電圧Vdを設定する。ステップS11及び後述のステップS12及びS13では、全スイッチング素子SWがオフとされている。従って、ステップS11で取得される各端子電圧は各セル10の開放電圧であり、図3(a)の電圧源VSの出力電圧に相当する。目標電圧Vdの値は、均等化処理後の各セル10の開放電圧の目標値である。尚、制御回路20は、ステップS11の測定電圧V[1]〜V[n]の内の最大電圧Vmax及び最小電圧Vminを求め、差(Vmax−Vmin)が所定の正の値以下であるときには、目標電圧Vdを設定することなく均等化処理を終了するようにしても良い。   When the equalization process is started, first, in step S11, the control circuit 20 takes in the output signals of the voltage sensors 22 [1] to 22 [n] to thereby obtain the terminal voltages V [1] to V [n] of all the cells 10. Are measured and acquired, and the target voltage Vd is set based on the measured voltages V [1] to V [n]. In step S11 and later-described steps S12 and S13, all the switching elements SW are turned off. Therefore, each terminal voltage acquired in step S11 is an open circuit voltage of each cell 10, and corresponds to the output voltage of the voltage source VS in FIG. The value of the target voltage Vd is the target value of the open circuit voltage of each cell 10 after the equalization process. The control circuit 20 obtains the maximum voltage Vmax and the minimum voltage Vmin among the measured voltages V [1] to V [n] in step S11, and when the difference (Vmax−Vmin) is equal to or less than a predetermined positive value. The equalization process may be terminated without setting the target voltage Vd.

制御回路20は、例えば、電圧Vmin又は電圧(Vmin+α)を目標電圧Vdに設定する(α>0)。所定値αは、例えば、電圧センサ22を用いた電圧測定の測定誤差と同程度に設定される。ここで設定された目標電圧Vdが所定の下限値を下回る場合には、目標電圧Vdが該下限値に修正される。目標電圧Vdは、最小電圧Vmin以外の電圧を元に設定されても良い。例えば、ステップS11の測定電圧V[1]〜V[n]の平均電圧Vmeanを目標電圧Vdに設定することも可能である。   For example, the control circuit 20 sets the voltage Vmin or the voltage (Vmin + α) to the target voltage Vd (α> 0). For example, the predetermined value α is set to the same level as the measurement error of the voltage measurement using the voltage sensor 22. When the target voltage Vd set here falls below a predetermined lower limit value, the target voltage Vd is corrected to the lower limit value. The target voltage Vd may be set based on a voltage other than the minimum voltage Vmin. For example, the average voltage Vmean of the measured voltages V [1] to V [n] in step S11 can be set to the target voltage Vd.

目標電圧Vdの設定後、ステップS12において、制御回路20は、ステップS11の測定電圧V[1]〜V[n]及び目標電圧Vdに基づき、セル10[1]〜10[n]の中から対象セルを選択及び設定する。ステップS11での測定電圧が目標電圧Vdよりも大きいセル10が対象セルに設定される。即ち、ステップS11の測定電圧V[i]が目標電圧Vdよりも大きい場合、セル10[i]は対象セルに設定され、そうでない場合、セル10[i]は対象セルに設定されない。ステップS12にて、1以上の対象セルが設定される。   After setting the target voltage Vd, in step S12, the control circuit 20 determines from the cells 10 [1] to 10 [n] based on the measured voltages V [1] to V [n] and the target voltage Vd in step S11. Select and set the target cell. The cell 10 whose measured voltage in step S11 is larger than the target voltage Vd is set as the target cell. That is, when the measured voltage V [i] in step S11 is larger than the target voltage Vd, the cell 10 [i] is set as the target cell, and otherwise, the cell 10 [i] is not set as the target cell. In step S12, one or more target cells are set.

対象セルの設定後、ステップS13において、制御回路20は、各対象セルに対応する電圧センサ22の出力信号を取り込むことで各対象セルの端子電圧を測定及び取得する。セル10[i]が対象セルである場合、ステップS13において、対象セル10[i]の端子電圧V[i]が測定電圧V1[i]として取得される。均等化処理は、対象セル10[i]を放電回路21[i]を用いて放電させる均等化放電動作を含み、測定電圧V1[i]は、均等化放電動作における放電直前の対象セル10[i]の開放電圧である。尚、ステップS11にて測定された電圧V[i]を測定電圧V1[i]として流用しても良く、この場合、ステップS13の測定処理は割愛される。   After setting the target cell, in step S13, the control circuit 20 measures and acquires the terminal voltage of each target cell by capturing the output signal of the voltage sensor 22 corresponding to each target cell. When the cell 10 [i] is the target cell, in step S13, the terminal voltage V [i] of the target cell 10 [i] is acquired as the measurement voltage V1 [i]. The equalization process includes an equalization discharge operation in which the target cell 10 [i] is discharged using the discharge circuit 21 [i], and the measurement voltage V1 [i] is the target cell 10 [j] immediately before the discharge in the equalization discharge operation. i] is the open circuit voltage. The voltage V [i] measured in step S11 may be used as the measurement voltage V1 [i]. In this case, the measurement process in step S13 is omitted.

測定電圧V1[i]の取得後、ステップS14において、制御回路20は、各対象セルに対する均等化放電動作の実行を開始する。即ち、スイッチング素子SW[1]〜SW[n]の内、対象セルに並列接続されたスイッチング素子SWのみをオフからオンに切り替える。均等化放電動作の実行開始から所定時間(例えば100ミリ秒)が経過した後、ステップS15において、制御回路20は、各対象セルに対応する電圧センサ22の出力信号を取り込むことで各対象セルの端子電圧を測定及び取得する。セル10[i]が対象セルである場合、ステップS15において、対象セル10[i]の端子電圧V[i]が測定電圧V2[i]として取得される。測定電圧V2[i]は、対象セル10[i]及び放電回路21[i]の電路に関する、対象セル10[i]の閉路電圧である。スイッチング素子SW[i]のターンオンによって急激に減少した端子電圧V[i]が安定した後、放電によって対象セル10[i]の端子電圧が低下し始める前に測定電圧V2[i]が取得されるよう、上記所定時間が設定される。   After acquiring the measurement voltage V1 [i], in step S14, the control circuit 20 starts to perform the equalization discharge operation for each target cell. That is, only the switching element SW connected in parallel to the target cell is switched from OFF to ON among the switching elements SW [1] to SW [n]. After a predetermined time (for example, 100 milliseconds) has elapsed since the start of the equalization discharge operation, in step S15, the control circuit 20 captures the output signal of the voltage sensor 22 corresponding to each target cell, thereby Measure and acquire the terminal voltage. When the cell 10 [i] is the target cell, in step S15, the terminal voltage V [i] of the target cell 10 [i] is acquired as the measurement voltage V2 [i]. The measurement voltage V2 [i] is a closed circuit voltage of the target cell 10 [i] with respect to the electric circuit of the target cell 10 [i] and the discharge circuit 21 [i]. After the terminal voltage V [i] sharply decreased by turning on the switching element SW [i] is stabilized, the measured voltage V2 [i] is acquired before the terminal voltage of the target cell 10 [i] starts to decrease due to discharge. Thus, the predetermined time is set.

図6に、対象セルの1つである対象セル10[i]の端子電圧V[i]の波形300を示す。対象セル10[i]に対する均等化放電動作の実行期間は、時刻tAから時刻tBまでの期間である。従って、対象セル10[i]に対応するスイッチング素子SW[i]が、時刻tAにおいてオフからオンに切り替えられ、その後の時刻tBにおいてオンからオフに切り替えられる。 FIG. 6 shows a waveform 300 of the terminal voltage V [i] of the target cell 10 [i], which is one of the target cells. The execution period of the equalizing discharge operation for the target cell 10 [i] is a period from time t A to time t B. Therefore, the switching element SW [i] corresponding to the target cell 10 [i] is switched from off to on at time t A and then switched from on to off at time t B.

対象セルごとに測定電圧V1[i]及びV2[i]が取得された後、ステップS16において、制御回路20は、対象セルごとに第1補正量とも言うべき電圧量ΔV1を求める。対象セル10[i]に対応する電圧量ΔV1を記号ΔV1[i]にて表す。ΔV1[i]=V1[i]−V2[i]、である。続くステップS17において、制御回路20は、対象セルごとに第2補正量とも言うべき電圧量ΔV2を求める。対象セル10[i]に対応する電圧量ΔV2を記号ΔV2[i]にて表す。電圧量ΔV2[i]は、制御回路20が保持する電圧戻り量データ(後述のΔV2テーブルデータ)に基づき導出される(詳細は後述)。   After the measurement voltages V1 [i] and V2 [i] are acquired for each target cell, in step S16, the control circuit 20 obtains a voltage amount ΔV1 that should be called a first correction amount for each target cell. A voltage amount ΔV1 corresponding to the target cell 10 [i] is represented by a symbol ΔV1 [i]. ΔV1 [i] = V1 [i] −V2 [i]. In subsequent step S <b> 17, the control circuit 20 obtains a voltage amount ΔV <b> 2 that should be called a second correction amount for each target cell. A voltage amount ΔV2 corresponding to the target cell 10 [i] is represented by a symbol ΔV2 [i]. The voltage amount ΔV2 [i] is derived based on voltage return amount data (a ΔV2 table data described later) held by the control circuit 20 (details will be described later).

電圧量ΔV1及びΔV2の導出後、ステップS18において、制御回路20は、Vd、ΔV1及びΔV2に基づき、対象セルごとに補正目標電圧Vd2を求める。対象セル10[i]に対応する補正目標電圧Vd2を記号Vd2[i]にて表す。Vd2[i]=Vd−ΔV1[i]−ΔV2[i]、である。   After derivation of the voltage amounts ΔV1 and ΔV2, in step S18, the control circuit 20 obtains a corrected target voltage Vd2 for each target cell based on Vd, ΔV1, and ΔV2. The corrected target voltage Vd2 corresponding to the target cell 10 [i] is represented by the symbol Vd2 [i]. Vd2 [i] = Vd−ΔV1 [i] −ΔV2 [i].

対象セルごとの補正目標電圧Vd2の導出後、制御回路20は、各対象セルに対応する電圧センサ22の出力信号を用いて各対象セルの端子電圧(閉路電圧)を監視する。そして、制御回路20は、対象セル10[i]の端子電圧(閉路電圧)V[i]が補正目標電圧Vd2[i]にまで下降してきたら、ステップS19において、スイッチング素子SW[i]をオフにすることで対象セル10[i]に対する均等化放電動作を終了させる。全対象セルについての均等化放電動作が終了した時点で均等化処理が終了する。   After deriving the corrected target voltage Vd2 for each target cell, the control circuit 20 monitors the terminal voltage (closed circuit voltage) of each target cell using the output signal of the voltage sensor 22 corresponding to each target cell. When the terminal voltage (closed circuit voltage) V [i] of the target cell 10 [i] falls to the correction target voltage Vd2 [i], the control circuit 20 turns off the switching element SW [i] in step S19. Thus, the equalizing discharge operation for the target cell 10 [i] is terminated. The equalization process ends when the equalization discharge operation for all target cells is completed.

図6を再度参照して、対象セルの1つである対象セル10[i]の端子電圧変化を説明する。時刻tAにおいて、均等化放電動作が開始されると(スイッチング素子SW[i]がターンオンされると)、対象セル10[i]及び放電回路21[i]を含む放電電路に放電電流が流れて対象セル10[i]の内部抵抗等により大きな電圧降下が生じるため、端子電圧V[i]は急激に減少する。この均等化放電動作の開始前後に取得された測定電圧V1[i]及びV2[i]間の差電圧ΔV1[i]は、対象セル10[i]の内部抵抗等による電圧降下量とみなすことができる。 With reference to FIG. 6 again, a change in the terminal voltage of the target cell 10 [i], which is one of the target cells, will be described. When the equalized discharge operation is started at time t A (when the switching element SW [i] is turned on), a discharge current flows through the discharge circuit including the target cell 10 [i] and the discharge circuit 21 [i]. As a result, a large voltage drop occurs due to the internal resistance of the target cell 10 [i] and the terminal voltage V [i] rapidly decreases. The difference voltage ΔV1 [i] between the measured voltages V1 [i] and V2 [i] acquired before and after the start of the equalizing discharge operation is regarded as a voltage drop due to the internal resistance of the target cell 10 [i]. Can do.

仮に、“Vd’[i]=Vd−ΔV1[i]”に従って補正目標電圧Vd’[i]を求め、端子電圧V[i]がVd’[i]に達した時点で均等化放電動作を終了したならば、上記内部抵抗等のセル間ばらつきを補償する形で均等化処理を行うことができる。しかしながら、この場合、均等化放電動作の終了直後における端子電圧V[i]は目標電圧Vdと一致するものの、相応の時間(例えば2時間)をかけて、端子電圧V[i]は、目標電圧Vdに上記電圧戻り量(図4参照)を加えた電圧にまで上昇し安定する。即ち、端子電圧V[i]と目標電圧Vdとの間に、上記電圧戻り量に相当する誤差が生じる。電圧戻り量はセルの劣化度等に依存し、セルの劣化度等は複数のセル間で異なりうるため、均等化処理後において端子電圧にばらつきが生じうる。   Temporarily, the correction target voltage Vd ′ [i] is obtained according to “Vd ′ [i] = Vd−ΔV1 [i]”, and the equalizing discharge operation is performed when the terminal voltage V [i] reaches Vd ′ [i]. If completed, the equalization process can be performed in a manner that compensates for the inter-cell variation such as the internal resistance. However, in this case, the terminal voltage V [i] immediately after the end of the equalizing discharge operation coincides with the target voltage Vd, but the terminal voltage V [i] is set to the target voltage over a corresponding time (for example, 2 hours). It rises to a voltage obtained by adding the voltage return amount (see FIG. 4) to Vd and stabilizes. That is, an error corresponding to the voltage return amount occurs between the terminal voltage V [i] and the target voltage Vd. Since the amount of voltage return depends on the degree of cell degradation and the like, and the degree of cell degradation and the like may vary among a plurality of cells, the terminal voltage may vary after the equalization processing.

従って、均等化処理の高精度化を狙った場合、上述の電圧戻り量をも考慮すべきである。本実施形態では、差電圧ΔV1[i]だけではなく、対象セル10[i]の電圧戻り量に相当する電圧量ΔV2[i]をも用いて補正目標電圧Vd2[i]を算出している。このため、非常に高い精度で均等化処理(複数のセル10の充電状態の均等化)を実現することができる。図6では、均等化放電動作の終了に伴って対象セル10[i]の端子電圧V[i]が補正目標電圧Vd2[i]から電圧量ΔV1[i]だけ急激に上昇した後、相応の時間をかけて徐々に電圧量ΔV2[i]だけ更に上昇してゆく(目標電圧Vdに収束してゆく)様子が示されている。即ち、均等化処理後の端子電圧V[i]と目標電圧Vdとの間の誤差がゼロとなる又は非常に小さいため、複数のセル10の充電状態が高精度に均等化される。また、特許文献2の如く、均等化処理を一旦行った後、所定の電圧安定待ち時間を待って均等化終了是非を判断したり均等化処理の再実行を行ったりする必要もないため、均等化を短時間で完了することができる。   Therefore, when aiming at high accuracy of the equalization processing, the above-described voltage return amount should be taken into consideration. In the present embodiment, the correction target voltage Vd2 [i] is calculated using not only the difference voltage ΔV1 [i] but also the voltage amount ΔV2 [i] corresponding to the voltage return amount of the target cell 10 [i]. . For this reason, equalization processing (equalization of charge states of the plurality of cells 10) can be realized with very high accuracy. In FIG. 6, the terminal voltage V [i] of the target cell 10 [i] suddenly increases from the corrected target voltage Vd2 [i] by the voltage amount ΔV1 [i] along with the end of the equalizing discharge operation. It is shown that the voltage is gradually increased by a voltage amount ΔV2 [i] over time (converged to the target voltage Vd). That is, since the error between the terminal voltage V [i] after the equalization process and the target voltage Vd becomes zero or very small, the charge states of the plurality of cells 10 are equalized with high accuracy. Further, as in Patent Document 2, it is not necessary to wait for a predetermined voltage stabilization waiting time after the equalization process is performed once, and to determine whether or not the equalization has ended or to perform the equalization process again. Can be completed in a short time.

[電圧戻り量データの作成方法]
電圧量ΔV2[i]の導出に用いられる電圧戻り量データは、組電池システムの設計段階等において事前に作成される。この電圧戻り量データの作成方法を説明する。図7は、電圧戻り量データの作成手順を示すフローチャートである。
[How to create voltage return data]
The voltage return amount data used for deriving the voltage amount ΔV2 [i] is created in advance at the design stage of the assembled battery system. A method for creating the voltage return amount data will be described. FIG. 7 is a flowchart showing a procedure for creating voltage return amount data.

まず、ステップS31において、段階的に劣化度が異なる複数のセル10を用意する。ここでは、説明の具体化のため、第1〜第20の劣化度を有する計20個のセル10がセルC[1]〜C[20]として用意されたことを想定する(図8参照)。用意されるセルの個数は20以外でも良い。第1〜第20の劣化度は互いに相違している。セルC[i]の劣化度は、例えば、セルC[i]のSOH(State Of Health)を用いて表現される。即ち例えば、セルC[i]の劣化度は、セルC[i]について定められた基準容量に対する、セルC[i]の現在の満充電容量の比である、又は、その比に基づく値である。セルC[i]の基準容量は、セルC[i]の満充電容量の初期値又はセルC[i]に対して予め定められた定格容量である。セルC[1]〜C[20]の夫々は、図9に示す如く、放電回路21及び電圧センサ22と同等の放電回路51及び電圧センサ52に接続される。データ取得装置50は、放電回路51内のスイッチング素子SWをオン/オフ制御することでセルC[i]の放電を実行/停止することができる。セルC[i]に接続された電圧センサ52にてセルC[i]の端子電圧が測定される。尚、図示されない充電回路を用いて、セルC[i]を所望の充電状態まで充電することができる。   First, in step S31, a plurality of cells 10 having different degrees of deterioration are prepared in stages. Here, for the sake of concrete explanation, it is assumed that a total of 20 cells 10 having the first to twentieth deterioration degrees are prepared as cells C [1] to C [20] (see FIG. 8). . The number of cells prepared may be other than 20. The first to twentieth deterioration levels are different from each other. The degree of deterioration of the cell C [i] is expressed using, for example, SOH (State Of Health) of the cell C [i]. That is, for example, the deterioration degree of the cell C [i] is the ratio of the current full charge capacity of the cell C [i] to the reference capacity defined for the cell C [i], or a value based on the ratio. is there. The reference capacity of the cell C [i] is an initial value of the full charge capacity of the cell C [i] or a rated capacity predetermined for the cell C [i]. Each of the cells C [1] to C [20] is connected to a discharge circuit 51 and a voltage sensor 52 equivalent to the discharge circuit 21 and the voltage sensor 22, as shown in FIG. The data acquisition device 50 can execute / stop the discharge of the cell C [i] by performing on / off control of the switching element SW in the discharge circuit 51. The voltage sensor 52 connected to the cell C [i] measures the terminal voltage of the cell C [i]. Note that the cell C [i] can be charged to a desired charge state using a charging circuit (not shown).

ステップS31に続くステップS32において、データ取得装置50は、セルC[1]〜C[20]の満充電容量FCC[1]〜FCC[20]を測定する。セルの満充電容量の測定方法として公知の測定方法を利用できる。例えば、セルC[i]が満充電状態になっている状態を起点としてセルC[i]が放電終止状態になるまでセルC[i]を放電させ、その放電過程におけるセルC[i]の総放電電気量を満充電容量FCC[i]として取得することができる。或いは、セルC[i]が放電終止状態になっている状態を起点としてセルC[i]が満充電状態になるまでセルC[i]を充電させ、その充電過程におけるセルC[i]の総充電電気量を満充電容量FCC[i]として取得することができる。   In step S32 following step S31, the data acquisition device 50 measures the full charge capacities FCC [1] to FCC [20] of the cells C [1] to C [20]. A known measurement method can be used as a method for measuring the full charge capacity of the cell. For example, starting from a state in which the cell C [i] is fully charged, the cell C [i] is discharged until the cell C [i] reaches a discharge end state, and the cell C [i] in the discharge process is discharged. The total amount of discharged electricity can be acquired as the full charge capacity FCC [i]. Alternatively, the cell C [i] is charged until the cell C [i] is fully charged starting from the state in which the cell C [i] is in the discharge end state, and the cell C [i] in the charging process is charged. The total charge electricity amount can be acquired as the full charge capacity FCC [i].

データ取得装置50は、ステップ33において、劣化度変数fを導出して変数fに1を代入した後、ステップ34において、温度変数kを導出して変数kに1を代入し、更にその後、ステップ35において、OCV変数jを導出して変数jに1を代入する。後述のステップS36〜S45の処理の中で、変数fは、1から所定の劣化度種類数Fまでの整数値をとり、変数kは、1から所定の温度種類数Kまでの整数値をとり、変数jは、1から所定のOCV種類数Jまでの整数値をとる。劣化度種類数Fは、電圧戻り量データを作成する際におけるセルの劣化度の種類数であり、本例では20である。後述の説明からも理解されるが、温度種類数Kは、電圧戻り量データを作成する際におけるセルの温度条件の種類数であり、2以上の整数である。第1〜第Kの温度は互いに異なる。OCV種類数Jは、電圧戻り量データを作成する際におけるセルの開放電圧条件の種類数であり、2以上の整数である。第1〜第Jの開放電圧(以下、OCVとも言う)は互いに異なる。   In step 33, the data acquisition apparatus 50 derives the deterioration degree variable f and assigns 1 to the variable f. Then, in step 34, the data acquisition apparatus 50 derives the temperature variable k and assigns 1 to the variable k. In 35, the OCV variable j is derived and 1 is substituted into the variable j. In the processing of steps S36 to S45, which will be described later, the variable f takes an integer value from 1 to a predetermined deterioration degree type number F, and the variable k takes an integer value from 1 to a predetermined temperature type number K. , Variable j takes an integer value from 1 to a predetermined number of OCV types J. The number of types of degradation F is the number of types of cell degradation when creating voltage return amount data, and is 20 in this example. As will be understood from the following description, the temperature type number K is the number of types of cell temperature conditions when creating the voltage return amount data, and is an integer of 2 or more. The first to Kth temperatures are different from each other. The OCV type number J is the number of types of cell open-circuit voltage conditions when creating the voltage return amount data, and is an integer of 2 or more. The first to Jth open-circuit voltages (hereinafter also referred to as OCV) are different from each other.

ステップS35の後、ステップS36〜S39の処理が順次実行される。ステップS36において、データ取得装置50は、図示されない温度調整機構を用いて、第fの劣化度を持つセルC[f]の温度(例えば表面温度)を第kの温度に設定及び維持する。この維持は、ステップS37の処理の実行期間中、継続される。ステップS37において、データ取得装置50は、セルC[f]のSOCが第jのSOCよりも高い状態を起点としてセルC[f]のSOCが第jのSOCになるまで放電回路51を用いてセルC[f]を放電させてからセルC[f]の放電を停止させ、放電停止から第1所定時間だけ経過した時点におけるセルC[f]の端子電圧Veと、放電停止してから第2所定時間だけ経過した時点におけるセルC[f]の端子電圧Ve2とを、電圧センサ52を用いて測定及び取得する。ここで、第2所定時間(例えば2時間)は第1所定時間(例えば100ミリ秒)よりも随分長い。図10に、電圧Ve及びVe2の関係を示す。各時刻におけるセルC[f]のSOCを認識するために、満充電容量FCC[f]が利用される。   After step S35, the processes of steps S36 to S39 are sequentially executed. In step S36, the data acquisition device 50 sets and maintains the temperature (for example, the surface temperature) of the cell C [f] having the f-th degradation level at the k-th temperature using a temperature adjustment mechanism (not shown). This maintenance is continued during the execution period of the process of step S37. In step S37, the data acquisition device 50 uses the discharge circuit 51 from the state where the SOC of the cell C [f] is higher than the jth SOC until the SOC of the cell C [f] becomes the jth SOC. The discharge of the cell C [f] is stopped after the discharge of the cell C [f], and the terminal voltage Ve of the cell C [f] at the time when the first predetermined time has elapsed from the stop of the discharge and the first time after the discharge is stopped. 2 The terminal voltage Ve2 of the cell C [f] at the time when a predetermined time has elapsed is measured and acquired using the voltage sensor 52. Here, the second predetermined time (for example, 2 hours) is considerably longer than the first predetermined time (for example, 100 milliseconds). FIG. 10 shows the relationship between the voltages Ve and Ve2. In order to recognize the SOC of the cell C [f] at each time, the full charge capacity FCC [f] is used.

電圧Ve及びVe2はそれぞれ図4の電圧VA[i]及びVB[i]と等価なものであり、差(Ve2−Ve)は、セルC[f]の放電停止後においてセルC[f]の端子電圧が過渡的に第1開放電圧Veから第2開放電圧Ve2に戻る際の電圧戻り量を表している。電圧Ve及びVe2の夫々は、セルC[f]の正極及び負極間に電流が流れていないときに観測されるセルC[f]の端子電圧であるから、セルC[f]の開放電圧の一種である。 The voltages Ve and Ve2 are equivalent to the voltages V A [i] and V B [i] in FIG. 4, respectively, and the difference (Ve2−Ve) is the difference between the cell C [f] after the discharge of the cell C [f] is stopped. ] Represents a voltage return amount when the terminal voltage transiently returns from the first open circuit voltage Ve to the second open circuit voltage Ve2. Each of the voltages Ve and Ve2 is a terminal voltage of the cell C [f] observed when no current flows between the positive electrode and the negative electrode of the cell C [f]. It is a kind.

図11に示す如く、セルC[f]のSOCはセルC[f]のOCVに依存している。ステップS38において、データ取得装置50は、予め分かっているSOC及びOCV間の関係を用いて第jのSOCを第jのOCVに変換する。続くステップS39において、データ取得装置50は、直近のステップS37で取得された電圧Ve及びVe2を用い、等式“ΔV2[f,j,k]=Ve2−Ve”に従って、変数f、j及びkの関数である電圧戻り量のデータΔV2[f,j,k]を取得する。第fの劣化度を有するセル10を、第kの温度で、そのOCVが第jのOCVになるまで放電させた場合において、その放電停止後に観測される電圧戻り量(Ve2−Ve)がV2[f,j,k]である。   As shown in FIG. 11, the SOC of the cell C [f] depends on the OCV of the cell C [f]. In step S <b> 38, the data acquisition device 50 converts the j-th SOC into the j-th OCV using a previously known relationship between the SOC and the OCV. In the subsequent step S39, the data acquisition device 50 uses the voltages Ve and Ve2 acquired in the most recent step S37, and follows the equations “ΔV2 [f, j, k] = Ve2−Ve” according to the equations “ΔV2 [f, j, k] = Ve2−Ve”. The voltage return amount data ΔV2 [f, j, k], which is a function of When the cell 10 having the f-th degradation degree is discharged at the k-th temperature until the OCV becomes the j-th OCV, the voltage return amount (Ve2-Ve) observed after the discharge is stopped is V2. [F, j, k].

f=j=k=1の時に取得されるΔV2[f,j,k]はΔV2[1,1,1]である。図7の処理では、ΔV2[1,1,1]〜ΔV2[F,J,K]が順次取得される。即ち、ステップS39の後、変数jがOCV種類数Jと一致しているか否かが確認され(ステップS40)、変数jがOCV種類数Jと一致している場合にはステップS42への遷移が発生するが、そうでない場合には、変数jに1を加算してから(ステップS41)ステップS36に戻り、ステップS36〜S39の処理が繰り返し実行される。ステップS42では、変数kが温度種類数Kと一致しているか否かが確認され、変数kが温度種類数Kと一致している場合にはステップS44への遷移が発生するが、そうでない場合には、変数kに1を加算してから(ステップS43)ステップS35に戻り、ステップS35〜S41の処理が繰り返し実行される。ステップS44では、変数fが劣化度種類数Fと一致しているか否かが確認され、変数fが劣化度種類数Fと一致している場合には電圧戻り量データの作成処理を終了するが、そうでない場合には、変数fに1を加算してから(ステップS45)ステップS34に戻り、ステップS34〜S43の処理が繰り返し実行される。   ΔV2 [f, j, k] acquired when f = j = k = 1 is ΔV2 [1,1,1]. In the process of FIG. 7, ΔV2 [1, 1, 1] to ΔV2 [F, J, K] are sequentially acquired. That is, after step S39, it is confirmed whether or not the variable j matches the OCV type number J (step S40). If the variable j matches the OCV type number J, the transition to step S42 is made. If this is not the case, 1 is added to the variable j (step S41), the process returns to step S36, and the processes of steps S36 to S39 are repeatedly executed. In step S42, it is confirmed whether or not the variable k matches the number of temperature types K. If the variable k matches the number of temperature types K, a transition to step S44 occurs. First, 1 is added to the variable k (step S43), the process returns to step S35, and the processes of steps S35 to S41 are repeatedly executed. In step S44, it is confirmed whether or not the variable f matches the deterioration degree type number F. If the variable f matches the deterioration degree type number F, the process of creating the voltage return amount data ends. Otherwise, 1 is added to the variable f (step S45), the process returns to step S34, and the processes of steps S34 to S43 are repeatedly executed.

結果、電圧戻り量データの作成処理の終了時点では、1≦f≦F、1≦j≦J且つ1≦k≦Kを満たす整数f、j及びkの全ての組み合わせについてのデータΔV2[f,j,k]、即ち、計“F×J×K”個のデータΔV2[1,1,1]〜ΔV2[F,J,K]が取得される。取得された全てのデータΔV2[f,j,k]をまとめて、ΔV2テーブルデータと呼ぶ。   As a result, at the end of the voltage return amount data creation process, data ΔV2 [f, f for all combinations of integers f, j and k satisfying 1 ≦ f ≦ F, 1 ≦ j ≦ J and 1 ≦ k ≦ K. j, k], that is, a total of “F × J × K” pieces of data ΔV2 [1,1,1] to ΔV2 [F, J, K]. All the acquired data ΔV2 [f, j, k] are collectively referred to as ΔV2 table data.

例えば、セル10について想定される劣化度の上限値及び下限値間を(F−1)等分して得られる計F個の劣化度を、第1〜第Fの劣化度として設定することができる。同様に例えば、セル10の使用範囲内のSOC上限値及びSOC下限値間を(J−1)等分して得られる計J個のSOCを、第1〜第JのSOCとして設定することができる。より具体的には例えば、90%から10%までのSOCを5%刻みで抽出することで第1〜第JのSOCを設定する。この場合、J=17であり、第1〜第17のSOCは、夫々、90%、85%、80%、・・・、10%である。同様に例えば、セル10の使用範囲内の温度上限値及び温度下限値間を(K−1)等分して得られる計K個の温度を、第1〜第Kの温度として設定することができる。より具体的には例えば、−30℃から60℃までの温度を5℃刻みで抽出することで第1〜第Kの温度を設定する。この場合、K=19であり、第1〜第19の温度は、夫々、−30℃、−25℃、−20℃、・・・、60℃である。図7のフローチャートは例示であり、ΔV2テーブルデータが得られる限り、どのような順序で各データΔV2[f,j,k]を取得しても構わない。   For example, a total of F deterioration degrees obtained by equally dividing the upper limit value and the lower limit value of the deterioration degree assumed for the cell 10 by (F-1) may be set as the first to Fth deterioration degrees. it can. Similarly, for example, a total of J SOCs obtained by equally dividing (J-1) between the SOC upper limit value and the SOC lower limit value within the use range of the cell 10 may be set as the first to Jth SOCs. it can. More specifically, for example, the first to Jth SOCs are set by extracting 90% to 10% SOC in 5% increments. In this case, J = 17, and the first to seventeenth SOCs are 90%, 85%, 80%,..., 10%, respectively. Similarly, for example, a total of K temperatures obtained by equally dividing the temperature upper limit value and the temperature lower limit value within the use range of the cell 10 by (K-1) may be set as the first to Kth temperatures. it can. More specifically, for example, the first to Kth temperatures are set by extracting the temperature from −30 ° C. to 60 ° C. in increments of 5 ° C. In this case, K = 19, and the first to nineteenth temperatures are −30 ° C., −25 ° C., −20 ° C.,. The flowchart in FIG. 7 is an example, and as long as ΔV2 table data is obtained, each data ΔV2 [f, j, k] may be acquired in any order.

[制御回路の詳細構成]
図12に、上述の如く求められた電圧戻り量データを保持及び利用する制御回路20の内部ブロック図を示す。制御回路20は、データ保持部61及びΔV2算出部62から成る電圧戻り量推定部60を備える。データ保持部61は、事前に作成されたΔV2テーブルデータを保持する。ΔV2算出部62は、図5のステップS17の処理を行う。即ち、ΔV2算出部62は、対象セル10[i]の劣化度、目標電圧Vd及び対象セル10[i]の温度に基づき、データ保持部61に保持されたΔV2テーブルデータ(電圧戻り量データ)を用いて、電圧量ΔV2[i]を導出する。電圧戻り量推定部60は、この電圧量ΔV2[i]を、均等化放電動作の終了後に対象セル10[1]に生じる電圧戻り量(図4参照)として推定する。
[Detailed configuration of control circuit]
FIG. 12 shows an internal block diagram of the control circuit 20 that holds and uses the voltage return amount data obtained as described above. The control circuit 20 includes a voltage return amount estimation unit 60 including a data holding unit 61 and a ΔV2 calculation unit 62. The data holding unit 61 holds ΔV2 table data created in advance. The ΔV2 calculation unit 62 performs the process of step S17 in FIG. That is, the ΔV2 calculation unit 62 uses the ΔV2 table data (voltage return amount data) held in the data holding unit 61 based on the deterioration degree of the target cell 10 [i], the target voltage Vd, and the temperature of the target cell 10 [i]. Is used to derive the voltage amount ΔV2 [i]. The voltage return amount estimation unit 60 estimates the voltage amount ΔV2 [i] as a voltage return amount (see FIG. 4) generated in the target cell 10 [1] after the equalizing discharge operation is completed.

対象セル10[i]の劣化度は、劣化度導出部69にて導出される。セル10[i]の温度は、組電池システムに設けられた、図示されない温度センサにて測定される。各セル10の温度を個別に測定できるようにセル10ごとに温度センサが設けられていても良いし、組電池1全体の温度を測定する温度センサが1つだけ設けられていても良い。組電池1全体の温度を測定する温度センサが設けられている場合、その温度センサによる測定温度を全セル10の検出温度として用いても良い。   The deterioration degree of the target cell 10 [i] is derived by the deterioration degree deriving unit 69. The temperature of the cell 10 [i] is measured by a temperature sensor (not shown) provided in the assembled battery system. A temperature sensor may be provided for each cell 10 so that the temperature of each cell 10 can be measured individually, or only one temperature sensor for measuring the temperature of the entire assembled battery 1 may be provided. When a temperature sensor that measures the temperature of the entire assembled battery 1 is provided, the temperature measured by the temperature sensor may be used as the detected temperature of all the cells 10.

上述の説明から明らかなように、ΔV2テーブルデータは、セル10の劣化度、OCV及び温度の関数として与えられている。ΔV2算出部62は、ΔV2テーブルデータとして与えられた関数に、関数の変数である対象セル10[i]の劣化度、目標電圧Vd及び対象セル10[i]の温度を代入することで、ΔV2[i]を求める(尚、繰り返しになるが、目標電圧Vdは均等化処理後の対象セル10の目標開放電圧である)。   As is apparent from the above description, the ΔV2 table data is given as a function of the degradation degree, OCV, and temperature of the cell 10. The ΔV2 calculating unit 62 substitutes the deterioration degree of the target cell 10 [i], the target voltage Vd, and the temperature of the target cell 10 [i], which are function variables, into the function given as the ΔV2 table data, thereby obtaining ΔV2 [I] is obtained (note that the target voltage Vd is the target open circuit voltage of the target cell 10 after the equalization process).

例えば、対象セル10[i]の劣化度、目標電圧Vd及び対象セル10[i]の温度が、夫々、第fAの劣化度、第jAのOCV、第kAの温度と一致している場合(fA、jA及びkAは、1≦fA≦F、1≦jA≦J及び1≦kA≦Kを満たす整数)、ΔV2算出部62は、ΔV2[fA,jA,kA]をΔV2[i]としてデータ保持部61から抽出すればよい。対象セル10[i]の劣化度が第1〜第Fの劣化度の何れにも一致せず、第fBの劣化度と第(fB+1)の劣化度との間の劣化度であるならば(fBは、1≦fB≦F−1を満たす整数)、ΔV2[fB,j,k]とΔV2[fB+1,j,k]を用いてΔV2[i]を求めればよい。目標電圧Vdが第1〜第JのOCVの何れにも一致しない場合も同様であり、対象セル10[i]の温度が第1〜第Kの温度の何れにも一致しない場合も同様である。 For example, deterioration degree of the object cell 10 [i], the temperature of the target voltage Vd and the target cell 10 [i] is, respectively, the deterioration degree of the f A, OCV of the j A, consistent with the temperature of the k A (F A , j A and k A are integers satisfying 1 ≦ f A ≦ F, 1 ≦ j A ≦ J and 1 ≦ k A ≦ K), the ΔV2 calculating unit 62 calculates ΔV2 [f A , j A , k A ] may be extracted from the data holding unit 61 as ΔV2 [i]. Deterioration degree of the object cell 10 [i] is not also coincide in any degree of deterioration of the first to F, are deterioration degree between the deterioration degree and the deterioration degree of the (f B +1) of the f B If (F B is an integer satisfying 1 ≦ f B ≦ F−1), ΔV2 [i] is obtained using ΔV2 [f B , j, k] and ΔV2 [f B + 1, j, k]. Good. The same applies when the target voltage Vd does not match any of the first to Jth OCVs, and the same applies when the temperature of the target cell 10 [i] does not match any of the first to Kth temperatures. .

図12に示す如く、制御回路20には、符号63〜69によって参照される各部位も備えられている。目標電圧設定部63及び対象セル設定部64は、夫々、図5のステップS11及びS12の処理を行って目標電圧Vd及び対象セルを設定する。ΔV1算出部65は、図5のステップS13、S15及びS16の処理を行って各対象セルの電圧量ΔV1[i]を求める。目標電圧補正部66は、図5のステップS18の処理を行って各対象セルの補正目標電圧Vd2[i]を求める。図13に示す如く、ΔV1算出部65及びΔV2算出部62は目標電圧補正部66に内在していると考えても良い。何れにせよ、目標電圧補正部66は、均等化放電動作の開始前後に測定された対象セル10[i]の端子電圧V1[i]及びV2[i]と、電圧戻り量のデータであるΔV2テーブルデータとに基づき、対象セルごとに目標電圧Vdを補正して補正目標電圧Vd2[i]を導出する。充放電制御部67は、図5のステップS14及びS19の処理を行う。   As shown in FIG. 12, the control circuit 20 is also provided with each part referred to by reference numerals 63 to 69. The target voltage setting unit 63 and the target cell setting unit 64 set the target voltage Vd and the target cell by performing the processes of steps S11 and S12 in FIG. 5, respectively. The ΔV1 calculating unit 65 obtains the voltage amount ΔV1 [i] of each target cell by performing the processing of steps S13, S15, and S16 in FIG. The target voltage correction unit 66 obtains the corrected target voltage Vd2 [i] of each target cell by performing the process of step S18 of FIG. As illustrated in FIG. 13, the ΔV1 calculation unit 65 and the ΔV2 calculation unit 62 may be considered to be inherent in the target voltage correction unit 66. In any case, the target voltage correction unit 66 uses the terminal voltages V1 [i] and V2 [i] of the target cell 10 [i] measured before and after the start of the equalizing discharge operation, and ΔV2 that is data of the voltage return amount. Based on the table data, the corrected target voltage Vd2 [i] is derived by correcting the target voltage Vd for each target cell. The charge / discharge control unit 67 performs the processes of steps S14 and S19 in FIG.

満充電容量測定部68は、一定期間(例えば1ヶ月)ごとに、各セル10の満充電容量を測定する。セル10[i]の満充電容量の測定方法は、上述したセルC[i]の満充電容量の測定方法と同様である。満充電容量の測定用に、各セル10[i]に流れる電流を検出する電流センサ(不図示)を充電状態均等化装置2内に設けておくと良い。劣化度導出部69は、測定部68によりセル10ごとに測定された最新の満充電容量に基づき、セル10ごとに劣化度を求める。セル10[i]の劣化度は、例えば、セル10[i]のSOH(State Of Health)を用いて表現される。従って例えば、劣化度導出部69は、セル10[i]について定められた基準容量に対する、セル10[i]の現在の満充電容量の比、又は、その比に基づく値を、セル10[i]の劣化度として求めることができる。セル10[i]の基準容量は、セル10[i]の満充電容量の初期値又はセル10[i]に対して予め定められた定格容量である。   The full charge capacity measuring unit 68 measures the full charge capacity of each cell 10 every predetermined period (for example, one month). The method for measuring the full charge capacity of the cell 10 [i] is the same as the method for measuring the full charge capacity of the cell C [i] described above. For the measurement of the full charge capacity, a current sensor (not shown) for detecting the current flowing through each cell 10 [i] may be provided in the charge state equalizing device 2. The deterioration degree deriving unit 69 obtains a deterioration degree for each cell 10 based on the latest full charge capacity measured for each cell 10 by the measuring unit 68. The degree of degradation of the cell 10 [i] is expressed using, for example, the SOH (State Of Health) of the cell 10 [i]. Therefore, for example, the deterioration degree deriving unit 69 calculates the ratio of the current full charge capacity of the cell 10 [i] to the reference capacity determined for the cell 10 [i] or a value based on the ratio as the cell 10 [i]. ] As the degree of deterioration. The reference capacity of the cell 10 [i] is an initial value of the full charge capacity of the cell 10 [i] or a rated capacity predetermined for the cell 10 [i].

図4に示す電圧戻り量は、セルの劣化度に大きく依存しており、セルの劣化度が異なれば電圧戻り量も相違してくる。また、セルのOCV及び温度によっても、電圧戻り量は変化する。これを考慮し、上述の如く、セルの劣化度、OCV及び温度の関数として電圧戻り量データ(ΔV2テーブルデータ)を予め求めて保持しておく。そして、実稼働時において、そのデータを用いてセルの劣化度等に応じた電圧戻り量(ΔV2)を推定し、電圧戻り量(ΔV2)を加味して均等化放電動作の終了端子電圧である補正目標電圧Vd2を決定する。これにより、正確な電圧戻り量を加味して均等化放電動作の終了端子電圧が決定されるため、非常に高い精度で均等化処理(複数のセル10の充電状態の均等化)を実現することができる。   The voltage return amount shown in FIG. 4 greatly depends on the deterioration degree of the cell, and the voltage return amount is different if the deterioration degree of the cell is different. The voltage return amount also changes depending on the OCV and temperature of the cell. Considering this, as described above, the voltage return amount data (ΔV2 table data) is previously obtained and held as a function of the degree of deterioration of the cell, the OCV, and the temperature. Then, during actual operation, the voltage return amount (ΔV2) corresponding to the degree of deterioration of the cell or the like is estimated using the data, and the terminal voltage of the equalizing discharge operation is taken into consideration with the voltage return amount (ΔV2). The correction target voltage Vd2 is determined. As a result, the end terminal voltage of the equalization discharge operation is determined in consideration of an accurate voltage return amount, and therefore, equalization processing (equalization of charge states of the plurality of cells 10) is realized with very high accuracy. Can do.

<<変形等>>
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。上述の実施形態に適用可能な注釈事項として、以下に、注釈1〜注釈5を記す。各注釈に記載した内容は、矛盾なき限り、任意に組み合わせることが可能である。
<< Deformation, etc. >>
The embodiment of the present invention can be appropriately modified in various ways within the scope of the technical idea shown in the claims. The above embodiment is merely an example of the embodiment of the present invention, and the meaning of the term of the present invention or each constituent element is not limited to that described in the above embodiment. The specific numerical values shown in the above description are merely examples, and as a matter of course, they can be changed to various numerical values. As annotations applicable to the above-described embodiment, notes 1 to 5 are described below. The contents described in each comment can be arbitrarily combined as long as there is no contradiction.

[注釈1]
上述のΔV2テーブルデータは、セル10の劣化度、OCV及び温度を夫々第1〜第3変数とし、第1〜第3変数に依存する関数として与えられているが、ΔV2テーブルデータは、第1〜第3変数の内、任意の1つの変数にのみ依存する関数として与えられていても良いし、任意の2つの変数にのみ依存する関数として与えられていても良い。これに対応して、ΔV2算出部62は、対象セルの劣化度である第1指標、目標電圧Vdである第2指標、対象セルの温度である第3指標の内の少なくとも1つの指標に応じて、電圧量ΔV2[i]を導出すればよい。但し、電圧量ΔV2[i]に相当する電圧戻り量は、セル10の劣化度に特に依存するため、ΔV2テーブルデータを少なくとも第1変数(セル10の劣化度)の関数として与えておき、実稼働時、少なくとも第1指標に応じて電圧量ΔV2[i]を導出することが望ましい。
[Note 1]
The ΔV2 table data described above is given as a function dependent on the first to third variables, with the degree of deterioration, OCV and temperature of the cell 10 being the first to third variables, respectively. It may be given as a function that depends only on one arbitrary variable among the third variables, or may be given as a function that depends only on two arbitrary variables. In response to this, the ΔV2 calculating unit 62 responds to at least one of the first index that is the degree of deterioration of the target cell, the second index that is the target voltage Vd, and the third index that is the temperature of the target cell. Thus, the voltage amount ΔV2 [i] may be derived. However, since the voltage return amount corresponding to the voltage amount ΔV2 [i] particularly depends on the deterioration degree of the cell 10, the ΔV2 table data is given as a function of at least the first variable (deterioration degree of the cell 10). During operation, it is desirable to derive the voltage amount ΔV2 [i] according to at least the first index.

[注釈2]
上述の実施形態では、セル10[1]〜10[n]の中で端子電圧が比較的高いセルを対象セルに設定し、各対象セルの放電を行うことで複数のセル10の充電状態の均等化を行っているが、これとは逆に、端子電圧が比較的低いセルを対象セルに設定して各対象セルの充電を行うことで複数のセル10の充電状態の均等化を行って良い。
[Note 2]
In the above-described embodiment, among the cells 10 [1] to 10 [n], a cell having a relatively high terminal voltage is set as a target cell, and each of the target cells is discharged, thereby charging the plurality of cells 10 in a charged state. Although equalization is performed, on the contrary, by setting a cell having a relatively low terminal voltage as the target cell and charging each target cell, the charge states of the plurality of cells 10 are equalized. good.

この場合、放電回路21[1]〜21[n]の代わりに、充電状態均等化装置2に、セル10ごとに充電回路(不図示)を設けておいてセル10[1]〜10[n]を個別に充電できるようにしておく。そして例えば、図5のステップS11及び12において、制御回路20は、上記電圧Vmax、(Vmax−α)又はVmeanを目標電圧Vdに設定すると共に、ステップS11での測定電圧が目標電圧Vdよりも小さいセル10を対象セルに設定し、その後、均等化放電動作の代わりに、対象セルを上記充電回路を用いて充電させる均等化充電動作を行えばよい。この場合も、均等化充電動作の開始前後に測定された対象セル10[i]の端子電圧V1[i]及びV2[i]と、ΔV2テーブルデータとに基づき、ΔV1[i]及びΔV2[i]が導出され、Vd、ΔV1[i]及びΔV2[i]に基づき補正目標電圧Vd2[i]が導出される。制御回路20は、均等化充電動作の開始後、対象セル10[i]の端子電圧V[i]が補正目標電圧Vd2[i]にまで上昇した時点で、対象セル10[i]に対する均等化充電動作を終了させればよい。充電について考えた場合、ΔV2テーブルデータから導出される電圧量ΔV2[i]は、セル10[i]の充電停止後においてセル10[i]の端子電圧V[i]が過渡的に第1開放電圧から第2開放電圧(安定電圧)に戻る際の電圧戻り量を表している。尚、放電回路21と上記充電回路の双方を充電状態均等化装置2に設けておき、均等化放電動作と均等化充電動作の双方を用いて、複数のセル10の充電状態の均等化を行って良い。   In this case, instead of the discharge circuits 21 [1] to 21 [n], the charge state equalization apparatus 2 is provided with a charging circuit (not shown) for each cell 10, and the cells 10 [1] to 10 [n]. ] Can be charged individually. For example, in steps S11 and S12 in FIG. 5, the control circuit 20 sets the voltage Vmax, (Vmax−α) or Vmean to the target voltage Vd, and the measurement voltage in step S11 is smaller than the target voltage Vd. What is necessary is just to perform the equalization charge operation which sets the cell 10 to an object cell and charges the object cell using the said charging circuit after that instead of the equalization discharge operation. Also in this case, ΔV1 [i] and ΔV2 [i are based on the terminal voltages V1 [i] and V2 [i] of the target cell 10 [i] measured before and after the start of the equalization charging operation and the ΔV2 table data. ] Is derived, and the corrected target voltage Vd2 [i] is derived based on Vd, ΔV1 [i], and ΔV2 [i]. The control circuit 20 equalizes the target cell 10 [i] when the terminal voltage V [i] of the target cell 10 [i] rises to the corrected target voltage Vd2 [i] after the start of the equalization charging operation. The charging operation may be terminated. When charging is considered, the voltage amount ΔV2 [i] derived from the ΔV2 table data indicates that the terminal voltage V [i] of the cell 10 [i] is transiently first released after the charging of the cell 10 [i] is stopped. The voltage return amount when returning from the voltage to the second open circuit voltage (stable voltage) is shown. It should be noted that both the discharge circuit 21 and the charging circuit are provided in the charge state equalizing apparatus 2, and the charge states of the plurality of cells 10 are equalized using both the equalized discharge operation and the equalized charge operation. Good.

[注釈3]
対象セルが複数存在する場合、全対象セルに対して均等化放電動作又は均等化充電動作を同時に実行しても良いし、複数の対象セルに対して、1つずつ又は2以上の所定数ずつ、均等化放電動作又は均等化充電動作を行うようにしても良い。
[Note 3]
When there are a plurality of target cells, the equalizing discharge operation or the equalizing charging operation may be simultaneously performed for all the target cells, or one or two or more predetermined numbers for the plurality of target cells. The equalizing discharge operation or the equalizing charging operation may be performed.

[注釈4]
制御回路20を、ハードウェア、或いは、ハードウェアとソフトウェアの組み合わせによって構成することができる。制御回路20にて実現される機能の内、任意の特定の機能をプログラムとして記述して、該プログラムを制御回路20に搭載可能なフラッシュメモリに保存しておき、該プログラムを制御回路20内の演算処理装置(例えば、制御回路20に搭載可能なマイクロコンピュータ)上で実行することによって、その特定の機能を実現するようにしてもよい。
[Note 4]
The control circuit 20 can be configured by hardware or a combination of hardware and software. Of the functions realized by the control circuit 20, an arbitrary specific function is described as a program, the program is stored in a flash memory that can be mounted on the control circuit 20, and the program is stored in the control circuit 20. The specific function may be realized by executing it on an arithmetic processing unit (for example, a microcomputer that can be mounted on the control circuit 20).

[注釈5]
例えば、以下のように考えることができる。セル10ごとに設けられうる放電回路21、若しくは、セル10ごとに設けられうる上記充電回路、又は、それら双方の回路は、均等化放電動作及び/又は均等化充電動作を含む充放電動作を実行可能な充放電回路を形成している。各セル10の端子電圧を測定する電圧検出回路は、電圧センサ22[1]〜22[n]を含んでいる。充電状態均等化装置2を、各セル10の充電状態を調整する電池状態調整装置又は充電状態調整装置と呼ぶこともできる。図9のデータ取得装置50は充電状態均等化装置2又は組電池システムの構成要素に含まれている、と捉えるようにしても良い。
[Note 5]
For example, it can be considered as follows. The discharge circuit 21 that can be provided for each cell 10, the above-described charging circuit that can be provided for each cell 10, or both circuits perform a charge / discharge operation including an equalization discharge operation and / or an equalization charge operation. A possible charge / discharge circuit is formed. The voltage detection circuit that measures the terminal voltage of each cell 10 includes voltage sensors 22 [1] to 22 [n]. The charge state equalization device 2 can also be called a battery state adjustment device or a charge state adjustment device that adjusts the charge state of each cell 10. The data acquisition device 50 in FIG. 9 may be considered to be included in the constituent elements of the charge state equalization device 2 or the assembled battery system.

1 組電池
2 充電状態均等化装置
10、10[i] セル
20 制御回路
21、21[i] 放電回路
22、22[i] 電圧センサ
60 電圧戻り量推定部
61 データ保持部
62 ΔV2算出部
63 目標電圧設定部
64 対象セル設定部
65 ΔV1算出部
66 目標電圧補正部
67 充放電制御部
68 満充電容量測定部
69 劣化度導出部
DESCRIPTION OF SYMBOLS 1 assembled battery 2 charge condition equalization apparatus 10, 10 [i] cell 20 control circuit 21, 21 [i] discharge circuit 22, 22 [i] voltage sensor 60 voltage return amount estimation part 61 data holding part 62 (DELTA) V2 calculation part 63 Target voltage setting unit 64 Target cell setting unit 65 ΔV1 calculation unit 66 Target voltage correction unit 67 Charge / discharge control unit 68 Fully charged capacity measurement unit 69 Degradation degree derivation unit

Claims (6)

直列接続された複数のセルを個別に充電又は放電する処理である充放電動作を実行可能な充放電回路と、
各セルの端子電圧を測定する電圧測定回路と、
各セルの充電又は放電の停止後において各セルの端子電圧が過渡的に第1開放電圧から第2開放電圧に戻る際の電圧戻り量のデータを保持するデータ保持部と、
前記充放電動作の開始前に測定された各セルの端子電圧に基づき、目標電圧を設定するとともに前記複数のセルの中から対象セルを設定する目標電圧/対象セル設定部と、
前記充放電動作の開始前後に測定された前記対象セルの端子電圧と、前記電圧戻り量のデータとに基づき、前記目標電圧を補正して補正目標電圧を導出する目標電圧補正部と、
前記対象セルに対する前記充放電動作を開始させ、前記対象セルの端子電圧が前記補正目標電圧に達したときに前記対象セルに対する前記充放電動作を終了させる充放電制御部と、を備えた
ことを特徴とする電池状態調整装置。
A charge / discharge circuit capable of performing a charge / discharge operation which is a process of charging or discharging a plurality of cells connected in series individually;
A voltage measurement circuit for measuring the terminal voltage of each cell;
A data holding unit for holding data of a voltage return amount when the terminal voltage of each cell transiently returns from the first open voltage to the second open voltage after the charging or discharging of each cell is stopped;
Based on the terminal voltage of each cell measured before the start of the charge / discharge operation, a target voltage / target cell setting unit for setting a target voltage and setting a target cell from among the plurality of cells;
A target voltage correction unit that corrects the target voltage and derives a corrected target voltage based on the terminal voltage of the target cell measured before and after the start of the charge / discharge operation, and the voltage return amount data;
A charge / discharge control unit for starting the charge / discharge operation for the target cell and ending the charge / discharge operation for the target cell when a terminal voltage of the target cell reaches the correction target voltage. Battery condition adjusting device characterized.
前記データ保持部に保持される電圧戻り量のデータは、セルの劣化度の関数として与えられ、
前記目標電圧補正部は、前記データ保持部の保持データから得た、前記対象セルの劣化度に応じた電圧戻り量を用いて前記補正目標電圧を導出する
ことを特徴とする請求項1に記載の電池状態調整装置。
The voltage return amount data held in the data holding unit is given as a function of the degree of deterioration of the cell,
The target voltage correction unit derives the correction target voltage using a voltage return amount corresponding to a degree of deterioration of the target cell, which is obtained from data held in the data holding unit. Battery condition adjustment device.
前記対象セルについて定められた基準容量に対する、前記対象セルの満充電容量の比に基づき、前記対象セルの劣化度を導出する劣化度導出部を更に備えた
ことを特徴とする請求項2に記載の電池状態調整装置。
The deterioration level deriving unit for deriving a deterioration level of the target cell based on a ratio of a full charge capacity of the target cell to a reference capacity determined for the target cell. Battery condition adjustment device.
前記データ保持部に保持される電圧戻り量のデータは、セルの開放電圧の関数として与えられ、
前記目標電圧は、前記対象セルの開放電圧の目標値を持ち、
前記目標電圧補正部は、前記データ保持部の保持データから得た、前記目標電圧に応じた電圧戻り量を用いて前記補正目標電圧を導出する
ことを特徴とする請求項1〜請求項3の何れかに記載の電池状態調整装置。
The voltage return amount data held in the data holding unit is given as a function of the open circuit voltage of the cell,
The target voltage has a target value of the open voltage of the target cell,
The said target voltage correction | amendment part derives | leads-out the said correction | amendment target voltage using the voltage return amount according to the said target voltage obtained from the holding | maintenance data of the said data holding | maintenance part. The battery state adjusting device according to any one of the above.
前記データ保持部に保持される電圧戻り量のデータは、セルの温度の関数として与えられ、
前記目標電圧補正部は、前記データ保持部の保持データから得た、前記対象セルの温度に応じた電圧戻り量を用いて前記補正目標電圧を導出する
ことを特徴とする請求項1〜請求項4の何れかに記載の電池状態調整装置。
The voltage return amount data held in the data holding unit is given as a function of the cell temperature,
The said target voltage correction | amendment part derives | leads-out the said correction | amendment target voltage using the voltage return amount according to the temperature of the said object cell obtained from the holding | maintenance data of the said data holding | maintenance part. 4. The battery state adjusting device according to any one of 4 above.
直列接続された複数のセルを有する組電池と、
請求項1〜請求項5の何れかに記載の電池状態調整装置と、を備えた
ことを特徴とする組電池システム。
An assembled battery having a plurality of cells connected in series;
An assembled battery system comprising: the battery state adjusting device according to any one of claims 1 to 5.
JP2012136541A 2012-06-18 2012-06-18 Battery state adjusting device and battery pack system Pending JP2014003777A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012136541A JP2014003777A (en) 2012-06-18 2012-06-18 Battery state adjusting device and battery pack system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012136541A JP2014003777A (en) 2012-06-18 2012-06-18 Battery state adjusting device and battery pack system

Publications (1)

Publication Number Publication Date
JP2014003777A true JP2014003777A (en) 2014-01-09

Family

ID=50036412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012136541A Pending JP2014003777A (en) 2012-06-18 2012-06-18 Battery state adjusting device and battery pack system

Country Status (1)

Country Link
JP (1) JP2014003777A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821626A (en) * 2015-05-15 2015-08-05 江苏苏美达五金工具有限公司 Rechargeable battery pack, charger, and charge control method
JP2016046917A (en) * 2014-08-22 2016-04-04 株式会社マキタ Battery pack for electrically-driven machine tool
JP6490882B1 (en) * 2018-04-17 2019-03-27 三菱電機株式会社 Storage battery diagnosis device, storage battery diagnosis method, and storage battery control system
JP2019184581A (en) * 2018-04-17 2019-10-24 三菱電機株式会社 Storage battery diagnostic device, storage battery diagnostic method and storage battery diagnostic system
JP2019184440A (en) * 2018-04-11 2019-10-24 株式会社デンソー Battery controller
WO2020027119A1 (en) * 2018-07-31 2020-02-06 本田技研工業株式会社 Measurement system, measurement method, computer program and recording medium
CN112557928A (en) * 2020-12-04 2021-03-26 湖北亿纬动力有限公司 Method and device for calculating battery charge state and power battery
US11322967B2 (en) 2016-01-29 2022-05-03 Toyota Motor Europe Control device and method for discharging a rechargeable battery

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046917A (en) * 2014-08-22 2016-04-04 株式会社マキタ Battery pack for electrically-driven machine tool
CN104821626A (en) * 2015-05-15 2015-08-05 江苏苏美达五金工具有限公司 Rechargeable battery pack, charger, and charge control method
US11322967B2 (en) 2016-01-29 2022-05-03 Toyota Motor Europe Control device and method for discharging a rechargeable battery
JP2019184440A (en) * 2018-04-11 2019-10-24 株式会社デンソー Battery controller
JP6490882B1 (en) * 2018-04-17 2019-03-27 三菱電機株式会社 Storage battery diagnosis device, storage battery diagnosis method, and storage battery control system
JP2019184581A (en) * 2018-04-17 2019-10-24 三菱電機株式会社 Storage battery diagnostic device, storage battery diagnostic method and storage battery diagnostic system
WO2019202752A1 (en) * 2018-04-17 2019-10-24 三菱電機株式会社 Storage cell diagnostic device and storage cell diagnostic method, and storage cell control system
WO2020027119A1 (en) * 2018-07-31 2020-02-06 本田技研工業株式会社 Measurement system, measurement method, computer program and recording medium
JPWO2020027119A1 (en) * 2018-07-31 2021-08-26 本田技研工業株式会社 Measurement system, measurement method, computer program and storage medium
JP7374096B2 (en) 2018-07-31 2023-11-06 本田技研工業株式会社 Measuring system, measuring method, computer program and storage medium
CN112557928A (en) * 2020-12-04 2021-03-26 湖北亿纬动力有限公司 Method and device for calculating battery charge state and power battery

Similar Documents

Publication Publication Date Title
JP2014003777A (en) Battery state adjusting device and battery pack system
JP6119402B2 (en) Internal resistance estimation device and internal resistance estimation method
JP5897701B2 (en) Battery state estimation device
EP2711727B1 (en) Battery condition estimation device and method of generating open circuit voltage characteristic
JP5397679B2 (en) Secondary battery deterioration diagnosis method and secondary battery deterioration diagnosis device
JP5021561B2 (en) Charge control device for battery pack
KR101402802B1 (en) Apparatus and Method for cell balancing based on battery&#39;s voltage variation pattern
JP2009159794A (en) State of charge equalizing device, and assembled battery system including the same
KR20120123346A (en) Device for measuring state of charge of secondary battery and method for measuring state of charge of secondary battery
JP6044512B2 (en) Battery characteristics learning device
EP2254219A1 (en) Charge state equalizing device and assembled battery system provided with same
CN103138026A (en) Battery pack control device
CN109964137B (en) Apparatus and method for estimating capacity retention rate of secondary battery
JP6440377B2 (en) Secondary battery state detection device and secondary battery state detection method
CN110998344A (en) Degraded state calculating method and degraded state calculating device
JP2019070621A (en) Secondary battery system
JP2014068468A (en) Charge control device
CN112415411A (en) Method and apparatus for estimating SOC of battery, vehicle, and storage medium
CN112470017B (en) Battery management device, battery management method, and battery pack
JP2015185284A (en) Secondary-battery internal temperature estimating device and method
US10845419B2 (en) Assembled battery circuit, capacitance coefficient detection method, and capacitance coefficient detection program
JP2018125977A (en) Control apparatus of battery module
CN110596604B (en) Lithium battery SOC estimation method based on ampere-hour integration method
JP2014045626A (en) Charging controller
US10027136B2 (en) Battery and electric bicycle