JP2014002484A - Vector arithmetic unit, method, and program - Google Patents
Vector arithmetic unit, method, and program Download PDFInfo
- Publication number
- JP2014002484A JP2014002484A JP2012136314A JP2012136314A JP2014002484A JP 2014002484 A JP2014002484 A JP 2014002484A JP 2012136314 A JP2012136314 A JP 2012136314A JP 2012136314 A JP2012136314 A JP 2012136314A JP 2014002484 A JP2014002484 A JP 2014002484A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- value
- subscript
- calculation
- processing target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
Description
本発明は、ベクトル演算装置及び方法及びプログラムに係り、特に、ベクトル同士の演算を高速に行うためのベクトル演算装置及び方法及びプログラムに関する。 The present invention relates to a vector operation apparatus, method, and program, and more particularly, to a vector operation apparatus, method, and program for performing operation between vectors at high speed.
疎ベクトル同士の内積などの演算について、疎ベクトルを次元を表す添字と対応する値の組として表し、高速に処理を行う方法が知られている(例えば、非特許文献1参照)。当該非特許文献1では、マージソートの考え方を応用した方法、スキップベースの方法、添字番号の集合に対する転置ファイルを利用する方法が示され、2つのベクトルの要素数をm1,m2としたとき、それぞれの方法の内積演算1回あたりの計算量はO(m1+m2)、O(m1 log m2/m1)、O(m1)であることが示されている。 For operations such as inner products of sparse vectors, a method is known in which a sparse vector is represented as a set of values corresponding to a subscript representing a dimension and processed at high speed (for example, see Non-Patent Document 1). In Non-Patent Document 1, a method using the concept of merge sorting, a skip-based method, and a method using a transposed file for a set of subscript numbers are shown. When the number of elements of two vectors is m1 and m2, It is shown that the amount of calculation per inner product operation of each method is O (m1 + m2), O (m1 log m2 / m1), and O (m1).
上記従来の方法において、マージソートの考え方を利用する方法とスキップベースの方法は、添字が一致する組み合わせの逐次探査処理に計算量を必要とする。一方、添字集合に対する転置ファイルを利用する方法は、転置ファイルを活用することで逐次探索処理をなくし、一方のベクトルの要素数m1のみに依存する計算量O(m1)で内積演算ができる。しかし、転置ファイルを利用する方法は、ベクトル集合が与えられた時に、あるベクトルとそれ以外の全てのベクトルとの内積を計算する場合に限り、1回あたりの内積計算量がO(m1)となるのであり、「全ての」という制約が存在する。そのために、任意のベクトル同士の演算の計算量をO(m1)にはできないという問題がある。また、ベクトルが逐次更新される場合は、転置ファイルの更新コストが掛かるという問題も生じる。 In the above conventional method, the method using the concept of merge sort and the skip-based method require a calculation amount for the sequential search processing of the combination with the same subscript. On the other hand, the method of using the transposed file for the subscript set eliminates the sequential search process by using the transposed file, and can perform the inner product operation with the calculation amount O (m1) that depends only on the number of elements m1 of one vector. However, the method using the transposed file is that when a vector set is given and the inner product of a vector and all other vectors is calculated, the inner product calculation amount per time is O (m1). There is a restriction of “all”. For this reason, there is a problem that the amount of calculation between arbitrary vectors cannot be O (m1). In addition, when the vector is sequentially updated, there is a problem that the update cost of the transposed file is increased.
本発明は、上記の点に鑑みなされたもので、任意のベクトル同士の演算量をO(m1)に抑えることが可能なベクトル演算装置及び方法及びプログラムを提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a vector operation apparatus, method, and program capable of suppressing the amount of operation between arbitrary vectors to O (m1).
上記の課題を解決するため、本発明(請求項1)は、2つのベクトルの演算を行うベクトル演算装置であって、
処理対象ベクトルを格納した処理対象ベクトル記憶手段と、
前記処理対象ベクトル記憶手段から読み込んだベクトル(ベクトルA)について、値が0でない要素を何次元目であるかを表す添字と値の組の集合である疎ベクトル表現し、該処理対象ベクトル記憶手段から取得した他方のベクトル(ベクトルB)について、全ての次元に関して該次元を表す添字を指定したときに対応する値を直接アクセスできるように密ベクトル表現するベクトル表現変換手段と、
ベクトルAの疎ベクトル表現の添字集合から添字を順次取り出し、該ベクトルAにおいて該添字に対応する値(値1)を取り出し、ベクトルBにおいて該添字に対応する値(値2)を取り出し、該値1と該値2から部分演算結果を算出して記憶手段の演算結果に加算するベクトル演算手段と、を有する。
In order to solve the above-described problem, the present invention (Claim 1) is a vector operation device that performs an operation of two vectors,
Processing target vector storage means for storing the processing target vector;
For the vector (vector A) read from the processing target vector storage means, a non-zero value element is expressed as a sparse vector that is a set of subscripts and values indicating the order of the dimension, and the processing target vector storage means A vector expression conversion means for expressing the other vector (vector B) obtained from the above as a dense vector so that a corresponding value can be directly accessed when a subscript representing the dimension is designated for all dimensions;
A subscript is sequentially extracted from the subscript set of the sparse vector representation of the vector A, a value (value 1) corresponding to the subscript is extracted from the vector A, a value (value 2) corresponding to the subscript is extracted from the vector B, and the value Vector calculation means for calculating a partial calculation result from 1 and the value 2 and adding it to the calculation result of the storage means.
また、本発明(請求項2)は、前記ベクトル演算手段において、
前記部分演算として、前記値1と前記値2の積を求める手段を含む。
Further, according to the present invention (Claim 2), in the vector calculation means,
The partial operation includes means for obtaining a product of the value 1 and the value 2.
また、本発明(請求項3)は、前記ベクトル演算手段において、
前記部分演算として、前記値2と前記値1をα:1−α(0<α<1)の重みを付けて加算して得られる値(値3)に対する該値1の比の値(値4)に関して対数を取った値(値5)と該値1との積を求める手段を含む。
Further, according to the present invention (Claim 3), in the vector calculation means,
As the partial operation, a value (value) of the ratio of the value 1 to the value (value 3) obtained by adding the value 2 and the value 1 with a weight of α: 1−α (0 <α <1). 4) means for obtaining a product of the logarithmically obtained value (value 5) and the value 1;
上記のように本発明によれば、要素値が0であれば内積に関係しないことに着目し、一方のベクトルから見て0ではない要素に着目し、順に他方のベクトルの要素の乗算値を加算していくことにより、制約を設けずに任意のベクトル同士の演算(内積など)を、一方のベクトルの要素数m1のオーダO(m1)の計算量で実現できるという効果を奏する。 As described above, according to the present invention, attention is paid to the fact that if the element value is 0, it is not related to the inner product. By performing the addition, there is an effect that an operation (inner product or the like) between arbitrary vectors can be realized with a calculation amount of the order O (m1) of the number of elements m1 of one vector without providing a constraint.
以下、図面と共に本発明の実施の形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の一実施の形態における概要動作を示す。 FIG. 1 shows an outline operation in one embodiment of the present invention.
本発明は、2つのベクトルの内積を高速に計算する方法である。本発明では、要素値が0であれば内積には関係しないことに着目する。あるベクトル(ベクトルA)を取得して、値が0ではない要素を何次元目であるかを表す添字と値の組の集合(疎ベクトル)として表現する。また、他のベクトル(ベクトルB)を取得して、全ての次元に関してその次元を表す添字を指定したときに対応する値を直接とりだせるように密ベクトルで表現する。ベクトルAから見て0でない要素だけに着目して順にベクトルBの要素の演算を行い、その結果を出力する。 The present invention is a method for calculating the inner product of two vectors at high speed. In the present invention, it is noted that if the element value is 0, it is not related to the inner product. A certain vector (vector A) is acquired, and an element whose value is not 0 is expressed as a set (sparse vector) of a set of subscript and value indicating what dimension it is. Also, another vector (vector B) is acquired and expressed as a dense vector so that the corresponding value can be directly taken out when a subscript representing that dimension is designated for all dimensions. The elements of the vector B are calculated in order by paying attention only to elements that are not 0 when viewed from the vector A, and the result is output.
図2は、本発明の一実施の形態におけるベクトル演算装置のハードウェア構成を示す。 FIG. 2 shows a hardware configuration of the vector operation device according to the embodiment of the present invention.
同図に示すベクトル演算装置10は、CPU11、メモリ12、ディスプレイ13、キーボード14、処理プログラム15、処理対象ベクトル記憶部16、OS17を有する。
The vector arithmetic apparatus 10 shown in the figure includes a
CPU11は、図3に示すように、ベクトル取得部111、ベクトル表現変換部113、ベクトル演算部115、演算結果出力部117、制御部119の機能を有する。
As shown in FIG. 3, the
ベクトル取得部111は、処理対象ベクトル記憶部16からベクトルAを取得し、メモリ12に格納する。
The
ベクトル表現変換部113は、入力されたベクトルAについて、値が0ではない要素を何次元目であるかを表す添字と値の組の集合として表し、疎ベクトルとしてメモリ12に格納する。また、入力されたベクトルBについて、全ての次元に関してその次元を表す添字を指定した時に対応する値を直接取り出せるように変換し、密ベクトルとしてメモリ12に格納する。
For the input vector A, the vector
ベクトル演算部115は、ベクトルAの疎ベクトル表現の添字集合から添字を順次取り出し、ベクトルAにおいて添字に対応する値(値1)を取り出し、ベクトルBにおいて当該添字に対応する値(値2)を取り出し、値1と値2の積を求め、その部分演算結果を算出して、メモリ12の演算結果に加算する。
The
また、ベクトル演算部115は、上記の算出方法以外に、値2と値1をα:1−α(0<α<1)の重みを付けて加算して得られる値(値3)に対する値1の比の値(値4)に関して対数を取った値(値5)と該値1との積を求めることにより部分演算結果を算出して、メモリ12の演算結果に加算してもよい。
In addition to the above calculation method, the
演算結果出力部117は、メモリ12から演算結果を読み出して出力する。
The calculation
以下に、上記の各機能における動作を説明する。 Hereinafter, the operation of each function will be described.
図4は、本発明の一実施の形態におけるベクトル演算装置の動作のフローチャートである。 FIG. 4 is a flowchart of the operation of the vector operation device according to the embodiment of the present invention.
以下では、ベクトルは、処理対象ベクトル記憶部16に記憶され、ベクトルの個数はn、ベクトルの次元数はKであるとし、ベクトルにはそれぞれ異なるベクトル番号{1,…,n}が付与されているとする。
In the following, vectors are stored in the processing target
ステップ110) ベクトル取得部111は、処理対象ベクトルを処理対象ベクトル記憶部16からメモリ12へ読み込む。
Step 110) The
ステップ120) 制御部119において、ベクトル番号iを1に初期化する。
Step 120) The
ステップ130) ベクトル番号がi≦nであればステップ140に移行し、そうでなければステップ200に移行する。
Step 130) If the vector number is i ≦ n, go to
ステップ140) ベクトル表現変換部113は、メモリ12から読み出したベクトルiについて、値が0でない要素を順次見つけ、その要素が何次元目であるかを表す添字kと値vの組(k,v)を作り(疎ベクトル表現)としてメモリ12に格納する。
Step 140) The vector
ステップ150) ベクトル表現変換部113は、メモリ12から読み出したベクトルiについて、全ての次元k=1,…,Kに関して、次元を表す添字kが与えられた時に対応する値の記憶アドレスに直接アクセスできるように密ベクトル表現し、メモリ12に格納する。
Step 150) For the vector i read from the
ステップ160) ベクトル番号iに1加算し、ステップ130に戻る。 Step 160) Add 1 to the vector number i and return to Step 130.
ステップ200) キーボード14からベクトルAのベクトル番号iA(1≦iA≦n)とベクトルBのベクトル番号iB(1≦iB≦n)を入力する。
Step 200) The vector number i A (1 ≦ i A ≦ n) of the vector A and the vector number i B (1 ≦ i B ≦ n) of the vector B are input from the
ステップ210) 制御部119は、メモリ12上の演算結果を0に初期化する。
Step 210) The
ステップ220) ベクトル演算部115は、メモリ12から取得したベクトルiAの疎ベクトル表現における添字集合から先頭の添字kを取り出す。
Step 220) The
ステップ230) もし、ベクトルiAの添字集合の終端に達していて、添字が得られなければステップ300に移行する。
Step 230) If the end of the subscript set of the vector i A has been reached and no subscript is obtained, the process proceeds to
ステップ240) ベクトル演算部115は、ベクトルiAについて添字kに対応する値vAを取り出し、ベクトルiBについて添字kの次元に対応する値vBを取り出し、vAとvBの積を計算してメモリ12の演算結果に加算する。
Step 240)
また、値vBと値vAをα:1−α(0<α<1)の重みを付けて加算して得られる値Aに対する値vAの比の値(r= vA/A)に関して対数を取った値(log r)とvAとの積を求めてもよい。 Further, the value of the ratio of the value v A to the value A obtained by adding the value v B and the value v A with a weight of α: 1−α (0 <α <1) (r = v A / A) The product of the logarithmically obtained value (log r) and v A may be obtained.
ステップ250) ベクトルiAの疎ベクトル表現における添字集合から次の添字kを取り出し、ステップ230に戻る。 Step 250) The next subscript k is extracted from the subscript set in the sparse vector representation of the vector i A and the processing returns to Step 230.
ステップ300) 演算結果出力部117は、演算結果をメモリ12から読み出して、ディスプレイ13に表示して処理を終了する。
Step 300) The calculation
なお、上記の図2に示す構成の動作をプログラムとして構築し、処理プログラム15としてベクトル演算装置10に格納して実行させる、または、ネットワークを介して流通させることが可能である。
It is possible to construct the operation of the configuration shown in FIG. 2 as a program and store it in the vector arithmetic unit 10 as the
本発明は、上記の実施の形態に限定されることなく、特許請求の範囲内において、種々変更・応用が可能である。 The present invention is not limited to the above-described embodiments, and various modifications and applications are possible within the scope of the claims.
10 ベクトル演算装置
11 CPU
12 メモリ
13 ディスプレイ
14 キーボード
15 処理プログラム
16 処理対象ベクトル記憶部
17 OS
111 ベクトル取得部
113 ベクトル表現変換部
115 ベクトル演算部
117 演算結果出力部
119 制御部
10
12
111
Claims (7)
処理対象ベクトルを格納した処理対象ベクトル記憶手段と、
前記処理対象ベクトル記憶手段から読み込んだベクトル(ベクトルA)について、値が0でない要素を何次元目であるかを表す添字と値の組の集合である疎ベクトル表現し、該処理対象ベクトル記憶手段から取得した他方のベクトル(ベクトルB)について、全ての次元に関して該次元を表す添字を指定したときに対応する値を直接アクセスできるように密ベクトル表現するベクトル表現変換手段と、
ベクトルAの疎ベクトル表現の添字集合から添字を順次取り出し、該ベクトルAにおいて該添字に対応する値(値1)を取り出し、ベクトルBにおいて該添字に対応する値(値2)を取り出し、該値1と該値2から部分演算結果を算出して記憶手段の演算結果に加算するベクトル演算手段と、
を有することを特徴とするベクトル演算装置。 A vector computing device that performs computation of two vectors,
Processing target vector storage means for storing the processing target vector;
For the vector (vector A) read from the processing target vector storage means, a non-zero value element is expressed as a sparse vector that is a set of subscripts and values indicating the order of the dimension, and the processing target vector storage means A vector expression conversion means for expressing the other vector (vector B) obtained from the above as a dense vector so that a corresponding value can be directly accessed when a subscript representing the dimension is designated for all dimensions;
A subscript is sequentially extracted from the subscript set of the sparse vector representation of the vector A, a value (value 1) corresponding to the subscript is extracted from the vector A, a value (value 2) corresponding to the subscript is extracted from the vector B, and the value Vector calculation means for calculating a partial calculation result from 1 and the value 2 and adding it to the calculation result of the storage means;
A vector arithmetic device comprising:
前記部分演算として、前記値1と前記値2の積を求める手段を含む
請求項1記載のベクトル演算装置。 The vector calculation means includes
2. The vector arithmetic apparatus according to claim 1, further comprising means for obtaining a product of the value 1 and the value 2 as the partial operation.
前記部分演算として、前記値2と前記値1をα:1−α(0<α<1)の重みを付けて加算して得られる値(値3)に対する該値1の比の値(値4)に関して対数を取った値(値5)と該値1との積を求める手段を含む
請求項1記載のベクトル演算装置。 The vector calculation means includes
As the partial operation, a value (value) of the ratio of the value 1 to the value (value 3) obtained by adding the value 2 and the value 1 with a weight of α: 1−α (0 <α <1). The vector arithmetic unit according to claim 1, further comprising means for obtaining a product of a logarithmically obtained value (value 5) and the value 1 with respect to 4).
処理対象ベクトルを格納した処理対象ベクトル記憶手段と、
ベクトル表現変換手段と、
ベクトル演算手段と、を有する装置において、
前記ベクトル表現変換手段が、前記処理対象ベクトル記憶手段から読み込んだベクトル(ベクトルA)について、値が0でない要素を何次元目であるかを表す添字と値の組の集合である疎ベクトル表現し、該処理対象ベクトル記憶手段から取得した他方のベクトル(ベクトルB)について、全ての次元に関して該次元を表す添字を指定したときに対応する値を直接アクセスできるように密ベクトル表現するベクトル表現変換ステップと、
前記ベクトル演算手段が、ベクトルAの疎ベクトル表現の添字集合から添字を順次取り出し、該ベクトルAにおいて該添字に対応する値(値1)を取り出し、ベクトルBにおいて該添字に対応する値(値2)を取り出し、該値1と該値2から部分演算結果を算出して記憶手段の演算結果に加算するベクトル演算ステップと、
を行うことを特徴とするベクトル演算方法。 A vector calculation method for calculating two vectors,
Processing target vector storage means for storing the processing target vector;
A vector representation conversion means;
A device having vector calculation means,
For the vector (vector A) read from the processing target vector storage means, the vector representation conversion means expresses a sparse vector that is a set of subscripts and values indicating the dimension of an element whose value is not 0. A vector expression conversion step for expressing the other vector (vector B) acquired from the processing target vector storage means as a dense vector so that a corresponding value can be directly accessed when a subscript representing the dimension is designated for all dimensions; ,
The vector operation means sequentially extracts a subscript from the subscript set of the sparse vector representation of the vector A, extracts a value (value 1) corresponding to the subscript in the vector A, and a value (value 2) corresponding to the subscript in the vector B ), And a vector calculation step of calculating a partial calculation result from the value 1 and the value 2 and adding it to the calculation result of the storage means;
A vector calculation method characterized by:
前記部分演算として、前記値1と前記値2の積を求める
請求項4記載のベクトル演算方法。 In the vector operation step,
The vector calculation method according to claim 4, wherein a product of the value 1 and the value 2 is obtained as the partial calculation.
前記部分演算として、前記値2と前記値1をα:1−α(0<α<1)の重みを付けて加算して得られる値(値3)に対する該値1の比の値(値4)に関して対数を取った値(値5)と該値1との積を求める
請求項4記載のベクトル演算方法。 In the vector operation step,
As the partial operation, a value (value) of the ratio of the value 1 to the value (value 3) obtained by adding the value 2 and the value 1 with a weight of α: 1−α (0 <α <1). 5. The vector calculation method according to claim 4, wherein a product of a logarithmically obtained value (value 5) and the value 1 is obtained.
請求項1乃至3のいずれか1項に記載のベクトル演算装置の各手段として機能させるためのベクトル演算プログラム。 Computer
A vector operation program for causing each vector function device according to any one of claims 1 to 3 to function.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012136314A JP2014002484A (en) | 2012-06-15 | 2012-06-15 | Vector arithmetic unit, method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012136314A JP2014002484A (en) | 2012-06-15 | 2012-06-15 | Vector arithmetic unit, method, and program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014002484A true JP2014002484A (en) | 2014-01-09 |
Family
ID=50035626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012136314A Pending JP2014002484A (en) | 2012-06-15 | 2012-06-15 | Vector arithmetic unit, method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014002484A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12019603B2 (en) | 2016-10-11 | 2024-06-25 | Nec Corporation | Area allocation device, area allocation method, and non-volatile recording medium |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008181386A (en) * | 2007-01-25 | 2008-08-07 | Internatl Business Mach Corp <Ibm> | Technique for executing operation with multicore processor |
-
2012
- 2012-06-15 JP JP2012136314A patent/JP2014002484A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008181386A (en) * | 2007-01-25 | 2008-08-07 | Internatl Business Mach Corp <Ibm> | Technique for executing operation with multicore processor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12019603B2 (en) | 2016-10-11 | 2024-06-25 | Nec Corporation | Area allocation device, area allocation method, and non-volatile recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3144805B1 (en) | Method and processing apparatus for performing arithmetic operation | |
JP7297540B2 (en) | Information processing device, PUBO solver, information processing method and program | |
Pan | Transformations of matrix structures work again | |
JP2015069646A5 (en) | ||
US12019959B2 (en) | Distributed tensor network contraction scheme with splitting based on dynamic ordering | |
Esmaeili et al. | A pseudo-spectral scheme for the approximate solution of a time-fractional diffusion equation | |
Tang et al. | Generalized mapped nodal Laguerre spectral collocation method for Volterra delay integro-differential equations with noncompact kernels | |
Cockett et al. | Cartesian integral categories and contextual integral categories | |
JP2014002484A (en) | Vector arithmetic unit, method, and program | |
WO2015163322A1 (en) | Data analysis device, data analysis method, and program | |
Eberly | A fast and accurate algorithm for computing slerp | |
US10482157B2 (en) | Data compression apparatus and data compression method and storage medium | |
Yan et al. | Optimal solutions of fractional nonlinear impulsive neutral stochastic functional integro-differential equations | |
JP5938006B2 (en) | Item recommendation device, item recommendation method, and item recommendation program | |
Nacif et al. | Choosing weights in optimal solutions for DEA-BCC models by means of a n-dimensional smooth frontier | |
JP2014013555A (en) | Neural network design method, fitting method, and program | |
Ha et al. | Mapped WENO schemes based on a new smoothness indicator for Hamilton–Jacobi equations | |
Bustamante et al. | On the unique continuation property of solutions of the three-dimensional Zakharov–Kuznetsov equation | |
Vooturi et al. | Parallel algorithm for quasi-band matrix-matrix multiplication | |
Bannai et al. | An efficient algorithm to test square-freeness of strings compressed by straight-line programs | |
Ruffa et al. | Parallelized solution of banded linear systems with an introduction to p-adic computation | |
Jamet et al. | Generation of digital planes using generalized continued-fractions algorithms | |
JP7207423B2 (en) | WORKING SET SELECTOR, WORKING SET SELECTION METHOD AND WORKING SET SELECTION PROGRAM | |
US11507490B2 (en) | Throughput estimation device and throughput estimation system | |
US20220222747A1 (en) | Execution method and information processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151110 |