JP2013526085A - システムオンチップのマルチプロトコルネットワーク内トランザクション伝播を解析する方法およびデバイス - Google Patents
システムオンチップのマルチプロトコルネットワーク内トランザクション伝播を解析する方法およびデバイス Download PDFInfo
- Publication number
- JP2013526085A JP2013526085A JP2012509112A JP2012509112A JP2013526085A JP 2013526085 A JP2013526085 A JP 2013526085A JP 2012509112 A JP2012509112 A JP 2012509112A JP 2012509112 A JP2012509112 A JP 2012509112A JP 2013526085 A JP2013526085 A JP 2013526085A
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- transactions
- link
- stored
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Debugging And Monitoring (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
le Accurate)サイクルの精度でモデルを作成するクロック概念を加えることにある。次いで、レジスタ転送レベルRTLを定義するためのステップがあり、このレジスタ転送レベルRTLは、次いで、集積回路を迅速かつ効率的に合成することを可能にする。レベルRTLは、VHDLやVerilogなどの言語を使用して、各クロックパルスで各ビットの値を定義する。次いで、レベルRTLは、集積回路の製造用のマスクを作成するベースとして役立つ2次元構造を得るための配置ツールおよびルーティングツールによって処理できる論理ゲートネットワークを定義することを可能にする。
ALEX アルゴリズム実行モジュール
APB 隣接プローブ識別子/プローブ/プローブ識別子
BP1 バスゲートウェイ
BP2 バスゲートウェイ
B1 データブロック
B2 データブロック
B3 データブロック
CPAR 構成データプロセスモジュール
C1 コンポーネント
C2 コンポーネント
C3 コンポーネント
C4 コンポーネント
C5 コンポーネント
C6 コンポーネント
C7 コンポーネント
DARC データベース
FSM 有限状態機械
INTC 相互接続ネットワーク/ネットワーク
LMD プローブを決定するモジュール
MINF 情報
MM1 トランザクションターゲット
MM2 トランザクションターゲット
MM3 トランザクションターゲット
MP1 トランザクションイニシエータ
ND1 ノード
ND2 ノード
ND3 ノード
ND4 ネットワークノード
OUTM 出力モジュール
PB プローブ/プローブ識別子
PBN 識別子/プローブ
PB1 プローブ
PB2 プローブ
PB4 ブローブ
PB5 ブローブ
PB6 ブローブ
PB7 ブローブ
PREG プローブ登録モジュール
PS1 ゲートウェイ
PS2 ゲートウェイ
PS3 ゲートウェイ
PTR 関連トランザクション/トランザクション
PTRS モジュール
P1 セル/第1の部分
P2 セル/第2の部分
P4 セル
P5 セル
P6 セル
P7 セル
Pn セル
REP1 トランザクション
REP2 トランザクション
REQ1 トランザクション
REQ2 トランザクション
SALD アルゴリズム探索モジュール
SARC データベース/ベース/システムアーキテクチャデータ
SOC システムオンチップ/システムネットワークトポロジ/システムネットワーク
SPC1 トランザクションイニシエータ
SPC2 トランザクションイニシエータ
SPC3 トランザクションイニシエータ
TAD トランザクション適応モジュール
TINF トランザクションデータ/トランザクション
TPLK トランザクション相関モジュール
TPPM トランザクションを追跡するモジュール
TRDB トランザクションベース
TREG トランザクション登録モジュール
TRL 関連トランザクションを選択するモジュール
TRNP コンポーネントシミュレーションモジュール
TRST 一時トランザクション記憶セル/メモリセル/セット/セルセット
TRL モジュール
TREX トランザクション抽出モジュール/モジュール
TRT トランザクション選択モジュール
TTS トランザクション
t1 時間
t2 時間
t3 時間
t4 時間
t5 時間
t6 時間
t7 時間
t8 時間
Claims (14)
- 少なくとも1つのノード(ND1、ND2、ND3)と、前記ノードに接続されており、少なくとも1つのデータ伝送プロトコルに従って管理された、データを送信するための少なくとも2つのリンクとを備えるネットワーク内でトランザクションを追跡するための方法であって、
前記ネットワークのリンクによる伝送の間のトランザクションをピックアップするステップと、
ピックアップされた前記トランザクションを同じ形式に変換するステップと、
記憶された各トランザクションがピックアップされたリンクを識別できるように、変換されたトランザクションを記憶するステップと、
変換された、相関させるべきトランザクションを、記憶されたトランザクションと比較するステップであって、前記相関させるべきトランザクションと記憶されたトランザクションの間の一致が前記比較によって明らかになる場合は、前記相関させるべきトランザクションが記憶されたトランザクションに相関される、ステップと
を備える方法。 - 前記記憶されたトランザクションのうちから、前記相関させるべきトランザクションがピックアップされたリンクに隣接したリンクからピックアップされたトランザクションを探索するステップを備え、前記相関させるべきトランザクションの比較が前記見つかったトランザクションに限定される、請求項1に記載の方法。
- 2つのトランザクションの比較が、前記2つのトランザクションのデータ上で、前記2つのトランザクションがピックアップされた前記リンクのタイプに従って選択された比較アルゴリズムを実行するステップを備える、請求項1または2に記載の方法。
- 前記比較アルゴリズムが、前記2つのトランザクションの内容が同一である場合に正の相関結果を提供するアルゴリズムと、前記2つのトランザクションのうちの1つのトランザクションの内容がもう一方のトランザクション内に突き止められる場合に正の相関結果を提供するアルゴリズムとを備える、請求項3に記載の方法。
- 変換された各トランザクションが、前記トランザクションがピックアップされた前記リンクに従って選択された一時記憶セル(P1〜Pn)に記憶され、セルが、トランザクションがピックアップされてよい各リンクに割り当てられる、請求項1から4のいずれか一項に記載の方法。
- 記憶されたトランザクションを、それが1つまたは複数の他のトランザクションに完全に相関された場合は、それが記憶された前記セル(P1〜Pn)から取り除くステップを備える、請求項5に記載の方法。
- 変換されたトランザクションが、トランザクション開始および終了データと、トランザクション内容データと、前記トランザクションが要求タイプのものか、それとも応答タイプのものか示す1片の情報と、トランザクション識別子と、前記トランザクションが前記応答タイプのものである場合は、前記応答タイプの前記トランザクションに対応する前記要求タイプのトランザクションの識別子とを備える、請求項1から6のいずれか一項に記載の方法。
- 前記要求タイプの前記トランザクションだけが、別のトランザクションとの比較に備えて記憶される、請求項7に記載の方法。
- 前記応答タイプのトランザクションを前記要求タイプの記憶されたトランザクションに相関させるステップと、前記要求タイプの前記トランザクションを他のリンクに伝播しなくてよい場合、および前記要求タイプの前記トランザクションがピックアップされた前記リンクが、前記システムによって前記要求が実行される前に、前記要求タイプの前記トランザクションに対応する前記応答タイプのトランザクションを送信しなくてよい場合にだけ、前記要求タイプの前記記憶されたトランザクションを削除する、請求項7または8に記載の方法。
- 少なくとも1つのノード(ND1、ND2、ND3)と、前記ノードに接続されており、少なくとも1つのデータ伝送プロトコルに従って管理された、データを送信するための少なくとも2つのリンクとを備えるネットワーク内でトランザクションを追跡するためのデバイスであって、前記リンクによって送信されたトランザクションをピックアップするために前記データ伝送リンクに接続されたプローブ(PB)を備え、請求項1から9のいずれか一項に記載の方法を実施するように構成された、デバイス。
- 前記プローブ(PB)が、トランザクションを同じ形式に変換するためのモジュールに関連付けられる、請求項10に記載のデバイス。
- プローブ(PB)によるメモリセルを備える1組のメモリセル(TRST)を備える、請求項10または11に記載のデバイス。
- 相関されたトランザクションの対(TINF、PTR)を受け取り、前記ネットワーク内のトランザクション伝播の解析を実施するために前記情報を処理し、かつ/または前記情報を保存し、かつ/または可視化スクリーン上に前記情報を表示し、かつ/または伝送待ち時間を決定し、かつ/または伝送またはネットワーク負荷の統計を精緻化し、かつ/またはユーザによって定義されたプロセスを実施するように構成された少なくとも1つの出力モジュール(OUTM)を備える、請求項10から12のいずれか一項に記載のデバイス。
- コンピュータによって読取り可能かつ実行可能なサポート上で保存されており、
コンピュータによって実行されるとき、請求項1から9のいずれか一項に記載の方法を実施するように構成されたプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0902206A FR2945396A1 (fr) | 2009-05-07 | 2009-05-07 | Procede et dispositif d'analyse de la propagation de transactions dans un reseau multi-protocoles d'un systeme sur puce |
PCT/IB2010/001402 WO2010128405A1 (en) | 2009-05-07 | 2010-05-05 | Method and device for analyzing transaction propagation in a multiprotocol network of a system on chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013526085A true JP2013526085A (ja) | 2013-06-20 |
JP5633047B2 JP5633047B2 (ja) | 2014-12-03 |
Family
ID=41467344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012509112A Active JP5633047B2 (ja) | 2009-05-07 | 2010-05-05 | システムオンチップのマルチプロトコルネットワーク内トランザクション伝播を解析する方法およびデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US8681812B2 (ja) |
EP (1) | EP2427998B1 (ja) |
JP (1) | JP5633047B2 (ja) |
CN (1) | CN102422596B (ja) |
FR (1) | FR2945396A1 (ja) |
WO (1) | WO2010128405A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016527636A (ja) * | 2013-07-25 | 2016-09-08 | ネットスピード システムズ | ネットワークオンチップアーキテクチャにおけるシステムレベルシミュレーション |
JP2016175939A (ja) * | 2010-08-23 | 2016-10-06 | エックスバイオテク, インコーポレイテッドXbiotech, Inc. | 腫瘍性疾患のための治療 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5935235B2 (ja) * | 2011-02-18 | 2016-06-15 | ソニー株式会社 | 通信装置、通信システムおよび通信方法 |
US8954080B2 (en) * | 2012-12-14 | 2015-02-10 | Tektronix, Inc. | Monitoring traffic across diameter core agents |
CN103546343B (zh) * | 2013-10-18 | 2017-03-29 | 中国南方电网有限责任公司 | 网络流量分析系统的网络流量展示方法和系统 |
US10235272B2 (en) * | 2017-03-06 | 2019-03-19 | Xilinx, Inc. | Debugging system and method |
WO2021236728A1 (en) * | 2020-05-20 | 2021-11-25 | Spinal Guides Labs, Llc | System and method of integrated unique identity management |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007068162A (ja) * | 2005-09-01 | 2007-03-15 | Tektronix Inc | パケット・データ・ネットワークの加入者記録作成方法及び装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6732307B1 (en) * | 1999-10-01 | 2004-05-04 | Hitachi, Ltd. | Apparatus and method for storing trace information |
US7099350B2 (en) * | 2001-04-24 | 2006-08-29 | Atitania, Ltd. | Method and apparatus for converting data between two dissimilar systems |
US7366818B2 (en) * | 2002-10-08 | 2008-04-29 | Koninklijke Philips Electronics N.V. | Integrated circuit comprising a plurality of processing modules and a network and method for exchanging data using same |
US7535848B2 (en) * | 2005-05-17 | 2009-05-19 | Tektronix, Inc. | System and method for associating IP services to mobile subscribers |
US7631150B2 (en) * | 2006-09-29 | 2009-12-08 | Broadcom Corporation | Memory management in a shared memory system |
KR100881191B1 (ko) * | 2007-03-27 | 2009-02-05 | 삼성전자주식회사 | 멀티 프로토콜 씨리얼 인터페이스 장치 및 그에 따른soc 장치 |
US8630192B2 (en) * | 2009-01-28 | 2014-01-14 | Headwater Partners I Llc | Verifiable and accurate service usage monitoring for intermediate networking devices |
-
2009
- 2009-05-07 FR FR0902206A patent/FR2945396A1/fr active Pending
-
2010
- 2010-05-05 CN CN201080020239.5A patent/CN102422596B/zh active Active
- 2010-05-05 EP EP10727853.3A patent/EP2427998B1/en active Active
- 2010-05-05 WO PCT/IB2010/001402 patent/WO2010128405A1/en active Application Filing
- 2010-05-05 JP JP2012509112A patent/JP5633047B2/ja active Active
-
2011
- 2011-11-03 US US13/288,428 patent/US8681812B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007068162A (ja) * | 2005-09-01 | 2007-03-15 | Tektronix Inc | パケット・データ・ネットワークの加入者記録作成方法及び装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016175939A (ja) * | 2010-08-23 | 2016-10-06 | エックスバイオテク, インコーポレイテッドXbiotech, Inc. | 腫瘍性疾患のための治療 |
JP2016527636A (ja) * | 2013-07-25 | 2016-09-08 | ネットスピード システムズ | ネットワークオンチップアーキテクチャにおけるシステムレベルシミュレーション |
Also Published As
Publication number | Publication date |
---|---|
US20120051370A1 (en) | 2012-03-01 |
FR2945396A1 (fr) | 2010-11-12 |
JP5633047B2 (ja) | 2014-12-03 |
EP2427998A1 (en) | 2012-03-14 |
CN102422596A (zh) | 2012-04-18 |
CN102422596B (zh) | 2014-12-03 |
WO2010128405A1 (en) | 2010-11-11 |
EP2427998B1 (en) | 2016-07-06 |
US8681812B2 (en) | 2014-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5633047B2 (ja) | システムオンチップのマルチプロトコルネットワーク内トランザクション伝播を解析する方法およびデバイス | |
US8073820B2 (en) | Method and system for a database to monitor and analyze performance of an electronic design | |
Bona et al. | System level power modeling and simulation of high-end industrial network-on-chip | |
KR20200091339A (ko) | 최소 스토리지를 활용한 플렉시블 링크 폭들을 갖는 라우터에서 크레딧 흐름 제어 방식 | |
US20070094629A1 (en) | Methods and Apparatus for Making Placement Sensitive Logic Modifications | |
US20100268990A1 (en) | Tracing support for interconnect fabric | |
JP2004510258A (ja) | ハードウェアとソフトウェアを備えた電子システムの性能レベルモデリング及びシミュレーション | |
US10372853B2 (en) | Implementing enhanced diagnostics with intelligent pattern combination in automatic test pattern generation (ATPG) | |
JP2002267719A (ja) | 半導体集積回路及びそのテスト方法 | |
CN109299530A (zh) | 一种仿真测试案例生成方法、系统、存储介质和终端 | |
JP5579492B2 (ja) | タイミング制約の競合を検出するための方法および装置 | |
Mardiris et al. | A CAD system for modeling and simulation of computer networks using cellular automata | |
US20090216513A1 (en) | Design verification using directives having local variables | |
Kogel et al. | Virtual architecture mapping: A SystemC based methodology for architectural exploration of system-on-chip designs | |
Nitta et al. | Inferring packet dependencies to improve trace based simulation of on-chip networks | |
Drewes et al. | An FPGA-based prototyping framework for Networks-on-Chip | |
WO2022178793A1 (zh) | 一种延迟补偿方法以及相关设备 | |
JP2005332162A (ja) | ハードウェア/ソフトウェア協調シミュレーション方式及びその方法 | |
Indrusiak et al. | Applying UML interactions and actor-oriented simulation to the design space exploration of network-on-chip interconnects | |
Chusov et al. | Configurable test environment for RTL simulation and performance evaluation of network on chip as part of SoC | |
Kogel et al. | Virtual architecture mapping: a SystemC based methodology for architectural exploration of System-on-Chips | |
Chenard et al. | Hardware assertion checkers in on-line detection of faults in a hierarchical-ring network-on-chip | |
CN115983172B (zh) | 用于后仿真的方法和仿真平台 | |
JP5077219B2 (ja) | シミュレーション方法、シミュレーション装置およびシミュレーションプログラム | |
Ma et al. | AXI, APB and AXI NOC Model Design Based on SysmteC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140901 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5633047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |