JP2013258658A - Semiconductor integrated circuit, receiving apparatus and lnb converter - Google Patents

Semiconductor integrated circuit, receiving apparatus and lnb converter Download PDF

Info

Publication number
JP2013258658A
JP2013258658A JP2012135182A JP2012135182A JP2013258658A JP 2013258658 A JP2013258658 A JP 2013258658A JP 2012135182 A JP2012135182 A JP 2012135182A JP 2012135182 A JP2012135182 A JP 2012135182A JP 2013258658 A JP2013258658 A JP 2013258658A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
signals
frequency
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012135182A
Other languages
Japanese (ja)
Inventor
Takeshi Mitsunaka
健 満仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012135182A priority Critical patent/JP2013258658A/en
Publication of JP2013258658A publication Critical patent/JP2013258658A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

PROBLEM TO BE SOLVED: To simultaneously receive satellite broadcasts which use a plurality of locally-generated signals having frequencies the same with each other or a plurality of locally-generated signals including at least two signals having frequencies different from each other.SOLUTION: A semiconductor integrated circuit comprises on the same semiconductor substrate: a plurality of amplifiers 101, 111 for respectively outputting a plurality of high-frequency signals obtained by amplifying a plurality of received signals received from a plurality of antennas 107, 117; a plurality of local oscillators 105, 115 for respectively transmitting local oscillation signals having frequencies the same with each other or local oscillation signals having frequencies different from each other; and a plurality of frequency converters 102, 112 for respectively outputting a plurality of intermediate frequency signals converted from any of the plurality of high-frequency signals output from the plurality of amplifiers 101, 111 by the local oscillation signal output from any of the plurality of local oscillators 105, 115.

Description

本発明は、衛星放送アンテナに用いられる半導体集積回路、受信装置、およびLNBコンバータ(Low Noise Block down converter)に関する。   The present invention relates to a semiconductor integrated circuit, a receiving device, and an LNB converter (Low Noise Block down converter) used for a satellite broadcasting antenna.

従来、衛星放送は、地域により水平方向および垂直方向などの偏波信号をもって放送信号を送信している。また、衛星放送を受信するLNBコンバータは、同一のパラボラアンテナに水平方向および垂直方向などの偏波に対応した複数の入力端子をもつことがあり、衛星放送の視聴者は、受信時に水平方向または垂直方向の偏波信号を選択するようになっている。   Conventionally, satellite broadcasting transmits broadcast signals with polarization signals in the horizontal direction and vertical direction depending on the region. In addition, an LNB converter that receives satellite broadcasts may have a plurality of input terminals corresponding to polarized waves such as horizontal and vertical directions on the same parabolic antenna. A polarization signal in the vertical direction is selected.

LNBコンバータには、仕向け地により同一のパラボラアンテナに複数の視聴者が同時に受信できるマルチ入力・マルチ出力タイプがあり、たとえば非特許文献1に記載されているように、2入力・2出力LNBコンバータを実現できるIC(Integrated circuit)が発表されている(図8参照)。   The LNB converter includes a multi-input / multi-output type in which a plurality of viewers can simultaneously receive the same parabolic antenna depending on the destination. For example, as described in Non-Patent Document 1, a 2-input 2-output LNB converter An integrated circuit (IC) that can realize the above has been announced (see FIG. 8).

図8に示すように、このLNBコンバータは、局部発振信号(以下、「LO信号」と略称する)を生成する発振器305と、LO信号の周波数を制御するPLL回路306、周波数変換器302および312、ならびに、増幅器303および313などを同一基板上に集積している。同図に示す非特許文献1のLNBコンバータでは、1つのLO信号を2つの周波数変換器302および312に供給し、周波数変換器302および312の出力信号を増幅器303および313に出力するスイッチマトリクス回路304を実装している。   As shown in FIG. 8, this LNB converter includes an oscillator 305 that generates a local oscillation signal (hereinafter, abbreviated as “LO signal”), a PLL circuit 306 that controls the frequency of the LO signal, and frequency converters 302 and 312. , And amplifiers 303 and 313 are integrated on the same substrate. In the LNB converter of Non-Patent Document 1 shown in FIG. 1, a switch matrix circuit that supplies one LO signal to two frequency converters 302 and 312 and outputs output signals of the frequency converters 302 and 312 to amplifiers 303 and 313. 304 is implemented.

2入力・2出力LNBコンバータは、2つのアンテナ307および317から高周波特性および低雑音性能に優れた電界効果トランジスタ308、309、318、319を使用した低雑音増幅器を介して、半導体集積回路300の入力端子にRF(Radio Frequency)周波数信号(以下、「RF信号」と略称する)が、入力整合回路を含む増幅器301、311に入力される。これらの増幅器で増幅された信号はLO信号との混合により、周波数変換器302、312を通して中間周波数信号〔以下、IF(Intermediate Frequency)信号と略称する〕として出力される。   The two-input / two-output LNB converter uses a low noise amplifier using field effect transistors 308, 309, 318, and 319 having excellent high-frequency characteristics and low noise performance from the two antennas 307 and 317. An RF (Radio Frequency) frequency signal (hereinafter abbreviated as “RF signal”) is input to input terminals of amplifiers 301 and 311 including an input matching circuit. The signals amplified by these amplifiers are output as intermediate frequency signals (hereinafter abbreviated as IF (Intermediate Frequency) signals) through frequency converters 302 and 312 by mixing with LO signals.

“A Single-Chip Receiver for Multi-User Low-Noise Block Down-Converters” T. Copani et. al. ISSCC Dig. Tech. Papers, pp.438, Feb.2005“A Single-Chip Receiver for Multi-User Low-Noise Block Down-Converters” T. Copani et. Al. ISSCC Dig. Tech. Papers, pp.438, Feb.2005

ところで、通常、衛星放送の2入力・2出力LNBコンバータは、二人のユーザが異なる2種類の放送を受信するシステムである。このため、2つの周波数変換器302、312が必要となる。また、地域によっては、二人のユーザが1つのLO信号で対応できる地域と、異なる2つのLO信号を使用して同時に受信する必要がある地域とがある。LO信号が1つの信号で対応できる地域の場合は、図8に示す上記非特許文献1に開示されたLNBコンバータで二人のユーザが衛星放送を同時に受信できる。   By the way, a satellite broadcast 2-input / 2-output LNB converter is a system in which two users receive two different types of broadcasts. For this reason, two frequency converters 302 and 312 are required. Further, depending on the area, there are areas where two users can respond with one LO signal and areas where two different LO signals need to be received simultaneously. In a region where the LO signal can be handled by one signal, two users can simultaneously receive satellite broadcasts using the LNB converter disclosed in Non-Patent Document 1 shown in FIG.

しかしながら、この図8に示すLNBコンバータでは異なる2種類のLO信号に対応できないという問題点がある。具体的には、同図に示す第1の出力端子321を使用するユーザと、第2の出力端子322を使用するユーザが異なる2種類の周波数のLO信号を利用する場合があり得る。同図に示す構成で二人のユーザが異なる2種類のLO信号を設定する場合、2つの半導体集積回路300を並列に用意する必要があるが、実装面積が大きくなることと消費電力が増えることから好ましくない。   However, there is a problem that the LNB converter shown in FIG. 8 cannot cope with two different types of LO signals. Specifically, a user who uses the first output terminal 321 shown in the figure and a user who uses the second output terminal 322 may use LO signals having two different frequencies. When two users set two different types of LO signals in the configuration shown in the figure, it is necessary to prepare two semiconductor integrated circuits 300 in parallel, but this increases the mounting area and power consumption. Is not preferable.

本発明は、上記の問題点に鑑みなされたものであって、その目的は、同一の周波数を有する複数の局部発振信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の局部発振信号を用いる衛星放送を同時に受信できる半導体集積回路などを提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a plurality of local oscillation signals having the same frequency, or a plurality of local oscillation signals in which at least two signals have different frequencies. An object of the present invention is to provide a semiconductor integrated circuit that can simultaneously receive satellite broadcasts to be used.

本発明の半導体集積回路は、上記の課題を解決するために、互いに並列する複数のアンテナのそれぞれから受信した同一の周波数を有する複数の受信信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の受信信号、をそれぞれ増幅した複数の高周波信号、をそれぞれ出力する複数の増幅部と、互いに同一の周波数を有する複数の局部発振信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の局部発振信号をそれぞれ発信する複数の局部発信器と、上記複数の増幅部のそれぞれから出力される上記複数の高周波信号のいずれかを、上記複数の局部発信器のいずれかから出力される局部発振信号により変換した、複数の中間周波数信号をそれぞれ出力する複数の周波数変換器と、が同一の半導体基板上に形成されていることを特徴とする。   In order to solve the above problems, a semiconductor integrated circuit of the present invention has a plurality of received signals having the same frequency received from each of a plurality of antennas parallel to each other, or at least two signals having different frequencies. A plurality of high-frequency signals obtained by amplifying a plurality of received signals, respectively, a plurality of amplifying units, a plurality of local oscillation signals having the same frequency, or a plurality of at least two signals having different frequencies from each other A plurality of local oscillators that respectively transmit local oscillation signals, and a plurality of high-frequency signals that are output from each of the plurality of amplification units, and a local oscillation that is output from any of the plurality of local oscillators. A plurality of frequency converters that respectively output a plurality of intermediate frequency signals converted by signals are on the same semiconductor substrate. Characterized in that it is formed.

上記の構成によれば、複数の局部発信器、および、複数の周波数変換器と、が、同一の半導体基板上に形成されている。このため、複数のユーザが互いに同一の周波数を有する複数の局部発振信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の局部発振信号を用いる衛星放送を同時に受信できる。   According to the above configuration, the plurality of local oscillators and the plurality of frequency converters are formed on the same semiconductor substrate. Therefore, a plurality of users can simultaneously receive a satellite broadcast using a plurality of local oscillation signals having the same frequency, or a plurality of local oscillation signals having at least two signals having different frequencies.

また、本発明の半導体集積回路は、上記の構成に加えて、上記複数の局部発振器のそれぞれを制御する複数のPLL回路が上記同一の基板上に形成されており、上記複数のPLL回路が、互いに単一の基準発振器の発振周波数を参照するように構成されていても良い。   Further, in the semiconductor integrated circuit of the present invention, in addition to the above configuration, a plurality of PLL circuits for controlling each of the plurality of local oscillators are formed on the same substrate, and the plurality of PLL circuits are You may be comprised so that the oscillation frequency of a single reference | standard oscillator may mutually be referred.

上記の構成によれば、本発明の半導体集積回路に用いる基準発振器の水晶振動子が1つにできるため、実装面積の削減および部品点数の削減が可能となる。   According to the above configuration, since the reference crystal oscillator used in the semiconductor integrated circuit of the present invention can be made one, the mounting area and the number of components can be reduced.

また、本発明の半導体集積回路は、上記の構成に加えて、上記複数のPLL回路、および、上記複数の局部発振器は、電源回路から電源を供給されており、上記複数のPLL回路のいずれか少なくとも1つと、上記複数の局部発振器のいずれか少なくとも1つと、が動作している間、上記複数のPLL回路のうちの残りのPLL回路のいずれか少なくとも1つと、上記複数の局部発振器のうちの残りの局部発振器のいずれか少なくとも1つと、が上記電源回路からの電源の供給を遮断されることにより未動作状態となるように構成されていても良い。   In addition to the above structure, the semiconductor integrated circuit of the present invention is supplied with power from the power supply circuit, and the plurality of PLL circuits and the plurality of local oscillators are any one of the plurality of PLL circuits. While at least one and at least one of the plurality of local oscillators are operating, at least one of the remaining PLL circuits of the plurality of PLL circuits and one of the plurality of local oscillators At least one of the remaining local oscillators may be configured to be in an inoperative state when the supply of power from the power supply circuit is cut off.

また、本発明の半導体集積回路は、上記の構成に加えて、上記複数の周波数変換器の出力側に接続される複数の出力増幅回路を備えており、上記電源回路からの電源の供給を遮断されることにより上記複数のPLL回路のいずれか少なくとも1つ、および、上記複数の局部発振器のいずれか少なくとも1つが未動作状態になったときに、上記複数の周波数変換器のいずれか少なくとも1つ、および、上記複数の出力増幅回路のいずれか少なくとも1つが、上記電源回路からの電源の供給を遮断されることにより未動作状態となるように構成されていても良い。   In addition to the above configuration, the semiconductor integrated circuit of the present invention includes a plurality of output amplifier circuits connected to the output sides of the plurality of frequency converters, and cuts off the supply of power from the power circuit. Thus, when at least one of the plurality of PLL circuits and at least one of the plurality of local oscillators are in an inoperative state, at least one of the plurality of frequency converters And at least one of the plurality of output amplifier circuits may be configured to be in an inoperative state when the supply of power from the power supply circuit is cut off.

上記の構成によれば、少なくとも一人のユーザが受信している場合にユーザの数に合わせて必要な数の回路だけを動作させることができるため、半導体集積回路の消費電力を抑えることができる。   According to the above configuration, when at least one user is receiving, only a required number of circuits can be operated in accordance with the number of users, so that power consumption of the semiconductor integrated circuit can be suppressed.

また、本発明の半導体集積回路は、上記の構成に加えて、上記複数の増幅部のそれぞれの出力端子に接続された複数の入力端子と、上記複数の周波数変換器のそれぞれの入力端子に接続された複数の出力端子と、を備え、上記複数の入力端子から入力される上記複数の高周波信号のそれぞれを、上記複数の出力端子のいずれかに振り分けるスイッチマトリクス回路を備えていても良い。   In addition to the above configuration, the semiconductor integrated circuit of the present invention is connected to a plurality of input terminals connected to the respective output terminals of the plurality of amplifying units and to the input terminals of the plurality of frequency converters. And a switch matrix circuit that distributes each of the plurality of high-frequency signals input from the plurality of input terminals to one of the plurality of output terminals.

上記の構成によれば、複数のユーザが同時に異なる局部発振信号で、かつ異なる複数の受信信号の衛星放送を受信できる。   According to the above configuration, a plurality of users can simultaneously receive satellite broadcasts of different received signals with different local oscillation signals.

また、本発明の半導体集積回路は、上記の構成に加えて、上記複数の増幅部のそれぞれが、入力整合回路を有する低雑音増幅器を含んでいても良い。   In the semiconductor integrated circuit of the present invention, in addition to the above configuration, each of the plurality of amplifying units may include a low noise amplifier having an input matching circuit.

上記の構成によれば、入力整合回路を有する低雑音増幅器の雑音性能によってスイッチマトリクス回路にて発生する雑音の影響を少なくすることができる。このため、本発明の半導体集積回路の雑音性能の劣化を抑制することができる。   According to said structure, the influence of the noise which generate | occur | produces in a switch matrix circuit can be reduced with the noise performance of the low noise amplifier which has an input matching circuit. For this reason, it is possible to suppress the deterioration of the noise performance of the semiconductor integrated circuit of the present invention.

また、本発明の半導体集積回路は、上記の構成に加えて、上記複数の高周波信号のいずれかが、上記スイッチマトリクス回路の上記複数の入力端子のうちの少なくとも1つの入力端子から入力されたときに、上記複数の増幅部のうち、上記スイッチマトリクス回路の残りの入力端子に接続されているいずれか少なくとも1つの増幅部が、電源回路からの電源の供給を遮断されることにより未動作状態となるように構成されていても良い。   In addition to the above-described configuration, the semiconductor integrated circuit according to the present invention may have any of the plurality of high-frequency signals input from at least one input terminal of the plurality of input terminals of the switch matrix circuit. In addition, among the plurality of amplification units, any one of the amplification units connected to the remaining input terminals of the switch matrix circuit is in an inoperative state when the supply of power from the power supply circuit is cut off. You may be comprised so that it may become.

上記の構成によれば、一人のユーザのみの視聴、または、複数のユーザによる視聴を、同時に行う場合に、必要な回路だけを動作させることができるため、本発明の半導体集積回路の消費電力を抑制することができる。   According to the above configuration, only the necessary circuits can be operated when viewing by only one user or viewing by a plurality of users at the same time. Therefore, the power consumption of the semiconductor integrated circuit of the present invention can be reduced. Can be suppressed.

また、本発明の半導体集積回路は、上記の構成に加えて、上記複数の増幅部のそれぞれに電源を供給する電源回路が、上記同一の半導体基板上に形成されていても良い。   In the semiconductor integrated circuit of the present invention, in addition to the above configuration, a power supply circuit that supplies power to each of the plurality of amplifying units may be formed on the same semiconductor substrate.

上記の構成によれば、電界効果トランジスタの電源の供給を制御する電源回路を半導体集積回路に含めることができる。   According to the above configuration, the power supply circuit that controls the supply of power to the field effect transistor can be included in the semiconductor integrated circuit.

また、本発明の受信装置は、上記の構成に加えて、上記のいずれかの半導体集積回路を備えていることが好ましい。   In addition to the above configuration, the receiving device of the present invention preferably includes any one of the above semiconductor integrated circuits.

上記の構成によれば、受信装置を実装した場合に実装部品を削減することができるため、実装面積とコストの削減に寄与することができる。   According to said structure, when a receiver is mounted, mounting parts can be reduced, Therefore It can contribute to the reduction of a mounting area and cost.

また、本発明のLNBコンバータは、上記の構成に加えて、上記のいずれかの半導体集積回路を備えていることが好ましい。   In addition to the above configuration, the LNB converter of the present invention preferably includes any one of the above semiconductor integrated circuits.

上記の構成によれば、LNBコンバータを実装した場合に実装部品を削減することができるため、実装面積とコストの削減に寄与することができる。   According to said structure, when an LNB converter is mounted, mounting parts can be reduced, Therefore It can contribute to the reduction of a mounting area and cost.

本発明の半導体集積回路は、以上のように、互いに並列する複数のアンテナのそれぞれから受信した同一の周波数を有する複数の受信信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の受信信号、をそれぞれ増幅した複数の高周波信号、をそれぞれ出力する複数の増幅部と、互いに同一の周波数を有する複数の局部発振信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の局部発振信号をそれぞれ発信する複数の局部発信器と、上記複数の増幅部のそれぞれから出力される上記複数の高周波信号のいずれかを、上記複数の局部発信器のいずれかから出力される局部発振信号により変換した、複数の中間周波数信号をそれぞれ出力する複数の周波数変換器と、が同一の半導体基板上に形成されている構成である。   As described above, the semiconductor integrated circuit of the present invention has a plurality of reception signals having the same frequency received from each of a plurality of antennas parallel to each other, or a plurality of reception signals having at least two signals having different frequencies. A plurality of high-frequency signals respectively amplified, and a plurality of local oscillation signals having the same frequency, or a plurality of local oscillation signals having at least two different frequencies. A plurality of local oscillators each transmitting and the plurality of high frequency signals output from each of the plurality of amplifiers are converted by a local oscillation signal output from any of the plurality of local transmitters. And a plurality of frequency converters that respectively output a plurality of intermediate frequency signals are formed on the same semiconductor substrate. It is a configuration.

それゆえ、同一の周波数を有する複数の局部発振信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の局部発振信号を用いる衛星放送を同時に受信できるという効果を奏する。   Therefore, it is possible to simultaneously receive satellite broadcasts using a plurality of local oscillation signals having the same frequency or a plurality of local oscillation signals having at least two signals having different frequencies.

本発明における半導体集積回路の実施の一形態を示す回路図である。1 is a circuit diagram showing an embodiment of a semiconductor integrated circuit according to the present invention. 本発明における半導体集積回路の他の実施形態を示す回路図である。It is a circuit diagram which shows other embodiment of the semiconductor integrated circuit in this invention. 上記半導体集積回路に関し、スイッチマトリクス回路の形態を示す回路図である。It is a circuit diagram which shows the form of a switch matrix circuit regarding the said semiconductor integrated circuit. 本発明における半導体集積回路のさらに他の実施形態を示す回路図である。It is a circuit diagram which shows other embodiment of the semiconductor integrated circuit in this invention. 本発明における半導体集積回路のさらに他の実施形態を示す回路図である。It is a circuit diagram which shows other embodiment of the semiconductor integrated circuit in this invention. 本発明における半導体集積回路のさらに他の実施形態を示す回路図である。It is a circuit diagram which shows other embodiment of the semiconductor integrated circuit in this invention. 本発明における受信装置またはLNBコンバータの実施の一形態を示す回路図である。It is a circuit diagram which shows one Embodiment of the receiver or LNB converter in this invention. 従来のLNBコンバータの構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional LNB converter.

本発明の実施の一形態について図1〜図7に基づいて説明すれば、次の通りである。以下の特定の実施形態で説明する構成以外の構成については、必要に応じて説明を省略する場合があるが、他の実施形態で説明されている場合は、その構成と同じである。また、説明の便宜上、各実施形態に示した部材と同一の機能を有する部材については、同一の符号を付し、適宜その説明を省略する。   An embodiment of the present invention will be described below with reference to FIGS. Descriptions of configurations other than those described in the following specific embodiments may be omitted as necessary, but are the same as those configurations when described in other embodiments. For convenience of explanation, members having the same functions as those shown in each embodiment are given the same reference numerals, and the explanation thereof is omitted as appropriate.

なお、以下の説明では、本発明の半導体集積回路、受信装置、およびLNBコンバータを具現化する形態として、2人のユーザがそれぞれ希望するチャンネルを設定できる2入力・2出力の半導体集積回路チップ(半導体集積回路)100a〜100e、および、半導体パッケージ(受信装置、LNBコンバータ)200を例にとって説明するが、本発明を具現化する形態はこれらに限定されない。   In the following description, a semiconductor integrated circuit chip (two-input / two-output) that allows two users to set a desired channel, respectively, as a mode for embodying the semiconductor integrated circuit, receiving device, and LNB converter of the present invention ( The semiconductor integrated circuit) 100a to 100e and the semiconductor package (receiving device, LNB converter) 200 will be described as an example. However, embodiments of the present invention are not limited thereto.

すなわち、n人のユーザがそれぞれ希望するチャンネルを設定できるn入力・n出力(nは自然数)の半導体集積回路、受信装置、およびLNBコンバータも本発明の範疇に含まれる。   That is, an n-input / n-output (n is a natural number) semiconductor integrated circuit, a receiving device, and an LNB converter, each of which can be set by n users, are also included in the scope of the present invention.

〔実施の形態1〕
図1は、本発明の半導体集積回路の実施の一形態である半導体集積回路チップ100aの構成を示す回路図である。
[Embodiment 1]
FIG. 1 is a circuit diagram showing a configuration of a semiconductor integrated circuit chip 100a which is an embodiment of a semiconductor integrated circuit of the present invention.

同図に示すように、半導体集積回路チップ100aは、増幅器(増幅部、低雑音増幅器)101、111、周波数変換器102、112、出力バッファ回路(出力増幅回路)103、113、スイッチマトリクス回路104、局部発振器105、115、PLL回路106、116、アンテナ107、117、電界効果トランジスタ(増幅部、低雑音増幅器)108、109、118、119、基準周波数発振器120、出力端子121、122を備えている。   As shown in the figure, a semiconductor integrated circuit chip 100a includes amplifiers (amplifiers, low noise amplifiers) 101 and 111, frequency converters 102 and 112, output buffer circuits (output amplifier circuits) 103 and 113, and a switch matrix circuit 104. , Local oscillators 105 and 115, PLL circuits 106 and 116, antennas 107 and 117, field effect transistors (amplifiers and low noise amplifiers) 108, 109, 118 and 119, a reference frequency oscillator 120, and output terminals 121 and 122. Yes.

また、これらの構成のうち、増幅器101、111、周波数変換器102、112、出力バッファ回路103、113、スイッチマトリクス回路104、局部発振器105、115、PLL回路106、116、基準周波数発振器120、出力端子121、122は、同図に示す矩形形状の平板上の半導体回路基板上(同一の基板上)に形成されている。一方、アンテナ107、117は、並列して存在しており、アンテナ107、電界効果トランジスタ(増幅部、低雑音増幅器)108、109は、この順で、直列接続され、電界効果トランジスタ109の出力端子を介してスイッチマトリクス回路104の後述する入力端子51に電気的に接続されている。一方、アンテナ117、電界効果トランジスタ(増幅部、低雑音増幅器)118、119は、この順で、直列接続され、電界効果トランジスタ119の出力端子を介してスイッチマトリクス回路104の後述する入力端子61に電気的に接続されている。   Among these configurations, amplifiers 101 and 111, frequency converters 102 and 112, output buffer circuits 103 and 113, switch matrix circuit 104, local oscillators 105 and 115, PLL circuits 106 and 116, reference frequency oscillator 120, output The terminals 121 and 122 are formed on a semiconductor circuit substrate (on the same substrate) on a rectangular flat plate shown in FIG. On the other hand, the antennas 107 and 117 exist in parallel, and the antenna 107 and the field effect transistors (amplification unit, low noise amplifier) 108 and 109 are connected in series in this order, and the output terminal of the field effect transistor 109 Is electrically connected to an input terminal 51 (to be described later) of the switch matrix circuit 104. On the other hand, the antenna 117 and the field effect transistors (amplification units, low noise amplifiers) 118 and 119 are connected in series in this order, and are connected to an input terminal 61 (to be described later) of the switch matrix circuit 104 via the output terminal of the field effect transistor 119. Electrically connected.

(アンテナ107、117)
アンテナ107、117は、互いに同一の周波数を有する複数の衛星放送のRF(Radio Frequency)信号(受信信号)、または、少なくとも2つの信号が互いに異なる周波数を有する複数の衛星放送のRF信号(受信信号)を受信するアンテナである。
(Antennas 107 and 117)
The antennas 107 and 117 are a plurality of satellite broadcast RF (Radio Frequency) signals (reception signals) having the same frequency, or a plurality of satellite broadcast RF signals (reception signals) in which at least two signals have different frequencies. ).

(電界効果トランジスタ108、109、118、119)
電界効果トランジスタ108、109、118、119は、高周波特性および低雑音性能に優れた電界効果トランジスタからなり、これらは、低雑音増幅器(増幅部の一部)を構成している。
(Field effect transistors 108, 109, 118, 119)
The field effect transistors 108, 109, 118, and 119 are field effect transistors that are excellent in high frequency characteristics and low noise performance, and constitute a low noise amplifier (part of an amplification unit).

(増幅器101、111)
増幅器101、111は、入力整合回路を含む低雑音増幅器であり、電界効果トランジスタ108、109、118、119を介して入力されるRF信号を増幅し、互いに同一の周波数を有する複数の高周波信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の高周波信号を出力する。
(Amplifiers 101 and 111)
The amplifiers 101 and 111 are low noise amplifiers including an input matching circuit, amplify RF signals input through the field effect transistors 108, 109, 118, and 119, and a plurality of high frequency signals having the same frequency. Alternatively, a plurality of high frequency signals in which at least two signals have different frequencies are output.

上記の構成によれば、入力整合回路を有する増幅器101、111の雑音性能によってスイッチマトリクス回路104にて発生する雑音の影響を少なくすることができる。このため、本実施形態の半導体集積回路チップ100aの雑音性能の劣化を抑制することができる。   According to the above configuration, it is possible to reduce the influence of noise generated in the switch matrix circuit 104 due to the noise performance of the amplifiers 101 and 111 having the input matching circuit. For this reason, it is possible to suppress deterioration in noise performance of the semiconductor integrated circuit chip 100a of the present embodiment.

(周波数変換器102、112)
周波数変換器102、112は、増幅器101、111のそれぞれから出力される上記複数の高周波信号のいずれかを、後述する局部発信器105、115のいずれかから出力される局部発振信号(LO信号)により変換(高周波信号とLO信号とを混合することにより変換)した、複数の中間周波数信号をそれぞれ出力する。
(Frequency converters 102 and 112)
The frequency converters 102 and 112 convert any one of the plurality of high-frequency signals output from the amplifiers 101 and 111 into local oscillation signals (LO signals) output from any of the local oscillators 105 and 115 described later. A plurality of intermediate frequency signals converted by (converted by mixing high-frequency signals and LO signals) are respectively output.

(スイッチマトリクス回路104)
スイッチマトリクス回路104の具体的な構成を図3に示す。同図に示すように、スイッチマトリクス回路104は、増幅器101、111のそれぞれの出力端子に接続された入力端子51、61と、周波数変換器102、112のそれぞれの入力端子に接続された出力端子56、66と、を備える。
(Switch matrix circuit 104)
A specific configuration of the switch matrix circuit 104 is shown in FIG. As shown in the figure, the switch matrix circuit 104 includes input terminals 51 and 61 connected to output terminals of the amplifiers 101 and 111, and output terminals connected to input terminals of the frequency converters 102 and 112, respectively. 56, 66.

図1に示す増幅器101、111で増幅された信号はスイッチマトリクス回路104を通して周波数変換器102、112に出力される。スイッチマトリクス回路104は、増幅器101、111で増幅された信号を、周波数変換器102、112に所望の信号を受け渡す。   Signals amplified by the amplifiers 101 and 111 shown in FIG. 1 are output to the frequency converters 102 and 112 through the switch matrix circuit 104. The switch matrix circuit 104 passes the signals amplified by the amplifiers 101 and 111 to the frequency converters 102 and 112 as desired signals.

より具体的には、スイッチマトリクス回路104は、図3に示すように入力端子51、61から入力される上記複数の高周波信号のそれぞれを、出力端子56、66のいずれかに振り分ける回路である。すなわち、スイッチマトリクス回路104は、増幅器101、111の出力端子に接続された入力端子51、56からの信号入力をスイッチ回路52〜55を介して、任意の信号出力としてスイッチマトリクス回路104の出力端子56、66に出力する。   More specifically, the switch matrix circuit 104 is a circuit that distributes each of the plurality of high-frequency signals input from the input terminals 51 and 61 to one of the output terminals 56 and 66 as shown in FIG. That is, the switch matrix circuit 104 outputs the signal input from the input terminals 51 and 56 connected to the output terminals of the amplifiers 101 and 111 as an arbitrary signal output via the switch circuits 52 to 55, and the output terminal of the switch matrix circuit 104. To 56 and 66.

上記の構成によれば、複数のユーザが同時に異なる局部発振信号で、かつ異なる複数の受信信号の衛星放送を受信できる。例えば、本実施形態の半導体集積回路チップ100aを備えた2入力・2出力LNBコンバータでは、出力端子121が水平方向の偏波信号を受信しかつLO信号が9.75GHzを使用して受信している場合、出力端子122では、LO信号が10.6GHzを使用しながら水平方向の偏波信号を受信することができるようになる。また、他の例によれば、出力端子121が水平方向の偏波信号を受信しかつLO信号が9.75GHzを使用して受信している場合、出力端子122では、LO信号が9.75GHzを使用しながら垂直方向の偏波信号を受信することができる。   According to the above configuration, a plurality of users can simultaneously receive satellite broadcasts of different received signals with different local oscillation signals. For example, in the two-input / two-output LNB converter provided with the semiconductor integrated circuit chip 100a of this embodiment, the output terminal 121 receives a horizontally polarized signal and the LO signal is received using 9.75 GHz. The output terminal 122 can receive a horizontally polarized signal while using 10.6 GHz LO signal. Further, according to another example, when the output terminal 121 receives a horizontally polarized signal and the LO signal is received using 9.75 GHz, the LO signal is 9.75 GHz at the output terminal 122. Can be used to receive a vertically polarized signal.

(出力バッファ回路103、113)
出力バッファ回路103、113は、周波数変換器102、112のそれぞれから出力される上記複数の高周波信号のそれぞれを増幅して出力する回路である。周波数変換器102、112から周波数変換された信号は、出力バッファ回路103、113を介して出力端子121、122に出力される。
(Output buffer circuits 103 and 113)
The output buffer circuits 103 and 113 are circuits that amplify and output each of the plurality of high-frequency signals output from the frequency converters 102 and 112, respectively. The frequency converted signals from the frequency converters 102 and 112 are output to the output terminals 121 and 122 via the output buffer circuits 103 and 113.

(局部発振器105、115、PLL回路106、116、基準周波数発振器120)
局部発振器105、115から発信される互いに異なるまたは同一の局部発振信号の周波数は、PLL回路106、116にて調整される。なお、本実施形態では、単一の基準周波数発振器120からPLL回路106、116の基準発振周波数を供給している。上記の構成によれば、半導体集積回路チップ100aに用いる基準周波数発振器の水晶振動子が1つにできるため、実装面積の削減および部品点数の削減が可能となる。
(Local oscillators 105 and 115, PLL circuits 106 and 116, reference frequency oscillator 120)
The frequencies of different or identical local oscillation signals transmitted from the local oscillators 105 and 115 are adjusted by the PLL circuits 106 and 116, respectively. In the present embodiment, the reference oscillation frequency of the PLL circuits 106 and 116 is supplied from a single reference frequency oscillator 120. According to the configuration described above, since the single crystal oscillator of the reference frequency oscillator used for the semiconductor integrated circuit chip 100a can be made one, the mounting area and the number of components can be reduced.

(半導体集積回路チップ100aの効果)
以上によれば、半導体集積回路チップ100aでは、少なくとも局部発振器105、115、および、周波数変換器102、112と、が、同一の半導体基板上に形成されている。このため、複数のユーザが互いに同一の周波数を有する複数の局部発振信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の局部発振信号を用いる衛星放送を同時に受信できる。
(Effect of the semiconductor integrated circuit chip 100a)
As described above, in the semiconductor integrated circuit chip 100a, at least the local oscillators 105 and 115 and the frequency converters 102 and 112 are formed on the same semiconductor substrate. Therefore, a plurality of users can simultaneously receive a satellite broadcast using a plurality of local oscillation signals having the same frequency, or a plurality of local oscillation signals having at least two signals having different frequencies.

(半導体集積回路チップ100aの変形例その1)
図2に示す半導体集積回路チップ100bは、上記の半導体集積回路チップ100aの変形例その1である。
(Modification Example 1 of Semiconductor Integrated Circuit Chip 100a)
A semiconductor integrated circuit chip 100b shown in FIG. 2 is a first modification of the semiconductor integrated circuit chip 100a.

同図に示す半導体集積回路チップ100bでは、2入力・2出力の2つの出力端子121、122のうち、出力端子121のみを動作させ、出力端子122は未動作状態にしている。   In the semiconductor integrated circuit chip 100b shown in the figure, only the output terminal 121 is operated out of the two input terminals 121 and 122 having two inputs and two outputs, and the output terminal 122 is not operated.

具体的には、半導体集積回路チップ100bでは、周波数変換器112、局部発振器115、PLL回路116、出力バッファ回路113は、図示しない電源回路〔後述するバイアス電源回路231、241(電源回路)参照〕からのバイアス電源を遮断することにより未動作状態にしている。   Specifically, in the semiconductor integrated circuit chip 100b, the frequency converter 112, the local oscillator 115, the PLL circuit 116, and the output buffer circuit 113 include a power supply circuit (not shown) (refer to bias power supply circuits 231 and 241 (power supply circuits) described later). By shutting off the bias power supply from the non-operating state.

逆に、出力端子122のみ動作させ、出力端子121を未動作状態とするときも同様であり、周波数変換器102、局部発振器105、PLL回路106、出力バッファ回路103は、図示しない電源回路からのバイアス電源を遮断することにより未動作状態にする。これにより必要な回路のみ動作するので、消費電力の削減に寄与できる。   Conversely, when only the output terminal 122 is operated and the output terminal 121 is not operated, the frequency converter 102, the local oscillator 105, the PLL circuit 106, and the output buffer circuit 103 are supplied from a power supply circuit (not shown). The bias power supply is cut off to make it inoperative. As a result, only necessary circuits operate, which can contribute to reduction of power consumption.

(半導体集積回路チップ100aの変形例その2)
図4に示す半導体集積回路チップ100cは、上記の半導体集積回路チップ100aの変形例その2である。
(Modification Example 2 of Semiconductor Integrated Circuit Chip 100a)
A semiconductor integrated circuit chip 100c shown in FIG. 4 is a second modification of the semiconductor integrated circuit chip 100a.

同図に示す半導体集積回路チップ100cでは、2入力・2出力の2つの出力端子121、122が、ともにアンテナ107からの入力信号を使用している。   In the semiconductor integrated circuit chip 100c shown in the figure, two output terminals 121 and 122 having two inputs and two outputs both use an input signal from the antenna 107.

この場合、図示しない電源回路からのバイアス電源を遮断することにより電界効果トランジスタ118、119を未動作状態にすれば良い。これにより必要な回路のみ動作するので、消費電力の削減に寄与できる。   In this case, the field effect transistors 118 and 119 may be put into an inoperative state by cutting off a bias power supply from a power supply circuit (not shown). As a result, only necessary circuits operate, which can contribute to reduction of power consumption.

〔実施の形態2〕
図5は、本発明の半導体集積回路の他の実施形態である半導体集積回路チップ100dの構成を示す回路図である。
[Embodiment 2]
FIG. 5 is a circuit diagram showing a configuration of a semiconductor integrated circuit chip 100d which is another embodiment of the semiconductor integrated circuit of the present invention.

図5に示す半導体集積回路チップ100dは、スイッチマトリクス回路104、増幅器101、111のそれぞれの半導体基板上における配置が、上述した半導体集積回路チップ100a〜100cと異なっている。しかしながら、その他の構成については、上述した半導体集積回路チップ100a〜100cと同様であるのでここでは、その説明を省略する。   The semiconductor integrated circuit chip 100d shown in FIG. 5 is different from the semiconductor integrated circuit chips 100a to 100c described above in the arrangement of the switch matrix circuit 104 and the amplifiers 101 and 111 on the semiconductor substrate. However, since the other configuration is the same as that of the semiconductor integrated circuit chips 100a to 100c described above, the description thereof is omitted here.

半導体集積回路チップ100dでは、電界効果トランジスタ108、109、118、119を介して、半導体集積回路チップ100dの2つの入力端子に、互いに同一または異なる周波数の2つのRF信号が、スイッチマトリクス回路104に入力された後に、増幅器101、111に入力される。入力整合はスイッチマトリクス回路104にて行う。   In the semiconductor integrated circuit chip 100d, two RF signals having the same or different frequencies are supplied to the switch matrix circuit 104 via the field effect transistors 108, 109, 118, and 119 to the two input terminals of the semiconductor integrated circuit chip 100d. After being input, it is input to the amplifiers 101 and 111. Input matching is performed by the switch matrix circuit 104.

上記の構成によれば、複数のユーザが同時に異なる局部発振信号で、かつ異なる複数の受信信号の衛星放送を受信できる。例えば、本実施形態の半導体集積回路チップ100dを備えた2入力・2出力LNBコンバータでは、出力端子121が水平方向の偏波信号を受信しかつLO信号が9.75GHzを使用して受信している場合、出力端子122では、LO信号が10.6GHzを使用しながら水平方向の偏波信号を受信することができるようになる。また、他の例によれば、出力端子121が水平方向の偏波信号を受信しかつLO信号が9.75GHzを使用して受信している場合、出力端子122では、LO信号が9.75GHzを使用しながら垂直方向の偏波信号を受信することができる。   According to the above configuration, a plurality of users can simultaneously receive satellite broadcasts of different received signals with different local oscillation signals. For example, in the two-input / two-output LNB converter including the semiconductor integrated circuit chip 100d of this embodiment, the output terminal 121 receives a horizontally polarized signal and the LO signal is received using 9.75 GHz. The output terminal 122 can receive a horizontally polarized signal while using 10.6 GHz LO signal. Further, according to another example, when the output terminal 121 receives a horizontally polarized signal and the LO signal is received using 9.75 GHz, the LO signal is 9.75 GHz at the output terminal 122. Can be used to receive a vertically polarized signal.

(半導体集積回路チップ100dの変形例)
図6に示す半導体集積回路チップ100eは、上記の半導体集積回路チップ100dの変形例である。
(Modification of Semiconductor Integrated Circuit Chip 100d)
A semiconductor integrated circuit chip 100e shown in FIG. 6 is a modification of the semiconductor integrated circuit chip 100d.

同図に示す半導体集積回路チップ100eでは、2入力・2出力の2つの出力端子121、122が、ともにアンテナ107からの入力信号を使用している。この場合、図示しない電源回路からのバイアス電源を遮断することにより電界効果トランジスタ118、119を未動作状態にすれば良い。これにより必要な回路のみ動作するので、消費電力の削減に寄与できる。   In the semiconductor integrated circuit chip 100e shown in the figure, the two output terminals 121 and 122 having two inputs and two outputs both use the input signal from the antenna 107. In this case, the field effect transistors 118 and 119 may be put into an inoperative state by cutting off a bias power supply from a power supply circuit (not shown). As a result, only necessary circuits operate, which can contribute to reduction of power consumption.

〔実施の形態3〕
図7は、本発明の受信装置またはLNBコンバータの実施の一形態である半導体パッケージ200の構成を示す回路図である。
[Embodiment 3]
FIG. 7 is a circuit diagram showing a configuration of a semiconductor package 200 which is an embodiment of the receiving device or the LNB converter of the present invention.

同図に示すように、半導体パッケージ200は、増幅器(増幅部)201、211、周波数変換器202、212、出力バッファ回路(出力増幅回路)203、213、スイッチマトリクス回路204、局部発振器205、215、PLL回路206、216、アンテナ207、217、電界効果トランジスタ(増幅部)208、209、218、219、基準周波数発振器220、出力端子221、222、バイアス電源回路231、241、バイアス電圧の出力端子233〜236、および243〜246、高周波信号が入力される高周波信号RFIN1端子232、高周波信号RFIN2端子242を備えている。   As shown in the figure, the semiconductor package 200 includes amplifiers (amplification units) 201 and 211, frequency converters 202 and 212, output buffer circuits (output amplification circuits) 203 and 213, a switch matrix circuit 204, and local oscillators 205 and 215. , PLL circuits 206, 216, antennas 207, 217, field effect transistors (amplifiers) 208, 209, 218, 219, reference frequency oscillator 220, output terminals 221, 222, bias power supply circuits 231, 241 and bias voltage output terminals 233 to 236 and 243 to 246, a high frequency signal RFIN1 terminal 232 to which a high frequency signal is inputted, and a high frequency signal RFIN2 terminal 242 are provided.

半導体パッケージ200では、バイアス電源回路231および/または241から出力されるバイアス電圧の出力端子233〜236および243〜246が、高周波信号が入力される高周波信号RFIN1端子232および高周波信号RFIN2端子242を挟んだ外側に配置される。   In the semiconductor package 200, the bias voltage output terminals 233 to 236 and 243 to 246 output from the bias power supply circuit 231 and / or 241 sandwich the high frequency signal RFIN1 terminal 232 and the high frequency signal RFIN2 terminal 242 to which a high frequency signal is input. Placed outside.

なお、半導体パッケージ200における、増幅器201、211、周波数変換器202、212、出力バッファ回路203、213、スイッチマトリクス回路204、局部発振器205、215、PLL回路206、216、アンテナ207、217、電界効果トランジスタ208、209、218、219、基準周波数発振器220、出力端子221、222は、それぞれ上述した半導体集積回路チップ100a〜100cとほぼ同様の構成であるので、これらの構成については、その説明は省略する。また、半導体パッケージ200は、上述した半導体集積回路チップ100a〜100cに相当する構成に替えて、上述した半導体集積回路チップ100dまたは100eに相当する構成を備えていても良い。   In the semiconductor package 200, amplifiers 201 and 211, frequency converters 202 and 212, output buffer circuits 203 and 213, switch matrix circuit 204, local oscillators 205 and 215, PLL circuits 206 and 216, antennas 207 and 217, field effect The transistors 208, 209, 218, and 219, the reference frequency oscillator 220, and the output terminals 221 and 222 have substantially the same configuration as the above-described semiconductor integrated circuit chips 100a to 100c, respectively, and thus description thereof is omitted. To do. Further, the semiconductor package 200 may have a configuration corresponding to the above-described semiconductor integrated circuit chip 100d or 100e instead of the configuration corresponding to the above-described semiconductor integrated circuit chips 100a to 100c.

(バイアス電源回路231、241)
バイアス電源回路231、241は、2つのアンテナ207および217から高周波特性および低雑音性能に優れた電界効果トランジスタ208、209、218、219にそれぞれバイアス電源を供給するものである。
(Bias power supply circuits 231 and 241)
The bias power supply circuits 231 and 241 supply bias power to the field effect transistors 208, 209, 218, and 219 having excellent high frequency characteristics and low noise performance from the two antennas 207 and 217, respectively.

この構成では、図4または図6に示したように、電界効果トランジスタの制御が容易になるため、たとえば2入力・2出力LNBコンバータの2つの出力端子221、222が、ともにアンテナ207からの入力信号を使用するようにできる。例えば、この場合、バイアス電源回路231、241からのバイアス電源を遮断することにより電界効果トランジスタ218、219を未動作状態にすれば良い。これにより必要な回路のみ動作するので、消費電力の削減に寄与できる。また、電界効果トランジスタの電源供給を制御する回路を半導体集積回路に含めているので、LNBコンバータを実装した場合に実装部品を削減することができ、実装面積とコストの削減に寄与することができる。   In this configuration, as shown in FIG. 4 or FIG. 6, the field effect transistor can be easily controlled. For example, the two output terminals 221 and 222 of the 2-input / 2-output LNB converter are both input from the antenna 207. The signal can be used. For example, in this case, the field effect transistors 218 and 219 may be brought into an inoperative state by cutting off the bias power supply from the bias power supply circuits 231 and 241. As a result, only necessary circuits operate, which can contribute to reduction of power consumption. In addition, since a circuit for controlling the power supply of the field effect transistor is included in the semiconductor integrated circuit, mounting components can be reduced when the LNB converter is mounted, which can contribute to a reduction in mounting area and cost. .

〔本発明の別の表現〕
また、本発明は以下のように表現することもできる。
[Another expression of the present invention]
The present invention can also be expressed as follows.

すなわち、本発明の半導体集積回路は、2つの異なるアンテナから入感する信号を増幅する2並列以上の電界効果トランジスタを経由して、同一半導体基板上に2つの異なる高周波信号が入力し、上記半導体基板上に形成される局部発信器から出力される局部発振信号により周波数変換されて、中間周波数信号が出力される半導体集積回路において、
同一半導体基板上に、半導体集積回路周波数変換を行う周波数変換器および上記局部発振器を2つずつ形成されていても良い。
That is, the semiconductor integrated circuit of the present invention receives two different high-frequency signals on the same semiconductor substrate via two or more parallel field effect transistors that amplify signals received from two different antennas. In a semiconductor integrated circuit in which a frequency is converted by a local oscillation signal output from a local oscillator formed on a substrate and an intermediate frequency signal is output,
Two frequency converters for performing frequency conversion of a semiconductor integrated circuit and two local oscillators may be formed on the same semiconductor substrate.

また、本発明の半導体集積回路は、2つの異なる上記局部発振器が同一またはそれぞれ異なる周波数の信号を発信しても良い。   In the semiconductor integrated circuit of the present invention, two different local oscillators may transmit signals having the same or different frequencies.

また、本発明の半導体集積回路は、2つの異なる上記第1、第2の局部発振器を制御する第1、第2のPLL回路をそれぞれ2つ形成し、その2つの上記PLL回路は1つの基準発振器の発振周波数を参照しても良い。   Further, the semiconductor integrated circuit of the present invention forms two first and second PLL circuits for controlling two different first and second local oscillators, and the two PLL circuits are one reference. You may refer to the oscillation frequency of the oscillator.

また、本発明の半導体集積回路は、上記第1、第2のPLL回路と上記第1、第2の局部発振器は、基準発振器と異なる電源回路から電源を供給されており、上記第1のPLL回路と第1の局部発振器が動作している間に、上記第2のPLL回路と第2の局部発振器には電源供給を止めることにより未動作になる状態があり得ても良い。   In the semiconductor integrated circuit of the present invention, the first and second PLL circuits and the first and second local oscillators are supplied with power from a power supply circuit different from the reference oscillator, and the first PLL While the circuit and the first local oscillator are operating, the second PLL circuit and the second local oscillator may be in a non-operating state by stopping power supply.

また、本発明の半導体集積回路は、上記第1、第2のPLL回路、上記第1、第2の局部発振器、第1、第2の周波数変換器、第1、第2の出力増幅回路を含み、第1のPLL回路、上記第1の局部発振器の電源供給が止められ未動作状態になったときに、上記第1の周波数変換器と上記第1の出力増幅回路の電源も供給が止められ未動作状態になっても良い。   The semiconductor integrated circuit according to the present invention includes the first and second PLL circuits, the first and second local oscillators, the first and second frequency converters, and the first and second output amplifier circuits. In addition, when the power supply of the first PLL circuit and the first local oscillator is stopped and becomes inoperative, the power supply of the first frequency converter and the first output amplifier circuit is also stopped. May be in an inoperative state.

また、本発明の半導体集積回路は、2つの異なるアンテナから入感する信号を増幅する2並列の電界効果トランジスタを経由して、同一半導体基板上に2つの異なる高周波信号が入力し、上記半導体基板上に形成される局部発信器から出力される局部発振信号により周波数変換されて、中間周波数信号が出力される半導体集積回路において、同一半導体基板上に、周波数変換を行う第1、第2の周波数変換器の入力端子へ、上記半導体基板上に入力される2つの入力端子から、それぞれの信号を振り分けるスイッチマトリクス回路を有していても良い。   The semiconductor integrated circuit according to the present invention receives two different high-frequency signals on the same semiconductor substrate via two parallel field effect transistors that amplify signals received from two different antennas. First and second frequencies for frequency conversion on the same semiconductor substrate in a semiconductor integrated circuit that is frequency-converted by a local oscillation signal output from a local oscillator formed thereon and outputs an intermediate frequency signal You may have the switch matrix circuit which distributes each signal from the two input terminals input on the said semiconductor substrate to the input terminal of a converter.

また、本発明の半導体集積回路は、上記スイッチマトリクス回路の前段に、入力整合回路を有する第1、第2の低雑音増幅器を有していても良い。   In addition, the semiconductor integrated circuit of the present invention may have first and second low noise amplifiers having an input matching circuit in the previous stage of the switch matrix circuit.

また、本発明の半導体集積回路は、上記第1、第2の周波数変換器のいずれかに供給する信号が、半導体集積回路の2つの入力のうち、いずれも一方の入力端子であるとき、他方の入力端子に信号を供給する複数の上記電界効果トランジスタおよび半導体集積回路に形成されている低雑音増幅器の電源は供給されずに未動作となっても良い。   In the semiconductor integrated circuit of the present invention, when the signal supplied to one of the first and second frequency converters is one of the two inputs of the semiconductor integrated circuit, the other The plurality of field effect transistors that supply signals to the input terminals of the low-noise amplifiers formed in the semiconductor integrated circuit may not be supplied without being supplied.

また、本発明の半導体集積回路は、複数の上記電界効果トランジスタに電源を供給する電源回路は、上記半導体集積回路上に形成し、複数の上記電界効果トランジスタに電源を供給しても良い。   In the semiconductor integrated circuit of the present invention, a power supply circuit that supplies power to the plurality of field effect transistors may be formed on the semiconductor integrated circuit, and power may be supplied to the plurality of field effect transistors.

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
[Additional Notes]
The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、衛星放送アンテナに用いられる半導体集積回路、受信装置、およびLNBコンバータ等に適用できる。   The present invention can be applied to semiconductor integrated circuits, receivers, LNB converters, and the like used for satellite broadcast antennas.

51、61 入力端子
52〜55 スイッチ回路
56、66 出力端子
100a〜100e 半導体集積回路チップ(半導体集積回路)
101、111 増幅器(増幅部、低雑音増幅器)
102、112 周波数変換器
103、113出力バッファ回路(出力増幅回路)
104 スイッチマトリクス回路
105、115 局部発振器
106、116 PLL回路
107、117 アンテナ
108、109、118、119 電界効果トランジスタ(増幅部、低雑音増幅器)
120 基準周波数発振器
121、122 出力端子
200 半導体パッケージ(受信装置、LNBコンバータ)
201、211 増幅器(増幅部、低雑音増幅器)
202、212 周波数変換器
203、213出力バッファ回路(出力増幅回路)
204 スイッチマトリクス回路
205、215 局部発振器
206、216 PLL回路
207、217 アンテナ
208、209、218、219 電界効果トランジスタ(増幅部、低雑音増幅器)
220 基準周波数発振器
221、222 出力端子
231、241 バイアス電源回路(電源回路)
232 高周波信号RFIN1端子
233〜236 出力端子
242 高周波信号RFIN2端子
243〜246 出力端子
51, 61 Input terminal 52-55 Switch circuit 56, 66 Output terminal 100a-100e Semiconductor integrated circuit chip (semiconductor integrated circuit)
101, 111 amplifier (amplifier, low noise amplifier)
102, 112 Frequency converter 103, 113 Output buffer circuit (output amplifier circuit)
104 Switch matrix circuit 105, 115 Local oscillator 106, 116 PLL circuit 107, 117 Antenna 108, 109, 118, 119 Field effect transistor (amplifier, low noise amplifier)
120 Reference frequency oscillator 121, 122 Output terminal 200 Semiconductor package (receiver, LNB converter)
201, 211 Amplifier (amplifier, low noise amplifier)
202, 212 Frequency converter 203, 213 Output buffer circuit (output amplifier circuit)
204 Switch matrix circuit 205, 215 Local oscillator 206, 216 PLL circuit 207, 217 Antenna 208, 209, 218, 219 Field effect transistor (amplifier, low noise amplifier)
220 Reference frequency oscillator 221, 222 Output terminal 231, 241 Bias power supply circuit (power supply circuit)
232 High-frequency signal RFIN1 terminal 233-236 Output terminal 242 High-frequency signal RFIN2 terminal 243-246 Output terminal

Claims (10)

互いに並列する複数のアンテナのそれぞれから受信した同一の周波数を有する複数の受信信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の受信信号、をそれぞれ増幅した複数の高周波信号、をそれぞれ出力する複数の増幅部と、
互いに同一の周波数を有する複数の局部発振信号、または、少なくとも2つの信号が互いに異なる周波数を有する複数の局部発振信号をそれぞれ発信する複数の局部発信器と、
上記複数の増幅部のそれぞれから出力される上記複数の高周波信号のいずれかを、上記複数の局部発信器のいずれかから出力される局部発振信号により変換した、複数の中間周波数信号をそれぞれ出力する複数の周波数変換器と、が同一の半導体基板上に形成されていることを特徴とする半導体集積回路。
A plurality of high-frequency signals obtained by amplifying a plurality of reception signals having the same frequency received from each of a plurality of antennas parallel to each other or a plurality of reception signals having different frequencies from each other are output. A plurality of amplification units,
A plurality of local oscillators for transmitting a plurality of local oscillation signals having the same frequency, or a plurality of local oscillation signals for which at least two signals have different frequencies from each other;
A plurality of intermediate frequency signals obtained by converting any one of the plurality of high-frequency signals output from each of the plurality of amplifiers by a local oscillation signal output from any of the plurality of local oscillators are output. A semiconductor integrated circuit, wherein the plurality of frequency converters are formed on the same semiconductor substrate.
上記複数の局部発振器のそれぞれを制御する複数のPLL回路が上記同一の基板上に形成されており、
上記複数のPLL回路が、互いに単一の基準発振器の発振周波数を参照するように構成されていることを特徴とする請求項1に記載の半導体集積回路。
A plurality of PLL circuits for controlling each of the plurality of local oscillators are formed on the same substrate,
2. The semiconductor integrated circuit according to claim 1, wherein the plurality of PLL circuits are configured to refer to an oscillation frequency of a single reference oscillator.
上記複数のPLL回路、および、上記複数の局部発振器は、電源回路から電源を供給されており、
上記複数のPLL回路のいずれか少なくとも1つと、上記複数の局部発振器のいずれか少なくとも1つと、が動作している間、
上記複数のPLL回路のうちの残りのPLL回路のいずれか少なくとも1つと、上記複数の局部発振器のうちの残りの局部発振器のいずれか少なくとも1つと、が上記電源回路からの電源の供給を遮断されることにより未動作状態となるように構成されていることを特徴とする請求項2に記載の半導体集積回路。
The plurality of PLL circuits and the plurality of local oscillators are supplied with power from a power circuit,
While at least one of the plurality of PLL circuits and at least one of the plurality of local oscillators are operating,
At least one of the remaining PLL circuits of the plurality of PLL circuits and at least one of the remaining local oscillators of the plurality of local oscillators are cut off from the supply of power from the power circuit. The semiconductor integrated circuit according to claim 2, wherein the semiconductor integrated circuit is configured to be in an inoperative state.
上記複数の周波数変換器の出力側に接続される複数の出力増幅回路を備えており、
上記電源回路からの電源の供給を遮断されることにより上記複数のPLL回路のいずれか少なくとも1つ、および、上記複数の局部発振器のいずれか少なくとも1つが未動作状態になったときに、上記複数の周波数変換器のいずれか少なくとも1つ、および、上記複数の出力増幅回路のいずれか少なくとも1つが、上記電源回路からの電源の供給を遮断されることにより未動作状態となるように構成されていることを特徴とする請求項3に記載の半導体集積回路。
A plurality of output amplifier circuits connected to the output side of the plurality of frequency converters;
When at least one of the plurality of PLL circuits and at least one of the plurality of local oscillators are in an inoperative state by shutting off the supply of power from the power supply circuit, the plurality of PLL circuits At least one of the frequency converters and at least one of the plurality of output amplifier circuits are configured to be in an inoperative state when the supply of power from the power supply circuit is cut off. The semiconductor integrated circuit according to claim 3.
上記複数の増幅部のそれぞれの出力端子に接続された複数の入力端子と、
上記複数の周波数変換器のそれぞれの入力端子に接続された複数の出力端子と、を備え、
上記複数の入力端子から入力される上記複数の高周波信号のそれぞれを、上記複数の出力端子のいずれかに振り分けるスイッチマトリクス回路を備えていることを特徴とする請求項1から4までのいずれか1項に記載の半導体集積回路。
A plurality of input terminals connected to respective output terminals of the plurality of amplifying units;
A plurality of output terminals connected to respective input terminals of the plurality of frequency converters,
5. The switch matrix circuit according to claim 1, further comprising: a switch matrix circuit that distributes each of the plurality of high-frequency signals input from the plurality of input terminals to one of the plurality of output terminals. The semiconductor integrated circuit according to Item.
上記複数の増幅部のそれぞれが、入力整合回路を有する低雑音増幅器を含んでいることを特徴とする請求項1から5までのいずれか1項に記載の半導体集積回路。   6. The semiconductor integrated circuit according to claim 1, wherein each of the plurality of amplifying units includes a low noise amplifier having an input matching circuit. 上記複数の高周波信号のいずれかが、上記スイッチマトリクス回路の上記複数の入力端子のうちの少なくとも1つの入力端子から入力されたときに、
上記複数の増幅部のうち、上記スイッチマトリクス回路の残りの入力端子に接続されているいずれか少なくとも1つの増幅部が、電源回路からの電源の供給を遮断されることにより未動作状態となるように構成されていることを特徴とする請求項5に記載の半導体集積回路。
When any one of the plurality of high-frequency signals is input from at least one input terminal of the plurality of input terminals of the switch matrix circuit,
Among the plurality of amplification units, at least one of the amplification units connected to the remaining input terminals of the switch matrix circuit is brought into an inoperative state when the supply of power from the power supply circuit is cut off. 6. The semiconductor integrated circuit according to claim 5, wherein the semiconductor integrated circuit is configured as follows.
上記複数の増幅部のそれぞれに電源を供給する電源回路が、上記同一の半導体基板上に形成されていることを特徴とする請求項6に記載の半導体集積回路。   The semiconductor integrated circuit according to claim 6, wherein a power supply circuit that supplies power to each of the plurality of amplifiers is formed on the same semiconductor substrate. 請求項1から8までのいずれか1項に記載の半導体集積回路を備えていることを特徴とする受信装置。   A receiving apparatus comprising the semiconductor integrated circuit according to claim 1. 請求項1から8までのいずれか1項に記載の半導体集積回路を備えていることを特徴とするLNBコンバータ。   An LNB converter comprising the semiconductor integrated circuit according to any one of claims 1 to 8.
JP2012135182A 2012-06-14 2012-06-14 Semiconductor integrated circuit, receiving apparatus and lnb converter Pending JP2013258658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012135182A JP2013258658A (en) 2012-06-14 2012-06-14 Semiconductor integrated circuit, receiving apparatus and lnb converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012135182A JP2013258658A (en) 2012-06-14 2012-06-14 Semiconductor integrated circuit, receiving apparatus and lnb converter

Publications (1)

Publication Number Publication Date
JP2013258658A true JP2013258658A (en) 2013-12-26

Family

ID=49954716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012135182A Pending JP2013258658A (en) 2012-06-14 2012-06-14 Semiconductor integrated circuit, receiving apparatus and lnb converter

Country Status (1)

Country Link
JP (1) JP2013258658A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021524701A (en) * 2018-07-11 2021-09-13 ベステル エレクトロニク サナイー ベ ティカレト エー.エス. Satellite dish LNB, satellite dish receiver, and operation method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021524701A (en) * 2018-07-11 2021-09-13 ベステル エレクトロニク サナイー ベ ティカレト エー.エス. Satellite dish LNB, satellite dish receiver, and operation method
JP7264985B2 (en) 2018-07-11 2023-04-25 ベステル エレクトロニク サナイー ベ ティカレト エー.エス. Method of operating LNB, LNB, recording medium storing computer program, method of operating satellite signal receiver, and satellite signal receiver

Similar Documents

Publication Publication Date Title
US9374121B2 (en) Transceiver with super-heterodyne and zero intermediate frequency (ZIF) topologies
US8614594B2 (en) Downconverter, downconverter IC, and method for controlling the downconverter
US20120120991A1 (en) Base station antenna device embedded with transmission and receiving module
US10135478B2 (en) Wideband millimeter-wave frontend integrated circuit
US20120021697A1 (en) Radio frequency signal processing circuit and quadrature power amplifier
JPH09200070A (en) Reception circuit
CN108141258B (en) Analog processing system for massive MIMO
CN111510172A (en) Receiver with multiple tuners and method and system for radio reception
US10944438B2 (en) Communication unit
KR20210025044A (en) Broadband millimeter-wave front-end integrated circuit
CN103023435A (en) Low noise converter of satellite broadcasting receiver
JP2013258658A (en) Semiconductor integrated circuit, receiving apparatus and lnb converter
US11888507B2 (en) Wideband receivers and methods of operation
US20190356362A1 (en) Mimo transceiver array for multi-band millimeter-wave 5g communication
JP2010268296A (en) Broadcasting satellite receiving converter ic, broadcasting satellite receiving converter, and broadcasting satellite receiving antenna
JPWO2018037687A1 (en) Receiving device and receiving system
US11171682B2 (en) Dual polarization millimeter-wave frontend integrated circuit
US9998152B2 (en) Receiver front end arrangement, multi-band receiver and base station
CN115668758A (en) Tracker module, power amplification module, high-frequency module, and communication device
TWI382675B (en) Rf siganl receiving apparatus
JP3680927B2 (en) Converter for satellite broadcasting reception
US11942971B2 (en) Split chaining for large phase array systems
KR20110131577A (en) Multi-function chip of transmitting/receiving module
JP4486608B2 (en) Microwave band radio transmitter, microwave band radio receiver and microwave band radio transceiver system
KR101408069B1 (en) Dual channel receiver and phased array antenna having the same