JP2013258319A - Method for forming extremely shallow junction - Google Patents

Method for forming extremely shallow junction Download PDF

Info

Publication number
JP2013258319A
JP2013258319A JP2012133922A JP2012133922A JP2013258319A JP 2013258319 A JP2013258319 A JP 2013258319A JP 2012133922 A JP2012133922 A JP 2012133922A JP 2012133922 A JP2012133922 A JP 2012133922A JP 2013258319 A JP2013258319 A JP 2013258319A
Authority
JP
Japan
Prior art keywords
silicon substrate
plasma
shallow junction
neon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012133922A
Other languages
Japanese (ja)
Inventor
Kazuhiko Tonari
嘉津彦 隣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2012133922A priority Critical patent/JP2013258319A/en
Publication of JP2013258319A publication Critical patent/JP2013258319A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To propose a method for forming an extremely shallow junction, high in mass productivity.SOLUTION: A method for forming an extremely shallow junction includes: a first step of introducing phosphorous radicals 21 as impurities into a silicon substrate S to make the surface amorphous; and a second step of recrystallizing the silicon substrate surface 23 having been made amorphous by a solid phase epitaxial growth method to form an extremely shallow junction 24. In the first step, the surface of the silicon substrate S is exposed to plasma of gas mainly comprising neon.

Description

本発明は、処理対象物の内部に不純物を導入して処理対象物の表面をアモルファス化し、このアモルファス化した処理対象物の表面を再結晶化して極浅接合を形成する極浅接合の形成方法に関する。   The present invention provides an ultra-shallow junction forming method in which impurities are introduced into a processing object to make the surface of the processing object amorphous, and the surface of the amorphous processing object is recrystallized to form an ultra-shallow junction. About.

半導体デバイスの1つである電界効果トランジスタでは、そのゲート長が短くなると、トランジスタのオフ動作時に漏れ電流が流れる短チャネル効果が起こることが知られており、この短チャネル効果を抑制するために、ソース/ドレイン領域に比べて基板表面からの深さが浅い極浅接合(エクステンション領域)を形成することが知られている。   In a field effect transistor that is one of semiconductor devices, it is known that when the gate length is shortened, a short channel effect in which a leakage current flows when the transistor is turned off occurs. In order to suppress this short channel effect, It is known to form an ultra-shallow junction (extension region) having a shallower depth from the substrate surface than the source / drain regions.

従来、極浅接合の形成方法として、基板内部に不純物を導入して基板表面をアモルファス化し、このアモルファス化した基板表面を熱処理により再結晶化することが一般に知られている。不純物の導入方法の1つとしては、所謂プラズマドーピング法が例えば特許文献1で知られている。この方法では、基板を配置した真空処理室内に不純物を含むガスのプラズマを発生させ、これに併せて基板にバイアス電位を印加して、プラズマ中の不純物のイオンを基板に向かって引き込むことで、不純物を導入する。   Conventionally, as a method for forming an ultra-shallow junction, it is generally known that impurities are introduced into a substrate to make the substrate surface amorphous, and the amorphous substrate surface is recrystallized by heat treatment. As one of the impurity introduction methods, a so-called plasma doping method is known, for example, in Patent Document 1. In this method, a plasma of an impurity-containing gas is generated in a vacuum processing chamber in which the substrate is arranged, and a bias potential is applied to the substrate in conjunction with this, and ions of the impurity in the plasma are drawn toward the substrate. Impurities are introduced.

他方、再結晶化法としては、フラッシュアニールやレーザアニールに代えて、固相エピタキシャル成長法が一般に用いられるようになっている。固相エピタキシャル成長法を用いると、基板表面の再結晶化をより低温で行うことができ、基板内部に導入された不純物が深さ方向に拡散することを抑制できるため、極浅接合を形成する場合に有効である。然し、ヘリウムガスを添加したガスのプラズマで不純物を導入すると、基板内部に不純物と共にヘリウム原子も導入され、この導入されたヘリウム原子が、再結晶化の速度を著しく低下させる。このため、再結晶化に要する時間が長くなり、量産性が低下するという問題がある。   On the other hand, as a recrystallization method, a solid phase epitaxial growth method is generally used instead of flash annealing or laser annealing. When using the solid phase epitaxial growth method, the recrystallization of the substrate surface can be performed at a lower temperature, and impurities introduced into the substrate can be prevented from diffusing in the depth direction. It is effective for. However, when impurities are introduced by plasma of a gas to which helium gas is added, helium atoms are also introduced into the substrate along with the impurities, and the introduced helium atoms significantly reduce the recrystallization rate. For this reason, there is a problem that the time required for recrystallization becomes long and mass productivity is lowered.

特開2004−128210号公報JP 2004-128210 A

本発明は、以上の点に鑑み、量産性の高い極浅接合の形成方法を提供することをその課題とする。   In view of the above points, an object of the present invention is to provide a method for forming an ultra-shallow junction with high mass productivity.

上記課題を解決するため、本発明の極浅接合の形成方法は、処理対象物に不純物を導入してその表面をアモルファス化する第1工程と、このアモルファス化した処理対象物表面を固相エピタキシャル成長法により再結晶化して極浅接合を形成する第2工程とを含み、第1工程でネオンを主体とするガスのプラズマに処理対象物の表面を曝すことを特徴とする。なお、本発明において、ネオンを主体とするガスのプラズマとは、プラズマ中のネオンイオンの組成が50%以上のプラズマをいうものとする。また、アモルファス化した処理対象物表面とは、厳密な処理対象物の表面だけでなく、不純物が注入されて結晶構造が壊れる表層を含むものとする。   In order to solve the above-mentioned problems, a method for forming an ultra-shallow junction according to the present invention includes a first step of introducing impurities into a processing object to make the surface amorphous, and solid-phase epitaxial growth of the amorphized processing object surface. And a second step of forming an ultra-shallow junction by recrystallization by a method, wherein the surface of the object to be processed is exposed to plasma of a gas mainly composed of neon in the first step. In the present invention, the gas plasma mainly composed of neon means a plasma in which the composition of neon ions in the plasma is 50% or more. Further, the amorphized processing target surface includes not only a strict processing target surface but also a surface layer in which impurities are implanted to break the crystal structure.

本発明によれば、処理対象物をシリコン基板とし、導入する不純物をリンとする場合を例に説明すると、第1工程では、例えば、ネオンガスを主体とし、リンを含有するホスフィンガスを含むガスを用いて、シリコン基板の内部にリンを導入することで、リンはシリコン原子と衝突しながらシリコン基板内部に導入される。このとき、ネオンを主体とするガスのプラズマにシリコン基板表面を曝すことで、シリコン基板表面を確実にアモルファス化できる。そして、アモルファス化したシリコン基板表面を第2工程にて固相エピタキシャル成長法により再結晶化することで、n型の極浅接合が形成される。   According to the present invention, the case where the object to be processed is a silicon substrate and the impurity to be introduced is phosphorus will be described as an example. In the first step, for example, a gas mainly containing neon gas and containing phosphine gas containing phosphorus is used. The phosphorus is introduced into the silicon substrate while colliding with silicon atoms by introducing phosphorus into the silicon substrate. At this time, by exposing the silicon substrate surface to a plasma of a gas mainly composed of neon, the silicon substrate surface can be reliably amorphized. Then, the amorphous silicon substrate surface is recrystallized by solid phase epitaxial growth in the second step, thereby forming an n-type ultra-shallow junction.

ここで、第1工程においてネオンを主体とするガスのプラズマにシリコン基板表面を曝すため、シリコン基板内部にリンと共にネオン原子も導入されるが、この導入されたネオン原子は、固相エピタキシャル成長法による再結晶化速度を殆ど低下させないため、固相エピタキシャル成長法によるシリコン基板表面の再結晶化が短時間で達成できる。従って、高い量産性で極浅接合を形成できる。   Here, in order to expose the silicon substrate surface to the plasma of gas mainly composed of neon in the first step, neon atoms are also introduced into the silicon substrate together with phosphorus. The introduced neon atoms are obtained by solid phase epitaxial growth. Since the recrystallization rate is hardly lowered, recrystallization of the silicon substrate surface by the solid phase epitaxial growth method can be achieved in a short time. Therefore, an ultra-shallow junction can be formed with high mass productivity.

本発明において、第1工程にて、前記不純物を含むガスのプラズマを発生させて前記不純物のラジカルを処理対象物表面に堆積し、前記ネオンを主体とするガスのプラズマを発生させ、プラズマ中のネオンイオンを前記処理対象物表面に引き込むことが好ましい。これによれば、処理対象物表面に堆積するラジカルの面内分布と、処理対象物表面に引き込まれるネオンイオンの面内分布とが独立して制御可能となり、処理対象物内部に不純物を均一に導入できる。しかも、処理対象物内部に不純物を均一に導入すべく複雑な条件に設定した1つの工程で不純物を導入する場合に比べて、不純物の導入に要する時間を短くできる。そして、不純物ラジカルを堆積する際に希釈ガスを用いず、ネオンイオンのみを処理対象物表面に引き込むようにすれば、処理対象物内に不純物とネオン原子以外のものが導入されず、再結晶化に要する時間も短くできるため、上記不純物導入時間を短くできることと相俟って、量産性をより一層向上させることができる。   In the present invention, in the first step, a plasma of the gas containing the impurity is generated, radicals of the impurity are deposited on the surface of the object to be processed, a plasma of the gas mainly composed of neon is generated, It is preferable to draw neon ions into the surface of the object to be treated. According to this, the in-plane distribution of radicals deposited on the surface of the object to be processed and the in-plane distribution of neon ions drawn into the surface of the object to be processed can be controlled independently, and impurities can be uniformly distributed inside the object to be processed. Can be introduced. In addition, the time required for introducing the impurities can be shortened as compared with the case where the impurities are introduced in one process set to complicated conditions so as to uniformly introduce the impurities into the object to be processed. Then, when depositing impurity radicals, without using a dilution gas, only neon ions are drawn into the surface of the object to be processed, so that other than impurities and neon atoms are not introduced into the object to be processed, and recrystallization is performed. Since the time required for this can be shortened, combined with the fact that the impurity introduction time can be shortened, the mass productivity can be further improved.

本発明において、第1工程にて処理対象物を10℃以下に冷却すれば、不純物導入の際に処理対象物の一部が結晶化することを防止できてよい。   In the present invention, if the object to be treated is cooled to 10 ° C. or lower in the first step, it may be possible to prevent a part of the object to be crystallized during the introduction of impurities.

本発明の実施形態の極浅接合の形成方法に用いられるプラズマ処理装置の構成を模式的に示す図。The figure which shows typically the structure of the plasma processing apparatus used for the formation method of the ultra-shallow junction of embodiment of this invention. 図2(A)〜(C)は、不純物を導入する工程を説明する図。2A to 2C are diagrams illustrating a process of introducing impurities. 図3(A)及び(B)は、本発明の実験結果を示すSTEM写真。3A and 3B are STEM photographs showing the experimental results of the present invention. 本発明の実験結果を示す図。The figure which shows the experimental result of this invention. 本発明の実験結果を示す図。The figure which shows the experimental result of this invention.

以下、図面を参照して、処理対象物をシリコン基板とし、その内部にリンを導入し、導入したリンを活性化して極浅接合を形成する本発明の実施形態の極浅接合の形成方法を説明する。   Hereinafter, referring to the drawings, a method for forming an ultra-shallow junction according to an embodiment of the present invention in which an object to be processed is a silicon substrate, phosphorus is introduced therein, and the introduced phosphorus is activated to form an ultra-shallow junction. explain.

図1を参照して、Mは、シリコン基板の内部にリンを導入するICP(誘導結合プラズマ)型のプラズマ処理装置であり、このプラズマ処理装置Mは、真空雰囲気の形成が可能な真空チャンバ1を備えている。   Referring to FIG. 1, M is an ICP (inductively coupled plasma) type plasma processing apparatus for introducing phosphorus into a silicon substrate. This plasma processing apparatus M is a vacuum chamber 1 capable of forming a vacuum atmosphere. It has.

真空チャンバ1の上部は石英などの誘電体からなる円筒部2によって構成され、この円筒部2はプラズマ発生部として機能する。円筒部2の外側には、円筒部2内に磁気中性線(NLD)を形成可能な3つのリング状の磁場コイル3、4及び5が配置されている。円筒部2と磁場コイル3乃至5との間には、ループ状のアンテナコイル6が配置されている。アンテナコイル6には、コンデンサ7を介して高周波電源8に接続され、プラズマ生成のための高周波電力を投入できるようになっている。   The upper part of the vacuum chamber 1 is constituted by a cylindrical part 2 made of a dielectric such as quartz, and this cylindrical part 2 functions as a plasma generating part. Three ring-shaped magnetic field coils 3, 4, and 5 that can form a magnetic neutral line (NLD) in the cylindrical portion 2 are disposed outside the cylindrical portion 2. Between the cylindrical portion 2 and the magnetic field coils 3 to 5, a loop-shaped antenna coil 6 is disposed. The antenna coil 6 is connected to a high frequency power source 8 via a capacitor 7 so that high frequency power for plasma generation can be input.

円筒部2の上部開口は天板9により塞がれており、この天板9には真空チャンバ1内にガスを導入するガス導入口10が設けられている。ガス導入口10の他端は、図示省略したガス管及びマスフローコントローラを介してガス源に連通している。これにより、ガスを流量制御して真空チャンバ1内に導入できるようになっている。本実施形態では、第1のガス源がリンを含むホスフィンガスからなり、第2のガス源がネオンガスからなる。   The upper opening of the cylindrical portion 2 is closed by a top plate 9, and the top plate 9 is provided with a gas introduction port 10 for introducing gas into the vacuum chamber 1. The other end of the gas inlet 10 communicates with a gas source via a gas pipe and a mass flow controller (not shown). Thus, the gas can be introduced into the vacuum chamber 1 with the flow rate controlled. In the present embodiment, the first gas source is made of phosphine gas containing phosphorus, and the second gas source is made of neon gas.

真空チャンバ1の底部には、絶縁体部材11を介して電極12が配置され、図外の搬送ロボットを用いて搬送したシリコン基板Sを電極12の基板載置面たる上面に載置できるようになっている。電極12は、図示省略の冷媒循環経路が設けられており、シリコン基板Sを所定温度(例えば、10℃以下)に冷却できるようになっている。電極12には、ブロッキングコンデンサ13を介して高周波電源14が接続され、バイアス電位を印加できるようになっている。電極12外側の真空チャンバ1の側壁には排気管15が接続されている。排気管15は、図示省略したターボ分子ポンプやロータリポンプやコンダクタンス可変バルブ等からなる真空排気手段に通じている。   An electrode 12 is disposed on the bottom of the vacuum chamber 1 via an insulator member 11 so that the silicon substrate S transported using a transport robot (not shown) can be placed on the upper surface of the electrode 12 as a substrate placement surface. It has become. The electrode 12 is provided with a refrigerant circulation path (not shown) so that the silicon substrate S can be cooled to a predetermined temperature (for example, 10 ° C. or less). A high frequency power source 14 is connected to the electrode 12 via a blocking capacitor 13 so that a bias potential can be applied. An exhaust pipe 15 is connected to the side wall of the vacuum chamber 1 outside the electrode 12. The exhaust pipe 15 communicates with a vacuum exhaust means including a turbo molecular pump, a rotary pump, a conductance variable valve, etc. (not shown).

ガス導入口10から真空チャンバ1内にガスを供給すると共に、上下の磁場コイル3、5に同一方向の電流を流し、中間の磁場コイル4に逆方向の電流を流すと、真空の円筒部2内に環状の磁気中性線16が形成される。この状態でアンテナコイル6に高周波電力を供給すると、磁気中性線16に沿ってプラズマが発生する。   When gas is supplied from the gas inlet 10 into the vacuum chamber 1, current in the same direction is passed through the upper and lower magnetic field coils 3, 5, and current in the opposite direction is passed through the intermediate magnetic field coil 4, An annular magnetic neutral wire 16 is formed therein. When high frequency power is supplied to the antenna coil 6 in this state, plasma is generated along the magnetic neutral line 16.

ここで、磁場コイル3、5に流す電流の電流値と、中間の磁場コイル4に流す電流の電流値とを適宜調整することで、上記磁気中性線16の水平方向の広がりが変化するため、プラズマの広がり分布を制御することができる。以下、図2も参照して、本実施形態の極浅接合の形成方法について、上記プラズマ処理装置Mを用いてシリコン基板Sにリンを導入してその表面をアモルファス化し、このアモルファス化したシリコン基板S表面を固相エピタキシャル成長法により再結晶化してn型の極浅接合を形成する場合を例に説明する。   Here, by appropriately adjusting the current value of the current flowing through the magnetic field coils 3 and 5 and the current value of the current flowing through the intermediate magnetic field coil 4, the horizontal spread of the magnetic neutral line 16 changes. The plasma spread distribution can be controlled. Hereinafter, with reference to FIG. 2 as well, in the ultra-shallow junction forming method of the present embodiment, phosphorus is introduced into the silicon substrate S using the plasma processing apparatus M to make its surface amorphous, and this amorphous silicon substrate. An example will be described in which the S surface is recrystallized by solid phase epitaxial growth to form an n-type ultra-shallow junction.

先ず、真空排気手段を作動させて真空チャンバ1を所定の真空度(例えば、10−3Pa以下)まで真空引きした状態で、図外の搬送ロボットを用いてシリコン基板Sを搬送し、シリコン基板Sを電極12上に載置する。そして、ガス導入口10から真空チャンバ1内に、ネオンガスとリンを含むホスフィン(PH)ガスを供給する。これに併せて、上下の磁場コイル3、5に同一方向の電流を流すと共に、中間の磁場コイル4に逆方向の電流を流すことにより、円筒部2内に磁気中性線16を形成する。さらに、高周波電源8からアンテナコイル6に高周波電力を投入することにより、磁気中性線16に沿ってプラズマが生成する。このとき、電極12に負のバイアス電位を印加しないため、プラズマ中のイオン(P,PH ,Ne)はシリコン基板Sに引き込まれず、図2(A)に示すように、リンラジカル21のシリコン基板S表面への堆積が支配的となる。 First, in a state where the vacuum evacuation means is operated and the vacuum chamber 1 is evacuated to a predetermined degree of vacuum (for example, 10 −3 Pa or less), the silicon substrate S is transferred using a transfer robot (not shown). S is placed on the electrode 12. Then, phosphine (PH 3 ) gas containing neon gas and phosphorus is supplied from the gas inlet 10 into the vacuum chamber 1. At the same time, a current in the same direction is supplied to the upper and lower magnetic field coils 3 and 5 and a current in the opposite direction is supplied to the intermediate magnetic field coil 4, thereby forming the magnetic neutral wire 16 in the cylindrical portion 2. Further, plasma is generated along the magnetic neutral line 16 by applying high frequency power from the high frequency power supply 8 to the antenna coil 6. At this time, since a negative bias potential is not applied to the electrode 12, ions (P + , PH x + , Ne + ) in the plasma are not drawn into the silicon substrate S, and as shown in FIG. The deposition of 21 on the surface of the silicon substrate S becomes dominant.

ここで、磁場コイル3乃至5に流れる電流値を調整して磁気中性線16の広がりを変化させることで、プラズマ中のリンラジカル21の分布を制御でき、これにより、シリコン基板S表面に堆積するリンラジカル21の面内分布を向上させることができる。例えば、以下のラジカル堆積条件でシリコン基板S表面へのリンラジカル21の堆積を所定時間(例えば、1秒〜5秒)行った後、ホスフィンガスの供給を停止する。尚、ホスフィンガスのみを供給してリンラジカル21を堆積させてもよい。   Here, the distribution of the phosphorus radicals 21 in the plasma can be controlled by adjusting the value of the current flowing through the magnetic field coils 3 to 5 to change the spread of the magnetic neutral line 16, thereby depositing on the surface of the silicon substrate S. The in-plane distribution of the phosphorus radical 21 to be improved can be improved. For example, the phosphorus radical 21 is deposited on the surface of the silicon substrate S under the following radical deposition conditions for a predetermined time (for example, 1 to 5 seconds), and then the supply of phosphine gas is stopped. Note that the phosphorus radical 21 may be deposited by supplying only the phosphine gas.

[ラジカル堆積条件]
PH流量:1[sccm]
Ne流量:100[sccm]
プロセス圧力:1[Pa]
アンテナRF電力:400[W]
バイアスRF電力:0[W]
磁場コイル電流(上下/中間):9[A]/8[A]
[Radical deposition conditions]
PH 3 flow rate: 1 [sccm]
Ne flow rate: 100 [sccm]
Process pressure: 1 [Pa]
Antenna RF power: 400 [W]
Bias RF power: 0 [W]
Magnetic field coil current (up / down / middle): 9 [A] / 8 [A]

次に、ガス導入口10から真空チャンバ1内へのネオンガスの供給と、アンテナコイル6への高周波電力の投入とを継続した状態で、高周波電源14から電極12に負のバイアス電位を印加することで、ネオンを主体とするガスのプラズマを形成し、このプラズマにシリコン基板Sの表面を曝す。これにより、図2(B)に示すように、プラズマ中のネオンイオン(Ne)22がシリコン基板Sに所定のエネルギーで引き込まれてリンラジカル21に衝突することで、リンラジカル21がシリコン基板S内に押し込まれ、これと共にネオンイオン22もシリコン基板S内に導入される。シリコン基板Sに導入されるリンのドーズ量は、ネオンイオン22の引き込み時間により制御でき、例えば、5E14cm−2〜5E16cm−2の範囲内で設定できる。シリコン基板S内に押し込まれたリンラジカル21は、シリコン基板Sを構成するシリコン原子と衝突してエネルギーを失いながら導入され、これにより、シリコン基板表面23はアモルファス化する。上記プラズマ中のネオンイオンの組成は50%以上にされる。50%よりも少ないと、シリコン基板表面23のアモルファス化が不十分となる。また、図2(B)に示すように、一部のリンラジカル21aは、ネオンイオン22によりエッチングされて飛散する。 Next, a negative bias potential is applied from the high frequency power source 14 to the electrode 12 while the supply of neon gas from the gas inlet 10 into the vacuum chamber 1 and the application of the high frequency power to the antenna coil 6 are continued. Then, a plasma of gas mainly composed of neon is formed, and the surface of the silicon substrate S is exposed to this plasma. As a result, as shown in FIG. 2B, neon ions (Ne + ) 22 in the plasma are attracted to the silicon substrate S with a predetermined energy and collide with the phosphorus radicals 21, whereby the phosphorus radicals 21 become silicon substrates. The neon ions 22 are also introduced into the silicon substrate S along with being pushed into the S. The dose of phosphorus introduced into the silicon substrate S can be controlled by the drawing time of the neon ions 22 and can be set, for example, within a range of 5E14 cm −2 to 5E16 cm −2 . The phosphorus radicals 21 pushed into the silicon substrate S are introduced while losing energy by colliding with silicon atoms constituting the silicon substrate S, whereby the silicon substrate surface 23 becomes amorphous. The composition of neon ions in the plasma is set to 50% or more. If it is less than 50%, the amorphization of the silicon substrate surface 23 becomes insufficient. Further, as shown in FIG. 2B, some of the phosphorus radicals 21a are etched and scattered by the neon ions 22.

ここで、磁場コイル3乃至5に流れる電流値を調整して磁気中性線16の広がりを変化させることで、プラズマ中のネオンイオン22の分布を制御でき、シリコン基板S内に押し込まれるリンラジカル21の面内分布を向上できる。例えば、以下のイオン引込条件を用いることで、シリコン基板S表面でネオンイオン22の均一な面内分布を得るのに最適な磁気中性線16の広がりに制御される。   Here, the distribution of the neon ions 22 in the plasma can be controlled by adjusting the value of the current flowing through the magnetic field coils 3 to 5 to change the spread of the magnetic neutral line 16, and the phosphorus radicals that are pushed into the silicon substrate S. 21 in-plane distribution can be improved. For example, by using the following ion attraction conditions, the spread of the magnetic neutral line 16 that is optimal for obtaining a uniform in-plane distribution of the neon ions 22 on the surface of the silicon substrate S is controlled.

[イオン引込条件]
PH流量:0[sccm]
Ne流量:100[sccm]
プロセス圧力:1[Pa]
アンテナRF電力:300[W]
バイアスRF電力:2500[W]
バイアスVpp:5.4[kV]
磁場コイル電流(上下/中間):9[A]/7[A]
基板温度:−20℃
[Ion pulling conditions]
PH 3 flow rate: 0 [sccm]
Ne flow rate: 100 [sccm]
Process pressure: 1 [Pa]
Antenna RF power: 300 [W]
Bias RF power: 2500 [W]
Bias Vpp: 5.4 [kV]
Magnetic field coil current (up / down / middle): 9 [A] / 7 [A]
Substrate temperature: -20 ° C

上記イオン引込条件でシリコン基板S表面へのネオンイオン22の引き込みを所定時間(例えば、0.5秒〜10秒)行った後、ネオンガスの供給とアンテナコイル6への高周波電力の投入と電極12へのバイアス電位の印加とを停止する。その後、シリコン基板Sを上記プラズマ処理装置Mから搬出し、搬出したシリコン基板Sを図示しない固相エピタキシャル成長装置に搬入する。固相エピタキシャル成長装置としては、公知の構造を有するものを用いることができるため、ここでは詳細な説明を省略する。固相エピタキシャル成長装置において、上記アモルファス化したシリコン基板Sの表面部分23を再結晶化し、これにより、図2(C)に示すように、シリコン基板S内にn型の極浅接合24が形成される。このとき、シリコン基板Sに導入されたリンラジカル21が活性化する。再結晶化温度は、500℃〜600℃の範囲内で設定できる。600℃よりも高いと、不純物の拡散や不活性化が起こり、浅く低抵抗な極浅接合が形成できない虞がある。   After the neon ions 22 are drawn into the surface of the silicon substrate S for a predetermined time (for example, 0.5 seconds to 10 seconds) under the above ion drawing conditions, the neon gas is supplied, the high frequency power is supplied to the antenna coil 6, and the electrode 12 The application of the bias potential to is stopped. Thereafter, the silicon substrate S is unloaded from the plasma processing apparatus M, and the unloaded silicon substrate S is loaded into a solid phase epitaxial growth apparatus (not shown). Since a solid-phase epitaxial growth apparatus having a known structure can be used, detailed description thereof is omitted here. In the solid phase epitaxial growth apparatus, the surface portion 23 of the amorphous silicon substrate S is recrystallized, thereby forming an n-type ultra-shallow junction 24 in the silicon substrate S as shown in FIG. The At this time, the phosphorus radical 21 introduced into the silicon substrate S is activated. The recrystallization temperature can be set within a range of 500 ° C to 600 ° C. When the temperature is higher than 600 ° C., impurities may be diffused or inactivated, and a shallow and low resistance ultra-shallow junction may not be formed.

ここで、シリコン基板S内には、リンラジカル21だけでなくネオンイオン22も導入されているが、このネオンイオン22は、上記固相エピタキシャル成長法による再結晶化速度を低下させるものではないため、再結晶化時間を短くできる。従って、本実施形態によれば、高い量産性で極浅接合を形成することができる。   Here, not only phosphorus radicals 21 but also neon ions 22 are introduced into the silicon substrate S, but these neon ions 22 do not decrease the recrystallization rate by the solid phase epitaxial growth method. The recrystallization time can be shortened. Therefore, according to the present embodiment, an ultra-shallow junction can be formed with high mass productivity.

また、本実施形態では、リンラジカル21を堆積する際にホスフィンガスにネオンガスを添加しているため、リンラジカル21を所定時間堆積させた後、ホスフィンガスの供給を停止し、ネオンガスの供給とアンテナコイル6への高周波電力の投入とを継続して行ったまま、負のバイアス電位を印加することで、リンラジカル21の堆積とネオンイオン22の引き込みとを連続して実施できるため、量産性がより一層向上する。   Further, in this embodiment, since the neon gas is added to the phosphine gas when depositing the phosphorus radicals 21, after the phosphorus radicals 21 are deposited for a predetermined time, the supply of the phosphine gas is stopped, the neon gas supply and the antenna are performed. By applying a negative bias potential while continuously applying high-frequency power to the coil 6, the deposition of the phosphorus radicals 21 and the drawing of the neon ions 22 can be continuously performed. Further improvement.

上記効果を確認するために、以下の実験を行った。即ち、本実験では、処理対象物をφ300mmのシリコン基板Sとし、上記プラズマ処理装置Mを用いて、上記ラジカル堆積条件でリンラジカル21を3秒堆積させた後、上記イオン引込条件でネオンイオン22の引き込みを0.6秒行うことで(この場合、ドーズ量は3E15cm−2)、シリコン基板Sにリンラジカル21を導入した。このとき、プラズマ中のプラズマ中のネオンイオン22の組成を50%以上(本実験では100%)にすることで、シリコン基板表面23を確実にアモルファス化できる。アモルファス化後のSTEM写真を図3(A)に示す。これによれば、シリコン基板の表面荒れがなく、シリコン基板表面をアモルファス化できることが確認された。そして、このアモルファス化したシリコン基板表面23を上記固相エピタキシャル成長法により、550℃の温度で300秒間再結晶化させた(発明品)。この再結晶化後のシリコン基板のSTEM写真を図3(B)に示す。これによれば、上記アモルファス化したシリコン基板表面が再結晶化されていることが確認された。この発明品のラジカル導入後(アモルファス化後)と再結晶化後におけるリン濃度をSIMS(Secondary Ion-microprobe Mass Spectrometer)により測定し、その測定結果を図4に示す。これによれば、リン濃度が5E18[atoms/cm]である深さは、約19nmであり、極浅接合を形成できることが確認された。しかも、再結晶化の前後で、基板の深さ方向でのリンの拡散が殆ど起こっていないことが確認された。 In order to confirm the above effect, the following experiment was conducted. That is, in this experiment, a processing target is a silicon substrate S having a diameter of 300 mm, and the plasma processing apparatus M is used to deposit phosphorus radicals 21 for 3 seconds under the radical deposition conditions, and then neon ions 22 under the ion attraction conditions. Was carried out for 0.6 seconds (in this case, the dose was 3E15 cm −2 ), thereby introducing the phosphorus radical 21 into the silicon substrate S. At this time, by making the composition of neon ions 22 in the plasma 50% or more (100% in this experiment), the silicon substrate surface 23 can be reliably amorphized. A STEM photograph after amorphization is shown in FIG. According to this, it was confirmed that the surface of the silicon substrate was not rough and the surface of the silicon substrate could be made amorphous. Then, the amorphous silicon substrate surface 23 was recrystallized at a temperature of 550 ° C. for 300 seconds by the solid phase epitaxial growth method (invention product). A STEM photograph of the silicon substrate after the recrystallization is shown in FIG. According to this, it was confirmed that the amorphous silicon substrate surface was recrystallized. The phosphorus concentration after radical introduction (after amorphization) and after recrystallization of the product of the present invention was measured by SIMS (Secondary Ion-microprobe Mass Spectrometer), and the measurement results are shown in FIG. According to this, the depth at which the phosphorus concentration is 5E18 [atoms / cm 3 ] is about 19 nm, and it was confirmed that an extremely shallow junction can be formed. Moreover, it was confirmed that almost no phosphorus diffused in the depth direction of the substrate before and after recrystallization.

また、別の実験として、上記ラジカル堆積条件でネオンイオン22の引き込み時間を0秒、0.6秒、1.3秒、2.6秒と変化させることで、ネオンイオン照射ドーズ量を、0、2.3+15(cm−2)、5.0E15(cm−2)、1.0E16(cm−2)に変化させ、夫々のシート抵抗値を測定した結果を図5に示す。これによれば、抵抗値を最小にする最適なネオンイオン照射ドーズ量が存在することが判った。 As another experiment, the neon ion irradiation dose was changed to 0 seconds by changing the drawing time of the neon ions 22 to 0 seconds, 0.6 seconds, 1.3 seconds, and 2.6 seconds under the radical deposition conditions. FIG. 5 shows the results of measuring the sheet resistance values by changing the sheet resistance value to 2.3 + 15 (cm −2 ), 5.0E15 (cm −2 ), and 1.0E16 (cm −2 ). According to this, it was found that there is an optimum neon ion irradiation dose amount that minimizes the resistance value.

なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、リンを導入する場合について説明したが、n型不純物たるヒ素やアンチモンを導入する場合やp型不純物たるボロンを導入する場合にも本発明を適用することができる。この場合、ホスフィンガスに代えて、アルシン(AsH)ガス、スチビン(SbH)ガス、ジボラン(B)ガス等を供給することで、リンを導入する場合と同様に、極浅接合を高い量産性で形成できる。 The present invention is not limited to the above embodiment. For example, although the case where phosphorus is introduced has been described in the above embodiment, the present invention can also be applied to the case where arsenic or antimony that is an n-type impurity is introduced or boron that is a p-type impurity is introduced. In this case, in place of phosphine gas, by supplying arsine (AsH 3 ) gas, stibine (SbH 3 ) gas, diborane (B 2 H 6 ) gas, etc., as in the case of introducing phosphorus, ultra shallow junction Can be formed with high mass productivity.

上記実施形態では、ラジカル堆積とイオン引込とを独立の2つの工程で行うことで不純物を導入する場合を例に説明したが、1つの工程で不純物を導入する場合にも本発明を適用できる。この場合、ネオンガスを主体とするガスのプラズマを発生させればよい。但し、シリコン基板に不純物を均一に導入するために複雑なプロセス条件で行う必要があることから、上記実施形態に比べて不純物の導入に要する時間が長くなるというデメリットがある。   In the above-described embodiment, the case where impurities are introduced by performing radical deposition and ion attraction in two independent processes has been described as an example. However, the present invention can also be applied to the case where impurities are introduced in one process. In this case, plasma of gas mainly composed of neon gas may be generated. However, since it is necessary to perform the process under complicated process conditions in order to uniformly introduce the impurity into the silicon substrate, there is a demerit that the time required for introducing the impurity becomes longer than that in the above embodiment.

また、リンラジカル21の堆積とネオンイオン22の引き込みとを別チャンバで行うことも可能であるが、上記実施形態のように、リンラジカル21の堆積時にはホスフィンガスとネオンガスのプラズマを生成すると共にシリコン基板Sにバイアス電位を印加せず、ネオンイオン22の引き込み時にはホスフィンガスの供給を停止すると共にシリコン基板Sにバイアス電位を印加することで、両工程を同一の真空チャンバ1内で連続して実行することが好ましい。これによれば、両工程を別チャンバで行う場合に比して量産性を向上させることができる。   Further, the deposition of the phosphorus radical 21 and the drawing of the neon ions 22 can be performed in separate chambers. However, as in the above-described embodiment, when the phosphorus radical 21 is deposited, plasma of phosphine gas and neon gas is generated and silicon is used. The bias potential is not applied to the substrate S, and when the neon ions 22 are drawn, the supply of phosphine gas is stopped and the bias potential is applied to the silicon substrate S, so that both steps are executed in the same vacuum chamber 1 continuously. It is preferable to do. According to this, mass productivity can be improved compared with the case where both processes are performed in separate chambers.

また、上記実施形態では、ICP型のプラズマ処理装置を用いて基板内にリンを導入する場合について説明したが、例えば平行平板型のプラズマ処理装置などを用いてもよい。   In the above embodiment, the case where phosphorus is introduced into the substrate using an ICP type plasma processing apparatus has been described. However, for example, a parallel plate type plasma processing apparatus or the like may be used.

S…シリコン基板(処理対象物)、21…リンラジカル(不純物)、22…ネオンイオン、23…アモルファス化した部分、24…極浅接合。   S: silicon substrate (object to be processed), 21: phosphorus radical (impurities), 22: neon ions, 23: amorphized portion, 24: ultra shallow junction.

Claims (3)

処理対象物に不純物を導入してその表面をアモルファス化する第1工程と、このアモルファス化した処理対象物表面を固相エピタキシャル成長法により再結晶化して極浅接合を形成する第2工程とを含み、
第1工程でネオンを主体とするガスのプラズマに処理対象物の表面を曝すことを特徴とする極浅接合の形成方法。
A first step of introducing impurities into the object to be processed to make the surface amorphous; and a second step of recrystallizing the amorphized surface of the object to be processed by a solid phase epitaxial growth method to form an ultra-shallow junction. ,
A method of forming an ultra-shallow junction, wherein the surface of an object to be processed is exposed to plasma of a gas mainly composed of neon in a first step.
前記第1工程にて、前記不純物を含むガスのプラズマを発生させて前記不純物のラジカルを処理対象物表面に堆積し、前記ネオンを主体とするガスのプラズマを発生させ、プラズマ中のネオンイオンを前記処理対象物表面に引き込むことを特徴とする請求項1記載の極浅接合の形成方法。   In the first step, a plasma of the gas containing the impurity is generated, radicals of the impurity are deposited on the surface of the object to be processed, a plasma of a gas mainly including the neon is generated, and neon ions in the plasma are generated. 2. The method for forming an ultra-shallow junction according to claim 1, wherein the surface is drawn into the surface of the object to be processed. 前記第1工程にて処理対象物を10℃以下に冷却することを特徴とする請求項1または2記載の極浅接合の形成方法。
The method for forming an ultra-shallow junction according to claim 1, wherein the object to be processed is cooled to 10 ° C. or lower in the first step.
JP2012133922A 2012-06-13 2012-06-13 Method for forming extremely shallow junction Pending JP2013258319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012133922A JP2013258319A (en) 2012-06-13 2012-06-13 Method for forming extremely shallow junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012133922A JP2013258319A (en) 2012-06-13 2012-06-13 Method for forming extremely shallow junction

Publications (1)

Publication Number Publication Date
JP2013258319A true JP2013258319A (en) 2013-12-26

Family

ID=49954494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012133922A Pending JP2013258319A (en) 2012-06-13 2012-06-13 Method for forming extremely shallow junction

Country Status (1)

Country Link
JP (1) JP2013258319A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027208A1 (en) * 2003-09-12 2005-03-24 Matsushita Electric Industrial Co., Ltd. Method of controlling impurity doping and impurity doping apparatus
WO2005119745A1 (en) * 2004-06-04 2005-12-15 Matsushita Electric Industrial Co., Ltd. Impurity introducing method
US20070087574A1 (en) * 2005-10-13 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Conformal doping apparatus and method
WO2010018797A1 (en) * 2008-08-15 2010-02-18 株式会社アルバック Plasma doping method and semiconductor device manufacturing method
JP2012178474A (en) * 2011-02-25 2012-09-13 Ulvac Japan Ltd Method for impurity introduction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027208A1 (en) * 2003-09-12 2005-03-24 Matsushita Electric Industrial Co., Ltd. Method of controlling impurity doping and impurity doping apparatus
WO2005119745A1 (en) * 2004-06-04 2005-12-15 Matsushita Electric Industrial Co., Ltd. Impurity introducing method
US20070087574A1 (en) * 2005-10-13 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Conformal doping apparatus and method
WO2010018797A1 (en) * 2008-08-15 2010-02-18 株式会社アルバック Plasma doping method and semiconductor device manufacturing method
JP2012178474A (en) * 2011-02-25 2012-09-13 Ulvac Japan Ltd Method for impurity introduction

Similar Documents

Publication Publication Date Title
US8501605B2 (en) Methods and apparatus for conformal doping
US7989329B2 (en) Removal of surface dopants from a substrate
TWI375260B (en) Plasma immersed ion implantation process
TW201603124A (en) Method and apparatus for selective deposition
TWI665735B (en) Conversion process utilized for manufacturing advanced 3d features for semiconductor device applications
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
US8440551B2 (en) Plasma doping method and manufacturing method of semiconductor device
CN103348776A (en) Method and apparatus for multizone plasma generation
US8288257B2 (en) Doping profile modification in P3I process
US8129261B2 (en) Conformal doping in P3I chamber
TW201532128A (en) Doping method, doping apparatus and method of manufacturing semiconductor device
US20140357068A1 (en) Plasma doping apparatus, plasma doping method, semiconductor device manufacturing method and semiconductor device
JP2013258319A (en) Method for forming extremely shallow junction
CN112885716A (en) Method for forming semiconductor structure
US20120302048A1 (en) Pre or post-implant plasma treatment for plasma immersed ion implantation process
US20120289036A1 (en) Surface dose retention of dopants by pre-amorphization and post implant passivation treatments
US20110300696A1 (en) Method for damage-free junction formation
KR20160140423A (en) Semiconductor element manufacturing method
JP2012178475A (en) Plasma doping apparatus, and plasma doping method
JP2012234691A (en) Plasma generation method
JP2013045826A (en) Plasma doping method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206