JP2013258228A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2013258228A
JP2013258228A JP2012132705A JP2012132705A JP2013258228A JP 2013258228 A JP2013258228 A JP 2013258228A JP 2012132705 A JP2012132705 A JP 2012132705A JP 2012132705 A JP2012132705 A JP 2012132705A JP 2013258228 A JP2013258228 A JP 2013258228A
Authority
JP
Japan
Prior art keywords
silicon substrate
semiconductor substrate
device layer
grinding
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012132705A
Other languages
Japanese (ja)
Inventor
Toshiyuki Maenosono
敏行 前之園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2012132705A priority Critical patent/JP2013258228A/en
Publication of JP2013258228A publication Critical patent/JP2013258228A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve bonding of a silicon substrate to a support medium without grinding of an outer periphery of the silicon substrate.SOLUTION: A semiconductor device manufacturing method according to the present embodiment comprises: a process of preparing a semiconductor substrate having a device layer on one surface side; an adhesion process of bonding the surface of the semiconductor substrate on the device layer side to one surface of a support medium; and a process of grinding, after the adhesion process, a surface of the silicon substrate on the side opposite to the one surface side. In particular, a depression processing is preliminarily performed before the adhesion process so as to make the surface of the bonding semiconductor substrate on the device layer side adhere tightly to the one surface of the support medium.

Description

本発明は半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

図6〜図8は半導体装置の三次元実装パッケージ技術であるシリコン貫通電極(TSV : Through Si1icon Via)形成における薄シリコンウェハーの搬送状態を示している。   FIGS. 6 to 8 show the transport state of a thin silicon wafer in the formation of a through silicon via (TSV), which is a three-dimensional mounting package technology for a semiconductor device.

まず、図6は、チップダイシング前のシリコン基板1aの搬送状態の断面図を示している。シリコン基板1aは、裏面研削後のチッピングを防止するために外周研削することで、基板径が300mmから298.5mmに小さくなる。シリコン基板1aはまた、50μmの厚さまで裏面研削されている。シリコン基板1aの表面には半導体素子の形成されているデバイス層2が存在する。シリコン基板1aの裏面には、裏面からのCu汚染を防止するためのシリコン窒化膜3が形成されている。   First, FIG. 6 shows a cross-sectional view of the transport state of the silicon substrate 1a before chip dicing. The substrate diameter of the silicon substrate 1a is reduced from 300 mm to 298.5 mm by grinding the outer periphery to prevent chipping after the back surface grinding. The silicon substrate 1a is also ground back to a thickness of 50 μm. A device layer 2 on which a semiconductor element is formed exists on the surface of the silicon substrate 1a. A silicon nitride film 3 for preventing Cu contamination from the back surface is formed on the back surface of the silicon substrate 1a.

裏面シリコン窒化膜3、シリコン基板1aを貫通するTSVトレンチ7が設けられ、この内部を埋設するように裏面バンプ8が形成されている。   A TSV trench 7 penetrating the backside silicon nitride film 3 and the silicon substrate 1a is provided, and a backside bump 8 is formed so as to fill the inside.

シリコン基板1aのデバイス層2の存在する表面には外周保護用の接着剤6が50μmの厚さで塗布され、密着、脱離用介在層5を介して、ガラス等で形成された支持体4に貼付されている。   An adhesive 6 for protecting the outer periphery is applied to the surface of the silicon substrate 1a where the device layer 2 is present to a thickness of 50 μm, and the support 4 is made of glass or the like via the interposition layer 5 for adhesion and desorption. It is affixed to.

上記の例では、シリコン基板1aが外周研削されているため、表面のデバイス層2の面積も減少し、最終的な製品の取れ数が減少する。また、外周を保護する接着剤5が盛り上がっており、シリコン基板面が平坦でないことによりプロセスの均一性に影響を与え、歩留まりが低下してしまう問題がある。   In the above example, since the outer circumference of the silicon substrate 1a is ground, the area of the device layer 2 on the surface is also reduced, and the final product number is reduced. In addition, the adhesive 5 that protects the outer periphery is raised, and since the silicon substrate surface is not flat, the process uniformity is affected and the yield is reduced.

さらに、シリコン基板端から接着剤が露出しているため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下する原因にもなっている。   In addition, since the adhesive is exposed from the edge of the silicon substrate, abnormal discharge is caused during processing using plasma discharge, and the yield is reduced.

次に、図7〜図8を用いて、図6に示した半導体装置の製造方法について説明する。   Next, a method for manufacturing the semiconductor device shown in FIG. 6 will be described with reference to FIGS.

まず、図7に示すように、厚さ775μm、基板直径を300mmから298.5mmに外周研削したシリコン基板1のデバイス層2が存在する表面に、ガラス等で形成された厚さ675μm、直径300mmの支持体4を、密着、脱離介在層5を介して、厚さ50μmの接着剤6で貼り付ける。   First, as shown in FIG. 7, a thickness of 675 μm and a diameter of 300 mm formed of glass or the like on the surface on which the device layer 2 of the silicon substrate 1 having a thickness of 775 μm and a substrate diameter of 300 to 298.5 mm is ground. The support 4 is affixed with an adhesive 6 having a thickness of 50 μm through an adhesion / detachment intervening layer 5.

次に、図8に示すように、シリコン基板1の裏面を50μmの厚さまで研磨してシリコン基板1aとする。その後、薄くなったシリコン基板1aの裏面にCu汚染防止用の裏面シリコン窒化膜3を形成する。   Next, as shown in FIG. 8, the back surface of the silicon substrate 1 is polished to a thickness of 50 μm to form a silicon substrate 1a. Thereafter, a backside silicon nitride film 3 for preventing Cu contamination is formed on the backside of the thinned silicon substrate 1a.

次に、図6で説明したように、裏面シリコン窒化膜3、シリコン基板1aを貫通するTSVトレンチ7を、ドライエッチング法を用いて形成する。その後、TSVトレンチ7内部を埋設するように裏面バンプ8を形成する。   Next, as described in FIG. 6, the TSV trench 7 penetrating the backside silicon nitride film 3 and the silicon substrate 1a is formed by using a dry etching method. Thereafter, a back bump 8 is formed so as to bury the TSV trench 7 inside.

特開2009−111061号公報JP 2009-1111061 A

上記の半導体装置では、シリコン基板1が外周研削されているため、表面のデバイス層2の面積も減少し、最終的な製品の取れ数が減少する。また、外周を保護する接着剤6が盛り上がっており、シリコン基板1a面が平坦でないことによりプロセスの均一性に影響を与え、歩留まりが低下してしまう問題がある。   In the above semiconductor device, since the outer circumference of the silicon substrate 1 is ground, the area of the device layer 2 on the surface is also reduced, and the final number of products can be reduced. In addition, the adhesive 6 that protects the outer periphery is raised, and the surface of the silicon substrate 1a is not flat, thereby affecting the process uniformity and reducing the yield.

そこで、本発明の課題は、支持体に対するシリコン基板の貼り付けを、シリコン基板の外周研削無しで実現できるようにすることにある。   Accordingly, an object of the present invention is to enable the bonding of the silicon substrate to the support body to be realized without the peripheral grinding of the silicon substrate.

本発明の態様によれば、一面側にデバイス層を持つ半導体基板を用意する工程と、支持体の一面に前記半導体基板のデバイス層側の面を貼りつける接着工程と、前記接着工程後に、前記シリコン基板の前記一面側と反対側の面を研削する工程とを含み、前記接着工程の前に、前記支持体の一面に、貼り付ける前記半導体基板のデバイス層側の面が密着するように、あらかじめくぼみ加工を施しておくことを特徴とする半導体装置の製造方法が提供される。   According to an aspect of the present invention, a step of preparing a semiconductor substrate having a device layer on one side, a bonding step of attaching a surface on the device layer side of the semiconductor substrate to one side of a support, and after the bonding step, Grinding the surface opposite to the one surface side of the silicon substrate, and before the bonding step, so that the surface on the device layer side of the semiconductor substrate to be adhered to the one surface of the support, A method of manufacturing a semiconductor device is provided, in which recessing is performed in advance.

本発明によれば、以下の効果が得られる。
(1)シリコン基板に外周研削する必要がないため、シリコン基板表面のデバイス層の面積が減少することが無く、最終的な製品の取れ数が減少しない。
(2)シリコン基板面を平坦にすることができ、プロセスの均一性に影響を与えたり、歩留まりが低下したりしてしまう問題もない。
(3)接着剤が露出しないため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下することもなくなる。
According to the present invention, the following effects can be obtained.
(1) Since it is not necessary to grind the outer periphery of the silicon substrate, the area of the device layer on the surface of the silicon substrate does not decrease, and the final product number does not decrease.
(2) Since the silicon substrate surface can be flattened, there is no problem of affecting the process uniformity and reducing the yield.
(3) Since the adhesive is not exposed, abnormal discharge is caused during processing using plasma discharge, and the yield is not lowered.

本発明の好ましい実施形態による半導体装置の三次元実装パッケージ技術である、シリコン貫通電極形成における薄シリコンウェハーの搬送状態を示す断面図である。It is sectional drawing which shows the conveyance state of the thin silicon wafer in three-dimensional mounting package technology of the semiconductor device by preferable embodiment of this invention in silicon penetration electrode formation. 図1に至る前の工程である、支持体の貼り付け工程について説明するための断面図である。It is sectional drawing for demonstrating the sticking process of the support body which is a process before reaching FIG. 図2の工程による支持体貼り付け後の状態を示す断面図である。It is sectional drawing which shows the state after support body sticking by the process of FIG. 図3に続くBG工程後の状態を示す断面図である。It is sectional drawing which shows the state after the BG process following FIG. 図4に続く、裏面シリコン窒化膜の形成工程を説明するための断面図である。FIG. 5 is a cross-sectional view for explaining the back-side silicon nitride film forming step continued from FIG. 4. 半導体装置の三次元実装パッケージ技術の一般的な例を、チップダイシング前について説明するための断面図である。It is sectional drawing for demonstrating the general example of the three-dimensional mounting package technique of a semiconductor device before chip | tip dicing. 図6に至る前の工程である、支持体の貼り付け工程について説明するための断面図である。It is sectional drawing for demonstrating the sticking process of a support body which is a process before reaching FIG. 図7に続く、裏面シリコン窒化膜の形成工程を説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the back surface silicon nitride film forming step continued from FIG. 7;

以下、図面を参照しながら、本発明の好ましい実施形態について説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

図1〜図5は、本発明の第1の実施形態による半導体装置の三次元実装パッケージ技術である、シリコン貫通電極(TSV : Through Si1icon Via)形成における薄シリコンウェハーの搬送状態を示す断面図である。   1 to 5 are cross-sectional views showing a transport state of a thin silicon wafer in forming a through silicon via (TSV), which is a three-dimensional mounting package technology for a semiconductor device according to the first embodiment of the present invention. is there.

図1は、チップダイシング前のシリコン基板1aの搬送状態の断面図を示している。シリコン基板1aは、基板径300mmで50μmの厚さまで裏面研削されている。シリコン基板1aの表面には半導体素子が形成されているデバイス層2が存在する。シリコン基板1aの裏面には、裏面からのCu汚染を防止するためのシリコン窒化膜3が形成されている。   FIG. 1 shows a cross-sectional view of the state in which the silicon substrate 1a is transferred before chip dicing. The silicon substrate 1a is back-ground to a thickness of 50 μm with a substrate diameter of 300 mm. A device layer 2 on which a semiconductor element is formed is present on the surface of the silicon substrate 1a. A silicon nitride film 3 for preventing Cu contamination from the back surface is formed on the back surface of the silicon substrate 1a.

裏面シリコン窒化膜3、シリコン基板1aを貫通するTSVトレンチ7が設けられ、TSVトレンチ7の内部を埋設するように裏面バンプ8が形成されている。   A TSV trench 7 penetrating the backside silicon nitride film 3 and the silicon substrate 1 a is provided, and a backside bump 8 is formed so as to bury the inside of the TSV trench 7.

シリコン基板1aのデバイス層2の存在する表面には外周保護用の接着剤6が50μmの厚さで塗布され、密着、脱離用介在層5を介して、ガラス等で形成された支持体4に貼付されている。   An adhesive 6 for protecting the outer periphery is applied to the surface of the silicon substrate 1a where the device layer 2 is present to a thickness of 50 μm, and the support 4 is made of glass or the like via the interposition layer 5 for adhesion and desorption. It is affixed to.

支持体4は、シリコン基板1aの直径に加えて、BG(Back Grind:裏面研削)後のシリコン基板1aの板厚50μm及び接着剤6の塗布膜厚50μmを考慮し、事前に貼り付けるシリコン基板1aのデバイス面2の表面に密着する形状に、あらかじめくぼみ加工しておく(図2)。このくぼみ加工は、ポリッシュ、ウェットエッチング、ドライエッチング法等、あるいはこれらの組み合わせにより行うことができる。   In consideration of the diameter of the silicon substrate 1a, the support 4 takes into consideration the thickness of the silicon substrate 1a after BG (Back Grind) and the coating thickness of the adhesive 6 to 50 μm. Indentation is performed in advance in a shape that closely contacts the surface of the device surface 2 of 1a (FIG. 2). This indentation can be performed by polishing, wet etching, dry etching, or a combination thereof.

こうすることで、裏面研削後のシリコン基板1aは支持体4の中へ埋め込まれるため、外周を研削する必要がなく、裏面研削後のシリコン基板1aの基板裏面を平坦にすることができ、外周保護のための接着剤が盛り上がってしまうこともない。   By doing so, since the silicon substrate 1a after the back surface grinding is embedded in the support 4, there is no need to grind the outer periphery, and the back surface of the silicon substrate 1a after the back surface grinding can be flattened. The protective adhesive will not rise.

以下、図2〜図5を用いて、図1に示した半導体装置の製造方法について説明する。   A method for manufacturing the semiconductor device shown in FIG. 1 will be described below with reference to FIGS.

まず、図2に示すように、ガラス等で形成された直径300mm、厚さ675μmの支持体4の、シリコン基板1と接触する部分を、事前にくぼみ加工する。このくぼみ加工は、シリコン基板1の外周のR(アール)部、シリコン基板1を裏面研削した後のシリコン基板1aの板厚50μm及び接着剤6の塗布膜厚50μmを考慮し、貼り付けるシリコン基板1aのデバイス面2の表面に密着する形状になるように行われる。このくぼみ加工は、ポリッシュ、ウェットエッチング、ドライエッチング法等、あるいはこれらの組み合わせにより行うことができる。なお、密着、脱離介在層5の厚さは無視できる。   First, as shown in FIG. 2, a portion of the support 4 made of glass or the like and having a diameter of 300 mm and a thickness of 675 μm that is in contact with the silicon substrate 1 is recessed. This indentation process is performed in consideration of the R (R) portion of the outer periphery of the silicon substrate 1, the thickness of the silicon substrate 1a after the backside grinding of the silicon substrate 1, and the coating thickness of the adhesive 6 being 50 μm. It is performed so as to have a shape that is in close contact with the surface of the device surface 2 of 1a. This indentation can be performed by polishing, wet etching, dry etching, or a combination thereof. The thickness of the adhesion / desorption intervening layer 5 can be ignored.

具体的には、支持体4の一面に、裏面研削後のシリコン基板1aの板厚50μm及び接着剤6の塗布膜厚50μmを合わせた深さ100μm分のくぼみ平坦部4aを形成する。   Specifically, a concave flat portion 4a having a depth of 100 μm is formed on one surface of the support 4 by combining the thickness 50 μm of the silicon substrate 1 a after back grinding and the coating thickness 50 μm of the adhesive 6.

次に、図3に示すように、厚さ775μm、基板直径300mmのシリコン基板1のデバイス層2が存在する表面と、くぼみ加工を施された支持体4のくぼみ平坦部4aを、密着、脱離介在層5を介し、厚さ50μmに塗布した接着剤6で貼り付ける。   Next, as shown in FIG. 3, the surface on which the device layer 2 of the silicon substrate 1 having a thickness of 775 μm and the substrate diameter of 300 mm is present and the indentation flat part 4a of the indented support 4 are closely adhered and removed. It sticks with the adhesive agent 6 apply | coated to the thickness of 50 micrometers through the separation layer 5.

次に、図4に示すように、シリコン基板1の裏面側を50μmの厚さまで研磨する。この時、支持体4にはあらかじめ、深さ100μmのくぼみ平坦部4aが形成されているので、研磨されたシリコン基板1aの外周、つまり外側の端面部を研磨しなくても、支持体4に対して平坦にすることができる。   Next, as shown in FIG. 4, the back surface side of the silicon substrate 1 is polished to a thickness of 50 μm. At this time, since the concave portion 4a having a depth of 100 μm is formed in the support 4 in advance, the support 4 can be formed without polishing the outer periphery of the polished silicon substrate 1a, that is, the outer end surface portion. On the other hand, it can be made flat.

次に、図5に示すように、シリコン基板1aの裏面にCu汚染防止用の裏面シリコン窒化膜3を形成する。   Next, as shown in FIG. 5, a backside silicon nitride film 3 for preventing Cu contamination is formed on the backside of the silicon substrate 1a.

次に、図1に示すように、裏面シリコン窒化膜3、シリコン基板1aを貫通するTSVトレンチ7を、ドライエッチング法を用いて形成する。   Next, as shown in FIG. 1, a TSV trench 7 penetrating the backside silicon nitride film 3 and the silicon substrate 1a is formed by using a dry etching method.

その後、TSVトレンチ7内部を埋設するように裏面バンプ8を形成する。   Thereafter, a back bump 8 is formed so as to bury the TSV trench 7 inside.

以上説明したように、第1の実施形態によれば、シリコン基板1に外周研削する必要がないため、シリコン基板表面のデバイス層2の面積が減少することが無く、最終的な製品の取れ数が減少しない。また、シリコン基板面を平坦にすることができ、プロセスの均一性に影響を与えたり、歩留まりが低下したりしてしまう問題もなく、接着剤が露出していないため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下することもなくなる。   As described above, according to the first embodiment, since it is not necessary to perform peripheral grinding on the silicon substrate 1, the area of the device layer 2 on the surface of the silicon substrate is not reduced, and the final number of products can be obtained. Will not decrease. In addition, since the silicon substrate surface can be flattened, there is no problem of affecting the uniformity of the process or the yield is reduced, and the adhesive is not exposed. Occasionally, abnormal discharge is caused and the yield is not lowered.

以上、本発明を好ましい実施形態について説明したが、本発明は上記実施形態に限定されるものでないことは言うまでも無い。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。   As mentioned above, although this invention was demonstrated about preferable embodiment, it cannot be overemphasized that this invention is not what is limited to the said embodiment. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the spirit and scope of the present invention described in the claims.

1、1a シリコン基板
2 デバイス層
3 裏面シリコン窒化膜
4 支持体
4a くぼみ平坦部
5 密着、脱離用介在層
6 接着剤
7 TSVトレンチ
8 裏面バンプ
DESCRIPTION OF SYMBOLS 1, 1a Silicon substrate 2 Device layer 3 Back surface silicon nitride film 4 Support body 4a Indentation flat part 5 Adhesion | desorption interposition layer 6 Adhesive 7 TSV trench 8 Back surface bump

Claims (3)

一面側にデバイス層を持つ半導体基板を用意する工程と、
支持体の一面に前記半導体基板のデバイス層側の面を貼りつける接着工程と、
前記接着工程後に、前記シリコン基板の前記一面側と反対側の面を研削する工程とを含み、
前記接着工程の前に、前記支持体の一面に、貼り付ける前記半導体基板のデバイス層側の面が密着するように、あらかじめくぼみ加工を施しておくことを特徴とする半導体装置の製造方法。
Preparing a semiconductor substrate having a device layer on one side;
An adhesion step of attaching the device layer side surface of the semiconductor substrate to one surface of the support;
Grinding the surface on the opposite side of the one side of the silicon substrate after the bonding step,
Prior to the bonding step, the semiconductor device manufacturing method is characterized in that indentation is performed in advance so that a surface of the semiconductor substrate to be attached is in close contact with one surface of the support.
前記くぼみ加工は、前記反対側の面の研削後の、前記半導体基板の厚さ及び接着剤の厚さ分を考慮した深さとなるように行うことを特徴とする請求項1に記載の半導体装置の製造方法。   2. The semiconductor device according to claim 1, wherein the indentation is performed to a depth that takes into account the thickness of the semiconductor substrate and the thickness of the adhesive after grinding of the opposite surface. Manufacturing method. 前記反対側の面の研削工程の後に、
前記半導体基板の前記反対側の面にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜、前記半導体基板を貫通するTSVトレンチを形成する工程と、
前記TSVトレンチ内部を埋設するように裏面バンプを形成する工程と、
を含むことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
After the grinding process of the opposite surface,
Forming a silicon nitride film on the opposite surface of the semiconductor substrate;
Forming a TSV trench penetrating the silicon nitride film and the semiconductor substrate;
Forming a back bump to bury the TSV trench interior;
The method for manufacturing a semiconductor device according to claim 1, wherein:
JP2012132705A 2012-06-12 2012-06-12 Semiconductor device manufacturing method Pending JP2013258228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012132705A JP2013258228A (en) 2012-06-12 2012-06-12 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012132705A JP2013258228A (en) 2012-06-12 2012-06-12 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2013258228A true JP2013258228A (en) 2013-12-26

Family

ID=49954429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012132705A Pending JP2013258228A (en) 2012-06-12 2012-06-12 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2013258228A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022645A (en) * 2012-07-20 2014-02-03 Toshiba Corp Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022645A (en) * 2012-07-20 2014-02-03 Toshiba Corp Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP6197422B2 (en) Manufacturing method of semiconductor device and wafer with supporting substrate
TWI724020B (en) Method of processing wafer and protective sheeting for use in this method
KR101504461B1 (en) Dicing before grinding after coating
US8372728B2 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
TWI683392B (en) Method of processing wafer
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
US9716023B2 (en) Methods for temporarily bonding a device wafer to a carrier wafer, and related assemblies
JP2013008915A (en) Substrate processing method and substrate processing apparatus
TWI803650B (en) Wafer processing method
CN106098625B (en) Chip encapsulation structure of plasma dicing and manufacturing method
US8820728B2 (en) Semiconductor wafer carrier
JP6433204B2 (en) Electrostatic support plate and method for manufacturing electrostatic support plate
TW201438079A (en) Manufacturing method for semiconductor device
US8039312B1 (en) Method for forming a capped micro-electro-mechanical system (MEMS) device
US8754532B2 (en) Semiconductor device and manufacturing method thereof
JP2007036074A (en) Method for manufacturing semiconductor device
JP2013258228A (en) Semiconductor device manufacturing method
JP4574980B2 (en) Semiconductor device manufacturing method, grinding reinforcing member, and method of attaching the same
US9984888B2 (en) Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer
JP6057616B2 (en) Wafer processing method
JP2013197511A (en) Support base plate, semiconductor device manufacturing method and semiconductor device inspection method
TW201838020A (en) Semiconductor device, semiconductor wafer and semiconductor device manufacturing method
JP6256227B2 (en) Manufacturing method of semiconductor device
US9716010B2 (en) Handle wafer
JP2014049537A (en) Processing method of wafer