JP2013258228A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2013258228A JP2013258228A JP2012132705A JP2012132705A JP2013258228A JP 2013258228 A JP2013258228 A JP 2013258228A JP 2012132705 A JP2012132705 A JP 2012132705A JP 2012132705 A JP2012132705 A JP 2012132705A JP 2013258228 A JP2013258228 A JP 2013258228A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- semiconductor substrate
- device layer
- grinding
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
図6〜図8は半導体装置の三次元実装パッケージ技術であるシリコン貫通電極(TSV : Through Si1icon Via)形成における薄シリコンウェハーの搬送状態を示している。 FIGS. 6 to 8 show the transport state of a thin silicon wafer in the formation of a through silicon via (TSV), which is a three-dimensional mounting package technology for a semiconductor device.
まず、図6は、チップダイシング前のシリコン基板1aの搬送状態の断面図を示している。シリコン基板1aは、裏面研削後のチッピングを防止するために外周研削することで、基板径が300mmから298.5mmに小さくなる。シリコン基板1aはまた、50μmの厚さまで裏面研削されている。シリコン基板1aの表面には半導体素子の形成されているデバイス層2が存在する。シリコン基板1aの裏面には、裏面からのCu汚染を防止するためのシリコン窒化膜3が形成されている。
First, FIG. 6 shows a cross-sectional view of the transport state of the
裏面シリコン窒化膜3、シリコン基板1aを貫通するTSVトレンチ7が設けられ、この内部を埋設するように裏面バンプ8が形成されている。
A
シリコン基板1aのデバイス層2の存在する表面には外周保護用の接着剤6が50μmの厚さで塗布され、密着、脱離用介在層5を介して、ガラス等で形成された支持体4に貼付されている。
An
上記の例では、シリコン基板1aが外周研削されているため、表面のデバイス層2の面積も減少し、最終的な製品の取れ数が減少する。また、外周を保護する接着剤5が盛り上がっており、シリコン基板面が平坦でないことによりプロセスの均一性に影響を与え、歩留まりが低下してしまう問題がある。
In the above example, since the outer circumference of the
さらに、シリコン基板端から接着剤が露出しているため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下する原因にもなっている。 In addition, since the adhesive is exposed from the edge of the silicon substrate, abnormal discharge is caused during processing using plasma discharge, and the yield is reduced.
次に、図7〜図8を用いて、図6に示した半導体装置の製造方法について説明する。 Next, a method for manufacturing the semiconductor device shown in FIG. 6 will be described with reference to FIGS.
まず、図7に示すように、厚さ775μm、基板直径を300mmから298.5mmに外周研削したシリコン基板1のデバイス層2が存在する表面に、ガラス等で形成された厚さ675μm、直径300mmの支持体4を、密着、脱離介在層5を介して、厚さ50μmの接着剤6で貼り付ける。
First, as shown in FIG. 7, a thickness of 675 μm and a diameter of 300 mm formed of glass or the like on the surface on which the
次に、図8に示すように、シリコン基板1の裏面を50μmの厚さまで研磨してシリコン基板1aとする。その後、薄くなったシリコン基板1aの裏面にCu汚染防止用の裏面シリコン窒化膜3を形成する。
Next, as shown in FIG. 8, the back surface of the
次に、図6で説明したように、裏面シリコン窒化膜3、シリコン基板1aを貫通するTSVトレンチ7を、ドライエッチング法を用いて形成する。その後、TSVトレンチ7内部を埋設するように裏面バンプ8を形成する。
Next, as described in FIG. 6, the TSV
上記の半導体装置では、シリコン基板1が外周研削されているため、表面のデバイス層2の面積も減少し、最終的な製品の取れ数が減少する。また、外周を保護する接着剤6が盛り上がっており、シリコン基板1a面が平坦でないことによりプロセスの均一性に影響を与え、歩留まりが低下してしまう問題がある。
In the above semiconductor device, since the outer circumference of the
そこで、本発明の課題は、支持体に対するシリコン基板の貼り付けを、シリコン基板の外周研削無しで実現できるようにすることにある。 Accordingly, an object of the present invention is to enable the bonding of the silicon substrate to the support body to be realized without the peripheral grinding of the silicon substrate.
本発明の態様によれば、一面側にデバイス層を持つ半導体基板を用意する工程と、支持体の一面に前記半導体基板のデバイス層側の面を貼りつける接着工程と、前記接着工程後に、前記シリコン基板の前記一面側と反対側の面を研削する工程とを含み、前記接着工程の前に、前記支持体の一面に、貼り付ける前記半導体基板のデバイス層側の面が密着するように、あらかじめくぼみ加工を施しておくことを特徴とする半導体装置の製造方法が提供される。 According to an aspect of the present invention, a step of preparing a semiconductor substrate having a device layer on one side, a bonding step of attaching a surface on the device layer side of the semiconductor substrate to one side of a support, and after the bonding step, Grinding the surface opposite to the one surface side of the silicon substrate, and before the bonding step, so that the surface on the device layer side of the semiconductor substrate to be adhered to the one surface of the support, A method of manufacturing a semiconductor device is provided, in which recessing is performed in advance.
本発明によれば、以下の効果が得られる。
(1)シリコン基板に外周研削する必要がないため、シリコン基板表面のデバイス層の面積が減少することが無く、最終的な製品の取れ数が減少しない。
(2)シリコン基板面を平坦にすることができ、プロセスの均一性に影響を与えたり、歩留まりが低下したりしてしまう問題もない。
(3)接着剤が露出しないため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下することもなくなる。
According to the present invention, the following effects can be obtained.
(1) Since it is not necessary to grind the outer periphery of the silicon substrate, the area of the device layer on the surface of the silicon substrate does not decrease, and the final product number does not decrease.
(2) Since the silicon substrate surface can be flattened, there is no problem of affecting the process uniformity and reducing the yield.
(3) Since the adhesive is not exposed, abnormal discharge is caused during processing using plasma discharge, and the yield is not lowered.
以下、図面を参照しながら、本発明の好ましい実施形態について説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
図1〜図5は、本発明の第1の実施形態による半導体装置の三次元実装パッケージ技術である、シリコン貫通電極(TSV : Through Si1icon Via)形成における薄シリコンウェハーの搬送状態を示す断面図である。 1 to 5 are cross-sectional views showing a transport state of a thin silicon wafer in forming a through silicon via (TSV), which is a three-dimensional mounting package technology for a semiconductor device according to the first embodiment of the present invention. is there.
図1は、チップダイシング前のシリコン基板1aの搬送状態の断面図を示している。シリコン基板1aは、基板径300mmで50μmの厚さまで裏面研削されている。シリコン基板1aの表面には半導体素子が形成されているデバイス層2が存在する。シリコン基板1aの裏面には、裏面からのCu汚染を防止するためのシリコン窒化膜3が形成されている。
FIG. 1 shows a cross-sectional view of the state in which the
裏面シリコン窒化膜3、シリコン基板1aを貫通するTSVトレンチ7が設けられ、TSVトレンチ7の内部を埋設するように裏面バンプ8が形成されている。
A TSV
シリコン基板1aのデバイス層2の存在する表面には外周保護用の接着剤6が50μmの厚さで塗布され、密着、脱離用介在層5を介して、ガラス等で形成された支持体4に貼付されている。
An
支持体4は、シリコン基板1aの直径に加えて、BG(Back Grind:裏面研削)後のシリコン基板1aの板厚50μm及び接着剤6の塗布膜厚50μmを考慮し、事前に貼り付けるシリコン基板1aのデバイス面2の表面に密着する形状に、あらかじめくぼみ加工しておく(図2)。このくぼみ加工は、ポリッシュ、ウェットエッチング、ドライエッチング法等、あるいはこれらの組み合わせにより行うことができる。
In consideration of the diameter of the
こうすることで、裏面研削後のシリコン基板1aは支持体4の中へ埋め込まれるため、外周を研削する必要がなく、裏面研削後のシリコン基板1aの基板裏面を平坦にすることができ、外周保護のための接着剤が盛り上がってしまうこともない。
By doing so, since the
以下、図2〜図5を用いて、図1に示した半導体装置の製造方法について説明する。 A method for manufacturing the semiconductor device shown in FIG. 1 will be described below with reference to FIGS.
まず、図2に示すように、ガラス等で形成された直径300mm、厚さ675μmの支持体4の、シリコン基板1と接触する部分を、事前にくぼみ加工する。このくぼみ加工は、シリコン基板1の外周のR(アール)部、シリコン基板1を裏面研削した後のシリコン基板1aの板厚50μm及び接着剤6の塗布膜厚50μmを考慮し、貼り付けるシリコン基板1aのデバイス面2の表面に密着する形状になるように行われる。このくぼみ加工は、ポリッシュ、ウェットエッチング、ドライエッチング法等、あるいはこれらの組み合わせにより行うことができる。なお、密着、脱離介在層5の厚さは無視できる。
First, as shown in FIG. 2, a portion of the
具体的には、支持体4の一面に、裏面研削後のシリコン基板1aの板厚50μm及び接着剤6の塗布膜厚50μmを合わせた深さ100μm分のくぼみ平坦部4aを形成する。
Specifically, a concave
次に、図3に示すように、厚さ775μm、基板直径300mmのシリコン基板1のデバイス層2が存在する表面と、くぼみ加工を施された支持体4のくぼみ平坦部4aを、密着、脱離介在層5を介し、厚さ50μmに塗布した接着剤6で貼り付ける。
Next, as shown in FIG. 3, the surface on which the
次に、図4に示すように、シリコン基板1の裏面側を50μmの厚さまで研磨する。この時、支持体4にはあらかじめ、深さ100μmのくぼみ平坦部4aが形成されているので、研磨されたシリコン基板1aの外周、つまり外側の端面部を研磨しなくても、支持体4に対して平坦にすることができる。
Next, as shown in FIG. 4, the back surface side of the
次に、図5に示すように、シリコン基板1aの裏面にCu汚染防止用の裏面シリコン窒化膜3を形成する。
Next, as shown in FIG. 5, a backside
次に、図1に示すように、裏面シリコン窒化膜3、シリコン基板1aを貫通するTSVトレンチ7を、ドライエッチング法を用いて形成する。
Next, as shown in FIG. 1, a
その後、TSVトレンチ7内部を埋設するように裏面バンプ8を形成する。
Thereafter, a
以上説明したように、第1の実施形態によれば、シリコン基板1に外周研削する必要がないため、シリコン基板表面のデバイス層2の面積が減少することが無く、最終的な製品の取れ数が減少しない。また、シリコン基板面を平坦にすることができ、プロセスの均一性に影響を与えたり、歩留まりが低下したりしてしまう問題もなく、接着剤が露出していないため、プラズマ放電を利用した処理時に異常放電を引き起こし、歩留まりが低下することもなくなる。
As described above, according to the first embodiment, since it is not necessary to perform peripheral grinding on the
以上、本発明を好ましい実施形態について説明したが、本発明は上記実施形態に限定されるものでないことは言うまでも無い。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。 As mentioned above, although this invention was demonstrated about preferable embodiment, it cannot be overemphasized that this invention is not what is limited to the said embodiment. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the spirit and scope of the present invention described in the claims.
1、1a シリコン基板
2 デバイス層
3 裏面シリコン窒化膜
4 支持体
4a くぼみ平坦部
5 密着、脱離用介在層
6 接着剤
7 TSVトレンチ
8 裏面バンプ
DESCRIPTION OF
Claims (3)
支持体の一面に前記半導体基板のデバイス層側の面を貼りつける接着工程と、
前記接着工程後に、前記シリコン基板の前記一面側と反対側の面を研削する工程とを含み、
前記接着工程の前に、前記支持体の一面に、貼り付ける前記半導体基板のデバイス層側の面が密着するように、あらかじめくぼみ加工を施しておくことを特徴とする半導体装置の製造方法。 Preparing a semiconductor substrate having a device layer on one side;
An adhesion step of attaching the device layer side surface of the semiconductor substrate to one surface of the support;
Grinding the surface on the opposite side of the one side of the silicon substrate after the bonding step,
Prior to the bonding step, the semiconductor device manufacturing method is characterized in that indentation is performed in advance so that a surface of the semiconductor substrate to be attached is in close contact with one surface of the support.
前記半導体基板の前記反対側の面にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜、前記半導体基板を貫通するTSVトレンチを形成する工程と、
前記TSVトレンチ内部を埋設するように裏面バンプを形成する工程と、
を含むことを特徴とする請求項1又は2に記載の半導体装置の製造方法。 After the grinding process of the opposite surface,
Forming a silicon nitride film on the opposite surface of the semiconductor substrate;
Forming a TSV trench penetrating the silicon nitride film and the semiconductor substrate;
Forming a back bump to bury the TSV trench interior;
The method for manufacturing a semiconductor device according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132705A JP2013258228A (en) | 2012-06-12 | 2012-06-12 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132705A JP2013258228A (en) | 2012-06-12 | 2012-06-12 | Semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013258228A true JP2013258228A (en) | 2013-12-26 |
Family
ID=49954429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012132705A Pending JP2013258228A (en) | 2012-06-12 | 2012-06-12 | Semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013258228A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014022645A (en) * | 2012-07-20 | 2014-02-03 | Toshiba Corp | Semiconductor device and manufacturing method of the same |
-
2012
- 2012-06-12 JP JP2012132705A patent/JP2013258228A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014022645A (en) * | 2012-07-20 | 2014-02-03 | Toshiba Corp | Semiconductor device and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197422B2 (en) | Manufacturing method of semiconductor device and wafer with supporting substrate | |
TWI724020B (en) | Method of processing wafer and protective sheeting for use in this method | |
KR101504461B1 (en) | Dicing before grinding after coating | |
US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
TWI683392B (en) | Method of processing wafer | |
US10186447B2 (en) | Method for bonding thin semiconductor chips to a substrate | |
US9716023B2 (en) | Methods for temporarily bonding a device wafer to a carrier wafer, and related assemblies | |
JP2013008915A (en) | Substrate processing method and substrate processing apparatus | |
TWI803650B (en) | Wafer processing method | |
CN106098625B (en) | Chip encapsulation structure of plasma dicing and manufacturing method | |
US8820728B2 (en) | Semiconductor wafer carrier | |
JP6433204B2 (en) | Electrostatic support plate and method for manufacturing electrostatic support plate | |
TW201438079A (en) | Manufacturing method for semiconductor device | |
US8039312B1 (en) | Method for forming a capped micro-electro-mechanical system (MEMS) device | |
US8754532B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007036074A (en) | Method for manufacturing semiconductor device | |
JP2013258228A (en) | Semiconductor device manufacturing method | |
JP4574980B2 (en) | Semiconductor device manufacturing method, grinding reinforcing member, and method of attaching the same | |
US9984888B2 (en) | Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer | |
JP6057616B2 (en) | Wafer processing method | |
JP2013197511A (en) | Support base plate, semiconductor device manufacturing method and semiconductor device inspection method | |
TW201838020A (en) | Semiconductor device, semiconductor wafer and semiconductor device manufacturing method | |
JP6256227B2 (en) | Manufacturing method of semiconductor device | |
US9716010B2 (en) | Handle wafer | |
JP2014049537A (en) | Processing method of wafer |