JP2013247680A - マルチプル同期iq復調器 - Google Patents
マルチプル同期iq復調器 Download PDFInfo
- Publication number
- JP2013247680A JP2013247680A JP2013108419A JP2013108419A JP2013247680A JP 2013247680 A JP2013247680 A JP 2013247680A JP 2013108419 A JP2013108419 A JP 2013108419A JP 2013108419 A JP2013108419 A JP 2013108419A JP 2013247680 A JP2013247680 A JP 2013247680A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- demodulator
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000004891 communication Methods 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000002059 diagnostic imaging Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013480 data collection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
- H04L27/3872—Compensation for phase rotation in the demodulated signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Radar Systems Or Details Thereof (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【解決手段】位相制御装置18は各々、関連の位相制御装置18によって制御される位相を有する関連のIQ復調器12に出力信号28を出力するために、IQ復調器12のうちの一つに関連付けされている。位相検出器20は、出力信号28をやり取りして、出力信号28のうちのいずれかの位相が基準信号30の基準位相と不一致であるか否かを判定する。制御装置22は位相制御装置18と通信し、位相制御装置18は、前記基準信号30の前記基準位相と一致していない全ての前記出力信号28について、前記関連の位相制御装置18へ制御信号を送ることにより、前記出力信号の前記位相を前記基準信号30の前記基準位相と同調するように同期化するように内部的又は外部的にプログラミングされている。
【選択図】図1
Description
さらに別の変形例によるシステムではさらに、システム信号を位相制御装置18に出力するために、複数の位相制御装置18と通信するシステムクロックを備える。さらに別の変形例によるシステムでは、複数の位相制御装置18は各々システム信号26を再生し、再生されたシステム信号28を関連のIQ復調器12へ出力し、出力された再生システム信号28の位相は関連の位相制御装置18によって制御される。
12 IQ復調器
14 アンテナ
16 チャネル
18 位相制御装置
20 位相検出器
22 制御装置
24 システムクロック
26 システム信号
28 出力信号
30 基準信号
32 制御信号
34 信号
36 信号
38 信号プロセッサ
140 IQ復調器を同期化する方法のフロー図
260 IQ復調器を同期化する方法のフロー図
Claims (10)
- IQ復調器の同期化システムであって、
複数のIQ復調器(12)と、
前記複数のIQ復調器(12)のうちの一つに各々関連付けされる複数の位相制御装置(18)であって、関連の位相制御装置(18)によって制御される位相を有する関連のIQ復調器(12)に出力信号(28)を出力する前記複数の位相制御装置(18)と、
基準位相を含む基準信号(30)と、
前記出力信号(28)をやり取りして、前記出力信号(28)のうちのいずれかの位相が前記基準信号(30)の前記基準位相と不一致であるか否かを判定する位相検出器(20)と、
前記複数の位相制御装置(18)と通信する制御装置(22)であって、前記基準信号(30)の前記基準位相と一致していない全ての前記出力信号(28)について、前記関連の位相制御装置(18)へ制御信号(32)を送ることにより前記関連の位相制御装置(18)が前記出力信号(28)の前記位相を前記基準信号(30)の前記基準位相と同調するように同期化するように、内部的又は外部的にプログラミングされている制御装置(22)と
を備えるシステム。 - 前記複数の位相制御装置(18)は各々位相ロックループを備え、前記制御装置(22)は位相ロックループ制御を備える、請求項1に記載のシステム。
- 前記基準信号(30)は前記出力信号のうちの一つを含む、請求項1又は2に記載のシステム。
- システム信号を前記位相制御装置(18)へ出力するために、前記複数の位相制御装置(18)と通信するシステムクロックをさらに備える、請求項1乃至3のいずれか1項に記載のシステム。
- 前記複数の位相制御装置(18)は各々前記システム信号(26)を再生し、前記再生されたシステム信号(28)を関連のIQ復調器(12)へ出力し、前記出力された再生システム信号(28)の位相は前記関連の位相制御装置(18)によって制御される、請求項4に記載のシステム。
- IQ復調器(12)を同期化する方法であって、
複数の位相制御装置(18)から関連のIQ復調器(12)のそれぞれに信号を出力することと、
位相検出器(20)を使用して前記出力された信号(28)の位相を比較して、前記出力信号(28)のうちのいずれかの前記位相が基準信号(30)の基準位相と不一致であるか否かを判定することと、
前記基準信号(30)の前記基準位相と一致していないすべての前記出力信号(28)について、制御装置(22)から制御信号を前記関連の位相制御装置(18)へ送ることにより、前記関連の位相制御装置(18)が前記出力信号の前記位相を前記基準信号(30)の前記基準位相と同調するように同期化することと
を含む方法。 - 前記複数の位相制御装置(18)は各々位相ロックループを含み、前記制御装置(22)は位相ロックループ制御を含む、請求項6に記載の方法。
- 前記出力信号(28)のうちの一つを含むように前記基準信号(30)を選択することをさらに含む、請求項6又は7に記載の方法。
- システム信号を前記複数の位相制御装置(18)に出力するシステムクロックをさらに含む、請求項6乃至8のいずれか1項に記載の方法。
- 各々が前記システム信号を再生して前記再生されたシステム信号(28)を関連のIQ復調器(12)に出力する前記複数の位相制御装置(18)をさらに含み、前記出力された再生システム信号(28)の位相は前記関連の位相制御装置(18)によって制御される、請求項9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/478,790 | 2012-05-23 | ||
US13/478,790 US8817936B2 (en) | 2012-05-23 | 2012-05-23 | Multiple synchronous IQ demodulators |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013247680A true JP2013247680A (ja) | 2013-12-09 |
JP6613016B2 JP6613016B2 (ja) | 2019-11-27 |
Family
ID=48700871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013108419A Active JP6613016B2 (ja) | 2012-05-23 | 2013-05-22 | マルチプル同期iq復調器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8817936B2 (ja) |
JP (1) | JP6613016B2 (ja) |
CN (1) | CN103427974B (ja) |
GB (1) | GB2504181B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9350589B2 (en) | 2014-08-21 | 2016-05-24 | Qualcomm Incorporated | Multi IQ-path synchronization |
US10564664B2 (en) | 2017-05-11 | 2020-02-18 | International Business Machines Corporation | Integrated skew control |
US10348279B2 (en) * | 2017-05-11 | 2019-07-09 | International Business Machines Corporation | Skew control |
US10298217B2 (en) * | 2017-07-14 | 2019-05-21 | International Business Machines Corporation | Double compression avoidance |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247897A (ja) * | 1997-03-04 | 1998-09-14 | Jisedai Digital Television Hoso Syst Kenkyusho:Kk | ダイバーシティ受信方式ならびにその送信装置、受信装置 |
JP2002051030A (ja) * | 2000-07-11 | 2002-02-15 | Lg Electronics Inc | 通信システム及び該システムの信号伝送方法 |
JP2003179530A (ja) * | 2001-12-10 | 2003-06-27 | Alps Electric Co Ltd | 受信装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6210950A (ja) | 1985-07-08 | 1987-01-19 | Nec Corp | デイジタル無線通信方式 |
US5565816A (en) | 1995-08-18 | 1996-10-15 | International Business Machines Corporation | Clock distribution network |
DE60043203D1 (de) * | 1999-11-03 | 2009-12-03 | Qualcomm Inc | Synchronisierte Pilotreferenzübertragung für ein drahtloses Kommunikationssystem |
US6630855B2 (en) | 2001-03-29 | 2003-10-07 | Intel Corporation | Clock distribution phase alignment technique |
EP1318641A3 (en) * | 2001-12-10 | 2006-10-04 | Alps Electric Co., Ltd. | Carrier recovery with antenna diversity |
KR100454483B1 (ko) | 2002-03-04 | 2004-10-28 | 삼성전자주식회사 | 아이/큐 복조장치 및 그의 아이/큐 신호생성방법 |
US20060068746A1 (en) * | 2004-09-30 | 2006-03-30 | Nokia Corporation | Direct conversion receiver radio frequency integrated circuit |
CN1819500A (zh) * | 2005-12-31 | 2006-08-16 | 沈红 | 光接入系统多路信号接入的多载波光传输方法 |
US7514993B2 (en) | 2006-02-15 | 2009-04-07 | Alon Konchitsky | IQ demodulator |
US7532562B2 (en) | 2007-02-26 | 2009-05-12 | Provigent Ltd. | High-data-rate communication link using multiple lower rate modems |
US8169358B1 (en) * | 2007-06-25 | 2012-05-01 | Bbn Technologies | Coherent multi-band radar and communications transceiver |
-
2012
- 2012-05-23 US US13/478,790 patent/US8817936B2/en active Active
-
2013
- 2013-04-27 CN CN201310152397.1A patent/CN103427974B/zh active Active
- 2013-05-16 GB GB1308793.7A patent/GB2504181B/en active Active
- 2013-05-22 JP JP2013108419A patent/JP6613016B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247897A (ja) * | 1997-03-04 | 1998-09-14 | Jisedai Digital Television Hoso Syst Kenkyusho:Kk | ダイバーシティ受信方式ならびにその送信装置、受信装置 |
JP2002051030A (ja) * | 2000-07-11 | 2002-02-15 | Lg Electronics Inc | 通信システム及び該システムの信号伝送方法 |
JP2003179530A (ja) * | 2001-12-10 | 2003-06-27 | Alps Electric Co Ltd | 受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6613016B2 (ja) | 2019-11-27 |
US8817936B2 (en) | 2014-08-26 |
GB201308793D0 (en) | 2013-06-26 |
US20130315289A1 (en) | 2013-11-28 |
GB2504181B (en) | 2014-09-10 |
CN103427974B (zh) | 2018-02-23 |
CN103427974A (zh) | 2013-12-04 |
GB2504181A (en) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6613016B2 (ja) | マルチプル同期iq復調器 | |
US20130142238A1 (en) | High resolution symbol timing tracking | |
TW201220702A (en) | Calibration apparatus and calibration method for calibrating timing mismatch of edge rotator operating on multiple phases of oscillator and clock generator | |
CN107947888B (zh) | 一种基于网络通信的任务级同步方法 | |
TW201724820A (zh) | 具有一前置項產生器之射頻互連 | |
CN103326716B (zh) | 一种时钟同步系统 | |
US9628261B1 (en) | Carrier generator, radio frequency interconnect including the carrier generator and method of using | |
US10148378B2 (en) | PLL for carrier generator and method of generating carrier signals | |
WO2016119362A1 (zh) | 时钟同步方法、路由器和集群路由系统 | |
US10680793B2 (en) | Synchronising devices using clock signal delay comparison | |
US20220078004A1 (en) | Device and method for realizing data synchronization | |
US8804769B2 (en) | Signal multiplexing method, signal demultiplexing method, digital signal reference frequency correction method, multiplexing device, demultiplexing device, radio communication system, and digital signal reference frequency correction device | |
CN102176677A (zh) | 转换器及信号转换方法 | |
JP2009014363A (ja) | 半導体試験装置 | |
JP2010199987A (ja) | クロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路 | |
US20130285727A1 (en) | Octal clock phase interpolator architecture | |
CN102780554A (zh) | 一种通过1588协议实现同步的方法及系统 | |
KR101488597B1 (ko) | 멀티채널 인터페이스 장치 | |
JP2012090101A (ja) | 復調装置 | |
CN101436860A (zh) | 锁相环电路及相应的频率转化方法 | |
JP2017220752A (ja) | ノイズキャンセル装置、受信装置およびノイズキャンセル方法 | |
KR20030046686A (ko) | 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치 | |
KR101454296B1 (ko) | Pll 회로에 이용되는 fpga 위상 비교 장치 | |
JP3569161B2 (ja) | 従属同期装置 | |
JPH05191392A (ja) | クロック出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170816 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180605 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180613 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6613016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |