JP2013236376A - システムオンチップとその動作方法、及びそれを含むシステムインパッケージ - Google Patents

システムオンチップとその動作方法、及びそれを含むシステムインパッケージ Download PDF

Info

Publication number
JP2013236376A
JP2013236376A JP2013097518A JP2013097518A JP2013236376A JP 2013236376 A JP2013236376 A JP 2013236376A JP 2013097518 A JP2013097518 A JP 2013097518A JP 2013097518 A JP2013097518 A JP 2013097518A JP 2013236376 A JP2013236376 A JP 2013236376A
Authority
JP
Japan
Prior art keywords
data
chip
soc
engine
encryption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013097518A
Other languages
English (en)
Other versions
JP6239259B2 (ja
JP2013236376A5 (ja
Inventor
Heon-Soo Lee
憲 洙 李
Hong-Mook Choi
弘 默 崔
Sang Hyun Park
相 ヒョン 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013236376A publication Critical patent/JP2013236376A/ja
Publication of JP2013236376A5 publication Critical patent/JP2013236376A5/ja
Application granted granted Critical
Publication of JP6239259B2 publication Critical patent/JP6239259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0822—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using key encryption key
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

【課題】システムオンチップとその動作方法、及びそれを含むシステムインパッケージを提供する。
【解決手段】システムオンチップ（ＳｏＣ）の動作方法は、ＳｏＣに含まれるエンジンによって、暗号キーを用いて平文データを暗号文データに変換する段階と、エンジンによって、暗号文データを不揮発性メモリの動作を制御するメモリコントローラに直接伝送する段階と、を有する。暗号キーは、ワンタイムプログラマブル（ＯＴＰ）メモリから出力される。
【選択図】図２

Description

本発明は、システムオンチップ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ：ＳｏＣ）に係り、より詳細には、暗号化／復号化エンジンとメモリコントローラとが直接接続されたシステムオンチップとその動作方法、及びそれを含むシステムインパッケージに関する。
メインメモリは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が実行するプログラムとＣＰＵで必要なデータを、他の記録媒体、例えば不揮発性メモリ装置から受信する。また、メインメモリは、データを保存するために、データを他の記録媒体、例えば不揮発性メモリ装置に伝送する。
メインメモリと不揮発性メモリ装置との間のデータ送受信過程で、データがプロービング（ｐｒｏｂｉｎｇ）されることを防止するために、データ送受信途中でデータを暗号化する過程が含まれ得る。メインメモリと不揮発性メモリ装置とを含むシステムの性能は、メインメモリと不揮発性メモリ装置との間でデータを送受信するためのデータ伝送経路、即ちデータパスによって決定される。
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、システムオンチップに含まれる暗号化／復号化エンジンとメモリコントローラとを直接接続することによって、データ伝送経路を減少させるシステムオンチップとその動作方法、及びそれを含むシステムインパッケージを提供することにある。
上記目的を達成するためになされた本発明の一態様によるシステムオンチップ（ＳｏＣ）の動作方法は、前記ＳｏＣに含まれるエンジンによって、暗号キーを用いて平文データを暗号文データに変換する段階と、前記エンジンによって、前記暗号文データを前記ＳｏＣに含まれるメモリコントローラに直接伝送する段階と、を有し、前記メモリコントローラは、不揮発性メモリの動作を制御する。
前記ＳｏＣの動作方法は、前記平文データを暗号文データに変換する段階の前に、前記平文データをＣＰＵの制御によってメインメモリからバスを介してリードする段階を更に含み得る。
前記ＳｏＣの動作方法は、前記平文データを暗号文データに変換する段階の前に、前記ＳｏＣに含まれるＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）ユニットが、前記平文データを前記エンジンに出力する段階を更に含み得る。
前記ＳｏＣの動作方法は、前記平文データを暗号文データに変換する段階の前に、前記ＳｏＣに含まれるワンタイムプログラマブル（ＯＴＰ）メモリが、前記暗号キーを前記エンジンに出力する段階を更に含み得る。
前記ＳｏＣの動作方法は、前記平文データを暗号文データに変換する段階の前に、セキュリティプログラムが実行される間にのみ、前記暗号キーを前記エンジンに出力する段階を更に含み得る。
前記平文データを暗号文データに変換する段階は、前記平文データをブロック単位で前記暗号文データに変換することができる。
上記目的を達成するためになされた本発明の他の態様によるシステムオンチップ（ＳｏＣ）の動作方法は、前記ＳｏＣに含まれるエンジンによって、前記ＳｏＣに含まれるメモリコントローラから暗号文データを直接受信する段階と、前記エンジンによって、暗号キーを用いて前記暗号文データを平文データに変換する段階と、を有し、前記メモリコントローラは、不揮発性メモリの動作を制御する。
前記ＳｏＣの動作方法は、前記暗号文データを平文データに変換する段階の前に、前記平文データを前記ＳｏＣに含まれるＤＭＡ（Ｄｉｒｅｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ）ユニットから前記エンジンに伝送する段階を更に含み得る。
前記ＳｏＣの動作方法は、前記暗号文データを平文データに変換する段階の前に、前記ＳｏＣに含まれるワンタイムプログラマブル（ＯＴＰ）メモリが、前記暗号キーを前記エンジンに出力する段階を更に含み得る。
前記ＳｏＣの動作方法は、前記暗号文データを平文データに変換する段階の前に、セキュリティプログラムが実行される間にのみ、前記暗号キーを前記エンジンに出力する段階を更に含み得る。
前記暗号文データを平文データに変換する段階は、前記暗号文データをブロック単位で前記平文データに変換することができる。
上記目的を達成するためになされた本発明の一態様によるシステムオンチップ（ＳｏＣ）は、暗号キーを用いて、第１平文データ（ｐｌａｉｎ ｄａｔａ）を第１暗号文データ（ｃｉｐｈｅｒ ｄａｔａ）に暗号化し、第２暗号文データを第２平文データに復号化する暗号化／復号化エンジンと、前記暗号化／復号化エンジンに直接接続され、前記第１暗号文データを不揮発性メモリに伝送し、該不揮発性メモリから前記第２暗号文データを受信するメモリコントローラと、を有する。
前記ＳｏＣは、前記暗号キーを保存するワンタイムプログラマブル（ＯＴＰ）メモリを更に含み得る。
前記ＳｏＣは、前記ＳｏＣの外部にある装置から受信した前記第１平文データを前記暗号化／復号化エンジンに伝送し、該暗号化／復号化エンジンから受信した前記第２平文データを前記装置に伝送するＤＭＡ（Ｄｉｒｅｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ）ユニットを更に含み得る。
前記ＤＭＡユニットは、前記暗号化／復号化エンジンに直接接続され得る。
前記ＳｏＣは、前記ＳｏＣの外部にある装置と前記暗号化／復号化エンジンとの間で前記第１平文データ又は前記第２平文データの伝送を制御するＣＰＵを更に含み得る。
上記目的を達成するためになされた本発明の一態様によるシステムインパッケージ（Ｓｙｓｔｅｍ−ｉｎ Ｐａｋａｇｅ）は、上記システムオンチップ（ＳｏＣ）と、前記ＳｏＣの制御によって、不揮発性メモリとデータを通信する装置と、を備える。
上記目的を達成するためになされた本発明の他の態様によるシステムインパッケージは、上記ＳｏＣと、不揮発性メモリと、前記ＳｏＣの制御によって、前記不揮発性メモリとデータを通信する装置と、を備える。
上記目的を達成するためになされた本発明の他の態様によるシステムオンチップ（ＳｏＣ）は、不揮発性メモリを制御するメモリコントローラと、前記メモリコントローラに直接接続され、データを暗号化又は復号化する暗号化／復号化エンジン（ｅｎｇｉｎｅ）と、を有し、前記ＳｏＣは、前記ＳｏＣの外部にある装置と前記不揮発性メモリとの間でデータの伝送を制御し、前記メモリコントローラ及び前記暗号化／復号化エンジンは、前記データを伝送するための第１データパスに該当する。
前記ＳｏＣは、暗号キーを保存するためのワンタイムプログラマブル（ＯＴＰ）メモリを更に含み、前記暗号化／復号化エンジンは、前記ＯＴＰメモリに保存された暗号キーを用いて、前記データを暗号化又は復号化することができる。
前記第１データパスは、前記装置から受信した前記データを前記暗号化／復号化エンジンに伝送し、該暗号化／復号化エンジンから受信した前記データを前記装置に伝送するＤＭＡ（Ｄｉｒｅｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ）ユニットを更に含み得る。
前記ＤＭＡユニットは、前記暗号化／復号化エンジンに直接接続され得る。
前記ＳｏＣは、暗号化されていない前記データを伝送する第２データパスを更に含み得る。
前記ＳｏＣは、選択信号に基づいて、前記第１データパス及び前記第２データパスのうちの何れか１つを選択するための選択回路を更に含み得る。
前記ＳｏＣは、前記選択信号を発生する選択信号発生器を更に含み、前記選択信号発生器は、ワンタイムプログラマブル（ＯＴＰ）メモリ又はレジスタ（ｒｅｇｉｓｔｅｒ）であり得る。
上記目的を達成するためになされた本発明の更に他の態様によるシステムオンチップ（ＳｏＣ）は、データバスと、前記データバスに平文データを出力するメインメモリコントローラと、前記データバスから受信した前記平文データを、キー（ｋｅｙ）を使って暗号文データに暗号化するエンジンと、不揮発性メモリコントローラと、前記エンジンをバイパス（ｂｙｐａｓｓ）して前記データバスを前記不揮発性メモリコントローラに接続させる第１電気的経路と、前記エンジンを介して前記データバスを前記不揮発性メモリコントローラに接続させる第２電気的経路と、を有し、前記ＳｏＣは、非セキュリティモード（Ｎｏｎ−Ｓｅｃｕｒｅ Ｍｏｄｅ）で、前記平文データを前記データバスから前記不揮発性メモリコントローラに伝送するために前記第１電気的経路のみを活性化させ、前記ＳｏＣは、セキュリティモードで、前記平文データを前記エンジンに伝送し、該エンジンから受信した前記暗号文データを前記不揮発性メモリコントローラに伝送するために前記第２電気的経路のみを活性化させる。
前記第１電気的経路は、マルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）とデマルチプレクサ（ｄｅｍｕｌｔｉｐｌｅｘｅｒ）とを介して前記平文データを前記不揮発性メモリコントローラに伝送するための経路を含み得る。
前記第２電気的経路は、前記マルチプレクサを介して前記平文データを前記エンジンに伝送するための経路と、前記デマルチプレクサを介して前記暗号文データを前記不揮発性メモリコントローラに伝送するための経路とを含み得る。
前記ＳｏＣは、前記第１電気的経路及び前記第２電気的経路のうちの何れか１つを活性化させるために、同じ選択信号を前記マルチプレクサ及び前記デマルチプレクサのそれぞれに提供するためのワンタイムプログラマブル（ＯＴＰ）メモリを更に含み得る。
前記エンジンは、前記第２電気的経路を介して前記不揮発性メモリコントローラから受信した暗号文データを復号化することができる。
本発明のシステムオンチップ（ＳｏＣ）によれば、ＳｏＣの内部でデータを暗号化するため、ＳｏＣの外部からデータをプロービングすることができない。ＳｏＣは、暗号化に必要な暗号キーをＳｏＣの内部に保存するため、暗号キーの露出を防止することができる。
また、ＳｏＣは、暗号化に必要な暗号キーをソフトウェアでアクセスすることができないため、ハッキングによって暗号キーが流出することを防止することができる。ＳｏＣのソフトウェアは、暗号化に介入しないので、ソフトウェアの負担を増加させない。
また、ＳｏＣは、ＳｏＣの内部に具現された暗号化／復号化エンジンとメモリコントローラとを直接接続することによって、ＳｏＣの内部のデータ伝送経路を減少させることができる。従って、ＳｏＣの性能が向上する。
本発明の一実施形態によるシステムオンチップを含むシステムのブロック図である。 図１に示したシステムオンチップの一実施形態によるブロック図である。 図２に示した暗号化／復号化エンジンに暗号キーを入力するセキュリティモードを説明するための概念図である。 図１に示したシステムオンチップの他の実施形態によるブロック図である。 図１に示したシステムオンチップの更に他の実施形態によるブロック図である。 図１に示したシステムオンチップの更に他の実施形態によるブロック図である。 図１に示したシステムオンチップの更に他の実施形態によるブロック図である。 図７に示した選択回路及び暗号化／復号化エンジンのブロック図である。 図１に示したシステムオンチップの更に他の実施形態によるブロック図である。 本発明の一実施形態によるシステムオンチップの動作方法を説明するフローチャートである。 本発明の他の実施形態によるシステムオンチップの動作方法を説明するフローチャートである。 本発明の更に他の実施形態によるシステムオンチップの動作方法を説明するフローチャートである。 本発明の更に他の実施形態によるシステムオンチップの動作方法を説明するフローチャートである。 図１に示したシステムを含むデータ処理装置の一実施形態によるブロック図である。 図１に示したシステムを含むデータ処理装置の他の実施形態によるブロック図である。 図１に示したシステムを含むデータ処理装置の更に他の実施形態によるブロック図である。 図１に示したシステムオンチップを含むシステムインパッケージ及び不揮発性メモリ装置のブロック図である。 図１に示したシステムオンチップを含むシステムインパッケージの他の実施形態によるブロック図である。
本明細書で“直接伝送する”と言及した場合には、伝送中に他の構成による処理過程を経ずにデータを伝送することを意味する。本明細書で“直接接続される”と言及した場合には、中間に他の構成を置かずに配線（ｗｉｒｉｎｇ）、マルチプレクサ、及び／又はデマルチプレクサなどを介して接続されることを意味する。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
図１は、本発明の一実施形態によるシステムオンチップを含むシステムのブロック図である。図１を参照すると、システム１０は、システムオンチップ（ＳｏＣ）１００、不揮発性メモリ装置２００、及びメインメモリ３００を含む。実施形態として、システム１０は、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、データサーバ（Ｄａｔａ Ｓｅｒｖｅｒ）、又は携帯用電子装置として具現可能である。
例えば、携帯用電子装置は、ラップトップコンピュータ、携帯電話、スマートフォン、タブレットＰＣ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＥＤＡ（Ｅｎｔｅｒｐｒｉｓｅ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デジタルスチルカメラ、デジタルビデオカメラ、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ＰＤＮ（Ｐｅｒｓｏｎａｌ Ｎａｖｉｇａｔｉｏｎ Ｄｅｖｉｃｅ又はＰｏｒｔａｂｌｅ Ｎａｖｉｇａｔｉｏｎ Ｄｅｖｉｃｅ）、携帯用ゲームコンソール、又は電子ブックなどとして具現可能である。
ＳｏＣ１００は、不揮発性メモリ装置２００とメインメモリ３００との間のデータの送受信を制御する。ＳｏＣ１００の構成と動作は、図２、及び図４〜図９を参照して詳しく説明する。
不揮発性メモリ装置２００は、各種のプログラム及びデータを保存する。実施形態として、不揮発性メモリ装置２００は、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、スピン注入トルクＭＲＡＭ（Ｓｐｉｎ−Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ ＭＲＡＭ）、Ｃｏｎｄｕｃｔｉｖｅ Ｂｒｉｄｇｉｎｇ ＲＡＭ（ＣＢＲＡＭ）：ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、抵抗メモリ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ：ＲｅＲＡＭ）、ナノチューブＲｅＲＡＭ（Ｎａｎｏｔｕｂｅ ＲｅＲＡＭ）、ポリマーＲＡＭ（Ｐｏｌｙｍｅｒ ＲＡＭ：ＰｏＲＡＭ）、ナノ浮遊ゲートメモリ（Ｎａｎｏ Ｆｌｏａｔｉｎｇ Ｇａｔｅ Ｍｅｍｏｒｙ：ＮＦＧＭ）、ホログラフィックメモリ（Ｈｏｌｏｇｒａｐｈｉｃ Ｍｅｍｏｒｙ）、分子電子メモリ素子（Ｍｏｌｅｃｕｌａｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｍｅｍｏｒｙ Ｄｅｖｉｃｅ）、又は絶縁抵抗変化メモリ（Ｉｎｓｕｌａｔｏｒ Ｒｅｓｉｓｔａｎｃｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ）などとして具現可能であるが、本発明の範囲はこれに限定されるものではない。
メインメモリ３００は、ＳｏＣ１００で実行されるプログラムとＳｏＣ１００で必要なデータとをＳｏＣ１００を介して不揮発性メモリ装置２００から受信する。メインメモリ３００は、保存されるデータを、ＳｏＣ１００を介して不揮発性メモリ装置２００に伝送する。実施形態として、メインメモリ３００は、揮発性メモリであるＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）又はＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）として具現可能であるが、本発明の範囲はこれに限定されるものではない。
図２は、図１に示したシステムオンチップの一実施形態によるブロック図である。図２を参照すると、図１のＳｏＣ１００の一実施形態によるＳｏＣ１００Ａは、バス（ｂｕｓ）１１０、ＣＰＵ１２０、メモリコントローラ１３０、不揮発性メモリコントローラ１４０、及び暗号化／復号化エンジン１５０を含む。
ＣＰＵ１２０は、バス１１０に接続され、ＳｏＣ１００Ａの全般的な動作を制御する。メモリコントローラ１３０は、メインメモリ３００の動作、例えばリード（ｒｅａｄ）動作又はライト（ｗｒｉｔｅ）動作を制御する。メモリコントローラ１３０は、バス１１０に接続される。
不揮発性メモリコントローラ１４０は、不揮発性メモリ装置２００のデータアクセス動作、例えばリード動作、ライト動作、プログラム（ｐｒｏｇｒａｍ）動作、又はイレーズ（ｅｒａｓｅ）動作などを制御する。
暗号化／復号化エンジン１５０は、メインメモリ３００からメモリコントローラ１３０とバス１１０とを介して伝送された平文データを暗号文データに変換、即ち暗号化する。暗号化／復号化エンジン１５０は、暗号文データを、バス１１０を経由せずに不揮発性メモリコントローラ１４０に直接、例えばオンザフライ（ｏｎ−ｔｈｅ−ｆｌｙ）で伝送する。
暗号化／復号化エンジン１５０は、不揮発性メモリコントローラ１４０から出力された暗号文データを、バス１１０を経由せずに直接、例えばオンザフライで受信する。暗号化／復号化エンジン１５０は、暗号文データを平文データに変換、例えば復号化する。
暗号化／復号化エンジン１５０の暗号化過程又は復号化過程には、暗号キーが使われる。暗号化／復号化エンジン１５０は、暗号キーを保存するための記憶媒体（図示せず）を含む。他の実施形態として、暗号キーは、セキュリティモード（Ｓｅｃｕｒｅ Ｍｏｄｅ）でのみ記憶媒体にアクセス可能になるように設定し得る。セキュリティモードは、図３を参照して詳しく説明する。
暗号化／復号化エンジン１５０は、データを所定サイズ、例えば６４ビット、１２８ビット、又は２５６ビットのブロック（ｂｌｏｃｋ）単位で暗号化又は復号化する。この場合、暗号化又は復号化のための暗号キーとアルゴリズム（ａｌｇｏｒｉｔｈｍ）は、ブロック単位で適用可能である。
暗号化アルゴリズムは、ＤＥＳ（Ｄａｔａ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）アルゴリズム又はＡＥＳ（Ａｄｖａｎｃｅｄ ＥｎｃｒｙｐｔｉｏｎＳｔａｎｄａｒｄ）アルゴリズムであり得るが、これに限定されるものではない。実施形態として、暗号化／復号化エンジン１５０がデータをブロック単位で変換、例えば暗号化又は復号化する方法を決定する暗号モードは、ＥＣＢ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｄｅ Ｂｏｏｋ）モード、ＣＢＣ（Ｃｉｐｈｅｒ Ｂｌｏｃｋ Ｃｈａｉｎｉｎｇ）モード、ＰＣＢＣ（Ｐｒｏｐａｇａｔｉｎｇ Ｃｉｐｈｅｒ Ｂｌｏｃｋ Ｃｈａｉｎｉｎｇ）モード、又はＣＦＢ（Ｃｉｐｈｅｒ Ｆｅｅｄ Ｂａｃｋ）モードであり得るが、本発明の範囲はこれに限定されるものではない。
データが、不揮発性メモリ装置２００にライトされる時のライトデータパス（ｗｒｉｔｅ ｄａｔａ ｐａｔｈ：ＷＰ）を説明すると、メインメモリ３００から出力された平文データがメモリコントローラ１３０とバス１１０とを介してＣＰＵ１２０に伝送された後、平文データは、ＣＰＵ１２０からバス１１０を介して暗号化／復号化エンジン１５０に伝送される。即ち、ＣＰＵ１２０の制御によって、平文データは、暗号化／復号化エンジン１５０に伝送される。
暗号化／復号化エンジン１５０は、暗号キーを用いて平文データを暗号文データに変換する。暗号文データは、不揮発性メモリコントローラ１４０を介して不揮発性メモリ装置２００に伝送される。
データが、不揮発性メモリ装置２００からリードされる時のリードデータパス（ｒｅａｄ ｄａｔａ ｐａｔｈ：ＲＰ）を説明すると、不揮発性メモリ装置２００から出力された暗号文データは、不揮発性メモリコントローラ１４０を介して暗号化／復号化エンジン１５０に直接伝送される。
暗号化／復号化エンジン１５０は、暗号キーを用いて暗号文データを平文データに変換する。平文データがバス１１０を介してＣＰＵ１２０に伝送された後、平文データは、ＣＰＵ１２０からバス１１０とメモリコントローラ１３０とを介してメインメモリ３００に伝送される。即ち、ＣＰＵ１２０の制御によって、平文データは、バス１１０とメモリコントローラ１３０とを介してメインメモリ３００に伝送される。
図３は、図２に示した暗号化／復号化エンジンに暗号キーを入力するセキュリティモードを説明するための概念図である。図２及び図３を参照すると、オペレーティングシステム（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ：ＯＳ）は、ハードウェアを管理し、応用プログラム（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍ）を実行させるために、ハードウェアに設けられる。
セキュリティ（Ｓｅｃｕｒｅ）ＯＳは、セキュリティが要求されるセキュリティ応用プログラム（Ｓｅｃｕｒｅ Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍ）を実行させるために、一般的なオペレーティングシステム（ＯＳ）とは別個にハードウェアに設けられる。実施形態として、セキュリティＯＳは、所定時間内に実行が完了しなければならない応用プログラム、例えば、セキュリティ応用プログラムを実行させるために、リアルタイムオペレーティングシステム（Ｒｅａｌ Ｔｉｍｅ Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ：ＲＴＯＳ）として具現可能である。
非セキュリティモードとは、オペレーティングシステム（ＯＳ）によって応用プログラムが実行される場合を意味し、セキュリティモードとは、セキュリティＯＳによってセキュリティ応用プログラムが実行される場合を意味する。セキュリティモードでセキュリティ応用プログラムが実行されることによって、ＣＰＵ１２０は、暗号化／復号化エンジン１５０に暗号キーを入力するか、或いは暗号化／復号化エンジン１５０の内部又は外部に保存されている暗号キーにアクセスする。実施形態として、セキュリティモードでセキュリティ応用プログラムが実行されることによって、暗号キーは、変更又は再設定され得る。
図４は、図１に示したシステムオンチップの他の実施形態によるブロック図である。図１〜図４を参照すると、図１のＳｏＣ１００の他の実施形態によるＳｏＣ１００Ｂは、バス１１０、ＣＰＵ１２０、メモリコントローラ１３０、不揮発性メモリコントローラ１４０、暗号化／復号化エンジン１５０、及び第１ＯＴＰメモリ（Ｏｎｅ−Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｍｅｍｏｒｙ）１６０を含む。第１ＯＴＰメモリ１６０は、暗号化／復号化エンジン１５０の暗号化過程又は復号化過程で使われる暗号キーを保存する。実施形態として、第１ＯＴＰメモリ１６０は、ヒューズ（ｆｕｓｅ）、アンチヒューズ（ａｎｔｉ−ｆｕｓｅ）、又は電子ヒューズとして具現可能である。
図４のＳｏＣ１００Ｂは、図２のＳｏＣ１００Ａとは異なって、セキュリティモードでセキュリティ応用プログラムが実行されても、ＣＰＵ１２０は、第１ＯＴＰメモリ１６０に保存された暗号キーにアクセス、例えばリード、ライト、又はイレーズできないように具現される。
データの暗号化又は復号化に使われる暗号キーが、第１ＯＴＰメモリ１６０から暗号化／復号化エンジン１５０に供給されることを除けば、図４のＳｏＣ１００ＢのライトデータパスＷＰ及びリードデータパスＲＰのそれぞれは、図２のＳｏＣ１００ＡのライトデータパスＷＰ及びリードデータパスＲＰのそれぞれと実質的に同一である。
図５は、図１に示したシステムオンチップの更に他の実施形態によるブロック図である。図１及び図５を参照すると、図１のＳｏＣ１００の更に他の実施形態によるＳｏＣ１００Ｃは、バス１１０、ＣＰＵ１２０、メモリコントローラ１３０、不揮発性メモリコントローラ１４０、暗号化／復号化エンジン１５０、第１ＯＴＰメモリ１６０、及びＤＭＡユニット（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｕｎｉｔ）１７０を含む。
ＤＭＡユニット１７０は、ＣＰＵ１２０を介さずに必要な構成（例えば、１３０、１４０、又は１５０）を介してメインメモリ３００又は不揮発性メモリ装置２００にアクセスすることができる。この際、ＤＭＡユニット１７０は、バス１１０に接続される。
不揮発性メモリ装置２００が、データをライトする時のライトデータパスＷＰを説明すると、メインメモリ３００から出力された平文データは、メモリコントローラ１３０とバス１１０とを介してＤＭＡユニット１７０に伝送される。平文データは、ＤＭＡユニット１７０からバス１１０を介して暗号化／復号化エンジン１５０に伝送される。
暗号化／復号化エンジン１５０は、平文データを暗号文データに変換する。暗号化／復号化エンジン１５０から出力された暗号文データは、直接不揮発性メモリコントローラ１４０に伝送された後、不揮発性メモリ装置２００に伝送される。即ち、暗号化／復号化エンジン１５０は、暗号文データを不揮発性メモリコントローラ１４０に直接、例えばオンザフライで伝送する。
データが、不揮発性メモリ装置２００からリードされる時のリードデータパスＲＰを説明すると、不揮発性メモリ装置２００から出力された暗号文データは、不揮発性メモリコントローラ１４０を介して暗号化／復号化エンジン１５０に伝送される。即ち、暗号化／復号化エンジン１５０は、不揮発性メモリコントローラ１４０から出力された暗号文データを直接、例えばオンザフライで受信する。
暗号化／復号化エンジン１５０は、暗号文データを平文データに変換する。平文データは、バス１１０を介してＤＭＡユニット１７０に伝送される。平文データは、ＤＭＡユニット１７０からバス１１０とメモリコントローラ１３０とを介してメインメモリ３００に伝送される。
図６は、図１に示したシステムオンチップの更に他の実施形態によるブロック図である。図１及び図６を参照すると、図１のＳｏＣ１００の更に他の実施形態によるＳｏＣ１００Ｄは、バス１１０、ＣＰＵ１２０、メモリコントローラ１３０、不揮発性メモリコントローラ１４０、暗号化／復号化エンジン１５０、第１ＯＴＰメモリ１６０、及びＤＭＡユニット１７０を含む。
ＤＭＡユニット１７０は、バス１１０と暗号化／復号化エンジン１５０との間に接続される。データは、ＤＭＡユニット１７０と暗号化／復号化エンジン１５０との間で、オンザフライで伝送される。
不揮発性メモリ装置２００が、データをライトする時のライトデータパスＷＰを説明すると、メインメモリ３００から出力された平文データは、メモリコントローラ１３０、バス１１０、及びＤＭＡユニット１７０を介して暗号化／復号化エンジン１５０に伝送される。
暗号化／復号化エンジン１５０は、平文データを暗号文データに変換、例えば暗号化する。暗号文データは、不揮発性メモリコントローラ１４０を介して不揮発性メモリ装置２００に伝送される。この際、暗号化／復号化エンジン１５０は、不揮発性メモリコントローラ１４０に暗号文データを直接、例えばオンザフライで伝送する。
不揮発性メモリ装置２００が、データをリードする時のリードデータパスＲＰを説明すると、不揮発性メモリ装置２００から出力された暗号文データは、不揮発性メモリコントローラ１４０を介して暗号化／復号化エンジン１５０に伝送される。この際、暗号化／復号化エンジン１５０は、不揮発性メモリコントローラ１４０から暗号文データを直接、例えばオンザフライで受信する。
暗号化／復号化エンジン１５０は、暗号文データを平文データに変換、例えば復号化する。平文データは、ＤＭＡユニット１７０、バス１１０、及びメモリコントローラ１３０を介してメインメモリ３００に伝送される。
図７は、図１に示したシステムオンチップの更に他の実施形態によるブロック図である。図１、図３、及び図７を参照すると、図１のＳｏＣ１００の更に他の実施形態によるＳｏＣ１００Ｅは、バス１１０、ＣＰＵ１２０、メモリコントローラ１３０、不揮発性メモリコントローラ１４０、暗号化／復号化エンジン１５０、第１ＯＴＰメモリ１６０、ＤＭＡユニット１７０、レジスタ１８０、及び選択回路１９０を含む。
レジスタ１８０は、バス１１０に接続される。レジスタ１８０は、選択信号ＳＥＬを発生する選択信号発生器として作動する。レジスタ１８０は、ＣＰＵ１２０がセキュリティ応用プログラムを実行するか否か、即ちセキュリティモードを指示する指示信号に基づいて選択信号ＳＥＬを変更する。指示信号は、ＣＰＵ１２０から出力される。
例えば、セキュリティモードで、指示信号のロジックレベルは、ハイ（ｈｉｇｈ）であり、非セキュリティモードで、指示信号のロジックレベルは、ロー（ｌｏｗ）である。選択回路１９０は、レジスタ１８０から出力された選択信号ＳＥＬによってデータパスを選択する。選択回路１９０の構造と動作は、図８を参照して詳しく説明する。
図８は、図７に示した選択回路及び暗号化／復号化エンジンのブロック図である。図３、図７、及び図８を参照すると、選択回路１９０は、第１選択器１９２と第２選択器１９４とを含む。
第１選択器１９２は、デマルチプレクサとして具現可能であり、第２選択器１９４は、マルチプレクサとして具現可能である。
選択回路１９０は、選択信号ＳＥＬのロジックレベルがハイである時、データが暗号化／復号化エンジン１５０を含むデータパスを選択する。ＣＰＵ１２０がセキュリティ応用プログラムを実行する時、即ちセキュリティモードである時、選択回路１９０は、暗号化／復号化エンジン１５０を含むデータパスを選択する。しかし、選択回路１９０は、選択信号ＳＥＬのロジックレベルがローである時、暗号化／復号化エンジン１５０を含まないデータパス、即ちバイパスを選択することができる。実施形態として、ＣＰＵ１２０が一般応用プログラムを実行する時、即ち非セキュリティモードである時、選択回路１９０は、暗号化／復号化エンジン１５０を含まないデータパス、即ちバイパスを選択する。
図９は、図１に示したシステムオンチップの更に他の実施形態によるブロック図である。図１、図８、及び図９を参照すると、図１のＳｏＣ１００の更に他の実施形態によるＳｏＣ１００Ｆは、バス１１０、ＣＰＵ１２０、メモリコントローラ１３０、不揮発性メモリコントローラ１４０、暗号化／復号化エンジン１５０、第１ＯＴＰメモリ１６０、ＤＭＡユニット１７０、第２ＯＴＰメモリ１８２、及び選択回路１９０を含む。
第２ＯＴＰメモリ１８２は、選択信号ＳＥＬを発生する選択信号発生器として作動する。第２ＯＴＰメモリ１８２は、１つのレベル、例えばハイレベルを有する選択信号ＳＥＬを発生するようにプログラムされる。この際、選択回路１９０は、暗号化／復号化エンジン１５０を含むデータパスのみを選択する。
図１０は、本発明の一実施形態によるシステムオンチップの動作方法を説明するフローチャートである。図２、図４〜図７、図９、及び図１０を参照すると、暗号化／復号化エンジン１５０は、暗号キーを用いて平文データを暗号文データに変換、即ち暗号化する（ステップＳ１０）。
暗号化／復号化エンジン１５０は、暗号化データを不揮発性メモリコントローラ１４０に直接、例えばオンザフライで伝送する（ステップＳ１２）。従って、暗号キーと暗号化データは、ＳｏＣ１００の内部に存在するため、プロービングに強い効果がある。
図１１は、本発明の他の実施形態によるシステムオンチップの動作方法を説明するフローチャートである。図５〜図７、図９、及び図１１を参照すると、暗号化／復号化エンジン１５０は、平文データをＤＭＡユニット１７０から受信する（ステップＳ２０）。暗号化／復号化エンジン１５０は、平文データをＤＭＡユニット１７０から直接、例えばオンザフライで受信する。
図１２は、本発明の更に他の実施形態によるシステムオンチップの動作方法を説明するフローチャートである。図２、図４〜図７、図９、及び図１２を参照すると、暗号化／復号化エンジン１５０は、不揮発性メモリコントローラ１４０から暗号文データを直接、例えばオンザフライで受信する（ステップＳ３０）。暗号化／復号化エンジン１５０は、暗号文データを平文データに復号化する（ステップＳ３２）。
図１３は、本発明の更に他の実施形態によるシステムオンチップの動作方法を説明するフローチャートである。図５〜図７、図９、及び図１３を参照すると、暗号化／復号化エンジン１５０は、平文データをＤＭＡユニット１７０に伝送する（ステップＳ３４）。暗号化／復号化エンジン１５０は、平文データをＤＭＡユニット１７０に直接、例えばオンザフライで伝送する。
図１４は、図１に示したシステムを含むデータ処理装置の一実施形態によるブロック図である。図１及び図１４を参照すると、データ処理装置４００は、ＰＣ又はデータサーバとして具現可能である。
データ処理装置４００は、プロセッサ１００ａ、保存装置２００ａ、メモリ３００ａ、パワーソース４１０、入出力ポート４２０、拡張カード４３０、ネットワーク装置４４０、及びディスプレイ４５０を含む。実施形態として、データ処理装置４００は、カメラモジュール４６０を更に含み得る。
プロセッサ１００ａは、図１に示したＳｏＣ１００を意味する。プロセッサ１００ａは、マルチコア（Ｍｕｌｔｉ−Ｃｏｒｅ）プロセッサであり得る。実施形態として、プロセッサ１００ａは、図１に示したＳｏＣ１００を含む。プロセッサ１００ａは、構成要素（２００ａ、３００ａ、及び４１０〜４６０）のうちの少なくとも１つの動作を制御する。
保存装置２００ａは、図１に示した不揮発性メモリ装置２００を意味する。保存装置２００ａは、ハードディスクドライブ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）又はＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）として具現可能である。
メモリ３００ａは、図１に示したメインメモリ３００を意味する。メモリ３００ａは、揮発性メモリ又は不揮発性メモリとして具現可能である。メモリ３００ａに対するデータアクセス動作、例えばリード動作、ライト動作（又は、プログラム動作）、又はイレーズ動作を制御するメモリコントローラ（図２の１４０）は、プロセッサ１００に集積又は内蔵され得る。
パワーソース４１０は、構成要素（１００ａ、２００ａ、３００ａ及び４２０〜４６０）のうちの少なくとも１つに動作電圧を供給する。
入出力ポート４２０は、保存装置２００ａにデータを伝送するか、保存装置２００ａから出力されたデータを外部装置に伝送するポートを意味する。例えば、入出力ポート４２０は、コンピュータマウスのようなポインティング装置（ｐｏｉｎｔｉｎｇ ｄｅｖｉｃｅ）を接続するためのポート、プリンターを接続するためのポート、又はＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ドライブを接続するためのポートである。
拡張カード４３０は、ＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）カード又はＭＭＣ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ）として具現可能である。実施形態として、拡張カード４３０は、ＳＩＭ（Ｓｕｂｓｃｒｉｂｅｒ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｍｏｄｕｌｅ）カード又はＵＳＩＭ（Ｕｎｉｖｅｒｓａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｉｄｅｎｔｉｔｙ Ｍｏｄｕｌｅ）カードであり得る。
ネットワーク装置４４０は、保存装置２００ａを有線ネットワーク又は無線ネットワークに接続させる装置を意味する。
ディスプレイ４５０は、保存装置２００ａ、メモリ３００ａ、入出力ポート４２０、拡張カード４３０、又はネットワーク装置４４０から出力されたデータを表示する。カメラモジュール４６０は、光学イメージを電気的なイメージに変換するモジュールを意味する。従って、カメラモジュール４６０から出力された電気的なイメージは、保存装置２００ａ、メモリ３００ａ、又は拡張カード４３０に保存される。また、カメラモジュール４６０から出力された電気的なイメージは、ディスプレイ４５０を通じて表示される。
図１５は、図１に示したシステムを含むデータ処理装置の他の実施形態によるブロック図である。図１及び図１５を参照すると、データ処理装置５００は、ラップトップ（ｌａｐｔｏｐ）コンピュータとして具現可能である。
図１６は、図１に示したシステムを含むデータ処理装置の更に他の実施形態によるブロック図である。図１及び図１６を参照すると、データ処理装置６００は、携帯用装置として具現可能である。携帯用装置６００は、携帯電話、スマートフォン、タブレットＰＣ、ＰＤＡ、ＥＤＡ、デジタルスチルカメラ、デジタルビデオカメラ、ＰＭＰ、ＰＤＮ、携帯用ゲームコンソール、又は電子ブックとして具現可能である。
図１７は、図１に示したシステムオンチップを含むシステムインパッケージ及び不揮発性メモリ装置のブロック図であり、図１８は、図１に示したシステムオンチップを含むシステムインパッケージの他の実施形態によるブロック図である。図１及び図１７を参照すると、ＳｏＣ１００及びメインメモリ３００は、システムインパッケージ（ＳｉＰ）７００にパッケージングされる。図１及び図１８を参照すると、ＳｏＣ１００、不揮発性メモリ装置２００、及びメインメモリ３００は、ＳｉＰ７００′にパッケージングされる。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
１０ システム
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ システムオンチップ（ＳｏＣ）
１００ａ プロセッサ
１１０ バス
１２０ ＣＰＵ
１３０ メモリコントローラ
１４０ 不揮発性メモリコントローラ
１５０ 暗号化／復号化エンジン
１６０ 第１ＯＴＰメモリ
１７０ ＤＭＡユニット
１８０ レジスタ
１８２ 第２ＯＴＰメモリ
１９０ 選択回路
１９２ 第１選択器
１９４ 第２選択器
２００ 不揮発性メモリ装置
２００ａ 保存装置
３００ メインメモリ
３００ａ メモリ
４００、５００、６００ データ処理装置
４１０、５１０、６１０ パワーソース
４２０、５２０、６２０ 入出力ポート
４３０、５３０、６３０ 拡張カード
４４０、５４０、６４０ ネットワーク装置
４５０、５５０、６５０ ディスプレイ
４６０、５６０、６６０ カメラモジュール
７００、７００′ システムインパッケージ（ＳｉＰ）

Claims (30)

  1. システムオンチップ（ＳｏＣ）の動作方法であって、
    前記ＳｏＣに含まれるエンジンによって、暗号キーを用いて平文データを暗号文データに変換する段階と、
    前記エンジンによって、前記暗号文データを前記ＳｏＣに含まれるメモリコントローラに直接伝送する段階と、を有し、
    前記メモリコントローラは、不揮発性メモリの動作を制御することを特徴とするシステムオンチップの動作方法。
  2. 前記平文データを暗号文データに変換する段階の前に、前記平文データをＣＰＵの制御によってメインメモリからバスを介してリードする段階を更に含むことを特徴とする請求項１に記載のシステムオンチップの動作方法。
  3. 前記平文データを暗号文データに変換する段階の前に、前記ＳｏＣに含まれるＤＭＡ（Ｄｉｒｅｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ）ユニットが、前記平文データを前記エンジンに出力する段階を更に含むことを特徴とする請求項１に記載のシステムオンチップの動作方法。
  4. 前記平文データを暗号文データに変換する段階の前に、前記ＳｏＣに含まれるワンタイムプログラマブル（ＯＴＰ）メモリが、前記暗号キーを前記エンジンに出力する段階を更に含むことを特徴とする請求項１に記載のシステムオンチップの動作方法。
  5. 前記平文データを暗号文データに変換する段階の前に、セキュリティプログラムが実行される間にのみ、前記暗号キーを前記エンジンに出力する段階を更に含むことを特徴とする請求項１に記載のシステムオンチップの動作方法。
  6. 前記平文データを暗号文データに変換する段階は、前記平文データをブロック単位で前記暗号文データに変換することを特徴とする請求項１に記載のシステムオンチップの動作方法。
  7. システムオンチップ（ＳｏＣ）の動作方法であって、
    前記ＳｏＣに含まれるエンジンによって、前記ＳｏＣに含まれるメモリコントローラから暗号文データを直接受信する段階と、
    前記エンジンによって、暗号キーを用いて前記暗号文データを平文データに変換する段階と、を有し、
    前記メモリコントローラは、不揮発性メモリの動作を制御することを特徴とするシステムオンチップの動作方法。
  8. 前記暗号文データを平文データに変換する段階の前に、前記平文データを前記ＳｏＣに含まれるＤＭＡ（Ｄｉｒｅｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ）ユニットから前記エンジンに伝送する段階を更に含むことを特徴とする請求項７に記載のシステムオンチップの動作方法。
  9. 前記暗号文データを平文データに変換する段階の前に、前記ＳｏＣに含まれるワンタイムプログラマブル（ＯＴＰ）メモリが、前記暗号キーを前記エンジンに出力する段階を更に含むことを特徴とする請求項７に記載のシステムオンチップの動作方法。
  10. 前記暗号文データを平文データに変換する段階の前に、セキュリティプログラムが実行される間にのみ、前記暗号キーを前記エンジンに出力する段階を更に含むことを特徴とする請求項７に記載のシステムオンチップの動作方法。
  11. 前記暗号文データを平文データに変換する段階は、前記暗号文データをブロック単位で前記平文データに変換することを特徴とする請求項７に記載のシステムオンチップの動作方法。
  12. 暗号キーを用いて、第１平文データを第１暗号文データに暗号化し、第２暗号文データを第２平文データに復号化する暗号化／復号化エンジンと、
    前記暗号化／復号化エンジンに直接接続され、前記第１暗号文データを不揮発性メモリに伝送し、該不揮発性メモリから前記第２暗号文データを受信するメモリコントローラと、を有することを特徴とするシステムオンチップ。
  13. 前記暗号キーを保存するワンタイムプログラマブル（ＯＴＰ）メモリを更に含むことを特徴とする請求項１２に記載のシステムオンチップ。
  14. 前記システムオンチップ（ＳｏＣ）の外部にある装置から受信した前記第１平文データを前記暗号化／復号化エンジンに伝送し、該暗号化／復号化エンジンから受信した前記第２平文データを前記装置に伝送するＤＭＡ（Ｄｉｒｅｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ）ユニットを更に含むことを特徴とする請求項１２に記載のシステムオンチップ。
  15. 前記ＤＭＡユニットは、前記暗号化／復号化エンジンに直接接続されることを特徴とする請求項１４に記載のシステムオンチップ。
  16. 前記システムオンチップ（ＳｏＣ）の外部にある装置と前記暗号化／復号化エンジンとの間で前記第１平文データ又は前記第２平文データの伝送を制御するＣＰＵを更に含むことを特徴とする請求項１２に記載のシステムオンチップ。
  17. 請求項１２に記載のシステムオンチップ（ＳｏＣ）と、
    前記ＳｏＣの制御によって、不揮発性メモリとデータを通信する装置と、を備えることを特徴とするシステムインパッケージ。
  18. 請求項１２に記載のシステムオンチップ（ＳｏＣ）と、
    不揮発性メモリと、
    前記ＳｏＣの制御によって、前記不揮発性メモリとデータを通信する装置と、を備えることを特徴とするシステムインパッケージ。
  19. システムオンチップ（ＳｏＣ）であって、
    不揮発性メモリを制御するメモリコントローラと、
    前記メモリコントローラに直接接続され、データを暗号化又は復号化する暗号化／復号化エンジンと、を有し、
    前記ＳｏＣは、前記ＳｏＣの外部にある装置と前記不揮発性メモリとの間でデータの伝送を制御し、
    前記メモリコントローラ及び前記暗号化／復号化エンジンは、前記データを伝送するための第１データパスに該当することを特徴とするシステムオンチップ。
  20. 暗号キーを保存するためのワンタイムプログラマブル（ＯＴＰ）メモリを更に含み、
    前記暗号化／復号化エンジンは、前記ＯＴＰメモリに保存された暗号キーを用いて、前記データを暗号化又は復号化することを特徴とする請求項１９に記載のシステムオンチップ。
  21. 前記第１データパスは、前記装置から受信した前記データを前記暗号化／復号化エンジンに伝送し、該暗号化／復号化エンジンから受信した前記データを前記装置に伝送するＤＭＡ（Ｄｉｒｅｃｔ ＭｅｍｏｒｙＡｃｃｅｓｓ）ユニットを更に含むことを特徴とする請求項１９に記載のシステムオンチップ。
  22. 前記ＤＭＡユニットは、前記暗号化／復号化エンジンに直接接続されることを特徴とする請求項２１に記載のシステムオンチップ。
  23. 暗号化されていない前記データを伝送する第２データパスを更に含むことを特徴とする請求項２２に記載のシステムオンチップ。
  24. 選択信号に基づいて、前記第１データパス及び前記第２データパスのうちの何れか１つを選択するための選択回路を更に含むことを特徴とする請求項２３に記載のシステムオンチップ。
  25. 前記選択信号を発生する選択信号発生器を更に含み、
    前記選択信号発生器は、ワンタイムプログラマブル（ＯＴＰ）メモリ又はレジスタであることを特徴とする請求項２４に記載のシステムオンチップ。
  26. システムオンチップ（ＳｏＣ）であって、
    データバスと、
    前記データバスに平文データを出力するメインメモリコントローラと、
    前記データバスから受信した前記平文データを、キーを使って暗号文データに暗号化するエンジンと、
    不揮発性メモリコントローラと、
    前記エンジンをバイパスして前記データバスを前記不揮発性メモリコントローラに接続させる第１電気的経路と、
    前記エンジンを介して前記データバスを前記不揮発性メモリコントローラに接続させる第２電気的経路と、を有し、
    前記ＳｏＣは、非セキュリティモードで、前記平文データを前記データバスから前記不揮発性メモリコントローラに伝送するために前記第１電気的経路のみを活性化させ、
    前記ＳｏＣは、セキュリティモードで、前記平文データを前記エンジンに伝送し、該エンジンから受信した前記暗号文データを前記不揮発性メモリコントローラに伝送するために前記第２電気的経路のみを活性化させることを特徴とするシステムオンチップ。
  27. 前記第１電気的経路は、マルチプレクサとデマルチプレクサとを介して前記平文データを前記不揮発性メモリコントローラに伝送するための経路を含むことを特徴とする請求項２６に記載のシステムオンチップ。
  28. 前記第２電気的経路は、前記マルチプレクサを介して前記平文データを前記エンジンに伝送するための経路と、前記デマルチプレクサを介して前記暗号文データを前記不揮発性メモリコントローラに伝送するための経路とを含むことを特徴とする請求項２７に記載のシステムオンチップ。
  29. 前記第１電気的経路及び前記第２電気的経路のうちの何れか１つを活性化させるために、同じ選択信号を前記マルチプレクサ及び前記デマルチプレクサのそれぞれに提供するためのワンタイムプログラマブル（ＯＴＰ）メモリを更に含むことを特徴とする請求項２８に記載のシステムオンチップ。
  30. 前記エンジンは、前記第２電気的経路を介して前記不揮発性メモリコントローラから受信した暗号文データを復号化することを特徴とする請求項２６に記載のシステムオンチップ。
JP2013097518A 2012-05-04 2013-05-07 システムオンチップとその動作方法、及びそれを含むシステムインパッケージ Active JP6239259B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0047743 2012-05-04
KR1020120047743A KR101975027B1 (ko) 2012-05-04 2012-05-04 시스템 온 칩, 이의 동작 방법, 이를 포함하는 장치들

Publications (3)

Publication Number Publication Date
JP2013236376A true JP2013236376A (ja) 2013-11-21
JP2013236376A5 JP2013236376A5 (ja) 2016-05-12
JP6239259B2 JP6239259B2 (ja) 2017-11-29

Family

ID=49384556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097518A Active JP6239259B2 (ja) 2012-05-04 2013-05-07 システムオンチップとその動作方法、及びそれを含むシステムインパッケージ

Country Status (5)

Country Link
US (2) US20130297948A1 (ja)
JP (1) JP6239259B2 (ja)
KR (1) KR101975027B1 (ja)
CN (1) CN103383668B (ja)
DE (1) DE102013104167A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510184A (ja) * 2014-03-20 2017-04-06 クアルコム，インコーポレイテッド 鍵の改ざんからの保護
KR20170040721A (ko) * 2015-10-02 2017-04-13 삼성전자주식회사 공개키 암호 시스템 기반의 인증 장치, 그것을 갖는 모바일 장치 및 그것의 인증 방법
JP2017528037A (ja) * 2014-07-25 2017-09-21 クアルコム，インコーポレイテッド 外部不揮発性メモリに記憶されたデータが有効かどうかを判定するための集積回路
JP2021002067A (ja) * 2016-01-12 2021-01-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ メモリ動作の暗号化

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2556271T3 (es) * 2008-08-22 2016-01-14 Qualcomm Incorporated Procedimiento y aparato para transmitir y recibir datos protegidos y datos no protegidos
US20140244513A1 (en) * 2013-02-22 2014-08-28 Miguel Ballesteros Data protection in near field communications (nfc) transactions
CN103941119B (zh) * 2014-03-27 2016-09-07 北京汇德信科技有限公司 一种多功能可编程信号发生参数测试系统
KR102157668B1 (ko) * 2014-04-03 2020-09-22 에스케이하이닉스 주식회사 호스트와 통신하는 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 컴퓨팅 시스템
US10169618B2 (en) 2014-06-20 2019-01-01 Cypress Semiconductor Corporation Encryption method for execute-in-place memories
US10192062B2 (en) * 2014-06-20 2019-01-29 Cypress Semiconductor Corporation Encryption for XIP and MMIO external memories
US10691838B2 (en) 2014-06-20 2020-06-23 Cypress Semiconductor Corporation Encryption for XIP and MMIO external memories
US9298647B2 (en) 2014-08-25 2016-03-29 HGST Netherlands B.V. Method and apparatus to generate zero content over garbage data when encryption parameters are changed
KR102208072B1 (ko) * 2014-09-01 2021-01-27 삼성전자주식회사 데이터 처리 시스템
US9660806B2 (en) * 2014-12-30 2017-05-23 International Business Machines Corporation Carbon nanotube array for cryptographic key generation and protection
US9734117B2 (en) * 2015-01-26 2017-08-15 Western Digital Technologies, Inc. Data storage device and method for integrated bridge firmware to be retrieved from a storage system on chip (SOC)
US11023453B2 (en) * 2015-01-29 2021-06-01 Hewlett Packard Enterprise Development Lp Hash index
WO2016122547A1 (en) * 2015-01-29 2016-08-04 Hewlett Packard Enterprise Development Lp Foster twin data structure
KR102347827B1 (ko) * 2015-02-12 2022-01-07 삼성전자주식회사 보안 메시지 전송 장치 및 그 처리 방법
US9560737B2 (en) 2015-03-04 2017-01-31 International Business Machines Corporation Electronic package with heat transfer element(s)
CN106155568B (zh) * 2015-04-03 2019-03-01 华为技术有限公司 一种存储分区的方法及终端
US9779262B2 (en) * 2015-04-20 2017-10-03 Qualcomm Incorporated Apparatus and method to decrypt file segments in parallel
US10426037B2 (en) 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
CN106407829A (zh) * 2015-07-30 2017-02-15 宇龙计算机通信科技(深圳)有限公司 基于指纹识别对文件进行加密的方法、装置及移动终端
US9591776B1 (en) 2015-09-25 2017-03-07 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s)
US10172239B2 (en) 2015-09-25 2019-01-01 International Business Machines Corporation Tamper-respondent sensors with formed flexible layer(s)
US9924591B2 (en) 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
US10098235B2 (en) 2015-09-25 2018-10-09 International Business Machines Corporation Tamper-respondent assemblies with region(s) of increased susceptibility to damage
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US9894749B2 (en) 2015-09-25 2018-02-13 International Business Machines Corporation Tamper-respondent assemblies with bond protection
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US10175064B2 (en) 2015-09-25 2019-01-08 International Business Machines Corporation Circuit boards and electronic packages with embedded tamper-respondent sensor
US10671762B2 (en) 2015-09-29 2020-06-02 Apple Inc. Unified addressable memory
US10143090B2 (en) 2015-10-19 2018-11-27 International Business Machines Corporation Circuit layouts of tamper-respondent sensors
US9978231B2 (en) 2015-10-21 2018-05-22 International Business Machines Corporation Tamper-respondent assembly with protective wrap(s) over tamper-respondent sensor(s)
CN105426793B (zh) * 2015-11-17 2018-02-06 无锡江南计算技术研究所 一种多端口设备控制器加解密调度控制方法
US9913389B2 (en) 2015-12-01 2018-03-06 International Business Corporation Corporation Tamper-respondent assembly with vent structure
US10327343B2 (en) 2015-12-09 2019-06-18 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US9555606B1 (en) 2015-12-09 2017-01-31 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US10225247B2 (en) 2015-12-14 2019-03-05 Intel Corporation Bidirectional cryptographic IO for data streams
US9554477B1 (en) 2015-12-18 2017-01-24 International Business Machines Corporation Tamper-respondent assemblies with enclosure-to-board protection
WO2017127084A1 (en) 2016-01-21 2017-07-27 Hewlett-Packard Development Company, L.P. Data cryptography engine
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9904811B2 (en) 2016-04-27 2018-02-27 International Business Machines Corporation Tamper-proof electronic packages with two-phase dielectric fluid
DE102016116152A1 (de) * 2016-04-30 2017-11-02 Krohne Messtechnik Gmbh Elektrisches Gerät mit einer Funktionseinrichtung
US9913370B2 (en) 2016-05-13 2018-03-06 International Business Machines Corporation Tamper-proof electronic packages formed with stressed glass
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US10762030B2 (en) * 2016-05-25 2020-09-01 Samsung Electronics Co., Ltd. Storage system, method, and apparatus for fast IO on PCIE devices
US9858776B1 (en) 2016-06-28 2018-01-02 International Business Machines Corporation Tamper-respondent assembly with nonlinearity monitoring
US10261919B2 (en) * 2016-07-08 2019-04-16 Hewlett Packard Enterprise Development Lp Selective memory encryption
US10321589B2 (en) 2016-09-19 2019-06-11 International Business Machines Corporation Tamper-respondent assembly with sensor connection adapter
US10271424B2 (en) 2016-09-26 2019-04-23 International Business Machines Corporation Tamper-respondent assemblies with in situ vent structure(s)
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
US9999124B2 (en) 2016-11-02 2018-06-12 International Business Machines Corporation Tamper-respondent assemblies with trace regions of increased susceptibility to breaking
US10326587B2 (en) * 2016-12-28 2019-06-18 Intel Corporation Ultra-lightweight cryptography accelerator system
US10896267B2 (en) * 2017-01-31 2021-01-19 Hewlett Packard Enterprise Development Lp Input/output data encryption
US10327329B2 (en) 2017-02-13 2019-06-18 International Business Machines Corporation Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor
KR20190075363A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈
US10715321B2 (en) 2017-12-22 2020-07-14 Micron Technology, Inc. Physical unclonable function using message authentication code
CN108197504B (zh) * 2017-12-28 2022-01-11 湖南国科微电子股份有限公司 一种可控数据加解密系统及方法
US10906506B2 (en) 2017-12-28 2021-02-02 Micron Technology, Inc. Security of user data stored in shared vehicles
US10924277B2 (en) * 2018-01-25 2021-02-16 Micron Technology, Inc. Certifying authenticity of stored code and code updates
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
US11122682B2 (en) 2018-04-04 2021-09-14 International Business Machines Corporation Tamper-respondent sensors with liquid crystal polymer layers
US10778661B2 (en) 2018-04-27 2020-09-15 Micron Technology, Inc. Secure distribution of secret key using a monotonic counter
WO2020034118A1 (zh) * 2018-08-15 2020-02-20 华为技术有限公司 一种安全的数据转移装置、系统和方法
US10936459B2 (en) * 2018-12-07 2021-03-02 Microsoft Technology Licensing, Llc Flexible microcontroller support for device testing and manufacturing
KR102621645B1 (ko) 2019-03-12 2024-01-05 삼성전자주식회사 보안 집적 회로를 포함하는 전자 장치
CN111775698B (zh) * 2019-04-04 2021-11-16 北京新能源汽车股份有限公司 一种车辆里程信息的处理方法、装置及汽车
KR20200129776A (ko) 2019-05-10 2020-11-18 삼성전자주식회사 재전송 공격에 대한 방어책을 포함하는 메모리 시스템의 구동 방법 및 이를 수행하는 메모리 시스템
CN112115094A (zh) * 2019-06-21 2020-12-22 珠海市一微半导体有限公司 一种处理器芯片及其数据存储方法和数据读取方法
CN110275845B (zh) * 2019-06-29 2021-11-19 江苏芯盛智能科技有限公司 存储器控制方法、装置及电子设备
CN110443078B (zh) * 2019-07-19 2021-05-28 南京芯驰半导体科技有限公司 一种基于特权分级的安全存储系统
KR20210016764A (ko) * 2019-08-05 2021-02-17 삼성전자주식회사 시스템 온 칩
EP3877884A1 (en) * 2019-08-29 2021-09-15 Google LLC Securing external data storage for a secure element integrated on a system-on-chip
TWI748570B (zh) * 2020-07-22 2021-12-01 瑞昱半導體股份有限公司 資料處理裝置
US11768963B2 (en) * 2021-01-22 2023-09-26 Nxp Usa, Inc. System and method for validating trust provisioning operation on system-on-chip
CN113312000B (zh) * 2021-06-04 2023-04-28 河北光兴半导体技术有限公司 硬盘以及存储系统
CN113312307A (zh) * 2021-06-25 2021-08-27 展讯通信（上海）有限公司 片上系统及其数据处理方法、中央处理器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198531A (ja) * 2001-12-27 2003-07-11 Denso Corp 共通鍵暗号通信方法及び装置
JP2010525435A (ja) * 2007-04-20 2010-07-22 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 電子デバイスにおいてＳＩＭｌｏｃｋ情報を保護する方法及び装置
JP2010231778A (ja) * 2009-03-04 2010-10-14 Apple Inc 不揮発性メモリに対してデータの読み出しおよび書き込みを行うためのデータホワイトニング
JP2012004661A (ja) * 2010-06-14 2012-01-05 Fujitsu Semiconductor Ltd プロセッサ及びプロセッサシステム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080192928A1 (en) * 2000-01-06 2008-08-14 Super Talent Electronics, Inc. Portable Electronic Storage Devices with Hardware Security Based on Advanced Encryption Standard
EP1355268B1 (en) 2002-02-28 2006-04-05 Matsushita Electric Industrial Co., Ltd. Memory card
US7941662B2 (en) * 2002-05-31 2011-05-10 Broadcom Corporation Data transfer efficiency in a cryptography accelerator system
KR20050002103A (ko) 2003-06-30 2005-01-07 (주)파인칩스 암호 프로세서를 내장한 휴대용 저장장치
US8954751B2 (en) * 2004-10-08 2015-02-10 International Business Machines Corporation Secure memory control parameters in table look aside buffer data fields and support memory array
US8332653B2 (en) * 2004-10-22 2012-12-11 Broadcom Corporation Secure processing environment
US7457985B2 (en) 2005-09-09 2008-11-25 International Business Machines Corporation Method to detect errors in computer systems by using state tracking
US7934049B2 (en) 2005-09-14 2011-04-26 Sandisk Corporation Methods used in a secure yet flexible system architecture for secure devices with flash mass storage memory
US20100191959A1 (en) * 2005-09-23 2010-07-29 Space Micro Inc. Secure microprocessor and method
US20070074046A1 (en) * 2005-09-23 2007-03-29 Czajkowski David R Secure microprocessor and method
US7835518B2 (en) 2006-04-03 2010-11-16 Sandisk Corporation System and method for write failure recovery
US20100077230A1 (en) 2006-12-15 2010-03-25 Michael Chambers Protecting a programmable memory against unauthorized modification
KR20090037712A (ko) 2007-10-12 2009-04-16 삼성전자주식회사 보안 부트-업되는 전자 장치, 그것의 해쉬값 계산 방법 및부트-업 방법
KR20090095909A (ko) 2008-03-06 2009-09-10 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 관리 방법
KR100959275B1 (ko) 2008-04-04 2010-05-26 주식회사 셀픽 보안기능을 갖는 솔리드 스테이트 디스크
JP2010009174A (ja) 2008-06-25 2010-01-14 Panasonic Corp 不揮発性記憶媒体制御装置、不揮発性記憶媒体制御方法、及び不揮発性記憶媒体制御プログラム
CN101661546B (zh) 2008-08-28 2012-12-19 深圳富泰宏精密工业有限公司 在手持行动电子装置中进行文件加密的系统及方法
US8781127B2 (en) * 2008-09-05 2014-07-15 Vixs Systems, Inc. Device with privileged memory and applications thereof
US8555015B2 (en) 2008-10-23 2013-10-08 Maxim Integrated Products, Inc. Multi-layer content protecting microcontroller
US8411867B2 (en) * 2009-04-06 2013-04-02 Broadcom Corporation Scalable and secure key management for cryptographic data processing
US8526605B2 (en) 2009-10-09 2013-09-03 Seagate Technology Llc Data encryption to provide data security and memory cell bit wear leveling
US20110154061A1 (en) 2009-12-21 2011-06-23 Babu Chilukuri Data secure memory/storage control
CN101788958A (zh) * 2010-02-04 2010-07-28 杭州晟元芯片技术有限公司 一种存储器数据保护的方法
US8458377B2 (en) * 2010-03-05 2013-06-04 Lsi Corporation DMA engine capable of concurrent data manipulation
KR101279213B1 (ko) * 2010-07-21 2013-06-26 삼성에스디에스 주식회사 시스템 온 칩 기반의 안티-멀웨어 서비스를 제공할 수 있는 디바이스 및 그 방법과 인터페이스 방법
KR101231637B1 (ko) 2011-04-27 2013-02-08 대우조선해양 주식회사 밀폐형 데릭의 댐퍼구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198531A (ja) * 2001-12-27 2003-07-11 Denso Corp 共通鍵暗号通信方法及び装置
JP2010525435A (ja) * 2007-04-20 2010-07-22 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 電子デバイスにおいてＳＩＭｌｏｃｋ情報を保護する方法及び装置
JP2010231778A (ja) * 2009-03-04 2010-10-14 Apple Inc 不揮発性メモリに対してデータの読み出しおよび書き込みを行うためのデータホワイトニング
JP2012004661A (ja) * 2010-06-14 2012-01-05 Fujitsu Semiconductor Ltd プロセッサ及びプロセッサシステム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510184A (ja) * 2014-03-20 2017-04-06 クアルコム，インコーポレイテッド 鍵の改ざんからの保護
JP2017528037A (ja) * 2014-07-25 2017-09-21 クアルコム，インコーポレイテッド 外部不揮発性メモリに記憶されたデータが有効かどうかを判定するための集積回路
KR20170040721A (ko) * 2015-10-02 2017-04-13 삼성전자주식회사 공개키 암호 시스템 기반의 인증 장치, 그것을 갖는 모바일 장치 및 그것의 인증 방법
KR102458351B1 (ko) * 2015-10-02 2022-10-26 삼성전자주식회사 공개키 암호 시스템 기반의 인증 장치, 그것을 갖는 모바일 장치 및 그것의 인증 방법
JP2021002067A (ja) * 2016-01-12 2021-01-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ メモリ動作の暗号化
JP6998435B2 (ja) 2016-01-12 2022-01-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリ動作の暗号化

Also Published As

Publication number Publication date
KR101975027B1 (ko) 2019-05-03
CN103383668B (zh) 2018-03-20
KR20130126843A (ko) 2013-11-21
US20150235053A1 (en) 2015-08-20
DE102013104167A1 (de) 2013-11-07
JP6239259B2 (ja) 2017-11-29
CN103383668A (zh) 2013-11-06
US20130297948A1 (en) 2013-11-07
US9489540B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
JP6239259B2 (ja) システムオンチップとその動作方法、及びそれを含むシステムインパッケージ
US9094190B2 (en) Method of managing key for secure storage of data and apparatus therefor
TWI715619B (zh) 用於硬體強制單向密碼學的處理器、方法及系統
TWI550406B (zh) 於持續性記憶體中之資料儲存的技術
US10204240B2 (en) Encrypting portable media system and method of operation thereof
US8572410B1 (en) Virtualized protected storage
US10896267B2 (en) Input/output data encryption
US10810138B2 (en) Enhanced storage encryption with total memory encryption (TME) and multi-key total memory encryption (MKTME)
US20130156195A1 (en) Method of obtaining a main key from a memory device, method of generating authentication information for a memory device, an external device and system icluding the external device
JP2016517241A (ja) ストレージデバイスによって支援されるインライン暗号化および暗号化解除
US20200110906A1 (en) Encryption circuit for performing virtual encryption operations
TW201918923A (zh) 安全邏輯系統及操作安全邏輯系統的方法
CN111914309A (zh) 密码保护的数据储存装置以及非挥发式存储器控制方法
US11775652B2 (en) Platform security mechanism
US10880082B2 (en) Rekeying keys for encrypted data in nonvolatile memories
KR102421318B1 (ko) 장치의 시스템 온 칩의 보안 모듈로의 복수의 액세스를 관리하기 위한 디바이스
TW202011248A (zh) 資料儲存裝置以及其操作方法
KR102218715B1 (ko) 채널별로 데이터를 보호할 수 있는 반도체 장치
US11244066B2 (en) System on chip
US20240220667A1 (en) Storage device and computing device including the same
US10642963B2 (en) Digital rights management for a GPU

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171101

R150 Certificate of patent or registration of utility model

Ref document number: 6239259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250