JP2013235469A - Constant voltage power supply circuit and overcurrent protection method therefor - Google Patents

Constant voltage power supply circuit and overcurrent protection method therefor Download PDF

Info

Publication number
JP2013235469A
JP2013235469A JP2012108159A JP2012108159A JP2013235469A JP 2013235469 A JP2013235469 A JP 2013235469A JP 2012108159 A JP2012108159 A JP 2012108159A JP 2012108159 A JP2012108159 A JP 2012108159A JP 2013235469 A JP2013235469 A JP 2013235469A
Authority
JP
Japan
Prior art keywords
voltage
transistor
overcurrent
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012108159A
Other languages
Japanese (ja)
Inventor
Takeshi Nakada
豪 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012108159A priority Critical patent/JP2013235469A/en
Publication of JP2013235469A publication Critical patent/JP2013235469A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a constant voltage power supply circuit capable of highly accurately performing regulating and overcurrent protecting operation even when input voltage has large variations.SOLUTION: A constant voltage power supply circuit 1 includes a first output transistor M1 and a second output transistor Q2 which is controlled by drain current of the first output transistor M1. Overcurrent is detected based on difference between power supply voltage Vin, which is voltage across a current detection resistor R3, and short-circuit voltage Vshort. An overcurrent control signal Vcont is generated based on a result of comparison between first sum voltage, obtained by adding feedback voltage Vfb and second reference voltage Vref2, and second sum voltage obtained by adding overcurrent detection voltage Vsub and third reference voltage Vref3. An overcurrent control transistor M3 provided between the source of the first output transistor M1 and the ground G2 is turned off when the second sum voltage is equal to or greater than the first sum voltage.

Description

本発明は、定電圧電源回路に関する。   The present invention relates to a constant voltage power supply circuit.

各種電子機器において、変動する入力電圧を一定の電圧にして出力する定電圧電源回路が利用されている。   In various electronic devices, a constant voltage power supply circuit that outputs a variable input voltage with a constant voltage is used.

特許文献1は、出力端子から所定の電流値を超える過電流が出力されないようにする過電流保護回路を有する定電圧電源回路を開示している。   Patent Document 1 discloses a constant voltage power supply circuit having an overcurrent protection circuit that prevents an overcurrent exceeding a predetermined current value from being output from an output terminal.

特許文献2は、負荷に対する過電流を検出し負荷と過電流検出用抵抗との間に設けられたスイッチ素子のオン/オフを制御する過電流制御回路と、過電流検出用抵抗の電源側の端子と過電流制御回路との遮断を検出する検出回路とを有し、検出回路は、遮断を検出したときにスイッチ素子をオフとする電源回路を開示している。これにより、過電流検出用抵抗の電源側と過電流制御回路とが遮断された場合にも過電流保護が可能になるとされている。   Patent Document 2 discloses an overcurrent control circuit that detects an overcurrent to a load and controls on / off of a switch element provided between the load and the overcurrent detection resistor, and a power supply side of the overcurrent detection resistor. A power supply circuit is disclosed that includes a detection circuit that detects the interruption between the terminal and the overcurrent control circuit, and the detection circuit turns off the switch element when the interruption is detected. As a result, overcurrent protection is enabled even when the power supply side of the overcurrent detection resistor and the overcurrent control circuit are interrupted.

特許文献3は、直流安定化電源回路における過電流保護回路において、回路構成の複雑化を防ぐことを目的として、短絡保護回路とリミット回路とを1つの回路に実装する構成を開示している。   Patent Document 3 discloses a configuration in which a short-circuit protection circuit and a limit circuit are mounted on one circuit in an overcurrent protection circuit in a DC stabilized power supply circuit for the purpose of preventing the circuit configuration from becoming complicated.

特許文献4は、出力電流に対する過電流保護機能を有する安定化電源回路において、出力電圧の範囲を制限することなくいわゆるフの字型の電流遮断特性を実現できるようにすることを目的として、過電流を検出すると出力電流及び出力電圧を減少させる構成を開示している。   Patent Document 4 aims to realize a so-called U-shaped current cutoff characteristic in a stabilized power supply circuit having an overcurrent protection function against an output current without limiting the output voltage range. A configuration is disclosed in which the output current and output voltage are reduced when a current is detected.

特開2006−309569号公報JP 2006-309569 A 特開2009−240007号公報JP 2009-240007 A 特開2003−186554号公報JP 2003-186554 A 特開2002−23868号公報Japanese Patent Laid-Open No. 2002-23868

近年、定電圧電源回路は、入力電圧の変動が大きい環境下で利用されることが多くなっている。例えば、車載の電子機器に電源を供給するバッテリの出力電圧は、放電時であるか充電時であるか等の状況に応じて大きく変化する。通常、バッテリの出力電圧は、放電時における数Vから充電時における数十Vまで変化する。   In recent years, the constant voltage power supply circuit is often used in an environment where the fluctuation of the input voltage is large. For example, the output voltage of a battery that supplies power to an in-vehicle electronic device varies greatly depending on whether it is discharging or charging. Usually, the output voltage of the battery varies from several volts during discharging to several tens of volts during charging.

通常、数V程度の低い入力電圧に対しては、入出力電位差が小さいLDO(Low Dropout)タイプのレギュレータ回路が利用される。一方、数十Vの高い入力電圧に対しては、高耐圧、電力損失等を大きく取れるレギュレータ回路が利用される。大電流出力を要する場合には、IC内部で電力損失を許容することができないため、素子耐圧が大きいパワーデバイスと呼ばれるディスクリート素子により電力制御を行うと共にICにおいて制御信号を扱うLDOタイプのレギュレータ回路が利用される。   Usually, for a low input voltage of about several volts, an LDO (Low Dropout) type regulator circuit having a small input / output potential difference is used. On the other hand, for a high input voltage of several tens of volts, a regulator circuit that can take a high breakdown voltage, a large power loss and the like is used. When a large current output is required, power loss cannot be allowed inside the IC. Therefore, there is an LDO type regulator circuit that performs power control by a discrete element called a power device having a large element breakdown voltage and handles a control signal in the IC. Used.

また、定電圧電源回路には、定電圧の供給を受けるマイクロコンピュータ等の電子機器を保護するために、過電流保護機能が必要となる。優れた過電流抑制効果が得られるものとして、特許文献1,4に記載されているようなフの字型の電流遮断特性がある。以下に、特許文献1に係る定電圧電源回路の構成、動作、及び問題点について説明する。図5は、特許文献1に係る定電圧電源回路の構成を示している。   In addition, the constant voltage power supply circuit requires an overcurrent protection function in order to protect electronic devices such as microcomputers that are supplied with a constant voltage. An excellent overcurrent suppressing effect is obtained by a U-shaped current interruption characteristic as described in Patent Documents 1 and 4. The configuration, operation, and problems of the constant voltage power supply circuit according to Patent Document 1 will be described below. FIG. 5 shows a configuration of a constant voltage power supply circuit according to Patent Document 1.

図5において、定電圧電源回路101は、入力端子INに入力された入力電圧Vinから所定の定電圧を生成し、出力電圧Voとして出力端子OUTから出力する。定電圧電源回路101は、定電圧回路部102及び過電流保護回路部103を備える。定電圧回路部102は、入力電圧Vinを所定の定電圧に変換して出力電圧Voとして出力端子OUTから出力する。過電流保護回路部103は、出力端子OUTから出力される出力電流ioが所定値以上になると、定電圧回路部102に対して出力電圧Voを低下させながら出力電流ioを低下させ、いわゆるフの字特性を実現する。   In FIG. 5, the constant voltage power supply circuit 101 generates a predetermined constant voltage from the input voltage Vin input to the input terminal IN, and outputs it from the output terminal OUT as the output voltage Vo. The constant voltage power supply circuit 101 includes a constant voltage circuit unit 102 and an overcurrent protection circuit unit 103. The constant voltage circuit unit 102 converts the input voltage Vin into a predetermined constant voltage and outputs it as an output voltage Vo from the output terminal OUT. When the output current io output from the output terminal OUT becomes a predetermined value or more, the overcurrent protection circuit unit 103 reduces the output current io while reducing the output voltage Vo with respect to the constant voltage circuit unit 102. Realize character characteristics.

定電圧回路部102は、所定の基準電圧Vrefを生成して出力する回路と、出力電圧Voを分圧して分圧電圧VFBを生成し出力する出力電圧検出用の抵抗R1,R2と、ゲートに入力された信号に応じて出力端子OUTから出力する電流ioの制御を行うPMOSトランジスタからなる出力トランジスタM1と、分圧電圧VFBが基準電圧Vrefになるように出力トランジスタM1の動作制御を行う誤差増幅回路A1とを有する。   The constant voltage circuit unit 102 generates and outputs a predetermined reference voltage Vref, output voltage detection resistors R1 and R2 that divide the output voltage Vo to generate and output a divided voltage VFB, and gates An error amplifier that controls the operation of the output transistor M1 that is a PMOS transistor that controls the current io output from the output terminal OUT according to the input signal and the output transistor M1 so that the divided voltage VFB becomes the reference voltage Vref. Circuit A1.

また、過電流保護回路部103は、差動増幅回路A2、PMOSトランジスタM2,M3、NMOSトランジスタM4、及び抵抗R3,R4を有する。また、差動増幅回路A2は、PMOSトランジスタM5,M6、NMOSトランジスタM7,M8、及び定電流源12で構成されている。誤差増幅回路A1、基準電圧Vrefを発生する回路、及び抵抗R1,R2は、出力電圧制御部をなしている。PMOSトランジスタM2は、電流検出トランジスタをなしている。抵抗R3は、電流−電圧変換回路をなしている。NMOSトランジスタM4及び抵抗R4は、振幅拡張回路をなしている。   The overcurrent protection circuit unit 103 includes a differential amplifier circuit A2, PMOS transistors M2 and M3, NMOS transistor M4, and resistors R3 and R4. The differential amplifier circuit A2 includes PMOS transistors M5 and M6, NMOS transistors M7 and M8, and a constant current source 12. The error amplifier circuit A1, the circuit that generates the reference voltage Vref, and the resistors R1 and R2 form an output voltage control unit. The PMOS transistor M2 is a current detection transistor. The resistor R3 forms a current-voltage conversion circuit. The NMOS transistor M4 and the resistor R4 form an amplitude expansion circuit.

定電圧回路部102において、入力端子INと出力端子OUTとの間には出力トランジスタM1が接続し、出力端子OUTと接地電圧との間には抵抗R1及びR2が直列に接続している。誤差増幅回路A1において、その出力端はPMOSトランジスタM1のゲートに接続し、非反転入力端には分圧電圧VFBが入力し、反転入力端には基準電圧Vrefが入力する。   In the constant voltage circuit unit 102, an output transistor M1 is connected between the input terminal IN and the output terminal OUT, and resistors R1 and R2 are connected in series between the output terminal OUT and the ground voltage. In the error amplifier circuit A1, the output terminal is connected to the gate of the PMOS transistor M1, the divided voltage VFB is input to the non-inverting input terminal, and the reference voltage Vref is input to the inverting input terminal.

過電流保護回路部103において、PMOSトランジスタM2のソースは入力端子INに接続し、PMOSトランジスタM2のゲートは出力トランジスタM1のゲートに接続している。PMOSトランジスタM2のドレインと接地電圧との間には、抵抗R3が接続している。PMOSトランジスタM2と抵抗R3との接続部は、差動増幅回路A2の一方の入力端をなすPMOSトランジスタM6のゲートに接続している。また、入力端子INと接地電圧との間には、抵抗R4及びNMOSトランジスタM4が直列に接続している。差動増幅回路A2の出力端、すなわちPMOSトランジスタM5とNMOSトランジスタM7との接続部は、NMOSトランジスタM4のゲートに接続している。差動増幅回路A2の他方の入力端には、分圧電圧VFBが入力する。入力端子INと出力トランジスタM1のゲートとの間には、PMOSトランジスタM3が接続している。PMOSトランジスタM3のゲートは、抵抗R4とNMOSトランジスタM4との接続部に接続している。   In the overcurrent protection circuit unit 103, the source of the PMOS transistor M2 is connected to the input terminal IN, and the gate of the PMOS transistor M2 is connected to the gate of the output transistor M1. A resistor R3 is connected between the drain of the PMOS transistor M2 and the ground voltage. The connection portion between the PMOS transistor M2 and the resistor R3 is connected to the gate of the PMOS transistor M6 that forms one input terminal of the differential amplifier circuit A2. A resistor R4 and an NMOS transistor M4 are connected in series between the input terminal IN and the ground voltage. The output terminal of the differential amplifier circuit A2, that is, the connection portion between the PMOS transistor M5 and the NMOS transistor M7 is connected to the gate of the NMOS transistor M4. The divided voltage VFB is input to the other input terminal of the differential amplifier circuit A2. A PMOS transistor M3 is connected between the input terminal IN and the gate of the output transistor M1. The gate of the PMOS transistor M3 is connected to the connection portion between the resistor R4 and the NMOS transistor M4.

差動対をなすPMOSトランジスタM5及びM6の各ソースは互いに接続し、該接続部と入力端子との間には、定電流源12が接続している。また、NMOSトランジスタM7及びM8は、カレントミラー回路を形成している。NMOSトランジスタM7及びM8の各ゲートは互いに接続し、該接続部は、NMOSトランジスタM8のドレインに接続している。NMOSトランジスタM7及びM8の各ソースは、それぞれ接地電圧に接続している。NMOSトランジスタM7のドレインは、PMOSトランジスタM5のドレインに接続し、該接続部は、差動増幅回路A2の出力端をなし、NMOSトランジスタM4のゲートに接続している。   The sources of the PMOS transistors M5 and M6 forming the differential pair are connected to each other, and a constant current source 12 is connected between the connection portion and the input terminal. The NMOS transistors M7 and M8 form a current mirror circuit. The gates of the NMOS transistors M7 and M8 are connected to each other, and the connection is connected to the drain of the NMOS transistor M8. The sources of the NMOS transistors M7 and M8 are connected to the ground voltage. The drain of the NMOS transistor M7 is connected to the drain of the PMOS transistor M5, and the connection portion forms the output terminal of the differential amplifier circuit A2, and is connected to the gate of the NMOS transistor M4.

NMOSトランジスタM8のドレインは、PMOSトランジスタM6のドレインに接続している。PMOSトランジスタM5のソースに付加されている電圧Vofは、PMOSトランジスタM5,M6の差動対のオフセット電圧を表している。   The drain of the NMOS transistor M8 is connected to the drain of the PMOS transistor M6. A voltage Vof added to the source of the PMOS transistor M5 represents an offset voltage of the differential pair of the PMOS transistors M5 and M6.

このような構成において、誤差増幅回路A1は、入力された分圧電圧VFBが基準電圧Vrefになるように、出力トランジスタM1の動作を制御する。   In such a configuration, the error amplifier circuit A1 controls the operation of the output transistor M1 so that the input divided voltage VFB becomes the reference voltage Vref.

出力電流ioが所定の過電流保護電流値未満の場合には、電流検出トランジスタM2のドレイン電流は小さく、抵抗R3における電圧降下が分圧電圧VFBにオフセット電圧Vofを加えた電圧よりも小さいことから、PMOSトランジスタM6がオンし、PMOSトランジスタM5がオフし、PMOSトランジスタM5のドレイン電圧がほぼ接地電圧となる。これにより、NMOSトランジスタM4はオフし、NMOSトランジスタM4のドレイン電圧、すなわちPMOSトランジスタM3のゲート電圧がほぼ入力電圧Vinに等しくなる。これにより、PMOSトランジスタM3がオフし、過電流保護動作は行われない。   When the output current io is less than the predetermined overcurrent protection current value, the drain current of the current detection transistor M2 is small, and the voltage drop in the resistor R3 is smaller than the voltage obtained by adding the offset voltage Vof to the divided voltage VFB. The PMOS transistor M6 is turned on, the PMOS transistor M5 is turned off, and the drain voltage of the PMOS transistor M5 becomes almost the ground voltage. As a result, the NMOS transistor M4 is turned off, and the drain voltage of the NMOS transistor M4, that is, the gate voltage of the PMOS transistor M3 becomes substantially equal to the input voltage Vin. As a result, the PMOS transistor M3 is turned off and the overcurrent protection operation is not performed.

一方、出力電流ioが前記過電流保護電流値以上になると、抵抗R3の電圧降下が分圧電圧VFBにオフセット電圧Vofを加えた電圧と等しくなる。そのため、PMOSトランジスタM5のドレイン電圧は上昇し、NMOSトランジスタM4がオンする。NMOSトランジスタM4のソースが接地していることから、NMOSトランジスタM4のドレイン電圧は、ほぼ接地電圧まで低下することができる。そのため、入力電圧Vinが小さい場合でも、PMOSトランジスタM3をオンさせることができる。PMOSトランジスタM3がオンすると、出力トランジスタM1のゲート電圧が低下し、出力電流ioの増加が抑制され、出力電圧Voが低下する。   On the other hand, when the output current io exceeds the overcurrent protection current value, the voltage drop of the resistor R3 becomes equal to the voltage obtained by adding the offset voltage Vof to the divided voltage VFB. Therefore, the drain voltage of the PMOS transistor M5 rises and the NMOS transistor M4 is turned on. Since the source of the NMOS transistor M4 is grounded, the drain voltage of the NMOS transistor M4 can be lowered to almost the ground voltage. Therefore, even when the input voltage Vin is small, the PMOS transistor M3 can be turned on. When the PMOS transistor M3 is turned on, the gate voltage of the output transistor M1 decreases, the increase in the output current io is suppressed, and the output voltage Vo decreases.

出力電圧Voが低下すると、PMOSトランジスタM5のゲート電圧も低下する。これにより、抵抗R3の電圧降下が小さくても過電流保護機能が機能し、出力電圧Voが低下し、出力電流ioが低下する。出力端子OUTが接地電圧に短絡したときのPMOSトランジスタM6のゲート電圧は、オフセット電圧Vofと同じ電圧になる。出力短絡時の出力電流ioは、抵抗R3に流れている電流に、出力トランジスタM1と電流検出トランジスタM2との電流比を乗じた電流値となる。すなわち、オフセット電圧Vofの電圧と抵抗R3の抵抗値によって短絡電流の大きさを設定することができる。   When the output voltage Vo decreases, the gate voltage of the PMOS transistor M5 also decreases. Thereby, even if the voltage drop of the resistor R3 is small, the overcurrent protection function functions, the output voltage Vo decreases, and the output current io decreases. The gate voltage of the PMOS transistor M6 when the output terminal OUT is short-circuited to the ground voltage is the same voltage as the offset voltage Vof. The output current io when the output is short-circuited is a current value obtained by multiplying the current flowing through the resistor R3 by the current ratio between the output transistor M1 and the current detection transistor M2. That is, the magnitude of the short-circuit current can be set by the voltage of the offset voltage Vof and the resistance value of the resistor R3.

また、差動増幅回路A2の出力電圧であるPMOSトランジスタM5のドレイン電圧の振幅は、上述したようにNMOSトランジスタM4及び抵抗R4で構成したインバータ回路により接地電圧から入力電圧Vinまで拡張されている。そのため、入力電圧Vinが小さい場合でも、PMOSトランジスタM3のオン/オフ制御が可能となり、出力トランジスタM1を制御して過電流保護動作を行うことが可能となっている。   The amplitude of the drain voltage of the PMOS transistor M5, which is the output voltage of the differential amplifier circuit A2, is expanded from the ground voltage to the input voltage Vin by the inverter circuit configured by the NMOS transistor M4 and the resistor R4 as described above. Therefore, even when the input voltage Vin is small, the on / off control of the PMOS transistor M3 is possible, and the overcurrent protection operation can be performed by controlling the output transistor M1.

このように、特許文献1に係る定電圧電源回路においては、振幅の小さい差動増幅回路A2の出力電圧が、NMOSトランジスタM4及び抵抗R4からなるインバータ回路で構成した振幅拡張回路によって接地電圧から入力電圧Vin近傍まで振幅拡張され、出力トランジスタM1を直接制御するPMOSトランジスタM3のゲートに入力する。これにより、入力電圧Vinが小さい場合でも、PMOSトランジスタM3のオン/オフ制御が可能となり、出力トランジスタM1を制御して過電流保護動作を行うことが可能となっている。   As described above, in the constant voltage power supply circuit according to Patent Document 1, the output voltage of the differential amplifier A2 having a small amplitude is input from the ground voltage by the amplitude expansion circuit configured by the inverter circuit including the NMOS transistor M4 and the resistor R4. The amplitude is expanded to the vicinity of the voltage Vin and is input to the gate of the PMOS transistor M3 that directly controls the output transistor M1. Thereby, even when the input voltage Vin is small, the on / off control of the PMOS transistor M3 can be performed, and the overcurrent protection operation can be performed by controlling the output transistor M1.

ここで、特許文献1に係る定電圧電源回路においては、過電流が流れて出力電圧Voが低下すると、誤差増幅器A1の出力が帰還動作により低下し、出力トランジスタM1のゲート電位が低下し、出力電圧Voを増加させる作用が働く。このとき、PMOSトランジスタM3は、出力トランジスタM1のゲート電位を増加させ、出力電流ioを低下させるように作用する。つまり、過電流を検出した状態では、トランジスタM3の電流制限動作とA1によるレギュレート動作とが相反し、オン/オン状態で出力トランジスタM1が制御されることになる。   Here, in the constant voltage power supply circuit according to Patent Document 1, when the overcurrent flows and the output voltage Vo decreases, the output of the error amplifier A1 decreases due to the feedback operation, the gate potential of the output transistor M1 decreases, and the output The action of increasing the voltage Vo works. At this time, the PMOS transistor M3 acts to increase the gate potential of the output transistor M1 and decrease the output current io. That is, in the state where the overcurrent is detected, the current limiting operation of the transistor M3 and the regulating operation by A1 are contradictory, and the output transistor M1 is controlled in the on / on state.

従って、出力トランジスタM1の動作点は、誤差増幅器A1の吸い込み電流とPMOSトランジスタM3の電流供給能力とのバランスにより決定される。しかし、電源(入力)電圧依存の少ない誤差増幅器A1に対し、PMOSトランジスタM3のドレイン電圧及びゲート電圧は入力電圧によって変動するため、出力トランジスタM1の動作点は、入力電圧によって変動する。つまり、特許文献1に係る定電圧電源回路においては、VinとVoutとの電位差が小さい場合には、高精度で過電流遮断特性を得られるが、電位差が大きい場合には、出力トランジスタM1の動作点が大きくずれるため、電流検出精度が低下し、過電流遮断特性の精度が低下するという問題がある。例えば、VinがVoutの1.2倍から10倍程度の間で変動する条件において、このような問題が顕著となる。   Therefore, the operating point of the output transistor M1 is determined by the balance between the sink current of the error amplifier A1 and the current supply capability of the PMOS transistor M3. However, since the drain voltage and the gate voltage of the PMOS transistor M3 vary depending on the input voltage with respect to the error amplifier A1 that is less dependent on the power supply (input) voltage, the operating point of the output transistor M1 varies depending on the input voltage. That is, in the constant voltage power supply circuit according to Patent Document 1, when the potential difference between Vin and Vout is small, an overcurrent cutoff characteristic can be obtained with high accuracy, but when the potential difference is large, the operation of the output transistor M1 is achieved. Since the point is greatly deviated, there is a problem that the current detection accuracy is lowered and the accuracy of the overcurrent cutoff characteristic is lowered. For example, such a problem becomes conspicuous under the condition that Vin varies between 1.2 times and 10 times Vout.

一実施の形態においては、出力電圧に比例する帰還電圧と第1の基準電圧との比較結果により制御される第1の出力トランジスタと、第1の出力トランジスタのドレイン電流により制御され入力電圧を入力する入力端子と出力電圧を出力する出力端子との接続を切り替える第2の出力トランジスタとが設けられる。入力端子と第2の出力トランジスタとの間に配置される電流検出抵抗の両端電圧である入力電圧と短絡電圧との差分に基づいて過電流の発生が検出される。帰還電圧と第1の基準電圧の分圧である第2の基準電圧とを加算した第1の加算電圧と、過電流が発生した場合に出力される過電流検出電圧と第1の基準電圧の分圧である第3の基準電圧とを加算した第2の加算電圧との比較結果に基づいて、過電流制御信号が生成される。第1の出力トランジスタのソースとグラウンドとの間に過電流制御トランジスタが設けられる。過電流制御トランジスタは、第2の加算電圧が第1の加算電圧以上であることを示す過電流制御信号が出力された場合にオフとなる。   In one embodiment, the first output transistor controlled by the comparison result between the feedback voltage proportional to the output voltage and the first reference voltage, and the input voltage controlled by the drain current of the first output transistor are input. And a second output transistor for switching connection between the input terminal for outputting and the output terminal for outputting the output voltage. The occurrence of overcurrent is detected based on the difference between the input voltage, which is the voltage across the current detection resistor disposed between the input terminal and the second output transistor, and the short-circuit voltage. A first addition voltage obtained by adding the feedback voltage and a second reference voltage that is a divided voltage of the first reference voltage; an overcurrent detection voltage output when an overcurrent occurs; and a first reference voltage The overcurrent control signal is generated based on the comparison result with the second added voltage obtained by adding the third reference voltage that is the divided voltage. An overcurrent control transistor is provided between the source of the first output transistor and ground. The overcurrent control transistor is turned off when an overcurrent control signal indicating that the second addition voltage is equal to or higher than the first addition voltage is output.

上記実施の形態によれば、入力電圧の変動が大きい場合であっても、レギュレート動作及び過電流保護動作を高い精度で行うことが可能となる。   According to the above-described embodiment, it is possible to perform the regulation operation and the overcurrent protection operation with high accuracy even when the fluctuation of the input voltage is large.

実施の形態1に係る定電圧電源回路の構成を示す回路図である。1 is a circuit diagram illustrating a configuration of a constant voltage power supply circuit according to a first embodiment. フの字型の電流遮断特性を示すグラフである。It is a graph which shows the electric current interruption characteristic of a U-shape. 実施の形態2に係る定電圧電源回路の構成を示す回路図である。FIG. 6 is a circuit diagram illustrating a configuration of a constant voltage power supply circuit according to a second embodiment. 実施の形態3に係る定電圧電源回路の構成を示す回路図である。FIG. 6 is a circuit diagram illustrating a configuration of a constant voltage power supply circuit according to a third embodiment. 従来の定電圧電源回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional constant voltage power supply circuit.

以下、図面を参照しつつ、実施の形態について説明する。尚、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。   Hereinafter, embodiments will be described with reference to the drawings. Since the drawings are simplified, the technical scope of the embodiments should not be narrowly interpreted based on the description of the drawings. Moreover, the same code | symbol is attached | subjected to the same element and the overlapping description is abbreviate | omitted.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部又は全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. Are partly or entirely modified, application examples, detailed explanations, supplementary explanations, and the like. Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

更に、以下の実施の形態において、その構成要素(動作ステップ等も含む)は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似又は類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。   Further, in the following embodiments, the constituent elements (including operation steps and the like) are not necessarily essential unless otherwise specified, or in principle considered to be clearly essential in principle. Similarly, in the following embodiments, when referring to the shape, positional relationship, etc., of components, etc., the shape is substantially the same unless otherwise specified or otherwise apparent in principle. And the like are included. The same applies to the above numbers and the like (including the number, numerical value, quantity, range, etc.).

実施の形態1
図1は、実施の形態1に係る定電圧電源回路1の構成を示している。定電圧電源回路1は、レギュレータ回路4、過電流検出回路5、過電流制御信号生成回路6、及び過電流制御回路7を有する。
Embodiment 1
FIG. 1 shows a configuration of a constant voltage power supply circuit 1 according to the first embodiment. The constant voltage power circuit 1 includes a regulator circuit 4, an overcurrent detection circuit 5, an overcurrent control signal generation circuit 6, and an overcurrent control circuit 7.

レギュレータ回路4は、入力端子2に入力する入力電圧Vinを一定の電圧値を有する出力電圧Voutに調整して出力端子3から出力する。レギュレータ回路4は、第1の出力トランジスタM1及び第2の出力トランジスタQ1を有する。第1の出力トランジスタM1は、出力電圧Voutに比例する帰還電圧Vfbと、第1の基準電圧Vref1との比較結果により制御される。第2の出力トランジスタQ1は、第1の出力トランジスタM1のドレイン電流により制御され、入力端子2と出力端子3との接続を切り替える。   The regulator circuit 4 adjusts the input voltage Vin input to the input terminal 2 to an output voltage Vout having a constant voltage value, and outputs it from the output terminal 3. The regulator circuit 4 includes a first output transistor M1 and a second output transistor Q1. The first output transistor M1 is controlled by a comparison result between the feedback voltage Vfb proportional to the output voltage Vout and the first reference voltage Vref1. The second output transistor Q1 is controlled by the drain current of the first output transistor M1, and switches the connection between the input terminal 2 and the output terminal 3.

過電流検出回路5は、電流検出抵抗R3の両端電圧である入力電圧Vinと短絡電圧Vshortとの差分が所定値を超えた場合に、短絡電圧Vshortに比例する過電流検出電圧Vsubを出力する。電流検出抵抗R3は、入力端子2と第2の出力トランジスタQ1との間に配置されている。   The overcurrent detection circuit 5 outputs an overcurrent detection voltage Vsub that is proportional to the short circuit voltage Vshort when the difference between the input voltage Vin, which is the voltage across the current detection resistor R3, and the short circuit voltage Vshort exceeds a predetermined value. The current detection resistor R3 is disposed between the input terminal 2 and the second output transistor Q1.

過電流制御信号生成回路6は、帰還電圧Vfbと第2の基準電圧Vref2とを加算した第1の加算電圧と、過電流検出電圧Vsubと第3の基準電圧とを加算した第2の加算電圧との比較結果である過電流制御信号(電圧)Vcontを出力する。第2及び第3の基準電圧Vref2,Vref3は、第1の基準電圧Vrefを分圧することにより生成される電圧である。   The overcurrent control signal generation circuit 6 includes a first addition voltage obtained by adding the feedback voltage Vfb and the second reference voltage Vref2, and a second addition voltage obtained by adding the overcurrent detection voltage Vsub and the third reference voltage. The overcurrent control signal (voltage) Vcont, which is a comparison result with the above, is output. The second and third reference voltages Vref2 and Vref3 are voltages generated by dividing the first reference voltage Vref.

過電流制御回路7は、過電流制御トランジスタM3を有する。過電流制御トランジスタM3は、第1の出力トランジスタM1のソースとグラウンドG2との間に設けられ、上記第2の加算電圧(Vsub+Vref3)が上記第1の加算電圧(Vfb+Vref2)以上であることを示す過電流制御電圧Vcontが出力された場合に、オフとなる。   The overcurrent control circuit 7 includes an overcurrent control transistor M3. The overcurrent control transistor M3 is provided between the source of the first output transistor M1 and the ground G2, and indicates that the second added voltage (Vsub + Vref3) is equal to or higher than the first added voltage (Vfb + Vref2). When the overcurrent control voltage Vcont is output, it is turned off.

上記構成により、Vsub+Vref3<Vfb+Vref2である場合(通常時)には、過電流制御トランジスタM3はオンとなり、第2に出力トランジスタQ1は、第1の出力トランジスタM1のみにより制御され、通常のレギュレート動作が実行される。一方、Vsub+Vref3≧Vfb+Vref2である場合(過電流発生時)には、出力電圧Voutが低下するため第1の出力トランジスタM1はオンとなるが、過電流制御トランジスタM3はオフとなる。これにより、第2の出力トランジスタQ1のベース電流が減少し、第2の出力トランジスタQ1がオフとなり、過電流抑制効果が得られる。   With the above configuration, when Vsub + Vref3 <Vfb + Vref2 (normal time), the overcurrent control transistor M3 is turned on, and secondly, the output transistor Q1 is controlled only by the first output transistor M1 to perform normal regulation operation. Is executed. On the other hand, when Vsub + Vref3 ≧ Vfb + Vref2 (when an overcurrent occurs), the output voltage Vout decreases, so the first output transistor M1 is turned on, but the overcurrent control transistor M3 is turned off. As a result, the base current of the second output transistor Q1 is reduced, the second output transistor Q1 is turned off, and an overcurrent suppressing effect is obtained.

以下、上記定電圧電源回路1の構成についてより詳細に説明する。本実施の形態においては、第2の出力トランジスタQ1及び電流検出抵抗R3は、定電圧電源回路1のICパッケージ外に配置されるディスクリート素子である。これらの素子Q1,R3は、発熱量が大きいためである。   Hereinafter, the configuration of the constant voltage power supply circuit 1 will be described in more detail. In the present embodiment, the second output transistor Q1 and the current detection resistor R3 are discrete elements arranged outside the IC package of the constant voltage power supply circuit 1. This is because these elements Q1 and R3 generate a large amount of heat.

レギュレータ回路4は、第1の出力トランジスタM1、第2の出力トランジスタQ1、基準電源V11、抵抗R20,R21,R22、抵抗R1,R2、及びアンプA1を有する。基準電源V11は、第1の基準電圧Vref1を生成する。抵抗R20,R21,R22は、第1の基準電圧Vref1を分圧して第2の基準電圧Vref2及び第3の基準電圧Vref3を生成する。抵抗R1,R2は、出力電圧Voutを分圧して帰還信号Vfbを生成する。アンプA1は、第1の基準電圧Vref1と帰還信号Vfbとを比較してその差分を増幅する。本実施の形態においては、第1の出力トランジスタM1は、NMOSトランジスタであり、第2の出力トランジスタQ1は、PNPトランジスタである。第1の出力トランジスタM1は、アンプA1の出力信号を電流に変換し、第2の出力トランジスタQ1のベース電流を制御する。   The regulator circuit 4 includes a first output transistor M1, a second output transistor Q1, a reference power supply V11, resistors R20, R21, R22, resistors R1, R2, and an amplifier A1. The reference power supply V11 generates a first reference voltage Vref1. The resistors R20, R21, and R22 divide the first reference voltage Vref1 to generate a second reference voltage Vref2 and a third reference voltage Vref3. Resistors R1 and R2 divide the output voltage Vout to generate a feedback signal Vfb. The amplifier A1 compares the first reference voltage Vref1 and the feedback signal Vfb and amplifies the difference. In the present embodiment, the first output transistor M1 is an NMOS transistor, and the second output transistor Q1 is a PNP transistor. The first output transistor M1 converts the output signal of the amplifier A1 into a current, and controls the base current of the second output transistor Q1.

過電流検出回路5は、アンプA2、帰還抵抗R10,R11,R12,R13、及びトランジスタM2を有する。アンプA2は、入力電圧Vinと短絡電圧Vshortとの差分を増幅する。トランジスタM2は、過電流検出電圧Vsubの出力を制御する。トランジスタM2のソースは、グラウンドG1に接続し、ゲートはアンプA2の出力端子に接続し、ドレインはアンプA2の短絡電圧が入力する端子(反転入力端子−)及び過電流制御信号生成回路6のトランジスタM6のゲートに接続している。   The overcurrent detection circuit 5 includes an amplifier A2, feedback resistors R10, R11, R12, R13, and a transistor M2. The amplifier A2 amplifies the difference between the input voltage Vin and the short circuit voltage Vshort. The transistor M2 controls the output of the overcurrent detection voltage Vsub. The source of the transistor M2 is connected to the ground G1, the gate is connected to the output terminal of the amplifier A2, the drain is a terminal (inverting input terminal −) to which the short-circuit voltage of the amplifier A2 is input, and the transistor of the overcurrent control signal generation circuit 6 It is connected to the gate of M6.

過電流制御信号生成回路6は、第1の差動対11、第2の差動対12、カレントミラー13、第1の電流源I12、及び第2の電流源I13を有する。第1の差動対11は、帰還電圧Vfbがゲートに入力するPMOSトランジスタM5と、過電流検出電圧Vsubがゲートに入力するPMOSトランジスタM6とからなり、帰還電圧Vfbと過電流検出電圧Vsubとの差分を増幅する。第2の差動対12は、第2の基準電圧Vref2がゲートに入力するPMOSトランジスタM7と、第3の基準電圧Vref3がゲートに入力するPMOSトランジスタM8とからなり、第2の基準電圧Vref2と第3の基準電圧Vref3との差分を増幅する。カレントミラー13は、NMOSトランジスタM9とNMOSトランジスタM10とからなる。トランジスタM9のドレインは、トランジスタM5のドレイン、トランジスタM7のドレイン、及び過電流制御トランジスタM3のゲートに接続する。トランジスタM10のドレインは、トランジスタM6のドレイン及びトランジスタM8のドレインに接続し、ゲートはトランジスタM9のゲート及び自らのドレインに接続する。第1の電流源I12は、第1の差動対11に定電流を供給する。第2の電流源I13は、第2の差動対12に定電流を供給する。   The overcurrent control signal generation circuit 6 includes a first differential pair 11, a second differential pair 12, a current mirror 13, a first current source I12, and a second current source I13. The first differential pair 11 includes a PMOS transistor M5 to which the feedback voltage Vfb is input to the gate and a PMOS transistor M6 to which the overcurrent detection voltage Vsub is input to the gate, and the feedback voltage Vfb and the overcurrent detection voltage Vsub are Amplify the difference. The second differential pair 12 includes a PMOS transistor M7 to which the second reference voltage Vref2 is input to the gate and a PMOS transistor M8 to which the third reference voltage Vref3 is input to the gate, and the second reference voltage Vref2 The difference from the third reference voltage Vref3 is amplified. The current mirror 13 includes an NMOS transistor M9 and an NMOS transistor M10. The drain of the transistor M9 is connected to the drain of the transistor M5, the drain of the transistor M7, and the gate of the overcurrent control transistor M3. The drain of the transistor M10 is connected to the drain of the transistor M6 and the drain of the transistor M8, and the gate is connected to the gate of the transistor M9 and its own drain. The first current source I12 supplies a constant current to the first differential pair 11. The second current source I13 supplies a constant current to the second differential pair 12.

過電流制御回路7を構成する過電流制御トランジスタM3は、NMOSトランジスタであり、ソースがグラウンドG2に接続し、ドレインが第1の出力トランジスタM1のソースに接続している。過電流制御トランジスタM3は、ゲートに入力する過電流制御電圧Vcontが、Vsub+Vref3(第2の加算電圧)<Vfb+Vref2(第1の加算電圧)の状態にあることを示す電圧である場合(通常時)にはオンとなり、Vsub+Vref3(第2の加算電圧)≧Vfb+Vref2(第1の加算電圧)の状態にあることを示す電圧である場合(過電流発生時)にはオフとなる。   The overcurrent control transistor M3 constituting the overcurrent control circuit 7 is an NMOS transistor, the source is connected to the ground G2, and the drain is connected to the source of the first output transistor M1. The overcurrent control transistor M3 has a voltage indicating that the overcurrent control voltage Vcont input to the gate is in a state of Vsub + Vref3 (second added voltage) <Vfb + Vref2 (first added voltage) (normal time) Is turned on, and when it is a voltage indicating that Vsub + Vref3 (second added voltage) ≧ Vfb + Vref2 (first added voltage) (when overcurrent occurs), it is turned off.

以下、上記定電圧電源回路1の動作を説明する。先ず、レギュレート動作について説明する。レギュレータ回路4のVddに電源が供給されているとき、第1の基準電圧Vref1が生成されると共に、出力電圧Voutを抵抗R1,R2により分圧して帰還電圧Vfbが生成される。   Hereinafter, the operation of the constant voltage power supply circuit 1 will be described. First, the regulation operation will be described. When power is supplied to Vdd of the regulator circuit 4, the first reference voltage Vref1 is generated, and the output voltage Vout is divided by the resistors R1 and R2 to generate the feedback voltage Vfb.

アンプA1は、第1の基準電圧Vref1と帰還電圧Vfbを比較し、差分増幅信号を第1の出力トランジスタM1のゲートに供給する。当該差分増幅信号は、第1の出力トランジスタM1によりドレイン電流に変換され、第2の出力トランジスタQ1のベース電流を制御する。これにより、一定の出力電圧Voutが生成される。   The amplifier A1 compares the first reference voltage Vref1 and the feedback voltage Vfb, and supplies a differential amplification signal to the gate of the first output transistor M1. The differential amplification signal is converted into a drain current by the first output transistor M1, and controls the base current of the second output transistor Q1. As a result, a constant output voltage Vout is generated.

ここで、通常時(過電流非発生時)においては、過電流制御トランジスタM3はオンとなっているため、第1の出力トランジスタM1のドレイン電流は、過電流制御トランジスタM3により制御されない。   Here, in the normal state (when no overcurrent occurs), the overcurrent control transistor M3 is on, so the drain current of the first output transistor M1 is not controlled by the overcurrent control transistor M3.

従って、帰還電圧Vfbは、アンプA1の帰還ル−プにより第1の基準電圧Vref1と等しくなるので、出力電圧Voutは、
Vout=((R1+R2)/(R2))×Vref1
となる。ここで、抵抗R1の抵抗値はR1、抵抗R2の抵抗値はR2とする。(以降、抵抗Rxxの抵抗値をRxxと記し、ノード、端等子の名称でVxxxと示している点での電圧値をVxxxと記す。)
Therefore, the feedback voltage Vfb becomes equal to the first reference voltage Vref1 by the feedback loop of the amplifier A1, and therefore the output voltage Vout is
Vout = ((R1 + R2) / (R2)) × Vref1
It becomes. Here, the resistance value of the resistor R1 is R1, and the resistance value of the resistor R2 is R2. (Hereinafter, the resistance value of the resistor Rxx will be referred to as Rxx, and the voltage value at the point indicated as Vxxx in the names of the node and terminal will be referred to as Vxxx.)

次に、過電流保護動作について説明をする。過電流の発生は、電流検出抵抗R3の両端電圧(Vin,Vshort)を減算増幅回路である過電流検出回路5により検出し、過電流制御信号生成回路6により比較し、両電圧の差分が基準を超えたか否かを判定することにより行われる。   Next, the overcurrent protection operation will be described. The overcurrent is generated by detecting the voltage (Vin, Vshort) across the current detection resistor R3 by the overcurrent detection circuit 5 which is a subtracting amplifier circuit and comparing it by the overcurrent control signal generation circuit 6, and the difference between the two voltages is the reference. This is done by determining whether or not the threshold is exceeded.

アンプA2は、抵抗R10,R11による帰還回路であり、反転入力端子(−)が非反転入力端子(+)の電位と等しくなるように過電流検出電圧Vsubを出力する。ここで、抵抗R10,R12の抵抗値と抵抗R11,R13の抵抗値がそれぞれ同じであるときのアンプA3の増幅率をAとすると、過電流検出電圧Vsubは、下記式(1)で表される。
R10=R12、R11=R13
Vsub=A×(Vin−Vshort)
A=(R11/R10)
Vin−Vshort=Iout×R3
よって、
Vsub=(R11/R10)×Iout×R3 ・・・(1)
The amplifier A2 is a feedback circuit including resistors R10 and R11, and outputs an overcurrent detection voltage Vsub so that the inverting input terminal (−) becomes equal to the potential of the non-inverting input terminal (+). Here, when the amplification factor of the amplifier A3 when the resistance values of the resistors R10 and R12 and the resistance values of the resistors R11 and R13 are the same is A, the overcurrent detection voltage Vsub is expressed by the following equation (1). The
R10 = R12, R11 = R13
Vsub = A × (Vin−Vshort)
A = (R11 / R10)
Vin−Vshort = Iout × R3
Therefore,
Vsub = (R11 / R10) × Iout × R3 (1)

従って、電流検出抵抗R3の両端電圧、即ち入力電圧Vinと短絡電圧Vshortとの差電圧がA倍された電圧が電流検出信号Vsubとして出力される。   Therefore, the voltage across the current detection resistor R3, that is, a voltage obtained by multiplying the difference voltage between the input voltage Vin and the short-circuit voltage Vshort by A is output as the current detection signal Vsub.

次に、過電流制御電圧Vcontの生成動作について説明する。過電流制御信号生成回路6は、原則的には、帰還信号Vfbと過電流検出電圧VsubとをPMOSトランジスタM5,M6の差動増幅により比較した結果に基づいて、通常のレギュレート動作と過電流保護動作とを切り替える過電流制御電圧Vcontを生成する。但し、本実施の形態においては、第2の基準電圧Vref2と第3の基準電圧Vref3とをNMOSトランジスタM7,M8の差動増幅により比較した結果が、上記帰還信号Vfbと過電流検出電圧Vsubとの比較結果に加えられる。   Next, the generation operation of the overcurrent control voltage Vcont will be described. In principle, the overcurrent control signal generation circuit 6 performs normal regulation operation and overcurrent based on the result of comparing the feedback signal Vfb and the overcurrent detection voltage Vsub by differential amplification of the PMOS transistors M5 and M6. An overcurrent control voltage Vcont that switches between protection operations is generated. However, in this embodiment, the result of comparing the second reference voltage Vref2 and the third reference voltage Vref3 by differential amplification of the NMOS transistors M7 and M8 is the result of the feedback signal Vfb and the overcurrent detection voltage Vsub. Is added to the comparison result.

そして、Vsub+Vref3<Vfb+Vref2の状態(通常時)においては、NMOSトランジスタM9がオフとなり、過電流制御トランジスタM3がオンとなる。これにより、第1の出力トランジスタM1のみにより第2の出力トランジスタのオン/オフ制御が行われ、通常のレギュレート動作となる。   In the state of Vsub + Vref3 <Vfb + Vref2 (normal time), the NMOS transistor M9 is turned off and the overcurrent control transistor M3 is turned on. Thereby, the on / off control of the second output transistor is performed only by the first output transistor M1, and the normal regulation operation is performed.

一方、Vsub+Vref3≧Vfb+Vref2の状態(過電流発生時)においては、出力電圧Voutの低下により第1の出力トランジスタM1はオンとなるが、NMOSトランジスタM9がONとなり、過電流制御トランジスタM3がオフとなる。これにより、第2の出力トランジスタQ1のベース電流が減少し、第2の出力トランジスタQ1がオフとなり、過電流保護動作となる。   On the other hand, in the state of Vsub + Vref3 ≧ Vfb + Vref2 (when an overcurrent occurs), the first output transistor M1 is turned on due to the decrease in the output voltage Vout, but the NMOS transistor M9 is turned on and the overcurrent control transistor M3 is turned off. . As a result, the base current of the second output transistor Q1 is reduced, the second output transistor Q1 is turned off, and an overcurrent protection operation is performed.

上記通常のレギュレート動作と過電流保護動作とが切り替わる時の過電流検出電圧Vsubの閾値電圧をVthとすると、Vthは下記式(2)で表される。
Vth=Vfb+Vref2−Vref3 ・・・(2)
ここで、Vfbは帰還電圧Vfbの電圧、Vref2は第2の基準電圧Vref2の電圧、Vref3は第3の基準電圧Vref3の電圧であり、全て基準電源V11の出力電圧及び抵抗R20,R21,R22,R1,R2の抵抗値の設定で決まる固定値である。
When the threshold voltage of the overcurrent detection voltage Vsub at the time of switching between the normal regulation operation and the overcurrent protection operation is Vth, Vth is expressed by the following equation (2).
Vth = Vfb + Vref2-Vref3 (2)
Here, Vfb is the voltage of the feedback voltage Vfb, Vref2 is the voltage of the second reference voltage Vref2, and Vref3 is the voltage of the third reference voltage Vref3. This is a fixed value determined by setting the resistance values of R1 and R2.

また、Vth=Vsubとなる負荷電流Ioutは過電流検出電流Ipeakであるため、これを式(1)に加えると、Ipeakは下記式(3)で表わされる。
(R11/R10)×Ipeak×R3=Vfb+Vref2−Vref3
Ipeak=(R10/(R11×R3))×(Vfb+Vref2−Vref3) ・・・(3)
Further, since the load current Iout where Vth = Vsub is the overcurrent detection current Ipeak, when this is added to the equation (1), Ipeak is expressed by the following equation (3).
(R11 / R10) × Ipeak × R3 = Vfb + Vref2−Vref3
Ipeak = (R10 / (R11 × R3)) × (Vfb + Vref2−Vref3) (3)

また、Vfbが0Vであるため、短絡電流Ishortは下記式(4)で表わされる。   Further, since Vfb is 0 V, the short-circuit current Ishort is expressed by the following formula (4).

Ishort=(R10/(R11×R3))×(Vref2−Vref3) ・・・(4)   Ishort = (R10 / (R11 × R3)) × (Vref2−Vref3) (4)

図2は、上記過電流保護動作における電流遮断特性(DC特性)を示している。同図中、横軸は負荷電流Ioutを示し、縦軸は出力電圧Voutを示している。同図は、「フの字特性」と呼ばれる電流遮断特性を示している。   FIG. 2 shows current interruption characteristics (DC characteristics) in the overcurrent protection operation. In the figure, the horizontal axis represents the load current Iout, and the vertical axis represents the output voltage Vout. This figure shows a current interruption characteristic called “f-shaped characteristic”.

当該フの字特性は、通常のレギュレート動作の特性と過電流保護動作の特性とが合わさることにより、負荷電流Ioutと出力電圧Voutとの関係が「フ」字状となることからそう呼ばれる。同図において、A点は、負荷電流Ioutが0の点、B点は、過電流の有無を検出して動作特性が切り替わる点、C点は、負荷が完全に短絡した点を示している。   The U-shaped characteristic is so called because the relation between the load current Iout and the output voltage Vout becomes a “F” shape by combining the characteristics of the normal regulation operation and the characteristics of the overcurrent protection operation. In the figure, point A indicates a point where the load current Iout is 0, point B indicates a point where the presence or absence of overcurrent is detected and the operating characteristics are switched, and point C indicates a point where the load is completely short-circuited.

通常のレギュレート動作の動作点は、負荷電流Ioutの増加に伴い、A点からB点に向かって移動する。その後、負荷電流Ioutが増加して予め設定した電流値を超えると、過電流の発生が検出され、過電流保護動作に切り替わる。その後、過電流保護動作において負荷電流Ioutが制限されると、負荷のインピーダンスの低下に伴い出力電圧Voutが低下するため、電流遮断特性はB点からC点の間を移動する。   The operating point of normal regulation operation moves from point A to point B as the load current Iout increases. Thereafter, when the load current Iout increases and exceeds a preset current value, the occurrence of overcurrent is detected, and the operation is switched to the overcurrent protection operation. Thereafter, when the load current Iout is limited in the overcurrent protection operation, the output voltage Vout decreases with a decrease in the impedance of the load, so that the current interruption characteristic moves from the point B to the point C.

即ち、通常のレギュレート動作において負荷電流Ioutが0から増加していくと、動作点はAからB点に向かって移動する。その後、負荷電流Ioutが過電流検出電流を超えて過電流保護動作に入ると、負荷のインピーダンスの低下に応じてB点からC点に向かって動作点が移動する。そして、負荷が完全に短絡して出力Voutが0になった時のC点の負荷電流Ioutが、短絡電流Ishortとなる。   That is, when the load current Iout increases from 0 in the normal regulation operation, the operating point moves from A to B point. Thereafter, when the load current Iout exceeds the overcurrent detection current and the overcurrent protection operation is started, the operating point moves from the B point toward the C point in accordance with a decrease in the impedance of the load. The load current Iout at point C when the load is completely short-circuited and the output Vout becomes 0 becomes the short-circuit current Ishort.

ここで、A点、B点、及びC点は、回路設計段階で計算式により設定することができるが、入力電圧Vinの変動、回路定数のばらつき、温度変化等により変化する。しかし、本実施の形態によれば、入力電圧Vinが大きく変動しても、過電流保護動作の特性における過電流検出電流IpeakのB点及び短絡電流IshortのC点の変動が抑制される。過電流検出回路5は、上述のように式(1)に従って動作し、入力電圧Vinと短絡電圧Vshortとの差分に基づいて過電流を検出するため、入力電圧Vinが大きく(例えば1〜10倍に)変化した場合であっても、過電流の検出を正確に行うことができるからである。また、過電流検出電圧Vsubは、グラウンドG1を基準とした低電位の信号に変換され、レベルシフタとしての機能も果たされる。   Here, the points A, B, and C can be set by a calculation formula at the circuit design stage, but change due to fluctuations in the input voltage Vin, variations in circuit constants, temperature changes, and the like. However, according to the present embodiment, even when the input voltage Vin fluctuates greatly, fluctuations at the point B of the overcurrent detection current Ipeak and the point C of the short circuit current Ishort in the characteristics of the overcurrent protection operation are suppressed. The overcurrent detection circuit 5 operates according to the equation (1) as described above, and detects the overcurrent based on the difference between the input voltage Vin and the short-circuit voltage Vshort, so that the input voltage Vin is large (for example, 1 to 10 times). This is because the overcurrent can be accurately detected even when the change occurs. Further, the overcurrent detection voltage Vsub is converted into a low potential signal with the ground G1 as a reference, and also functions as a level shifter.

また、過電流検出電流IpeakのB点は、式(3)に示すように、電流検出抵抗R3、抵抗R1,R2,R10,R11,R12,R13,R20,R21,R22、及び第1の基準電圧Vref1により定まる。即ち、式(3)には入力電圧Vinが含まれないため、入力電圧Vinが大きく変化した場合であっても、過電流検出電流IpeakのB点は影響を受けない。   Further, the point B of the overcurrent detection current Ipeak is, as shown in the equation (3), a current detection resistor R3, resistors R1, R2, R10, R11, R12, R13, R20, R21, R22, and the first reference. It is determined by the voltage Vref1. That is, since the input voltage Vin is not included in the expression (3), the point B of the overcurrent detection current Ipeak is not affected even when the input voltage Vin changes greatly.

また、短絡電流IshortのC点は、短絡電流Ishortの精度は、式(4)に示すように、電流検出素子R3、抵抗R11,R12,R13,R20,R21,R22、及び第1の基準電圧Vref1により定まる。即ち、式(4)には入力電圧Vinが含まれないため、入力電圧Vinが大きく変化した場合であっても、短絡電流IshortのC点は影響を受けない。   Further, the point C of the short-circuit current Ishort is that the accuracy of the short-circuit current Ishort is represented by the equation (4) as follows: current detection element R3, resistors R11, R12, R13, R20, R21, R22, and the first reference voltage. It is determined by Vref1. That is, since the input voltage Vin is not included in the expression (4), even if the input voltage Vin changes greatly, the point C of the short-circuit current Ishort is not affected.

また、第1の出力トランジスタM1と過電流制御トランジスタM3とが縦積み(直列接続)となっていることから、チャネル長変調による両トランジスタM1,M3のドレイン電流の変動が抑制される。この効果は、入力電圧Vinの変動に対しても同様であるため、過電流検出電流IpeakのB点及び短絡電流IshortのC点の変動は抑制される。   In addition, since the first output transistor M1 and the overcurrent control transistor M3 are vertically stacked (in series connection), fluctuations in drain currents of both transistors M1 and M3 due to channel length modulation are suppressed. Since this effect is the same for the fluctuation of the input voltage Vin, the fluctuations at the point B of the overcurrent detection current Ipeak and the point C of the short-circuit current Ishort are suppressed.

以上のように、本実施の形態によれば、入力電圧Vinの変動があっても、通常のレギュレート動作と過電流保護動作との切り替えが適切に行われ、高精度な動作特性を実現することが可能となる。そのため、上記定電圧電源回路1は、出力電圧の変動が大きいバッテリから入力電圧Vinの供給受ける車載向けの電子機器等に特に好適に用いることができる。   As described above, according to the present embodiment, even when the input voltage Vin varies, switching between the normal regulation operation and the overcurrent protection operation is performed appropriately, and high-precision operation characteristics are realized. It becomes possible. Therefore, the constant voltage power supply circuit 1 can be particularly suitably used for an in-vehicle electronic device or the like that receives the input voltage Vin from a battery whose output voltage varies greatly.

実施の形態2
図3は、実施の形態2に係る定電圧電源回路21の構成を示している。当該定電圧電源回路21と上記実施の形態1に係る定電圧電源回路1との相違点は、過電流制御信号生成回路26にある。
Embodiment 2
FIG. 3 shows a configuration of the constant voltage power supply circuit 21 according to the second embodiment. The difference between the constant voltage power supply circuit 21 and the constant voltage power supply circuit 1 according to the first embodiment is the overcurrent control signal generation circuit 26.

本実施の形態に係る過電流制御信号生成回路26は、実施の形態1に係る過電流制御信号生成回路6と同様の動作を行うフォールデッドカスコードタイプの増幅回路である。過電流制御信号生成回路26は、過電流制御信号生成回路6の構成素子に加え、PMOSトランジスタM21,M22、NMOSトランジスタM23〜M26、及び第3の定電流源I21を有する。図3に示す構成は、周知のフォールデッドカスコードタイプの増幅回路の構成を適用したものであるため、その構成及び動作についての説明は省略する。   The overcurrent control signal generation circuit 26 according to the present embodiment is a folded cascode type amplifier circuit that performs the same operation as the overcurrent control signal generation circuit 6 according to the first embodiment. The overcurrent control signal generation circuit 26 includes PMOS transistors M21 and M22, NMOS transistors M23 to M26, and a third constant current source I21 in addition to the constituent elements of the overcurrent control signal generation circuit 6. The configuration shown in FIG. 3 is an application of the configuration of a well-known folded cascode type amplifier circuit, and therefore description of the configuration and operation is omitted.

フォールデッドカスコードタイプの増幅回路は、通常の差動増幅回路より入力電圧の範囲が広いため、過電流検出電圧Vsubの入力レベルが低くても動作することができる。即ち、入力電圧Vinと短絡電圧Vshortとの差分が小さくても、過電流を検出できることが可能となる。これにより、電流遮断特性の過電流検出電流IpeakのB点付近の特性を、実施の形態1より向上させることが可能となる。或いは、B点付近の精度をそのままとし、電流検出抵抗R3を小さくすることにより、電流検出抵抗R3による電位降下を小さくし、入力電圧Vinと短絡電圧Vshortとの差分が小さくても過電流検出動作を行うことができるようにすることも可能となる。本実施の形態は、このような利点から、電圧変動が大きいバッテリから電源供給を受ける車載向けの電子機器に特に適するものである。   Since the folded cascode type amplifier circuit has a wider input voltage range than a normal differential amplifier circuit, it can operate even when the input level of the overcurrent detection voltage Vsub is low. That is, overcurrent can be detected even if the difference between the input voltage Vin and the short-circuit voltage Vshort is small. As a result, it is possible to improve the characteristics in the vicinity of the point B of the overcurrent detection current Ipeak of the current interruption characteristic as compared with the first embodiment. Alternatively, the current drop around the current detection resistor R3 is reduced by reducing the current detection resistor R3 while maintaining the accuracy near the point B, and the overcurrent detection operation is performed even if the difference between the input voltage Vin and the short-circuit voltage Vshort is small. It is also possible to be able to perform. This embodiment is particularly suitable for an in-vehicle electronic device that receives power supply from a battery having a large voltage fluctuation because of such advantages.

実施の形態3
図4は、実施の形態3に係る定電圧電源回路31の構成を示している。本実施の形態に係る定電圧電源回路31は、上記実施の形態1,2における過電流保護動作と同様の動作を、プログラム制御によるデジタル処理により実現するものである。
Embodiment 3
FIG. 4 shows the configuration of the constant voltage power supply circuit 31 according to the third embodiment. The constant voltage power supply circuit 31 according to the present embodiment realizes the same operation as the overcurrent protection operation in the first and second embodiments by digital processing by program control.

本実施の形態に係るレギュレータ回路34は、上記実施の形態1,2と異なり、第2及び第3の基準電圧Vref2,Vref3を生成する回路を持たない。   Unlike the first and second embodiments, the regulator circuit 34 according to the present embodiment does not have a circuit that generates the second and third reference voltages Vref2 and Vref3.

本実施の形態に係る過電流検出回路35は、減算器41及びアンプA3を有する。入力電圧Vin及び短絡電圧Vshortは減算器41に入力し、両電圧Vin,Vshortの差分が所定値を超えた場合に、アンプA3が当該短絡電圧Vshortに比例する過電流検出電圧Vsubを出力する。   The overcurrent detection circuit 35 according to the present embodiment includes a subtractor 41 and an amplifier A3. The input voltage Vin and the short-circuit voltage Vshort are input to the subtractor 41, and when the difference between the voltages Vin and Vshort exceeds a predetermined value, the amplifier A3 outputs an overcurrent detection voltage Vsub that is proportional to the short-circuit voltage Vshort.

本実施の形態に係る過電流制御信号生成回路36は、ロジック回路45、第1のAD変換器46、第2のAD変換器47、及びDA変換器48を有する。ロジック回路45は、プログラムに従って演算処理を行うマイクロコンピュータ、PLD(Programmable Logic Device)等である。第1及び第2のAD変換器46,47は、帰還電圧Vfb、第1の基準電圧Vref1、及び過電流検出電圧VsubをAD変換し、各デジタルデータをロジック回路45に出力する。DA変換器48は、ロジック回路45により生成されたデジタルデータをDA変換し、過電流制御電圧Vcontを出力する。   The overcurrent control signal generation circuit 36 according to the present embodiment includes a logic circuit 45, a first AD converter 46, a second AD converter 47, and a DA converter 48. The logic circuit 45 is a microcomputer that performs arithmetic processing according to a program, a PLD (Programmable Logic Device), or the like. The first and second AD converters 46 and 47 AD convert the feedback voltage Vfb, the first reference voltage Vref1 and the overcurrent detection voltage Vsub, and output each digital data to the logic circuit 45. The DA converter 48 DA converts the digital data generated by the logic circuit 45 and outputs an overcurrent control voltage Vcont.

ロジック回路45は、第1及び第2のAD変換器46から供給された第1の基準電圧Vref1のデジタルデータに基づいて、第2の基準電圧Vref2に相当するデジタルデータ及び第3の基準電圧Vref3に相当するデジタルデータを生成する。その後、ロジック回路45は、帰還電圧Vfb、過電流検出電圧Vsub、第2の基準電圧Vref2、及び第3の基準電圧Vref3の各デジタルデータに基づいて、帰還電圧Vfbと第2の基準電圧Vref2とを加算した第1の加算電圧と過電流検出電圧Vsubと第3の基準電圧Vref3とを加算した第2の加算電圧との比較結果である過電流制御電圧Vcontに相当するデジタルデータを出力する。DA変換器48は、当該デジタルデータをDA変換し、過電流制御電圧Vcontを出力する。   The logic circuit 45 uses the digital data corresponding to the second reference voltage Vref2 and the third reference voltage Vref3 based on the digital data of the first reference voltage Vref1 supplied from the first and second AD converters 46. The digital data corresponding to is generated. After that, the logic circuit 45 generates the feedback voltage Vfb, the second reference voltage Vref2, and the second reference voltage Vref2 based on the digital data of the feedback voltage Vfb, the overcurrent detection voltage Vsub, the second reference voltage Vref2, and the third reference voltage Vref3. The digital data corresponding to the overcurrent control voltage Vcont, which is a comparison result of the first addition voltage obtained by adding the above, the overcurrent detection voltage Vsub, and the second addition voltage obtained by adding the third reference voltage Vref3, is output. The DA converter 48 DA-converts the digital data and outputs an overcurrent control voltage Vcont.

これにより、過電流制御信号生成回路36は、上記実施の形態1,2に係る過電流制御信号生成回路6,26と同様に、過電流制御電圧Vcontを生成することができる。過電流制御トランジスタM3の動作は、上記実施の形態1,2と同様である。   Thereby, the overcurrent control signal generation circuit 36 can generate the overcurrent control voltage Vcont, similarly to the overcurrent control signal generation circuits 6 and 26 according to the first and second embodiments. The operation of the overcurrent control transistor M3 is the same as in the first and second embodiments.

このように、上述の過電流保護動作を、ソフトウェア的な手段を利用することにより行うことも可能である。これにより、各種の電子機器に対してハードウェアの共通化を図ることができる。また、プログラムのアップデート等によるメンテナンス性の向上を図ることができる。また、本実施の形態によれば、第2及び第3の基準電圧Vref2,Vref3を生成する分圧抵抗等の回路を不要にすることができる。   As described above, the above-described overcurrent protection operation can be performed by using software means. This makes it possible to share hardware with various electronic devices. In addition, it is possible to improve maintenance by updating the program. Further, according to the present embodiment, a circuit such as a voltage dividing resistor for generating the second and third reference voltages Vref2 and Vref3 can be eliminated.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施の形態においては、レギュレータ回路4,34内に電流検出抵抗R3が含まれる構成を示したが、これは図面上の便宜のためであって、本発明の技術的範囲を規定するものではない。また、上記実施の形態に係る定電圧電源回路は、車載向けの電子機器だけでなく、家電等の様々な電子機器において好適に利用できるものであることは無論である。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, in the above-described embodiment, the configuration in which the current detection resistor R3 is included in the regulator circuits 4 and 34 is shown. However, this is for convenience in the drawings, and defines the technical scope of the present invention. It is not a thing. In addition, it goes without saying that the constant voltage power supply circuit according to the above embodiment can be suitably used not only in an in-vehicle electronic device but also in various electronic devices such as home appliances.

1,21,36 定電圧電源回路
2 入力端子
3 出力端子
4,34 レギュレータ回路
5,35 過電流検出回路
6,26,36 過電流制御信号生成回路
7 過電流制御回路
11 第1の差動対
12 第2の差動対
13 カレントミラー
41 減算器
45 ロジック回路
46 第1のAD変換器
47 第2のAD変換器
48 DA変換器
A1,A2,A3 アンプ
M1,M2,M3,M9,M10 NMOSトランジスタ(MA:第1の出力トランジスタ、M3:過電流制御トランジスタ、M9:第5のトランジスタ、M10:第6のトランジスタ)
M5,M6,M7,M8 PMOSトランジスタ(M5:第1のトランジスタ、M6:第2のトランジスタ、M7:第3のトランジスタ、M8:第4のトランジスタ)
I12 第1の定電流源
I13 第2の定電流源
I21 第3の定電流源
R1,R2,R3,R10,R11,R12,R13,R20,R21,R22 抵抗(R3:電流検出抵抗)
Q1 PNPトランジスタ(第2の出力トランジスタ)
V11 基準電源
Vin 入力電圧
Vout 出力電圧
Vfb 帰還電圧
Vref1 第1の基準電圧
Vref2 第2の基準電圧
Vref3 第3の基準電圧
Vshort 短絡電圧
Vsub 過電流検出電圧
Vcont 過電流制御電圧(過電流制御信号)
1, 2, 36 Constant voltage power supply circuit 2 Input terminal 3 Output terminal 4, 34 Regulator circuit 5, 35 Overcurrent detection circuit 6, 26, 36 Overcurrent control signal generation circuit 7 Overcurrent control circuit 11 First differential pair 12 second differential pair 13 current mirror 41 subtractor 45 logic circuit 46 first AD converter 47 second AD converter 48 DA converter A1, A2, A3 amplifier M1, M2, M3, M9, M10 NMOS Transistors (MA: first output transistor, M3: overcurrent control transistor, M9: fifth transistor, M10: sixth transistor)
M5, M6, M7, M8 PMOS transistors (M5: first transistor, M6: second transistor, M7: third transistor, M8: fourth transistor)
I12 1st constant current source I13 2nd constant current source I21 3rd constant current source R1, R2, R3, R10, R11, R12, R13, R20, R21, R22 resistance (R3: current detection resistance)
Q1 PNP transistor (second output transistor)
V11 Reference power supply Vin Input voltage Vout Output voltage Vfb Feedback voltage Vref1 First reference voltage Vref2 Second reference voltage Vref3 Third reference voltage Vshort Short-circuit voltage Vsub Overcurrent detection voltage Vcont Overcurrent control voltage (overcurrent control signal)

Claims (10)

入力電圧を一定の電圧に調整して出力する回路であって、出力電圧に比例する帰還電圧と第1の基準電圧との比較結果により制御される第1の出力トランジスタと、前記第1の出力トランジスタのドレイン電流により制御され前記入力電圧を入力する入力端子と前記出力電圧を出力する出力端子との接続を切り替える第2の出力トランジスタとを備えるレギュレータ回路と、
前記入力端子と前記第2の出力トランジスタとの間に配置される電流検出抵抗の両端電圧である前記入力電圧と短絡電圧とを比較し、前記入力電圧と前記短絡電圧との差分が所定値を超えた場合に、当該短絡電圧に比例する過電流検出電圧を出力する過電流検出回路と、
前記帰還電圧と前記第1の基準電圧を分圧して生成される第2の基準電圧とを加算した第1の加算電圧と、前記過電流検出電圧と前記第1の基準電圧を分圧して生成される第3の基準電圧とを加算した第2の加算電圧との比較結果である過電流制御信号を出力する過電流制御信号生成回路と、
前記第1の出力トランジスタのソースとグラウンドとの間に設けられ、前記第2の加算電圧が前記第1の加算電圧以上であることを示す前記過電流制御信号が出力された場合にオフとなる過電流制御トランジスタを備える過電流制御回路と、
を備える定電圧電源回路。
A circuit for adjusting and outputting an input voltage to a constant voltage, the first output transistor being controlled by a comparison result between a feedback voltage proportional to the output voltage and a first reference voltage, and the first output A regulator circuit comprising a second output transistor that is controlled by a drain current of the transistor and that switches connection between an input terminal that inputs the input voltage and an output terminal that outputs the output voltage;
The input voltage, which is a voltage across a current detection resistor disposed between the input terminal and the second output transistor, is compared with a short-circuit voltage, and a difference between the input voltage and the short-circuit voltage is a predetermined value. An overcurrent detection circuit that outputs an overcurrent detection voltage proportional to the short-circuit voltage when exceeded,
A first added voltage obtained by adding the feedback voltage and a second reference voltage generated by dividing the first reference voltage, and the overcurrent detection voltage and the first reference voltage are divided and generated. An overcurrent control signal generation circuit that outputs an overcurrent control signal that is a comparison result with a second added voltage obtained by adding the third reference voltage to be added;
Provided between the source of the first output transistor and the ground, and turned off when the overcurrent control signal indicating that the second added voltage is equal to or higher than the first added voltage is output. An overcurrent control circuit comprising an overcurrent control transistor;
A constant voltage power supply circuit comprising:
前記過電流検出回路は、
前記入力電圧と前記短絡電圧との差分を増幅するアンプと、
ソースがグラウンドに接続し、ゲートが前記アンプの出力端子に接続し、ドレインが前記アンプの前記短絡電圧を入力する端子及び前記過電流制御信号生成回路に接続するトランジスタと、
を備える、
請求項1に記載の定電圧電源回路。
The overcurrent detection circuit includes:
An amplifier that amplifies the difference between the input voltage and the short-circuit voltage;
A transistor having a source connected to ground, a gate connected to the output terminal of the amplifier, and a drain connected to the terminal for inputting the short-circuit voltage of the amplifier and the overcurrent control signal generation circuit;
Comprising
The constant voltage power supply circuit according to claim 1.
過電流制御信号生成回路は、
前記帰還電圧がゲートに入力する第1のトランジスタと、前記過電流検出電圧がゲートに入力する第2のトランジスタからなる第1の差動対と、
前記第2の基準電圧がゲートに入力する第3のトランジスタと、前記第3の基準電圧がゲートに入力する第4のトランジスタとからなる第2の差動対と、
ドレインが前記第1のトランジスタのドレイン、前記第3のトランジスタのドレイン、及び前記過電流制御トランジスタのゲートに接続する第5のトランジスタと、ドレインが前記第2のトランジスタのドレイン及び前記第4のトランジスタのドレインに接続し、ゲートが前記第5のトランジスタのゲートに接続する第6のトランジスタとからなるカレントミラーと、
前記第1の差動対に定電流を供給する第1の電流源と、
前記第2の差動対に定電流を供給する第2の電流源と、
を備える、
請求項1又は2に記載の定電圧電源回路。
The overcurrent control signal generation circuit
A first differential pair including a first transistor that inputs the feedback voltage to the gate, and a second transistor that inputs the overcurrent detection voltage to the gate;
A second differential pair consisting of a third transistor having the second reference voltage input to the gate and a fourth transistor having the third reference voltage input to the gate;
A drain connected to the drain of the first transistor, a drain of the third transistor, and a gate of the overcurrent control transistor; and a drain connected to the drain of the second transistor and the fourth transistor. A current mirror comprising a sixth transistor having a gate connected to the drain of the fifth transistor and a gate connected to the gate of the fifth transistor;
A first current source for supplying a constant current to the first differential pair;
A second current source for supplying a constant current to the second differential pair;
Comprising
The constant voltage power supply circuit according to claim 1.
前記過電流制御信号生成回路は、フォールデッドカスコードタイプの回路からなる、
請求項1に記載の定電圧電源回路。
The overcurrent control signal generation circuit comprises a folded cascode type circuit,
The constant voltage power supply circuit according to claim 1.
前記過電流制御信号生成回路は、前記第1の加算電圧及び前記第2の加算電圧に関するアナログデータをデジタルデータに変換し、前記デジタルデータに基づいて前記第1の加算電圧及び前記第2の加算電圧を比較し、当該比較結果に基づいて前記過電流制御信号を生成する、
請求項1に記載の定電圧電源回路。
The overcurrent control signal generation circuit converts analog data related to the first addition voltage and the second addition voltage into digital data, and based on the digital data, the first addition voltage and the second addition Comparing the voltages, and generating the overcurrent control signal based on the comparison result;
The constant voltage power supply circuit according to claim 1.
前記電流制御トランジスタは、ディスクリート素子である、
請求項1,4,5のいずれか1項に記載の定電圧電源回路。
The current control transistor is a discrete element;
The constant voltage power supply circuit according to claim 1.
前記電流検出抵抗は、ディスクリート素子である、
請求項1,4,5のいずれか1項に記載の定電圧電源回路。
The current detection resistor is a discrete element.
The constant voltage power supply circuit according to claim 1.
フの字型の電流遮断特性を有する、
請求項1,4,5のいずれか1項に記載の定電圧電源回路。
It has a U-shaped current interruption characteristic,
The constant voltage power supply circuit according to claim 1.
車載バッテリから前記入力電圧の供給を受ける、
請求項1,4,5のいずれか1項に記載の定電圧電源回路。
Receiving the input voltage from the vehicle battery,
The constant voltage power supply circuit according to claim 1.
入力電圧を一定の電圧に調整して出力する回路であって、出力電圧に比例する帰還電圧と第1の基準電圧との比較結果により制御される第1の出力トランジスタと、前記第1の出力トランジスタのドレイン電流により制御され前記入力電圧を入力する入力端子と前記出力電圧を出力する出力端子との接続を切り替える第2の出力トランジスタとを備える定電圧電源回路の過電流保護方法であって、
前記入力端子と前記第2の出力トランジスタとの間に配置される電流検出抵抗の両端電圧である前記入力電圧と短絡電圧とを比較するステップと、
前記入力電圧と前記短絡電圧との差分が所定値を超えた場合に、当該短絡電圧に比例する過電流検出電圧を出力するステップと、
前記帰還電圧と前記第1の基準電圧を分圧して生成される第2の基準電圧とを加算した第1の加算電圧と、前記過電流検出電圧と前記第1の基準電圧を分圧して生成される第3の基準電圧とを加算した第2の加算電圧との比較結果である過電流制御信号を出力するステップと、
前記第2の加算電圧が前記第1の加算電圧以上であることを示す前記過電流制御信号が出力された場合に、前記第1の出力トランジスタのソースとグラウンドとの間に設けられた過電流制御トランジスタをオフにするステップと、
を備える定電圧電源回路の過電流保護方法。
A circuit for adjusting and outputting an input voltage to a constant voltage, the first output transistor being controlled by a comparison result between a feedback voltage proportional to the output voltage and a first reference voltage, and the first output An overcurrent protection method for a constant voltage power supply circuit, comprising: a second output transistor that switches connection between an input terminal that is controlled by a drain current of a transistor and inputs the input voltage; and an output terminal that outputs the output voltage,
Comparing the input voltage, which is a voltage across a current detection resistor disposed between the input terminal and the second output transistor, with a short-circuit voltage;
When the difference between the input voltage and the short circuit voltage exceeds a predetermined value, outputting an overcurrent detection voltage proportional to the short circuit voltage;
A first added voltage obtained by adding the feedback voltage and a second reference voltage generated by dividing the first reference voltage, and the overcurrent detection voltage and the first reference voltage are divided and generated. Outputting an overcurrent control signal which is a comparison result with a second added voltage obtained by adding the third reference voltage to be added;
An overcurrent provided between the source of the first output transistor and the ground when the overcurrent control signal indicating that the second added voltage is equal to or higher than the first added voltage is output. Turning off the control transistor;
An overcurrent protection method for a constant voltage power supply circuit comprising:
JP2012108159A 2012-05-10 2012-05-10 Constant voltage power supply circuit and overcurrent protection method therefor Pending JP2013235469A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012108159A JP2013235469A (en) 2012-05-10 2012-05-10 Constant voltage power supply circuit and overcurrent protection method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012108159A JP2013235469A (en) 2012-05-10 2012-05-10 Constant voltage power supply circuit and overcurrent protection method therefor

Publications (1)

Publication Number Publication Date
JP2013235469A true JP2013235469A (en) 2013-11-21

Family

ID=49761538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012108159A Pending JP2013235469A (en) 2012-05-10 2012-05-10 Constant voltage power supply circuit and overcurrent protection method therefor

Country Status (1)

Country Link
JP (1) JP2013235469A (en)

Similar Documents

Publication Publication Date Title
JP6205142B2 (en) Constant voltage circuit
JP4616067B2 (en) Constant voltage power circuit
JP4758731B2 (en) Constant voltage power circuit
JP6038516B2 (en) Voltage regulator
KR101136691B1 (en) Constant voltage circuit
JP6261343B2 (en) Voltage regulator
US10061334B2 (en) Voltage regulator
JP5390932B2 (en) Power circuit
JP2009003660A (en) Voltage regulator
KR20090082137A (en) Voltage regulator
US10761549B2 (en) Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators
JP2013206381A (en) Overcurrent protection circuit, and power supply device
JP2009060439A (en) Error amplifier circuit, and switching power supply circuit
JP2018173868A (en) Overcurrent protection circuit and voltage regulator
CN110121685B (en) Power supply circuit
JP5596200B2 (en) Temperature compensation power supply voltage output circuit and method for variable power supply
US9158318B2 (en) Power supply apparatus which suprresses output voltage variation
JP2005261102A (en) Switching regulator
JP2010146380A (en) Soft start circuit, and power circuit having the soft start circuit
JP2021018657A (en) Series regulator
JP2012032940A (en) Power supply control circuit
JP4880007B2 (en) Constant voltage power circuit
KR20160001978A (en) Voltage regulator having over-current protection circuit
JP2013235469A (en) Constant voltage power supply circuit and overcurrent protection method therefor
JP2013097505A (en) Semiconductor integrated circuit for regulator