JP2013231636A - Clock number/time association circuit, identified clock time generation circuit, event execution instruction/time difference generation circuit, event execution device, radar device, and communication device - Google Patents

Clock number/time association circuit, identified clock time generation circuit, event execution instruction/time difference generation circuit, event execution device, radar device, and communication device Download PDF

Info

Publication number
JP2013231636A
JP2013231636A JP2012102897A JP2012102897A JP2013231636A JP 2013231636 A JP2013231636 A JP 2013231636A JP 2012102897 A JP2012102897 A JP 2012102897A JP 2012102897 A JP2012102897 A JP 2012102897A JP 2013231636 A JP2013231636 A JP 2013231636A
Authority
JP
Japan
Prior art keywords
time
event
event execution
clock number
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012102897A
Other languages
Japanese (ja)
Other versions
JP5858861B2 (en
Inventor
Kazuhiko Yamamoto
山本  和彦
Toshio Wakayama
俊夫 若山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012102897A priority Critical patent/JP5858861B2/en
Publication of JP2013231636A publication Critical patent/JP2013231636A/en
Application granted granted Critical
Publication of JP5858861B2 publication Critical patent/JP5858861B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Clocks (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To identify a relation between a clock number and a time even when stability of a clock generator such as a reference oscillator is low and each clock time generated is different from a time to be assumed.SOLUTION: A clock number/time association circuit includes: a clock number counter 42 that counts an input clock and outputting a clock number; a highly accurate time acquisition device 43 that acquires a highly accurate time; a clock number/time integrator 44 that generates time/number pair data formed by associating the clock number output by the clock number counter 42 with the time acquired by the highly accurate time acquisition device; and a clock number/time relation identification device 48 that acquires time/number pair relation information representing a relation between the clock number and the time on the basis of the time/number pair data generated by the clock number/time integrator 44.

Description

この発明は、クロックをカウントした番号(クロック番号)と当該クロックの発生時刻との関係を特定するクロック番号・時刻対応付回路と、このクロック番号・時刻対応付回路を備えた指定クロック時刻生成回路、イベント実施指示・時間差分生成回路、イベント実施装置、レーダ装置及び通信装置に関するものである。   The present invention relates to a clock number / time correspondence circuit for specifying a relationship between a clock count number (clock number) and the generation time of the clock, and a designated clock time generation circuit including the clock number / time correspondence circuit. The present invention relates to an event execution instruction / time difference generation circuit, an event execution apparatus, a radar apparatus, and a communication apparatus.

従来、クロック番号とその発生時刻とのずれが甚大な影響を受ける応用技術としては、例えば、送信局と受信局とを離して配置して観測する構成のレーダ観測方式が挙げられる。これらは、その送受の数によって、バイスタティックレーダ(送信1、受信1)、マルチスタティックレーダ(送信1、受信多)、MIMOレーダ(送信多、受信多)等呼び分けられる場合があるが、本質的には送信局と受信局が離れている点が重要であり、以下ではバイスタティックレーダと呼ぶことにする。
これに対し、送受信で同じアンテナを切り換えて用いるレーダ装置をモノスタティックレーダと呼ぶ。
Conventionally, as an applied technology in which the difference between the clock number and the generation time is greatly affected, for example, there is a radar observation method in which the transmitting station and the receiving station are arranged separately and observed. These may be called bistatic radar (transmission 1, reception 1), multi-static radar (transmission 1, reception many), MIMO radar (transmission many, reception many), etc. depending on the number of transmissions / receptions. In particular, the point that the transmitting station and the receiving station are separated is important. Hereinafter, this will be referred to as bistatic radar.
On the other hand, a radar apparatus that uses the same antenna for transmission and reception is called a monostatic radar.

レーダ装置では、光速で進む電磁波の伝播遅延時間差で距離を観測するため、送受間のわずかな時刻のずれが大きな距離計測誤差となる(例えば1[μs]の時間の間に、電磁波は約300mも進む)。
また、受信の時刻ゲート幅を狭く絞っている場合には、注目する距離付近からの反射波の受信に失敗するような問題も生じる。また、そのずれが時間と共に変化する場合には、目標までの距離の時間変化、すなわち、目標の運動についても計測誤差が生じる。
よって、送受間の時刻ずれを極力低減する必要がある。
In the radar apparatus, since the distance is observed by the propagation delay time difference of the electromagnetic wave traveling at the speed of light, a slight time shift between transmission and reception becomes a large distance measurement error (for example, the electromagnetic wave is about 300 m during the time of 1 [μs]. Also proceed).
Further, when the reception time gate width is narrowed down, there also arises a problem that reception of a reflected wave from near the target distance fails. In addition, when the deviation changes with time, a measurement error also occurs with respect to the time change of the distance to the target, that is, the movement of the target.
Therefore, it is necessary to reduce the time lag between transmission and reception as much as possible.

一般的なモノスタティックレーダでは、送受で同じ基準発振器を共用するので、基準発振器の安定度が低くても、その誤差が打ち消しあい影響は小さくなる。これに対して、基準発振器を分けざるを得ないことが多いバイスタティックレーダでは、送受間の基準発振器のばらつきの影響を直接受ける。この影響と低減するためには、なるべく安定度の高い基準発振器を用いる必要があるが、このような基準発振器は高価であるという課題がある。さらに、要求性能によっては、それを満足する精度のものを用意できない可能性もある。   In a general monostatic radar, since the same reference oscillator is shared for transmission and reception, even if the stability of the reference oscillator is low, the effect of canceling out the error becomes small. In contrast, bistatic radars that often have to divide the reference oscillator are directly affected by variations in the reference oscillator between transmission and reception. In order to reduce this effect, it is necessary to use a reference oscillator with as high a stability as possible. However, there is a problem that such a reference oscillator is expensive. Furthermore, depending on the required performance, there is a possibility that it is not possible to prepare a product with sufficient accuracy.

このような課題を回避する方法として、送受で共通して使えるGPS(Global Positioning System)時刻を用いて時刻同期をとりなおす方式が提案されている。例えば特許文献1,2等では、GPS時刻を用いて送受信間の時刻同期をとることが述べられている。その詳細な同期方法は記載されていないものの、クロック自体を調整するのが簡単でないことを考えると、両者で同じGPS時刻を受信したタイミングに近いクロック番号同士を同じ時刻のクロック番号とみなすような類の同期を定期的に実施するようなものと考えられる。   As a method for avoiding such a problem, a method has been proposed in which time synchronization is reestablished using GPS (Global Positioning System) time that can be commonly used for transmission and reception. For example, Patent Documents 1 and 2 describe that time synchronization between transmission and reception is achieved using GPS time. Although the detailed synchronization method is not described, considering that it is not easy to adjust the clock itself, the clock numbers close to the timing at which both received the same GPS time are regarded as the clock numbers at the same time. It seems to be a kind of periodic synchronization.

また、特許文献3は、モノスタティックとバイスタティックの同時観測を行う合成開口レーダへの適用を想定した方法である。この方法は、GPSで同期した残差を、モノスタティック画像とバイスタティック画像に存在する全く同じ反射点の位相から推定し補正するものある。   Patent Document 3 is a method that is assumed to be applied to a synthetic aperture radar that performs simultaneous monostatic and bistatic observations. In this method, a residual synchronized with GPS is estimated and corrected from the phase of the same reflection point existing in a monostatic image and a bistatic image.

特開2000−230975号公報JP 2000-230975 A 特開2005−233723号公報JP 2005-233723 A 特開2011−191099号公報JP 2011-191099 A

特許文献1,2に開示された方法では、GPSで配信される時刻精度は比較的高いにも係わらず、これを受信するGPS受信機比較的安いというメリットを活かした有用な方法ではあるものの、1クロック以下のずれは残存するという課題がある。また、時間変化成分の影響は残存するという課題がある。
また、特許文献3に開示された方法では、補正のためにモノスタティック観測も実施しなければいけないという負荷、装置増大の課題に加え、観測方向の相違の影響で、完全に同じ反射点を観測できない可能性が高いこと、位相差は2Πごとに折り返すので、これをもとに戻すのが困難であるという課題がある。
In the methods disclosed in Patent Documents 1 and 2, although the time accuracy delivered by GPS is relatively high, although it is a useful method that takes advantage of the relatively cheap GPS receiver that receives it, There is a problem that a deviation of one clock or less remains. There is also a problem that the influence of the time-varying component remains.
In addition, the method disclosed in Patent Document 3 observes the same reflection point due to the influence of the difference in observation direction, in addition to the load and the problem of increasing the apparatus that monostatic observation must be performed for correction. There is a problem that there is a high possibility that it cannot be performed, and the phase difference is turned back every 2 mm, so that it is difficult to restore this.

この発明は、上記のような課題を解決するためになされたもので、基準発振器等のクロック発生器の安定度が低く、発生した各クロックの時刻が想定される時刻と異なる場合においても、そのクロック番号と時刻との関係を特定することを可能とするクロック番号・時刻対応付回路、このクロック番号時刻対応付回路を備えた指定クロック時刻生成回路、イベント実施指示・時間差分生成回路、イベント実施装置、レーダ装置及び通信装置を提供することを目的としている。   The present invention has been made to solve the above-described problems. Even when the clock generator such as a reference oscillator has low stability and the time of each generated clock is different from the assumed time, Clock number / time correspondence circuit that makes it possible to specify the relationship between clock number and time, designated clock time generation circuit having this clock number / time correspondence circuit, event execution instruction / time difference generation circuit, event execution An object is to provide a device, a radar device, and a communication device.

この発明に係るクロック番号・時刻対応付回路は、入力されたクロックをカウントしてクロック番号を出力するクロック番号カウント器と、クロックより高精度な時刻を取得する高精度時刻取得器と、高精度時刻取得器により取得された時刻に対し、クロック番号カウント器により出力されたクロック番号を対応付けた時刻・番号対データを生成するクロック番号・時刻統合器と、クロック番号・時刻統合器により生成された時刻・番号対データに基づいて、クロック番号と時刻との関係を示す時刻・番号対関係情報を取得するクロック番号・時刻関係特定器とを備えたものである。   A clock number / time correspondence circuit according to the present invention includes a clock number counter that counts an input clock and outputs a clock number, a high-accuracy time acquirer that acquires a time more accurate than the clock, and a high-accuracy A clock number / time integrator that generates time / number pair data in which the clock number output by the clock number counter is associated with the time acquired by the time acquirer, and the clock number / time integrator. And a clock number / time relationship specifying unit for acquiring time / number relationship information indicating the relationship between the clock number and the time based on the time / number pair data.

この発明によれば、上記のように構成したので、基準発振器等のクロック発生器の安定度が低く、発生した各クロックの時刻が想定される時刻と異なる場合においても、そのクロック番号と時刻との関係を特定することが可能となる。   According to this invention, since it is configured as described above, the stability of the clock generator such as the reference oscillator is low, and even when the time of each generated clock is different from the assumed time, the clock number and time It becomes possible to specify the relationship.

この発明の実施の形態1に係るイベント実施装置の構成を示す図である。It is a figure which shows the structure of the event implementation apparatus which concerns on Embodiment 1 of this invention. この発明の実施の形態1における高精度時刻取得器の構成例を示す図である。It is a figure which shows the structural example of the high precision time acquisition device in Embodiment 1 of this invention. この発明の実施の形態1におけるクロック番号・時刻関係特定器の構成例を示す図である。It is a figure which shows the structural example of the clock number / time relation specifying device in Embodiment 1 of this invention. この発明の実施の形態1に係るイベント実施装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the event implementation apparatus which concerns on Embodiment 1 of this invention. この発明の実施の形態1に係るイベント実施装置の動作を説明する図である。It is a figure explaining operation | movement of the event implementation apparatus which concerns on Embodiment 1 of this invention. この発明の実施の形態2に係るイベント実施装置の構成を示す図である。It is a figure which shows the structure of the event implementation apparatus which concerns on Embodiment 2 of this invention. この発明の実施の形態3に係る指定クロック時刻生成回路の構成を示す図である。It is a figure which shows the structure of the designated clock time generation circuit which concerns on Embodiment 3 of this invention. この発明の実施の形態4に係るイベント実施装置の構成を示す図である。It is a figure which shows the structure of the event implementation apparatus which concerns on Embodiment 4 of this invention. この発明の実施の形態5に係るイベント実施装置の構成を示す図である。It is a figure which shows the structure of the event implementation apparatus which concerns on Embodiment 5 of this invention. この発明の実施の形態6に係るレーダ装置の構成を示す図である。It is a figure which shows the structure of the radar apparatus based on Embodiment 6 of this invention. この発明の実施の形態6における送信イベント調整回路の構成例を示す図である。It is a figure which shows the structural example of the transmission event adjustment circuit in Embodiment 6 of this invention. この発明の実施の形態6における受信イベント調整回路の構成例を示す図である。It is a figure which shows the structural example of the reception event adjustment circuit in Embodiment 6 of this invention. この発明の実施の形態6に係るレーダ装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the radar apparatus which concerns on Embodiment 6 of this invention. この発明の実施の形態7に係るレーダ装置の構成を示す図である。It is a figure which shows the structure of the radar apparatus based on Embodiment 7 of this invention.

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係るイベント実施装置の構成を示す図である。
イベント実施装置は、所定のイベントを実施するものである。このイベント実施装置は、図1に示すように、イベント実施指示・時間差分生成回路1、イベント実施器2及びイベント出力補正器3から構成されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a diagram showing a configuration of an event execution device according to Embodiment 1 of the present invention.
The event execution device performs a predetermined event. As shown in FIG. 1, the event execution apparatus includes an event execution instruction / time difference generation circuit 1, an event execution unit 2, and an event output correction unit 3.

イベント実施指示・時間差分生成回路1は、イベント実施器2に対し、イベントを実施するために設定した時刻(イベント実施指定時刻)から定まるクロックの番号(クロック番号)を入力した際にイベントを実施するよう指示する機能と、当該イベント実施指定時刻と当該クロックの発生時刻との差分を算出する機能とを有するものである。このイベント実施指示・時間差分生成回路1は、図1に示すように、クロック番号・時刻対応付回路4、指定時刻設定器5、実施番号・時刻推定器(実施番号推定器)6、イベント実施指示器7及び差分時刻算出器8から構成されている。   The event execution instruction / time difference generation circuit 1 executes an event when a clock number (clock number) determined from the time (event execution specified time) set to execute the event is input to the event implementer 2. And a function of calculating a difference between the event execution designation time and the clock generation time. As shown in FIG. 1, the event execution instruction / time difference generation circuit 1 includes a clock number / time correspondence circuit 4, a specified time setter 5, an execution number / time estimator (execution number estimator) 6, an event execution It consists of an indicator 7 and a difference time calculator 8.

クロック番号・時刻対応付回路4は、発生したクロックをカウントした番号(クロック番号)と、そのクロックの発生時刻との関係を特定するものである。このクロック番号・時刻対応付回路4は、図1に示すように、基準クロック発生器41、クロック番号カウント器42、高精度時刻取得器43、クロック番号・時刻統合器44、クロック番号・時刻蓄積器45、読出時刻範囲設定・指示器46、クロック番号・時刻読出器47及びクロック番号・時刻関係特定器48から構成されている。   The clock number / time association circuit 4 specifies the relationship between the number of generated clocks (clock number) and the generation time of the clock. As shown in FIG. 1, the clock number / time correspondence circuit 4 includes a reference clock generator 41, a clock number counter 42, a high precision time acquisition unit 43, a clock number / time integrator 44, a clock number / time storage. 45, a reading time range setting / indicator 46, a clock number / time reading unit 47, and a clock number / time relation specifying unit 48.

基準クロック発生器41は、基準発振器等により構成され、イベントを実施するためのクロックを発生するものである。この基準クロック発生器41により発生されたクロックを示すデータはクロック番号カウント器42に出力される。   The reference clock generator 41 is composed of a reference oscillator or the like, and generates a clock for executing an event. Data indicating the clock generated by the reference clock generator 41 is output to the clock number counter 42.

クロック番号カウント器42は、基準クロック発生器41により発生されたクロックをある時刻(例えば電源投入時)以降カウントするものである。このクロック番号カウント器42によりカウントされたクロック番号を示すデータはクロック番号・時刻統合器44及びイベント実施指示器7に出力される。   The clock number counter 42 counts the clock generated by the reference clock generator 41 after a certain time (for example, when the power is turned on). Data indicating the clock number counted by the clock number counter 42 is output to the clock number / time integrator 44 and the event execution indicator 7.

高精度時刻取得器43は、クロックより高精度な時刻(高精度時刻)を取得するものである。この高精度時刻取得器43により取得された高精度時刻を示すデータはクロック番号・時刻統合器44に出力される。   The high-accuracy time acquisition unit 43 acquires a time (high-accuracy time) with higher accuracy than the clock. Data indicating the high-accuracy time acquired by the high-accuracy time acquisition unit 43 is output to the clock number / time integrator 44.

クロック番号・時刻統合器44は、高精度時刻取得器43による高精度時刻が入力されるごとに、同じく入力されたクロック番号カウント器42によるクロック番号のうちの最新の入力値を選び出し、これを当該高精度時刻と対にするものである。このクロック番号・時刻統合器44により統合されたクロック番号と高精度時刻との対を示すデータ(時刻・番号対データ)はクロック番号・時刻蓄積器45に出力される。   The clock number / time integrator 44 selects the latest input value from among the clock numbers input by the clock number counter 42 that has been input each time the high accuracy time is input by the high accuracy time acquisition unit 43. This is paired with the high precision time. Data (time / number pair data) indicating a pair of the clock number and the high precision time integrated by the clock number / time integrator 44 is output to the clock number / time accumulator 45.

クロック番号・時刻蓄積器45は、クロック番号・時刻統合器44からの時刻・番号対データを蓄積するものである。   The clock number / time accumulator 45 accumulates time / number pair data from the clock number / time integrator 44.

読出時刻範囲設定・指示器46は、クロック番号・時刻蓄積器45に蓄積された時刻・番号対データの読み出しを行う時刻範囲を設定するものである。なお、図1では、読出時刻範囲設定・指示器46が、指定時刻設定器5により設定されたイベント実施指定時刻に基づいて、時刻範囲を設定する場合について示している。そして、読出時刻範囲設定・指示器46は、クロック番号・時刻読出器47に対して、設定した時刻範囲での読み出しを指示する。   The read time range setting / indicator 46 sets a time range for reading the time / number pair data stored in the clock number / time accumulator 45. FIG. 1 shows a case where the read time range setting / indicator 46 sets the time range based on the event execution designated time set by the designated time setter 5. Then, the read time range setting / indicator 46 instructs the clock number / time reader 47 to read within the set time range.

クロック番号・時刻読出器47は、読出時刻範囲設定・指示器46からの指示に従い、クロック番号・時刻蓄積器45に蓄積された時刻・番号対データから、指示された時刻範囲のデータ列のみを読み出すものである。このクロック番号・時刻読出器47により読み出された時刻・番号対データはクロック番号・時刻関係特定器48に出力される。   The clock number / time reader 47, in accordance with the instruction from the read time range setting / indicator 46, extracts only the data string in the instructed time range from the time / number pair data stored in the clock number / time accumulator 45. It is to read. The time / number pair data read by the clock number / time reader 47 is output to the clock number / time relationship specifying unit 48.

クロック番号・時刻関係特定器48は、クロック番号・時刻読出器47からの時刻・番号対データに基づいて、クロック番号と高精度時刻との関係を特定し、この関係を示す時刻・番号対関係情報を取得するものである。このクロック番号・時刻関係特定器48により取得された時刻・番号対関係情報は実施番号・時刻推定器6に出力される。   The clock number / time relationship specifying unit 48 specifies the relationship between the clock number and the high-precision time based on the time / number pair data from the clock number / time reader 47, and the time / number pair relationship indicating this relationship. Information is acquired. The time / number pair relationship information acquired by the clock number / time relationship specifying unit 48 is output to the execution number / time estimator 6.

指定時刻設定器5は、イベントの実施を希望する時刻であるイベント実施指定時刻を設定するものである。この指定時刻設定器5により設定されたイベント実施指定時刻を示すデータは読出時刻範囲設定・指示器46、実施番号・時刻推定器6及び差分時刻算出器8に出力される。   The designated time setting unit 5 sets an event implementation designated time which is a time at which an event is desired to be implemented. Data indicating the event execution specified time set by the specified time setting unit 5 is output to the read time range setting / indicator 46, the execution number / time estimator 6 and the difference time calculator 8.

実施番号・時刻推定器6は、クロック番号・時刻関係特定器48からの時刻・番号対関係情報、及び、指定時刻設定器5により設定されたイベント実施指定時刻に基づいて、イベントを実施するクロック番号であるイベント実施クロック番号、及び、イベント実施クロック番号に対応する高精度時刻であるイベント実施クロック番号時刻を推定するものである。この実施番号・時刻推定器6により推定されたイベント実施クロック番号を示すデータはイベント実施指示器7に出力され(図1に示す実線)、イベント実施クロック番号時刻を示すデータは差分時刻算出器8及び外部に出力される(図1に示す一点鎖線)。   The execution number / time estimator 6 is a clock for executing an event based on the time / number pair relation information from the clock number / time relation specifying unit 48 and the event execution designated time set by the designated time setter 5. The event execution clock number, which is a number, and the event execution clock number time, which is a high-accuracy time corresponding to the event execution clock number, are estimated. Data indicating the event execution clock number estimated by the execution number / time estimator 6 is output to the event execution indicator 7 (solid line shown in FIG. 1), and the data indicating the event execution clock number time is the difference time calculator 8. And output to the outside (the chain line shown in FIG. 1).

イベント実施指示器7は、クロック番号カウント器42によりカウントされたクロック番号が、実施番号・時刻推定器6により推定されたイベント実施クロック番号と一致する場合に、イベント実施器2に対して、予め定めた所定のイベントの実施を示す指示(イベント実施指示)を行うものである。   When the clock number counted by the clock number counter 42 matches the event execution clock number estimated by the execution number / time estimator 6, the event execution indicator 7 An instruction (event execution instruction) indicating the execution of a predetermined event is performed.

差分時刻算出器8は、指定時刻設定器5により設定されたイベント実施指定時刻と、実施番号・時刻推定器6により推定されたイベント実施クロック番号時刻との差分を算出するものである。この差分時刻算出器8により算出された差分を示すデータはイベント出力補正器3に出力される(図1に示す破線)。   The difference time calculator 8 calculates the difference between the event execution specified time set by the specified time setter 5 and the event execution clock number time estimated by the execution number / time estimator 6. Data indicating the difference calculated by the difference time calculator 8 is output to the event output corrector 3 (broken line shown in FIG. 1).

イベント実施器2は、イベント実施指示器7からのイベント実施指示に従い、所定のイベントを実施するものである。このイベント実施器2による実施結果を示すデータはイベント出力補正器3に出力される。   The event implementer 2 implements a predetermined event in accordance with the event implementation instruction from the event implementation indicator 7. Data indicating the result of execution by the event implementer 2 is output to the event output corrector 3.

イベント出力補正器3は、差分時刻算出器8により算出されたイベント実施指定時刻とイベント実施クロック番号時刻との差分に基づいて、イベント実施器2による実施結果を補正するものである。   The event output corrector 3 corrects the execution result by the event implementer 2 based on the difference between the event execution designation time calculated by the differential time calculator 8 and the event execution clock number time.

次に、高精度時刻取得器43の構成例について、図2を参照しながら説明する。
高精度時刻取得器43は、例えば図2に示すように、GPS受信機431及びGPS時刻取得器432から構成されている。
Next, a configuration example of the high-accuracy time acquisition unit 43 will be described with reference to FIG.
For example, as shown in FIG. 2, the high-accuracy time acquisition unit 43 includes a GPS receiver 431 and a GPS time acquisition unit 432.

GPS受信機431は、GPS信号を受信するものである。このGPS受信機431により受信されたGPS信号はGPS時刻取得器432に出力される。
GPS時刻取得器432は、GPS受信機431により取得されたGPS信号から、GPS時刻を取得するものである。そして、高精度時刻取得器43は、GPS時刻取得器432により取得されたGPS時刻を高精度時刻として用いる。
The GPS receiver 431 receives a GPS signal. The GPS signal received by the GPS receiver 431 is output to the GPS time acquisition unit 432.
The GPS time acquisition unit 432 acquires GPS time from the GPS signal acquired by the GPS receiver 431. The high-accuracy time acquisition unit 43 uses the GPS time acquired by the GPS time acquisition unit 432 as the high-accuracy time.

次に、クロック番号・時刻関係特定器48の構成例について、図3を参照しながら説明する。
クロック番号・時刻関係特定器48は、例えば図3に示すように、クロック番号バイアス補正器481、時刻バイアス補正器482及びクロック番号・時刻平滑器483から構成されている。
Next, a configuration example of the clock number / time relationship specifying unit 48 will be described with reference to FIG.
As shown in FIG. 3, for example, the clock number / time relation specifying unit 48 includes a clock number bias corrector 481, a time bias corrector 482, and a clock number / time smoother 483.

クロック番号バイアス補正器481は、クロック番号・時刻読出器47からの時刻・番号対データのクロック番号に含まれている可能性があるバイアス成分を補正するものである。このクロック番号バイアス補正器481によりクロック番号のバイアス成分が補正された時刻・番号対データは時刻バイアス補正器482に出力される。   The clock number bias corrector 481 corrects a bias component that may be included in the clock number of the time / number pair data from the clock number / time reader 47. The time / number pair data in which the bias component of the clock number is corrected by the clock number bias corrector 481 is output to the time bias corrector 482.

時刻バイアス補正器482は、クロック番号バイアス補正器481からの時刻・番号対データの高精度時刻に含まれている可能性があるバイアス成分を補正するものである。この時刻バイアス補正器482により高精度時刻のバイアス成分が補正された時刻・番号対データはクロック番号・時刻平滑器483に出力される。   The time bias corrector 482 corrects a bias component that may be included in the high precision time of the time / number pair data from the clock number bias corrector 481. The time / number pair data in which the bias component of the high precision time is corrected by the time bias corrector 482 is output to the clock number / time smoother 483.

クロック番号・時刻平滑器483は、時刻バイアス補正器482からの時刻・番号対データに基づいて、クロック番号列及び高精度時刻列を平滑化し、クロック番号と高精度時刻との関係を示す時刻・番号対関係情報を取得するものである。このクロック番号・時刻平滑器483により取得された時刻・番号対関係情報は実施番号・時刻推定器6に出力される。   The clock number / time smoother 483 smoothes the clock number sequence and the high-accuracy time sequence based on the time / number pair data from the time bias corrector 482, and displays the time / number indicating the relationship between the clock number and the high-accuracy time. Number pair relationship information is acquired. The time / number pair relationship information acquired by the clock number / time smoother 483 is output to the execution number / time estimator 6.

次に、上記のように構成されたイベント実施装置の動作について、図4,5を参照しながら説明する。
ここで、基準クロック発生器41では、クロックの発生周期が不安定である場合や、周期は安定しているがその周期が設定値と異なる場合等、基準クロック発生器41に所望された動作と実際の動作が異なる場合がある。そのため、本実施の形態では、このような動作の異なりにより生じる悪影響を低減させることを主要な目的としている。
Next, the operation of the event execution apparatus configured as described above will be described with reference to FIGS.
Here, in the reference clock generator 41, when the clock generation period is unstable, or when the period is stable but the period is different from the set value, the operation desired for the reference clock generator 41 is set. Actual behavior may vary. For this reason, the main object of the present embodiment is to reduce the adverse effects caused by such differences in operation.

なお、基準クロック発生器41は、ある設定した周期(例えば1μ秒)でクロックを発生するよう設計されているものとする。すなわち、時刻とクロック番号の関係は例えば図5に示す実線のように、既知の傾きの直線になることが想定されている。しかし、実際には、基準クロック発生器41の不安定性の影響で、例えば図5に「●」で示すように、その特性が上記直線と一致しない可能性がある。
そこで、本実施の形態では、実際の特性(図5に示す「●」)を記録し、その特性から時刻とクロック番号との真の関係を推定する。
It is assumed that the reference clock generator 41 is designed to generate a clock at a predetermined period (for example, 1 μsec). That is, it is assumed that the relationship between the time and the clock number is a straight line having a known slope, for example, as shown by a solid line in FIG. However, actually, due to the instability of the reference clock generator 41, for example, as indicated by “●” in FIG. 5, there is a possibility that the characteristic does not coincide with the straight line.
Therefore, in the present embodiment, actual characteristics (“●” shown in FIG. 5) are recorded, and the true relationship between the time and the clock number is estimated from the characteristics.

まず、クロック番号カウント器42は、基準クロック発生器41により発生されたクロックの数をある時刻(第一クロック)以降カウントする。そして、カウントしたクロック番号を示すデータをクロック番号・時刻統合器44及びイベント実施指示器7に出力する(ステップST401)。ここで、第一クロックとしては、例えば、電源投入後装置が安定に動作し始めてから最初のクロックや、何らかの計測を開始した最初のクロック等、自由に設定可能である。   First, the clock number counter 42 counts the number of clocks generated by the reference clock generator 41 after a certain time (first clock). Data indicating the counted clock number is output to the clock number / time integrator 44 and the event execution indicator 7 (step ST401). Here, the first clock can be freely set, for example, the first clock after the apparatus starts to operate stably after the power is turned on, or the first clock that starts some measurement.

次いで、高精度時刻取得器43は、何らかの方法で高精度時刻を取得する。そして、この高精度時刻を示すデータをクロック番号・時刻統合器44に出力する(ステップST402)。この高精度時刻を得る方法としては、以下のような様々なものが考えられる。   Next, the high accuracy time acquisition unit 43 acquires the high accuracy time by some method. Then, the data indicating the high precision time is output to the clock number / time integrator 44 (step ST402). As a method for obtaining this high-accuracy time, the following various methods are conceivable.

例えば図2では、一般的なGPSで用いられる高精度な時刻を利用する場合の構成例を示している。すなわち、GPSでは、複数のGPS衛星からの信号をGPS受信機で受信し、そこに含まれる時刻情報と衛星の位置情報に基づいてGPS受信機の位置を特定している。そして、この際用いられる時刻情報(以下GPS時刻)は、非常に高精度なことが知られている。
そこで、GPS時刻取得器432により、GPS受信機431で受信されたGPS信号からGPS時刻を抽出し、高精度時刻取得器43は、このGPS時刻を高精度時刻として出力する。このように、高精度なGPS時刻を比較的安価なGPS受信機431及びGPS時刻取得器432で得ることができるため、安価に高精度時刻の精度を向上させることができる。
For example, FIG. 2 shows a configuration example in the case of using highly accurate time used in general GPS. That is, in GPS, signals from a plurality of GPS satellites are received by a GPS receiver, and the position of the GPS receiver is specified based on time information and satellite position information included therein. It is known that the time information (hereinafter referred to as GPS time) used at this time is very accurate.
Therefore, the GPS time acquisition unit 432 extracts the GPS time from the GPS signal received by the GPS receiver 431, and the high accuracy time acquisition unit 43 outputs the GPS time as the high accuracy time. Thus, since the highly accurate GPS time can be obtained by the relatively inexpensive GPS receiver 431 and the GPS time acquisition unit 432, the accuracy of the highly accurate time can be improved at a low cost.

また、図2に示すGPSから高精度時刻を取得する方法に限らず、例えば、電波時計に用いられる標準電波の情報を用いることも可能である。この場合、特に図示しないが、高精度時刻取得器43は、電波時計のための標準電波を受信する標準電波受信機と、標準電波受信機により受信された標準電波から標準時刻を取得する標準時刻取得器とから構成される。そして、高精度時刻取得器43は、この標準時刻を高精度時刻として出力する。これにより、高精度な標準時刻を比較的安価な標準電波受信機及び標準時刻取得器で得ることができ、安価に高精度時刻の精度を向上させることができる。   Also, the method is not limited to the method of acquiring the high-accuracy time from the GPS shown in FIG. In this case, although not particularly illustrated, the high-accuracy time acquisition unit 43 includes a standard radio wave receiver that receives a standard radio wave for the radio timepiece, and a standard time that acquires the standard time from the standard radio wave received by the standard radio wave receiver. It consists of an acquirer. And the high precision time acquisition device 43 outputs this standard time as a high precision time. Thereby, a highly accurate standard time can be obtained with a relatively inexpensive standard radio wave receiver and standard time acquisition device, and the accuracy of the highly accurate time can be improved at a low cost.

また、良く知られる通り、インターネットのNTP(Network Time Protocol)を利用して高精度時刻を得ることも可能であり、これを利用することもできる。この場合、高精度時刻取得器43は、NTP時刻を取得するNTP時刻取得器から構成される。そして、高精度時刻取得器43は、このNTP時刻を高精度時刻として出力する。これにより、高精度なNTP時刻を比較的安価なNTP時刻取得器で得ることができ、安価に高精度時刻の精度を向上させることができる。   Further, as is well known, it is possible to obtain a highly accurate time using the Internet NTP (Network Time Protocol), and this can also be used. In this case, the high-accuracy time acquisition unit 43 includes an NTP time acquisition unit that acquires an NTP time. And the high precision time acquisition device 43 outputs this NTP time as a high precision time. Thereby, a highly accurate NTP time can be obtained with a relatively inexpensive NTP time acquisition device, and the accuracy of the highly accurate time can be improved at a low cost.

さらに、上記を複数系統具備し、各々から得た高精度時刻を統合して出力することも、時刻の信頼度向上の観点から有用である。すなわち、取得コストが低く高精度なGPS時刻や、標準時刻、NTP時刻を組み合わせる(重複も含む)ことで、安価にさらなる高精度化が実現可能となる。
以上のように、高精度時刻取得器43では、上記方法やその他に考えられる様々な方法のいずれかまたは複数用いて高精度時刻を得る。
Furthermore, it is also useful from the viewpoint of improving the reliability of time that a plurality of systems described above are provided and the high-accuracy time obtained from each is integrated and output. In other words, by combining the GPS time, the standard time, and the NTP time with low acquisition cost and high accuracy (including duplication), further high accuracy can be realized at low cost.
As described above, the high-accuracy time acquisition unit 43 obtains a high-accuracy time using any one or more of the above-described methods and other various methods.

次いで、クロック番号・時刻統合器44は、高精度時刻取得器43による高精度時刻が入力されるごとに、同じく入力されたクロック番号カウント器42によるクロック番号のうちの最新の入力値を選び出し、これを当該高精度時刻と対にする。そして、クロック番号と高精度時刻との対を示す時刻・番号対データをクロック番号・時刻蓄積器45に出力する(ステップST403)。この時刻・番号対データにより、図5中の●の一点が定まる。   Next, the clock number / time integrator 44 selects the latest input value of the clock numbers by the clock number counter 42 that is also inputted each time the high precision time by the high precision time acquisition unit 43 is inputted. This is paired with the high precision time. Then, the time / number pair data indicating the pair of the clock number and the high precision time is output to the clock number / time accumulator 45 (step ST403). This time / number pair data determines one point in FIG.

次いで、クロック番号・時刻蓄積器45は、クロック番号・時刻統合器44からの時刻・番号対データを蓄積する(ステップST404)。ここで、クロック番号・時刻蓄積器45に蓄積されたデータ列は、図5中の●列の位置を与える。よって、これらのデータを用いることで、高精度時刻とクロック番号との真の関係(図5に示す破線)を推定できる可能性がある。   Next, the clock number / time accumulator 45 accumulates the time / number pair data from the clock number / time integrator 44 (step ST404). Here, the data string accumulated in the clock number / time accumulator 45 gives the position of the string ● in FIG. Therefore, by using these data, there is a possibility that the true relationship between the high precision time and the clock number (broken line shown in FIG. 5) can be estimated.

そこで、まず、クロック番号・時刻読出器47は、クロック番号・時刻蓄積器45に蓄積された時刻・番号対データを読み出す。そして、この時刻・番号対データをクロック番号・時刻関係特定器48に出力する(ステップST405)。ここで、なるべく長い時刻範囲のデータを読み出した方が、当該データのばらつきに対する平滑化の効果が大きくなる。そこで、ばらつきの影響をなるべく低減するために、抽出方法として、読み出しを行う時刻範囲をなるべく広く(例えば全データを読み出すよう)設定しても良い。また、自己で処理負荷の低減や、途中で特性が大きく変わるような処理(例えば電源の再投入)を行った場合等、またはその他の時間変動による影響を低減するため、蓄積された全データのうちの注目する時刻を含む一部分のみを読み出すようにしても良い。また、特性の変化への対応及び平滑効果向上の両者を考慮して、特性が大きく変わらない時刻範囲であり、かつ、なるべく広い時刻範囲のデータを読み出すようにしても良い。これらの抽出方法については、読出時刻範囲設定・指示器46で定められる。   Therefore, first, the clock number / time reader 47 reads the time / number pair data stored in the clock number / time accumulator 45. Then, the time / number pair data is output to the clock number / time relation specifying unit 48 (step ST405). Here, when data in a time range as long as possible is read, the effect of smoothing on the variation in the data becomes larger. Therefore, in order to reduce the influence of variations as much as possible, the extraction time range may be set as wide as possible (for example, reading all data). In addition, to reduce the processing load by yourself, or when processing whose characteristics change significantly during the process (for example, power cycle), or to reduce the influence of other time fluctuations, Only a part including the time of interest may be read out. In consideration of both the response to the change in characteristics and the improvement of the smoothing effect, data in a time range in which the characteristics do not change greatly and in a time range as wide as possible may be read. These extraction methods are determined by the read time range setting / indicator 46.

なお、読出時刻範囲設定・指示器46では、自身の情報のみで抽出方法を定めてもいいし、より上位からの情報を参考にしても良い(図1では、指定時刻設定器5の情報(イベント実施指定時刻)を参考にできる形で構成した例を示している)。図1の構成の場合、イベント実施指定時刻に基づいて読み出しを行う時刻範囲を決定するため、イベントとは関係ない時刻のデータを排除して、その間の大きな特性変動の影響を低減することができ、処理負荷を低減することができる。
また、上記では、読出時刻範囲設定・指示器46は、読み出しを行う時刻範囲を設定するものとしたが、これに限るものではなく、読み出しを行うクロック番号の範囲(番号範囲)を設定するようにしても良い。
In the read time range setting / indicator 46, the extraction method may be determined only by its own information, or information from a higher level may be referred to (in FIG. 1, information on the designated time setting device 5 ( It shows an example in which the event implementation specified time) can be referred to). In the case of the configuration of FIG. 1, since the time range for reading is determined based on the event execution designated time, the data of the time not related to the event can be excluded, and the influence of large characteristic fluctuations during that time can be reduced. , Processing load can be reduced.
In the above description, the read time range setting / indicator 46 sets the time range for reading. However, the present invention is not limited to this, and sets the range of clock numbers (number range) for reading. Anyway.

また、時刻・番号対データを一旦クロック番号・時刻蓄積器45に蓄積してから読み出しを行うことで、読み出し範囲の自由度を増加させることができ、ばらつきや特性変動に柔軟に対応可能となる。   In addition, by temporarily storing the time / number pair data in the clock number / time accumulator 45 and then reading it out, it is possible to increase the degree of freedom of the reading range and flexibly deal with variations and characteristic fluctuations. .

次いで、クロック番号・時刻関係特定器48は、クロック番号・時刻読出器47からの時刻・番号対データに基づいて、クロック番号と高精度時刻との関係を特定し、時刻・番号対関係情報を取得する。そして、この時刻・番号対関係情報を実施番号・時刻推定器6に出力する(ステップST406)。   Next, the clock number / time relationship specifying unit 48 specifies the relationship between the clock number and the high-accuracy time based on the time / number pair data from the clock number / time reader 47, and stores the time / number pair relationship information. get. Then, this time / number pair relationship information is output to the execution number / time estimator 6 (step ST406).

ここで、クロック番号・時刻関係特定器48内では、まず、クロック番号バイアス補正器481が、入力された時刻・番号対データのクロック番号に含まれている可能性があるバイアス成分を補正する。   Here, in the clock number / time relation identifying unit 48, first, the clock number bias corrector 481 corrects a bias component that may be included in the clock number of the input time / number versus data.

ここで、時刻・番号対データは、高精度時刻と、そのときの最新のクロック番号とから構成されているため、記録されているクロック番号には0以上1未満の遅れが生じている。この遅れ量は、時刻によりランダムになることを考慮すると、1/2クロックのバイアス性誤差とみなせる。そこで、クロック番号バイアス補正器481では、記録された各データのクロック番号に1/2を加えることでバイアス誤差を補正する。
なお、その他のハードウェアの性質によっても上記のようなバイアス誤差が発生する可能性がある。そこで、これらの誤差についても、クロック番号バイアス補正器481では、上記の1/2クロックのバイアス誤差補正と同様に補正を行う。
Here, since the time / number pair data is composed of the high-precision time and the latest clock number at that time, a delay of 0 or more and less than 1 occurs in the recorded clock number. This delay amount can be regarded as a bias error of ½ clock in consideration of randomness with time. Therefore, the clock number bias corrector 481 corrects the bias error by adding 1/2 to the clock number of each recorded data.
The bias error as described above may occur depending on other hardware characteristics. Accordingly, these errors are also corrected by the clock number bias corrector 481 in the same manner as the above-described 1/2 clock bias error correction.

そして、時刻バイアス補正器482では、時刻・番号対データの高精度時刻に含まれる可能性のあるバイアス誤差を補正する。このバイアス誤差は、基本的に高精度時刻取得器43での時刻の元情報取得からクロック番号・時刻統合器44への入力に至るまでの時間遅れと、基準クロック発生器41での基準クロック発生からクロック番号・時刻統合器44への入力に至るまでの時間遅れの差である。
そこで、時刻バイアス補正器482では、上記の差、もしくは差の一部分について、これを打ち消すように、高精度時刻を補正する。
The time bias corrector 482 corrects a bias error that may be included in the high precision time of the time / number pair data. This bias error basically includes a time delay from the acquisition of the original time information by the high-accuracy time acquisition unit 43 to the input to the clock number / time integration unit 44 and the generation of the reference clock by the reference clock generator 41. This is the difference in time delay from the input to the clock number / time integrator 44.
Therefore, the time bias corrector 482 corrects the high-accuracy time so as to cancel out the difference or a part of the difference.

以上の、クロック番号バイアス補正器481及び時刻バイアス補正器482の処理により、各々のバイアス成分が低減され、精度の向上が期待できる。
なお、図3では、クロック番号バイアス補正器481、時刻バイアス補正器482、クロック番号・時刻平滑器483の順に処理を行う構成となっているが、これに限るものではなく、適宜変更可能である。例えば、時刻バイアス補正器482、クロック番号バイアス補正器481の順に処理を行っても良いし、クロック番号バイアス補正器481の処理と時刻バイアス補正器482の処理とを並列で行っても良い。また、バイアス成分を含んだまま、まず、クロック番号・時刻平滑器483の処理を行い、その出力をクロック番号バイアス補正器481及び時刻バイアス補正器482で補正するようにしても良い。
By the processing of the clock number bias corrector 481 and the time bias corrector 482 described above, each bias component is reduced, and an improvement in accuracy can be expected.
In FIG. 3, the clock number bias corrector 481, the time bias corrector 482, and the clock number / time smoother 483 are processed in this order, but the present invention is not limited to this, and can be changed as appropriate. . For example, the processing may be performed in the order of the time bias corrector 482 and the clock number bias corrector 481, or the processing of the clock number bias corrector 481 and the processing of the time bias corrector 482 may be performed in parallel. Alternatively, the clock number / time smoother 483 may be first processed with the bias component included, and the output may be corrected by the clock number bias corrector 481 and the time bias corrector 482.

そして、クロック番号・時刻平滑器483では、入力した時刻・番号対データに基づいて、クロック番号列及び高精度時刻列を平滑化し、図5の破線で示すような、クロック番号と高精度時刻との真の関係を示す時刻・番号対関係情報を取得する。   Then, the clock number / time smoother 483 smoothes the clock number sequence and the high-accuracy time sequence based on the input time / number pair data, and the clock number and the high-accuracy time as shown by the broken line in FIG. The time / number pair relationship information indicating the true relationship is obtained.

Figure 2013231636
Figure 2013231636

Figure 2013231636
Figure 2013231636

Figure 2013231636
Figure 2013231636

なお、クロック周期が時間と共に変化する場合には、最小二乗法の次数をあげる必要がある。これに対し、電源投入ごとにクロックの周期が変わるが、その値が電源投入中は一定とみなせるような場合には、最小二乗法の次数を一次にした方がよい。
このように、最小二乗法の次数を調整することによっても様々な効果が得られる。
When the clock cycle changes with time, it is necessary to increase the order of the least square method. On the other hand, the cycle of the clock changes every time the power is turned on, but when the value can be regarded as constant while the power is turned on, it is better to set the order of the least square method to the first order.
As described above, various effects can be obtained by adjusting the order of the least squares method.

さらに、クロック番号と高精度時刻との関係は、上記のような最小二乗法以外の方法を用いて得ても良く、例えば一般的なスプライン補間等を用いても良い。このスプライン補間を用いることで、入力されたクロック番号と高精度時刻との対の関係は保持しつつ、その間の関係を補間できる。そのため、クロック番号と高精度時刻との対に含まれる誤差が小さい場合に、最小二乗法の平滑化での変動モデルの相違(例えば1次の最小二乗法を適用したが実際の変動モデルは2次で表されていた場合)による精度劣化を回避できる。   Further, the relationship between the clock number and the high-accuracy time may be obtained using a method other than the least square method as described above, for example, a general spline interpolation or the like may be used. By using this spline interpolation, it is possible to interpolate the relationship between the input clock number and the high precision time while maintaining the relationship between the pair. Therefore, when the error included in the pair of the clock number and the high-precision time is small, the difference of the variation model in the smoothing of the least squares method (for example, the first-order least square method is applied but the actual variation model is 2 Accuracy degradation due to the following) can be avoided.

Figure 2013231636
Figure 2013231636

Figure 2013231636
Figure 2013231636

Figure 2013231636
Figure 2013231636

次いで、指定時刻設定器5は、イベントを実施させる未来の時刻であるイベント実施指定時刻を設定し、実施番号・時刻推定器6及び差分時刻算出器8に出力する(ステップST407)。ここで、イベントとは、例えばレーダ装置では、パルス繰り返し周期ごとの個々の信号送信や、個々の信号受信等である。なお、イベントの内容や装置の状態で様々に変わる指定時刻の値については、さらに上位の処理から得てもいいし、指定時刻設定器5内の情報のみで設定しても良い。   Next, the designated time setting unit 5 sets an event implementation designated time, which is a future time at which the event is to be implemented, and outputs it to the implementation number / time estimator 6 and the difference time calculator 8 (step ST407). Here, the event is, for example, an individual signal transmission for each pulse repetition period or an individual signal reception in a radar apparatus. Note that the value of the designated time that varies depending on the contents of the event and the state of the device may be obtained from higher-order processing, or may be set using only the information in the designated time setting unit 5.

Figure 2013231636

Figure 2013231636
Figure 2013231636

Figure 2013231636

次いで、イベント実施指示器7は、クロック番号カウント器42によりカウントされたクロック番号と、実施番号・時刻推定器6により推定されたイベント実施クロック番号とを比較する。そして、そのクロック番号がイベント実施クロック番号に一致する場合に、イベント実施器2に対してイベント実施指示を出力する(ステップST409)。   Next, the event execution indicator 7 compares the clock number counted by the clock number counter 42 with the event execution clock number estimated by the execution number / time estimator 6. When the clock number matches the event execution clock number, an event execution instruction is output to the event execution unit 2 (step ST409).

また、差分時刻算出器8では、指定時刻設定器5により設定されたイベント実施指定時刻と、実施番号・時刻推定器6により推定されたイベント実施クロック番号時刻との相違の影響で問題が生じる可能性を考慮し、当該イベント実施指定時刻と当該イベント実施クロック番号時刻との差分を算出する。そして、この差分を示すデータをイベント出力補正器3に出力する(ステップST410)。   Further, in the differential time calculator 8, a problem may occur due to the influence of the difference between the event execution specified time set by the specified time setter 5 and the event execution clock number time estimated by the execution number / time estimator 6. The difference between the event execution specified time and the event execution clock number time is calculated. Then, data indicating the difference is output to the event output corrector 3 (step ST410).

以上により、イベント実施指示・時間差分生成回路1からは、イベント実施指示(図1に示す実線)、イベント実施指定時刻とイベント実施クロック番号時刻との差分を示すデータ(図1に示す一点鎖線)、及び、イベント実施クロック番号時刻を示すデータ(図1に示す破線)がそれぞれ出力される。   As described above, from the event execution instruction / time difference generation circuit 1, the event execution instruction (solid line shown in FIG. 1), the data indicating the difference between the event execution designated time and the event execution clock number time (dashed line shown in FIG. 1). And data indicating the event execution clock number time (broken line shown in FIG. 1) are output.

次いで、イベント実施器2では、イベント実施指示器7からのイベント実施指示に従い、予め設定されたイベント(例えばパルス送信処理や受信処理)を実施し、何らかの実施結果(例えば受信信号)を得て、これを出力する(ステップST411)。   Next, in the event execution unit 2, in accordance with the event execution instruction from the event execution instruction unit 7, a preset event (for example, pulse transmission processing or reception processing) is performed, and some execution result (for example, reception signal) is obtained. This is output (step ST411).

以上の処理により、クロック周期が想定とは異なる場合で、かつ、それが未知な場合においても、この関係を高精度時刻により推定することで、イベント実施指定時刻に近い時刻のクロックに基づいてイベントを実施できるという利点がある。   By the above processing, even when the clock cycle is different from the expected and unknown, this relationship is estimated based on the high-accuracy time, so that the event is based on the clock at the time close to the event execution specified time. There is an advantage that can be implemented.

しかし、前述のように、イベント実施指定時刻とイベント実施クロック番号時刻との相違の影響で問題が生じる可能性がある。
そこで、イベント出力補正器3は、差分時刻算出器8により算出されたイベント実施指定時刻とイベント実施クロック番号時刻との差分に基づいて、イベント実施器2による実施結果を補正し、この悪影響を低減する(ステップST412)。
However, as described above, a problem may occur due to the influence of the difference between the event execution specified time and the event execution clock number time.
Therefore, the event output corrector 3 corrects the execution result by the event implementer 2 based on the difference between the event execution designation time calculated by the difference time calculator 8 and the event execution clock number time, and this adverse effect is reduced. (Step ST412).

Figure 2013231636
これにより、上記時刻のずれの影響を低減できる。
Figure 2013231636
Thereby, the influence of the time shift can be reduced.

以上のように、この実施の形態1によれば、高精度時刻を用いて、クロック番号との対応付けを行うことで、基準発振器等の基準クロック発生器41の安定度が低く、発生した各クロックの時刻が想定される時刻と異なる場合においても、そのクロック番号と時刻との関係を特定することが可能となり、イベント実施指定時刻に近いイベント実施クロック番号時刻のクロック番号を知ることができる。さらに、イベント実施指定時刻とイベント実施クロック番号時刻との差分を得ることで、そのずれの影響の有無や影響の大きさを見積もることができるとともに、この影響を低減することができる。   As described above, according to the first embodiment, by using a high-precision time and associating with a clock number, the stability of the reference clock generator 41 such as a reference oscillator is low, and each generated Even when the clock time is different from the assumed time, the relationship between the clock number and the time can be specified, and the clock number of the event execution clock number time close to the event execution designated time can be known. Furthermore, by obtaining the difference between the event execution designation time and the event execution clock number time, it is possible to estimate the presence or absence of the influence of the deviation and the magnitude of the influence, and to reduce this influence.

実施の形態2.
実施の形態2では、クロック番号・時刻関係特定器48により取得された時刻・番号対関係情報に基づいて、イベント実施指定時刻とイベント実施クロック番号時刻との差分をなるべく小さくするようにイベント実施指定時刻を微調整するものについて示す。
図6はこの発明の実施の形態2に係るイベント実施装置の構成を示す図である。図6に示す実施の形態2に係るイベント実施装置は、図1に示す実施の形態1に係るイベント実施装置の指定時刻設定器5を指定時刻・刻み候補設定器(概略時刻設定器)9及び指定時刻抽出器10に変更したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
Embodiment 2. FIG.
In the second embodiment, based on the time / number pair relation information acquired by the clock number / time relation specifying unit 48, the event execution designation is made so that the difference between the event execution designation time and the event implementation clock number time is made as small as possible. What finely adjusts the time will be described.
FIG. 6 is a diagram showing the configuration of the event execution device according to Embodiment 2 of the present invention. The event execution apparatus according to the second embodiment shown in FIG. 6 uses the designated time setting unit 5 of the event execution apparatus according to the first embodiment shown in FIG. The designated time extractor 10 is changed. Other configurations are the same, and the same reference numerals are given and description thereof is omitted.

指定時刻・刻み候補設定器9は、イベントの実施を希望する候補時刻であるイベント実施概略時刻を設定するものである。すなわち、指定時刻・刻み候補設定器9では、指定時刻抽出器10でイベント実施指定時刻の微調整を行うことを考慮して、イベント実施概略時刻として、例えばある中心となる1時刻(例えば開始時刻等)と、その時刻刻みの候補のように、自由度を持たせて設定する。この指定時刻・刻み候補設定器9により設定されたイベント実施概略時刻を示すデータは指定時刻抽出器10に出力される。なお、図6では、イベント実施概略時刻を示すデータを読出時刻範囲設定・指示器46にも出力しており、読出時刻範囲設定・指示器46では、このデータに基づいて時刻・番号対データの読み出しを行う時刻範囲を設定する。   The designated time / step candidate setting unit 9 sets an approximate event execution time which is a candidate time for which an event is desired to be performed. In other words, the designated time / step candidate setting unit 9 takes into account that the designated time extractor 10 performs fine adjustment of the designated event execution time, for example, a central time, for example, a central time (for example, start time) Etc.), and setting with a degree of freedom, such as candidates for the time increments. Data indicating the event execution approximate time set by the specified time / step candidate setting unit 9 is output to the specified time extractor 10. In FIG. 6, data indicating the approximate event execution time is also output to the read time range setting / indicator 46, and the read time range setting / indicator 46 determines the time / number pair data based on this data. Set the time range for reading.

指定時刻抽出器10は、クロック番号・時刻関係特定器48からの時刻・番号対関係情報、及び、指定時刻・刻み候補設定器9により設定されたイベント実施概略時刻に基づいて、なるべく都合のよいイベント実施指定時刻を抽出するものである。この際、指定時刻抽出器10は、各クロック番号の時刻となるべく一致し、かつ、選択したクロックの周期が時刻刻みに近くなるように、イベント実施指定時刻を設定する。この指定時刻抽出器10により抽出されたイベント実施指定時刻を示すデータは実施番号・時刻推定器6及び差分時刻算出器8に出力される。
この場合、理想的には、イベント実施クロック番号時刻とイベント実施指定時刻が一致し、その差分は0となる。
The designated time extractor 10 is as convenient as possible based on the time / number pair relation information from the clock number / time relation identifying unit 48 and the event execution approximate time set by the designated time / step candidate setting unit 9. Event execution specified time is extracted. At this time, the designated time extractor 10 sets the event execution designated time so that the times of the respective clock numbers coincide with each other as much as possible and the cycle of the selected clock is close to the time increment. Data indicating the event execution specified time extracted by the specified time extractor 10 is output to the execution number / time estimator 6 and the difference time calculator 8.
In this case, ideally, the event execution clock number time coincides with the event execution designated time, and the difference between them is zero.

従って、実施の形態1でイベント実施クロック番号時刻とイベント実施指定時刻との時間ずれの影響を補正するために必要とした差分時刻算出器8及びイベント出力補正器3を省くことができ、処理を簡略化することができる。
このような自由度を持たせた微調整は、複数のイベント実施装置が連携するような用途において、その主導権を握りやすい側の装置、例えばレーダ装置では送信局と受信局のうちの送信局側に特に適する。
Therefore, the difference time calculator 8 and the event output corrector 3 required for correcting the influence of the time lag between the event execution clock number time and the event execution designated time in the first embodiment can be omitted, and the processing can be performed. It can be simplified.
In such an application where a plurality of event execution apparatuses cooperate with each other, the fine adjustment with such a degree of freedom is an apparatus on the side that easily takes the initiative, such as a transmission station of a transmission station and a reception station in a radar apparatus. Especially suitable for the side.

なお、図6では、差分時刻算出器8及びイベント出力補正器3を含んだ構成で示しているが、差分が0の場合には、両処理とも機能しないので、これらの機能を省いた場合の構成も含んだ汎用的な表現になっている。   FIG. 6 shows a configuration including the difference time calculator 8 and the event output corrector 3. However, when the difference is 0, both processes do not function, and therefore when these functions are omitted. It is a general expression that includes the structure.

以上のように、この実施の形態2によれば、イベント実施指定時刻を絶対的な値ではなく概略で与えるように構成したので、実施の形態1における効果に加えて、処理を簡略化でき、かつ、イベント実施クロック番号時刻との差分を小さく設定できるので、この差分による悪影響を低減できる。   As described above, according to the second embodiment, since the event execution designated time is configured to be given roughly instead of an absolute value, in addition to the effects in the first embodiment, the processing can be simplified, In addition, since the difference from the event execution clock number time can be set small, adverse effects due to this difference can be reduced.

実施の形態3.
実施の形態3では、クロック番号・時刻対応付回路4内のクロック番号・時刻関係特定器48により取得された時刻・番号対関係情報に基づいて、指定したクロック番号に対応する高精度時刻を抽出し、これを出力するものについて示す。
図7はこの発明の実施の形態3に係る指定クロック時刻生成回路11の構成を示す図である。
指定クロック時刻生成回路11は、クロック番号・時刻対応付回路4により取得された時刻・番号対関係情報に基づいて、指定されたクロック番号に対応する高精度時刻を得るものである。この指定クロック時刻生成回路11は、図7に示すように、クロック番号・時刻対応付回路4、指定クロック番号設定器12及び指定クロック時刻抽出器13から構成されている。
Embodiment 3 FIG.
In the third embodiment, based on the time / number relationship information acquired by the clock number / time relationship specifying unit 48 in the clock number / time association circuit 4, high-accuracy time corresponding to the designated clock number is extracted. And what will output this.
FIG. 7 is a diagram showing the configuration of the designated clock time generation circuit 11 according to the third embodiment of the present invention.
The designated clock time generation circuit 11 obtains a high precision time corresponding to the designated clock number based on the time / number pair relation information acquired by the clock number / time association circuit 4. As shown in FIG. 7, the designated clock time generation circuit 11 includes a clock number / time correspondence circuit 4, a designated clock number setter 12, and a designated clock time extractor 13.

なお、クロック番号・時刻対応付回路4は、図1に示すものと同様である。そして、クロック番号・時刻関係特定器48により取得された時刻・番号対関係情報は指定クロック時刻抽出器13に出力される。   The clock number / time correspondence circuit 4 is the same as that shown in FIG. Then, the time / number pair relationship information acquired by the clock number / time relationship specifying unit 48 is output to the designated clock time extractor 13.

指定クロック番号設定器12は、時刻を知りたいクロック番号を設定するものである。この指定クロック番号設定器12により設定されたクロック番号を示すデータは指定クロック時刻抽出器13に出力される。なお、図7では、クロック番号を示すデータを読出時刻範囲設定・指示器46にも出力しており、読出時刻範囲設定・指示器46では、このデータに基づいて時刻・番号対データの読み出しを行う番号範囲を設定する。   The designated clock number setting unit 12 sets a clock number for which the time is desired. Data indicating the clock number set by the designated clock number setting unit 12 is output to the designated clock time extractor 13. In FIG. 7, data indicating the clock number is also output to the read time range setting / indicator 46, and the read time range setting / indicator 46 reads the time / number pair data based on this data. Set the number range to be performed.

指定クロック時刻抽出器13は、クロック番号・時刻関係特定器48により取得された時刻・番号対関係情報に基づいて、指定クロック番号設定器12により指定されたクロック番号に対応する高精度時刻を抽出するものである。   The designated clock time extractor 13 extracts a high-accuracy time corresponding to the clock number designated by the designated clock number setter 12 based on the time / number pair relation information acquired by the clock number / time relation identifying unit 48. To do.

ここで、基準クロック発生器41で発生するクロックの周期が想定通りの場合は、初期時刻、クロック番号及びクロック周期から各クロック番号の時刻を得ることができる。一方、クロックの周期が想定とは異なる場合には、当該方法では時刻を正しく得ることはできない。
しかしながら、本実施の形態の方法を用いることにより、任意のクロック番号に対応した高精度時刻を得ることができる。従って、クロックの周期が想定とは異なる場合においても、クロックを一種の時計として用いることができる利点がある。
Here, when the cycle of the clock generated by the reference clock generator 41 is as expected, the time of each clock number can be obtained from the initial time, the clock number, and the clock cycle. On the other hand, when the clock cycle is different from the expected one, the time cannot be obtained correctly by this method.
However, by using the method of the present embodiment, a highly accurate time corresponding to an arbitrary clock number can be obtained. Therefore, there is an advantage that the clock can be used as a kind of timepiece even when the cycle of the clock is different from the assumed one.

以上のように、この実施の形態3によれば、クロック番号・時刻対応付回路4による時刻・番号対関係情報を用いることで、クロック番号から対応する高精度時刻を知ることができる。   As described above, according to the third embodiment, it is possible to know the corresponding high-precision time from the clock number by using the time / number pair relationship information by the clock number / time correspondence circuit 4.

実施の形態4.
実施の形態4では、1つのイベント実施指示・時間差分生成回路1(1つの基準クロック発生器41)で複数のイベントを実施させるものについて示す。例えばレーダ装置への適用では、送信機と受信機を共通の基準発振器で駆動するような一般的な形態に相当する。
図8はこの発明の実施の形態4に係るイベント実施装置の構成を示す図である。図8に示す実施の形態4に係るイベント実施装置は、図1に示す実施の形態1に係るイベント実施装置のイベント実施器2をイベント実施器(#0)2a及び少なくとも1以上のイベント実施器(#n)2bに変更し、イベント出力補正器3を少なくとも1以上のイベント出力補正器(#n)3aに変更し、少なくとも1以上のイベント実施指示遅延器(#n)14を追加したものである。なお、図8では、イベント実施器2b、イベント出力補正器3a及びイベント実施指示遅延器14を1つずつ設けた場合を示している。
Embodiment 4 FIG.
In the fourth embodiment, one event execution instruction / time difference generation circuit 1 (one reference clock generator 41) causes a plurality of events to be executed. For example, in application to a radar apparatus, this corresponds to a general form in which a transmitter and a receiver are driven by a common reference oscillator.
FIG. 8 is a diagram showing a configuration of an event execution device according to Embodiment 4 of the present invention. The event execution apparatus according to the fourth embodiment shown in FIG. 8 includes an event execution apparatus (# 0) 2a and at least one or more event execution apparatuses as the event execution apparatus 2 of the event execution apparatus according to the first embodiment shown in FIG. (#N) Changed to 2b, changed event output corrector 3 to at least one event output corrector (#n) 3a, and added at least one event execution instruction delay unit (#n) 14 It is. FIG. 8 shows a case where the event implementer 2b, the event output corrector 3a, and the event execution instruction delay unit 14 are provided one by one.

なお、図8に示すイベント実施指示・時間差分生成回路(#0)1は、図1に示すものと同様である。そして、このイベント実施指示・時間差分生成回路1によるイベント実施指示はイベント実施器2a及びイベント実施指示遅延器14に出力され(図8に示す実線)、イベント実施指定時刻とイベント実施クロック番号時刻との差分を示すデータはイベント出力補正器3aに出力される(図8に示す破線)。   The event execution instruction / time difference generation circuit (# 0) 1 shown in FIG. 8 is the same as that shown in FIG. Then, the event execution instruction by the event execution instruction / time difference generation circuit 1 is output to the event execution unit 2a and the event execution instruction delay unit 14 (solid line shown in FIG. 8), and the event execution designation time, the event execution clock number time, Is output to the event output corrector 3a (broken line shown in FIG. 8).

イベント実施指示遅延器14は、イベント実施指示・時間差分生成回路1からのイベント実施指示を、所定の遅延時刻だけ遅延させるものである。このイベント実施指示遅延器14により遅延されたイベント実施指示はイベント実施器2bに出力され(図8に示す実線)、その遅延時間を示すデータはイベント出力補正器3aに出力される(図8に示す一点鎖線)。   The event execution instruction delay unit 14 delays the event execution instruction from the event execution instruction / time difference generation circuit 1 by a predetermined delay time. The event execution instruction delayed by the event execution instruction delay unit 14 is output to the event execution unit 2b (solid line shown in FIG. 8), and data indicating the delay time is output to the event output correction unit 3a (see FIG. 8). Dash-dot line shown).

イベント実施器2aは、図1に示すものと同様であり、イベント実施指示・時間差分生成回路1からのイベント実施指示に従い、イベントを実施するものである。
イベント実施器(第2のイベント実施器)2bは、図1に示すものと同様であり、イベント実施指示遅延器14により遅延されたイベント実施指示に従い、イベントを実施するものである。このイベント実施器2bによる実施結果を示すデータはイベント出力補正器3aに出力される。
The event implementer 2a is the same as that shown in FIG. 1, and implements an event in accordance with the event execution instruction from the event execution instruction / time difference generation circuit 1.
The event implementer (second event implementer) 2b is the same as that shown in FIG. 1 and implements an event according to the event execution instruction delayed by the event execution instruction delay unit 14. Data indicating the result of execution by the event implementer 2b is output to the event output corrector 3a.

イベント出力補正器(第2のイベント出力補正器)3aは、図1に示すものと同様であり、イベント実施指示・時間差分生成回路1により算出されたイベント実施指定時刻とイベント実施クロック番号時刻との差分、及び、イベント実施指示遅延器14による遅延時間に基づいて、イベント実施器2bによる実施結果を補正するものである。   The event output corrector (second event output corrector) 3a is the same as that shown in FIG. 1, and the event execution designation time and event execution clock number time calculated by the event execution instruction / time difference generation circuit 1 The execution result by the event implementer 2b is corrected based on the difference between the two and the delay time by the event execution instruction delay unit 14.

ここで、#0を送信系、#nを受信系とした場合、観測したい距離付近からの反射信号を所望の距離幅で適切に得るために、受信処理は電波の伝搬時間を考慮した分遅延して開始させる必要がある。
そのために、イベント実施指示遅延器14では、#0、#nの両系に出されたイベント実施指示を遅延させる。また、イベント出力補正器3aでは、イベント実施指定時刻とイベント実施クロック番号時刻との差分、及び、上記遅延時間だけ、イベント実施器2bの出力信号を補正する。
Here, when # 0 is the transmission system and #n is the reception system, the reception processing is delayed by taking the propagation time of the radio wave into account in order to appropriately obtain a reflected signal from the vicinity of the distance to be observed with a desired distance width. Need to get started.
Therefore, the event execution instruction delay unit 14 delays the event execution instructions issued to both the systems # 0 and #n. Further, the event output corrector 3a corrects the output signal of the event implementer 2b by the difference between the event execution designation time and the event execution clock number time and the delay time.

なお、ここで述べたレーダ装置への適用において、受信開始時刻を送信開始時刻を基準とする場合には、イベント実施指定時刻とイベント実施クロック番号時刻との差分時間に関しては、送受でキャンセルさせるため、無視しても構わない。
しかし、その他の一般的にイベントでは、イベント実施指定時刻との相違が重要になる場合もあり、そのような場合には、上記イベント実施指定時刻とイベント実施クロック番号時刻との差分時間を無視できない。
In the application to the radar apparatus described here, when the reception start time is based on the transmission start time, the difference time between the event execution specified time and the event execution clock number time is canceled by transmission / reception. You can ignore it.
However, in other general events, the difference from the event execution specified time may be important. In such a case, the difference time between the event execution specified time and the event execution clock number time cannot be ignored. .

以上のように、この実施の形態4によれば、1つのイベント実施指示・時間差分生成回路1で複数のイベントを実施させる場合において、イベント実施指示を遅延させるとともに、この遅延時間に基づいて、イベントの実施結果を補正するように構成したので、クロックの周期が想定と異なる場合にも、その悪影響を低減することができる。   As described above, according to the fourth embodiment, in the case where a single event execution instruction / time difference generation circuit 1 performs a plurality of events, the event execution instruction is delayed, and based on this delay time, Since the event execution result is corrected, the adverse effect can be reduced even when the clock period is different from the expected one.

実施の形態5.
実施の形態5では、複数のイベント実施指示・時間差分生成回路1(複数の基準クロック発生器41)で複数のイベントを連携で実施させるものについて示す。
図9はこの発明の実施の形態5に係るイベント実施装置の構成を示す図である。図9に示す実施の形態5に係るイベント実施装置は、図8に示す実施の形態4に係るイベント実施装置のイベント実施指示・時間差分生成回路1を複数のイベント実施指示・時間差分生成回路(#0,#n)1a,1bに変更し、イベント実施指示遅延器14を削除し、全体イベント調整回路15、複数の個別イベント調整回路(#0,#n)16a,16b及びイベント出力補正器(#0)3bを追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
Embodiment 5 FIG.
In the fifth embodiment, a plurality of event execution instruction / time difference generation circuits 1 (a plurality of reference clock generators 41) are configured to execute a plurality of events in cooperation.
FIG. 9 is a diagram showing a configuration of an event execution device according to Embodiment 5 of the present invention. The event execution apparatus according to the fifth embodiment shown in FIG. 9 includes an event execution instruction / time difference generation circuit 1 of the event execution apparatus according to the fourth embodiment shown in FIG. # 0, #n) 1a, 1b, the event execution instruction delay unit 14 is deleted, the entire event adjustment circuit 15, a plurality of individual event adjustment circuits (# 0, #n) 16a, 16b, and an event output corrector (# 0) 3b is added. Other configurations are the same, and the same reference numerals are given and description thereof is omitted.

なお、イベント実施指示・時間差分生成回路(第1,2のイベント実施指示・時間差分生成回路)1a,1bは、図8に示すものと同様である。そして、このイベント実施指示・時間差分生成回路1a,1bによるイベント実施指示はそれぞれイベント実施器2a,2bに出力され(図9に示す実線)、イベント実施指定時刻とイベント実施クロック番号時刻との差分を示すデータはそれぞれイベント出力補正器3b,3aに出力される(図9に示す破線)。
また、イベント実施指示・時間差分生成回路1a,1bは、それぞれ個別イベント調整回路16a,16bによりイベント調整(イベント実施指定時刻の調整)が行われる。
The event execution instruction / time difference generation circuits (first and second event execution instructions / time difference generation circuits) 1a and 1b are the same as those shown in FIG. The event execution instructions by the event execution instruction / time difference generation circuits 1a and 1b are output to the event implementers 2a and 2b (solid lines shown in FIG. 9), respectively, and the difference between the event execution designation time and the event execution clock number time. Is output to the event output correctors 3b and 3a, respectively (broken line shown in FIG. 9).
In addition, the event execution instruction / time difference generation circuits 1a and 1b perform event adjustment (adjustment of event execution designated time) by the individual event adjustment circuits 16a and 16b, respectively.

全体イベント調整回路15は、個別イベント調整回路16a,16bからのイベント調整結果に基づいて、複数のイベント全体を調整するものである。この全体イベント調整回路15によるイベント調整結果は個別イベント調整回路16a,16bに出力される。   The overall event adjustment circuit 15 adjusts the entire plurality of events based on the event adjustment results from the individual event adjustment circuits 16a and 16b. The event adjustment result by the overall event adjustment circuit 15 is output to the individual event adjustment circuits 16a and 16b.

個別イベント調整回路16a,16bは、全体イベント調整回路15によるイベント調整結果に基づいて、それぞれイベント実施指示・時間差分生成回路1a,1bのイベントを個別に調整するものである。この個別イベント調整回路16a,16bによるイベント調整結果は全体イベント調整回路15に出力される。   The individual event adjustment circuits 16 a and 16 b individually adjust the events of the event execution instruction / time difference generation circuits 1 a and 1 b based on the event adjustment result by the overall event adjustment circuit 15. The event adjustment results by the individual event adjustment circuits 16 a and 16 b are output to the overall event adjustment circuit 15.

イベント出力補正器(第2のイベント出力補正器)3aは、図8に示すものと同様であり、イベント実施指示・時間差分生成回路1aにより算出されたイベント実施指定時刻とイベント実施クロック番号時刻との差分、及び、イベント実施指示・時間差分生成回路1bにより算出されたイベント実施指定時刻とイベント実施クロック番号時刻との差分に基づいて、イベント実施器2bによる実施結果を補正するものである。   The event output corrector (second event output corrector) 3a is the same as that shown in FIG. 8, and the event execution designation time and the event execution clock number time calculated by the event execution instruction / time difference generation circuit 1a. , And the difference between the event execution designation time calculated by the event execution instruction / time difference generation circuit 1b and the event execution clock number time, the execution result by the event implementer 2b is corrected.

イベント出力補正器(第1のイベント出力補正器)3bは、図8に示すものと同様であり、イベント実施指示・時間差分生成回路1aにより算出されたイベント実施指定時刻とイベント実施クロック番号時刻との差分に基づいて、イベント実施器2aによる実施結果を補正するものである。   The event output corrector (first event output corrector) 3b is the same as that shown in FIG. 8, and the event execution designated time and the event execution clock number time calculated by the event execution instruction / time difference generation circuit 1a. The execution result by the event implementer 2a is corrected based on the difference between the two.

ここで、複数の基準クロック発生器41に基づき複数のイベントを連携動作させる場合、各装置間の基準クロック発生器41のクロック発生周期のずれは、連携に大きな悪影響を与えることになる。
このような連携が必要な運用として、例えばレーダ装置では、送信局と受信局が離れて配置されるようなバイスタティック構成による運用が挙げられる。バイスタティックレーダでは、上記のずれは、目標までの距離や速度の見積もり誤りは勿論のこと、目標の反射信号の欠落のような深刻な問題を引き起こす可能性がある。
Here, when a plurality of events are operated in a coordinated manner based on a plurality of reference clock generators 41, a shift in the clock generation period of the reference clock generator 41 between the devices greatly affects the cooperation.
As an operation requiring such cooperation, for example, in a radar apparatus, an operation using a bistatic configuration in which a transmitting station and a receiving station are arranged apart from each other can be cited. In the bistatic radar, the above-described misalignment can cause serious problems such as missing target reflected signals as well as errors in estimating the distance to the target and speed.

以下では、個別イベント調整回路16a、イベント実施指示・時間差分生成回路1a、イベント実施器2a及びイベント出力補正器3bの#0系を送信側とし、個別イベント調整回路16b、イベント実施指示・時間差分生成回路1b、イベント実施器2b及びイベント出力補正器3aの#n系を受信側として説明を行う。   In the following, the individual event adjustment circuit 16b, the event execution instruction / time difference generation circuit 1a, the event execution unit 2a, and the event output correction unit 3b are set to # 0 system, and the individual event adjustment circuit 16b, the event execution instruction / time difference are set. The description will be given with the #n system of the generation circuit 1b, the event implementer 2b, and the event output corrector 3a as the receiving side.

まず、全体イベント調整回路15では、複数のイベントの全体に関連する事項を決定する。その要決定事項は多岐に渡るが、バイスタティックレーダでは、観測領域や観測タイミング等が主要な決定事項である。
なお、例えば、送信局と受信局の位置、送信周波数や帯域幅等、レーダの基本的な諸元については、既に定まっているものとする。
First, the overall event adjustment circuit 15 determines matters related to the entirety of a plurality of events. The decision items required vary widely, but in the bistatic radar, the observation area, observation timing, etc. are the main decision items.
For example, it is assumed that the basic specifications of the radar such as the positions of the transmitting station and the receiving station, the transmission frequency and the bandwidth are already determined.

これに対して、個別イベント調整回路16aでは、実施の形態2の方法等を用いてイベント実施指示・時間差分生成回路1aと連携して送信側のイベント実施指定時刻を設定する。そして、個別イベント調整回路16aでは、設定したイベント実施指定時刻を全体イベント調整回路15に戻す。この情報は、全体イベント調整回路15からその他の観測領域の情報等と共に受信系の個別イベント調整回路16bに送られる。
そして、個別イベント調整回路16bでは、送信側のイベント実施指定時刻と観測領域等を考慮して、受信側のイベント実施指定時刻を設定し、これをイベント実施指示・時間差分生成回路1bに送付する。
On the other hand, the individual event adjustment circuit 16a sets the event execution designation time on the transmission side in cooperation with the event execution instruction / time difference generation circuit 1a using the method of the second embodiment. Then, the individual event adjustment circuit 16 a returns the set event execution designation time to the overall event adjustment circuit 15. This information is sent from the overall event adjustment circuit 15 to the individual event adjustment circuit 16b of the reception system together with other observation area information and the like.
Then, the individual event adjustment circuit 16b sets the event execution designation time on the reception side in consideration of the event execution designation time on the transmission side and the observation area, and sends this to the event execution instruction / time difference generation circuit 1b. .

なお、イベント実施指示・時間差分生成回路1aからイベント実施器2aを起動させる処理、イベント実施指示・時間差分生成回路1bからイベント実施器2bを起動させる処理はこれまでの実施の形態で説明した通りであり、その説明を省略する。   The process for starting the event implementer 2a from the event execution instruction / time difference generation circuit 1a and the process for starting the event implementer 2b from the event execution instruction / time difference generation circuit 1b are as described in the previous embodiments. Therefore, the description thereof is omitted.

そして、イベント出力補正器3aは、送信側のイベント実施指定時刻とイベント実施クロック番号時刻との差分、及び、受信側のイベント実施指定時刻とイベント実施クロック番号時刻との差分に基づいて、イベント実施器2bによるイベント実施結果である受信信号を補正する。

Figure 2013231636
Then, the event output corrector 3a performs the event execution based on the difference between the event execution specified time on the transmitting side and the event execution clock number time and the difference between the event execution specified time on the receiving side and the event execution clock number time. The received signal which is the event execution result by the device 2b is corrected.
Figure 2013231636

なお、送信側のイベント実施指定時刻とイベント実施クロック番号時刻との差分は、実施の形態2の方法を用いた場合、理想的には0にできる。そのため、この場合には、補正の処理は受信側の差分のみに基づくものに簡単化することができる。   Note that the difference between the event execution designation time on the transmission side and the event execution clock number time can be ideally zero when the method of the second embodiment is used. Therefore, in this case, the correction process can be simplified based on only the difference on the receiving side.

以上のように、この実施の形態5によれば、複数のイベント実施指示・時間差分生成回路1で複数のイベントを連携で実施させる場合において、全体イベント調整回路15及び個別イベント調整回路16a,16bによりイベント実施指定時刻を調整するように構成したので、送受双方の基準クロック発生器41が想定通りに動作していない場合でも、連携動作を行えるようになる。また、各イベントの実施結果に含まれるイベント実施指定時刻とイベント実施クロック番号時刻との差分の影響を補正できる。   As described above, according to the fifth embodiment, when a plurality of events are executed in cooperation by a plurality of event execution instruction / time difference generation circuits 1, the overall event adjustment circuit 15 and the individual event adjustment circuits 16a and 16b are used. Since the event execution designation time is adjusted according to the above, the cooperative operation can be performed even when the reference clock generators 41 for both transmission and reception are not operating as expected. Further, the influence of the difference between the event execution designation time and the event execution clock number time included in the execution result of each event can be corrected.

なお、上記の説明では、送信局と受信局の位置が一定として説明を行ったが、これらの一方もしくは両方が移動している場合であっても、運動まで含めたイベント調整を行うことで適用可能である。また、本実施の形態では、レーダ装置を例にとってその内容を説明したが、複数の基準クロック発生器41を用いた連携動作を必要とする装置であれば、どのようなものにも応用できる。   In the above description, the positions of the transmitting station and the receiving station are assumed to be constant. However, even if one or both of them are moving, it can be applied by adjusting the event including exercise. Is possible. In the present embodiment, the content of the radar apparatus has been described as an example. However, the present invention can be applied to any apparatus that requires a cooperative operation using a plurality of reference clock generators 41.

実施の形態6.
実施の形態6では、レーダ装置への適用を想定し、特に、送信局や受信局が移動する場合にも対応する方法について述べる。
図10はこの発明の実施の形態6に係るレーダ装置の構成を示す図である。
このレーダ装置は、図10に示すように、全体イベント調整回路15、送信イベント調整回路16c、送信イベント実施指示・時間差分生成回路1c、送信イベント実施器2c、受信イベント調整回路16d、受信イベント実施指示・時間差分生成回路1d、受信イベント実施器2d、受信信号補正器3c及び信号処理回路17から構成されている。
Embodiment 6 FIG.
In the sixth embodiment, an application to a radar apparatus is assumed, and in particular, a method for dealing with a case where a transmitting station or a receiving station moves will be described.
FIG. 10 is a diagram showing a configuration of a radar apparatus according to Embodiment 6 of the present invention.
As shown in FIG. 10, the radar apparatus includes an overall event adjustment circuit 15, a transmission event adjustment circuit 16c, a transmission event execution instruction / time difference generation circuit 1c, a transmission event execution unit 2c, a reception event adjustment circuit 16d, and a reception event execution. The instruction / time difference generation circuit 1d, the reception event implementer 2d, the reception signal corrector 3c, and the signal processing circuit 17 are included.

全体イベント調整回路15は、図9に示すものと同様であり、送受信の全体イベントの調整として、観測エリアやおおまかな送受信位置等を設定するものである。そして、これらの情報を送信イベント調整回路16cに配信するとともに、送信イベント調整回路16cで設定された送信時刻(イベント実施クロック番号時刻)を示すデータを、前述の情報等とともに受信イベント調整回路16dに配信する。   The overall event adjustment circuit 15 is the same as that shown in FIG. 9, and sets an observation area, a rough transmission / reception position, and the like as adjustment of the overall transmission / reception event. The information is distributed to the transmission event adjustment circuit 16c, and the data indicating the transmission time (event execution clock number time) set by the transmission event adjustment circuit 16c is transmitted to the reception event adjustment circuit 16d together with the above-described information. To deliver.

送信イベント調整回路16cは、図9に示す個別イベント調整回路16aと同様のものであり、送信イベントを個別に調整するものである。ここで、送信イベント調整回路16cは、全体イベント調整回路15からの情報及び自己の位置や運動等の情報に基づいて、仮の送信時刻(イベント実施指定時刻)を設定し、送信イベント実施指示・時間差分生成回路1cに出力するとともに、送信イベント実施指示・時間差分生成回路1cにより取得された実際の送信時刻(イベント実施クロック番号時刻)を全体イベント調整回路15に出力する。   The transmission event adjustment circuit 16c is similar to the individual event adjustment circuit 16a shown in FIG. 9, and individually adjusts transmission events. Here, the transmission event adjustment circuit 16c sets a temporary transmission time (event execution designation time) based on the information from the overall event adjustment circuit 15 and information such as its own position and motion, In addition to outputting to the time difference generation circuit 1 c, the actual transmission time (event execution clock number time) acquired by the transmission event execution instruction / time difference generation circuit 1 c is output to the overall event adjustment circuit 15.

送信イベント実施指示・時間差分生成回路1cは、図9に示すイベント実施指示・時間差分生成回路1aと同様のものであり、送信イベント調整回路16cにより設定された仮の送信時刻(イベント実施指定時刻)に基づいて、送信イベント実施指示、実際の送信時刻(イベント実施クロック番号時刻)、及び、送信側のイベント実施クロック番号時刻とイベント実施指定時刻との差分を得るものである。この送信イベント実施指示・時間差分生成回路1cにより生成された送信イベント実施指示は送信イベント実施器2cに出力される(図10に示す実線)。また、イベント実施クロック番号時刻を示すデータは送信イベント調整回路16cに出力される(図10に示す一点鎖線)。また、送信側のイベント実施クロック番号時刻とイベント実施指定時刻との差分を示すデータは受信信号補正器3cに出力される(図10に示す破線)。   The transmission event execution instruction / time difference generation circuit 1c is the same as the event execution instruction / time difference generation circuit 1a shown in FIG. 9, and a temporary transmission time (event execution designation time set by the transmission event adjustment circuit 16c). ), The transmission event execution instruction, the actual transmission time (event execution clock number time), and the difference between the event execution clock number time on the transmission side and the event execution designation time are obtained. The transmission event execution instruction generated by the transmission event execution instruction / time difference generation circuit 1c is output to the transmission event execution unit 2c (solid line shown in FIG. 10). Further, the data indicating the event execution clock number time is output to the transmission event adjustment circuit 16c (the chain line shown in FIG. 10). Further, data indicating the difference between the event execution clock number time on the transmission side and the event execution designation time is output to the reception signal corrector 3c (broken line shown in FIG. 10).

送信イベント実施器2cは、図9に示すイベント実施器2aと同様のものであり、送信イベント実施指示・時間差分生成回路1cからのイベント実施指示に従い、イベントとしてレーダの送信を実施するものである。この送信イベント実施器2cは、高周波信号を生成する送信機21cと、送信機21cにより生成された高周波信号を空間に放射する送信アンテナ22cとから構成されている。   The transmission event execution unit 2c is the same as the event execution unit 2a shown in FIG. 9, and performs radar transmission as an event in accordance with the event execution instruction from the transmission event execution instruction / time difference generation circuit 1c. . This transmission event implement 2c is comprised from the transmitter 21c which produces | generates a high frequency signal, and the transmission antenna 22c which radiates | emits the high frequency signal produced | generated by the transmitter 21c to space.

受信イベント調整回路16dは、図9に示す個別イベント調整回路16bと同様のものであり、受信イベントを個別に調整するものである。ここで、受信イベント調整回路16dは、全体イベント調整回路15からの情報に基づいて、仮の受信時刻(イベント実施指定時刻)を設定し、受信イベント実施指示・時間差分生成回路1dに出力する。   The reception event adjustment circuit 16d is similar to the individual event adjustment circuit 16b shown in FIG. 9, and adjusts reception events individually. Here, the reception event adjustment circuit 16d sets a temporary reception time (event execution designation time) based on the information from the overall event adjustment circuit 15, and outputs it to the reception event execution instruction / time difference generation circuit 1d.

受信イベント実施指示・時間差分生成回路1dは、図9に示すイベント実施指示・時間差分生成回路1bと同様のものであり、受信イベント調整回路16dにより設定されたか仮の受信時刻(イベント実施指定時刻)に基づいて、受信イベント実施指示、実際の受信時刻(イベント実施クロック番号時刻)、及び、受信側のイベント実施クロック番号時刻とイベント実施指定時刻との差分を得るものである。この受信イベント実施指示・時間差分生成回路1dにより生成された受信イベント実施指示は受信イベント実施器2dに出力される(図10に示す実線)。また、イベント実施クロック番号時刻を示すデータは受信イベント調整回路16dに出力される(図10に示す一点鎖線)。また、受信側のイベント実施クロック番号時刻とイベント実施指定時刻との差分を示すデータは受信信号補正器3cに出力される(図10に示す破線)。   The reception event execution instruction / time difference generation circuit 1d is the same as the event execution instruction / time difference generation circuit 1b shown in FIG. ) To obtain the reception event execution instruction, the actual reception time (event execution clock number time), and the difference between the event execution clock number time on the reception side and the event execution designated time. The reception event execution instruction generated by the reception event execution instruction / time difference generation circuit 1d is output to the reception event execution unit 2d (solid line shown in FIG. 10). Further, the data indicating the event execution clock number time is output to the reception event adjustment circuit 16d (the chain line shown in FIG. 10). Further, data indicating the difference between the event execution clock number time on the reception side and the event execution designated time is output to the reception signal corrector 3c (broken line shown in FIG. 10).

受信イベント実施器2dは、図9に示すイベント実施器2bと同様のものであり、受信イベント実施指示・時間差分生成回路1dからのイベント実施指示に従い、イベントとしてレーダの受信を実施するものである。この受信イベント実施器2dは、空間に飛び交う高周波信号を取り込む受信アンテナ21dと、受信アンテナ21dにより取り込まれた高周波信号を受信処理する受信機22dとから構成されている。この受信イベント実施器2dによる実施結果である受信信号は受信信号補正器3cに出力される。   The reception event executor 2d is the same as the event executor 2b shown in FIG. 9, and performs radar reception as an event in accordance with the event execution instruction from the reception event execution instruction / time difference generation circuit 1d. . The reception event execution unit 2d includes a receiving antenna 21d that takes in a high-frequency signal that jumps into space, and a receiver 22d that receives and processes the high-frequency signal taken in by the receiving antenna 21d. A reception signal as a result of execution by the reception event execution unit 2d is output to the reception signal corrector 3c.

受信信号補正器3cは、送信イベント実施指示・時間差分生成回路1cにより算出された送信側のイベント実施クロック番号時刻とイベント実施指定時刻との差分、及び、受信イベント実施指示・時間差分生成回路1dにより算出された受信側のイベント実施クロック番号時刻とイベント実施指定時刻との差分に基づいて、受信イベント実施器2dによる実施結果である受信信号を補正するものである。この受信信号補正器3cにより補正された受信信号は信号処理回路17に出力される。   The reception signal corrector 3c includes a difference between the transmission side event execution clock number time calculated by the transmission event execution instruction / time difference generation circuit 1c and the event execution designation time, and a reception event execution instruction / time difference generation circuit 1d. Based on the difference between the event execution clock number time on the reception side calculated by the above and the event execution designated time, the reception signal that is the execution result by the reception event implementer 2d is corrected. The reception signal corrected by the reception signal corrector 3 c is output to the signal processing circuit 17.

信号処理回路17は、受信信号補正器3cからの受信信号に対して、これを用いるための信号処理を実施するものである。   The signal processing circuit 17 performs signal processing for using the received signal from the received signal corrector 3c.

次に、送信イベント調整回路16cの構成例について、図11を参照しながら説明する。
送信イベント調整回路16cは、図11に示すように、観測対象・送受信位置設定器161c、自己位置運動計測回路162c、各時刻自己位置予測回路163c、送信時刻設定回路164c及び送信時刻出力回路165cから構成されている。
Next, a configuration example of the transmission event adjustment circuit 16c will be described with reference to FIG.
As shown in FIG. 11, the transmission event adjustment circuit 16c includes an observation target / transmission / reception position setter 161c, a self-position motion measurement circuit 162c, each time self-position prediction circuit 163c, a transmission time setting circuit 164c, and a transmission time output circuit 165c. It is configured.

観測対象・送受信位置設定器161cは、観測対象及び送受信の位置を設定するものである。この観測対象・送受信位置設定器161cにより設定された観測対象及び送受信の位置を示すデータは送信時刻設定回路164cに出力される。   The observation target / transmission / reception position setting unit 161c sets the observation target and the transmission / reception position. Data indicating the observation target and the transmission / reception position set by the observation target / transmission / reception position setting unit 161c is output to the transmission time setting circuit 164c.

自己位置運動計測回路162cは、自己の位置及び運動を計測するものである。この自己位置運動計測回路162cにより計測された自己の位置及び運動を示すデータは各時刻自己位置予測回路163cに出力される。   The self-position movement measuring circuit 162c measures its own position and movement. Data indicating the position and movement of the subject measured by the self-position movement measuring circuit 162c is output to each time self-position prediction circuit 163c.

各時刻自己位置予測回路163cは、自己位置運動計測回路162により計測された自己の位置及び運動に基づいて、未来の各時刻における自己の位置を予測するものである。この各時刻自己位置予測回路163cにより予測された各時刻における自己の位置を示すデータは送信時刻設定回路164cに出力される。   Each time self-position prediction circuit 163c predicts its own position at each future time based on its own position and movement measured by the self-position movement measurement circuit 162. Data indicating its own position at each time predicted by each time self-position prediction circuit 163c is output to the transmission time setting circuit 164c.

送信時刻設定回路164cは、観測対象・送受信位置設定器161cにより設定された観測対象及び送受信の位置と、各時刻自己位置予測回路163cにより予測された各時刻における自己の位置とに基づいて、その観測対象に信号を照射するのに適した仮の送信時刻(イベント実施指定時刻)を設定するものである。この送信時刻設定回路164cにより設定された仮の送信時刻を示すデータは送信時刻出力回路165cに出力される。   The transmission time setting circuit 164c is based on the observation target and transmission / reception position set by the observation target / transmission / reception position setter 161c and the own position at each time predicted by each time self-position prediction circuit 163c. A temporary transmission time (event execution designation time) suitable for irradiating the observation target with a signal is set. Data indicating the provisional transmission time set by the transmission time setting circuit 164c is output to the transmission time output circuit 165c.

送信時刻出力回路165cは、送信時刻設定回路164cにより設定された仮の送信時刻を示すデータを送信イベント実施指示・時間差分生成回路1cに出力し、送信イベント実施指示・時間差分生成回路1cからの実際の送信時刻(イベント実施クロック番号時刻)を示すデータを全体イベント調整回路15に出力するものである。   The transmission time output circuit 165c outputs data indicating the provisional transmission time set by the transmission time setting circuit 164c to the transmission event execution instruction / time difference generation circuit 1c, and receives the data from the transmission event execution instruction / time difference generation circuit 1c. Data indicating the actual transmission time (event execution clock number time) is output to the overall event adjustment circuit 15.

次に、受信イベント調整回路16dの構成例について、図12を参照しながら説明する。
受信イベント調整回路16dは、図12に示すように、観測対象・送受信位置設定器161d、自己位置運動計測回路162d、各時刻自己位置予測回路163d、受信時刻設定回路164d及び受信時刻出力回路165dから構成されている。
Next, a configuration example of the reception event adjustment circuit 16d will be described with reference to FIG.
As shown in FIG. 12, the reception event adjustment circuit 16d includes an observation target / transmission / reception position setter 161d, a self-position motion measurement circuit 162d, each time self-position prediction circuit 163d, a reception time setting circuit 164d, and a reception time output circuit 165d. It is configured.

観測対象・送受信位置設定器161dは、観測対象及び送受信の位置、及び、送信時刻を設定するものである。この観測対象・送受信位置設定器161dにより設定された観測対象及び送受信の位置、及び、送信時刻を示すデータは受信時刻設定回路164dに出力される。   The observation target / transmission / reception position setting unit 161d sets the observation target, the transmission / reception position, and the transmission time. The observation target and transmission / reception position setter 161d set by the observation target / transmission / reception position setting unit 161d output data indicating the transmission time and the reception time setting circuit 164d.

自己位置運動計測回路162dは、自己の位置及び運動を計測するものである。この自己位置運動計測回路162dにより計測された自己の位置及び運動を示すデータは各時刻自己位置予測回路163dに出力される。   The self-position movement measuring circuit 162d measures its own position and movement. The data indicating the position and movement of the self measured by the self-position movement measuring circuit 162d is output to each time self-position prediction circuit 163d.

各時刻自己位置予測回路163dは、自己位置運動計測回路162dにより計測された自己の位置及び運動に基づいて、未来の各時刻における自己位置を予測するものである。この各時刻自己位置予測回路163dにより予測された各時刻における自己の位置を示すデータは受信時刻設定回路164dに出力される。   Each time self-position prediction circuit 163d predicts a self-position at each future time based on the position and motion of the self measured by the self-position movement measurement circuit 162d. Data indicating its own position at each time predicted by each time self-position prediction circuit 163d is output to the reception time setting circuit 164d.

受信時刻設定回路164dは、観測対象・送受信位置設定器161dにより設定された観測対象及び送受信の位置、及び、送信時刻と、自己位置運動計測回路162dにより予測された各時刻における自己の位置とに基づいて、送信局から観測対象に照射され観測対象から反射された反射波を受信するのに適した仮の受信時刻(イベント実施指定時刻)を設定するものである。この受信時刻設定回路164dにより設定された受信時刻を示すデータは受信時刻出力回路165dに出力される。   The reception time setting circuit 164d includes the observation target and transmission / reception position set by the observation target / transmission / reception position setter 161d, the transmission time, and the own position at each time predicted by the self-position movement measurement circuit 162d. Based on this, a provisional reception time (event execution designation time) suitable for receiving a reflected wave irradiated from the transmission station and reflected from the observation object is set. Data indicating the reception time set by the reception time setting circuit 164d is output to the reception time output circuit 165d.

受信時刻出力回路165dは、受信時刻設定回路164dにより設定された仮の受信時刻を示すデータを受信イベント実施指示・時間差分生成回路1dに出力するものである。   The reception time output circuit 165d outputs data indicating the provisional reception time set by the reception time setting circuit 164d to the reception event execution instruction / time difference generation circuit 1d.

次に、図10〜13を用いて、本実施の形態の処理内容を説明する。
ここで、レーダプラットフォームが移動して観測対象を観測するようなレーダ装置の代表的な観測方式として、観測対象とレーダ装置の間の相対運動によって発生する見込み角の変化を利用して高分解能化を図る合成開口レーダ(Synthetic Aperture Radar:SAR)が挙げられる。特に、送信局と受信局の位置や運動が異なる場合にはバイスタティックSARと呼ばれる。本実施の形態の方法は、このようなバイスタティックSARに有用である。
Next, the processing content of this Embodiment is demonstrated using FIGS.
Here, as a typical observation method for a radar device in which the radar platform moves and observes the observation target, the resolution is increased by using the change in the angle of view generated by the relative motion between the observation target and the radar device. Synthetic Aperture Radar (SAR) that aims to achieve the above. In particular, when the position and movement of the transmitting station and the receiving station are different, it is called a bistatic SAR. The method of the present embodiment is useful for such a bistatic SAR.

また、合成開口レーダのように目標の画像を得るようなレーダ装置に限らず、例えば検出用や追尾用等、移動体(例えば航空機)に搭載することのあるレーダ装置には様々なものがある。これらのレーダ装置においてバイスタティック運用される場合にも、本実施の形態の方法は有用である。   Further, the radar apparatus is not limited to a radar apparatus that obtains a target image, such as a synthetic aperture radar, and there are various radar apparatuses that can be mounted on a moving body (for example, an aircraft) such as for detection and tracking. . The method of this embodiment is also useful when bistatic operation is performed in these radar apparatuses.

このレーダ装置による動作では、図13に示すように、まず、全体イベント調整回路15は、全体的なイベント調整として、観測エリアやおおまかな送受信位置等を設定し、これを送信イベント調整回路16cに配信する(ステップST1301)。   In the operation by this radar apparatus, as shown in FIG. 13, first, the overall event adjustment circuit 15 sets an observation area, a rough transmission / reception position, etc. as overall event adjustment, and sends this to the transmission event adjustment circuit 16c. Distribute (step ST1301).

次いで、送信イベント調整回路16cは、全体イベント調整回路15からの情報に基づいて、仮の送信時刻(イベント実施指定時刻)を設定し、送信イベント実施指示・時間差分生成回路1cに出力する(ステップST1302)。ここで、送信イベント調整回路16c内では、まず、観測対象・送受信位置設定器161cが、全体イベント調整回路15からの情報に基づいて、観測対象及び送受信の位置を設定する。   Next, the transmission event adjustment circuit 16c sets a temporary transmission time (event execution designation time) based on the information from the overall event adjustment circuit 15, and outputs it to the transmission event execution instruction / time difference generation circuit 1c (step). ST1302). Here, in the transmission event adjustment circuit 16 c, first, the observation target / transmission / reception position setting unit 161 c sets the observation target and the transmission / reception position based on the information from the overall event adjustment circuit 15.

また、自己位置運動計測回路162cでは、各時刻における自己(送信局)の位置及び運動を計測する。この計測方法としては、GPSまたは加速度センサ、またはこれらの組み合わせ、または位置及び運動を計測可能なその他のセンサを用いればよい。
そして、各時刻自己位置予測回路163cでは、自己位置運動計測回路162cにより計測された自己位置及び運動に基づいて、未来の各時刻における自己位置を予測する。
The self-position movement measuring circuit 162c measures the position and movement of the self (transmitting station) at each time. As this measurement method, a GPS or acceleration sensor, a combination thereof, or other sensors capable of measuring position and motion may be used.
Then, each time self-position prediction circuit 163c predicts a self-position at each future time based on the self-position and movement measured by the self-position movement measurement circuit 162c.

そして、送信時刻設定回路164cでは、観測対象・送受信位置設定器161cにより設定された観測対象及び送受信の位置と、各時刻自己位置予測回路163cにより予測された各時刻における自己位置とに基づいて、仮の送信時刻を設定する。
そして、送信時刻出力回路165cでは、送信時刻設定回路164cにより設定された仮の送信時刻を送信イベント実施指示・時間差分生成回路1cに出力する。
Then, in the transmission time setting circuit 164c, based on the observation target and transmission / reception position set by the observation target / transmission / reception position setter 161c and the self-position at each time predicted by each time self-position prediction circuit 163c, Set a temporary transmission time.
Then, the transmission time output circuit 165c outputs the temporary transmission time set by the transmission time setting circuit 164c to the transmission event execution instruction / time difference generation circuit 1c.

次いで、送信イベント実施指示・時間差分生成回路1cは、これまでの実施の形態で説明した方法により、送信イベント調整回路16cにより設定された仮の送信時刻(イベント実施指定時刻)に基づいて、イベント実施指示を行う(ステップST1303)。また、送信イベント実施指示・時間差分生成回路1cは、実施の形態1等の方法により、実際の送信時刻(イベント実施クロック番号)や、イベント実施指定時刻とイベント実施クロック番号時刻との差分を得る。なお、実施の形態2の方法を用いる場合には、クロックの状態に応じて、上記差分時間を小さくするようにイベント実施指定時刻を微調整する。そして、送信イベント実施指示・時間差分生成回路1cは、実際の送信時刻を示すデータを送信イベント調整回路16cに出力する。その後、送信イベント調整回路16c(送信時刻出力回路165c)は、この実際の送信時刻を全体イベント調整回路15に出力する(ステップST1304)。   Next, the transmission event execution instruction / time difference generation circuit 1c performs an event based on the temporary transmission time (event execution designation time) set by the transmission event adjustment circuit 16c by the method described in the above embodiments. An execution instruction is given (step ST1303). Further, the transmission event execution instruction / time difference generation circuit 1c obtains the actual transmission time (event execution clock number) and the difference between the event execution designation time and the event execution clock number time by the method of the first embodiment or the like. . When the method of the second embodiment is used, the event execution designated time is finely adjusted so as to reduce the difference time according to the clock state. Then, the transmission event execution instruction / time difference generation circuit 1c outputs data indicating the actual transmission time to the transmission event adjustment circuit 16c. Thereafter, the transmission event adjustment circuit 16c (transmission time output circuit 165c) outputs the actual transmission time to the overall event adjustment circuit 15 (step ST1304).

次いで、全体イベント調整回路15は、上記の観測エリアや送受信位置等を示す情報及び送信側の実際の送信時刻を示す情報を、受信イベント調整回路16dに出力する(ステップST1305)。   Next, the overall event adjustment circuit 15 outputs information indicating the observation area, transmission / reception position, and the like and information indicating the actual transmission time on the transmission side to the reception event adjustment circuit 16d (step ST1305).

次いで、受信イベント調整回路16dは、全体イベント調整回路15からの情報に基づいて、仮の受信時刻(イベント実施指定時刻)を設定し、受信イベント実施指示・時間差分生成回路1dに出力する(ステップST1306)。ここで、受信イベント調整回路16d内では、まず、観測対象・送受信位置設定器161dが、全体イベント調整回路15からの情報に基づいて、観測対象及び送受信の位置、及び、送信時刻を設定する。   Next, the reception event adjustment circuit 16d sets a temporary reception time (event execution designation time) based on the information from the overall event adjustment circuit 15, and outputs it to the reception event execution instruction / time difference generation circuit 1d (step). ST1306). Here, in the reception event adjustment circuit 16 d, first, the observation target / transmission / reception position setting unit 161 d sets the observation target, the transmission / reception position, and the transmission time based on the information from the overall event adjustment circuit 15.

また、自己位置運動計測回路162dでは、各時刻における自己(受信局)の位置及び運動を計測する。この計測方法としては、GPSまたは加速度センサ、またはこれらの組み合わせ、または位置及び運動を計測可能なその他のセンサを用いればよい。
そして、各時刻自己位置予測回路163dでは、自己位置運動計測回路162dにより計測された自己位置及び運動に基づいて、未来の各時刻における自己位置を予測する。
Further, the self-position movement measuring circuit 162d measures the position and movement of the self (receiving station) at each time. As this measurement method, a GPS or acceleration sensor, a combination thereof, or other sensors capable of measuring position and motion may be used.
Then, each time self-position prediction circuit 163d predicts a self-position at each future time based on the self-position and movement measured by the self-position movement measurement circuit 162d.

そして、送信時刻設定回路164dでは、観測対象・送受信位置設定器161dにより設定された観測対象及び送受信の位置、及び、送信時刻と、各時刻自己位置予測回路163dにより予測された各時刻における自己位置とに基づいて、仮の受信時刻を設定する。ここで、受信時刻は、送信時刻に「送信局→観測エリア→受信局」の経路を電波が進む間の遅延時間を加えた値付近にするのが望ましい。なお、受信局の大まかな位置は全体イベント調整回路15により指示されているが、受信局の現在位置や運動によっては、所定の時刻に所定位置に到達できない可能性もある。この場合、全体イベント調整回路15により指示された位置関係に基づいて受信時刻を設定したのでは、注目するエリアの信号をロストする可能性がある。そこで、送信時刻における自己の予測位置に基づいて受信時刻を設定することで、この問題を回避する。   In the transmission time setting circuit 164d, the observation target and transmission / reception position set by the observation target / transmission / reception position setter 161d, the transmission time, and the self-position at each time predicted by each time self-position prediction circuit 163d Based on the above, a provisional reception time is set. Here, it is desirable that the reception time is in the vicinity of a value obtained by adding a delay time while radio waves travel along the route of “transmission station → observation area → reception station” to the transmission time. Although the general position of the receiving station is instructed by the overall event adjustment circuit 15, there is a possibility that the predetermined position cannot be reached at a predetermined time depending on the current position or movement of the receiving station. In this case, if the reception time is set based on the positional relationship instructed by the overall event adjustment circuit 15, there is a possibility that the signal of the area of interest is lost. Therefore, this problem is avoided by setting the reception time based on its own predicted position at the transmission time.

なお、全体イベント調整回路15より指示された位置関係を実現できるという前提に基づいて受信時刻を設定することも可能である。この場合には、各時刻自己位置予測回路163dから受信時刻設定回路164dへの情報の伝達が不要になるので処理負荷が低減する利点はある。   Note that the reception time can also be set based on the premise that the positional relationship instructed by the overall event adjustment circuit 15 can be realized. In this case, there is an advantage that the processing load is reduced because the transmission of information from each time self-position prediction circuit 163d to the reception time setting circuit 164d becomes unnecessary.

次いで、受信イベント実施指示・時間差分生成回路1dは、これまでの実施の形態で説明した方法により、受信イベント調整回路16dにより設定された仮の受信時刻(イベント実施指定時刻)に基づいて、イベント実施指示を行う(ステップST1307)。また、受信イベント実施指示・時間差分生成回路1dは、実施の形態1等の方法により、実際の受信時刻(イベント実施クロック番号)や、イベント実施指定時刻とイベント実施クロック番号時刻との差分を得る。なお、実施の形態2の方法を用いる場合には、クロックの状態に応じて、上記差分時間を小さくするようにイベント実施指定時刻を微調整する。   Next, the reception event execution instruction / time difference generation circuit 1d uses the method described in the above embodiments to determine the event based on the provisional reception time (event execution designation time) set by the reception event adjustment circuit 16d. An execution instruction is given (step ST1307). Further, the reception event execution instruction / time difference generation circuit 1d obtains the actual reception time (event execution clock number) and the difference between the event execution designation time and the event execution clock number time by the method of the first embodiment or the like. . When the method of the second embodiment is used, the event execution designated time is finely adjusted so as to reduce the difference time according to the clock state.

次いで、送信イベント実施器2cは、これまでの実施の形態で説明した方法により、送信イベント実施指示・時間差分生成回路1cからのイベント実施指示に従い、イベントを実施する(ステップST1308)。ここでのイベントは、送信機21cで生成した送信信号を送信アンテナ22cを介して観測エリア方法に照射する処理である。   Next, the transmission event implementer 2c implements the event according to the event implementation instruction from the transmission event execution instruction / time difference generation circuit 1c by the method described in the above embodiments (step ST1308). The event here is a process of irradiating the observation area method with the transmission signal generated by the transmitter 21c via the transmission antenna 22c.

次いで、受信イベント実施器2dは、これまでの実施の形態で説明した方法により、受信イベント実施指示・時間差分生成回路1dからのイベント実施指示に従い、イベントを実施する(ステップST1309)。ここでのイベントは、受信アンテナ21dを介して受信機22dで観測エリアからの散乱波を受信する処理である。   Next, the reception event executor 2d performs the event according to the event execution instruction from the reception event execution instruction / time difference generation circuit 1d by the method described in the above embodiments (step ST1309). The event here is a process of receiving a scattered wave from the observation area by the receiver 22d via the receiving antenna 21d.

Figure 2013231636
Figure 2013231636

次いで、信号処理回路17は、受信信号補正器3cにより補正された受信信号に対して、レーダ画像再生や検出、追尾等、そのレーダに要求されている処理を実施する(ステップST1311)。この際、必要に応じて、別途図示しない位置・運動計測回路を用いて、イベント(送信や受信)実施時の、位置や運動を計測しておき、この結果を処理に用いてもよい。   Next, the signal processing circuit 17 performs processing required for the radar, such as radar image reproduction, detection, and tracking, on the reception signal corrected by the reception signal corrector 3c (step ST1311). At this time, if necessary, a position / motion measurement circuit (not shown) may be used to measure the position and motion when the event (transmission or reception) is performed, and the result may be used for processing.

なお、上述したように、本方法では、送信局や受信局が移動する場合に用いることができるが、送信局と受信局の両方が動いていることが必須な訳ではなく、送信局のみが移動する場合、受信局のみが移動する場合においても用いることができる。また、送信局と受信局の両方が固定されている場合にも適用できる。   As described above, this method can be used when the transmitting station and the receiving station move. However, it is not essential that both the transmitting station and the receiving station are moving. When moving, it can also be used when only the receiving station moves. Further, the present invention can be applied when both the transmitting station and the receiving station are fixed.

全体イベント調整回路15では、固定局の指定位置については、その固定局が存在する位置そのものを指定するものとする。この場合、各局のイベント調整回路16c,16dでは、各時刻自己位置予測回路(163c,163d)による予測位置を必要としないので、それに入力する情報を提供する自己位置運動計測回路(162c,162d)についても必要なくなる。よって、各イベント調整回路16c,16dの構成は簡略化される。   In the overall event adjustment circuit 15, for the designated position of the fixed station, the position itself where the fixed station exists is designated. In this case, the event adjustment circuits 16c and 16d of each station do not require the predicted positions by the time self-position prediction circuits (163c and 163d), so the self-position motion measurement circuits (162c and 162d) that provide information to be input thereto. Is no longer necessary. Therefore, the configuration of each event adjustment circuit 16c, 16d is simplified.

なお、以上では、レーダ装置を例にとって説明を行ったが、同じように送受信を行う通信装置の場合でも同じ効果を得られるのは言うまでもない。   In the above description, the radar apparatus has been described as an example, but it goes without saying that the same effect can be obtained even in the case of a communication apparatus that performs transmission and reception in the same manner.

以上のように、この実施の形態6によれば、異なる位置に配置すること、さらに、これらが時間と共に移動すること、を許容したレーダ装置や通信装置の送信局と受信局で連携して観測イベントを実施する際に、予め定めたイベントシナリオと、各局のクロック信号の特性に基づいて、適切な送信時刻や受信時刻を定めたり、イベント実施指定時刻とイベント実施クロック番号時刻との相違の影響を考慮して、受信信号におけるその影響を補正するように構成したので、後段の信号処理に与える悪影響を低減できる。ここで悪影響とは、例えば受信信号に基づいて観測対象の画像を得るような場合には、その画像に含まれる予期せぬ不要なぼけや伸縮、平行移動等であり、また、目標の位置や速度を得るような場合には、その推定誤差である。
また、送信局、受信局の一方、もしくは両方が移動しない、またはその移動量を無視できる場合に、その送信または受信のイベント調整回路で、自己位置運動計測回路、各時刻自己位置予測回路を省略できるので、処理負荷が低減される。
As described above, according to the sixth embodiment, observation is performed in cooperation between a transmitting station and a receiving station of a radar apparatus or a communication apparatus that allows disposing them at different positions and further allowing them to move with time. When an event is executed, an appropriate transmission time and reception time are determined based on a predetermined event scenario and the characteristics of the clock signal of each station, and the influence of the difference between the event execution specified time and the event execution clock number time In view of the above, since the influence of the received signal is corrected, adverse effects on the subsequent signal processing can be reduced. Here, for example, when an image to be observed is obtained based on a received signal, an adverse effect is an unexpected unnecessary blur, expansion / contraction, translation, etc. included in the image, and the target position or When speed is obtained, it is an estimation error.
In addition, when one or both of the transmitting station and the receiving station do not move or the amount of movement can be ignored, the self-position motion measurement circuit and each time self-position prediction circuit are omitted in the transmission or reception event adjustment circuit. As a result, the processing load is reduced.

実施の形態7.
図14はこの発明の実施の形態7に係るレーダ装置の構成を示す図である。
図14に示す実施の形態7に係るレーダ装置は、図8に示す実施の形態4に係るイベント実施装置のイベント実施器2a,2b及びイベント出力補正器3aをそれぞれ、送信イベント実施器2c、受信イベント実施器2d及び受信信号補正器3cに変更し、信号処理回路17を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
Embodiment 7 FIG.
FIG. 14 is a diagram showing a configuration of a radar apparatus according to Embodiment 7 of the present invention.
The radar apparatus according to the seventh embodiment shown in FIG. 14 includes the event implementers 2a and 2b and the event output corrector 3a of the event execution apparatus according to the fourth embodiment shown in FIG. The event execution unit 2d and the reception signal correction unit 3c are changed to a signal processing circuit 17. Other configurations are the same, and the same reference numerals are given and description thereof is omitted.

イベント実施装置としての動作は、実施の形態4と同様であり、レーダ装置向けに内部を詳細化した送信イベント実施器2c、受信イベント実施器2d及び受信信号補正器3cの動作は実施の形態6の通りである。   The operation as the event execution device is the same as that in the fourth embodiment, and the operations of the transmission event implementer 2c, the reception event implementer 2d, and the reception signal corrector 3c, which are detailed for the radar device, are described in the sixth embodiment. It is as follows.

また、信号処理回路17は、受信信号補正器3cにより補正された受信信号に対して、レーダ画像再生や検出、追尾等、そのレーダに要求されている処理を実施する。その際、必要に応じて、別途図示しない位置・運動計測回路を用いて、イベント(送信や受信)実施時の、位置や運動を計測しておき、この結果を処理に用いてもよい。   The signal processing circuit 17 performs processing required for the radar, such as radar image reproduction, detection, and tracking, on the reception signal corrected by the reception signal corrector 3c. At that time, if necessary, the position and motion at the time of the event (transmission and reception) are measured using a position / motion measurement circuit (not shown) separately, and the result may be used for processing.

なお、以上では、レーダ装置を例にとって説明を行ったが、同じように送受信を行う通信装置の場合でも同じ効果を得れるのは言うまでもない。   In the above description, the radar apparatus has been described as an example, but it goes without saying that the same effect can be obtained even in the case of a communication apparatus that performs transmission and reception in the same manner.

以上のように、この実施の形態7によれば、1つのイベント実施指示・時間差分生成回路1で複数のイベントを実施させるイベント実施装置をレーダ装置や通信装置に適用したので、このレーダ装置や通信装置においても実施の形態4と同様の効果を得ることができる。   As described above, according to the seventh embodiment, the event execution device that executes a plurality of events with one event execution instruction / time difference generation circuit 1 is applied to a radar device or a communication device. The effect similar to that of the fourth embodiment can be obtained also in the communication device.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

1,1a,1b イベント実施指示・時間差分生成回路、1c 送信イベント実施指示・時間差分生成回路、1d 受信イベント実施指示・時間差分生成回路、2,2a,2b イベント実施器、2c 送信イベント実施器、2d 受信イベント実施器、3,3a,3b イベント出力補正器、3c 受信信号補正器、4 クロック番号・時刻対応付回路、5 指定時刻設定器、6 実施番号・時刻推定器、7 イベント実施指示器、8 差分時刻算出器、9 指定時刻・刻み候補設定器(概略時刻設定器)、10 指定時刻抽出器、11 指定クロック時刻生成回路、12 指定クロック番号設定器、13 指定クロック時刻抽出器、14 イベント実施指示遅延器、15 全体イベント調整回路、16a,16b 個別イベント調整回路、16c 送信イベント調整回路、16d 受信イベント調整回路、17 信号処理回路、21c 送信機、22c 送信アンテナ、21d 受信アンテナ、22d 受信機、41 基準クロック発生器、42 クロック番号カウント器、43 高精度時刻取得器、44 クロック番号・時刻統合器、45 クロック番号・時刻蓄積器、46 読出時刻範囲設定・指示器、47 クロック番号・時刻読出器、48 クロック番号・時刻関係特定器、161c,161d 観測対象・送受信位置設定器、162c,162d 自己位置運動計測回路、163c,163d 各時刻自己位置予測回路、164c 送信時刻設定回路、164d 受信時刻設定回路、165c 送信時刻出力回路、165d 受信時刻出力回路、431 GPS受信機、432 GPS時刻取得器、481 クロック番号バイアス補正器、482 時刻バイアス補正器、483 クロック番号・時刻平滑器。   1, 1a, 1b Event execution instruction / time difference generation circuit, 1c transmission event execution instruction / time difference generation circuit, 1d reception event execution instruction / time difference generation circuit, 2, 2a, 2b event execution unit, 2c transmission event execution unit 2d reception event execution unit, 3, 3a, 3b event output correction unit, 3c reception signal correction unit, 4 clock number / time correspondence circuit, 5 designated time setting unit, 6 execution number / time estimator, 7 event execution instruction , 8 differential time calculator, 9 designated time / step candidate setter (rough time setter), 10 designated time extractor, 11 designated clock time generation circuit, 12 designated clock number setter, 13 designated clock time extractor, 14 event execution instruction delay unit, 15 overall event adjustment circuit, 16a, 16b individual event adjustment circuit, 16c transmission Vent adjustment circuit, 16d reception event adjustment circuit, 17 signal processing circuit, 21c transmitter, 22c transmission antenna, 21d reception antenna, 22d receiver, 41 reference clock generator, 42 clock number counter, 43 high precision time acquisition device, 44 clock number / time integrator, 45 clock number / time accumulator, 46 reading time range setting / indicator, 47 clock number / time reader, 48 clock number / time relation specifying device, 161c, 161d observation target / transmission / reception position Setter, 162c, 162d Self-position motion measurement circuit, 163c, 163d Time self-position prediction circuit, 164c Transmission time setting circuit, 164d Reception time setting circuit, 165c Transmission time output circuit, 165d Reception time output circuit, 431 GPS receiver 432 GPS time acquisition unit, 81 clock number bias correction unit, 482 time bias correction unit, 483 clock number and time smoother.

Claims (50)

入力されたクロックをカウントしてクロック番号を出力するクロック番号カウント器と、
前記クロックより高精度な時刻を取得する高精度時刻取得器と、
前記高精度時刻取得器により取得された時刻に対し、前記クロック番号カウント器により出力されたクロック番号を対応付けた時刻・番号対データを生成するクロック番号・時刻統合器と、
前記クロック番号・時刻統合器により生成された時刻・番号対データに基づいて、前記クロック番号と前記時刻との関係を示す時刻・番号対関係情報を取得するクロック番号・時刻関係特定器と
を備えたクロック番号・時刻対応付回路。
A clock number counter that counts the input clock and outputs a clock number;
A high-accuracy time acquisition unit that acquires a higher-accuracy time than the clock;
A clock number / time integrator that generates time / number pair data in which the clock number output by the clock number counter is associated with the time acquired by the high-accuracy time acquirer;
A clock number / time relationship specifying unit that acquires time / number pair relationship information indicating a relationship between the clock number and the time based on the time / number pair data generated by the clock number / time integrator. Circuit with clock number / time correspondence.
前記クロック番号・時刻統合器により生成された時刻・番号対データを蓄積するクロック番号・時刻蓄積器と、
前記クロック番号・時刻蓄積器により蓄積された時刻・番号対データのうち、所定の時刻範囲または番号範囲のデータを読み出すクロック番号・時刻読出器とを備え、
前記クロック番号・時刻関係特定器は、前記クロック番号・時刻統合器に代えて、前記クロック番号・時刻読出器により読み出された時刻・番号対データを用いる
ことを特徴とする請求項1記載のクロック番号・時刻対応付回路。
A clock number / time accumulator for accumulating the time / number pair data generated by the clock number / time integrator;
Among the time / number pair data stored by the clock number / time accumulator, a clock number / time reader that reads data in a predetermined time range or number range is provided.
The time / number pair data read by the clock number / time reader is used in place of the clock number / time integrator in the clock number / time relation specifying unit. Circuit with clock number / time correspondence.
前記時刻範囲または前記番号範囲を設定し、前記クロック番号・時刻読出器に対して、当該範囲での前記時刻・番号対データの読み出しを指示する読出時刻範囲設定・指示器を備えた
ことを特徴とする請求項2記載のクロック番号・時刻対応付回路。
A read time range setting / indicator for setting the time range or the number range and instructing the clock number / time reader to read the time / number pair data in the range is provided. The clock number / time correspondence circuit according to claim 2.
前記読出時刻範囲設定・指示器は、前記時刻・番号対データのばらつきによる影響を低減するように前記時刻範囲または前記番号範囲を設定する
ことを特徴とする請求項3記載のクロック番号・時刻対応付回路。
4. The clock number / time correspondence according to claim 3, wherein the read time range setting / indicator sets the time range or the number range so as to reduce the influence due to the variation of the time / number versus data. Attached circuit.
前記読出時刻範囲設定・指示器は、自己の特性の変化による影響を低減するように前記時刻範囲または前記番号範囲を設定する
ことを特徴とする請求項3記載のクロック番号・時刻対応付回路。
4. The clock number / time correspondence circuit according to claim 3, wherein the read time range setting / indicator sets the time range or the number range so as to reduce an influence due to a change in its own characteristics.
前記読出時刻範囲設定・指示器は、前記時刻・番号対データのばらつきの影響を低減し、かつ、自己の特性の変化による影響を低減するように前記時刻範囲または前記番号範囲を設定する
ことを特徴とする請求項3記載のクロック番号・時刻対応付回路。
The reading time range setting / indicator sets the time range or the number range so as to reduce the influence of variations in the time / number versus data and to reduce the influence due to a change in its own characteristics. 4. The circuit with clock number / time correspondence according to claim 3.
前記高精度時刻取得器は、
GPS信号を受信するGPS受信機と、
前記GPS受信機により受信されたGPS信号からGPS時刻を取得するGPS時刻取得器とを備え、
前記GPS時刻取得器により取得されたGPS時刻を前記高精度な時刻とする
ことを特徴とする請求項1から請求項6のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The high-accuracy time acquisition unit is
A GPS receiver for receiving GPS signals;
A GPS time acquisition unit that acquires GPS time from a GPS signal received by the GPS receiver;
7. The clock number / time correspondence circuit according to claim 1, wherein the GPS time acquired by the GPS time acquisition device is set to the high-accuracy time. 8.
前記高精度時刻取得器は、
電波時計の標準電波を受信する標準電波受信機と、
前記標準電波受信機により受信された標準電波から標準時刻を取得する標準時刻取得器とを備え、
前記標準電波時刻取得器により取得された標準時刻を前記高精度な時刻とする
ことを特徴とする請求項1から請求項6のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The high-accuracy time acquisition unit is
A standard radio receiver that receives the standard radio wave of the radio clock,
A standard time acquisition unit for acquiring a standard time from a standard radio wave received by the standard radio wave receiver,
The clock number / time correspondence circuit according to any one of claims 1 to 6, wherein the standard time acquired by the standard radio time acquisition unit is the high-accuracy time.
前記高精度時刻取得器は、
NTP時刻を取得するNTP時刻取得器を備え、
前記NTP時刻取得器により取得されたNTP時刻を前記高精度な時刻とする
ことを特徴とする請求項1から請求項6のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The high-accuracy time acquisition unit is
An NTP time acquisition unit for acquiring the NTP time;
The clock number / time correspondence circuit according to any one of claims 1 to 6, wherein the NTP time acquired by the NTP time acquisition unit is set as the highly accurate time.
前記高精度時刻取得器は、
GPS信号を受信してGPS時刻を取得することで前記高精度時刻を得る機能、標準電波を受信して標準時刻を取得することで前記高精度時刻を得る機能、及び、NTP時刻を取得することで前記高精度時刻を得る機能のうち、重複を含む2つ以上の機能を備え、各機能により得た前記高精度時刻を統合して最終的な前記高精度時刻とする
ことを特徴とする請求項1から請求項6のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The high-accuracy time acquisition unit is
A function for obtaining the high precision time by receiving a GPS signal and obtaining the GPS time, a function for obtaining the high precision time by receiving a standard radio wave and obtaining the standard time, and obtaining an NTP time The function of obtaining the high-accuracy time is provided with two or more functions including duplication, and the high-accuracy time obtained by each function is integrated into the final high-accuracy time. The clock number / time correspondence circuit according to any one of claims 1 to 6.
前記クロック番号・時刻関係特定器は、
前記時刻・番号対データを平滑化して前記時刻・番号対関係情報を取得するクロック番号・時刻平滑器を備えた
ことを特徴とする請求項1から請求項10のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The clock number / time relation specifying device is:
The clock number / time smoother for smoothing the time / number pair data to obtain the time / number pair relation information is provided. 11. Circuit with clock number / time correspondence.
前記クロック番号・時刻関係特定器は、
前記時刻・番号対データのクロック番号に含まれるバイアス成分を補正するクロック番号バイアス補正器を備えた
ことを特徴とする請求項11記載のクロック番号・時刻対応付回路。
The clock number / time relation specifying device is:
The clock number / time correspondence circuit according to claim 11, further comprising a clock number bias corrector that corrects a bias component included in a clock number of the time / number pair data.
前記クロック番号バイアス補正器は、前記クロック番号のバイアス値が1/2であるとして補正する
ことを特徴とする請求項12記載のクロック番号・時刻対応付回路。
13. The clock number / time correspondence circuit according to claim 12, wherein the clock number bias corrector corrects the bias value of the clock number as 1/2.
前記クロック番号・時刻関係特定器は、
前記時刻・番号対データの時刻に含まれるバイアス成分を補正する時刻バイアス補正器を備えた
ことを特徴とする請求項11記載のクロック番号・時刻対応付回路。
The clock number / time relation specifying device is:
The clock number / time correspondence circuit according to claim 11, further comprising a time bias corrector that corrects a bias component included in the time of the time / number pair data.
前記クロック番号・時刻平滑器は、前記時刻・番号対データに対して最小二乗法を適用することで、前記時刻・番号対関係情報を取得する
ことを特徴とする請求項11から請求項14のうちのいずれか1項記載のクロック番号・時刻対応付回路。
15. The clock number / time smoother acquires the time / number pair relation information by applying a least square method to the time / number pair data. The clock number / time correspondence circuit according to any one of the above.
前記クロック番号・時刻平滑器は、前記時刻・番号対データに対して1次の最小二乗法を適用することで、前記時刻・番号対関係情報を取得する
ことを特徴とする請求項11から請求項14のうちのいずれか1項記載のクロック番号・時刻対応付回路。
12. The clock number / time smoother acquires the time / number pair relationship information by applying a first-order least square method to the time / number pair data. 15. The clock number / time correspondence circuit according to any one of items 14.
前記クロック番号・時刻平滑器は、前記時刻・番号対データに対してスプライン補間を適用することで、前記時刻・番号対関係情報を取得する
ことを特徴とする請求項11から請求項14のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The clock number / time smoother obtains the time / number pair relation information by applying spline interpolation to the time / number pair data. The clock number / time correspondence circuit according to any one of the above.
前記クロック番号・時刻平滑器は、前記時刻に対する前記クロック番号を与える関数を用いることで、前記時刻・番号対関係情報を取得する
ことを特徴とする請求項15から請求項17のうちのいずれか1項記載のクロック番号・時刻対応付回路。
18. The clock number / time smoother acquires the time / number pair relation information by using a function that gives the clock number with respect to the time. Circuit with clock number / time correspondence described in item 1.
前記クロック番号・時刻平滑器は、前記時刻に対する前記クロック番号を与える関数、及び、当該関数から得た前記クロック番号に対する前記時刻を与える関数を用いることで、前記時刻・番号対関係情報を取得する
ことを特徴とする請求項15から請求項17のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The clock number / time smoother acquires the time / number pair relation information by using a function that gives the clock number for the time and a function that gives the time for the clock number obtained from the function. 18. The clock number / time correspondence circuit according to claim 15, wherein the circuit is associated with a clock number / time.
前記クロック番号・時刻平滑器は、前記クロック番号に対する前記時刻を与える関数を用いることで、前記時刻・番号対関係情報を取得する
ことを特徴とする請求項15から請求項17のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The clock number / time smoother obtains the time / number pair relation information by using a function that gives the time with respect to the clock number. 18. Circuit with clock number / time correspondence described in item 1.
前記クロック番号・時刻平滑器は、前記クロック番号に対する前記時刻を与える関数、及び、当該関数から得た前記時刻に対する前記クロック番号を与える関数を用いることで、前記時刻・番号対関係情報を取得する
ことを特徴とする請求項15から請求項17のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The clock number / time smoother acquires the time / number pair relationship information by using a function that gives the time for the clock number and a function that gives the clock number for the time obtained from the function. 18. The clock number / time correspondence circuit according to claim 15, wherein the circuit is associated with a clock number / time.
前記クロック番号・時刻平滑器は、第一の平滑化で前記クロック番号に対する前記時刻を与える関数を用い、第二の平滑化で前記時刻に対する前記クロック番号を与える関数を用いることで、前記時刻・番号対関係情報を取得する
ことを特徴とする請求項15から請求項17のうちのいずれか1項記載のクロック番号・時刻対応付回路。
The clock number / time smoother uses a function that gives the time with respect to the clock number in the first smoothing, and uses a function that gives the clock number with respect to the time in the second smoothing. 18. The clock number / time correspondence circuit according to claim 15, wherein the number pair relation information is acquired.
請求項1から請求項22のうちのいずれか1項記載のクロック番号・時刻対応付回路と、
所定のクロック番号を指定する指定クロック番号発生器と、
前記クロック番号・時刻対応付回路により取得された時刻・番号対関係情報に基づいて、前記指定クロック番号発生器により指定されたクロック番号に対応する時刻を抽出する指定クロック時刻抽出器と
を備えた指定クロック時刻生成回路。
The clock number / time correspondence circuit according to any one of claims 1 to 22,
A designated clock number generator for designating a predetermined clock number;
A designated clock time extractor for extracting a time corresponding to the clock number designated by the designated clock number generator based on the time / number pair relation information acquired by the clock number / time correspondence circuit; Designated clock time generation circuit.
請求項1から請求項22のうちのいずれか1項記載のクロック番号・時刻対応付回路と、
イベントを実施させる時刻であるイベント実施指定時刻を設定する指定時刻設定器と、
前記クロック番号・時刻対応付回路により取得された前記時刻・番号対関係情報、及び、前記指定時刻設定器により設定されたイベント実施指定時刻に基づいて、前記イベントを実施させるクロック番号であるイベント実施クロック番号を推定する実施番号推定器と
を備えたイベント実施指示・時間差分生成回路。
The clock number / time correspondence circuit according to any one of claims 1 to 22,
A designated time setting device for setting an event implementation designated time which is a time at which an event is to be implemented;
Event execution that is a clock number for executing the event based on the time / number pair relation information acquired by the clock number / time association circuit and the event execution specified time set by the specified time setting device An event execution instruction / time difference generation circuit comprising: an execution number estimator for estimating a clock number.
前記指定時刻設定器に代えて、
前記イベントを実施させる概略時刻であるイベント実施概略時刻を設定する概略時刻設定器と、
前記クロック番号・時刻対応付回路により取得された前記時刻・番号対関係情報、及び、前記概略時刻設定器により設定されたイベント実施概略時刻に基づいて、前記イベント実施時刻を抽出する指定時刻抽出器とを備えた
ことを特徴とする請求項24記載のイベント実施指示・時間差分生成回路。
Instead of the specified time setter,
An approximate time setting device for setting an approximate event execution time that is an approximate time for executing the event;
A designated time extractor for extracting the event execution time based on the time / number pair relation information acquired by the clock number / time association circuit and the event execution approximate time set by the approximate time setter The event execution instruction / time difference generation circuit according to claim 24, comprising:
前記概略時刻設定器は、前記イベントを実施させる所定の1時刻及び時刻刻みの候補を前記イベント実施概略時刻として設定し、
前記指定時刻抽出器は、前記クロック番号に対応する時間とのずれが小さく、かつ、前記クロック番号の周期が前記時刻刻みに近い前記イベント実施指定時刻を抽出する
ことを特徴とする請求項25記載のイベント実施指示・時間差分生成回路。
The approximate time setter sets a predetermined one time and a time step candidate for executing the event as the event execution approximate time,
26. The specified time extractor extracts the event execution specified time with a small deviation from the time corresponding to the clock number and a cycle of the clock number close to the time increment. Event execution instruction / time difference generation circuit.
前記実施番号推定器に代えて、前記クロック番号・時刻対応付回路により取得された前記時刻・番号対関係情報、及び、前記指定時刻設定器により設定されたイベント実施指定時刻に基づいて、前記イベント実施クロック番号を推定するとともに、当該イベント実施クロック番号に対応する時刻であるイベント実施クロック番号時刻を推定する実施番号・時刻推定器を備えた
ことを特徴とする請求項24記載のイベント実施指示・時間差分生成回路。
Instead of the execution number estimator, based on the time / number pair relation information acquired by the clock number / time correspondence circuit and the event execution specified time set by the specified time setting device, the event The event execution instruction / time estimator according to claim 24, further comprising an execution number / time estimator that estimates an execution clock number and estimates an event execution clock number time that is a time corresponding to the event execution clock number. Time difference generation circuit.
前記指定時刻設定器により設定されたイベント実施指定時刻と、前記実施番号・時刻推定器により推定されたイベント実施クロック番号時刻との差分を算出する差分時刻算出器を備えた
ことを特徴とする請求項27記載のイベント実施指示・時間差分生成回路。
A difference time calculator for calculating a difference between an event execution specified time set by the specified time setter and an event execution clock number time estimated by the execution number / time estimator. Item 27. An event execution instruction / time difference generation circuit according to Item 27.
前記実施番号推定器により推定されたイベント実施クロック番号と、前記クロック番号・時刻対応付回路により出力されたクロック番号とを比較し、前記クロック番号が前記イベント実施クロック番号に一致する場合に、前記イベントの実施指示を示すイベント実施指示を出力するイベント実施指示器を備えた
ことを特徴とする請求項24記載のイベント実施指示・時間差分生成回路。
The event execution clock number estimated by the execution number estimator is compared with the clock number output by the clock number / time correspondence circuit, and when the clock number matches the event execution clock number, The event execution instruction / time difference generation circuit according to claim 24, further comprising an event execution instruction unit that outputs an event execution instruction indicating an event execution instruction.
前記実施番号・時刻推定器により推定されたイベント実施クロック番号と、前記クロック番号・時刻対応付回路により出力されたクロック番号とを比較し、前記クロック番号が前記イベント実施クロック番号に一致する場合に、前記イベントの実施指示を示すイベント実施指示を出力するイベント実施指示器を備えた
ことを特徴とする請求項27記載のイベント実施指示・時間差分生成回路。
When the event execution clock number estimated by the execution number / time estimator is compared with the clock number output by the clock number / time association circuit, and the clock number matches the event execution clock number 28. The event execution instruction / time difference generation circuit according to claim 27, further comprising: an event execution instruction unit that outputs an event execution instruction indicating the execution instruction of the event.
請求項29記載のイベント実施指示・時間差分生成回路と、
前記イベント実施指示・時間差分生成回路からのイベント実施指示に従い、前記イベントを実施するイベント実施器と
備えたイベント実施装置。
An event execution instruction / time difference generation circuit according to claim 29;
An event execution device comprising: an event execution unit that executes the event in accordance with an event execution instruction from the event execution instruction / time difference generation circuit.
請求項30記載のイベント実施指示・時間差分生成回路と、
前記イベント実施指示・時間差分生成回路からのイベント実施指示に従い、前記イベントを実施するイベント実施器と
備えたイベント実施装置。
An event execution instruction / time difference generation circuit according to claim 30;
An event execution device comprising: an event execution unit that executes the event in accordance with an event execution instruction from the event execution instruction / time difference generation circuit.
前記イベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻と前記イベント実施クロック番号時刻との差分に基づいて、前記イベント実施器による実施結果を補正するイベント出力補正器を備えた
ことを特徴とする請求項32記載のイベント実施装置。
An event output corrector that corrects an execution result by the event implementer based on a difference between the event execution designation time calculated by the event execution instruction / time difference generation circuit and the event execution clock number time; 33. The event execution device according to claim 32.
前記イベント実施指示・時間差分生成回路により出力されたイベント実施指示を所定の遅延時間だけ遅延させるイベント実施指示遅延器と、
前記イベント実施指示遅延器により遅延されたイベント実施指示に従い、前記イベントを実施する少なくとも1つ以上の第2のイベント実施器を備えた
ことを特徴とする請求項32記載のイベント実施装置。
An event execution instruction delay unit for delaying the event execution instruction output by the event execution instruction / time difference generation circuit by a predetermined delay time;
The event execution device according to claim 32, further comprising at least one second event implementer that implements the event according to the event implementation instruction delayed by the event execution instruction delay unit.
前記イベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻と前記イベント実施クロック番号時刻との差分、及び、前記イベント実施指示遅延器による遅延時間に基づいて、前記第2のイベント実施器による実施結果を補正する第2のイベント出力補正器を備えた
ことを特徴とする請求項34記載のイベント実施装置。
Based on the difference between the event execution designation time calculated by the event execution instruction / time difference generation circuit and the event execution clock number time, and the delay time by the event execution instruction delay unit, the second event execution is performed. 35. The event execution device according to claim 34, further comprising a second event output correction unit that corrects an execution result by the unit.
複数の前記イベントを調整する全体イベント調整器と、
請求項29記載の第1のイベント実施指示・時間差分生成回路と、
前記第1のイベント実施指示・時間差分生成回路によるイベント実施指示に従い、前記イベントを実施する第1のイベント実施器と、
請求項29記載の少なくとも1つ以上の第2のイベント実施指示・時間差分生成回路と、
前記第2のイベント実施指示・時間差分生成回路によるイベント実施指示に従い、前記イベントを実施する第2のイベント実施器と、
を備えたことを特徴とするイベント実施装置。
An overall event coordinator for coordinating a plurality of said events;
A first event execution instruction / time difference generation circuit according to claim 29;
In accordance with an event execution instruction by the first event execution instruction / time difference generation circuit, a first event implementer that executes the event;
30. At least one second event execution instruction / time difference generation circuit according to claim 29;
A second event implementer that implements the event in accordance with an event implementation instruction by the second event execution instruction / time difference generation circuit;
An event execution device characterized by comprising:
複数の前記イベントを調整する全体イベント調整器と、
請求項30記載の第1のイベント実施指示・時間差分生成回路と、
前記第1のイベント実施指示・時間差分生成回路によるイベント実施指示に従い、前記イベントを実施する第1のイベント実施器と、
請求項30記載の少なくとも1つ以上の第2のイベント実施指示・時間差分生成回路と、
前記第2のイベント実施指示・時間差分生成回路によるイベント実施指示に従い、前記イベントを実施する第2のイベント実施器と、
を備えたことを特徴とするイベント実施装置。
An overall event coordinator for coordinating a plurality of said events;
A first event execution instruction / time difference generation circuit according to claim 30;
In accordance with an event execution instruction by the first event execution instruction / time difference generation circuit, a first event implementer that executes the event;
At least one second event execution instruction / time difference generation circuit according to claim 30;
A second event implementer that implements the event in accordance with an event implementation instruction by the second event execution instruction / time difference generation circuit;
An event execution device characterized by comprising:
前記第1のイベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻と前記イベント実施クロック番号時刻との差分、及び、前記第2のイベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻と前記イベント実施クロック番号時刻との差分に基づいて、前記第2のイベント実施器による実施結果を補正する第2のイベント出力補正器を備えた
ことを特徴とする請求項37記載のイベント実施装置。
The difference between the event execution designation time calculated by the first event execution instruction / time difference generation circuit and the event execution clock number time, and the second event execution instruction / time difference generation circuit. 38. A second event output corrector that corrects an execution result by the second event implementer based on a difference between the event implementation designation time and the event implementation clock number time. The event execution device described.
前記第1のイベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻と前記イベント実施クロック番号時刻との差分に基づいて、前記第1のイベント実施器による実施結果を補正する第1のイベント出力補正器を備えた
ことを特徴とする請求項37または請求項38記載のイベント実施装置。
A first correction of the execution result by the first event implementer based on the difference between the event execution designation time calculated by the first event execution instruction / time difference generation circuit and the event execution clock number time. The event execution device according to claim 37 or 38, further comprising:
前記イベント実施器は、
高周波信号を生成する送信機と、
前記送信機により生成された高周波信号を空間に放射する送信アンテナとを備えた
ことを特徴とする請求項31から請求項33のうちのいずれか1項記載のイベント実施装置。
The event implementer is:
A transmitter that generates a high-frequency signal;
The event execution device according to any one of claims 31 to 33, further comprising: a transmission antenna that radiates high-frequency signals generated by the transmitter to space.
前記イベント実施器は、
空間に飛び交う高周波信号を取り込む受信アンテナと、
前記受信アンテナにより取り込まれた高周波信号を受信処理する受信機とを備えた
ことを特徴とする請求項31から請求項33のうちのいずれか1項記載のイベント実施装置。
The event implementer is:
A receiving antenna that captures high-frequency signals flying into space;
The event execution device according to any one of claims 31 to 33, further comprising: a receiver that performs reception processing on a high-frequency signal captured by the reception antenna.
前記第1,2のイベント実施器のうち一方のイベント実施器は、
高周波信号を生成する送信機と、
前記送信機により生成された高周波信号を空間に放射する送信アンテナとを備え、
他方のイベント実施器は、
空間に飛び交う高周波信号を取り込む受信アンテナと、
前記受信アンテナにより取り込まれた高周波信号を受信処理する受信機とを備えた
ことを特徴とする請求項34から請求項39のうちのいずれか1項記載のイベント実施装置。
One of the first and second event implementers is:
A transmitter that generates a high-frequency signal;
A transmission antenna that radiates high-frequency signals generated by the transmitter into space;
The other event implementer is
A receiving antenna that captures high-frequency signals flying into space;
40. The event execution device according to any one of claims 34 to 39, further comprising: a receiver that receives and processes a high-frequency signal captured by the reception antenna.
複数のイベント全体を調整する全体イベント調整回路と、
前記全体イベント調整回路による調整結果に基づいて、個別にイベントを調整し、イベント実施指定時刻を設定する送信イベント調整回路と、
前記送信イベント調整回路により設定されたイベント実施指定時刻に基づいて動作する、請求項30記載の送信側のイベント実施指示・時間差分生成回路と、
前記送信側のイベント実施指示・時間差分生成回路によるイベント実施指示に従い、送信イベントを実施する送信側のイベント実施器と、
前記全体イベント調整回路による調整結果に基づいて、個別にイベントを調整し、イベント実施指定時刻を設定する受信イベント調整回路と、
前記受信イベント調整回路により設定されたイベント実施指定時刻に基づいて動作する、請求項30記載の受信側のイベント実施指示・時間差分生成回路と、
前記受信側のイベント実施指示・時間差分生成回路によるイベント実施指示に従い、受信イベントを実施する受信側のイベント実施器と、
前記送信側のイベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻とイベント実施クロック時刻との差分、及び、前記受信側のイベント実施指示・時間差分生成回路により算出されたイベント実施指定時刻とイベント実施クロック時刻との差分に基づいて、前記受信側のイベント実施器による実施結果を補正する受信信号補正器とを備えた
ことを特徴とするレーダ装置。
An overall event coordination circuit for coordinating multiple events,
A transmission event adjustment circuit that adjusts events individually based on the adjustment result by the overall event adjustment circuit and sets an event execution designated time;
The event execution instruction / time difference generation circuit on the transmission side according to claim 30, which operates based on an event execution designation time set by the transmission event adjustment circuit;
In accordance with the event execution instruction by the transmission side event execution instruction and the time difference generation circuit, the transmission side event implementer for executing the transmission event;
Based on the adjustment result by the whole event adjustment circuit, the reception event adjustment circuit for adjusting the event individually and setting the event execution designated time,
The event execution instruction / time difference generation circuit on the reception side according to claim 30, which operates based on the event execution designation time set by the reception event adjustment circuit;
In accordance with the event execution instruction by the reception side event execution instruction and time difference generation circuit, the reception side event implementer for executing the reception event;
The difference between the event execution designation time calculated by the event execution instruction / time difference generation circuit on the transmission side and the event execution clock time, and the event execution calculated by the event execution instruction / time difference generation circuit on the reception side A radar apparatus, comprising: a reception signal corrector that corrects an execution result by the event execution unit on the reception side based on a difference between a designated time and an event execution clock time.
前記送信イベント調整回路は、
観測対象及び送受信の位置に基づいて、イベント実施指定時刻を設定する送信時刻設定回路を備えた
ことを特徴とする請求項43記載のレーダ装置。
The transmission event adjustment circuit includes:
44. The radar apparatus according to claim 43, further comprising a transmission time setting circuit that sets an event execution designation time based on an observation target and a transmission / reception position.
前記送信イベント調整回路は、
自己の位置及び運動を計測する自己位置運動計測回路と、
前記自己位置運動計測回路により計測された自己の位置及び運動に基づいて、未来の各時刻における自己の位置を予測する各時刻自己位置予測回路とを備え、
前記送信時刻設定回路は、前記各時刻自己位置予測回路により予測された各時刻における自己の位置も考慮して、イベント実施指定時刻を設定する
ことを特徴とする請求項44記載のレーダ装置。
The transmission event adjustment circuit includes:
A self-position movement measuring circuit for measuring self position and movement;
Each time self-position prediction circuit for predicting the position of the self at each time in the future based on the position and movement of the self measured by the self-position movement measurement circuit,
45. The radar apparatus according to claim 44, wherein the transmission time setting circuit sets the event execution designation time in consideration of the position of each time predicted by the time self-position prediction circuit.
前記受信イベント調整回路は、
観測対象及び送受信の位置、及び、前記送信イベント調整回路により設定されたイベント実施指定時刻に基づいて、イベント実施指定時刻を設定する受信時刻設定回路を備えた
ことを特徴とする請求項44または請求項45記載のレーダ装置。
The reception event adjustment circuit includes:
45. A reception time setting circuit for setting an event execution specified time based on an observation target and a transmission / reception position and an event execution specified time set by the transmission event adjustment circuit. Item 46. The radar device according to Item 45.
前記受信イベント調整回路は、
自己の位置及び運動を計測する自己位置運動計測回路と、
前記自己位置運動計測回路により計測された自己の位置及び運動に基づいて、未来の各時刻における自己の位置を予測する各時刻自己位置予測回路とを備え、
前記受信時刻設定回路は、前記各時刻自己位置予測回路により予測された各時刻における自己の位置も考慮して、イベント実施指定時刻を設定する
ことを特徴とする請求項46記載のレーダ装置。
The reception event adjustment circuit includes:
A self-position movement measuring circuit for measuring self position and movement;
Each time self-position prediction circuit for predicting the position of the self at each time in the future based on the position and movement of the self measured by the self-position movement measurement circuit,
47. The radar apparatus according to claim 46, wherein the reception time setting circuit sets an event execution designated time in consideration of the position of the terminal at each time predicted by the time self-position prediction circuit.
請求項30記載のイベント実施指示・時間差分生成回路と、
前記イベント実施指示・時間差分生成回路からのイベント実施指示に従い、送信イベントを実施する送信側のイベント実施器と、
前記イベント実施指示・時間差分生成回路により出力されたイベント実施指示を所定の遅延時間だけ遅延させるイベント実施指示遅延器と、
前記イベント実施指示遅延器により遅延されたイベント実施指示に従い、受信イベントを実施する受信側のイベント実施器と、
前記イベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻と前記イベント実施クロック番号時刻との差分、及び、前記イベント実施指示遅延器による遅延時間に基づいて、前記受信側のイベント実施器による実施結果を補正する受信信号補正器とを備えた
ことを特徴とするレーダ装置。
An event execution instruction / time difference generation circuit according to claim 30;
In accordance with an event execution instruction from the event execution instruction / time difference generation circuit, an event implementer on the transmission side for executing a transmission event;
An event execution instruction delay unit for delaying the event execution instruction output by the event execution instruction / time difference generation circuit by a predetermined delay time;
In accordance with the event execution instruction delayed by the event execution instruction delay unit, a receiving side event implementer that implements a reception event;
Based on the difference between the event execution designation time calculated by the event execution instruction / time difference generation circuit and the event execution clock number time, and the delay time by the event execution instruction delay unit, the event execution on the receiving side A radar apparatus comprising: a received signal corrector that corrects an implementation result by the detector.
複数のイベント全体を調整する全体イベント調整回路と、
前記全体イベント調整回路による調整結果に基づいて、個別にイベントを調整し、イベント実施指定時刻を設定する送信イベント調整回路と、
前記送信イベント調整回路により設定されたイベント実施指定時刻に基づいて動作する、請求項30記載の送信側のイベント実施指示・時間差分生成回路と、
前記送信側のイベント実施指示・時間差分生成回路によるイベント実施指示に従い、送信イベントを実施する送信側のイベント実施器と、
前記全体イベント調整回路による調整結果に基づいて、個別にイベントを調整し、イベント実施指定時刻を設定する受信イベント調整回路と、
前記受信イベント調整回路により設定されたイベント実施指定時刻に基づいて動作する、請求項30記載の受信側のイベント実施指示・時間差分生成回路と、
前記受信側のイベント実施指示・時間差分生成回路によるイベント実施指示に従い、受信イベントを実施する受信側のイベント実施器と、
前記送信側のイベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻とイベント実施クロック時刻との差分、及び、前記受信側のイベント実施指示・時間差分生成回路により算出されたイベント実施指定時刻とイベント実施クロック時刻との差分に基づいて、前記受信側のイベント実施器による実施結果を補正する受信信号補正器とを備えた
ことを特徴とする通信装置。
An overall event coordination circuit for coordinating multiple events,
A transmission event adjustment circuit that adjusts events individually based on the adjustment result by the overall event adjustment circuit and sets an event execution designated time;
The event execution instruction / time difference generation circuit on the transmission side according to claim 30, which operates based on an event execution designation time set by the transmission event adjustment circuit;
In accordance with the event execution instruction by the transmission side event execution instruction and the time difference generation circuit, the transmission side event implementer for executing the transmission event;
Based on the adjustment result by the whole event adjustment circuit, the reception event adjustment circuit for adjusting the event individually and setting the event execution designated time,
The event execution instruction / time difference generation circuit on the reception side according to claim 30, which operates based on the event execution designation time set by the reception event adjustment circuit;
In accordance with the event execution instruction by the reception side event execution instruction and time difference generation circuit, the reception side event implementer for executing the reception event;
The difference between the event execution designation time calculated by the event execution instruction / time difference generation circuit on the transmission side and the event execution clock time, and the event execution calculated by the event execution instruction / time difference generation circuit on the reception side A communication apparatus comprising: a reception signal corrector that corrects an execution result by the event execution device on the reception side based on a difference between a designated time and an event execution clock time.
請求項30記載のイベント実施指示・時間差分生成回路と、
前記イベント実施指示・時間差分生成回路からのイベント実施指示に従い、送信イベントを実施する送信側のイベント実施器と、
前記イベント実施指示・時間差分生成回路により出力されたイベント実施指示を所定の遅延時間だけ遅延させるイベント実施指示遅延器と、
前記イベント実施指示遅延器により遅延されたイベント実施指示に従い、受信イベントを実施する受信側のイベント実施器と、
前記イベント実施指示・時間差分生成回路により算出された前記イベント実施指定時刻と前記イベント実施クロック番号時刻との差分、及び、前記イベント実施指示遅延器による遅延時間に基づいて、前記受信側のイベント実施器による実施結果を補正する受信信号補正器とを備えた
ことを特徴とする通信装置。
An event execution instruction / time difference generation circuit according to claim 30;
In accordance with an event execution instruction from the event execution instruction / time difference generation circuit, an event implementer on the transmission side for executing a transmission event;
An event execution instruction delay unit for delaying the event execution instruction output by the event execution instruction / time difference generation circuit by a predetermined delay time;
In accordance with the event execution instruction delayed by the event execution instruction delay unit, a receiving side event implementer that implements a reception event;
Based on the difference between the event execution designation time calculated by the event execution instruction / time difference generation circuit and the event execution clock number time, and the delay time by the event execution instruction delay unit, the event execution on the receiving side A communication apparatus comprising: a received signal corrector that corrects an implementation result by the receiver.
JP2012102897A 2012-04-27 2012-04-27 Clock number / time correspondence circuit, designated clock time generation circuit, event execution instruction / time difference generation circuit, event execution apparatus, radar apparatus, and communication apparatus Expired - Fee Related JP5858861B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012102897A JP5858861B2 (en) 2012-04-27 2012-04-27 Clock number / time correspondence circuit, designated clock time generation circuit, event execution instruction / time difference generation circuit, event execution apparatus, radar apparatus, and communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012102897A JP5858861B2 (en) 2012-04-27 2012-04-27 Clock number / time correspondence circuit, designated clock time generation circuit, event execution instruction / time difference generation circuit, event execution apparatus, radar apparatus, and communication apparatus

Publications (2)

Publication Number Publication Date
JP2013231636A true JP2013231636A (en) 2013-11-14
JP5858861B2 JP5858861B2 (en) 2016-02-10

Family

ID=49678205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012102897A Expired - Fee Related JP5858861B2 (en) 2012-04-27 2012-04-27 Clock number / time correspondence circuit, designated clock time generation circuit, event execution instruction / time difference generation circuit, event execution apparatus, radar apparatus, and communication apparatus

Country Status (1)

Country Link
JP (1) JP5858861B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017212636A1 (en) * 2016-06-10 2017-12-14 三菱電機株式会社 Position measurement system, position measurement device, and reception device
JP2018063142A (en) * 2016-10-12 2018-04-19 三菱重工業株式会社 Motion parameter estimation device, motion parameter estimation method and program
KR20180085076A (en) * 2014-09-30 2018-07-25 바야르 이미징 리미티드 Reference signal distribution in multi-module systems
US10769239B2 (en) 2014-11-26 2020-09-08 Maritime Radar Systems Limited System for monitoring a maritime environment

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146166A (en) * 1994-11-24 1996-06-07 Advantest Corp Reference frequency generating device
JP2005331461A (en) * 2004-05-21 2005-12-02 Seiko Epson Corp Radio-controlled timepiece, its control method, its control program, and storage medium
JP2008203106A (en) * 2007-02-21 2008-09-04 Nec Corp Portable terminal apparatus, time display method used for same, and program thereof
JP2010134942A (en) * 2007-07-20 2010-06-17 Epson Toyocom Corp Real-time clock and data recording method of real-time clock
JP2011196872A (en) * 2010-03-19 2011-10-06 Mitsubishi Electric Corp Image radar system
JP2011214937A (en) * 2010-03-31 2011-10-27 Sogo Keibi Hosho Co Ltd Program and apparatus
JP2011252742A (en) * 2010-06-01 2011-12-15 Seiko Precision Inc Time correction apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146166A (en) * 1994-11-24 1996-06-07 Advantest Corp Reference frequency generating device
JP2005331461A (en) * 2004-05-21 2005-12-02 Seiko Epson Corp Radio-controlled timepiece, its control method, its control program, and storage medium
JP2008203106A (en) * 2007-02-21 2008-09-04 Nec Corp Portable terminal apparatus, time display method used for same, and program thereof
JP2010134942A (en) * 2007-07-20 2010-06-17 Epson Toyocom Corp Real-time clock and data recording method of real-time clock
JP2011196872A (en) * 2010-03-19 2011-10-06 Mitsubishi Electric Corp Image radar system
JP2011214937A (en) * 2010-03-31 2011-10-27 Sogo Keibi Hosho Co Ltd Program and apparatus
JP2011252742A (en) * 2010-06-01 2011-12-15 Seiko Precision Inc Time correction apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180085076A (en) * 2014-09-30 2018-07-25 바야르 이미징 리미티드 Reference signal distribution in multi-module systems
KR102282475B1 (en) * 2014-09-30 2021-07-27 바야르 이미징 리미티드 Reference signal distribution in multi-module systems
US11108428B2 (en) 2014-09-30 2021-08-31 Vayyar Imaging Ltd. Reference signal distribution in multi-module systems
US10769239B2 (en) 2014-11-26 2020-09-08 Maritime Radar Systems Limited System for monitoring a maritime environment
WO2017212636A1 (en) * 2016-06-10 2017-12-14 三菱電機株式会社 Position measurement system, position measurement device, and reception device
JPWO2017212636A1 (en) * 2016-06-10 2018-10-11 三菱電機株式会社 Position measuring system, position measuring device and receiving device
JP2018063142A (en) * 2016-10-12 2018-04-19 三菱重工業株式会社 Motion parameter estimation device, motion parameter estimation method and program

Also Published As

Publication number Publication date
JP5858861B2 (en) 2016-02-10

Similar Documents

Publication Publication Date Title
US10833840B2 (en) Methods for nanosecond-scale time synchronization over a network
US11632226B1 (en) Frequency and gain calibration for time synchronization in a network
US11656325B2 (en) Methods and apparatus to realize scalable antenna arrays with large aperture
KR102132152B1 (en) Method and system of timing and localizing a radio signal
CN111065937A (en) Method and system for correcting frequency or phase of local signal generated using local oscillator
KR101179135B1 (en) Apparatus and method for generating gps time
CA3016332A1 (en) Position estimation in a low earth orbit satellite communications system
Behner et al. Synchronization and processing in the HITCHHIKER bistatic SAR experiment
JP5858861B2 (en) Clock number / time correspondence circuit, designated clock time generation circuit, event execution instruction / time difference generation circuit, event execution apparatus, radar apparatus, and communication apparatus
CN111149018A (en) Method and system for calibrating system parameters
Liang et al. The processing framework and experimental verification for the noninterrupted synchronization scheme of LuTan-1
US11269054B2 (en) Partially coordinated radar system
JP6324327B2 (en) Passive radar equipment
JP2017524957A (en) Method and apparatus for synchronizing dynamic location network in time series
JP2010175457A (en) Radar apparatus
CN108732598B (en) GNSS receiver and time determination method thereof
JP6130195B2 (en) Radar system
JP2017161358A (en) Radar device
US11397260B2 (en) System and method for radar imaging for antennas with position ambiguities
KR101742057B1 (en) Method for measuring distance of object target for millimeter wave seeker
CN110149197A (en) A kind of high-precise synchronization method and synchronization system for clock system
RU2383914C1 (en) Method of synchronising watches and device for realising said method
EP3748401A1 (en) System and method for position determination of a stationary gnss receiver using a distributed time signal
JP7007806B2 (en) Terrestrial positioning system
JP6461041B2 (en) Synchronization signal generation system, phase difference calculation device, and synchronization signal generation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5858861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees