JP2013227219A - Dielectric ceramic and laminated ceramic capacitor - Google Patents

Dielectric ceramic and laminated ceramic capacitor Download PDF

Info

Publication number
JP2013227219A
JP2013227219A JP2013122291A JP2013122291A JP2013227219A JP 2013227219 A JP2013227219 A JP 2013227219A JP 2013122291 A JP2013122291 A JP 2013122291A JP 2013122291 A JP2013122291 A JP 2013122291A JP 2013227219 A JP2013227219 A JP 2013227219A
Authority
JP
Japan
Prior art keywords
dielectric ceramic
dielectric
capacitor
tio
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013122291A
Other languages
Japanese (ja)
Other versions
JP5729419B2 (en
Inventor
Shinichi Yamaguchi
晋一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013122291A priority Critical patent/JP5729419B2/en
Publication of JP2013227219A publication Critical patent/JP2013227219A/en
Application granted granted Critical
Publication of JP5729419B2 publication Critical patent/JP5729419B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a laminated ceramic capacitor including a dielectric ceramic layer which can obtain a long high temperature load life, a small life variation, a large capacity, high electric insulation and good capacity-temperature characteristics even when it is made thin and imparted with a high electric field intensity.SOLUTION: As a dielectric ceramic constituting a dielectric ceramic layer 2 of a laminated ceramic capacitor 1, a dielectric ceramic represented by 100(BaCa)TiO+aMgO+bVO+cReO+dMnO+eSiO(Re is at least one selected among Y, La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm and Yb) and satisfying each condition of 0.05≤x≤0.15, 0.01≤a≤0.1, 0.05≤b≤0.5, 1.0≤c≤5.0, 0.1≤d≤1.0, 0.5≤e≤2.5, and 0.990≤m≤1.030, wherein Re which does not form a solid solution in the whole of crystal grains, is used.

Description

この発明は、誘電体セラミックおよび積層セラミックコンデンサに関するもので、特に、積層セラミックコンデンサの小型化かつ大容量化を図るのに適した誘電体セラミックおよびこの誘電体セラミックを用いて構成される積層セラミックコンデンサに関するものである。   BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric ceramic and a multilayer ceramic capacitor, and in particular, a dielectric ceramic suitable for reducing the size and capacity of a multilayer ceramic capacitor and a multilayer ceramic capacitor configured using the dielectric ceramic It is about.

積層セラミックコンデンサに備える誘電体セラミック層を構成するために用いられる誘電体セラミックにおいて、高い誘電率を得るため、その主成分としては、BaTiO系化合物が用いられている。特に、BaTiOにおけるBaの一部をCaで置換した(Ba,Ca)TiOによれば、高い信頼性(高温負荷寿命特性)および良好な容量温度特性を得ることができる。 In order to obtain a high dielectric constant in a dielectric ceramic used to constitute a dielectric ceramic layer provided in a multilayer ceramic capacitor, a BaTiO 3 -based compound is used as a main component. In particular, according to (Ba, Ca) TiO 3 in which a part of Ba in BaTiO 3 is substituted with Ca, high reliability (high temperature load life characteristics) and good capacity-temperature characteristics can be obtained.

ところで、積層セラミックコンデンサに対する近年の小型化かつ大容量化への要求は、極めて厳しくなっている。たとえば、誘電体セラミック層の厚みについては、1μm以下にまで薄くすることが要求されている。その結果、誘電体セラミック層に加わる電界強度は上昇の一途を辿っており、信頼性確保のための設計は益々厳しくなっている。   By the way, the recent demands for miniaturization and large capacity of multilayer ceramic capacitors have become extremely severe. For example, the thickness of the dielectric ceramic layer is required to be reduced to 1 μm or less. As a result, the electric field strength applied to the dielectric ceramic layer is steadily increasing, and the design for ensuring reliability has become increasingly severe.

上述した課題を解決するための一手段として、たとえば特開2005−194138号公報(特許文献1)には、誘電体セラミックにおいて、V等の種々の元素を一定量添加することが提案されている。   As a means for solving the above-described problems, for example, Japanese Patent Laying-Open No. 2005-194138 (Patent Document 1) proposes to add a certain amount of various elements such as V in a dielectric ceramic. .

上記特許文献1において提案される誘電体セラミックは、より詳細には、組成式:100(Ba1−xCaTiO+aMnO+bV+cSiO+dRe(ただし、Reは、Y、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbの中から選ばれる少なくとも1種の金属元素)で表わされ、x、m、a、b、c、およびdは、それぞれ、0.030≦x≦0.20、0.990≦m≦1.030、0.010≦a≦5.0、0.050≦b≦2.5、0.20≦c≦8.0、および0.050≦d≦2.5の各条件を満たす。 Dielectric ceramic proposed in Patent Document 1, more specifically, the composition formula: 100 (Ba 1-x Ca x) m TiO 3 + aMnO + bV 2 O 5 + cSiO 2 + dRe 2 O 3 ( however, Re is, Y , La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm and Yb), and x, m, a, b, c and d are , 0.030 ≦ x ≦ 0.20, 0.990 ≦ m ≦ 1.030, 0.010 ≦ a ≦ 5.0, 0.050 ≦ b ≦ 2.5, 0.20 ≦ c ≦ 8, respectively. 0.0 and 0.050 ≦ d ≦ 2.5 are satisfied.

しかし、上記誘電体セラミックには、次のような課題があることがわかった。この誘電体セラミックは、グレイン径のばらつきが大きくなるため、これが積層セラミックコンデンサにおいて用いられたとき、誘電体セラミック層が厚み1μm程度と薄層化されながら、たとえば15kV/mm以上と高い電界強度が付与されると、高温負荷寿命が短くなるとともに、寿命ばらつきが大きくなるという課題があることがわかった。   However, it has been found that the dielectric ceramic has the following problems. Since this dielectric ceramic has a large variation in grain diameter, when this dielectric ceramic is used in a multilayer ceramic capacitor, the dielectric ceramic layer is thinned to a thickness of about 1 μm, and has a high electric field strength of, for example, 15 kV / mm or more. It has been found that there is a problem that, when applied, the high temperature load life becomes shorter and the life variation becomes larger.

特開2005−194138号公報JP 2005-194138 A

そこで、この発明の目的は、上述したような課題を解決することができる誘電体セラミックおよびこの誘電体セラミックを用いて構成される積層セラミックコンデンサを提供しようとすることである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a dielectric ceramic that can solve the above-described problems and a multilayer ceramic capacitor configured using the dielectric ceramic.

上述した技術的課題を解決するため、この発明に係る誘電体セラミックは、組成式:100(Ba1−xCa)TiO+aMgO+bVO5/2で表わされるものであって、上記組成式中のx、a、およびbは、それぞれ、
0.05≦x≦0.15、
0.01≦a≦0.1、および
0.05≦b≦0.5
の各条件を満たすとともに、
Re(Reは、Y、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbの中から選ばれる少なくとも1種の金属元素)が、結晶粒子の全体には固溶していない、
ことを特徴としている。
In order to solve the technical problem described above, a dielectric ceramic according to the present invention is represented by a composition formula: 100 (Ba 1-x Ca x ) TiO 3 + aMgO + bVO 5/2 , x, a, and b are respectively
0.05 ≦ x ≦ 0.15,
0.01 ≦ a ≦ 0.1, and 0.05 ≦ b ≦ 0.5
While satisfying each condition of
Re (Re is at least one metal element selected from Y, La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, and Yb) is dissolved in the entire crystal particle. Absent,
It is characterized by that.

この発明に係る誘電体セラミックは、より好ましい実施形態では、組成式:100(Ba1−xCaTiO+aMgO+bVO5/2+cReO3/2+dMnO+eSiOで表わされるものであって、上記Reは、Y、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbの中から選ばれる少なくとも1種の金属元素であり、上記組成式中のx、a、b、c、d、e、およびmは、それぞれ、
0.05≦x≦0.15、
0.01≦a≦0.1、
0.05≦b≦0.5、
1.0≦c≦5.0、
0.1≦d≦1.0、
0.5≦e≦2.5、および
0.990≦m≦1.030
の各条件を満たすとともに、
上記Reは、結晶粒子の全体には固溶していない、
ことを特徴としている。
In a more preferred embodiment, the dielectric ceramic according to the present invention is represented by the composition formula: 100 (Ba 1−x Ca x ) m TiO 3 + aMgO + bVO 5/2 + cReO 3/2 + dMnO + eSiO 2. Is at least one metal element selected from Y, La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, and Yb, and x, a, b, c, d, e, and m are respectively
0.05 ≦ x ≦ 0.15,
0.01 ≦ a ≦ 0.1,
0.05 ≦ b ≦ 0.5,
1.0 ≦ c ≦ 5.0,
0.1 ≦ d ≦ 1.0,
0.5 ≦ e ≦ 2.5, and 0.990 ≦ m ≦ 1.030
While satisfying each condition of
The above Re is not dissolved in the entire crystal grain.
It is characterized by that.

この発明は、また、積層された複数の誘電体セラミック層、および誘電体セラミック層間の特定の界面に沿って形成された複数の内部電極をもって構成される、コンデンサ本体と、コンデンサ本体の外表面上の互いに異なる位置に形成され、かつ内部電極の特定のものに電気的に接続される、複数の外部電極とを備える、積層セラミックコンデンサにも向けられる。   The present invention also includes a capacitor body comprising a plurality of laminated dielectric ceramic layers and a plurality of internal electrodes formed along a specific interface between the dielectric ceramic layers, and an outer surface of the capacitor body. And a plurality of external electrodes that are formed at different positions and are electrically connected to a specific one of the internal electrodes.

この発明に係る積層セラミックコンデンサは、誘電体セラミック層が、上述した本発明に係る誘電体セラミックからなることを特徴としている。   The multilayer ceramic capacitor according to the present invention is characterized in that the dielectric ceramic layer is made of the dielectric ceramic according to the present invention described above.

この発明に係る誘電体セラミックによれば、グレイン径のばらつきを小さくすることができる。よって、この誘電体セラミックが積層セラミックコンデンサにおいて用いられたとき、誘電体セラミック層が厚み1μm程度と薄層化されながら、たとえば15kV/mm以上と高い電界強度が付与されても、良好な高温負荷寿命特性を得ることができる。すなわち、高温負荷寿命が長く、かつ寿命ばらつきを小さくすることができる。   According to the dielectric ceramic according to the present invention, the variation in grain diameter can be reduced. Therefore, when this dielectric ceramic is used in a multilayer ceramic capacitor, even when a high electric field strength of, for example, 15 kV / mm or more is applied while the dielectric ceramic layer is thinned to a thickness of about 1 μm, a good high temperature load is achieved. Lifetime characteristics can be obtained. That is, the high temperature load life is long and the life variation can be reduced.

特に、この発明に係る誘電体セラミックのより好ましい実施形態によれば、上記の効果に加えて、たとえば3000以上といった高い比誘電率、たとえば室温で10V/1.2μmの電界強度下における比抵抗logρが10.5Ω・m以上といった高い電気絶縁性、および−55℃〜+125℃での容量変化率が±15%以内といった良好な容量温度特性を得ることができる。   In particular, according to a more preferred embodiment of the dielectric ceramic according to the present invention, in addition to the above effect, a specific dielectric constant logρ, for example, at a high relative dielectric constant of, for example, 3000 or more, for example, at room temperature of 10 V / 1.2 μm under electric field strength. Can be obtained as high electrical insulation as 10.5 Ω · m or more and good capacity-temperature characteristics such that the rate of change in capacity at −55 ° C. to + 125 ° C. is within ± 15%.

この発明に係る誘電体セラミックを用いて構成される積層セラミックコンデンサ1を図解的に示す断面図である。1 is a cross-sectional view schematically showing a multilayer ceramic capacitor 1 configured using a dielectric ceramic according to the present invention.

図1を参照して、まず、この発明に係る誘電体セラミックが適用される積層セラミックコンデンサ1について説明する。   With reference to FIG. 1, first, a multilayer ceramic capacitor 1 to which a dielectric ceramic according to the present invention is applied will be described.

積層セラミックコンデンサ1は、積層された複数の誘電体セラミック層2と誘電体セラミック層2間の特定の界面に沿って形成される複数の内部電極3および4とをもって構成される、コンデンサ本体5を備えている。内部電極3および4は、たとえばNiを主成分としている。   A multilayer ceramic capacitor 1 includes a capacitor body 5 including a plurality of laminated dielectric ceramic layers 2 and a plurality of internal electrodes 3 and 4 formed along a specific interface between the dielectric ceramic layers 2. I have. The internal electrodes 3 and 4 are mainly composed of Ni, for example.

コンデンサ本体5の外表面上の互いに異なる位置には、第1および第2の外部電極6および7が形成される。外部電極6および7は、たとえばAgまたはCuを主成分としている。図示しないが、外部電極6および7上に、必要に応じて、めっき膜が形成される。めっき膜は、たとえば、Niめっき膜およびその上に形成されるSnめっき膜から構成される。   First and second external electrodes 6 and 7 are formed at different positions on the outer surface of the capacitor body 5. The external electrodes 6 and 7 are mainly composed of Ag or Cu, for example. Although not shown, a plating film is formed on the external electrodes 6 and 7 as necessary. The plating film is composed of, for example, a Ni plating film and a Sn plating film formed thereon.

図1に示した積層セラミックコンデンサ1では、第1および第2の外部電極6および7は、コンデンサ本体5の互いに対向する各端面上に形成される。内部電極3および4は、第1の外部電極6に電気的に接続される複数の第1の内部電極3と第2の外部電極7に電気的に接続される複数の第2の内部電極4とがあり、これら第1および第2の内部電極3および4は、積層方向に見て交互に配置されている。   In the monolithic ceramic capacitor 1 shown in FIG. 1, the first and second external electrodes 6 and 7 are formed on the end surfaces of the capacitor body 5 facing each other. The internal electrodes 3 and 4 are a plurality of first internal electrodes 3 electrically connected to the first external electrode 6 and a plurality of second internal electrodes 4 electrically connected to the second external electrode 7. The first and second internal electrodes 3 and 4 are alternately arranged as viewed in the stacking direction.

なお、積層セラミックコンデンサ1は、2個の外部電極6および7を備える2端子型のものであっても、多数の外部電極を備える多端子型のものであってもよい。   The multilayer ceramic capacitor 1 may be a two-terminal type including two external electrodes 6 and 7 or a multi-terminal type including a large number of external electrodes.

このような積層セラミックコンデンサ1において、誘電体セラミック層2は、組成式:100(Ba1−xCa)TiO+aMgO+bVO5/2で表わされ、x、a、およびbは、それぞれ、
0.05≦x≦0.15、
0.01≦a≦0.1、および
0.05≦b≦0.5
の各条件を満たすとともに、
Re(Reは、Y、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbの中から選ばれる少なくとも1種の金属元素)が、結晶粒子の全体には固溶していない、
誘電体セラミックから構成される。
In such a multilayer ceramic capacitor 1, the dielectric ceramic layer 2 is represented by a composition formula: 100 (Ba 1-x Ca x ) TiO 3 + aMgO + bVO 5/2 , and x, a, and b are respectively
0.05 ≦ x ≦ 0.15,
0.01 ≦ a ≦ 0.1, and 0.05 ≦ b ≦ 0.5
While satisfying each condition of
Re (Re is at least one metal element selected from Y, La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, and Yb) is dissolved in the entire crystal particle. Absent,
Constructed from dielectric ceramic.

この誘電体セラミックによれば、グレイン径のばらつきを小さくすることができる。よって、誘電体セラミック層2が厚み1μm程度と薄層化されながら、たとえば15kV/mm以上と高い電界強度が付与されても、積層セラミックコンデンサ1において、良好な高温負荷寿命特性を得ることができる。   According to this dielectric ceramic, variation in grain diameter can be reduced. Therefore, even when the dielectric ceramic layer 2 is thinned to a thickness of about 1 μm and a high electric field strength of, for example, 15 kV / mm or more is applied, the multilayer ceramic capacitor 1 can obtain good high temperature load life characteristics. .

誘電体セラミックに含まれるVは、信頼性向上に有利ではあるが、BaTiOに固溶しやすく、グレイン径のばらつきを発生させやすい。他方、Mgは、粒成長を抑制するための添加物として一般的に用いられている。Mgの添加量が多いほど、粒成長抑制効果は大きく、また、焼結温度は高くなる。そのため、逆にグレイン径のばらつきが大きくなる場合がある。特に、誘電体セラミック層2が厚み1μm程度と薄層化されながら、たとえば15kV/mm以上と高い電界強度が付与される場合、グレイン径のばらつきによる信頼性への悪影響が大きくなると考えられる。 V contained in the dielectric ceramic is advantageous for improving the reliability, but is easily dissolved in BaTiO 3 and tends to cause variations in grain diameter. On the other hand, Mg is generally used as an additive for suppressing grain growth. The greater the amount of Mg added, the greater the effect of suppressing grain growth and the higher the sintering temperature. Therefore, on the contrary, there is a case where the variation in grain diameter becomes large. In particular, when a high electric field strength of, for example, 15 kV / mm or more is applied while the dielectric ceramic layer 2 is thinned to a thickness of about 1 μm, it is considered that adverse effects on reliability due to variations in grain diameter are increased.

これに対して、上述の組成のように、(Ba,Ca)TiOの100モル部に対して、Mgを0.1モル部以下というように微量添加すると、粒成長の抑制だけでなく、焼結温度の低温化も可能となる。前者の粒成長の抑制作用は、Mgの一般的に知られている作用であるが、後者の焼結温度の低温化作用は、上述したようなMgの一般的に知られている作用とは逆の作用である。しかしながら、Mgの添加量を0.1モル部以下というように抑えることにより、粒成長の抑制作用と焼結温度の低温化作用とを両立させることができる。 On the other hand, as described above, when a small amount of Mg such as 0.1 mol part or less is added to 100 mol part of (Ba, Ca) TiO 3 , not only the suppression of grain growth, It is also possible to lower the sintering temperature. The former grain growth suppressing action is a generally known action of Mg, but the latter lowering of the sintering temperature is the above-mentioned generally known action of Mg. The reverse effect. However, by suppressing the amount of Mg added to 0.1 mol part or less, it is possible to achieve both the effect of suppressing grain growth and the effect of lowering the sintering temperature.

その結果、前述したように、誘電体セラミック層2を構成する誘電体セラミックのグレイン径のばらつきを小さくすることができるとともに、誘電体セラミック層2においてポアを生じさせることなく、すなわち、誘電体セラミック層2を緻密化することができ、よって、前述したように、積層セラミックコンデンサ1において、良好な高温負荷寿命特性を得ることができる。   As a result, as described above, the variation in the grain diameter of the dielectric ceramic constituting the dielectric ceramic layer 2 can be reduced, and pores are not generated in the dielectric ceramic layer 2, that is, the dielectric ceramic. The layer 2 can be densified, and as described above, good high temperature load life characteristics can be obtained in the multilayer ceramic capacitor 1.

なお、(Ba,Ca)TiOにMgを微量添加することにより、上述のように、焼結温度を低温化できる理由は不明である。 The reason why the sintering temperature can be lowered by adding a small amount of Mg to (Ba, Ca) TiO 3 is unknown as described above.

より好ましい実施形態では、誘電体セラミック層2は、組成式:100(Ba1−xCaTiO+aMgO+bVO5/2+cReO3/2+dMnO+eSiOで表わされ、Reは、Y、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbの中から選ばれる少なくとも1種の金属元素であり、x、a、b、c、d、e、およびmは、それぞれ、
0.05≦x≦0.15、
0.01≦a≦0.1、
0.05≦b≦0.5、
1.0≦c≦5.0、
0.1≦d≦1.0、
0.5≦e≦2.5、および
0.990≦m≦1.030
の各条件を満たすとともに、
上記Reは、結晶粒子の全体には固溶していない、
誘電体セラミックから構成される。
In a more preferred embodiment, the dielectric ceramic layer 2 is represented by the composition formula: 100 (Ba 1-x Ca x ) m TiO 3 + aMgO + bVO 5/2 + cReO 3/2 + dMnO + eSiO 2 , where Re is Y, La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm and at least one metal element selected from Yb, and x, a, b, c, d, e, and m are respectively
0.05 ≦ x ≦ 0.15,
0.01 ≦ a ≦ 0.1,
0.05 ≦ b ≦ 0.5,
1.0 ≦ c ≦ 5.0,
0.1 ≦ d ≦ 1.0,
0.5 ≦ e ≦ 2.5, and 0.990 ≦ m ≦ 1.030
While satisfying each condition of
The above Re is not dissolved in the entire crystal grain.
Constructed from dielectric ceramic.

上記のより好ましい実施形態に係る誘電体セラミックによれば、上記の効果に加えて、積層セラミックコンデンサ1において、たとえば3000以上といった高い比誘電率、たとえば室温で10V/1.2μmの電界強度下における比抵抗logρが10.5Ω・m以上といった高い電気絶縁性、および−55℃〜+125℃での容量変化率が±15%以内といった良好な容量温度特性を得ることができる。   According to the dielectric ceramic according to the more preferred embodiment described above, in addition to the above effects, the multilayer ceramic capacitor 1 has a high relative dielectric constant of, for example, 3000 or more, for example, at room temperature under an electric field strength of 10 V / 1.2 μm. It is possible to obtain a high electrical insulation property such that the specific resistance log ρ is 10.5 Ω · m or more and a good capacitance temperature characteristic such that the capacitance change rate at −55 ° C. to + 125 ° C. is within ± 15%.

なお、上記のより好ましい実施形態に係る誘電体セラミックは、特に積層セラミックコンデンサ1において有利に用いられる。もちろん、積層セラミックコンデンサ1において、上記のより好ましい実施形態に係る誘電体セラミック以外の前述した組成式:100(Ba1−xCa)TiO+aMgO+bVO5/2で表わされる誘電体セラミックを用いることも可能である。また、たとえば単層のセラミックコンデンサの場合には、上記のより好ましい実施形態に係る誘電体セラミック以外の組成式:100(Ba1−xCa)TiO+aMgO+bVO5/2で表わされる誘電体セラミックを用いれば十分であると言える。 The dielectric ceramic according to the more preferable embodiment is advantageously used particularly in the multilayer ceramic capacitor 1. Of course, in the multilayer ceramic capacitor 1, a dielectric ceramic represented by the above-described composition formula: 100 (Ba 1-x Ca x ) TiO 3 + aMgO + bVO 5/2 other than the dielectric ceramic according to the more preferable embodiment is used. Is also possible. For example, in the case of a single-layer ceramic capacitor, a dielectric ceramic represented by a composition formula other than the dielectric ceramic according to the more preferable embodiment: 100 (Ba 1-x Ca x ) TiO 3 + aMgO + bVO 5/2 It can be said that it is sufficient to use.

この発明に係る誘電体セラミックのための原料を作製するにあたっては、まず、(Ba,Ca)TiO系の主成分粉末が作製される。そのため、たとえば、主成分の構成元素を含む酸化物、炭酸物、塩化物、金属有機化合物などの化合物粉末を所定の割合で混合し、仮焼する、といった固相合成法が適用される。 In producing the raw material for the dielectric ceramic according to the present invention, first, a (Ba, Ca) TiO 3 based main component powder is produced. Therefore, for example, a solid-phase synthesis method is applied in which compound powders such as oxides, carbonates, chlorides, and metal organic compounds containing the main constituent elements are mixed at a predetermined ratio and calcined.

他方、副成分としてのMgおよびV、さらに必要に応じて、Re、MnおよびSiの各々を含む酸化物、炭酸物、塩化物、金属有機化合物などの化合物粉末が用意される。そして、これら副成分粉末が、所定の割合で、上記主成分粉末と混合されることによって、誘電体セラミックのための原料粉末が得られる。   On the other hand, compound powders such as oxides, carbonates, chlorides, and metal organic compounds containing Mg and V as subcomponents and, if necessary, Re, Mn, and Si are prepared. These subcomponent powders are mixed with the main component powder at a predetermined ratio, thereby obtaining a raw material powder for the dielectric ceramic.

なお、誘電体セラミックのための原料粉末において、主成分である(Ba,Ca)TiO系の粉末については、予め仮焼して合成されたものが用いられる。すなわち、(Ba,Ca)TiO中のCaについては、Ca化合物の後添加によるものではない。 In addition, in the raw material powder for the dielectric ceramic, the (Ba, Ca) TiO 3 -based powder that is the main component is preliminarily calcined and synthesized. That is, Ca in (Ba, Ca) TiO 3 is not due to post-addition of a Ca compound.

積層セラミックコンデンサ1を製造するため、上記のようにして得られた誘電体セラミック原料粉末を用いてセラミックスラリーを作製し、このセラミックスラリーからセラミックグリーンシートを成形し、これら複数枚のセラミックグリーンシートを積層することによって、コンデンサ本体5となるべき生の積層体を得、この生の積層体を焼成する工程が実施される。この生の積層体を焼成する工程において、上述のように配合された誘電体セラミック原料粉末が焼成され、焼結した誘電体セラミックからなる誘電体セラミック層2が得られる。   In order to manufacture the multilayer ceramic capacitor 1, a ceramic slurry is produced using the dielectric ceramic raw material powder obtained as described above, and a ceramic green sheet is formed from the ceramic slurry. By laminating, a raw laminate to be the capacitor body 5 is obtained, and the raw laminate is fired. In the step of firing the raw laminate, the dielectric ceramic raw material powder blended as described above is fired to obtain the dielectric ceramic layer 2 made of sintered dielectric ceramic.

以下に、この発明に基づいて実施した実験例について説明する。   Below, the experiment example implemented based on this invention is demonstrated.

(A)誘電体原料粉末の作製
まず、主成分である(Ba1−xCaTiOの出発原料として、高純度のBaCO、CaCOおよびTiOの各粉末を準備し、これらを表1ないし表3に示すCa含有量、すなわち「Ca変性量:x」および「(Ba,Ca)/Ti比:m」となるように調合した。
(A) Production of dielectric raw material powder First, high-purity BaCO 3 , CaCO 3 and TiO 2 powders were prepared as starting materials for the main component (Ba 1-x Ca x ) m TiO 3. Were prepared so as to have the Ca contents shown in Tables 1 to 3, that is, “Ca modification amount: x” and “(Ba, Ca) / Ti ratio: m”.

次に、この調合粉末をボールミルで湿式混合し、均一に分散させた後、乾燥処理を施して調整粉末を得た。次いで、得られた調整粉末を1000℃から1200℃の温度で仮焼し、平均粒径が0.20μmで、Ca変性量が表1に示すxである主成分粉末を得た。   Next, this blended powder was wet-mixed with a ball mill and uniformly dispersed, and then subjected to a drying treatment to obtain an adjusted powder. Subsequently, the obtained adjusted powder was calcined at a temperature of 1000 ° C. to 1200 ° C. to obtain a main component powder having an average particle diameter of 0.20 μm and a Ca modification amount x shown in Table 1.

なお、平均粒径は、走査型電子顕微鏡によって粉末を観察し、300個の粒子の粒子径(円相当径)を測長して求めた。   The average particle diameter was determined by observing the powder with a scanning electron microscope and measuring the particle diameter (equivalent circle diameter) of 300 particles.

他方、副成分として、MgO、V、Re、MnCOおよびSiOの各粉末を準備した。なお、上記Re粉末については、Y、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbの各粉末を準備した。 On the other hand, MgO, V 2 O 5 , Re 2 O 3 , MnCO 3 and SiO 2 powders were prepared as subcomponents. Note that the above Re 2 O 3 powder, Y 2 O 3, La 2 O 3, Sm 2 O 3, Eu 2 O 3, Gd 2 O 3, Tb 2 O 3, Dy 2 O 3, Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 and Yb 2 O 3 powders were prepared.

次に、Re粉末として、表1ないし表3の「Re」の欄に示すY、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbのいずれかの金属元素を含むRe粉末を選ぶとともに、MgO、V、Re、MnCOおよびSiOの各粉末を、それぞれ、表1ないし表3に示したa、b、c、dおよびeの含有量となるように秤量し、かつ前述の主成分粉末に添加することによって、混合粉末を得た。 Next, as the Re 2 O 3 powder, any one of Y, La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, and Yb metal elements shown in the column “Re” in Tables 1 to 3 Re 2 O 3 powder containing Mg, V 2 O 5 , Re 2 O 3 , MnCO 3, and SiO 2 powders a, b, c, d shown in Tables 1 to 3 respectively. And a mixture powder was obtained by adding to the above-mentioned main component powder.

次に、この混合粉末をボールミルで湿式混合し、均一に分散させた後、乾燥処理を施して、誘電体原料粉末を得た。   Next, this mixed powder was wet-mixed with a ball mill and uniformly dispersed, and then subjected to a drying treatment to obtain a dielectric material powder.

(B)積層セラミックコンデンサの作製
次に、上記誘電体原料粉末に、ポリビニルブチラール系バインダ、可塑剤および有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。
(B) Production of Multilayer Ceramic Capacitor Next, a polyvinyl butyral binder, a plasticizer and ethanol as an organic solvent were added to the dielectric raw material powder, and these were wet mixed by a ball mill to produce a ceramic slurry.

次いで、このセラミックスラリーをリップ方式によりシート成形し、厚み1.5μmの矩形のセラミックグリーンシートを得た。   Next, this ceramic slurry was formed into a sheet by a lip method to obtain a rectangular ceramic green sheet having a thickness of 1.5 μm.

次に、上記セラミックグリーンシート上に、Niを含有する導電性ペーストをスクリーン印刷し、内部電極となるべき導電性ペースト膜を形成した。   Next, a conductive paste containing Ni was screen-printed on the ceramic green sheet to form a conductive paste film to be an internal electrode.

次に、導電性ペースト膜が形成されたセラミックグリーンシートを、導電ペースト膜の引き出されている側が互い違いになるように複数枚積層し、コンデンサ本体となるべき生の積層体を得た。   Next, a plurality of ceramic green sheets on which the conductive paste film was formed were stacked so that the side from which the conductive paste film was drawn was staggered to obtain a raw laminate that would become the capacitor body.

次に、この積層体を、N雰囲気中にて、350℃の温度で3時間加熱し、バインダを燃焼させた後、酸素分圧10-9〜10-12MPaのH−N−HOガスからなる還元性雰囲気中において、表1ないし表3の「焼成温度」の欄に示す温度で2時間焼成し、焼結したコンデンサ本体を得た。 Next, this laminate was heated in a N 2 atmosphere at a temperature of 350 ° C. for 3 hours to burn the binder, and then H 2 —N 2 — with an oxygen partial pressure of 10 −9 to 10 −12 MPa. In a reducing atmosphere composed of H 2 O gas, the sintered capacitor body was obtained by firing for 2 hours at the temperature shown in the column of “firing temperature” in Tables 1 to 3.

次に、上記コンデンサ本体の両端面に、ガラスフリットを含有するCuペーストを塗布し、N雰囲気中において、800℃の温度で焼き付け、内部電極と電気的に接続された外部電極を形成し、各試料に係る積層セラミックコンデンサを得た。 Next, a Cu paste containing glass frit is applied to both end faces of the capacitor body, and baked at a temperature of 800 ° C. in an N 2 atmosphere to form an external electrode electrically connected to the internal electrode. A multilayer ceramic capacitor according to each sample was obtained.

このようにして得られた積層セラミックコンデンサの外形寸法は長さ2.0mm、幅1.2mm、厚さ1.0mmであり、内部電極間に介在する誘電体セラミック層の厚みは1.2μmであった。また、有効誘電体セラミック層の数は5であり、1つの誘電体セラミック層あたりの対向電極面積は1.8mmであった。 The outer dimensions of the multilayer ceramic capacitor thus obtained are 2.0 mm in length, 1.2 mm in width, and 1.0 mm in thickness. The thickness of the dielectric ceramic layer interposed between the internal electrodes is 1.2 μm. there were. The number of effective dielectric ceramic layers was 5, and the counter electrode area per dielectric ceramic layer was 1.8 mm 2 .

(C)特性評価
次に、各試料に係る積層セラミックコンデンサについて、以下のような評価を行なった。
(C) Characteristic evaluation Next, the following evaluation was performed about the multilayer ceramic capacitor concerning each sample.

[高温負荷信頼性試験]
高温負荷信頼性試験として、170℃の温度下にて24Vの直流電圧(20kV/mmの電界強度)を印加しながら、絶縁抵抗の経時変化を測定し、各試料の絶縁抵抗値が10Ω以下になった時点を故障とし、ワイブルプロットにより、平均故障時間(MTTF)と故障時間のばらつき(形状パラメータ:m値)とを求めた。
[High temperature load reliability test]
As a high-temperature load reliability test, the change over time in the insulation resistance was measured while applying a DC voltage of 24 V (electric field strength of 20 kV / mm) at a temperature of 170 ° C., and the insulation resistance value of each sample was 10 5 Ω. The failure was defined as the time point below, and the mean failure time (MTTF) and the variation in failure time (shape parameter: m value) were determined by Weibull plot.

[比誘電率]
各試料の静電容量を測定し、比誘電率を算出した。測定は、自動ブリッジ式測定器を用い、25℃の温度において1Vrms、1kHzの交流電圧を印加して行なった。得られた静電容量値と内部電極面積および誘電体セラミック層の厚さとから比誘電率εrを算出した。
[Relative permittivity]
The capacitance of each sample was measured, and the relative dielectric constant was calculated. The measurement was performed by applying an alternating voltage of 1 V rms and 1 kHz at a temperature of 25 ° C. using an automatic bridge type measuring device. The relative dielectric constant ε r was calculated from the obtained capacitance value, the internal electrode area, and the thickness of the dielectric ceramic layer.

[静電容量の温度変化率]
各試料の静電容量の温度変化率を測定した。測定は、−55℃から+125℃の範囲内で、温度を変化させながら静電容量を測定し、25℃での静電容量値(C25)を基準として、変化の絶対値が最大となった静電容量値(CTC)についての変化率(ΔCTC)を、ΔCTC=((CTC−C25)/C25)の式により算出した。
[Capacitance temperature change rate]
The rate of change in temperature of the capacitance of each sample was measured. In the measurement, the capacitance is measured while changing the temperature within the range of −55 ° C. to + 125 ° C., and the absolute value of the change is the maximum based on the capacitance value (C 25 ) at 25 ° C. The rate of change (ΔC TC ) for the capacitance value (C TC ) was calculated by the formula: ΔC TC = ((C TC −C 25 ) / C 25 ).

[比抵抗]
各試料の絶縁抵抗を測定し、比抵抗(logρ)を算出した。測定は、絶縁抵抗計を用い、25℃の温度において10Vの直流電圧を120秒間印加して絶縁抵抗を測定し、得られた絶縁抵抗値と内部電極面積および誘電体セラミック層の厚さとから比抵抗(logρ)[Ω・m]を算出した。
[Resistivity]
The insulation resistance of each sample was measured, and the specific resistance (log ρ) was calculated. For the measurement, an insulation resistance meter was used to measure the insulation resistance by applying a DC voltage of 10 V for 120 seconds at a temperature of 25 ° C., and the ratio was determined from the obtained insulation resistance value, the internal electrode area, and the thickness of the dielectric ceramic layer. Resistance (logρ) [Ω · m] was calculated.

以上の評価結果が表1ないし表3に示されている。   The above evaluation results are shown in Tables 1 to 3.

Figure 2013227219
Figure 2013227219

Figure 2013227219
Figure 2013227219

Figure 2013227219
Figure 2013227219

表1ないし表3において、試料番号に*を付した試料(以下、「比較試料」と言う。)以外の試料は、この発明の範囲内のものであるばかりでなく、さらに、組成式:100(Ba1−xCaTiO+aMgO+bVO5/2+cReO3/2+dMnO+eSiOで表わされ、Ca変性量x、Mg添加量a、V添加量b、ReO3/2換算でのRe添加量c、Mn添加量d、Si添加量e、および(Ba,Ca)/Ti比mが、それぞれ、
0.05≦x≦0.15、
0.01≦a≦0.1、
0.05≦b≦0.5、
1.0≦c≦5.0、
0.1≦d≦1.0、
0.5≦e≦2.5、および
0.990≦m≦1.030
の各条件を満たす、この発明のより好ましい範囲にある試料である。
In Tables 1 to 3, samples other than the sample with a sample number marked with * (hereinafter referred to as “comparative sample”) are not only within the scope of the present invention, but also the composition formula: 100 (Ba 1-x Ca x ) m TiO 3 + aMgO + bVO 5/2 + cReO 3/2 + dMnO + eSiO 2 , Ca modified amount x, Mg added amount a, V added amount b, Re 2 in terms of ReO 3/2 O 3 addition amount c, Mn addition amount d, Si addition amount e, and (Ba, Ca) / Ti ratio m are respectively
0.05 ≦ x ≦ 0.15,
0.01 ≦ a ≦ 0.1,
0.05 ≦ b ≦ 0.5,
1.0 ≦ c ≦ 5.0,
0.1 ≦ d ≦ 1.0,
0.5 ≦ e ≦ 2.5, and 0.990 ≦ m ≦ 1.030
It is a sample in a more preferable range of the present invention that satisfies the following conditions.

まず、比較試料について考察する。   First, a comparative sample is considered.

前述したように、Mgは、粒成長の抑制作用および焼結温度の低温化作用を有している。Mg添加量aが0.01未満となると、Mg添加の効果が発揮されず、試料9のように、MTTFが短くなったり、試料14、19、23および28のように、m値が小さくなったりした。一方、Mg添加量aが0.1より多くなると、Mgの粒成長抑制効果が強くなりすぎ、焼結に必要な焼成温度が逆に高くなった。そのため、グレイン径のばらつきが大きくなり、試料18、22、27および32のように、m値が小さくなった。   As described above, Mg has a grain growth suppressing action and a sintering temperature lowering action. When the Mg addition amount a is less than 0.01, the effect of Mg addition is not exhibited, and the MTTF is shortened as in the sample 9, or the m value is decreased as in the samples 14, 19, 23, and 28. I did. On the other hand, when the Mg addition amount a was greater than 0.1, the effect of suppressing the grain growth of Mg became too strong, and the firing temperature necessary for sintering was increased. For this reason, the variation in grain diameter was increased, and the m value was decreased as in the samples 18, 22, 27 and 32.

次に、Vは、前述したように、信頼性向上に寄与する。V添加量bが0.05未満となると、V添加の効果が発揮されず、試料9〜13のように、MTTFは短くなった。一方、V添加量bが0.5より多くなると、Vの粒内への固溶が多くなって、局所的な粒成長を伴って、グレイン径のばらつきが大きくなった。そのため、試料28〜32のように、m値が小さくなった。   Next, V contributes to improvement in reliability as described above. When the V addition amount b was less than 0.05, the effect of V addition was not exhibited, and the MTTF was shortened as in Samples 9 to 13. On the other hand, when the V addition amount b was more than 0.5, the solid solution of V in the grains increased, and the variation in grain diameter increased with local grain growth. Therefore, m value became small like the samples 28-32.

Ca変性量xについては、これが0.05未満となると、Mg添加の効果が十分に得られず、試料1および2のように、MTTFが短く、また、m値が小さくなった。一方、Ca変性量xが0.15よりも多くなると、グレイン粒径のばらつきが大きくなり、試料8のように、MTTFが短く、また、m値が小さくなった。   When the Ca modification amount x was less than 0.05, the effect of Mg addition was not sufficiently obtained, and the MTTF was short and the m value was small as in Samples 1 and 2. On the other hand, when the Ca modification amount x was larger than 0.15, the grain size variation was large, and as in Sample 8, the MTTF was short and the m value was small.

ReO3/2換算でのRe添加量cについては、これが1.0未満であると、試料33のように、ΔCTCの絶対値が15%を超えた。一方、Re添加量cが5.0を超えると、試料36のように、比誘電率が3000を下回った。 When the Re 2 O 3 addition amount c in terms of ReO 3/2 was less than 1.0, the absolute value of ΔC TC exceeded 15% as in Sample 33. On the other hand, when the Re 2 O 3 addition amount c exceeded 5.0, the relative dielectric constant was less than 3000 as in Sample 36.

Mn添加量dについては、これが0.1未満であると、試料37のように、ΔCTCの絶対値が15%より高くなった。一方、Mn添加量dが1.0を超えると、試料40のように、比誘電率が3000を下回り、かつ比抵抗(logρ)が10.5Ω・m未満と低くなった。 When the Mn addition amount d was less than 0.1, the absolute value of ΔC TC was higher than 15% as in Sample 37. On the other hand, when the Mn addition amount d exceeded 1.0, as in Sample 40, the relative dielectric constant was less than 3000 and the specific resistance (log ρ) was as low as less than 10.5 Ω · m.

Si添加量eについては、これが0.5未満であると、試料41のように、ΔCTCの絶対値が15%を超えた。一方、Si添加量eが2.5を超えると、試料44のように、比誘電率が3000を下回り、かつΔCTCの絶対値が15%を超えた。 When the Si addition amount e was less than 0.5, the absolute value of ΔC TC exceeded 15% as in Sample 41. On the other hand, when the Si addition amount e exceeded 2.5, the relative dielectric constant was less than 3000 and the absolute value of ΔC TC exceeded 15%, as in Sample 44.

(Ba,Ca)/Ti比mについては、これが0.990未満であると、試料45のように、比抵抗(logρ)が10.5Ω・m未満と低くなった。一方、(Ba,Ca)/Ti比mが1.030を超えると、試料48のように、ΔCTCの絶対値が15%を超えた。 When the (Ba, Ca) / Ti ratio m was less than 0.990, the specific resistance (log ρ) was as low as less than 10.5 Ω · m, as in Sample 45. On the other hand, (Ba, Ca) / the Ti ratio m exceeds 1.030, as in Sample 48, the absolute value of [Delta] C TC exceeds 15%.

これらの比較試料に対して、この発明のより好ましい範囲にある試料によれば、MTTF、m値、比誘電率、ΔCTCおよび比抵抗の点において、良好な結果が得られた。また、試料49〜78のように、ReにおけるReを、Dy以外のY、La、Sm、Eu、Gd、Tb、Ho、Er、TmまたはYbで置き換えた試料であっても、同様の良好な結果が得られた。 With respect to these comparative samples, according to the samples in a more preferable range of the present invention, good results were obtained in terms of MTTF, m value, relative dielectric constant, ΔC TC and specific resistance. Further, the same applies to the samples in which Re in Re 2 O 3 is replaced with Y, La, Sm, Eu, Gd, Tb, Ho, Er, Tm, or Yb other than Dy as in samples 49 to 78. Good results were obtained.

1 積層セラミックコンデンサ
2 誘電体セラミック層
3,4 内部電極
5 コンデンサ本体
6,7 外部電極
1 Multilayer Ceramic Capacitor 2 Dielectric Ceramic Layer 3, 4 Internal Electrode 5 Capacitor Body 6, 7 External Electrode

Claims (3)

組成式:100(Ba1−xCa)TiO+aMgO+bVO5/2で表わされ、前記x、a、およびbは、それぞれ、
0.05≦x≦0.15、
0.01≦a≦0.1、および
0.05≦b≦0.5
の各条件を満たすとともに、
Re(Reは、Y、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbの中から選ばれる少なくとも1種の金属元素)が、結晶粒子の全体には固溶していない、
誘電体セラミック。
Composition formula: 100 (Ba 1-x Ca x ) TiO 3 + aMgO + bVO 5/2, where x, a, and b are respectively
0.05 ≦ x ≦ 0.15,
0.01 ≦ a ≦ 0.1, and 0.05 ≦ b ≦ 0.5
While satisfying each condition of
Re (Re is at least one metal element selected from Y, La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, and Yb) is dissolved in the entire crystal particle. Absent,
Dielectric ceramic.
組成式:100(Ba1−xCaTiO+aMgO+bVO5/2+cReO3/2+dMnO+eSiOで表わされ、
前記Reは、Y、La、Sm、Eu、Gd、Tb、Dy、Ho、Er、TmおよびYbの中から選ばれる少なくとも1種の金属元素であり、
前記x、a、b、c、d、e、およびmは、それぞれ、
0.05≦x≦0.15、
0.01≦a≦0.1、
0.05≦b≦0.5、
1.0≦c≦5.0、
0.1≦d≦1.0、
0.5≦e≦2.5、および
0.990≦m≦1.030
の各条件を満たすとともに、
前記Reは、結晶粒子の全体には固溶していない、
誘電体セラミック。
Composition formula: 100 (Ba 1-x Ca x ) m TiO 3 + aMgO + bVO 5/2 + cReO 3/2 + dMnO + eSiO 2
The Re is at least one metal element selected from Y, La, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm and Yb.
The x, a, b, c, d, e, and m are respectively
0.05 ≦ x ≦ 0.15,
0.01 ≦ a ≦ 0.1,
0.05 ≦ b ≦ 0.5,
1.0 ≦ c ≦ 5.0,
0.1 ≦ d ≦ 1.0,
0.5 ≦ e ≦ 2.5, and 0.990 ≦ m ≦ 1.030
While satisfying each condition of
The Re is not dissolved in the entire crystal grain,
Dielectric ceramic.
積層された複数の誘電体セラミック層、および前記誘電体セラミック層間の特定の界面に沿って形成された複数の内部電極をもって構成される、コンデンサ本体と、
前記コンデンサ本体の外表面上の互いに異なる位置に形成され、かつ前記内部電極の特定のものに電気的に接続される、複数の外部電極と
を備え、
前記誘電体セラミック層は、請求項1または2に記載の誘電体セラミックからなる、
積層セラミックコンデンサ。
A capacitor body comprising a plurality of laminated dielectric ceramic layers and a plurality of internal electrodes formed along a specific interface between the dielectric ceramic layers;
A plurality of external electrodes formed at different positions on the outer surface of the capacitor body and electrically connected to a specific one of the internal electrodes;
The dielectric ceramic layer is made of the dielectric ceramic according to claim 1 or 2.
Multilayer ceramic capacitor.
JP2013122291A 2013-06-11 2013-06-11 Multilayer ceramic capacitor Active JP5729419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013122291A JP5729419B2 (en) 2013-06-11 2013-06-11 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013122291A JP5729419B2 (en) 2013-06-11 2013-06-11 Multilayer ceramic capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010038185A Division JP5370212B2 (en) 2010-02-24 2010-02-24 Dielectric ceramic and multilayer ceramic capacitors

Publications (2)

Publication Number Publication Date
JP2013227219A true JP2013227219A (en) 2013-11-07
JP5729419B2 JP5729419B2 (en) 2015-06-03

Family

ID=49675278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013122291A Active JP5729419B2 (en) 2013-06-11 2013-06-11 Multilayer ceramic capacitor

Country Status (1)

Country Link
JP (1) JP5729419B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869720B2 (en) 2019-09-20 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Dielectric composition and multilayer electronic component including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004224653A (en) * 2003-01-24 2004-08-12 Murata Mfg Co Ltd Dielectric ceramic and its manufacturing method as well as multilayer ceramic capacitor
JP2006036606A (en) * 2004-07-29 2006-02-09 Murata Mfg Co Ltd Dielectric ceramic, method for manufacturing dielectric ceramic, and laminated ceramic capacitor
JP2009051717A (en) * 2007-08-29 2009-03-12 Kyocera Corp Dielectric porcelain and multilayer ceramic capacitor
JP2009073721A (en) * 2007-07-27 2009-04-09 Kyocera Corp Dielectric porcelain and laminated ceramic capacitor
JP2010040798A (en) * 2008-08-06 2010-02-18 Murata Mfg Co Ltd Stacked ceramic capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004224653A (en) * 2003-01-24 2004-08-12 Murata Mfg Co Ltd Dielectric ceramic and its manufacturing method as well as multilayer ceramic capacitor
JP2006036606A (en) * 2004-07-29 2006-02-09 Murata Mfg Co Ltd Dielectric ceramic, method for manufacturing dielectric ceramic, and laminated ceramic capacitor
JP2009073721A (en) * 2007-07-27 2009-04-09 Kyocera Corp Dielectric porcelain and laminated ceramic capacitor
JP2009051717A (en) * 2007-08-29 2009-03-12 Kyocera Corp Dielectric porcelain and multilayer ceramic capacitor
JP2010040798A (en) * 2008-08-06 2010-02-18 Murata Mfg Co Ltd Stacked ceramic capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869720B2 (en) 2019-09-20 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Dielectric composition and multilayer electronic component including the same

Also Published As

Publication number Publication date
JP5729419B2 (en) 2015-06-03

Similar Documents

Publication Publication Date Title
JP5370212B2 (en) Dielectric ceramic and multilayer ceramic capacitors
JP5321848B2 (en) Dielectric ceramic and multilayer ceramic capacitor
JP4992918B2 (en) Dielectric ceramic and multilayer ceramic capacitors
TWI399353B (en) Dielectric ceramic and laminated ceramic capacitor
JP5565528B2 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
JP5343974B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
JP5234035B2 (en) Dielectric ceramic and multilayer ceramic capacitors
JP5109872B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP5409443B2 (en) Multilayer ceramic capacitor
JP2011079717A (en) Dielectric ceramic and laminated ceramic capacitor
JP6089770B2 (en) Dielectric porcelain composition and electronic component
JP5251913B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
WO2014010273A1 (en) Laminate ceramic capacitor and method for producing same
JP4997685B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
JP6409632B2 (en) Dielectric ceramic composition and ceramic electronic component
JP2019099427A (en) Dielectric composition, electronic component, and laminate electronic component
JP2005187296A (en) Dielectric ceramic composition and multilayer ceramic capacitor
JP2011162401A (en) Dielectric ceramic and laminated ceramic capacitor
JPWO2010100827A1 (en) Dielectric ceramic and multilayer ceramic capacitors
JP5729419B2 (en) Multilayer ceramic capacitor
JP2011184251A (en) Dielectric ceramic and laminated ceramic capacitor
JP7327735B2 (en) dielectric porcelain composition
JP5516763B2 (en) Dielectric ceramic and multilayer ceramic capacitors
JP6519726B2 (en) Multilayer ceramic capacitor
JP2011246284A (en) Dielectric ceramic and laminated ceramic capacitor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R150 Certificate of patent or registration of utility model

Ref document number: 5729419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150