JP2013222402A - Offset adjustment circuit and program - Google Patents

Offset adjustment circuit and program Download PDF

Info

Publication number
JP2013222402A
JP2013222402A JP2012094946A JP2012094946A JP2013222402A JP 2013222402 A JP2013222402 A JP 2013222402A JP 2012094946 A JP2012094946 A JP 2012094946A JP 2012094946 A JP2012094946 A JP 2012094946A JP 2013222402 A JP2013222402 A JP 2013222402A
Authority
JP
Japan
Prior art keywords
offset adjustment
offset
signal
value
time constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012094946A
Other languages
Japanese (ja)
Inventor
Katsuhiko Nakamura
克彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Reliance Electric Ltd
Original Assignee
Reliance Electric Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Reliance Electric Ltd filed Critical Reliance Electric Ltd
Priority to JP2012094946A priority Critical patent/JP2013222402A/en
Publication of JP2013222402A publication Critical patent/JP2013222402A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Feedback Control In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide stable offset adjustment even when a time constant of a filter for applying filtering to an input signal is made small in order to deal with a control system that requires fast response.SOLUTION: An offset adjustment circuit 1, in the offset adjustment mode, uses an LPF 4 having a time constant for offset adjustment, in addition to an LPF12 having a time constant that reflects responsiveness of a control system, to filter an adjustment signal for offset adjustment and stores a value of the filtered signal as an offset value in a memory 14. A value for offset adjustment, which is not related to responsiveness of the control system, is preset as the time constant of the LPF4. Such an arrangement produces a stable offset value which is not affected by white noise and the like generated inside and outside a control device 20 even when the time constant of the LPF12 for filtering an input signal is small.

Description

本発明は、制御対象に設けられたセンサ等からアナログ信号を入力し、入力したアナログ信号をデジタル信号に変換して所定の処理を行う装置において、入力信号のオフセットを調整する回路及びプログラムに関する。   The present invention relates to a circuit and a program for adjusting an offset of an input signal in an apparatus that inputs an analog signal from a sensor or the like provided in a control target, converts the input analog signal into a digital signal, and performs predetermined processing.

従来、モータ等の制御対象を制御することにより、モータ等に接続されたアクチュエータ等に所望の動作をさせる制御系において、制御対象に設けられたセンサ等からアナログ信号の制御量を入力し、入力したアナログ信号の制御量をデジタル信号に変換し、制御量が所定の目標値になるように操作量を演算し、演算結果の操作量を制御対象へ出力する制御装置が知られている。このような制御装置が入力するアナログ信号は、一般に、センサが設置された周辺温度等の環境、センサの固有の特性または経年変化等が原因でオフセットを伴っている。このため、制御装置には、入力信号に含まれるオフセットを調整し、入力信号からオフセットを除外するオフセット調整回路が設けられている。   Conventionally, in a control system that controls a control target such as a motor to cause an actuator connected to the motor or the like to perform a desired operation, a control amount of an analog signal is input from a sensor or the like provided on the control target and input. There is known a control device that converts a control amount of an analog signal into a digital signal, calculates an operation amount so that the control amount becomes a predetermined target value, and outputs the operation amount of the operation result to a control target. In general, an analog signal input by such a control apparatus is accompanied by an offset due to an environment such as an ambient temperature where the sensor is installed, an inherent characteristic of the sensor, aging, or the like. For this reason, the control device is provided with an offset adjustment circuit that adjusts an offset included in the input signal and excludes the offset from the input signal.

図3は、従来のオフセット調整回路の構成を示すブロック図である。このオフセット調整回路10は、当該オフセット調整回路10を含む制御装置を通常モードで動作させるに先立って、オフセット調整モードにおいて、入力信号のオフセットを設定する。オフセット調整回路10は、減算器11、LPF(Low Pass Filter:ローパスフィルタ)12、SW(SWitch:スイッチ)13及びメモリ14を備えている。   FIG. 3 is a block diagram showing a configuration of a conventional offset adjustment circuit. The offset adjustment circuit 10 sets an offset of the input signal in the offset adjustment mode before operating the control device including the offset adjustment circuit 10 in the normal mode. The offset adjustment circuit 10 includes a subtractor 11, an LPF (Low Pass Filter) 12, a SW (Switch) 13, and a memory 14.

オフセット調整回路10を含む制御装置の動作モードには、オフセット調整モード及び通常モードがある。オフセット調整モードは、制御装置を通常モードで動作させる前に、入力信号のオフセットを設定するための動作モードであり、メモリ14にオフセット値が保存される。通常モードは、制御装置が本来の制御を実現するための動作モードであり、メモリ14からオフセット値が読み出され、入力信号にフィルタ処理を施した後の信号の値からオフセット値が減算され、減算結果の信号が制御のために用いられる。   The operation mode of the control device including the offset adjustment circuit 10 includes an offset adjustment mode and a normal mode. The offset adjustment mode is an operation mode for setting an offset of the input signal before the control device is operated in the normal mode, and the offset value is stored in the memory 14. The normal mode is an operation mode for the control device to realize the original control, the offset value is read from the memory 14, and the offset value is subtracted from the value of the signal after filtering the input signal. The signal of the subtraction result is used for control.

オペレータが、制御装置をオフセット調整モードに設定する操作を行うと、SW13がオンの状態になり、センサ等からオフセット調整用の調整信号(本来的にはVin=0となるべきセンサからの基準信号)をオフセット調整回路10に供給する。LPF12は、オフセット調整用の調整信号を入力し、調整信号に対してフィルタ処理を施し、フィルタ処理後の信号を、SW13を介してメモリ14に出力する。これにより、メモリ14にオフセット値が保存される。   When the operator performs an operation to set the control device to the offset adjustment mode, the SW 13 is turned on, and an adjustment signal for offset adjustment (a reference signal from a sensor that should originally be Vin = 0) from a sensor or the like. ) Is supplied to the offset adjustment circuit 10. The LPF 12 receives an adjustment signal for offset adjustment, performs a filter process on the adjustment signal, and outputs a signal after the filter process to the memory 14 via the SW 13. As a result, the offset value is stored in the memory 14.

一方、オペレータが、オフセット調整モードによるオフセットの設定が完了した後、制御装置を通常モードに設定する操作を行うと、SW13がオフの状態になる。LPF12は、センサ等からの入力信号に対してフィルタ処理を施し、フィルタ処理後の信号を減算器11に出力する。減算器11は、LPF12からフィルタ処理後の信号を入力し、メモリ14からオフセット値を読み出し、フィルタ処理後の信号の値からオフセット値を減算し、減算結果の信号(Vout)を出力する。このようにしてオフセット調整回路10により、入力信号にフィルタ処理を施した信号の値からオフセット値が減算され、減算結果の信号が得られる。   On the other hand, when the operator performs an operation for setting the control device to the normal mode after the offset setting in the offset adjustment mode is completed, the SW 13 is turned off. The LPF 12 performs a filtering process on an input signal from a sensor or the like, and outputs the signal after the filtering process to the subtractor 11. The subtractor 11 receives the filtered signal from the LPF 12, reads the offset value from the memory 14, subtracts the offset value from the filtered signal value, and outputs a subtraction result signal (Vout). In this way, the offset adjustment circuit 10 subtracts the offset value from the value of the signal obtained by performing the filtering process on the input signal, and a signal resulting from the subtraction is obtained.

また、入力したアナログ信号をデジタル信号に変換して所定の処理を行う技術分野ではないが、波形整形を行う分野において、オフセットを伴う入力信号を補償するために、時定数を切り替える回路が知られている(特許文献1を参照)。この補償回路は、ローパスフィルタまたはハイパスフィルタ、及びスイッチ等を備えており、セッティングモードではスイッチをオンに設定し、通常モードではスイッチをオフに設定することにより、フィルタの時定数を切り替える。これにより、デジタル変調された信号におけるビットシーケンスの論理値を確実に区別するための閾値を、適切に設定することができる。   In addition, it is not a technical field in which an input analog signal is converted into a digital signal and predetermined processing is performed, but in the field of waveform shaping, a circuit that switches a time constant is known to compensate for an input signal with an offset. (See Patent Document 1). The compensation circuit includes a low-pass filter or a high-pass filter, a switch, and the like. The time constant of the filter is switched by setting the switch to ON in the setting mode and setting the switch to OFF in the normal mode. Thereby, the threshold value for reliably distinguishing the logical value of the bit sequence in the digitally modulated signal can be set appropriately.

特表2003−533132号公報Special table 2003-533132 gazette

図3に示したオフセット調整回路10を含む制御装置が、例えば、モータを高速で制御するときのような応答性の高い制御対象を制御する場合、すなわち制御系として速い応答が要求される場合には、オフセット調整回路10に備えたLPF12の時定数を小さくする必要がある。   When the control device including the offset adjustment circuit 10 shown in FIG. 3 controls a highly responsive control object such as when controlling a motor at high speed, that is, when a quick response is required as a control system. Therefore, it is necessary to reduce the time constant of the LPF 12 provided in the offset adjustment circuit 10.

しかしながら、オフセット調整モードにてオフセットを設定する際に、オフセット調整回路10に供給される調整信号は、制御装置外部及び内部で発生するホワイトノイズ等によって細かく変動するのが通常である。このため、小さい時定数を有するLPF12を備えたオフセット調整回路10では、LPF12の出力信号も細かく変動し、メモリ14に保存されるオフセット値がタイミングに応じて変わり、不安定なオフセット値になってしまう。   However, when setting the offset in the offset adjustment mode, the adjustment signal supplied to the offset adjustment circuit 10 usually varies finely due to white noise generated outside and inside the control device. For this reason, in the offset adjustment circuit 10 including the LPF 12 having a small time constant, the output signal of the LPF 12 also varies finely, and the offset value stored in the memory 14 changes according to the timing, resulting in an unstable offset value. End up.

この場合、ホワイトノイズ等の影響をなくすために、LPF12の時定数を大きくすることが想定されるが、制御系として速い応答が要求されるから、当該時定数を大きくすることができない。したがって、図3に示した従来のオフセット調整回路10では、メモリ14に保存されるオフセット値が一定にならないから、安定したオフセット調整を行うことができないという問題があった。   In this case, in order to eliminate the influence of white noise or the like, it is assumed that the time constant of the LPF 12 is increased. However, since the control system requires a quick response, the time constant cannot be increased. Therefore, the conventional offset adjustment circuit 10 shown in FIG. 3 has a problem that the offset value stored in the memory 14 is not constant, so that stable offset adjustment cannot be performed.

そこで、本発明は上記課題を解決するためになされたものであり、その目的は、速い応答が要求される制御系に対応するため、入力信号にフィルタ処理を施すフィルタの時定数が小さい場合であっても、安定したオフセット調整を実現可能なオフセット調整回路及びプログラムを提供することにある。   Therefore, the present invention has been made to solve the above-mentioned problems, and its purpose is to cope with a control system that requires a quick response, so that the time constant of a filter that filters an input signal is small. Even if it exists, it is providing the offset adjustment circuit and program which can implement | achieve stable offset adjustment.

上記目的を達成するために、本発明によるオフセット調整回路は、入力信号に第1の時定数にてフィルタ処理を施し、フィルタ処理後の信号の値からオフセット値を減算し、減算結果の信号に基づいて所定の処理を行う装置に含まれるオフセット調整回路において、前記オフセット値が保存されるメモリと、前記入力信号に対し第1の時定数にてフィルタ処理を施す第1のフィルタと、前記メモリからオフセット値を読み出し、前記第1のフィルタによるフィルタ処理後の信号の値から前記オフセット値を減算する減算器と、前記メモリにオフセット値を保存するためのオフセット調整を行うスイッチと、前記オフセット調整のための第2の時定数にてフィルタ処理を施す第2のフィルタと、を備え、前記オフセット調整の際に、前記第1のフィルタが、入力信号として所定の調整信号を入力し、前記調整信号に対し第1の時定数にてフィルタ処理を施し、前記第2のフィルタが、前記第1のフィルタによりフィルタ処理が施された信号を、前記スイッチを介して入力し、前記入力した信号に対し第2の時定数にてフィルタ処理を施し、前記フィルタ処理を施した信号の値をオフセット値として、前記メモリに保存する、ことを特徴とする。   In order to achieve the above object, an offset adjustment circuit according to the present invention performs a filter process on an input signal with a first time constant, subtracts an offset value from the value of the signal after the filter process, and generates a subtraction result signal. In an offset adjustment circuit included in a device that performs predetermined processing based on the memory, a memory that stores the offset value, a first filter that performs a filtering process on the input signal with a first time constant, and the memory A subtracter that reads an offset value from the first filter and subtracts the offset value from a signal value after filtering by the first filter, a switch that performs an offset adjustment for storing the offset value in the memory, and the offset adjustment A second filter that performs a filtering process with a second time constant for the first time constant, and at the time of the offset adjustment, The filter inputs a predetermined adjustment signal as an input signal, performs a filter process on the adjustment signal with a first time constant, and the second filter performs a filter process with the first filter. A signal is input via the switch, the input signal is filtered with a second time constant, and the value of the filtered signal is stored in the memory as an offset value. It is characterized by.

また、本発明によるオフセット調整回路は、前記第2の時定数を、前記第1の時定数よりも大きい値とする、ことを特徴とする。   The offset adjustment circuit according to the present invention is characterized in that the second time constant is set to a value larger than the first time constant.

さらに、本発明によるオフセット調整プログラムは、コンピュータを、前記オフセット調整回路として機能させることを特徴とする。   Furthermore, an offset adjustment program according to the present invention causes a computer to function as the offset adjustment circuit.

以上のように、本発明によれば、オフセット調整の際には、制御系に対応した時定数を有するフィルタに加え、オフセット調整のための時定数を有するフィルタを用いてオフセット値を得るようにしたから、安定したオフセット調整を実現することができる。   As described above, according to the present invention, in offset adjustment, in addition to a filter having a time constant corresponding to the control system, an offset value is obtained using a filter having a time constant for offset adjustment. Therefore, stable offset adjustment can be realized.

本発明の実施形態によるオフセット調整回路を含む全体構成を示す概略図である。It is the schematic which shows the whole structure containing the offset adjustment circuit by embodiment of this invention. オフセット調整回路の処理を示すフローチャートである。It is a flowchart which shows the process of an offset adjustment circuit. 従来のオフセット調整回路の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional offset adjustment circuit.

以下、本発明を実施するための形態について図面を参照して説明する。
図1は、本発明の実施形態によるオフセット調整回路を含む全体構成を示す概略図である。制御装置20は、オフセット調整回路1、A/D変換器2及び処理部3を備えており、モータ等の制御対象に設けられたセンサ等から制御量を入力し、この制御量が所定の目標値になるように操作量を演算し、演算結果の操作量を制御対象へ出力する。このようなフィードバック制御系により、モータ等の制御対象に接続されたアクチュエータ等(図示せず)に所望の動作をさせる。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram showing an overall configuration including an offset adjustment circuit according to an embodiment of the present invention. The control device 20 includes an offset adjustment circuit 1, an A / D converter 2, and a processing unit 3. A control amount is input from a sensor or the like provided on a control target such as a motor, and the control amount is a predetermined target. The operation amount is calculated so as to be a value, and the operation amount as a calculation result is output to the control target. By such a feedback control system, an actuator or the like (not shown) connected to a control target such as a motor performs a desired operation.

A/D変換器2は、制御装置20に設けられたセンサ等からアナログ信号の制御量を入力し、アナログ信号の制御量をデジタル信号の制御量に変換する。変換されたデジタル信号の制御量はオフセット調整回路1へ出力される。   The A / D converter 2 inputs a control amount of an analog signal from a sensor or the like provided in the control device 20, and converts the control amount of the analog signal into a control amount of a digital signal. The control amount of the converted digital signal is output to the offset adjustment circuit 1.

〔オフセット調整回路の構成〕
オフセット調整回路1は、減算器11、LPF12、SW13、LPF4及びメモリ14を備えている。図3に示した従来のオフセット調整回路10と図1に示すオフセット調整回路1とを比較すると、両オフセット調整回路1,10は、減算器11、LPF12、SW13及びメモリ14を備えている点で同一である。これに対し、オフセット調整回路1は、従来のオフセット調整回路10の構成に加え、SW13とメモリ14との間にLPF4を備えている点で相違する。
[Configuration of offset adjustment circuit]
The offset adjustment circuit 1 includes a subtractor 11, LPF 12, SW 13, LPF 4, and memory 14. Comparing the conventional offset adjustment circuit 10 shown in FIG. 3 with the offset adjustment circuit 1 shown in FIG. 1, both offset adjustment circuits 1 and 10 are provided with a subtractor 11, LPF 12, SW 13, and memory 14. Are the same. On the other hand, the offset adjustment circuit 1 is different in that an LPF 4 is provided between the SW 13 and the memory 14 in addition to the configuration of the conventional offset adjustment circuit 10.

制御装置20の動作モードには、従来のオフセット調整回路10と同様に、オフセット調整モード及び通常モードがある。動作モードの切り替えは、オペレータの操作に従ったSW13によって行われる。SW13がオンに設定されると、動作モードはオフセット調整モードになり、SW13がオフに設定されると、動作モードは通常モードになる。例えば、SW13は、オペレータの操作に従って上位システムからのトリガによりオンまたはオフに設定される。   As with the conventional offset adjustment circuit 10, the operation mode of the control device 20 includes an offset adjustment mode and a normal mode. The operation mode is switched by the SW 13 according to the operator's operation. When SW13 is set to ON, the operation mode is an offset adjustment mode, and when SW13 is set to OFF, the operation mode is a normal mode. For example, the SW 13 is set to ON or OFF by a trigger from the host system according to the operator's operation.

LPF12は、動作モードがオフセット調整モードまたは通常モードであるかに関わらず、A/D変換器2からデジタル信号を入力し、入力したデジタル信号に対し所定の時定数にてフィルタ処理を施し、フィルタ処理後の信号を出力する。LPF12は、動作モードがオフセット調整モードである場合、A/D変換器2から調整信号を入力し、調整信号に対し所定の時定数にてフィルタ処理を施し、フィルタ処理後の信号を、SW13を介してLPF4に出力すると共に減算器11に出力する。   Regardless of whether the operation mode is the offset adjustment mode or the normal mode, the LPF 12 receives a digital signal from the A / D converter 2 and performs a filtering process on the input digital signal with a predetermined time constant. Outputs the processed signal. When the operation mode is the offset adjustment mode, the LPF 12 inputs an adjustment signal from the A / D converter 2, performs a filter process on the adjustment signal with a predetermined time constant, and sends the signal after the filter process to the SW 13. To the LPF 4 and to the subtractor 11.

また、LPF12は、動作モードが通常モードである場合、A/D変換器2からの入力信号に対し、前述と同じ所定の時定数にてフィルタ処理を施し、フィルタ処理後の信号を減算器11に出力する。この場合、SW13はオフの状態であるから、フィルタ処理後の信号はLPF4に出力されない。   Further, when the operation mode is the normal mode, the LPF 12 performs a filtering process on the input signal from the A / D converter 2 with the same predetermined time constant as described above, and the filtered signal is subtracted by the subtractor 11. Output to. In this case, since the SW 13 is in an off state, the signal after the filter processing is not output to the LPF 4.

ここで、LPF12における所定の時定数は、制御装置20及び制御対象30により構成される制御系として速い応答が要求される場合には、LPF12の時定数は小さい値が予め設定される。これにより、入力信号の変化に敏感に追従した出力信号が、減算器11を介して処理部3へ供給される。   Here, when a fast response is required as a predetermined time constant in the LPF 12 as a control system configured by the control device 20 and the control target 30, a small value is set in advance as the time constant of the LPF 12. As a result, an output signal that closely follows the change in the input signal is supplied to the processing unit 3 via the subtractor 11.

LPF4は、動作モードがオフセット調整モードである場合、LPF12からSW13を介して、LPF12によるフィルタ処理後の信号を入力し、入力した信号に対し所定の時定数にてフィルタ処理を施し、フィルタ処理後の信号の値をメモリ14に保存する。これにより、メモリ14にオフセット値が保存される。   When the operation mode is the offset adjustment mode, the LPF 4 inputs a signal after the filtering process by the LPF 12 from the LPF 12 via the SW 13, performs a filtering process on the input signal with a predetermined time constant, and performs the filtering process. Are stored in the memory 14. As a result, the offset value is stored in the memory 14.

ここで、LPF4における所定の時定数は、制御系の応答性とは関係なく、ホワイトノイズ等の影響を受けないように、LPF4によるフィルタ処理後の信号が安定した信号になるようなオフセット調整のための値が予め設定される。例えば、制御系として速い応答が要求される場合には、LPF4の時定数はLPF12の時定数よりも大きい値が設定される。   Here, the predetermined time constant in the LPF 4 has an offset adjustment so that the signal after the filter processing by the LPF 4 becomes a stable signal so as not to be affected by white noise or the like regardless of the response of the control system. A value for this is preset. For example, when a fast response is required as the control system, the time constant of LPF 4 is set to a value larger than the time constant of LPF 12.

減算器11は、動作モードがオフセット調整モード、または通常モードにかかわらず、LPF12からフィルタ処理後の信号を入力し、メモリ14からデータを読み出し、フィルタ処理後の信号の制御量からオフセット値を減算し、減算結果の信号を処理部3に出力する。   Regardless of whether the operation mode is the offset adjustment mode or the normal mode, the subtracter 11 inputs the signal after filtering from the LPF 12, reads data from the memory 14, and subtracts the offset value from the control amount of the signal after filtering. Then, the signal of the subtraction result is output to the processing unit 3.

処理部3は、動作モードがオフセット調整モードである場合、オフセット調整回路1から信号を入力しないか、または、オフセット調整回路1から信号を入力しても、処理を行わない。また、処理部3は、動作モードが通常モードである場合、オフセット調整回路1から信号を入力し、例えば、入力した信号の値から予め設定された目標値を減算し、減算結果の偏差が0になるようにPID等の演算を行い、演算結果の操作量を制御対象30に出力する。制御装置20及び制御対象30により構成されるフィードバック制御系では、通常モード時に、制御対象30に設けられたセンサ等の入力信号の値を示す制御量が目標値になるように制御が行われ、制御対象30に接続されたアクチュエータ等に所望の動作を行わせる。   When the operation mode is the offset adjustment mode, the processing unit 3 does not perform processing even if a signal is not input from the offset adjustment circuit 1 or a signal is input from the offset adjustment circuit 1. Further, when the operation mode is the normal mode, the processing unit 3 inputs a signal from the offset adjustment circuit 1 and subtracts a preset target value from the value of the input signal, for example, and the deviation of the subtraction result is 0. PID or the like is calculated so that the operation amount is obtained, and the operation amount of the calculation result is output to the control target 30. In the feedback control system configured by the control device 20 and the control target 30, control is performed so that the control amount indicating the value of the input signal of the sensor or the like provided in the control target 30 becomes the target value in the normal mode. The actuator or the like connected to the control object 30 is caused to perform a desired operation.

〔オフセット調整回路の処理〕
次に、図1に示したオフセット調整回路1の処理について説明する。図2は、オフセット調整回路1の処理を示すフローチャートである。オペレータによる制御装置20に対する動作モードの設定に伴って、オフセット調整回路1は、オペレータにより設定された動作モードがオフセット調整モードであるか、または通常モードであるかを判定する(ステップS201)。
[Offset adjustment circuit processing]
Next, processing of the offset adjustment circuit 1 shown in FIG. 1 will be described. FIG. 2 is a flowchart showing the processing of the offset adjustment circuit 1. Along with the setting of the operation mode for the control device 20 by the operator, the offset adjustment circuit 1 determines whether the operation mode set by the operator is the offset adjustment mode or the normal mode (step S201).

オフセット調整回路1は、ステップS201において、動作モードがオフセット調整モードであると判定した場合(ステップS201:オフセット調整モード)、SW13をオンに設定する(ステップS202)。そして、オフセット調整回路1は、制御対象30からオフセット調整用の調整信号を入力し(ステップS203)、LPF12にて、調整信号に対し、制御系の応答性が反映された所定の時定数にてフィルタ処理を施す(ステップS204)。そして、オフセット調整回路1は、LPF4にて、LPF12によるフィルタ処理後の信号に対し、オフセット調整のための所定の時定数にてフィルタ処理を施す(ステップS205)。   If it is determined in step S201 that the operation mode is the offset adjustment mode (step S201: offset adjustment mode), the offset adjustment circuit 1 sets the SW 13 to ON (step S202). Then, the offset adjustment circuit 1 inputs an adjustment signal for offset adjustment from the controlled object 30 (step S203), and the LPF 12 has a predetermined time constant reflecting the response of the control system to the adjustment signal. Filter processing is performed (step S204). Then, the offset adjustment circuit 1 performs filter processing with a predetermined time constant for offset adjustment on the signal after the filter processing by the LPF 12 in the LPF 4 (step S205).

オフセット調整回路1は、SW13をオンに設定した後に所定期間(オフセット調整期間)経過したか否かを判定する(ステップS206)。オフセット調整回路1は、ステップS206において、所定期間経過していないと判定した場合(ステップS206:N)、所定期間経過するのを待つ。一方、オフセット調整回路1は、ステップS206において、所定期間経過したと判定した場合(ステップS206:Y)、LPF4によるフィルタ処理後の信号の値をオフセット値としてメモリ14に保存する(ステップS207)。   The offset adjustment circuit 1 determines whether or not a predetermined period (offset adjustment period) has elapsed after setting the SW 13 to ON (step S206). If it is determined in step S206 that the predetermined period has not elapsed (step S206: N), the offset adjustment circuit 1 waits for the predetermined period to elapse. On the other hand, when it is determined in step S206 that the predetermined period has elapsed (step S206: Y), the offset adjustment circuit 1 stores the value of the signal after filtering by the LPF 4 in the memory 14 as an offset value (step S207).

一方、オフセット調整回路1は、ステップS201において、動作モードが通常モードであると判定した場合(ステップS201:通常モード)、SW13をオフに設定する(ステップS208)。そして、オフセット調整回路1は、制御対象30から信号を入力し(ステップS209)、LPF12にて、入力信号に対し、制御系の応答性が反映された所定の時定数にてフィルタ処理を施す(ステップS210)。そして、オフセット調整回路1は、メモリ14からオフセット値を読み出し(ステップS211)、LPF12によるフィルタ処理後の信号の値からオフセット値を減算し(ステップS212)、減算後の信号を処理部3に出力する(ステップS213)。   On the other hand, when it is determined in step S201 that the operation mode is the normal mode (step S201: normal mode), the offset adjustment circuit 1 sets SW13 to OFF (step S208). The offset adjustment circuit 1 receives a signal from the control target 30 (step S209), and the LPF 12 performs a filtering process on the input signal with a predetermined time constant reflecting the response of the control system ( Step S210). Then, the offset adjustment circuit 1 reads the offset value from the memory 14 (Step S211), subtracts the offset value from the signal value after the filter processing by the LPF 12 (Step S212), and outputs the signal after the subtraction to the processing unit 3. (Step S213).

以上のように、本発明の実施形態によるオフセット調整回路1によれば、オフセット調整モード時に、制御系の応答性が反映された時定数を有するLPF12に加え、オフセット調整のための時定数を有するLPF4を用いて、オフセット調整用の調整信号にフィルタ処理を施し、フィルタ処理後の信号の値をオフセット値としてメモリ14に保存するようにした。これにより、オフセット値は、制御系の応答性とは関係のないオフセット調整のための時定数にてフィルタ処理された値になるから、ホワイトノイズ等の影響を受けない安定した値となる。したがって、通常モード時には、制御系の応答性が反映された時定数を有するLPF12を用いるから、制御系に対応した信号の応答性を損なうことがなく、オフセット調整モード時には、安定したオフセット調整を実現することができる。   As described above, according to the offset adjustment circuit 1 according to the embodiment of the present invention, in the offset adjustment mode, in addition to the LPF 12 having the time constant reflecting the response of the control system, the offset adjustment circuit 1 has the time constant for offset adjustment. The LPF 4 is used to filter the adjustment signal for offset adjustment, and the value of the signal after the filter processing is stored in the memory 14 as an offset value. As a result, the offset value becomes a value that has been filtered with a time constant for offset adjustment that has nothing to do with the response of the control system, and thus is a stable value that is not affected by white noise or the like. Therefore, since the LPF 12 having a time constant reflecting the response of the control system is used in the normal mode, the response of the signal corresponding to the control system is not impaired, and a stable offset adjustment is realized in the offset adjustment mode. can do.

以上、実施形態を挙げて本発明を説明したが、本発明は前記実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、図1では、フィードバック制御系を例にして、制御装置20に備えたオフセット調整回路1を説明したが、本発明は、フィードバック制御系に用いる制御装置20だけでなく、温度等を測定する測定装置等、アナログ信号をデジタル信号に変換し、変換したデジタル信号に対して所定の処理を行う装置にも適用がある。   The present invention has been described with reference to the embodiment. However, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the technical idea thereof. For example, in FIG. 1, the offset control circuit 1 provided in the control device 20 has been described by taking the feedback control system as an example. However, the present invention measures not only the control device 20 used in the feedback control system but also the temperature and the like. The present invention is also applicable to a device that converts an analog signal into a digital signal and performs predetermined processing on the converted digital signal, such as a measurement device.

尚、本発明の実施形態によるオフセット調整回路1を含む制御装置20のハードウェア構成としては、通常のコンピュータを使用することができる。オフセット調整回路1を含む制御装置20は、CPU、RAM等の揮発性の記憶媒体、ROM等の不揮発性の記憶媒体、及びインターフェース等を備えたコンピュータによって構成される。制御装置20に備えたオフセット調整回路1を構成する減算器11、LPF12、SW13及びLPF4の各機能は、これらの機能を記述したプログラムをCPUに実行させることによりそれぞれ実現される。また、これらのプログラムは、磁気ディスク(フロッピー(登録商標)ディスク、ハードディスク等)、光ディスク(CD−ROM、DVD等)、半導体メモリ等の記憶媒体に格納して頒布することもでき、ネットワークを介して送受信することもできる。   Note that a normal computer can be used as the hardware configuration of the control device 20 including the offset adjustment circuit 1 according to the embodiment of the present invention. The control device 20 including the offset adjustment circuit 1 is configured by a computer including a CPU, a volatile storage medium such as a RAM, a non-volatile storage medium such as a ROM, an interface, and the like. Each function of the subtractor 11, LPF 12, SW 13 and LPF 4 constituting the offset adjustment circuit 1 provided in the control device 20 is realized by causing the CPU to execute a program describing these functions. These programs can also be stored and distributed in a storage medium such as a magnetic disk (floppy (registered trademark) disk, hard disk, etc.), optical disk (CD-ROM, DVD, etc.), semiconductor memory, etc. You can also send and receive.

1,10 オフセット調整回路
2 A/D変換器
3 処理部
4,12 LPF
11 減算器
13 SW
14 メモリ
20 制御装置
30 制御対象
1,10 Offset adjustment circuit 2 A / D converter 3 Processing unit 4,12 LPF
11 Subtractor 13 SW
14 Memory 20 Control device 30 Control target

Claims (3)

入力信号に第1の時定数にてフィルタ処理を施し、フィルタ処理後の信号の値からオフセット値を減算し、減算結果の信号に基づいて所定の処理を行う装置に含まれるオフセット調整回路において、
前記オフセット値が保存されるメモリと、
前記入力信号に対し第1の時定数にてフィルタ処理を施す第1のフィルタと、
前記メモリからオフセット値を読み出し、前記第1のフィルタによるフィルタ処理後の信号の値から前記オフセット値を減算する減算器と、
前記メモリにオフセット値を保存するためのオフセット調整を行うスイッチと、
前記オフセット調整のための第2の時定数にてフィルタ処理を施す第2のフィルタと、を備え、
前記オフセット調整の際に、
前記第1のフィルタが、入力信号として所定の調整信号を入力し、前記調整信号に対し第1の時定数にてフィルタ処理を施し、
前記第2のフィルタが、前記第1のフィルタによりフィルタ処理が施された信号を、前記スイッチを介して入力し、前記入力した信号に対し第2の時定数にてフィルタ処理を施し、前記フィルタ処理を施した信号の値をオフセット値として、前記メモリに保存する、ことを特徴とするオフセット調整回路。
In an offset adjustment circuit included in a device that performs a filtering process on an input signal with a first time constant, subtracts an offset value from the value of the signal after the filtering process, and performs a predetermined process based on the signal of the subtraction result,
A memory in which the offset value is stored;
A first filter that filters the input signal with a first time constant;
A subtracter that reads an offset value from the memory and subtracts the offset value from a value of a signal after filtering by the first filter;
A switch for performing offset adjustment for storing an offset value in the memory;
A second filter that performs filtering with a second time constant for adjusting the offset,
During the offset adjustment,
The first filter inputs a predetermined adjustment signal as an input signal, performs a filtering process on the adjustment signal with a first time constant,
The second filter inputs the signal filtered by the first filter through the switch, filters the input signal with a second time constant, and filters the filter. An offset adjustment circuit, wherein the value of the processed signal is stored in the memory as an offset value.
請求項1に記載のオフセット調整回路において、
前記第2の時定数を、前記第1の時定数よりも大きい値とする、ことを特徴とするオフセット調整回路。
The offset adjustment circuit according to claim 1,
An offset adjustment circuit characterized in that the second time constant is set to a value larger than the first time constant.
コンピュータを、請求項1または2に記載のオフセット調整回路として機能させるためのオフセット調整プログラム。   An offset adjustment program for causing a computer to function as the offset adjustment circuit according to claim 1.
JP2012094946A 2012-04-18 2012-04-18 Offset adjustment circuit and program Pending JP2013222402A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012094946A JP2013222402A (en) 2012-04-18 2012-04-18 Offset adjustment circuit and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012094946A JP2013222402A (en) 2012-04-18 2012-04-18 Offset adjustment circuit and program

Publications (1)

Publication Number Publication Date
JP2013222402A true JP2013222402A (en) 2013-10-28

Family

ID=49593296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012094946A Pending JP2013222402A (en) 2012-04-18 2012-04-18 Offset adjustment circuit and program

Country Status (1)

Country Link
JP (1) JP2013222402A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004224130A (en) * 2003-01-21 2004-08-12 Koyo Seiko Co Ltd Control device and electric power steering device using the same
JP2006523059A (en) * 2003-04-09 2006-10-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Receiver having DC offset voltage correction unit
JP2011013555A (en) * 2009-07-03 2011-01-20 Nikon Corp Camera-shake correction device and optical instrument

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004224130A (en) * 2003-01-21 2004-08-12 Koyo Seiko Co Ltd Control device and electric power steering device using the same
JP2006523059A (en) * 2003-04-09 2006-10-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Receiver having DC offset voltage correction unit
JP2011013555A (en) * 2009-07-03 2011-01-20 Nikon Corp Camera-shake correction device and optical instrument

Similar Documents

Publication Publication Date Title
JP4734183B2 (en) Offset adjustment device
JP2018518096A (en) Analog-to-digital converter (ADC) dynamic range expansion for voice activation systems
JP6054732B2 (en) Semiconductor device and offset voltage correction method
TW201308883A (en) Gain stage with DC offset compensation and method thereof
US9634683B1 (en) Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically
JP2009033638A (en) Amplifier circuit
JP2008232944A (en) Control apparatus
US9507359B2 (en) Power supply control method and device
JP4316606B2 (en) Voltage supply circuit and circuit device
JP2013222402A (en) Offset adjustment circuit and program
JP2008033707A (en) Position controller and its control method
JP6994656B2 (en) Signal processing device and adjustment method
JP6583640B2 (en) Control device for power conversion circuit
JP5018795B2 (en) Voltage supply circuit and circuit device
JP6626362B2 (en) Filter time constant changing circuit and D / A conversion circuit
JP2004120963A (en) Servo controller
JP6549824B2 (en) Noise gate
JPH1084232A (en) Circuit device for offset compensation
EP2180386A1 (en) Control device and method for operating a control device
US9684289B2 (en) Power control device, system, and method using switches for fast stabilization of a power source
JP2010020705A (en) Control device
JP2003124784A (en) Filter circuit
JP2009207083A (en) Amplifier circuit
JP2011044909A (en) Sound processing apparatus and method of operating the same
JP5103203B2 (en) Amplifying device and voice processing device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160819