JP2013218708A - Register-based shifts for unidirectional rotator - Google Patents

Register-based shifts for unidirectional rotator Download PDF

Info

Publication number
JP2013218708A
JP2013218708A JP2013103469A JP2013103469A JP2013218708A JP 2013218708 A JP2013218708 A JP 2013218708A JP 2013103469 A JP2013103469 A JP 2013103469A JP 2013103469 A JP2013103469 A JP 2013103469A JP 2013218708 A JP2013218708 A JP 2013218708A
Authority
JP
Japan
Prior art keywords
shift
instruction
shift value
register
rotate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013103469A
Other languages
Japanese (ja)
Other versions
JP5996484B2 (en
Inventor
A Manadath Abdulhameed
アブダルハミード・エー．・マナダス
d klein Anthony
アンソニー・ディー．・クライン
Scott Mcilvain Michael
マイケル・スコット・マクイルバイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013218708A publication Critical patent/JP2013218708A/en
Application granted granted Critical
Publication of JP5996484B2 publication Critical patent/JP5996484B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions

Abstract

PROBLEM TO BE SOLVED: To provide a processor having a unidirectional rotator configured to shift or rotate data in one direction.SOLUTION: The processor 100 comprises a control unit having logic configured to modify a shift value specified by a registered-based shift/rotate instruction in an opposite direction, the modified shift value being usable by the rotator 106 to shift/rotate the data in the one direction, and thereby, generate the same result as if the data in the rotator had been shifted/rotated in the opposite direction by the shift value originally specified by the registered-based shift/rotate instruction. The control unit is further configured to bypass the logic and provide the rotator with a shift value specified by a register-based instruction to shift/rotate the data in the one direction.

Description

本開示は、一般にプロセッサに関し、より具体的には、単一方向回転子のためのレジスタベースのシフトに関する。   The present disclosure relates generally to processors, and more specifically to register-based shifts for unidirectional rotors.

プロセッサは、今日、ほとんどすべての電子応用において広く使用されている。   Processors are widely used today in almost all electronic applications.

プロセッサは、プログラム命令、算術機能、およびメモリや周辺装置へのアクセスの実行をコントロールする。最も単純な形では、プロセッサはメモリに保存されたデータ上で1つ以上の算術機能を遂行することによりプログラム命令を実行する。プロセッサによって遂行される算術機能は、特定のアプリケーションに依存して変化する。プロセッサによって一般に遂行される算術機能の１つのタイプは、シフト(shifting)あるいは回転(rotating)演算(operation)である。シフトあるいは回転演算は、回転子とそれに関連するロジックによって遂行される。回転子は、シフト演算を要求するプログラム命令に応じてデータが完全にシフトされるように、それらの入力と出力が互いに接続されたマルチプレクサ要素の１つの配列である。 The processor controls the execution of program instructions, arithmetic functions, and accesses to memory and peripheral devices. In its simplest form, a processor executes program instructions by performing one or more arithmetic functions on data stored in memory. The arithmetic functions performed by the processor vary depending on the particular application. One type of arithmetic function commonly performed by a processor is a shifting or rotating operation. The shift or rotation operation is performed by a rotor and associated logic. A rotator is an array of multiplexer elements whose inputs and outputs are connected together so that the data is completely shifted in response to program instructions that require a shift operation.

プログラム命令によって要求される特定のシフト演算は種々ある。例えば、プログラム命令は、データを個々のビット位置数だけ移動し、超過ビットは廃棄し、結果はゼロで埋めるよう論理シフト(logical shift)を要求することができる。算術シフト(arithmetic shift)は、右シフト動作中に符号ビット(sign bit)が左まで延長されて左シフト動作中に低位ビット位置にゼロが加えられる以外は、論理シフトに類似する。   There are various specific shift operations required by program instructions. For example, a program instruction may require a logical shift to move data by the number of individual bit positions, discard excess bits, and pad the result with zeros. An arithmetic shift is similar to a logical shift, except that the sign bit is extended to the left during the right shift operation and zeros are added to the low order bit positions during the left shift operation.

回転子もまた、回転演算を要求するプログラム命令を実行するために使用される。   The rotor is also used to execute program instructions that require a rotation operation.

回転演算は、それが循環的である以外は、シフト演算に類似する。回転命令が実行されるとき、回転子の1つの端でシフトアウトされたビットは他方の端に返される。シフト命令と同様、回転命令は、左回転あるいは右回転の命令であり得る。 The rotation operation is similar to the shift operation except that it is cyclic. When the rotate instruction is executed, the bits shifted out at one end of the rotor are returned to the other end. Similar to the shift command, the rotation command can be a left rotation or right rotation command.

シフト演算、回転演算のためのプログラム命令が双方向であり得るため、いくつかのプロセッサは個別に左回転子と右回転子を組込む。しかしながら、両方を組込むことは、より多くの電力を消費し、また、より多くの面積あるいは空間を要求する。従って、この技術分野において、左右いずれの方向にもシフトあるいは回転の命令を実行させることができる、プロセッサベースの回転子が必要とされている。プロセッサベースの回転子は、シフト演算や回転演算の待ち時間(latencies)を最小化するように構成されるべきである。   Since the program instructions for the shift operation and the rotation operation can be bidirectional, some processors individually incorporate a left rotator and a right rotator. However, incorporating both consumes more power and requires more area or space. Accordingly, there is a need in the art for a processor-based rotator that can execute shift or rotate commands in either the left or right direction. A processor-based rotator should be configured to minimize the latencies of shift and rotation operations.

プロセッサの1つの態様が示される。プロセッサは、データを一方向にシフトあるいは回転するように構成された単一方向回転子と、反対方向のレジスタベースのシフト命令あるいは回転命令で指定されたシフト値を変更するように構成されたロジックを有する制御ユニットとを含み、変更されたシフト値は、回転子によって一方向でデータをシフトあるいは回転させるために使用可能である。そしてそのために、あたかもレジスタベースの命令で指定された元々のシフト値を使って回転子中のデータが反対方向にシフトあるいは回転されたのと同じ結果を生成する。制御ユニットは、さらに、ロジックをバイパスし、レジスタベースでの命令によって指定されたシフト値を回転子に供給し、一方向でデータをシフトあるいは回転するように構成される。   One aspect of the processor is shown. The processor has a unidirectional rotator configured to shift or rotate data in one direction and logic configured to change the shift value specified by the register-based shift or rotate command in the opposite direction The modified shift value can be used to shift or rotate the data in one direction by the rotor. And for that purpose, it produces the same result as if the data in the rotator was shifted or rotated in the opposite direction using the original shift value specified by the register-based instruction. The control unit is further configured to bypass the logic, supply a shift value specified by a register-based instruction to the rotator, and shift or rotate data in one direction.

プロセッサの他の態様が示される。プロセッサは、データを一方向にシフトあるいは回転させるように構成されたnビットの単一方向回転子と、反対方向のレジスタベースのシフト命令あるいは回転命令でmと指定されたシフト値を変更するように構成されたロジックを有する制御ユニットとを含み、変更されたシフト値は、回転子によって一方向で（n−m）だけデータをシフトあるいは回転させるために使用可能である。制御装置は、さらに、ロジックをバイパスし、一方向でのレジスタベースのシフト／回転命令で指定されたシフト値を回転子に供給するように構成される。   Other aspects of the processor are shown. The processor modifies the n-bit unidirectional rotator configured to shift or rotate the data in one direction and the shift value specified as m in the opposite register-based shift or rotate instruction. The modified shift value can be used to shift or rotate the data in one direction (n−m) by the rotator. The controller is further configured to bypass the logic and supply the rotator with a shift value specified by a register-based shift / rotate instruction in one direction.

一方向でデータをシフト／回転させるように構成された単一方向回転子を使用してシフトあるいは回転演算を実行する1つの方法が開示される。その方法は、レジスタベースでの一方向のシフト／回転命令によって指定されたシフト値を検索することと、ロジックをバイパスして、検索されたシフト値を回転子に供給することとを含む。ロジックは、レジスタベースでの反対方向のシフト／回転命令で指定されたシフト値を変更するように構成され、変更されたシフト値は、回転子によって一方向でのデータのシフト／回転に使用される。その結果、あたかも回転子中のデータがレジスタベースの命令で指定された元々のシフト値で反対方向にシフト／回転されたのと同じ結果を生成する。   One method of performing shift or rotation operations using a unidirectional rotator configured to shift / rotate data in one direction is disclosed. The method includes retrieving a shift value specified by a register-based one-way shift / rotate instruction and providing the retrieved shift value to the rotator, bypassing the logic. The logic is configured to change the shift value specified by the register-based reverse direction shift / rotation instruction, and the changed shift value is used by the rotator to shift / rotate data in one direction. The As a result, it produces the same result as if the data in the rotator was shifted / rotated in the opposite direction with the original shift value specified in the register-based instruction.

一方向でデータをシフト／回転させるように構成されたnビットの単一方向回転子を使用してシフトあるいは回転演算を実行する他の方法が開示される。その方法は、レジスタベースでの一方向のシフト／回転命令によって指定されたシフト値を検索することと、ロジックをバイパスして、検索されたシフト値を回転子に供給することとを含む。ロジックは、レジスタベースでの反対方向のシフト／回転命令で指定されたシフト値を変更するように構成され、変更されたシフト値は、回転子によって一方向でのデータを（n−m）だけシフト／回転するために使用される。   Other methods of performing shift or rotation operations using an n-bit unidirectional rotator configured to shift / rotate data in one direction are disclosed. The method includes retrieving a shift value specified by a register-based one-way shift / rotate instruction and providing the retrieved shift value to the rotator, bypassing the logic. The logic is configured to change the shift value specified by the register-based opposite direction shift / rotate instruction, and the changed shift value is the data in one direction (n−m) by the rotator. Used to shift / rotate.

例示としてそのいくつかを示した以下の詳細な記述から、当業者において本開示の他の実施例は容易に明白となるであろう。理解されるように、他の、そして異なる実施例が可能であり、また、ここに含まれたいくつかの詳細は本開示の精神と範囲から外れることなく、様々な他の点で変更が可能である。従って、図面および詳細な記述は、限定的なものとしてではなく、本質を例示するものとしてみなされるべきである。   Other embodiments of the disclosure will be readily apparent to those skilled in the art from the following detailed description, some of which are given by way of illustration. As will be realized, other and different embodiments are possible, and some of the details contained herein may be varied in various other respects without departing from the spirit and scope of the disclosure. It is. Accordingly, the drawings and detailed description are to be regarded as illustrative in nature and not as restrictive.

これらは、他の特徴と同様に、以下の実施例の詳細な記述および添付の図面から明らかになるであろう。   These as well as other features will become apparent from the detailed description of the following examples and the accompanying drawings.

図1はプロセッサの例を示す簡略ブロック図。FIG. 1 is a simplified block diagram illustrating an example of a processor. 図2A-2Cはプロセッサ中で回転子のオペレーションを示す図。Figures 2A-2C show the operation of the rotor in the processor. 図3は、プロセッサ中の制御ユニットのオペレーションを示すフローチャート・ダイアグラム。FIG. 3 is a flowchart diagram showing the operation of the control unit in the processor.

添付の図面に関連して以下に述べられた詳細な記述は、本開示の様々な実施例の記述として意図され、本開示が実行され得るただそれだけの実施例を表わすようには意図されない。詳細な記述は本開示についての完全な理解を提供する目的で特定の詳細を含んでいる。しかしながら、本開示がこれらの特定の詳細なしで実行されてもよいことは当業者にとって明白であろう。いくつかの場合、よく知られた構成や要素は本開示の概念を不明瞭にしないようにするためにブロック図の形で示される。   The detailed description set forth below in connection with the appended drawings is intended as a description of various embodiments of the present disclosure and is not intended to represent the only embodiments in which the present disclosure may be practiced. The detailed description includes specific details for the purpose of providing a thorough understanding of the present disclosure. However, it will be apparent to those skilled in the art that the present disclosure may be practiced without these specific details. In some instances, well-known structures and elements are shown in block diagram form in order to avoid obscuring the concepts of the present disclosure.

図1はプロセッサ100あるいは、情報の処理、検索および格納が可能な他の計算体系の例を示す簡略ブロック図である。プロセッサ100はスタンドアロンのコンポーネントでもよく、あるいは、コンピュータ、無線電話、携帯情報端末（ＰＤＡ）、ディジタルカメラ、ゲーム機あるいは他の計算デバイスのようなデバイス中に組み込まれることもできる。プロセッサ100はマイクロプロセッサあるいは他の処理構成であり得る。１つの実施例では、プロセッサ100は埋込み型ＲＩＳＣマイクロプロセッサである。   FIG. 1 is a simplified block diagram illustrating an example of a processor 100 or other computing system capable of processing, retrieving and storing information. The processor 100 may be a stand-alone component or may be incorporated into a device such as a computer, wireless telephone, personal digital assistant (PDA), digital camera, game console or other computing device. The processor 100 can be a microprocessor or other processing configuration. In one embodiment, processor 100 is an embedded RISC microprocessor.

プロセッサ100の主機能は、データ上で多数のオペレーションを実行することにより、プログラム命令を実行することである。データは検索され、プロセッサ100内の汎用メモリ中のレジスタファイル102に保存される。レジスタファイル102は、外部メモリからのデータを一時的に格納するために使用される高速レジスタである。それらは、プロセッサ100によって要求される、データへの高速アクセスを提供する。レジスタ102の数（一般に総体として汎用レジスタファイルと呼ばれる）は、プロセッサアーキテクチャによって指定される。それぞれのレジスタは実行ユニット104によってアクセス可能であり、プロセッサ100が1つ以上の選択されたレジスタからデータを読み、データ上で実行しその結果を選択されたレジスタに書き込む。   The main function of the processor 100 is to execute program instructions by performing a number of operations on the data. Data is retrieved and stored in a register file 102 in general purpose memory within the processor 100. The register file 102 is a high-speed register used for temporarily storing data from the external memory. They provide fast access to the data required by the processor 100. The number of registers 102 (generally referred to collectively as a general purpose register file) is specified by the processor architecture. Each register is accessible by execution unit 104, and processor 100 reads data from one or more selected registers, executes on the data, and writes the result to the selected register.

実行ユニット104は、プロセッサ100の全ての数学的演算を実行するために、ＡＬＵ(算術/論理演算ユニット)あるいは他の計算上の構成を使用する。それは、一般的に、加算、減算、乗算、除算および他の計算を含む様々な機能を実行する複雑な回路類で構成される。実行ユニット104は、また、データをシフトあるいは回転させるために使用される。シフトおよび回転の機能は、実行ユニット104中の単一方向回転子106とそれに関連するロジック(図示せず）で実行される。   Execution unit 104 uses an ALU (arithmetic / logical unit) or other computational arrangement to perform all mathematical operations of processor 100. It is generally composed of complex circuitry that performs various functions including addition, subtraction, multiplication, division and other calculations. The execution unit 104 is also used to shift or rotate data. The shift and rotate functions are performed by a unidirectional rotor 106 and associated logic (not shown) in the execution unit 104.

図１中で示される回転子106は、データを右に任意のビット数だけシフトあるいは回転させることができる単一方向回転子として示される。当業者は、この開示の全体にわたって記述された回転子106の機能性が、データを左にシフト／回転させる単一方向回転子まで及ぶことを容易に認識するであろう。   The rotator 106 shown in FIG. 1 is shown as a unidirectional rotator that can shift or rotate data to the right by any number of bits. Those skilled in the art will readily recognize that the functionality of the rotor 106 described throughout this disclosure extends to a unidirectional rotor that shifts / rotates data to the left.

回転子の動作は図２Ａ〜２Ｃに関連して示される。図２Ａでは、8ビットの回転子202の内容が示される。8ビット回転子中のデータは右に２ビットだけ循環され、図２Ｂで示す結果となる。図２Ｂおよび２Ｃを参照すると、２ビットの右回転動作が６ビットの左回転動作と同じ結果を生むことが容易に分かる。言い換えれば、一方向にデータを回転させることができる回転子は、反対方向でのデータの回転をエミュレートするために使用することができる。したがって、nビットの単一方向回転子中のmビットの左回転動作は、データを(n-m)ビット右回転させることにより実行することができる。   The operation of the rotor is shown in connection with FIGS. In FIG. 2A, the contents of an 8-bit rotator 202 are shown. The data in the 8-bit rotator is cycled 2 bits to the right, resulting in the result shown in FIG. 2B. Referring to FIGS. 2B and 2C, it can easily be seen that a 2-bit right rotation operation produces the same result as a 6-bit left rotation operation. In other words, a rotator that can rotate data in one direction can be used to emulate the rotation of data in the opposite direction. Thus, an m-bit left rotation operation in an n-bit unidirectional rotator can be performed by rotating the data to the right by (n−m) bits.

シフト動作は、回転子中で最初に適正量だけデータを回転させておき、次に、適切なビットを廃棄することにより実行されてもよい。占有されていないビット位置はゼロを埋め込んでもよい。あるいは、算術右シフト動作においては、符号ビットが、占有されていないビット位置中に左に延長されてもよい。例えば、mビットの左シフト動作は、回転子中のデータを右に(n-m)ビット回転し、m-LSBを廃棄し、m-LSBビット位置にゼロを埋め込むことで実行できる。mビットの右シフト動作は、回転子中のデータを右にmビット回転させて、m-MSBを廃棄し、m-MSBビット位置にゼロを埋め込むことにより実行できる。算術右シフト動作の場合には、符号ビットが回転子中でm-MSBビット位置中に左に延長されてもよい。   The shift operation may be performed by first rotating the data by the proper amount in the rotor and then discarding the appropriate bits. Unoccupied bit positions may be padded with zeros. Alternatively, in an arithmetic right shift operation, the sign bit may be extended to the left during an unoccupied bit position. For example, an m-bit left shift operation can be performed by rotating the data in the rotator to the right (n−m) bits, discarding the m-LSB, and padding the m-LSB bit position with zeros. An m-bit right shift operation can be performed by rotating the data in the rotator to the right by m bits, discarding the m-MSB, and padding the m-MSB bit positions with zeros. In the case of an arithmetic right shift operation, the sign bit may be extended to the left in the m-MSB bit position in the rotator.

図1に返って、実行ユニット104の動作は命令キャッシュ108に格納されたプログラム命令によって制御される。命令キャッシュ108は、プロセッサ100上の小さな高速メモリである。それは、外部メモリからフェッチされたプログラム命令のための一時的な高速蓄積装置を提供する。プログラム命令はデコーダ110に供給され、また、デコードされた命令は、数学的演算を実行するために実行ユニット104の活性化に使用される。   Returning to FIG. 1, the operation of the execution unit 104 is controlled by program instructions stored in the instruction cache 108. The instruction cache 108 is a small high speed memory on the processor 100. It provides a temporary fast storage device for program instructions fetched from external memory. Program instructions are provided to decoder 110, and the decoded instructions are used to activate execution unit 104 to perform mathematical operations.

プログラム命令は、一般に、オペレーションコードとオペランドフィールドの２つの部分から構成される。オペレーションコードは、実行ユニット104によって実行される加算、減算、格納、回転、シフトのようなオペレーションを指定する。オペランドフィールドは、オペレーションコードによって指定されたオペレーションに関するより多くの詳細を提供する。例えば、シフト演算の場合には、オペランドフィールドは、シフトされるべきデータを汎用レジスタファイル102中のどのレジスタが保有しているか、シフトの方向、そしてデータをシフトするためのビット位置の数を示す。この例において、オペランドフィールドは、第１のレジスタ中のデータをmビット右にシフトするよう要求してもよい。あるいは、オペランドフィールドは、第１のレジスタのデータを第２のレジスタで指定された量だけシフトするよう要求してもよい。前のプログラム命令は一般に「インストラクションベースのシフト」("instruction-based shift")として引用され、また、後のプログラム命令は「レジスタベースのシフト」("register-based shift")として引用される。   A program instruction is generally composed of two parts: an operation code and an operand field. The operation code specifies operations such as addition, subtraction, storage, rotation, and shift performed by the execution unit 104. The operand field provides more details regarding the operation specified by the operation code. For example, in the case of a shift operation, the operand field indicates which register in the general register file 102 holds the data to be shifted, the direction of the shift, and the number of bit positions for shifting the data. . In this example, the operand field may request that the data in the first register be shifted m bits to the right. Alternatively, the operand field may request that the data in the first register be shifted by the amount specified in the second register. Previous program instructions are commonly referred to as “instruction-based shifts” and subsequent program instructions are referred to as “register-based shifts”.

制御ユニット(図示せず）が、プロセッサ内のプログラム命令とデータの流れを管轄する。制御ユニットの多くの機能のうちの1つは、算術命令のオペランドフィールド中で指定されたデータを実行ユニット104に提供することである。データはプロセッサのアーキテクチャに依存する任意のソースから提供されてもよい。例えば、データは、汎用レジスタファイル102、キャッシュあるいは他のメモリにあってもよい。いくつかの場合では、データは実行ユニット104のパイプライン122中に存在する。したがって、制御ユニットによって検索し、実行ユニット104の入力にフィードバックされなくてはならない。   A control unit (not shown) is responsible for the flow of program instructions and data within the processor. One of the many functions of the control unit is to provide the execution unit 104 with the data specified in the operand field of the arithmetic instruction. Data may be provided from any source that depends on the architecture of the processor. For example, the data may reside in the general purpose register file 102, cache or other memory. In some cases, the data resides in pipeline 122 of execution unit 104. Therefore, it must be retrieved by the control unit and fed back to the input of the execution unit 104.

制御ユニットは、パイプライン122中の任意のステージからデータを早期に回復することを可能にする何がしかのロジックを使用してもよい。制御ユニットは、一般に、デコーダ、マルチプレクサおよび関連するロジックの複合配置で実行される。図1において、デコーダ110、マルチプレクサ112、118、ラッチ114およびシフト修正ロジック116が制御ユニットの一部を形式する。 The control unit may use some logic that allows early recovery of data from any stage in the pipeline 122. The control unit is typically implemented with a complex arrangement of decoders, multiplexers and associated logic. In FIG. 1, a decoder 110, multiplexers 112, 118, latch 114 and shift correction logic 116 form part of the control unit.

実行ユニット104へのデータの流れのコントロールに加えて、制御ユニットは、また、命令キャッシュ108中のプログラム命令のオペレーションコードを実行ユニット104中のマルチプレクサ118に供給する役割を負う。マルチプレクサ118は、制御ユニットが汎用レジスタファイル102に結果を格納する前に、回転子106の出力あるいは他の計算機能120を切り替えてパイプライン122に送るために使用される。インストラクションベースのシフトあるいは回転命令の場合は、オペランドフィールドはマルチプレクサ112を通過して回転子106に供給され、データを何ビット位置シフトするかを伝える。デコーダ110、あるいは他の構成は、シフト量を(n-m)だけ変更することによって左シフト／回転を右シフト／回転の命令に変換するために使用される。   In addition to controlling the flow of data to the execution unit 104, the control unit is also responsible for supplying the operation code of the program instructions in the instruction cache 108 to the multiplexer 118 in the execution unit 104. Multiplexer 118 is used to switch the output of rotor 106 or other computing function 120 to the pipeline 122 before the control unit stores the results in general register file 102. For instruction-based shift or rotate instructions, the operand field passes through multiplexer 112 and is supplied to rotator 106, telling how many bit positions the data is to be shifted. The decoder 110, or other configuration, is used to convert left shift / rotation to right shift / rotation commands by changing the shift amount by (n−m).

今記述されたデコード機能は、インストラクションベースのシフトあるいは回転によく適している。なぜなら、プロセッサ100による実行に十分先立って、命令キャッシュ108内で命令が利用できるからである。しかしながら、レジスタベースのシフト／回転の場合は、もし現在のシフト／回転命令のためにシフト量を指定したデータが汎用ファイルレジスタ102に存在せず、実行ユニット104のパイプライン122のどこかに存在していると、ある時間遅れが経験される。   The decoding function just described is well suited for instruction-based shifting or rotation. This is because instructions are available in the instruction cache 108 prior to execution by the processor 100. However, in the case of register-based shift / rotation, the data specifying the shift amount for the current shift / rotation instruction does not exist in the general-purpose file register 102 and exists somewhere in the pipeline 122 of the execution unit 104. A certain time delay is experienced.

プロセッサ100の少なくとも1つの実施例では、制御ユニットは、レジスタードベースのシフト／回転命令を効率的に処理するよう構成される。例えば、シフト／回転命令のシフト値を変更する機能は、レジスタードベースのシフト／回転の場合は、デコーダ110ではなく、制御ユニットによって実行される。より具体的には、レジスタードベースのシフト／回転命令のためのオペランドフィールドは、制御ユニットに供給される。制御ユニットは、オペランドフィールドによって指定されたシフト値を汎用ファイルレジスタ102もしくは実行ユニットのパイプライン122のいずれかに配置し、そのシフト値をマルチプレクサ112を介してラッチ114の入力に送る。一旦、データがラッチ114の入力に送られれば、制御ユニットは次のクロックサイクルで実行ユニット104にデータをロードするか、それともまずシフト値を変更するかを決定する。   In at least one embodiment of processor 100, the control unit is configured to efficiently process registered-based shift / rotate instructions. For example, the function of changing the shift value of a shift / rotation instruction is performed by the control unit, not the decoder 110, in the case of registered-based shift / rotation. More specifically, the operand field for registered based shift / rotate instructions is provided to the control unit. The control unit places the shift value specified by the operand field in either the general file register 102 or the pipeline 122 of the execution unit and sends the shift value to the input of the latch 114 via the multiplexer 112. Once the data is sent to the input of the latch 114, the control unit determines whether to load data into the execution unit 104 in the next clock cycle or to change the shift value first.

シフト／回転命令のためにシフト値を実行ユニットに送る処理について、図1および図3を参照して説明する。制御ユニットは、ステップ302で、命令がレジスタードベースかインストラクションベースかを決定する。もし制御ユニットが命令はインストラクションベースであると決定する場合は、シフト値はブロック304中の実行ユニット104に供給され、実行ユニット104はブロック305で回転子中のデータをシフト値によって指定された量だけ右にシフト／回転させる。インストラクションベースのシフト／回転命令が左方向であった場合は、シフト値はデコーダ110あるいは他の構成によって前もって変更されていてもよい。   The process of sending the shift value to the execution unit for the shift / rotation command will be described with reference to FIGS. The control unit determines in step 302 whether the instruction is registered based or instruction based. If the control unit determines that the instruction is instruction-based, the shift value is supplied to the execution unit 104 in block 304, which executes the data in the rotator at block 305 by the amount specified by the shift value. Shift / rotate only to the right. If the instruction-based shift / rotate command is to the left, the shift value may have been changed in advance by the decoder 110 or other configuration.

もし制御ユニットがレジスタードベースの命令であると決定する場合は、制御ユニットは、ブロック306で、レジスタードベースの命令が右へのシフト／回転を要求しているか、それとも左へのシフト／回転を要求しているかを決定する。もし制御ユニットが、命令は右シフト／回転を要求していると決定する場合は、シフト値はブロック304で実行ユニット104に供給され、実行ユニット104はブロック305で回転子中のデータをシフト値によって指定された量だけ右にシフト／回転させる。   If the control unit determines that it is a registered-based instruction, the control unit determines whether the registered-based instruction requires a shift / rotate right or a shift / rotate left at block 306. Determine if you are requesting. If the control unit determines that the instruction requires a right shift / rotation, the shift value is provided to execution unit 104 at block 304, which executes the data in the rotor at block 305. Shift / rotate right by the amount specified by.

もし制御ユニットが、命令は左へのレジスタードベースの命令であると決定する場合は、シフト値はブロック307でシフト修正ロジック116に供給される。ブロック308でシフト値が(n-m)だけ変更される。ここで、nは回転子106のサイズで、mはシフト値である。変更されたシフト値はブロック304で実行ユニット104に供給され、実行ユニット104はブロック305で回転子中のデータをシフト値によって指定された量だけ右に回転させる。   If the control unit determines that the instruction is a left-registered instruction, the shift value is provided to the shift correction logic 116 at block 307. In block 308, the shift value is changed by (n−m). Here, n is the size of the rotor 106, and m is a shift value. The modified shift value is supplied to the execution unit 104 at block 304, and the execution unit 104 rotates the data in the rotator to the right by the amount specified by the shift value at block 305.

ここに示された実施例に関係して記述された様々な例示の論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）あるいは他のプログラマブルロジックデバイス、ディスクリートゲート、トランジスタロジック、個別のハードウェア構成要素、あるいはここに記述された機能を実行するために設計されたそれらの任意の組合せによって実施することができる。汎用プロセッサはマイクロプロセッサであってよいが、代替として任意の従来のプロセッサ、コントローラ、マイクロコントローラあるいはステートマシンであってもよい。また、プロセッサは、計算デバイスの組み合わせ（例えばＤＳＰとマイクロプロセッサの組合せ）、複数のマイクロプロセッサ、ＤＳＰコアと協働する１つ以上のマイクロプロセッサあるいは他のそのような構成として実施することができる。   Various exemplary logic blocks, modules and circuits described in connection with the embodiments shown herein include general purpose processors, digital signal processors (DSPs), application specific integrated circuits (ASICs), field programmable gate arrays ( FPGA) or other programmable logic devices, discrete gates, transistor logic, discrete hardware components, or any combination thereof designed to perform the functions described herein. A general purpose processor may be a microprocessor, but in the alternative, it may be any conventional processor, controller, microcontroller, or state machine. The processor may also be implemented as a combination of computing devices (eg, a DSP and microprocessor combination), multiple microprocessors, one or more microprocessors cooperating with a DSP core, or other such configuration.

ここに示された実施例に関係して記述された方法またはアルゴリズムは、ハードウェア、プロセッサによって実行されるソフトウェアモジュールあるいはそれら２つの組合せに直接組み込まれてもよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ-ＲＯＭあるいはこの技術分野で既知の記憶媒体の他の形態中に存在してもよい。記憶媒体はプロセッサと結合され、プロセッサは記録媒体から情報を読み出し、また記録媒体に情報を書き込む。代替として、記憶媒体はプロセッサと一体であってもよい。プロセッサと記憶媒体はＡＳＩＣ中に存在してもよい。ＡＳＩＣはターミナルあるいはその他のところに存在してもよい。代替として、プロセッサと記憶媒体はターミナルあるいはその他のところに個別部品として存在してもよい。   The methods or algorithms described in connection with the illustrated embodiments may be incorporated directly into hardware, software modules executed by a processor, or a combination of the two. A software module may reside in RAM memory, flash memory, ROM memory, EPROM memory, EEPROM memory, registers, hard disk, removable disk, CD-ROM, or other form of storage medium known in the art. A storage medium is coupled to the processor, the processor reads information from the recording medium, and writes information to the recording medium. In the alternative, the storage medium may be integral to the processor. The processor and the storage medium may exist in the ASIC. The ASIC may be present at the terminal or elsewhere. In the alternative, the processor and the storage medium may reside as discrete components in the terminal, or elsewhere.

開示された実施例についての先の記述は、当業者が本発明を実施することを可能にするために提供されている。これらの実施例のついての様々な変更は当業者にとって容易に明白であり、ここに定義された包括的な原理は、本開示の精神あるいは範囲から外れずに他の実施例に適用されてもよい。したがって、本発明は、ここに開示示された実施例に制限されるようには意図されず、請求項と一致する十分な範囲を与えられるべきものであり、単数での要素の言及は、特にそのように明示されない限り「ただ１つのみ」を意味するようには意図されておらず、むしろ「１つ以上」を意図している。この開示を通して記述された様々な実施例の要素についての、当業者によって既に知られ、あるいは後に知られるようになる全ての構造的・機能的な均等物は、参照によってここに明白に組込まれ、また、請求項によって包含されるように意図される。さらに、ここに開示されたいかなるものも、そのような開示が請求項で明示的に記載されるか否かにかかわらず、公共に捧げられるようには意図されない。要素が明確に「means for」、あるいは方法クレームの場合は「step for」を使って記述されていない限り、請求項の要素は米国特許法第１１２条第６パラグラフの下で解釈されるべきではない。   The previous description of the disclosed embodiments is provided to enable any person skilled in the art to practice the invention. Various modifications to these embodiments will be readily apparent to those skilled in the art, and the generic principles defined herein may be applied to other embodiments without departing from the spirit or scope of the present disclosure. Good. Accordingly, the present invention is not intended to be limited to the embodiments disclosed herein, but is to be accorded the full scope consistent with the claims, and references to elements in the singular are particularly It is not intended to mean "only one" unless explicitly so indicated, but rather "one or more". All structural and functional equivalents already known by those skilled in the art or later known for elements of the various embodiments described throughout this disclosure are expressly incorporated herein by reference, It is also intended to be encompassed by the claims. Moreover, nothing disclosed herein is intended to be dedicated to the public regardless of whether such disclosure is expressly recited in the claims. Unless an element is explicitly stated using "means for" or "step for" if it is a method claim, the claim element should not be construed under 35 USC 112, sixth paragraph Absent.

開示された実施例についての先の記述は、当業者が本発明を実施することを可能にするために提供されている。これらの実施例のついての様々な変更は当業者にとって容易に明白であり、ここに定義された包括的な原理は、本開示の精神あるいは範囲から外れずに他の実施例に適用されてもよい。したがって、本発明は、ここに開示示された実施例に制限されるようには意図されず、請求項と一致する十分な範囲を与えられるべきものであり、単数での要素の言及は、特にそのように明示されない限り「ただ１つのみ」を意味するようには意図されておらず、むしろ「１つ以上」を意図している。この開示を通して記述された様々な実施例の要素についての、当業者によって既に知られ、あるいは後に知られるようになる全ての構造的・機能的な均等物は、参照によってここに明白に組込まれ、また、請求項によって包含されるように意図される。さらに、ここに開示されたいかなるものも、そのような開示が請求項で明示的に記載されるか否かにかかわらず、公共に捧げられるようには意図されない。要素が明確に「means for」、あるいは方法クレームの場合は「step for」を使って記述されていない限り、請求項の要素は米国特許法第１１２条第６パラグラフの下で解釈されるべきではない。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
［１］ データを一方向にシフト／回転させるように構成された単一方向回転子と、
レジスタードベースのシフト／回転命令によって指定された反対方向へのシフト値を変更するように構成されたロジックを有し、前記ロジックによって変更されたシフト値は前記データを前記一方向にシフト／回転するために前記回転子によって使用可能で、それによってあたかも前記回転子のデータが前記レジスタードベースの命令によって元々指定されたシフト値だけ前記反対方向にシフト／回転されたと同じ結果を生成する制御ユニットと、
を備え、
前記制御ユニットは、さらに、レジスタベースの命令によって前記データを前記一方向にシフト／回転させるために指定されたシフト値を、前記ロジックをバイパスして前記回転子に供給するように構成された、
プロセッサ。
［２］ パイプライン化された実行ユニットをさらに備え、前記制御ユニットはさらに前記レジスタードベースの命令によって指定された前記シフト値を前記パイプラインの出力ステージ以外のステージから回復するように構成された、［１］に記載のプロセッサ。
［３］ 汎用レジスタファイルをさらに備え、前記制御ユニットは、前記レジスタベースの命令に応じて前記汎用レジスタファイルもしくは前記パイプラインのいずれかから前記シフト値を選択するマルチプレクサをさらに備えた、［２］に記載のプロセッサ。
［４］ 前記マルチプレクサは、さらに、前記レジスタベースの命令に応じた前記汎用レジスタファイルからのシフト値、前記レジスタベースの命令に応じた前記パイプラインからのシフト値、インストラクション・ベースのシフト／回転命令によって指定されたシフト値のうちのいずれかを選択するように構成された、［３］に記載のプロセッサ。
［５］ 前記インストラクション・ベースのシフト／回転命令が前記反対方向である場合、前記インストラクション・ベースのシフト／回転命令によって指定されたシフト値は前記マルチプレクサに供給される前に前記制御ユニットによって変更され、前記インストラクション・ベースのシフト／回転命令のための前記変更されたシフト値は前記回転子によって前記データを前記一方向にシフト／回転するために使用可能で、それによってあたかも前記回転子のデータが前記インストラクション・ベースのシフト／回転命令によって元々指定されたシフト値だけ前記反対方向にシフト／回転されたと同じ結果を生成する、［５］に記載のプロセッサ。
［６］ 前記制御ユニットは、さらに、前記レジスタベースの前記一方向のシフト／回転命令に対する前記マルチプレクサによって選択された前記シフト値を前記回転子に供給し、また、前記レジスタベースの前記反対方向のシフト／回転命令に対する前記マルチプレクサによって選択された前記シフト値を前記ロジックに供給するように構成された、［３］に記載のプロセッサ。
［７］ 前記ロジックによって生成された変更後の前記シフト値は前記マルチプレクサに戻され、前記マルチプレクサは、前記汎用ファイルレジスタもしくは前記パイプラインのいずれかから前記シフト値を選択し、または、前記変更後のシフト値を前記回転子に供給するように構成された、［６］に記載のプロセッサ。
［８］ 前記マルチプレクサに結合された入力と前記ロジック及び前記回転子に結合された出力とを有するラッチをさらに備えた、［７］に記載のプロセッサ。
［９］ データを一方向にシフト／回転させるように構成されたnビットの単一方向回転子と、
レジスタードベースのシフト／回転命令によって指定された反対方向へのシフト値mを変更するように構成されたロジックを有し、前記ロジックによって変更されたシフト値は前記データを前記一方向に(n-m)だけシフト／回転するために前記回転子によって使用可能である制御ユニットと、
を備え、
前記制御ユニットは、さらに、レジスタベースの命令によって前記一方向にシフト／回転させるために指定されたシフト値を、前記ロジックをバイパスして前記回転子に供給するように構成された、プロセッサ。
［１０］ パイプライン化された実行ユニットをさらに備え、前記制御ユニットはさらに前記レジスタードベースの命令によって指定された前記シフト値を前記パイプラインの出力ステージ以外のステージから回復するように構成された、［９］に記載のプロセッサ。
［１１］ 汎用レジスタファイルをさらに備え、前記制御ユニットは、前記レジスタベースの命令に応じて前記汎用レジスタファイルもしくは前記パイプラインのいずれかから前記シフト値を選択するマルチプレクサをさらに備えた、［１０］に記載のプロセッサ。
［１２］ 前記マルチプレクサは、さらに、前記レジスタベースの命令に応じた前記汎用レジスタファイルからのシフト値、前記レジスタベースの命令に応じた前記パイプラインからのシフト値、インストラクション・ベースのシフトもしくは回転命令によって指定されたシフト値のうちのいずれかを選択するように構成された、［１１］に記載のプロセッサ。
［１３］ 前記インストラクション・ベースのシフト／回転命令が前記反対方向である場合、前記インストラクション・ベースのシフト／回転命令によって指定されたシフト値は、前記マルチプレクサに供給される前に前記制御ユニットによって変更され、前記インストラクション・ベースのシフト／回転命令のための前記変更されたシフト値は前記回転子によって前記データを前記一方向にシフト／回転するために使用可能で、それによってあたかも前記回転子のデータが前記インストラクション・ベースのシフト／回転命令によって元々指定されたシフト値だけ前記反対方向にシフト／回転されたと同じ結果を生成する、［１２］に記載のプロセッサ。
［１４］ 前記制御ユニットは、さらに、前記レジスタベースの前記一方向のシフト／回転命令のために前記マルチプレクサによって選択された前記シフト値を前記回転子に供給し、また、前記レジスタベースの前記反対方向のシフト／回転命令のために前記マルチプレクサによって選択された前記シフト値を前記シフト修正ロジックに供給するように構成された、［１１］に記載のプロセッサ。
［１５］ 前記ロジックによって生成された変更後の前記シフト値は前記マルチプレクサに戻され、前記マルチプレクサは前記汎用ファイルレジスタもしくは前記パイプラインのいずれかから前記シフト値を選択し、または、前記変更後のシフト値を前記回転子に供給する、［１４］に記載のプロセッサ。
［１６］ 前記マルチプレクサに結合された入力と前記ロジック及び前記回転子に結合された出力とを有するラッチをさらに備えた、［１５］に記載のプロセッサ。
［１７］ データを一方向にシフト／回転するように構成された単一方向回転子と、レジスタードベースの反対方向のシフト／回転命令によって指定されたシフト値を変更するように構成されたロジックとを使用し、かつ、変更された前記シフト値は前記回転子のデータを前記一方向にシフト／回転するために使用可能で、それによってあたかも前記回転子中のデータが前記レジスタードベースの命令によって元々指定されたシフト値だけ反対方向にシフト／回転されたと同じ結果を生みだすシフト／回転動作の実行方法であって、
前記方法は、
レジスタードベースの一方向のシフト／回転命令によって指定されたシフト値を検索することと、
前記ロジックをバイパスして、前記検索されたシフト値を前記回転子に供給することと、
を備える。
［１８］ 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値は、前記回転子を含む実行ユニット中のパイプラインの出力ステージ以外のステージから検索される、［１７］に記載の方法。
［１９］ 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値は、汎用ファイルレジスタから検索される、［１７］に記載の方法。
［２０］ 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値を前記汎用ファイルレジスタから検索するか、前記回転子を含む実行ユニット中のパイプラインの出力ステージ以外のステージから検索するかを決定することをさらに備えた、［１７］に記載の方法。
［２１］ その後に続くレジスタベースの一方向のシフト／回転命令のシフト値を検索することと、前記その後に続くレジスタベースの命令に先行するレジスタベースの反対方向のシフト／回転命令に応答して、前記ロジックによって変更されたシフト値を前記回転子に供給するように決定することと、をさらに含む、［１７］に記載の方法。
［２２］ データを一方向にシフト／回転するように構成されたnビットの単一方向回転子と、レジスタードベースの反対方向のシフト／回転命令によって指定されたシフト値mを変更するように構成されたロジックとを使用し、かつ、変更された前記シフト値は前記回転子のデータを前記一方向に(n-m)だけシフト／回転するために使用可能であるシフト／回転動作の実行方法であって、
前記方法は、
レジスタードベースの前記一方向のシフト／回転命令によって指定されたシフト値を検索することと、
前記ロジックをバイパスして前記検索されたシフト値を前記回転子に供給することと、
を備える。
［２３］ 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値は、前記回転子を含む実行ユニット中のパイプラインの出力ステージ以外のステージから検索される、［２２］に記載の方法。
［２４］ 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値は、汎用ファイルレジスタから検索される、［２２］に記載の方法。
［２５］ 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値を前記汎用ファイルレジスタから検索するか、前記回転子を含む実行ユニット中のパイプラインの出力ステージ以外のステージから検索するかを決定することをさらに備えた、［２２］に記載の方法。
［２６］ その後に続くレジスタベースの一方向のシフト／回転命令のシフト値を検索することと、前記その後に続くレジスタベースの命令に先行するレジスタベースの反対方向のシフト／回転命令に応じて、前記ロジックによって変更されたシフト値を前記回転子に供給するように決定することとをさらに含む、［２２］に記載の方法。


The previous description of the disclosed embodiments is provided to enable any person skilled in the art to practice the invention. Various modifications to these embodiments will be readily apparent to those skilled in the art, and the generic principles defined herein may be applied to other embodiments without departing from the spirit or scope of the present disclosure. Good. Accordingly, the present invention is not intended to be limited to the embodiments disclosed herein, but is to be accorded the full scope consistent with the claims, and references to elements in the singular are particularly It is not intended to mean "only one" unless explicitly so indicated, but rather "one or more". All structural and functional equivalents already known by those skilled in the art or later known for elements of the various embodiments described throughout this disclosure are expressly incorporated herein by reference, It is also intended to be encompassed by the claims. Moreover, nothing disclosed herein is intended to be dedicated to the public regardless of whether such disclosure is expressly recited in the claims. Unless an element is explicitly stated using "means for" or "step for" if it is a method claim, the claim element should not be construed under 35 USC 112, sixth paragraph Absent.
The invention described in the scope of the claims at the beginning of the present application is added below.
[1] a unidirectional rotator configured to shift / rotate data in one direction;
Having logic configured to change the shift value in the opposite direction specified by the register-based shift / rotate instruction, the shift value changed by the logic shifting / rotating the data in the one direction A control unit that can be used by the rotor to produce the same result as if the rotor data was shifted / rotated in the opposite direction by the shift value originally specified by the registered base instruction When,
With
The control unit is further configured to supply a shift value specified to shift / rotate the data in the one direction by a register-based instruction to the rotor, bypassing the logic;
Processor.
[2] The apparatus further includes a pipelined execution unit, and the control unit is further configured to recover the shift value specified by the registered base instruction from a stage other than the output stage of the pipeline. , [1].
[3] The apparatus further includes a general-purpose register file, and the control unit further includes a multiplexer that selects the shift value from either the general-purpose register file or the pipeline according to the register-based instruction. [2] The processor described in.
[4] The multiplexer further includes a shift value from the general-purpose register file according to the register-based instruction, a shift value from the pipeline according to the register-based instruction, and an instruction-based shift / rotation instruction. The processor of [3], configured to select any of the shift values specified by.
[5] If the instruction-based shift / rotation command is in the opposite direction, the shift value specified by the instruction-based shift / rotation command is changed by the control unit before being supplied to the multiplexer. The modified shift value for the instruction-based shift / rotation command can be used by the rotator to shift / rotate the data in the one direction so that the rotator data is The processor of [5], which produces the same result as shifted / rotated in the opposite direction by the shift value originally specified by the instruction-based shift / rotate instruction.
[6] The control unit further supplies the rotator with the shift value selected by the multiplexer for the one-way shift / rotate instruction of the register base, and also in the opposite direction of the register base. The processor of [3], configured to provide the logic with the shift value selected by the multiplexer for a shift / rotate instruction.
[7] The changed shift value generated by the logic is returned to the multiplexer, and the multiplexer selects the shift value from either the general-purpose file register or the pipeline, or after the change. The processor according to [6], wherein the processor is configured to supply the shift value to the rotor.
[8] The processor of [7], further comprising a latch having an input coupled to the multiplexer and an output coupled to the logic and the rotor.
[9] An n-bit unidirectional rotator configured to shift / rotate data in one direction;
Having logic configured to change the shift value m in the opposite direction specified by the register-based shift / rotate instruction, the shift value changed by the logic shifting the data in the one direction (nm A control unit that can be used by the rotor to shift / rotate only)
With
The processor is further configured to supply a shift value specified to shift / rotate in one direction by register-based instructions to the rotor, bypassing the logic.
[10] The apparatus further comprises a pipelined execution unit, and the control unit is further configured to recover the shift value specified by the registered base instruction from a stage other than the output stage of the pipeline. , [9].
[11] The apparatus further includes a general-purpose register file, and the control unit further includes a multiplexer that selects the shift value from either the general-purpose register file or the pipeline according to the register-based instruction. [10] The processor described in.
[12] The multiplexer further includes a shift value from the general-purpose register file according to the register-based instruction, a shift value from the pipeline according to the register-based instruction, an instruction-based shift or rotation instruction. The processor of [11], configured to select any of the shift values specified by.
[13] If the instruction-based shift / rotation instruction is in the opposite direction, the shift value specified by the instruction-based shift / rotation instruction is changed by the control unit before being supplied to the multiplexer. And the modified shift value for the instruction-based shift / rotation command can be used by the rotator to shift / rotate the data in the one direction, as if the rotator data The processor of [12], which produces the same result as is shifted / rotated in the opposite direction by the shift value originally specified by the instruction-based shift / rotation instruction.
[14] The control unit further supplies the rotator with the shift value selected by the multiplexer for the one-way shift / rotate instruction of the register base, and the opposite of the register base. The processor of [11], configured to provide the shift correction logic with the shift value selected by the multiplexer for a direction shift / rotate instruction.
[15] The changed shift value generated by the logic is returned to the multiplexer, and the multiplexer selects the shift value from either the general-purpose file register or the pipeline, or after the change. The processor according to [14], wherein a shift value is supplied to the rotor.
[16] The processor of [15], further comprising a latch having an input coupled to the multiplexer and an output coupled to the logic and the rotor.
[17] A unidirectional rotator configured to shift / rotate data in one direction and logic configured to change a shift value specified by a register-based opposite direction shift / rotate instruction And the modified shift value can be used to shift / rotate the rotator data in the one direction so that the data in the rotator is stored in the registered-based instruction. A shift / rotation operation execution method that produces the same result as shifting / rotating in the opposite direction by the shift value originally specified by
The method
Retrieving a shift value specified by a registered-based one-way shift / rotate instruction;
Bypassing the logic and providing the retrieved shift value to the rotor;
Is provided.
[18] The method according to [17], wherein a shift value of the one-way shift / rotation instruction of the registered base is retrieved from a stage other than an output stage of a pipeline in an execution unit including the rotor. .
[19] The method according to [17], wherein a shift value of the one-way shift / rotation instruction of the registered base is retrieved from a general-purpose file register.
[20] Whether to search the shift value of the one-way shift / rotation instruction in the registered base from the general-purpose file register or from a stage other than the output stage of the pipeline in the execution unit including the rotor The method of [17], further comprising determining.
[21] retrieving a shift value of a subsequent register-based one-way shift / rotation instruction, and in response to a register-based opposite shift / rotation instruction preceding the subsequent register-based instruction. Determining to provide the rotor with a shift value modified by the logic. [17].
[22] An n-bit unidirectional rotator configured to shift / rotate data in one direction and a shift value m specified by a register-based opposite direction shift / rotation command to change A shift / rotation operation execution method that can be used to shift / rotate the rotor data in the one direction (nm) using the configured logic and the changed shift value There,
The method
Retrieving a shift value specified by the registered-based one-way shift / rotate instruction;
Providing the retrieved shift value to the rotor, bypassing the logic;
Is provided.
[23] The method according to [22], wherein a shift value of the one-way shift / rotation instruction of the registered base is retrieved from a stage other than an output stage of a pipeline in an execution unit including the rotor. .
[24] The method according to [22], wherein a shift value of the one-way shift / rotation instruction of the registered base is retrieved from a general-purpose file register.
[25] Whether to search the shift value of the one-way shift / rotation instruction in the registered base from the general-purpose file register or from a stage other than the output stage of the pipeline in the execution unit including the rotor The method of [22], further comprising determining.
[26] retrieving a shift value of a subsequent register-based one-way shift / rotation instruction and in response to a register-based opposite shift / rotation instruction preceding the subsequent register-based instruction; The method of [22], further comprising: determining to supply the rotor with a shift value modified by the logic.


Claims (26)

データを一方向にシフト／回転させるように構成された単一方向回転子と、
レジスタードベースのシフト／回転命令によって指定された反対方向へのシフト値を変更するように構成されたロジックを有し、前記ロジックによって変更されたシフト値は前記データを前記一方向にシフト／回転するために前記回転子によって使用可能で、それによってあたかも前記回転子のデータが前記レジスタードベースの命令によって元々指定されたシフト値だけ前記反対方向にシフト／回転されたと同じ結果を生成する制御ユニットと、
を備え、
前記制御ユニットは、さらに、レジスタベースの命令によって前記データを前記一方向にシフト／回転させるために指定されたシフト値を、前記ロジックをバイパスして前記回転子に供給するように構成された、
プロセッサ。 A unidirectional rotator configured to shift / rotate data in one direction;
Having logic configured to change the shift value in the opposite direction specified by the register-based shift / rotate instruction, the shift value changed by the logic shifting / rotating the data in the one direction A control unit that can be used by the rotor to produce the same result as if the rotor data was shifted / rotated in the opposite direction by the shift value originally specified by the registered base instruction When,
With
The control unit is further configured to supply a shift value specified to shift / rotate the data in the one direction by a register-based instruction to the rotor, bypassing the logic;
Processor. パイプライン化された実行ユニットをさらに備え、前記制御ユニットはさらに前記レジスタードベースの命令によって指定された前記シフト値を前記パイプラインの出力ステージ以外のステージから回復するように構成された、請求項１に記載のプロセッサ。 The pipelined execution unit further comprising: the control unit further configured to recover the shift value specified by the registered-based instruction from a stage other than the output stage of the pipeline. The processor according to 1. 汎用レジスタファイルをさらに備え、前記制御ユニットは、前記レジスタベースの命令に応じて前記汎用レジスタファイルもしくは前記パイプラインのいずれかから前記シフト値を選択するマルチプレクサをさらに備えた、請求項２に記載のプロセッサ。 The control unit according to claim 2, further comprising a general-purpose register file, wherein the control unit further includes a multiplexer that selects the shift value from either the general-purpose register file or the pipeline in response to the register-based instruction. Processor. 前記マルチプレクサは、さらに、前記レジスタベースの命令に応じた前記汎用レジスタファイルからのシフト値、前記レジスタベースの命令に応じた前記パイプラインからのシフト値、インストラクションベースのシフト／回転命令によって指定されたシフト値のうちのいずれかを選択するように構成された、請求項３に記載のプロセッサ。 The multiplexer is further specified by a shift value from the general register file in response to the register-based instruction, a shift value from the pipeline in response to the register-based instruction, and an instruction-based shift / rotate instruction The processor of claim 3, configured to select any of the shift values. 前記インストラクションベースのシフト／回転命令が前記反対方向である場合、前記インストラクションベースのシフト／回転命令によって指定されたシフト値は前記マルチプレクサに供給される前に前記制御ユニットによって変更され、前記インストラクションベースのシフト／回転命令のための前記変更されたシフト値は前記回転子によって前記データを前記一方向にシフト／回転するために使用可能で、それによってあたかも前記回転子のデータが前記インストラクションベースのシフト／回転命令によって元々指定されたシフト値だけ前記反対方向にシフト／回転されたと同じ結果を生成する、請求項５に記載のプロセッサ。 If the instruction-based shift / rotation command is in the opposite direction, the shift value specified by the instruction-based shift / rotation command is changed by the control unit before being supplied to the multiplexer, and the instruction-based shift / rotation command The modified shift value for a shift / rotate command can be used by the rotator to shift / rotate the data in the one direction so that the rotator data can be converted into the instruction-based shift / rotation. 6. The processor of claim 5, wherein the processor produces the same result as shifted / rotated in the opposite direction by the shift value originally specified by the rotate instruction. 前記制御ユニットは、さらに、前記レジスタベースの前記一方向のシフト／回転命令に対する前記マルチプレクサによって選択された前記シフト値を前記回転子に供給し、また、前記レジスタベースの前記反対方向のシフト／回転命令に対する前記マルチプレクサによって選択された前記シフト値を前記ロジックに供給するように構成された、請求項３に記載のプロセッサ。 The control unit further supplies the rotator with the shift value selected by the multiplexer for the one-way shift / rotation instruction of the register base, and the opposite shift / rotation of the register base. The processor of claim 3, configured to provide the logic with the shift value selected by the multiplexer for an instruction. 前記ロジックによって生成された変更後の前記シフト値は前記マルチプレクサに戻され、前記マルチプレクサは、前記汎用ファイルレジスタもしくは前記パイプラインのいずれかから前記シフト値を選択し、または、前記変更後のシフト値を前記回転子に供給するように構成された、請求項６に記載のプロセッサ。 The changed shift value generated by the logic is returned to the multiplexer, and the multiplexer selects the shift value from either the general-purpose file register or the pipeline, or the changed shift value. The processor of claim 6, wherein the processor is configured to supply to the rotor. 前記マルチプレクサに結合された入力と前記ロジック及び前記回転子に結合された出力とを有するラッチをさらに備えた、請求項７に記載のプロセッサ。 8. The processor of claim 7, further comprising a latch having an input coupled to the multiplexer and an output coupled to the logic and the rotor. データを一方向にシフト／回転させるように構成されたnビットの単一方向回転子と、
レジスタードベースのシフト／回転命令によって指定された反対方向へのシフト値mを変更するように構成されたロジックを有し、前記ロジックによって変更されたシフト値は前記データを前記一方向に(n-m)だけシフト／回転するために前記回転子によって使用可能である制御ユニットと、
を備え、
前記制御ユニットは、さらに、レジスタベースの命令によって前記一方向にシフト／回転させるために指定されたシフト値を、前記ロジックをバイパスして前記回転子に供給するように構成された、
プロセッサ。 An n-bit unidirectional rotator configured to shift / rotate data in one direction;
Having logic configured to change the shift value m in the opposite direction specified by the register-based shift / rotate instruction, the shift value changed by the logic shifting the data in the one direction (nm A control unit that can be used by the rotor to shift / rotate only)
With
The control unit is further configured to supply a shift value designated to shift / rotate in one direction by a register-based instruction to the rotor, bypassing the logic;
Processor. パイプライン化された実行ユニットをさらに備え、前記制御ユニットはさらに前記レジスタードベースの命令によって指定された前記シフト値を前記パイプラインの出力ステージ以外のステージから回復するように構成された、請求項９に記載のプロセッサ。 The pipelined execution unit further comprising: the control unit further configured to recover the shift value specified by the registered-based instruction from a stage other than the output stage of the pipeline. 10. The processor according to 9. 汎用レジスタファイルをさらに備え、前記制御ユニットは、前記レジスタベースの命令に応じて前記汎用レジスタファイルもしくは前記パイプラインのいずれかから前記シフト値を選択するマルチプレクサをさらに備えた、請求項１０に記載のプロセッサ。 The control unit according to claim 10, further comprising a general-purpose register file, wherein the control unit further includes a multiplexer that selects the shift value from either the general-purpose register file or the pipeline in response to the register-based instruction. Processor. 前記マルチプレクサは、さらに、前記レジスタベースの命令に応じた前記汎用レジスタファイルからのシフト値、前記レジスタベースの命令に応じた前記パイプラインからのシフト値、インストラクションベースのシフトもしくは回転命令によって指定されたシフト値のうちのいずれかを選択するように構成された、請求項１１に記載のプロセッサ。 The multiplexer is further designated by a shift value from the general register file in response to the register-based instruction, a shift value from the pipeline in response to the register-based instruction, an instruction-based shift or rotation instruction The processor of claim 11, configured to select any of the shift values. 前記インストラクションベースのシフト／回転命令が前記反対方向である場合、前記インストラクションベースのシフト／回転命令によって指定されたシフト値は、前記マルチプレクサに供給される前に前記制御ユニットによって変更され、前記インストラクションベースのシフト／回転命令のための前記変更されたシフト値は前記回転子によって前記データを前記一方向にシフト／回転するために使用可能で、それによってあたかも前記回転子のデータが前記インストラクションベースのシフト／回転命令によって元々指定されたシフト値だけ前記反対方向にシフト／回転されたと同じ結果を生成する、請求項１２に記載のプロセッサ。 If the instruction-based shift / rotation command is in the opposite direction, the shift value specified by the instruction-based shift / rotation command is changed by the control unit before being supplied to the multiplexer, and the instruction base The modified shift value for the shift / rotate command can be used by the rotator to shift / rotate the data in the one direction so that the rotator data can be converted to the instruction-based shift. 13. The processor of claim 12, which produces the same result as being shifted / rotated in the opposite direction by the shift value originally specified by the / rotate instruction. 前記制御ユニットは、さらに、前記レジスタベースの前記一方向のシフト／回転命令のために前記マルチプレクサによって選択された前記シフト値を前記回転子に供給し、また、前記レジスタベースの前記反対方向のシフト／回転命令のために前記マルチプレクサによって選択された前記シフト値を前記シフト修正ロジックに供給するように構成された、請求項１１に記載のプロセッサ。 The control unit further provides the rotator with the shift value selected by the multiplexer for the one-way shift / rotate instruction of the register base, and the counter-based shift of the register base. The processor of claim 11, configured to supply the shift correction logic selected by the multiplexer for a rotation / rotation instruction to the shift correction logic. 前記ロジックによって生成された変更後の前記シフト値は前記マルチプレクサに戻され、前記マルチプレクサは前記汎用ファイルレジスタもしくは前記パイプラインのいずれかから前記シフト値を選択し、または、前記変更後のシフト値を前記回転子に供給する、請求項１４に記載のプロセッサ。 The changed shift value generated by the logic is returned to the multiplexer, and the multiplexer selects the shift value from either the general-purpose file register or the pipeline, or uses the changed shift value. The processor of claim 14, wherein the processor supplies the rotor. 前記マルチプレクサに結合された入力と前記ロジック及び前記回転子に結合された出力とを有するラッチをさらに備えた、請求項１５に記載のプロセッサ。 The processor of claim 15, further comprising a latch having an input coupled to the multiplexer and an output coupled to the logic and the rotor. データを一方向にシフト／回転するように構成された単一方向回転子と、レジスタードベースの反対方向のシフト／回転命令によって指定されたシフト値を変更するように構成されたロジックとを使用し、かつ、変更された前記シフト値は前記回転子のデータを前記一方向にシフト／回転するために使用可能で、それによってあたかも前記回転子中のデータが前記レジスタードベースの命令によって元々指定されたシフト値だけ反対方向にシフト／回転されたと同じ結果を生みだすシフト／回転動作の実行方法であって、
前記方法は、
レジスタードベースの一方向のシフト／回転命令によって指定されたシフト値を検索することと、
前記ロジックをバイパスして、前記検索されたシフト値を前記回転子に供給することと、
を備える。 Uses a unidirectional rotator configured to shift / rotate data in one direction and logic configured to change the shift value specified by the register-based opposite direction shift / rotate instruction And the modified shift value can be used to shift / rotate the rotor data in the one direction so that the data in the rotor is originally specified by the registered base instruction. A shift / rotation operation that produces the same result as shifting / rotating in the opposite direction by the shift value,
The method
Retrieving a shift value specified by a registered-based one-way shift / rotate instruction;
Bypassing the logic and providing the retrieved shift value to the rotor;
Is provided. 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値は、前記回転子を含む実行ユニット中のパイプラインの出力ステージ以外のステージから検索される、請求項１７に記載の方法。 The method of claim 17, wherein a shift value of the one-way shift / rotate instruction on the registered base is retrieved from a stage other than an output stage of a pipeline in an execution unit that includes the rotator. 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値は、汎用ファイルレジスタから検索される、請求項１７に記載の方法。 The method of claim 17, wherein a shift value of the one-way shift / rotate instruction in the registered base is retrieved from a general purpose file register. 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値を前記汎用ファイルレジスタから検索するか、前記回転子を含む実行ユニット中のパイプラインの出力ステージ以外のステージから検索するかを決定することをさらに備えた、請求項１７に記載の方法。 Decide whether to retrieve the shift value of the one-way shift / rotate instruction in the registered base from the general-purpose file register or from a stage other than the output stage of the pipeline in the execution unit including the rotor 18. The method of claim 17, further comprising: その後に続くレジスタベースの一方向のシフト／回転命令のシフト値を検索することと、前記その後に続くレジスタベースの命令に先行するレジスタベースの反対方向のシフト／回転命令に応答して、前記ロジックによって変更されたシフト値を前記回転子に供給するように決定することと、をさらに含む、請求項１７に記載の方法。 Retrieving the shift value of a subsequent register-based one-way shift / rotation instruction; and in response to a register-based opposite shift / rotation instruction preceding the subsequent register-based instruction, the logic The method of claim 17, further comprising: determining to provide the rotor with a shift value modified by. データを一方向にシフト／回転するように構成されたnビットの単一方向回転子と、レジスタードベースの反対方向のシフト／回転命令によって指定されたシフト値mを変更するように構成されたロジックとを使用し、かつ、変更された前記シフト値は前記回転子のデータを前記一方向に(n-m)だけシフト／回転するために使用可能であるシフト／回転動作の実行方法であって、
前記方法は、
レジスタードベースの前記一方向のシフト／回転命令によって指定されたシフト値を検索することと、
前記ロジックをバイパスして前記検索されたシフト値を前記回転子に供給することと、
を備える。 N-bit unidirectional rotator configured to shift / rotate data in one direction and configured to change the shift value m specified by the registered base opposite direction shift / rotate command And the modified shift value is a method of performing a shift / rotate operation that can be used to shift / rotate the rotor data in the one direction (nm),
The method
Retrieving a shift value specified by the registered-based one-way shift / rotate instruction;
Providing the retrieved shift value to the rotor, bypassing the logic;
Is provided. 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値は、前記回転子を含む実行ユニット中のパイプラインの出力ステージ以外のステージから検索される、請求項２２に記載の方法。 23. The method of claim 22, wherein a shift value of the registered-based one-way shift / rotate instruction is retrieved from a stage other than an output stage of a pipeline in an execution unit that includes the rotator. 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値は、汎用ファイルレジスタから検索される、請求項２２に記載の方法。 23. The method of claim 22, wherein a shift value of the registered-based unidirectional shift / rotate instruction is retrieved from a general purpose file register. 前記レジスタードベースの前記一方向のシフト／回転命令のシフト値を前記汎用ファイルレジスタから検索するか、前記回転子を含む実行ユニット中のパイプラインの出力ステージ以外のステージから検索するかを決定することをさらに備えた、請求項２２に記載の方法。 Decide whether to retrieve the shift value of the one-way shift / rotate instruction in the registered base from the general-purpose file register or from a stage other than the output stage of the pipeline in the execution unit including the rotor 23. The method of claim 22, further comprising: その後に続くレジスタベースの一方向のシフト／回転命令のシフト値を検索することと、前記その後に続くレジスタベースの命令に先行するレジスタベースの反対方向のシフト／回転命令に応じて、前記ロジックによって変更されたシフト値を前記回転子に供給するように決定することとをさらに含む、請求項２２に記載の方法。 Retrieving the shift value of a subsequent register-based one-way shift / rotation instruction and in response to a register-based opposite shift / rotation instruction preceding the subsequent register-based instruction by the logic 23. The method of claim 22, further comprising determining to provide a modified shift value to the rotor.
JP2013103469A 2006-01-31 2013-05-15 Register-based shift for unidirectional rotors Expired - Fee Related JP5996484B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/343,764 US8335810B2 (en) 2006-01-31 2006-01-31 Register-based shifts for a unidirectional rotator
US11/343,764 2006-01-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008553490A Division JP2009525551A (en) 2006-01-31 2007-01-31 Register-based shift for unidirectional rotors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015042804A Division JP2015144002A (en) 2006-01-31 2015-03-04 Register-based shifts for unidirectional rotator

Publications (2)

Publication Number Publication Date
JP2013218708A true JP2013218708A (en) 2013-10-24
JP5996484B2 JP5996484B2 (en) 2016-09-21

Family

ID=38050201

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008553490A Pending JP2009525551A (en) 2006-01-31 2007-01-31 Register-based shift for unidirectional rotors
JP2013103469A Expired - Fee Related JP5996484B2 (en) 2006-01-31 2013-05-15 Register-based shift for unidirectional rotors
JP2015042804A Pending JP2015144002A (en) 2006-01-31 2015-03-04 Register-based shifts for unidirectional rotator

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008553490A Pending JP2009525551A (en) 2006-01-31 2007-01-31 Register-based shift for unidirectional rotors

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015042804A Pending JP2015144002A (en) 2006-01-31 2015-03-04 Register-based shifts for unidirectional rotator

Country Status (7)

Country Link
US (1) US8335810B2 (en)
EP (1) EP1979807B1 (en)
JP (3) JP2009525551A (en)
KR (1) KR100951743B1 (en)
CN (1) CN101401064B (en)
AT (1) ATE512399T1 (en)
WO (1) WO2007090174A1 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8335810B2 (en) * 2006-01-31 2012-12-18 Qualcomm Incorporated Register-based shifts for a unidirectional rotator
US7734900B2 (en) * 2008-01-11 2010-06-08 International Business Machines Corporation Computer configuration virtual topology discovery and instruction therefore
US7739434B2 (en) * 2008-01-11 2010-06-15 International Business Machines Corporation Performing a configuration virtual topology change and instruction therefore
US20090182985A1 (en) * 2008-01-11 2009-07-16 International Business Machines Corporation Move Facility and Instructions Therefore
US20090182984A1 (en) * 2008-01-11 2009-07-16 International Business Machines Corporation Execute Relative Long Facility and Instructions Therefore
US7870339B2 (en) * 2008-01-11 2011-01-11 International Business Machines Corporation Extract cache attribute facility and instruction therefore
US20090182992A1 (en) * 2008-01-11 2009-07-16 International Business Machines Corporation Load Relative and Store Relative Facility and Instructions Therefore
US9280480B2 (en) 2008-01-11 2016-03-08 International Business Machines Corporation Extract target cache attribute facility and instruction therefor
US7895419B2 (en) 2008-01-11 2011-02-22 International Business Machines Corporation Rotate then operate on selected bits facility and instructions therefore
US20090182988A1 (en) * 2008-01-11 2009-07-16 International Business Machines Corporation Compare Relative Long Facility and Instructions Therefore
US20130151820A1 (en) * 2011-12-09 2013-06-13 Advanced Micro Devices, Inc. Method and apparatus for rotating and shifting data during an execution pipeline cycle of a processor
US11157275B2 (en) * 2018-07-03 2021-10-26 The Board Of Trustees Of The University Of Illinois Reconfigurable crypto-processor
US20230176863A1 (en) * 2021-12-03 2023-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory interface

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979495A (en) * 1982-10-29 1984-05-08 Toshiba Corp Shift circuit
JPH01244527A (en) * 1988-03-25 1989-09-28 Nec Corp Information processor
JPH086544A (en) * 1993-11-30 1996-01-12 Texas Instr Inc <Ti> Rotary register for orthogonal data conversion
JPH08137688A (en) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Data processing unit
JPH09509275A (en) * 1995-04-18 1997-09-16 インターナショナル・ビジネス・マシーンズ・コーポレーション Fast pipeline shifter element with parity prediction and string control
US5751614A (en) * 1994-03-08 1998-05-12 Exponential Technology, Inc. Sign-extension merge/mask, rotate/shift, and boolean operations executed in a vectored mux on an ALU
JP2009525551A (en) * 2006-01-31 2009-07-09 クゥアルコム・インコーポレイテッド Register-based shift for unidirectional rotors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437166A (en) * 1980-12-23 1984-03-13 Sperry Corporation High speed byte shifter for a bi-directional data bus
JPH0650462B2 (en) * 1986-02-18 1994-06-29 日本電気株式会社 Shift number control circuit
US5381423A (en) * 1989-07-25 1995-01-10 Italtel Societa Italiana Telecomunicazioni S.P.A. Process and device for the decoding of a shortened, cyclic binary code using error correction
JPH06276520A (en) * 1993-03-22 1994-09-30 Sony Corp Picture processing unit
US5640578A (en) * 1993-11-30 1997-06-17 Texas Instruments Incorporated Arithmetic logic unit having plural independent sections and register storing resultant indicator bit from every section
US5649225A (en) 1994-06-01 1997-07-15 Advanced Micro Devices, Inc. Resynchronization of a superscalar processor
US5867681A (en) * 1996-05-23 1999-02-02 Lsi Logic Corporation Microprocessor having register dependent immediate decompression
US6687262B1 (en) 2000-02-21 2004-02-03 Hewlett-Packard Development Company, L.P. Distributed MUX scheme for bi-endian rotator circuit
US20030235298A1 (en) * 2002-06-25 2003-12-25 Bedros Hanounik Shifting an encryption key in either a first or second direction via a uni-directional shifting unit
US7149767B2 (en) * 2003-05-12 2006-12-12 International Business Machines Corporation Method and system for determining quotient digits for decimal division in a superscaler processor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979495A (en) * 1982-10-29 1984-05-08 Toshiba Corp Shift circuit
JPH01244527A (en) * 1988-03-25 1989-09-28 Nec Corp Information processor
JPH086544A (en) * 1993-11-30 1996-01-12 Texas Instr Inc <Ti> Rotary register for orthogonal data conversion
US5751614A (en) * 1994-03-08 1998-05-12 Exponential Technology, Inc. Sign-extension merge/mask, rotate/shift, and boolean operations executed in a vectored mux on an ALU
JPH08137688A (en) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Data processing unit
JPH09509275A (en) * 1995-04-18 1997-09-16 インターナショナル・ビジネス・マシーンズ・コーポレーション Fast pipeline shifter element with parity prediction and string control
JP2009525551A (en) * 2006-01-31 2009-07-09 クゥアルコム・インコーポレイテッド Register-based shift for unidirectional rotors

Also Published As

Publication number Publication date
US20070180008A1 (en) 2007-08-02
JP2015144002A (en) 2015-08-06
CN101401064A (en) 2009-04-01
KR100951743B1 (en) 2010-04-08
JP5996484B2 (en) 2016-09-21
ATE512399T1 (en) 2011-06-15
KR20090009780A (en) 2009-01-23
EP1979807B1 (en) 2011-06-08
US8335810B2 (en) 2012-12-18
EP1979807A1 (en) 2008-10-15
CN101401064B (en) 2013-03-06
WO2007090174A1 (en) 2007-08-09
JP2009525551A (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP5996484B2 (en) Register-based shift for unidirectional rotors
TWI522832B (en) Cryptographic support instructions
TWI691897B (en) Instruction and logic to perform a fused single cycle increment-compare-jump
KR101636836B1 (en) Apparatus and method for fast failure handling of instructions
KR102478874B1 (en) Method and apparatus for implementing and maintaining a stack of predicate values with stack synchronization instructions in an out of order hardware software co-designed processor
US20090327674A1 (en) Loop Control System and Method
JP2011526045A5 (en)
US9513919B2 (en) Method and apparatus for speculative decompression
WO2009134518A1 (en) Selectively performing a single cycle write operation with ecc in a data processing system
WO2016105823A1 (en) Method and apparatus for performing a vector permute with an index and an immediate
JP6738579B2 (en) Apparatus and method for performing checks that optimize instruction flow
US20170161069A1 (en) Microprocessor including permutation instructions
EP2350814A1 (en) System and method to execute a linear feedback-shift instruction
EP3394755B1 (en) Apparatus and method for enforcement of reserved bits
WO2013036950A1 (en) Instruction packet including multiple instructions having a common destination
EP2542963B1 (en) System and method of processing hierarchical very long instruction packets
KR20170099864A (en) Method and apparatus for compressing a mask value
EP2666082B1 (en) Integrated circuit device and method for calculating a predicate value
KR20140139835A (en) Counter-based multi-cycle processor control unit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150304

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150630

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160824

R150 Certificate of patent or registration of utility model

Ref document number: 5996484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees