JP2013192436A - Power transmission device - Google Patents

Power transmission device Download PDF

Info

Publication number
JP2013192436A
JP2013192436A JP2012208011A JP2012208011A JP2013192436A JP 2013192436 A JP2013192436 A JP 2013192436A JP 2012208011 A JP2012208011 A JP 2012208011A JP 2012208011 A JP2012208011 A JP 2012208011A JP 2013192436 A JP2013192436 A JP 2013192436A
Authority
JP
Japan
Prior art keywords
voltage
output
current
period
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012208011A
Other languages
Japanese (ja)
Inventor
Hiroshi Matsumae
博 松前
Kaoru Koketsu
薫 纐纈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012208011A priority Critical patent/JP2013192436A/en
Publication of JP2013192436A publication Critical patent/JP2013192436A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To solve the problem that increase in the number of components or the like may result from providing a snubber circuit to absorb a surge voltage caused by a recovery current.SOLUTION: A voltage of an input capacitor 10 is converted into AC voltage through a full bridge circuit FB and applied to a primary-side coil w1. A voltage induced in a secondary-side coil w2 in accordance with the application is applied through a full-wave rectifier circuit RC to an output capacitor Co. An inductor 12 is provided between the secondary-side coil w2 and the full-wave rectifier circuit RC. Furthermore, the full-wave rectifier circuit RC and the output capacitor Co are short-circuited. The timing to invert a polarity of the voltage to be applied to the primary-side coil w1 is after turning a current flowing in the inductor 12 to zero.

Description

本発明は、トランスを用いて電力を伝送する電力伝送装置に関する。   The present invention relates to a power transmission device that transmits power using a transformer.

この種の電力伝送装置としては、たとえば下記特許文献1に見られるものも提案されている。これは、直流電圧源の電圧をブリッジ回路を介してトランスの1次側コイルに印加し、2次側コイルに生じる交流電圧を直流電圧に変換すべく一対のダイオードの直列接続体が出力用コンデンサに並列接続されたものにおいて、ダイオードのリカバリ電流に起因したサージを吸収するためのスナバコンデンサを備えるものである。スナバコンデンサの充電エネルギは、スナバコンデンサの放電エネルギを蓄えるスナバインダクタを介して、出力用コンデンサに放出される。   As this type of power transmission device, for example, the one shown in Patent Document 1 below has been proposed. This is because a series connection body of a pair of diodes is used as an output capacitor in order to apply a voltage of a DC voltage source to a primary coil of a transformer via a bridge circuit and convert an AC voltage generated in the secondary coil into a DC voltage. Are provided with a snubber capacitor for absorbing a surge caused by the recovery current of the diode. The charging energy of the snubber capacitor is discharged to the output capacitor via a snubber inductor that stores the discharging energy of the snubber capacitor.

特開平1−295675号公報JP-A-1-295675

上記装置では、リカバリ電流に起因したサージ電圧を吸収すべく、スナバ回路を設けるため、部品点数の増加等を招く。   In the above apparatus, a snubber circuit is provided to absorb the surge voltage caused by the recovery current, which increases the number of components.

本発明は、上記課題を解決する過程でなされたものであり、その目的は、トランスを用いて電力を伝送する新たな電力伝送装置の提供にある。   The present invention has been made in the process of solving the above-described problems, and an object thereof is to provide a new power transmission apparatus that transmits power using a transformer.

以下、上記課題を解決するための手段、およびその作用効果について記載する。   Hereinafter, means for solving the above-described problems and the operation and effect thereof will be described.

請求項1記載の発明は、トランス(T)の1次側コイルに交流電圧を印加する交流電圧印加手段(FB)と、前記トランスの2次側コイルの出力を整流する整流手段(RC)と、前記トランスの2次側に接続されて且つ、出力電圧の大きさを充電電圧によって定める出力用コンデンサ(Co)と、前記交流電圧印加手段を操作することで、前記出力電圧を可変制御する制御手段(20)と、を備え、前記交流電圧印加手段によって前記交流電圧印加手段および前記整流手段間に流れる電流を漸増させる電圧が印加されている状態から前記交流電圧印加手段の電子操作によって前記電圧の印加が停止される場合、前記電流を漸減させる電圧を印加する閉ループ経路が構成されるように、前記交流電圧印加手段および前記整流手段間にインダクタンス設定(12)がなされており、前記制御手段による制御がなされているときにおいて、前記出力用コンデンサおよび前記整流手段間のインダクタンスは、前記交流電圧印加手段および前記整流手段間のインダクタンスに前記2次側コイルに誘起される電圧によって前記出力用コンデンサの電圧を除算した値を乗算した値以下となることを特徴とする。   The invention according to claim 1 is an AC voltage applying means (FB) for applying an AC voltage to the primary side coil of the transformer (T), and a rectifying means (RC) for rectifying the output of the secondary side coil of the transformer. Control that is connected to the secondary side of the transformer and variably controls the output voltage by operating an output capacitor (Co) that determines the magnitude of the output voltage by a charging voltage and the AC voltage applying means Means (20), and the voltage is applied by electronic operation of the AC voltage applying means from a state in which a voltage that gradually increases the current flowing between the AC voltage applying means and the rectifying means is applied by the AC voltage applying means. When the application of current is stopped, an inductor is provided between the AC voltage applying means and the rectifying means so that a closed loop path for applying a voltage for gradually decreasing the current is configured. When the control setting is performed and the control by the control means is performed, the inductance between the output capacitor and the rectifying means is equal to the inductance between the AC voltage applying means and the rectifying means. It is less than or equal to a value obtained by multiplying a value obtained by dividing the voltage of the output capacitor by the voltage induced in the secondary coil.

上記発明では、上記電流を漸増させる電圧の極性が反転するに先立って上記電流を漸増させる電圧の印加が停止される期間において、インダクタンス設定によって、整流手段に電流を漸減しつつ流し続けることができる。これにより、整流手段に逆極性の電圧が印加される前に整流手段に流れる電流がゼロとなるなら、リカバリ電流が生じる事態を回避することができる。   In the above invention, the current can be kept flowing gradually through the rectifying means by the inductance setting in a period in which the application of the voltage for gradually increasing the current is stopped before the polarity of the voltage for gradually increasing the current is reversed. . As a result, if the current flowing through the rectifying unit becomes zero before the reverse polarity voltage is applied to the rectifying unit, a situation in which a recovery current is generated can be avoided.

第1の実施形態にかかるシステム構成図。1 is a system configuration diagram according to a first embodiment. FIG. 同実施形態にかかるトランスの構成を示す図。The figure which shows the structure of the trans | transformer concerning the embodiment. 同実施形態にかかるスイッチング操作手法を示すタイムチャート。The time chart which shows the switching operation method concerning the embodiment. 同実施形態にかかる電力変換処理を示す回路図。The circuit diagram which shows the power conversion process concerning the embodiment. 同実施形態にかかる電力変換処理を示す回路図。The circuit diagram which shows the power conversion process concerning the embodiment. 第2の実施形態にかかるスイッチング操作手法を示すタイムチャート。The time chart which shows the switching operation method concerning 2nd Embodiment. 同実施形態にかかる出力電力と時比率との関係を示す図。The figure which shows the relationship between the output electric power and duty ratio concerning the embodiment. 同一出力電圧におけるインダクタのインダクタンスと時比率との関係を示す 図。The figure which shows the relationship between the inductance of an inductor, and a duty ratio in the same output voltage. 上記実施形態にかかる処理の定量的な説明をするために用いるタイムチャー ト。The time chart used in order to explain quantitatively the process concerning the said embodiment. 上記各実施形態にかかる出力電圧等の計算式を示す図。The figure which shows formulas, such as an output voltage concerning each said embodiment.

<第1の実施形態>
以下、本発明にかかる電力伝送装置を車載充電装置に適用した第1の実施形態について、図面を参照しつつ説明する。
<First Embodiment>
Hereinafter, a first embodiment in which a power transmission device according to the present invention is applied to an in-vehicle charging device will be described with reference to the drawings.

図1に示されるコンバータCNVは、車載充電装置に搭載されるものである。すなわち、車両の外部から供給される商用電源からの電力を所定の直流電圧とする装置(図示略)の出力部となる入力側コンデンサ10について、その電圧を出力用コンデンサCoの電圧に変換するものである。詳しくは、コンバータCNVは、絶縁型コンバータであり、トランスTを備えて構成されている。   The converter CNV shown in FIG. 1 is mounted on an in-vehicle charging device. That is, for the input side capacitor 10 serving as an output unit of a device (not shown) that uses electric power from a commercial power source supplied from the outside of the vehicle as a predetermined DC voltage, the voltage is converted into the voltage of the output capacitor Co. It is. Specifically, the converter CNV is an insulating converter, and is configured to include a transformer T.

トランスTの1次側には、入力側コンデンサ10の両電極間に並列接続されたスイッチング素子S1およびスイッチング素子S2の直列接続体と、スイッチング素子S3およびスイッチング素子S4の直列接続体とを備えている。スイッチング素子S1〜S4は、トランスTの1次側コイルw1に交流電圧を印加する交流電圧印加手段(フルブリッジ回路FB)である。本実施形態では、スイッチング素子S1〜S4として、NチャネルMOS電界効果トランジスタを例示している。なお、図中、ダイオードD1〜D4のそれぞれは、スイッチング素子S1〜S4のそれぞれのボディダイオードである。   The primary side of the transformer T includes a series connection body of the switching element S1 and the switching element S2 connected in parallel between both electrodes of the input side capacitor 10, and a series connection body of the switching element S3 and the switching element S4. Yes. The switching elements S1 to S4 are AC voltage application means (full bridge circuit FB) that applies an AC voltage to the primary coil w1 of the transformer T. In the present embodiment, N-channel MOS field effect transistors are illustrated as the switching elements S1 to S4. In the figure, each of the diodes D1 to D4 is a body diode of each of the switching elements S1 to S4.

上記スイッチング素子S1およびスイッチング素子S2の接続点と、スイッチング素子S3およびスイッチング素子S4の接続点との間には、トランスTの1次側コイルw1が接続されている。   A primary coil w1 of the transformer T is connected between a connection point between the switching element S1 and the switching element S2 and a connection point between the switching element S3 and the switching element S4.

上記出力用コンデンサCoには、並列に、ダイオードDaおよびダイオードDbの直列接続体と、ダイオードDcおよびダイオードDdの直列接続体とが短絡接続されている。これらダイオードDa〜Ddは、2次側コイルw2から出力される交流電圧を直流電圧に変換して出力するための整流手段(全波整流回路RC)である。   In parallel to the output capacitor Co, a series connection body of a diode Da and a diode Db and a series connection body of a diode Dc and a diode Dd are short-circuited. These diodes Da to Dd are rectification means (full-wave rectification circuit RC) for converting the AC voltage output from the secondary coil w2 into a DC voltage and outputting it.

ダイオードDaおよびダイオードDbの接続点と、ダイオードDcおよびダイオードDdの接続点との間には、トランスTの2次側コイルw2が接続されている。図では、これら一対の接続点間に、2次側コイルw2に加えて、インダクタl2が記載されている。これは、図2に示すように、トランスTの磁心11と1次側コイルw1および2次側コイルw2との間の間隙を大きくすることで生成される漏れインダクタの等価回路表現である。   A secondary coil w2 of the transformer T is connected between a connection point between the diode Da and the diode Db and a connection point between the diode Dc and the diode Dd. In the figure, in addition to the secondary coil w2, an inductor l2 is shown between the pair of connection points. As shown in FIG. 2, this is an equivalent circuit representation of a leakage inductor generated by increasing the gap between the magnetic core 11 of the transformer T and the primary side coil w1 and the secondary side coil w2.

上記出力用コンデンサCoには、負荷14が並列接続されている。この負荷14には、車載主機としての回転機のエネルギ貯蔵手段としてのバッテリが含まれる。   A load 14 is connected in parallel to the output capacitor Co. The load 14 includes a battery as energy storage means of a rotating machine as a vehicle-mounted main machine.

制御装置20は、スイッチング素子S1〜S4に操作信号ms1〜ms4を出力することで、入力側コンデンサ10の電圧を変換して出力用コンデンサCoに印加する処理を行う。ここでは、図3に示すように、操作信号m1,m4と操作信号m2,m3とのそれぞれを互いに同一の信号として且つ、操作信号m1,m4と操作信号m2,m3とで、オン操作指令期間の位相をπだけずらす設定がなされている。   The control device 20 converts the voltage of the input side capacitor 10 and applies it to the output capacitor Co by outputting the operation signals ms1 to ms4 to the switching elements S1 to S4. Here, as shown in FIG. 3, the operation signals m1 and m4 and the operation signals m2 and m3 are the same as each other, and the operation signals m1 and m4 and the operation signals m2 and m3 are turned on. The phase is shifted by π.

以下、図4および図5を用いて、操作信号ms1〜ms4によるコンバータCNVの操作による電力変換動作について定性的な説明を与える。なお、以下の説明において、1次側コイルw1の電圧の極性や2次側コイルw2の電圧の極性等については、先の図1に示した定義を用いる。   Hereinafter, with reference to FIG. 4 and FIG. 5, a qualitative explanation will be given regarding the power conversion operation by the operation of the converter CNV by the operation signals ms1 to ms4. In the following description, the definition shown in FIG. 1 is used for the polarity of the voltage of the primary coil w1, the polarity of the voltage of the secondary coil w2, and the like.

図4(a)は、スイッチング素子S1〜S4の全てがオフの状態から、スイッチング素子S1およびスイッチング素子S4をオン状態に切り替えた場合を示している。図示されるように、この場合、1次側コイルw1の印加電圧Vw1は、絶対値が入力電圧Viであって且つ負となる。そして、入力側コンデンサ10、スイッチング素子S1、1次側コイルw1、およびスイッチング素子S4を備える閉ループ経路に電流が流れる。一方、2次側コイルw2の印加電圧Vw2は、1次側コイルw1のターン数N1と2次側コイルw2のターン数N2との比(巻数比n)に応じた大きさの電圧「−n・Vi」となる。これにより、2次側コイルw2、ダイオードDc、出力用コンデンサCo、およびダイオードDbを備える経路に電流が流れる。ここで、本実施形態では、2次側コイルw2に誘起される電圧(n・Vin)が出力電圧Voよりも大きいことを想定しているため、この電流は漸増する。   FIG. 4A shows a case where the switching elements S1 and S4 are switched from the off state to the on state. As illustrated, in this case, the applied voltage Vw1 of the primary coil w1 has an absolute value that is the input voltage Vi and is negative. Then, a current flows through a closed loop path including the input side capacitor 10, the switching element S1, the primary side coil w1, and the switching element S4. On the other hand, the applied voltage Vw2 of the secondary side coil w2 is a voltage “−n” having a magnitude corresponding to the ratio (turn ratio n) between the number of turns N1 of the primary side coil w1 and the number of turns N2 of the secondary side coil w2.・ Vi ”. Thereby, a current flows through a path including the secondary coil w2, the diode Dc, the output capacitor Co, and the diode Db. Here, in this embodiment, since it is assumed that the voltage (n · Vin) induced in the secondary coil w2 is larger than the output voltage Vo, this current gradually increases.

図4(b)は、スイッチング素子S1,S4をオフ状態に切り替えた場合を示している。この場合、インダクタ12に蓄えられたエネルギを放出すべく、インダクタ12、2次側コイルw2、ダイオードDc、出力用コンデンサCoおよびダイオードDbを備える閉ループ経路に電流が流れる。2次側コイルw2に電流が流れるために、1次側コイルw1にも、1次側コイルw1,ダイオードD3、入力側コンデンサ10、およびダイオードD2を備える閉ループ経路に電流が流れる。ただし、この電流は漸減する。上記経路に電流が流れることで、1次側コイルw1の印加電圧Vw1は、先の図4(a)とは逆極性の「−Vi」となる。そしてこれにより、2次側コイルw2の印加電圧Vw2(2次側コイルw2に誘起される電圧)は、先の図4(a)とは逆極性の「n・Vi」となる。このため、インダクタ12に印加される電圧VLは、「−n・Vi−Vo」となり、これをインダクタ12のインダクタンスで除算した値の絶対値に応じて、インダクタ12に流れる電流が漸減する。ちなみに、この際、インダクタ12に流れる電流の大きさと、全波整流回路RCおよび出力用コンデンサCo間を接続する電気経路を流れる電流の大きさと、ダイオードDb、Dcを流れる順方向電流の大きさとが常時一致する。これは、全波整流回路RCおよび出力用コンデンサCo間を接続する電気経路が分岐路を備えず、且つこの電気経路のインダクタンスを理想的にはゼロとしたためである。ちなみに、上記電気経路のインダクタンスが大きい場合、ダイオードDa,Dcのカソード側の電位がダイオードDb,Ddのアノード側の電位よりも低下しようとするため、ダイオードDa,Dcに順方向電流が流れ始める。   FIG. 4B shows a case where the switching elements S1 and S4 are switched to the off state. In this case, in order to release the energy stored in the inductor 12, a current flows through a closed loop path including the inductor 12, the secondary coil w2, the diode Dc, the output capacitor Co, and the diode Db. Since a current flows through the secondary coil w2, a current also flows through a closed loop path including the primary coil w1, the diode D3, the input capacitor 10, and the diode D2 in the primary coil w1. However, this current gradually decreases. When the current flows through the path, the applied voltage Vw1 of the primary coil w1 becomes “−Vi” having a polarity opposite to that of FIG. 4A. As a result, the applied voltage Vw2 of the secondary coil w2 (voltage induced in the secondary coil w2) becomes “n · Vi” having the opposite polarity to that of FIG. For this reason, the voltage VL applied to the inductor 12 becomes “−n · Vi−Vo”, and the current flowing through the inductor 12 gradually decreases according to the absolute value of the value obtained by dividing the voltage VL by the inductance of the inductor 12. Incidentally, at this time, the magnitude of the current flowing through the inductor 12, the magnitude of the current flowing through the electrical path connecting the full-wave rectifier circuit RC and the output capacitor Co, and the magnitude of the forward current flowing through the diodes Db and Dc are as follows. Always match. This is because the electrical path connecting the full-wave rectifier circuit RC and the output capacitor Co does not have a branch path, and the inductance of this electrical path is ideally zero. Incidentally, when the inductance of the electric path is large, the potential on the cathode side of the diodes Da and Dc tends to be lower than the potential on the anode side of the diodes Db and Dd.

図4(c)は、1次側コイルw1、2次側コイルw2およびインダクタ12に流れる電流が漸減してゼロとなった状態を示す。   FIG. 4C shows a state in which the current flowing through the primary side coil w1, the secondary side coil w2, and the inductor 12 is gradually reduced to zero.

図5(a)は、スイッチング素子S2,S3をオン状態に切り替えた状態を示す。スイッチング素子S2,S3をオン状態に切り替えることで、1次側コイルw1の印加電圧Vw1は、絶対値が入力電圧Viであって且つ正の電圧となる。そして、入力側コンデンサ10、スイッチング素子S3、1次側コイルw1、およびスイッチング素子S2を備える閉ループ経路に電流が流れる。一方、2次側コイルw2の印加電圧Vw2は、巻数比nに応じた大きさの電圧「n・Vi」となる。これにより、2次側コイルw2、ダイオードDa、出力用コンデンサCo、およびダイオードDdを備える経路に電流が流れる。   FIG. 5A shows a state in which the switching elements S2 and S3 are switched to the on state. By switching the switching elements S2 and S3 to the on state, the applied voltage Vw1 of the primary coil w1 has an absolute value that is the input voltage Vi and a positive voltage. Then, a current flows through a closed loop path including the input side capacitor 10, the switching element S3, the primary side coil w1, and the switching element S2. On the other hand, the applied voltage Vw2 of the secondary coil w2 is a voltage “n · Vi” having a magnitude corresponding to the turn ratio n. Thereby, a current flows through a path including the secondary coil w2, the diode Da, the output capacitor Co, and the diode Dd.

本実施形態では、スイッチング素子S2,S3のオン状態への切り替えに伴ってダイオードDc,Dbにリカバリ電流が流れることはない。なぜなら、先の図4(c)に示すように、ダイオードDc,Dbの電流がゼロとなった後に、2次側コイルw2、ダイオードDa、出力用コンデンサCo、およびダイオードDdを備える経路に電流が流れるためである。このため、ダイオードDc,Dbに順方向電流が流れている間に、逆バイアスが印加されることがない。   In the present embodiment, the recovery current does not flow through the diodes Dc and Db when the switching elements S2 and S3 are turned on. This is because, as shown in FIG. 4C, after the currents of the diodes Dc and Db become zero, the current flows in the path including the secondary coil w2, the diode Da, the output capacitor Co, and the diode Dd. This is because it flows. For this reason, the reverse bias is not applied while the forward current flows through the diodes Dc and Db.

図5(b)は、スイッチング素子S2,S3をオフ状態に切り替えた場合を示している。この場合、インダクタ12に蓄えられたエネルギを放出すべく、2次側コイルw2、インダクタ12、ダイオードDa、出力用コンデンサCoおよびダイオードDdを備える閉ループ経路に電流が流れる。2次側コイルw2に電流が流れるために、1次側コイルw1にも、1次側コイルw1,ダイオードD1、入力側コンデンサ10、およびダイオードD4を備える閉ループ経路に電流が流れる。ただし、この電流は漸減する。上記経路に電流が流れることで、1次側コイルw1の印加電圧Vw1は、先の図5(a)とは逆極性の「−Vi」となる。そしてこれにより、2次側コイルw2の印加電圧Vw2は、先の図5(a)とは逆極性の「−n・Vi」となる。このため、インダクタ12に印加される電圧VLは、「n・Vi+Vo」となり、これをインダクタ12のインダクタンスで除算した値に応じて、インダクタ12に流れる電流が漸減する。   FIG. 5B shows a case where the switching elements S2 and S3 are switched to the off state. In this case, in order to release the energy stored in the inductor 12, a current flows through a closed loop path including the secondary coil w2, the inductor 12, the diode Da, the output capacitor Co, and the diode Dd. Since a current flows through the secondary coil w2, a current also flows through a closed loop path including the primary coil w1, the diode D1, the input capacitor 10, and the diode D4 in the primary coil w1. However, this current gradually decreases. As a current flows through the path, the applied voltage Vw1 of the primary coil w1 becomes “−Vi” having a polarity opposite to that of FIG. As a result, the applied voltage Vw2 of the secondary coil w2 becomes “−n · Vi” having a polarity opposite to that of FIG. For this reason, the voltage VL applied to the inductor 12 becomes “n · Vi + Vo”, and the current flowing through the inductor 12 gradually decreases according to a value obtained by dividing the voltage VL by the inductance of the inductor 12.

図5(c)は、1次側コイルw1、2次側コイルw2およびインダクタ12に流れる電流が漸減してゼロとなった状態を示す。この状態となった後、先の図4(a)に示した状態に移行する。   FIG. 5C shows a state in which the current flowing through the primary side coil w1, the secondary side coil w2, and the inductor 12 is gradually reduced to zero. After this state is reached, the state shifts to the state shown in FIG.

上記態様の処理がなされる本実施形態によれば、スイッチング素子S1〜S4のスイッチング状態の切り替えに際してサージ電圧を好適に低減することができる。これは、次の設定によって可能となったものである。第1の設定は、フルブリッジ回路FBおよび全波整流回路RC間にインダクタ12を設けて且つ、インダクタ12を流れる電流を漸増させる電圧の印加がフルブリッジ回路FBの電子操作によって停止される場合に、漸減させる電圧を印加する閉ループ経路(図4(b)、図5(b))が構成されるものである。第2の設定は、全波整流回路RCおよび出力用コンデンサCo間を短絡接続するというものである。   According to this embodiment in which the processing of the above aspect is performed, the surge voltage can be suitably reduced when switching the switching states of the switching elements S1 to S4. This is made possible by the following settings. The first setting is when the inductor 12 is provided between the full-bridge circuit FB and the full-wave rectifier circuit RC, and the application of the voltage that gradually increases the current flowing through the inductor 12 is stopped by the electronic operation of the full-bridge circuit FB. A closed loop path (FIGS. 4B and 5B) for applying a gradually decreasing voltage is configured. The second setting is to short-circuit between the full-wave rectifier circuit RC and the output capacitor Co.

すなわち、ダイオードDb,Dc(Da,Dd)に流れる順方向電流は、第1の設定によって、漸減させることが可能となる。そして、漸減させている過程であって未だ順方向電流がゼロとなる以前において、ダイオードDa,Dd(Db,Dc)に順方向電流が流れ始めることもない。これは、第2の設定のためである。すなわちこの場合、ダイオードDb,Dc(Da,Dd)に流れる順方向電流が漸減しているときにおいて、全波整流回路RCおよび出力用コンデンサCo間に電圧が誘起されることもない。このため、全波整流回路RCの端子の電位と、それらに接続される出力用コンデンサCoの端子の電位との差圧を十分に小さくすることができる。そしてこれにより、ダイオードDa,Dcのカソード側(全波整流回路RCの正極側端子側)の電位がダイオードDb,Ddのアノード側(全波整流回路RCの負極側端子側)の電位よりも低くなることはない。このため、ダイオードDb,Dc(Da,Dd)に流れる順方向電流が漸減する過程においてダイオードDa,Dd(Db,Dc)に順方向電流が流れ始めることはない。したがって、ダイオードDb,Dc(Da,Dd)に順方向電流が流れているときに、それらに逆バイアスが印加されることがなく、ひいてはこれらにリカバリ電流が流れることもない。   That is, the forward current flowing through the diodes Db and Dc (Da and Dd) can be gradually reduced by the first setting. And, in the process of gradually decreasing and before the forward current becomes zero yet, the forward current does not start to flow through the diodes Da, Dd (Db, Dc). This is because of the second setting. That is, in this case, no voltage is induced between the full-wave rectifier circuit RC and the output capacitor Co when the forward current flowing through the diodes Db, Dc (Da, Dd) is gradually decreasing. For this reason, the differential pressure between the potential of the terminal of the full-wave rectifier circuit RC and the potential of the terminal of the output capacitor Co connected thereto can be sufficiently reduced. As a result, the potential on the cathode side of the diodes Da and Dc (positive terminal side of the full-wave rectifier circuit RC) is lower than the potential on the anode side of the diodes Db and Dd (negative terminal side of the full-wave rectifier circuit RC). Never become. For this reason, the forward current does not start to flow through the diodes Da and Dd (Db and Dc) in the process in which the forward current flowing through the diodes Db and Dc (Da and Dd) gradually decreases. Therefore, when a forward current flows through the diodes Db and Dc (Da and Dd), a reverse bias is not applied to them, and hence no recovery current flows through them.

また、スイッチング素子S1,S4(S2,S3)をオフ状態に切り替えるときには、インダクタ12を備えるために、1次側コイルw1や2次側コイルw2に流れる電流が急激にゼロとなる事態を回避することができる。すなわち、スイッチング素子S1,S4(S2,S3)をオフ状態に切り替えた後、1次側コイルw1や2次側コイルw2、ダイオードDb,Dc(Da,Dd)に流れる電流の減少速度は、出力用コンデンサCoの電圧および2次側コイルw2の電圧をインダクタ12のインダクタンスによって減算した値の絶対値に制限される。   Further, when switching elements S1, S4 (S2, S3) are switched to the OFF state, since inductor 12 is provided, a situation in which the current flowing through primary side coil w1 and secondary side coil w2 suddenly becomes zero is avoided. be able to. That is, after the switching elements S1, S4 (S2, S3) are switched to the OFF state, the decreasing rate of the current flowing through the primary side coil w1, the secondary side coil w2, and the diodes Db, Dc (Da, Dd) The absolute value of the value obtained by subtracting the voltage of the capacitor Co and the voltage of the secondary coil w2 by the inductance of the inductor 12 is limited.

なお、インダクタ12を備えることで、スイッチング素子S1,S4(S2,S3)をオン状態に切り替えた際に、それらを流れる電流の増加速度を制限することができるため、オン状態への切り替えに際してのスイッチング損失を低減することもできる。   Since the inductor 12 is provided, when the switching elements S1, S4 (S2, S3) are switched to the on state, the increasing speed of the current flowing through them can be limited. Switching loss can also be reduced.

先の図1に示すように、本実施形態では、スイッチング素子S1,S4(S2,S3)のオン・オフの周期Tに対するオン時間の時比率Dを、コンバータCNVの出力電圧Voの第1の操作量とする。ここで、時比率Dは、入力側コンデンサ10の充電電圧(入力電圧Vi)と、出力電圧Voとに加えて、コンバータCNVの出力電流Ioに応じて可変設定する。詳しくは、入力電圧Viおよび出力電圧Voが同一であったとしても、出力電流Ioが大きいほど時比率Dを大きい値に設定する。このように入力電圧Viおよび出力電圧Voが同一である場合に時比率Dが出力電流Ioに依存することは、本実施形態にかかるコンバータCNVの特徴の1つである。   As shown in FIG. 1, in this embodiment, the time ratio D of the ON time with respect to the ON / OFF cycle T of the switching elements S1, S4 (S2, S3) is set as the first output voltage Vo of the converter CNV. The operation amount. Here, the duty ratio D is variably set according to the output current Io of the converter CNV in addition to the charging voltage (input voltage Vi) of the input side capacitor 10 and the output voltage Vo. Specifically, even when the input voltage Vi and the output voltage Vo are the same, the duty ratio D is set to a larger value as the output current Io increases. Thus, when the input voltage Vi and the output voltage Vo are the same, the duty ratio D depends on the output current Io is one of the characteristics of the converter CNV according to the present embodiment.

さらに、本実施形態では、スイッチング周波数fを、出力電圧Voの第2の操作量とする。出力電圧Voが、スイッチング周波数fや出力電流Ioに依存することの定量的な説明については、本明細書最後部の備考欄に与えてある。   Furthermore, in this embodiment, the switching frequency f is the second manipulated variable of the output voltage Vo. A quantitative explanation that the output voltage Vo depends on the switching frequency f and the output current Io is given in the remarks column at the end of this specification.

以上説明した本実施形態によれば、以下の効果が得られる。   According to the embodiment described above, the following effects can be obtained.

(1)フルブリッジ回路FBおよび全波整流回路RC間にインダクタ12を備え、全波整流回路RCに出力用コンデンサCoを短絡接続した。これにより、全波整流回路RCおよび出力用コンデンサCo間を流れる電流の大きさ、インダクタ12を流れる電流の大きさ、およびダイオードDb,Dc(Da,Dd)に流れる電流の大きさを一致させることができる。このため、ダイオードDb,Dc(Da,Dd)にリカバリ電流が流れる事態を好適に回避することができ、ひいてはリカバリ電流に起因するサージ電圧を回避することができる。   (1) The inductor 12 is provided between the full bridge circuit FB and the full-wave rectifier circuit RC, and the output capacitor Co is short-circuited to the full-wave rectifier circuit RC. Thereby, the magnitude of the current flowing between the full-wave rectifier circuit RC and the output capacitor Co, the magnitude of the current flowing through the inductor 12, and the magnitude of the current flowing through the diodes Db and Dc (Da, Dd) are matched. Can do. For this reason, the situation where the recovery current flows through the diodes Db and Dc (Da, Dd) can be preferably avoided, and the surge voltage caused by the recovery current can be avoided.

(2)全波整流回路RCに出力用コンデンサCoを短絡接続することで、ダイオードDa,Dcのカソード(全波整流回路RCの正極側端子)の電位がダイオードDb,Dcのアノード(全波整流回路RCの負極側端子)の電位よりも低くなる事態を確実に回避することができ、ひいてはダイオードDb,Dc(Da,Dd)に順方向電流が流れる期間において、逆バイアスが印加される事態を好適に回避することができる。   (2) By short-circuiting the output capacitor Co to the full-wave rectifier circuit RC, the potential of the cathodes of the diodes Da and Dc (the positive side terminal of the full-wave rectifier circuit RC) becomes the anode of the diodes Db and Dc (full-wave rectifier). The situation where the potential becomes lower than the potential of the negative terminal of the circuit RC) can be surely avoided. As a result, the situation where the reverse bias is applied during the period in which the forward current flows through the diodes Db and Dc (Da, Dd). It can be suitably avoided.

(3)2次側コイルw2を流れる電流が漸減してゼロとなる時点以降において、スイッチング素子S1,S4(S2,S3)をオン操作することで1次側コイルw1に電圧を印加した。これにより、出力電圧Voutの制御性を良好とすることが容易となる。これは、本明細書最後部の「備考」欄に記載した出力電圧Voutと時比率Dとの関係式の導出からもわかるように、スイッチング素子S1,S4(S2,S3)のオン操作により電流が直ちに漸増するということを前提とすることで、時比率Dと出力電圧Voutとの関係式を簡易に導出することができるためである。これに対し、2次側コイルw2を流れる電流が漸減してゼロとなる時点より前にスイッチング素子S1,S4(S2,S3)をオン操作する場合には、図4(b)、図5(b)に示した電流がゼロとなるまでの期間、電流が漸減することとなる。   (3) A voltage is applied to the primary coil w1 by turning on the switching elements S1, S4 (S2, S3) after the time when the current flowing through the secondary coil w2 gradually decreases to zero. Thereby, it becomes easy to improve the controllability of the output voltage Vout. As can be seen from the derivation of the relational expression between the output voltage Vout and the duty ratio D described in the “Remarks” column at the end of the present specification, the current is caused by the ON operation of the switching elements S1, S4 (S2, S3). This is because it is possible to easily derive a relational expression between the time ratio D and the output voltage Vout by assuming that the voltage gradually increases immediately. On the other hand, when the switching elements S1, S4 (S2, S3) are turned on before the time point when the current flowing through the secondary coil w2 gradually decreases to zero, FIG. 4 (b) and FIG. During the period until the current shown in b) becomes zero, the current gradually decreases.

(4)時比率Dの設定に際して、出力電流Ioを参照した。これにより、出力電圧Voの制御性を良好とすることができる。   (4) When setting the duty ratio D, the output current Io was referred to. Thereby, the controllability of the output voltage Vo can be improved.

(5)出力電圧Voutを制御すべくスイッチング周波数fを操作した。これにより、時比率Dによることなく出力電圧Voutを制御することができる。   (5) The switching frequency f was manipulated to control the output voltage Vout. Thereby, the output voltage Vout can be controlled without depending on the duty ratio D.

(6)出力電圧Voutの操作量として、時比率Dおよびスイッチング周波数fの双方を採用した。これにより、制御の自由度を向上させることができる。   (6) Both the duty ratio D and the switching frequency f are employed as the manipulated variable of the output voltage Vout. Thereby, the freedom degree of control can be improved.

(7)インダクタ12を、トランスTの漏れインダクタによって構成した。これにより、フルブリッジ回路FBおよび全波整流回路RC間のインダクタンス設定に伴う回路規模の増大を好適に抑制することができる。
<第2の実施形態>
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(7) The inductor 12 is constituted by a leakage inductor of the transformer T. Thereby, the increase in the circuit scale accompanying the inductance setting between full bridge circuit FB and full wave rectifier circuit RC can be suppressed suitably.
<Second Embodiment>
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

図6に、本実施形態にかかる操作信号m1〜m4を示す。図示されるように、本実施形態では、スイッチング素子S1(S2)とスイッチング素子S4(S3)とで、オン状態への切り替えタイミングとオフ状態への切り替えタイミングとを互いにずらす。これはフェーズシフト処理を行なうためのものである。フェーズシフト処理を用いることで、スイッチング素子S1〜S4のオン状態への切り替えに際してのスイッチング損失をいっそう低減することができる。   FIG. 6 shows operation signals m1 to m4 according to the present embodiment. As illustrated, in the present embodiment, the switching timing to the ON state and the switching timing to the OFF state are shifted from each other by the switching element S1 (S2) and the switching element S4 (S3). This is for performing phase shift processing. By using the phase shift process, the switching loss at the time of switching the switching elements S1 to S4 to the ON state can be further reduced.

ここで、本実施形態にかかるフェーズシフト処理は、インダクタ12を利用して実現される。すなわちフェーズシフト処理では、たとえば、先の図4(b)に示す状態に代えて、スイッチング素子S1がオン状態に維持されることで、1次側コイルw1,ダイオードD3およびスイッチング素子S1を備えるループ経路に電流が流れる。ここで、このループ経路に電流が流れるのは、インダクタ12を備えることで、2次側コイルw2に電流が流れ続けるためである。   Here, the phase shift processing according to the present embodiment is realized using the inductor 12. That is, in the phase shift process, for example, instead of the state shown in FIG. 4B, the switching element S1 is maintained in the on state, so that the loop including the primary coil w1, the diode D3, and the switching element S1. Current flows through the path. Here, the current flows in this loop path because the inductor 12 is provided so that the current continues to flow in the secondary coil w2.

図7に、本実施形態において、出力電圧Voを「260V」,「410V」のそれぞれとした場合について、出力電力と時比率Dとの関係を示す。また、図8には、出力電圧Voを「410V」として且つ、出力電力を「3.3kW」とした場合について、インダクタ12のインダクタンスと時比率Dとの関係を示す。図示されるように、インダクタ12のインダクタンスを15μH程度とし、実際のインダクタンスが「±30%」の誤差を有するとした場合、時比率Dは、「±10%」程度変動する。このため、インダクタンスに誤差がないとした場合の時比率Dの想定使用領域をたとえば「20〜80%」とすることで、インダクタンスに「±30%」の誤差が生じたとしても、出力電圧Voの制御性を維持することができる。
<その他の実施形態>
なお、上記各実施形態は、以下のように変更して実施してもよい。
FIG. 7 shows the relationship between the output power and the duty ratio D when the output voltage Vo is “260 V” and “410 V” in this embodiment. FIG. 8 shows the relationship between the inductance of the inductor 12 and the duty ratio D when the output voltage Vo is “410 V” and the output power is “3.3 kW”. As shown in the figure, when the inductance of the inductor 12 is about 15 μH and the actual inductance has an error of “± 30%”, the duty ratio D varies by “± 10%”. For this reason, even if an error of “± 30%” occurs in the inductance by setting the assumed usage region of the duty ratio D in the case where there is no error in the inductance to “20 to 80%”, for example, the output voltage Vo Controllability can be maintained.
<Other embodiments>
Each of the above embodiments may be modified as follows.

「制御手段について」
上記実施形態では、インダクタ12を流れる電流iLの絶対値が漸減してゼロとなった後に、再度漸増させる処理を行うべく、スイッチング素子S1,S4(S2,S3)をオン状態に切え替えたがこれに限らない。たとえばゼロとなるタイミングに同期してオン状態に切え替えてもよい。
"About control means"
In the above embodiment, the switching elements S1, S4 (S2, S3) are switched to the ON state in order to perform the process of gradually increasing again after the absolute value of the current iL flowing through the inductor 12 gradually decreases to zero. However, it is not limited to this. For example, it may be switched to the on state in synchronization with the timing when it becomes zero.

もっとも、ゼロとなる以前にオン状態に切え替えることも可能である。この場合スイッチング状態をオン状態に切り替えるに際してゼロボルトスイッチングを行うことができる。なお、この際、出力電圧Voutの制御性を簡易に向上させるうえでは、時比率Dの可変領域の大部分(たとえば80%)において、ゼロとなった以降にオン状態に切え替えることが望ましい。   However, it is also possible to switch to the on state before it becomes zero. In this case, zero volt switching can be performed when switching the switching state to the on state. At this time, in order to easily improve the controllability of the output voltage Vout, it is desirable to switch to the ON state after it becomes zero in most of the variable region of the duty ratio D (for example, 80%). .

「交流電圧印加手段について」
フルブリッジ回路FBに限らない。たとえば、スイッチング素子S3,S4の直列接続体を一対のコンデンサの直列接続体に変更したものであってもよい。
About AC voltage application means
It is not limited to the full bridge circuit FB. For example, the series connection body of the switching elements S3 and S4 may be changed to a series connection body of a pair of capacitors.

「整流手段について」
全波整流回路RCに限らず、たとえば半波整流回路等であってもよい。
"About rectification means"
For example, a half-wave rectifier circuit or the like may be used instead of the full-wave rectifier circuit RC.

「インダクタンス設定について」
上記実施形態では、インダクタ12を、トランスTの漏れインダクタとして構成したがこれに限らず、インダクタンス素子を用いてもよい。この際、インダクタンス素子の配置箇所は、2次側コイルw2と全波整流回路RCとの間に配置すればよい。また、これに代えて、フルブリッジ回路FBと1次側コイルw1との間に配置してもよい。
“Inductance setting”
In the above embodiment, the inductor 12 is configured as a leakage inductor of the transformer T. However, the present invention is not limited to this, and an inductance element may be used. At this time, the inductance element may be disposed between the secondary coil w2 and the full-wave rectifier circuit RC. Alternatively, it may be arranged between the full bridge circuit FB and the primary coil w1.

「時比率操作手段について」
上記実施形態では、出力電圧Voの操作量を、時比率Dとスイッチング周波数fとの双方としたが、これに限らず、たとえばスイッチング周波数fのみとしてもよい。すなわち、時比率操作手段は必須ではない。
About duty ratio operation means
In the above embodiment, the manipulated variable of the output voltage Vo is both the duty ratio D and the switching frequency f. However, the present invention is not limited to this, and for example, only the switching frequency f may be used. That is, the duty ratio operation means is not essential.

「周波数操作手段について」
上記実施形態では、出力電圧Voの操作量を、時比率Dとスイッチング周波数fとの双方としたが、これに限らず、たとえば時比率Dのみとしてもよい。すなわち、周波数操作手段は必須ではない。
“Frequency control means”
In the above embodiment, the manipulated variable of the output voltage Vo is both the duty ratio D and the switching frequency f. However, the present invention is not limited to this. For example, only the duty ratio D may be used. That is, the frequency operation means is not essential.

「全波整流回路RCと出力用コンデンサCoとの接続について」
全波整流回路RCの正極側端子(ダイオードDa,Dcのカソード)と出力用コンデンサCoとの間に、平滑コイルを設けてもよい。この場合であっても、平滑コイルのインダクタンスの設定によっては、インダクタ12および平滑コイルのそれぞれの電流を同一量として漸減速度を同一とすることができるため、ダイオードDa〜Ddにリカバリ電流が流れる事態を好適に回避することができ、ひいてはサージ電圧を好適に低減することができる。ここで、平滑コイルのインダクタンスLoの設定は、平滑コイルの電圧VLo(出力用コンデンサ側が正)を用いて、「Vo−VLo≧0」を満たすものとすることが望ましい。この条件を満たさない場合、ダイオードDc(Da)を流れる電流が未だゼロでないときに、ダイオードDa(Dc)に順方向電流が流れるおそれがある。この条件は、入力用コンデンサCiの電圧Viや出力用コンデンサCoの電圧Voのとり得る値の範囲で「Lo≦(Ls・Vo)/(n・Vin)」を満たすようにするという条件とみなせる。
"Connection between full-wave rectifier circuit RC and output capacitor Co"
A smoothing coil may be provided between the positive terminal (the cathodes of the diodes Da and Dc) of the full-wave rectifier circuit RC and the output capacitor Co. Even in this case, depending on the setting of the inductance of the smoothing coil, the currents of the inductor 12 and the smoothing coil can be the same amount and the gradual reduction speed can be made the same. Can be suitably avoided, and as a result, the surge voltage can be suitably reduced. Here, it is desirable that the smoothing coil inductance Lo is set to satisfy “Vo−VLo ≧ 0” using the smoothing coil voltage VLo (the output capacitor side is positive). If this condition is not satisfied, a forward current may flow through the diode Da (Dc) when the current flowing through the diode Dc (Da) is not yet zero. This condition can be regarded as a condition that “Lo ≦ (Ls · Vo) / (n · Vin)” is satisfied in the range of values that the voltage Vi of the input capacitor Ci and the voltage Vo of the output capacitor Co can take. .

「コンバータCNVの用途について」
車両の外部の商用電源の電力を車載高電圧バッテリに充電するための電力変換回路を構成するものに限らない。特に絶縁型のコンバータを用いることが望ましい状況にあっては、簡素な構成にてサージ等を低減することができる本発明にかかるコンバータを適用することは有効である。
<備考>
ここでは、まず上記第1の実施形態の場合(ハードスイッチングの場合)について、出力電圧Voと時比率Dとの関係等を導出する。
"Application of converter CNV"
The power conversion circuit for charging the on-vehicle high voltage battery with the electric power of the commercial power source outside the vehicle is not limited to the configuration. In particular, it is effective to apply the converter according to the present invention that can reduce a surge or the like with a simple configuration in a situation where it is desirable to use an insulating converter.
<Remarks>
Here, first, for the case of the first embodiment (in the case of hard switching), the relationship between the output voltage Vo and the duty ratio D is derived.

図9に、ハードスイッチング時における操作信号ms1,ms2,ms3,ms4や、1次側コイルw1の印加電圧Vw1、インダクタ12の電流iL、インダクタ12に印加される電圧VLの推移を示す。なお、1次側コイルw1の印加電圧Vw1や、インダクタ12の電流iL、インダクタ12に印加される電圧VLの極性については、図1の定義に従う。   FIG. 9 shows transitions of the operation signals ms1, ms2, ms3, ms4, the applied voltage Vw1 of the primary coil w1, the current iL of the inductor 12, and the voltage VL applied to the inductor 12 during hard switching. The applied voltage Vw1 of the primary coil w1, the current iL of the inductor 12, and the polarity of the voltage VL applied to the inductor 12 are in accordance with the definitions in FIG.

操作信号ms2,ms3がオン操作指令である期間(図5(a)の期間)においては、1次側コイルw1と2次側コイルw2との巻数比nを用いると、2次側コイルw2の印加電圧Vw2が「n・Vi」となる。このため、インダクタ12に印加される電圧VLは、「n・Vi=−VL+Vo」の関係により、「−n・Vi+Vo」となる。このため、インダクタ12を流れる電流iL(>0)は、「n・Vi−Vo(>0)」を、インダクタ12のインダクタンスLによって除算した値の速度に応じて漸増する。ここで、インダクタ12を流れる電流iLのピーク値iPeakは、時比率Dと、周期Tとを用いると、以下の式(c1)にて表現される。   In a period in which the operation signals ms2 and ms3 are on-operation commands (period of FIG. 5A), if the turn ratio n between the primary side coil w1 and the secondary side coil w2 is used, the secondary side coil w2 The applied voltage Vw2 becomes “n · Vi”. Therefore, the voltage VL applied to the inductor 12 is “−n · Vi + Vo” due to the relationship “n · Vi = −VL + Vo”. Therefore, the current iL (> 0) flowing through the inductor 12 gradually increases according to the speed of a value obtained by dividing “n · Vi−Vo (> 0)” by the inductance L of the inductor 12. Here, the peak value iPeak of the current iL flowing through the inductor 12 is expressed by the following equation (c1) using the duty ratio D and the period T.

iPeak=(n・Vi−Vo)・D・T/L …(c1)
一方、操作信号ms1〜ms4がオフ操作指令となる期間のうちインダクタ12に電流が流れている期間(図5(b)の期間)においては、2次側コイルw2の電圧Vw2の符号が反転するから、インダクタ12に印加される電圧VLは、「−n・Vi=−VL+Vo」より、「n・Vi+Vo」となる。ここで、インダクタ12を流れる電流iLがゼロとなるまでに要する時間aは、以下の式(c2)を満たす。
iPeak = (n · Vi−Vo) · D · T / L (c1)
On the other hand, the sign of the voltage Vw2 of the secondary coil w2 is inverted during the period when the current flows through the inductor 12 in the period in which the operation signals ms1 to ms4 are the off operation command (period of FIG. 5B). Therefore, the voltage VL applied to the inductor 12 becomes “n · Vi + Vo” from “−n · Vi = −VL + Vo”. Here, the time a required until the current iL flowing through the inductor 12 becomes zero satisfies the following expression (c2).

n・Vi+Vo=L・iPeak/a (c2)
上記の式(c2)を時間aについて解くと、以下の式(c3)が得られる。
n · Vi + Vo = L · iPeak / a (c2)
When the above equation (c2) is solved for time a, the following equation (c3) is obtained.

a=(n・Vi−Vo)・D・T/(n・Vi+Vo) …(c3)
ここで、定常状態においては、周期Tの間に出力用コンデンサCo側に出力される電流の平均値が、コンバータCNVの出力電流Ioに一致することから以下の式(c4)が成立する。
a = (n * Vi-Vo) * DT * (n * Vi + Vo) (c3)
Here, in the steady state, since the average value of the current output to the output capacitor Co during the period T matches the output current Io of the converter CNV, the following equation (c4) is established.

iPeak・(D・T+a)=Io・T …(c4)
上記の式(c4)に、上記の式(c1)を代入し、時比率Dについて解いたり、出力電圧Voについて解いたりすることで、図10に示すハードスイッチングに関する式が導出できる。図10に示されるように、出力電圧Voは、入力電圧Viと時比率Dのみならず、出力電流Ioやスイッチング周波数fにも依存する。
iPeak · (D · T + a) = Io · T (c4)
By substituting the above equation (c1) into the above equation (c4) and solving for the time ratio D or solving for the output voltage Vo, the equation relating to hard switching shown in FIG. 10 can be derived. As shown in FIG. 10, the output voltage Vo depends not only on the input voltage Vi and the duty ratio D but also on the output current Io and the switching frequency f.

なお、フェーズシフトの場合については、インダクタ12の電流iLの絶対値が漸減する期間において、2次側コイルw2の印加電圧Vw2がゼロとなることから、インダクタ12に印加される電圧VLが出力電圧Voとなることを除いて、上記と同様にして算出することができる。これについても図10に記載してある。   In the case of the phase shift, since the applied voltage Vw2 of the secondary coil w2 becomes zero during the period in which the absolute value of the current iL of the inductor 12 gradually decreases, the voltage VL applied to the inductor 12 is the output voltage. It can be calculated in the same manner as described above except that it becomes Vo. This is also described in FIG.

10…入力用コンデンサ、12…インダクタ、T…トランス、Co…出力用コンデンサ、RC…全波整流回路、FB…フルブリッジ回路。   DESCRIPTION OF SYMBOLS 10 ... Input capacitor, 12 ... Inductor, T ... Transformer, Co ... Output capacitor, RC ... Full wave rectifier circuit, FB ... Full bridge circuit.

Claims (7)

トランス(T)の1次側コイルに交流電圧を印加する交流電圧印加手段(FB)と、
前記トランスの2次側コイルの出力を整流する整流手段(RC)と、
前記トランスの2次側に接続されて且つ、出力電圧の大きさを充電電圧によって定める出力用コンデンサ(Co)と、
前記交流電圧印加手段を操作することで、前記出力電圧を可変制御する制御手段(20)と、
を備え、
前記交流電圧印加手段によって前記交流電圧印加手段および前記整流手段間に流れる電流を漸増させる電圧が印加されている状態から前記交流電圧印加手段の電子操作によって前記電圧の印加が停止される場合、前記電流を漸減させる電圧を印加する閉ループ経路が構成されるように、前記交流電圧印加手段および前記整流手段間にインダクタンス設定(12)がなされており、
前記制御手段による制御がなされているときにおいて、前記出力用コンデンサおよび前記整流手段間のインダクタンスは、前記交流電圧印加手段および前記整流手段間のインダクタンスに前記2次側コイルに誘起される電圧によって前記出力用コンデンサの電圧を除算した値を乗算した値以下となる
ことを特徴とする電力伝送装置。
AC voltage application means (FB) for applying an AC voltage to the primary coil of the transformer (T);
Rectifying means (RC) for rectifying the output of the secondary coil of the transformer;
An output capacitor (Co) connected to the secondary side of the transformer and determining the magnitude of the output voltage by a charging voltage;
Control means (20) for variably controlling the output voltage by operating the AC voltage applying means;
With
When the application of the voltage is stopped by the electronic operation of the AC voltage application means from the state where the voltage gradually increasing the current flowing between the AC voltage application means and the rectification means is applied by the AC voltage application means, Inductance setting (12) is performed between the AC voltage applying means and the rectifying means so that a closed loop path for applying a voltage for gradually decreasing the current is configured.
When controlled by the control means, the inductance between the output capacitor and the rectifying means is the inductance between the AC voltage applying means and the rectifying means due to the voltage induced in the secondary coil. A power transmission device having a value equal to or less than a value obtained by multiplying a value obtained by dividing a voltage of an output capacitor.
前記出力用コンデンサは、前記整流手段に短絡接続されていることを特徴とする請求項1記載の電力伝送装置。   The power transmission device according to claim 1, wherein the output capacitor is short-circuited to the rectifier. 前記制御手段は、前記閉ループ経路が形成されることで前記2次側コイルを流れる電流が漸減してゼロとなる時点以降において、前記2次側コイルに流れる電流を漸増させるための電圧を前記1次側コイルに印加すべく、前記交流電圧印加手段を操作することを特徴とする請求項1または2記載の電力伝送装置。   The control means sets the voltage for gradually increasing the current flowing through the secondary coil after the time when the current flowing through the secondary coil gradually decreases to zero due to the formation of the closed loop path. The power transmission device according to claim 1 or 2, wherein the AC voltage applying means is operated so as to be applied to the secondary coil. 前記漸減させる電圧を印加する閉ループ経路が形成されているときの前記電流の漸減速度は、前記インダクタンス設定によって設定された前記交流電圧印加手段および前記整流手段間のインダクタンスに反比例することを特徴とする請求項1〜3のいずれか1項に記載の電力伝送装置。   The gradual decrease rate of the current when the closed loop path for applying the gradually decreasing voltage is formed is inversely proportional to the inductance between the AC voltage applying unit and the rectifying unit set by the inductance setting. The power transmission device according to claim 1. 前記制御手段は、前記交流電圧印加手段によって前記電流を漸増させる電圧が前記1次側コイルに印加される期間と印加されない期間との1周期に対する印加される期間の時比率を操作することで、前記出力用コンデンサの電圧を制御する時比率操作手段を備え、
前記時比率操作手段は、前記出力電圧を同一とする場合であっても、出力電流が大きいほど前記時比率を大きくすることを特徴とする請求項1〜4のいずれか1項に記載の電力伝送装置。
The control means operates a time ratio of a period in which a voltage for gradually increasing the current by the AC voltage application means is applied to one period between a period in which the voltage is applied to the primary coil and a period in which the voltage is not applied. Comprising a time ratio operation means for controlling the voltage of the output capacitor;
5. The electric power according to claim 1, wherein the duty ratio operation unit increases the duty ratio as the output current increases even when the output voltage is the same. 6. Transmission equipment.
前記制御手段は、前記交流電圧印加手段によって前記電流を漸増させる電圧が前記1次側コイルに印加される期間と印加されない期間とを周期的に切り替えるに際し、前記出力用コンデンサの充電電圧としての出力電圧を制御すべく、前記印加される期間と前記印加されない期間との合計の長さを操作する周波数操作手段を備えることを特徴とする請求項1〜5のいずれか1項に記載の電力伝送装置。   The control means outputs an output as a charging voltage of the output capacitor when the voltage for gradually increasing the current by the AC voltage applying means is periodically switched between a period in which the voltage is applied to the primary coil and a period in which the voltage is not applied. The power transmission according to any one of claims 1 to 5, further comprising frequency operation means for operating a total length of the applied period and the non-applied period in order to control a voltage. apparatus. 前記インダクタンス設定は、前記トランスの漏れインダクタンスを利用して実現されることを特徴とする請求項1〜6のいずれか1項に記載の電力伝送装置。   The power transmission device according to claim 1, wherein the inductance setting is realized by using a leakage inductance of the transformer.
JP2012208011A 2012-02-13 2012-09-21 Power transmission device Pending JP2013192436A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012208011A JP2013192436A (en) 2012-02-13 2012-09-21 Power transmission device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012028532 2012-02-13
JP2012028532 2012-02-13
JP2012208011A JP2013192436A (en) 2012-02-13 2012-09-21 Power transmission device

Publications (1)

Publication Number Publication Date
JP2013192436A true JP2013192436A (en) 2013-09-26

Family

ID=49392142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208011A Pending JP2013192436A (en) 2012-02-13 2012-09-21 Power transmission device

Country Status (1)

Country Link
JP (1) JP2013192436A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233033A (en) * 2014-06-09 2015-12-24 パナソニックIpマネジメント株式会社 Coil structure and power supply device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233033A (en) * 2014-06-09 2015-12-24 パナソニックIpマネジメント株式会社 Coil structure and power supply device

Similar Documents

Publication Publication Date Title
JP6942852B2 (en) Insulated DC / DC converter for wide output voltage range and its control method
CN103516196B (en) Switching power unit
US9667153B2 (en) Switching power supply apparatus for generating control signal for lowering switching frequency of switching devices
US9240724B2 (en) Multiphase DC/DC converters and control circuits for controlling converters using fixed and/or variable frequencies
WO2015004989A1 (en) Bidirectional dc-to-dc converter
US20160294296A1 (en) Universal System Structure for Low Power Adapters
US10044278B2 (en) Power conversion device
AU2015100179A4 (en) A battery charger with power factor correction
US11056979B2 (en) Power conversion apparatus
US9178440B2 (en) Apparatus and method for resonant converters
EP2779393A2 (en) Bridgeless interleaved power factor correction circuit using a PFC inductor with quad-winding on a single core
WO2019033603A1 (en) Wide-range soft-switch direct-current conversion circuit and control method therefor
US20140211515A1 (en) Dc-dc converter and power supply device having dc-dc converter
JP2011160521A (en) Switching power supply apparatus
US11296607B2 (en) DC-DC converter
CN109687702B (en) DC-DC converter
WO2020152746A1 (en) Power conversion device and direct-current distribution system
WO2016198290A1 (en) Dual bridge dc/dc power converter
JP2017028873A (en) Power conversion device
EP2975753B1 (en) A three-level converter
JP6913599B2 (en) Control device
US11356029B2 (en) Rectifying circuit and switched-mode power supply incorporating rectifying circuit
CN103441690A (en) Method for controlling combined converter for achieving tight adjusting output with high-frequency alternating-current side connected in series
Higa et al. Derivation of operation mode for flying capacitor topology applied to three-level DAB converter
WO2015011972A1 (en) Power conversion device