JP2013142616A - Arithmetic processing unit and method for resolver signal - Google Patents

Arithmetic processing unit and method for resolver signal Download PDF

Info

Publication number
JP2013142616A
JP2013142616A JP2012003008A JP2012003008A JP2013142616A JP 2013142616 A JP2013142616 A JP 2013142616A JP 2012003008 A JP2012003008 A JP 2012003008A JP 2012003008 A JP2012003008 A JP 2012003008A JP 2013142616 A JP2013142616 A JP 2013142616A
Authority
JP
Japan
Prior art keywords
resolver
interface
signal
processing unit
absolute value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012003008A
Other languages
Japanese (ja)
Other versions
JP5150843B1 (en
Inventor
Akira Suganuma
明 菅沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamagawa Seiki Co Ltd
Original Assignee
Tamagawa Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamagawa Seiki Co Ltd filed Critical Tamagawa Seiki Co Ltd
Priority to JP2012003008A priority Critical patent/JP5150843B1/en
Priority to PCT/JP2012/059352 priority patent/WO2013105281A1/en
Application granted granted Critical
Publication of JP5150843B1 publication Critical patent/JP5150843B1/en
Publication of JP2013142616A publication Critical patent/JP2013142616A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/20—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying inductance, e.g. by a movable armature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
    • G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
    • G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
    • G01P3/489—Digital circuits therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide at least a resolver interface and a count interface in one IC composing an arithmetic unit, and to provide a function for detecting absolute value in the same IC.SOLUTION: In an arithmetic processing unit and method for a resolver signal, one IC comprising the arithmetic unit (10) is provided with at least a resolver interface (10A) for the resolver (1) which performs digital conversion in a resolver electric angle and a count interface (10E) for counting the number of rotations of the resolver electric angle, and digital absolute value data (11) is obtained.

Description

本発明は、レゾルバ信号の演算処理装置及び方法に関し、特に、演算装置を構成する１個のＩＣ内に少なくともレゾルバインターフェースとカウントインターフェースを設け、絶対値検出する機能を同一ＩＣ内に有して性能向上を計るための新規な改良に関する。   The present invention relates to a resolver signal arithmetic processing apparatus and method, and more particularly, to provide at least a resolver interface and a count interface in one IC constituting the arithmetic apparatus and to have an absolute value detection function in the same IC. It relates to a new improvement to measure improvement.

従来、用いられていたこの種のレゾルバ信号の演算処理装置及び方法としては、例えば、特許文献１〜５の構成を挙げることが出来る。
すなわち、特許文献１〜４におけるレゾルバを用いた回転角度信号の構成部分におけるレゾルバ信号の信号処理構成は、Ｒ／Ｄコンバータ、コントローラ、フィールドインターフェース等が専用ハード構成によって形成されている。 Conventionally, as this type of resolver signal arithmetic processing apparatus and method used, for example, configurations of Patent Documents 1 to 5 can be cited.
That is, in the signal processing configuration of the resolver signal in the components of the rotation angle signal using the resolver in Patent Documents 1 to 4, an R / D converter, a controller, a field interface, and the like are formed by a dedicated hardware configuration.

また、特許文献５に開示されたレゾルバ信号の演算処理装置は、図３に示されるように構成されていた。
すなわち、図３において符号１で示されるものはレゾルバであり、このレゾルバ１からのレゾルバ信号１ａは、レゾルバインターフェース内蔵型演算処理装置１０に設けられたＲ／Ｄ変換器１０Ａに入力され、このＲ／Ｄ変換器１０Ａからの回転角度信号１ｂは内部バス１Ｃに接続されている。 Moreover, the resolver signal arithmetic processing apparatus disclosed in Patent Document 5 is configured as shown in FIG.
That is, what is denoted by reference numeral 1 in FIG. 3 is a resolver, and the resolver signal 1a from the resolver 1 is input to an R / D converter 10A provided in the resolver interface built-in arithmetic processing unit 10, and this R The rotation angle signal 1b from the / D converter 10A is connected to the internal bus 1C.

前記内部バス１Ｃには、外部に設けたＲ／Ｄ変換器又はレゾルバ等(図示せず)を接続することが出来る従来型のインターフェース１０Ｄ及びＣＰＵ／ＤＳＰコア等からなる中央演算処理部１０Ｂが接続されており、前記Ｒ／Ｄ変換器１０Ａと中央演算処理部１０Ｂとはワンチップ化できるように構成されている。   Connected to the internal bus 1C is a conventional interface 10D capable of connecting an external R / D converter or resolver (not shown) and a central processing unit 10B comprising a CPU / DSP core and the like. The R / D converter 10A and the central processing unit 10B are configured so as to be integrated into one chip.

また、図４に示される従来一般に用いられていたレゾルバ信号の演算処理装置においては、レゾルバ１のレゾルバ信号１ａがＲ／Ｄ変換器１０Ａと回転数カウンタ１０Ｅに入力され、前記Ｒ／Ｄ変換器１０Ａからのデジタル回転角度信号１ｂ回転数カウンタ１０Ｅからの回転数絶対値１ｃは、マイクロコンピュータ又はＤＳＰからなる演算装置１０Ｂに入力され、前記演算装置１０Ｂからはデジタル絶対値角度信号１１が出力されるように構成されている。   In the conventional resolver signal arithmetic processing apparatus shown in FIG. 4, the resolver signal 1a of the resolver 1 is input to the R / D converter 10A and the rotation speed counter 10E, and the R / D converter The rotational speed absolute value 1c from the digital rotational angle signal 1b rotational speed counter 10E from 10A is input to the arithmetic unit 10B made of a microcomputer or DSP, and the digital absolute value angle signal 11 is output from the arithmetic unit 10B. It is configured as follows.

特許第４，４９０，４０１号公報Japanese Patent No. 4,490,401 特許第４，５５５，９１３号公報Japanese Patent No. 4,555,913 特許第４，３４２，９１４号公報Japanese Patent No. 4,342,914 特許第２，５５１，６８０号公報Japanese Patent No. 2,551,680 特開２００２−３５０，１８０号公報Japanese Patent Laid-Open No. 2002-350,180

従来のレゾルバ信号の演算処理装置及び方法は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述の特許文献１〜４の構成の場合、少なくともＲ／Ｄ変換器及び中央演算処理部が個別のＩＣで形成されていると共に、電気角回転数をカウントする回転数カウント機能は別のＩＣで形成するため、レゾルバ信号の演算処理装置としては、構成自体が大型化すると共に、外部ノイズの影響を受け易く、信頼性の向上も困難であった。 Since the conventional resolver signal arithmetic processing apparatus and method are configured as described above, the following problems exist.
That is, in the case of the configurations of the above-described Patent Documents 1 to 4, at least the R / D converter and the central processing unit are formed by individual ICs, and the rotation speed counting function for counting the electrical angle rotation speed is different. Since the circuit is formed of an IC, the configuration itself of the resolver signal arithmetic processing apparatus is increased in size, is easily affected by external noise, and is difficult to improve reliability.

また、図３で示される特許文献５の構成の場合、レゾルバインターフェース内蔵型演算処理装置自体のＩＣ内に、内部バスで接続されたＲ／Ｄ変換器及び中央演算処理部が形成されて全体がワンチップ化されているが、カウントインターフェースとしての回転数カウンタが同じＩＣにワンチップ化されていないため、演算処理装置としては前述と同様の課題が存在していた。   Further, in the case of the configuration of Patent Document 5 shown in FIG. 3, an R / D converter and a central processing unit connected by an internal bus are formed in the IC of the resolver interface built-in type processing unit itself, and the whole is formed. Although it is made into one chip, since the rotation speed counter as the count interface is not made into one chip in the same IC, the same problem as described above exists as an arithmetic processing unit.

また、図４の従来構成の場合、Ｒ／Ｄ変換器、回転数カウンタ及び演算装置は、別々のＩＣで形成されているため、レゾルバ信号の演算処理装置としては形状が大型化し、前述と同様にノイズ等の課題が存在していた。   In the case of the conventional configuration of FIG. 4, since the R / D converter, the rotation speed counter, and the arithmetic unit are formed by separate ICs, the size of the resolver signal arithmetic processing unit is increased, which is the same as described above. There were problems such as noise.

本発明は、以上のような課題を解決するためになされたもので、特に、演算装置を構成する１個のＩＣ内に少なくともレゾルバインターフェースとカウントインターフェースを設け、絶対値検出する機能を同一ＩＣ内に有して性能向上を計るようにしたレゾルバ信号の演算処理装置及び方法を得ることである。   The present invention has been made to solve the above-described problems, and in particular, at least a resolver interface and a count interface are provided in one IC constituting an arithmetic unit, and a function for detecting an absolute value is provided in the same IC. It is an object of the present invention to obtain a resolver signal arithmetic processing apparatus and method that improve the performance of the apparatus.

本発明によるレゾルバ信号の演算処理装置は、レゾルバからのレゾルバ信号を演算装置を介してデジタル変換し、デジタル絶対値データを得るようにしたレゾルバ信号の演算処理装置において、前記演算装置を構成する１個のＩＣ内には、少なくとも、前記レゾルバのレゾルバ電気角内をデジタル変換するレゾルバインターフェースと、前記レゾルバ電気角の回転数をカウントするカウントインターフェースと、が設けられている構成であり、また、前記レゾルバインターフェースからのデジタル回転角度信号と前記カウントインターフェースからの回転数絶対値をミキシング回路に入力してミキシングし、前記ミキシング回路から前記デジタル絶対値データを得る構成であり、また、前記レゾルバインターフェース及びカウントインターフェースに直接接続され前記１個のＩＣ内に設けられた内部バスと、前記１個のＩＣ内に設けられ前記内部バスを介して前記レゾルバインターフェース及びカウントインターフェースに接続された中央演算処理部と、を備え、前記レゾルバインターフェース、カウントインターフェース、中央演算処理部及び内部バスは、前記１個のＩＣ内に設けられ、前記中央演算処理部から前記デジタル絶対値データを得る構成であり、また、前記レゾルバインターフェースは、Ｒ／Ｄ変換器よりなる構成であり、また、前記カウントインターフェースは、電源オフ時でもバッテリーバックアップによるカウント機能を有する構成であり、また、本発明によるレゾルバ信号の演算処理方法は、レゾルバからのレゾルバ信号を演算装置を介してデジタル変換し、デジタル絶対値データを得るようにしたレゾルバ信号の演算処理方法において、前記演算装置を構成する１個のＩＣ内には、少なくとも、前記レゾルバのレゾルバ電気角内をデジタル変換するレゾルバインターフェースと、前記レゾルバ電気角の回転数をカウントするカウントインターフェースと、が設けられて用いられる方法であり、また、前記レゾルバインターフェースからのデジタル回転角度信号と前記カウントインターフェースからの回転数絶対値をミキシング回路に入力してミキシングし、前記ミキシング回路から前記デジタル絶対値データを得る方法であり、また、前記レゾルバインターフェース及びカウントインターフェースに直接接続され前記１個のＩＣ内に設けられた内部バスと、前記１個のＩＣ内に設けられ前記内部バスを介して前記レゾルバインターフェース及びカウントインターフェースに接続された中央演算処理部と、を備え、前記レゾルバインターフェース、カウントインターフェース、中央演算処理部及び内部バスは、前記１個のＩＣ内に設けられ、前記中央演算処理部から前記デジタル絶対値データを得る方法であり、また、前記レゾルバインターフェースは、Ｒ／Ｄ変換器よりなる方法であり、また、前記カウントインターフェースは、電源オフ時でもバッテリーバックアップによるカウント機能を有する方法である。   A resolver signal arithmetic processing apparatus according to the present invention is a resolver signal arithmetic processing apparatus that digitally converts a resolver signal from a resolver through an arithmetic apparatus to obtain digital absolute value data. In each of the ICs, at least a resolver interface that digitally converts within the resolver electrical angle of the resolver, and a count interface that counts the number of revolutions of the resolver electrical angle are provided. The digital rotation angle signal from the resolver interface and the rotation speed absolute value from the count interface are input to the mixing circuit and mixed, and the digital absolute value data is obtained from the mixing circuit, and the resolver interface and the count Interf An internal bus directly connected to the network and provided in the one IC, and a central processing unit provided in the one IC and connected to the resolver interface and the count interface via the internal bus; The resolver interface, the count interface, the central processing unit, and the internal bus are provided in the one IC, and the digital absolute value data is obtained from the central processing unit, and The resolver interface is configured by an R / D converter, and the count interface is configured to have a battery backup counting function even when the power is turned off. Also, the resolver signal calculation processing method according to the present invention includes: The resolver signal from the resolver is digitally converted via an arithmetic unit. In a resolver signal calculation processing method for obtaining digital absolute value data, a resolver interface for digitally converting at least a resolver electrical angle of the resolver is included in one IC constituting the calculation device, and the resolver A count interface that counts the number of rotations of the electrical angle, and is used by inputting a digital rotation angle signal from the resolver interface and an absolute value of the number of rotations from the count interface to a mixing circuit. A method of mixing and obtaining the digital absolute value data from the mixing circuit; and an internal bus directly connected to the resolver interface and the count interface and provided in the one IC; and in the one IC Provided in the internal bar And a central processing unit connected to the resolver interface and the count interface via a network, and the resolver interface, the count interface, the central processing unit and the internal bus are provided in the one IC, The digital absolute value data is obtained from a central processing unit, the resolver interface is a method comprising an R / D converter, and the count interface is a count function by battery backup even when the power is off. It is the method which has.

本発明によるレゾルバ信号の演算処理装置及び方法は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、レゾルバからのレゾルバ信号を演算装置を介してデジタル変換し、デジタル絶対値データを得るようにしたレゾルバ信号の演算処理装置において、前記演算装置を構成する１個のＩＣ内には、少なくとも、前記レゾルバのレゾルバ電気角内をデジタル変換するレゾルバインターフェースと、前記レゾルバ電気角の回転数をカウントするカウントインターフェースと、が設けられていることにより、１個のＩＣによって、演算速度及び耐ノイズ性に優れ、信頼性の高いデジタル絶対値データを得ることができ、システム全体のコストダウン及び小型化を達成することができる。
また、前記レゾルバインターフェースからのデジタル回転角度信号と前記カウントインターフェースからの回転数絶対値をミキシング回路に入力してミキシングし、前記ミキシング回路から前記デジタル絶対値データを得ることにより、１個のＩＣによってデジタル絶対値データを得ることができる。
また、前記レゾルバインターフェース及びカウントインターフェースに直接接続され前記１個のＩＣ内に設けられた内部バスと、前記１個のＩＣ内に設けられ前記内部バスを介して前記レゾルバインターフェース及びカウントインターフェースに接続された中央演算処理部と、を備え、前記レゾルバインターフェース、カウントインターフェース、中央演算処理部及び内部バスは、前記１個のＩＣ内に設けられ、前記中央演算処理部から前記デジタル絶対値データを得ることにより、１個のＩＣの内部バスを介してデジタル絶対値角度信号を得ることができる。 Since the resolver signal arithmetic processing apparatus and method according to the present invention are configured as described above, the following effects can be obtained.
That is, in a resolver signal arithmetic processing apparatus that digitally converts a resolver signal from a resolver through an arithmetic device to obtain digital absolute value data, at least one IC constituting the arithmetic device includes at least By providing a resolver interface that digitally converts the resolver electrical angle within the resolver and a count interface that counts the number of revolutions of the resolver electrical angle, a single IC can improve the calculation speed and noise resistance. Excellent and highly reliable digital absolute value data can be obtained, and the entire system can be reduced in cost and size.
Further, the digital rotation angle signal from the resolver interface and the absolute value of the rotation number from the count interface are inputted to the mixing circuit and mixed, and the digital absolute value data is obtained from the mixing circuit by one IC. Digital absolute value data can be obtained.
Further, an internal bus provided in the one IC directly connected to the resolver interface and the count interface, and connected to the resolver interface and the count interface via the internal bus provided in the one IC. A central processing unit, and the resolver interface, count interface, central processing unit and internal bus are provided in the one IC, and the digital absolute value data is obtained from the central processing unit. Thus, the digital absolute value angle signal can be obtained via the internal bus of one IC.

本発明によるレゾルバ信号の演算処理装置の第１形態を示すブロック構成図である。It is a block block diagram which shows the 1st form of the arithmetic processing apparatus of the resolver signal by this invention. 本発明によるレゾルバ信号の演算処理装置の第２形態を示すブロック構成図である。It is a block block diagram which shows the 2nd form of the arithmetic processing apparatus of the resolver signal by this invention. 従来の演算処理装置を示すブロック構成図である。It is a block block diagram which shows the conventional arithmetic processing unit. 従来の演算処理装置を示すブロック構成図である。It is a block block diagram which shows the conventional arithmetic processing unit.

本発明は、演算装置を構成する１個のＩＣ内に少なくともレゾルバインターフェースとカウントインターフェースを設け、絶対値検出する機能を同一ＩＣ内に有して性能向上を計るようにしたレゾルバ信号の演算処理装置及び方法を提供することを目的とする。   The present invention provides a resolver signal arithmetic processing apparatus in which at least a resolver interface and a count interface are provided in one IC constituting the arithmetic apparatus, and the function of detecting an absolute value is provided in the same IC so as to improve performance. And to provide a method.

以下、図面と共に本発明によるレゾルバ信号の演算処理装置及び方法の好適な実施の形態について説明する。
尚、従来例と同一又は同等部分については、同一符号を用いて説明する。
図１は本発明によるレゾルバ信号の演算処理装置及び方法の第１形態を示しており、レゾルバ１のレゾルバ信号１ａは周知のＲ／Ｄ変換器からなり、レゾルバ電気角内をデジタル変換するためのレゾルバインターフェース１０Ａに入力されている。 Hereinafter, preferred embodiments of a resolver signal arithmetic processing apparatus and method according to the present invention will be described with reference to the drawings.
Note that the same or equivalent parts as in the conventional example will be described using the same reference numerals.
FIG. 1 shows a first embodiment of an apparatus and method for processing a resolver signal according to the present invention. A resolver signal 1a of a resolver 1 comprises a well-known R / D converter and is used for digitally converting the resolver electrical angle. It is input to the resolver interface 10A.

前記Ｒ／Ｄ変換器１０Ａに入力されたレゾルバ信号１ａはデジタル変換されてデジタル回転角度信号１ｂとして出力され、このデジタル回転角度信号１ｂはミキシング回路２０に入力されている。
前記レゾルバ信号１ａは、前記Ｒ／Ｄ変換器１０Ａに入力されると同時に回転数カウンタからなり、レゾルバ電気角の回転数をカウントするカウントインターフェース１０Ｅに入力され、このカウントインターフェース１０Ｅから得られた回転数絶対値１ｃは周知の前記ミキシング回路２０に入力されている。 The resolver signal 1a input to the R / D converter 10A is digitally converted and output as a digital rotation angle signal 1b. The digital rotation angle signal 1b is input to the mixing circuit 20.
The resolver signal 1a is input to the R / D converter 10A, and at the same time includes a rotation number counter, and is input to a count interface 10E that counts the rotation number of the resolver electrical angle, and the rotation obtained from the count interface 10E. The numerical absolute value 1c is input to the known mixing circuit 20.

前記ミキシング回路２０において、前記デジタル回転角度信号１ｂと回転数絶対値１ｃとがミキシング処理され、このミキシング回路２０からはデジタル絶対値データ１１が出力されるように構成されている。
前記Ｒ／Ｄ変換器からなるレゾルバインターフェース１０Ａ、回転数カウンタから成るカウントインターフェース１０Ｅ及びミキシング回路２０は、１個のＩＣからなるレゾルバインターフェース／カウントインターフェース内蔵型演算装置１０として、ワンチップの状態でＩＣ化されており、このレゾルバインターフェース／カウントインターフェース内蔵型演算装置１０にレゾルバ１からのレゾルバ信号１ａを接続するのみで出力として絶対値の回転角度信号であるデジタル絶対値データ１１を簡単に得ることができる。
尚、前記カウントインターフェース１０Ｅは、図示しない主電源オフ時でも、図示しないバッテリーによってバッテリーバックアップによる回転数カウンタ１０Ｅの機能を維持することが可能なように構成されている。 In the mixing circuit 20, the digital rotation angle signal 1 b and the rotation speed absolute value 1 c are mixed, and the mixing circuit 20 outputs digital absolute value data 11.
The resolver interface 10A composed of the R / D converter, the count interface 10E composed of a rotation speed counter, and the mixing circuit 20 are integrated into a single-chip state as a calculation device 10 with a resolver interface / count interface built in one IC. By simply connecting the resolver signal 1a from the resolver 1 to the resolver interface / count interface built-in type arithmetic apparatus 10, it is possible to easily obtain the digital absolute value data 11 that is an absolute rotation angle signal as an output. it can.
The count interface 10E is configured such that the function of the rotation speed counter 10E by battery backup can be maintained by a battery (not shown) even when the main power supply (not shown) is turned off.

また、図２に示される本発明の第２形態においては、１個のＩＣからなる前記レゾルバインターフェース／カウントインターフェース内蔵型演算装置１０内に、レゾルバ１からのレゾルバ信号１ａが同時に入力される前述のレゾルバインターフェース１０Ａ及びカウントインターフェース１０Ｅ、図示しない従来用いられていた演算部等のハードウェアが接続可能な従来型インターフェース１０Ｄ及び中央演算処理部１０Ｂがワンチップとして設けられ、さらに、これらを互いに直接接続するための内部バス１Ｃが形成されている。   Further, in the second embodiment of the present invention shown in FIG. 2, the resolver signal 1a from the resolver 1 is simultaneously input into the arithmetic apparatus 10 with a built-in resolver interface / count interface consisting of one IC. A resolver interface 10A and a count interface 10E, a conventional interface 10D and a central processing unit 10B to which hardware such as a conventionally used calculation unit (not shown) can be connected are provided as one chip, and these are directly connected to each other. An internal bus 1C for this purpose is formed.

従って、前述の図２の構成において、レゾルバ１からのレゾルバ信号１ａが前記レゾルバインターフェース１０Ａ及びカウントインターフェース１０Ｅに入力されると、図１の構成と同様に、デジタル回転角度信号１ｂと回転数絶対値１ｃが出力され、内部バス１Ｃを経て中央演算処理部１０Ｂにて演算処理され、この中央演算処理部１０Ｂから出力されるデジタル絶対値データ１１は内部バス１Ｃを経て外部に出力される。
尚、図２の符号は、図１と同一部分には同一符号を付し、その説明は省略している。 Therefore, in the configuration of FIG. 2, when the resolver signal 1a from the resolver 1 is input to the resolver interface 10A and the count interface 10E, similarly to the configuration of FIG. 1, the digital rotation angle signal 1b and the rotation speed absolute value are obtained. 1c is output and processed by the central processing unit 10B via the internal bus 1C. The digital absolute value data 11 output from the central processing unit 10B is output to the outside via the internal bus 1C.
Note that the same reference numerals in FIG. 2 denote the same parts as in FIG. 1, and a description thereof is omitted.

本発明によるレゾルバ信号の演算処理装置及び方法は、演算装置を構成する１個のＩＣ内に少なくともレゾルバインターフェースとカウントインターフェースを設け、１個のＩＣで絶対値検出機能を得ることができる。   According to the resolver signal arithmetic processing apparatus and method of the present invention, at least a resolver interface and a count interface are provided in one IC constituting the arithmetic apparatus, and an absolute value detection function can be obtained by one IC.

１ レゾルバ
１ａ レゾルバ信号
１ｂ デジタル回転角度信号
１ｃ 回転数絶対値
１Ｃ 内部バス
１０ レゾルバインターフェース／カウントインターフェース内蔵型演算装置
１０Ａ レゾルバインターフェース
１０Ｂ 中央演算処理部
１０Ｄ 従来型インターフェース
１０Ｅ カウントインターフェース
１１ デジタル絶対値データ
２０ ミキシング回路 DESCRIPTION OF SYMBOLS 1 Resolver 1a Resolver signal 1b Digital rotation angle signal 1c Rotation number absolute value 1C Internal bus 10 Resolver interface / count interface built-in arithmetic unit 10A Resolver interface 10B Central processing unit 10D Conventional interface 10E Count interface 11 Digital absolute value data 20 Mixing circuit

本発明は、レゾルバ信号の演算処理装置及び方法に関し、特に、演算装置を構成する１個のＩＣ内に少なくともレゾルバインターフェースとカウントインターフェースを設け、絶対値検出する機能を同一ＩＣ内に有して性能向上を計るための新規な改良に関する。   The present invention relates to a resolver signal arithmetic processing apparatus and method, and more particularly, to provide at least a resolver interface and a count interface in one IC constituting the arithmetic apparatus and to have an absolute value detection function in the same IC. It relates to a new improvement to measure improvement.

従来、用いられていたこの種のレゾルバ信号の演算処理装置及び方法としては、例えば、特許文献１〜５の構成を挙げることが出来る。
すなわち、特許文献１〜４におけるレゾルバを用いた回転角度信号の構成部分におけるレゾルバ信号の信号処理構成は、Ｒ／Ｄコンバータ、コントローラ、フィールドインターフェース等が専用ハード構成によって形成されている。 Conventionally, as this type of resolver signal arithmetic processing apparatus and method used, for example, configurations of Patent Documents 1 to 5 can be cited.
That is, in the signal processing configuration of the resolver signal in the components of the rotation angle signal using the resolver in Patent Documents 1 to 4, an R / D converter, a controller, a field interface, and the like are formed by a dedicated hardware configuration.

また、特許文献５に開示されたレゾルバ信号の演算処理装置は、図２に示されるように構成されていた。
すなわち、図２において符号１で示されるものはレゾルバであり、このレゾルバ１からのレゾルバ信号１ａは、レゾルバインターフェース内蔵型演算処理装置１０に設けられたＲ／Ｄ変換器１０Ａに入力され、このＲ／Ｄ変換器１０Ａからの回転角度信号１ｂは内部バス１Ｃに接続されている。 Moreover, the resolver signal arithmetic processing apparatus disclosed in Patent Document 5 is configured as shown in FIG .
That is, those represented by the Oite reference numeral 1 in FIG. 2 is a resolver, the resolver signal 1a from the resolver 1 are input to the R / D converter 10A provided in the resolver interface embedded processor 10, The rotation angle signal 1b from the R / D converter 10A is connected to the internal bus 1C.

前記内部バス１Ｃには、外部に設けたＲ／Ｄ変換器又はレゾルバ等(図示せず)を接続することが出来る従来型のインターフェース１０Ｄ及びＣＰＵ／ＤＳＰコア等からなる中央演算処理部１０Ｂが接続されており、前記Ｒ／Ｄ変換器１０Ａと中央演算処理部１０Ｂとはワンチップ化できるように構成されている。   Connected to the internal bus 1C is a conventional interface 10D capable of connecting an external R / D converter or resolver (not shown) and a central processing unit 10B comprising a CPU / DSP core and the like. The R / D converter 10A and the central processing unit 10B are configured so as to be integrated into one chip.

また、図３に示される従来一般に用いられていたレゾルバ信号の演算処理装置においては、レゾルバ１のレゾルバ信号１ａがＲ／Ｄ変換器１０Ａと回転数カウンタ１０Ｅに入力され、前記Ｒ／Ｄ変換器１０Ａからのデジタル回転角度信号１ｂ回転数カウンタ１０Ｅからの回転数絶対値１ｃは、マイクロコンピュータ又はＤＳＰからなる演算装置１０Ｂに入力され、前記演算装置１０Ｂからはデジタル絶対値角度信号１１が出力されるように構成されている。 Also, in the conventional resolver signal arithmetic processing apparatus shown in FIG. 3, the resolver signal 1a of the resolver 1 is input to the R / D converter 10A and the rotation speed counter 10E, and the R / D converter The rotational speed absolute value 1c from the digital rotational angle signal 1b rotational speed counter 10E from 10A is input to the arithmetic unit 10B made of a microcomputer or DSP, and the digital absolute value angle signal 11 is output from the arithmetic unit 10B. It is configured as follows.

特許第４，４９０，４０１号公報Japanese Patent No. 4,490,401 特許第４，５５５，９１３号公報Japanese Patent No. 4,555,913 特許第４，３４２，９１４号公報Japanese Patent No. 4,342,914 特許第２，５５１，６８０号公報Japanese Patent No. 2,551,680 特開２００２−３５０，１８０号公報Japanese Patent Laid-Open No. 2002-350,180

従来のレゾルバ信号の演算処理装置及び方法は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述の特許文献１〜４の構成の場合、少なくともＲ／Ｄ変換器及び中央演算処理部が個別のＩＣで形成されていると共に、電気角回転数をカウントする回転数カウント機能は別のＩＣで形成するため、レゾルバ信号の演算処理装置としては、構成自体が大型化すると共に、外部ノイズの影響を受け易く、信頼性の向上も困難であった。 Since the conventional resolver signal arithmetic processing apparatus and method are configured as described above, the following problems exist.
That is, in the case of the configurations of the above-described Patent Documents 1 to 4, at least the R / D converter and the central processing unit are formed by individual ICs, and the rotation speed counting function for counting the electrical angle rotation speed is different. Since the circuit is formed of an IC, the configuration itself of the resolver signal arithmetic processing apparatus is increased in size, is easily affected by external noise, and is difficult to improve reliability.

また、図２で示される特許文献５の構成の場合、レゾルバインターフェース内蔵型演算処理装置自体のＩＣ内に、内部バスで接続されたＲ／Ｄ変換器及び中央演算処理部が形成されて全体がワンチップ化されているが、カウントインターフェースとしての回転数カウンタが同じＩＣにワンチップ化されていないため、演算処理装置としては前述と同様の課題が存在していた。 In the case of the configuration of Patent Document 5 shown in FIG. 2, an R / D converter and a central processing unit connected by an internal bus are formed in the IC of the resolver interface built-in type processing unit itself, and the whole is formed. Although it is made into one chip, since the rotation speed counter as the count interface is not made into one chip in the same IC, the same problem as described above exists as an arithmetic processing unit.

また、図３の従来構成の場合、Ｒ／Ｄ変換器、回転数カウンタ及び演算装置は、別々のＩＣで形成されているため、レゾルバ信号の演算処理装置としては形状が大型化し、前述と同様にノイズ等の課題が存在していた。 In the case of the conventional configuration shown in FIG. 3 , the R / D converter, the rotation speed counter, and the arithmetic unit are formed by separate ICs. There were problems such as noise.

本発明は、以上のような課題を解決するためになされたもので、特に、演算装置を構成する１個のＩＣ内に少なくともレゾルバインターフェースとカウントインターフェースを設け、絶対値検出する機能を同一ＩＣ内に有して性能向上を計るようにしたレゾルバ信号の演算処理装置及び方法を得ることである。   The present invention has been made to solve the above-described problems, and in particular, at least a resolver interface and a count interface are provided in one IC constituting an arithmetic unit, and a function for detecting an absolute value is provided in the same IC. It is an object of the present invention to obtain a resolver signal arithmetic processing apparatus and method that improve the performance of the apparatus.

本発明によるレゾルバ信号の演算処理装置は、レゾルバからのレゾルバ信号を演算装置を介してデジタル変換し、デジタル絶対値データを得るようにしたレゾルバ信号の演算処理装置において、前記演算装置を構成するワンチップの１個のＩＣ内には、少なくとも、前記レゾルバのレゾルバ電気角内をデジタル変換するためのＲ／Ｄ変換器からなるレゾルバインターフェースと、前記レゾルバ電気角の回転数をカウントするための回転数カウンタからなるカウントインターフェースと、が設けられている構成であり、前記レゾルバインターフェース及びカウントインターフェースに直接接続され前記１個のＩＣ内に設けられた内部バスと、前記１個のＩＣ内に設けられ前記内部バスを介して前記レゾルバインターフェース及びカウントインターフェースに接続された中央演算処理部と、を備え、少なくとも前記レゾルバインターフェース、カウントインターフェース、中央演算処理部及び内部バスは、前記１個のＩＣ内にワンチップとして設けられ、前記レゾルバからのレゾルバ信号が、前記レゾルバインターフェース及び前記カウントインターフェースに対して同時に入力され、前記レゾルバインターフェースからのデジタル回転角度信号と前記カウントインターフェースからの回転数絶対値が前記内部バスを経て前記中央演算処理部にて演算処理され、前記中央演算処理部から前記デジタル絶対値データを前記内部バスを経て得る構成である。
また、本発明によるレゾルバ信号の演算処理方法は、レゾルバからのレゾルバ信号を演算装置を介してデジタル変換し、デジタル絶対値データを得るようにしたレゾルバ信号の演算処理装置において、前記演算装置を構成するワンチップの１個のＩＣ内には、少なくとも、前記レゾルバのレゾルバ電気角内をデジタル変換するためのＲ／Ｄ変換器からなるレゾルバインターフェースと、前記レゾルバ電気角の回転数をカウントするための回転数カウンタからなるカウントインターフェースと、が設けられ、前記レゾルバインターフェース及びカウントインターフェースに直接接続され前記１個のＩＣ内に設けられた内部バスと、前記１個のＩＣ内に設けられ前記内部バスを介して前記レゾルバインターフェース及びカウントインターフェースに接続された中央演算処理部と、を備え、少なくとも前記レゾルバインターフェース、カウントインターフェース、中央演算処理部及び内部バスは、前記１個のＩＣ内に設けられ、前記レゾルバからのレゾルバ信号が、前記レゾルバインターフェース及び前記カウントインターフェースに対して同時に入力され、前記レゾルバインターフェースからのデジタル回転角度信号と前記カウントインターフェースからの回転数絶対値が前記内部バスを経て前記中央演算処理部にて演算処理され、前記中央演算処理部から前記デジタル絶対値データを前記内部バスを経て得る方法である。 Processor of the resolver signal in accordance with the invention, the resolver signal from the resolver through a computing device to digital conversion, the processing unit of the resolver signal to obtain a digital absolute value data, that make up the computing device the one in the IC of one chip, at least, you count the resolver interface consisting because of R / D converter to digital conversion in the resolver electrical angle of the resolver, the number of revolutions of the resolver electrical angle and count interface consisting rotation counter for a configuration is found provided, and an internal bus connected directly to the resolver interface and counts interface provided in said one IC, the one The resolver interface and the count interface are provided in the IC via the internal bus. Comprising a central processing unit connected to the face, and at least before Symbol resolver interface, counting interface, a central processing unit and the internal bus, the set eclipse as a one-chip within a single IC, from the resolver A resolver signal is simultaneously input to the resolver interface and the count interface, and a digital rotation angle signal from the resolver interface and an absolute value of the rotation number from the count interface are sent to the central processing unit via the internal bus. it is processing a prior SL that obtained through the internal bus the digital absolute value data from the central processing unit configuration.
According to another aspect of the present invention, there is provided an arithmetic processing method for a resolver signal, wherein the resolver signal is digitally converted through an arithmetic device to obtain digital absolute value data. the one-chip 1 in the IC of you, counting at least the resolver interface consisting because of R / D converter to digital conversion in the resolver electrical angle of the resolver, the number of revolutions of the resolver electrical angle and count interface consisting be because the rotational speed counter, is provided, et al is, the internal bus is connected directly to the resolver interface and counts interface provided in said one IC, within said one IC The resolver interface and the count interface provided through the internal bus And a connected central processing unit, at least before Symbol resolver interface, counting interface, a central processing unit and the internal bus is provided in said one IC, resolver signal from the resolver, the resolver is input simultaneously to the interface and the count interface rotational speed absolute value from the digital rotary angle signal and the count interface from the resolver interface is processing by the central processing unit via said internal bus, before Symbol a method by a central processing unit that obtained the digital absolute value data via the internal bus.

本発明によるレゾルバ信号の演算処理装置及び方法は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、レゾルバからのレゾルバ信号を演算装置を介してデジタル変換し、デジタル絶対値データを得るようにしたレゾルバ信号の演算処理装置において、前記演算装置を構成する１個のＩＣ内には、少なくとも、前記レゾルバのレゾルバ電気角内をデジタル変換するためのＲ／Ｄ変換器からなるレゾルバインターフェースと、前記レゾルバ電気角の回転数をカウントするための回転数カウンタからなるカウントインターフェースと、が設けられ、前記レゾルバインターフェース及びカウントインターフェースに直接接続され前記１個のＩＣ内に設けられた内部バスと、前記１個のＩＣ内に設けられ前記内部バスを介して前記レゾルバインターフェース及びカウントインターフェースに接続された中央演算処理部と、を備え、前記レゾルバインターフェース、カウントインターフェース、中央演算処理部及び内部バスは、前記１個のＩＣ内にワンチップとして設けられ、前記レゾルバインターフェース及び前記カウントインターフェースに対して同時に入力され、前記レゾルバインターフェースからのデジタル回転角度信号と前記カウントインターフェースからの回転数絶対値が前記内部バスを経て前記中央演算処理部にて演算処理され、前記中央演算処理部から前記デジタル絶対値データを前記内部バスを経て得ることにより、１個のＩＣの内部バスを介してデジタル絶対値角度信号を得ることができる。そのため、ワンチップの１個のＩＣによって、演算速度及び耐ノイズ性に優れ、信頼性の高いデジタル絶対値データを得ることができ、システム全体のコストダウン及び小型化を達成することができる。 Since the resolver signal arithmetic processing apparatus and method according to the present invention are configured as described above, the following effects can be obtained.
That is, in a resolver signal arithmetic processing apparatus that digitally converts a resolver signal from a resolver through an arithmetic device to obtain digital absolute value data, at least one IC constituting the arithmetic device includes at least a resolver interface consisting because of R / D converter to digital conversion in the resolver electrical angle of the resolver, and counts interface comprising a rotation speed of the resolver electrical angle from the count to order rpm counter, but provided, connecting the resolver interface and is connected directly to the counting interface internal bus provided in said one IC, the said resolver interface and counts the interface via the internal bus provided in a single IC A central processing unit, and the resolver Centers face, counting interface, a central processing unit and the internal bus, the set eclipse as a one-chip within a single IC, are simultaneously input to the resolver interface and the count interface, digital rotation from the resolver interface rotational speed absolute value of the angle signal from the count interface is processing by the central processing unit via said internal bus, resulting Rukoto before Symbol central processing unit via said internal bus said digital absolute value data Thus, the digital absolute value angle signal can be obtained via the internal bus of one IC. Therefore , with one IC of one chip, it is possible to obtain highly reliable digital absolute value data with excellent calculation speed and noise resistance, and it is possible to achieve cost reduction and downsizing of the entire system.

本発明によるレゾルバ信号の演算処理装置の第１形態を示すブロック構成図である。It is a block block diagram which shows the 1st form of the arithmetic processing apparatus of the resolver signal by this invention. 従来の演算処理装置を示すブロック構成図である。It is a block block diagram which shows the conventional arithmetic processing unit. 従来の演算処理装置を示すブロック構成図である。It is a block block diagram which shows the conventional arithmetic processing unit.

本発明は、演算装置を構成する１個のＩＣ内に少なくともレゾルバインターフェースとカウントインターフェースと中央演算処理部とを内部バスＩＣで接続して設け、絶対値検出する機能を同一ＩＣ内に有して性能向上を計るようにしたレゾルバ信号の演算処理装置及び方法を提供することを目的とする。 The present invention is set to connect at least the resolver interface and count interface and a central processing unit at the internal bus IC to one in the IC constituting an arithmetic unit only, have the function of detecting the absolute value in the same IC It is an object of the present invention to provide a resolver signal arithmetic processing apparatus and method for improving performance.

以下、図面と共に本発明によるレゾルバ信号の演算処理装置及び方法の好適な実施の形態について説明する。
尚、従来例と同一又は同等部分については、同一符号を用いて説明する。
図１は本発明によるレゾルバ信号の演算処理装置及び方法の第１形態を示しており、レゾルバ１のレゾルバ信号１ａは周知のＲ／Ｄ変換器からなり、レゾルバ電気角内をデジタル変換するためのレゾルバインターフェース１０Ａに入力されている。 Hereinafter, preferred embodiments of a resolver signal arithmetic processing apparatus and method according to the present invention will be described with reference to the drawings.
Note that the same or equivalent parts as in the conventional example will be described using the same reference numerals.
FIG. 1 shows a first embodiment of an apparatus and method for processing a resolver signal according to the present invention. A resolver signal 1a of a resolver 1 comprises a well-known R / D converter and is used for digitally converting the resolver electrical angle. It is input to the resolver interface 10A.

前記Ｒ／Ｄ変換器１０Ａに入力されたレゾルバ信号１ａはデジタル変換されてデジタル回転角度信号１ｂとして出力され、このデジタル回転角度信号１ｂは内部バスＩＣに入力されている。
前記レゾルバ信号１ａは、前述のように、前記Ｒ／Ｄ変換器１０Ａに入力されると同時に回転数カウンタからなり、レゾルバ電気角の回転数をカウントするカウントインターフェース１０Ｅに入力され、このカウントインターフェース１０Ｅから得られた回転数絶対値１ｃは前記内部バスＩＣに入力されている。 The resolver signal 1a input to the R / D converter 10A is digitally converted and output as a digital rotation angle signal 1b, and this digital rotation angle signal 1b is input to the internal bus IC .
The resolver signal 1a, as described above, before Symbol made simultaneously rotation counter is input to the R / D converter 10A, is input to the count interface 10E for counting the number of revolutions of the resolver electrical angle, this count interface The rotational speed absolute value 1c obtained from 10E is input to the internal bus IC .

また、１個のＩＣからなる前記レゾルバインターフェース／カウントインターフェース内蔵型演算装置１０内に、レゾルバ１からのレゾルバ信号１ａが同時に入力される前述のレゾルバインターフェース１０Ａ及びカウントインターフェース１０Ｅ、図示しない従来用いられていた演算部等のハードウェアが接続可能な従来型インターフェース１０Ｄ及び中央演算処理部１０Ｂがワンチップとして設けられ、さらに、これらを互いに直接接続するための内部バス１Ｃが形成されている。 In addition , the resolver interface 1A and the count interface 10E described above, in which the resolver signal 1a from the resolver 1 is simultaneously input into the arithmetic device 10 with a built-in resolver interface / count interface composed of one IC , are conventionally used (not shown). A conventional interface 10D and a central processing unit 10B to which hardware such as a calculation unit can be connected are provided as one chip, and an internal bus 1C for directly connecting them is formed.

従って、前述の図２の構成において、レゾルバ１からのレゾルバ信号１ａが前記レゾルバインターフェース１０Ａ及びカウントインターフェース１０Ｅに入力されると、デジタル回転角度信号１ｂと回転数絶対値１ｃが出力され、内部バス１Ｃを経て中央演算処理部１０Ｂにて演算処理され、この中央演算処理部１０Ｂから出力される絶対値の回転角度信号であるデジタル絶対値データ１１は内部バス１Ｃを経て外部に出力される。 Accordingly, in the configuration of FIG. 2 described above, when the resolver signal 1a from the resolver 1 are input to the resolver interface 10A and counting interface 10E, digital rotational angle signal 1b and the rotation speed absolute value 1c is output, the internal bus is the arithmetic processing by the central processing unit 10B through 1C, digital absolute value data 11 is a rotation angle signal of the absolute value that will be output from the central processing unit 10B is output to the outside via the internal bus 1C.

本発明によるレゾルバ信号の演算処理装置及び方法は、演算装置を構成するワンチップの１個のＩＣ内に少なくともレゾルバインターフェースとカウントインターフェースを設け、１個のＩＣで絶対値検出機能を得ることができる。 Arithmetic processing apparatus and method for a resolver signal in accordance with the present invention, providing at least the resolver interface and counts interface to one in the IC of one chip that make up an arithmetic unit, to obtain the absolute value detection in a single IC it can.

１ レゾルバ
１ａ レゾルバ信号
１ｂ デジタル回転角度信号
１ｃ 回転数絶対値
１Ｃ 内部バス
１０ レゾルバインターフェース／カウントインターフェース内蔵型演算装置
１０Ａ レゾルバインターフェース
１０Ｂ 中央演算処理部
１０Ｄ 従来型インターフェース
１０Ｅ カウントインターフェース
１１ デジタル絶対値データ DESCRIPTION OF SYMBOLS 1 Resolver 1a Resolver signal 1b Digital rotation angle signal 1c Absolute number of rotations 1C Internal bus 10 Resolver interface / counting interface built-in arithmetic unit 10A Resolver interface 10B Central processing unit 10D Conventional interface 10E Count interface 11 Digital absolute value data

Claims (10)

レゾルバ(1)からのレゾルバ信号(1a)を演算装置(10)を介してデジタル変換し、デジタル絶対値データ(11)を得るようにしたレゾルバ信号の演算処理装置において、
前記演算装置(10)を構成する１個のＩＣ内には、少なくとも、前記レゾルバ(1)のレゾルバ電気角内をデジタル変換するレゾルバインターフェース(10A)と、前記レゾルバ電気角の回転数をカウントするカウントインターフェース(10E)と、が設けられていることを特徴とするレゾルバ信号の演算処理装置。 In the resolver signal arithmetic processing unit that digitally converts the resolver signal (1a) from the resolver (1) via the arithmetic unit (10) to obtain digital absolute value data (11),
In one IC constituting the arithmetic unit (10), at least a resolver interface (10A) for digitally converting the resolver electrical angle of the resolver (1), and the number of revolutions of the resolver electrical angle are counted. A resolver signal arithmetic processing device, comprising a count interface (10E). 前記レゾルバインターフェース(10A)からのデジタル回転角度信号(1b)と前記カウントインターフェース(10E)からの回転数絶対値(1c)をミキシング回路(20)に入力してミキシングし、前記ミキシング回路(20)から前記デジタル絶対値データ(11)を得ることを特徴とする請求項１記載のレゾルバ信号の演算処理装置。   The digital rotation angle signal (1b) from the resolver interface (10A) and the rotation speed absolute value (1c) from the count interface (10E) are input to the mixing circuit (20) for mixing, and the mixing circuit (20) The resolver signal arithmetic processing apparatus according to claim 1, wherein the digital absolute value data (11) is obtained from the signal. 前記レゾルバインターフェース(10A)及びカウントインターフェース(10E)に直接接続され前記１個のＩＣ内に設けられた内部バス(1C)と、前記１個のＩＣ内に設けられ前記内部バス(1C)を介して前記レゾルバインターフェース(10A)及びカウントインターフェース(10E)に接続された中央演算処理部(10B)と、を備え、
前記レゾルバインターフェース(10A)、カウントインターフェース(10E)、中央演算処理部(10B)及び内部バス(1C)は、前記１個のＩＣ内に設けられ、前記中央演算処理部(10B)から前記デジタル絶対値データ(11)を得ることを特徴とする請求項１記載のレゾルバ信号の演算処理装置。 The internal bus (1C) provided in the one IC directly connected to the resolver interface (10A) and the count interface (10E), and the internal bus (1C) provided in the one IC. A central processing unit (10B) connected to the resolver interface (10A) and the count interface (10E),
The resolver interface (10A), the count interface (10E), the central processing unit (10B), and the internal bus (1C) are provided in the one IC, and the digital absolute value is supplied from the central processing unit (10B). 2. The resolver signal processing unit according to claim 1, wherein the value data is obtained. 前記レゾルバインターフェース(10A)は、Ｒ／Ｄ変換器よりなることを特徴とする請求項１ないし３の何れかに記載のレゾルバ信号の演算処理装置。   The resolver signal processing unit according to any one of claims 1 to 3, wherein the resolver interface (10A) comprises an R / D converter. 前記カウントインターフェース(10E)は、電源オフ時でもバッテリーバックアップによるカウント機能を有することを特徴とする請求項１ないし４の何れかに記載のレゾルバ信号の演算処理装置。   5. The resolver signal processing unit according to claim 1, wherein the count interface has a counting function by battery backup even when the power is turned off. レゾルバ(1)からのレゾルバ信号(1a)を演算装置(10)を介してデジタル変換し、デジタル絶対値データ(11)を得るようにしたレゾルバ信号の演算処理方法において、
前記演算装置(10)を構成する１個のＩＣ内には、少なくとも、前記レゾルバ(1)のレゾルバ電気角内をデジタル変換するレゾルバインターフェース(10A)と、前記レゾルバ電気角の回転数をカウントするカウントインターフェース(10E)と、が設けられて用いられることを特徴とするレゾルバ信号の演算処理方法。 In the resolver signal calculation processing method in which the resolver signal (1a) from the resolver (1) is digitally converted via the calculation device (10) to obtain digital absolute value data (11).
In one IC constituting the arithmetic unit (10), at least a resolver interface (10A) for digitally converting the resolver electrical angle of the resolver (1), and the number of revolutions of the resolver electrical angle are counted. A method of processing a resolver signal, comprising a count interface (10E). 前記レゾルバインターフェース(10A)からのデジタル回転角度信号(1b)と前記カウントインターフェース(10E)からの回転数絶対値(1c)をミキシング回路(20)に入力してミキシングし、前記ミキシング回路(20)から前記デジタル絶対値データ(11)を得ることを特徴とする請求項６記載のレゾルバ信号の演算処理方法。   The digital rotation angle signal (1b) from the resolver interface (10A) and the rotation speed absolute value (1c) from the count interface (10E) are input to the mixing circuit (20) for mixing, and the mixing circuit (20) The method according to claim 6, wherein the digital absolute value data (11) is obtained from the resolver signal. 前記レゾルバインターフェース(10A)及びカウントインターフェース(10E)に直接接続され前記１個のＩＣ内に設けられた内部バス(1C)と、前記１個のＩＣ内に設けられ前記内部バス(1C)を介して前記レゾルバインターフェース(10A)及びカウントインターフェース(10E)に接続された中央演算処理部(10B)と、を備え、
前記レゾルバインターフェース(10A)、カウントインターフェース(10E)、中央演算処理部(10B)及び内部バス(1C)は、前記１個のＩＣ内に設けられ、前記中央演算処理部(10B)から前記デジタル絶対値データ(11)を得ることを特徴とする請求項６記載のレゾルバ信号の演算処理方法。 The internal bus (1C) provided in the one IC directly connected to the resolver interface (10A) and the count interface (10E), and the internal bus (1C) provided in the one IC. A central processing unit (10B) connected to the resolver interface (10A) and the count interface (10E),
The resolver interface (10A), the count interface (10E), the central processing unit (10B), and the internal bus (1C) are provided in the one IC, and the digital absolute value is supplied from the central processing unit (10B). 7. The resolver signal calculation processing method according to claim 6, wherein the value data is obtained. 前記レゾルバインターフェース(10A)は、Ｒ／Ｄ変換器よりなることを特徴とする請求項６ないし８の何れかに記載のレゾルバ信号の演算処理方法。   9. The resolver signal processing method according to claim 6, wherein the resolver interface (10A) comprises an R / D converter. 前記カウントインターフェース(10E)は、電源オフ時でもバッテリーバックアップによるカウント機能を有することを特徴とする請求項６ないし９の何れかに記載のレゾルバ信号の演算処理方法。   10. The resolver signal calculation processing method according to claim 6, wherein the count interface (10E) has a counting function by battery backup even when the power is off.
JP2012003008A 2012-01-11 2012-01-11 Resolver signal arithmetic processing apparatus and method Active JP5150843B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012003008A JP5150843B1 (en) 2012-01-11 2012-01-11 Resolver signal arithmetic processing apparatus and method
PCT/JP2012/059352 WO2013105281A1 (en) 2012-01-11 2012-04-05 Device and method for arithmetic processing of resolver signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012003008A JP5150843B1 (en) 2012-01-11 2012-01-11 Resolver signal arithmetic processing apparatus and method

Publications (2)

Publication Number Publication Date
JP5150843B1 JP5150843B1 (en) 2013-02-27
JP2013142616A true JP2013142616A (en) 2013-07-22

Family

ID=47890598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012003008A Active JP5150843B1 (en) 2012-01-11 2012-01-11 Resolver signal arithmetic processing apparatus and method

Country Status (2)

Country Link
JP (1) JP5150843B1 (en)
WO (1) WO2013105281A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002350180A (en) * 2001-05-23 2002-12-04 Tamagawa Seiki Co Ltd Processing unit for resolver signal
JP2005315634A (en) * 2004-04-27 2005-11-10 Tamagawa Seiki Co Ltd Absolute position detection method and device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555913B2 (en) * 2004-05-18 2010-10-06 多摩川精機株式会社 Fieldbus compatible resolver device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002350180A (en) * 2001-05-23 2002-12-04 Tamagawa Seiki Co Ltd Processing unit for resolver signal
JP2005315634A (en) * 2004-04-27 2005-11-10 Tamagawa Seiki Co Ltd Absolute position detection method and device

Also Published As

Publication number Publication date
WO2013105281A1 (en) 2013-07-18
JP5150843B1 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
US8112551B2 (en) Addressing scheme to allow flexible mapping of functions in a programmable logic array
CN104246442B (en) Resolver device, motor control device, and motor control method
CN203219237U (en) Zero checker
CN103018543A (en) High-accuracy multichannel alternating voltage and current detection device
US20150058482A1 (en) System insight display
CN204013310U (en) Brushless dual-feed motor direct Torque Control
US20170177417A1 (en) Trusted computing resource meter
JP5554686B2 (en) Electric energy measuring device and watt-hour meter calibration method using the same
JP2015108610A (en) Rotation detection device and rotation detection method
JP2013142616A (en) Arithmetic processing unit and method for resolver signal
ES2744931T3 (en) Input circuit in high speed counter module in PLC
JP2007303988A (en) Current detection device
JP6714929B2 (en) Motor rotation speed detector
TW200743976A (en) Multi-project System-on-Chip platform and the design method thereof
US20130246684A1 (en) System and method for communicating with a plurality of devices
CN103513077B (en) Electric meter capable of avoiding fraudulent use of electricity
TWI531151B (en) Modularized control circuit of fan motor and method for operating the same
CN203314988U (en) X-ray machine bulb tube rotation angle monitoring device
CN203201598U (en) Turbine speed adjusting control device
CN204177815U (en) A kind of multiplex rotation speed monitoring instrument
JP7141499B1 (en) Open-phase detection device and open-phase detection method for three-phase AC power supply
CN203054121U (en) Current calibration system for sinusoidal AC motor protector
Yao et al. Implementation of the induction machine broken-bars fault diagnosing instrument using TMS320 digital signal processor
CN201780331U (en) Electronic split watt-hour meter
Liu et al. An in-site system based-on ARM of faults diagnostic with the amplitude recovery method

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5150843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250