JP2013131986A - Step attenuator and signal generation apparatus having the same - Google Patents

Step attenuator and signal generation apparatus having the same Download PDF

Info

Publication number
JP2013131986A
JP2013131986A JP2011281495A JP2011281495A JP2013131986A JP 2013131986 A JP2013131986 A JP 2013131986A JP 2011281495 A JP2011281495 A JP 2011281495A JP 2011281495 A JP2011281495 A JP 2011281495A JP 2013131986 A JP2013131986 A JP 2013131986A
Authority
JP
Japan
Prior art keywords
signal
att
inner layer
substrate
partition wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011281495A
Other languages
Japanese (ja)
Other versions
JP5588425B2 (en
Inventor
Shinichiro Oshima
真一郎 大嶋
Noboru Otani
暢 大谷
Momoko Inadomaru
桃子 稲童丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2011281495A priority Critical patent/JP5588425B2/en
Publication of JP2013131986A publication Critical patent/JP2013131986A/en
Application granted granted Critical
Publication of JP5588425B2 publication Critical patent/JP5588425B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a step attenuator and a signal generation apparatus therewith which implement better input/output isolation than before.SOLUTION: Step ATT 20 includes a shield case 40 accommodating a plurality of ATT sections 21-26. The shield case 40 has partition walls 41-45. The partition walls 41, 43 and 45 have, respectively, contact portions in contact with a surface of a multilayer substrate 30, and opening portions 41a, 43a and 45a opening in part of the contact portions to pass surface signal lines 1, 3 and 7. The partition walls 42 and 44 have, respectively, contact portions in contact with surface areas of the multilayer substrate including part of projection areas of projection of inner layer signal lines 32a and 32b onto the surface of the multilayer substrate 30.

Description

本発明は、入力信号の減衰量をステップ状に変化させるステップアッテネータ及びそれを備えた信号発生装置に関する。   The present invention relates to a step attenuator that changes an attenuation amount of an input signal in a step-like manner and a signal generation device including the step attenuator.

従来、この種のステップアッテネータを備えた信号発生装置としては、例えば、特許文献1に記載のものが知られている。   Conventionally, as a signal generator provided with this type of step attenuator, for example, the one described in Patent Document 1 is known.

特許文献1記載の信号発生装置は、信号を発生する信号源と、信号源からの信号を所定レベルに補正するレベル補正部と、レベル補正部からの信号を所定のレベルに減衰して出力するステップアッテネータと、を備え、試験者が指定した無線周波数及び信号レベルを有する試験信号を出力できるようになっている。   The signal generation device described in Patent Literature 1 outputs a signal source that generates a signal, a level correction unit that corrects the signal from the signal source to a predetermined level, and a signal from the level correction unit that is attenuated to a predetermined level. And a step attenuator for outputting a test signal having a radio frequency and a signal level designated by the tester.

前述の構成において、ステップアッテネータは、複数のアッテネータセクションが直列に選択的に接続され、各アッテネータセクションの減衰量の組み合わせにより、減衰量をステップ可変できるようになっている。一般に、従来のステップアッテネータは、高周波信号に対する入出力間のアイソレーション(遮断性)を高めるため、各アッテネータセクションが金属製のシールドケースで覆われた構成を有する。   In the above-described configuration, the step attenuator is configured such that a plurality of attenuator sections are selectively connected in series, and the attenuation amount can be varied in steps by a combination of attenuation amounts of the respective attenuator sections. In general, the conventional step attenuator has a configuration in which each attenuator section is covered with a metal shield case in order to improve isolation between the input and output with respect to a high frequency signal.

特開2005−249626号公報JP 2005-249626 A

しかしながら、従来の信号発生装置では、キロヘルツからギガヘルツまでの広範囲な周波数の試験信号を発生する必要があるが、広範囲な周波数を対象としてステップアッテネータの最大減衰量を増加させることは困難であるという課題があり、出力信号レベルのダイナミックレンジをさらに広範囲に可変可能にするために、さらなるアイソレーションの改善が求められていた。   However, in the conventional signal generator, it is necessary to generate a test signal having a wide range of frequencies from kilohertz to gigahertz, but it is difficult to increase the maximum attenuation of the step attenuator for a wide range of frequencies. In order to make the dynamic range of the output signal level variable in a wider range, further improvement of isolation has been demanded.

本発明は、前述の事情に鑑みてなされたものであり、入出力間のアイソレーションを従来のものよりも高めることができるステップアッテネータ及びそれを備えた信号発生装置を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a step attenuator and a signal generator including the step attenuator that can increase isolation between input and output as compared with the conventional one. .

本発明の請求項1に係るステップアッテネータは、基板(30)上に形成され、複数のアッテネータ(21〜26)を組み合わせることにより所定のステップ値で減衰量を可変可能なステップアッテネータ(20)において、前記各アッテネータに対して信号の入力又は出力を行う信号線路(1〜7)と、前記基板上に配置され、前記複数のアッテネータを予め定められた個数ごとに収容する複数の収容室(40a〜40d)を有するシールドケース(40)と、を備え、前記信号線路は、前記基板の表面に形成された表面信号線路(1、3、7)と、前記基板の内層に形成され、前記表面信号線路に接続された内層信号線路(32a、32b)と、を備え、前記シールドケースは、前記各収容室を仕切る第1及び第2の仕切壁(41〜45)を備え、前記第1の仕切壁(41)は、前記基板の表面に接触する第1の接触部(41b)及び前記第1の接触部の一部を開口して前記表面信号線路を通す開口部(41a)を備え、前記第2の仕切壁(42)は、前記内層信号線路を前記基板の表面に投影した投影領域の一部を含む前記基板の表面領域に接触する第2の接触部(42a)を備えた構成を有している。   A step attenuator according to claim 1 of the present invention is a step attenuator (20) which is formed on a substrate (30) and can vary the attenuation by a predetermined step value by combining a plurality of attenuators (21 to 26). A signal line (1-7) for inputting or outputting a signal to each attenuator, and a plurality of storage chambers (40a) arranged on the substrate and storing the plurality of attenuators in a predetermined number. ˜40d), and the signal line is formed on a surface signal line (1, 3, 7) formed on a surface of the substrate and an inner layer of the substrate, and the surface Inner layer signal lines (32a, 32b) connected to the signal lines, and the shield case includes first and second partition walls (41 to 45) that partition the storage chambers. The first partition wall (41) has an opening through which the first signal contact portion (41b) contacting the surface of the substrate and a part of the first contact portion are opened to pass the surface signal line. The second partition wall (42) is in contact with a surface region of the substrate including a part of a projection region obtained by projecting the inner layer signal line onto the surface of the substrate. (42a).

この構成により、本発明の請求項1に係るステップアッテネータは、第1及び第2の仕切壁を備えることにより、入出力間のアイソレーションを従来のものよりも高めることができる。   With this configuration, the step attenuator according to claim 1 of the present invention includes the first and second partition walls, so that the isolation between the input and the output can be increased as compared with the conventional one.

本発明の請求項2に係るステップアッテネータは、前記信号の入力側から出力側に沿って、前記第1の仕切壁と前記第2の仕切壁とが交互に少なくとも1組設けられている構成を有している。   The step attenuator according to claim 2 of the present invention has a configuration in which at least one set of the first partition wall and the second partition wall is alternately provided from the input side to the output side of the signal. Have.

この構成により、本発明の請求項2に係るステップアッテネータは、第2の仕切壁が位置する基板の内層に設けられた、表面信号線路に接続された内層信号線路間のアイソレーションを高めることができる。   With this configuration, the step attenuator according to claim 2 of the present invention can increase the isolation between the inner layer signal lines connected to the surface signal line provided in the inner layer of the substrate on which the second partition wall is located. it can.

本発明の請求項3に係るステップアッテネータは、前記各収容室は、予め定められた基準減衰量以上の減衰量を有するアッテネータを1つ収容し、前記基準減衰量未満の減衰量を有するアッテネータを複数収容するものである構成を有している。   In the step attenuator according to claim 3 of the present invention, each storage chamber contains one attenuator having an attenuation amount equal to or greater than a predetermined reference attenuation amount, and the attenuator having an attenuation amount less than the reference attenuation amount. It has the structure which accommodates multiple.

この構成により、本発明の請求項3に係るステップアッテネータは、信号漏洩量の影響を受けにくい複数のアッテネータを1つの収容室に収容できるので、第1又は第2の仕切壁の個数を削減でき、シールドケースの構造を単純化することができる。   With this configuration, the step attenuator according to claim 3 of the present invention can accommodate a plurality of attenuators that are not easily affected by the amount of signal leakage in one accommodation chamber, so the number of first or second partition walls can be reduced. The structure of the shield case can be simplified.

本発明の請求項4に係る信号発生装置は、ステップアッテネータ(20)と、ベースバンド信号を出力するベースバンド信号出力手段(11)と、予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段(15)と、前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段(14)と、前記無線周波数信号の信号レベルを設定して前記ステップアッテネータに出力する信号レベル設定手段(17)と、を備えた構成を有している。   A signal generator according to claim 4 of the present invention generates a step attenuator (20), a baseband signal output means (11) for outputting a baseband signal, and a local oscillation signal having a predetermined local oscillation frequency. A local oscillation signal generating means (15); a radio frequency signal generating means (14) for generating a radio frequency signal by multiplying the baseband signal and the local oscillation signal to perform quadrature modulation and frequency conversion; Signal level setting means (17) for setting the signal level of the radio frequency signal and outputting it to the step attenuator.

この構成により、本発明の請求項4に係る信号発生装置は、入出力間のアイソレーションを従来のものよりも高めることができるステップアッテネータを備えるので、出力信号レベルのダイナミックレンジを従来のものよりも広範囲に可変可能にすることができる。   With this configuration, the signal generator according to claim 4 of the present invention includes the step attenuator that can increase the isolation between the input and output as compared with the conventional one, so that the dynamic range of the output signal level is higher than that of the conventional one. Can be made variable over a wide range.

本発明は、入出力間のアイソレーションを従来のものよりも高めることができるという効果を有するステップアッテネータ及びそれを備えた信号発生装置を提供することができるものである。   The present invention can provide a step attenuator having an effect that isolation between input and output can be increased as compared with the conventional one, and a signal generating device including the step attenuator.

本発明に係る信号発生装置の一実施形態におけるブロック構成図である。It is a block block diagram in one Embodiment of the signal generator which concerns on this invention. 本発明に係る信号発生装置の一実施形態において、ステップATT20を多層基板30上に実装した状態を模式的に示す図である。FIG. 4 is a diagram schematically showing a state in which step ATT20 is mounted on a multilayer substrate 30 in an embodiment of a signal generating apparatus according to the present invention. 本発明に係る信号発生装置の一実施形態において、ステップATT20をシールドケース40で覆った状態を示す図である。FIG. 4 is a diagram showing a state where step ATT20 is covered with a shield case 40 in one embodiment of a signal generator according to the present invention. 本発明に係る信号発生装置の一実施形態において、仕切壁41の構成を示す斜視図である。FIG. 3 is a perspective view showing a configuration of a partition wall 41 in an embodiment of a signal generator according to the present invention. 本発明に係る信号発生装置の一実施形態において、仕切壁42の構成を示す斜視図である。FIG. 3 is a perspective view showing a configuration of a partition wall 42 in an embodiment of a signal generator according to the present invention. 本発明に係る信号発生装置の一実施形態において、アイソレーション特性について従来のもの(破線)と本発明に係るもの(実線)とを比較した実験データを示すグラフである。In one Embodiment of the signal generator which concerns on this invention, it is a graph which shows the experimental data which compared the thing (solid line) concerning the isolation | separation thing (solid line) about the isolation characteristic. 本発明に係る信号発生装置の一実施形態において、第1の他の態様に係るステップATTを示す図である。FIG. 10 is a diagram showing a step ATT according to a first other aspect in the embodiment of the signal generating device according to the present invention. 本発明に係る信号発生装置の一実施形態において、第2の他の態様に係るステップATTを示す図である。In one Embodiment of the signal generator which concerns on this invention, it is a figure which shows step ATT which concerns on a 2nd other aspect.

以下、本発明の実施形態について図面を用いて説明する。なお、本発明に係るステップアッテネータを信号発生装置に適用した例を挙げて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. An example in which the step attenuator according to the present invention is applied to a signal generator will be described.

まず、本発明に係る信号発生装置の一実施形態における構成について説明する。   First, the configuration of an embodiment of a signal generator according to the present invention will be described.

図1に示すように、本実施形態における信号発生装置10は、波形データ記憶部11、デジタルアナログコンバータ(DAC)12及び13、直交変調器14、局部発振器15、自動レベル制御回路(ALC)17、操作部18、設定部19、ステップアッテネータ(ステップATT)20を備えている。   As shown in FIG. 1, the signal generator 10 in this embodiment includes a waveform data storage unit 11, digital analog converters (DACs) 12 and 13, a quadrature modulator 14, a local oscillator 15, and an automatic level control circuit (ALC) 17. , An operation unit 18, a setting unit 19, and a step attenuator (step ATT) 20.

波形データ記憶部11は、被試験装置を試験するための複数の試験信号データとして、デジタル値のベースバンドの波形データを記憶している。試験者は、操作部18を操作し、設定部19を介して、波形データ記憶部11に記憶された試験信号データを選択して出力できるようになっている。試験信号データは、I相成分(同相成分)及びQ相成分(直交成分)のベースバンドの波形データを含む。波形データは、例えば、図示しないDSP(Digital Signal Processor)によって生成される。なお、波形データ記憶部11は、本発明に係るベースバンド信号出力手段を構成する。   The waveform data storage unit 11 stores digital baseband waveform data as a plurality of test signal data for testing the device under test. The tester can operate the operation unit 18 and select and output the test signal data stored in the waveform data storage unit 11 via the setting unit 19. The test signal data includes baseband waveform data of an I-phase component (in-phase component) and a Q-phase component (orthogonal component). The waveform data is generated by, for example, a DSP (Digital Signal Processor) not shown. The waveform data storage unit 11 constitutes a baseband signal output unit according to the present invention.

DAC12及び13は、それぞれ、波形データ記憶部11が出力するI相成分及びQ相成分のデジタル値のベースバンド信号波形データをアナログ値に変換して直交変調器14に出力するようになっている。   Each of the DACs 12 and 13 converts the digital baseband signal waveform data of the I-phase component and Q-phase component output from the waveform data storage unit 11 into an analog value and outputs the analog value to the quadrature modulator 14. .

局部発振器15は、設定部19からの設定信号に基づいた局部発振周波数の局部発振信号を生成し、直交変調器14に出力するようになっている。この局部発振器15は、本発明に係る局部発振信号生成手段を構成する。   The local oscillator 15 generates a local oscillation signal having a local oscillation frequency based on a setting signal from the setting unit 19 and outputs the local oscillation signal to the quadrature modulator 14. This local oscillator 15 constitutes a local oscillation signal generating means according to the present invention.

直交変調器14は、乗算器14a及び14b、90度移相器14c、加算器14dを備え、DAC12からのI相成分及びDAC13からのQ相成分と、局部発振器15から入力した局部発振信号とを乗算することにより直交変調及び周波数変換を行って無線周波数の信号(RF信号)を生成してALC17に出力するようになっている。この直交変調器14は、本発明に係る無線周波数信号生成手段を構成する。   The quadrature modulator 14 includes multipliers 14a and 14b, a 90-degree phase shifter 14c, and an adder 14d, and includes an I-phase component from the DAC 12 and a Q-phase component from the DAC 13, and a local oscillation signal input from the local oscillator 15. Is multiplied to perform quadrature modulation and frequency conversion to generate a radio frequency signal (RF signal) and output it to the ALC 17. This quadrature modulator 14 constitutes a radio frequency signal generating means according to the present invention.

ALC17は、直交変調器14の出力信号の電力レベルを所定の電力レベルに調整してステップATT20に出力するようになっている。ALC17が設定する電力レベルは、設定部19からの設定信号によって設定されるようになっている。ALC17は、出力信号レベルを例えば0.1dB単位で調整できるものである。このALC17は、本発明に係る信号レベル設定手段を構成する。   The ALC 17 adjusts the power level of the output signal of the quadrature modulator 14 to a predetermined power level and outputs it to the step ATT20. The power level set by the ALC 17 is set by a setting signal from the setting unit 19. The ALC 17 can adjust the output signal level in units of 0.1 dB, for example. The ALC 17 constitutes signal level setting means according to the present invention.

操作部18は、試験者が試験条件及び試験手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。試験者が設定する試験条件としては、例えば、波形データ記憶部11に記憶された波形データ、ステップATT20が出力するRF試験信号の出力レベル及び無線周波数等がある。   The operation unit 18 is operated by a tester in order to make settings relating to test conditions and test procedures, and includes, for example, an input device such as a keyboard, dial, or mouse, and a control circuit that controls these devices. . The test conditions set by the tester include, for example, waveform data stored in the waveform data storage unit 11, the output level of the RF test signal output by the step ATT20, and the radio frequency.

設定部19は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。また、設定部19は、試験者が操作部18を操作して設定した各試験条件に基づき、各試験条件を設定する設定信号を波形データ記憶部11、局部発振器15、ALC17、ステップATT20にそれぞれ出力し、各試験条件を設定するようになっている。   The setting unit 19 is constituted by a microcomputer, for example, and controls the entire apparatus. The setting unit 19 also sends setting signals for setting each test condition to the waveform data storage unit 11, the local oscillator 15, the ALC 17, and the step ATT 20 based on each test condition set by the tester operating the operation unit 18. Output and set each test condition.

ここで、ALC17に対する設定としては、例えば、ユーザが信号発生装置10の出力レベルを−40.2dBmに設定した場合、設定部19は、ステップATT20の減衰量を30dBに設定し、ALC17に対し、出力信号レベルを−10.2dBmに設定するための制御信号を出力する。   Here, as a setting for the ALC 17, for example, when the user sets the output level of the signal generation device 10 to −40.2 dBm, the setting unit 19 sets the attenuation of the step ATT 20 to 30 dB, A control signal for setting the output signal level to -10.2 dBm is output.

ステップATT20は、複数のATT部21〜26を備え、入力したRF信号のレベルを所定の減衰量のステップで減衰することができるATTである。このステップATT20の減衰量は、設定部19からの設定信号によって設定されるようになっている。このステップATT20の詳細な構成について図2を用いて説明する。   The step ATT20 includes a plurality of ATT units 21 to 26, and is an ATT that can attenuate the level of the input RF signal by a predetermined attenuation amount step. The attenuation amount of step ATT20 is set by a setting signal from the setting unit 19. The detailed configuration of step ATT20 will be described with reference to FIG.

図2は、ステップATT20を多層基板30上に実装した状態を模式的に示している。なお、ステップATT20は、後述するようにシールドケースで覆われているが、図2では、シールドケースを取り外した状態を示している。   FIG. 2 schematically shows a state in which the step ATT 20 is mounted on the multilayer substrate 30. The step ATT20 is covered with a shield case as will be described later, but FIG. 2 shows a state in which the shield case is removed.

図2(a)に示すように、ステップATT20は、4つのセクションS1〜S4を有している。セクションS1〜S3は、それぞれ、ATT部21〜23を含む。セクションS4は、直列に接続された3つのATT部24〜26を含む。なお、図2(a)に記載した記号"A"はATTを表している。   As shown in FIG. 2A, the step ATT20 has four sections S1 to S4. Sections S1 to S3 include ATT portions 21 to 23, respectively. Section S4 includes three ATT units 24-26 connected in series. The symbol “A” described in FIG. 2A represents ATT.

ATT部21は、2つの切替スイッチ(SW)21a及び21cと、減衰量が40dBのATT21bとを備えている。図2(b)に示すように、切替SW21a及び21cは、ATT21bを選択する減衰状態と、ATT21bをバイパスする表面信号線路31aを選択するバイパス状態とを切り替えるようになっている。すなわち、切替SW21a及び21cは、ATT部21の減衰量を40dB又は0dBに切り替えることができる。切替SW21a及び21cによる減衰量の切り替えは、設定部19からの設定信号に基づいて行われるようになっている。同様に、ATT部22〜26においても各切替SWにより、減衰状態とバイパス状態とを切り替えることができるようになっている。   The ATT unit 21 includes two changeover switches (SW) 21a and 21c and an ATT 21b having an attenuation of 40 dB. As shown in FIG. 2B, the switching SWs 21a and 21c are configured to switch between an attenuation state for selecting the ATT 21b and a bypass state for selecting the surface signal line 31a that bypasses the ATT 21b. That is, the switching SWs 21a and 21c can switch the attenuation amount of the ATT unit 21 to 40 dB or 0 dB. Switching of the attenuation amount by the switching SWs 21 a and 21 c is performed based on a setting signal from the setting unit 19. Similarly, in the ATT units 22 to 26, the attenuation state and the bypass state can be switched by each switching SW.

ATT部21の切替SW21aには、多層基板30の表面に形成された表面信号線路1が接続されている。   A surface signal line 1 formed on the surface of the multilayer substrate 30 is connected to the switching SW 21 a of the ATT unit 21.

ATT部21と22との間には、多層基板30の内層信号線路(後述)を経由した表面信号線路が形成されている。すなわち、ATT部21のSW21cと、ATT部22のSW22aとの間は、多層基板30の表面に形成された表面信号線路2a及び2dと、内層信号線路(図示省略)と、表面信号線路2a及び2dのそれぞれと内層信号線路とを接続する層間信号線路2b及び2cとで接続されている。ここで、層間信号線路2b及び2cは、例えば、ドリル加工やレーザ加工により形成したスルーホールやビアホールにパネルメッキを行って形成される。   A surface signal line is formed between the ATT portions 21 and 22 via an inner layer signal line (described later) of the multilayer substrate 30. That is, between the SW 21c of the ATT portion 21 and the SW 22a of the ATT portion 22, the surface signal lines 2a and 2d formed on the surface of the multilayer substrate 30, the inner layer signal line (not shown), the surface signal line 2a, 2d and the inner layer signal lines are connected by interlayer signal lines 2b and 2c. Here, the interlayer signal lines 2b and 2c are formed, for example, by performing panel plating on through holes or via holes formed by drilling or laser processing.

ATT部22と23との間は、多層基板30の表面に形成された表面信号線路3で接続されている。   The ATT portions 22 and 23 are connected by a surface signal line 3 formed on the surface of the multilayer substrate 30.

ATT部23と24との間は、前述したATT部21と22との間と同様に形成されており、多層基板30の表面に形成された表面信号線路4a及び4d、内層信号線路、表面信号線路4a及び4dのそれぞれと内層信号線路とを接続する層間信号線路4b及び4cとで接続されている。   The space between the ATT portions 23 and 24 is the same as that between the ATT portions 21 and 22 described above, and the surface signal lines 4a and 4d formed on the surface of the multilayer substrate 30, the inner layer signal lines, the surface signals. The lines 4a and 4d are connected to each other by interlayer signal lines 4b and 4c that connect the inner layer signal lines.

ATT部24と25との間、ATT部25と26との間は、それぞれ、多層基板30の表面に形成された表面信号線路5及び6が接続されている。ATT部26の切替SW26cには、多層基板30の表面に形成された表面信号線路7が接続されている。   Surface signal lines 5 and 6 formed on the surface of the multilayer substrate 30 are connected between the ATT portions 24 and 25 and between the ATT portions 25 and 26, respectively. A surface signal line 7 formed on the surface of the multilayer substrate 30 is connected to the switching SW 26 c of the ATT unit 26.

次に、図3に基づき、ステップATT20をシールドケース40で覆った構成について説明する。図3(a)はシールドケース40の断面図を含むステップATT20の平面図であり、図3(b)はシールドケース40で覆ったステップATT20の断面図である。   Next, a configuration in which step ATT20 is covered with a shield case 40 will be described with reference to FIG. FIG. 3A is a plan view of the step ATT 20 including a cross-sectional view of the shield case 40, and FIG. 3B is a cross-sectional view of the step ATT 20 covered with the shield case 40.

多層基板30は、表面に形成され前述の表面信号線路5及び6を構成する表面金属層31、前述の内層信号線路を構成する第1金属内層32、接地される第2金属内層33を有する。   The multilayer substrate 30 has a surface metal layer 31 formed on the surface and constituting the above-described surface signal lines 5 and 6, a first metal inner layer 32 constituting the above-described inner signal line, and a second metal inner layer 33 to be grounded.

シールドケース40は、仕切壁41〜45と、側面壁46及び47と、上面壁48と、これらの各壁によって形成された収容室40a〜40dと、を備えている。このシールドケース40は、例えばアルミダイキャストで一体成型されて形成される。ただし、シールドケース40は、プレス加工技術による打ち抜きや折り曲げ加工、溶着等の工程により形成されたものでもよい。   The shield case 40 includes partition walls 41 to 45, side walls 46 and 47, an upper wall 48, and storage chambers 40a to 40d formed by these walls. The shield case 40 is formed, for example, by being integrally formed by aluminum die casting. However, the shield case 40 may be formed by a process such as punching, bending, or welding using a press working technique.

仕切壁41、43及び45と、仕切壁42及び44とは、互いに異なる形状を有している。ここで、仕切壁41、43及び45は、それぞれ、本発明に係る第1の仕切壁を構成する。また、仕切壁42及び44は、それぞれ、本発明に係る第2の仕切壁を構成する。   The partition walls 41, 43, and 45 and the partition walls 42 and 44 have different shapes. Here, the partition walls 41, 43 and 45 each constitute a first partition wall according to the present invention. Moreover, the partition walls 42 and 44 each constitute a second partition wall according to the present invention.

仕切壁41は、図4に示すように、開口部41a、接触部41bを有する。開口部41aは、多層基板30の表面に接触する接触部41bの一部を開口して形成され、表面信号線路1を通すようになっている。この開口部41aは、使用周波数に対して表面信号線路1と仕切壁41との電磁的結合を抑制するため、幅寸法W及び高さ寸応Hが極力小さくなるよう設定されている。なお、接触部41bは、本発明に係る第1の接触部を構成する。   As shown in FIG. 4, the partition wall 41 has an opening 41a and a contact portion 41b. The opening 41 a is formed by opening a part of the contact portion 41 b that comes into contact with the surface of the multilayer substrate 30, and allows the surface signal line 1 to pass therethrough. The opening 41a is set such that the width dimension W and the height dimension H are as small as possible in order to suppress electromagnetic coupling between the surface signal line 1 and the partition wall 41 with respect to the operating frequency. In addition, the contact part 41b comprises the 1st contact part which concerns on this invention.

仕切壁43及び45も、図示を省略したが、仕切壁41と同様な構成を有している。なお、図4に示した例では、仕切壁41が表面信号線路1と直交するよう配置されているが、これに限定されず、仕切壁41と表面信号線路1とが任意の角度で交差する構成であってもよい。   The partition walls 43 and 45 also have the same configuration as the partition wall 41 although not shown. In the example shown in FIG. 4, the partition wall 41 is disposed so as to be orthogonal to the surface signal line 1, but is not limited to this, and the partition wall 41 and the surface signal line 1 intersect at an arbitrary angle. It may be a configuration.

仕切壁42は、図5に示すように、多層基板30の表面に接触する接触部42aを有する。表面信号線路2aは、層間信号線路2b及び2cと、内層信号線路32aとを介し、表面信号線路2dに接続されている。図示のように、仕切壁42の接触部42aは、内層信号線路32aを多層基板30の表面に投影した投影領域の一部を含む多層基板30の表面領域に接触するようになっている。なお、接触部42aは、本発明に係る第2の接触部を構成する。   As shown in FIG. 5, the partition wall 42 has a contact portion 42 a that contacts the surface of the multilayer substrate 30. The surface signal line 2a is connected to the surface signal line 2d via the interlayer signal lines 2b and 2c and the inner layer signal line 32a. As shown in the figure, the contact portion 42 a of the partition wall 42 comes into contact with the surface region of the multilayer substrate 30 including a part of the projection region obtained by projecting the inner signal line 32 a onto the surface of the multilayer substrate 30. In addition, the contact part 42a comprises the 2nd contact part which concerns on this invention.

仕切壁44も、図示を省略したが、仕切壁42と同様な構成を有している。なお、図5に示した例では、仕切壁42が内層信号線路32aと直交するよう配置されているが、これに限定されず、仕切壁42と内層信号線路32aとが任意の角度で交差する構成であってもよい。   Although not shown, the partition wall 44 has the same configuration as the partition wall 42. In the example shown in FIG. 5, the partition wall 42 is arranged so as to be orthogonal to the inner layer signal line 32a. However, the present invention is not limited to this, and the partition wall 42 and the inner layer signal line 32a intersect at an arbitrary angle. It may be a configuration.

図3に戻り、ATT部21〜26について説明する。ATT部21〜26に含まれる各ATTの減衰量は異なっており、ATT21bは40dB、ATT22bは20dB、ATT23bは40dB、ATT24bは5dB、ATT25bは10dB、ATT26bは5dBの減衰量を有する。この構成により、ステップATT20は、0dBから120dBまでの減衰量を5dBステップで設定することができる。   Returning to FIG. 3, the ATT units 21 to 26 will be described. The attenuation amounts of the ATTs included in the ATT units 21 to 26 are different. The attenuation amount is 40 dB for the ATT 21b, 20 dB for the ATT 22b, 40 dB for the ATT 23b, 5 dB for the ATT 24b, 10 dB for the ATT 25b, and 5 dB for the ATT 26b. With this configuration, the step ATT20 can set the attenuation from 0 dB to 120 dB in 5 dB steps.

ここで、本実施形態では、基準減衰量を20dBとして定め、この基準減衰量に基づいてATT部21〜26を収容室40a〜40dに収容する構成としている。すなわち、20dB以上の減衰量を有するATT部21〜23は、それぞれ、収容室40a〜40cに収容されている。また、20dB未満の減衰量を有するATT部24〜26は、1つの収容室40dに収容されている。基準減衰量は、実験又はシミュレーションにより予め求めておく。この構成により、ステップATT20は、入出力間における信号漏洩の影響を受けにくい複数のATT部24〜26を1つの収容室40dに収容できるので、仕切壁の個数を削減でき、シールドケース40の構造を単純化することができる。   Here, in this embodiment, the reference attenuation amount is set to 20 dB, and the ATT units 21 to 26 are accommodated in the accommodation chambers 40a to 40d based on the reference attenuation amount. That is, the ATT units 21 to 23 having an attenuation amount of 20 dB or more are accommodated in the accommodation chambers 40a to 40c, respectively. The ATT units 24 to 26 having an attenuation of less than 20 dB are accommodated in one accommodation chamber 40d. The reference attenuation is obtained in advance by experiment or simulation. With this configuration, the step ATT 20 can accommodate a plurality of ATT portions 24 to 26 that are not easily affected by signal leakage between input and output in one accommodation chamber 40d, so that the number of partition walls can be reduced, and the structure of the shield case 40 Can be simplified.

また、ATT部21〜26のうち、最大の減衰量40dBを有するATT部21及び23の間には、これらよりも減衰量の小さいATT部22を設けている。これは、減衰量が比較的大きなATTはできるだけ離した方が、ステップATT20の減衰特性が安定する傾向にあるからである。したがって、減衰量が比較的大きく、互いに隣接させないことが好ましいATT部を実験又はシミュレーションにより予め求めておくのが望ましい。   Further, among the ATT units 21 to 26, an ATT unit 22 having a smaller attenuation than these is provided between the ATT units 21 and 23 having the maximum attenuation 40 dB. This is because the attenuation characteristic of the step ATT20 tends to be stabilized when the ATT having a relatively large attenuation is separated as much as possible. Therefore, it is desirable to obtain beforehand an ATT portion that has a relatively large attenuation and is preferably not adjacent to each other by experiment or simulation.

さらに、ステップATT20には、入力側から出力側に向かって仕切壁41、42、43、44及び45が順次設けられている。すなわち、ステップATT20には、仕切壁41、43、45(第1の仕切壁)と、仕切壁42、44(第2の仕切壁)とが交互に設けられている。この構成により、ステップATT20は、全ての仕切壁を第1の仕切壁で形成したもの、又は第2の仕切壁で形成したものよりも入出力間のアイソレーションを高めることができる。   Further, the partition wall 41, 42, 43, 44 and 45 are sequentially provided in the step ATT20 from the input side to the output side. That is, the partition wall 41, 43, 45 (first partition wall) and the partition walls 42, 44 (second partition wall) are alternately provided in the step ATT20. With this configuration, the step ATT 20 can increase the isolation between input and output as compared with the case where all the partition walls are formed by the first partition walls or the partition walls formed by the second partition walls.

なお、図3に示した例では、仕切壁41及び42と、仕切壁43及び44とで、第1の仕切壁と第2の仕切壁との組を2組含むが、ステップATT20の構成に応じて第1の仕切壁と第2の仕切壁との組数を増減するのが望ましい。   In the example shown in FIG. 3, the partition walls 41 and 42 and the partition walls 43 and 44 include two pairs of the first partition wall and the second partition wall. Accordingly, it is desirable to increase or decrease the number of pairs of the first partition wall and the second partition wall.

次に、本実施形態におけるステップATT20のアイソレーション特性について図6を用いて説明する。図6は、100MHzから6000MHzまでの周波数範囲でのアイソレーション特性について、従来のステップATTの(破線)と、本実施形態におけるステップATT20(実線)とを比較した実験結果を示したものである。この実験では、各ATT部21〜26を機能させない状態とし、アイソレーション測定の入力信号として信号レベルが0dBmの連続波を用いた。   Next, the isolation characteristic of step ATT20 in this embodiment is demonstrated using FIG. FIG. 6 shows experimental results comparing the conventional step ATT (broken line) with the step ATT20 (solid line) in the present embodiment for the isolation characteristics in the frequency range from 100 MHz to 6000 MHz. In this experiment, the ATT units 21 to 26 were not allowed to function, and a continuous wave having a signal level of 0 dBm was used as an input signal for isolation measurement.

図6に示すように、従来のステップATTのアイソレーションは−113dB以下である。論理上、アイソレーションと同等の減衰量を得ることはできず、−113dB程度のアイソレーションであれば最大の減衰量が−80dB程度のステップATTとなる。   As shown in FIG. 6, the isolation of the conventional step ATT is −113 dB or less. Logically, it is impossible to obtain an attenuation equal to that of isolation. If the isolation is about −113 dB, the maximum attenuation is a step ATT of about −80 dB.

これに対し、本実施形態におけるステップATT20のアイソレーションは−150dB以下を確保できており、従来のものより40dBも改善されている。このステップATT20は、最大の減衰量が−120dBのステップATTとして実用可能である。   On the other hand, the isolation of step ATT20 in this embodiment can secure −150 dB or less, which is improved by 40 dB from the conventional one. This step ATT20 is practical as a step ATT having a maximum attenuation of −120 dB.

次に、本実施形態における信号発生装置10の動作について図1に示したブロック構成図を用いて説明する。   Next, the operation of the signal generation apparatus 10 in the present embodiment will be described using the block configuration diagram shown in FIG.

試験者が操作部18を操作することにより、試験者が所望する試験条件が入力され、設定部19によって試験条件が各部に設定される。具体的には、設定部19は、波形データ記憶部11に波形データを指定する信号を、局部発振器15に局部発振周波数を指定する信号をそれぞれ出力する。また、設定部19は、ALC17に出力信号の電力レベルを指定する信号を、ステップATT20に減衰量を指定する信号をそれぞれ出力する。   When the tester operates the operation unit 18, test conditions desired by the tester are input, and the test unit sets the test conditions in each unit. Specifically, the setting unit 19 outputs a signal designating waveform data to the waveform data storage unit 11 and a signal designating local oscillation frequency to the local oscillator 15. Further, the setting unit 19 outputs a signal designating the power level of the output signal to the ALC 17 and a signal designating the attenuation amount to the step ATT20.

波形データ記憶部11は、試験者が指定した、I相成分及びQ相成分のベースバンドの波形データを、それぞれ、DAC12及び13に出力する。   The waveform data storage unit 11 outputs I-phase component and Q-phase component baseband waveform data designated by the tester to the DACs 12 and 13, respectively.

DAC12及び13は、それぞれ、I相成分及びQ相成分のベースバンドの波形データをアナログの波形データに変換し、直交変調器14に出力する。   The DACs 12 and 13 convert the baseband waveform data of the I-phase component and the Q-phase component into analog waveform data, and output the analog waveform data to the quadrature modulator 14.

直交変調器14は、DAC12及び13からベースバンド信号と、局部発振器15から局部発振信号とを入力し、直交変調信号と局部発振信号とを乗算することにより、直交変調及び周波数変換を行ってRF信号を生成し、生成したRF信号をALC17に出力する。   The quadrature modulator 14 receives a baseband signal from the DACs 12 and 13 and a local oscillation signal from the local oscillator 15 and multiplies the quadrature modulation signal and the local oscillation signal to perform quadrature modulation and frequency conversion to perform RF conversion. A signal is generated, and the generated RF signal is output to the ALC 17.

ALC17は、入力したRF信号のレベルを、例えば−10dBmに設定するレベル制御を行って、ステップATT20に出力する。   The ALC 17 performs level control for setting the level of the input RF signal to −10 dBm, for example, and outputs the result to step ATT20.

ステップATT20は、設定部19が設定した減衰量でRF信号を減衰し、RF試験信号として出力する。出力先の試験対象は、例えば、移動体通信の端末や基地局、あるいはそれらに用いられるデバイスなどである。   The step ATT20 attenuates the RF signal by the attenuation amount set by the setting unit 19 and outputs it as an RF test signal. The test target of the output destination is, for example, a mobile communication terminal or base station, or a device used for them.

以上のように、本実施形態における信号発生装置10は、仕切壁41、43及び45と、仕切壁42及び44とを備え、仕切壁41、43及び45の位置では信号線路を多層基板30の表面上で通し、仕切壁42及び44の位置では信号線路を多層基板30の内層側で通す構成としたので、入出力間のアイソレーションを従来のものよりも高めることができる。   As described above, the signal generation device 10 according to the present embodiment includes the partition walls 41, 43, and 45 and the partition walls 42 and 44. The signal lines are arranged at the positions of the partition walls 41, 43, and 45 of the multilayer substrate 30. Since the signal line is passed on the inner layer side of the multilayer substrate 30 at the position of the partition walls 42 and 44, the isolation between the input and output can be improved as compared with the conventional one.

次に、ステップATTの他の態様について2つの例を挙げて説明する。   Next, another aspect of the step ATT will be described with two examples.

第1の他の態様に係るステップATTは、図7に示すように、多層基板50上に形成されている。多層基板50は、表面に形成された表面金属層51、内層信号線路を構成する第1金属内層52及び第2金属内層53、接地される第3金属内層54を有する。   The step ATT according to the first other aspect is formed on the multilayer substrate 50 as shown in FIG. The multilayer substrate 50 has a surface metal layer 51 formed on the surface, a first metal inner layer 52 and a second metal inner layer 53 constituting an inner signal line, and a third metal inner layer 54 that is grounded.

図示のように、仕切壁42の位置では、多層基板50内で第1金属内層52に形成された内層信号線路52aが層間信号線路2b及び2cに接続されている。また、仕切壁44の位置では、多層基板50内で第2金属内層53に形成された内層信号線路53aが層間信号線路3b及び3cに接続されている。この構成のステップATTは、内層信号線路52aと内層信号線路53aとを異なる層に形成することにより、これらの内層信号線路間のアイソレーションが改善されるので、前述のステップATT20と同様に、従来のものよりもアイソレーションを大幅に改善することができる。   As shown in the drawing, at the position of the partition wall 42, the inner layer signal line 52a formed in the first metal inner layer 52 in the multilayer substrate 50 is connected to the interlayer signal lines 2b and 2c. Further, at the position of the partition wall 44, the inner layer signal line 53a formed in the second metal inner layer 53 in the multilayer substrate 50 is connected to the interlayer signal lines 3b and 3c. In the step ATT having this configuration, the inner layer signal line 52a and the inner layer signal line 53a are formed in different layers, so that the isolation between the inner layer signal lines is improved. Isolation can be significantly improved over that of

第2の他の態様に係るステップATTは、図8に示すように、多層基板60上に形成されている。多層基板60は、表面に形成された表面金属層61、内層信号線路を構成する第1金属内層62、第2金属内層63及び第3金属内層64、接地される第4金属内層65を有する。   The step ATT according to the second other aspect is formed on the multilayer substrate 60 as shown in FIG. The multilayer substrate 60 has a surface metal layer 61 formed on the surface, a first metal inner layer 62, a second metal inner layer 63 and a third metal inner layer 64 constituting an inner signal line, and a fourth metal inner layer 65 to be grounded.

図示のように、この例ではステップATTが5つの仕切壁42を備えている。内層信号線路を構成する金属内層が、順次、信号の入力側から第1金属内層62、第2金属内層63、第3金属内層64となっている。この構成のステップATTは、隣り合う内層信号線路を異なる層に形成することにより、これらの内層信号線路間のアイソレーションを改善するとともに、開口部を有する仕切壁41を用いないので、特に、多層基板30の表面側におけるアイソレーションを大幅に改善することができる。   As shown in the figure, in this example, the step ATT includes five partition walls 42. The metal inner layers constituting the inner signal line are sequentially formed as a first metal inner layer 62, a second metal inner layer 63, and a third metal inner layer 64 from the signal input side. The step ATT of this configuration improves the isolation between these inner layer signal lines by forming adjacent inner layer signal lines in different layers, and does not use the partition wall 41 having an opening. Isolation on the surface side of the substrate 30 can be greatly improved.

なお、前述の実施形態において、図3に示したように、ATT部21〜26を直線上に一列に接続した例を挙げて説明したが、本発明はこれに限定されるものではなく、例えば、複数のATT部を平面状に配置する構成としてもよい。   In the above-described embodiment, as illustrated in FIG. 3, the ATT units 21 to 26 have been described as examples connected in a straight line. However, the present invention is not limited to this, for example, A plurality of ATT units may be arranged in a plane.

以上のように、本発明に係るステップアッテネータ及びそれを備えた信号発生装置は、入出力間のアイソレーションを従来のものよりも高めることができるという効果を有し、入力信号の減衰量をステップ状に変化させるステップアッテネータ及びそれを備えた信号発生装置として有用である。   As described above, the step attenuator according to the present invention and the signal generation apparatus including the step attenuator have an effect that isolation between input and output can be increased as compared with the conventional one, and the attenuation amount of the input signal is stepped. The present invention is useful as a step attenuator that changes the shape of a signal and a signal generator equipped with the same.

1、2a、2d、3、4a、4d、5〜7、31a 表面信号線路
1a、1b、2b、2c、3b、3c、4b、4c、7a、7b 層間信号線路
10 信号発生装置
11 波形データ記憶部(ベースバンド信号出力手段)
12、13 DAC
14 直交変調器(無線周波数信号生成手段)
15 局部発振器(局部発振信号生成手段)
17 ALC(信号レベル設定手段)
18 操作部
19 設定部
20 ステップATT
21〜26 ATT部
21a、21c、22a、26c 切替SW
21b、22b、23b、24b、25b、26b ATT
30、50、60 多層基板
31、51、61 表面金属層
32、52、62 第1金属内層
32a、32b 内層信号線路
33、53、63 第2金属内層
40 シールドケース
40a、40b、40c、40d 収容室
41、43、45 仕切壁(第1の仕切壁)
41a、43a 開口部
41b 接触部(第1の接触部)
42、44 仕切壁(第2の仕切壁)
42a 接触部(第2の接触部)
46、47 側面壁
48 上面壁
52a、53a、62a、63a、64a、62b、63b 内層信号線路
54、64 第3金属内層
65 第4金属内層
1, 2a, 2d, 3, 4a, 4d, 5-7, 31a Surface signal line 1a, 1b, 2b, 2c, 3b, 3c, 4b, 4c, 7a, 7b Interlayer signal line 10 Signal generator 11 Waveform data storage (Baseband signal output means)
12, 13 DAC
14 Quadrature modulator (radio frequency signal generating means)
15 Local oscillator (local oscillation signal generating means)
17 ALC (Signal level setting means)
18 Operation section 19 Setting section 20 Step ATT
21-26 ATT part 21a, 21c, 22a, 26c changeover SW
21b, 22b, 23b, 24b, 25b, 26b ATT
30, 50, 60 Multilayer substrate 31, 51, 61 Surface metal layer 32, 52, 62 First metal inner layer 32a, 32b Inner layer signal line 33, 53, 63 Second metal inner layer 40 Shield case 40a, 40b, 40c, 40d Chamber 41, 43, 45 Partition wall (first partition wall)
41a, 43a Opening 41b Contact part (first contact part)
42, 44 Partition wall (second partition wall)
42a Contact part (second contact part)
46, 47 Side wall 48 Upper surface wall 52a, 53a, 62a, 63a, 64a, 62b, 63b Inner layer signal line 54, 64 Third metal inner layer 65 Fourth metal inner layer

Claims (4)

基板(30)上に形成され、複数のアッテネータ(21〜26)を組み合わせることにより所定のステップ値で減衰量を可変可能なステップアッテネータ(20)において、
前記各アッテネータに対して信号の入力又は出力を行う信号線路(1〜7)と、
前記基板上に配置され、前記複数のアッテネータを予め定められた個数ごとに収容する複数の収容室(40a〜40d)を有するシールドケース(40)と、を備え、
前記信号線路は、
前記基板の表面に形成された表面信号線路(1、3、7)と、
前記基板の内層に形成され、前記表面信号線路に接続された内層信号線路(32a、32b)と、を備え、
前記シールドケースは、前記各収容室を仕切る第1及び第2の仕切壁(41〜45)を備え、
前記第1の仕切壁(41)は、前記基板の表面に接触する第1の接触部(41b)及び前記第1の接触部の一部を開口して前記表面信号線路を通す開口部(41a)を備え、
前記第2の仕切壁(42)は、前記内層信号線路を前記基板の表面に投影した投影領域の一部を含む前記基板の表面領域に接触する第2の接触部(42a)を備えたことを特徴とするステップアッテネータ。
In the step attenuator (20) formed on the substrate (30) and capable of varying the attenuation by a predetermined step value by combining a plurality of attenuators (21 to 26),
A signal line (1-7) for inputting or outputting a signal to each attenuator;
A shield case (40) disposed on the substrate and having a plurality of storage chambers (40a to 40d) for storing the plurality of attenuators in a predetermined number;
The signal line is
Surface signal lines (1, 3, 7) formed on the surface of the substrate;
An inner layer signal line (32a, 32b) formed in the inner layer of the substrate and connected to the surface signal line,
The shield case includes first and second partition walls (41 to 45) that partition the storage chambers,
The first partition wall (41) has a first contact part (41b) that contacts the surface of the substrate and an opening part (41a) that opens a part of the first contact part and passes the surface signal line. )
The second partition wall (42) includes a second contact portion (42a) that contacts a surface region of the substrate including a part of a projection region obtained by projecting the inner layer signal line onto the surface of the substrate. Step attenuator characterized by
前記信号の入力側から出力側に沿って、前記第1の仕切壁と前記第2の仕切壁とが交互に少なくとも1組設けられていることを特徴とする請求項1に記載のステップアッテネータ。   2. The step attenuator according to claim 1, wherein at least one set of the first partition wall and the second partition wall is provided alternately from the input side to the output side of the signal. 前記各収容室は、予め定められた基準減衰量以上の減衰量を有するアッテネータを1つ収容し、前記基準減衰量未満の減衰量を有するアッテネータを複数収容するものであることを特徴とする請求項1又は請求項2に記載のステップアッテネータ。   Each of the storage chambers stores one attenuator having an attenuation amount equal to or greater than a predetermined reference attenuation amount, and stores a plurality of attenuators having an attenuation amount less than the reference attenuation amount. The step attenuator according to claim 1 or 2. 請求項1から請求項3までのいずれか1項に記載のステップアッテネータ(20)と、
ベースバンド信号を出力するベースバンド信号出力手段(11)と、
予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段(15)と、
前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段(14)と、
前記無線周波数信号の信号レベルを設定して前記ステップアッテネータに出力する信号レベル設定手段(17)と、を備えたことを特徴とする信号発生装置。
Step attenuator (20) according to any one of claims 1 to 3,
Baseband signal output means (11) for outputting a baseband signal;
A local oscillation signal generating means (15) for generating a local oscillation signal having a predetermined local oscillation frequency;
Radio frequency signal generating means (14) for generating a radio frequency signal by multiplying the baseband signal and the local oscillation signal to perform quadrature modulation and frequency conversion;
And a signal level setting means (17) for setting the signal level of the radio frequency signal and outputting the signal level to the step attenuator.
JP2011281495A 2011-12-22 2011-12-22 Step attenuator and signal generator having the same Active JP5588425B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011281495A JP5588425B2 (en) 2011-12-22 2011-12-22 Step attenuator and signal generator having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281495A JP5588425B2 (en) 2011-12-22 2011-12-22 Step attenuator and signal generator having the same

Publications (2)

Publication Number Publication Date
JP2013131986A true JP2013131986A (en) 2013-07-04
JP5588425B2 JP5588425B2 (en) 2014-09-10

Family

ID=48909214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011281495A Active JP5588425B2 (en) 2011-12-22 2011-12-22 Step attenuator and signal generator having the same

Country Status (1)

Country Link
JP (1) JP5588425B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125108A (en) * 1982-12-29 1984-07-19 Anritsu Corp Control circuit of program attenuator
JPS61182098U (en) * 1985-04-30 1986-11-13
JPH07212129A (en) * 1994-01-24 1995-08-11 Matsushita Electric Ind Co Ltd Voltage controlled oscillator and duplex communication equipment using this oscillator
JPH088573A (en) * 1994-06-21 1996-01-12 Nec Corp Structure for shield case
JPH11214942A (en) * 1998-01-22 1999-08-06 Nec Eng Ltd Variable attenuator
WO2006033204A1 (en) * 2004-09-21 2006-03-30 Murata Manufacturing Co., Ltd. High frequency oscillation circuit and transmitter/receiver
JP2008205812A (en) * 2007-02-20 2008-09-04 Anritsu Corp Signal generating device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125108A (en) * 1982-12-29 1984-07-19 Anritsu Corp Control circuit of program attenuator
JPS61182098U (en) * 1985-04-30 1986-11-13
JPH07212129A (en) * 1994-01-24 1995-08-11 Matsushita Electric Ind Co Ltd Voltage controlled oscillator and duplex communication equipment using this oscillator
JPH088573A (en) * 1994-06-21 1996-01-12 Nec Corp Structure for shield case
JPH11214942A (en) * 1998-01-22 1999-08-06 Nec Eng Ltd Variable attenuator
WO2006033204A1 (en) * 2004-09-21 2006-03-30 Murata Manufacturing Co., Ltd. High frequency oscillation circuit and transmitter/receiver
JP2008205812A (en) * 2007-02-20 2008-09-04 Anritsu Corp Signal generating device

Also Published As

Publication number Publication date
JP5588425B2 (en) 2014-09-10

Similar Documents

Publication Publication Date Title
US9774405B2 (en) Systems and methods for frequency-isolated self-interference cancellation
JPH11330841A (en) Active array antenna system
EP2432131B1 (en) Systems and methods for spurious emission cancellation
JP5736545B2 (en) Phased array antenna inter-branch correction device and phased array antenna inter-branch correction method
US10230422B2 (en) Systems and methods for modified frequency-isolation self-interference cancellation
KR20100108221A (en) Filter shaping using a signal-cancellation function
JP2006352852A (en) Power series predistorter and control method thereof
JP2012027034A (en) Analyzer, active load pull circuit, response measurement method for electronic device to high frequency input signal, calibration method thereon and method for improving and manufacturing circuit design including the same
JP2011055271A (en) Radio communication device
CN105763220A (en) Broadband Distributed Antenna System With Non-duplexer Isolator Sub-system
KR20130081879A (en) Repeater using digital filter and method for digital filtering using the same
JPWO2015045709A1 (en) Signal transmission device, distortion compensation device, and signal transmission method
JP2017118483A (en) Communication device and transmission method
JPWO2010061914A1 (en) Peak suppression device and peak suppression method
JP5588425B2 (en) Step attenuator and signal generator having the same
CN109981505B (en) Power-expandable wave beam directional digital predistortion device and method and transceiving system
JP4322268B2 (en) Signal generating apparatus and method
JP4892280B2 (en) Receiving apparatus and adaptive algorithm control method
JP6536159B2 (en) Wireless communication apparatus and method of determining weight matrix
KR101306800B1 (en) Apparatus and method for x band frequency generator
JP5975445B2 (en) Transmitter and transmission method
JP2013138308A (en) Signal generator and signal generation method
JP5221480B2 (en) Quadrature modulator and transmitter
Ambede et al. Efficient FPGA implementation of a variable digital filter based spectrum sensing scheme for cognitive IoT systems
Debard et al. Flexible In-Band Full-Duplex Transceivers Based on a Modified MIMO RF Architecture

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140725

R150 Certificate of patent or registration of utility model

Ref document number: 5588425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250