JP2013121136A - Transmitter and program - Google Patents

Transmitter and program Download PDF

Info

Publication number
JP2013121136A
JP2013121136A JP2011269317A JP2011269317A JP2013121136A JP 2013121136 A JP2013121136 A JP 2013121136A JP 2011269317 A JP2011269317 A JP 2011269317A JP 2011269317 A JP2011269317 A JP 2011269317A JP 2013121136 A JP2013121136 A JP 2013121136A
Authority
JP
Japan
Prior art keywords
unit
fourier transform
data
inverse fourier
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011269317A
Other languages
Japanese (ja)
Inventor
Jun Kametani
隼 亀谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011269317A priority Critical patent/JP2013121136A/en
Publication of JP2013121136A publication Critical patent/JP2013121136A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a transmitter capable of reducing power consumption in the transmission processing, by reducing the throughput of inverse Fourier transform processing by a novel method.SOLUTION: In a transmitter 10, a symmetry determination unit 12 determines whether or not two symbols corresponding to first data and second data mapped to two carriers existing at positions symmetrical with respect to the center carrier of a carrier group exist at positions symmetrical with respect to one of the I axis and Q axis in the constellation. When a determination is made in the symmetry determination unit 12 that two symbols exist at positions symmetrical with respect to one of the I axis and Q axis, a reverse Fourier transform unit 13 performs reverse Fourier transform processing only on one of the I component and Q component, for the first data and second data.

Description

本発明は、マルチキャリアを用いて信号を送信する送信装置及びプログラムに関する。   The present invention relates to a transmission apparatus and a program that transmit signals using multicarriers.

従来、携帯端末装置や基地局等の無線通信装置を用いた移動体通信が利用されている。現在では、移動体通信方式として、例えば、OFDM(Orthogonal Frequency Division Multiplexing)方式が用いられる場合がある。   Conventionally, mobile communication using a wireless communication device such as a mobile terminal device or a base station has been used. At present, for example, an OFDM (Orthogonal Frequency Division Multiplexing) method is sometimes used as a mobile communication method.

OFDM方式に準拠した無線通信装置は、送信データのOFDMシンボルを生成する場合に、変調信号等に対して逆フーリエ変換(IFT:Inverse Fourier Transform)処理を行う。逆フーリエ変換処理では、膨大な回数の乗算が実行され、逆フーリエ変換処理の処理量は、送信処理の全体に掛かる処理量の中で大きな割合を占める。この結果として、OFDM方式に準拠した無線通信装置の電力消費量は多くなってしまう。   A wireless communication device compliant with the OFDM scheme performs an inverse Fourier transform (IFT) process on a modulated signal or the like when generating an OFDM symbol of transmission data. In the inverse Fourier transform process, an enormous number of multiplications are executed, and the processing amount of the inverse Fourier transform process occupies a large proportion of the processing amount of the entire transmission process. As a result, the power consumption of the wireless communication device compliant with the OFDM scheme increases.

逆フーリエ変換処理の演算量を削減できる方法として、従来より、逆高速フーリエ変換(IFFT:Inverse Fast Fourier Transform)が用いられている。一般に、逆離散フーリエ変換処理(IDFT:Inverse Discrete Fourier Transform)では、IDFTサイズをNとすると、Nの2乗回の複素乗算処理が行われる。これに対して、IFFTでは、NlogN回の複素乗算処理が行われる。すなわち、OFDMシンボルの生成処理においてIFFTが用いられることにより、逆フーリエ変換処理における処理量を削減できる。   As a method that can reduce the amount of calculation of the inverse Fourier transform process, an inverse fast Fourier transform (IFFT) has been conventionally used. In general, in an inverse discrete Fourier transform (IDFT), when an IDFT size is N, N square complex multiplication is performed. On the other hand, in IFFT, NlogN complex multiplication processes are performed. That is, by using IFFT in the OFDM symbol generation process, the amount of processing in the inverse Fourier transform process can be reduced.

特開2008−52504号公報JP 2008-52504 A

しかしながら、IFFTでは、処理対象データ数が2のべき乗に制限されてしまう。このため、IFFT以外で逆フーリエ変換の処理量を削減できる方法も望まれている。   However, in IFFT, the number of data to be processed is limited to a power of two. For this reason, a method that can reduce the processing amount of the inverse Fourier transform other than IFFT is also desired.

開示の技術は、上記に鑑みてなされたものであって、新規の方法によって逆フーリエ変換処理の処理量を削減することにより、送信処理における消費電力を削減できる送信装置及びプログラムを提供することを目的とする。   The disclosed technology has been made in view of the above, and provides a transmission device and a program that can reduce power consumption in transmission processing by reducing the amount of inverse Fourier transform processing by a novel method. Objective.

本願の開示する送信装置は、一つの態様において、周波数において中心のキャリアを含むキャリア群に、送信データをマッピングするマッピング部と、前記キャリア群のうち前記中心のキャリアに対して対称の位置に存在する2つのキャリアに対してマッピングされた第1のデータ及び第2のデータに対応する2つのシンボルが、コンスタレーションにおいてI軸及びQ軸の一方に対して対称の位置に存在するか否かを判定する判定部と、前記判定部によってI軸及びQ軸の一方に対して対称の位置に存在すると判定された前記2つのシンボルに対応する、前記第1のデータ及び前記第2のデータに対して、I成分及びQ成分の一方についてのみ逆フーリエ変換処理を行う逆フーリエ変換部と、を具備する。   In one aspect, the transmitting apparatus disclosed in the present application is present at a position symmetrical to the center carrier of the carrier group and a mapping unit that maps transmission data to a carrier group including a center carrier in frequency. Whether or not two symbols corresponding to the first data and the second data mapped to the two carriers that exist are in a symmetric position with respect to one of the I axis and the Q axis in the constellation. A determination unit for determining the first data and the second data corresponding to the two symbols determined by the determination unit to be in a position symmetrical to one of the I axis and the Q axis; And an inverse Fourier transform unit that performs an inverse Fourier transform process on only one of the I component and the Q component.

また、本願の開示するプログラムは、一つの態様において、周波数において中心のキャリアを含むキャリア群に、送信データをマッピングし、前記キャリア群のうち前記中心のキャリアに対して対称の位置に存在する2つのキャリアにマッピングされた第1のデータ及び第2のデータに対応する2つのシンボルが、コンスタレーションにおいてI軸及びQ軸の一方に対して対称の位置に存在する場合、前記第1のデータ及び前記第2のデータに対して、I成分及びQ成分の一方についてのみ逆フーリエ変換処理を行う、送信処理をコンピュータに実行させる。   In one aspect, the program disclosed in the present application maps transmission data to a carrier group including a center carrier in frequency, and exists in a position symmetrical to the center carrier in the carrier group. When two symbols corresponding to the first data and the second data mapped to one carrier are present at positions symmetrical with respect to one of the I axis and the Q axis in the constellation, the first data and The computer is caused to execute a transmission process for performing the inverse Fourier transform process on only one of the I component and the Q component for the second data.

本願の開示する送信装置及びプログラムの一つの態様によれば、新規の方法によって逆フーリエ変換処理の処理量を削減することにより、送信処理における消費電力を削減できる。   According to one aspect of the transmission apparatus and program disclosed in the present application, it is possible to reduce power consumption in transmission processing by reducing the amount of inverse Fourier transform processing by a novel method.

図1は、実施の形態1に係る送信装置10の構成例を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration example of a transmission device 10 according to the first embodiment. 図2は、実施の形態1におけるマッピング部によるマッピング方法の説明に供する図である。FIG. 2 is a diagram for explaining the mapping method by the mapping unit in the first embodiment. 図3は、実施の形態1における逆フーリエ変換部の構成例を示すブロック図である。FIG. 3 is a block diagram illustrating a configuration example of the inverse Fourier transform unit in the first embodiment. 図4は、実施の形態1に係る受信装置の構成例を示すブロック図である。FIG. 4 is a block diagram illustrating an exemplary configuration of the receiving apparatus according to Embodiment 1. 図5は、実施の形態1における対称性判定部の処理の説明に供するフローチャートである。FIG. 5 is a flowchart for explaining the processing of the symmetry determining unit in the first embodiment. 図6は、Q軸対称の説明に供する図である。FIG. 6 is a diagram for explaining Q-axis symmetry. 図7は、I軸対称の説明に供する図である。FIG. 7 is a diagram for explaining I-axis symmetry. 図8は、実施の形態1における逆フーリエ変換部の処理の説明に供するフローチャートである。FIG. 8 is a flowchart for explaining the processing of the inverse Fourier transform unit in the first embodiment. 図9は、実施の形態2に係る送信装置の構成例を示すブロック図である。FIG. 9 is a block diagram illustrating a configuration example of a transmission apparatus according to the second embodiment. 図10は、実施の形態3に係る無線通信装置の構成例を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration example of a wireless communication apparatus according to the third embodiment. 図11は、実施の形態3における送信処理部の構成例を示すブロック図である。FIG. 11 is a block diagram illustrating a configuration example of a transmission processing unit in the third embodiment. 図12は、実施の形態3における送信処理部による送信処理手順を示すフローチャートである。FIG. 12 is a flowchart illustrating a transmission processing procedure by the transmission processing unit according to the third embodiment. 図13は、実施の形態3における制御部による切替処理手順の一例を示すフローチャートである。FIG. 13 is a flowchart illustrating an example of a switching process procedure by the control unit according to the third embodiment.

以下に、本願の開示する送信装置の実施形態を図面に基づいて詳細に説明する。なお、この実施形態により本願の開示する送信装置及びプログラムが限定されるものではない。また、実施形態において同一の機能を有する構成には同一の符号を付し、重複する説明は省略される。   Hereinafter, embodiments of a transmission device disclosed in the present application will be described in detail with reference to the drawings. In addition, the transmission apparatus and program which this application discloses are not limited by this embodiment. Moreover, the same code | symbol is attached | subjected to the structure which has the same function in embodiment, and the overlapping description is abbreviate | omitted.

[実施の形態1]
[送信装置10の構成]
図1は、実施の形態1に係る送信装置10の構成例を示すブロック図である。送信装置10は、複数のキャリアを用いて信号を送信するマルチキャリア送信装置であり、例えば、OFDM送信装置である。図1において、送信装置10は、マッピング部11と、対称性判定部12と、逆フーリエ変換部13とを有する。
[Embodiment 1]
[Configuration of Transmitting Device 10]
FIG. 1 is a block diagram illustrating a configuration example of a transmission device 10 according to the first embodiment. The transmission device 10 is a multicarrier transmission device that transmits signals using a plurality of carriers, and is, for example, an OFDM transmission device. In FIG. 1, the transmission device 10 includes a mapping unit 11, a symmetry determination unit 12, and an inverse Fourier transform unit 13.

マッピング部11は、入力データ(つまり、送信データ)を、周波数において中心のキャリア(以下では、「中心キャリア」と呼ばれる)を含むキャリア群にマッピングする。マッピング部11の入力データは、周波数領域のデータである。そして、入力データがマッピングされるサブキャリア群は、例えば、中心キャリアを中心として連続し、且つ、中心キャリアを中心として可能な限り対称な、複数のサブキャリアから構成される。具体的には、図2に示すように、6個のサブキャリアを用いて送信データを送信する場合、マッピング部11は、中心キャリアであるサブキャリア0と、サブキャリア0に対称の位置に存在するサブキャリア±1と、サブキャリア±2とに、送信データをマッピングする。そして、送信データがマッピングされる、もう1つのサブキャリアとして、サブキャリア−3又はサブキャリア+3が選択される。図2には、サブキャリア−3が選択された例が示されている。   The mapping unit 11 maps input data (that is, transmission data) to a carrier group including a center carrier (hereinafter referred to as “center carrier”) in frequency. The input data of the mapping unit 11 is frequency domain data. The subcarrier group to which the input data is mapped is composed of, for example, a plurality of subcarriers that are continuous with the center carrier as the center and are as symmetrical as possible with the center carrier as the center. Specifically, as shown in FIG. 2, when transmitting transmission data using six subcarriers, the mapping unit 11 exists at a position symmetrical to the subcarrier 0 as the center carrier and the subcarrier 0. The transmission data is mapped to subcarriers ± 1 and subcarriers ± 2. Then, subcarrier-3 or subcarrier + 3 is selected as another subcarrier to which transmission data is mapped. FIG. 2 shows an example in which subcarrier-3 is selected.

こうしてサブキャリア群にマッピングされた送信データは、対称性判定部12及び逆フーリエ変換部13へ出力される。   The transmission data mapped to the subcarrier group in this way is output to the symmetry determining unit 12 and the inverse Fourier transform unit 13.

なお、ここでは、入力データがマッピングされるサブキャリア群が中心キャリアを中心として連続し且つ中心キャリアを中心として可能な限り対称な複数のサブキャリアから構成される場合を例にとり説明を行った。しかしながら、これに限定されるものではなく、入力データがマッピングされるサブキャリア群は、飛び飛びに存在する複数のサブキャリアから構成されてもよい。ただし、入力データがマッピングされるサブキャリア群には、中心キャリアに対して対称の位置に存在する2つのキャリアが、少なくとも一組含まれている。   Here, the case where the subcarrier group to which the input data is mapped is composed of a plurality of subcarriers that are continuous with the center carrier as the center and that are as symmetrical as possible with the center carrier as the center has been described. However, the present invention is not limited to this, and the subcarrier group to which the input data is mapped may be composed of a plurality of subcarriers that exist in a jump. However, the subcarrier group to which the input data is mapped includes at least one set of two carriers existing at positions symmetrical to the center carrier.

対称性判定部12は、キャリア群のうち中心キャリアに対して対称の位置に存在する2つのキャリアにマッピングされた第1のデータ及び第2のデータに対応する2つのシンボルが、コンスタレーションにおいてI軸及びQ軸の一方に対して対称の位置に存在するか否かを判定する。なお、以下では、中心キャリアに対して対称の位置に存在し、且つ、送信データがマッピングされた、2つのキャリアは、「キャリアペア」と呼ばれることがある。対称性判定部12による判定処理は、キャリアペアごとに行われる。また、上記した第1のデータ及び第2のデータのそれぞれは、後述する「基本ユニット」に相当する。   The symmetry determination unit 12 determines that two symbols corresponding to the first data and the second data mapped to two carriers existing in a symmetric position with respect to the center carrier in the carrier group are represented by I in the constellation. It is determined whether or not the axis exists symmetrically with respect to one of the axis and the Q axis. In the following description, two carriers that exist in symmetrical positions with respect to the center carrier and to which transmission data is mapped may be referred to as “carrier pairs”. The determination process by the symmetry determination unit 12 is performed for each carrier pair. Each of the first data and the second data described above corresponds to a “basic unit” to be described later.

そして、対称性判定部12は、判定結果に応じた対称性識別信号を生成し、逆フーリエ変換部13へ出力する。   Then, the symmetry determination unit 12 generates a symmetry identification signal corresponding to the determination result and outputs it to the inverse Fourier transform unit 13.

具体的には、対称性判定部12は、キャリアペアにマッピングされた第1のデータ及び第2のデータに対応する2つのシンボルがI軸に対して対称の位置に存在する場合、I対称識別信号を逆フーリエ変換部13へ出力する。また、キャリアペアにマッピングされた第1のデータ及び第2のデータに対応する2つのシンボルがQ軸に対して対称の位置に存在する場合、Q対称識別信号を逆フーリエ変換部13へ出力する。また、それ以外の場合には、対称性判定部12は、非対称識別信号を逆フーリエ変換部13へ出力する。   Specifically, the symmetry determination unit 12 identifies the I symmetry when two symbols corresponding to the first data and the second data mapped to the carrier pair exist at positions symmetrical with respect to the I axis. The signal is output to the inverse Fourier transform unit 13. Further, when two symbols corresponding to the first data and the second data mapped to the carrier pair are present at symmetrical positions with respect to the Q axis, a Q symmetry identification signal is output to the inverse Fourier transform unit 13. . In other cases, the symmetry determination unit 12 outputs an asymmetric identification signal to the inverse Fourier transform unit 13.

逆フーリエ変換部13は、対称性判定部12によってI軸及びQ軸の一方に対して対称の位置に存在すると判定されたキャリアペアに対応する、第1のデータ及び第2のデータに対して、I成分及びQ成分の一方についてのみ逆フーリエ変換処理を行う。なお、逆フーリエ変換処理において得られる信号は、時間領域の信号である。   The inverse Fourier transform unit 13 applies the first data and the second data corresponding to the carrier pair determined by the symmetry determination unit 12 to be in a symmetric position with respect to one of the I axis and the Q axis. The inverse Fourier transform process is performed only for one of the I component and the Q component. A signal obtained in the inverse Fourier transform process is a time domain signal.

具体的には、逆フーリエ変換部13は、対称性判定部12から受け取る対称性識別信号に応じた逆フーリエ変換処理を行う。すなわち、逆フーリエ変換部13は、I対称識別信号を受け取る場合、第1のデータ及び第2のデータに対して、I成分についてのみ逆フーリエ変換を行う。また、逆フーリエ変換部13は、Q対称識別信号を受け取る場合、第1のデータ及び第2のデータに対して、Q成分についてのみ逆フーリエ変換を行う。また、逆フーリエ変換部13は、非対称識別信号を受け取る場合、通常どおり、第1のデータ及び第2のデータに対して、I成分及びQ成分の両方について逆フーリエ変換処理を行う。   Specifically, the inverse Fourier transform unit 13 performs an inverse Fourier transform process according to the symmetry identification signal received from the symmetry determination unit 12. That is, when the inverse Fourier transform unit 13 receives the I-symmetric identification signal, the inverse Fourier transform 13 performs inverse Fourier transform only on the I component with respect to the first data and the second data. Further, when the inverse Fourier transform unit 13 receives the Q symmetry identification signal, the inverse Fourier transform is performed only on the Q component with respect to the first data and the second data. Further, when receiving the asymmetric identification signal, the inverse Fourier transform unit 13 performs an inverse Fourier transform process on both the I component and the Q component as usual for the first data and the second data.

図3は、逆フーリエ変換部13の構成例を示すブロック図である。図3において、逆フーリエ変換部13は、入力メモリ21と、回転因子記憶部22と、乗算器23,24,25,26と、加算器27,28と、積算器29,30と、出力メモリ31と、変換制御部32とを有する。   FIG. 3 is a block diagram illustrating a configuration example of the inverse Fourier transform unit 13. In FIG. 3, the inverse Fourier transform unit 13 includes an input memory 21, a twiddle factor storage unit 22, multipliers 23, 24, 25, and 26, adders 27 and 28, accumulators 29 and 30, and an output memory. 31 and a conversion control unit 32.

入力メモリ21は、逆フーリエ変換の処理サイズに応じた量のデータを、1つの単位として入力する。すなわち、逆フーリエ変換部13の処理サイズがN(Nは、2以上の自然数)個のサブキャリアである場合、入力メモリ21に入力される1つの単位のデータには、N個のサブキャリアに対応するN個の基本ユニットが含まれる。   The input memory 21 inputs an amount of data corresponding to the inverse Fourier transform processing size as one unit. That is, when the processing size of the inverse Fourier transform unit 13 is N (N is a natural number of 2 or more) subcarriers, one unit of data input to the input memory 21 includes N subcarriers. Corresponding N basic units are included.

そして、入力メモリ21は、変換制御部32から受け取るリードアドレスに対応する基本ユニットを乗算器23,24,25,26へ出力する。入力メモリ21は、基本ユニットのI成分を乗算器23及び乗算器24へ出力する。また、入力メモリ21は、基本ユニットのQ成分を乗算器25及び乗算器26へ出力する。   Then, the input memory 21 outputs the basic unit corresponding to the read address received from the conversion control unit 32 to the multipliers 23, 24, 25, and 26. The input memory 21 outputs the I component of the basic unit to the multiplier 23 and the multiplier 24. Further, the input memory 21 outputs the Q component of the basic unit to the multiplier 25 and the multiplier 26.

回転因子記憶部22は、複数の回転因子を保持する。複数の回転因子は、逆フーリエ変換部13から最終的に出力される、時間領域の信号のサンプル点にそれぞれ対応する。   The twiddle factor storage unit 22 holds a plurality of twiddle factors. The plurality of twiddle factors correspond to the sample points of the time domain signal that is finally output from the inverse Fourier transform unit 13.

回転因子記憶部22は、変換制御部32から受け取る回転因子アドレスに対応する回転因子を乗算器23,24,25,26へ出力する。回転因子記憶部22は、回転因子のQ成分を乗算器24及び乗算器25へ出力する。回転因子記憶部22は、回転因子のI成分を乗算器23及び乗算器26へ出力する。   The twiddle factor storage unit 22 outputs the twiddle factor corresponding to the twiddle factor address received from the conversion control unit 32 to the multipliers 23, 24, 25, and 26. The twiddle factor storage unit 22 outputs the Q component of the twiddle factor to the multiplier 24 and the multiplier 25. The twiddle factor storage unit 22 outputs the I component of the twiddle factor to the multiplier 23 and the multiplier 26.

ここで、回転因子記憶部22から出力される1つの回転因子に対して、N個の基本ユニットの全てが、入力メモリ21から出力される。これにより、乗算器23,24,25,26は、1つの回転因子とN個の基本ユニットとの全組み合わせについて、回転因子と基本ユニットとの乗算結果を得ることができる。   Here, all of the N basic units are output from the input memory 21 for one twiddle factor output from the twiddle factor storage unit 22. Thereby, the multipliers 23, 24, 25, and 26 can obtain the multiplication result of the twiddle factor and the basic unit for all combinations of one twiddle factor and N basic units.

乗算器23は、基本ユニットのI成分と回転因子のI成分とを乗算し、乗算結果を加算器27へ出力する。乗算器23は、変換制御部32から出力されるクロック1に基づいて作動及び停止する。同様に、乗算器24は、基本ユニットのI成分と回転因子のQ成分とを乗算し、乗算結果を加算器28へ出力する。乗算器24は、クロック2に基づいて作動及び停止する。また、乗算器25は、基本ユニットのQ成分と回転因子のQ成分とを乗算し、乗算結果を加算器27へ出力する。乗算器25は、クロック1に基づいて作動及び停止する。また、乗算器26は、基本ユニットのQ成分と回転因子のI成分とを乗算し、乗算結果を加算器28へ出力する。乗算器26は、クロック2に基づいて作動及び停止する。   Multiplier 23 multiplies the I component of the basic unit and the I component of the twiddle factor, and outputs the multiplication result to adder 27. The multiplier 23 operates and stops based on the clock 1 output from the conversion control unit 32. Similarly, the multiplier 24 multiplies the I component of the basic unit and the Q component of the twiddle factor, and outputs the multiplication result to the adder 28. The multiplier 24 is activated and deactivated based on the clock 2. The multiplier 25 multiplies the Q component of the basic unit and the Q component of the twiddle factor, and outputs the multiplication result to the adder 27. The multiplier 25 operates and stops based on the clock 1. Multiplier 26 multiplies the Q component of the basic unit and the I component of the twiddle factor, and outputs the multiplication result to adder 28. The multiplier 26 operates and stops based on the clock 2.

加算器27は、乗算器23において得られた乗算結果と乗算器25において得られた乗算結果との差を算出する。加算器27は、クロック1に基づいて作動及び停止する。ここで、差が算出される2つの乗算結果は、利用された回転因子が共通する。そして、加算器27における算出結果は、積算器29へ出力される。同様に、加算器28は、乗算器24において得られた乗算結果と乗算器26において得られた乗算結果との和を算出する。加算器28は、クロック2に基づいて作動及び停止する。   The adder 27 calculates a difference between the multiplication result obtained by the multiplier 23 and the multiplication result obtained by the multiplier 25. The adder 27 operates and stops based on the clock 1. Here, the two multiplication results for which the difference is calculated share the same twiddle factor. Then, the calculation result in the adder 27 is output to the integrator 29. Similarly, the adder 28 calculates the sum of the multiplication result obtained by the multiplier 24 and the multiplication result obtained by the multiplier 26. The adder 28 operates and stops based on the clock 2.

積算器29は、加算器27から受け取る複数の算出結果を積算する。積算器29は、クロック1に基づいて作動及び停止する。積算器29における積算処理は、1つの回転因子とN個の基本ユニットとの全組み合わせに対応する算出結果を1つの単位として行われる。積算器29は、この1つの単位についての積算が終了した時点で、積算結果を出力メモリ31へ出力する。積算器29における積算結果は、時間領域の信号における1つのサンプル点のI成分に対応する。同様に、積算器30は、加算器28から受け取る複数の算出結果を積算する。積算器30は、クロック2に基づいて作動及び停止する。積算器30における積算処理も、1つの回転因子とN個の基本ユニットとの全組み合わせに対応する算出結果を1つの単位として行われる。積算器30における積算結果は、時間領域の信号における1つのサンプル点のQ成分に対応する。   The accumulator 29 accumulates a plurality of calculation results received from the adder 27. The accumulator 29 operates and stops based on the clock 1. The integration process in the integrator 29 is performed with a calculation result corresponding to all combinations of one twiddle factor and N basic units as one unit. The integrator 29 outputs the integration result to the output memory 31 when the integration for this one unit is completed. The integration result in the integrator 29 corresponds to the I component of one sample point in the time domain signal. Similarly, the integrator 30 integrates a plurality of calculation results received from the adder 28. The accumulator 30 operates and stops based on the clock 2. The integration process in the integrator 30 is also performed with a calculation result corresponding to all combinations of one twiddle factor and N basic units as one unit. The integration result in the integrator 30 corresponds to the Q component of one sample point in the time domain signal.

ここで、「I成分系統」は、乗算器23,25と、加算器27と、積算器29とを含み、「Q成分系統」は、乗算器24,26と、加算器28と、積算器30とを含む。   Here, the “I component system” includes multipliers 23 and 25, an adder 27, and an accumulator 29, and the “Q component system” includes multipliers 24 and 26, an adder 28, and an accumulator. 30.

出力メモリ31は、回転因子の全てとN個の基本ユニットとの全組み合わせに対応する積算結果を1つの単位として出力する。すなわち、出力メモリ31から1つの単位として出力されるデータには、各サンプル点に対応するデータユニット(以下では、「サンプルユニット」と呼ばれることがある)が含まれる。   The output memory 31 outputs the integration results corresponding to all combinations of all of the twiddle factors and N basic units as one unit. That is, the data output as one unit from the output memory 31 includes a data unit corresponding to each sample point (hereinafter sometimes referred to as “sample unit”).

出力メモリ31は、変換制御部32から受け取るリードアドレスに対応するサンプルユニットを後段の処理部へ出力する。   The output memory 31 outputs the sample unit corresponding to the read address received from the conversion control unit 32 to the subsequent processing unit.

変換制御部32は、入力メモリ21からの出力対象である基本ユニットに対応するリードアドレスを入力メモリ21へ出力する。出力対象である基本ユニットは、順次変更される。また、変換制御部32は、回転因子記憶部22からの出力対象である回転因子に対応するアドレスを回転因子記憶部22へ出力する。出力対象である回転因子は、順次変更される。ここで、変換制御部32は、1つの回転因子に対して、全ての基本ユニットが順次出力されるように、リードアドレスを入力メモリ21へ出力する。すなわち、変換制御部32は、回転因子の或る切り替えタイミングから次の切り替えタイミングまでの間に、全ての基本ユニットに対応するリードアドレスを順次出力する。   The conversion control unit 32 outputs to the input memory 21 a read address corresponding to the basic unit to be output from the input memory 21. The basic unit to be output is sequentially changed. Further, the conversion control unit 32 outputs an address corresponding to the twiddle factor to be output from the twiddle factor storage unit 22 to the twiddle factor storage unit 22. The twiddle factor that is the output target is sequentially changed. Here, the conversion control unit 32 outputs the read address to the input memory 21 so that all the basic units are sequentially output for one twiddle factor. That is, the conversion control unit 32 sequentially outputs read addresses corresponding to all the basic units between a certain switching timing of the twiddle factor and the next switching timing.

また、変換制御部32は、対称性判定部12から受け取った対称性識別信号に応じたクロック信号をI成分系統及びQ成分系統へ出力する。具体的には、変換制御部32は、対称性判定部12からI対称識別信号を受け取った場合、I成分系統に出力されるクロック信号(つまり、クロック1)をONとする一方、Q成分系統に出力されるクロック信号(つまり、クロック2)をOFFとする。また、変換制御部32は、対称性判定部12からQ対称識別信号を受け取った場合、クロック2をONとする一方、クロック1をOFFとする。また、変換制御部32は、対称性判定部12から非対称識別信号を受け取った場合、クロック1及びクロック2の両方をONとする。   Further, the conversion control unit 32 outputs a clock signal corresponding to the symmetry identification signal received from the symmetry determination unit 12 to the I component system and the Q component system. Specifically, when receiving the I symmetry identification signal from the symmetry determining unit 12, the conversion control unit 32 turns on the clock signal (that is, clock 1) output to the I component system, while the Q component system The clock signal (that is, clock 2) output to is turned off. In addition, when receiving the Q symmetry identification signal from the symmetry determining unit 12, the conversion control unit 32 turns on the clock 2 and turns off the clock 1. In addition, when the conversion control unit 32 receives the asymmetric identification signal from the symmetry determination unit 12, both the clock 1 and the clock 2 are turned on.

また、変換制御部32は、出力メモリ31からの出力対象であるサンプルユニットに対応するリードアドレスを出力メモリ31へ出力する。   Further, the conversion control unit 32 outputs a read address corresponding to the sample unit to be output from the output memory 31 to the output memory 31.

[受信装置40の構成]
図4は、実施の形態1に係る受信装置40の構成例を示すブロック図である。受信装置40は、複数のキャリアを用いて信号を受信するマルチキャリア受信装置であり、例えば、OFDM受信装置である。図4において、受信装置40は、フーリエ変換部41と、デマッピング部42とを有する。
[Configuration of Receiving Device 40]
FIG. 4 is a block diagram illustrating a configuration example of the receiving device 40 according to the first embodiment. The receiving device 40 is a multicarrier receiving device that receives signals using a plurality of carriers, and is, for example, an OFDM receiving device. In FIG. 4, the receiving device 40 includes a Fourier transform unit 41 and a demapping unit 42.

フーリエ変換部41は、送信装置10から受け取る、時間領域の受信信号に対してフーリエ変換処理を行うことにより、周波数領域の信号に変換する。この周波数領域の受信信号は、送信装置10におけるマッピング部11の出力信号に対応する。   The Fourier transform unit 41 converts the received signal in the time domain received from the transmission apparatus 10 into a frequency domain signal by performing a Fourier transform process. The received signal in the frequency domain corresponds to the output signal of the mapping unit 11 in the transmission device 10.

デマッピング部42は、抽出対象であるサブキャリアにマッピングされている基本ユニットを抽出し、後段の処理部(例えば、復号部)へ出力する。この出力信号は、送信装置10におけるマッピング部11の入力信号に対応する。   The demapping unit 42 extracts a basic unit mapped to a subcarrier to be extracted and outputs the basic unit to a subsequent processing unit (for example, a decoding unit). This output signal corresponds to the input signal of the mapping unit 11 in the transmission device 10.

[送信装置10の動作]
上記した構成を有する送信装置10の動作について説明する。図5は、対称性判定部12の処理の説明に供するフローチャートである。図6は、Q軸対称の説明に供する図である。図7は、I軸対称の説明に供する図である。図8は、逆フーリエ変換部13の処理の説明に供するフローチャートである。
[Operation of Transmitting Device 10]
The operation of the transmission apparatus 10 having the above configuration will be described. FIG. 5 is a flowchart for explaining the processing of the symmetry determining unit 12. FIG. 6 is a diagram for explaining Q-axis symmetry. FIG. 7 is a diagram for explaining I-axis symmetry. FIG. 8 is a flowchart for explaining the processing of the inverse Fourier transform unit 13.

<対称性判定部12の処理>
ステップS101において、対称性判定部12は、kの値としてゼロを設定する。
<Processing of Symmetry Determination Unit 12>
In step S101, the symmetry determining unit 12 sets zero as the value of k.

ステップS102において、対称性判定部12は、基本ユニットX(k)がマッピングされたサブキャリアkにサブキャリアペアとなるキャリアが存在するか否かを判定する。ここでは、判定対象のサブキャリアが中心キャリアであるので、サブキャリアペアとなるキャリアは常に存在しない。従って、ステップS102における判定は、否定される。この結果、ステップS107において、対称性判定部12は、非対称識別信号を生成する。   In step S102, the symmetry determination unit 12 determines whether there is a carrier that is a subcarrier pair in the subcarrier k to which the basic unit X (k) is mapped. Here, since the subcarrier to be determined is the central carrier, there is always no carrier to be a subcarrier pair. Therefore, the determination in step S102 is negative. As a result, in step S107, the symmetry determining unit 12 generates an asymmetric identification signal.

ステップS108において、対称性判定部12は、kの値をインクリメントする。   In step S108, the symmetry determining unit 12 increments the value of k.

ステップS109において、対称性判定部12は、kの値がNに達したか否かを判定する。ステップS109においてNに達していないと判定された場合、対称性判定部12は、ステップS102の判定処理を行う。   In step S109, the symmetry determining unit 12 determines whether or not the value of k has reached N. When it is determined in step S109 that N has not been reached, the symmetry determination unit 12 performs the determination process in step S102.

そして、ステップS102においてサブキャリアペアが存在すると判定された場合、ステップS103において、対称性判定部12は、サブキャリアペアにマッピングされた第1のデータ(データ1)及び第2のデータ(データ2)に対応する2つのシンボルに、I軸及びQ軸の一方に対して対称の位置に存在するか否かを判定する。すなわち、ステップS103では、I軸に対する対称性及びQ軸に対する対称性の内の一方が存在するか否かが判定される。   If it is determined in step S102 that there is a subcarrier pair, in step S103, the symmetry determining unit 12 first and second data (data 1) and data (data 2) mapped to the subcarrier pair. It is determined whether or not the two symbols corresponding to () exist at positions symmetrical with respect to one of the I axis and the Q axis. That is, in step S103, it is determined whether or not one of the symmetry with respect to the I axis and the symmetry with respect to the Q axis exists.

ステップS103においてI軸に対する対称性及びQ軸に対する対称性の内の一方が存在すると判定された場合、ステップS104において、対称性判定部12は、Q軸に対する対称性があるか否かを判定する。なお、ステップS103においてI軸に対する対称性及びQ軸に対する対称性の両方が存在しない場合、ステップS107において、対称性判定部12は、非対称識別信号を生成する。   When it is determined in step S103 that one of the symmetry with respect to the I axis and the symmetry with respect to the Q axis exists, in step S104, the symmetry determination unit 12 determines whether or not there is symmetry with respect to the Q axis. . Note that if both the symmetry with respect to the I axis and the symmetry with respect to the Q axis do not exist in step S103, the symmetry determining unit 12 generates an asymmetric identification signal in step S107.

ステップS104においてQ軸に対する対称性があると判定された場合、ステップS105において、対称性判定部12は、Q対称識別信号を生成する。また、ステップS104においてQ軸に対する対称性がないと判定された場合、ステップS106において、対称性判定部12は、I対称識別信号を生成する。   If it is determined in step S104 that there is symmetry with respect to the Q axis, in step S105, the symmetry determination unit 12 generates a Q symmetry identification signal. If it is determined in step S104 that there is no symmetry with respect to the Q axis, the symmetry determination unit 12 generates an I symmetry identification signal in step S106.

以上の処理は、ステップS109においてkの値がNに達したと判定されるまで繰り返される。   The above process is repeated until it is determined in step S109 that the value of k has reached N.

ステップS109においてkの値がNに達したと判定された場合、ステップS110において、対称性判定部12は、ステップS105、ステップS106、及びステップS107において生成された対称性識別信号を逆フーリエ変換部13へ出力する。   When it is determined in step S109 that the value of k has reached N, in step S110, the symmetry determination unit 12 converts the symmetry identification signal generated in steps S105, S106, and S107 into an inverse Fourier transform unit. 13 to output.

次に、図2に示したマッピング例を用いて、対称性判定部12の処理を具体的に説明する。ここで、図2における、サブキャリア−3〜サブキャリア2には、以下に示すデータ(つまり、基本ユニット)がマッピングされているものとして説明する。すなわち、サブキャリア−3にマッピングされたデータはexp(j3π/8)であり、サブキャリア−2のデータはexp(jπ/8)であり、サブキャリア−1のデータはexp(jπ/8)である。また、サブキャリア0にマッピングされたデータはexp(j3π/8)であり、サブキャリア1のデータはexp(j7π/8)であり、サブキャリア2のデータはexp(j3π/8)である。   Next, the processing of the symmetry determination unit 12 will be specifically described using the mapping example shown in FIG. Here, description will be made assuming that the following data (that is, basic units) is mapped to subcarrier-3 to subcarrier 2 in FIG. That is, the data mapped to subcarrier-3 is exp (j3π / 8), the data of subcarrier-2 is exp (jπ / 8), and the data of subcarrier-1 is exp (jπ / 8). It is. The data mapped to subcarrier 0 is exp (j3π / 8), the data of subcarrier 1 is exp (j7π / 8), and the data of subcarrier 2 is exp (j3π / 8).

この場合、ステップS102において、サブキャリア−2及びサブキャリア2と、サブキャリア−1及びサブキャリア1とは、サブキャリアペアであるとそれぞれ判定される。   In this case, in step S102, it is determined that subcarrier-2 and subcarrier2 and subcarrier-1 and subcarrier1 are subcarrier pairs, respectively.

そして、サブキャリア−2及びサブキャリア2のサブキャリアペアに着目すると、このサブキャリアペアにマッピングされたデータに対応する2つのシンボルは、図6に示すように、Q軸に対して対称の位置に存在する。従って、このサブキャリアペアについては、ステップS105においてQ対称識別信号が生成される。   When attention is paid to the subcarrier pair of subcarrier-2 and subcarrier 2, two symbols corresponding to the data mapped to the subcarrier pair are positioned symmetrically with respect to the Q axis as shown in FIG. Exists. Therefore, for this subcarrier pair, a Q-symmetric identification signal is generated in step S105.

また、サブキャリア−1及びサブキャリア1のサブキャリアペアに着目すると、このサブキャリアペアにマッピングされたデータに対応する2つのシンボルは、図7に示すように、I軸に対して対称の位置に存在する。従って、このサブキャリアペアについては、ステップS106においてI対称識別信号が生成される。   When attention is paid to the subcarrier pair of subcarrier-1 and subcarrier 1, the two symbols corresponding to the data mapped to the subcarrier pair are positioned symmetrically with respect to the I axis as shown in FIG. Exists. Therefore, for this subcarrier pair, an I-symmetric identification signal is generated in step S106.

<逆フーリエ変換部13の処理>
ステップS201において、入力メモリ21は、入力データを格納する。この入力データは、逆フーリエ変換の処理サイズに応じた量を1つの単位として入力される。
<Processing of Inverse Fourier Transform Unit 13>
In step S201, the input memory 21 stores input data. This input data is input with an amount corresponding to the processing size of the inverse Fourier transform as one unit.

ステップS202において、変換制御部32は、nの値としてゼロを設定する。   In step S202, the conversion control unit 32 sets zero as the value of n.

ステップS203において、変換制御部32は、kの値としてゼロを設定する。   In step S203, the conversion control unit 32 sets zero as the value of k.

ステップS204において、変換制御部32は、入力メモリ21に基本ユニットX(k)を読み出させると共に出力させる。   In step S204, the conversion control unit 32 causes the input memory 21 to read and output the basic unit X (k).

ステップS205において、変換制御部32は、回転因子記憶部22に回転因子exp(j2πnk/N)を読み出させると共に出力させる。   In step S205, the conversion control unit 32 causes the twiddle factor storage unit 22 to read and output the twiddle factor exp (j2πnk / N).

ステップS206において、変換制御部32は、基本ユニットX(k)についての対称性識別信号の種別を判定する。   In step S206, the conversion control unit 32 determines the type of symmetry identification signal for the basic unit X (k).

ステップS206においてI対称識別信号であると判定された場合、ステップS207において、変換制御部32は、クロック1をONにすると共にクロック2をOFFにする。この結果、Q成分系統がOFFされるので、ステップS208では、I成分についてのみ演算が行われる。   If it is determined in step S206 that the signal is an I-symmetric identification signal, in step S207, the conversion control unit 32 turns on the clock 1 and turns off the clock 2. As a result, since the Q component system is turned OFF, only the I component is calculated in step S208.

また、ステップS206においてQ対称識別信号であると判定された場合、ステップS209において、変換制御部32は、クロック1をOFFにすると共にクロック2をONにする。この結果、I成分系統がOFFされるので、ステップS210では、Q成分についてのみ演算が行われる。   If it is determined in step S206 that the signal is a Q-symmetric identification signal, in step S209, the conversion control unit 32 turns off the clock 1 and turns on the clock 2. As a result, since the I component system is turned OFF, only the Q component is calculated in step S210.

また、ステップS206において非対称識別信号であると判定された場合、ステップS211において、変換制御部32は、クロック1及びクロック2の両方をONにする。この結果、ステップS212では、I成分及びQ成分の両方について演算が行われる。   If it is determined in step S206 that the signal is an asymmetric identification signal, in step S211, the conversion control unit 32 turns on both clock 1 and clock 2. As a result, in step S212, calculation is performed for both the I component and the Q component.

以上のように、I軸に対する対称性が存在する場合には、Q成分についての演算が停止され、Q軸に対する対称性が存在する場合には、I成分についての演算が停止される。これにより、逆フーリエ変換の処理量を削減することができる。   As described above, when there is symmetry with respect to the I axis, the calculation for the Q component is stopped, and when there is symmetry with respect to the Q axis, the calculation for the I component is stopped. Thereby, the processing amount of inverse Fourier transform can be reduced.

ステップS213において、積算器29は、加算器27から受け取る算出結果を積算し、積算器30は、加算器28から受け取る複数の算出結果を積算する。   In step S 213, the integrator 29 integrates the calculation results received from the adder 27, and the integrator 30 integrates the plurality of calculation results received from the adder 28.

ステップS214において、変換制御部32は、kの値をインクリメントする。   In step S214, the conversion control unit 32 increments the value of k.

ステップS215において、変換制御部32は、kの値がNに達したか否かを判定する。ステップS215においてNに達していないと判定された場合、変換制御部32は、ステップS203の処理を行う。これにより、ステップS203〜ステップS214の処理は、ステップS215においてNに達したと判定されるまで繰り返される。この繰り返し処理により、1つのサンプル点についての演算が行われる。   In step S215, the conversion control unit 32 determines whether the value of k has reached N. If it is determined in step S215 that N has not been reached, the conversion control unit 32 performs the process of step S203. Thereby, the process of step S203-step S214 is repeated until it determines with having reached N in step S215. By this iterative process, the calculation for one sample point is performed.

ステップS215においてNに達したと判定された場合、ステップS216において、変換制御部32は、1つのサンプル点nについての積算結果X(n)を積算器29,30に出力させ、出力メモリ31に格納させる。   If it is determined in step S215 that N has been reached, in step S216, the conversion control unit 32 causes the integrators 29 and 30 to output the integration result X (n) for one sample point n, and causes the output memory 31 to Store.

ステップS217において、変換制御部32は、積算器29,30に積算結果をクリアさせる。   In step S217, the conversion control unit 32 causes the integrators 29 and 30 to clear the integration result.

ステップS218において、変換制御部32は、nの値をインクリメントする。   In step S218, the conversion control unit 32 increments the value of n.

ステップS219において、変換制御部32は、nの値がNに達したか否かを判定する。   In step S219, the conversion control unit 32 determines whether the value of n has reached N.

ステップS219においてNに達していないと判定された場合、変換制御部32は、ステップS204の処理を行う。これにより、ステップS204〜ステップS218の処理は、ステップS219においてNに達したと判定されるまで繰り返される。この繰り返し処理により、全てのサンプル点についての演算が行われる。   When it is determined in step S219 that N has not been reached, the conversion control unit 32 performs the process of step S204. Thereby, the process of step S204-step S218 is repeated until it determines with having reached N in step S219. By this iterative process, calculations are performed for all sample points.

ステップS219においてNに達したと判定された場合、変換制御部32は、出力メモリ31に全てのサンプル点についての積算結果(つまり、全てのサンプルユニット)を出力させる。   If it is determined in step S219 that N has been reached, the conversion control unit 32 causes the output memory 31 to output integration results for all sample points (that is, all sample units).

次に、図2に示したマッピング例を用いて、逆フーリエ変換部13の処理を具体的に説明する。ここで、サブキャリア−3〜サブキャリア2にマッピングされるデータは、上記した対称性判定部12の説明で用いたものと共通する。   Next, the process of the inverse Fourier transform unit 13 will be specifically described using the mapping example illustrated in FIG. Here, the data mapped to subcarrier-3 to subcarrier 2 is the same as that used in the description of symmetry determination unit 12 described above.

まず、逆フーリエ変換は、次の式(1)で表される。   First, the inverse Fourier transform is expressed by the following equation (1).

Figure 2013121136
Figure 2013121136

上記した式(1)のうち、x(n)は、逆フーリエ変換後の時間領域のデータを示す。また、X(k)は、逆フーリエ変換前の周波数領域のデータを示す。また、Nは、IDFTサイズを示す。また、nは、時間領域信号のサンプル番号に対応し、「0」〜「N−1」の値を取る。また、kは、サブキャリア番号に対応し、「0」〜「N−1」の値を取る。   In the above equation (1), x (n) represents time domain data after inverse Fourier transform. X (k) indicates frequency domain data before inverse Fourier transform. N indicates the IDFT size. N corresponds to the sample number of the time domain signal and takes a value of “0” to “N−1”. K corresponds to the subcarrier number and takes a value of “0” to “N−1”.

ここで、サブキャリア−2及びサブキャリア2のサブキャリアペアに着目すると、Q軸対称性が存在する。このため、exp(jπ/8)exp(−j2πn×2/2048)の項と、exp(j3π/8)exp(j2πn×2/2048)の項との間で、I成分が相殺される。従って、Q軸対称性が存在する場合には、Q成分についてのみ演算を行うことで足りる。   Here, when attention is paid to the subcarrier pair of subcarrier-2 and subcarrier2, Q-axis symmetry exists. Therefore, the I component cancels out between the term exp (jπ / 8) exp (−j2πn × 2/2048) and the term exp (j3π / 8) exp (j2πn × 2/2048). Therefore, when Q-axis symmetry exists, it is sufficient to calculate only the Q component.

また、サブキャリア−1及びサブキャリア1のサブキャリアペアに着目すると、I軸対称性が存在する。このため、exp(jπ/8)exp(−j2πn×1/2048)の項と、exp(j7π/8)exp(j2πn×1/2048)の項との間で、Q成分が相殺される。従って、I軸対称性が存在する場合には、I成分についてのみ演算を行うことで足りる。   When attention is paid to the subcarrier pair of subcarrier-1 and subcarrier1, I-axis symmetry exists. For this reason, the Q component cancels out between the term exp (jπ / 8) exp (−j2πn × 1/2048) and the term exp (j7π / 8) exp (j2πn × 1/2048). Therefore, when I-axis symmetry exists, it is sufficient to perform calculation only for the I component.

従って、逆フーリエ変換部13は、サブキャリア−3及びサブキャリア0のIQ成分の演算、サブキャリア−2及びサブキャリア2のQ成分のみの演算、並びに、サブキャリア−1及びサブキャリア1のI成分のみの演算を実行する。   Therefore, the inverse Fourier transform unit 13 calculates the IQ components of subcarrier-3 and subcarrier 0, calculates only the Q component of subcarrier-2 and subcarrier 2, and subcarrier-1 and I of subcarrier 1. Perform component-only operations.

このようなIQ対称性を考慮した演算を行うことにより、逆フーリエ変換部13における全体の演算量は、次のようになる。
乗算回数:(4×2+2×4)×2048=32768回
積算回数:(3+3)×2048=12288回
By performing the calculation considering such IQ symmetry, the total calculation amount in the inverse Fourier transform unit 13 is as follows.
Number of multiplications: (4 × 2 + 2 × 4) × 2048 = 32768 times Number of integrations: (3 + 3) × 2048 = 12288 times

これに対して、IQ対称性を考慮しない場合には、逆フーリエ変換処理における全体の演算量は、次のようになる。
乗算回数:4×6×2048=49152回
積算回数:(5+5)×2048=20480回
On the other hand, when IQ symmetry is not taken into consideration, the total calculation amount in the inverse Fourier transform process is as follows.
Number of multiplications: 4 × 6 × 2048 = 49152 times Number of integrations: (5 + 5) × 2048 = 20480 times

このように、IQ対称性を考慮することにより、IQ対称性を考慮しない場合に比べて、乗算回数は2/3に削減でき、加算回数は3/5に削減できる。   In this way, by considering IQ symmetry, the number of multiplications can be reduced to 2/3 and the number of additions can be reduced to 3/5, compared with the case where IQ symmetry is not taken into consideration.

[実施の形態1の効果]
以上のように本実施の形態によれば、送信装置10において、逆フーリエ変換部13が、中心キャリアに対して対称の位置に存在する2つのキャリアにマッピングされた第1のデータ及び第2のデータに対応する2つのシンボルがI軸及びQ軸の一方に対して対称の位置に存在する場合、第1のデータ及び第2のデータに対して、I成分及びQ成分の一方についてのみ逆フーリエ変換処理を行う。
[Effect of Embodiment 1]
As described above, according to the present embodiment, in the transmission apparatus 10, the inverse Fourier transform unit 13 includes the first data and the second data mapped to the two carriers existing at positions symmetrical to the center carrier. When two symbols corresponding to the data are present at positions symmetrical with respect to one of the I axis and the Q axis, the inverse Fourier only for one of the I component and the Q component with respect to the first data and the second data. Perform the conversion process.

これにより、逆フーリエ変換処理の処理量を削減できる。そして、逆フーリエ変換処理の処理量は送信処理の全体に掛かる処理量の中で大きな割合を占めているので、逆フーリエ変換処理の処理量を削減することにより、送信装置10の送信処理における消費電力を効率良く削減できる。   Thereby, the processing amount of an inverse Fourier transform process can be reduced. Since the processing amount of the inverse Fourier transform process accounts for a large proportion of the processing amount of the entire transmission process, the consumption of the transmitting apparatus 10 in the transmission process is reduced by reducing the processing amount of the inverse Fourier transform process. Power can be reduced efficiently.

[実施の形態2]
実施の形態2に係る送信装置では、マッピング部によって送信データがマッピングされたキャリア群(以下では、「仮キャリア群」と呼ばれることがある)と、送信データが実際に送信されるキャリア群(以下では、「使用キャリア群」と呼ばれることがある)とが異なる場合に、仮キャリア群を使用キャリア群へシフトするシフト処理が行われる。すなわち、実施の形態2に係る送信装置では、使用キャリア群がいずれのキャリア群であるかに関わらず、送信データは中心キャリアを含む仮キャリア群にマッピングされた後に、IQ対称性を考慮した逆フーリエ変換処理が施される。そして、逆フーリエ変換後の時間領域の信号に対して、仮キャリア群から使用キャリア群へのシフト処理が行われる。
[Embodiment 2]
In the transmission apparatus according to the second embodiment, a carrier group to which transmission data is mapped by the mapping unit (hereinafter sometimes referred to as “temporary carrier group”) and a carrier group to which transmission data is actually transmitted (hereinafter referred to as “temporary carrier group”) Then, a shift process for shifting the temporary carrier group to the used carrier group is performed. In other words, in the transmission apparatus according to Embodiment 2, transmission data is mapped to a temporary carrier group including a center carrier, and the inverse of the IQ symmetry is taken into account, regardless of which carrier group is used. A Fourier transform process is performed. And the shift process from a temporary carrier group to a use carrier group is performed with respect to the signal of the time domain after an inverse Fourier transform.

[送信装置50の構成]
図9は、実施の形態2に係る送信装置50の構成例を示すブロック図である。送信装置50は、複数のキャリアを用いて信号を送信するマルチキャリア送信装置であり、例えば、OFDM送信装置である。図9において、送信装置50は、シフト部51を有する。
[Configuration of Transmitter 50]
FIG. 9 is a block diagram illustrating a configuration example of the transmission device 50 according to the second embodiment. The transmission device 50 is a multicarrier transmission device that transmits signals using a plurality of carriers, and is, for example, an OFDM transmission device. In FIG. 9, the transmission device 50 includes a shift unit 51.

シフト部51は、逆フーリエ変換部13において得られた、時間領域の信号と、上位レイヤ(図示せず)からの使用キャリア情報とを入力とする。そして、シフト部51は、仮キャリア群と、使用キャリア情報が示す使用キャリア群とが異なる場合、逆フーリエ変換部13から受け取った時間領域の信号に回転因子を乗算する。これにより、時間領域の信号に対して、仮キャリア群を使用キャリア群へシフトする位相回転処理が施される。   The shift unit 51 receives the time-domain signal obtained by the inverse Fourier transform unit 13 and used carrier information from an upper layer (not shown). Then, when the temporary carrier group and the used carrier group indicated by the used carrier information are different, the shift unit 51 multiplies the time domain signal received from the inverse Fourier transform unit 13 by the twiddle factor. Thereby, the phase rotation process which shifts a temporary carrier group to a use carrier group is performed with respect to the signal of a time domain.

なお、ここでは、シフト部51に使用キャリア情報が入力される例を示したが、これに限定されるものではない。例えば、シフト部51が、他の処理部(例えば、マッピング部11又は上位レイヤ)において算出された、仮キャリア群を使用キャリア群へシフトするための回転因子に関する情報を入力とし、当該情報に基づいてシフト処理を行ってもよい。   Although an example in which used carrier information is input to the shift unit 51 is shown here, the present invention is not limited to this. For example, the shift unit 51 receives information on a twiddle factor calculated by another processing unit (for example, the mapping unit 11 or a higher layer) for shifting the temporary carrier group to the used carrier group, and based on the information. Shift processing may be performed.

[実施の形態2の効果]
以上のように本実施の形態2によれば、送信装置50において、シフト部51が、逆フーリエ変換部13によって生成された、時間領域の送信信号に対して、回転因子を乗算することにより、仮キャリア群を使用キャリア群へシフトする。
[Effect of Embodiment 2]
As described above, according to the second embodiment, in the transmission device 50, the shift unit 51 multiplies the transmission signal in the time domain generated by the inverse Fourier transform unit 13 by the twiddle factor. The temporary carrier group is shifted to the used carrier group.

これにより、逆フーリエ変換処理において得られた信号を、使用キャリア群を用いて送信できる。このため、仮キャリア群と使用キャリア群とが異なる場合でも、逆フーリエ変換部13においてIQ対称性を利用した逆フーリエ変換処理を、仮キャリア群を用いて実行できるので、逆フーリエ変換処理の処理量を削減できる。   Thereby, the signal obtained in the inverse Fourier transform process can be transmitted using the used carrier group. For this reason, even if the temporary carrier group and the used carrier group are different, the inverse Fourier transform process using IQ symmetry can be executed in the inverse Fourier transform unit 13 using the temporary carrier group. The amount can be reduced.

[実施の形態3]
実施の形態3では、上記した実施の形態1に係る送信装置について具体例を用いて説明する。実施の形態3では、上記した実施の形態1において説明した送信装置を、通信規格がLTEである移動通信システムに適用する例について説明する。
[Embodiment 3]
In the third embodiment, the transmission apparatus according to the first embodiment will be described using a specific example. In Embodiment 3, an example will be described in which the transmission apparatus described in Embodiment 1 is applied to a mobile communication system whose communication standard is LTE.

[実施の形態3に係る無線通信装置の構成]
図10は、実施の形態3に係る無線通信装置60の構成例を示すブロック図である。無線通信装置60は、例えば、LTE規格に準拠した携帯端末装置等であり、基地局70との間で無線通信を行う。図10において、無線通信装置60は、受信アンテナ61と、送信アンテナ62と、無線部63と、上位レイヤ64と、ベースバンド処理部65とを有する。
[Configuration of Radio Communication Device According to Embodiment 3]
FIG. 10 is a block diagram illustrating a configuration example of the wireless communication device 60 according to the third embodiment. The wireless communication device 60 is, for example, a portable terminal device that conforms to the LTE standard, and performs wireless communication with the base station 70. In FIG. 10, the wireless communication device 60 includes a reception antenna 61, a transmission antenna 62, a wireless unit 63, an upper layer 64, and a baseband processing unit 65.

受信アンテナ61は、外部から信号を受信するアンテナである。例えば、受信アンテナ61は、基地局70から送信される信号を受信する。送信アンテナ62は、外部へ信号を送信するアンテナである。例えば、送信アンテナ62は、基地局70へ信号を送信する。なお、無線通信装置60は、受信用アンテナと送信用アンテナとを共用した送受信アンテナを有してもよい。   The receiving antenna 61 is an antenna that receives a signal from the outside. For example, the receiving antenna 61 receives a signal transmitted from the base station 70. The transmission antenna 62 is an antenna that transmits a signal to the outside. For example, the transmission antenna 62 transmits a signal to the base station 70. Note that the wireless communication device 60 may include a transmission / reception antenna that shares a reception antenna and a transmission antenna.

無線部63は、受信アンテナ61及び送信アンテナ62を介して、無線信号の送受を行う。例えば、無線部63は、受信アンテナ61から受信した信号に対してA/D(Analog/Digital)変換等の無線処理を行う。また、例えば、無線部63は、後述する送信処理部80から入力された信号に対して、D/A(Digital/Analog)変換等の無線処理を行い、無線処理後の信号を送信アンテナ62を介して基地局70へ送信する。   The radio unit 63 transmits and receives radio signals via the reception antenna 61 and the transmission antenna 62. For example, the radio unit 63 performs radio processing such as A / D (Analog / Digital) conversion on the signal received from the receiving antenna 61. Further, for example, the radio unit 63 performs radio processing such as D / A (Digital / Analog) conversion on a signal input from the transmission processing unit 80 described later, and transmits the signal after the radio processing to the transmission antenna 62. To the base station 70.

上位レイヤ64は、後述する復号部67から復号化された受信データを入力された場合、かかる受信データに基づいて各種処理を行う。例えば、上位レイヤ64は、受信データがメールデータである場合、かかる受信データを所定の記憶領域に格納する。   The upper layer 64 performs various processes based on the received data when the received received data is input from the decoding unit 67 described later. For example, when the received data is mail data, the upper layer 64 stores the received data in a predetermined storage area.

また、上位レイヤ64は、基地局70等の外部へデータを送信する場合、送信データを生成し、生成した送信データを符号化部68へ出力する。例えば、無線通信装置60が、PUCCH(Physical Uplink Control Channel)や、PUSCH(Physical Uplink Shared Channel)等の物理チャネルを用いてデータを送信するものとする。かかる場合には、上位レイヤ64は、例えば、利用者の操作等に基づいて送信データを生成する。また、例えば、無線通信装置60が、SRS(Sounding Reference Signal)や、DRS(Demodulation Reference Signal)、PRACH(Physical Random Access Channel)等の物理チャネルを用いてデータを送信するものとする。かかる場合には、上位レイヤ64は、例えば、Zadoff−Chu系列番号を送信処理部80へ出力する。   Further, when transmitting data to the outside such as the base station 70, the upper layer 64 generates transmission data and outputs the generated transmission data to the encoding unit 68. For example, it is assumed that the wireless communication device 60 transmits data using a physical channel such as PUCCH (Physical Uplink Control Channel) or PUSCH (Physical Uplink Shared Channel). In such a case, the upper layer 64 generates transmission data based on, for example, a user operation. Further, for example, it is assumed that the wireless communication device 60 transmits data using a physical channel such as SRS (Sounding Reference Signal), DRS (Demodulation Reference Signal), or PRACH (Physical Random Access Channel). In such a case, the upper layer 64 outputs, for example, a Zadoff-Chu sequence number to the transmission processing unit 80.

ベースバンド処理部65は、送信データ及び受信データに対してベースバンド処理を行う。図10に示すように、ベースバンド処理部65は、受信処理部66と、復号部67と、符号化部68と、送信処理部80とを有する。   The baseband processing unit 65 performs baseband processing on transmission data and reception data. As illustrated in FIG. 10, the baseband processing unit 65 includes a reception processing unit 66, a decoding unit 67, an encoding unit 68, and a transmission processing unit 80.

受信処理部66は、無線部63から入力された受信データに対して、各種受信処理を行う。例えば、受信処理部66は、無線部63から入力された受信データに対してCP(Cyclic Prefix)削除処理や、復調処理等を行う。復号部67は、受信処理部66から入力された受信データを復号化する。   The reception processing unit 66 performs various reception processes on the reception data input from the wireless unit 63. For example, the reception processing unit 66 performs CP (Cyclic Prefix) deletion processing, demodulation processing, and the like on the reception data input from the wireless unit 63. The decoding unit 67 decodes the reception data input from the reception processing unit 66.

符号化部68は、上位レイヤ64から入力される送信データに誤り訂正符号を付与する。   The encoding unit 68 adds an error correction code to the transmission data input from the upper layer 64.

送信処理部80は、実施の形態1に係る送信装置10の機能を含んで構成される。送信処理部80は、符号化部68によって誤り訂正符号が付与された送信データに対して、各種送信処理を行う。   The transmission processing unit 80 is configured to include the function of the transmission device 10 according to the first embodiment. The transmission processing unit 80 performs various transmission processes on the transmission data to which the error correction code is given by the encoding unit 68.

図11は、送信処理部80の構成例を示すブロック図である。図11において、送信処理部80は、送信データ生成部81と、DFT(Discrete Fourier Transform)部82と、マッピング部83と、セレクタ84,85と、IFFT部86と、CP挿入部87と、シフト部88と、制御部89とを有する。   FIG. 11 is a block diagram illustrating a configuration example of the transmission processing unit 80. In FIG. 11, the transmission processing unit 80 includes a transmission data generation unit 81, a DFT (Discrete Fourier Transform) unit 82, a mapping unit 83, selectors 84 and 85, an IFFT unit 86, a CP insertion unit 87, and a shift. Unit 88 and control unit 89.

送信データ生成部81は、符号化部68からデータビット列を入力された場合、かかるデータビット列を変調して、送信データを生成する。例えば、送信データ生成部81は、BPSK(Binary Phase Shift Keying)や、QPSK(Quadrature Phase Shift Keying)などの変調方式により、データビット列を変調する。また、送信データ生成部81は、上位レイヤ64からZadoff−Chu系列番号を指定された場合、かかるZadoff−Chu系列番号に基づいて、Zadoff−Chu系列を生成する。   When the data bit sequence is input from the encoding unit 68, the transmission data generation unit 81 modulates the data bit sequence to generate transmission data. For example, the transmission data generation unit 81 modulates the data bit sequence by a modulation scheme such as BPSK (Binary Phase Shift Keying) or QPSK (Quadrature Phase Shift Keying). Further, when a Zadoff-Chu sequence number is designated from the upper layer 64, the transmission data generation unit 81 generates a Zadoff-Chu sequence based on the Zadoff-Chu sequence number.

なお、送信データ生成部81は、PUCCHにおいて送信されるデータを変調する場合、符号化部68から入力されたデータビット列を、IQ平面上における半径「1」の円周上の点にマッピングする。また、送信データ生成部81は、SRS又はDRSにおいて送信されるデータを生成する場合にも、IQ平面上における半径「1」の円周上の点に対応するデータを生成する。すなわち、PUCCH、SRS、又はDRSにおいて送信されるデータの振幅は、「1」であり一定である。   In addition, when modulating the data transmitted on the PUCCH, the transmission data generation unit 81 maps the data bit string input from the encoding unit 68 to a point on the circumference of the radius “1” on the IQ plane. The transmission data generation unit 81 also generates data corresponding to a point on the circumference having a radius “1” on the IQ plane even when generating data to be transmitted in SRS or DRS. That is, the amplitude of data transmitted in PUCCH, SRS, or DRS is “1” and is constant.

そして、送信データ生成部81は、変調又は生成した送信データを、DFT部82へ又はマッピング部11及びマッピング部83へ出力する。例えば、送信データ生成部81は、送信データがPUCCH、SRS、又はDRSにおいて送信されるデータである場合、かかる送信データをマッピング部11及びマッピング部83へ出力する。また、例えば、送信データ生成部81は、送信データがPRACH又はPUSCHにおいて送信されるデータである場合には、かかる送信データをDFT部82へ出力する。   Then, the transmission data generation unit 81 outputs the modulated or generated transmission data to the DFT unit 82 or to the mapping unit 11 and the mapping unit 83. For example, when the transmission data is data transmitted in PUCCH, SRS, or DRS, the transmission data generation unit 81 outputs the transmission data to the mapping unit 11 and the mapping unit 83. For example, when the transmission data is data transmitted on the PRACH or PUSCH, the transmission data generation unit 81 outputs the transmission data to the DFT unit 82.

DFT部82は、送信データ生成部81から入力された送信データに対してフーリエ変換処理を行うことにより、時間領域のデータを周波数領域のデータに変換する。そして、DFT部82は、周波数領域のデータをマッピング部11及びマッピング部83へ出力する。マッピング部83は、送信データ生成部81から入力された送信データ、又は、DFT部82から入力された周波数領域のデータを、使用キャリア群にマッピングする。   The DFT unit 82 converts the time domain data into frequency domain data by performing a Fourier transform process on the transmission data input from the transmission data generation unit 81. Then, the DFT unit 82 outputs the frequency domain data to the mapping unit 11 and the mapping unit 83. The mapping unit 83 maps the transmission data input from the transmission data generation unit 81 or the frequency domain data input from the DFT unit 82 to the used carrier group.

セレクタ84は、マッピング部83によって使用キャリア群にマッピングされた送信データをIFFT部86へ出力するか、又は、マッピング部11によって仮キャリア群にマッピングされた送信データを対称性判定部12及び逆フーリエ変換部13に出力する。なお、セレクタ84は、後述する切替制御部90から入力される選択信号に応じて、使用キャリア群にマッピングされた送信データをIFFT部86へ出力するか、又は、仮キャリア群にマッピングされた送信データを対称性判定部12及び逆フーリエ変換部13に出力するかを決定する。   The selector 84 outputs the transmission data mapped to the used carrier group by the mapping unit 83 to the IFFT unit 86 or the transmission data mapped to the temporary carrier group by the mapping unit 11 as the symmetry determining unit 12 and the inverse Fourier. The data is output to the conversion unit 13. Note that the selector 84 outputs the transmission data mapped to the used carrier group to the IFFT unit 86 or transmits the mapping mapped to the temporary carrier group according to a selection signal input from the switching control unit 90 described later. Whether to output the data to the symmetry determination unit 12 and the inverse Fourier transform unit 13 is determined.

IFFT部86は、マッピング部84によって使用キャリア群にマッピングされた送信データと、回転因子とを用いて、IFFTサイズ「N」である逆高速フーリエ変換処理を行う。これにより、IFFT部86は、マッピング部83によって使用キャリア群にマッピングされた送信データを時間領域のデータに変換する。   The IFFT unit 86 performs an inverse fast Fourier transform process having an IFFT size “N” using the transmission data mapped to the used carrier group by the mapping unit 84 and the twiddle factor. Accordingly, IFFT unit 86 converts transmission data mapped to the used carrier group by mapping unit 83 into time domain data.

IFFT部86は、マッピング部83によって使用キャリア群にマッピングされた送信データと、回転因子記憶部(図示せず)に記憶されている回転因子とを用いて、IFFTサイズ「N」である逆高速フーリエ変換処理を行う。これにより、IFFT部86は、マッピング部83によって使用キャリア群にマッピングされた送信データを時間領域のデータに変換する。なお、回転因子記憶部(図示せず)は、IDFTサイズであるN個の回転因子を記憶する。例えば、IDFTサイズが「2048」である場合には、回転因子記憶部(図示せず)は、2πを2048分割した2048個の回転因子を記憶する。   The IFFT unit 86 uses the transmission data mapped to the used carrier group by the mapping unit 83 and the twiddle factor stored in the twiddle factor storage unit (not shown), and the inverse high speed of IFFT size “N”. Perform Fourier transform processing. Accordingly, IFFT unit 86 converts transmission data mapped to the used carrier group by mapping unit 83 into time domain data. The twiddle factor storage unit (not shown) stores N twiddle factors that are IDFT sizes. For example, when the IDFT size is “2048”, the twiddle factor storage unit (not shown) stores 2048 twiddle factors obtained by dividing 2π by 2048.

セレクタ85は、IFFT部86又は逆フーリエ変換部13から入力された逆フーリエ変換後の時間領域の送信データをCP挿入部87へ出力する。なお、セレクタ85は、切替制御部90から入力される選択信号に応じて、IFFT部86又は逆フーリエ変換部13のいずれから入力された送信データをCP挿入部87へ出力するかを決定する。   The selector 85 outputs the transmission data in the time domain after the inverse Fourier transform input from the IFFT unit 86 or the inverse Fourier transform unit 13 to the CP insertion unit 87. Note that the selector 85 determines whether to output the transmission data input from the IFFT unit 86 or the inverse Fourier transform unit 13 to the CP insertion unit 87 according to the selection signal input from the switching control unit 90.

CP挿入部87は、セレクタ85から入力された送信データの末尾の一定時間分をCPとし、かかるCPを送信データの先頭に挿入する。   The CP insertion unit 87 sets a CP for a predetermined time at the end of the transmission data input from the selector 85, and inserts the CP at the beginning of the transmission data.

シフト部88は、CP挿入部87によってCPが挿入された送信データに回転因子を乗算して、周波数シフトを行う。具体的には、セレクタ85によってIFFT部86から入力された逆フーリエ変換後の時間領域の送信データにCPが挿入された場合、シフト部88は、各サブキャリアの帯域幅の「1/2」分だけ周波数シフトを行う。一方、セレクタ85によって逆フーリエ変換部13から入力された逆フーリエ変換後の時間領域の送信データにCPが挿入された場合、シフト部88は、各サブキャリアの帯域幅の「1/2」分に加えて、仮キャリア群と使用キャリア群との差分も、周波数シフトを行う。なお、以下では、各サブキャリアの帯域幅の「1/2」分だけ周波数シフトを行う処理を「1/2サブキャリアシフト処理」と表記し、「1/2」分に加えて仮キャリア群と使用キャリア群との差分も周波数シフトを行う処理を「差分シフト処理」と表記する場合がある。   The shift unit 88 performs frequency shift by multiplying the transmission data into which the CP is inserted by the CP insertion unit 87 by a twiddle factor. Specifically, when the CP is inserted into the time-domain transmission data after the inverse Fourier transform input from the IFFT unit 86 by the selector 85, the shift unit 88 sets “1/2” of the bandwidth of each subcarrier. Shift the frequency by that amount. On the other hand, when CP is inserted into the transmission data in the time domain after the inverse Fourier transform input from the inverse Fourier transform unit 13 by the selector 85, the shift unit 88 is “½” of the bandwidth of each subcarrier. In addition, the difference between the temporary carrier group and the used carrier group also shifts the frequency. In the following, a process of performing frequency shift by “½” of the bandwidth of each subcarrier is referred to as “½ subcarrier shift process”, and in addition to “½”, a provisional carrier group In some cases, the difference between the used carrier group and the used carrier group is expressed as “difference shift processing”.

制御部89は、セレクタ84,85と、IFFT部86と、逆フーリエ変換部13とを制御する。具体的には、図11に示すように、制御部89は、切替制御部90と、クロック制御部91とを有する。   The control unit 89 controls the selectors 84 and 85, the IFFT unit 86, and the inverse Fourier transform unit 13. Specifically, as illustrated in FIG. 11, the control unit 89 includes a switching control unit 90 and a clock control unit 91.

切替制御部90は、サブキャリアにマッピングされている各送信データの振幅と、使用サブキャリア数とに基づいて、逆フーリエ変換処理を行う処理部をIFFT部86又は逆フーリエ変換部13のいずれかに切り替える。そして、切替制御部90は、IFFT部86又は逆フーリエ変換部13のいずれの処理部が逆フーリエ変換処理を行うかを示す選択信号をセレクタ84及びセレクタ85へ出力する。   The switching control unit 90 selects either the IFFT unit 86 or the inverse Fourier transform unit 13 as a processing unit that performs inverse Fourier transform processing based on the amplitude of each transmission data mapped to the subcarrier and the number of used subcarriers. Switch to. Then, the switching control unit 90 outputs a selection signal indicating which processing unit of the IFFT unit 86 or the inverse Fourier transform unit 13 performs the inverse Fourier transform process to the selector 84 and the selector 85.

切替制御部90による切替処理について具体的に説明する。切替制御部90は、マッピング部11及びマッピング部83によってサブキャリアにマッピングされた各送信データの振幅が一定であるか否かを判定する。例えば、PUCCH、SRS、又はDRSにおいて送信されるデータの振幅は、一定値「1」である。従って、切替制御部90は、マッピング部11及びマッピング部83によってサブキャリアにマッピングされた送信データが、例えば、PUCCH、SRS、又はDRSにおいて送信されるデータである場合には、振幅が一定であると判定する。   The switching process by the switching control unit 90 will be specifically described. The switching control unit 90 determines whether or not the amplitude of each transmission data mapped to the subcarrier by the mapping unit 11 and the mapping unit 83 is constant. For example, the amplitude of data transmitted in PUCCH, SRS, or DRS is a constant value “1”. Therefore, the switching control unit 90 has a constant amplitude when the transmission data mapped to the subcarriers by the mapping unit 11 and the mapping unit 83 is data transmitted in PUCCH, SRS, or DRS, for example. Is determined.

そして、切替制御部90は、サブキャリアにマッピングされた各送信データの振幅が一
定でないと判定した場合には、IFFT部86によって逆フーリエ変換処理が行われるように制御する。一方、切替制御部90は、サブキャリアにマッピングされた各送信データの振幅が一定であると判定した場合には、使用サブキャリア数が所定の閾値である閾値T1よりも小さいか否かを判定する。そして、切替制御部90は、使用サブキャリア数が閾値T1以上であると判定した場合には、IFFT部86によって逆フーリエ変換処理が行われるように制御する。一方、切替制御部90は、使用サブキャリア数が閾値T1よりも小さい場合には、逆フーリエ変換部13によって逆フーリエ変換処理が行われるように制御する。
When the switching control unit 90 determines that the amplitude of each transmission data mapped to the subcarrier is not constant, the switching control unit 90 controls the IFFT unit 86 to perform the inverse Fourier transform process. On the other hand, when the switching control unit 90 determines that the amplitude of each transmission data mapped to the subcarrier is constant, the switching control unit 90 determines whether the number of used subcarriers is smaller than a threshold T1 that is a predetermined threshold. To do. When the switching control unit 90 determines that the number of used subcarriers is equal to or greater than the threshold value T1, the switching control unit 90 performs control so that the inverse Fourier transform process is performed by the IFFT unit 86. On the other hand, when the number of used subcarriers is smaller than the threshold value T1, the switching control unit 90 controls the inverse Fourier transform unit 13 to perform the inverse Fourier transform process.

例えば、切替制御部90は、選択信号として「0」又は「1」をセレクタ84及びセレクタ85へ出力することにより、逆フーリエ変換処理を行う処理部を制御する。なお、ここでは、選択信号が「0」である場合には、IFFT部86によって逆フーリエ変換処理を行うことを示し、選択信号が「1」である場合には、逆フーリエ変換部13によって逆フーリエ変換処理を行うことを示すものとする。かかる場合には、セレクタ84は、切替制御部90から選択信号「0」を入力された場合には、マッピング部83によってサブキャリアにマッピングされた送信データをIFFT部86に出力する。また、セレクタ84は、切替制御部90から選択信号「1」を入力された場合には、マッピング部11によってサブキャリアにマッピングされた送信データを逆フーリエ変換部13に出力する。また、セレクタ85は、切替制御部90から選択信号「0」を入力された場合には、IFFT部86から入力された送信データをCP挿入部87へ出力する。また、セレクタ85は、切替制御部90から選択信号「1」を入力された場合には、逆フーリエ変換部13から入力された送信データをCP挿入部87へ出力する。   For example, the switching control unit 90 controls the processing unit that performs the inverse Fourier transform process by outputting “0” or “1” as the selection signal to the selector 84 and the selector 85. Here, when the selection signal is “0”, it indicates that the IFFT unit 86 performs the inverse Fourier transform process, and when the selection signal is “1”, the inverse Fourier transform unit 13 performs the inverse process. It shall indicate that a Fourier transform process is performed. In such a case, when the selection signal “0” is input from the switching control unit 90, the selector 84 outputs the transmission data mapped to the subcarrier by the mapping unit 83 to the IFFT unit 86. Further, when the selection signal “1” is input from the switching control unit 90, the selector 84 outputs the transmission data mapped to the subcarrier by the mapping unit 11 to the inverse Fourier transform unit 13. Further, when the selection signal “0” is input from the switching control unit 90, the selector 85 outputs the transmission data input from the IFFT unit 86 to the CP insertion unit 87. Further, when the selection signal “1” is input from the switching control unit 90, the selector 85 outputs the transmission data input from the inverse Fourier transform unit 13 to the CP insertion unit 87.

クロック制御部91は、切替制御部90によって逆フーリエ変換処理を行うように制御された処理部のクロックを起動し、逆フーリエ変換処理を行わないように制御された処理部のクロックを停止する。例えば、切替制御部90が、IFFT部86によって逆フーリエ変換処理が行われるように制御したものとする。かかる場合には、クロック制御部91は、IFFT部86の動作クロックを起動するとともに、逆フーリエ変換部13の動作クロックを停止する。また、例えば、切替制御部90が、逆フーリエ変換部13によって逆フーリエ変換処理が行われるように制御したものとする。かかる場合には、クロック制御部91は、逆フーリエ変換部13の動作クロックを起動するとともに、IFFT部86の動作クロックを停止する。   The clock control unit 91 activates the clock of the processing unit controlled to perform the inverse Fourier transform process by the switching control unit 90, and stops the clock of the processing unit controlled not to perform the inverse Fourier transform process. For example, it is assumed that the switching control unit 90 controls the IFFT unit 86 to perform an inverse Fourier transform process. In such a case, the clock control unit 91 activates the operation clock of the IFFT unit 86 and stops the operation clock of the inverse Fourier transform unit 13. For example, it is assumed that the switching control unit 90 performs control so that the inverse Fourier transform unit 13 performs the inverse Fourier transform process. In such a case, the clock control unit 91 activates the operation clock of the inverse Fourier transform unit 13 and stops the operation clock of the IFFT unit 86.

このように、クロック制御部91は、逆フーリエ変換処理を行わない処理部のクロックを停止することにより、消費電力が増大することを防止することができる。例えば、クロック制御部91は、逆フーリエ変換部13が逆フーリエ変換処理を行う場合には、IFFT部86を停止するので、IFFT部86によって消費される電力を削減することができる。   Thus, the clock control unit 91 can prevent the power consumption from increasing by stopping the clock of the processing unit that does not perform the inverse Fourier transform process. For example, since the IFFT unit 86 is stopped when the inverse Fourier transform unit 13 performs the inverse Fourier transform process, the clock control unit 91 can reduce the power consumed by the IFFT unit 86.

なお、上述した送信データ生成部81、DFT部82、マッピング部11,83、IFFT部86、対称性判定部12、逆フーリエ変換部13、CP挿入部87、シフト部88、制御部89は、例えば、電子回路である。電子回路の例としては、例えば、ASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)等の集積回路、又は、CPU(Central Processing Unit)やMPU(Micro Processing Unit)等である。   The transmission data generation unit 81, the DFT unit 82, the mapping units 11, 83, the IFFT unit 86, the symmetry determination unit 12, the inverse Fourier transform unit 13, the CP insertion unit 87, the shift unit 88, and the control unit 89 described above are: For example, an electronic circuit. Examples of the electronic circuit include, for example, an integrated circuit such as an application specific integrated circuit (ASIC) or a field programmable gate array (FPGA), or a central processing unit (CPU) or a micro processing unit (MPU).

また、上記説明では、IFFT部86及び逆フーリエ変換部13が回転因子記憶部をそれぞれ備えるものとしたが、これに限定されるものではなく、独立の構成要素として回転因子記憶部が設けられてもよい。この場合、回転因子記憶部は、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ(Flash Memory)などの半導体メモリ素子、又は、ハードディスク、光ディスクなどの記憶装置である。   In the above description, the IFFT unit 86 and the inverse Fourier transform unit 13 each include a twiddle factor storage unit. However, the present invention is not limited to this, and a twiddle factor storage unit is provided as an independent component. Also good. In this case, the twiddle factor storage unit is, for example, a semiconductor memory device such as a random access memory (RAM), a read only memory (ROM), or a flash memory, or a storage device such as a hard disk or an optical disk.

[実施の形態3に係る無線通信装置60の動作]
以上の構成を有する無線通信装置60の動作について説明する。図12は、実施の形態3における送信処理部80による送信処理手順を示すフローチャートである。図13は、実施の形態3における制御部89による切替処理手順の一例を示すフローチャートである。
[Operation of Wireless Communication Device 60 according to Embodiment 3]
The operation of the wireless communication device 60 having the above configuration will be described. FIG. 12 is a flowchart showing a transmission processing procedure by the transmission processing unit 80 in the third embodiment. FIG. 13 is a flowchart illustrating an example of a switching process procedure by the control unit 89 according to the third embodiment.

<送信処理部80の処理>
まず、送信処理部80による送信処理手順について説明する。図12に示すように、無線通信装置60によってデータ送信が行われる場合に(ステップS301肯定)、送信データ生成部81は、変調処理を行ったり、Zadoff−Chu系列を生成することにより、送信データを生成する(ステップS302)。
<Processing of Transmission Processing Unit 80>
First, the transmission processing procedure by the transmission processing unit 80 will be described. As illustrated in FIG. 12, when data transmission is performed by the wireless communication device 60 (Yes in step S301), the transmission data generation unit 81 performs transmission processing to generate transmission data by performing modulation processing or generating a Zadoff-Chu sequence. Is generated (step S302).

そして、送信データ生成部81は、DFT処理対象の送信データを生成した場合には(ステップS303肯定)、生成した送信データをDFT部82へ出力する。一方、送信データ生成部81は、DFT処理対象外の送信データを生成した場合には(ステップS303否定)、生成した送信データをマッピング部11及びマッピング部83へ出力する。DFT部82は、送信データ生成部81から送信データを入力された場合に、かかる送信データを用いてフーリエ変換処理を行う(ステップS304)。   When the transmission data generation unit 81 generates transmission data to be processed by DFT processing (Yes at step S303), the transmission data generation unit 81 outputs the generated transmission data to the DFT unit 82. On the other hand, when the transmission data generation unit 81 generates transmission data that is not subject to DFT processing (No in step S303), the transmission data generation unit 81 outputs the generated transmission data to the mapping unit 11 and the mapping unit 83. When the transmission data is input from the transmission data generation unit 81, the DFT unit 82 performs a Fourier transform process using the transmission data (step S304).

続いて、ステップS305において、マッピング部11が、送信データ生成部81から入力された送信データ、又は、DFT部82から入力された周波数領域のデータを、仮キャリア群にマッピングする。また、マッピング部83が、送信データ生成部81から入力された送信データ、又は、DFT部82から入力された周波数領域のデータを、使用キャリア群にマッピングする。   Subsequently, in step S305, the mapping unit 11 maps the transmission data input from the transmission data generation unit 81 or the frequency domain data input from the DFT unit 82 to the temporary carrier group. The mapping unit 83 maps the transmission data input from the transmission data generation unit 81 or the frequency domain data input from the DFT unit 82 to the used carrier group.

続いて、制御部89は、マッピング部83によって各サブキャリアにマッピングされた送信データの振幅と、使用サブキャリア数とに基づいて、逆フーリエ変換処理を行う処理部を切り替える切替処理を行う(ステップS306)。なお、制御部89による切替処理については、図13を用いて後述する。   Subsequently, the control unit 89 performs switching processing for switching the processing unit that performs the inverse Fourier transform processing based on the amplitude of the transmission data mapped to each subcarrier by the mapping unit 83 and the number of subcarriers used (step) S306). The switching process by the control unit 89 will be described later with reference to FIG.

制御部89によって逆フーリエ変換処理を行う処理部が逆フーリエ変換部13に切り替えられた場合には(ステップS307肯定)、逆フーリエ変換部13は、逆フーリエ変換処理を行う(ステップS308)。   When the processing unit that performs the inverse Fourier transform process is switched to the inverse Fourier transform unit 13 by the control unit 89 (Yes in step S307), the inverse Fourier transform unit 13 performs the inverse Fourier transform process (step S308).

続いて、CP挿入部87は、逆フーリエ変換部13から入力された時間領域のデータにCPを挿入する(ステップS309)。そして、シフト部88は、CP挿入部87によってCPが挿入された時間領域のデータに対して、差分シフト処理を行う(ステップS310)。   Subsequently, the CP insertion unit 87 inserts the CP into the time domain data input from the inverse Fourier transform unit 13 (step S309). Then, the shift unit 88 performs a difference shift process on the time domain data in which the CP is inserted by the CP insertion unit 87 (step S310).

一方、制御部89によって逆フーリエ変換処理を行う処理部がIFFT部86に切り替えられた場合には(ステップS307否定)、IFFT部86は、逆高速フーリエ変換処理を行う(ステップS311)。   On the other hand, when the processing unit that performs the inverse Fourier transform process is switched to the IFFT unit 86 by the control unit 89 (No in step S307), the IFFT unit 86 performs the inverse fast Fourier transform process (step S311).

続いて、CP挿入部87は、IFFT部86から入力された時間領域のデータにCPを挿入する(ステップS312)。そして、シフト部88は、CP挿入部87によってCPが挿入された時間領域のデータに対して、1/2シフト処理を行う(ステップS313)。   Subsequently, the CP insertion unit 87 inserts the CP into the time domain data input from the IFFT unit 86 (step S312). Then, the shift unit 88 performs a ½ shift process on the time domain data in which the CP is inserted by the CP insertion unit 87 (step S313).

<制御部89の処理>
次に、制御部89による切替処理の手順について説明する。
<Processing of control unit 89>
Next, the procedure of switching processing by the control unit 89 will be described.

図13に示すように、制御部89の切替制御部90は、マッピング部83によってサブキャリアにマッピングされた各送信データの振幅が一定であるか否かを判定する(ステップS401)。そして、切替制御部90は、各送信データの振幅が一定である場合に(ステップS401肯定)、使用サブキャリア数が閾値T1よりも小さいか否かを判定する(ステップS402)。   As illustrated in FIG. 13, the switching control unit 90 of the control unit 89 determines whether or not the amplitude of each transmission data mapped to the subcarrier by the mapping unit 83 is constant (step S401). Then, when the amplitude of each transmission data is constant (Yes at Step S401), the switching control unit 90 determines whether or not the number of used subcarriers is smaller than the threshold T1 (Step S402).

そして、制御部89は、切替制御部90によって、使用サブキャリア数が閾値T1よりも小さいと判定された場合には(ステップS402肯定)、逆フーリエ変換部13によって逆フーリエ変換処理が行われるように制御する。   When the switching control unit 90 determines that the number of used subcarriers is smaller than the threshold T1 (Yes at Step S402), the control unit 89 performs an inverse Fourier transform process by the inverse Fourier transform unit 13. To control.

具体的には、制御部89のクロック制御部91は、逆フーリエ変換部13の動作クロックを起動するとともに(ステップS403)、IFFT部86の動作クロックを停止する(ステップS404)。そして、切替制御部90は、逆フーリエ変換部13によって逆フーリエ変換処理が行われることを示す選択信号を、セレクタ84及びセレクタ85へ出力する(ステップS405)。   Specifically, the clock control unit 91 of the control unit 89 activates the operation clock of the inverse Fourier transform unit 13 (step S403) and stops the operation clock of the IFFT unit 86 (step S404). Then, the switching control unit 90 outputs a selection signal indicating that the inverse Fourier transform process is performed by the inverse Fourier transform unit 13 to the selector 84 and the selector 85 (step S405).

一方、制御部89は、切替制御部90によって、各送信データの振幅が一定でないと判定された場合には(ステップS401否定)、IFFT部86によって逆フーリエ変換処理が行われるように制御する。または、制御部89は、切替制御部90によって、使用サブキャリア数が閾値T1以上であると判定された場合には(ステップS402否定)、IFFT部86によって逆フーリエ変換処理が行われるように制御する。   On the other hand, when the switching control unit 90 determines that the amplitude of each transmission data is not constant (No at Step S401), the control unit 89 controls the IFFT unit 86 to perform the inverse Fourier transform process. Alternatively, when the switching control unit 90 determines that the number of used subcarriers is equal to or greater than the threshold T1 (No at Step S402), the control unit 89 performs control so that the IFFT unit 86 performs inverse Fourier transform processing. To do.

具体的には、クロック制御部91は、IFFT部86の動作クロックを起動するとともに(ステップS406)、逆フーリエ変換部13の動作クロックを停止する(ステップS407)。そして、切替制御部90は、IFFT部86によって逆フーリエ変換処理が行われることを示す選択信号をセレクタ84及びセレクタ85へ出力する(ステップS408)。   Specifically, the clock control unit 91 activates the operation clock of the IFFT unit 86 (step S406) and stops the operation clock of the inverse Fourier transform unit 13 (step S407). Then, the switching control unit 90 outputs a selection signal indicating that the inverse Fourier transform process is performed by the IFFT unit 86 to the selector 84 and the selector 85 (step S408).

ここで、PUCCHにおいて送信されるデータに対して、逆フーリエ変換部13における対称性を考慮した逆フーリエ変換を適用した場合の効果について説明する。PUCCH送信における条件は次のとおりである。LTE規格に準じて、format 1a(b(0)='0'),noc=0,slot=0,α=0,u=0とする。また、仮キャリア群は、中心の12個のサブキャリアとする。   Here, the effect when the inverse Fourier transform in consideration of the symmetry in the inverse Fourier transform unit 13 is applied to the data transmitted on the PUCCH will be described. The conditions for PUCCH transmission are as follows. According to the LTE standard, format 1a (b (0) = '0'), noc = 0, slot = 0, α = 0, u = 0. Further, the temporary carrier group is assumed to be the central 12 subcarriers.

この場合、サブキャリア−6〜サブキャリア5には、以下に示すデータ(つまり、基本
ユニット)がマッピングされる。すなわち、サブキャリア−6にマッピングされるデータはexp(j7π/8)であり、サブキャリア−5にマッピングされるデータはexp(jπ/8)であり、サブキャリア−4にマッピングされるデータはexp(j3π/8)である。また、サブキャリア−3にマッピングされるデータはexp(j5π/8)であり、サブキャリア−2にマッピングされるデータはexp(j3π/8)であり、サブキャリア−1にマッピングされるデータはexp(j3π/8)である。また、サブキャリア0にマッピングされるデータはexp(jπ/8)であり、サブキャリア1にマッピングされるデータはexp(jπ/8)であり、サブキャリア2にマッピングされるデータはexp(j3π/8)である。また、サブキャリア3にマッピングされるデータはexp(jπ/8)であり、サブキャリア4にマッピングされるデータはexp(j5π/8)であり、サブキャリア5にマッピングされるデータはexp(j3π/8)である。
In this case, the following data (that is, basic units) are mapped to subcarrier-6 to subcarrier 5. That is, the data mapped to subcarrier-6 is exp (j7π / 8), the data mapped to subcarrier-5 is exp (jπ / 8), and the data mapped to subcarrier-4 is exp (j3π / 8). The data mapped to subcarrier-3 is exp (j5π / 8), the data mapped to subcarrier-2 is exp (j3π / 8), and the data mapped to subcarrier-1 is exp (j3π / 8). The data mapped to subcarrier 0 is exp (jπ / 8), the data mapped to subcarrier 1 is exp (jπ / 8), and the data mapped to subcarrier 2 is exp (j3π). / 8). The data mapped to subcarrier 3 is exp (jπ / 8), the data mapped to subcarrier 4 is exp (j5π / 8), and the data mapped to subcarrier 5 is exp (j3π / 8).

この場合、サブキャリア−1及びサブキャリア1と、サブキャリア−4及びサブキャリア4と、サブキャリア−5及びサブキャリア5は、サブキャリアペアである。   In this case, subcarrier-1 and subcarrier 1, subcarrier-4 and subcarrier 4, subcarrier-5 and subcarrier 5 are subcarrier pairs.

そして、サブキャリア−1及びサブキャリア1のサブキャリアペアに着目すると、このサブキャリアペアにマッピングされたデータに対応する2つのシンボルは、Q軸に対して対称の位置に存在する。従って、このサブキャリアペアについては、逆フーリエ変換部13において、Q成分についての演算のみが行われる。   When attention is paid to the subcarrier pair of subcarrier-1 and subcarrier 1, two symbols corresponding to data mapped to the subcarrier pair exist at positions symmetrical with respect to the Q axis. Therefore, for the subcarrier pair, the inverse Fourier transform unit 13 performs only the calculation for the Q component.

また、サブキャリア−4及びサブキャリア4のサブキャリアペアに着目すると、このサブキャリアペアにマッピングされたデータに対応する2つのシンボルは、I軸に対して対称の位置に存在する。従って、このサブキャリアペアについては、逆フーリエ変換部13において、I成分についての演算のみが行われる。   When attention is paid to the subcarrier pair of subcarrier-4 and subcarrier 4, two symbols corresponding to the data mapped to the subcarrier pair exist at positions symmetrical with respect to the I axis. Therefore, for the subcarrier pair, the inverse Fourier transform unit 13 performs only the calculation for the I component.

また、サブキャリア−5及びサブキャリア5のサブキャリアペアに着目すると、このサブキャリアペアにマッピングされたデータに対応する2つのシンボルは、Q軸に対して対称の位置に存在する。従って、このサブキャリアペアについては、逆フーリエ変換部13において、Q成分についての演算のみが行われる。   When attention is paid to the subcarrier pair of subcarrier-5 and subcarrier 5, two symbols corresponding to data mapped to the subcarrier pair exist at positions symmetrical with respect to the Q axis. Therefore, for the subcarrier pair, the inverse Fourier transform unit 13 performs only the calculation for the Q component.

このようなIQ対称性を考慮した演算を行うことにより、逆フーリエ変換部13における全体の演算量は、次のようになる。
乗算回数:(4×6+2×6)×2048=73728回
積算回数:(7+9)×2048=32768回
By performing the calculation considering such IQ symmetry, the total calculation amount in the inverse Fourier transform unit 13 is as follows.
Number of multiplications: (4 × 6 + 2 × 6) × 2048 = 73728 times Number of integrations: (7 + 9) × 2048 = 32768 times

これに対して、IQ対称性を考慮しない場合には、逆フーリエ変換処理における全体の演算量は、次のようになる。
乗算回数:4×12×2048=98304回
積算回数:(11+11)×2048=45056回
On the other hand, when IQ symmetry is not taken into consideration, the total calculation amount in the inverse Fourier transform process is as follows.
Number of multiplications: 4 × 12 × 2048 = 98304 times Number of integrations: (11 + 11) × 2048 = 45056 times

このように、IQ対称性を考慮することにより、IQ対称性を考慮しない場合に比べて、乗算回数は3/4に削減でき、加算回数は約0.73に削減できる。   In this way, by considering IQ symmetry, the number of multiplications can be reduced to 3/4 and the number of additions can be reduced to about 0.73 compared to the case where IQ symmetry is not considered.

[実施の形態3の効果]
以上のように本実施の形態によれば、無線通信装置60において、逆フーリエ変換部13は、使用キャリア数が閾値T1より小さい場合にのみ、逆フーリエ変換処理を行い、IFFT部86は、使用キャリア数が閾値T1以上である場合にのみ、逆高速フーリエ変換を行う。
[Effect of Embodiment 3]
As described above, according to the present embodiment, in radio communication apparatus 60, inverse Fourier transform unit 13 performs inverse Fourier transform processing only when the number of used carriers is smaller than threshold value T1, and IFFT unit 86 uses The inverse fast Fourier transform is performed only when the number of carriers is equal to or greater than the threshold value T1.

これにより、無線通信装置60は、使用サブキャリア数が閾値T1よりも小さい場合に、逆高速フーリエ変換よりも小さい処理量で逆フーリエ変換を行うことができる。従って、無線通信装置60は、逆フーリエ変換にかかる負荷を低減することができる。   Thereby, the radio | wireless communication apparatus 60 can perform an inverse Fourier transform with the processing amount smaller than an inverse fast Fourier transform, when the number of used subcarriers is smaller than threshold value T1. Therefore, the wireless communication device 60 can reduce the load applied to the inverse Fourier transform.

また、無線通信装置60において、クロック制御部91は、切替制御部90によって逆フーリエ変換処理を行うように制御された処理部のクロックを起動し、逆フーリエ変換処理を行わないように制御された処理部のクロックを停止する。   Further, in the wireless communication device 60, the clock control unit 91 is controlled not to perform the inverse Fourier transform process by starting the clock of the processing unit controlled to perform the inverse Fourier transform process by the switching control unit 90. Stop the processing unit clock.

これにより、無線通信装置60は、逆フーリエ変換処理を行わない処理部のクロックを停止するので、消費電力が増大することを防止することができる。   Thereby, since the radio | wireless communication apparatus 60 stops the clock of the process part which does not perform an inverse Fourier transform process, it can prevent that power consumption increases.

[無線通信システム]
なお、上記説明では、通信規格がLTEである移動通信システムを例に挙げて説明したが、本願の開示する無線通信装置等は、LTE以外の通信規格を採用する移動通信システムにも適用できる。具体的には、本願の開示する無線通信装置等は、OFDM技術を用いて無線通信を行う移動通信システムに適用できる。例えば、本願の開示する無線通信装置等は、WiMAX(Worldwide Interoperability for Microwave Access)などの移動通信システムにも適用することができる。
[Wireless communication system]
In the above description, the mobile communication system whose communication standard is LTE has been described as an example. However, the wireless communication device disclosed in the present application can also be applied to a mobile communication system employing a communication standard other than LTE. Specifically, the wireless communication device disclosed in the present application can be applied to a mobile communication system that performs wireless communication using OFDM technology. For example, the wireless communication device disclosed in the present application can also be applied to a mobile communication system such as WiMAX (Worldwide Interoperability for Microwave Access).

10,50 送信装置
11,83 マッピング部
12 対称性判定部
13 逆フーリエ変換部
21 入力メモリ
22 回転因子記憶部
23,24,25,26 乗算器
27,28 加算器
29,30 積算器
31 出力メモリ
32 変換制御部
40 受信装置
41 フーリエ変換部
42 デマッピング部
51 シフト部
60 無線通信装置
61 受信アンテナ
62 送信アンテナ
63 無線部
64 上位レイヤ
65 ベースバンド処理部
66 受信処理部
67 復号部
68 符号化部
70 基地局
80 送信処理部
81 送信データ生成部
82 DFT部
84,85 セレクタ
86 IFFT部
87 CP挿入部
88 シフト部
89 制御部
DESCRIPTION OF SYMBOLS 10,50 Transmitter 11,83 Mapping part 12 Symmetry determination part 13 Inverse Fourier transform part 21 Input memory 22 Rotation factor memory | storage part 23,24,25,26 Multiplier 27,28 Adder 29,30 Accumulator 31 Output memory 32 conversion control unit 40 reception device 41 Fourier transform unit 42 demapping unit 51 shift unit 60 wireless communication device 61 reception antenna 62 transmission antenna 63 radio unit 64 upper layer 65 baseband processing unit 66 reception processing unit 67 decoding unit 68 encoding unit 70 base station 80 transmission processing unit 81 transmission data generation unit 82 DFT unit 84, 85 selector 86 IFFT unit 87 CP insertion unit 88 shift unit 89 control unit

Claims (4)

周波数において中心のキャリアを含むキャリア群に、送信データをマッピングするマッピング部と、
前記キャリア群のうち前記中心のキャリアに対して対称の位置に存在する2つのキャリアにマッピングされた第1のデータ及び第2のデータに対応する2つのシンボルが、コンスタレーションにおいてI軸及びQ軸の一方に対して対称の位置に存在するか否かを判定する判定部と、
前記判定部によってI軸及びQ軸の一方に対して対称の位置に存在すると判定された前記2つのシンボルに対応する、前記第1のデータ及び前記第2のデータに対して、I成分及びQ成分の一方についてのみ逆フーリエ変換処理を行う逆フーリエ変換部と、
を具備する送信装置。
A mapping unit that maps transmission data to a carrier group including a center carrier in frequency;
In the constellation, two symbols corresponding to the first data and the second data mapped to two carriers existing in a symmetrical position with respect to the center carrier in the carrier group are the I axis and the Q axis. A determination unit for determining whether or not the object exists at a position symmetrical to one of
With respect to the first data and the second data corresponding to the two symbols determined to be present at a symmetrical position with respect to one of the I axis and the Q axis by the determination unit, an I component and a Q An inverse Fourier transform unit that performs an inverse Fourier transform process on only one of the components;
A transmission apparatus comprising:
前記逆フーリエ変換処理によって生成された、時間領域の送信信号に対して、回転因子を乗算することにより、前記キャリア群を、前記送信データの送信に実際に用いられる使用キャリア群へシフトするシフト部、
をさらに具備する請求項1に記載の送信装置。
A shift unit that shifts the carrier group to a used carrier group that is actually used for transmission of the transmission data by multiplying a time domain transmission signal generated by the inverse Fourier transform process by a twiddle factor. ,
The transmission device according to claim 1, further comprising:
前記キャリア群を構成するキャリアの数が所定の閾値よりも小さいか否かを判定する判定部と、
前記使用キャリア群に、前記送信データをマッピングする第2のマッピング部と、
前記第2のマッピング部によってマッピングされた送信データに対して、逆高速フーリエ変換を行う第2の逆フーリエ変換部と、
をさらに具備し、
第1の前記逆フーリエ変換部は、前記キャリアの数が前記閾値より小さい場合にのみ、前記逆フーリエ変換処理を行い、
前記第2の逆フーリエ変換部は、前記キャリアの数が前記閾値以上である場合にのみ、前記逆高速フーリエ変換を行う、
請求項1又は請求項2に記載の送信装置。
A determination unit for determining whether the number of carriers constituting the carrier group is smaller than a predetermined threshold;
A second mapping unit that maps the transmission data to the used carrier group;
A second inverse Fourier transform unit that performs an inverse fast Fourier transform on the transmission data mapped by the second mapping unit;
Further comprising
The first inverse Fourier transform unit performs the inverse Fourier transform process only when the number of carriers is smaller than the threshold,
The second inverse Fourier transform unit performs the inverse fast Fourier transform only when the number of carriers is equal to or greater than the threshold value.
The transmission apparatus according to claim 1 or 2.
周波数において中心のキャリアを含むキャリア群に、送信データをマッピングし、
前記キャリア群のうち前記中心のキャリアに対して対称の位置に存在する2つのキャリアにマッピングされた第1のデータ及び第2のデータに対応する2つのシンボルが、コンスタレーションにおいてI軸及びQ軸の一方に対して対称の位置に存在する場合、前記第1のデータ及び前記第2のデータに対して、I成分及びQ成分の一方についてのみ逆フーリエ変換処理を行う、
送信処理をコンピュータに実行させるプログラム。
Map the transmission data to the carrier group including the center carrier at the frequency,
In the constellation, two symbols corresponding to the first data and the second data mapped to two carriers existing in a symmetrical position with respect to the center carrier in the carrier group are the I axis and the Q axis. In the case where the first data and the second data are present at a position symmetric with respect to one of the two, an inverse Fourier transform process is performed on only one of the I component and the Q component.
A program that causes a computer to execute transmission processing.
JP2011269317A 2011-12-08 2011-12-08 Transmitter and program Pending JP2013121136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011269317A JP2013121136A (en) 2011-12-08 2011-12-08 Transmitter and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011269317A JP2013121136A (en) 2011-12-08 2011-12-08 Transmitter and program

Publications (1)

Publication Number Publication Date
JP2013121136A true JP2013121136A (en) 2013-06-17

Family

ID=48773571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269317A Pending JP2013121136A (en) 2011-12-08 2011-12-08 Transmitter and program

Country Status (1)

Country Link
JP (1) JP2013121136A (en)

Similar Documents

Publication Publication Date Title
CN115001924B (en) Signal processing method and device based on sequence
WO2018059488A1 (en) Method and device for transmitting reference signal
US11451429B2 (en) Modulation including zero-power states in 5G and 6G
US11418372B1 (en) Low-complexity demodulation of 5G and 6G messages
US11463288B2 (en) Amplitude-variation encoding for high-density 5G/6G modulation
US11799707B2 (en) Guard-space phase-tracking reference signal for 5G and 6G networking
CN111434054B (en) Signal processing method and device based on sequence
EP3567819B1 (en) Method, device and system for use in wireless communication
JP5370111B2 (en) Wireless communication apparatus and wireless communication method
EP3598710A1 (en) Signal processing method and apparatus based on sequence
JP2013121136A (en) Transmitter and program
JP5487979B2 (en) Wireless communication apparatus and wireless communication method
JP5724739B2 (en) Discrete Fourier arithmetic apparatus, wireless communication apparatus, and discrete Fourier arithmetic method
JP2009165001A (en) Radio communication apparatus