JP2013115114A - Pn-junction element - Google Patents

Pn-junction element Download PDF

Info

Publication number
JP2013115114A
JP2013115114A JP2011257655A JP2011257655A JP2013115114A JP 2013115114 A JP2013115114 A JP 2013115114A JP 2011257655 A JP2011257655 A JP 2011257655A JP 2011257655 A JP2011257655 A JP 2011257655A JP 2013115114 A JP2013115114 A JP 2013115114A
Authority
JP
Japan
Prior art keywords
type semiconductor
layer
zno
semiconductor layer
nio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011257655A
Other languages
Japanese (ja)
Inventor
Yasuhiro Yamauchi
康弘 山内
Mikihiko Nishitani
幹彦 西谷
Osamu Inoue
修 井上
Masumi Ido
眞澄 井土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011257655A priority Critical patent/JP2013115114A/en
Publication of JP2013115114A publication Critical patent/JP2013115114A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a pn-junction element that has a p-type semiconductor layer capable of being suitably and thinly formed at a low temperature and having high hole injection efficiency.SOLUTION: A ZnO layer 2 is formed on a substrate 1, a p-type semiconductor layer 3 and an electrode layer 6 are formed on the ZnO layer 2, and a NiO layer 4 and an electrode layer 5 are sequentially stacked on the p-type semiconductor layer 3, thereby forming a pn-junction element. The p-type semiconductor layer 3 is formed from a NiMgO-based material by spattering a mixed material of NiO and MgO as a spatter target. In order to obtain diode characteristics without reducing current, the value of X in NiMgO is preferably within the range of 0.32≤x≤0.57.

Description

本発明は、pn接合素子に関し、特に酸化亜鉛(ZnO)系の半導体発光材料にホール注入するpn接合素子に関する。   The present invention relates to a pn junction element, and more particularly to a pn junction element that injects holes into a zinc oxide (ZnO) -based semiconductor light emitting material.

ZnO結晶は、約3.37eV程度のワイドなバンドギャップを有する直接遷移型半導体であり、ホールと電子が固体内で結合した励起子の束縛エネルギーが60meVと大きく、室温でも安定に存在するため、安価で環境負荷も小さく、青色領域から紫外領域までの発光デバイス用の材料として期待されている。また、このZnO結晶は、発光デバイス以外にも用途が広く、受光素子や圧電素子、トランジスタ、透明電極などへの応用も期待されている。   A ZnO crystal is a direct transition semiconductor having a wide band gap of about 3.37 eV, and the binding energy of excitons in which holes and electrons are combined in a solid is as large as 60 meV, and it exists stably even at room temperature. It is inexpensive and has a low environmental impact, and is expected as a material for light-emitting devices in the blue to ultraviolet range. In addition to the light emitting device, the ZnO crystal has a wide range of uses, and is expected to be applied to light receiving elements, piezoelectric elements, transistors, transparent electrodes, and the like.

これらの用途に使用するには、量産性に優れた高品質のZnO結晶成長技術を確立することが重要であると共に、半導体の伝導性を制御するドーピング技術も重要である。
特に、n型のZnO半導体層の上にp型のZnO系半導体層を積層したZnOデバイスを開発する上で、ZnOのp型化が大きな課題となっており、現在、多くの機関がZnOのp型化に注力している。
In order to use in these applications, it is important to establish a high-quality ZnO crystal growth technique with excellent mass productivity, and also a doping technique for controlling the conductivity of the semiconductor.
In particular, in developing a ZnO device in which a p-type ZnO-based semiconductor layer is stacked on an n-type ZnO semiconductor layer, making ZnO p-type has become a major issue. Focusing on p-type.

例えば、ZnO系半導体にドーピングするp型ドーピング材料としてV族元素を用い、酸素原子をV族元素に置き換える方法が多くの機関で検討されており、N(窒素), As(砒素),P(リン),Sb(アンチモン)等が候補に挙げられている。この中でもNは、イオン半径が酸素と同程度であり、ZnOに対するp型ドーパントの候補として有力である(特許文献1)。   For example, a method of using a group V element as a p-type doping material for doping a ZnO-based semiconductor and replacing an oxygen atom with a group V element has been studied by many organizations. N (nitrogen), As (arsenic), P ( Phosphorus), Sb (antimony), and the like are listed as candidates. Among these, N has the same ionic radius as oxygen and is a promising candidate for a p-type dopant for ZnO (Patent Document 1).

一方、発光デバイスとして大画面のディスプレイに適したものも要求されている。従って、ガラス基板のように大面積化しやすい基板の上に、n型ZnO半導体膜及びp型ZnO半導体薄膜を積層形成した発光素子を形成する技術が求められる(特許文献2)。   On the other hand, a light emitting device suitable for a large screen display is also required. Therefore, there is a need for a technique for forming a light emitting element in which an n-type ZnO semiconductor film and a p-type ZnO semiconductor thin film are stacked on a substrate that is likely to have a large area, such as a glass substrate (Patent Document 2).

特開2005−223219号公報JP 2005-223219 A 特開2003−273400号公報JP 2003-273400 A

しかし、上記のようにZnOに窒素をドーピングしてp型化した半導体膜において、高い結晶性と表面平滑性を得るためには、例えば特許文献1に開示されているように、300℃〜800℃程度の高温度でアニール処理する必要があるが、ガラス基板は高温度には耐えないので、p型ZnO系半導体薄膜を窒素ドーピング方法によってガラス基板上に形成することは難しい。   However, in order to obtain high crystallinity and surface smoothness in the p-type semiconductor film doped with nitrogen in ZnO as described above, for example, as disclosed in Patent Document 1, it is 300 ° C. to 800 ° C. Although it is necessary to perform an annealing process at a high temperature of about 0 ° C., since the glass substrate cannot withstand the high temperature, it is difficult to form a p-type ZnO-based semiconductor thin film on the glass substrate by a nitrogen doping method.

低温で製膜できるp型材料として、NiO薄膜などが有用であることは知られている。
また、NiO薄膜が低温で比較的容易にp型化できることを利用して、ZnOとNiOの混晶系材料を用いたものも提案されている。
しかし、NiO薄膜は、ZnO(N型半導体)に対しては価電子帯のオフセットが1.6eV程度と大きいために、ZnO系材料を用いた電流注入型発光デバイスなどのホール注入効率が低下してしまう。一方、ZnNiOなどの混晶系薄膜は、NiOに対するZnO成分が増加するのに伴ってホール濃度が急激に低下するので、ZnO系材料に対するホール注入効率が低下しやすい。
It is known that a NiO thin film is useful as a p-type material that can be formed at a low temperature.
In addition, using a mixed crystal material of ZnO and NiO has been proposed by utilizing the fact that a NiO thin film can be made p-type relatively easily at a low temperature.
However, since the NiO thin film has a large valence band offset of about 1.6 eV with respect to ZnO (N-type semiconductor), the hole injection efficiency of current injection type light emitting devices using ZnO-based materials is reduced. End up. On the other hand, in a mixed crystal thin film such as ZnNiO, the hole injection efficiency with respect to a ZnO-based material tends to decrease because the hole concentration rapidly decreases as the ZnO component with respect to NiO increases.

本発明は上記課題に鑑み、n型半導体材料に接するP型半導体層を低温でも良好に形成でき、且つ良好なホ−ル注入効率が得られるpn接合素子を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a pn junction element in which a P-type semiconductor layer in contact with an n-type semiconductor material can be satisfactorily formed even at a low temperature and a good hole injection efficiency can be obtained.

本発明の一形態に係るpn接合素子は、N型半導体材料に接して、N型半導体発光材料の価電子帯のトップとのオフセットが1.6eV未満である価電子帯トップを有し、組成がNi1-xMgxO(0<x<1)で表わされる材料からなる第1のp型半導体層を配し、第1のp型半導体層の上(上記N型半導体発光材料に面する側と反対側)に、第1のp型半導体層よりもホール濃度が高い第2のp型半導体層を配することとした。 A pn junction element according to an aspect of the present invention has a valence band top in contact with an N-type semiconductor material and having an offset from the top of the valence band of the N-type semiconductor light-emitting material of less than 1.6 eV. Is provided with a first p-type semiconductor layer made of a material represented by Ni 1-x Mg x O (0 <x <1), and is disposed on the first p-type semiconductor layer (on the surface of the N-type semiconductor light emitting material). The second p-type semiconductor layer having a higher hole concentration than the first p-type semiconductor layer is disposed on the opposite side of the first p-type semiconductor layer.

上記形態のpn接合素子によれば、N型半導体材料に接する第1のp型半導体層は、N型半導体材料の価電子帯のトップとのオフセットが1.6eV未満である価電子帯トップを有するので、ホール注入効率が良好である。
また、第1のp型半導体層は、組成がNi1-xMgxO(0<x<1)で表わされる材料からなるので、低温でも薄層を良好に形成することができる。
According to the pn junction element of the above aspect, the first p-type semiconductor layer in contact with the N-type semiconductor material has a valence band top whose offset from the top of the valence band of the N-type semiconductor material is less than 1.6 eV. Therefore, the hole injection efficiency is good.
Further, since the first p-type semiconductor layer is made of a material whose composition is represented by Ni 1-x Mg x O (0 <x <1), a thin layer can be satisfactorily formed even at a low temperature.

ZnO及びNi1-xMgxO(0≦x≦1)について、XPSでの真空準位から見たときの価電子帯の電子状態を測定した結果を示す図である。For ZnO and Ni 1-x Mg x O ( 0 ≦ x ≦ 1), is a graph showing the results of measuring the electron state in the valence band as viewed from the vacuum level in XPS. ZnO及びNi1-xMgxO(0≦x≦1)について、真空準位から見たときの価電子帯トップのエネルギー位置と伝導体ボトムのエネルギー位置を示す図である。For ZnO and Ni 1-x Mg x O ( 0 ≦ x ≦ 1), a diagram showing the energy position of the valence band top and the energy position of the conductor bottom when viewed from the vacuum level. MgNiO系材料を用いたpnヘテロ接合素子の一例を示す図である。It is a figure which shows an example of the pn heterojunction element using MgNiO type material. 実施例にかかるpn接合素子について、電圧−電流特性を測定した結果を示す図である。It is a figure which shows the result of having measured the voltage-current characteristic about the pn junction element concerning an Example.

本発明の一形態に係るpn接合素子は、n型半導体材料に接して、n型半導体材料の価電子帯のトップからのオフセット量が1.6eV未満である価電子帯トップを有し、組成がNi1-xMgxO(0<x<1)で表わされる材料からなる第1のp型半導体層を配し、第1のp型半導体層の上、すなわち第1のp型半導体層における上記N型半導体発光材料に面する側と反対側に、第1のp型半導体層よりもホール濃度が高い第2のp型半導体層を配した。 A pn junction element according to one embodiment of the present invention has a valence band top that is in contact with an n-type semiconductor material and has an offset amount of less than 1.6 eV from the top of the valence band of the n-type semiconductor material. Includes a first p-type semiconductor layer made of a material represented by Ni 1-x Mg x O (0 <x <1), and is formed on the first p-type semiconductor layer, that is, the first p-type semiconductor layer. A second p-type semiconductor layer having a hole concentration higher than that of the first p-type semiconductor layer is disposed on the side opposite to the side facing the N-type semiconductor light emitting material.

このpn接合素子によれば、n型半導体材料に接する第1のp型半導体層は、n型半導体材料の価電子帯のトップとのオフセットが1.6eV未満である価電子帯トップを有するので、ホール注入効率が良好である。また、第1のp型半導体層は、組成がNi1-xMgxO(0<x<1)で表わされる材料からなるので、低温でも良好に薄層形成することができる。   According to this pn junction element, the first p-type semiconductor layer in contact with the n-type semiconductor material has a valence band top whose offset from the valence band top of the n-type semiconductor material is less than 1.6 eV. The hole injection efficiency is good. In addition, since the first p-type semiconductor layer is made of a material whose composition is represented by Ni1-xMgxO (0 <x <1), a thin layer can be formed well even at a low temperature.

n型半導体材料は、酸化亜鉛(ZnO)からなり、第2のp型半導体層は、NiOからなることが好ましい。
上記第1のp型半導体層を構成するNi1-xMgxOにおいて、xは0.32以上0.57以下であることが好ましい。
以下、本発明を実施する形態について、図面を参照しながら説明するが、本発明は、以下の実施形態に限定されるものではない。
The n-type semiconductor material is preferably made of zinc oxide (ZnO), and the second p-type semiconductor layer is preferably made of NiO.
In the Ni 1-x Mg x O constituting the first p-type semiconductor layer, x is preferably 0.32 or more and 0.57 or less.
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments.

<実施の形態>
(p型半導体材料)
まず、本発明にかかるNi、Mg,Oからなるp型半導体材料について説明する。
本発明者は、詳細な検討の結果、Ni1-xMgxOで表わされるp型半導体材料は、低温での成膜性に優れるので、500℃以下の比較的低い温度でも、基板上あるいはn型半導体層の上に低抵抗の薄膜を形成することができること、従って、このp型半導体材料は、ガラス基板のような耐熱性の低い基板の上にp型半導体層を形成できることを見出した。
<Embodiment>
(P-type semiconductor material)
First, a p-type semiconductor material composed of Ni, Mg, and O according to the present invention will be described.
As a result of detailed studies, the present inventor has shown that the p-type semiconductor material represented by Ni 1-x Mg x O has excellent film-forming properties at a low temperature. Therefore, even at a relatively low temperature of 500 ° C. or lower, It has been found that a low-resistance thin film can be formed on an n-type semiconductor layer, and therefore this p-type semiconductor material can form a p-type semiconductor layer on a substrate having low heat resistance such as a glass substrate. .

また、上記p型半導体材料を、ZnO層の上に積層することによって、p型半導体材料層とn型のZnO層とをヘテロ接合した素子を形成することができ、青色領域から紫外領域までの発光素子を形成できることも見出した。
ここで、上記p型半導体材料を薄膜の形態で形成するには、NiOとMgOの混合材料をスパッタターゲットとして、基板上あるいはZnO層などの上にスパッタリングすればよい。
Further, by stacking the p-type semiconductor material on the ZnO layer, an element in which the p-type semiconductor material layer and the n-type ZnO layer are heterojunction can be formed. It has also been found that a light emitting element can be formed.
Here, in order to form the p-type semiconductor material in the form of a thin film, a mixed material of NiO and MgO may be sputtered on a substrate or a ZnO layer.

なお、この薄膜形成は、還元雰囲気で行うとn型になりやすいので、酸化性雰囲気下で行うことがp型半導体膜を形成することが好ましい。
上記組成の材料がp型半導体の性質を持つのは、Niのように3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギーレベルが高い元素は、MgOと混合されることによって、その4s軌道にホールを形成しやすいためと考えられる。
Note that since this thin film formation is likely to be n-type when performed in a reducing atmosphere, it is preferable to form a p-type semiconductor film in an oxidizing atmosphere.
The material having the above composition has a p-type semiconductor property because an element such as Ni having 3d electrons in the outermost shell and having an energy level of 3d orbital higher than that of 4s orbital is mixed with MgO. This is probably because holes are easily formed in the 4s orbit.

上記p型半導体材料は、組成がNi1-xMgxO(0<x<1)で表わされる組成であることが好ましい。ここで、Ni1-xMgxOは、NiOとMgOが混ざり合った酸化物であって、xは、NiとMgの合計モル数に対するMgのモル数の比率である。
また、上記p型半導体材料は、非結晶状態でもかまわないが、結晶性化合物であることが優れた特性を得る上で好ましい。
The p-type semiconductor material preferably has a composition represented by Ni 1-x Mg x O (0 <x <1). Here, Ni 1-x Mg x O is an oxide in which NiO and MgO are mixed, and x is the ratio of the number of moles of Mg to the total number of moles of Ni and Mg.
The p-type semiconductor material may be in an amorphous state, but is preferably a crystalline compound in order to obtain excellent characteristics.

p型半導体材料が結晶性化合物の場合、ZnO結晶におけるZnが部分的にMgに置き換わった混晶、あるいは、MgO結晶におけるMgが部分的にZnに置き換わった混晶でもよいし、ZnO結晶とMgO結晶とが混ざり合った結晶混合体であってもよい。
Ni1-xMgxO系材料は、500℃以下の低温で薄膜形成が可能なp型半導体であって、ZnO層の上で優れたヘテロ接合を形成することができる。
When the p-type semiconductor material is a crystalline compound, it may be a mixed crystal in which Zn in the ZnO crystal is partially replaced with Mg, or a mixed crystal in which Mg in the MgO crystal is partially replaced with Zn, or a ZnO crystal and MgO It may be a crystal mixture in which crystals are mixed.
The Ni 1-x Mg x O-based material is a p-type semiconductor capable of forming a thin film at a low temperature of 500 ° C. or lower, and can form an excellent heterojunction on the ZnO layer.

図1は、XPS測定によって得られたZnO、NiO、Ni1-xMgxO、MgO薄膜材料の価電子帯付近の状態を示す図であって、詳しくは実施例のところで説明する。
各スペクトルとも、横軸のエネルギーは、別途Auを10nm程薄く蒸着した薄膜で測定できるAu4fの束縛エネルギーで較正されている。
9eV以下の領域に観測されるスペクトルの立ち上がり位置から、価電子帯トップのエネルギー位置の相対関係が求まる。従来から得られている純粋な材料であるZnO、及びNiO、MgOの物性値と、ここで得られたNi1-xMgxO薄膜の光学バンドギャップの測定値を基に得られたバンドダイアグラムが図2である。
FIG. 1 is a diagram showing a state in the vicinity of the valence band of ZnO, NiO, Ni 1-x Mg x O, and MgO thin film materials obtained by XPS measurement, and will be described in detail in Examples.
In each spectrum, the energy on the horizontal axis is calibrated with the binding energy of Au4f that can be measured with a thin film in which Au is further thinly deposited by about 10 nm.
From the rise position of the spectrum observed in the region of 9 eV or less, the relative relationship of the energy position of the valence band top can be obtained. Band diagram obtained based on physical properties of ZnO, NiO and MgO, which are pure materials obtained from the past, and measured optical band gap of Ni 1-x Mg x O thin film obtained here. Is FIG.

図2から明らかなように、Mgの比率を表わすxの値が大きいほど、ZnOの価電子帯トップからのオフセット量が小さくなる。そして、このオフセット量が小さいほど、ZnO層とpn接合素子を形成したときにホール注入効率や逆バイアスの耐圧が上昇するので、xの値は大きい方が好ましく、1.6eV以下に抑えるには、0.32≦xであることが好ましい。一方、Ni1-xMgxOの電気伝導タイプをp型とし、電気抵抗を低く抑える上では、Ni1-xMgxOにおけるXの値は0.57以下であることが好ましい。 As is apparent from FIG. 2, the larger the value of x representing the Mg ratio, the smaller the offset amount of ZnO from the valence band top. As the offset amount is smaller, the hole injection efficiency and the reverse bias withstand voltage are increased when the ZnO layer and the pn junction element are formed. Therefore, it is preferable that the value of x is large, and to suppress it to 1.6 eV or less. 0.32 ≦ x is preferable. On the other hand, the value of X in Ni 1-x Mg x O is preferably 0.57 or less in order to make the electric conductivity type of Ni 1-x Mg x O p-type and keep electric resistance low.

すなわち、光センサーなどへの応用を考慮した逆バイアスに対する耐圧性能を優先してかつ少電流デバイス用途としては、Ni1-xMgxOにおけるXが0.57以上の薄膜材料が好適であるが、LED照明などのように少々の逆バイアス特性を犠牲にしてもホールの注入効率を優先する場合は、Ni1-xMgxOにおけるXの値が0.57以下である薄膜材料が好適である。 That is, a thin film material with a Ni 1-x Mg x O X value of 0.57 or more is preferred as a low-current device application with priority given to the withstand voltage performance against reverse bias considering application to an optical sensor or the like. In the case where priority is given to hole injection efficiency even at the expense of a small amount of reverse bias characteristics, such as LED lighting, a thin film material having a value of X in Ni 1-x Mg x O of 0.57 or less is suitable. is there.

またNi1-xMgxOをディスプレイなどへ応用する場合、ホール注入効率と逆バイアスに対する耐圧性能の両者を良好に保つ必要があるため、両者のトレードオフ関係を考慮して、デバイスの仕様に合わせて最適なXの値を選択すればよい。
(pn接合素子の構成)
図3は、実施の形態にかかるpn接合素子の一例を示す図である。
In addition, when applying Ni 1-x Mg x O to displays, etc., it is necessary to keep both hole injection efficiency and withstand voltage performance against reverse bias good. In addition, an optimal value of X may be selected.
(Configuration of pn junction element)
FIG. 3 is a diagram illustrating an example of the pn junction element according to the embodiment.

当図に示すように、このpn接合素子は、基板1の上に、ZnO層2が形成され、ZnO層2の上に、p型半導体層3及び電極層6が形成され、p型半導体層3の上(p型半導体層3におけるZnO層2に面する側と反対側)に、NiO層4、電極層5が順に積層形成されて構成されている。そして、p型半導体層3がNi1-xMgxO系材料で形成されている。   As shown in this figure, this pn junction element has a ZnO layer 2 formed on a substrate 1, a p-type semiconductor layer 3 and an electrode layer 6 formed on the ZnO layer 2, and a p-type semiconductor layer. 3, a NiO layer 4 and an electrode layer 5 are sequentially stacked on the p-type semiconductor layer 3 (the side opposite to the side facing the ZnO layer 2 in the p-type semiconductor layer 3). The p-type semiconductor layer 3 is made of a Ni1-xMgxO-based material.

このpnヘテロ接合素子は、ZnO層2とNiO層4との間に、中間層としてNi1-xMgxOからなるp型半導体層3が介在した形態となっている。
このようにNi1-xMgxOからなる中間層が介在することによる効果を説明する。
NiO層4は充分なホール濃度を持つが、図2示すようにZnO層2の価電子帯に対するバンドオフセットが大きいので、NiO層をZnO層に直接接合するとホール注入効果が得られない。
In this pn heterojunction element, a p-type semiconductor layer 3 made of Ni1-xMgxO is interposed as an intermediate layer between the ZnO layer 2 and the NiO layer 4.
The effect of the intermediate layer made of Ni 1-x Mg x O will be described.
Although the NiO layer 4 has a sufficient hole concentration, since the band offset with respect to the valence band of the ZnO layer 2 is large as shown in FIG. 2, the hole injection effect cannot be obtained if the NiO layer is directly joined to the ZnO layer.

これに対して、Ni1-xMgxOは、ZnOの価電子帯トップのエネルギーレベルとNiOの価電子帯トップのエネルギーレベルとの中間的な価電子帯トップのエネルギーレベルを持っているので、上記のようにZnO層2とNiO層4との間にp型半導体層3が介在することによって、ホール注入量を増加させることができ、効率的なホール注入構造を実現できる。 In contrast, Ni 1-x Mg x O has an energy level at the top of the valence band between the energy level at the top of the valence band of ZnO and the energy level of the top of the valence band of NiO. Since the p-type semiconductor layer 3 is interposed between the ZnO layer 2 and the NiO layer 4 as described above, the amount of hole injection can be increased, and an efficient hole injection structure can be realized.

すなわち、上記pn接合素子においては、ZnO層2とNiO層4との間のキャリア(ホール)に対する高いポテンシャル障壁を、複数に分離して、階段状にすることによって、キャリアのコンダクタンスを向上させることができる。
上記pn接合素子では、ZnO層2とNiO層4との間に中間層であるp型半導体層3が一層だけ存在するが、この場合、両者のポテンシャル障壁を等分できるような価電子帯エネルギー位置を持つ材料を挿入することが望ましい。
That is, in the pn junction element, the high potential barrier against carriers (holes) between the ZnO layer 2 and the NiO layer 4 is separated into a plurality of steps to improve the carrier conductance. Can do.
In the pn junction element, there is only one p-type semiconductor layer 3 that is an intermediate layer between the ZnO layer 2 and the NiO layer 4. In this case, the valence band energy that can equally divide both potential barriers. It is desirable to insert material with a position.

上記pn接合素子は、青色領域から紫外領域までの波長の光を出す発光素子として用いることができる。
また、p型半導体層3は500℃以下の低温でも形成することができるので、基板1にガラス基板を用いることができる。従って、上記pn接合素子は、大画面のディスプレイを形成するのに適している。
The pn junction element can be used as a light emitting element that emits light having a wavelength from a blue region to an ultraviolet region.
Further, since the p-type semiconductor layer 3 can be formed even at a low temperature of 500 ° C. or lower, a glass substrate can be used as the substrate 1. Therefore, the pn junction element is suitable for forming a large screen display.

実施例として、ZnOとNiOの混合材料をスパッタターゲットとして作製し、基板上にスパッタリングすることにより、Ni1-xMgxO薄膜を作製した。
原料として用いたNiO、MgOは、純度99.99%程度のものである。NiOとMgOを混合するときに、NiOとMgOの合計モル数に対するMgOのモル比率は、0.25,0.5,0.75の各々の値とした。
As an example, a mixed material of ZnO and NiO was produced as a sputtering target, and a Ni 1-x Mg x O thin film was produced by sputtering on a substrate.
NiO and MgO used as raw materials have a purity of about 99.99%. When mixing NiO and MgO, the molar ratio of MgO to the total number of moles of NiO and MgO was 0.25, 0.5, and 0.75.

基板温度200℃、導入ガスはAr:O2の流量比1:1、圧力1Pa、投入パワー 600Wとした。薄膜の膜厚は約200nmとした。
比較例として、NiO単独と、MgO単独についても、同様に薄膜形成した。
実施例及び比較例にかかる各薄膜について、以下のように、XPS測定、熱起電力法によるp型n型の判定、光透過率測定によるバンドギャップ測定を行った。
The substrate temperature was 200 ° C., the introduced gas was an Ar: O 2 flow ratio of 1: 1, the pressure was 1 Pa, and the input power was 600 W. The thickness of the thin film was about 200 nm.
As a comparative example, NiO alone and MgO alone were similarly formed as thin films.
About each thin film concerning an Example and a comparative example, the band gap measurement by XPS measurement, the determination of p-type n-type by the thermoelectromotive force method, and the light transmittance measurement was performed as follows.

XPSによる分析:
XPSによる測定結果であるXPSスペクトルを解析した結果、Ni+Mgのモル数に対するMgのモル数の比率は、32%、57%、78%であった。この薄膜組成は、スパッタターゲットの組成をほぼ反映していた。
また、各薄膜について、真空準位から見たときの価電子帯の電子状態を測定した。
Analysis by XPS:
As a result of analyzing the XPS spectrum as a measurement result by XPS, the ratio of the number of moles of Mg to the number of moles of Ni + Mg was 32%, 57%, and 78%. This thin film composition almost reflected the composition of the sputter target.
For each thin film, the electronic state of the valence band when measured from the vacuum level was measured.

その結果が図1である。この結果から、NiOに対するMgOの添加量が大きいほど、真空準位からの価電子帯トップの位置は深くなり、MgOに近づいていることがわかる。
熱起電力法によるp型n型の判定:
各薄膜について、熱起電力法によりp型n型の測定をした。
その結果、実施例にかかる薄膜はいずれもp型を示した。また、比較例のNiO薄膜もp型を示したが、MgO薄膜に関しては判定することができなかった。
The result is shown in FIG. From this result, it can be seen that as the amount of MgO added to NiO increases, the position of the valence band top from the vacuum level becomes deeper and approaches MgO.
Determination of p-type and n-type by the thermoelectromotive force method:
About each thin film, the p-type n-type was measured with the thermoelectromotive force method.
As a result, the thin films according to the examples all showed p-type. Moreover, although the NiO thin film of the comparative example also showed a p-type, it could not be determined for the MgO thin film.

バンドギャップ測定:
上記のNi1-xMgxO(X=0.32,0.57,0.78)薄膜、及びNiO薄膜について、分光光度計で透過率スペクトルを測定し、各薄膜のバンドギャップ(Eg)を求めた。その値を表1に示す。なお、MgOについては文献値を記載している。
Band gap measurement:
The transmittance spectrum of the Ni1-xMgxO (X = 0.32, 0.57, 0.78) thin film and the NiO thin film was measured with a spectrophotometer, and the band gap (Eg) of each thin film was obtained. The values are shown in Table 1. In addition, literature values are described for MgO.

Figure 2013115114
また、図1と表1の結果から、各薄膜について、価電子帯トップと伝導体ボトムの位置を求めた。その結果を図2に示す。なお、図2の中でZnOに関しては、文献値に基づいて記載している。
Figure 2013115114
From the results of FIG. 1 and Table 1, the positions of the valence band top and the conductor bottom were determined for each thin film. The result is shown in FIG. In FIG. 2, ZnO is described based on literature values.

図2に示す結果から、Ni1-xMgxOにおける価電子帯トップの位置は、xが大きくなるに従って徐々に、ZnOの価電子帯トップの位置に近づいている。すなわちZnOの価電子帯トップからのオフセット量が小さくなっていることがわかる。
素子の電圧−電流特性:
Ni1-xMgxO系材料(x=0.32、0.57、0.78をp型半導体層3に用いて、図3に示す構造のpn接合素子を作製した。実施例1は、x=0.32、実施例2はX=0.57、実施例3はx=0.78である。比較例としてx=1(NiO)についても作製した。
From the results shown in FIG. 2, the position of the valence band top in Ni 1-x Mg x O gradually approaches the position of the valence band top of ZnO as x increases. That is, it can be seen that the offset amount from the top of the valence band of ZnO is small.
Voltage-current characteristics of the element:
Using a Ni 1-x Mg x O-based material (x = 0.32, 0.57, 0.78) for the p-type semiconductor layer 3, a pn junction element having the structure shown in FIG. , X = 0.32, Example 2 has X = 0.57, and Example 3 has x = 0.78 As a comparative example, x = 1 (NiO) was also produced.

作製した各素子について、電圧−電流特性を測定した。
図4はその結果を示す特性図であって、印加電圧と電流との関係を示している。
図4において、比較例では、グラフが電圧0に対して左右が対称的な形状であり、ダイオードとしての整流特性が得られていないことがわかる。
一方、実施例1〜3では、電圧が負では電流が少なく正のときに電流が大きくなっており、ダイオード特性が得られている。
The voltage-current characteristic was measured about each produced element.
FIG. 4 is a characteristic diagram showing the result, showing the relationship between the applied voltage and the current.
In FIG. 4, in the comparative example, it can be seen that the graph has a symmetrical shape with respect to the voltage 0 and the rectification characteristic as a diode is not obtained.
On the other hand, in Examples 1 to 3, when the voltage is negative, the current is small and positive when the voltage is positive, and diode characteristics are obtained.

この結果は、ZnO層とNiO層との間にNi1-xMgxO層(実施例1〜3)を介在させることによって、ダイオード特性が得られることを示している。
また図4において、実施例3においては、実施例1,2と比べても電流値は低く、比較例と比べても電流値が低くなっている。このことから、電流値を得る上で、xの値を0.57以下にすることが好ましいことがわかる。
This result shows that the diode characteristics can be obtained by interposing the Ni 1-x Mg x O layer (Examples 1 to 3) between the ZnO layer and the NiO layer.
In FIG. 4, the current value in Example 3 is lower than that in Examples 1 and 2, and the current value is lower than that in the comparative example. From this, it can be seen that the value of x is preferably 0.57 or less in obtaining the current value.

以上より、電流を低下させることなくダイオード特性を得るためには、Ni1-xMgxOにおけるXの値は0.32≦x≦0.57の範囲にあることが好ましいと言える。
ただし、ホール注入効率とダイオード特性とがトレードオフの関係にあることを考慮して、デバイスの仕様に合わせて最適なXの値を選択すればよい。
例えば、ダイオード特性を重要視する場合は、0.57≦x≦0.78の範囲に設定しても良い。
From the above, it can be said that the value of X in Ni1-xMgxO is preferably in the range of 0.32≤x≤0.57 in order to obtain diode characteristics without reducing the current.
However, in consideration of the trade-off relationship between the hole injection efficiency and the diode characteristics, an optimal value of X may be selected in accordance with the device specifications.
For example, when importance is attached to the diode characteristics, a range of 0.57 ≦ x ≦ 0.78 may be set.

(変形例)
上記実施の形態では、基板1の上に、ZnO層2が形成され、ZnO層2の上に、p型半導体層3、NiO層4が順に積層形成されてpn接合素子が構成されていたが、粒子状のZnO材料の表面上に、p型半導体層3、NiO層4が順に積層形成された材料を、基板上に成形して、pn接合素子を構成することもでき、発光素子として用いることもできる。
(Modification)
In the above embodiment, the ZnO layer 2 is formed on the substrate 1, and the p-type semiconductor layer 3 and the NiO layer 4 are sequentially stacked on the ZnO layer 2 to form a pn junction element. A material in which the p-type semiconductor layer 3 and the NiO layer 4 are sequentially laminated on the surface of the particulate ZnO material can be formed on a substrate to form a pn junction element, which is used as a light emitting element. You can also.

本発明にかかるpn接合素子は、青色領域から紫外領域までの発光デバイスとして、ディスプレイ,照明などの幅広い分野に用いることができる。   The pn junction element according to the present invention can be used in a wide range of fields such as a display and illumination as a light emitting device from a blue region to an ultraviolet region.

1 基板
2 ZnO層
3 p型半導体層
4 NiO層
5 電極層
6 電極層
1 substrate 2 ZnO layer 3 p-type semiconductor layer 4 NiO layer 5 electrode layer 6 electrode layer

Claims (3)

n型半導体材料に接して、前記N型半導体材料の価電子帯のトップからのオフセット量が1.6eV未満である価電子帯トップを有し、組成がNi1-xMgxO(ただし0<x<1)で表わされる材料からなる第1のp型半導体層が配され、
前記第1のp型半導体層の上に、前記第1のp型半導体層よりもホール濃度が高い第2のp型半導体層が配されてなるpn接合素子。
In contact with the n-type semiconductor material, the N-type semiconductor material has a valence band top whose offset from the top of the valence band is less than 1.6 eV, and the composition is Ni 1-x Mg x O (where 0 A first p-type semiconductor layer made of a material represented by <x <1) is disposed;
A pn junction element in which a second p-type semiconductor layer having a higher hole concentration than the first p-type semiconductor layer is disposed on the first p-type semiconductor layer.
前記n型半導体材料は、酸化亜鉛からなり、
前記第2のp型半導体層は、NiOからなるホール注入層である請求項1記載のpn接合素子。
The n-type semiconductor material is made of zinc oxide,
The pn junction element according to claim 1, wherein the second p-type semiconductor layer is a hole injection layer made of NiO.
前記第1のp型半導体層を構成するNi1-xMgxOにおいて、xは0.32以上0.57以下である請求項1または2記載のpn接合素子。 3. The pn junction element according to claim 1, wherein x is 0.32 or more and 0.57 or less in Ni 1-x Mg x O constituting the first p-type semiconductor layer.
JP2011257655A 2011-11-25 2011-11-25 Pn-junction element Pending JP2013115114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011257655A JP2013115114A (en) 2011-11-25 2011-11-25 Pn-junction element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011257655A JP2013115114A (en) 2011-11-25 2011-11-25 Pn-junction element

Publications (1)

Publication Number Publication Date
JP2013115114A true JP2013115114A (en) 2013-06-10

Family

ID=48710418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011257655A Pending JP2013115114A (en) 2011-11-25 2011-11-25 Pn-junction element

Country Status (1)

Country Link
JP (1) JP2013115114A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019031204A1 (en) * 2017-08-10 2019-02-14 株式会社タムラ製作所 Diode

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019031204A1 (en) * 2017-08-10 2019-02-14 株式会社タムラ製作所 Diode
JP2019036593A (en) * 2017-08-10 2019-03-07 株式会社タムラ製作所 diode
CN111033758A (en) * 2017-08-10 2020-04-17 株式会社田村制作所 Diode with a high-voltage source
JP7037142B2 (en) 2017-08-10 2022-03-16 株式会社タムラ製作所 diode
US11355594B2 (en) 2017-08-10 2022-06-07 Tamura Corporation Diode
CN111033758B (en) * 2017-08-10 2023-08-22 株式会社田村制作所 diode

Similar Documents

Publication Publication Date Title
Yanagi et al. Fabrication of all oxide transparent p–n homojunction using bipolar CuInO2 semiconducting oxide with delafossite structure
CN100472723C (en) Method for forming an electrode
JP6329660B2 (en) Photoelectric conversion device
JP4888119B2 (en) Transparent conductive film and method for producing the same, transparent conductive substrate, and light-emitting device
US6878962B1 (en) Semiconductor device
WO2010021106A1 (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
JP5371467B2 (en) FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING FIELD EFFECT TRANSISTOR
TW200947088A (en) Thin film transistor and display
JP2000150861A (en) Oxide thin film
TW200945573A (en) Amorphous oxide and field effect transistor
JP2004207221A (en) Oxide transparent electrode film, its manufacturing method, transparent conductive substrate, solar battery, and photo detecting element
KR20100103866A (en) High-performance heterostructure light emitting devices and methods
WO2020067235A1 (en) Oxide multilayer body and method for producing same
JP5200596B2 (en) Light emitting element
JP2013067835A (en) Sputtering target, transistor, method for manufacturing sintered body, method for manufacturing transistor, electronic component or electric equipment, liquid crystal display element, panel for organic el display, solar cell, semiconductor element, and light emitting diode element
CN108878683B (en) A kind of metal oxide stack field-effect electrode
TW201307192A (en) New compound semiconductors and their application
TW200541070A (en) Semiconductor material and semiconductor element using the same
Goh et al. Controlled electroluminescence of n-ZnMgO/p-GaN light-emitting diodes
US8993997B2 (en) Light emitting device having MgO pyramid structure and method for fabricating the same
JP2013115114A (en) Pn-junction element
JP2005235831A (en) P-type semiconductor and semiconductor device
JP2013004529A (en) P-type semiconductor material
Kong et al. Heterojunction light emitting diodes fabricated with different n-layer oxide structures on p-GaN layers by magnetron sputtering
Liew et al. Improvement in Photovoltaic Performance of Thin Film β-FeSi2/Si Heterojunction Solar Cells with Al Interlayer

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140606