JP2013099006A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
JP2013099006A
JP2013099006A JP2011236575A JP2011236575A JP2013099006A JP 2013099006 A JP2013099006 A JP 2013099006A JP 2011236575 A JP2011236575 A JP 2011236575A JP 2011236575 A JP2011236575 A JP 2011236575A JP 2013099006 A JP2013099006 A JP 2013099006A
Authority
JP
Japan
Prior art keywords
current
switching
voltage
power supply
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011236575A
Other languages
Japanese (ja)
Inventor
Masato Obuchi
正人 大渕
Kenichi Yokota
健一 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011236575A priority Critical patent/JP2013099006A/en
Publication of JP2013099006A publication Critical patent/JP2013099006A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To enhance power supply conversion efficiency under light-load by easily changing the light-load detection level, or the switching stop period in a switching element.SOLUTION: When the voltage level VFB of a feedback terminal FB becomes light-load level, a light-load detection comparator OP2 turns a transistor Q5 off, and a current I1 is compensated from a resistor R1. Voltage drop of the resistor R1 increases by "current I1×resistor R1", and the voltage level VFB becomes "resistor R2×current I2-resistor R2×current I1". The voltage drop "resistor R1×current I1" increased by the resistor R1 becomes the hysteresis voltage for adjusting the switching off period of a switching transistor. When the resistance of a resistor R5 connected with the adjustment signal terminal adj of a drive signal controller 10 is decreased, the current I1 flowing through a transistor Q3 increases. Since the hysteresis voltage increases, the switching off period of a transistor can be prolonged.

Description

本発明は、電源装置における変換効率の向上化技術に関し、特に、AC/DCコンバータにおける軽負荷時のスイッチング損失の低減に有効な技術に関する。   The present invention relates to a technique for improving conversion efficiency in a power supply device, and more particularly to a technique effective for reducing switching loss at light load in an AC / DC converter.

コンピュータやサーバなどの電子機器に用いられる電源装置においては、近年、省エネ化が重要な課題となってきている。たとえば、ENERGY STAR4.0や80pluseといった省電力基準の規格により、特に、軽負荷(たとえば、最大負荷の20%)で規定されている効率を達成させるべく電源メーカは様々な工夫とコストを費やしている。   In power supply apparatuses used for electronic devices such as computers and servers, energy saving has become an important issue in recent years. For example, power supply manufacturers spend a lot of ingenuity and cost to achieve the efficiency specified by light loads (for example, 20% of the maximum load) according to power saving standards such as ENERGY STAR4.0 and 80plus. Yes.

この種の電源装置としては、例えば、フライバック型AC/DCコンバータが広く知られている。フライバック型AC/DCコンバータには、駆動信号コントローラが設けられている。この駆動信号コントローラは、例えば、1つの半導体集積回路装置からなり、トランスを駆動するスイッチング素子(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)のオンデュティ(On Duty)を制御する。   As this type of power supply device, for example, a flyback AC / DC converter is widely known. The flyback AC / DC converter is provided with a drive signal controller. This drive signal controller comprises, for example, a single semiconductor integrated circuit device, and controls the on duty of a switching element (MOSFET: Metal Oxide Semiconductor Field Effect Transistor) that drives the transformer.

駆動信号コントローラは、2次側出力電圧の電圧レベルを監視するエラーアンプからの出力信号に基づいて、2次側の出力電圧変化情報を一次側に伝えるフォトカプラから出力されるフィードバック信号が入力される。   Based on the output signal from the error amplifier that monitors the voltage level of the secondary output voltage, the drive signal controller receives a feedback signal output from a photocoupler that transmits secondary side output voltage change information to the primary side. The

駆動信号コントローラは、フォトカプラから出力されたフィードバック信号に基づいて、2次側出力電圧が一定になるようにスイッチ素子のオンデュティを制御する。2次側の負荷電力が大きくなり、2次側出力の電圧レベルが低下すると、エラーアンプ、およびフォトカプラを介して2次側出力の電圧レベルが低下したことを示すフィードバック信号が入力される。   The drive signal controller controls the on-duty of the switch element so that the secondary output voltage becomes constant based on the feedback signal output from the photocoupler. When the load power on the secondary side increases and the voltage level of the secondary output decreases, a feedback signal indicating that the voltage level of the secondary output has decreased is input via the error amplifier and the photocoupler.

これにより、駆動信号コントローラは、スイッチング素子の駆動(オン)期間が長くなるようにオンデュティを制御したPWM(Pulse Width Modulation)信号を出力する。その結果、トランスに蓄えられるエネルギが大きくなり、2次側出力の電圧レベルが上昇する。   Accordingly, the drive signal controller outputs a PWM (Pulse Width Modulation) signal in which the on-duty is controlled so that the drive (on) period of the switching element becomes longer. As a result, the energy stored in the transformer increases and the voltage level of the secondary output increases.

逆に、負荷電力が小さくなると、2次側出力の電圧レベルが上昇する。この場合、エラーアンプ、およびフォトカプラを介して2次側出力の電圧レベルが上昇したことを示すフィードバック信号が入力される。   Conversely, when the load power decreases, the voltage level of the secondary output increases. In this case, a feedback signal indicating that the voltage level of the secondary output has risen is input via the error amplifier and the photocoupler.

これにより、駆動信号コントローラは、スイッチング素子の駆動(オン)期間が短くなるようにオンデュティを制御したPWM(Pulse Width Modulation)信号を出力する。その結果、トランスに蓄えられるエネルギが小さくなり、2次側出力の電圧レベルが下降する。   Thus, the drive signal controller outputs a PWM (Pulse Width Modulation) signal in which the on-duty is controlled so that the drive (on) period of the switching element is shortened. As a result, the energy stored in the transformer is reduced, and the voltage level of the secondary output decreases.

なお、この種のスイッチング電源における電力効率化技術しては、軽負荷になるに連れて、1次巻線に断続的に直流電圧を供給するスイッチング素子のオフ期間が長くなるように制御することにより、軽負荷時におけるスイッチング素子の電力効率を改善するもの(例えば、特許文献1参照)や、スイッチ素子のオンオフにより生ずる電流の検出器の出力に、検出器の出力と所定の電圧との差からなる電流指令値の下限より低い電圧を印加するオフセット回路を備え、軽負荷及び無負荷時に低損失とするもの(特許文献2参照)などが知られている。   It should be noted that the power efficiency technology in this type of switching power supply is controlled so that the off period of the switching element that intermittently supplies a DC voltage to the primary winding becomes longer as the load becomes lighter. Therefore, the difference between the output of the detector and a predetermined voltage is added to the output of the detector that improves the power efficiency of the switching element at a light load (see, for example, Patent Document 1) There is known an offset circuit that applies a voltage lower than the lower limit of the current command value, and that has a low loss at light load and no load (see Patent Document 2).

特開2003−219639号公報JP 2003-219639 A 特開2004−357417号公報JP 2004-357417 A

ところが、上記のようなAC/DCコンバータにおける2次側出力電圧の制御技術では、次のような問題点があることが本発明者により見い出された。   However, the present inventors have found that the secondary side output voltage control technology in the AC / DC converter as described above has the following problems.

電源の損失には大きく分けて2つの損失がある。1つは、導通損と呼ばれるもので、スイッチング素子(MOSFET)のオン抵抗などのインピーダンスのあるところに電流が流れた際に生じる損失である。   There are two main types of power loss. One is a so-called conduction loss, which is a loss that occurs when a current flows through an impedance or other location of the switching element (MOSFET).

もう1つは、いわゆる、スイッチング損失と呼ばれる、スイッチング素子(MOSFET)のターンオン/ターンオフ時のゲート駆動電流やドレイン電圧とドレイン電流の変化に伴う損失である。   The other is so-called switching loss, which is loss associated with changes in gate drive current and drain voltage and drain current when the switching element (MOSFET) is turned on / off.

導通損は、各部品のインピーダンスに依存するので、許容される損失に見合う性能の部品選択をするより他はない。一方、スイッチング損失は、スイッチングを停止させる期間を長く設けるほど、要するに単位時間当たりのスイッチング回数が少ないほど損失が低くなる。   Since the conduction loss depends on the impedance of each component, there is no choice but to select a component with a performance commensurate with the allowable loss. On the other hand, the switching loss becomes lower as the period for stopping the switching is longer, that is, the smaller the number of times of switching per unit time is.

導通損は部品のインピーダンスに依存するので、各部品に電流が多く流れる重負荷で損失が多くなる。一方、スイッチング損失は単位時間当たりのスイッチング回数に依存するので、負荷条件に依存せずに一定の損失となる。   Since the conduction loss depends on the impedance of the component, the loss increases with a heavy load in which a large amount of current flows in each component. On the other hand, since the switching loss depends on the number of switchings per unit time, it becomes a constant loss without depending on the load condition.

そのため、軽負荷時では、全損失内でのスイッチング損失の割合が多くなり、重負荷時では導通損の割合が大きくなることが一般的に知られている。よって、AC/DCコンバータにおける高効率化を実現させるためには、スイッチング損失を低減させる必要がある。   For this reason, it is generally known that the switching loss ratio in the total loss increases at light loads, and the conduction loss ratio increases at heavy loads. Therefore, in order to realize high efficiency in the AC / DC converter, it is necessary to reduce the switching loss.

スイッチング損失を低減させるために、駆動信号コントローラは、軽負荷の検出を行い、軽負荷が検出されると、スイッチング素子を駆動するパルス信号を出力せず、スイッチング素子のスイッチングを停止させる制御を行っている。   In order to reduce switching loss, the drive signal controller detects a light load, and when a light load is detected, does not output a pulse signal for driving the switching element, and performs control to stop switching of the switching element. ing.

しかしながら、軽負荷の検出レベルは、駆動信号コントローラ内において予め設定されているので、簡単に軽負荷の検出レベルを変更することができないという問題がある。また、軽負荷の検出時において、スイッチング素子の駆動を停止させる期間も駆動信号コントローラに依存しており、この場合も、簡単にスイッチング素子の駆動停止期間を変更することができないという問題がある。   However, since the detection level of the light load is preset in the drive signal controller, there is a problem that the detection level of the light load cannot be easily changed. In addition, when a light load is detected, the period during which the driving of the switching element is stopped also depends on the drive signal controller. In this case as well, there is a problem that the switching stop period of the switching element cannot be easily changed.

これにより、電源装置に接続される負荷の大小などの仕様に応じた最適な軽負荷の検出レベルの設定やスイッチング素子の駆動停止期間の設定などを行うことが困難であり、電源変換効率を低下させてしまうことなる。   This makes it difficult to set the optimal light load detection level and switching element drive stop period according to specifications such as the size of the load connected to the power supply, reducing power conversion efficiency. I will let you.

また、負荷の大小などに応じて、軽負荷の検出レベルやスイッチング素子の駆動停止期間の設定などを変更する場合には、仕様の異なる電源装置毎にトランスのインダクタ値を調整などの様々な電源装置の設計変更が必要となってしまい、非常に多くの工数、コスト、および設計期間などがかかってしまう。   Also, when changing the light load detection level or switching element drive stop period setting according to the size of the load, various power supplies such as adjusting the transformer inductor value for each power supply with different specifications The design of the apparatus needs to be changed, which requires a great amount of man-hours, cost, and design period.

本発明の目的は、軽負荷の検出レベル、あるいはスイッチング素子におけるスイッチング停止期間を容易に変更し、軽負荷時における電源変換効率を向上させることのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of easily changing the detection level of a light load or the switching stop period in a switching element and improving the power conversion efficiency at the time of light load.

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、前述の目的を達成するために、交流の入力電源から直流の出力電源を生成する電源装置に設けられた半導体集積回路装置に出力端子を設け、その出力端子を介して流れる電流を制御することにより、軽負荷を検出する軽負荷検出レベル、あるいは軽負荷時のスイッチング素子のスイッチング停止期間を容易に変更することのできる仕組みを実現する。   That is, in order to achieve the above-described object, an output terminal is provided in a semiconductor integrated circuit device provided in a power supply device that generates a DC output power supply from an AC input power supply, and a current flowing through the output terminal is controlled. This realizes a mechanism capable of easily changing the light load detection level for detecting the light load or the switching stop period of the switching element at the time of the light load.

一実施の形態によれば、半導体集積回路装置は、交流の入力電源から直流の出力電源を生成する電源装置に設けられており、該半導体集積回路装置は、交流の入力電源から直流の出力電源を生成する電源装置に設けられたトランスをスイッチングするスイッチング素子の駆動制御を行うスイッチング制御回路と、電源装置に接続される負荷が軽負荷となったことを検出し、スイッチング素子のスイッチングを停止させるスイッチング停止制御回路とを有する。   According to one embodiment, the semiconductor integrated circuit device is provided in a power supply device that generates a DC output power supply from an AC input power supply, and the semiconductor integrated circuit device is connected to the DC output power supply from the AC input power supply. A switching control circuit that performs drive control of a switching element that switches a transformer provided in the power supply device that generates the power supply, and detects that the load connected to the power supply device has become a light load, and stops switching of the switching element A switching stop control circuit.

また、スイッチング停止制御回路は、調整信号の電流レベルに応じて可変される第1の基準電圧に基づいて、電源装置が軽負荷になったか否かを判定する。   Further, the switching stop control circuit determines whether or not the power supply device has become a light load based on the first reference voltage that is varied according to the current level of the adjustment signal.

さらに、本願のその他の発明の概要を簡単に示す。   Furthermore, the outline | summary of the other invention of this application is shown briefly.

他の実施の形態によれば、スイッチング停止制御回路は、電源装置が軽負荷になった際に、調整信号の電流レベルに応じて可変される第2の基準電圧に基づいて、スイッチング素子のスイッチング停止の期間を可変させる。   According to another embodiment, the switching stop control circuit switches the switching element based on the second reference voltage that is varied according to the current level of the adjustment signal when the power supply device is lightly loaded. Change the duration of the outage.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1)電源装置における設計を容易にすることができる。   (1) The design of the power supply device can be facilitated.

(2)また、軽負荷時における電力変換効率を向上させることができる。   (2) Moreover, the power conversion efficiency at the time of light load can be improved.

(3)軽負荷時におけるスイッチングロスを低減し、消費電力を低減させることができる。   (3) The switching loss at the time of light load can be reduced and the power consumption can be reduced.

本発明の実施の形態1による電源装置の一例を示す説明図である。It is explanatory drawing which shows an example of the power supply device by Embodiment 1 of this invention. 図1の電源装置に設けられた駆動信号コントローラの一例を示す説明図である。FIG. 2 is an explanatory diagram illustrating an example of a drive signal controller provided in the power supply device of FIG. 1. 図2の駆動信号コントローラにおける各部の信号タイミングを示すタイミングチャートである。3 is a timing chart showing signal timings of respective units in the drive signal controller of FIG. 2. 図2の駆動信号コントローラに設けられた軽負荷検出コンパレータにおけるしきい値電圧の設定例を示す説明図である。FIG. 3 is an explanatory diagram illustrating a setting example of a threshold voltage in a light load detection comparator provided in the drive signal controller of FIG. 2. 本発明の実施の形態2による電力変換装置に設けられた駆動信号コントローラの一例を示す説明図である。It is explanatory drawing which shows an example of the drive signal controller provided in the power converter device by Embodiment 2 of this invention. 本発明の実施の形態3による電源装置の一例を示す説明図である。It is explanatory drawing which shows an example of the power supply device by Embodiment 3 of this invention.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

(実施の形態1)
図1は、本発明の実施の形態1による電源装置の一例を示す説明図、図2は、図1の電源装置に設けられた駆動信号コントローラの一例を示す説明図、図3は、図2の駆動信号コントローラにおける各部の信号タイミングを示すタイミングチャート、図4は、図2の駆動信号コントローラに設けられた軽負荷検出コンパレータにおけるしきい値電圧の設定例を示す説明図である。
(Embodiment 1)
FIG. 1 is an explanatory diagram showing an example of a power supply device according to Embodiment 1 of the present invention, FIG. 2 is an explanatory diagram showing an example of a drive signal controller provided in the power supply device of FIG. 1, and FIG. FIG. 4 is an explanatory diagram showing an example of setting a threshold voltage in a light load detection comparator provided in the drive signal controller of FIG. 2.

〈実施の形態の概要〉
本実施の形態の第1の概要は、交流の入力電源から直流の出力電源を生成する電源装置(電源装置1)に設けられた半導体集積回路装置(駆動信号コントローラ10)からなる。
<Outline of the embodiment>
The first outline of the present embodiment includes a semiconductor integrated circuit device (drive signal controller 10) provided in a power supply device (power supply device 1) that generates a DC output power supply from an AC input power supply.

半導体集積回路装置は、トランスをスイッチングするスイッチング素子(トランジスタ11)の駆動制御を行うスイッチング制御回路(PWM制御回路10a)と、電源装置に接続される負荷が軽負荷となったことを検出し、スイッチング素子のスイッチングを停止させるスイッチング停止制御回路(スイッチング停止制御回路10b)とを有する。   The semiconductor integrated circuit device detects a switching control circuit (PWM control circuit 10a) that controls driving of a switching element (transistor 11) that switches a transformer, and that a load connected to the power supply device is a light load, A switching stop control circuit (switching stop control circuit 10b) for stopping switching of the switching element.

また、スイッチング停止制御回路は、調整信号の電流レベルに応じて可変される第1の基準電圧(軽負荷検出レベル)に基づいて、電源装置が軽負荷になったか否かを判定する。   In addition, the switching stop control circuit determines whether or not the power supply device has become lightly loaded based on a first reference voltage (light load detection level) that is varied according to the current level of the adjustment signal.

さらに、本実施の形態の第1の概要は、交流の入力電源から直流の出力電源を生成する電源装置(電源装置1)に設けられた半導体集積回路装置(駆動信号コントローラ10)からなり、交流の入力電源から直流の出力電源を生成する電源装置(電源装置1)に設けられたトランスをスイッチングするスイッチング素子(トランジスタ11)の駆動制御を行うスイッチング制御回路(PWM制御回路10a)と、電源装置に接続される負荷が軽負荷となったことを検出し、スイッチング素子のスイッチングを停止させるスイッチング停止制御回路(スイッチング停止制御回路10b)とを有する。   Further, the first outline of the present embodiment is composed of a semiconductor integrated circuit device (drive signal controller 10) provided in a power supply device (power supply device 1) that generates a DC output power supply from an AC input power supply. A switching control circuit (PWM control circuit 10a) for controlling driving of a switching element (transistor 11) for switching a transformer provided in a power supply device (power supply device 1) that generates a DC output power supply from the input power supply of the power supply, and a power supply device And a switching stop control circuit (switching stop control circuit 10b) for detecting that the load connected to is a light load and stopping switching of the switching element.

そして、スイッチング停止制御回路は、電源装置が軽負荷になった際に、調整信号の電流レベルに応じて可変される第2の基準電圧に基づいて、スイッチング素子のスイッチング停止の期間を可変させる。   The switching stop control circuit changes the switching stop period of the switching element based on the second reference voltage that is changed according to the current level of the adjustment signal when the power supply device is lightly loaded.

以下、上記した概要に基づいて、実施の形態を詳細に説明する。   Hereinafter, the embodiment will be described in detail based on the above-described outline.

〈電源装置の構成〉
本実施の形態1において、電源装置1は、例えば、パーソナルコンピュータなどに電源電圧を供給する電源装置であり、フライバック方式のAC/DCコンバータからなる。電源装置1は、図1に示すように、全波整流回路2、コンデンサ3,4、抵抗5〜9、駆動信号コントローラ10、トランジスタ11、ダイオード12、エラーアンプ13、フォトカプラ14、およびトランス15から構成されている。
<Configuration of power supply>
In the first embodiment, the power supply device 1 is a power supply device that supplies a power supply voltage to, for example, a personal computer, and includes a flyback AC / DC converter. As shown in FIG. 1, the power supply device 1 includes a full-wave rectifier circuit 2, capacitors 3 and 4, resistors 5 to 9, a drive signal controller 10, a transistor 11, a diode 12, an error amplifier 13, a photocoupler 14, and a transformer 15. It is composed of

全波整流回路2は、たとえば、4個のダイオードを用いたブリッジ回路によって構成されており、2つの入力部に商用電源などの交流電源ACが入力されるようにそれぞれ接続されている。入力された交流電源ACは、全波整流回路2によって全波整流される。   The full-wave rectifier circuit 2 is configured by, for example, a bridge circuit using four diodes, and is connected so that an AC power source AC such as a commercial power source is input to two input units. The input AC power supply AC is full-wave rectified by the full-wave rectifier circuit 2.

全波整流回路2の出力側の一方の端子には、コンデンサ3の一方の接続部、およびトランス15の1次巻き線の一方の端部がそれぞれ接続されている。コンデンサ3の他方の接続部には、全波整流回路2の他方の接続部(基準電位VSS)が接続されている。   One terminal on the output side of the full-wave rectifier circuit 2 is connected to one connection portion of the capacitor 3 and one end portion of the primary winding of the transformer 15. The other connection portion (reference potential VSS) of the full-wave rectifier circuit 2 is connected to the other connection portion of the capacitor 3.

また、コンデンサ3の他方の接続部には、後述する基準電圧設定用の抵抗5の一方の接続部が接続されており、該抵抗5の他方の接続部には、駆動信号コントローラ10の調整信号端子adjが接続されている。コンデンサ3は、例えば、電解コンデンサからなり、全波整流回路2によって全波整流された電圧信号を平滑化する。   The other connection portion of the capacitor 3 is connected to one connection portion of a resistor 5 for setting a reference voltage, which will be described later. The adjustment signal of the drive signal controller 10 is connected to the other connection portion of the resistor 5. Terminal adj is connected. The capacitor 3 is composed of, for example, an electrolytic capacitor, and smoothes the voltage signal that has been full-wave rectified by the full-wave rectifier circuit 2.

トランス15の1次巻き線の他方の端部には、トランジスタ11の一方の接続部が接続されており、該トランジスタ11の他方の接続部には、駆動信号コントローラ10のモニタ電圧端子CS、および抵抗6の一方の接続部がそれぞれ接続されている。抵抗6の他方の接続部には、基準電位VSSが接続されている。   One end of the transistor 11 is connected to the other end of the primary winding of the transformer 15, and the other end of the transistor 11 is connected to the monitor voltage terminal CS of the drive signal controller 10, and One connection portion of the resistor 6 is connected to each other. A reference potential VSS is connected to the other connection portion of the resistor 6.

トランジスタ11は、例えば、NチャネルMOS−FET(Field Effect Transistor)などからなる。トランジスタ11は、駆動信号コントローラ10の信号端子GDから出力される駆動信号に基づいてスイッチングを行い、トランス15の1次巻き線を駆動する。   The transistor 11 is composed of, for example, an N channel MOS-FET (Field Effect Transistor). The transistor 11 performs switching based on the drive signal output from the signal terminal GD of the drive signal controller 10 to drive the primary winding of the transformer 15.

また、フォトカプラ14を構成するフォトトランジスタの一方の接続部には、駆動信号コントローラ10のフィードバック端子FBが接続されており、フォトトランジスタの他方の接続部には、基準電位VSSが接続されている。   The feedback terminal FB of the drive signal controller 10 is connected to one connection part of the phototransistor constituting the photocoupler 14, and the reference potential VSS is connected to the other connection part of the phototransistor. .

トランス15の2次巻き線の一方の端部には、ダイオード12のアノードが接続されており、該ダイオード12のカソードには、コンデンサ4の一方の接続部、抵抗7の一方の接続部、抵抗8の一方の接続部、ならびにフォトカプラ14を構成するフォトダイオードのカソードがそれぞれ接続されている。   The anode of the diode 12 is connected to one end of the secondary winding of the transformer 15, and one connection of the capacitor 4, one connection of the resistor 7, and the resistance are connected to the cathode of the diode 12. 8 and a cathode of a photodiode constituting the photocoupler 14 are connected to each other.

ダイオード12は、トランス15の2次側に伝達されたエネルギを整流する。コンデンサ4は、例えば、電解コンデンサなどからなり、ダイオード12によって整流された電源電圧を平滑化する。平滑化された電源は、電源装置1の出力電圧Voutとして出力される。   The diode 12 rectifies the energy transmitted to the secondary side of the transformer 15. The capacitor 4 is made of, for example, an electrolytic capacitor, and smoothes the power supply voltage rectified by the diode 12. The smoothed power supply is output as the output voltage Vout of the power supply device 1.

フォトカプラ14を構成するフォトトランジスタのアノード、および抵抗7の他方の接続部には、エラーアンプ13の出力部が接続されている。このエラーアンプ13の負(−)側入力端子には、抵抗8の他方の接続部が接続されており、該エラーアンプ13の正(+)側入力端子には、基準電圧Vrefが入力されている。   The output part of the error amplifier 13 is connected to the anode of the phototransistor constituting the photocoupler 14 and the other connection part of the resistor 7. The other connection portion of the resistor 8 is connected to the negative (−) side input terminal of the error amplifier 13, and the reference voltage Vref is input to the positive (+) side input terminal of the error amplifier 13. Yes.

エラーアンプ13の負(−)側入力端子と抵抗8との接続部には、抵抗9の一方の接続部が接続されている。また、コンデンサ4の一方の接続部、および抵抗9の他方の接続部には、トランス15の2次巻き線の他方の端部(基準電位GND)が接続されている。   One connection portion of the resistor 9 is connected to a connection portion between the negative (−) side input terminal of the error amplifier 13 and the resistor 8. The other end (reference potential GND) of the secondary winding of the transformer 15 is connected to one connection portion of the capacitor 4 and the other connection portion of the resistor 9.

駆動信号コントローラ10は、例えば、1つの半導体集積回路装置からなり、トランジスタ11を駆動する駆動信号を生成し、信号端子GDから出力する。信号端子GDから出力される駆動信号はPWM信号であり、フィードバック端子FBに入力されるフィードバック信号に基づいてオンデュティ(On Duty)を長くしたり、短くしたりしてトランジスタ11のオン時間を制御する。   The drive signal controller 10 includes, for example, one semiconductor integrated circuit device, generates a drive signal for driving the transistor 11, and outputs the drive signal from the signal terminal GD. The drive signal output from the signal terminal GD is a PWM signal, and the ON time of the transistor 11 is controlled by increasing or decreasing the ON duty based on the feedback signal input to the feedback terminal FB. .

〈駆動信号コントローラの構成〉
駆動信号コントローラ10は、図2に示すように、PWM制御回路10aとスイッチング停止期間制御回路10bとから構成されている。PWM制御回路10aは、トランジスタ11を駆動する駆動信号(PWM信号)を生成し、信号端子GDから出力する。
<Configuration of drive signal controller>
As shown in FIG. 2, the drive signal controller 10 includes a PWM control circuit 10a and a switching stop period control circuit 10b. The PWM control circuit 10a generates a drive signal (PWM signal) for driving the transistor 11 and outputs it from the signal terminal GD.

このPWM制御回路10aは、フィードバック端子FBを介して入力されるフィードバック信号に基づいて、トランジスタ11のオン時間を制御する。スイッチング停止期間制御回路10bは、電源装置1の負荷が軽負荷となったことを検出し、トランジスタ11のスイッチング停止期間を設定する。   The PWM control circuit 10a controls the on time of the transistor 11 based on a feedback signal input via the feedback terminal FB. The switching stop period control circuit 10b detects that the load of the power supply device 1 is light, and sets the switching stop period of the transistor 11.

電源装置の軽負荷とは、例えば、電源装置1の最大負荷電力(電流)に対して、25%以下程度の負荷電力となった状態を軽負荷という。しかし、この軽負荷の状態は、電源装置の仕様や接続される負荷などによっても異なる。   The light load of the power supply device is, for example, a state where the load power is about 25% or less with respect to the maximum load power (current) of the power supply device 1. However, the light load state varies depending on the specifications of the power supply device and the connected load.

また、軽負荷の検出レベル、およびトランジスタ11のスイッチング停止期間は、駆動信号コントローラ10に外部接続された抵抗5によって任意に設定される。   The light load detection level and the switching stop period of the transistor 11 are arbitrarily set by the resistor 5 externally connected to the drive signal controller 10.

PWM制御回路10aは、フリップフロップFF1、論理和回路OR1、およびインバータIv1から構成されている。スイッチング停止期間制御回路10bは、バッファB1、トランジスタQ1〜Q5、コンパレータOP1、軽負荷検出コンパレータOP2、および抵抗R1,R2から構成されている。トランジスタQ1〜Q5は、例えば、PチャネルMOSからなる。   The PWM control circuit 10a includes a flip-flop FF1, an OR circuit OR1, and an inverter Iv1. The switching stop period control circuit 10b includes a buffer B1, transistors Q1 to Q5, a comparator OP1, a light load detection comparator OP2, and resistors R1 and R2. Transistors Q1-Q5 are made of, for example, a P-channel MOS.

フリップフロップFF1のセット端子Sには、内部クロック信号CLKが入力されるように接続されており、該フリップフロップFF1のリセット端子Rには、論理和回路OR1の出力部が接続されている。   The set terminal S of the flip-flop FF1 is connected so as to receive the internal clock signal CLK, and the output terminal of the OR circuit OR1 is connected to the reset terminal R of the flip-flop FF1.

そして、フリップフロップFF1の出力端子Qには、信号端子GDが接続されており、該信号端子GDから駆動信号が出力される。論理和回路OR1の一方の入力部には、インバータIv1の出力部が接続されており、該論理和回路OR1の他方の入力部には、コンパレータOP1の出力部が接続されている。   The signal terminal GD is connected to the output terminal Q of the flip-flop FF1, and a drive signal is output from the signal terminal GD. The output part of the inverter Iv1 is connected to one input part of the OR circuit OR1, and the output part of the comparator OP1 is connected to the other input part of the OR circuit OR1.

コンパレータOP1の正(+)側入力端子には、レベルシフト電源Vls1を介してモニタ電圧端子CSが接続されている。モニタ電圧端子CSには、トランジスタ11がオンすることで流れたソース電流が抵抗6によって電圧に変換された信号が入力される。   The monitor voltage terminal CS is connected to the positive (+) side input terminal of the comparator OP1 via the level shift power supply Vls1. A signal obtained by converting the source current that flows when the transistor 11 is turned into a voltage by the resistor 6 is input to the monitor voltage terminal CS.

また、スイッチング停止期間制御回路10bにおいて、バッファB1の正(+)側入力端子には、基準電圧Vref1が入力されるように接続されている。トランジスタQ2〜Q4の一方の接続部、および抵抗R1の一方の接続部には、内部電源電圧VDDがそれぞれ供給されており、トランジスタQ2〜Q4によってカレントミラー回路が構成されている。   In the switching stop period control circuit 10b, the positive (+) input terminal of the buffer B1 is connected so that the reference voltage Vref1 is input. The internal power supply voltage VDD is supplied to one connection portion of the transistors Q2 to Q4 and one connection portion of the resistor R1, and a current mirror circuit is configured by the transistors Q2 to Q4.

トランジスタQ2の他方の接続部には、トランジスタQ2〜Q4のゲート、およびトランジスタQ1の一方の接続部がそれぞれ接続されている。トランジスタQ1の他方の接続部には、バッファB1の負(−)側入力端子、および調整信号端子adjがそれぞれ接続されている。   The other connection portion of the transistor Q2 is connected to the gates of the transistors Q2 to Q4 and one connection portion of the transistor Q1. The other connection portion of the transistor Q1 is connected to the negative (−) side input terminal of the buffer B1 and the adjustment signal terminal adj.

トランジスタQ3の他方の接続部には、トランジスタQ5の一方の接続部が接続されており、該トランジスタQ5のゲートには、軽負荷検出コンパレータOP2の出力部、ならびにインバータIv1の入力部がそれぞれ接続されている。   One connection portion of the transistor Q5 is connected to the other connection portion of the transistor Q3, and the output portion of the light load detection comparator OP2 and the input portion of the inverter Iv1 are connected to the gate of the transistor Q5, respectively. ing.

軽負荷検出コンパレータOP2の負(−)側入力端子には、コンパレータOP1の負(−)側入力端子、抵抗R1の他方の接続部、ならびにフィードバック端子FBがそれぞれ接続されている。   The negative (−) side input terminal of the light load detection comparator OP2 is connected to the negative (−) side input terminal of the comparator OP1, the other connection portion of the resistor R1, and the feedback terminal FB.

軽負荷検出コンパレータOP2は、正(+)側入力端子に入力される基準電圧と負(−)側入力端子に入力されるフィードバック端子FBに印加される電圧レベルVFBとを比較し、基準電圧よりも電圧レベルVFBが低くなると、軽負荷であると判断し、軽負荷検出信号を出力する。   The light load detection comparator OP2 compares the reference voltage input to the positive (+) side input terminal with the voltage level VFB applied to the feedback terminal FB input to the negative (−) side input terminal, and based on the reference voltage. If the voltage level VFB is low, it is determined that the load is light, and a light load detection signal is output.

トランジスタQ4の他方の接続部には、軽負荷検出コンパレータOP2の正(+)側入力端子、および抵抗R2の一方の接続部がそれぞれ接続されている。抵抗R2の他方の接続部には、基準電位VSSが接続されている。   The other connection portion of the transistor Q4 is connected to the positive (+) side input terminal of the light load detection comparator OP2 and one connection portion of the resistor R2. A reference potential VSS is connected to the other connection portion of the resistor R2.

〈駆動信号コントローラの動作〉
次に、軽負荷時における駆動信号コントローラ10の動作の一例について説明する。
<Operation of drive signal controller>
Next, an example of the operation of the drive signal controller 10 at a light load will be described.

図3は、軽負荷時における駆動信号コントローラ10の各部の信号タイミングを示すタイミングチャートである。図3においては、上方から下方にかけて、内部動作クロック信号CLK、信号端子GDから出力される駆動信号、コンパレータOP1に入力される電圧レベルVFBとモニタ電圧端子CSに入力された電圧にレベルシフト電源Vls1の電圧を合わせた電圧、モニタ電圧端子CSに入力された電圧VCS、トランジスタQ5のゲート電圧、およびトランス15の2次側出力電圧Voutの信号タイミングをそれぞれ示している。   FIG. 3 is a timing chart showing signal timing of each part of the drive signal controller 10 at light load. In FIG. 3, from the top to the bottom, the internal operation clock signal CLK, the drive signal output from the signal terminal GD, the voltage level VFB input to the comparator OP1, and the voltage input to the monitor voltage terminal CS are level-shifted power supply Vls1. , The voltage VCS input to the monitor voltage terminal CS, the gate voltage of the transistor Q5, and the signal timing of the secondary output voltage Vout of the transformer 15 are shown.

前述したように、駆動信号コントローラ10には、軽負荷検出レベルを設定する調整信号端子adjが設けられている。この調整信号端子adjは、定電圧出力端子となっており、対基準電位VSSに抵抗5を接続することで、駆動信号コントローラ10内部に定電流を発生させる。この定電流は、軽負荷検出レベルを決定するI2(図2、トランジスタQ4に流れる電流)と軽負荷を検出するとスイッチングをオフするヒステリシス電流I1(図2、トランジスタQ3に流れる電流)である。   As described above, the drive signal controller 10 is provided with the adjustment signal terminal adj for setting the light load detection level. The adjustment signal terminal adj is a constant voltage output terminal, and a constant current is generated inside the drive signal controller 10 by connecting the resistor 5 to the reference potential VSS. This constant current is I2 (FIG. 2, current flowing through the transistor Q4) that determines the light load detection level and hysteresis current I1 (current flowing through the transistor Q3) that turns off switching when a light load is detected.

調整信号端子adjを設けることによって、軽負荷を検出する軽負荷検出コンパレータOP2の基準電圧を容易に設定変更することが可能となる。   By providing the adjustment signal terminal adj, it is possible to easily change the setting of the reference voltage of the light load detection comparator OP2 that detects the light load.

電流I2は、調整信号端子adjに接続された抵抗5によって決定され、この抵抗5の抵抗値を変更することにより、軽負荷を検出する軽負荷検出コンパレータOP2の基準電圧である「I2×R2」を容易に設定変更することができる。   The current I2 is determined by the resistor 5 connected to the adjustment signal terminal adj, and “I2 × R2” that is a reference voltage of the light load detection comparator OP2 that detects a light load by changing the resistance value of the resistor 5. Can be easily changed.

エラーアンプ13は、正(+)側入力端子と負(−)側入力端子とが同電位になるように動作し、例えば、負(−)側入力端子の電位が正(+)側入力端子の電位に対して高い場合、エラーアンプ13の出力は、電流を多く引き抜く動作を行い、逆に、負(−)側入力端子の電位が正(+)側入力端子の電位よりも低いと、該エラーアンプ13の出力は、電流を引き抜かなくなる。   The error amplifier 13 operates so that the positive (+) side input terminal and the negative (−) side input terminal have the same potential. For example, the potential of the negative (−) side input terminal is the positive (+) side input terminal. If the potential of the negative (−) side input terminal is lower than the potential of the positive (+) side input terminal, the output of the error amplifier 13 performs an operation of drawing a large amount of current. The output of the error amplifier 13 does not draw current.

負荷電力が小さくなると、2次側出力電圧レベルが上昇する。それによって、エラーアンプ13の負(−)側入力端子の電圧レベルが上昇し、フォトカプラ14のフォトダイオードをオンさせる。そして、フォトカプラ14のフォトトランジスタが動作することにより、フィードバック端子FBに印加される電圧レベルVFBが下降する。   As the load power decreases, the secondary output voltage level increases. As a result, the voltage level of the negative (−) side input terminal of the error amplifier 13 rises, and the photodiode of the photocoupler 14 is turned on. Then, when the phototransistor of the photocoupler 14 operates, the voltage level VFB applied to the feedback terminal FB decreases.

フィードバック端子FBの電圧レベルVFBが「抵抗R2の抵抗値×電流I2」以下となると、軽負荷検出コンパレータOP2は、トランジスタQ5をオフさせることにより、フィードバック端子FBの電圧レベルVFBを低下させ、再び電圧レベルVFBが「抵抗R2の抵抗値×電流I2」よりも高くなるまでの期間、信号端子GDから出力される駆動信号を停止させる。   When the voltage level VFB of the feedback terminal FB becomes equal to or less than “resistance value of the resistor R2 × current I2”, the light load detection comparator OP2 turns off the transistor Q5 to lower the voltage level VFB of the feedback terminal FB, and the voltage again. The drive signal output from the signal terminal GD is stopped for a period until the level VFB becomes higher than “resistance value of the resistor R2 × current I2”.

これにより、トランジスタ11は停止状態となり、トランス15に蓄えられるエネルギが小さくなり、2次側の出力電圧Voutが下降する。   Thereby, the transistor 11 is stopped, energy stored in the transformer 15 is reduced, and the output voltage Vout on the secondary side decreases.

フォトカプラ14のフォトトランジスタに流れる電流は、トランジスタQ5がオフする直前まで、トランジスタQ5を介して流れる電流(電流I1と抵抗R1を流れる電流)となる。   The current flowing through the phototransistor of the photocoupler 14 becomes a current flowing through the transistor Q5 (current flowing through the current I1 and the resistor R1) until just before the transistor Q5 is turned off.

それが、トランジスタQ5がオフすると、電流I1分は抵抗R1によって供給することとなり、フィードバック端子FBの電圧レベルVFBは、トランジスタQ5がオンしていた時の電圧値に対して、「抵抗R1の抵抗値×電流I1」分低下させることができる。   When the transistor Q5 is turned off, the current I1 is supplied by the resistor R1, and the voltage level VFB of the feedback terminal FB is “the resistance of the resistor R1 relative to the voltage value when the transistor Q5 is turned on. Value × current I1 ”.

この「抵抗R1の抵抗値×電流I1」の電圧がヒステリシス電圧となり、抵抗5の抵抗値によって任意に設定することができる。電流I1を大きくすることで、ヒステリシス電圧を大きくすることが可能となり、信号端子GDから出力される駆動信号が停止する期間、つまりフィードバック端子FBの電圧レベルVFB<レベルシフト電圧Vls1の期間を大きくとることができ、軽負荷時における電源装置1の効率改善を行うことができる。   The voltage of “resistance value of resistor R1 × current I1” becomes a hysteresis voltage, and can be arbitrarily set according to the resistance value of resistor 5. By increasing the current I1, the hysteresis voltage can be increased, and the period during which the drive signal output from the signal terminal GD is stopped, that is, the period of the voltage level VFB of the feedback terminal FB <the level shift voltage Vls1 is increased. Thus, the efficiency of the power supply device 1 at the time of light load can be improved.

〈スイッチング停止期間制御回路10bの作用〉
次に、駆動信号コントローラ10に設けられたスイッチング停止期間制御回路10bの作用について詳しく説明する。
<Operation of Switching Stop Period Control Circuit 10b>
Next, the operation of the switching stop period control circuit 10b provided in the drive signal controller 10 will be described in detail.

駆動信号コントローラ10の調整信号端子adjには、バッファB1によって基準電圧Vref1が出力される。この調整信号端子adjには抵抗5が接続されており、トランジスタQ1のドレイン電流が略一定の電流となる。   The reference voltage Vref1 is output from the buffer B1 to the adjustment signal terminal adj of the drive signal controller 10. A resistor 5 is connected to the adjustment signal terminal adj, and the drain current of the transistor Q1 becomes a substantially constant current.

この電流は、トランジスタQ2とトランジスタQ3、およびトランジスタQ4によって構成されたカレントミラー回路によってミラー電流が生成される。そのため、トランジスタQ2に流れる電流、トランジスタQ3に流れる電流I1、トランジスタQ4に流れる電流I2が比例関係となる。   As this current, a mirror current is generated by a current mirror circuit constituted by the transistors Q2, Q3, and Q4. Therefore, the current flowing through the transistor Q2, the current I1 flowing through the transistor Q3, and the current I2 flowing through the transistor Q4 are in a proportional relationship.

先に述べたように、電源装置1は、2次側の出力電圧Voutが略一定になるように、エラーアンプ13によって出力電圧Voutの誤差電圧を検出し、この検出結果に基づいてフォトカプラ14をオンさせることによって比例関係の電流が、フィードバック端子FBに印加される電圧レベルVFBを制御することにより、信号端子GDから出力される駆動信号のパルス幅を調整し、出力電圧Voutが略一定になるように制御している。   As described above, the power supply device 1 detects the error voltage of the output voltage Vout by the error amplifier 13 so that the output voltage Vout on the secondary side becomes substantially constant, and the photocoupler 14 is based on the detection result. Is turned on, the proportional current controls the voltage level VFB applied to the feedback terminal FB, the pulse width of the drive signal output from the signal terminal GD is adjusted, and the output voltage Vout becomes substantially constant. It is controlled to become.

負荷が変化しても、出力電圧Voutが略一定になるように、フォトカプラ14に流れる電流を調整して制御しており、負荷が一定であればフォトカプラ14に流れる電流は略一定である。   Even if the load changes, the current flowing through the photocoupler 14 is adjusted and controlled so that the output voltage Vout is substantially constant. If the load is constant, the current flowing through the photocoupler 14 is substantially constant. .

このため、フィードバック端子FBの電圧レベルVFBが軽負荷レベルとなった時、つまり、電圧レベルVFBがトランジスタQ4に流れる電流I2が抵抗R2を流れることによって発生する電圧以下となると、軽負荷検出コンパレータOP2は、トランジスタQ5をオフさせる。   Therefore, when the voltage level VFB of the feedback terminal FB becomes a light load level, that is, when the voltage level VFB becomes equal to or lower than the voltage generated by the current I2 flowing through the transistor Q4 flowing through the resistor R2, the light load detection comparator OP2 Turns off transistor Q5.

トランジスタQ5がオフとなると、トランジスタQ3を流れる電流I1がフィードバック端子FBに供給されなくなる。一方、トランジスタQ5がオフとなっても、フォトカプラ14は出力電圧Voutが略一定になるために必要な電流を流すため、トランジスタQ5がオフすることによって流れなくなった電流I1は抵抗R1から補われる。   When the transistor Q5 is turned off, the current I1 flowing through the transistor Q3 is not supplied to the feedback terminal FB. On the other hand, even when the transistor Q5 is turned off, the photocoupler 14 passes a current necessary for the output voltage Vout to be substantially constant. Therefore, the current I1 that has stopped flowing when the transistor Q5 is turned off is compensated by the resistor R1. .

よって、抵抗R1における電圧降下は、「電流I1×抵抗R1の抵抗値」分大きくなり、フィードバック端子FBの電圧レベルVFBは、抵抗R1が接続されている電源電圧が略一定であるので、「抵抗R2の抵抗値×電流I2−抵抗R2の抵抗値×電流I1」となる。   Therefore, the voltage drop in the resistor R1 increases by “current I1 × resistance value of the resistor R1”, and the voltage level VFB of the feedback terminal FB is substantially constant because the power supply voltage to which the resistor R1 is connected is substantially constant. R2 resistance value × current I2−resistance R2 resistance value × current I1 ”.

この抵抗R1によって増加した電圧降下量「抵抗R1の抵抗値×電流I1」がトランジスタ11のスイッチングオフ期間を調整するヒステリシス電圧となる。例えば、駆動信号コントローラ10の調整信号端子adjに接続される抵抗5の抵抗値を小さくすると、トランジスタQ3に流れる電流I1が大きくなり、抵抗R1における電圧降下は大きくなる。   The voltage drop amount “resistance value of resistor R1 × current I1” increased by the resistor R1 becomes a hysteresis voltage for adjusting the switching-off period of the transistor 11. For example, when the resistance value of the resistor 5 connected to the adjustment signal terminal adj of the drive signal controller 10 is decreased, the current I1 flowing through the transistor Q3 increases, and the voltage drop at the resistor R1 increases.

つまり、ヒステリシス電圧が大きくなるので、トランジスタ11のスイッチングオフ期間を長くすることができる。それによって、スイッチング損失を改善することができる。   That is, since the hysteresis voltage is increased, the switching off period of the transistor 11 can be extended. Thereby, switching loss can be improved.

ただし、トランジスタ11のスイッチングオフ期間を長くなることによって、2次側の出力電圧Voutのリップルは大きくなる。軽負荷での2次側の出力電圧Voutのリップル電圧を抑えたい場合は、抵抗5を除去することによって、軽負荷検出コンパレータOP2の軽負荷検出機能を停止させることができる。その結果、軽負荷機能なし状態と同等のリップル電圧まで改善することができる。   However, the ripple of the output voltage Vout on the secondary side increases by increasing the switching off period of the transistor 11. When it is desired to suppress the ripple voltage of the secondary output voltage Vout at a light load, the light load detection function of the light load detection comparator OP2 can be stopped by removing the resistor 5. As a result, the ripple voltage can be improved to the same level as in the state without the light load function.

逆に、調整信号端子adjに接続される抵抗5の抵抗値を大きくすると、トランジスタQ3に流れる電流I1が小さくなり、抵抗R1における電圧降下が小さくなる。よって、ヒステリシス電圧が小さくなるので、トランジスタ11のスイッチングオフ期間が短くなる。トランジスタ11のスイッチングオフ期間が短くなることによって、2次側の出力電圧Voutのリップル電圧を改善させることができる。   Conversely, when the resistance value of the resistor 5 connected to the adjustment signal terminal adj is increased, the current I1 flowing through the transistor Q3 is decreased, and the voltage drop in the resistor R1 is decreased. Therefore, since the hysteresis voltage is reduced, the switching off period of the transistor 11 is shortened. By shortening the switching-off period of the transistor 11, the ripple voltage of the output voltage Vout on the secondary side can be improved.

よって、電源装置1において、スイッチング損失を低減させ、高効率化を優先させたい場合には、抵抗5の抵抗値を小さく設定することにより、実現することができる。上述したように、抵抗5の抵抗値を小さくすることにより、ヒステリシス電圧が大きくなってトランジスタ11のスイッチングオフ期間が長くなるからである。   Therefore, in the power supply device 1, when it is desired to reduce the switching loss and prioritize higher efficiency, it can be realized by setting the resistance value of the resistor 5 small. This is because, as described above, by reducing the resistance value of the resistor 5, the hysteresis voltage increases and the switching off period of the transistor 11 increases.

一方、電源装置1において、軽負荷の検出レベルを変更させたい場合には、抵抗5を所望の抵抗値に設定する。抵抗5の抵抗値を変更することよって、トランジスタQ4にて生成されたミラー電流である電流I2が調整され、軽負荷検出コンパレータOP2の基準電圧を変更することができる。   On the other hand, when it is desired to change the light load detection level in the power supply device 1, the resistor 5 is set to a desired resistance value. By changing the resistance value of the resistor 5, the current I2, which is a mirror current generated by the transistor Q4, is adjusted, and the reference voltage of the light load detection comparator OP2 can be changed.

軽負荷検出コンパレータOP2の基準電圧は、電流I2が抵抗R2を流れることで発生する電圧降下、つまり、「抵抗R2の抵抗値×電流I1」となる。抵抗5の抵抗値を小さくすることによって電流I2は大きくなり、軽負荷検出レベルが高くなり、逆に、抵抗5の抵抗値を大きくした場合は、電流I2が小さくなり、軽負荷検出レベルが低くなる。   The reference voltage of the light load detection comparator OP2 is a voltage drop generated when the current I2 flows through the resistor R2, that is, “resistance value of the resistor R2 × current I1”. Decreasing the resistance value of the resistor 5 increases the current I2 and increases the light load detection level. Conversely, if the resistance value of the resistor 5 is increased, the current I2 decreases and the light load detection level decreases. Become.

これにより、仕様の異なる電源装置であっても、軽負荷レベルを抵抗5の抵抗値の変更のみで容易に決定することができ、電源装置1の設定容易化を実現することができる。   Thereby, even if it is a power supply device from which a specification differs, a light load level can be determined easily only by changing the resistance value of the resistor 5, and the setting of the power supply device 1 can be facilitated.

〈軽負荷検出レベルを設定するしきい値の設定例〉
図4は、軽負荷検出コンパレータOP2におけるしきい値電圧の設定例を示す説明図である。
<Example of threshold setting for setting the light load detection level>
FIG. 4 is an explanatory diagram showing a setting example of the threshold voltage in the light load detection comparator OP2.

電源装置1の高効率を重視する場合には、軽負荷検出コンパレータOP2の基準電圧をレベルシフト電源Vls1よりも十分高く(抵抗5の抵抗値を小さく)することによって、軽負荷検出レベルを高く(例えば、電源装置1の最大負荷電力(電流)に対して、25%以下程度)し、トランジスタ11のスイッチング損失を低減させる。   When importance is attached to the high efficiency of the power supply device 1, the light load detection level is increased by making the reference voltage of the light load detection comparator OP2 sufficiently higher than the level shift power supply Vls1 (the resistance value of the resistor 5 is reduced) ( For example, the switching load of the transistor 11 is reduced by reducing the maximum load power (current) of the power supply device 1 to about 25% or less.

また、電源装置1のリップル電圧を抑制したい場合には、軽負荷検出コンパレータOP2の基準電圧をレベルシフト電源Vls1よりも十分低く(抵抗5の抵抗値を大きく)することによって軽負荷検出レベルを低く(例えば、電源装置1の最大負荷電力(電流)に対して、20%以下程度)し、トランジスタ11のスイッチング停止を遅らせる。   When the ripple voltage of the power supply device 1 is to be suppressed, the light load detection level is lowered by making the reference voltage of the light load detection comparator OP2 sufficiently lower than the level shift power supply Vls1 (increasing the resistance value of the resistor 5). (For example, about 20% or less with respect to the maximum load power (current) of the power supply device 1), the switching stop of the transistor 11 is delayed.

さらに、電源装置1の高効率とリップル電圧の抑制を両立させたい場合には、軽負荷検出コンパレータOP2の基準電圧をレベルシフト電源Vls1よりも少し高い(抵抗5の抵抗値を小さく)程度とする。   Furthermore, in order to achieve both high efficiency of the power supply device 1 and suppression of the ripple voltage, the reference voltage of the light load detection comparator OP2 is set slightly higher than the level shift power supply Vls1 (the resistance value of the resistor 5 is reduced). .

これによって、軽負荷検出レベルを高効率重視とリップル電圧抑制との中間レベル(例えば、電源装置1の最大負荷電力(電流)に対して、20%以下程度)とさせる。   As a result, the light load detection level is set to an intermediate level between high-efficiency importance and ripple voltage suppression (for example, about 20% or less with respect to the maximum load power (current) of the power supply device 1).

それにより、本実施の形態1によれば、駆動信号コントローラ10に外付けされた抵抗5の抵抗値を変更するだけで軽負荷検出レベルの変更を短時間で、容易に行うことができる。   Thereby, according to the first embodiment, the light load detection level can be easily changed in a short time simply by changing the resistance value of the resistor 5 externally attached to the drive signal controller 10.

また、抵抗5の抵抗値を変更するだけで軽負荷時におけるトランジスタ11のスイッチング停止期間の変更を短時間で、容易に行うことができる。   In addition, the switching stop period of the transistor 11 at light load can be easily changed in a short time simply by changing the resistance value of the resistor 5.

上記により、電源装置1の設定を容易化することができ、また、スイッチング損失を低減し、電力変換効率を向上させることができる。   By the above, the setting of the power supply device 1 can be facilitated, the switching loss can be reduced, and the power conversion efficiency can be improved.

(実施の形態2)
図5は、本発明の実施の形態2による電力変換装置に設けられた駆動信号コントローラの一例を示す説明図である。
(Embodiment 2)
FIG. 5 is an explanatory diagram showing an example of a drive signal controller provided in the power conversion apparatus according to Embodiment 2 of the present invention.

〈実施の形態の概要〉
本実施の形態の概要は、交流の入力電源から直流の出力電源を生成する電源装置(電源装置1)に設けられたトランスをスイッチングするスイッチング素子(トランジスタ11)の駆動制御を行うスイッチング制御回路(PWM制御回路10a)と、電源装置に接続される負荷が軽負荷となったことを検出し、スイッチング素子のスイッチングを停止させるスイッチング停止制御回路(スイッチング停止制御回路10b)とを有する半導体集積回路装置からなる。
<Outline of the embodiment>
The outline of the present embodiment is that a switching control circuit (transistor 11) that controls the driving of a switching element (transistor 11) that switches a transformer provided in a power supply device (power supply device 1) that generates a DC output power supply from an AC input power supply ( Semiconductor integrated circuit device having PWM control circuit 10a) and a switching stop control circuit (switching stop control circuit 10b) for detecting that the load connected to the power supply device is light and stopping switching of the switching element Consists of.

スイッチング停止制御回路は、第1の調整信号の電流レベル(調整信号端子adjに流れる電流)に応じて可変される第1の基準電圧(軽負荷検出レベル)に基づいて、電源装置が軽負荷になったか否かを判定し、電源装置が軽負荷になった際に、第2の調整信号の電流レベル(電源端子VREGに流れる電流)に応じて可変される第2の基準電圧に基づいて、スイッチング素子のスイッチング停止の期間を可変させる。   The switching stop control circuit sets the power supply device to a light load based on a first reference voltage (light load detection level) that is variable according to the current level of the first adjustment signal (current flowing through the adjustment signal terminal adj). Based on the second reference voltage that is varied according to the current level of the second adjustment signal (current flowing through the power supply terminal VREG) when the power supply device is lightly loaded. The switching stop period of the switching element is varied.

以下、上記した概要に基づいて、実施の形態を詳細に説明する。   Hereinafter, the embodiment will be described in detail based on the above-described outline.

〈駆動信号コントローラの構成例〉
前記実施の形態1における駆動信号コントローラ10(図2)の構成では、前述したように、電流I1と電流I2とが比例関係になるので、軽負荷検出コンパレータOP2のしきい値電圧とヒステリシス電圧は比例関係を保った設定しかできない。
<Configuration example of drive signal controller>
In the configuration of the drive signal controller 10 (FIG. 2) in the first embodiment, as described above, the current I1 and the current I2 are in a proportional relationship, so the threshold voltage and the hysteresis voltage of the light load detection comparator OP2 are You can only set the proportional relationship.

そこで、本実施の形態2では、軽負荷検出レベル設定とヒステリシス電圧の設定を容易に行うことのできる駆動信号コントローラ10について説明する。   In the second embodiment, a drive signal controller 10 that can easily set the light load detection level and set the hysteresis voltage will be described.

この場合、駆動信号コントローラ10は、図5に示すように、PWM制御回路10aとスイッチング停止期間制御回路10bとから構成されている。   In this case, as shown in FIG. 5, the drive signal controller 10 includes a PWM control circuit 10a and a switching stop period control circuit 10b.

PWM制御回路10aは、フリップフロップFF1、論理和回路OR1、およびインバータIv1から構成されている。これらの接続構成は、前記実施の形態1の図2に示すPWM制御回路10aと同様であるので説明は省略する。   The PWM control circuit 10a includes a flip-flop FF1, an OR circuit OR1, and an inverter Iv1. These connection configurations are the same as those of the PWM control circuit 10a shown in FIG.

また、スイッチング停止期間制御回路10bは、図2に示すPWM制御回路10aから抵抗R1を除いた構成からなり、また、外部端子である電源端子VREGが新たに設けられている。この電源端子VREGは、駆動信号コントローラ10の動作電圧となる電源電圧VDDが供給される。抵抗R1を除いたその他の接続構成については、図2に示すPWM制御回路10aと同様である。   The switching stop period control circuit 10b has a configuration in which the resistor R1 is removed from the PWM control circuit 10a shown in FIG. 2, and a power supply terminal VREG that is an external terminal is newly provided. The power supply terminal VREG is supplied with a power supply voltage VDD that is an operating voltage of the drive signal controller 10. The other connection configuration excluding the resistor R1 is the same as that of the PWM control circuit 10a shown in FIG.

さらに、新たに設けられた電源端子VREGとフィードバック端子FBとの間には、新たに設けられた抵抗5aが外部接続されている。これにより、軽負荷検出コンパレータOP2の基準電圧とヒステリシス電圧を別々に独立して設定することが可能となる。   Further, a newly provided resistor 5a is externally connected between the newly provided power supply terminal VREG and the feedback terminal FB. Thereby, the reference voltage and hysteresis voltage of the light load detection comparator OP2 can be set independently and independently.

軽負荷検出レベル(軽負荷検出コンパレータOP2のしきい値電圧)を設定する際には、抵抗5の抵抗値を変更することにより、フィードバック端子FBに流れる電流値を設定する。   When setting the light load detection level (threshold voltage of the light load detection comparator OP2), the current value flowing through the feedback terminal FB is set by changing the resistance value of the resistor 5.

〈スイッチング停止期間の設定例〉
また、トランジスタ11のスイッチング停止期間は、抵抗5aの抵抗値を変更することによって任意に設定可能である。軽負荷が検出され、トランジスタQ5がオフするとトランジスタQ3に流れる電流I1が抵抗5aに流れることによって発生する電圧降下となるので、前述したように抵抗5aの抵抗値を調整することによって、ヒステリシス電圧、すなわちトランジスタ11のスイッチング停止期間を決定することができる。
<Setting example of switching stop period>
Further, the switching stop period of the transistor 11 can be arbitrarily set by changing the resistance value of the resistor 5a. When a light load is detected and the transistor Q5 is turned off, the current I1 flowing through the transistor Q3 becomes a voltage drop generated by flowing through the resistor 5a. Therefore, by adjusting the resistance value of the resistor 5a as described above, the hysteresis voltage, That is, the switching stop period of the transistor 11 can be determined.

それにより、本実施の形態2では、抵抗5、5aの抵抗値を変更するだけで、電源装置1における軽負荷検出レベルの設定、およびヒステリシス電圧の設定(トランジスタ11のスイッチング停止期間)を容易に変更することが可能となる。よって、電源装置1の仕様変更などを、より容易に短時間で行うことができる。   Thereby, in the second embodiment, the setting of the light load detection level and the setting of the hysteresis voltage (switching stop period of the transistor 11) in the power supply device 1 can be easily performed only by changing the resistance values of the resistors 5 and 5a. It becomes possible to change. Therefore, the specification change of the power supply device 1 can be easily performed in a short time.

(実施の形態3)
図6は、本発明の実施の形態3による電源装置の一例を示す説明図である。
(Embodiment 3)
FIG. 6 is an explanatory diagram showing an example of a power supply device according to Embodiment 3 of the present invention.

前記実施の形態1では、電源装置1がフライバック方式のAC/DCコンバータからなる例について説明したが、本実施の形態3においては、電源装置1が疑似共振型のAC/DCコンバータからなる場合について説明する。   In the first embodiment, an example in which the power supply device 1 is formed of a flyback AC / DC converter has been described. However, in the third embodiment, the power supply device 1 is formed of a quasi-resonant AC / DC converter. Will be described.

〈電源装置の他の構成例〉
電源装置1は、図6に示すように、全波整流回路2、コンデンサ3,4,17、抵抗5〜9,16、駆動信号コントローラ10、トランジスタ11、ダイオード12、エラーアンプ13、フォトカプラ14、およびトランス15aから構成されている。
<Other configuration examples of the power supply device>
As shown in FIG. 6, the power supply device 1 includes a full-wave rectifier circuit 2, capacitors 3, 4 and 17, resistors 5 to 9 and 16, a drive signal controller 10, a transistor 11, a diode 12, an error amplifier 13, and a photocoupler 14. And a transformer 15a.

トランス15aは、1次側に主巻き線である第1の1次巻き線、および補助巻き線である第2の1次巻き線を有した構成からなる。第1の1次巻き線の端部には、全波整流回路2の出力部が接続されており、他方の1次巻き線の端部には、トランジスタ11の一方の接続部が接続されている。   The transformer 15a has a configuration having a first primary winding that is a main winding and a second primary winding that is an auxiliary winding on the primary side. The output of the full-wave rectifier circuit 2 is connected to the end of the first primary winding, and one connection of the transistor 11 is connected to the end of the other primary winding. Yes.

また、第2の1次巻き線の一方の端部には、抵抗16の一方の接続部が接続されており、該抵抗16の他方の接続部には、駆動信号コントローラ10に設けられた端子ZCDが接続されている。   One end of the second primary winding is connected to one connecting portion of the resistor 16, and the other connecting portion of the resistor 16 is connected to a terminal provided in the drive signal controller 10. ZCD is connected.

この端子ZDCは、駆動信号コントローラ10に設けられインバータ(図示せず)を介してフリップフロップFF1(図1)のセット端子Sに接続されている。また、第2の1次巻き線の他方の端部は、基準電位VSSが接続されている。   This terminal ZDC is provided in the drive signal controller 10 and connected to the set terminal S of the flip-flop FF1 (FIG. 1) via an inverter (not shown). In addition, the reference potential VSS is connected to the other end of the second primary winding.

さらに、トランジスタ11の両接続部(ソース−ドレイン)にはコンデンサ17が接続されている。その他の接続構成については、図1の電源装置1と同様であるので説明は省略する。   Further, a capacitor 17 is connected to both connection portions (source-drain) of the transistor 11. Other connection configurations are the same as those of the power supply device 1 of FIG.

また、駆動信号コントローラ10においても、前述したフリップフロップFF1のセット端子Sに接続されたインバータが新たに設けられた以外の接続構成は、前記実施の形態の図2と同様であるので説明は省略する。   In the drive signal controller 10 as well, the connection configuration other than that in which the inverter connected to the set terminal S of the flip-flop FF1 is newly provided is the same as that in FIG. To do.

〈電源装置の動作〉
続いて、疑似共振型のAC/DCコンバータからなる電源装置1の動作について説明する。
<Operation of power supply>
Next, the operation of the power supply device 1 composed of a quasi-resonant AC / DC converter will be described.

疑似共振型の電源装置1は、動作クロック信号CLKを用いた固定周波数によるスイッチング動作ではなく、自励発振を利用したスイッチングを行う。この自励発振は、起動のタイミングを生成する。   The quasi-resonant power supply device 1 performs switching using self-excited oscillation, not switching operation with a fixed frequency using the operation clock signal CLK. This self-excited oscillation generates a start timing.

まず、トランジスタ11がオンすると、該トランジスタ11のドレイン電流Idは、略零Vから上昇する。トランジスタ11に流れる電流値は、抵抗6によって電圧に変換され、モニタ電圧端子CSに入力される。   First, when the transistor 11 is turned on, the drain current Id of the transistor 11 rises from substantially zero V. The value of the current flowing through the transistor 11 is converted into a voltage by the resistor 6 and input to the monitor voltage terminal CS.

トランジスタ11の電流が、フィードバック端子FBの電圧レベルVFBによって決定される電圧FB1に達すると、フリップフロップFF1のリセット端子RにHiレベルの信号が入力され、トランジスタ11はオフとなる。   When the current of the transistor 11 reaches the voltage FB1 determined by the voltage level VFB of the feedback terminal FB, a Hi level signal is input to the reset terminal R of the flip-flop FF1, and the transistor 11 is turned off.

トランジスタ11がオフすると、トランス15aの巻き線電圧は反転し、トランス15aからダイオード12を介して2次側に電流IFが供給される。このとき、第2の1次巻き線における電圧Vsubも反転し。正電圧が印加される。   When the transistor 11 is turned off, the winding voltage of the transformer 15a is inverted, and the current IF is supplied from the transformer 15a to the secondary side via the diode 12. At this time, the voltage Vsub in the second primary winding is also inverted. A positive voltage is applied.

トランス15aから2次側への電流供給終わり、第ODー12の電流が略零となると、トランス15aのインダクタンスとコンデンサ4の共振によって、トランジスタ11の電圧が急速に低下する。   When the current supply from the transformer 15a to the secondary side is completed and the current of the OD-12 becomes substantially zero, the voltage of the transistor 11 rapidly decreases due to the resonance of the inductance of the transformer 15a and the capacitor 4.

このとき、トランス15aの補助巻き線である第2の1次巻き線に発生する電圧Vsubも低下する。駆動信号コントローラ10の端子ZDCに入力される電圧(電圧Vsub)が、端子ZDCに接続されたインバータのしきい値電圧よりも低くなると、フリップフロップFF1のセット端子SにHiレベルの信号が入力され、トランジスタ11が再びターンオンする。   At this time, the voltage Vsub generated in the second primary winding that is the auxiliary winding of the transformer 15a also decreases. When the voltage (voltage Vsub) input to the terminal ZDC of the drive signal controller 10 becomes lower than the threshold voltage of the inverter connected to the terminal ZDC, a Hi level signal is input to the set terminal S of the flip-flop FF1. The transistor 11 is turned on again.

それにより、本実施の形態3においても、疑似共振型のAC/DCコンバータからなる電源装置1であってもスイッチング停止期間制御回路10b(図2)を有する駆動信号コントローラ10を適用可能であり、軽負荷検出レベルの設定、あるいはヒステリシス電圧の設定(トランジスタ11のスイッチング停止期間)を容易に変更することができる。   Thereby, also in the third embodiment, the drive signal controller 10 having the switching stop period control circuit 10b (FIG. 2) can be applied even to the power supply device 1 including a quasi-resonant AC / DC converter. The setting of the light load detection level or the setting of the hysteresis voltage (switching stop period of the transistor 11) can be easily changed.

また、本実施の形態3では、駆動信号コントローラ10を疑似共振型AC/DCコンバータに設けた構成としたが、AC/DCコンバータは、他の構成であってもよく、例えば、フォーワード型などのAC/DCコンバータであってもよい。   In the third embodiment, the drive signal controller 10 is provided in the quasi-resonant AC / DC converter. However, the AC / DC converter may have other configurations, such as a forward type. The AC / DC converter may be used.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、電源装置の軽負荷時における変換効率の向上化技術に適している。   The present invention is suitable for a technique for improving the conversion efficiency when the power supply device is lightly loaded.

1 電源装置
2 全波整流回路
3 コンデンサ
4 コンデンサ
5 抵抗
5a 抵抗
6 抵抗
7 抵抗
8 抵抗
9 抵抗
10 駆動信号コントローラ
10a PWM制御回路
10b スイッチング停止期間制御回路
11 トランジスタ
12 ダイオード
13 エラーアンプ
14 フォトカプラ
15 トランス
15a トランス
16 抵抗
17 コンデンサ
FF1 フリップフロップ
OR1 論理和回路
Iv1 インバータ
OP1 コンパレータ
OP2 軽負荷検出コンパレータ
B1 バッファ
Q1 トランジスタ
Q2 トランジスタ
Q3 トランジスタ
Q4 トランジスタ
Q5 トランジスタ
R1 抵抗
R2 抵抗
DESCRIPTION OF SYMBOLS 1 Power supply device 2 Full wave rectifier circuit 3 Capacitor 4 Capacitor 5 Resistor 5a Resistor 6 Resistor 7 Resistor 8 Resistor 9 Resistor 10 Drive signal controller 10a PWM control circuit 10b Switching stop period control circuit 11 Transistor 12 Diode 13 Error amplifier 14 Photocoupler 15 Transformer 15a transformer 16 resistor 17 capacitor FF1 flip-flop OR1 OR circuit Iv1 inverter OP1 comparator OP2 light load detection comparator B1 buffer Q1 transistor Q2 transistor Q3 transistor Q4 transistor Q5 transistor R1 resistor R2 resistor

Claims (9)

交流の入力電源から直流の出力電源を生成する電源装置に設けられたトランスをスイッチングするスイッチング素子の駆動制御を行うスイッチング制御回路と、
前記電源装置に接続される負荷が軽負荷となったことを検出し、前記スイッチング素子のスイッチングを停止させるスイッチング停止制御回路とを有し、
前記スイッチング停止制御回路は、
調整信号の電流レベルに応じて可変される第1の基準電圧に基づいて、前記電源装置が軽負荷になったか否かを判定することを特徴とする半導体集積回路装置。
A switching control circuit that performs drive control of a switching element that switches a transformer provided in a power supply device that generates a DC output power supply from an AC input power supply;
A switching stop control circuit that detects that the load connected to the power supply device has become a light load, and stops switching of the switching element;
The switching stop control circuit is
A semiconductor integrated circuit device comprising: determining whether or not the power supply device is lightly loaded based on a first reference voltage that is varied according to a current level of an adjustment signal.
請求項1記載の半導体集積回路装置において、
前記調整信号の電流が流される調整信号端子を有し、
前記調整信号の電流量は、
前記調整信号端子に外部接続された抵抗の抵抗値によって可変されることを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 1.
An adjustment signal terminal through which the current of the adjustment signal flows;
The amount of current of the adjustment signal is
The semiconductor integrated circuit device is variable according to a resistance value of a resistor externally connected to the adjustment signal terminal.
請求項1または2記載の半導体集積回路装置において、
前記スイッチング停止制御回路は、
前記調整信号の電流レベルと比例関係となる第1の電流を生成する電流生成回路と、
前記第1の電流から前記第1の基準電圧を生成する電圧発生部と、
前記電圧発生部が発生した第1の基準電圧と前記トランスにおける2次側の出力電圧情報を示すフィードバック信号とを比較し、前記第1の基準電圧よりも前記フィードバック信号の電圧レベルが低くなると軽負荷であると判断して軽負荷検出信号を出力し、前記スイッチング制御回路による前記スイッチング素子のスイッチングを停止させる軽負荷検出部とを有することを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 1 or 2,
The switching stop control circuit is
A current generation circuit for generating a first current proportional to the current level of the adjustment signal;
A voltage generator that generates the first reference voltage from the first current;
The first reference voltage generated by the voltage generator is compared with the feedback signal indicating the output voltage information on the secondary side of the transformer. When the voltage level of the feedback signal becomes lower than the first reference voltage, the light level is reduced. A semiconductor integrated circuit device comprising: a light load detection unit that determines a load, outputs a light load detection signal, and stops switching of the switching element by the switching control circuit.
交流の入力電源から直流の出力電源を生成する電源装置に設けられたトランスをスイッチングするスイッチング素子の駆動制御を行うスイッチング制御回路と、
前記電源装置に接続される負荷が軽負荷となったことを検出し、前記スイッチング素子のスイッチングを停止させるスイッチング停止制御回路とを有し、
前記スイッチング停止制御回路は、
前記電源装置が軽負荷になった際に、調整信号の電流レベルに応じて可変される第2の基準電圧に基づいて、前記スイッチング素子のスイッチング停止の期間を可変させることを特徴とする半導体集積回路装置。
A switching control circuit that performs drive control of a switching element that switches a transformer provided in a power supply device that generates a DC output power supply from an AC input power supply;
A switching stop control circuit that detects that the load connected to the power supply device has become a light load, and stops switching of the switching element;
The switching stop control circuit is
A semiconductor integrated circuit characterized in that, when the power supply device is lightly loaded, the switching stop period of the switching element is varied based on a second reference voltage that is varied according to the current level of the adjustment signal. Circuit device.
請求項4記載の半導体集積回路装置において、
前記調整信号の電流が流される調整信号端子を有し、
前記調整信号の電流量は、
前記調整信号端子に外部接続された抵抗の抵抗値によって可変されることを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 4.
An adjustment signal terminal through which the current of the adjustment signal flows;
The amount of current of the adjustment signal is
The semiconductor integrated circuit device is variable according to a resistance value of a resistor externally connected to the adjustment signal terminal.
請求項4または5記載の半導体集積回路装置において、
前記スイッチング停止制御回路は、
前記調整信号の電流レベルと比例関係となる第2の電流を生成する電流生成回路と、
前記電流生成回路が生成する第2の電流に応じて、2次側の出力電圧情報を示すフィードバック信号の電圧レベルを可変する電圧可変制御部と、
前記トランスの1次側巻き線に流れる電流量を示すモニタ電圧と前記電圧可変制御部が電圧レベルを可変した前記フィードバック信号の電圧レベルとを比較し、前記フィードバック信号の電圧レベルがモニタ電圧よりも低い期間、スイッチング停止信号を出力し、前記スイッチング制御回路による前記スイッチング素子のスイッチングを停止させるスイッチング停止期間検出部を有することを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 4 or 5,
The switching stop control circuit is
A current generation circuit for generating a second current proportional to the current level of the adjustment signal;
A voltage variable control unit that varies the voltage level of the feedback signal indicating the output voltage information on the secondary side according to the second current generated by the current generation circuit;
The monitor voltage indicating the amount of current flowing through the primary winding of the transformer is compared with the voltage level of the feedback signal whose voltage level is varied by the voltage variable control unit, and the voltage level of the feedback signal is higher than the monitor voltage. A semiconductor integrated circuit device comprising: a switching stop period detection unit that outputs a switching stop signal for a low period and stops switching of the switching element by the switching control circuit.
交流の入力電源から直流の出力電源を生成する電源装置に設けられたトランスをスイッチングするスイッチング素子の駆動制御を行うスイッチング制御回路と、
前記電源装置に接続される負荷が軽負荷となったことを検出し、前記スイッチング素子のスイッチングを停止させるスイッチング停止制御回路とを有し、
前記スイッチング停止制御回路は、
第1の調整信号の電流レベルに応じて可変される第1の基準電圧に基づいて、前記電源装置が軽負荷になったか否かを判定し、前記電源装置が軽負荷になった際に、第2の調整信号の電流レベルに応じて可変される第2の基準電圧に基づいて、前記スイッチング素子のスイッチング停止の期間を可変させることを特徴とする半導体集積回路装置。
A switching control circuit that performs drive control of a switching element that switches a transformer provided in a power supply device that generates a DC output power supply from an AC input power supply;
A switching stop control circuit that detects that the load connected to the power supply device has become a light load, and stops switching of the switching element;
The switching stop control circuit is
Based on a first reference voltage that is varied according to the current level of the first adjustment signal, it is determined whether or not the power supply device has become a light load, and when the power supply device has become a light load, A semiconductor integrated circuit device, wherein a switching stop period of the switching element is varied based on a second reference voltage that is varied according to a current level of the second adjustment signal.
請求項7記載の半導体集積回路装置において、
前記第1の調整信号の電流が流される第1の調整信号端子と、
前記第2の調整信号の電流が流される第2の調整信号端子とを有し、
前記第1、および前記第2の調整信号の電流量は、
前記調整信号端子に外部接続された抵抗の抵抗値によってそれぞれ可変されることを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 7,
A first adjustment signal terminal through which a current of the first adjustment signal flows;
A second adjustment signal terminal through which the current of the second adjustment signal flows;
The amount of current of the first and second adjustment signals is:
A semiconductor integrated circuit device, wherein the semiconductor integrated circuit device is variable depending on a resistance value of a resistor externally connected to the adjustment signal terminal.
請求項7または8記載の半導体集積回路装置において、
前記スイッチング停止制御回路は、
前記第1の調整信号の電流レベルと比例関係となる第1の電流を生成する第1の電流生成回路と、
前記第1の電流から前記第1の基準電圧を生成する電圧発生部と、
前記電圧発生部が発生した第1の基準電圧と前記トランスにおける2次側の出力電圧情報を示すフィードバック信号とを比較し、前記第1の基準電圧よりも前記フィードバック信号の電圧レベルが低くなると軽負荷であると判断して軽負荷検出信号を出力し、前記スイッチング制御回路による前記スイッチング素子のスイッチングを停止させる軽負荷検出部と、
前記第2の調整信号の電流レベルと比例関係となる第2の電流を生成する第2の電流生成回路と、
前記第2の電流生成回路が生成する第2の電流に応じて、2次側の出力電圧情報を示すフィードバック信号の電圧レベルを可変する電圧可変制御部と、
前記トランスの1次側巻き線に流れる電流量を示すモニタ電圧と前記電圧可変制御部が電圧レベルを可変した前記フィードバック信号の電圧レベルとを比較し、前記フィードバック信号の電圧レベルがモニタ電圧よりも低い期間、スイッチング停止信号を出力し、前記スイッチング制御回路による前記スイッチング素子のスイッチングを停止させるスイッチング停止期間検出部を有することを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 7 or 8,
The switching stop control circuit is
A first current generation circuit that generates a first current that is proportional to the current level of the first adjustment signal;
A voltage generator that generates the first reference voltage from the first current;
The first reference voltage generated by the voltage generator is compared with the feedback signal indicating the output voltage information on the secondary side of the transformer. When the voltage level of the feedback signal becomes lower than the first reference voltage, the light level is reduced. A light load detection unit that determines a load and outputs a light load detection signal, and stops switching of the switching element by the switching control circuit;
A second current generation circuit for generating a second current proportional to the current level of the second adjustment signal;
A voltage variable control unit that varies the voltage level of the feedback signal indicating the output voltage information on the secondary side according to the second current generated by the second current generation circuit;
The monitor voltage indicating the amount of current flowing through the primary winding of the transformer is compared with the voltage level of the feedback signal whose voltage level is varied by the voltage variable control unit, and the voltage level of the feedback signal is higher than the monitor voltage. A semiconductor integrated circuit device comprising: a switching stop period detection unit that outputs a switching stop signal for a low period and stops switching of the switching element by the switching control circuit.
JP2011236575A 2011-10-28 2011-10-28 Semiconductor integrated circuit device Pending JP2013099006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011236575A JP2013099006A (en) 2011-10-28 2011-10-28 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011236575A JP2013099006A (en) 2011-10-28 2011-10-28 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2013099006A true JP2013099006A (en) 2013-05-20

Family

ID=48620423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011236575A Pending JP2013099006A (en) 2011-10-28 2011-10-28 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2013099006A (en)

Similar Documents

Publication Publication Date Title
US10158282B1 (en) Switching power supply device
US7778050B2 (en) Energy transfer device and energy transfer control semiconductor device
US7208985B2 (en) Semiconductor device for controlling switching power supply
JP5353119B2 (en) Switching power supply
US8295062B2 (en) Switching power supply apparatus and semiconductor device
US10666153B2 (en) Active clamp flyback converters and control methods thereof
JP6255577B2 (en) DC power supply circuit
WO2010146642A1 (en) Switching power source device and semiconductor device
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
US20200091827A1 (en) Active clamp flyback converter capable of switching operation modes
US7714554B2 (en) Forward power converter controllers
TW201338373A (en) Two-switch flyback power converters
JP5905689B2 (en) DC / DC converter, power supply device using the same, and electronic device
US9318961B2 (en) Switching power-supply device
JP2009284667A (en) Power supply device, its control method, and semiconductor device
JP5117980B2 (en) Energy transfer device and semiconductor device for energy transfer control
JP2011015557A (en) Switching power supply apparatus, and semiconductor device for control of the same
US20130121032A1 (en) Power supply regulation for ultra-low load and no-load operation
TWI818332B (en) Flyback converter power supply and its synchronous rectification controller
JP5424031B2 (en) Power factor correction circuit
JP2014099948A (en) Switching power supply device
US7830676B2 (en) Primary only constant voltage/constant current (CVCC) control in quasi resonant convertor
JP6829957B2 (en) Insulated DC / DC converter and its primary controller, control method, power adapter and electronic equipment using it
US20090153116A1 (en) Switching controller and semiconductor device used in the same
CN110401347B (en) DC power supply device