JP2013092785A - Liquid crystal display apparatus - Google Patents

Liquid crystal display apparatus Download PDF

Info

Publication number
JP2013092785A
JP2013092785A JP2012270549A JP2012270549A JP2013092785A JP 2013092785 A JP2013092785 A JP 2013092785A JP 2012270549 A JP2012270549 A JP 2012270549A JP 2012270549 A JP2012270549 A JP 2012270549A JP 2013092785 A JP2013092785 A JP 2013092785A
Authority
JP
Japan
Prior art keywords
video signal
liquid crystal
display area
crystal display
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012270549A
Other languages
Japanese (ja)
Other versions
JP5398897B2 (en
Inventor
Kikuo Ono
記久雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display East Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display East Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2012270549A priority Critical patent/JP5398897B2/en
Publication of JP2013092785A publication Critical patent/JP2013092785A/en
Application granted granted Critical
Publication of JP5398897B2 publication Critical patent/JP5398897B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To suppress heating of a driver circuit in a liquid crystal display apparatus whose display area is divided into two subareas to display images and pictures in parallel in the subareas, and to prevent picture quality from deterioration.SOLUTION: In a liquid crystal display apparatus, the single display area of a liquid crystal display panel is divided by a boundary line coinciding with the extending direction of scan signal lines into a first display subarea and a second display subarea; an image signal line to which TFT elements of pixels of the first display subarea are connected and another image signal line to which TFT elements of pixels of the second display subarea are connected are electrically insulated from each other; in each of the first display subarea and the second display subarea, pixels whose TFT elements are connected to one of two adjoining image signal lines and pixels whose TFT elements are connected to the other image signal line alternate each other on a plurality of pixel columns along the extending direction of the image signal line.

Description

本発明は、液晶表示装置に関し、特に、1つの表示領域を上下に2分割した液晶表示装置に適用して有効な技術に関するものである。   The present invention relates to a liquid crystal display device, and more particularly to a technique effective when applied to a liquid crystal display device in which one display region is divided into two vertically.

従来、液晶表示装置には、液晶テレビや、PC(パーソナル・コンピュータ)に接続する液晶ディスプレイなどがある。前記液晶テレビなどの液晶表示装置は、通常、アクティブマトリクス型と呼ばれる駆動方式で映像や画像(すなわち動画や静止画)を表示している。   Conventionally, liquid crystal display devices include a liquid crystal television and a liquid crystal display connected to a personal computer (PC). A liquid crystal display device such as the liquid crystal television usually displays images and images (that is, moving images and still images) by a driving method called an active matrix type.

前記アクティブマトリクス型の液晶表示装置に用いる液晶表示パネルは、1つの表示領域が、たとえば、TFT素子および画素電極を有する画素の集合で設定されている。前記液晶表示パネルは、一対の基板の間に液晶材料が封入された表示パネルであり、前記一対の基板のうちの一方の基板(以下、TFT基板と呼ぶ。)は、たとえば、複数本の走査信号線、複数本の映像信号線、複数個の前記TFT素子、および複数個の前記画素電極などが配置されている。また、前記一対の基板のうちの他方の基板(以下、対向基板と呼ぶ。)は、たとえば、前記TFT基板の前記複数本の走査信号線に対向する位置および前記複数本の映像信号線に対向する位置に延在する網目状の遮光膜や、カラーフィルタなどが配置されている。   In the liquid crystal display panel used in the active matrix liquid crystal display device, one display area is set by a set of pixels having, for example, TFT elements and pixel electrodes. The liquid crystal display panel is a display panel in which a liquid crystal material is sealed between a pair of substrates, and one of the pair of substrates (hereinafter referred to as a TFT substrate) is, for example, a plurality of scans. A signal line, a plurality of video signal lines, a plurality of TFT elements, a plurality of pixel electrodes, and the like are arranged. The other of the pair of substrates (hereinafter referred to as a counter substrate) is, for example, opposed to the plurality of scanning signal lines and the plurality of video signal lines on the TFT substrate. A mesh-like light shielding film, a color filter, and the like extending to the position are arranged.

また、前記液晶材料中の液晶分子を駆動させる際に前記画素電極と対になる対向電極(共通電極と呼ぶこともある。)は、前記液晶分子の駆動方法により、前記TFT基板側に配置されていることもあるし、前記対向基板側に配置されていることもある。   A counter electrode (sometimes referred to as a common electrode) that is paired with the pixel electrode when driving the liquid crystal molecules in the liquid crystal material is disposed on the TFT substrate side by the driving method of the liquid crystal molecules. Or may be disposed on the counter substrate side.

また、前記アクティブマトリクス型の液晶表示パネルは、一般に、1つの表示領域において前記走査信号線の延在方向に並んだ複数個の画素のTFT素子のゲートが共通の1本の走査信号線に接続している。また、前記アクティブマトリクス型の液晶表示パネルは、一般に、1つの表示領域において前記映像信号線の延在方向に並んだ複数個の画素のTFT素子のドレインが共通の1本の映像信号線に接続している。   In the active matrix liquid crystal display panel, generally, the gates of TFT elements of a plurality of pixels arranged in the extending direction of the scanning signal line in one display region are connected to a common scanning signal line. doing. In the active matrix type liquid crystal display panel, generally, the drains of the TFT elements of a plurality of pixels arranged in the extending direction of the video signal line in one display area are connected to a common video signal line. doing.

また、前記液晶テレビなどの液晶表示装置は、近年、大画面化、すなわち使用する液晶表示パネルにおける1つの表示領域の大面積化が進んでいる。また、前記液晶テレビなどの液晶表示装置は、近年、高精細化、すなわち使用する液晶表示パネルにおける1つの表示領域を構成する画素の数の増大化が進んでいる。そのため、従来の一般的な液晶表示装置、たとえば、1つの表示領域の左端側のみに走査信号線の信号入力端があり、上端側のみに映像信号線の信号入力端がある液晶表示装置では、走査信号線や映像信号線の信号入力端からの距離が近い画素と遠い画素とで、各信号線に加わった信号の遅延量の差が大きくなり、画質が低下しやすくなる。   In recent years, the liquid crystal display device such as the liquid crystal television has been increased in screen size, that is, one display area in a liquid crystal display panel to be used has been increased. In recent years, liquid crystal display devices such as the liquid crystal television have been increased in definition, that is, the number of pixels constituting one display area in a liquid crystal display panel to be used has been increasing. Therefore, in a conventional general liquid crystal display device, for example, a liquid crystal display device having a signal input end of a scanning signal line only on the left end side of one display region and a signal input end of a video signal line only on the upper end side, The difference in the delay amount of the signal applied to each signal line becomes large between the pixels having a short distance from the signal input end of the scanning signal line or the video signal line and the pixels having a long distance, and the image quality is likely to deteriorate.

上記のような画質の低下を防ぐために、近年の液晶表示装置は、たとえば、1つの表示領域の左端側および右端側に走査信号線の信号入力端を設けたり、上端側および下端側に映像信号線の信号入力端を設けたりすることがある。   In order to prevent the deterioration of the image quality as described above, in recent liquid crystal display devices, for example, signal input ends of scanning signal lines are provided on the left end side and the right end side of one display region, or video signals are provided on the upper end side and the lower end side. A signal input end of a line may be provided.

また、前記1つの表示領域の上端側および下端側に映像信号線の信号入力端を設ける場合は、たとえば、前記1つの表示領域を走査信号線の延在方向に沿った境界線で上下に分割し、前記境界線の上側にある第1の表示領域に属する画素のTFT素子のドレインに接続する映像信号線と、前記境界線の下側にある第2の表示領域に属する画素のTFT素子のドレインに接続する映像信号線とを電気的に絶縁させておく。このようにすると、たとえば、前記第1の表示領域と前記第2の表示領域のそれぞれに、並行して映像や画像を表示させることができる。そのため、映像や画像の1フレームの表示にかかる時間が従来の半分になり、表示の高速化への対応が容易になる。   In addition, when the signal input ends of the video signal lines are provided on the upper end side and the lower end side of the one display area, for example, the one display area is vertically divided by a boundary line along the extending direction of the scanning signal lines. The video signal line connected to the drain of the TFT element of the pixel belonging to the first display area above the boundary line and the TFT element of the pixel belonging to the second display area below the boundary line The video signal line connected to the drain is electrically insulated. In this way, for example, videos and images can be displayed in parallel in each of the first display area and the second display area. For this reason, the time taken to display one frame of a video or an image is halved compared with the conventional case, and it is easy to cope with the display speedup.

しかしながら、前記1つの表示領域を上下に2分割した場合、たとえば、前記境界線部分で画質が大きく変化して、画質が低下することがある。そのため、前記1つの表示領域を上下に2分割して、前記第1の表示領域と前記第2の表示領域に並行して映像や画像を表示させる液晶表示装置では、前記境界線部分で生じる画質の低下を防ぐ方法が種々提案されている(たとえば、特許文献1または特許文献2を参照。)。
特開平10−268261号公報 特開平8−22028号公報
However, when the one display area is divided into two vertically, for example, the image quality may greatly change at the boundary portion, and the image quality may deteriorate. Therefore, in the liquid crystal display device that displays the video or image in parallel in the first display area and the second display area by dividing the one display area into two vertically, the image quality generated at the boundary line portion. Various methods have been proposed to prevent the deterioration of the image (for example, see Patent Document 1 or Patent Document 2).
Japanese Patent Laid-Open No. 10-268261 JP-A-8-22028

しかしながら、従来の前記アクティブマトリクス型の液晶表示パネルは、一般に、1つの表示領域において前記映像信号線の延在方向に並んだ複数個の画素のTFT素子のドレインが共通の1本の映像信号線に接続している。また、前記1つの表示領域を上下に2分割した液晶表示パネルの場合は、一般に、前記第1の表示領域において前記映像信号線の延在方向に並んだ複数個の画素のTFT素子のドレインは、共通の1本の映像信号線に接続しており、前記第2の表示領域において前記映像信号線の延在方向に並んだ複数個の画素のTFT素子のドレインは、別の共通の1本の映像信号線に接続している。   However, the conventional active matrix type liquid crystal display panel generally has a single video signal line in which the drains of the TFT elements of a plurality of pixels arranged in the extending direction of the video signal line in one display region are common. Connected to. In the case of a liquid crystal display panel in which the one display area is divided into two vertically, generally, the drains of the TFT elements of a plurality of pixels arranged in the extending direction of the video signal line in the first display area are The drains of the TFT elements of the plurality of pixels arranged in the extending direction of the video signal line in the second display area are connected to a common video signal line. Connected to the video signal line.

そのため、前記液晶表示装置を、たとえば、ドット反転と呼ばれる反転方法、すなわち、走査信号線の延在方向で隣接する2つの画素の極性が互いに反対の極性であり、かつ、映像信号線の延在方向で隣接する2つの画素の極性も互いに反対の極性であるような反転方法で駆動させる場合、各映像信号線に加える信号を生成するドライバ回路の負荷が増大し、当該ドライバ回路の発熱量が増大する。そのため、従来のドット反転で駆動させる液晶表示装置は、たとえば、前記ドライバ回路が故障しやすくなる、誤動作が起こりやすくなるという問題があった。   Therefore, for example, the liquid crystal display device is inversion method called dot inversion, that is, the polarities of two adjacent pixels in the extending direction of the scanning signal line are opposite to each other and the video signal line extends. When driving by an inversion method in which the polarities of two adjacent pixels in the direction are opposite to each other, the load on the driver circuit that generates a signal to be applied to each video signal line increases, and the amount of heat generated by the driver circuit increases. Increase. For this reason, the conventional liquid crystal display device driven by dot inversion has a problem that, for example, the driver circuit is likely to break down and malfunction is likely to occur.

なお、前記極性というのは、映像信号線から画素電極に書き込まれた信号(階調電圧)の電位と対向電極の電位との関係を表しており、一般に、画素電極の電位が対向電極の電位よりも高い場合を正極性と呼び、画素電極の電位が対向電極の電位よりも低い場合を負極性と呼ぶ。   The polarity indicates the relationship between the potential of the signal (gradation voltage) written from the video signal line to the pixel electrode and the potential of the counter electrode. Generally, the potential of the pixel electrode is the potential of the counter electrode. The higher case is called positive polarity, and the case where the potential of the pixel electrode is lower than the potential of the counter electrode is called negative polarity.

また、前記液晶表示装置を、たとえば、カラム反転と呼ばれる反転方法。すなわち、走査信号線の延在方向で隣接する2つの画素の極性が互いに反対の極性であり、かつ、映像信号線の延在方向で隣接する2つの画素の極性は互いに同じ極性であるような反転方法で駆動させる場合、各映像信号線に加える信号を生成するドライバ回路の負荷は、ドット反転の場合に比べて小さくなる。しかしながら、前記映像信号線の延在方向に並んだ複数個の画素の極性が、すべて同じ極性になるので、たとえば、縦スミアやフリッカ(縦筋流れ)などと呼ばれる現象が発生し、画質が低下するという問題があった。   In addition, the liquid crystal display device is inverted, for example, called column inversion. That is, the polarities of two pixels adjacent in the extending direction of the scanning signal line are opposite to each other, and the polarities of two pixels adjacent in the extending direction of the video signal line are the same polarity. When driven by the inversion method, the load on the driver circuit that generates a signal to be applied to each video signal line is smaller than that in the case of dot inversion. However, since the polarities of the plurality of pixels arranged in the extending direction of the video signal line are all the same, for example, a phenomenon called vertical smear or flicker (vertical flow) occurs, and the image quality deteriorates. There was a problem to do.

本発明の目的は、たとえば、1つの表示領域を2つの領域に分割し、当該2つの領域に並行して映像や画像を表示する液晶表示装置におけるドライバ回路の発熱を抑え、かつ、画質の低下を防ぐことが可能な技術を提供することにある。   An object of the present invention is to, for example, divide one display area into two areas, suppress heat generation of a driver circuit in a liquid crystal display device that displays video and images in parallel with the two areas, and reduce image quality. It is to provide a technology capable of preventing the problem.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。   The outline of typical inventions among the inventions disclosed in the present application will be described as follows.

(1)第1の基板と第2の基板との間に液晶材料を封入した液晶表示パネルを有し、前記第1の基板は、複数本の走査信号線、複数本の映像信号線、複数個のTFT素子、および複数個の画素電極を有し、前記液晶表示パネルは、前記TFT素子および前記画素電極を有する画素の集合で設定される1つの表示領域を有する液晶表示装置であって、前記1つの表示領域は、前記走査信号線の延在方向と一致する境界線により第1の表示領域と第2の表示領域に分割されており、前記第1の表示領域に属する画素の前記TFT素子のソースまたはドレインが接続している映像信号線と、前記第2の表示領域に属する画素の前記TFT素子のソースまたはドレインが接続している映像信号線とは、電気的に絶縁されており、前記第1の表示領域において前記映像信号線の延在方向に沿って並んだ複数個の画素の列、および前記第2の表示領域において前記映像信号線の延在方向に沿って並んだ複数個の画素の列には、それぞれ、2本の隣接する映像信号線のうちの一方の映像信号線に前記TFT素子のソースまたはドレインが接続している画素と、前記2本の隣接する映像信号線のうちの他方の映像信号線に前記TFT素子のソースまたはドレインが接続している画素とが、交互に並んでいる液晶表示装置。   (1) A liquid crystal display panel in which a liquid crystal material is sealed between a first substrate and a second substrate is included. The first substrate includes a plurality of scanning signal lines, a plurality of video signal lines, and a plurality of video signal lines. Each of the TFT elements and a plurality of pixel electrodes, the liquid crystal display panel having a display area set by a set of pixels having the TFT elements and the pixel electrodes, The one display area is divided into a first display area and a second display area by a boundary line coinciding with the extending direction of the scanning signal line, and the TFTs of the pixels belonging to the first display area The video signal line connected to the source or drain of the element is electrically insulated from the video signal line connected to the source or drain of the TFT element of the pixel belonging to the second display region. , In the first display area A plurality of pixels arranged along the extending direction of the video signal line, and a plurality of pixels arranged along the extending direction of the video signal line in the second display area. , Respectively, a pixel in which the source or drain of the TFT element is connected to one of the two adjacent video signal lines, and the other video of the two adjacent video signal lines A liquid crystal display device in which pixels having sources or drains of the TFT elements connected to signal lines are alternately arranged.

(2)前記(1)の液晶表示装置において、前記境界線を挟んで隣接する前記第1の表示領域に属する画素と前記第2の表示領域に属する画素とは、前記第1の基板上における当該各画素の前記TFT素子および前記画素電極の配置位置の関係が、前記境界線を対称軸とする線対称の関係になっている液晶表示装置。   (2) In the liquid crystal display device of (1), the pixels belonging to the first display area and the pixels belonging to the second display area that are adjacent to each other with the boundary line interposed therebetween are on the first substrate. A liquid crystal display device in which the relationship between the arrangement positions of the TFT elements and the pixel electrodes of the pixels is axisymmetric with respect to the boundary line.

(3)前記(2)の液晶表示装置において、前記第1の表示領域を通る複数本の映像信号線、および前記第2の表示領域を通る複数本の映像信号線には、それぞれ、1フレーム期間中、常に同じ極性の信号が加わり、1フレーム期間中に前記第1の表示領域を通る複数本の映像信号線、および前記第2の表示領域を通る複数本の映像信号線に加わる信号は、それぞれ、同じ表示領域において隣接する2本の映像信号線に加わる信号の極性が互いに反対の極性であり、かつ、前記境界線を挟んで対向する2本の映像信号線に加わる信号の極性が互いに反対の極性である液晶表示装置。   (3) In the liquid crystal display device of (2), each of the plurality of video signal lines passing through the first display area and the plurality of video signal lines passing through the second display area has one frame. A signal having the same polarity is always applied during the period, and a signal applied to the plurality of video signal lines passing through the first display area and the plurality of video signal lines passing through the second display area during one frame period is The polarities of the signals applied to the two adjacent video signal lines in the same display area are opposite to each other, and the polarities of the signals applied to the two video signal lines facing each other across the boundary line are Liquid crystal display devices having opposite polarities.

(4)前記(1)の液晶表示装置において、前記境界線を挟んで隣接する前記第1の表示領域に属する画素と前記第2の表示領域に属する画素とは、前記第1の基板上における当該各画素の前記TFT素子および前記画素電極の配置位置の関係が、前記境界線のうちの当該2つの画素を分割する線分の中心を対称の中心とする点対称の関係になっている液晶表示装置。   (4) In the liquid crystal display device according to (1), the pixels belonging to the first display area and the pixels belonging to the second display area that are adjacent to each other across the boundary line are arranged on the first substrate. The relationship between the arrangement positions of the TFT elements and the pixel electrodes of the respective pixels is a liquid crystal having a point-symmetrical relationship with the center of a line segment dividing the two pixels of the boundary line being a symmetric center. Display device.

(5)前記(4)の液晶表示装置において、前記第1の表示領域を通る複数本の映像信号線、および前記第2の表示領域を通る複数本の映像信号線には、それぞれ、1フレーム期間中、常に同じ極性の信号が加わり、1フレーム期間中に前記第1の表示領域を通る複数本の映像信号線、および前記第2の表示領域を通る複数本の映像信号線に加わる信号は、それぞれ、同じ表示領域において隣接する2本の映像信号線に加わる信号の極性が互いに反対の極性であり、かつ、前記境界線を挟んで対向する2本の映像信号線に加わる信号の極性が同じ極性である液晶表示装置。   (5) In the liquid crystal display device of (4), each of the plurality of video signal lines passing through the first display area and the plurality of video signal lines passing through the second display area has one frame. A signal having the same polarity is always applied during the period, and a signal applied to the plurality of video signal lines passing through the first display area and the plurality of video signal lines passing through the second display area during one frame period is The polarities of the signals applied to the two adjacent video signal lines in the same display area are opposite to each other, and the polarities of the signals applied to the two video signal lines facing each other across the boundary line are A liquid crystal display device having the same polarity.

(6)前記(1)乃至(5)のいずれかの液晶表示装置において、前記第1の表示領域に属する画素の前記TFT素子のゲート、および前記第2の表示領域に属する画素の前記TFT素子のゲートは、それぞれ、当該画素の画素電極よりも、前記TFT素子のソースまたはドレインが接続している映像信号線の信号入力端側に位置する走査信号線に接続している液晶表示装置。   (6) In the liquid crystal display device according to any one of (1) to (5), the gate of the TFT element of the pixel belonging to the first display area and the TFT element of the pixel belonging to the second display area The liquid crystal display device in which each gate is connected to the scanning signal line located on the signal input end side of the video signal line to which the source or drain of the TFT element is connected than the pixel electrode of the pixel.

(7)前記(6)の液晶表示装置において、前記第2の基板は、前記第1の基板の前記複数本の走査信号線および前記複数本の映像信号線に対向する位置、および前記境界線が通る位置に延在する網目状の遮光膜を有し、前記遮光膜のうちの、前記境界線が通る位置に延在する部分の前記映像信号線の延在方向に沿った寸法が、前記走査信号線に対向する位置に延在する部分の前記映像信号線の延在方向に沿った寸法とおおむね等しい液晶表示装置。   (7) In the liquid crystal display device according to (6), the second substrate has a position facing the plurality of scanning signal lines and the plurality of video signal lines on the first substrate, and the boundary line Having a mesh-like light shielding film extending to a position through which the video signal line extends in a direction extending through the boundary line of the light shielding film. A liquid crystal display device, which is substantially equal to a dimension along the extending direction of the video signal line at a portion extending to a position facing the scanning signal line.

本発明の液晶表示装置によれば、1つの表示領域を2つの領域に分割し、当該2つの領域に並行して映像や画像を表示しても、前記複数本の映像信号線に加える信号を生成するドライバ回路の発熱を抑えることができる。また、本発明の液晶表示装置によれば、たとえば、縦スミアと呼ばれる現象の発生を抑えることができ、当該縦スミアによる画質の低下を防ぐことができる。   According to the liquid crystal display device of the present invention, even if a single display area is divided into two areas and a video or an image is displayed in parallel with the two areas, a signal applied to the plurality of video signal lines can be obtained. Heat generation of the generated driver circuit can be suppressed. In addition, according to the liquid crystal display device of the present invention, for example, it is possible to suppress the occurrence of a phenomenon called vertical smear, and it is possible to prevent deterioration in image quality due to the vertical smear.

またさらに、本発明の液晶表示装置によれば、前記境界線部分が目立たないようにすることができる。   Furthermore, according to the liquid crystal display device of the present invention, the boundary line portion can be made inconspicuous.

以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。   Hereinafter, the present invention will be described in detail together with embodiments (examples) with reference to the drawings. In all the drawings for explaining the embodiments, parts having the same function are given the same reference numerals and their repeated explanation is omitted.

図1(a)乃至図1(e)は、本発明による一実施例の液晶表示装置の概略構成を示す模式図である。図1(a)は、本実施例の液晶表示装置における液晶表示パネルおよびドライバ回路の概略構成の一例を示す模式平面図である。図1(b)は、液晶表示パネルの表示領域における1つの画素の回路構成の一例を示す模式回路図である。図1(c)は、2分割された表示領域のうちの一方の表示領域の中央付近における画素の配列方法の一例を示す模式回路図である。図1(d)は、1つの表示領域を2分割する境界線を挟んで隣接する2つの画素の配列方法の一例を示す模式回路図である。図1(e)は、1つの表示領域を2分割する境界線を挟んで隣接する2つの画素の配列方法の別の例を示す模式回路図である。なお、図1(b)乃至図1(e)に示したx方向およびy方向は、それぞれ、図1(a)に示したx方向およびy方向と一致する方向である。また、図1(b)乃至図1(e)において、走査信号線の一端および映像信号線の一端にある三角形は、それぞれ、信号入力端がある方向を表している。   FIG. 1A to FIG. 1E are schematic views showing a schematic configuration of a liquid crystal display device according to an embodiment of the present invention. FIG. 1A is a schematic plan view showing an example of a schematic configuration of a liquid crystal display panel and a driver circuit in the liquid crystal display device of the present embodiment. FIG. 1B is a schematic circuit diagram showing an example of the circuit configuration of one pixel in the display area of the liquid crystal display panel. FIG. 1C is a schematic circuit diagram illustrating an example of a pixel arrangement method in the vicinity of the center of one of the display areas divided into two. FIG. 1D is a schematic circuit diagram illustrating an example of a method of arranging two adjacent pixels across a boundary line that divides one display region into two. FIG. 1E is a schematic circuit diagram illustrating another example of a method of arranging two adjacent pixels across a boundary line that divides one display region into two. In addition, the x direction and the y direction shown in FIGS. 1B to 1E are directions that coincide with the x direction and the y direction shown in FIG. 1A, respectively. Further, in FIGS. 1B to 1E, triangles at one end of the scanning signal line and one end of the video signal line represent directions in which the signal input ends are respectively present.

本実施例では、本発明の適用が望まれる液晶表示装置の一例として、液晶テレビのような大画面で高精細な液晶表示装置を挙げる。大画面で高精細な液晶表示装置では、たとえば、図1(a)に示すように、液晶表示パネル1の4つの辺1a,1b,1c,1dに第1のドライバ回路2a、第2のドライバ回路2b、第3のドライバ回路2c、および第4のドライバ回路2dが取り付けられている。また、液晶表示パネル1の1つの表示領域3は、TFT素子および画素電極を有する画素の集合で設定されており、かつ、x方向に延びる境界線BLによって上下に2分割されている。以下の説明では、1つの表示領域3のうちの境界線BLの上にある領域を第1の表示領域3aと呼び、境界線BLの下にある領域を第2の表示領域3bと呼ぶ。   In this embodiment, as an example of a liquid crystal display device to which the application of the present invention is desired, a large-screen high-definition liquid crystal display device such as a liquid crystal television is given. In a large-screen high-definition liquid crystal display device, for example, as shown in FIG. 1A, a first driver circuit 2a and a second driver are provided on four sides 1a, 1b, 1c, and 1d of the liquid crystal display panel 1. A circuit 2b, a third driver circuit 2c, and a fourth driver circuit 2d are attached. In addition, one display region 3 of the liquid crystal display panel 1 is set by a set of pixels having TFT elements and pixel electrodes, and is divided into two vertically by a boundary line BL extending in the x direction. In the following description, an area above the boundary line BL in one display area 3 is referred to as a first display area 3a, and an area below the boundary line BL is referred to as a second display area 3b.

本実施例の液晶表示パネル1は、アクティブマトリクス型であり、図1(a)には示していないが、複数本の走査信号線、複数本の映像信号線、複数個のTFT素子、複数個の画素電極、および対向電極などが配置されている。このとき、複数本の走査信号線は、それぞれがx方向に延在しており、かつ、y方向に並んでいる。また、複数本の映像信号線は、それぞれがy方向に延在しており、かつ、x方向に並んでいる。またこのとき、第1の表示領域3aを通る映像信号線と、第2の表示領域3bを通る映像信号線は、境界線BLの部分において電気的に絶縁されている。   The liquid crystal display panel 1 of the present embodiment is of an active matrix type and is not shown in FIG. 1A, but includes a plurality of scanning signal lines, a plurality of video signal lines, a plurality of TFT elements, and a plurality of TFT elements. The pixel electrode, the counter electrode, and the like are arranged. At this time, each of the plurality of scanning signal lines extends in the x direction and is arranged in the y direction. The plurality of video signal lines extend in the y direction and are arranged in the x direction. At this time, the video signal line passing through the first display area 3a and the video signal line passing through the second display area 3b are electrically insulated at the boundary line BL.

また、液晶表示パネル1の第1の辺1aに取り付けられた第1のドライバ回路2aは、第1の表示領域3aを通る複数本の映像信号線に加える信号の生成などを行う回路である。また、液晶表示パネル1の第2の辺1bに取り付けられた第2のドライバ回路2bは、第2の表示領域3bを通る複数本の映像信号線に加える信号の生成などを行う回路である。   The first driver circuit 2a attached to the first side 1a of the liquid crystal display panel 1 is a circuit that generates a signal to be applied to a plurality of video signal lines passing through the first display area 3a. The second driver circuit 2b attached to the second side 1b of the liquid crystal display panel 1 is a circuit that generates a signal to be applied to a plurality of video signal lines passing through the second display area 3b.

また、液晶表示パネル1の第3の辺1cおよび第4の辺1dに取り付けられた第3のドライバ回路2cは、第1の表示領域3aを通る複数本の走査信号線に加える信号の生成などを行う回路である。また、液晶表示パネル1の第3の辺1cおよび第4の辺1dに取り付けられた第4のドライバ回路2dは、第2の表示領域3bを通る複数本の走査信号線に加える信号の生成などを行う回路である。   The third driver circuit 2c attached to the third side 1c and the fourth side 1d of the liquid crystal display panel 1 generates signals to be applied to a plurality of scanning signal lines passing through the first display region 3a. It is a circuit which performs. The fourth driver circuit 2d attached to the third side 1c and the fourth side 1d of the liquid crystal display panel 1 generates signals to be applied to a plurality of scanning signal lines passing through the second display region 3b. It is a circuit which performs.

すなわち、本実施例の液晶表示パネル1は、第1のドライバ回路2aから映像信号線に加える信号および第3のドライバ回路2cから走査信号線に加える信号により第1の表示領域3aの表示を制御し、第2のドライバ回路2bから映像信号線に加える信号および第4のドライバ回路2dから走査信号線に加える信号により第2の表示領域3bの表示を制御する。   That is, the liquid crystal display panel 1 of this embodiment controls the display of the first display area 3a by the signal applied to the video signal line from the first driver circuit 2a and the signal applied to the scanning signal line from the third driver circuit 2c. The display of the second display area 3b is controlled by a signal applied to the video signal line from the second driver circuit 2b and a signal applied to the scanning signal line from the fourth driver circuit 2d.

第1のドライバ回路2a、第2のドライバ回路2b、第3のドライバ回路2c、および第4のドライバ回路2dは、それぞれ、たとえば、フレキシブルプリント配線板(インターポーザと呼ぶこともある)にチップ状のドライバICを実装したCOFまたはTABなどの半導体パッケージである。なお、第1のドライバ回路2a、第2のドライバ回路2b、第3のドライバ回路2c、および第4のドライバ回路2dは、上記の半導体パッケージに限らず、たとえば、前記チップ状のドライバIC自身であってもよいし、液晶表示パネル1に用いるTFT基板に走査信号線などとともに形成された回路であってもよい。   The first driver circuit 2a, the second driver circuit 2b, the third driver circuit 2c, and the fourth driver circuit 2d are each formed in a chip-like form on, for example, a flexible printed wiring board (sometimes called an interposer). A semiconductor package such as COF or TAB on which a driver IC is mounted. Note that the first driver circuit 2a, the second driver circuit 2b, the third driver circuit 2c, and the fourth driver circuit 2d are not limited to the semiconductor package described above, and may be, for example, the chip-like driver IC itself. It may be a circuit formed with a scanning signal line or the like on a TFT substrate used for the liquid crystal display panel 1.

また、1つの表示領域3において1つの画素が占有する領域は、2本の隣接する走査信号線と、2本の隣接する映像信号線とで囲まれた領域に相当する。このとき、1つの画素の回路構成は、たとえば、図1(b)に示すような構成になっている。すなわち、1つの画素は、TFT素子4、画素容量5(液晶容量と呼ぶこともある。)、および保持容量6(補助容量と呼ぶこともある。)とを有する。画素容量5は、当該1つの画素が有する画素電極、対向電極、および液晶材料で形成される容量であり、保持容量6は、前記画素電極、前記対向電極と同電位の保持容量線CL、および前記液晶材料とは異なる絶縁層で形成される容量である。また、TFT素子4は、ゲートが2本の隣接する走査信号線GLのうちの一方の走査信号線に接続しており、ドレインが2本の隣接する映像信号線DLのうちの一方の映像信号線に接続し、ソースが画素電極に接続している。   An area occupied by one pixel in one display area 3 corresponds to an area surrounded by two adjacent scanning signal lines and two adjacent video signal lines. At this time, the circuit configuration of one pixel is, for example, as shown in FIG. That is, one pixel has a TFT element 4, a pixel capacitor 5 (sometimes called a liquid crystal capacitor), and a storage capacitor 6 (sometimes called an auxiliary capacitor). The pixel capacitor 5 is a capacitor formed of a pixel electrode, a counter electrode, and a liquid crystal material included in the one pixel, and the storage capacitor 6 includes the pixel electrode, a storage capacitor line CL having the same potential as the counter electrode, and The capacitor is formed of an insulating layer different from the liquid crystal material. The TFT element 4 has a gate connected to one scanning signal line of two adjacent scanning signal lines GL and a drain connected to one video signal of two adjacent video signal lines DL. The source is connected to the pixel electrode.

また、本実施例の液晶表示パネル1では、第1の表示領域3aにおける各画素の配列が、たとえば、図1(c)に示したような配列になっている。なお、図1(c)には、第1の表示領域3aの中央付近における横2画素×縦6画素の計12個の画素の配列の一例を示している。   In the liquid crystal display panel 1 of the present embodiment, the arrangement of the pixels in the first display area 3a is, for example, an arrangement as shown in FIG. FIG. 1C shows an example of an arrangement of a total of 12 pixels of 2 horizontal pixels × 6 vertical pixels in the vicinity of the center of the first display area 3a.

すなわち、第1の表示領域3aにおいて、映像信号線DLの延在方向(y方向)に並んでいる複数個の画素は、2本の隣接する映像信号線DLのうちの一方の映像信号線DLにTFT素子4のソースが接続している画素と、当該2本の隣接する映像信号線DLのうちの他方の映像信号線DLにTFT素子4のソースが接続している画素とが交互に並んでいる。またこのとき、各画素のTFT素子4のゲートは、当該TFT素子4のソースに接続している画素電極(画素容量5)よりも、当該TFT素子4のドレインに接続している映像信号線DLの信号入力端側にある走査信号線GLに接続させる。   That is, in the first display area 3a, a plurality of pixels arranged in the extending direction (y direction) of the video signal line DL is one video signal line DL of two adjacent video signal lines DL. The pixels to which the source of the TFT element 4 is connected and the pixels to which the source of the TFT element 4 is connected to the other video signal line DL of the two adjacent video signal lines DL are alternately arranged. It is out. At this time, the gate of the TFT element 4 of each pixel has a video signal line DL connected to the drain of the TFT element 4 rather than the pixel electrode (pixel capacitance 5) connected to the source of the TFT element 4. Are connected to the scanning signal line GL on the signal input end side.

また、1本の走査信号線GLを挟んで隣接する保持容量線CL同士は、たとえば、ブリッジ配線BRで電気的に接続する。このとき、ブリッジ配線BRは、図1(c)に示すように画素毎に設けてもよいし、数画素おきに設けてもよい。   Further, the storage capacitor lines CL adjacent to each other with one scanning signal line GL interposed therebetween are electrically connected by, for example, a bridge wiring BR. At this time, the bridge wiring BR may be provided for each pixel as shown in FIG. 1C, or may be provided every several pixels.

また、図示は省略するが、第2の表示領域3bにおける各画素の配列は、たとえば、図1(c)に示した配列の上下を反転させたような配列にする。   Although illustration is omitted, the arrangement of the pixels in the second display region 3b is, for example, an arrangement in which the arrangement shown in FIG.

このとき、第1の表示領域3aにおける各画素の配列と第2の表示領域3bにおける各画素の配列は、境界線BLを挟んで隣接する第1の表示領域3aの画素と第2の表示領域3bの画素とが、たとえば、図1(d)に示すような関係になるような配列にする。すなわち、第1の表示領域3aの画素におけるTFT素子4および画素電極(画素容量5)の位置関係と、第2の表示領域3bの画素におけるTFT素子4および画素電極(画素容量5)の位置関係とが、境界線BLを対称軸とする線対称の関係になるような配列にする。   At this time, the arrangement of the pixels in the first display area 3a and the arrangement of the pixels in the second display area 3b are such that the pixels in the first display area 3a and the second display area adjacent to each other with the boundary line BL interposed therebetween. For example, the arrangement is such that the pixel 3b has a relationship as shown in FIG. That is, the positional relationship between the TFT element 4 and the pixel electrode (pixel capacitance 5) in the pixel in the first display region 3a, and the positional relationship between the TFT element 4 and the pixel electrode (pixel capacitance 5) in the pixel in the second display region 3b. Are arranged in a line-symmetric relationship with the boundary line BL as the axis of symmetry.

なお、第1の表示領域3aにおける各画素の配列と第2の表示領域3bにおける各画素の配列は、境界線BLを挟んで隣接する第1の表示領域3aの画素と第2の表示領域3bの画素とが、たとえば、図1(e)に示すような関係になるような配列になっていてもよい。すなわち、第1の表示領域3aの画素におけるTFT素子4および画素電極(画素容量5)の位置関係と、第2の表示領域3bの画素におけるTFT素子4および画素電極(画素容量5)の位置関係とが、境界線BLのうちの当該2つの画素を分割する線分の中心Pを対称の中心とする点対称の関係になるような配列にしてもよい。   The arrangement of the pixels in the first display area 3a and the arrangement of the pixels in the second display area 3b are such that the pixels in the first display area 3a and the second display area 3b adjacent to each other across the boundary line BL. These pixels may be arranged in such a relationship as shown in FIG. 1 (e), for example. That is, the positional relationship between the TFT element 4 and the pixel electrode (pixel capacitance 5) in the pixel in the first display region 3a, and the positional relationship between the TFT element 4 and the pixel electrode (pixel capacitance 5) in the pixel in the second display region 3b. May be arranged in a point-symmetric relationship with the center P of the line segment dividing the two pixels of the boundary line BL as the center of symmetry.

図2(a)および図2(b)は、本実施例の液晶表示パネルの駆動方法を説明するための模式図である。図2(a)は、各画素の配列が図1(c)および図1(d)に示したような配列の場合の駆動方法の一例を示す模式図である。図2(b)は、各画素の配列が図1(c)および図1(e)に示したような配列の場合の駆動方法の一例を示す模式図である。なお、図2(a)および図2(b)は、それぞれ、境界線部分における横4画素×縦6画素の計24画素の配列を示している。また、各画素には、TFT素子および画素電極のみを示している。また、図2(a)および図2(b)に示したx方向およびy方向は、それぞれ、図1(a)に示したx方向およびy方向と一致する方向である。また、図2(a)および図2(b)において、走査信号線の一端および映像信号線の一端にある三角形は、それぞれ、信号入力端がある方向を表している。   FIG. 2A and FIG. 2B are schematic views for explaining a driving method of the liquid crystal display panel of the present embodiment. FIG. 2A is a schematic diagram showing an example of a driving method in the case where the arrangement of each pixel is the arrangement shown in FIGS. 1C and 1D. FIG. 2B is a schematic diagram showing an example of a driving method when the arrangement of each pixel is the arrangement shown in FIGS. 1C and 1E. 2A and 2B show an arrangement of a total of 24 pixels of 4 horizontal pixels × 6 vertical pixels in the boundary line portion. Each pixel shows only the TFT element and the pixel electrode. Further, the x direction and the y direction shown in FIGS. 2A and 2B are directions that coincide with the x direction and the y direction shown in FIG. 1A, respectively. In FIG. 2A and FIG. 2B, triangles at one end of the scanning signal line and one end of the video signal line represent directions in which the signal input ends are respectively present.

本実施例の液晶表示パネル1のようなアクティブマトリクス型の液晶表示パネルにおいて映像や画像を表示する場合、各画素における階調表示は、正極性での表示と負極性での表示とを、あらかじめ定められたフレーム毎(たとえば、1フレーム毎)に切り替えて行う。なお、前記正極性での表示というのは、映像信号線DLから画素電極に書き込まれた信号(階調電圧)の電位が対向電極の電位よりも高い状態での表示であり、前記負極性での表示というのは、映像信号線から画素電極に書き込まれた信号(階調電圧)の電位が対向電極の電位よりも低い状態での表示である。   When an image or an image is displayed on an active matrix type liquid crystal display panel such as the liquid crystal display panel 1 of the present embodiment, gradation display in each pixel includes a positive display and a negative display in advance. This is performed by switching every predetermined frame (for example, every frame). The display with the positive polarity is a display in a state where the potential of the signal (gradation voltage) written from the video signal line DL to the pixel electrode is higher than the potential of the counter electrode. This display is a display in a state where the potential of the signal (gradation voltage) written from the video signal line to the pixel electrode is lower than the potential of the counter electrode.

また、アクティブマトリクス型の液晶表示パネル1において映像や画像を表示する場合、1フレーム期間中における各画素の極性は、たとえば、図2(a)に示すように、走査信号線GLの延在方向(x方向)で隣接する2つの画素の極性が互いに反対の極性であり、かつ、映像信号線DLの延在方向(y方向)で隣接する2つの画素の極性も互いに反対の極性であるようにすることが望ましい。このような表示方法は、一般に、ドット反転方式と呼ばれる。   Further, when displaying an image or an image on the active matrix liquid crystal display panel 1, the polarity of each pixel during one frame period is, for example, the extending direction of the scanning signal line GL as shown in FIG. The polarities of two pixels adjacent in the (x direction) are opposite to each other, and the polarities of two pixels adjacent in the extending direction of the video signal line DL (y direction) are also opposite to each other. It is desirable to make it. Such a display method is generally called a dot inversion method.

なお、図2(a)は、境界線BLを挟んで隣接する第1の表示領域3aの画素と第2の表示領域3bの画素が、図1(d)に示したような線対称の場合を例に挙げている。また、図2(a)において、各画素の画素電極PXの中に示した+(プラス)と−(マイナス)は、+が正極性であることを表し、−(マイナス)が負極性であることを表している。   2A shows a case where the pixels of the first display area 3a and the pixels of the second display area 3b adjacent to each other with the boundary line BL interposed therebetween are line-symmetric as shown in FIG. 1D. As an example. In FIG. 2A, + (plus) and-(minus) shown in the pixel electrode PX of each pixel represents that + is positive, and-(minus) is negative. Represents that.

このように、各画素の配列が図1(c)および図1(d)に示したような配列の液晶表示パネル1において、ドット反転方式で映像や画像を表示する場合、第1の表示領域3aを通る複数本の映像信号線DLに加える信号の極性は、2本の隣接する映像信号線DLの極性が互いに反対の極性になるようにすればよい。このとき、1本の映像信号線DLに加える信号の極性は、1フレーム期間中、常に同じ極性でよい。   As described above, in the liquid crystal display panel 1 in which the arrangement of each pixel is as shown in FIG. 1C and FIG. 1D, when displaying an image or an image by the dot inversion method, the first display area is displayed. The polarity of the signals applied to the plurality of video signal lines DL passing through 3a may be such that the polarities of the two adjacent video signal lines DL are opposite to each other. At this time, the polarity of the signal applied to one video signal line DL may always be the same polarity during one frame period.

同様に、第2の表示領域3bを通る複数本の映像信号線DLに加える信号の極性についても、2本の隣接する映像信号線DLの極性が互いに反対の極性になるようにすればよい。このときも、1本の映像信号線DLに加える信号の極性は、1フレーム期間中、常に同じ極性でよい。   Similarly, the polarities of the signals applied to the plurality of video signal lines DL passing through the second display area 3b may be such that the polarities of the two adjacent video signal lines DL are opposite to each other. Also at this time, the polarity of the signal applied to one video signal line DL may always be the same during one frame period.

なお、図2(a)に示したような配列の場合、境界線BLを挟んで隣接する、第1の表示領域3aの画素のTFT素子4のドレインが接続している映像信号線DLと、第2の表示領域3bの画素のTFT素子4のドレインが接続している映像信号線DLとは、境界線BLを挟んで対向している。そのため、境界線BLを挟んで隣接する当該2つの画素の極性が互いに反対の極性になるようにするには、図2(a)に示すように、境界線BLを挟んで対向する、第1の表示領域3aの映像信号線DLに加える信号の極性と第2の表示領域3bの映像信号線DLに加える信号の極性とが互いに反対の極性になるようにすればよい。   In the case of the arrangement as shown in FIG. 2A, the video signal line DL to which the drain of the TFT element 4 of the pixel in the first display region 3a adjacent to the boundary line BL is connected, The video signal line DL to which the drain of the TFT element 4 of the pixel in the second display region 3b is connected is opposed to the boundary line BL. Therefore, in order to make the polarities of the two pixels adjacent to each other across the boundary line BL opposite to each other, as shown in FIG. The polarity of the signal applied to the video signal line DL in the display area 3a may be opposite to the polarity of the signal applied to the video signal line DL in the second display area 3b.

また、図2(a)に示した各画素の極性は、ある1つのフレームを表示する際の極性の例である。そのため、たとえば、次のフレームを表示する際には、各画素の極性が反対の極性、すなわち正極性の画素は負極性になり、負極性の画素は正極性になる。   Further, the polarity of each pixel shown in FIG. 2A is an example of the polarity when displaying a certain frame. Therefore, for example, when displaying the next frame, the polarity of each pixel is opposite, that is, a positive pixel has a negative polarity, and a negative pixel has a positive polarity.

また、各画素の配列が図1(c)および図1(e)に示したような配列の液晶表示パネル1でも、ドット反転方式で映像や画像を表示することは可能であり、その場合、各画素の極性および各映像信号線DLに加える信号の極性は、たとえば、図2(b)に示すようになる。すなわち、境界線BLを挟んで隣接する、第1の表示領域3aの画素の極性と第2の表示領域3bの画素の極性とが互いに反対の極性になるようにするには、図2(b)に示すように、境界線BLを挟んで対向する、第1の表示領域3aの映像信号線DLに加える信号の極性と第2の表示領域3bの映像信号線に加える極性とが同じ極性になるようにすればよい。   Further, even in the liquid crystal display panel 1 having the arrangement of each pixel as shown in FIG. 1C and FIG. 1E, it is possible to display images and images by the dot inversion method. The polarity of each pixel and the polarity of a signal applied to each video signal line DL are as shown in FIG. 2B, for example. That is, in order to make the polarities of the pixels of the first display region 3a and the pixels of the second display region 3b adjacent to each other across the boundary line BL have opposite polarities, FIG. ), The polarity of the signal applied to the video signal line DL in the first display area 3a and the polarity applied to the video signal line in the second display area 3b facing each other across the boundary line BL are the same polarity. What should I do.

このとき、第1の表示領域3aを通る複数本の映像信号線DLに加える信号の極性は、1本の映像信号線DLに加える信号の極性が1フレーム期間中、常に同じ極性であり、かつ、2本の隣接する映像信号線DLの極性が互いに反対の極性になるようにする。同様に、第2の表示領域3bを通る複数本の映像信号線DLに加える信号の極性は、1本の映像信号線DLに加える信号の極性が1フレーム期間中、常に同じ極性であり、かつ、2本の隣接する映像信号線DLの極性が互いに反対の極性になるようにする。   At this time, the polarity of the signal applied to the plurality of video signal lines DL passing through the first display region 3a is always the same polarity during one frame period. The polarities of two adjacent video signal lines DL are opposite to each other. Similarly, the polarity of the signal applied to the plurality of video signal lines DL passing through the second display region 3b is always the same polarity during one frame period, and the polarity of the signal applied to the single video signal line DL is The polarities of two adjacent video signal lines DL are opposite to each other.

このように、本実施例の液晶表示パネル1は、第1のドライバ回路2aおよび第2のドライバ回路2bにおいて、各映像信号線DLに加える信号をカラム反転方式と同様の方法で生成するが、表示領域に表示される映像や画像はドット反転方式で表示される。そのため、ドット反転方式で映像や画像を表示させる際の第1のドライバ回路2aおよび第2のドライバ回路2bの負荷が軽減し、発熱による故障や誤動作を低減できる。また、第1のドライバ回路2aおよび第2のドライバ回路2bにおいてカラム反転方式と同様の方法で生成した信号を各映像信号線DLに加えても、ドット反転方式で映像や画像を表示することができるので、カラム反転方式での表示において問題となる縦スメアなどの発生を防げ、当該縦スメアなどによる画質の低下を防ぐことができる。   As described above, the liquid crystal display panel 1 according to the present embodiment generates signals to be applied to the video signal lines DL in the first driver circuit 2a and the second driver circuit 2b in the same manner as the column inversion method. Images and images displayed in the display area are displayed by the dot inversion method. Therefore, the load on the first driver circuit 2a and the second driver circuit 2b when displaying an image or an image by the dot inversion method is reduced, and a failure or malfunction due to heat generation can be reduced. Further, even if a signal generated by the same method as the column inversion method in the first driver circuit 2a and the second driver circuit 2b is added to each video signal line DL, an image or an image can be displayed by the dot inversion method. Therefore, it is possible to prevent the occurrence of vertical smear, which is a problem in the display by the column inversion method, and to prevent the image quality from being deteriorated by the vertical smear.

また、本実施例の液晶表示パネル1のように、1つの表示領域3を上下に2分割した場合、たとえば、1つの表示領域3に映像または画像の1フレームを表示するときに、第1の表示領域3aの表示と第2の表示領域3bの表示とを並行して行うことができる。そのため、映像または画像の1フレームの表示に要する時間を短縮でき、高速化(たとえば、240Hz駆動)への対応が容易である。   Further, when one display area 3 is divided into two vertically as in the liquid crystal display panel 1 of the present embodiment, for example, when one frame of video or image is displayed in one display area 3, The display area 3a and the second display area 3b can be displayed in parallel. Therefore, the time required for displaying one frame of video or image can be shortened, and it is easy to cope with high speed (for example, 240 Hz driving).

図3(a)乃至図3(e)は、本実施例の液晶表示パネルのTFT基板における画素の概略構成の一例を示す模式図である。図3(a)は、TFT基板における第1の表示領域3aの中央付近における画素の平面構成の一例を示す模式平面図である。図3(b)は、図3(a)に示したA−A’線におけるTFT基板の断面構成の一例を示す模式平面図である。図3(c)は、図3(a)に示したB−B’線におけるTFT基板の断面構成の一例を示す模式平面図である。図3(d)は、図3(a)に示したC−C’線におけるTFT基板の断面構成の一例を示す模式平面図である。図3(e)は、TFT基板における境界線を挟んで隣接する2つの画素の平面構成の一例を示す模式平面図である。なお、図3(a)および図3(e)に示したx方向およびy方向は、それぞれ、図1(a)に示したx方向およびy方向と一致する方向である。   FIG. 3A to FIG. 3E are schematic views showing an example of a schematic configuration of a pixel in the TFT substrate of the liquid crystal display panel of this example. FIG. 3A is a schematic plan view illustrating an example of a planar configuration of a pixel in the vicinity of the center of the first display region 3a on the TFT substrate. FIG. 3B is a schematic plan view showing an example of a cross-sectional configuration of the TFT substrate taken along line A-A ′ shown in FIG. FIG. 3C is a schematic plan view showing an example of a cross-sectional configuration of the TFT substrate taken along line B-B ′ shown in FIG. FIG. 3D is a schematic plan view showing an example of a cross-sectional configuration of the TFT substrate taken along line C-C ′ shown in FIG. FIG. 3E is a schematic plan view illustrating an example of a planar configuration of two pixels adjacent to each other with a boundary line on the TFT substrate interposed therebetween. Note that the x direction and the y direction shown in FIGS. 3A and 3E are respectively the same as the x direction and the y direction shown in FIG.

本実施例の液晶表示パネル1は、上記のように、図1(c)および図1(d)に示したような回路構成、または図1(c)および図1(e)に示したような回路構成を有する。そこで、次に、上記のような回路構成を有する液晶表示パネル1が、実際にどのような構成になっているかついて簡単に説明する。なお、以下の説明では、液晶表示パネル1として、画素電極および対向電極がTFT基板に配置されており、かつ、画素電極と対向電極とが絶縁層を介して積層配置されている横電界駆動方式の液晶表示パネルを例に挙げる。   As described above, the liquid crystal display panel 1 of the present embodiment has a circuit configuration as shown in FIGS. 1C and 1D, or as shown in FIGS. 1C and 1E. Circuit structure. Therefore, the configuration of the liquid crystal display panel 1 having the circuit configuration as described above will be briefly described below. In the following description, as the liquid crystal display panel 1, a horizontal electric field driving method in which a pixel electrode and a counter electrode are disposed on a TFT substrate, and the pixel electrode and the counter electrode are stacked via an insulating layer The liquid crystal display panel is taken as an example.

前記横電界駆動方式の液晶表示パネル1に本発明を適用した場合、TFT基板の、第1の表示領域3aの中央付近にある画素は、たとえば、図3(a)乃至図3(d)に示したような構成になっている。まず、ガラス基板などの絶縁基板SUBの表面には、対向電極CT、走査信号線GL、保持容量線CLが配置されている。なお、図3(a)乃至図3(d)に示した例では、絶縁基板SUBの表面に、たとえば、ITOなどの透明な導電膜の成膜およびエッチングして対向電極CTを形成した後、たとえば、アルミニウムなどの導電膜の成膜およびエッチングをして走査信号線GLおよび保持容量線CLを形成している。しかしながら、これに限らず、たとえば、ITO膜およびアルミニウム膜を続けて成膜した後、アルミニウム膜をエッチングして走査信号線GLおよび保持容量線CLを形成し、続けてITO膜をエッチングして対向電極CTを形成してもよい。またさらに、たとえば、絶縁基板SUBの表面にアルミニウム膜の成膜およびエッチングをして走査信号線GLおよび保持容量線CLを形成した後、続けてITO膜の成膜およびエッチングをして対向電極CTを形成してもよい。   When the present invention is applied to the horizontal electric field drive type liquid crystal display panel 1, the pixels in the vicinity of the center of the first display region 3a of the TFT substrate are, for example, as shown in FIGS. 3 (a) to 3 (d). The configuration is as shown. First, the counter electrode CT, the scanning signal line GL, and the storage capacitor line CL are arranged on the surface of the insulating substrate SUB such as a glass substrate. In the example shown in FIGS. 3A to 3D, after the counter electrode CT is formed on the surface of the insulating substrate SUB by forming and etching a transparent conductive film such as ITO, for example, For example, the scanning signal line GL and the storage capacitor line CL are formed by forming and etching a conductive film such as aluminum. However, the present invention is not limited to this. For example, after an ITO film and an aluminum film are continuously formed, the aluminum film is etched to form the scanning signal lines GL and the storage capacitor lines CL, and then the ITO film is etched to face each other. The electrode CT may be formed. Still further, for example, after forming and etching the aluminum film on the surface of the insulating substrate SUB to form the scanning signal line GL and the storage capacitor line CL, the ITO film is subsequently formed and etched to form the counter electrode CT. May be formed.

対向電極CT、走査信号線GL、および保持容量線CLの上には、第1の絶縁層PAS1を介して、TFT素子4の半導体層SC、映像信号線DL(TFT素子4のドレイン電極SD1を含む)、およびTFT素子4のソース電極SD2が配置されている。第1の絶縁層PAS1は、TFT素子4のゲート絶縁膜としての機能を有する絶縁層であり、たとえば、シリコン酸化膜またはシリコン窒化膜を成膜して形成する。なお、図3(b)乃至図3(d)に示した例では、半導体層SCや映像信号線DLを形成する面が平坦になるように第1の絶縁層PAS1を形成しているが、これに限らず、第1の絶縁層PAS1は、たとえば、絶縁基板SUBの各位置における膜厚がほぼ均一になるように形成してもよい。すなわち、第1の絶縁層PAS1は、半導体層SCや映像信号線DLを形成する面に段差があってもよい。   On the counter electrode CT, the scanning signal line GL, and the storage capacitor line CL, the semiconductor layer SC of the TFT element 4 and the video signal line DL (the drain electrode SD1 of the TFT element 4 are disposed via the first insulating layer PAS1. And the source electrode SD2 of the TFT element 4 is disposed. The first insulating layer PAS1 is an insulating layer having a function as a gate insulating film of the TFT element 4, and is formed by forming a silicon oxide film or a silicon nitride film, for example. In the example shown in FIGS. 3B to 3D, the first insulating layer PAS1 is formed so that the surface on which the semiconductor layer SC and the video signal line DL are formed is flat. For example, the first insulating layer PAS1 may be formed so that the film thickness at each position of the insulating substrate SUB is substantially uniform. That is, the first insulating layer PAS1 may have a step on the surface on which the semiconductor layer SC and the video signal line DL are formed.

また、半導体層SCは、チャネルが形成される能動層、能動層とドレイン電極SD1との間に介在するドレイン拡散層、能動層とソース電極SD2との間に介在するソース拡散層とで構成されている。また、ドレイン電極SD1は、映像信号線DLと一体に形成されている。また、ドレイン電極SD1およびソース電極SD2はその一部分が半導体層SCに乗り上げている。   The semiconductor layer SC is composed of an active layer in which a channel is formed, a drain diffusion layer interposed between the active layer and the drain electrode SD1, and a source diffusion layer interposed between the active layer and the source electrode SD2. ing. The drain electrode SD1 is formed integrally with the video signal line DL. A part of the drain electrode SD1 and the source electrode SD2 runs over the semiconductor layer SC.

半導体層SC、映像信号線DL(ドレイン電極SD1を含む)、およびソース電極SD2を形成するときには、たとえば、まず、第1の絶縁層PAS1の表面全体に前記能動層に用いる第1の半導体膜と、前記ドレイン拡散層および前記ソース拡散層に用いる第2の半導体膜を成膜し、エッチングして島状の能動層を形成する。このとき、前記能動層の上にある前記第2の半導体膜は、まだ前記ドレイン拡散層と前記ソース拡散層とに分離されていない。次に、たとえば、アルミニウムなどの導電膜の成膜およびエッチングをして映像信号線DL(ドレイン電極SD1を含む)およびソース電極SD2を形成する。その後、ドレイン電極SD1およびソース電極SD2をマスクにして前記第2の半導体層をエッチングし、前記ドレイン拡散層と前記ソース拡散層に分離する。   When forming the semiconductor layer SC, the video signal line DL (including the drain electrode SD1), and the source electrode SD2, for example, first, the first semiconductor film used for the active layer is formed on the entire surface of the first insulating layer PAS1. Then, a second semiconductor film used for the drain diffusion layer and the source diffusion layer is formed and etched to form an island-shaped active layer. At this time, the second semiconductor film on the active layer is not yet separated into the drain diffusion layer and the source diffusion layer. Next, for example, a conductive film such as aluminum is formed and etched to form the video signal line DL (including the drain electrode SD1) and the source electrode SD2. Thereafter, the second semiconductor layer is etched using the drain electrode SD1 and the source electrode SD2 as a mask to separate the drain diffusion layer and the source diffusion layer.

半導体層SC、映像信号線DL(ドレイン電極SD1を含む)、およびソース電極SD2の上には、第2の絶縁層PAS2を介して、画素電極PXおよびブリッジ配線BRが配置されている。第2の絶縁層PAS2は、たとえば、シリコン窒化膜、あるいはその他の無機絶縁膜または有機絶縁膜を成膜して形成する。このとき、第2の絶縁層PAS2は、1種類の絶縁膜であってもよいし、2種類以上の絶縁膜が積層されていてもよい。なお、図3(b)乃至図3(d)に示した例では、画素電極PXおよびブリッジ配線BRを形成する面が平坦になるように第2の絶縁層PAS2を形成しているが、これに限らず、第2の絶縁層PAS2は、たとえば、絶縁基板SUBの各位置における膜厚がほぼ均一になるように形成してもよい。すなわち、第2の絶縁層PAS2は、画素電極PXおよびブリッジ配線BRを形成する面に段差があってもよい。   On the semiconductor layer SC, the video signal line DL (including the drain electrode SD1), and the source electrode SD2, the pixel electrode PX and the bridge wiring BR are arranged via the second insulating layer PAS2. The second insulating layer PAS2 is formed, for example, by forming a silicon nitride film or other inorganic insulating film or organic insulating film. At this time, the second insulating layer PAS2 may be one type of insulating film, or two or more types of insulating films may be stacked. In the example shown in FIGS. 3B to 3D, the second insulating layer PAS2 is formed so that the surface on which the pixel electrode PX and the bridge wiring BR are formed is flat. However, the second insulating layer PAS2 may be formed so that the film thickness at each position of the insulating substrate SUB is substantially uniform, for example. That is, the second insulating layer PAS2 may have a step on the surface on which the pixel electrode PX and the bridge wiring BR are formed.

また、第2の絶縁層PASを形成するときには、たとえば、ソース電極SD2の上、対向電極CTの角部、および保持容量線CLの上などにスルーホールTH1,TH2,TH3を形成しておく。   When forming the second insulating layer PAS, for example, through holes TH1, TH2, TH3 are formed on the source electrode SD2, on the corners of the counter electrode CT, on the storage capacitor line CL, and the like.

また、画素電極PXおよびブリッジ配線BRは、たとえば、ITOなどの透明な導電膜の成膜およびエッチングをして形成する。このとき、画素電極PXは、TFT素子4のソース電極SD2とスルーホールTH1により接続される。またこのとき、画素電極PXは、一般に櫛歯状と呼ばれる平面形状になっており、平面でみて対向電極CTと重なる部分に複数本のスリットが形成される。   Further, the pixel electrode PX and the bridge wiring BR are formed by forming and etching a transparent conductive film such as ITO, for example. At this time, the pixel electrode PX is connected to the source electrode SD2 of the TFT element 4 through the through hole TH1. Further, at this time, the pixel electrode PX has a planar shape generally called a comb-like shape, and a plurality of slits are formed in a portion overlapping the counter electrode CT when seen in a plan view.

また、ブリッジ配線BRは、走査信号線GLと交差するように配置され、当該走査信号線GLを挟んで隣接する2つの対向電極CTのうちの一方の対向電極CTとスルーホールTH2により接続され、他方の対向電極CT(保持容量線CL)とスルーホールTH3により電気的に接続される。   Further, the bridge wiring BR is disposed so as to intersect with the scanning signal line GL, and is connected to one counter electrode CT of two adjacent counter electrodes CT across the scanning signal line GL by the through hole TH2. The other counter electrode CT (holding capacitor line CL) is electrically connected through the through hole TH3.

画素電極PXおよびブリッジ配線BRの上には、配向膜ORIが配置される。   An alignment film ORI is disposed on the pixel electrode PX and the bridge wiring BR.

またこのとき、第1の表示領域3aにおいて映像信号線DLの延在方向(y方向)で隣接する2つの画素の平面レイアウトは、たとえば、左右を反転させた関係になっている。なお、図3(a)に示した例では、画素電極PXのスリットの向きも左右を反転させた関係になっているが、これに限らず、スリットの向きが同じ向きになっていてもよい。   At this time, the planar layout of two pixels adjacent in the extending direction (y direction) of the video signal line DL in the first display region 3a is, for example, a relationship in which left and right are reversed. In the example shown in FIG. 3A, the direction of the slit of the pixel electrode PX is also reversed, but the present invention is not limited to this, and the direction of the slit may be the same. .

なお、当然のことではあるが、各走査信号線GLの間隔GLsは、すべて等間隔である。   As a matter of course, the intervals GLs between the scanning signal lines GL are all equal.

また、図示は省略するが、第2の表示領域3bの中央付近における画素の平面レイアウトは、たとえば、図3(a)に示した平面レイアウトの上下を反転させたようなレイアウトになる。   Although not shown, the planar layout of the pixels in the vicinity of the center of the second display region 3b is, for example, a layout in which the planar layout shown in FIG.

一方、境界線BLを挟んで隣接する、第1の表示領域3aの画素と第2の表示領域3bの画素の平面レイアウトは、たとえば、図3(e)のようになる。なお、図3(e)は、当該2つの画素の配列が図1(d)に示したような線対称の関係の場合の平面レイアウトである。   On the other hand, the planar layout of the pixels in the first display region 3a and the pixels in the second display region 3b adjacent to each other with the boundary line BL interposed therebetween is, for example, as shown in FIG. FIG. 3E shows a planar layout in the case where the arrangement of the two pixels has a line-symmetric relationship as shown in FIG.

このとき、当然のことではあるが、第1の表示領域3aにおいて境界線BLに最も近い走査信号線GLと境界線BLとの間隔(距離)と、第2の表示領域3bにおいて境界線BLに最も近い走査信号線GLと境界線BLとの間隔(距離)とは、第1の表示領域3aにおける2本の隣接する走査信号線GLの間隔GLsと等間隔である。   At this time, as a matter of course, the distance (distance) between the scanning signal line GL and the boundary line BL closest to the boundary line BL in the first display region 3a and the boundary line BL in the second display region 3b. The interval (distance) between the nearest scanning signal line GL and the boundary line BL is equal to the interval GLs between two adjacent scanning signal lines GL in the first display region 3a.

また、境界線BLが通る部分には、走査信号線GLおよび保持容量線CLが配置されていないので、第1の表示領域3aの画素の対向電極CTと第2の表示領域3bの画素の対向電極CTとは、直接接続、すなわち一体に形成することが可能であり、ブリッジ配線BRによる接続が不要である。このとき、第1の表示領域3aの画素の対向電極CTと第2の表示領域3bの画素の対向電極CTとを接続する部分は、たとえば、図3(e)に示したように、対向電極CTとして機能する部分よりも細くすることが望ましい。このようにすることで、第1の表示領域3aの画素の対向電極CTと第2の表示領域3bの画素の対向電極CTとの接続部における配線抵抗と、ブリッジ配線BRを介した対向電極CT間の接続部における配線抵抗とをおおむね等しくすることができ、各画素の対向電極CTの電位を安定化させることができる。   In addition, since the scanning signal line GL and the storage capacitor line CL are not arranged in the portion where the boundary line BL passes, the counter electrode CT of the pixel in the first display area 3a and the pixel of the second display area 3b are opposed to each other. The electrode CT can be directly connected, that is, formed integrally, and connection by the bridge wiring BR is unnecessary. At this time, the portion connecting the counter electrode CT of the pixel in the first display area 3a and the counter electrode CT of the pixel in the second display area 3b is, for example, as shown in FIG. It is desirable to make it thinner than the portion that functions as CT. By doing so, the wiring resistance at the connection portion between the counter electrode CT of the pixel in the first display region 3a and the counter electrode CT of the pixel in the second display region 3b, and the counter electrode CT via the bridge wiring BR It is possible to make the wiring resistance at the connection portion between the two substantially equal, and the potential of the counter electrode CT of each pixel can be stabilized.

なお、本実施例では、本発明を適用した液晶表示パネルのTFT基板の構成の一例として、図3(a)乃至図3(e)に示したような構成を挙げたが、これに限らず、本発明は、種々の構成のTFT基板に適用できる。   In this embodiment, as an example of the configuration of the TFT substrate of the liquid crystal display panel to which the present invention is applied, the configuration shown in FIGS. 3A to 3E is given, but the configuration is not limited thereto. The present invention can be applied to TFT substrates having various configurations.

図4(a)および図4(b)、図5(a)および図5(b)は、本実施例の液晶表示パネルにおける別の作用効果の一例を説明するための模式図である。図4(a)は、液晶表示パネルを対向基板側からみたときの第1の表示領域3aの中央付近における画素の平面構成の一例を示す模式平面図である。図4(b)は、図4(a)に示したD−D’線における液晶表示パネルの断面構成の一例を示す模式平面図である。図5(a)は、液晶表示パネルを対向基板側からみたときの境界線を挟んで隣接する2つの画素の平面構成の一例を示す模式平面図である。図5(b)は、図5(a)に示したE−E’線における液晶表示パネルの断面構成の一例を示す模式平面図である。なお、図4(a)および図4(b)、図5(a)および図5(b)には、図3(a)乃至図3(e)に示した構成のTFT基板を用いた液晶表示パネルにおける平面構成および断面構成の一例を示している。また、図4(a)は、図3(a)に示した領域と同じ領域を対向基板側からみた平面図を示しており、図5(a)は、図3(e)に示した領域と同じ領域を対向基板側からみた平面図を示している。また、図4(b)および図5(b)は、偏光板や位相差板などを省略している。また、図4(a)および図5(a)に示したx方向およびy方向は、それぞれ、図1(a)に示したx方向およびy方向と一致する方向である。   FIG. 4A, FIG. 4B, FIG. 5A, and FIG. 5B are schematic diagrams for explaining an example of another operational effect in the liquid crystal display panel of the present embodiment. FIG. 4A is a schematic plan view illustrating an example of a planar configuration of pixels in the vicinity of the center of the first display region 3a when the liquid crystal display panel is viewed from the counter substrate side. FIG. 4B is a schematic plan view illustrating an example of a cross-sectional configuration of the liquid crystal display panel taken along line D-D ′ illustrated in FIG. FIG. 5A is a schematic plan view illustrating an example of a planar configuration of two adjacent pixels across a boundary line when the liquid crystal display panel is viewed from the counter substrate side. FIG. 5B is a schematic plan view showing an example of a cross-sectional configuration of the liquid crystal display panel taken along line E-E ′ shown in FIG. 4 (a), 4 (b), 5 (a) and 5 (b), a liquid crystal using a TFT substrate having the structure shown in FIGS. 3 (a) to 3 (e). 2 illustrates an example of a planar configuration and a cross-sectional configuration of a display panel. FIG. 4A shows a plan view of the same region as that shown in FIG. 3A as viewed from the counter substrate side, and FIG. 5A shows the region shown in FIG. Is a plan view of the same region as seen from the counter substrate side. In FIG. 4B and FIG. 5B, a polarizing plate, a retardation plate, and the like are omitted. Further, the x direction and the y direction shown in FIGS. 4A and 5A are directions that coincide with the x direction and the y direction shown in FIG. 1A, respectively.

液晶表示パネル1は、TFT基板7と対向基板8の間に液晶材料9を封入した表示パネルであり、TFT基板7は、たとえば、図3(a)乃至図3(e)に示したような構成になっている。このとき、対向基板8は、たとえば、図4(a)および図4(b)に示すように、ガラス基板などの絶縁基板SUBの表面(TFT基板7と対向する面)に、遮光膜(ブラックマトリクス)BM、カラーフィルタCF、オーバーコート層OC、配向膜ORIなどが配置されている。   The liquid crystal display panel 1 is a display panel in which a liquid crystal material 9 is sealed between a TFT substrate 7 and a counter substrate 8. The TFT substrate 7 is, for example, as shown in FIGS. 3 (a) to 3 (e). It is configured. At this time, for example, as shown in FIGS. 4A and 4B, the counter substrate 8 has a light shielding film (black) on the surface of the insulating substrate SUB such as a glass substrate (a surface facing the TFT substrate 7). Matrix) BM, color filter CF, overcoat layer OC, alignment film ORI, and the like are arranged.

遮光膜BMは、遮光性の高い導電膜または絶縁膜で形成されており、表示領域3における平面形状は、一般に、走査信号線GLと対向する位置および映像信号線DLと対向する位置に延在する網目状になっている。このとき、遮光膜BMのうちの、走査信号線GLと対向する位置に延在している各部分は、走査信号線GLと同じ間隔GLsで並んでおり、かつ、映像信号線DLの延在方向(y方向)の寸法(幅)BMwはおおむね等しい。すなわち、各画素の開口領域(光が透過する領域)のy方向の寸法OAyはおおむね等しい。   The light shielding film BM is formed of a conductive film or insulating film with high light shielding properties, and the planar shape in the display region 3 generally extends to a position facing the scanning signal line GL and a position facing the video signal line DL. It has a mesh shape. At this time, each portion of the light shielding film BM that extends to the position facing the scanning signal line GL is arranged at the same interval GLs as the scanning signal line GL, and the video signal line DL extends. The dimension (width) BMw in the direction (y direction) is substantially equal. That is, the dimension OAy in the y direction of the opening area (light transmitting area) of each pixel is substantially equal.

ところが、本実施例の液晶表示パネル1の場合、境界線BLを挟んで隣接する第1の表示領域3aの画素と第2の表示領域3bの画素の間(すなわち境界線BL上)には、たとえば、図3(e)に示したように、走査信号線GLやTFT素子4が配置されていない。このような液晶表示パネル1の場合、一般に、境界線BL上には遮光膜BMを延在させる必要がない。   However, in the case of the liquid crystal display panel 1 of the present embodiment, between the pixels of the first display region 3a and the pixels of the second display region 3b adjacent to each other across the boundary line BL (that is, on the boundary line BL), For example, as shown in FIG. 3E, the scanning signal line GL and the TFT element 4 are not arranged. In the case of such a liquid crystal display panel 1, in general, it is not necessary to extend the light shielding film BM on the boundary line BL.

しかしながら、境界線BL上に遮光膜BMがないと、境界線BLを挟んで隣接する第1の表示領域3aの画素の開口領域と第2の表示領域3bの画素の開口領域は、1つの連続した開口領域になり、当該2つの画素の開口率が、他の画素の開口率よりも大きくなる。そのため、境界部分において、たとえば、輝度の違いなどにより第1の表示領域3aと第2の表示領域3bとの継ぎ目が目立ち、画質が低下する可能性がある。   However, if there is no light shielding film BM on the boundary line BL, the opening area of the pixels in the first display area 3a and the opening area of the pixels in the second display area 3b adjacent to each other across the boundary line BL are one continuous. The aperture ratio of the two pixels becomes larger than the aperture ratio of the other pixels. Therefore, at the boundary portion, for example, the joint between the first display area 3a and the second display area 3b is conspicuous due to a difference in luminance, and the image quality may be deteriorated.

そこで、本実施例の液晶表示パネルでは、遮光膜BMを形成するときに、たとえば、図5(a)および図5(b)に示すように、境界線BL上にも延在するように形成する。このとき、遮光膜BMのうちの境界線BLと重なる部分は、映像信号線DLの延在方向(y方向)の寸法(幅)が、走査信号線GLと対向する位置に延在する部分のy方向の寸法BMwとおおむね等しくなるようにする。またこのとき、遮光膜BMの境界線BLと重なる部分は、境界線BLを挟んで隣接する第1の表示領域3aの画素の開口領域および第2の表示領域3bの画素の開口領域のy方向の寸法が、他の画素の開口領域のy方向の寸法OAyと等しくなるようにする。   Therefore, in the liquid crystal display panel of this embodiment, when the light shielding film BM is formed, for example, as shown in FIGS. 5A and 5B, it is formed so as to extend also on the boundary line BL. To do. At this time, a portion of the light shielding film BM that overlaps the boundary line BL is a portion in which the dimension (width) in the extending direction (y direction) of the video signal line DL extends to a position facing the scanning signal line GL. The dimension BMw in the y direction should be approximately equal. At this time, the portion overlapping the boundary line BL of the light shielding film BM is the y direction of the opening area of the pixel of the first display area 3a and the opening area of the pixel of the second display area 3b that are adjacent to each other across the boundary line BL. Is made equal to the dimension OAy in the y direction of the opening area of another pixel.

このようにすれば、境界線BLを挟んで隣接する2つの画素の開口率が、他の画素の開口率とおおむね等しくなり、輝度の違いなどによる画質の低下を防ぐことができる。   In this way, the aperture ratio of two pixels adjacent to each other with the boundary line BL interposed therebetween is substantially equal to the aperture ratio of the other pixels, and deterioration in image quality due to a difference in luminance can be prevented.

また、本実施例の液晶表示パネル1は、TFT基板7における第1の表示領域3aと第2の表示領域3bとの境界部分の構成が、たとえば、図3(e)に示したような構成になっており、境界線BLの周辺には走査信号線GLや保持容量線CL、TFT素子4などが配置されていない。そのため、遮光膜BMの、境界線BLと重なる部分のy方向の寸法を、走査信号線GLと対向する部分の寸法BMwと合わせることは容易である。   Further, in the liquid crystal display panel 1 of this embodiment, the configuration of the boundary portion between the first display region 3a and the second display region 3b in the TFT substrate 7 is, for example, a configuration as shown in FIG. The scanning signal line GL, the storage capacitor line CL, the TFT element 4 and the like are not arranged around the boundary line BL. Therefore, it is easy to match the dimension in the y direction of the part of the light shielding film BM that overlaps the boundary line BL with the dimension BMw of the part that faces the scanning signal line GL.

以上説明したように、本実施例の液晶表示パネルによれば、たとえば、ドット反転方式で映像や画像を表示する際に、映像信号線に加える信号を生成するドライバ回路の負荷を軽減し、発熱による故障や動作不良を低減できる。また、ドット反転方式で映像や画像を表示することで、縦スメアやフリッカなどの発生を抑えることができ、当該縦スメアなどによる画質の低下を防ぐことができる。   As described above, according to the liquid crystal display panel of this embodiment, for example, when displaying an image or an image by the dot inversion method, the load on the driver circuit that generates a signal applied to the video signal line is reduced, and heat is generated. Failure and malfunction due to In addition, by displaying video and images using the dot inversion method, occurrence of vertical smear, flicker, and the like can be suppressed, and deterioration in image quality due to the vertical smear can be prevented.

また、本実施例の液晶表示パネルによれば、1つの表示領域を上下に2分割し、それぞれの表示領域に並行して映像や画像を表示する際に、第1の表示領域と第2の表示領域との境界部分(継ぎ目)が目立たないようにすることができる。   Further, according to the liquid crystal display panel of the present embodiment, one display area is divided into two vertically, and when a video or an image is displayed in parallel with each display area, the first display area and the second display area are displayed. A boundary portion (seam) with the display area can be made inconspicuous.

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。   The present invention has been specifically described above based on the above-described embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. is there.

たとえば、前記実施例では、本発明を適用した液晶表示パネルの一例として、たとえば、図3(a)乃至図3(e)に示したような構成のTFT基板を有する液晶表示パネルを挙げている。しかしながら、本発明は、これに限らず、他の構成の液晶表示パネルにも適用可能であることはもちろんである。すなわち、本発明は、たとえば、画素電極および対向電極がTFT基板側に配置されており、かつ、絶縁層の同一面上に並べて配置されている液晶表示パネルにも適用できる。また、本発明は、画素電極がTFT基板側に配置され、対向電極が対向基板側に配置されている液晶表示パネルにも適用できる。   For example, in the above-described embodiment, as an example of the liquid crystal display panel to which the present invention is applied, for example, a liquid crystal display panel having a TFT substrate configured as shown in FIGS. . However, the present invention is not limited to this, and can be applied to liquid crystal display panels having other configurations. That is, the present invention can be applied to, for example, a liquid crystal display panel in which the pixel electrode and the counter electrode are arranged on the TFT substrate side and arranged side by side on the same surface of the insulating layer. The present invention can also be applied to a liquid crystal display panel in which the pixel electrode is disposed on the TFT substrate side and the counter electrode is disposed on the counter substrate side.

また、前記実施例では、液晶表示パネルを例に挙げている。しかしながら、本発明は、液晶表示パネルに限らず、液晶表示パネルと同様の構成および原理で映像や画像を表示する他の表示パネルにも適用可能である。   Moreover, in the said Example, the liquid crystal display panel is mentioned as an example. However, the present invention is not limited to a liquid crystal display panel, and can be applied to other display panels that display images and images with the same configuration and principle as the liquid crystal display panel.

本実施例の液晶表示装置における液晶表示パネルおよびドライバ回路の概略構成の一例を示す模式平面図である。It is a schematic plan view which shows an example of schematic structure of the liquid crystal display panel and driver circuit in the liquid crystal display device of a present Example. 液晶表示パネルの表示領域における1つの画素の回路構成の一例を示す模式回路図である。It is a schematic circuit diagram which shows an example of the circuit structure of one pixel in the display area of a liquid crystal display panel. 2分割された表示領域のうちの一方の表示領域の中央付近における画素の配列方法の一例を示す模式回路図である。It is a schematic circuit diagram which shows an example of the arrangement method of the pixel in the center vicinity of one display area among the display areas divided into two. 1つの表示領域を2分割する境界線を挟んで隣接する2つの画素の配列方法の一例を示す模式回路図である。It is a schematic circuit diagram which shows an example of the arrangement | sequence method of two adjacent pixels on both sides of the boundary line which divides one display area into two. 1つの表示領域を2分割する境界線を挟んで隣接する2つの画素の配列方法の別の例を示す模式回路図である。It is a schematic circuit diagram which shows another example of the arrangement | sequence method of two adjacent pixels on both sides of the boundary line which divides one display area into two. 各画素の配列が図1(c)および図1(d)に示したような配列の場合の駆動方法の一例を示す模式図である。It is a schematic diagram which shows an example of the drive method in case the arrangement | sequence of each pixel is an arrangement | sequence as shown to FIG. 1C and FIG. 各画素の配列が図1(c)および図1(e)に示したような配列の場合の駆動方法の一例を示す模式図である。It is a schematic diagram which shows an example of the drive method in case the arrangement | sequence of each pixel is an arrangement | sequence as shown in FIG.1 (c) and FIG.1 (e). TFT基板における第1の表示領域3aの中央付近における画素の平面構成の一例を示す模式平面図である。It is a schematic plan view which shows an example of the plane structure of the pixel near the center of the 1st display area 3a in a TFT substrate. 図3(a)に示したA−A’線におけるTFT基板の断面構成の一例を示す模式平面図である。FIG. 4 is a schematic plan view illustrating an example of a cross-sectional configuration of a TFT substrate taken along line A-A ′ illustrated in FIG. 図3(a)に示したB−B’線におけるTFT基板の断面構成の一例を示す模式平面図である。FIG. 4 is a schematic plan view illustrating an example of a cross-sectional configuration of a TFT substrate taken along line B-B ′ illustrated in FIG. 図3(a)に示したC−C’線におけるTFT基板の断面構成の一例を示す模式平面図である。FIG. 4 is a schematic plan view illustrating an example of a cross-sectional configuration of a TFT substrate taken along line C-C ′ illustrated in FIG. TFT基板における境界線を挟んで隣接する2つの画素の平面構成の一例を示す模式平面図である。It is a schematic plan view which shows an example of the planar structure of two pixels which adjoin on both sides of the boundary line in a TFT substrate. 液晶表示パネルを対向基板側からみたときの第1の表示領域3aの中央付近における画素の平面構成の一例を示す模式平面図である。It is a schematic plan view which shows an example of the plane structure of the pixel in the center vicinity of the 1st display area 3a when a liquid crystal display panel is seen from the counter substrate side. 図4(a)に示したD−D’線における液晶表示パネルの断面構成の一例を示す模式平面図である。FIG. 5 is a schematic plan view illustrating an example of a cross-sectional configuration of the liquid crystal display panel taken along line D-D ′ illustrated in FIG. 液晶表示パネルを対向基板側からみたときの境界線を挟んで隣接する2つの画素の平面構成の一例を示す模式平面図である。It is a schematic plan view which shows an example of a plane structure of two adjacent pixels across the boundary line when the liquid crystal display panel is viewed from the counter substrate side. 図5(a)に示したE−E’線における液晶表示パネルの断面構成の一例を示す模式平面図である。FIG. 6 is a schematic plan view illustrating an example of a cross-sectional configuration of the liquid crystal display panel taken along line E-E ′ illustrated in FIG.

1…液晶表示パネル 2a…第1のドライバ回路 2b…第2のドライバ回路 2c…第3のドライバ回路 2d…第4のドライバ回路 3…1つの表示領域 3a…第1の表示領域 3b…第2の表示領域 4…TFT素子 5…画素容量 6…保持容量 7…TFT基板 8…対向基板 9…液晶材料 GL…走査信号線 DL…映像信号線 CL…保持容量線 BR…ブリッジ配線 SUB…絶縁基板 CT…対向電極 PAS1…第1の絶縁層 SC…半導体層 SD1…ドレイン電極 SD2…ソース電極 PAS2…第2の絶縁層 PX…画素電極 ORI…配向膜 BM…遮光膜 CF…カラーフィルタ OC…オーバーコート層   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display panel 2a ... 1st driver circuit 2b ... 2nd driver circuit 2c ... 3rd driver circuit 2d ... 4th driver circuit 3 ... 1 display area 3a ... 1st display area 3b ... 2nd 4 ... TFT element 5 ... Pixel capacitance 6 ... Retention capacitor 7 ... TFT substrate 8 ... Counter substrate 9 ... Liquid crystal material GL ... Scanning signal line DL ... Video signal line CL ... Retention capacitance line BR ... Bridge wiring SUB ... Insulating substrate CT ... Counter electrode PAS1 ... first insulating layer SC ... semiconductor layer SD1 ... drain electrode SD2 ... source electrode PAS2 ... second insulating layer PX ... pixel electrode OR ... alignment film BM ... light shielding film CF ... color filter OC ... overcoat layer

Claims (8)

第1の基板と第2の基板との間に液晶材料を封入した液晶表示パネルを有し、
前記第1の基板は、複数本の走査信号線、複数本の映像信号線、複数個のTFT素子、複数個の画素電極、複数個の共通電極およびドライバを有し、
前記液晶表示パネルは、前記TFT素子および前記画素電極を有する画素の集合で設定される1つの表示領域を有する液晶表示装置であって、
前記1つの表示領域は、前記走査信号線の延在方向と一致する境界線により第1の表示領域と第2の表示領域に分割されており、
前記第1の表示領域に属する画素の前記TFT素子のソースまたはドレインが接続している映像信号線と、前記第2の表示領域に属する画素の前記TFT素子のソースまたはドレインが接続している映像信号線とは、電気的に絶縁されており、
前記第1の表示領域において前記映像信号線の延在方向に沿って並んだ複数個の画素の列、および前記第2の表示領域において前記映像信号線の延在方向に沿って並んだ複数個の画素の列には、それぞれ、2本の隣接する映像信号線のうちの一方の映像信号線に前記TFT素子のソースまたはドレインが接続している画素と、前記2本の隣接する映像信号線のうちの他方の映像信号線に前記TFT素子のソースまたはドレインが接続している画素とが、交互に並んでおり、
前記境界線を挟んで対向する二つの前記対向電極を接続し、前記対向電極と一体形成される接続部を含み、
前記第1の表示領域または前記第2の表示領域のいずれか一方に含まれる二つの前記対向電極を、スルーホールを介して接続するブリッジ配線を含むことを特徴とする液晶表示装置。
A liquid crystal display panel in which a liquid crystal material is sealed between the first substrate and the second substrate;
The first substrate includes a plurality of scanning signal lines, a plurality of video signal lines, a plurality of TFT elements, a plurality of pixel electrodes, a plurality of common electrodes, and a driver.
The liquid crystal display panel is a liquid crystal display device having one display region set by a set of pixels each having the TFT element and the pixel electrode,
The one display area is divided into a first display area and a second display area by a boundary line coinciding with the extending direction of the scanning signal line,
A video signal line connected to a source or drain of the TFT element of a pixel belonging to the first display area and a video connected to a source or drain of the TFT element of a pixel belonging to the second display area It is electrically insulated from the signal line,
A plurality of columns of pixels arranged along the extending direction of the video signal lines in the first display region, and a plurality of columns arranged along the extending direction of the video signal lines in the second display region. The pixel column includes a pixel in which the source or drain of the TFT element is connected to one of the two adjacent video signal lines, and the two adjacent video signal lines. Pixels of which the source or drain of the TFT element is connected to the other video signal line are alternately arranged,
Connecting the two counter electrodes facing each other across the boundary line, including a connection portion formed integrally with the counter electrode;
A liquid crystal display device comprising: a bridge wiring that connects two counter electrodes included in either the first display region or the second display region through a through hole.
前記境界線を挟んで隣接する前記第1の表示領域に属する画素と前記第2の表示領域に属する画素とは、前記第1の基板上における当該各画素の前記TFT素子および前記画素電極の配置位置の関係が、前記境界線を対称軸とする線対称の関係になっていることを特徴とする請求項1に記載の液晶表示装置。   The pixels belonging to the first display area and the pixels belonging to the second display area that are adjacent to each other across the boundary line are the arrangement of the TFT elements and the pixel electrodes of the pixels on the first substrate. The liquid crystal display device according to claim 1, wherein the positional relationship is a line-symmetrical relationship with the boundary line as a symmetry axis. 前記ドライバは、前記第1の表示領域を通る複数本の映像信号線、および前記第2の表示領域を通る複数本の映像信号線に、それぞれ、1フレーム期間中、常に同じ極性の信号を加え、
1フレーム期間中に前記第1の表示領域を通る複数本の映像信号線、および前記第2の表示領域を通る複数本の映像信号線に加える前記信号は、それぞれ、同じ表示領域において隣接する2本の映像信号線に加える信号の極性が互いに反対の極性であり、かつ、
前記境界線を挟んで対向する2本の映像信号線に加える信号の極性が互いに反対の極性であることを特徴とする請求項2に記載の液晶表示装置。
The driver always applies a signal having the same polarity to a plurality of video signal lines passing through the first display area and a plurality of video signal lines passing through the second display area during one frame period. ,
The signals applied to the plurality of video signal lines passing through the first display area and the plurality of video signal lines passing through the second display area during one frame period are adjacent to each other in the same display area. The polarities of the signals applied to the video signal lines are opposite to each other, and
3. The liquid crystal display device according to claim 2, wherein polarities of signals applied to the two video signal lines facing each other across the boundary line are opposite to each other.
前記境界線を挟んで隣接する前記第1の表示領域に属する画素と前記第2の表示領域に属する画素とは、前記第1の基板上における当該各画素の前記TFT素子および前記画素電極の配置位置の関係が、前記境界線のうちの当該2つの画素を分割する線分の中心を対称の中心とする点対称の関係になっていることを特徴とする請求項1に記載の液晶表示装置。   The pixels belonging to the first display area and the pixels belonging to the second display area that are adjacent to each other across the boundary line are the arrangement of the TFT elements and the pixel electrodes of the pixels on the first substrate. 2. The liquid crystal display device according to claim 1, wherein the positional relationship is a point-symmetrical relationship with the center of a line segment dividing the two pixels of the boundary line as the center of symmetry. . 前記ドライバは、前記第1の表示領域を通る複数本の映像信号線、および前記第2の表示領域を通る複数本の映像信号線に、それぞれ、1フレーム期間中、常に同じ極性の信号を加え、
1フレーム期間中に前記第1の表示領域を通る複数本の映像信号線、および前記第2の表示領域を通る複数本の映像信号線に加える前記信号は、それぞれ、同じ表示領域において隣接する2本の映像信号線に加える信号の極性が互いに反対の極性であり、かつ、
前記境界線を挟んで対向する2本の映像信号線に加える信号の極性が同じ極性であることを特徴とする請求項4に記載の液晶表示装置。
The driver always applies a signal having the same polarity to a plurality of video signal lines passing through the first display area and a plurality of video signal lines passing through the second display area during one frame period. ,
The signals applied to the plurality of video signal lines passing through the first display area and the plurality of video signal lines passing through the second display area during one frame period are adjacent to each other in the same display area. The polarities of the signals applied to the video signal lines are opposite to each other, and
5. The liquid crystal display device according to claim 4, wherein the polarities of the signals applied to the two video signal lines facing each other across the boundary line are the same.
前記第1の表示領域に属する画素の前記TFT素子のゲート、および前記第2の表示領域に属する画素の前記TFT素子のゲートは、それぞれ、当該画素の画素電極よりも、前記TFT素子のソースまたはドレインが接続している映像信号線の信号入力端側に位置する走査信号線に接続していることを特徴とする請求項1乃至請求項5のいずれか1項に記載の液晶表示装置。   The gate of the TFT element of the pixel belonging to the first display area and the gate of the TFT element of the pixel belonging to the second display area are respectively the source of the TFT element or the pixel electrode of the pixel. 6. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is connected to a scanning signal line located on a signal input end side of a video signal line to which a drain is connected. 前記第2の基板は、前記第1の基板の前記複数本の走査信号線および前記複数本の映像信号線に対向する位置、および前記境界線が通る位置に延在する網目状の遮光膜を有し、
前記遮光膜のうちの、前記境界線が通る位置に延在する部分の前記映像信号線の延在方向に沿った寸法が、前記走査信号線に対向する位置に延在する部分の前記映像信号線の延在方向に沿った寸法とおおむね等しいことを特徴とする請求項6に記載の液晶表示装置。
The second substrate includes a mesh-shaped light-shielding film extending to a position facing the plurality of scanning signal lines and the plurality of video signal lines of the first substrate and a position through which the boundary line passes. Have
Of the light shielding film, the video signal of a portion where the dimension along the extending direction of the video signal line of the portion extending to the position where the boundary line passes extends to the position facing the scanning signal line The liquid crystal display device according to claim 6, wherein the liquid crystal display device is substantially equal to a dimension along a line extending direction.
前記接続部の幅は、前記対向電極の幅よりも細いことを特徴とする請求項1乃至7のいずれかに記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein a width of the connection portion is narrower than a width of the counter electrode.
JP2012270549A 2012-12-11 2012-12-11 Liquid crystal display Active JP5398897B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012270549A JP5398897B2 (en) 2012-12-11 2012-12-11 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012270549A JP5398897B2 (en) 2012-12-11 2012-12-11 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007268828A Division JP5199638B2 (en) 2007-10-16 2007-10-16 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2013092785A true JP2013092785A (en) 2013-05-16
JP5398897B2 JP5398897B2 (en) 2014-01-29

Family

ID=48615895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270549A Active JP5398897B2 (en) 2012-12-11 2012-12-11 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5398897B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10031389B2 (en) 2015-01-08 2018-07-24 Samsung Display Co. Ltd. Liquid crystal display
CN108399881A (en) * 2017-02-06 2018-08-14 上海中兴软件有限责任公司 A kind of display driver circuit, mobile terminal and display drive method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048595A (en) * 1996-08-05 1998-02-20 Toshiba Corp Liquid crystal display device
JPH10142629A (en) * 1996-11-07 1998-05-29 Sharp Corp Active matrix liquid crystal display device
JP2000310767A (en) * 1999-02-24 2000-11-07 Samsung Electronics Co Ltd Liquid crystal display device and its driving method
KR20020046022A (en) * 2000-12-12 2002-06-20 주식회사 현대 디스플레이 테크놀로지 Method preventing short of gate electrode and common electrode
JP2002207442A (en) * 2000-11-06 2002-07-26 Sanyo Electric Co Ltd Active matrix type display device
JP2003330389A (en) * 2002-05-16 2003-11-19 Hitachi Displays Ltd Picture display device
JP2004341134A (en) * 2003-05-14 2004-12-02 Mitsubishi Electric Corp Picture display device
KR20050058105A (en) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 Fringe field switching mode liquid crystal display device and method for manufacturing the same
JP2007524126A (en) * 2004-02-19 2007-08-23 サムスン エレクトロニクス カンパニー リミテッド Liquid crystal display panel and display device having the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048595A (en) * 1996-08-05 1998-02-20 Toshiba Corp Liquid crystal display device
JPH10142629A (en) * 1996-11-07 1998-05-29 Sharp Corp Active matrix liquid crystal display device
JP2000310767A (en) * 1999-02-24 2000-11-07 Samsung Electronics Co Ltd Liquid crystal display device and its driving method
JP2002207442A (en) * 2000-11-06 2002-07-26 Sanyo Electric Co Ltd Active matrix type display device
KR20020046022A (en) * 2000-12-12 2002-06-20 주식회사 현대 디스플레이 테크놀로지 Method preventing short of gate electrode and common electrode
JP2003330389A (en) * 2002-05-16 2003-11-19 Hitachi Displays Ltd Picture display device
JP2004341134A (en) * 2003-05-14 2004-12-02 Mitsubishi Electric Corp Picture display device
KR20050058105A (en) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 Fringe field switching mode liquid crystal display device and method for manufacturing the same
JP2007524126A (en) * 2004-02-19 2007-08-23 サムスン エレクトロニクス カンパニー リミテッド Liquid crystal display panel and display device having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10031389B2 (en) 2015-01-08 2018-07-24 Samsung Display Co. Ltd. Liquid crystal display
CN108399881A (en) * 2017-02-06 2018-08-14 上海中兴软件有限责任公司 A kind of display driver circuit, mobile terminal and display drive method
CN108399881B (en) * 2017-02-06 2021-09-07 上海中兴软件有限责任公司 Display driving circuit, mobile terminal and display driving method

Also Published As

Publication number Publication date
JP5398897B2 (en) 2014-01-29

Similar Documents

Publication Publication Date Title
JP5024110B2 (en) Electro-optical device and electronic apparatus
JP6639866B2 (en) Liquid crystal display
JP4711404B2 (en) Display device
JP5239512B2 (en) Electro-optical device and electronic apparatus
US10627688B2 (en) Active matrix substrate and display panel
JP5179673B2 (en) Liquid crystal display
US20130148048A1 (en) Liquid crystal display device
WO2016179972A1 (en) Array substrate, liquid crystal display panel, and display device
US10809581B2 (en) Active matrix substrate, and display panel
JP5199638B2 (en) Liquid crystal display
US20160062196A1 (en) Liquid crystal display
US10114246B2 (en) Array substrate, liquid crystal display panel, and method for driving the liquid crystal display panel
KR20080033083A (en) Electrooptic device and electronic device
JP5069946B2 (en) Liquid crystal display
US20070279487A1 (en) Display device
JP2018124322A (en) Liquid crystal display panel and liquid crystal display device
JP5299224B2 (en) Electro-optical device and electronic apparatus
US20180231814A1 (en) Pixel structure, driving method thereof, display substrate and display device
JP2019148775A (en) Liquid crystal display device
JP5398897B2 (en) Liquid crystal display
JP2008096616A (en) Electro-optical device and electronic device
JP6087956B2 (en) Thin film transistor array substrate and liquid crystal display device
JP5861740B2 (en) Electro-optical device and electronic apparatus
JP4442600B2 (en) Electro-optical device and electronic apparatus
JP5534655B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131022

R150 Certificate of patent or registration of utility model

Ref document number: 5398897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250