JP2013078027A - Patch antenna - Google Patents

Patch antenna Download PDF

Info

Publication number
JP2013078027A
JP2013078027A JP2011217414A JP2011217414A JP2013078027A JP 2013078027 A JP2013078027 A JP 2013078027A JP 2011217414 A JP2011217414 A JP 2011217414A JP 2011217414 A JP2011217414 A JP 2011217414A JP 2013078027 A JP2013078027 A JP 2013078027A
Authority
JP
Japan
Prior art keywords
electrode
substrate
patch
antenna
patch antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011217414A
Other languages
Japanese (ja)
Inventor
Takeshi Ohashi
武 大橋
Shiyouhin Hayashi
承彬 林
Hideaki Shimoda
秀昭 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2011217414A priority Critical patent/JP2013078027A/en
Publication of JP2013078027A publication Critical patent/JP2013078027A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a patch antenna which is easily manufactured and has small variations of antenna characteristics.SOLUTION: A patch antenna 1 includes: a substrate 10 made of a dielectric body; a patch electrode 11 formed on an upper surface 10a of the substrate 10; a feeding electrode 13 which is formed at a part of a bottom surface 10b of the substrate 10 and is capacitively coupled to the patch electrode 11; and a ground electrode which is formed at the bottom surface 10b of the substrate 10 and is electrically insulated from the feeding electrode 13. Since all side surfaces 10c to 10f of the substrate are insulation surfaces that no electrode pattern exists, the patch antenna prevents variations of antenna characteristics due to misalignment of a side surface electrode pattern.

Description

本発明は、パッチアンテナに関し、特に、パッチアンテナの電極構造に関するものである。   The present invention relates to a patch antenna, and more particularly to an electrode structure of a patch antenna.

近年、GPSシステムを用いた位置情報サービスが急速に拡大しつつある。GPS用アンテナには"パッチアンテナ"と呼ばれるマイクロストリップアンテナが使用される。従来のパッチアンテナは、略正方形の誘電体基板の上面及び底面に放射電極(パッチ電極)及びグランド電極をそれぞれ形成し、誘電体基板の中心付近に誘電体基板を貫通する給電ピンを設け、この給電ピンを経由してパッチ電極に給電する構造が一般的である(例えば、特許文献1参照)。   In recent years, location information services using a GPS system are rapidly expanding. A microstrip antenna called a “patch antenna” is used as the GPS antenna. In the conventional patch antenna, a radiation electrode (patch electrode) and a ground electrode are formed on the top and bottom surfaces of a substantially square dielectric substrate, respectively, and a feed pin penetrating the dielectric substrate is provided near the center of the dielectric substrate. A structure in which power is supplied to a patch electrode via a power supply pin is common (see, for example, Patent Document 1).

しかし、給電ピンを用いたパッチアンテナの場合、給電ピンが必要であるとともに、給電ピンを挿入するための貫通孔を誘電体基板に予め形成しておく必要があり、さらに給電ピンを半田付けする工程も必要であり、製造コストが高くなるという問題がある。また、パッチアンテナをプリント基板上に実装する際、給電ピンの先端部をプリント基板側の給電ラインに半田接続する必要があり、リフロー実装工程を採用できないという問題もある。さらに、給電ピンの上端部(頭部)が放射電極の電極面よりも上方に突出しており、給電ピンの頭部をパッチ電極面に半田付けした場合にはその高さがさらに増すため、パッチアンテナの低背化が妨げられるという問題がある。   However, in the case of a patch antenna using a feed pin, the feed pin is necessary, and a through hole for inserting the feed pin needs to be formed in the dielectric substrate in advance, and the feed pin is further soldered A process is also required, and there is a problem that the manufacturing cost increases. Further, when the patch antenna is mounted on the printed circuit board, it is necessary to solder-connect the tip end portion of the power supply pin to the power supply line on the printed circuit board side, and there is a problem that the reflow mounting process cannot be adopted. Furthermore, the upper end (head) of the power feed pin protrudes above the electrode surface of the radiation electrode, and when the power feed pin head is soldered to the patch electrode surface, the height further increases. There is a problem that a reduction in the height of the antenna is hindered.

そこで、給電ピンを用いないパッチアンテナも提案されている。たとえば、特許文献2に記載のパッチアンテナは、誘電体基板の側面に給電ラインを設けたものであり、パッチ電極への給電はこの給電ラインを通じて行われる。また、特許文献3に記載のパッチアンテナは、誘電体基板の側面に凹部を形成し、この凹部に給電端子(給電ライン)を設けると共に、誘電体基板の上面に給電用導体を設け、パッチ電極に対して容量結合給電を行うものである。   Therefore, a patch antenna that does not use a feed pin has also been proposed. For example, the patch antenna described in Patent Document 2 has a power supply line provided on the side surface of a dielectric substrate, and power is supplied to the patch electrode through this power supply line. Further, the patch antenna described in Patent Document 3 has a concave portion formed on the side surface of the dielectric substrate, a power supply terminal (power supply line) is provided in the concave portion, a power supply conductor is provided on the top surface of the dielectric substrate, and a patch electrode. In this case, capacitively coupled power supply is performed.

特開2003−289219号公報JP 2003-289219 A 特開2002−314325号公報JP 2002-314325 A 特開2001−267834号公報JP 2001-267834 A

しかしながら、特許文献2、3に記載された従来のパッチアンテナは、誘電体基板の上下面とは別にその側面に電極パターンを印刷する工程が必要であり、工数の増加によって製造コストが増加するという問題がある。また、数mm程度の薄い誘電体基板の側面の一部に電極パターンを高い位置精度で印刷することは難しく、電極の位置がずれた場合にはアンテナ特性が低下するという問題もある。   However, the conventional patch antennas described in Patent Documents 2 and 3 require a step of printing an electrode pattern on the side surface separately from the upper and lower surfaces of the dielectric substrate, and the manufacturing cost increases due to an increase in man-hours. There's a problem. In addition, it is difficult to print an electrode pattern on a part of the side surface of a thin dielectric substrate of about several millimeters with high positional accuracy, and there is a problem that antenna characteristics deteriorate when the position of the electrode is shifted.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、少ない工数で製造でき、アンテナ特性のばらつきが小さく、低背化されたパッチアンテナを提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a patch antenna that can be manufactured with a small number of man-hours, has small variations in antenna characteristics, and has a low profile.

上記課題を解決するため、本発明によるパッチアンテナは、誘電体からなる基板と、前記基板の上面に形成されたパッチ電極と、前記基板の底面の一部に形成され、前記パッチ電極と電磁界結合された給電電極と、前記基板の前記底面に形成され且つ前記給電電極から絶縁された接地電極とを備え、前記基板のすべての側面は電極パターンのない絶縁面であることを特徴とする。   In order to solve the above problems, a patch antenna according to the present invention includes a dielectric substrate, a patch electrode formed on an upper surface of the substrate, a part of a bottom surface of the substrate, the patch electrode and an electromagnetic field. And a ground electrode formed on the bottom surface of the substrate and insulated from the power supply electrode, wherein all side surfaces of the substrate are insulating surfaces having no electrode pattern.

本発明によれば、基板の側面に電極パターンを印刷する工程が不要であり、製造コストを低減することができ、また電極の位置ずれによるアンテナ特性のばらつきも発生しない。また、給電ピンを用いていないので、基板の孔空け加工や給電ピンの半田付け工程も不要であり、リフロー実装を採用することもできる。   According to the present invention, there is no need to print an electrode pattern on the side surface of the substrate, the manufacturing cost can be reduced, and there is no variation in antenna characteristics due to electrode displacement. In addition, since no power supply pin is used, there is no need for drilling the board or soldering the power supply pin, and reflow mounting can be employed.

本発明において、前記給電電極の一辺は、前記基板のエッジに接して幅方向の中央部に設けられるとともに、他の三辺が所定幅の絶縁ギャップを介して前記接地電極と対向していることが好ましい。この構成によれば、ノイズの影響を受けにくい特性の良好なパッチアンテナを実現することができる。   In the present invention, one side of the power supply electrode is provided in the center in the width direction in contact with the edge of the substrate, and the other three sides are opposed to the ground electrode through an insulating gap having a predetermined width. Is preferred. According to this configuration, it is possible to realize a patch antenna with good characteristics that is hardly affected by noise.

本発明によるパッチアンテナは、前記基板の前記底面の四隅に形成され、前記グランド電極から絶縁分離されたコーナー電極をさらに備え、前記コーナー電極にチップ素子が接続されていることが好ましい。この場合、前記チップ素子は2つの端子を備え、一方の端子は前記コーナー電極に接続されており、他方の端子はグランドに接続されていることが好ましい。この構成によれば、必要に応じてインピーダンスや周波数を調整するためのチップ素子を接続することができ、パッチアンテナの特性を容易に調整することができる。   The patch antenna according to the present invention preferably further comprises corner electrodes formed at the four corners of the bottom surface of the substrate and insulated and separated from the ground electrode, and a chip element is connected to the corner electrode. In this case, it is preferable that the chip element includes two terminals, one terminal is connected to the corner electrode, and the other terminal is connected to the ground. According to this configuration, a chip element for adjusting impedance and frequency can be connected as necessary, and the characteristics of the patch antenna can be easily adjusted.

本発明によれば、少ない工数で製造でき、アンテナ特性のばらつきが小さく、低背化されたパッチアンテナを提供することができる。   According to the present invention, it is possible to provide a patch antenna that can be manufactured with a small number of man-hours, has small variations in antenna characteristics, and has a low profile.

図1は、本発明の第1の実施形態によるパッチアンテナ1の構成を示す略斜視図であって、プリント基板20上に実装された状態を示している。FIG. 1 is a schematic perspective view showing the configuration of the patch antenna 1 according to the first embodiment of the present invention, and shows a state mounted on a printed circuit board 20. 図2は、パッチアンテナ1の展開図である。FIG. 2 is a development view of the patch antenna 1. 図3は、プリント基板20のアンテナ実装領域20A内の導体パターンの一例を示す略斜視図である。FIG. 3 is a schematic perspective view showing an example of a conductor pattern in the antenna mounting area 20 </ b> A of the printed circuit board 20. 図4は、プリント基板20のアンテナ実装領域20A内の導体パターンの他の例を示す略斜視図である。FIG. 4 is a schematic perspective view showing another example of the conductor pattern in the antenna mounting area 20A of the printed circuit board 20. 図5は、本発明の第2の実施の形態によるパッチアンテナ2の構成を示す略斜視図であって、プリント基板20上に実装する前の状態を示している。FIG. 5 is a schematic perspective view showing the configuration of the patch antenna 2 according to the second embodiment of the present invention, and shows a state before being mounted on the printed circuit board 20. 図6は、パッチアンテナ2が実装されるプリント基板20のアンテナ実装領域20A内の導体パターンの一例を示す略平面図である。FIG. 6 is a schematic plan view showing an example of a conductor pattern in the antenna mounting area 20A of the printed board 20 on which the patch antenna 2 is mounted.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の第1の実施形態によるパッチアンテナ1の構成を示す略斜視図であって、プリント基板20上に実装された状態を示している。また、図2は、パッチアンテナ1の展開図である。   FIG. 1 is a schematic perspective view showing the configuration of the patch antenna 1 according to the first embodiment of the present invention, and shows a state mounted on a printed circuit board 20. FIG. 2 is a development view of the patch antenna 1.

図1及び図2に示すように、パッチアンテナ1は、基板10と、基板10の上面10aに形成されたパッチ電極11と、基板10の底面10bに形成されたグランド電極12と、グランド電極12とともに基板10の底面10bに形成された給電電極13とを備えている。   As shown in FIGS. 1 and 2, the patch antenna 1 includes a substrate 10, a patch electrode 11 formed on the upper surface 10 a of the substrate 10, a ground electrode 12 formed on the bottom surface 10 b of the substrate 10, and a ground electrode 12. In addition, a power supply electrode 13 formed on the bottom surface 10 b of the substrate 10 is provided.

基板10は上面10a及び底面10bを主面とする薄型な誘電体ブロックである。基板10の平面サイズはパッチ電極11の平面サイズよりも少し大きいことが好ましく、特に限定されるものではないが、例えば12×12(mm)とすることができる。また、基板10の厚さは、アンテナ特性の観点からはできるだけ厚いほうがよいが、低背化の観点からはできるだけ薄いほうがよく、2〜4(mm)であることが好ましい。基板10の材料はセラミックであり、パッチアンテナの共振周波数に合わせた適切な誘電率を有している。基板の材料に高誘電率のセラミックを用いることで波長短縮効果を得ることができ、アンテナの小型化が可能となる。   The substrate 10 is a thin dielectric block having an upper surface 10a and a bottom surface 10b as main surfaces. The planar size of the substrate 10 is preferably slightly larger than the planar size of the patch electrode 11 and is not particularly limited, but may be, for example, 12 × 12 (mm). The thickness of the substrate 10 is preferably as thick as possible from the viewpoint of antenna characteristics, but is preferably as thin as possible from the viewpoint of reducing the height, and is preferably 2 to 4 (mm). The material of the substrate 10 is ceramic, and has an appropriate dielectric constant in accordance with the resonance frequency of the patch antenna. By using a high dielectric constant ceramic as the substrate material, the wavelength shortening effect can be obtained, and the antenna can be miniaturized.

パッチ電極11は一辺が1/2波長程度の長さを有する矩形パターンである。矩形パターンの縦横比は利得や帯域幅などの特性に合わせて調整される。パッチ電極11の平面サイズは、例えば10×10(mm)とすることができる。   The patch electrode 11 is a rectangular pattern with one side having a length of about ½ wavelength. The aspect ratio of the rectangular pattern is adjusted according to characteristics such as gain and bandwidth. The planar size of the patch electrode 11 can be set to 10 × 10 (mm), for example.

グランド電極12は、給電電極13を除く底面10bの略全面に形成されている。グランド電極12はプリント基板20側のグランドパターンに接続されている。   The ground electrode 12 is formed on substantially the entire bottom surface 10 b excluding the power supply electrode 13. The ground electrode 12 is connected to the ground pattern on the printed circuit board 20 side.

給電電極13は給電ラインに接続される電極である。給電電極13は矩形パターンであり、基板10の底面10bの一辺のエッジに接して設けられている。また、給電電極13は基板10の底面10bの幅方向の中央部に配置されており、これにより電極パターンの対称性が確保されている。給電電極13はプリント基板20側の給電ライン21に接続されている。   The feeding electrode 13 is an electrode connected to the feeding line. The power supply electrode 13 has a rectangular pattern and is provided in contact with the edge of one side of the bottom surface 10 b of the substrate 10. In addition, the feeding electrode 13 is disposed at the center of the bottom surface 10b of the substrate 10 in the width direction, thereby ensuring the symmetry of the electrode pattern. The power supply electrode 13 is connected to a power supply line 21 on the printed circuit board 20 side.

給電電極13の一辺は、基板10の底面10bの一辺のエッジに接しているが、他の三辺は、電極パターンの非形成領域である絶縁ギャップ領域14を介して、グランド電極12と対向している。給電電極13とグランド電極12との間には一定幅の絶縁ギャップ領域14が介在しているので、両者の絶縁性を確保することができる。また、給電電極13の周囲三方向がグランド電極12に囲まれているので、ノイズの影響を受けにくくすることができる。   One side of the power supply electrode 13 is in contact with the edge of one side of the bottom surface 10b of the substrate 10, but the other three sides are opposed to the ground electrode 12 through an insulating gap region 14 that is a region where no electrode pattern is formed. ing. Since the insulating gap region 14 having a constant width is interposed between the power supply electrode 13 and the ground electrode 12, the insulation between them can be ensured. In addition, since the three directions around the power supply electrode 13 are surrounded by the ground electrode 12, it can be made less susceptible to noise.

本実施形態において、給電電極13は、底面10bの一辺のエッジに近い領域に小さく形成されているが、底面10bのエッジ側から中心部に向かって延びる細長い矩形パターンであってもよい。この場合、パッチ電極11と重なる部分が増えるので、容量結合を強めることができる。   In the present embodiment, the power supply electrode 13 is formed small in a region near the edge of one side of the bottom surface 10b, but may be an elongated rectangular pattern extending from the edge side of the bottom surface 10b toward the center. In this case, the portion overlapping the patch electrode 11 increases, so that capacitive coupling can be strengthened.

基板10の4つの側面10c〜10fには電極パターンは形成されていない。そのため、パッチ電極11は給電電極13に直接接続されていないが、基板10の厚み分のギャップ(誘電体)を介して容量結合している。これにより、基板10の側面の電極パターンを経由することなく給電が可能である。このように、本実施形態によるパッチアンテナ1は、基板10のすべての側面10c〜10fが電極パターンのない絶縁面であることから、基板10の側面への電極印刷工程が不要であり、容易かつ低コストで製造することができる。また、基板の側面に形成した電極パターンの位置ばらつきによるアンテナ特性の低下を防止することができる。   Electrode patterns are not formed on the four side surfaces 10 c to 10 f of the substrate 10. For this reason, the patch electrode 11 is not directly connected to the power supply electrode 13 but is capacitively coupled through a gap (dielectric) corresponding to the thickness of the substrate 10. Thus, power can be supplied without going through the electrode pattern on the side surface of the substrate 10. As described above, the patch antenna 1 according to the present embodiment does not require an electrode printing process on the side surface of the substrate 10 because all the side surfaces 10c to 10f of the substrate 10 are insulating surfaces without an electrode pattern, and is easy and It can be manufactured at low cost. In addition, it is possible to prevent a decrease in antenna characteristics due to variations in the position of the electrode pattern formed on the side surface of the substrate.

図3は、プリント基板20のアンテナ実装領域20A内の導体パターンの一例を示す略斜視図である。   FIG. 3 is a schematic perspective view showing an example of a conductor pattern in the antenna mounting area 20 </ b> A of the printed circuit board 20.

図3に示すように、アンテナ実装領域20Aにはグランドパッド22及び給電パッド23が設けられている。アンテナ実装時において、グランドパッド22はパッチアンテナ1のグランド電極12に接続され、給電パッド23は給電電極13に接続される。   As shown in FIG. 3, a ground pad 22 and a power feeding pad 23 are provided in the antenna mounting region 20A. When the antenna is mounted, the ground pad 22 is connected to the ground electrode 12 of the patch antenna 1, and the power feeding pad 23 is connected to the power feeding electrode 13.

プリント基板20の表面には導体層及びレジスト層が順次形成されており、導体層はレジスト層に覆われているが、レジスト層に覆われていない領域も存在する。アンテナ実装領域20Aもレジスト層に覆われていない領域の一つであり、この領域内の導体層はプリント基板20の表面に露出している。導体層にはグランドパターン及び給電ラインが含まれており、グランドパッド22はアンテナ実装領域20A内で露出したグランドパターンの一部であり、給電パッド23はアンテナ実装領域20A内で露出した給電ライン21の先端部である。一方、アンテナ実装領域20Aの周囲はレジスト層24に覆われた領域であるため、アンテナ実装領域20Aよりも外側のレジストパターンや給電ライン21は視認できない。よって、レジスト層24に覆われた給電ライン21は破線で表している。   A conductor layer and a resist layer are sequentially formed on the surface of the printed circuit board 20, and the conductor layer is covered with the resist layer, but there is a region not covered with the resist layer. The antenna mounting area 20 </ b> A is also one of the areas not covered with the resist layer, and the conductor layer in this area is exposed on the surface of the printed circuit board 20. The conductor layer includes a ground pattern and a feed line, the ground pad 22 is a part of the ground pattern exposed in the antenna mounting region 20A, and the feed pad 23 is exposed in the antenna mounting region 20A. It is the tip part. On the other hand, since the periphery of the antenna mounting area 20A is an area covered with the resist layer 24, the resist pattern and the feed line 21 outside the antenna mounting area 20A cannot be visually recognized. Therefore, the power supply line 21 covered with the resist layer 24 is represented by a broken line.

図4は、プリント基板20のアンテナ実装領域20A内の導体パターンの他の例を示す略斜視図である。   FIG. 4 is a schematic perspective view showing another example of the conductor pattern in the antenna mounting area 20A of the printed circuit board 20.

図4に示すように、アンテナ実装領域20Aには、8分割されたグランドパッド22a〜22h及び給電パッド23が設けられている。これらの分割グランドパッド22a〜22hは、略格子状の分割ライン上をレジスト層で覆うことにより形成することができる。つまり、表面的には分割パターンであるが、内部的には一体的な導体パターンのままである。このようにグランドパッドの露出パターンを一つの大きなパターンではなく複数の小さなパターンとすることにより、パッチアンテナ1のグランド電極12の半田接合強度を高めることができる。   As shown in FIG. 4, the antenna mounting region 20 </ b> A is provided with eight divided ground pads 22 a to 22 h and a power feeding pad 23. These divided ground pads 22a to 22h can be formed by covering a substantially lattice-shaped dividing line with a resist layer. That is, although it is a divided pattern on the surface, it remains an integral conductor pattern internally. Thus, by making the exposed pattern of the ground pad a plurality of small patterns instead of one large pattern, the solder joint strength of the ground electrode 12 of the patch antenna 1 can be increased.

図5は、本発明の第2の実施の形態によるパッチアンテナ2の構成を示す略斜視図であって、プリント基板20上に実装する前の状態を示している。   FIG. 5 is a schematic perspective view showing the configuration of the patch antenna 2 according to the second embodiment of the present invention, and shows a state before being mounted on the printed circuit board 20.

図5に示すように、パッチアンテナ2の特徴は、基板10の底面10bの四隅にコーナー電極15a〜15dをさらに備えている点にある。コーナー電極15a〜15dはグランド電極12から絶縁分離された電極である。そのため、コーナー電極15a〜15dの形成位置にあるグランド電極は削除されている。その他の構成は第1の実施形態によるパッチアンテナ1と実質的に同一であるため、同一の符号を付して詳細な説明を省略する。   As shown in FIG. 5, the patch antenna 2 is characterized in that corner electrodes 15 a to 15 d are further provided at four corners of the bottom surface 10 b of the substrate 10. The corner electrodes 15 a to 15 d are electrodes that are insulated and separated from the ground electrode 12. For this reason, the ground electrodes at the positions where the corner electrodes 15a to 15d are formed are omitted. Since other configurations are substantially the same as those of the patch antenna 1 according to the first embodiment, the same reference numerals are given and detailed description thereof is omitted.

図6は、パッチアンテナ2が実装されるプリント基板20のアンテナ実装領域20A内の導体パターンの一例を示す略平面図である。   FIG. 6 is a schematic plan view showing an example of a conductor pattern in the antenna mounting area 20A of the printed board 20 on which the patch antenna 2 is mounted.

図6に示すように、パッチアンテナ2が搭載されるプリント基板20上のアンテナ実装領域20Aの四隅には、コーナー電極15a〜15dに対応してランド25a〜25dが設けられている。ランド25a〜25dの各々は絶縁領域に囲まれており、周囲のグランドパターンから絶縁分離されている。ランド25a〜25dの主要部はアンテナ実装領域20A内に収まっているが、一部はアンテナ実装領域20Aの外側にはみ出している。このはみ出した部分は、チップキャパシタやチップインダクタ等のチップ素子を実装する際のパッドとして機能する。   As shown in FIG. 6, lands 25a to 25d are provided at four corners of the antenna mounting area 20A on the printed board 20 on which the patch antenna 2 is mounted, corresponding to the corner electrodes 15a to 15d. Each of the lands 25a to 25d is surrounded by an insulating region and insulated and separated from the surrounding ground pattern. The main parts of the lands 25a to 25d are contained in the antenna mounting area 20A, but a part of the land 25a to 25d protrudes outside the antenna mounting area 20A. The protruding portion functions as a pad when mounting a chip element such as a chip capacitor or a chip inductor.

調整素子実装領域20B〜20Eは、アンテナ実装領域20Aと同様、レジスト層が排除された領域であり、導体層が露出している。詳細には、アンテナ実装領域20Aからはみ出したランド25a〜25dの一部と、グランドパターンの一部が露出している。ここで、ランド25a〜25dの一部は、二端子構造のチップ素子30の一方の端子31aを半田接続するためのパッドとなり、グランドパターンの一部は、他方の端子31bを半田接続するためのパッドとなる。そして、チップ素子30が必要に応じて図示のように実装されて、パッチアンテナ2のインピーダンス調整素子又は周波数調整素子として機能する。   As with the antenna mounting area 20A, the adjustment element mounting areas 20B to 20E are areas in which the resist layer is excluded, and the conductor layers are exposed. Specifically, a part of the lands 25a to 25d protruding from the antenna mounting area 20A and a part of the ground pattern are exposed. Here, a part of the lands 25a to 25d serves as a pad for soldering one terminal 31a of the chip element 30 having a two-terminal structure, and a part of the ground pattern is used for soldering the other terminal 31b. It becomes a pad. Then, the chip element 30 is mounted as shown in the figure as necessary, and functions as an impedance adjustment element or a frequency adjustment element of the patch antenna 2.

以上説明したように、本実施形態によるパッチアンテナ2は、基板10の底面10bの四隅にコーナー電極15aか〜15dが設けられているので、必要に応じてインピーダンスや周波数を調整するためのチップ素子30を接続することができ、アンテナ特性を容易に調整することができる。   As described above, since the patch antenna 2 according to the present embodiment is provided with the corner electrodes 15a to 15d at the four corners of the bottom surface 10b of the substrate 10, the chip element for adjusting the impedance and the frequency as necessary. 30 can be connected, and the antenna characteristics can be easily adjusted.

上記実施形態によるパッチアンテナ1及び2は、一個分のサイズに予め形成された基板の上下面に電極を形成することにより形成してもよく、複数個分(例えば4個分)のサイズを有する大きな基板を用意し、この基板の上下面に電極を形成した後、一個分のサイズにダイシングすることにより形成してもよい。上記実施形態によるパッチアンテナ1及び2は基板の側面に電極を持たないことから、分割後に側面のメタライズを実施する必要がない。したがって、一枚の大きな基板からアンテナチップを多数個取りする工程を容易に行うことができる。   The patch antennas 1 and 2 according to the above embodiment may be formed by forming electrodes on the upper and lower surfaces of a substrate previously formed in one size, and have a plurality of sizes (for example, four). A large substrate may be prepared, and electrodes may be formed on the upper and lower surfaces of the substrate, and then dicing into one size. Since the patch antennas 1 and 2 according to the above embodiment do not have electrodes on the side surfaces of the substrate, it is not necessary to perform metallization of the side surfaces after the division. Therefore, it is possible to easily perform a process of taking a large number of antenna chips from one large substrate.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

例えば、上記実施形態においては、放射電極が矩形パターンである場合を例に挙げたが、放射電極の形状は矩形パターンに限定されず、その他の多角形や円形であってもよい。   For example, although the case where the radiation electrode has a rectangular pattern has been described as an example in the above embodiment, the shape of the radiation electrode is not limited to the rectangular pattern, and may be another polygonal shape or a circular shape.

また、上記実施形態においては、給電電極13が基板10のエッジの幅方向の中央部に設けられているが、中心部からずれた位置に給電電極13を設けることも可能である。   In the above embodiment, the power supply electrode 13 is provided at the center in the width direction of the edge of the substrate 10. However, the power supply electrode 13 may be provided at a position shifted from the center.

1,2 パッチアンテナ
10 基板
10a 基体の上面
10b 基体の底面
10c〜10f 基体の側面
11 パッチ電極
12 グランド電極
13 給電電極
14 絶縁ギャップ領域
15a〜15d コーナー電極
20 プリント基板
20A アンテナ実装領域
20B〜20E 調整素子実装領域
21 給電ライン
22,22a〜22h グランドパッド
23 給電パッド
24 レジスト層
25a〜25d ランド
30 チップ素子
31a,31b チップ素子の端子
DESCRIPTION OF SYMBOLS 1, 2 Patch antenna 10 Board | substrate 10a Base | substrate upper surface 10b Base | substrate bottom surface 10c-10f Side surface 11 Patch electrode 12 Ground electrode 13 Feed electrode 14 Insulation gap area | region 15a-15d Corner electrode 20 Printed circuit board 20A Antenna mounting area | region 20B-20E Adjustment Element mounting area 21 Power supply lines 22, 22a to 22h Ground pad 23 Power supply pad 24 Resist layers 25a to 25d Land 30 Chip elements 31a and 31b Chip element terminals

Claims (4)

誘電体からなる基板と、
前記基板の上面に形成されたパッチ電極と、
前記基板の底面に形成されたグランド電極と、
前記基板の前記底面の一部に形成され、前記グランド電極から絶縁分離された給電電極とを備え、
前記基板のすべての側面は電極パターンのない絶縁面であり、
前記給電電極は前記パッチ電極と容量結合していることを特徴とするパッチアンテナ。
A dielectric substrate;
A patch electrode formed on the upper surface of the substrate;
A ground electrode formed on the bottom surface of the substrate;
A feeding electrode formed on a part of the bottom surface of the substrate and insulated and separated from the ground electrode;
All side surfaces of the substrate are insulating surfaces without electrode patterns,
The patch antenna, wherein the feeding electrode is capacitively coupled to the patch electrode.
前記給電電極は矩形パターンであり、
前記給電電極の一辺は、前記基板のエッジに接して当該エッジの幅方向の中央部に設けられており、
前記給電電極の他の三辺は、所定幅の絶縁ギャップ領域を介して前記グランド電極と対向していることを特徴とする請求項1に記載のパッチアンテナ。
The feeding electrode is a rectangular pattern;
One side of the power supply electrode is in contact with the edge of the substrate and is provided at the center in the width direction of the edge,
2. The patch antenna according to claim 1, wherein the other three sides of the feeding electrode are opposed to the ground electrode through an insulating gap region having a predetermined width.
前記基板の前記底面の四隅に形成され、前記グランド電極から絶縁分離されたコーナー電極をさらに備え、
前記コーナー電極にチップ素子が接続されていることを特徴とする請求項1又は2に記載のパッチアンテナ。
Further comprising corner electrodes formed at the four corners of the bottom surface of the substrate and insulated from the ground electrode;
The patch antenna according to claim 1, wherein a chip element is connected to the corner electrode.
前記チップ素子は2つの端子を備え、一方の端子は前記コーナー電極に接続されており、他方の端子はグランドに接続されていることを特徴とする請求項3に記載のパッチアンテナ。   The patch antenna according to claim 3, wherein the chip element includes two terminals, one terminal is connected to the corner electrode, and the other terminal is connected to the ground.
JP2011217414A 2011-09-30 2011-09-30 Patch antenna Pending JP2013078027A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011217414A JP2013078027A (en) 2011-09-30 2011-09-30 Patch antenna

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011217414A JP2013078027A (en) 2011-09-30 2011-09-30 Patch antenna

Publications (1)

Publication Number Publication Date
JP2013078027A true JP2013078027A (en) 2013-04-25

Family

ID=48481178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011217414A Pending JP2013078027A (en) 2011-09-30 2011-09-30 Patch antenna

Country Status (1)

Country Link
JP (1) JP2013078027A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020040230A1 (en) * 2018-08-24 2020-02-27 京セラ株式会社 Structure, antenna, wireless communication module, and wireless communication device
WO2020040231A1 (en) * 2018-08-24 2020-02-27 京セラ株式会社 Structure, antenna, wireless communication module, and wireless communication device
CN111048903A (en) * 2019-12-10 2020-04-21 瑞声精密制造科技(常州)有限公司 Isolation plate structure and antenna
US11024956B2 (en) 2015-09-25 2021-06-01 Panasonic Intellectual Property Management Co., Ltd. Antenna device
JP2021150770A (en) * 2020-03-18 2021-09-27 Fdk株式会社 Electronic component, patch antenna, and antenna device with the patch antenna
CN113964505A (en) * 2021-09-09 2022-01-21 华南理工大学 Coupling feed patch antenna and communication system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335117A (en) * 2001-05-08 2002-11-22 Murata Mfg Co Ltd Antenna structure and communication device equipped therewith
WO2005117210A1 (en) * 2004-05-27 2005-12-08 Murata Manufacturing Co., Ltd. Microstrip antenna for circularly polarized waves, and wireless communication device having the same
JP2008072321A (en) * 2006-09-13 2008-03-27 Tdk Corp Electronic equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335117A (en) * 2001-05-08 2002-11-22 Murata Mfg Co Ltd Antenna structure and communication device equipped therewith
WO2005117210A1 (en) * 2004-05-27 2005-12-08 Murata Manufacturing Co., Ltd. Microstrip antenna for circularly polarized waves, and wireless communication device having the same
JP2008072321A (en) * 2006-09-13 2008-03-27 Tdk Corp Electronic equipment

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024956B2 (en) 2015-09-25 2021-06-01 Panasonic Intellectual Property Management Co., Ltd. Antenna device
WO2020040230A1 (en) * 2018-08-24 2020-02-27 京セラ株式会社 Structure, antenna, wireless communication module, and wireless communication device
WO2020040231A1 (en) * 2018-08-24 2020-02-27 京セラ株式会社 Structure, antenna, wireless communication module, and wireless communication device
JPWO2020040230A1 (en) * 2018-08-24 2021-08-26 京セラ株式会社 Structures, antennas, wireless communication modules and wireless communication equipment
JP7027556B2 (en) 2018-08-24 2022-03-01 京セラ株式会社 Structures, antennas, wireless communication modules and wireless communication equipment
US11831082B2 (en) 2018-08-24 2023-11-28 Kyocera Corporation Structure, antenna, wireless communication module, and wireless communication device
CN111048903A (en) * 2019-12-10 2020-04-21 瑞声精密制造科技(常州)有限公司 Isolation plate structure and antenna
JP2021150770A (en) * 2020-03-18 2021-09-27 Fdk株式会社 Electronic component, patch antenna, and antenna device with the patch antenna
JP7222160B2 (en) 2020-03-18 2023-02-15 Fdk株式会社 Electronic component, patch antenna and antenna device comprising the patch antenna
CN113964505A (en) * 2021-09-09 2022-01-21 华南理工大学 Coupling feed patch antenna and communication system

Similar Documents

Publication Publication Date Title
JP4867753B2 (en) ANTENNA DEVICE AND RADIO COMMUNICATION DEVICE USING THE SAME
JP4867787B2 (en) Antenna device
US7649499B2 (en) High-frequency module
US20100309060A1 (en) Antenna device and wireless communication equipment using the same
JP2013078027A (en) Patch antenna
JP2006025390A (en) Ic tag for radio frequency, and method for manufacturing the ic tag
WO2007099926A1 (en) Chip antenna
US20130088398A1 (en) Antenna apparatus and wireless communication device using same
US9313877B2 (en) Electronic device and noise suppression method
KR100930618B1 (en) Internal chip antenna structure having double parallel plate
JP2009153146A (en) Ic tag for radio frequency
TWI518990B (en) Antenna module and antenna thereof
JP4848992B2 (en) ANTENNA DEVICE AND RADIO COMMUNICATION DEVICE USING THE SAME
JP4844388B2 (en) Antenna device
JP4924399B2 (en) ANTENNA DEVICE AND RADIO COMMUNICATION DEVICE USING THE SAME
US20210105030A1 (en) Communication module
JP4128129B2 (en) Dielectric resonant antenna
JP6807946B2 (en) Antenna, module board and module
JP2008042246A (en) Antenna device
JP4924327B2 (en) Antenna device and characteristic adjustment method thereof
US8725095B2 (en) Planar inverted-F antennas, and modules and systems in which they are incorporated
JP4775298B2 (en) ANTENNA DEVICE AND RADIO COMMUNICATION DEVICE USING THE SAME
JP2008252155A (en) Antenna system and radio communication equipment using same
JP2006303946A (en) Antenna and antenna adjusting method
JP6024733B2 (en) ANTENNA ELEMENT, ANTENNA DEVICE, AND WIRELESS COMMUNICATION DEVICE USING THE SAME

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203