JP2013077753A - Semiconductor laser and manufacturing method thereof - Google Patents
Semiconductor laser and manufacturing method thereof Download PDFInfo
- Publication number
- JP2013077753A JP2013077753A JP2011217700A JP2011217700A JP2013077753A JP 2013077753 A JP2013077753 A JP 2013077753A JP 2011217700 A JP2011217700 A JP 2011217700A JP 2011217700 A JP2011217700 A JP 2011217700A JP 2013077753 A JP2013077753 A JP 2013077753A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor laser
- striped
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体レーザ及びその製造方法に関する。 The present invention relates to a semiconductor laser and a manufacturing method thereof.
活性層を含む半導体レーザを並列に複数個配置した半導体アレイレーザが知られている。(例えば、特許文献1を参照)。 A semiconductor array laser in which a plurality of semiconductor lasers including an active layer are arranged in parallel is known. (For example, see Patent Document 1).
従来の半導体アレイレーザでは、並列に複数個配置されたストライプ状の活性層の上側にそれぞれストライプ状の電極が設けられ、当該電極は信号伝達用の電極パッドと電気的に接続されている。この電極パッドは、それぞれストライプ状の電極の近傍に形成される。しかし、この構成では電極パッドの大きさを確保するために、ストライプ状の活性層の間隔を一定以上離して形成する必要があり、ストライプ状の活性層を高密度に配置することが難しい。 In a conventional semiconductor array laser, a plurality of stripe-shaped electrodes are provided on the upper side of a plurality of stripe-shaped active layers arranged in parallel, and the electrodes are electrically connected to an electrode pad for signal transmission. Each electrode pad is formed in the vicinity of the striped electrode. However, in this configuration, in order to ensure the size of the electrode pad, it is necessary to form the stripe-shaped active layers at a certain distance or more, and it is difficult to arrange the stripe-shaped active layers at a high density.
本発明は上記課題に鑑みてなされたものであり、半導体レーザ(ストライプ状の活性層)が高密度に配置された構成を、容易に実現することが可能な半導体レーザ及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a semiconductor laser capable of easily realizing a configuration in which semiconductor lasers (striped active layers) are arranged at high density, and a method for manufacturing the same. For the purpose.
本発明は、互いに離間してストライプ状に設けられた、複数の活性層と、前記活性層のそれぞれに対応して、前記活性層の上側に設けられた複数の電極と、半導体からなり、前記活性層の間の領域にそれぞれに設けられ、前記電極よりも高い位置にその上面が位置する支持部と、前記複数の電極のうち1つと電気的に接続されるとともに、前記複数の支持部によって支えられて、当該複数の支持部の間に位置する前記電極と離間した構造を備える配線と、を備えることを特徴とする半導体レーザである。 The present invention comprises a plurality of active layers provided in stripes apart from each other, a plurality of electrodes provided on the upper side of the active layer corresponding to each of the active layers, and a semiconductor, A support portion provided in each of the regions between the active layers and having an upper surface positioned at a position higher than the electrode; electrically connected to one of the plurality of electrodes; and by the plurality of support portions A semiconductor laser comprising: a wiring that is supported and has a structure spaced apart from the electrode positioned between the plurality of support portions.
上記構成において、前記複数の活性層が形成された領域と別の領域に形成され、前記複数の電極のいずれかと前記配線を介して電気的に接続された複数の電極パッドを備える構成とすることができる。 In the above configuration, a plurality of electrode pads are formed in a region different from the region where the plurality of active layers are formed, and are electrically connected to any one of the plurality of electrodes via the wiring. Can do.
上記構成において、前記支持部の側面は、前記支持部の前記上面から前記電極に向かって傾斜するテーパ形状となっている構成とすることができる。 The said structure WHEREIN: The side surface of the said support part can be set as the structure which becomes the taper shape which inclines toward the said electrode from the said upper surface of the said support part.
上記構成において、前記複数の活性層の間隔は、20μm以下である構成とすることができる。 The said structure WHEREIN: The space | interval of these active layers can be set as the structure which is 20 micrometers or less.
上記構成において、前記複数の活性層が上側に形成された基板を備え、前記基板の表面は(100)面であり、前記支持部の側面の少なくとも一部が(111)B面を有している構成とすることができる。 In the above structure, the substrate includes a substrate on which the plurality of active layers are formed on the upper side, the surface of the substrate is a (100) plane, and at least a part of the side surface of the support portion has a (111) B plane. It can be set as a structure.
上記構成において、前記電極と、前記電極の上部に形成された前記配線との間は中空である構成とすることができる。 The said structure WHEREIN: It can be set as the structure which is hollow between the said electrode and the said wiring formed in the upper part of the said electrode.
上記構成において、前記電極と、前記電極の上部に形成された前記配線との間には、誘電率が4.0以下の低誘電体が充填されている構成とすることができる。 In the above structure, a low dielectric having a dielectric constant of 4.0 or less may be filled between the electrode and the wiring formed on the electrode.
本発明は、基板上に活性層を含むストライプ状のメサを複数形成する工程と、前記ストライプ状のメサのそれぞれに対応して、前記ストライプ状のメサの上側に電極を形成する工程と、半導体からなり、前記ストライプ状のメサの間の領域に前記電極より高い位置に上面が形成されてなるように支持部を形成する工程と、前記複数の電極のうち1つと電気的に接続されるとともに、前記複数の支持部によって支えられて、当該複数の支持部の間に位置する前記電極と離間した構造を備える配線を形成する工程と、を含むことを特徴とする半導体レーザの製造方法である。 The present invention includes a step of forming a plurality of striped mesas including an active layer on a substrate, a step of forming an electrode on the upper side of the striped mesas corresponding to each of the striped mesas, and a semiconductor A step of forming a support portion so that an upper surface is formed at a position higher than the electrodes in a region between the striped mesas, and electrically connected to one of the plurality of electrodes And a step of forming a wiring that is supported by the plurality of support portions and has a structure separated from the electrodes positioned between the plurality of support portions. .
上記構成において、前記配線を形成する工程は、前記電極の上部にレジストを形成する工程と、前記ストライプ状のメサの間の領域に形成された前記支持部及び前記レジストの上部に延在するように配線を形成する工程と、前記レジストを除去する工程と、を含む構成とすることができる。 In the above configuration, the step of forming the wiring extends to the step of forming a resist on the upper portion of the electrode and the support portion formed in a region between the stripe-shaped mesas and the upper portion of the resist. The method may include a step of forming a wiring and a step of removing the resist.
上記構成において、前記配線を形成する工程は、前記電極の上部に、誘電率が4以下の低誘電体層を形成する工程と、前記ストライプ状のメサの間の領域に形成された前記支持部及び前記低誘電体層の上部に延在するように配線を形成する工程と、を含む構成とすることができる。 In the above configuration, the step of forming the wiring includes the step of forming a low dielectric layer having a dielectric constant of 4 or less on the electrode, and the support portion formed in a region between the striped mesas. And a step of forming a wiring so as to extend above the low dielectric layer.
上記構成において、前記基板の表面は(100)面であり、前記ストライプ状のメサの側面は(011)面である構成とすることができる。 In the above configuration, the surface of the substrate may be a (100) plane, and the side surface of the striped mesa may be a (011) plane.
上記構成において、前記支持部を形成する工程は、前記支持部の原料ガスに加えハロゲン系ガスを添加する工程を含む構成とすることができる。 The said structure WHEREIN: The process of forming the said support part can be set as the structure containing the process of adding halogen-type gas in addition to the raw material gas of the said support part.
本発明によれば、半導体レーザ(ストライプ状の活性層)が高密度に配置された構成を容易に実現することができる。 According to the present invention, it is possible to easily realize a configuration in which semiconductor lasers (stripe-shaped active layers) are arranged at high density.
最初に、比較例に係る半導体レーザについて説明する。図1は、比較例1に係る半導体レーザの上面図である。図1に示すように、活性層及び上下のクラッド層(共に図1では不図示)を含むバー状の半導体レーザ(以下、ストライプ状のメサ110a〜110dと称する)が、複数個並列に配列されている。各ストライプ状のメサ110a〜110dは、それぞれストライプ状の活性層(不図示)を含む。当該ストライプ状の活性層の上部には、不図示のコンタクト層を介して電極112a〜112dが設けられ、各電極112a〜112dはそれぞれ電極パッド114a〜114dと電気的に接続されている。電極パッド114a〜114dは、電極112a〜112dの間に1つずつ設けられ、対応する電極112a〜112dの近傍に位置している。
First, a semiconductor laser according to a comparative example will be described. 1 is a top view of a semiconductor laser according to Comparative Example 1. FIG. As shown in FIG. 1, a plurality of bar-shaped semiconductor lasers (hereinafter referred to as stripe-
図1に示すように、ストライプ状の活性層を含む複数のストライプ状のメサ110a〜110dが並列に配置された半導体レーザにおいて、活性層の配置を高密度にするためには、ストライプ状のメサ110a〜110dの同士の間隔を小さく(狭く)することが望ましい。しかし、各ストライプ状のメサ110a〜110dの間に電極パッド114a〜114dが設けられた構成では、電極パッド114a〜114dを形成するための一定のスペースが必要となり、ストライプ状のメサ110a〜110dの間隔を小さくすることが難しい。例えば、電極パッド114a〜114dの直径はそれぞれ70μm以上、ストライプ状のメサ110a〜110d同士の間隔は100μm以上の大きさが必要である。この場合、半導体レーザのチップサイズは440μm×300μm(L1=440μm、L2=300μm)となり、これ以上小さくすることが難しい。
As shown in FIG. 1, in a semiconductor laser in which a plurality of
以下の実施例では、半導体レーザ(ストライプ状の活性層)が高密度に配置された構成を容易に実現することのできる半導体レーザ及びその製造方法について説明する。 In the following examples, a semiconductor laser capable of easily realizing a configuration in which semiconductor lasers (stripe-shaped active layers) are arranged at high density and a method for manufacturing the same will be described.
図2は、実施例1に係る半導体レーザの上面図である。本実施例では、半絶縁性埋め込みヘテロ構造(SIBH:Semi-Insulating Buried Heterostructure)を有するファブリーペロー(FP:Fabry-Perot)型レーザを例に説明する。図2に示すように、ストライプ状の活性層を含む複数のストライプ状のメサ10a〜10dが並列に配列されている。ストライプ状のメサ10a〜10dの上面には、電極12a〜12dが形成されている。また、ストライプ状のメサ10a〜10dの延長線(光の導波方向)と交差する半導体レーザの端面のうち、一の端面には第1端面膜20が、他の端面には第2端面膜22がそれぞれ形成されている。第1端面膜20は、例えば厚さ0.8μm、反射率80%とすることができ、第2端面膜22は、例えば厚さ0.4μm、反射率30%とすることができる。
FIG. 2 is a top view of the semiconductor laser according to the first embodiment. In this embodiment, a Fabry-Perot (FP) type laser having a semi-insulating buried heterostructure (SIBH) will be described as an example. As shown in FIG. 2, a plurality of
ストライプ状のメサ10a〜10d上の電極12a〜12dは、それぞれ電極パッド14a〜14dと電気的に接続されている。ここで、比較例と異なり、電極パッド14a〜14dは、ストライプ状のメサ10a〜10dの間ではなく、ストライプ状のメサ10a〜10dが形成された領域以外にまとめて形成されている。本実施例においては、図2示すように、1つ目の電極パッド14aが、ストライプ状のメサ10d(電極12d)から一定間隔を空けて形成され、2つ目から4つ目の電極パッド14b〜14dは、1つ目の電極パッド14aからみて斜め方向に配列するように、それぞれ一定間隔を空けて形成されている。電極パッド14a〜14dと電極12a〜12dのそれぞれは、ブリッジ配線16a〜16dにより接続されている。なお、図示しないが、電極パッド14a〜14dは、1つ目の電極パッド14aからみて斜め方向に配列するのではなく、電極パッド14cが、電極パッド14aと同様にストライプ状のメサ10d(電極12d)から一定間隔を空けて形成されている構成でもよく、電極パッド14dは、電極パッド14bと同様に3つ目の電極パッド14cからみて斜め方向に配列するように、一定間隔を空けて形成されている構成でもよい。
The
本実施例では、ストライプ状のメサ同士の間隔d1を15μmとする。このとき、半導体レーザのチップサイズは、330μm×300μm(L1=330μm、L2=300μm)となり、比較例と比べて小さくすることができる。 In this embodiment, the interval d1 between the striped mesas is 15 μm. At this time, the chip size of the semiconductor laser is 330 μm × 300 μm (L1 = 330 μm, L2 = 300 μm), which can be reduced as compared with the comparative example.
図3は、実施例1に係る半導体レーザの斜視図である。図3に示すように、ストライプ状のメサ10a〜10dのそれぞれは、基板30上に下部クラッド層32、活性層34、上部クラッド層36、及びコンタクト層38が順に積層された構成を有し、それぞれのストライプ状のメサ10a〜10dのコンタクト層38上に電極12a〜12dが形成されている。各ストライプ状のメサ10a〜10dの間及び外側には、ストライプ状のメサ同士を分離するための埋め込み層40a〜40eが形成されている。埋め込み層40a〜40eは、ストライプ状のメサ10a〜10dから盛り上がって形成されており、埋め込み層40a〜40eの上面の位置は電極12a〜12dより高い位置となっている。
FIG. 3 is a perspective view of the semiconductor laser according to the first embodiment. As shown in FIG. 3, each of the
図2に示すように、電極パッド14a〜14dは、図3の電極12dの電極12a〜12cに向かって反対側に形成されている(図3では不図示)。このため、電極12dより左側にある電極12a〜12cからは、間にある電極12b〜12dと接触しないように、電極パッド14a〜14dと電気的な接続を図るための配線を形成する必要がある。
As shown in FIG. 2, the
図3に示すように、図2に示すブリッジ配線16a〜16dのうち、16a及び16bが図示されている。ブリッジ配線16aは、電極12aと電極パッド14a(図3では不図示)を結ぶ配線であり、埋め込み層40b〜40eの上にまたがって形成されている。同様に、ブリッジ配線16bは、電極12bと電極パッド14b(図3では不図示)を結ぶ配線であり、埋め込み層40c〜40eの上にまたがって形成されている。
As shown in FIG. 3, 16a and 16b are illustrated among the
図4は、図2のA−A線に沿った断面図であり、ブリッジ配線16aの詳細な構成を示す図である。図4に示すように、ブリッジ配線16aは、埋め込み層40b〜40eの上面同士を接続する配線であり、電極12b〜12dとは離間して形成されている。ブリッジ配線16aと電極12b〜12dとの間は中空50となっている。埋め込み層40a〜40eは、ブリッジ配線16aを支持する支持部として機能する。埋め込み層40a〜40eの側面は、コンタクト層38の上面より下側では垂直であり、コンタクト層38の上面より上側では外側に向かって傾斜し、(111)B面(符号42)を形成している。このため、埋め込み層40a〜40eの間の開口部の形状は、電極側からブリッジ配線側に向かって大きくなるテーパ形状となっている。
FIG. 4 is a cross-sectional view taken along the line AA in FIG. 2 and shows a detailed configuration of the
本実施例では、ストライプ状のメサ10a〜10d同士の間隔d1が15μm、ストライプ状のメサ10a〜10dの幅d2が2μm、ストライプ状のメサ10a〜10dの盛り上がり部分の高さd3が5μmとなっている。また、埋め込み層40a〜40eの上面の幅d4は6μm、開口部の幅d5は9μmとなっており、(111)B面(符号42)の傾斜角は54.7°となっている。
In this embodiment, the interval d1 between the
次に、実施例1に係る半導体レーザの製造方法について説明する。 Next, a method for manufacturing the semiconductor laser according to Example 1 will be described.
図5(a)〜(d)は、実施例1に係る半導体レーザの製造方法を示す図である。図5(a)に示すように、基板30上に下部クラッド層32、活性層34、上部クラッド層36、コンタクト層38、及びストライプマスク39を順に形成する。基板30には、例えばn−InP基板を用いることができ、表面は(100)面となっている。下部クラッド層32には、例えば厚さ0.3μmのn−InPクラッド層を、上部クラッド層36には、例えば厚さ1.6μmのp−InPクラッド層をそれぞれ用いることができる。
FIGS. 5A to 5D are diagrams illustrating a method for manufacturing a semiconductor laser according to the first embodiment. As shown in FIG. 5A, a lower
活性層34は、SCH(separated confinement heterostructure)層を含むMQW(multiple-quantum well)構造を有する。活性層34には、例えばInGaAsPを用い、その厚さは例えば0.3μmとすることができる。コンタクト層38は、例えば、厚さ0.2μmのp−InGaAsP中間層と、厚さ0.1μmのp−InGaAsコンタクト層とが、基板30側から順に積層された構成とすることができる。ストライプマスク39は、コンタクト層38の上部に<011>方向に延在するように形成される。ストライプマスク39には、例えばSiO2を用いることができる。
The
次に、図5(b)に示すように、ストライプマスク39をマスクとして、コンタクト層38、上部クラッド層36、活性層34、下部クラッド層32、及び基板30の一部をドライエッチングし、ストライプ状のメサ10を形成する。これにより、ストライプメサ10の内部に、ストライプ状の活性層34が形成される。ストライプ状のメサ10の高さは、例えば4μmとすることができる。
Next, as shown in FIG. 5B, using the
次に、図5(c)に示すように、ストライプ状のメサ10の両側に、支持部となる埋め込み層40を成長させる。埋め込み層40には、例えばS.I.−InP層(Semi-Insulating InP:半絶縁性インジウムリン)を用いることができ、この場合にはストライプ状のメサ10a〜10d同士を分離するための分離溝は不要となる。埋め込み層40の厚さは、(100)面換算において、例えばストライプ状のメサ10a〜10dの間隔を20μmとした場合には7μm、ストライプ状のメサ10a〜10dの間隔を15μmとした場合には6μmとすることができる。これにより、ストライプ状のメサ10の両側に、5μm程度の段差(d3)を形成することができる。
Next, as shown in FIG. 5C, a buried
ここで、埋め込み層40を成長させる工程では、埋め込み層40の原料ガスに加え、ハロゲン系ガス(例えば、塩素(Cl)を含むガス(塩化メチル等))を添加することが好ましい。ハロゲン系ガスは、埋め込み層40の結晶中に取り込まれるものではないが、埋め込み層40に(111)B面(符号)42)を形成する役割を果たす。これにより、埋め込み層40がストライプマスク39上に異常成長することを抑制することができる。
Here, in the step of growing the buried
次に、図5(d)に示すように、電極12及びブリッジ配線16の形成を行う。ストライプマスク39を除去した上で、埋め込み層40の表面で且つコンタクト層38の表面を除いた領域に、パッシベーション膜44を形成する。パッシベーション膜44には、例えば窒化シリコン(SiN)を用いることができる。次に、コンタクト層38の上部に電極12を形成する。電極12には、例えば金(Au)を用いることができる。次に、図の中空50に対応する電極12上の領域に、レジスト(不図示)を形成する。次に、埋め込み層40の上面のパッシベーション膜44上、及び前述のレジスト上に延在するブリッジ配線16を形成する。ブリッジ配線16には、例えば電極と同じくAuを用いることができる。最後に、レジストを除去することで、レジストが存在していた領域は中空50となり、エアブリッジ構造が完成する。このように、ブリッジ配線16は、中空50を介し、電極12と離間して形成されている。
Next, as shown in FIG. 5D, the
実施例1に係る半導体レーザによれば、ストライプ状の活性層34を含むストライプ状のメサ10の間の領域に、埋め込み層40が盛り上がって形成されると共に、埋め込み層40の上面同士を接続するブリッジ配線16が形成されている。これにより、一の活性層上の電極と電極パッドを結ぶブリッジ配線を、他の活性層上の電極と離間して交差させることができる。その結果、図2に示すように、ブリッジ配線16a〜16dを用いて、電極パッド14a〜14dをストライプ状のメサ10a〜10dの外側にまとめて形成することができる。その結果、ストライプ状の活性層同士(ストライプ状のメサ10a〜10d同士)の間隔を小さくすることができ、半導体レーザ(ストライプ状の活性層)が高密度に配置された構成を実現することができる。
According to the semiconductor laser of Example 1, the buried
ストライプ状のメサ10a〜10d同士の間隔は、20μm以下であることが好ましいが、15μm以下であることがより好ましい。これは、ストライプ状のメサの間隔を狭くすることで、隣接するストライプ状のメサの段差部分が接合(干渉)するため、(100)面の膜厚が薄い場合でも、高い段差を形成することができるからである。
The interval between the
上記構成に対して、ブリッジ配線及び電極の形成方法としては、配線と電極を同じ高さに形成し、配線が電極と交差する領域のみを、中空のブリッジ構造とすることも考えられる。しかし、この構造では、中空ブリッジの形状が上方に凸形状となるため、押し潰し等の圧力により、配線の中空ブリッジが壊れてしまう場合がある。これに対し、実施例1に係る半導体レーザによれば、埋め込み層40の段差の内部を中空50とする構成となっているため、ブリッジ配線16を平坦に形成することができる。これにより、押し潰し等の圧力により配線の中空ブリッジが壊れてしまうことを抑制することができる。
In contrast to the above configuration, as a method of forming the bridge wiring and the electrode, it is conceivable that the wiring and the electrode are formed at the same height, and only a region where the wiring intersects with the electrode has a hollow bridge structure. However, in this structure, since the shape of the hollow bridge is convex upward, the hollow bridge of the wiring may be broken by pressure such as crushing. On the other hand, according to the semiconductor laser according to the first embodiment, since the inside of the step of the buried
また、実施例1に係る半導体レーザによれば、ストライプ状のメサ10の両脇の埋め込み層40を用いて段差を形成することにより、エッチング等により段差を形成する場合に比べ、製造工程を簡略化することができる。また、埋め込み層40(支持部)の側面を、埋め込み層40の上面から電極12に向かって傾斜するテーパ形状とすることにより、製造工程における埋め込み層40の異常成長を抑制することができる。
In addition, according to the semiconductor laser of Example 1, the manufacturing process is simplified by forming the step using the buried layers 40 on both sides of the striped
実施例1では、ストライプ状の活性層34を含むストライプ状のメサ10a〜10dの本数が4つの場合を例に説明したが、ストライプ状のメサ10の本数は任意の数とすることができる。本実施例の構成は、ストライプ状のメサ10、電極12、及びブリッジ配線16をそれぞれ複数備える半導体レーザに対し特に好適である。このとき、複数のストライプ状のメサ10のうち一のストライプ状のメサ10の上部に形成された配線16が、他のストライプ状のメサ10の上面に形成された電極12と接続される構成とすることにより、電極パッド14と電極12との接続を行うことができる。
In the first embodiment, the case where the number of the
また、実施例1では、電極12とブリッジ配線16との間を中空50としたが、中空50の代わりに誘電率4.0以下の低誘電体を充填する構成としてもよい。この低誘電体は、例えば、窒化シリコン(SiN)または酸化シリコン(SiO2)からなる材料で形成されている。この場合、図5(d)の工程において、レジストを形成する代わりに、電極12上に低誘電体層を形成し、ブリッジ配線16の形成後に低誘電体層を除去せずにそのまま残す。これにより、図4の中空50に相当する領域に、低誘電体が充填され、中空50の場合と同様に、電極12とブリッジ配線16間における信号の干渉を抑制することができる。
In the first embodiment, the hollow 50 is provided between the
実施例2は、実施例1とは異なる方法で支持部を形成する例である。 The second embodiment is an example in which the support portion is formed by a method different from the first embodiment.
図6及び図7は、実施例2に係る半導体レーザの製造方法を示す図である。本実施例では、pn埋め込みヘテロ構造(pnBH:pn-Buried Heterostructure)を有するファブリーペロー(FP)型レーザを例に説明する。最初に、図6(a)に示すように、基板30上に下部クラッド層32、活性層34、上部クラッド層36、及びストライプマスク39を順に形成する。基板30には、例えばn−InP基板を用いることができ、表面は(100)面となっている。下部クラッド層32には、例えば厚さ0.3μmのn−InPクラッド層を、上部クラッド層36には、例えば厚さ0.2μmのp−InPクラッド層をそれぞれ用いることができる。ここで、上部クラッド層36の厚さは、実施例1に比べて小さく(薄く)設定されている。また、実施例1と異なり、この段階でコンタクト層の形成は行わない。
6 and 7 are diagrams illustrating a method of manufacturing a semiconductor laser according to the second embodiment. In this embodiment, a Fabry-Perot (FP) type laser having a pn buried heterostructure (pnBH: pn-Buried Heterostructure) will be described as an example. First, as shown in FIG. 6A, a lower
活性層34は、実施例1と同じくSCH層を含むMQW構造を有し、材料には例えばInGaAsPを用い、その厚さは例えば0.3μmとすることができる。ストライプマスク39は、上部クラッド層36の上部に<011>方向に延在するように形成される。ストライプマスク39には、例えばSiO2を用いることができる。
The
次に、図6(b)に示すように、ストライプマスク39をマスクとして、上部クラッド層36、活性層34、下部クラッド層32、及び基板30の一部をドライエッチングし、ストライプ状のメサ10を形成する。ストライプ状のメサ10の高さは、例えば2μmとすることができる。
Next, as shown in FIG. 6B, using the
次に、図6(c)に示すように、ストライプ状のメサ10の両側に、支持部となる第1ブロック層60、第2ブロック層62、及び第3ブロック層64を順に成長させる。第1ブロック層60の表面は、ストライプ状のメサ10の上面(上部クラッド層36の表面)より下側に位置する。第1ブロック層60には、例えばp−InPブロック層を用いることができ、その厚さは例えば1.0μmとすることができる。第2ブロック層62及び第3ブロック層64の表面は、ストライプ状のメサ10の上面より上側に位置する。第2ブロック層には、例えばn−InPブロック層を用いることができ、その厚さは例えば2.0μmとすることができる。第3ブロック層には、例えばp−InPブロック層を用いることができ、その厚さは例えば0.5μmとすることができる。n−InP層である第2ブロック層62及びその上の第3ブロック層64の側面は、実施例1における埋め込み層40の側面と同じく、電極12に向かって傾斜するテーパ形状となっている。
Next, as illustrated in FIG. 6C, the
次に、図7(a)に示すように、ストライプマスク39を除去し、第3ブロック層64及びストライプ状のメサ10(上部クラッド層36)の上面に追加クラッド層70を形成し、さらにその上にコンタクト層72を形成する。追加クラッド層70には、例えば厚さ2.0μmのp−InPクラッド層を用いることができる。コンタクト層72は、例えば、厚さ0.2μmのp−InGaAsP中間層と、厚さ0.5μmのp−InGaAsコンタクト層とが、基板30側から順に積層された構成とすることができる。これまでの工程により、ストライプ状のメサ10の上部におけるコンタクト層72の表面に、第1ブロック層60〜第3ブロック層64の側面形状に対応した凹部74が形成される。凹部の段差は、例えば2.0μmとなる。
Next, as shown in FIG. 7A, the
図7(b)に示すように、コンタクト層72の上部に電極12、パッシベーション膜44、及びブリッジ配線16を形成する。これらの形成には、実施例1と同様の方法を用いることができるため、ここでは詳細な説明を省略する。
As shown in FIG. 7B, the
実施例2に係る半導体レーザによれば、実施例1と同様に、ストライプ状のメサ10の両側に支持部を形成し、当該支持部上にブリッジ配線16を形成することにより、ブリッジ配線16を電極12と離間して形成することができる。実施例2において、第1ブロック層60、第2ブロック層62、第3ブロック層64、追加クラッド層70、及びコンタクト層72は、共に支持部の一例である。また、実施例2に係る半導体レーザによれば、第1ブロック層60、第2ブロック層62、及び第3ブロック層64を用いて段差の形成を行うため、実施例1のようにハロゲン系ガスを用いなくとも、段差の形成を行うことができる。なお、上記支持部は、ブリッジ配線16を支えることにより電極12と離間させることのできる構成であれば、実施例1〜2に示した以外の形態であってもよい。ただし、支持部としては半導体を用いることが好ましい。
According to the semiconductor laser according to the second embodiment, as in the first embodiment, the support portions are formed on both sides of the striped
実施例1〜2では、ファブリーペロー(FP)型の半導体レーザを例に説明を行ったが、実施例1〜2に係る構成は、これ以外の型の半導体レーザ(例えば、分布帰還(DFB:Distributed-Feedback)型半導体レーザ)においても採用することができる。DFBレーザの場合、基板30上に下部クラッド層32を形成する前に、基板30上に回折格子を形成する。回折格子の形成後の工程は、実施例1〜2で説明した工程と同様である。
In the first and second embodiments, a Fabry-Perot (FP) type semiconductor laser has been described as an example. However, the configurations according to the first and second embodiments may be applied to other types of semiconductor lasers (for example, distributed feedback (DFB: (Distributed-Feedback) type semiconductor laser). In the case of a DFB laser, a diffraction grating is formed on the
実施例3は、変調器を備えた半導体レーザの例である。 Example 3 is an example of a semiconductor laser provided with a modulator.
図8は、実施例3に係る半導体レーザの上面図である。半導体レーザは、レーザ発振を行うレーザ部80と、レーザ変調を行う変調部90とを備える。レーザ部80と変調部90の間は、分離部81により分離されている。
FIG. 8 is a top view of the semiconductor laser according to the third embodiment. The semiconductor laser includes a
レーザ部80は、並列に配置された複数のストライプ状の活性層(不図示)を含むストライプ状のメサ82a〜82d、ストライプ状の活性層上に形成された複数の電極84a〜84d、電極84a〜84dのそれぞれに対応して形成された複数の電極パッド86a〜86d、及び電極84a〜84dと電極パッド86a〜86dを結ぶブリッジ配線88a〜88dを備える。変調部90も同様に、ストライプ状の光導波路(不図示)を含むストライプ状のメサ92a〜92d、電極94a〜94d、電極パッド96a〜96d、ブリッジ配線98a〜98dを備える。レーザ部80側の端面には第1端面膜89が、変調部90側の端面には第2端面膜99が、それぞれ形成されている。第1端面膜89及び第2端面膜99は、例えば共に膜厚0.4μm、反射率0.1%とすることができる。
The
本実施例では、実施例1と同じく、ストライプ状のメサ同士の間隔d1を15μmとする。このとき、半導体レーザのチップサイズは、330μm×550μm(L1=330μm、L2=550μm)となっており、L1の長さが比較例と比べて小さくなっている。 In the present embodiment, as in the first embodiment, the interval d1 between the striped mesas is set to 15 μm. At this time, the chip size of the semiconductor laser is 330 μm × 550 μm (L1 = 330 μm, L2 = 550 μm), and the length of L1 is smaller than that of the comparative example.
図9は、図8のA−A線に沿った断面図である。図9に示すように、レーザ部80は、基板30上に、下部クラッド層32、活性層34、上部クラッド層36、及びコンタクト層38が順に形成されている。変調部90は、レーザ部80の活性層34aと光結合されてなる光導波路35を有する。活性層34及び光導波路35は、それぞれストライプ状に形成されている。レーザ部80における基板30と下部クラッド層32との境界には、回折格子48が形成されている。コンタクト層38上において、レーザ部80には電極84aが、変調部90には電極94aがそれぞれ形成されている。コンタクト層38の上面における電極84a及び94aの端部には、それぞれパッシベーション膜44が形成され、電極84a及び94aの一部から、それぞれブリッジ配線88a及び98aが引き出されている。また、基板30の裏面には、裏面電極46が形成されている。なお、裏面電極46の厚さは例えば3μm、パッシベーション膜44の厚さは例えば0.6μmとすることができる。
FIG. 9 is a cross-sectional view taken along the line AA in FIG. As shown in FIG. 9, in the
実施例3のように、変調器を備えた半導体レーザにおいても、実施例1〜2で述べた構成を採用することができる。その結果、図8のようにブリッジ配線88a〜88d、98a〜98dを用いて、電極パッド86a〜86d、96a〜96dをストライプ状のメサ82a〜82d、92a〜92dの領域外にまとめて形成し、ストライプ状の活性層(ストライプ状のメサ)を高密度に配置することができる。
As in the third embodiment, the configuration described in the first and second embodiments can also be adopted in a semiconductor laser including a modulator. As a result, the
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10 ストライプ状のメサ
12 電極
14 電極パッド
16 ブリッジ配線
20 第1端面膜
22 第2端面膜
30 基板
32 下部クラッド層
34 活性層
35 光導波路
36 上部クラッド層
38 コンタクト層
40 埋め込み層
44 パッシベーション膜
46 裏面電極
48 回折格子
50 中空
60 第1ブロック層
62 第2ブロック層
64 第3ブロック層
70 追加クラッド層
72 コンタクト層
80 レーザ部
81 分離部
82 ストライプ状のメサ(レーザ部)
84 電極(レーザ部)
86 電極パッド(レーザ部)
88 ブリッジ配線(レーザ部)
90 変調部
92 ストライプ状のメサ(変調部)
94 電極(変調部)
96 電極パッド(変調部)
98 ブリッジ配線(変調部)
DESCRIPTION OF
84 electrode (laser part)
86 Electrode pad (laser part)
88 Bridge wiring (laser part)
90
94 electrodes (modulation section)
96 electrode pads (modulation unit)
98 Bridge wiring (modulation unit)
Claims (12)
前記活性層のそれぞれに対応して、前記活性層の上側に設けられた複数の電極と、
半導体からなり、前記活性層の間の領域にそれぞれに設けられ、前記電極よりも高い位置にその上面が位置する支持部と、
前記複数の電極のうち1つと電気的に接続されるとともに、前記複数の支持部によって支えられて、当該複数の支持部の間に位置する前記電極と離間した構造を備える配線と、
を備えることを特徴とする半導体レーザ。 A plurality of active layers provided in stripes apart from each other;
In correspondence with each of the active layers, a plurality of electrodes provided on the upper side of the active layer,
A support made of a semiconductor, provided in each region between the active layers, and having an upper surface located at a position higher than the electrode;
A wiring that is electrically connected to one of the plurality of electrodes, is supported by the plurality of support portions, and has a structure spaced from the electrodes positioned between the plurality of support portions;
A semiconductor laser comprising:
前記基板の表面は(100)面であり、前記支持部の側面の少なくとも一部が(111)B面を有していることを特徴とする請求項1〜4のいずれか1項に記載の半導体レーザ。 A substrate on which the plurality of active layers are formed;
The surface of the substrate is a (100) plane, and at least a part of the side surface of the support portion has a (111) B plane. Semiconductor laser.
前記ストライプ状のメサのそれぞれに対応して、前記ストライプ状のメサの上側に電極を形成する工程と、
半導体からなり、前記ストライプ状のメサの間の領域に前記電極より高い位置に上面が形成されてなるように支持部を形成する工程と、
前記複数の電極のうち1つと電気的に接続されるとともに、前記複数の支持部によって支えられて、当該複数の支持部の間に位置する前記電極と離間した構造を備える配線を形成する工程と、
を含むことを特徴とする半導体レーザの製造方法。 Forming a plurality of striped mesas including an active layer on a substrate;
Forming an electrode on the upper side of the striped mesa corresponding to each of the striped mesa;
A step of forming a support portion so that an upper surface is formed at a position higher than the electrode in a region between the stripe-shaped mesas made of a semiconductor;
Forming a wiring electrically connected to one of the plurality of electrodes, supported by the plurality of support portions, and having a structure separated from the electrodes positioned between the plurality of support portions; ,
A method for manufacturing a semiconductor laser, comprising:
前記電極の上部にレジストを形成する工程と、
前記ストライプ状のメサの間の領域に形成された前記支持部及び前記レジストの上部に延在するように配線を形成する工程と、
前記レジストを除去する工程と、
を含むことを特徴とする請求項8に記載の半導体レーザの製造方法。 The step of forming the wiring includes
Forming a resist on top of the electrode;
Forming a wiring so as to extend above the support and the resist formed in a region between the striped mesas;
Removing the resist;
The method of manufacturing a semiconductor laser according to claim 8, comprising:
前記電極の上部に、誘電率が4以下の低誘電体層を形成する工程と、
前記ストライプ状のメサの間の領域に形成された前記支持部及び前記低誘電体層の上部に延在するように配線を形成する工程と、
を含むことを特徴とする請求項8に記載の半導体レーザの製造方法。 The step of forming the wiring includes
Forming a low dielectric layer having a dielectric constant of 4 or less on the electrode;
Forming a wiring so as to extend above the support and the low dielectric layer formed in a region between the striped mesas;
The method of manufacturing a semiconductor laser according to claim 8, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217700A JP2013077753A (en) | 2011-09-30 | 2011-09-30 | Semiconductor laser and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217700A JP2013077753A (en) | 2011-09-30 | 2011-09-30 | Semiconductor laser and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013077753A true JP2013077753A (en) | 2013-04-25 |
Family
ID=48481003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011217700A Pending JP2013077753A (en) | 2011-09-30 | 2011-09-30 | Semiconductor laser and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013077753A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018026440A (en) * | 2016-08-09 | 2018-02-15 | 住友電気工業株式会社 | Integrated quantum cascade laser, and semiconductor optical device |
CN110071168A (en) * | 2013-09-27 | 2019-07-30 | 英特尔公司 | Ge and iii-v channel semiconductor devices with maximum biddability and Free Surface relaxation |
WO2020095355A1 (en) * | 2018-11-06 | 2020-05-14 | 三菱電機株式会社 | Optical semiconductor device, optical module and method for producing optical semiconductor device |
JP2020174162A (en) * | 2019-04-12 | 2020-10-22 | 日本ルメンタム株式会社 | Optical semiconductor device, optical sub-assembly, and optical module |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02151092A (en) * | 1988-12-01 | 1990-06-11 | Mitsubishi Electric Corp | Integrated semiconductor laser device |
JPH05190976A (en) * | 1992-01-18 | 1993-07-30 | Seiko Epson Corp | Semiconductor laser |
JPH06152074A (en) * | 1992-09-16 | 1994-05-31 | Mitsubishi Electric Corp | Semiconductor laser diode and its manufacture together with semiconductor laser diode array |
JPH1070336A (en) * | 1996-08-28 | 1998-03-10 | Fuji Xerox Co Ltd | Semiconductor laser array |
JP2005167050A (en) * | 2003-12-04 | 2005-06-23 | Nec Compound Semiconductor Devices Ltd | High resistance buried semiconductor laser and its manufacturing method |
JP2009026819A (en) * | 2007-07-17 | 2009-02-05 | Ricoh Co Ltd | Assembling method for array semiconductor laser device |
JP2010271667A (en) * | 2009-05-25 | 2010-12-02 | Opnext Japan Inc | Optical semiconductor device and method for manufacturing the same |
JP2011014792A (en) * | 2009-07-03 | 2011-01-20 | Sony Corp | Semiconductor laser device |
JP2011014632A (en) * | 2009-06-30 | 2011-01-20 | Sony Corp | Laser diode |
-
2011
- 2011-09-30 JP JP2011217700A patent/JP2013077753A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02151092A (en) * | 1988-12-01 | 1990-06-11 | Mitsubishi Electric Corp | Integrated semiconductor laser device |
JPH05190976A (en) * | 1992-01-18 | 1993-07-30 | Seiko Epson Corp | Semiconductor laser |
JPH06152074A (en) * | 1992-09-16 | 1994-05-31 | Mitsubishi Electric Corp | Semiconductor laser diode and its manufacture together with semiconductor laser diode array |
JPH1070336A (en) * | 1996-08-28 | 1998-03-10 | Fuji Xerox Co Ltd | Semiconductor laser array |
JP2005167050A (en) * | 2003-12-04 | 2005-06-23 | Nec Compound Semiconductor Devices Ltd | High resistance buried semiconductor laser and its manufacturing method |
JP2009026819A (en) * | 2007-07-17 | 2009-02-05 | Ricoh Co Ltd | Assembling method for array semiconductor laser device |
JP2010271667A (en) * | 2009-05-25 | 2010-12-02 | Opnext Japan Inc | Optical semiconductor device and method for manufacturing the same |
JP2011014632A (en) * | 2009-06-30 | 2011-01-20 | Sony Corp | Laser diode |
JP2011014792A (en) * | 2009-07-03 | 2011-01-20 | Sony Corp | Semiconductor laser device |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110071168A (en) * | 2013-09-27 | 2019-07-30 | 英特尔公司 | Ge and iii-v channel semiconductor devices with maximum biddability and Free Surface relaxation |
CN110071168B (en) * | 2013-09-27 | 2022-08-16 | 英特尔公司 | Ge and III-V channel semiconductor device and method of manufacture |
JP2018026440A (en) * | 2016-08-09 | 2018-02-15 | 住友電気工業株式会社 | Integrated quantum cascade laser, and semiconductor optical device |
WO2020095355A1 (en) * | 2018-11-06 | 2020-05-14 | 三菱電機株式会社 | Optical semiconductor device, optical module and method for producing optical semiconductor device |
KR20210037724A (en) * | 2018-11-06 | 2021-04-06 | 미쓰비시덴키 가부시키가이샤 | Optical semiconductor device, optical module, and manufacturing method of optical semiconductor device |
JPWO2020095355A1 (en) * | 2018-11-06 | 2021-09-02 | 三菱電機株式会社 | Manufacturing method of optical semiconductor device |
KR102388885B1 (en) | 2018-11-06 | 2022-04-20 | 미쓰비시덴키 가부시키가이샤 | Optical semiconductor device, optical module and manufacturing method of optical semiconductor device |
US11929590B2 (en) | 2018-11-06 | 2024-03-12 | Mitsubishi Electric Corporation | Method for producing optical semiconductor device |
JP2020174162A (en) * | 2019-04-12 | 2020-10-22 | 日本ルメンタム株式会社 | Optical semiconductor device, optical sub-assembly, and optical module |
JP7326006B2 (en) | 2019-04-12 | 2023-08-15 | 日本ルメンタム株式会社 | Optical semiconductor device, optical subassembly, and optical module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5891920B2 (en) | Modulator integrated laser device | |
JP6715589B2 (en) | Semiconductor optical device, array semiconductor optical device, and optical module | |
US8780949B2 (en) | Optical semiconductor device | |
JP2008010484A (en) | Semiconductor optical element and optical transmission module | |
US10554013B2 (en) | Semiconductor laser apparatus | |
JP2013077753A (en) | Semiconductor laser and manufacturing method thereof | |
US10923879B2 (en) | Method for fabricating an elctro-absorption modulated laser and electro-absorption modulated laser | |
JP2014085501A (en) | Semiconductor optical modulator | |
JP2006203205A (en) | Single-mode distributed feedback laser | |
US9466947B2 (en) | Semiconductor laser diode with shortened cavity length | |
JP2950302B2 (en) | Semiconductor laser | |
JP2011077456A (en) | Semiconductor optical element and semiconductor optical device | |
JP7244784B2 (en) | Method for manufacturing semiconductor light source element and optical semiconductor waveguide window structure | |
US10224697B2 (en) | Integrated quantum cascade laser, semiconductor optical apparatus | |
US10680409B2 (en) | Laser device | |
JP2007103403A (en) | Semiconductor laser element | |
JP2008041850A (en) | Semiconductor laser device | |
JP2003023209A (en) | Semiconductor element and method for manufacturing the same | |
JP2014045135A (en) | Integrated optical semiconductor device | |
JP2016149415A (en) | Semiconductor optical integrated element | |
WO2020181497A1 (en) | Double-cavity dfb laser chip, optical emission component, optical module, and optical network device | |
JP2004319554A (en) | Optical semiconductor element and method of manufacturing the same | |
JP2021026134A (en) | Embedded semiconductor optical element and manufacturing method of the same | |
CN117859245A (en) | Semiconductor emitter with integrated mPD | |
JP2020074473A (en) | Semiconductor optical element, array semiconductor optical element, and optical module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20140918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151117 |